KR20230025664A - 다른 필터의 적어도 일부와의 선택적 커플링을 위한 프로그램가능 기저대역 필터 - Google Patents

다른 필터의 적어도 일부와의 선택적 커플링을 위한 프로그램가능 기저대역 필터 Download PDF

Info

Publication number
KR20230025664A
KR20230025664A KR1020227043715A KR20227043715A KR20230025664A KR 20230025664 A KR20230025664 A KR 20230025664A KR 1020227043715 A KR1020227043715 A KR 1020227043715A KR 20227043715 A KR20227043715 A KR 20227043715A KR 20230025664 A KR20230025664 A KR 20230025664A
Authority
KR
South Korea
Prior art keywords
filter
amplifier
bbf
input
coupled
Prior art date
Application number
KR1020227043715A
Other languages
English (en)
Inventor
메흐란 바크시아니
하스나인 라크다왈라
아메드 압바스 모하메드 헬미
라훌 카르마커
샨카르 구하도스
프란체스코 가타
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20230025664A publication Critical patent/KR20230025664A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1217—Frequency selective two-port networks using amplifiers with feedback using a plurality of operational amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1217—Frequency selective two-port networks using amplifiers with feedback using a plurality of operational amplifiers
    • H03H11/1226—Filters using operational amplifier poles
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1291—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0028—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage
    • H04B1/0032—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage with analogue quadrature frequency conversion to and from the baseband
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0028—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage
    • H04B1/0039—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage using DSP [Digital Signal Processor] quadrature modulation and demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0028—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage
    • H04B1/0042—Digital filtering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0067—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands
    • H04B1/0075—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands using different intermediate frequencied for the different bands
    • H04B1/0078—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with one or more circuit blocks in common for different bands using different intermediate frequencied for the different bands with a common intermediate frequency amplifier for the different intermediate frequencies, e.g. when using switched intermediate frequency filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1607—Supply circuits
    • H04B1/1615—Switching on; Switching off, e.g. remotely
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/30—Gain control characterized by the type of controlled signal
    • H03G2201/302—Gain control characterized by the type of controlled signal being baseband signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/16—Automatic control
    • H03G5/24—Automatic control in frequency-selective amplifiers
    • H03G5/28—Automatic control in frequency-selective amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H2011/0483—Frequency selective two-port networks using operational transresistance amplifiers [OTRA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H2011/0494—Complex filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/021—Amplifier, e.g. transconductance amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/025—Capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/028—Resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)
  • Filters And Equalizers (AREA)

Abstract

양상은, 제1 출력 신호를 생성하기 위해 제1 입력 신호를 필터링하도록 제1 필터를 동작시키는 단계; 제2 출력 신호를 생성하기 위해 제2 입력 신호를 필터링하도록 제2 필터를 동작시키는 단계; 및 제3 출력 신호를 생성하기 위해 제3 입력 신호를 필터링하도록 제2 필터의 적어도 일부를 제1 필터와 선택적으로 커플링시키는 단계를 포함하는 필터링 방법을 포함한다. 다른 양상은, 제1 세트의 극(들)을 갖는 필터를 구성하기 위해 스위칭 디바이스들을 동작시키는 단계; 제1 세트의 극(들)으로 구성된 필터를 이용하여, 제1 출력 신호를 생성하기 위해 제1 입력 신호를 필터링하는 단계; 제2 세트의 극들을 갖는 필터를 구성하기 위해 스위칭 디바이스들을 동작시키는 단계; 및 제2 세트의 극들로 구성된 필터를 이용하여, 제2 출력 신호를 생성하기 위해 제2 입력 신호를 필터링하는 단계를 포함하는 필터링 방법을 포함한다.

Description

다른 필터의 적어도 일부와의 선택적 커플링을 위한 프로그램가능 기저대역 필터
[0001] 본 특허 출원은, 2021년 5월 12일자로 미국 특허청에 출원된 계류중인 정규 출원 번호 제17/318,959호, 및 2020년 6월 29일자로 미국 특허청에 출원된 가출원 일련번호 제63/045,813호를 우선권으로 하여 이의 이익을 주장하며, 이의 전체 내용들은 그 전체가 그리고 모든 적용가능한 목적들을 위해 아래에서 완전히 기술되는 것처럼 인용에 의해 본원에 포함된다.
[0002] 본 개시내용의 양상들은 일반적으로, 기저대역 필터들에 관한 것으로, 특히, 개선된 저지대역 거부(stopband rejection)를 위한 필터 커플링, 극 선택(pole selection), 감소된 잡음, 다중 극(multiple-pole) 구성을 위해 프로그램가능한 기저대역 필터에 관한 것이다.
[0003] 무선 통신 디바이스는 통상적으로, LNA(low noise amplifier), 믹서(mixer), LO(local oscillator), 기저대역 필터, 및 수신된 신호를 추가로 프로세싱하기 위한 다른 프로세싱 회로부를 갖는 수신기를 포함한다. 수신기는 상이한 주파수 채널들 내에서 신호들을 수신하도록 구성될 수 있다. 수신기에서의 그러한 디바이스들의 동작은 수신되고 있는 상이한 채널들 중 특정 주파수 채널에 의존할 수 있다. 이에 따라, 디바이스들은, 이러한 디바이스들이 형성되는 IC(integrated circuit)를 지나치게 복잡하게 하지 않는 방식으로, 상이한 주파수 채널들에 적응할 수 있도록 구성되어야 한다.
[0004] 다음은, 이러한 실시예들의 기본적인 이해를 제공하기 위해 하나 이상의 실시예들의 간략화된 요약을 제시한다. 이러한 요약은 모든 고려된 실시예들의 포괄적인 개요가 아니며, 모든 실시예들의 핵심적인 또는 중요한 엘리먼트들을 식별하거나 또는 임의의 또는 모든 실시예들의 범위를 기술하도록 의도되지 않는다. 이러한 요약의 유일한 목적은, 이후에 제시되는 더 상세한 설명에 대한 서론으로서 간략화된 형태로 하나 이상의 실시예들의 일부 개념들을 제시하는 것이다.
[0005] 본 개시내용의 양상은 장치에 관한 것이다. 장치는 제1 필터; 제2 필터; 및 제1 필터를 제2 필터에 선택적으로 커플링시키도록 구성된 제1 세트의 하나 이상의 스위칭 디바이스들을 포함한다.
[0006] 본 개시내용의 다른 양상은 신호들을 필터링하는 방법에 관한 것이다. 방법은, 제1 출력 신호를 생성하기 위해 제1 입력 신호를 필터링하도록 제1 필터를 동작시키는 단계; 제2 출력 신호를 생성하기 위해 제2 입력 신호를 필터링하도록 제2 필터를 동작시키는 단계; 및 제3 출력 신호를 생성하기 위해 제3 입력 신호를 필터링하도록 제2 필터의 적어도 일부를 제1 필터와 선택적으로 커플링시키는 단계를 포함한다.
[0007] 본 개시내용의 다른 양상은 필터에 관한 것이다. 필터는, 제1 증폭기; 필터의 제1 입력과 제1 증폭기의 제1 입력 사이에 직렬로 커플링된 제1 저항기(resistor) 및 제2 저항기; 제1 증폭기의 제1 출력과 제1 입력 사이에 커플링된 제1 피드백 커패시터; 제1 저항기와 제2 저항기 사이의 제1 노드에 커플링된 커패시터; 제1 증폭기의 제1 출력에 커플링된 제1 피드백 저항기; 및 제1 피드백 저항기를 제1 증폭기의 제1 입력 또는 커패시터에 선택적으로 커플링시키기 위한 제1 스위칭 디바이스를 포함한다.
[0008] 본 개시내용의 다른 양상은 신호들을 필터링하는 방법에 관한 것이다. 방법은, 제1 세트의 하나 이상의 극(pole)들을 갖는 필터를 구성하기 위해 한 세트의 하나 이상의 스위칭 디바이스들을 동작시키는 단계; 제1 세트의 하나 이상의 극들로 구성된 필터를 이용하여, 제1 출력 신호를 생성하기 위해 제1 입력 신호를 필터링하는 단계; 제2 세트의 하나 이상의 극들을 갖는 필터를 구성하기 위해 한 세트의 하나 이상의 스위칭 디바이스들을 동작시키는 단계; 및 제2 세트의 하나 이상의 극들로 구성된 필터를 이용하여, 제2 출력 신호를 생성하기 위해 제2 입력 신호를 필터링하는 단계를 포함한다.
[0009] 본 개시내용의 다른 양상은 필터에 관한 것이다. 필터는, 차동 입력들 및 차동 출력들을 갖는 제1 증폭기; 차동 입력들과 차동 출력들 사이에 각각 커플링된 제1 피드백 저항기 및 제2 피드백 저항기; 및 제1 피드백 저항기를 제2 피드백 저항기에 선택적으로 커플링시키도록 구성된 복수의 스위칭 디바이스들을 포함한다.
[0010] 전술한 그리고 관련된 목적들을 달성하기 위해, 하나 이상의 실시예들은, 이하에서 완전히 설명되고 특히 청구항들에서 언급되는 특징들을 포함한다. 다음의 설명 및 첨부된 도면들은 하나 이상의 실시예들의 특정한 예시적인 양상들을 상세히 기술한다. 그러나, 이들 양상들은, 다양한 실시예들의 원리들이 이용될 수 있는 다양한 방식들 중 단지 몇몇을 나타내는 것이며, 설명의 실시예들은 모든 그러한 양상들 및 이들의 등가물들을 포함하는 것으로 의도된다.
[0011] 도 1a는, 본 개시내용의 양상에 따른, 예시적인 수신기의 개략적/블록 다이어그램을 예시한다.
[0012] 도 1b는, 본 개시내용의 다른 양상에 따른, 예시적인 수신 채널 및 기저대역 필터의 스펙트럼 및 주파수 응답의 그래프를 예시한다.
[0013] 도 1c는, 본 개시내용의 다른 양상에 따른, 다른 예시적인 수신 채널 및 기저대역 필터의 스펙트럼 및 주파수 응답의 그래프를 예시한다.
[0014] 도 1d는, 본 개시내용의 다른 양상에 따른, 또 다른 예시적인 수신 채널 및 기저대역 필터의 스펙트럼 및 주파수 응답의 그래프를 예시한다.
[0015] 도 2a는, 본 개시내용의 다른 양상에 따른, 예시적인 프로그램가능 기저대역 필터의 개략적 다이어그램을 예시한다.
[0016] 도 2b는, 본 개시내용의 다른 양상에 따른, 제1 구성의, 도 2a의 예시적인 프로그램가능 기저대역 필터의 개략적 다이어그램을 예시한다.
[0017] 도 2c는, 본 개시내용의 다른 양상에 따른, 제2 구성의, 도 2a의 예시적인 프로그램가능 기저대역 필터의 개략적 다이어그램을 예시한다.
[0018] 도 2d는, 본 개시내용의 다른 양상에 따른, 제3 구성의, 도 2a의 예시적인 프로그램가능 기저대역 필터의 개략적 다이어그램을 예시한다.
[0019] 도 2e는, 본 개시내용의 다른 양상에 따른, 제4 구성의, 도 2a의 예시적인 프로그램가능 기저대역 필터의 개략적 다이어그램을 예시한다.
[0020] 도 2f는, 본 개시내용의 다른 양상에 따른, 제5 구성의, 도 2a의 예시적인 프로그램가능 기저대역 필터의 개략적 다이어그램을 예시한다.
[0021] 도 2g는, 본 개시내용의 다른 양상에 따른, 제6 구성의, 도 2a의 예시적인 프로그램가능 기저대역 필터의 개략적 다이어그램을 예시한다.
[0022] 도 3a는, 본 개시내용의 다른 양상에 따른, ZIF(zero-intermediate frequency) 수신 모드에서의 예시적인 수신 채널 및 단일 극 기저대역 필터의 스펙트럼 및 주파수 응답의 그래프를 예시한다.
[0023] 도 3b는, 본 개시내용의 다른 양상에 따른, OZIF(offset zero-intermediate frequency) 수신 모드에서의 다른 예시적인 수신 채널 및 단일 극 기저대역 필터의 스펙트럼 및 주파수 응답의 그래프를 예시한다.
[0024] 도 3c는, 본 개시내용의 다른 양상에 따른, OZIF(offset zero-intermediate frequency) 수신 모드에서의 다른 예시적인 수신 채널 및 복합 극(complex-pole) 기저대역 필터의 스펙트럼 및 주파수 응답의 그래프를 예시한다.
[0025] 도 4a는, 본 개시내용의 다른 양상에 따른, 제1 구성의 다른 예시적인 프로그램가능 기저대역 필터의 개략적 다이어그램을 예시한다.
[0026] 도 4b는, 본 개시내용의 다른 양상에 따른, 제2 구성의, 도 4a의 예시적인 프로그램가능 기저대역 필터의 개략적 다이어그램을 예시한다.
[0027] 도 5는, 본 개시내용의 다른 양상에 따른, 신호들을 필터링하는 예시적인 방법의 흐름도를 예시한다.
[0028] 도 6은, 본 개시내용의 다른 양상에 따른, 신호들을 필터링하는 다른 예시적인 방법의 흐름도를 예시한다.
[0029] 도 7은, 본 개시내용의 다른 양상에 따른, 예시적인 무선 통신 디바이스의 블록 다이어그램을 예시한다.
[0030] 도 8은, 본 개시내용의 다른 양상에 따른, 다른 예시적인 수신기의 개략적/블록 다이어그램을 예시한다.
[0031] 도 9는, 본 개시내용의 다른 양상에 따른, 다른 예시적인 프로그램가능 기저대역 필터의 개략적 다이어그램을 예시한다.
[0032] 첨부된 도면들과 관련하여 아래에 기술되는 상세한 설명은 다양한 구성들의 설명으로 의도되며, 본원에서 설명된 개념들이 실시될 수 있는 유일한 구성들을 표현하도록 의도되는 것은 아니다. 상세한 설명은 다양한 개념들의 철저한 이해를 제공할 목적으로 특정 세부사항들을 포함한다. 그러나, 이러한 특정 세부사항들 없이도 이러한 개념들이 실시될 수 있음이 당업자들에게 자명할 것이다. 일부 예시들에서, 이러한 개념들을 불명료하게 하는 것을 회피하기 위해, 잘 알려진 구조들 및 컴포넌트들은 블록 다이어그램 형태로 도시된다.
[0033] 도 1a는, 본 개시내용의 양상에 따른, 예시적인 수신기(100)의 개략적/블록 다이어그램을 예시한다. 이 예에서, 수신기(100)는 한 세트의 수신 채널들, 이를테면, "-1" 접미사로 식별되는 대응하는 컴포넌트들을 갖는 채널 1 및 "-2" 접미사로 식별되는 대응하는 컴포넌트들을 갖는 채널 2를 프로세싱하도록 구성된다.
[0034] 채널 1과 관련하여, 수신기(100)는, 안테나(110-1); 접지에 커플링되는 커패시터 및 인덕터의 직렬 회로에 의해 표현되는 바와 같은 안테나 임피던스 매칭 엘리먼트들을 포함할 수 있는 LNA(low noise amplifier)(120-1); 아날로그 프로세싱 회로(130-1); I-믹서(140-1I); Q-믹서(140-1Q); LO(local oscillator)(150-1); I-BBF(I-baseband filter)(160-1I); 및 Q-BBF(160-1Q)를 포함한다.
[0035] 안테나(110-1)는, 예를 들어, 원격 무선 통신 디바이스에 의해 송신되는 무선 신호를 수신하고, 수신된 신호를 출력한다. LNA(120-1)는 수신된 신호를 증폭시킨다. 아날로그 프로세싱 회로(130-1)는, 수신된 신호에 대해, 필터링, 공간 프로세싱, 차동 신호로의 신호의 변환 등을 포함하는(그러나 이에 제한되지 않음) 하나 이상의 아날로그 프로세스들을 수행할 수 있다. 언급된 바와 같이, 아날로그 프로세싱 회로(130-1)의 출력은 차동일 수 있고, I-믹서(140-1I) 및 Q-믹서(140-1Q)의 차동 입력들에 각각 커플링된다.
[0036] LO(150-1)는 LO 신호 및 90° 위상 시프트된 LO 신호를 I-믹서(140-1I) 및 Q-믹서(140-1Q)에 각각 제공한다. 이에 따라, I-믹서(140-1I) 및 Q-믹서(140-1Q)는 수신된 신호의 I- 및 Q-쿼드러처 컴포넌트들을 다운컨버팅하여, I-BBF(160-1I) 및 Q-BBF(160-1Q)에 대한 I- 및 Q-입력 차동 신호들(ViI1 +/ViI1 - 및 ViQ1+/ViQ1-)을 각각 생성한다. I-BBF(160-1I) 및 Q-BBF(160-1Q)는 입력 차동 신호들 (ViI1+/ViI1- 및 ViQ1 +/ViQ1 -)을 필터링하여, 높은-주파수 변환 컴포넌트들 및 다른 원치 않는 신호들, 이를테면, 재머(jammer)들을 신호들로부터 제거하여 출력 차동 신호들(VoI1 +/VoI1 - 및 VoQ1 +/VoQ1 -)을 각각 생성한다. 도시되지 않았지만, 출력 차동 신호들(VoI1+/VoI1- 및 VoQ1 +/VoQ1 -)은 추가의 프로세싱, 이를테면 ADC(analog-to-digital conversion), 복조, 에러 정정 디코딩 등을 위해 다운스트림으로 송신된다.
[0037] 유사하게, 채널 2와 관련하여, 수신기(100)는, 안테나(110-2); 접지에 커플링되는 커패시터 및 인덕터의 직렬 회로에 의해 표현되는 바와 같은 안테나 임피던스 매칭 엘리먼트들을 포함할 수 있는 LNA(low noise amplifier)(120-2); 아날로그 프로세싱 회로(130-2); I-믹서(140-2I); Q-믹서(140-2Q); LO(local oscillator)(150-2); I-BBF(I-baseband filter)(160-2I); 및 Q-BBF(160-2Q)를 포함한다.
[0038] 안테나(110-2)는, 예를 들어, 원격 무선 통신 디바이스에 의해 송신되는 무선 신호를 수신하고, 수신된 신호를 출력한다. LNA(120-2)는 수신된 신호를 증폭시킨다. 아날로그 프로세싱 회로(130-2)는, 수신된 신호에 대해, 필터링, 공간 프로세싱, 신호를 차동 신호로의 변환 등을 포함하는(그러나 이에 제한되지 않음) 하나 이상의 아날로그 프로세스들을 수행할 수 있다. 언급된 바와 같이, 아날로그 프로세싱 회로(130-2)의 출력은 차동일 수 있고, I-믹서(140-2I) 및 Q-믹서(140-2Q)의 차동 입력들에 각각 커플링된다.
[0039] LO(150-2)는 LO 신호 및 90° 위상 시프트된 LO 신호를 I-믹서(140-2I) 및 Q-믹서(140-2Q)에 각각 제공한다. 이에 따라, I-믹서(140-2I) 및 Q-믹서(140-2Q)는 수신된 신호의 I- 및 Q-쿼드러처 컴포넌트들을 다운컨버팅하여, I-BBF(160-2I) 및 Q-BBF(160-2Q)에 대한 I- 및 Q-입력 차동 신호들(ViI2 +/ViI2 - 및 ViQ2+/ViQ2-)을 각각 생성한다. I-BBF(160-2I) 및 Q-BBF(160-2Q)는 입력 차동 신호들 (ViI2+/ViI2- 및 ViQ2 +/ViQ2 -)을 필터링하여, 높은-주파수 변환 컴포넌트들 및 다른 원치 않는 신호들, 이를테면, 재머들을 신호들로부터 제거하여 출력 차동 신호들(VoI2+/VoI2- 및 VoQ2 +/VoQ2 -)을 각각 생성한다. 도시되지 않았지만, 출력 차동 신호들(VoI2+/VoI2- 및 VoQ2 +/VoQ2 -)은 추가의 프로세싱, 이를테면 ADC(analog-to-digital conversion), 복조, 에러 정정 디코딩 등을 위해 다운스트림으로 송신된다.
[0040] 제1 채널 및 제2 채널은 2개의 독립적인 신호들을 수신하기 위해 독립적일 수 있다. 대안적으로, 제1 채널 및 제2 채널은 MIMO(multiple-input-multiple-output) 프로세싱과 같은 공간적 프로세싱을 위해 사용될 수 있다. 후자의 경우, 채널 1이 주 채널(primary channel)로서 기능할 수 있고, 채널 2가 MIMO 채널로서 기능할 수 있거나, 또는 이의 역일 수도 있다. 2개의 채널들이 설명 목적들을 위해 도시되지만, 수신기(100)는 2개 초과의 채널들, 예를 들어, 4개(예를 들어, 4x4 MIMO의 경우), 5개(예를 들어, 100 MHz 캐리어 어그리게이션의 경우), 8개(예를 들어, 듀얼 SIM(subscriber information module) 카드 동작의 경우) 또는 10개의 채널들(예를 들어, 200 MHz 캐리어 어그리게이션의 경우)을 프로세싱하기 위한 하드웨어를 포함할 수 있다는 것이 이해될 것이다. 추가로, 2개의 채널들을 프로세싱하기 위한 엘리먼트들은 개개의 안테나들(110-1 및 110-2)에 커플링되는 것으로 도 1에서 예시되지만, 일부 실시예들에서는, LNA(120-1) 및 LNA(120-2) 둘 다가 동일한 안테나에 커플링된다. 일부 이러한 실시예들에서, 다이플렉서(diplexer) 또는 필터 엘리먼트들은 LNA들(110) 중 하나 이상과 안테나 사이에 커플링될 수 있다.
[0041] 모바일 네트워크에 대해 3GPP(3rd Generation Partnership Project)에 의해 개발된 5세대(5G) 뉴 라디오(NR)(본원에서 "5G NR로 지칭됨) 경우에서와 같이, 그러한 수신기(100)에서는 더 높은 데이터 스루풋들에 대한 경향이 있기 때문에, 더 높은 데이터 스루풋을 달성하기 위해 CA(carrier aggregation)에 대해 사용되는 다수의 채널들이 존재할 수 있다. 예를 들어, 20 MHz(mega Hertz)의 대역폭을 각각 갖는 10개의 채널들은, 높은 데이터 스루풋 애플리케이션들을 위해 결합된 200 MHz 대역폭을 제공할 수 있다.
[0042] 높은 데이터 스루풋 애플리케이션을 위해 이러한 다수의 채널들을 제공하면서 동시에 상대적으로 작은 IC(integrated circuit) 풋프린트를 제공하기 위해(예를 들어, 비용 효율 목적들을 위해 그러한 수신기를 구현하기 위해), 14 nm(nanometer) FINFET(FIN field effect transistor)들과 같은 새로운 기술 노드들이 수신기(100)의 채널 1 및 채널 2의 I- 및 Q-BBF들(160-1I/160-1Q 및 160-2I/160-2Q)와 같은 액티브(active) 컴포넌트들에 각각 사용될 수 있다. 또한, 다목적성을 위해, 수신기(100)는, 3GPP(또한 LTE(Long Term Evolution)로 알려짐) 및 GSM(Global System for Mobile) 셀룰러 네트워크에 의해 개발된 4세대 광대역 셀룰러 네트워크와 같은 다른 표준들에 의해 특정된 채널들을 프로세싱하도록 선택적으로 재구성될 수 있다.
[0043] 예를 들어, 수신기(100)의 액티브 컴포넌트들에서의 새로운 기술 노드들의 사용은 5G NR의 더 높은 대역폭들(예를 들어, 5 MHz 내지 160 MHz 대역폭)을 위한 필터들에서 잘 맞는다. 그러나, LTE 및 GSM이 (예를 들어, 600 KHz 내지 1 MHz만큼 낮은) 더 좁은 대역폭들을 활용함에 따라, 새로운 기술 노드들은 플리커 잡음(flicker noise)을 도입할 수 있으며, 여기서 필터 저지대역(대역외) 거부는 플리커 잡음의 특정 레벨들에 대해 열등하다. 이는 낮은 주파수들에서의 경우일 수 있는데, 이는 플리커 잡음의 레벨이 주파수(1/f)에 반비례하여 변하기 때문이다. 플리커 잡음을 감소시키기 위해, 새로운 기술 노드들이 더 크게 만들어질 수 있다. 그러나, 디바이스들을 더 크게 만드는 것은 부가적인 기생 커패시턴스를 도입하며, 이는, 통신 대역들 및/또는 채널들이 더 넓을 수 있고 그리고/또는 상당한 캐리어 어그리게이션이 사용되는 5G NR의 경우와 같이 더 넓은 대역폭들을 활용하는 애플리케이션들에 대한 성능을 저하시킬 수 있다. 더욱이, 더 큰 디바이스들은 또한 더 많은 IC 풋프린트를 점유하며, 이는 더 높은 제품 비용들로 이어질 수 있다.
[0044] 논의된 바와 같이, 다목적 수신기의 경우, 5G NR, 4G 및/또는 GSM 셀룰러 네트워크들에서의 사용을 위해 대역폭이 선택적으로 재구성될 수 있고, 상이한 대역폭들에 대해 I- 및 Q-BBF들(160-1I/160-1Q 및 160-2I/160-2Q)이 선택적으로 재구성될 수 있다. 예를 들어, 5G NR과 관련하여, I- 및 Q-BBF들(160-1I/160-1Q 및 160-2I/160-2Q)은 대략 100 MHz 범위의 극들로 구성될 수 있다. 4G와 관련하여, I- 및 Q-BBF들(160-1I/160-1Q 및 160-2I/160-2Q)은 대략 20 MHz 범위의 극들로 구성될 수 있다. 그리고 GSM과 관련하여, I- 및 Q-BBF들(160-1I/160-1Q 및 160-2I/160-2Q)은 대략 660 KHz 범위의 극들로 구성될 수 있다. 이는 다음의 그래프들을 참조하여 더 상세히 설명된다.
[0045] 도 1b는, 본 개시내용의 다른 양상에 따른, 예시적인 수신 5G NR 채널(CHN) 및 BBF(baseband filter)의 스펙트럼(음영 영역) 및 주파수 응답(H(f))(파선)의 그래프를 예시한다. 채널 5G NR CHN 및 BBF의 스펙트럼 및 주파수 응답(H(f))은, 수신기(100)가 5G NR에 따라 신호들을 프로세싱하도록 구성되는 경우에 속할 수 있다. 그래프는 주파수(f)를 표현하는 x- 또는 수평-축을 포함하고, y- 또는 수직-축은 수신 채널 5G NR CHN 신호에 관한 전력 레벨 및 대응하는 BBF에 대한 주파수 응답(H(f))을 표현한다. 이 예에서, 수신 관심 채널(channel-of-interest) 5G NR CHN의 스펙트럼은 대략 100MHz의 대역폭을 갖는다. 따라서, 수용가능한 SNR(signal-to-noise ratio)를 제공하기 위해 수신 채널 5G NR CHN의 신호를 필터링하여 원치않는 신호들을 실질적으로 제거(저지대역 거부)하기 위해, BBF의 주파수 응답(H(f))은 각각 -50 MHz 및 +50 MHz에 근접한 극들(fp)을 가져야 한다. 필터 주파수 응답(H(f))의 통과대역(passband)은 극들(fp) 사이의 실질적으로 평탄한 구역일 수 있고, 필터 주파수 응답(H(f))의 롤-오프(roll-off)들은 각각 극들(fp) 아래 및 위의 경사진 부분들일 수 있다.
[0046] 도 1c는, 본 개시내용의 다른 양상에 따른, 예시적인 수신 4G 채널(CHN) 및 BBF(baseband filter)의 스펙트럼(음영 영역) 및 주파수 응답(H(f))(파선)의 그래프를 예시한다. 채널 4G CHN 및 BBF의 스펙트럼 및 주파수 응답(H(f))은, 수신기(100)가 4G에 따라 신호들을 프로세싱하도록 구성되는 경우에 속할 수 있다. 이 예에서, 수신 관심 채널 4G CHN의 스펙트럼은 대략 20MHz의 대역폭을 갖는다. 따라서, 수용가능한 SNR을 제공하기 위해 수신 채널의 신호를 필터링하여 원치않는 신호들을 실질적으로 제거(저지대역 거부)하기 위해, BBF의 주파수 응답(H(f))은 각각 -10 MHz 및 +10 MHz에 근접한 극들(fp)을 가져야 한다. 유사하게, 필터 주파수 응답(H(f))의 통과대역은 극들(fp) 사이의 실질적으로 평탄한 구역일 수 있고, 필터 주파수 응답(H(f))의 롤-오프들은 각각 극들(fp) 아래 및 위의 경사진 부분들일 수 있다.
[0047] 도 1d는, 본 개시내용의 다른 양상에 따른, 예시적인 수신 GSM 채널(CHN) 및 BBF(baseband filter)의 스펙트럼(음영 영역) 및 주파수 응답(H(f))(파선)의 그래프를 예시한다. 채널 GSM CHN 및 BBF의 스펙트럼 및 주파수 응답(H(f))은, 수신기(100)가 GSM에 따라 신호들을 프로세싱하도록 구성되는 경우에 속할 수 있다. 이 예에서, 수신 관심 채널 GSM CHN의 스펙트럼은 대략 600 KHz(kilo Hertz)의 대역폭을 갖는다. 따라서, 수용가능한 SNR을 제공하기 위해 수신 채널의 신호를 필터링하여 원치않는 신호들을 실질적으로 제거하기 위해, BBF의 주파수 응답(H(f))은 각각 -300 KHz 및 +300 KHz에 근접한 극들(fp)을 가져야 한다. 유사하게, 필터 주파수 응답(H(f))의 통과대역은 극들(fp) 사이의 실질적으로 평탄한 구역일 수 있고, 필터 주파수 응답(H(f))의 롤-오프들은 각각 극들(fp) 아래 및 위의 경사진 부분들일 수 있다.
[0048] 필터들은, 상이한 애플리케이션들, 이를테면 5G NR, 4G, 및 GSM 애플리케이션들을 다룰 때, 극들을 주파수 시프트하기 위한 저항기 및 커패시터 뱅크들을 포함할 수 있다. 그러나, 저항기 및 커패시터 뱅크들은 종종 크고 상당한 IC 풋프린트를 차지하고; 따라서, 상당히 비용 효율적이지 않을 수 있다. 부가적으로, 뱅크들의 커패시터들 및 저항기들의 인-앤-아웃(in-and-out) 스위칭은 필터의 성능, 예를 들어 필터들의 주파수 선택성 및 잡음 억제에 악영향을 미칠 수 있는 증가된 기생 커패시턴스를 도입할 수 있다.
[0049] 도 2a는, 본 개시내용의 다른 양상에 따른, 예시적인 프로그램가능 기저대역 필터(200)의 개략적 다이어그램을 예시한다. 요약하자면, 기저대역 필터(200)는 한 쌍의 BBF(baseband filter)들(210 및 250)을 포함하고, 이들은 특정 애플리케이션들의 상이한 대역폭들, 이를테면, 예를 들어, 5G NR, 4G 및 GSM 셀룰러 네트워크들에서 사용되는 특정 대역폭들에서 필터(200)에 대한 개선된 성능을 달성하기 위해 상이한 방식들로 선택적으로 함께 커플링될 수 있다.
[0050] 일부 대역폭 특정 애플리케이션들에서, 한 쌍의 BBF들(210 및 250)은 단일 수신 신호(예를 들어, 단일 채널)를 (공동으로) 프로세싱하기 위해 서로 선택적으로 커플링될 수 있다. 그러나, 다른 애플리케이션들에서, 한 쌍의 BBF들(210 및 250)은 또한, 별개의 수신 신호들(예를 들어, 2개의 상이한 채널들)을 (독립적으로) 프로세싱하기 위해 완전히 디커플링될 수 있다. 한 쌍의 BBF들(210 및 250)의 선택적 커플링들의 상이한 방식들이 가능하다.
[0051] 예를 들어, 비교적 좁은 대역폭 및 저잡음 애플리케이션들에서, 제1 BBF(210)는 제2 BBF(250)의 액티브 및 패시브(passive) 컴포넌트들을 차용(borrow)할 수 있고, 여기서 액티브 컴포넌트들을 차용하는 것은, 유효 디바이스 크기가 증가될 때(예를 들어, 두 배가 될 때) 플리커 잡음을 감소시키고, 그리고 패시브 컴포넌트들(예를 들어, 저항기들 및 커패시터들)을 차용하는 것은, 더 좁은(또는 타이트해진) 극들 및/또는, 예를 들어, 더 낮은 주파수들에서의 증가된 저지대역 거부를 산출한다. 이러한 경우, 제2 BBF(250)는 제1 BBF(210)에 의해 필터링되는 신호와 별개의 신호를 제2 BBF(250)의 차용된 컴포넌트들로 필터링하는 데 사용되지 않는다. 가외의(extra) 좁은 대역폭 애플리케이션들의 경우, 제1 BBF(210)는 또한, GSM의 경우에서와 같이, 그러한 낮은 주파수들에서 개선된 저지대역 거부를 위해 극 주파수를 훨씬 더 좁히기 위해 커패시터 뱅크에 선택적으로 커플링될 수 있다.
[0052] 비교적 좁은 대역폭 및 저 전력 애플리케이션들에서, 제1 BBF(210)는 제2 BBF(250)의 (액티브 컴포넌트들이 아닌) 패시브 컴포넌트들을 차용할 수 있으며, 여기서 패시브 컴포넌트들(저항기들 및 커패시터들)을 차용하는 것은, 더 좁은(더 타이트한) 극들 및/또는 예를 들어, 더 낮은 주파수들에서의 증가된 저지대역 거부를 산출하는 한편, 전력을 보존하기 위해 제2 BBF(250)의 액티브 컴포넌트들을 디스에이블링시킨다. 또한, 이러한 경우, 제2 BBF(250)는 제1 BBF(210)에 의해 필터링되는 신호와 별개의 신호를 제2 BBF(250)의 차용된 컴포넌트들로 필터링하는 데 사용되지 않는다.
[0053] 비교적 넓은 대역폭 및 저 잡음 애플리케이션들에서, 제1 BBF(210)는 제2 BBF(250)의 (패시브 컴포넌트들이 아닌) 액티브 컴포넌트들을 차용할 수 있으며, 여기서 액티브 컴포넌트들을 차용하는 것은, 유효 디바이스 크기가 증가될 때(예를 들어, 두 배가 될 때) 플리커 잡음을 감소시키는 반면에 더 좁은(더 타이트한) 극들에 패시브 컴포넌트들이 필요하지 않다. 또한, 이러한 경우, 제2 BBF(250)는 제1 BBF(210)에 의해 필터링되는 신호와 별개의 신호를 제2 BBF(250)의 차용된 컴포넌트들로 필터링하는 데 사용되지 않는다.
[0054] 예로서, 제1 BBF(210)는, 증폭기와 연관된 (저항기-커패시터(RC)) 피드백 네트워크가 차용되는지 여부와 독립적으로, 제2 BBF(250)로부터 증폭기를 차용하기 위해 제2 BBF(250)에 선택적으로 커플링될 수 있다. 유사하게, 제1 BBF(210)는, 피드백 네트워크와 연관된 증폭기가 차용되는지 여부와 독립적으로, BBF(250)로부터 피드백 네트워크를 차용하기 위해 제2 BBF(250)에 선택적으로 커플링될 수 있다. 일부 실시예들에서, BBF(250)로부터의 증폭기 및 이의 연관된 피드백 네트워크는 독립적으로 제1 BBF(210)에 선택적으로 커플링가능하다. 이러한 실시예들에서, 제1 BBF(210), 더 구체적으로 한 세트의 하나 이상의 스위칭 디바이스들은, 제2 BBF(250)로부터, 증폭기는 차용하지만 이의 연관된 피드백 네트워크는 차용하지 않도록 구성될 수 있다. 대안적으로, 제1 BBF(210), 더 구체적으로 한 세트의 하나 이상의 스위칭 디바이스들은, 제2 BBF(250)로부터, 피드백 네트워크는 차용하지만 이의 연관된 증폭기는 차용하지 않도록 구성될 수 있다. 추가하여 대안적으로, 제1 BBF(210), 더 구체적으로 한 세트의 하나 이상의 스위칭 디바이스들은, 제2 BBF(250)로부터, 증폭기 및 이의 연관된 RC(resistor-capacitor) 피드백 네트워크를 차용하도록 구성될 수 있다.
[0055] 수신기(100)를 참조하면, 제1 BBF(210)는 채널 1의 I-BBF(160-1I) 및 Q-BBF(160-1Q) 중 임의의 하나일 수 있다. 제2 BBF(250)는 채널 2의 I-BBF (160-2I) 및 Q-BBF(160-2Q) 중 임의의 하나일 수 있다. 예를 들어, 채널 1 및 채널 2의 I-BBF들이 선택적으로 함께 커플링될 수 있고, 그리고/또는 채널 1 및 채널 2의 Q-BBF들이 선택적으로 함께 커플링될 수 있다. BBF들(210 및 250)이 별개의 신호들을 프로세싱하는 데 사용되는 경우, 이를테면 2개의 상이한 채널들 또는 주 및 MIMO 채널들의 경우, BBF들(210 및 250)은 서로 완전히 디커플링된다. 따라서, 별개의 채널 프로세싱을 수행하기 위해 제2 BBF(250)가 필요할 수 있으므로 IC 영역 패널티가 없을 수 있다. 그러나, 제2 BBF(250)가 별개의 채널 프로세싱을 위해 사용되지 않는 경우, 제1 BBF(210)는 액티브 또는 패시브 컴포넌트들 또는 이 둘 다를 차용하도록 제2 BBF(250)에 선택적으로 커플링되어, 그의 필터링 성능을, 예를 들어, 상이한 대역폭 애플리케이션들에 기반하여 수정할 수 있다.
[0056] 더 구체적으로, 제1 BBF(210)는, 수신기(100)의 믹서들(140-1I 및 140-1Q) 중 하나에 의해 생성될 수 있는 차동 신호(Vi1 +/Vi1 -)를 수신하도록 구성된 차동 입력을 포함한다. 제1 BBF(210)는 차동 입력 양단에 커플링된 커패시터(C11), 차동 입력의 포지티브 측과 접지 사이에 커플링된 다른 커패시터(C12+), 및 차동 입력의 네거티브 측과 접지 사이에 커플링된 다른 커패시터(C12-)를 더 포함한다. 제1 BBF(210)는 차동 입력의 포지티브 측과 제1 스테이지 증폭기(220)의 포지티브 입력 사이에 커플링된 제1 저항기 뱅크(212+)를 더 포함한다. 부가적으로, 제1 BBF(210)는 차동 입력의 네거티브 측과 증폭기(220)의 네거티브 입력 사이에 커플링된 제2 저항기 뱅크(212-)를 포함한다. 증폭기(220)는, 도 2a-도 2g에 표시된 바와 같이, TIA(transimpedance amplifier)로서 구성될 수 있고, 2개 이상의 내부 증폭 스테이지들을 포함할 수 있다. 예를 들어, 증폭기(220)의 제1 내부 증폭 스테이지는 저항기 뱅크들(212)에 (다른 내부 증폭 스테이지와 같은 하나 이상의 컴포넌트들을 통해 또는 직접) 커플링된 입력들, 및 증폭기(220)의 제2 내부 증폭 스테이지의 입력들에 커플링된 출력들을 가질 수 있고; 증폭기(220)의 제2 내부 증폭 스테이지는 (아래에서 설명되는) 저항기들(R14)에 (다른 내부 증폭 스테이지와 같은 하나 이상의 컴포넌트들을 통해 또는 직접) 커플링된 출력들을 가질 수 있다.
[0057] 제1 BBF(210)는 TIA(220)의 네거티브 출력과 포지티브 입력 사이에서 (가변적일 수 있는) 저항기(R13+)와 병렬로 커플링된 (가변적일 수 있는) 커패시터(C13+)를 포함하는 제1 RC(resistor-capacitor) 피드백 네트워크를 더 포함한다. 유사하게, 제1 BBF(210)는 TIA(220)의 포지티브 출력과 네거티브 입력 사이에서 (가변적일 수 있는) 저항기(R13-)와 병렬로 커플링된 (가변적일 수 있는) 커패시터(C13-)를 포함하는 제2 RC 피드백 네트워크를 더 포함한다. RC 피드백 네트워크들(C13+/R13+ 및 C13-/R13-), 제1 및 제2 저항기 뱅크들(212+ 및 212-), 및 커패시터들(C11, C12+ 및 C12-)을 포함하는 TIA(220)이 제1 BBF(210)의 제1 필터 스테이지를 형성한다. 저항기 뱅크들(212+ 및 212-)의 저항, 피드백 커패시터들(C13+/C13-)의 커패시턴스 및 피드백 저항기들(R13+/R13-)의 저항은 제1 필터 스테이지의 극을 설정하기 위해 가변적으로 만들어질 수 있다.
[0058] 제1 BBF(210)는 TIA(220)의 네거티브 출력과 제2 스테이지 증폭기(230)의 포지티브 입력 사이에 직렬로 커플링된 저항기들(R14+ 및 R15+)(이들 중 하나 또는 둘 다는 가변적일 수 있음)을 더 포함한다. 제1 BBF(210)는 TIA(220)의 포지티브 출력과 증폭기(230)의 네거티브 입력 사이에 직렬로 커플링된 저항기들(R14- 및 R15-)(이들 중 하나 또는 둘 다는 가변적일 수 있음)을 더 포함한다. 증폭기(230)는, 도 2a-도 2g에 표시된 바와 같이, PGA(programmable gain amplifier)로서 구성될 수 있고, 2개 이상의 내부 증폭 스테이지들을 포함할 수 있다. 예를 들어, 증폭기(230)의 제1 내부 증폭 스테이지는 저항기들(R15)에 (다른 내부 증폭 스테이지와 같은 하나 이상의 컴포넌트들을 통해 또는 직접) 커플링된 입력들, 및 증폭기(230)의 제2 내부 증폭 스테이지의 입력들에 커플링된 출력들을 가질 수 있고; 증폭기(230)의 제2 내부 증폭 스테이지는 (아래에서 설명되는) 필터의 출력들에 (다른 내부 증폭 스테이지와 같은 하나 이상의 컴포넌트들을 통해 또는 직접) 커플링된 출력들을 가질 수 있다.
[0059] 도 2a-도 2g에 도시되지 않았지만, 다른 필터 구현을 참조하여 본원에서 추가로 논의되는 바와 같이, 제2 필터 스테이지에 대한 부가적인 극을 제공하기 위해 커패시터가 저항기들(R14+ 및 R15+) 사이의 제1 노드와 저항기들(R14- 및 R15-) 사이의 제2 노드 사이에 커플링될 수 있다. 대안적으로, (가변적일 수 있는) 단일 저항기가 R14+ 및 R15+ 대신 사용될 수 있고 그리고/또는 (가변적일 수 있는) 단일 저항기가 R14- 및 R15- 대신 사용될 수 있다.
[0060] 제1 BBF(210)는 PGA(230)의 네거티브 출력과 포지티브 입력 사이에서 (가변일 수 있는) 저항기(R16+)와 병렬로 커플링된 (가변적일 수 있는) 커패시터(C16+)를 포함하는 제3 RC 피드백 네트워크를 더 포함한다. 유사하게, 제1 BBF(210)는 PGA(230)의 포지티브 출력과 네거티브 입력 사이에서 (가변적일 수 있는) 저항기(R16-)와 병렬로 커플링된 (가변적일 수 있는) 커패시터(C16-)를 포함하는 제4 RC 피드백 네트워크를 더 포함한다.
[0061] PGA(230)는 수신기(100)의 I-BBF(160-1I) 또는 Q-BBF(160-1Q)의 출력 차동 신호(VoI1 +/VoI1 - 또는 VoQ1 +/VoQ1 -)와 같은 필터링된 차동 출력 신호(Vo1+/Vo1-)를 각각 생성하기 위한 차동 출력을 포함한다. RC 피드백 네트워크들(C16+/R16+ 및 C16-/R16-) 및 저항기들(R14+/R15+ 및 R14-/R15-)을 포함하는 PGA(230)는 제1 BBF(210)의 제2 필터 스테이지를 형성한다. 제2 필터 스테이지의 극(들)을 설정하기 위해, 저항기들(R14+/R15+ 및 R14-/R15-)의 저항, 피드백 커패시터들(C13+/C13-)의 커패시턴스 및 피드백 저항기들(R13+/R13-)의 저항은 가변적으로 만들어질 수 있다.
[0062] 제2 BBF(250)는 제1 BBF(210)와 동일하거나 유사하게 구성될 수 있다. 특히, 제2 BBF(250)는, 수신기(100)의 믹서들(140-2I 및 140-2Q) 중 하나에 의해 생성될 수 있는 차동 신호(Vi2 +/Vi2 -)를 수신하도록 구성된 차동 입력을 포함한다. 제2 BBF(250)는 차동 입력 양단에 커플링된 커패시터(C21), 차동 입력의 포지티브 측과 접지 사이에 커플링된 다른 커패시터(C22+), 및 차동 입력의 네거티브 측과 접지 사이에 커플링된 다른 커패시터(C22-)를 더 포함한다. 제2 BBF(250)는 차동 입력의 포지티브 측과 제1 스테이지 증폭기(260)의 포지티브 입력 사이에 커플링된 제1 저항기 뱅크(252+)를 더 포함한다. 부가적으로, 제2 BBF(250)는 차동 입력의 네거티브 측과 증폭기(260)의 네거티브 입력 사이에 커플링된 제2 저항기 뱅크(252-)를 포함한다. 증폭기(260)는, 도 2a-도 2g에 표시된 바와 같이, TIA(transimpedance amplifier)로서 구성될 수 있고, 2개 이상의 내부 증폭 스테이지들을 포함할 수 있다. 예를 들어, 증폭기(260)의 제1 내부 증폭 스테이지는 저항기 뱅크들(252)에 (다른 내부 증폭 스테이지와 같은 하나 이상의 컴포넌트들을 통해 또는 직접) 커플링된 입력들, 및 증폭기(260)의 제2 내부 증폭 스테이지의 입력들에 커플링된 출력들을 가질 수 있고; 증폭기(260)의 제2 내부 증폭 스테이지는 (아래에서 설명되는) 저항기들(R24)에 (다른 내부 증폭 스테이지와 같은 하나 이상의 컴포넌트들을 통해 또는 직접) 커플링된 출력들을 가질 수 있다.
[0063] TIA(260)는 또한, (예를 들어, DC(direct current) 공급부(Vdd) 레일에 커플링된 적어도 하나의 헤드 스위치를 턴 온/오프시킴으로써) TIA(260)를 선택적으로 인에이블링 및 디스에이블링시키기 위한 제1 인에이블 신호(en1)를 수신하는 인에이블 입력을 포함할 수 있다. 도시되지 않았지만, TIA(220)는 또한 유사한 인에이블 입력을 포함할 수 있다.
[0064] 제2 BBF(250)는 TIA(260)의 네거티브 출력과 포지티브 입력 사이에서 (가변일 수 있는) 저항기(R23+)와 병렬로 커플링된 (가변적일 수 있는) 커패시터(C23+)를 포함하는 제1 RC 피드백 네트워크를 더 포함한다. 유사하게, 제2 BBF(250)는 TIA(260)의 포지티브 출력과 네거티브 입력 사이에서 (가변적일 수 있는) 저항기(R23-)와 병렬로 커플링된 (가변적일 수 있는) 커패시터(C23-)를 포함하는 제2 RC 피드백 네트워크를 더 포함한다. RC 피드백 네트워크들(C23+/R23+ 및 C23-/R23-), 제1 및 제2 저항기 뱅크들(252+ 및 252-), 및 커패시터들(C21, C22+ 및 C22-)을 포함하는 TIA(260)가 제2 BBF(250)의 제1 필터 스테이지를 형성한다. 저항기 뱅크들(252+ 및 252-)의 저항, 피드백 커패시터들(C23+/C23-)의 커패시턴스 및 피드백 저항기들(R23+/R23-)의 저항은 제1 필터 스테이지의 극을 설정하기 위해 가변적으로 만들어질 수 있다.
[0065] 제2 BBF(250)는 TIA(260)의 네거티브 출력과 제2 스테이지 증폭기(270)의 포지티브 입력 사이에 직렬로 커플링된 저항기들(R24+ 및 R25+)(이들 중 하나 또는 둘 다는 가변적일 수 있음)을 더 포함한다. 제2 BBF(250)는 TIA(260)의 포지티브 출력과 증폭기(270)의 네거티브 입력 사이에 직렬로 커플링된 저항기들(R24- 및 R25-)(이들 중 하나 또는 둘 다는 가변적일 수 있음)을 더 포함한다. 증폭기(270)는, 도 2a-도 2g에 표시된 바와 같이, PGA(programmable gain amplifier)로서 구성될 수 있고, 2개 이상의 내부 증폭 스테이지들을 포함할 수 있다. 예를 들어, 증폭기(270)의 제1 내부 증폭 스테이지는 저항기들(R25)에 (다른 내부 증폭 스테이지와 같은 하나 이상의 컴포넌트들을 통해 또는 직접) 커플링된 입력들, 및 증폭기(270)의 제2 내부 증폭 스테이지의 입력들에 커플링된 출력들을 가질 수 있고; 증폭기(270)의 제2 내부 증폭 스테이지는 (아래에서 설명되는) 필터의 출력들에 (다른 내부 증폭 스테이지와 같은 하나 이상의 컴포넌트들을 통해 또는 직접) 커플링된 출력들을 가질 수 있다.
[0066] 도 2에 도시되지 않았지만, 다른 필터 구현을 참조하여 논의되는 바와 같이, 제2 필터 스테이지에 대한 부가적인 극을 제공하기 위해 커패시터가 저항기들(R24+ 및 R25+) 사이의 제1 노드와 저항기들(R24- 및 R25-) 사이의 제2 노드 사이에 커플링될 수 있다. 대안적으로, (가변적일 수 있는) 단일 저항기가 R24+ 및 R25+ 대신 사용될 수 있고 그리고/또는 (가변적일 수 있는) 단일 저항기가 R24- 및 R25- 대신 사용될 수 있다.
[0067] PGA(270)는 또한, (예를 들어, DC 공급부(Vdd) 레일에 커플링된 적어도 하나의 헤드 스위치를 턴 온/오프시킴으로써) PGA(270)를 선택적으로 인에이블링 및 디스에이블링시키기 위한 제2 인에이블 신호(en2)를 수신하는 인에이블 입력을 포함할 수 있다. 도시되지 않았지만, PGA(230)는 또한 유사한 인에이블 입력을 포함할 수 있다.
[0068] 제2 BBF(250)는 PGA(270)의 네거티브 출력과 포지티브 입력 사이에서 (가변일 수 있는) 저항기(R26+)와 병렬로 커플링된 (가변적일 수 있는) 커패시터(C26+)를 포함하는 제3 RC 피드백 네트워크를 더 포함한다. 유사하게, 제2 BBF(250)는 PGA(270)의 포지티브 출력과 네거티브 입력 사이에서 (가변적일 수 있는) 저항기(R26-)와 병렬로 커플링된 (가변적일 수 있는) 커패시터(C26-)를 포함하는 제4 RC 피드백 네트워크를 더 포함한다.
[0069] PGA(270)는, BBF들(210 및 250)이 본원에서 추가로 논의되는 바와 같은 한 세트의 스위칭 디바이스들을 통해 함께 커플링되지 않는 경우, 수신기(100)의 I-BBF(160-2I) 또는 Q-BBF(160-2Q)의 출력 차동 신호(VoI2 +/VoI2 - 또는 VoQ2 +/VoQ2 -)와 같은 필터링된 차동 출력 신호(Vo2 +/Vo2 -)를 생성하기 위한 차동 출력을 포함한다. RC 피드백 네트워크들(C26+/R26+ 및 C26-/R26-) 및 저항기들(R24+/R25+ 및 R24-/R25-)을 포함하는 PGA(270)는 제2 BBF(250)의 제2 필터 스테이지를 형성한다. 제2 필터 스테이지의 극(들)을 설정하기 위해, 저항기들(R24+/R25+ 및 R24-/R25-)의 저항, 피드백 커패시터들(C26+/C26-)의 커패시턴스 및 피드백 저항기들(R26+/R26-)의 저항은 가변적으로 만들어질 수 있다.
[0070] 프로그램가능 BBF(200)는, 필터들 중, 제1 BBF(210)와 같은 하나의 필터를 특정 특성들로 구성하기 위해 BBF들(210 및 250)의 다양한 노드들을 선택적으로 함께 커플링시키는 한편, 제2 BBF(250)와 같은 다른 필터는 독립적 신호의 필터링으로부터 디스에이블링시키기 위한 한 세트 스위칭 디바이스들을 더 포함한다.
[0071] 예를 들어, BBF(200)는 제1 BBF(210) 및 제2 BBF(250)의 차동 입력들의 포지티브 및 네거티브 측들을 각각 선택적으로 함께 커플링시키기 위한 스위칭 디바이스들(SW1+ 및 SW1-)을 포함한다. BBF(200)는 제1 BBF(210) 및 제2 BBF(250)의 TIA들(220 및 260)의 포지티브 및 네거티브 입력들을 각각 선택적으로 함께 커플링시키기 위한 스위칭 디바이스들(SW3+ 및 SW3-)을 더 포함한다. BBF(200)는 또한, 제1 BBF(210) 및 제2 BBF(250)의 TIA들(220 및 260)의 네거티브 및 포지티브 출력들을 각각 선택적으로 함께 커플링시키기 위한 스위칭 디바이스들(SW7+ 및 SW7-)을 포함한다. 부가적으로, BBF(200)는 제1 BBF(210) 및 제2 BBF(250)의 PGA들(230 및 270)의 포지티브 및 네거티브 입력들을 각각 선택적으로 함께 커플링시키기 위한 스위칭 디바이스들(SW8+ 및 SW8-)을 포함한다. 그리고 BBF(200)는, 제1 BBF(210) 및 제2 BBF(250)의 PGA들(230 및 270)의 네거티브 및 포지티브 출력들을 각각 선택적으로 함께 커플링시키기 위한 스위칭 디바이스들(SW12+ 및 SW12-)을 포함한다.
[0072] BBF(200)는 또한, 제1 BBF(210) 및 제2 BBF(250)의 TIA들(220 및 260)의 RC 피드백 네트워크들을 TIA들(220 및 260)의 개개의 입력들/출력들에 선택적으로 커플링시키기 위한 스위칭 디바이스들(SW4+, SW4-, SW5+ 및 SW5-)을 포함한다. 추가로, 스위치들(SW4+, SW4-, SW5+ 및 SW5-)은, 예를 들어, 스위치들(SW3+, SW3-, SW7+ 및 SW7-)이 적절하게 동작될 때, 제1 BBF(210) 및 제2 BBF(250)의 TIA들(220 및 260)의 RC 피드백 네트워크들을 선택적으로 함께 커플링시키도록 구성될 수 있다. BBF(200)는, 제1 BBF(210) 및 제2 BBF(250)의 PGA들(230 및 270)의 RC 피드백 네트워크들을 PGA들(230 및 270)의 개개의 입력들/출력들에 선택적으로 커플링시키기 위한 스위칭 디바이스들(SW9+, SW9-, SW10+ 및 SW10-)을 더 포함한다. 추가로, 스위치들(SW9+, SW9-, SW10+ 및 SW10-)은, 예를 들어, 스위치들(SW8+, SW8-, SW12+ 및 SW12-)이 적절하게 동작될 때, 제1 BBF(210) 및 제2 BBF(250)의 PGA들(230, 270)의 RC 피드백 네트워크들을 선택적으로 함께 커플링시키도록 구성될 수 있다. BBF(200)는 또한, TIA(220)의 제1 내부 스테이지의 차동 출력을 TIA(260)의 제1 내부 스테이지의 차동 출력에 선택적으로 커플링시키기 위한 스위칭 디바이스들(SW6+ 및 SW6-)을 포함한다. 유사하게, BBF(200)는 또한, PGA(230)의 제1 내부 스테이지의 차동 출력을 PGA(270)의 제1 내부 스테이지의 차동 출력에 선택적으로 커플링시키기 위한 스위칭 디바이스들(SW11+ 및 SW11-)을 포함한다.
[0073] BBF(200)는 제2 BBF(250)의 저항기 뱅크들(252+ 및 252-)을 TIA(260)의 포지티브 및 네거티브 입력들에 각각 선택적으로 커플링시키기 위한 스위칭 디바이스들(SW2+ 및 SW2-)을 더 포함한다. 명시적으로 도시되지 않았지만, BBF(200)는 제2 BBF(250)의 가변 저항기들(R24+, R24-, R25+ 및 R25-)을 제1 BBF(210)에/제1 BBF(210)로부터 선택적으로 커플링/디커플링시키기 위한 스위칭 디바이스들을 포함할 수 있다.
[0074] 도 2b는, 본 개시내용의 다른 양상에 따른, 제1 구성의 프로그램가능 기저대역 필터(200)의 개략적 다이어그램을 예시한다. 제1 구성에서, 제1 BBF(210) 및 제2 BBF(250)은 서로 독립적으로 동작하고, 별개의 입력 신호들(Vi1+/Vi1- 및 Vi2 +/Vi2 -)을 (예를 들어, 동시에) 필터링하여 각각 별개의 출력 신호들(Vo1+/Vo1- 및 Vo2 +/Vo2 -)을 생성한다. 이에 따라, 제1 구성에서, 스위칭 디바이스들(SW1+/SW1-, SW3+/SW3-, SW6+/SW6-, SW7+/SW7-, SW8+/SW8-, SW11+/SW11- 및 SW12+/SW12-)은 개방 상태들로 구성된다. 개방 상태에 있는 이들 스위칭 디바이스들은 제1 BBF(210)를 제2 BBF(250)로부터 디커플링시킨다.
[0075] 또한, 제1 구성에서, 스위칭 디바이스들(SW2+/SW2-, SW4+/SW4-, SW5+/SW5-, SW9+/SW9- 및 SW10+/SW10-)은 폐쇄 상태들로 구성된다. 폐쇄 상태들에 있는 스위칭 디바이스들(SW2+/SW2-)은 제2 BBF(250)의 차동 입력을 TIA(260)의 차동 입력에 커플링시킨다. 폐쇄 상태들에 있는 스위칭 디바이스들(SW4+/SW4- 및 SW5+/SW5-)은 RC 피드백 네트워크들(C23+/R23+ 및 C23-/R23-)을 TIA(260)의 입력들 및 출력들에 각각 커플링시킨다. 폐쇄 상태들에 있는 스위칭 디바이스들(SW9+/SW9- 및 SW10+/SW10-)은 RC 피드백 네트워크들(C26+/R26+ 및 C26-/R26-)을 PGA(270)의 입력들 및 출력들에 각각 커플링시킨다. 제1 인에이블 신호(en1) 및 제2 인에이블 신호(en2)는 각각 TIA(260) 및 PGA(270)를 인에이블링시키도록 어써트된다(asserted).
[0076] 도 2c는, 본 개시내용의 다른 양상에 따른, 제2 구성의 예시적인 프로그램가능 기저대역 필터(200)의 개략적 다이어그램을 예시한다. 제2 구성에서, 제1 BBF(210)는 제2 BBF(250)에 선택적으로 커플링되어, 제2 BBF(250)의 특정 패시브 컴포넌트들(저항기들/커패시터들) 및 액티브 컴포넌트들(증폭기들)을 차용한다. 이는 더 좁은(더 타이트한) 극들 및 더 높은 저지대역 거부를 산출하고, 이로써 더 낮은 플리커 잡음을 달성할 수 있다. 제2 구성에서, 제1 BBF(210)는 Vo1 +/Vo1 -에 대한 출력 차동 신호를 생성하기 위해 입력 차동 신호(Vi1 +/Vi1 -)를 필터링하는 반면, 제2 BBF(250)는 별개의 신호를 필터링하지 않는데, 이는, 제2 BBF(250)는 필터링 동작을 위해 제1 BBF(210)에 부가적 컴포넌트들을 제공하는 데만 사용되기 때문이다.
[0077] 이에 따라, 제2 구성에서, 스위칭 디바이스들(SW1+/SW1- 및 SW2+/SW2-)은, 제1 BBF(210)로부터 제2 BBF(250)의 차동 입력, 커패시터들(C21, C22+/C22-) 및 저항기 뱅크들(252+/252-)를 디커플링시키기 위해 개방 상태들로 구성된다. 명시적으로 도시되지 않았지만, 제2 구성에서, 제1 BBF(210)로부터 제2 BBF(250)의 가변 저항기들(R24+/R24- 및 R25+/R25-)을 또한 디커플링시키기 위한 스위칭 디바이스들이 존재할 수 있다.
[0078] 추가로, 제2 구성에서, 스위칭 디바이스들(SW3+/SW3-, SW4+/SW4-, SW5+/SW5-, SW6+/SW6-, SW7+/SW7-, SW8+/SW8-, SW9+/SW9-, SW10+/SW10-, SW11+/SW11- 및 SW12+/SW12-)은 폐쇄 상태들로 구성된다. 폐쇄 상태들에 있는 스위칭 디바이스들(SW3+/SW3-)은 제1 BBF(210)의 TIA(220)의 차동 입력을 제2 BBF(250)의 TIA(260)의 차동 입력에 커플링시킨다. 폐쇄 상태들에 있는 스위칭 디바이스들(SW4+/SW4- 및 SW5+/SW5-)은 RC 피드백 네트워크들(C23+/R23+ 및 C23-/R23-)을 TIA(260)의 입력들 및 출력들에 각각 커플링시킨다. 폐쇄 상태들에 있는 스위칭 디바이스들(SW6+/SW6-)은 TIA(220)의 제1 내부 스테이지의 차동 출력을 TIA(260)의 제1 내부 스테이지의 차동 출력에 커플링시킨다. 폐쇄 상태들에 있는 스위칭 디바이스들(SW7+/SW7-)은 제1 BBF(210)의 TIA(220)의 차동 출력을 제2 BBF(250)의 TIA(260)의 차동 출력에 커플링시킨다. 제1 인에이블 신호(en1)는 TIA(260)를 인에이블링시키도록 어써트된다.
[0079] 추가로, 제2 구성에서, 폐쇄 상태들에 있는 스위칭 디바이스들(SW8+/SW8-)은 제1 BBF(210)의 PGA(230)의 차동 입력을 제2 BBF(250)의 PGA(270)의 차동 입력에 커플링시킨다. 폐쇄 상태들에 있는 스위칭 디바이스들(SW9+/SW9- 및 SW10+/SW10-)은 RC 피드백 네트워크들(C26+/R26+ 및 C26-/R26-)을 PGA(270)의 입력들 및 출력들에 각각 커플링시킨다. 폐쇄 상태들에 있는 스위칭 디바이스들(SW11+/SW11-)은 PGA(230)의 제1 내부 스테이지의 차동 출력을 PGA(270)의 제1 내부 스테이지의 차동 출력에 커플링시킨다. 그리고 폐쇄 상태들에 있는 스위칭 디바이스들(SW12+/SW12-)은 제1 BBF(210)의 PGA(230)의 차동 출력을 제2 BBF(250)의 PGA(270)의 차동 출력에 커플링시킨다. 제2 인에이블 신호(en2)는 PGA(270)를 인에이블링시키도록 어써트된다.
[0080] 도 2d는, 본 개시내용의 다른 양상에 따른, 제3 구성의 예시적인 프로그램가능 기저대역 필터(200)의 개략적 다이어그램을 예시한다. 제3 구성에서, 제1 BBF(210)는 제2 BBF(250)의 특정 패시브 컴포넌트들(저항기들/커패시터들)은 차용하지만 제2 BBF(250)의 액티브 컴포넌트들(증폭기들)은 차용하지 않도록 제2 BBF(250)에 선택적으로 커플링된다. 패시브 컴포넌트들을 차용하는 제1 BBF(210)는 l개의 더 좁은(더 타이트한) 극들 및 더 높은 저지대역 거부를 산출할 수 있고, 액티브 컴포넌트들을 차용하지 않는 것은 제2 BBF(250)의 TIA(260) 및 PGA(270)가 디스에이블링될 수 있기 때문에 전력 보존을 개선할 수 있다. 제3 구성에서, 제1 BBF(210)는 Vo1 +/Vo1 -에 대한 출력 차동 신호를 생성하기 위해 입력 차동 신호(Vi1+/Vi1-)를 필터링하는 반면, 제2 BBF(250)는 별개의 신호를 필터링하지 않는데, 이는, 제2 BBF(250)는 필터링 동작을 위해 제1 BBF(210)에 부가적 컴포넌트들을 제공하는 데만 사용되기 때문이다.
[0081] 이에 따라, 제3 구성에서, 스위칭 디바이스들(SW1+/SW1- 및 SW2+/SW2-)은, 제1 BBF(210)로부터 제2 BBF(250)의 차동 입력, 커패시터들(C21, C22+/C22-) 및 저항기 뱅크들(252+/252-)를 디커플링시키기 위해 개방 상태들로 구성된다. 스위칭 디바이스들(SW6+/SW6- 및 SW11+/SW11-)은 또한, TIA(220) 및 PGA(230)의 제1 내부 스테이지들의 차동 출력들을 TIA(260) 및 PGA(270)의 제1 내부 스테이지들의 차동 출력들로부터 각각 디커플링시키기 위해 개방 상태들로 구성된다. 제1 인에이블 신호(en1) 및 제2 인에이블 신호(en2)는, 각각, 어써트되지 않고, 따라서 TIA(260) 및 PGA(270)를 디스에이블링시킨다. 명시적으로 도시되지 않았지만, 제3 구성에서, 제1 BBF(210)로부터 제2 BBF(250)의 가변 저항기들(R24+/R24- 및 R25+/R25-)을 또한 디커플링시키기 위한 스위칭 디바이스들이 존재할 수 있다.
[0082] 또한, 제3 구성에서, 스위칭 디바이스들(SW3+/SW3-, SW4+/SW4-, SW5+/SW5-, SW7+/SW7-, SW8+/SW8-, SW9+/SW9-, SW10+/SW10- 및 SW12+/SW12-)은 폐쇄 상태들로 구성된다. 폐쇄 상태들에 있는 스위칭 디바이스들(SW3+/SW3-, SW4+/SW4-, SW5+/SW5- 및 SW7+/SW7-)은, 제1 BBF(210)의 RC 피드백 네트워크들(C13+/R13+ 및 C13-/R13-)과 병렬로 제2 BBF(250)의 RC 피드백 네트워크들(C23+/R23+ 및 C23-/R23-)을 각각 커플링시킨다. 또한, 폐쇄 상태들에 있는 스위칭 디바이스들(SW8+/SW8-, SW9+/SW9-, SW10+/SW10- 및 SW12+/SW12-)은, 제1 BBF(210)의 RC 피드백 네트워크들(C16+/R16+ 및 C16-/R16-)과 병렬로 제2 BBF(250)의 RC 피드백 네트워크들(C26+/R26+ 및 C26-/R26-)을 각각 커플링시킨다.
[0083] 도 2e는, 본 개시내용의 다른 양상에 따른, 제4 구성의 예시적인 프로그램가능 기저대역 필터(200)의 개략적 다이어그램을 예시한다. 제4 구성에서, 제1 BBF(210)는 제2 BBF(250)의 액티브 컴포넌트들(증폭기들)은 차용하지만 제2 BBF(250)의 패시브 컴포넌트들(저항기들/커패시터들)은 차용하지 않도록 제2 BBF(250)에 선택적으로 커플링된다. 이는, 유효 디바이스 크기가 증가될 때(예를 들어, 두 배가 될 때) 더 적은 플리커 잡음을 산출할 수 있다. 추가로, 필터 극들이 주파수에서 그렇게 좁을(타이트할) 필요는 없고, 필수적인 저지대역 거부를 달성하기에 단일 극 구성이 충분할 수 있기 때문에, 패시브 컴포넌트들을 차용할 필요가 없을 수 있다. 제4 구성에서, 제1 BBF(210)는 Vo1 +/Vo1 -에 대한 출력 차동 신호를 생성하기 위해 입력 차동 신호(Vi1 +/Vi1 -)를 필터링하는 반면, 제2 BBF(250)는 별개의 신호를 필터링하지 않는데, 이는, 제2 BBF(250)는 필터링 동작을 위해 제1 BBF(210)에 부가적 컴포넌트들을 제공하는 데만 사용되기 때문이다.
[0084] 이에 따라, 제4 구성에서, 스위칭 디바이스들(SW1+/SW1- 및 SW2+/SW2-)은, 제1 BBF(210)로부터 제2 BBF(250)의 차동 입력, 커패시터들(C21, C22+/C22-) 및 저항기 뱅크들(252+/252-)를 디커플링시키기 위해 개방 상태들로 구성된다. 스위칭 디바이스들(SW4+/SW4- 및 SW5+/SW5)은 제1 BBF(210)로부터 제2 BBF(250)의 RC 피드백 네트워크들(C23+/R23+ 및 C23-/R23-)을 디커플링시키기 위해 개방 상태들로 구성된다. 유사하게, 스위칭 디바이스들(SW9+/SW9- 및 SW10+/SW10-)은 제1 BBF(210)로부터 제2 BBF(250)의 RC 피드백 네트워크들(C26+/R26+ 및 C26-/R26-)을 디커플링시키기 위해 개방 상태들로 구성된다. 명시적으로 도시되지 않았지만, 제4 구성에서, 제1 BBF(210)로부터 제2 BBF(250)의 가변 저항기들(R24+/R24- 및 R25+/R25-)을 또한 디커플링시키기 위한 스위칭 디바이스들이 존재할 수 있다.
[0085] 또한, 제4 구성에서, 스위칭 디바이스들(SW3+/SW3-, SW6+/SW6-, SW7+/SW7-, SW8+/SW8-, SW11+/SW11- 및 SW12+/SW12-)은 폐쇄 상태들로 구성된다. 폐쇄 상태들에 있는 스위칭 디바이스들(SW3+/SW3-)은 제1 BBF(210)의 TIA(220)의 차동 입력을 제2 BBF(250)의 TIA(260)의 차동 입력에 커플링시킨다. 폐쇄 상태들에 있는 스위칭 디바이스들(SW6+/SW6-)은 TIA(220)의 제1 내부 스테이지의 차동 출력을 TIA(260)의 제1 내부 스테이지의 차동 출력에 커플링시킨다. 폐쇄 상태들에 있는 스위칭 디바이스들(SW7+/SW7-)은 제1 BBF(210)의 TIA(220)의 차동 출력을 제2 BBF(250)의 TIA(260)의 차동 출력에 커플링시킨다. 폐쇄 상태들에 있는 스위칭 디바이스들(SW8+/SW8-)은 제1 BBF(210)의 PGA(230)의 차동 입력을 제2 BBF(250)의 PGA(270)의 차동 입력에 커플링시킨다. 폐쇄 상태들에 있는 스위칭 디바이스들(SW11+/SW11-)은 PGA(230)의 제1 내부 스테이지의 차동 출력을 PGA(270)의 제1 내부 스테이지의 차동 출력에 커플링시킨다. 그리고 폐쇄 상태들에 있는 스위칭 디바이스들(SW12+/SW12-)은 제1 BBF(210)의 PGA(230)의 차동 출력을 제2 BBF(250)의 PGA(270)의 차동 출력에 커플링시킨다. 제1 인에이블 신호(en1) 및 제2 인에이블 신호(en2)는 각각 TIA(260) 및 PGA(270)를 인에이블링시키도록 어써트된다.
[0086] 도 2f는, 본 개시내용의 다른 양상에 따른, 제5 구성의 예시적인 프로그램가능 기저대역 필터(200)의 개략적 다이어그램을 예시한다. 제5 구성은 이전에 상세히 논의된 제2 구성과 유사하며, 여기서 제1 BBF(210)는, 제2 BBF(250)의 특정 패시브 컴포넌트들(저항기들/커패시터들) 및 액티브 컴포넌트들(증폭기들)을 차용하여, 예를 들어, 더 좁은(더 타이트한) 극들 및 더 높은 저지대역 거부 및 더 낮은 플리커 잡음에 대한 자신의 성능을 구성하기 위해 제2 BBF(250)에 선택적으로 커플링된다.
[0087] 예를 들어, GSM 신호들이 프로세싱되는 경우에서와 같이, 훨씬 더 좁은(더 타이트한) 극들 및 더 높은 저지대역 거부 성능을 달성하기 위해, 기저대역 필터(200)는 커패시터 뱅크(290)에 선택적으로 커플링된다. 특히, 제1 BBF(210)의 RC 피드백 네트워크들(C13+/R13+ 및 C13-/R13-) 및 제2 BBF(250)의 RC 피드백 네트워크들(C23+/R23+ 및 C23-/R23-)은, 이들 스위칭 디바이스들이 폐쇄 상태들로 구성될 때, 스위칭 디바이스들(SW13+/SW17+, SW13-/SW17-)을 통해 커패시터 뱅크(290)의 커패시터들(C+ 및 C-)과 병렬로 커플링된다. 커패시터들(C+/C-)은 기저대역 필터(200)의 극들의 주파수를 낮춘다. 커패시터들(C+/C-)은 단일 커패시터들 또는 복수의 커패시터들을 표현할 수 있다. 일부 실시예들에서, 커패시터들(C+/C-)은 가변적이고 그리고/또는 다수의 스위칭가능 컴포넌트들을 포함한다.
[0088] 도 2g는, 본 개시내용의 다른 양상에 따른, 제6 구성의 예시적인 프로그램가능 기저대역 필터(200)의 개략적 다이어그램을 예시한다. 제6 구성은 또한, 이전에 상세히 논의된 제2 구성과 유사하며, 여기서 제1 BBF(210)는, 제2 BBF(250)의 특정 패시브 컴포넌트들(저항기들/커패시터들) 및 액티브 컴포넌트들(증폭기들)을 차용하여, 예를 들어, 더 좁은(더 타이트한) 극들 및 더 높은 저지대역 거부 및 더 낮은 플리커 잡음에 대한 자신의 성능을 구성하기 위해 제2 BBF(250)에 선택적으로 커플링된다.
[0089] 더 낮은 주파수들에서 더 높은 저지대역 거부 성능을 달성하기 위해, 제1 BBF(210)는 또한, 제2 BBF(250)의 입력 패시브 컴포넌트들을 차용하도록 제2 BBF(250)에 선택적으로 커플링될 수 있다. 이와 관련하여, 스위칭 디바이스들(SW1+/SW1- 및 SW2+/SW2-)은 제2 BBF(250)의 커패시터들(C21, C22+/C22-) 및 저항기 뱅크들(252+/252-)을 제1 BBF(210)에 커플링시키도록 폐쇄 상태들로 구성된다. 이 예에서는, 제2 BBF(250)의 가변 저항기들(R24+/R24- 및 R25+/R25-)이 제1 BBF(210)로부터 디커플링된 것으로 도시되지만, 이들 저항기들은 대응하는 스위칭 디바이스들을 통해 제1 BBF(210)에 커플링될 수 있다는 것이 이해될 것이다.
[0090] BBF(200)의 모든 구성들이 설명되고 예시된 것은 아니라는 것을 이해해야 한다. 예를 들어, 스위칭 디바이스들은, TIA(260) 및/또는 TIA(260)의 피드백 네트워크는 차용하지 않고 저항기 뱅크들(252+/252-)을 차용하도록 BBF(210)가 제2 BBF(250)에 선택적으로 커플링될 수 있도록 구성될 수 있다. 다른 예로서, 스위칭 디바이스들은, BBF(250)의 다른 컴포넌트들과 함께 또는 BBF(250)의 다른 컴포넌트들 없이, 저항기들(R24+/R24- 및 R25+/R25-)을 차용하도록 BBF(210)가 제2 BBF(250)에 선택적으로 커플링되도록 구성될 수 있다.
[0091] 설명된 모든 구성들이 기저대역 필터(200)의 구현에 의해 제공되어야 하는 것은 아니며, 따라서 BBF(210)를 BBF(250)에 커플링하는 것으로 예시된 연결들 및/또는 스위칭 디바이스들 중 하나 이상이 생략될 수 있다는 것이 추가로 이해되어야 한다. 예를 들어, TIA(220)의 중간 스테이지들을 TIA(260)에 선택적으로 커플링시키는 스위칭 디바이스들(예를 들어, SW6+/SW6-)은 일부 실시예들에서 생략될 수 있다; 다른 실시예들에서, 이들 스테이지들 사이의 연결은 완전히 생략되고, 따라서 TIA(220)의 중간 스테이지들은 TIA(260)의 중간 스테이지들에 선택적으로 커플링되지 않을 것이다. 다른 예로서, PGA(230)의 입력들을 PGA(270)의 입력들에 선택적으로 커플링시키는 스위칭 디바이스들(예를 들어, SW8+/SW8-)은 일부 실시예들에서 제공될 필요가 없거나, 또는 TIA(220)의 피드백 네트워크를 TIA(260)의 피드백 네트워크에 커플링시키는 스위칭 디바이스들은 일부 실시예들에서 제공될 필요가 없다. 이에 따라, BBF(200)에서 설명되는 임의의 하나 이상의 스위칭 디바이스들이 특정 실시예들에서 생략될 수 있어서, 이들이 실시하는 구성들이 모든 실시예들에서 이용가능할 필요는 없다. 스위칭 디바이스들의 이러한 생략은, 제1 BBF(210)로부터 제2 BBF(250)의 개별 액티브/패시브 컴포넌트의 영구적인 커플링 또는 영구적인 디커플링에 의해 야기될 수 있다.
[0092] 도 3a는, 본 개시내용의 다른 양상에 따른, ZIF(zero-intermediate frequency) 수신 모드에서의 예시적인 수신 채널(CHN 1) 및 단일 극 기저대역 필터의 스펙트럼(음영 영역) 및 주파수 응답(H(f))(파선)의 그래프를 예시한다. ZIF 수신 모드에서, LO의 주파수는 CHN 1과 같은 관심 채널의 캐리어의 주파수와 실질적으로 동일하다. 이에 따라, 연관된 믹서가 관심 채널(CHN 1)을 LO와 믹싱할 때, 믹싱 동작의 결과적인 더 낮은 주파수 컴포넌트는, CHN 1을 표현하는 음영 영역에 의해 예시된 바와 같이, 제로 헤르츠(0 Hz) 또는 DC 주위에 센터링된다. 필터 주파수 응답(H(f))의 통과대역은 극들(fp) 사이의 실질적으로 평탄한 구역일 수 있고, 필터 주파수 응답(H(f))의 롤-오프들은 각각 극들(fp) 아래 및 위의 경사진 부분들일 수 있다.
[0093] 수신 CHN 1과 연관된 송신 채널은, 안테나-대-안테나 커플링 또는 송신기-대-수신기 커플링을 통해 수신 CHN 1 내로 누설될 수 있는 송신 신호를 포함할 수 있고, 그리고 수신 CHN 1에 대한 재머 신호로서 처리될 수 있다. 예시된 바와 같이, CHN 1 송신(Tx) 재머는 특정 주파수 오프셋만큼 CHN 1의 스펙트럼으로부터 분리된다. 상위 주파수 컴포넌트들 및 다른 원치않는 신호들, 이를테면 CHN 1 Tx 재머를 제거하기 위해 CHN 1을 필터링하도록 구성된 BBF(baseband filter)는, 단일 극(fp) 주파수 응답(H(f))(CHN 1의 스펙트럼 주위에 점선으로 표현됨)으로서 구성될 수 있는데, 이는, CHN 1 Tx 재머의 주파수에서의 그의 저지대역 거부는, 재머가 CHN 1의 SNR에 크게 영향을 미치지 않도록 그의 전력 레벨을 감소시키기에 충분할 수 있기 때문이다.
[0094] 도 3b는, 본 개시내용의 다른 양상에 따른, OZIF(offset zero-intermediate frequency) 수신 모드에서의 다른 예시적인 수신 채널 및 단일 극 기저대역 필터의 스펙트럼(음영 영역들) 및 주파수 응답(H(f))(파선)의 그래프를 예시한다. OZIF 수신 모드에서, 2개의 채널들(예를 들어, CHN 1-2)은 동일한 믹서들 및 기저대역 필터들에 의해 다운 컨버팅되고 필터링된다. 2개의 채널들이 동일한 하드웨어에 의해 프로세싱되기 때문에, 수신 채널들의 OZIF 모드는 상당한 IC 면적 및 전력을 절약한다. OZIF 모드에서, LO의 주파수는 제1 채널(CHN 1) 및 제2 채널(CHN 2)의 스펙트럼 사이(예를 들어, 그 중간)에 설정된다. 이에 따라, 연관된 믹서가 LO와 관심 채널들을 믹싱할 때, 믹싱 동작의 결과적인 더 낮은 주파수 컴포넌트들은, CHN 1 및 CHN 2를 표현하는 음영 영역들에 의해 예시된 바와 같이, 약 0 Hz 또는 DC에 주위에 센터링된다.
[0095] 수신 CHN 1과 연관된 송신 채널은, 수신 CHN 1에 대해 재머 신호로서 처리되는 신호를 생성한다. 예시된 바와 같이, CHN 1 송신(Tx) 재머는 특정 주파수 오프셋만큼 CHN 1의 스펙트럼으로부터 분리된다. 상위 주파수 컴포넌트들 및 다른 원치않는 신호들, 이를테면, CHN 1 Tx 재머를 제거하기 위해 CHN 1을 필터링하기 위한 단일 극으로서 이전에 구성된 BBF(baseband filter)는, 이제 CHN 2도 또한 필터링하여 CHN 2의 주파수 대역으로부터 이러한 원치않는 신호들을 제거해야 한다. CHN 1 Tx 재머는 주파수가 CHN 2의 주파수 대역에 가까울 수 있으며, 주파수 응답(H(f))를 갖는 단일 극(fp) BBF는 ZIF 모드에서 CHN 1 Tx 재머를 거부하기에는 충분할 수 있고 CHN 2에 대한 재머를 거부하기에는 충분하지 않을 수 있다는 것이 주목된다.
[0096] 도 3c는, 본 개시내용의 다른 양상에 따른, OZIF(offset zero-intermediate frequency) 수신 모드에서의 다른 예시적인 수신 채널 및 복합 극(fp) 기저대역 필터의 스펙트럼(음영 영역들) 및 주파수 응답(H(f))(파선)의 그래프를 예시한다. 이 도면에 예시된 바와 같이, CHN 1 Tx 재머가 채널 2의 SNR을 저하시키는 것을 거부하기 위한 해결책은 더 높은 극 필터를 사용하는 것일 수 있다. 더 높은 극 필터는, 단일 극 필터보다, 극 주파수들(fp) 너머에서 더 가파른 롤-오프들을 가질 수 있다. 이는 도 3b에 예시되며, 여기서 단일 극 필터 주파수 응답(H(f))은, 네거티브-주파수 측에, 예를 들어, CHN 1 Tx 재머의 세기를 절반만큼 감소시키는 롤-오프를 갖는 반면; 도 3c에 예시된 바와 같이, 복합 극 필터 주파수 응답(H(f))은, 네거티브-주파수 측에서, CHN 1 Tx 재머의 세기를 절반 이상 상당히 많이 감소시키는 롤-오프를 갖는다.
[0097] 하나의 접근법은 2개의 극들을 포함하는 바이쿼드 필터(biquad filter)를 사용하는 것이다. 그러나, 바이쿼드 필터를 사용하는 데에는 단점들이 있다. 이 필터는 통상적으로, 필수적인 저지대역 거부를 달성하기 위해 2개의 부가적인 연산 증폭기들 및 RC 극들을 요구한다. 이는 구현해야 할 IC 풋프린트의 상당한 증가를 산출할 수 있으며, 이는 비용-효과적인 접근법으로 간주되지 않는다. 또한, 각각의 OZIF 수신을 위해 구현된 바이쿼드 필터는, I- 및 Q- 믹서들에 적용되는 LO의 진폭 및 위상의 불일치들뿐만 아니라, 원하는 채널들의 이미지들의 다운 컨버전으로 인한 RSB(residual sideband)를 감소시키기 위해 지루한 보정(tedious calibration)을 요구할 수 있다.
[0098] 도 4a는, 본 개시내용의 다른 양상에 따른 프로그램가능 BBF(baseband filter)(400)의 개략적 다이어그램을 예시한다. 요약하자면, 프로그램가능 BBF(400)는 단일 극 또는 이중 또는 복합 극들을 갖도록 필터를 구성하기 위한 스위칭 디바이스들을 포함한다. 프로그램가능(또는 구성된) BBF(400)가 ZIF 모드에서 신호들을 필터링할 때, 단일 극 구성이 사용될 수 있는데, 이는 단일 극 필터가 필수적인 재머 제거를 제공하기에 충분할 수 있기 때문이다. 프로그램가능 BBF(400)가 OZIF 모드에서 신호들을 필터링할 때, 복합 극 구성이 프로그래밍(또는 구성)될 수 있는데, 이는 복합 극들이 필수적인 재머 거부를 제공하기 위해 필요할 수 있기 때문이다.
[0099] 특히, 프로그램가능 BBF(400)는, 예를 들어, 수신기(100)의 대응하는 믹서로부터 입력 차동 신호(Vi1 +/Vi1 -)를 수신하도록 구성된 차동 입력을 포함한다. BBF(400)는 차동 출력에서 출력 차동 신호(Vo1 +/Vo1 -)를 생성하기 위해 입력 차동 신호(Vi1+/Vi1-)를 필터링하도록 구성된다. 프로그램가능 BBF(400)는 차동 입력의 포지티브 및 네거티브 측들 양단에 커플링된 커패시터(C11)를 포함한다. BBF(400)는 차동 입력의 포지티브 측과 접지 사이에 커플링된 커패시터(C12+), 및 차동 입력의 네거티브 측과 접지 사이에 커플링된 다른 커패시터(C12-)를 더 포함한다. 부가적으로, 프로그램가능 BBF(400)는 차동 입력의 포지티브 측과 제1 스테이지 증폭기(420)(이는 TIA(transimpedance amplifier)로서 구성될 수 있음)의 포지티브 입력 사이에 커플링된 제1 저항기 뱅크(412+)를 포함한다. 부가적으로, 프로그램가능 BBF(400)는 차동 입력의 네거티브 측과 TIA(420)의 네거티브 입력 사이에 커플링된 제2 저항기 뱅크(412-)를 포함한다.
[0100] 프로그램가능 BBF(400)는 TIA(420)의 네거티브 출력과 포지티브 입력 사이에서 (가변일 수 있는) 저항기(R13+)와 병렬로 커플링된 (가변적일 수 있는) 커패시터(C13+)를 포함하는 제1 RC 피드백 네트워크를 포함한다. 유사하게, BBF(400)는 TIA(420)의 포지티브 출력과 네거티브 입력 사이에서 (가변적일 수 있는) 저항기(R13-)와 병렬로 커플링된 (가변적일 수 있는) 커패시터(C13-)를 포함하는 제2 RC 피드백 네트워크를 더 포함한다. RC 피드백 네트워크들(C13+/R13+ 및 C13-/R13-), 제1 및 제2 저항기 뱅크들(412+ 및 412-), 및 커패시터들(C11, C12+ 및 C12-)을 포함하는 TIA(420)이 프로그램가능 BBF(400)의 제1 필터 스테이지를 형성한다. 저항기 뱅크들(412+ 및 412-)의 저항, 피드백 커패시터들(C13+/C13-)의 커패시턴스 및 피드백 저항기들(R13+/R13-)의 저항은 제1 필터 스테이지의 극을 설정하기 위해 가변적으로 만들어질 수 있다.
[0101] 프로그램가능 BBF(400)는 TIA(420)의 네거티브 출력과 제2 증폭 스테이지(430)(이는 PGA(programmable gain amplifier)로서 구성될 수 있음)의 포지티브 입력 사이에 직렬로 커플링된 가변 저항기들(R14+ 및 R15+)을 더 포함한다. 프로그램가능 BBF(400)는 TIA(420)의 포지티브 출력과 PGA(430)의 네거티브 입력 사이에 직렬로 커플링된 가변 저항기들(R14- 및 R15)을 더 포함한다. 프로그램가능 BBF(400)는 또한, 커패시터(C14)를 포함하고, 이 커패시터(C14)는, 본원에서 추가로 설명되는 바와 같이, 복합 극들로 BBF(400)를 구성하기 위해, 저항기들(R14+ 및 R15+) 사이의 제1 노드에 커플링된 제1 단자 및 저항기들(R14- 및 R15-) 사이의 제2 노드에 커플링된 제2 단자를 포함한다. 단일 종단 필터(single-ended filter)의 경우, 커패시터(C14)의 제2 단자는 접지에 커플링될 수 있다.
[0102] 프로그램가능 BBF(400)는 PGA(430)의 네거티브 출력에 (가변일 수 있는) 저항기(R16+)와 병렬로 커플링된 (가변적일 수 있는) 커패시터(C16+)를 포함하는 제3 RC 피드백 네트워크를 더 포함한다. 유사하게, 프로그램가능 BBF(400)는 PGA(430)의 포지티브 출력에 (가변적일 수 있는) 저항기(R16-)와 병렬로 커플링된 (가변적일 수 있는) 커패시터(C16-)를 포함하는 제4 RC 피드백 네트워크를 더 포함한다. 캐패시터들(C16+ 및 C16-)은 추가로, 각각 PGA(430)의 포지티브 입력 및 네거티브 입력에 연결된다.
[0103] PGA(430)는 수신기(100)의 I-BBF(160-1I) 또는 Q-BBF(160-1Q)의 출력 차동 신호(VoI1 +/VoI1 - 또는 VoQ1 +/VoQ1 -)와 같은 필터링된 차동 출력 신호(Vo1 +/Vo1 -)를 각각 생성하기 위한 차동 출력을 포함한다. RC 피드백 네트워크들(C16+/R16+ 및 C16-/R16-), 저항기들(R14+/R15+ 및 R14-/R15-) 및 커패시터(C14)를 포함하는 PGA(430)는 BBF(400)의 제2 필터 스테이지를 형성한다. 제2 필터 스테이지의 극(들)을 설정하기 위해, 저항기들(R14+/R15+ 및 R14-/R15-)의 저항, 피드백 커패시터들(C16+/C16-)의 커패시턴스 및 피드백 저항기들(R16+/R16-)의 저항은 가변적으로 만들어질 수 있다.
[0104] 단일 극 또는 복합 극들 사이에서 프로그램가능 BBF(400)를 프로그래밍하기 위해, BBF(400)는 스위칭 디바이스들(SW14+/SW14-, SW15+/SW15- 및 선택적으로, SW16+/SW16-)을 포함한다. 스위칭 디바이스(SW14+)는 저항기(R16+)와 PGA(430)의 포지티브 입력 사이에 연결된다. 스위칭 디바이스(SW15+)는 가변 저항기들(R14+ 및 R15+) 사이의 제1 노드와 저항기(R16+) 사이에 연결된다. 유사하게, 스위칭 디바이스(SW14-)는 저항기(R16-)와 PGA(430)의 네거티브 입력 사이에 연결된다. 스위칭 디바이스(SW15-)는 가변 저항기들(R14- 및 R15-) 사이의 제2 노드와 저항기(R16-) 사이에 연결된다. 스위칭 디바이스들(SW14+, SW14-, SW15+ 및 SW15-)은 도 4a-도 4g에서 별개의 디바이스들로서 예시되지만, 스위칭 디바이스들(SW14+ 및 SW15+)은, 다수의 스로우(throw)들을 갖는 스위치로서 구성될 수 있고, 그리고/또는 스위칭 디바이스들(SW14- 및 SW15-)은 다수의 스로우들을 갖는 스위치로서 구성될 수 있다.
[0105] 도 4a에 도시된 바와 같은 프로그램가능 BBF(400)는, 예를 들어, ZIF 수신 동작 모드에 따라 신호들을 프로세싱하기 위한 단일 극 구성에 있다. 단일 극 구성에서, 스위칭 디바이스들(SW14+/SW14-)은 폐쇄 상태들로 구성되고, 스위칭 디바이스들(SW15+/SW15-)은 개방 상태들에 있으며, 스위칭 디바이스들(SW16+/SW16-)은, 존재한다면, 개방 상태들로 구성될 수 있다. 이에 따라, 이 구성에서, PGA(430)는 PGA(430)의 네거티브 출력과 포지티브 입력 사이에 연결된 RC 피드백 네트워크(R16+/C16+), 및 PGA(430)의 포지티브 출력과 네거티브 입력 사이에 연결된 RC 피드백 네트워크(R16+/C16-)를 포함한다. 이는, RC 피드백 네트워크들이 단일 극을 제공하기 때문에 단일 극 구성이다.
[0106] 스위칭 디바이스들(SW16+/SW16-)이 존재하지 않는 경우, 커패시터(C14)는, 그가 저항기들(R14+ 및 R15+) 사이의 제1 노드와, R14- 및 R15- 사이의 제2 노드 양단에 커플링된 것처럼 작동한다. 그러나, 이 구성에서 커패시터(C14)에 의해 형성된 극은, BBF(400)의 주파수 응답 및 롤-오프에 큰 영향을 미치지 않도록, RC 피드백 네트워크들에 의해 형성된 우세한 극(dominant pole)으로부터 멀리 떨어진 주파수에 있을 수 있다.
[0107] 도 4b는, 본 개시내용의 다른 양상에 따른, 복합 극 구성의 프로그램가능 BBF(400)의 개략도를 예시한다. 복합 극들(복수의 극들) 구성에서, 스위칭 디바이스들(SW14+/SW14-)은 개방 상태들로 구성되고, 스위칭 디바이스들(SW15+/SW15-)은 폐쇄 상태들로 구성되고, 그리고 스위칭 디바이스들(SW16+/SW16-)은, 존재한다면, 폐쇄 상태들로 구성된다. 이에 따라, 이 구성에서, PGA(430)는 PGA(430)의 네거티브 출력과 포지티브 입력 사이에 연결된 RC 피드백 네트워크의 커패시터(C16+) 및 저항기들(R14+ 및 R15+) 사이의 제1 노드와 네거티브 출력 사이에 연결된 RC 피드백 네트워크의 저항기(R16+)를 포함한다. 유사하게, 이 구성에서, PGA(430)는 PGA(430)의 포지티브 출력과 네거티브 입력 사이에 연결된 RC 피드백 네트워크의 커패시터(C16-), 및 저항기들(R14- 및 R15-) 사이의 제2 노드와 포지티브 출력 사이에 연결된 RC 피드백 네트워크의 저항기(R16-)를 포함한다.
[0108] 이 구성에서, 스위칭 디바이스들(SW16+/SW16-)이 존재하든 또는 존재하지 않든, 커패시터(C14)는 제1 노드(저항기들(R14+ 및 R15+) 사이)와 제2 노드(R14- 및 R15- 사이) 사이에 연결된다. 이 구성에서, 프로그램가능 BBF(400)의 제2 필터 스테이지는, 예를 들어, OZIF 수신 동작 모드에서 제2 채널에 근접한 제1 채널과 연관된 송신(Tx) 재머를 거부하기 위해, 개선된 저지대역 거부를 제공하는 복합 극들을 포함하는 라우치 필터(Rauch filter)로서 구성된다. 부가적인 스위칭 디바이스들은, 구현을 위해 상당한 IC 풋프린트를 부가하지 않으며; 이로써 현저한 비용 증가 없이 단일 또는 복합 극 필터링을 제공한다.
[0109] 이전의 예들에서는 필터들이 차동 필터들인 것으로 설명되었지만, 필터를 선택적으로 함께 커플링시키거나 또는 단일 극 구성과 다중 극 구성 사이에서 필터들을 선택적으로 재구성하는 기법들은 단일 종단 필터들에 적용가능할 수 있다는 것이 이해될 것이다. 부가적으로, 이전의 예들에서는 필터들이 2개의 스테이지들을 갖는 것으로 설명되었지만, 필터들을 선택적으로 함께 커플링시키거나 또는 단일 극 구성과 다중 극 구성 사이에서 필터들을 선택적으로 재구성하는 기법들은 단일 스테이지 또는 2개 초과 스테이지 필터들에 적용가능가능할 수 있다는 것이 이해될 것이다. 추가로, 명시적으로 도시되지는 않았지만, 이전에 설명된 구성들 중 임의의 구성으로 필터(들)를 설정하기 위해, 스위칭 디바이스들의 상태들뿐만 아니라 가변 저항기들 및 커패시터들의 저항 및 커패시턴스를 구성하기 위해 제어기가 제공될 수 있다.
[0110] 도 5는, 본 개시내용의 다른 양상에 따른, 신호들을 필터링하는 예시적인 방법(500)의 흐름도를 예시한다. 방법(500)은 제1 출력 신호를 생성하기 위해 제1 입력 신호를 필터링하도록 제1 필터를 동작시키는 단계(블록(510))를 포함한다. 제1 출력 신호를 생성하기 위해 제1 입력 신호를 필터링하도록 제1 필터를 동작시키는 예시적인 수단은 제1 BBF(210)의 스위칭 디바이스들, 저항기들/커패시터들 및/또는 증폭기들을 포함한다.
[0111] 방법(500)은 제2 출력 신호를 생성하기 위해 제2 입력 신호를 필터링하도록 제2 필터를 동작시키는 단계(블록(520))를 더 포함한다. 제2 출력 신호를 생성하기 위해 제2 입력 신호를 필터링하도록 제2 필터를 동작시키기 위한 예시적인 수단은 제2 BBF(250)의 스위칭 디바이스들, 저항기들/커패시터들 및/또는 증폭기들을 포함한다. 이는, 제1 BBF(210) 및 제2 BBF(250)가 별개의 신호들, 이를테면 별개의 채널들 또는 주 및 MIMO 채널들을 독립적으로 필터링하는 경우일 수 있다.
[0112] 방법(500)은 부가적으로, 제3 출력 신호를 생성하기 위해 제3 입력 신호를 필터링하도록 제2 필터의 적어도 일부를 제1 필터와 선택적으로 커플링(예를 들어, 병합)시키는 단계(블록(530))를 포함한다. 제3 출력 신호를 생성하기 위해 제3 입력 신호를 필터링하도록 제2 필터의 적어도 일부를 제1 필터와 선택적으로 커플링시키기 위한 예시적 수단은, 제1 BBF(210) 및 제2 BBF(250)를 선택적으로 함께 커플링시키는 스위칭 디바이스들 중 임의의 것을 포함하고, 여기서 결과적으로 선택적으로 커플링된 필터는 제3 출력 신호를 생성하기 위해 제3 입력 신호를 필터링한다.
[0113] 도 6은, 본 개시내용의 다른 양상에 따른, 신호들을 필터링하는 다른 예시적인 방법(600)의 흐름도를 예시한다. 방법(600)은 제1 세트의 하나 이상의 극들을 갖는 필터를 구성하기 위해 한 세트의 하나 이상의 스위칭 디바이스들을 동작시키는 단계(블록(610))를 포함한다. 제1 세트의 하나 이상의 극들을 갖는 필터를 구성하기 위해 한 세트의 하나 이상의 스위칭 디바이스들을 동작시키기 위한 예시적 수단은, BBF(400)의 스위칭 디바이스들(SW14+/SW14- 및 SW15+/SW15-)의 상태들을 구성하는 제어기를 포함한다.
[0114] 방법(600)은 제1 세트의 하나 이상의 극들로 구성된 필터를 이용하여, 제1 출력 신호를 생성하기 위해 제1 입력 신호를 필터링하는 단계(블록(620))를 더 포함한다. 제1 세트의 하나 이상의 극들로 구성된 필터를 이용하여, 제1 출력 신호를 생성하기 위해 제1 입력 신호를 필터링하기 위한 예시적 수단은, 각각 폐쇄 상태 및 개방 상태로 구성되는 BBF(400)의 스위칭 디바이스들(SW14+/SW14- 및 SW15+/SW15-)를 갖는 BBF(400)(또는 이의 일부)를 포함한다.
[0115] 방법(600)은 또한, 제2 세트의 하나 이상의 극들을 갖는 필터를 구성하기 위해 한 세트의 하나 이상의 스위칭 디바이스들을 동작시키는 단계(블록(630))를 포함한다. 제2 세트의 하나 이상의 극들을 갖는 필터를 구성하기 위해 한 세트의 하나 이상의 스위칭 디바이스들을 동작시키기 위한 예시적 수단은, BBF(400)의 스위칭 디바이스들(SW14+/SW14- 및 SW15+/SW15-)의 상태들을 구성하는 제어기를 포함한다.
[0116] 부가적으로, 방법(600)은 제2 세트의 하나 이상의 극들로 구성된 필터를 이용하여, 제2 출력 신호를 생성하기 위해 제2 입력 신호를 필터링하는 단계(블록(640))를 포함한다. 제2 세트의 하나 이상의 극들로 구성된 필터를 이용하여, 제2 출력 신호를 생성하기 위해 제2 입력 신호를 필터링하기 위한 예시적 수단은, 각각 개방 상태 및 폐쇄 상태로 구성되는 BBF(400)의 스위칭 디바이스들(SW14+/SW14- 및 SW15+/SW15-)를 갖는 BBF(400)(또는 이의 일부)를 포함한다.
[0117] 도 7은, 본 개시내용의 다른 양상에 따른, 예시적인 무선 통신 디바이스(700)의 블록 다이어그램을 예시한다. 무선 통신 디바이스(700)는 하나 이상의 안테나들(710) 및 수신기(또는 트랜시버)(720)를 포함하고, 이 무선 통신 디바이스(700)의 적어도 일부는 본원에서 설명된 BBF들 중 임의의 BBF를 갖는 수신기(100)에 따라 구성된다. 무선 통신 디바이스(700)는 수신기(720)로부터의 신호들을 프로세싱하도록 구성된 기저대역 프로세싱 회로(730)를 더 포함한다.
[0118] 도 8은, 본 개시내용의 다른 양상에 따른, 다른 예시적인 수신기(800)의 개략적/블록 다이어그램을 예시한다. 수신기(800)는, 이전에 논의된 프로그램가능 필터(200)와 같은 제1 프로그램가능 기저대역 필터 및 이전에 논의된 프로그램가능 필터(400)와 같은 제2 프로그램가능 기저대역 필터를 포함하는 수신기의 예이다. 통과대역 리플(ripple) 및 저지대역 거부 요건들에 대한 기저대역 필터의 요건들에 의존하여, 제1 프로그램가능 필터 또는 제2 프로그램가능 필터가 선택될 수 있고, 선택된 필터는 통과대역 리플 및 저지대역 거부 요건들에 따라 프로그램될 수 있다.
[0119] 더 구체적으로, 수신기(800)는, 적어도 하나의 안테나(805), LNA(low noise amplifier)(810), 믹서(815), LO(local oscillator)(820), 및 이전에 상세히 논의된 프로그램가능 필터(200)와 동일하거나 유사한 프로그램가능 필터(830)를 포함하는 기저대역 필터, 및 이전에 상세히 논의된 프로그램가능 기저대역 필터(400)와 유사한 프로그램가능 단일 극/복합 극 필터(840)를 포함한다. 수신기(800)는, 본원에서 추가로 논의되는 바와 같이, 믹서(815)에 의해 출력되는 신호를 어느 필터(830 또는 840)가 필터링할지의 선택을 위한 그리고 선택된 필터를 프로그래밍하기 위한 제어기(850)를 더 포함한다.
[0120] 적어도 하나의 안테나(805)는 LNA(810)의 입력에 커플링된다. LNA(810)는 믹서(815)의 제1 입력에 커플링된 출력을 포함한다. LO(820)는 믹서(815)의 제2 입력에 커플링된 출력을 포함한다. 믹서(815)는, 스위칭 디바이스(SW1)를 통해 프로그램가능 필터(830)의 제1 입력에 그리고 다른 스위칭 디바이스(SWM)를 통해 프로그램가능 단일 극/복합 극 필터(840)의 입력에 커플링되는 출력을 포함한다.
[0121] 프로그램가능 필터(830)는, 다른 수신기(Rx) 체인, 이를테면 다른 쿼드러처(I- 또는 Q) 수신기 체인, 공간 수신기 체인 또는 다른 채널 수신기 체인에 커플링될 수 있는 제2 입력을 포함한다. 프로그램가능 필터(830)는, 이전에 논의된 BBF(210)와 유사하게 구성될 수 있는 제1 단일 극 기저대역 필터(832), 및 이전에 논의된 BBF(250)와 동일하거나 유사하게 구성될 수 있는 제2 단일 극 필터(834)를 포함한다. 제1 단일 극 필터(832)는 스위칭 디바이스(SW2)를 통해 다른 수신기(Rx) 체인에 커플링된 입력을 포함한다. 제2 단일 극 필터(834)는 프로그램가능 필터(830)의 제1 입력으로서 기능하는 입력을 포함한다.
[0122] 필터 커플링 목적들을 위해, 프로그램가능 필터(830)는 한 세트의 스위칭 디바이스들(SW3 내지 SWK)을 포함한다. 예를 들어, 스위칭 디바이스(SW3)는 단일 극 필터들(832, 834)의 입력들을 선택적으로 함께 커플링시키고, 스위칭 디바이스(SWK)는 단일 극 필터들(832 및 834)의 출력들을 선택적으로 함께 커플링시키고, 그리고 스위칭 디바이스들(SW4 내지 SWK-1)(명시적으로 참조되지 않음)은 단일 극 필터들(832 및 834)의 내부 노드들을 선택적으로 함께 커플링시킨다. 단일 극 필터들(832 및 834)의 출력들은 각각 스위칭 디바이스들(SWK+1 및 SWK+2)을 통해 다운스트림 프로세싱에 커플링된다. 이전에 논의된 바와 같이, 다운스트림 프로세싱은 ADC(analog-to-digital conversion), 복조, 에러 정정 디코딩 등을 포함할 수 있다.
[0123] 기저대역 필터(200)에 대해 상세히 논의된 바와 같이, 단일 극 필터들(832 및 834)은, 단일 극 필터(832)가 다른 수신기(Rx) 체인에 의해 출력되는 신호를 필터링하고 그리고 단일 극 필터(834)가 믹서(815)에 의해 출력되는 신호를 필터링하는 경우에서와 같이, 서로 독립적으로 동작할 수 있다. 이러한 경우, 한 세트의 스위칭 디바이스들(SW3 내지 SWK)은 개방 상태들에 있다. 또한, 독립적으로, 단일 극 필터들(832 및 834) 중 하나 이상은 동작불가능하게 또는 디스에이블링되게 만들어질 수 있다. 예를 들어, 단일 극 필터(832)는 개방 상태들에서 스위칭 디바이스들(SW2 내지 SWK+1)을 구성함으로써 동작불가능하게 또는 디스에이블링되게 만들어질 수 있고, 단일 극 필터(834)는 개방 상태들에서 스위칭 디바이스들(SW1, SW3 내지 SWK 및 SWK+2)을 구성함으로써 동작불가능하게 또는 디스에이블링되게 만들어 질 수 있다.
[0124] 또한, 기저대역 필터(200)에 대해 상세히 논의된 바와 같이, 단일 극 필터들(832 및 834)은 선택적으로 커플링될 수 있다. 논의된 바와 같이, 하나의 필터(832 또는 834)는 다른 필터(834 또는 832)의 액티브, 패시브, 또는 액티브와 패시브 둘 다의 컴포넌트들을 차용하기 위해 다른 필터(834 또는 832)에 선택적으로 커플링될 수 있다.
[0125] 예를 들어, 다른 수신기(Rx) 체인에 의해 출력되는 신호가 단일 극 필터들(832 및 834)을 선택적으로 커플링시킴으로써 필터링될 경우, 스위칭 디바이스(SW2), 스위칭 디바이스들(SW3 내지 SWK) 중 하나 이상, 및 스위칭 디바이스(SWK+1)는 폐쇄 상태들로 구성되고, 스위칭 디바이스들(SW1 및 SWK+2)은 개방 상태들로 구성된다. 이 예에서, 스위칭 디바이스들(SW2 및 SWK+1)의 신호 업스트림 및 다운스트림 측들은 각각 프로그램가능 필터(830)의 입력 및 출력으로서 기능한다.
[0126] 유사하게, 믹서(815)에 의해 출력되는 신호가 선택적으로 커플링된 단일 극 필터들(832, 834)에 의해 필터링될 경우, 스위칭 디바이스들(SW1), 스위칭 디바이스들(SW3 내지 SWK) 중 하나 이상, 및 스위칭 디바이스(SWK+2)는 폐쇄 상태들로 구성되고, 스위칭 디바이스들(SW2 및 SWK+1)은 개방 상태들로 구성된다. 이 예에서, 스위칭 디바이스들(SW2 및 SWK+2)의 신호 업스트림 및 다운스트림 측들은 각각 프로그램가능 필터(830)의 입력 및 출력으로서 기능한다.
[0127] 논의된 바와 같이, 프로그램가능 단일 극/복합 극 필터(840)는 BBF(400)와 동일하거나 유사하게 구성될 수 있다. 이에 따라, 프로그램가능 단일 극/복합 극 필터(840)는 단일 극 또는 복합 극들로서 필터를 구성하기 위해 한 세트의 내부 스위칭 디바이스들(SWM+1 내지 SWN-1)(명시적으로 도시되지 않음)을 포함한다. 프로그램가능 단일 극/복합 극 필터(840)는 스위칭 디바이스(SWN)를 통해 다운스트림 프로세싱에 커플링된 출력을 포함한다.
[0128] 제어기(850)는, 통과대역 리플 및 저지대역 거부 요건들에 기반하여, 믹서(814)의 출력 및/또는 다른 수신기(Rx) 체인의 출력에 원하는 필터 응답을 제공하기 위해 한 세트의 스위칭 디바이스들(SW1 내지 SWN)에 대한 제어 신호를 생성한다. 예를 들어, 믹서(815)에서 출력되는 신호를 필터링하기 위해 프로그램가능 필터(830)가 선택되는 경우, 제어기(850)는 스위칭 디바이스(SW1)를 폐쇄 상태로 그리고 적어도 스위칭 디바이스(SWM)를 개방 상태로 구성한다. 추가로, 제어기(850)는 이전에 논의된 바와 같이 (예를 들어, 단일 극 필터(832 및 834)를 독립적으로 또는 선택적으로 커플링된 구성으로 동작시키기 위해) 필터(830)를 프로그래밍하도록 한 세트의 스위칭 디바이스들(SW2 내지 SWK+2)을 구성한다.
[0129] 프로그램가능 단일 극/복합 극 필터(840)가 믹서(815)에서 출력되는 신호를 필터링하기 위해 선택되는 경우, 제어기(850)는 적어도 스위칭 디바이스(SW1)를 개방 상태로, 그리고 스위칭 디바이스들(SWM 및 SWN)을 폐쇄 상태로 구성한다. 추가로, 제어기(850)는 이전에 논의된 바와 같이 필터(840)를 프로그래밍(또는 구성)하도록 (예를 들어, 필터를 단일 극 필터로서 또는 복합 극 필터로서 동작시키기 위해) 한 세트의 스위칭 디바이스들(SWM+1 내지 SWN-1)을 구성한다.
[0130] 도 9는, 본 개시내용의 다른 양상에 따른, 다른 예시적인 프로그램가능 BBF(baseband) 필터(900)의 개략적 다이어그램을 예시한다. 프로그램가능 BBF(900)는 제1 BBF(910) 및 제2 BBF(950)를 포함한다. BBF들(910 및 950) 각각은 BBF(400)와 동일하게 또는 유사하게 구성될 수 있다. 즉, BBF들(910 및 950) 각각은 BBF(400)와 관련하여 상세히 논의되는 바와 같이 단일 극 필터 또는 복합 극 필터로서 구성될 수 있다. 추가로, 프로그램가능 BBF(200)의 필터 컴포넌트 차용 또는 필터 커플링 방식과 유사하게, 프로그램가능 BBF(900)는, BBF들 중 하나(910 또는 950)가 다른 BBF(950 또는 910)로부터 하나 이상의 액티브 및/또는 패시브 컴포넌트들을 차용할 수 있도록 한 세트의 스위칭 디바이스들을 포함한다.
[0131] 따라서, BBF(910)는 필터링된 출력(Vo1 +/Vo1 -)을 생성하기 위해 입력 신호(Vi1 +/Vi1 -)의 단일 극 또는 복합 극 필터링을 수행하도록 BBF(950)와 독립적으로 동작될 수 있다. 이러한 구성에서, BBF(910)를 BBF(950)에 선택적으로 커플링시키기 위한 스위칭 디바이스들은 개방으로 구성될 수 있다. 유사하게, BBF(950)는 필터링된 출력(Vo2 +/Vo2 -)을 생성하기 위해 입력 신호(Vi2 +/Vi2 -)의 단일 극 또는 복합 극 필터링을 수행하도록 BBF(910)와 독립적으로 동작될 수 있다. 이러한 구성에서, BBF(950)를 BBF(910)에 선택적으로 커플링시키기 위한 스위칭 디바이스들이 개방될 수 있다. 일부 구성들에서, 다른 BBF의 동작 또는 컴포넌트들과 별개인 신호를 필터링하기 위한 BBF들(910 및 950) 중 하나 또는 이 둘 다의 동작은 제1 동작 모드로서 설명된다.
[0132] BBF(200)에 대해 상세히 논의된 바와 같이, BBF 중 하나(910 또는 950)는 다른 BBF(950 또는 910)의 하나 이상의 액티브 및/또는 패시브 컴포넌트들을 차용하기 위해 다른 BBF(950 또는 910)에 선택적으로 커플링될 수 있다. 예를 들어, BBF(910)는, BBF(910)를 BBF(950)의 하나 이상의 액티브 및/또는 패시브 컴포넌트들에 선택적으로 커플링시킴으로써, 필터링된 출력(Vo1 +/Vo1 -)을 생성하기 위해 입력 신호(Vi1 +/Vi1 -)를 필터링하도록 동작될 수 있다. 이 구성에서, BBF(910)를 BBF(950)에 선택적으로 커플링시키기 위한 스위칭 디바이스들 중 하나 이상은 폐쇄 상태로 구성될 수 있고, 만약 있다면, 나머지는 개방 상태로 구성될 수 있다. 일부 구성들에서, 이러한 동작은 제2 동작 모드로서 설명될 수 있다.
[0133] 유사하게, BBF(950)는, BBF(950)를 BBF(910)의 하나 이상의 액티브 및/또는 패시브 컴포넌트들에 선택적으로 커플링시킴으로써, 필터링된 출력(Vo2+/Vo2-)을 생성하기 위해 입력 신호(Vi2 +/Vi2 -)를 필터링하도록 동작될 수 있다. 이 구성에서, BBF(950)를 BBF(910)에 선택적으로 커플링시키기 위한 스위칭 디바이스들 중 하나 이상은 폐쇄 상태로 구성될 수 있고, 만약 있다면, 나머지는 개방 상태로 구성될 수 있다. 일부 구성들에서, 이러한 동작은 제3 동작 모드로서 설명될 수 있다. 일부 실시예들에서, 필터(900)가 제2 모드 또는 제3 모드에서 동작하고 있는 경우, BBF(910) 또는 BBF(950) 중 어느 것도 복합 극 필터링을 수행하도록 제어되지 않는다(예를 들어, 스위칭 디바이스들(SW14+/SW14-)은 폐쇄 상태로 구성되고, 스위칭 디바이스들(SW15+/SW15-)은 개방 상태로 구성됨).
[0134] 다음은 본 개시내용의 양상들의 개요를 제공한다.
[0135] 양상 1: 장치는, 제1 필터; 제2 필터; 및 제1 필터를 제2 필터에 선택적으로 커플링시키도록 구성된 제1 세트의 하나 이상의 스위칭 디바이스들을 포함한다.
[0136] 양상 2: 양상 1의 장치에 있어서, 제1 필터는 제1 증폭기를 포함하고; 제2 필터는 제2 증폭기를 포함하고; 그리고 제1 세트의 하나 이상의 스위칭 디바이스들은 제1 증폭기 및 제2 증폭기의 입력들 및 출력들을 선택적으로 함께 커플링시키도록 구성된다.
[0137] 양상 3: 양상 2의 장치에 있어서, 제1 증폭기는 제1 증폭기의 입력과 출력 사이에 커플링된 제1 RC(resistor-capacitor) 피드백 네트워크를 포함하고; 그리고 제2 증폭기는 제2 증폭기의 입력과 출력 사이에 선택적으로 커플링된 제2 RC 피드백 네트워크를 포함한다.
[0138] 양상 4: 양상 2 또는 양상 3의 장치에 있어서, 제1 증폭기는 제1 내부 증폭 스테이지 및 제2 내부 증폭 스테이지를 포함하고, 제1 내부 증폭 스테이지의 출력들은 제2 내부 증폭 스테이지의 입력들에 커플링되고; 제2 증폭기는 제3 내부 증폭 스테이지 및 제4 내부 증폭 스테이지를 포함하고, 제3 내부 증폭 스테이지의 출력들은 제4 내부 증폭 스테이지의 입력들에 커플링되고; 그리고 장치는 제1 내부 증폭 스테이지 및 제3 내부 증폭 스테이지의 출력들을 선택적으로 함께 커플링시키도록 구성된 제2 세트의 하나 이상의 스위칭 디바이스들을 더 포함한다.
[0139] 양상 5: 양상 2 내지 양상 4 중 어느 한 양상의 장치에 있어서, 제1 필터는 제1 필터의 제1 입력과 제1 증폭기의 입력 사이에 커플링된 제1 저항기를 더 포함하고; 제2 필터는 제2 필터의 제2 입력과 제2 증폭기의 입력 사이에 커플링된 제2 저항기를 더 포함하고; 그리고 장치는 제1 입력 및 제2 입력을 선택적으로 함께 커플링시키도록 구성된 제2 세트의 하나 이상의 스위칭 디바이스들을 더 포함한다.
[0140] 양상 6: 양상 2 내지 양상 5 중 어느 한 양상의 장치에 있어서, 제1 증폭기 및 제2 증폭기는 제1 타입의 증폭기로서 구성되고; 장치는 제1 증폭기와 제1 필터의 출력 사이에 커플링된 제3 증폭기, 및 제2 증폭기와 제2 필터의 출력 사이에 커플링된 제4 증폭기를 더 포함하고, 제3 증폭기 및 제4 증폭기는 제2 타입의 증폭기로서 구성되고; 그리고 장치는 제3 스테이지 증폭기 및 제4 스테이지 증폭기의 입력들 및 출력들을 선택적으로 함께 커플링시키도록 구성된 제2 세트의 하나 이상의 스위칭 디바이스들을 더 포함한다.
[0141] 양상 7: 양상 2 내지 양상 6 중 어느 한 양상의 장치에 있어서, 제1 필터는, 제1 증폭기의 입력과 출력 사이에 선택적으로 또는 영구적으로 커플링된 제1 RC 피드백 네트워크; 제1 증폭기의 출력에 커플링된 제1의 제2 스테이지 증폭기; 및 제1의 제2 스테이지 증폭기의 입력과 출력 사이에 선택적으로 또는 영구적으로 커플링된 제2 RC 피드백 네트워크를 포함하고; 그리고 제2 필터는, 제2 스테이지 증폭기의 입력과 출력 사이에 선택적으로 커플링된 제3 RC 피드백 네트워크; 제2 증폭기의 출력에 커플링된 제2의 제2 스테이지 증폭기; 및 제2의 제2 스테이지 증폭기의 입력과 출력 사이에 선택적으로 커플링된 제4 RC 피드백 네트워크를 포함한다.
[0142] 양상 8: 양상 3 내지 양상 7 중 어느 한 양상의 장치에 있어서, 장치는, 제1 RC 피드백 네트워크 및 제2 RC 피드백 네트워크를 커패시터 뱅크의 커패시터들에 선택적으로 커플링시키도록 구성된 제2 세트의 하나 이상의 스위칭 디바이스들을 더 포함한다. 일부 실시예들에서, 제1 세트의 하나 이상의 스위칭 디바이스들 중 적어도 하나는 폐쇄 상태로 구성되고, 제2 세트의 하나 이상의 스위칭 디바이스들 중 적어도 하나는 폐쇄 상태로 구성된다.
[0143] 양상 9: 양상 2 내지 양상 8 중 어느 한 양상의 장치에 있어서, 장치는, 제2 증폭기에 DC(direct current) 전력을 선택적으로 커플링시키도록 구성된 제3 세트의 하나 이상의 스위칭 디바이스들을 더 포함한다. 일부 실시예들에서, 제1 세트의 하나 이상의 스위칭 디바이스들 중 적어도 하나는 폐쇄 상태로 구성되고, 제2 세트의 하나 이상의 스위칭 디바이스들 중 적어도 하나는 폐쇄 상태로 구성되고, 그리고 제3 세트의 하나 이상의 스위칭 디바이스들 중 적어도 하나는 폐쇄 상태로 구성된다.
[0144] 양상 10: 양상 6 내지 양상 9 중 어느 한 양상의 장치에 있어서, 장치는, 제4 증폭기에 DC(direct current) 전력을 선택적으로 커플링시키도록 구성된 제3 세트의 하나 이상의 스위칭 디바이스들을 더 포함한다. 일부 실시예들에서, 제1 세트의 하나 이상의 스위칭 디바이스들 중 적어도 하나는 폐쇄 상태로 구성되고, 그리고 제2 세트의 하나 이상의 스위칭 디바이스들 중 적어도 하나는 폐쇄 상태로 구성되고, 그리고 제3 세트의 하나 이상의 스위칭 디바이스들 중 적어도 하나는 폐쇄 상태로 구성된다.
[0145] 양상 11: 양상 6 내지 양상 9 중 어느 한 양상의 장치에 있어서, 제1 필터는 제1 필터의 제1 입력과 제1 증폭기 사이에 커플링된 제1 저항기를 포함하고; 제2 필터는 제2 필터의 제2 입력과 제2 증폭기의 사이에 커플링된 제2 저항기를 포함하고; 그리고 장치는 제1 입력 및 제2 입력을 선택적으로 함께 커플링시키도록 구성된 제3 세트의 하나 이상의 스위칭 디바이스들을 더 포함한다.
[0146] 양상 12: 양상 11의 장치에 있어서, 장치는, 제2 저항기를 제2 증폭기에 선택적으로 커플링시키기 위한 제4 세트의 하나 이상의 스위칭 디바이스들을 더 포함한다.
[0147] 양상 13: 양상 6 내지 양상 12 중 어느 한 양상의 장치에 있어서, 제1 타입의 증폭기는 TIA(transimpedance amplifier)를 포함한다.
[0148] 양상 14: 양상 13의 장치에 있어서, 제2 타입의 증폭기는 PGA(programmable gain amplifier)를 포함한다.
[0149] 양상 15: 양상 6 내지 양상 14 중 어느 한 양상의 장치에 있어서, 장치는, 제3 증폭기의 입력과 제1 증폭기 사이에 직렬로 커플링된 제1 저항기 및 제2 저항기; 제1 저항기와 제2 저항기 사이의 제1 노드에 커플링된 제1 커패시터; 제3 증폭기의 출력과 입력 사이에 연결된 제2 커패시터; 제3 증폭기의 출력에 연결된 제3 저항기; 및 제3 저항기를 제3 증폭기의 입력에 선택적으로 연결시키도록 구성된 스위치를 더 포함한다.
[0150] 양상 16: 양상 15의 장치에 있어서, 장치는, 제3 저항기를 제1 노드에 선택적으로 연결시키도록 구성된 다른 스위치를 더 포함한다.
[0151] 양상 17: 양상 1의 장치에 있어서, 제2 필터는, 증폭기, 및 증폭기의 입력과 출력 사이에 커플링된 피드백 네트워크를 포함하고, 제1 세트의 하나 이상의 스위치들은, 증폭기 및 피드백 네트워크가 독립적으로 제1 필터에 선택적으로 커플링가능하도록 구성된다.
[0152] 양상 18: 양상 1 내지 양상 17 중 어느 한 양상의 장치에 있어서, 제1 필터 및 제2 필터는 기저대역 필터들을 포함한다.
[0153] 양상 19: 양상 1 내지 양상 18 중 어느 한 양상의 장치에 있어서, 제1 필터는 제1 안테나에 커플링되고, 제2 필터는 제2 안테나에 커플링된다.
[0154] 양상 20: 양상 1 내지 양상 19 중 어느 한 양상의 장치에 있어서, 제1 필터 및 제2 필터는 각각 단일 극 필터로서 구성되고, 장치는, 프로그램가능 단일 극/복합 극 필터로서 구성된 제3 필터; 및 제2 필터 또는 제3 필터에 입력 신호를 선택적으로 라우팅하도록 구성된 제2 세트의 하나 이상의 스위칭 디바이스들을 더 포함한다.
[0155] 양상 21: 양상 1 내지 양상 20 중 어느 한 양상의 장치에 있어서, 제1 필터 및 제2 필터는 각각 프로그램가능 단일 극/복합 극 필터로서 구성된다.
[0156] 양상 22: 방법은, 제1 출력 신호를 생성하기 위해 제1 입력 신호를 필터링하도록 제1 필터를 동작시키는 단계; 제2 출력 신호를 생성하기 위해 제2 입력 신호를 필터링하도록 제2 필터를 동작시키는 단계; 및 제3 출력 신호를 생성하기 위해 제3 입력 신호를 필터링하도록 제2 필터의 적어도 일부를 제1 필터와 선택적으로 커플링시키는 단계를 포함한다.
[0157] 양상 23: 양상 22의 방법에 있어서, 적어도 일부는 패시브 및 액티브 컴포넌트들을 포함한다.
[0158] 양상 24: 양상 22의 방법에 있어서, 적어도 일부는 패시브 컴포넌트들은 포함하지만 액티브 컴포넌트들은 포함하지 않는다.
[0159] 양상 25: 양상 22의 방법에 있어서, 적어도 일부는 액티브 컴포넌트들은 포함하지만 패시브 컴포넌트들은 포함하지 않는다.
[0160] 양상 26: 양상 22 내지 양상 25 중 어느 한 양상의 방법에 있어서, 제1 필터 및 제2 필터는 각각 단일 극 필터로서 구성되고, 방법은, 제4 출력 신호를 생성하기 위해, 프로그램가능 단일 극/복합 극 필터로서 구성된 제3 필터에 제2 입력 신호를 선택적으로 라우팅하는 단계를 더 포함한다.
[0161] 양상 27: 양상 22 내지 양상 25 중 어느 한 양상의 방법에 있어서, 제1 필터 및 제2 필터는 각각 프로그램가능 단일 극/복합 극 필터로서 구성된다.
[0162] 양상 28: 양상 22 내지 양상 25 중 어느 한 양상의 방법에 있어서, 제1 출력 신호를 생성하기 위해 제1 입력 신호를 필터링하도록 제1 필터를 동작시키는 단계는, 단일 극 또는 복합 극 구성의 제1 필터를 동작시키는 단계를 포함하고, 제2 출력 신호를 생성하기 위해 제2 입력 신호를 필터링하도록 제2 필터를 동작시키는 단계는, 단일 극 또는 복합 극 구성의 제2 필터를 동작시키는 단계를 포함하고; 그리고 제3 출력 신호를 생성하기 위해 제3 입력 신호를 필터링하도록 제2 필터의 적어도 일부를 제1 필터와 선택적으로 커플링시키는 단계는, 단일 극 구성의 제1 필터를 동작시키는 단계를 포함한다.
[0163] 본 개시내용의 이전 설명은 임의의 당업자가 본 개시내용을 사용하거나 실시할 수 있게 하도록 제공된다. 본 개시내용에 대한 다양한 변형들이 당업자들에게 자명할 것이며, 본원에서 정의된 일반 원리들은 본 개시내용의 사상 또는 범위를 벗어나지 않으면서 다른 변형들에 적용될 수 있다. 따라서, 본 개시내용은 본원에 설명된 예들로 제한되는 것으로 의도되는 것이 아니라, 본원에 개시된 원리들 및 신규한 특징들에 부합하는 가장 넓은 범위에 따르는 것이다.

Claims (28)

  1. 제1 필터;
    제2 필터; 및
    상기 제1 필터를 상기 제2 필터에 선택적으로 커플링시키도록 구성된 제1 세트의 하나 이상의 스위칭 디바이스들을 포함하는, 장치.
  2. 제1 항에 있어서,
    상기 제1 필터는 제1 증폭기를 포함하고;
    상기 제2 필터는 제2 증폭기를 포함하고; 그리고
    상기 제1 세트의 하나 이상의 스위칭 디바이스들은 상기 제1 증폭기 및 상기 제2 증폭기의 입력들 및 출력들을 선택적으로 함께 커플링시키도록 구성되는, 장치.
  3. 제2 항에 있어서,
    상기 제1 증폭기는 상기 제1 증폭기의 입력과 출력 사이에 커플링된 제1 RC(resistor-capacitor) 피드백 네트워크를 포함하고; 그리고
    상기 제2 증폭기는 상기 제2 증폭기의 입력과 출력 사이에 선택적으로 커플링된 제2 RC 피드백 네트워크를 포함하는, 장치.
  4. 제2 항에 있어서,
    상기 제1 증폭기는 제1 내부 증폭 스테이지 및 제2 내부 증폭 스테이지를 포함하고, 상기 제1 내부 증폭 스테이지의 출력들은 상기 제2 내부 증폭 스테이지의 입력들에 커플링되고;
    상기 제2 증폭기는 제3 내부 증폭 스테이지 및 제4 내부 증폭 스테이지를 포함하고, 상기 제3 내부 증폭 스테이지의 출력들은 상기 제4 내부 증폭 스테이지의 입력들에 커플링되고; 그리고
    상기 장치는 상기 제1 내부 증폭 스테이지 및 상기 제3 내부 증폭 스테이지의 출력들을 선택적으로 함께 커플링시키도록 구성된 제2 세트의 하나 이상의 스위칭 디바이스들을 더 포함하는, 장치.
  5. 제2 항에 있어서,
    상기 제1 필터는 상기 제1 필터의 제1 입력과 상기 제1 증폭기의 입력 사이에 커플링된 제1 저항기(resistor)를 더 포함하고;
    상기 제2 필터는 상기 제2 필터의 제2 입력과 상기 제2 증폭기의 입력 사이에 커플링된 제2 저항기를 더 포함하고; 그리고
    상기 장치는 상기 제1 입력 및 상기 제2 입력을 선택적으로 함께 커플링시키도록 구성된 제2 세트의 하나 이상의 스위칭 디바이스들을 더 포함하는, 장치.
  6. 제2 항에 있어서,
    상기 제1 증폭기 및 상기 제2 증폭기는 제1 타입의 증폭기로서 구성되고;
    상기 장치는 상기 제1 증폭기와 상기 제1 필터의 출력 사이에 커플링된 제3 증폭기, 및 상기 제2 증폭기와 상기 제2 필터의 출력 사이에 커플링된 제4 증폭기를 더 포함하고, 상기 제3 증폭기 및 상기 제4 증폭기는 제2 타입의 증폭기로서 구성되고; 그리고
    상기 장치는 제3 스테이지 증폭기 및 제4 스테이지 증폭기의 입력들 및 출력들을 선택적으로 함께 커플링시키도록 구성된 제2 세트의 하나 이상의 스위칭 디바이스들을 더 포함하는, 장치.
  7. 제2 항에 있어서,
    상기 제1 필터는,
    상기 제1 증폭기의 입력과 출력 사이에 선택적으로 또는 영구적으로 커플링된 제1 RC 피드백 네트워크;
    상기 제1 증폭기의 출력에 커플링된 제1의 제2 스테이지 증폭기; 및
    상기 제1의 제2 스테이지 증폭기의 입력과 출력 사이에 선택적으로 또는 영구적으로 커플링된 제2 RC 피드백 네트워크를 포함하고; 그리고
    상기 제2 필터는,
    상기 제2 스테이지 증폭기의 입력과 출력 사이에 선택적으로 커플링된 제3 RC 피드백 네트워크;
    상기 제2 증폭기의 출력에 커플링된 제2 스테이지 증폭기; 및
    제2의 제2 스테이지 증폭기의 입력과 출력 사이에 선택적으로 커플링된 제4 RC 피드백 네트워크를 포함하는, 장치.
  8. 제3 항에 있어서,
    상기 제1 RC 피드백 네트워크 및 상기 제2 RC 피드백 네트워크를 커패시터 뱅크의 커패시터들에 선택적으로 커플링시키도록 구성된 제2 세트의 하나 이상의 스위칭 디바이스들을 더 포함하는, 장치.
  9. 제5 항에 있어서,
    상기 제2 증폭기에 DC(direct current) 전력을 선택적으로 커플링시키도록 구성된 제3 세트의 하나 이상의 스위칭 디바이스들을 더 포함하는, 장치.
  10. 제6 항에 있어서,
    상기 제4 증폭기에 DC(direct current) 전력을 선택적으로 커플링시키도록 구성된 제3 세트의 하나 이상의 스위칭 디바이스들을 더 포함하는, 장치.
  11. 제6 항에 있어서,
    상기 제1 필터는 상기 제1 필터의 제1 입력과 상기 제1 증폭기 사이에 커플링된 제1 저항기를 포함하고;
    상기 제2 필터는 상기 제2 필터의 제2 입력과 상기 제2 증폭기의 사이에 커플링된 제2 저항기를 포함하고; 그리고
    상기 장치는 상기 제1 입력 및 상기 제2 입력을 선택적으로 함께 커플링시키도록 구성된 제3 세트의 하나 이상의 스위칭 디바이스들을 더 포함하는, 장치.
  12. 제11 항에 있어서,
    상기 제2 저항기를 상기 제2 증폭기에 선택적으로 커플링시키기 위한 제4 세트의 하나 이상의 스위칭 디바이스들을 더 포함하는, 장치.
  13. 제6 항에 있어서,
    상기 제1 타입의 증폭기는 TIA(transimpedance amplifier)를 포함하는, 장치.
  14. 제13 항에 있어서,
    상기 제2 타입의 증폭기는 PGA(programmable gain amplifier)를 포함하는, 장치.
  15. 제6 항에 있어서,
    상기 제3 증폭기의 입력과 상기 제1 증폭기 사이에 직렬로 커플링된 제1 저항기 및 제2 저항기;
    상기 제1 저항기와 상기 제2 저항기 사이의 제1 노드에 커플링된 제1 커패시터;
    상기 제3 증폭기의 출력과 입력 사이에 연결된 제2 커패시터;
    상기 제3 증폭기의 출력에 연결된 제3 저항기; 및
    상기 제3 저항기를 상기 제3 증폭기의 입력에 선택적으로 연결시키도록 구성된 스위치를 더 포함하는, 장치.
  16. 제15 항에 있어서,
    상기 제3 저항기를 상기 제1 노드에 선택적으로 연결시키도록 구성된 다른 스위치를 더 포함하는, 장치.
  17. 제1 항에 있어서,
    상기 제2 필터는, 증폭기, 및 상기 증폭기의 입력과 출력 사이에 커플링된 피드백 네트워크를 포함하고, 상기 제1 세트의 하나 이상의 스위치들은, 상기 증폭기 및 상기 피드백 네트워크가 독립적으로 상기 제1 필터에 선택적으로 커플링가능하도록 구성되는, 장치.
  18. 제1 항에 있어서,
    상기 제1 필터 및 상기 제2 필터는 기저대역 필터들을 포함하는, 장치.
  19. 제1 항에 있어서,
    상기 제1 필터는 제1 안테나에 커플링되고, 상기 제2 필터는 제2 안테나에 커플링되는, 장치.
  20. 제1 항에 있어서,
    상기 제1 필터 및 상기 제2 필터는 각각 단일 극(single-pole) 필터로서 구성되고,
    상기 장치는,
    프로그램가능 단일 극/복합 극(complex-poles) 필터로서 구성된 제3 필터; 및
    상기 제2 필터 또는 상기 제3 필터에 입력 신호를 선택적으로 라우팅하도록 구성된 제2 세트의 하나 이상의 스위칭 디바이스들을 더 포함하는, 장치.
  21. 제1 항에 있어서,
    상기 제1 필터 및 상기 제2 필터는 각각 프로그램가능 단일 극/복합 극 필터로서 구성되는, 장치.
  22. 제1 출력 신호를 생성하기 위해 제1 입력 신호를 필터링하도록 제1 필터를 동작시키는 단계;
    제2 출력 신호를 생성하기 위해 제2 입력 신호를 필터링하도록 제2 필터를 동작시키는 단계; 및
    제3 출력 신호를 생성하기 위해 제3 입력 신호를 필터링하도록 상기 제2 필터의 적어도 일부를 상기 제1 필터와 선택적으로 커플링시키는 단계를 포함하는, 방법.
  23. 제22 항에 있어서,
    상기 적어도 일부는 패시브(passive) 및 액티브(active) 컴포넌트들을 포함하는, 방법.
  24. 제22 항에 있어서,
    상기 적어도 일부는 패시브 컴포넌트들은 포함하지만 액티브 컴포넌트들은 포함하지 않는, 방법.
  25. 제22 항에 있어서,
    상기 적어도 일부는 액티브 컴포넌트들은 포함하지만 패시브 컴포넌트들은 포함하지 않는, 방법.
  26. 제22 항에 있어서,
    상기 제1 필터 및 상기 제2 필터는 각각 단일 극 필터로서 구성되고,
    상기 방법은, 제4 출력 신호를 생성하기 위해, 프로그램가능 단일 극/복합 극 필터로서 구성된 제3 필터에 상기 제2 입력 신호를 선택적으로 라우팅하는 단계를 더 포함하는, 방법.
  27. 제22 항에 있어서,
    상기 제1 필터 및 상기 제2 필터는 각각 프로그램가능 단일 극/복합 극 필터로서 구성되는, 방법.
  28. 제27 항에 있어서,
    상기 제1 출력 신호를 생성하기 위해 제1 입력 신호를 필터링하도록 제1 필터를 동작시키는 단계는, 단일 극 또는 복합 극 구성의 상기 제1 필터를 동작시키는 단계를 포함하고;
    상기 제2 출력 신호를 생성하기 위해 제2 입력 신호를 필터링하도록 제2 필터를 동작시키는 단계는, 단일 극 또는 복합 극 구성의 상기 제2 필터를 동작시키는 단계를 포함하고; 그리고
    상기 제3 출력 신호를 생성하기 위해 제3 입력 신호를 필터링하도록 상기 제2 필터의 적어도 일부를 상기 제1 필터와 선택적으로 커플링시키는 단계는, 단일 극 구성의 상기 제1 필터를 동작시키는 단계를 포함하는, 방법.
KR1020227043715A 2020-06-29 2021-05-13 다른 필터의 적어도 일부와의 선택적 커플링을 위한 프로그램가능 기저대역 필터 KR20230025664A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063045813P 2020-06-29 2020-06-29
US63/045,813 2020-06-29
US17/318,959 US11962278B2 (en) 2020-06-29 2021-05-12 Programmable baseband filter for selectively coupling with at least a portion of another filter
US17/318,959 2021-05-12
PCT/US2021/032308 WO2022005629A1 (en) 2020-06-29 2021-05-13 Programmable baseband filter for selectively coupling with at least a portion of another filter

Publications (1)

Publication Number Publication Date
KR20230025664A true KR20230025664A (ko) 2023-02-22

Family

ID=79030498

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020227043685A KR20230027023A (ko) 2020-06-29 2021-05-13 단일 극 또는 복합 극 주파수 응답 사이를 선택하기 위한 프로그램가능 기저밴드 필터
KR1020227043715A KR20230025664A (ko) 2020-06-29 2021-05-13 다른 필터의 적어도 일부와의 선택적 커플링을 위한 프로그램가능 기저대역 필터

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020227043685A KR20230027023A (ko) 2020-06-29 2021-05-13 단일 극 또는 복합 극 주파수 응답 사이를 선택하기 위한 프로그램가능 기저밴드 필터

Country Status (7)

Country Link
US (2) US11863140B2 (ko)
EP (2) EP4173136A1 (ko)
KR (2) KR20230027023A (ko)
CN (2) CN115699575A (ko)
BR (2) BR112022025942A2 (ko)
TW (1) TW202211620A (ko)
WO (2) WO2022005629A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11863140B2 (en) 2020-06-29 2024-01-02 Qualcomm Incorporated Programmable baseband filter for selecting between single-pole or complex-poles frequency response
JP2022042760A (ja) * 2020-09-03 2022-03-15 株式会社東芝 バイカッドフィルタ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2289823C (en) * 1999-11-15 2004-07-06 Philsar Semiconductor Inc. Complex filtering/agc radio receiver architecture for low-if or zero-if
WO2004095700A2 (en) 2003-04-21 2004-11-04 Quorum Systems, Inc. Reconfigurable baseband filter
US7590396B2 (en) 2005-10-06 2009-09-15 Broadcom Corporation Multimode communication device with shared signal path programmable filter
DE102009019547A1 (de) 2009-04-30 2010-11-11 Kathrein-Werke Kg Filteranordnung
ITRM20110321A1 (it) 2011-06-21 2012-12-22 Pantaleoni Adrio Dispositivo di amplificazione con schema di correzione d?errore a controreazione bilanciata reiterabile.
CN102684631B (zh) 2012-05-23 2014-11-12 东南大学 一种实现复数滤波与低通滤波的可重构滤波器电路
KR102130452B1 (ko) 2013-07-26 2020-07-06 삼성전자주식회사 멀티모드 멀티밴드 무선 송수신기를 위한 아날로그 기저대역 필터 장치 및 그 제어 방법
US9300337B2 (en) 2013-12-20 2016-03-29 Qualcomm Incorporated Reconfigurable carrier-aggregation receiver and filter
US10033343B2 (en) 2014-03-31 2018-07-24 Qualcomm Incorporated Spectrum sensing radio receiver
US9484871B1 (en) 2014-05-16 2016-11-01 Marvell International Ltd. Complex bandpass filter having a transfer function with two poles
US9735894B2 (en) 2015-03-23 2017-08-15 Intel IP Corporation High performance receiver architecture and methods thereof
US20170041095A1 (en) 2015-08-06 2017-02-09 Qualcomm Incorporated Dynamic selection of analog interference cancellers
CN109952706B (zh) 2016-09-14 2021-08-20 华为技术有限公司 具有可编程增益和频率响应的滤波电路
US10630262B2 (en) 2017-07-21 2020-04-21 Qualcomm Incorporated Filter circuit
KR102384104B1 (ko) 2017-12-15 2022-04-08 에스케이하이닉스 주식회사 기준 전압 발생 장치
US10581472B2 (en) 2018-06-22 2020-03-03 Futurewei Technologies, Inc. Receiver with reduced mixer-filter interaction distortion
US11863140B2 (en) 2020-06-29 2024-01-02 Qualcomm Incorporated Programmable baseband filter for selecting between single-pole or complex-poles frequency response

Also Published As

Publication number Publication date
EP4173136A1 (en) 2023-05-03
BR112022025954A2 (pt) 2023-01-17
TW202211620A (zh) 2022-03-16
US11863140B2 (en) 2024-01-02
EP4173137A1 (en) 2023-05-03
CN115699576A (zh) 2023-02-03
WO2022005630A1 (en) 2022-01-06
BR112022025942A2 (pt) 2023-01-10
US20210409041A1 (en) 2021-12-30
US11962278B2 (en) 2024-04-16
WO2022005629A1 (en) 2022-01-06
US20210408989A1 (en) 2021-12-30
KR20230027023A (ko) 2023-02-27
CN115699575A (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
US9647639B1 (en) Baseband filters and interfaces between a digital-to-analog converter and a baseband filter
EP2393208B1 (en) Saw-less receiver with RF frequency translated BPF
EP2393207A2 (en) Portable computing device with a sawless transceiver
US9685928B2 (en) Interference rejection RF filters
US20150063509A1 (en) Blocker filtering for noise-cancelling receiver
US9966981B2 (en) Passive acoustic resonator based RF receiver
US9166632B1 (en) Mixer circuits with programmable characteristics
WO2014100511A2 (en) Independent gain control for multiple receive circuits concurrently processing different transmitted signals
JP2013504963A (ja) ミキサ回路、集積回路装置及び無線周波数通信ユニット
US11962278B2 (en) Programmable baseband filter for selectively coupling with at least a portion of another filter
US9231524B2 (en) Digital transceiver with switched capacitor sampling mixers and switched capacitor amplifiers
Syu et al. Large improvement in image rejection of double-quadrature dual-conversion low-IF architectures
KR102136020B1 (ko) 증폭기
US11251827B2 (en) Front-end module
US9525447B1 (en) Radio receiver co-existence
US10523254B2 (en) Mixer S11 control via sum component termination
Mateos-Angulo et al. A low-power fully integrated CMOS RF receiver for 2.4-GHz-band IEEE 802.15. 4 standard
US11632094B2 (en) Radio frequency splitter and front-end module
EP2613451A1 (en) Saw-less receiver with RF Frequency translated BPF
CN108183718A (zh) 一种面向NB_loT的低功耗无线射频前端集成电路
US10630328B2 (en) Current-mode filtering using current steering
TWI485995B (zh) 可攜式計算裝置
Mikhemar et al. A rel-12 2G/3G/LTE-advanced 3CC receiver
CN117063403A (zh) 多频带无线电接收机
Bao-lin et al. A 2.4-GHz low-IF front-end receiver in 0.18-µm CMOS for IEEE 802.15. 4 WPAN applications

Legal Events

Date Code Title Description
A201 Request for examination