KR20230022152A - Routing and layout at the antenna - Google Patents

Routing and layout at the antenna Download PDF

Info

Publication number
KR20230022152A
KR20230022152A KR1020227035779A KR20227035779A KR20230022152A KR 20230022152 A KR20230022152 A KR 20230022152A KR 1020227035779 A KR1020227035779 A KR 1020227035779A KR 20227035779 A KR20227035779 A KR 20227035779A KR 20230022152 A KR20230022152 A KR 20230022152A
Authority
KR
South Korea
Prior art keywords
antenna
electrode
routing
patch
antenna element
Prior art date
Application number
KR1020227035779A
Other languages
Korean (ko)
Inventor
카그다스 바렐
스티븐 에이치. 린
Original Assignee
카이메타 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/219,745 external-priority patent/US20210351512A1/en
Application filed by 카이메타 코퍼레이션 filed Critical 카이메타 코퍼레이션
Publication of KR20230022152A publication Critical patent/KR20230022152A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/10Resonant slot antennas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00Antenna arrays or systems
    • H01Q21/0006Particular feeding systems
    • H01Q21/0031Parallel-plate fed arrays; Lens-fed arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/44Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the electric or magnetic characteristics of reflecting, refracting, or diffracting devices associated with the radiating element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q5/00Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements
    • H01Q5/30Arrangements for providing operation on different wavebands
    • H01Q5/307Individual or coupled radiating elements, each element being fed in an unspecified way
    • H01Q5/314Individual or coupled radiating elements, each element being fed in an unspecified way using frequency dependent circuits or components, e.g. trap circuits or capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04Resonant antennas
    • H01Q9/0407Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration

Abstract

안테나에 대한 라우팅 및 레이아웃이 설명된다. 일 실시예에 있어서, 안테나는 복수의 무선 주파수(RF) 방사 안테나 엘리먼트로서, 복수의 RF 방사 안테나 엘리먼트의 각 안테나 엘리먼트가 아이리스 슬롯 구멍 및 아이리스 슬롯 구멍 위의 전극을 구비하는, 복수의 RF 방사 안테나 엘리먼트; 복수의 안테나 엘리먼트에 결합된 복수의 구동 트랜지스터; 및 복수의 저장 캐패시터로서, 각 저장 캐패시터가 복수의 안테나 엘리먼트 중 하나의 안테나 엘리먼트의 전극에 결합되는, 복수의 저장 캐패시터;를 갖춘 개구면을 구비한다. 개구면은 또한: 하나의 안테나 엘리먼트용 구동 트랜지스터가 안테나 엘리먼트의 전극 아래에 위치되고, 하나의 안테나 엘리먼트용 저장 캐패시터가 안테나 엘리먼트의 전극 아래에 위치되며, 제1 전압을 위한 하나의 안테나 엘리먼트에 대한 금속 라우팅이, 중첩 영역에서, 저장 캐패시턴스를 형성하기 위해 하나의 안테나 엘리먼트에 대해 공통 전압을 라우팅하는 공통 전압 라우팅과 중첩되는 것; 중 적어도 하나를 구비한다.Routing and layout for the antenna is described. In one embodiment, the antenna is a plurality of radio frequency (RF) radiating antenna elements, each antenna element of the plurality of RF radiating antenna elements having an iris slot aperture and an electrode over the iris slot aperture. element; a plurality of drive transistors coupled to the plurality of antenna elements; and a plurality of storage capacitors, each storage capacitor being coupled to an electrode of one of the plurality of antenna elements. The apertures are also: a driving transistor for one antenna element is located under the electrode of the antenna element, a storage capacitor for one antenna element is located under the electrode of the antenna element, and a power transistor for one antenna element for the first voltage is located under the electrode of the antenna element. metal routing overlaps with common voltage routing that routes common voltage to one antenna element to form a storage capacitance in an overlapping region; At least one of them is provided.

Description

안테나에서의 라우팅 및 레이아웃Routing and layout at the antenna

본 출원은 2020년 4월 2일에 출원된 미국 가특허 출원 제63/004,274호, 2020년 4월 3일에 출원된 미국 가특허 출원 제63/005,067호, 및 2020년 4월 3일에 출원된 미국 가특허 출원 제63/005,056호의 계속 출원이면서 35 USC 119(e) 이점을 주장하고, 이들 모두는 그 전체가 참고로 여기에 포함된다.This application is filed on April 2, 2020 U.S. Provisional Patent Application No. 63/004,274, filed on April 3, 2020 U.S. Provisional Patent Application No. 63/005,067, and filed on April 3, 2020 63/005,056, which claims the benefit of 35 USC 119(e), all of which are incorporated herein by reference in their entirety.

본 발명의 실시예는 무선 통신에 관한 것으로: 특히 본 발명의 실시예는 안테나(예컨대, 위성 안테나)에서 전기 라인(electrical lines), 또는 트레이스(traces)를 라우팅(routing)하는 것에 관한 것이다.Embodiments of the present invention relate to wireless communications: in particular, embodiments of the present invention relate to routing electrical lines, or traces, in antennas (eg, satellite antennas).

다수 대역을 갖으면서 및/또는 Ka 주파수 대역과 같은 고주파수에서 동작하는 무선 주파수(RF) 메타물질 안테나는 고밀도의 RF 안테나 엘리먼트를 필요로 한다. 메타물질 안테나의 하나의 형태는 액정(LC) 기반 RF 방사 메타물질 안테나 엘리먼트를 이용한다. 이들 안테나 엘리먼트는 액티브 매트릭스 드라이브에 의해 제어되거나 구동될 수 있다. 몇몇 구현에 있어서, 하나의 트랜지스터가 각 LC 기반 RF 메타물질 안테나 엘리먼트에 결합되고, 트랜지스터의 게이트에 결합된 선택 신호(select signal)에 전압을 인가하는 것에 의해 안테나 엘리먼트를 턴 온 또는 턴 오프하는데 이용된다. 박막 트랜지스터(TFT)를 포함하는, 많은 여러 형태의 트랜지스터가 이용될 수 있다. 이 경우, 액티브 매트릭스가 TFT 액티브 매트릭스(TFT active matrix)로 불리워진다.Radio frequency (RF) metamaterial antennas that have multiple bands and/or operate at high frequencies, such as the Ka frequency band, require a high density of RF antenna elements. One type of metamaterial antenna uses a liquid crystal (LC) based RF emitting metamaterial antenna element. These antenna elements can be controlled or driven by an active matrix drive. In some implementations, one transistor is coupled to each LC-based RF metamaterial antenna element and is used to turn the antenna element on or off by applying a voltage to a select signal coupled to the gate of the transistor. do. Many different types of transistors may be used, including thin film transistors (TFTs). In this case, the active matrix is called a TFT active matrix.

액티브 매트릭스는 각 LC 기반 RF 메타물질 안테나 엘리먼트를 제어하기 위해 어드레스(addresses)와 구동 회로(drive circuitry)를 이용한다. 각 안테나 엘리먼트가 고유하게 어드레싱되는 것을 확실히 하기 위해, 매트릭스는 선택 트랜지스터(selection transistors)에 대한 연결을 생성하도록 도전체(conductors)의 행과 열을 이용한다. 안테나 엘리먼트의 수가 많은 경우, 안테나 엘리먼트를 제어하고 구동시키기 위한 도전체의 행과 열 수는 모든 연결부의 라우팅을 어렵게 만들 수 있다.The active matrix uses addresses and drive circuitry to control each LC-based RF metamaterial antenna element. To ensure that each antenna element is uniquely addressed, the matrix uses rows and columns of conductors to create connections to selection transistors. When the number of antenna elements is large, the number of rows and columns of conductors to control and drive the antenna elements can make routing all connections difficult.

RF 메타물질 안테나는 종종 구동 트랜지스터를 갖는 저장 캐패시터(storage capacitor)를 포함한다. 예컨대, 구동 트랜지스터가 TFT일 때, RF 메타물질 안테나는 레이아웃에 많은 TFT/캐패시터 구조체를 배치한다. RF 안테나 엘리먼트가 링으로 레이아웃될 때, 이들 TFT/캐패시터 구조체는 RF 안테나 엘리먼트의 링 사이에서 많은 공간을 소비한다. 이 공간은 RF 안테나 엘리먼트로 신호를 라우팅하는데 필요로 된다. 그러나, RF 안테나 엘리먼트의 더 높은 밀도를 갖는 RF 메타물질 안테나에 있어서, RF 안테나 엘리먼트 사이에서 활용가능 영역이 감소되고, 이는 이들 구조체에 대한 소스, 게이트 및 드레인 라인과 같은 라우팅 라인과 그들 내의 구동 트랜지스터에 대한 활용가능한 공간의 양을 감소시킨다.RF metamaterial antennas often include a storage capacitor with a driving transistor. For example, when the driving transistor is a TFT, the RF metamaterial antenna places many TFT/capacitor structures in the layout. When RF antenna elements are laid out in rings, these TFT/capacitor structures consume a lot of space between the rings of RF antenna elements. This space is needed to route the signal to the RF antenna element. However, for RF metamaterial antennas with a higher density of RF antenna elements, the usable area between the RF antenna elements is reduced, which means routing lines such as source, gate and drain lines for these structures and drive transistors within them. reduces the amount of usable space for

본 발명에 따르면, 안테나에 대한 라우팅 및 레이아웃이 개시된다.In accordance with the present invention, routing and layout for antennas are disclosed.

일 실시예에 있어서, 안테나는 복수의 무선 주파수(RF) 방사 안테나 엘리먼트로서, 복수의 RF 방사 안테나 엘리먼트의 각 안테나 엘리먼트가 아이리스 슬롯 구멍 및 아이리스 슬롯 구멍 위의 전극을 구비하는, 복수의 RF 방사 안테나 엘리먼트; 복수의 안테나 엘리먼트에 결합된 복수의 구동 트랜지스터; 및 복수의 저장 캐패시터로서, 각 저장 캐패시터가 복수의 안테나 엘리먼트 중 하나의 안테나 엘리먼트의 전극에 결합되는, 복수의 저장 캐패시터;를 갖춘 개구면을 구비한다. 개구면은 또한: 하나의 안테나 엘리먼트용 구동 트랜지스터가 안테나 엘리먼트의 전극 아래에 위치되고, 하나의 안테나 엘리먼트용 저장 캐패시터가 안테나 엘리먼트의 전극 아래에 위치되며, 제1 전압을 위한 하나의 안테나 엘리먼트에 대한 금속 라우팅이, 중첩 영역에서, 저장 캐패시턴스를 형성하기 위해 하나의 안테나 엘리먼트에 대해 공통 전압을 라우팅하는 공통 전압 라우팅과 중첩되는 것; 중 적어도 하나를 구비한다.In one embodiment, the antenna is a plurality of radio frequency (RF) radiating antenna elements, each antenna element of the plurality of RF radiating antenna elements having an iris slot aperture and an electrode over the iris slot aperture. element; a plurality of drive transistors coupled to the plurality of antenna elements; and a plurality of storage capacitors, each storage capacitor being coupled to an electrode of one of the plurality of antenna elements. The apertures are also: a driving transistor for one antenna element is located under the electrode of the antenna element, a storage capacitor for one antenna element is located under the electrode of the antenna element, and a power transistor for one antenna element for the first voltage is located under the electrode of the antenna element. metal routing overlaps with common voltage routing that routes common voltage to one antenna element to form a storage capacitance in an overlapping region; At least one of them is provided.

일 실시예에 있어서, 안테나는: 복수의 무선 주파수(RF) 방사 안테나 엘리먼트로서, 복수의 RF 방사 안테나 엘리먼트의 각 안테나 엘리먼트가 아이리스 슬롯 구멍 및 아이리스 슬롯 구멍 위의 전극을 구비하는, 복수의 RF 방사 안테나 엘리먼트; 및 복수의 구동 트랜지스터로서, 각 구동 트랜지스터가 복수의 안테나 엘리먼트 중 하나의 안테나 엘리먼트에 결합되고, 구동 트랜지스터의 쌍 사이의 하나 이상의 금속 라우팅 라인이 하나 이상의 RF 방사 안테나 엘리먼트를 통과하는, 복수의 구동 트랜지스터;를 구비하여 구성된다.In one embodiment, the antenna comprises: a plurality of radio frequency (RF) radiating antenna elements, each antenna element of the plurality of RF radiating antenna elements having an iris slot aperture and an electrode over the iris slot aperture. antenna element; and a plurality of drive transistors, each drive transistor coupled to one of the plurality of antenna elements, wherein one or more metal routing lines between pairs of drive transistors pass through the one or more RF radiating antenna elements. It is composed of ;

일 실시예에 있어서, 안테나는: 복수의 RF 방사 안테나 엘리먼트; 및 복수의 RF 방사 안테나 엘리먼트에 결합된 복수의 구조체로서, 각 구조체가 복수의 안테나 엘리먼트를 구동시키도록 결합된 저장 캐패시터에 결합된 구동 트랜지스터를 갖추고, 복수의 구조체의 각 구조체가 복수의 드레인 단자를 구비하는, 복수의 구조체;를 구비하여 구성된다.In one embodiment, the antenna comprises: a plurality of RF radiating antenna elements; and a plurality of structures coupled to the plurality of RF radiating antenna elements, each structure having a driving transistor coupled to a storage capacitor coupled to drive the plurality of antenna elements, each structure of the plurality of structures having a plurality of drain terminals. It is configured by providing; a plurality of structures having.

설명된 실시예 및 그 이점은 첨부된 도면과 함께 취해진 다음의 설명을 참조하여 가장 잘 이해될 수 있다. 이들 도면은 설명된 실시예의 사상 및 범위를 벗어나는 것 없이 당업자에 의해 설명된 실시예에 대해 이루어질 수 있는 형태 및 세부사항의 소정의 변경을 결코 제한하지는 않는다.
도 1a는 RF 안테나 엘리먼트를 위한 현존하는 저장 캐패시터 구조체(storage capacitor structure)의 일 실시예를 예시한다.
도 1b는 안테나 엘리먼트 및 구동 트랜지스터/저장 캐패시터 구조체의 레이아웃의 일 실시예를 예시한다.
도 1c는 소스 금속 라우팅(source metal routing) 아래로 공통 전압 라우팅 라인(common voltage routing line)을 확장하고 패치 전극(patch electrode) 아래에서 소스 금속 및 공통 전압 금속 오버랩을 이용하는 레이아웃의 다른 실시예를 예시한다.
도 2a는 전극 영역에 위치된 구동 트랜지스터를 갖는 안테나 엘리먼트를 갖춘 안테나 개구면의 일부의 일 실시예를 예시한다.
도 2b는 전극 영역에 위치된 구동 트랜지스터 및 저장 캐패시터를 갖는 안테나 엘리먼트의 일 실시예를 예시한다.
도 2c는 전극 영역에 위치된 구동 트랜지스터 및 저장 캐패시터를 갖는 도 2b에 도시된 안테나 엘리먼트의 일 실시예의 측단면도를 예시한다.
도 2d는 구동 트랜지스터의 일 실시예와 전극 영역으로 이동된 저장 캐패시터의 일부를 예시한다.
도 3a 및 도 3b는 장축(major axis)을 따라 병렬 라우팅 트레이스(parallel routing traces)를 갖는 RF 엘리먼트의 예를 예시한다.
도 3c는 RF 안테나 엘리먼트에서 새로운 금속층과 부가된 패시베이션층의 이용의 예를 예시한다.
도 4는 패치 전극이 아이리스 슬롯 구멍(iris slot opening) 외부로 연장되는 예를 예시한다.
도 5a는 저장 캐패시터 및 매트릭스 구동 제어 시스템의 일부로서 구동 트랜지스터(예컨대, TFT)를 포함하는 구조체의 일 실시예를 예시한다.
도 5b는 다수 드레인 연결을 갖는 구동 트랜지스터/저장 캐패시터 구조인 구조체를 예시한다.
도 5c는 역 드레인 및 게이트 위치(reverse drain and gate positions)를 갖춘 구동 트랜지스터/저장 캐패시터 구조체의 일 실시예를 예시한다.
도 5d는 회전된 구동 트랜지스터/저장 캐패시터 구조체의 일 실시예를 예시한다.
도 6은 원통형 급전 안테나의 입력 피드(input feed) 주위의 동심 링에 배치된 안테나 엘리먼트의 하나 이상의 어레이를 갖춘 개구면을 예시한다.
도 7은 접지 평면(ground plane) 및 재구성가능 공진기 층(reconfigurable resonator layer)을 포함하는 하나의 행의 안테나 엘리먼트의 사시도를 예시한다.
도 8a는 튜닝가능 공진기/슬롯(1210; tunable resonator/slot)의 일 실시예를 예시한다.
도 8b는 물리적 안테나 개구면(physical antenna aperture)의 일 실시예의 단면도를 예시한다.
도 9a는 슬롯에 대응하는 위치를 갖는 제1 아이리스 보드층(first iris board layer)의 일부를 예시한다.
도 9b는 슬롯을 포함하는 제2 아이리스 보드층의 일부를 예시한다.
도 9c는 제2 아이리스 보드층의 일부에 대한 패치를 예시한다.
도 9d는 슬롯형 어레이(slotted array)의 일부의 평면도를 예시한다.
도 10은 원통형 급전 안테나 구조체(cylindrically fed antenna structure)의 일 실시예의 측면도를 예시한다.
도 11은 유출 파(outgoing wave)를 갖는 안테나 시스템의 다른 실시예를 예시한다.
도 12는 안테나 엘리먼트에 대한 매트릭스 구동 회로(matrix drive circuitry)의 배치의 일 실시예를 예시한다.
도 13은 TFT 패키지의 일 실시예를 예시한다.
도 14는 동시 송신 및 수신 경로(simultaneous transmit and receive paths)를 갖춘 통신 시스템의 다른 실시예의 블록도이다.
The described embodiments and their advantages may be best understood with reference to the following description taken in conjunction with the accompanying drawings. These drawings in no way limit any changes in form and detail that may be made to the described embodiments by those skilled in the art without departing from the spirit and scope of the described embodiments.
1A illustrates one embodiment of an existing storage capacitor structure for an RF antenna element.
1B illustrates one embodiment of a layout of an antenna element and drive transistor/storage capacitor structure.
1C illustrates another embodiment of a layout that extends common voltage routing lines under source metal routing and uses source metal and common voltage metal overlaps under patch electrodes. do.
2A illustrates one embodiment of a portion of an antenna aperture with an antenna element having a drive transistor located in an electrode area.
2B illustrates one embodiment of an antenna element with a drive transistor and a storage capacitor located in the electrode area.
2C illustrates a cross-sectional side view of one embodiment of the antenna element shown in FIG. 2B with a drive transistor and a storage capacitor located in the electrode area.
2D illustrates one embodiment of a drive transistor and a portion of a storage capacitor moved to an electrode area.
3A and 3B illustrate an example of an RF element with parallel routing traces along a major axis.
3C illustrates an example of the use of a new metal layer and an added passivation layer in an RF antenna element.
4 illustrates an example in which the patch electrode extends out of the iris slot opening.
5A illustrates one embodiment of a structure that includes a storage capacitor and a drive transistor (eg, TFT) as part of a matrix drive control system.
5B illustrates a structure that is a drive transistor/storage capacitor structure with multiple drain connections.
5C illustrates one embodiment of a drive transistor/storage capacitor structure with reverse drain and gate positions.
5D illustrates one embodiment of a rotated drive transistor/storage capacitor structure.
6 illustrates an aperture with one or more arrays of antenna elements arranged in concentric rings around the input feed of a cylindrical feed antenna.
7 illustrates a perspective view of one row of antenna elements including a ground plane and a reconfigurable resonator layer.
8A illustrates one embodiment of a tunable resonator/slot (1210).
8B illustrates a cross-sectional view of one embodiment of a physical antenna aperture.
9A illustrates a portion of the first iris board layer with locations corresponding to slots.
9B illustrates a portion of a second iris board layer that includes slots.
9C illustrates a patch for a portion of the second iris board layer.
9D illustrates a top view of a portion of a slotted array.
10 illustrates a side view of one embodiment of a cylindrically fed antenna structure.
11 illustrates another embodiment of an antenna system with outgoing waves.
12 illustrates one embodiment of the placement of matrix drive circuitry for an antenna element.
13 illustrates one embodiment of a TFT package.
14 is a block diagram of another embodiment of a communication system with simultaneous transmit and receive paths.

이하의 설명에 있어서, 많은 세부 사항이 본 발명의 보다 철저한 설명을 제공하기 위해 설명된다. 그러나, 당업자에게는 본 발명이 이들 구체적인 세부사항 없이 실행될 수 있다는 것이 명백할 것이다. 다른 경우에 있어서, 본 발명을 모호하게 하는 것을 회피하기 위해, 잘 알려진 구조 및 장치는 상세하게 보다는 블록도 형태로 도시된다.In the following description, numerous details are set forth in order to provide a more thorough description of the invention. However, it will be apparent to one skilled in the art that the present invention may be practiced without these specific details. In other instances, well-known structures and devices are shown in block diagram form, rather than in detail, in order to avoid obscuring the present invention.

안테나(예컨대, 위성 안테나)에서 전기 라인, 또는 트레이스를 라우팅하기 위해 활용가능한 영역을 증가시키기 위한 기술이 개시된다. 용어 "라인(line)" 및 "트레이스(trace)"는 명세서 전체에서 상호교환적으로 이용될 것이다. 일 실시예에 있어서, 안테나는 매트릭스 구동의 일부인 박막 트랜지스터(TFT)에 의해 구동되는 무선 주파수(RF) 메타물질 안테나 엘리먼트를 갖는다. 이러한 안테나(예컨대, 액정(LC) 기반 메타물질 RF 방사 안테나 엘리먼트 등을 갖춘 전자적으로 스티어링가능한 안테나)의 예가 이하 더욱 상세히 설명되지만, 여기서 설명된 기술은 이러한 안테나에 제한되지 않고 다른 형태의 구동 메커니즘 및/또는 구동 트랜지스터에 의해 제어되는 다른 형태의 안테나 엘리먼트(예컨대, 버랙터 기반 안테나 엘리먼트, MEM 기반 안테나 엘리먼트 등)를 갖는 다른 안테나에서 이용될 수 있다.A technique for increasing the usable area for routing electrical lines, or traces, in an antenna (eg, satellite antenna) is disclosed. The terms "line" and "trace" will be used interchangeably throughout the specification. In one embodiment, the antenna has a radio frequency (RF) metamaterial antenna element driven by a thin film transistor (TFT) that is part of the matrix drive. Examples of such antennas (e.g., electronically steerable antennas with liquid crystal (LC) based metamaterial RF radiating antenna elements, etc.) are described in more detail below, but the techniques described herein are not limited to such antennas and other types of drive mechanisms and /or other antennas with other types of antenna elements controlled by the drive transistor (eg, varactor-based antenna elements, MEM-based antenna elements, etc.).

일 실시예에 있어서, 전기 라인(트레이스)을 라우팅하기 위해 활용가능한 영역은, RF 안테나 성능을 저하시키지 않는 방식으로, RF 엘리먼트(예컨대, RF 엘리먼트 영역)에 의해 점유된 영역과 같은, 레이아웃의 이전의 활용불가능하거나 금지된 영역에 구동 트랜지스터-구동 RF 메타물질 안테나를 위한 저장 캐패시터를 배치시키는 것에 의해 증가된다. 일 실시예에 있어서, 이는 저장 캐패시터로부터 RF 안테나 엘리먼트에 대한 저장 캐패시턴스의 일부로서 RF 안테나 엘리먼트의 전극(예컨대, 패치 전극)까지 라우팅 라인을 이용하는 것에 의해 달성된다. 이는 라우팅에 대해 활용가능한 영역을 증가시킨다. 일 실시예에 있어서, 라우팅 라인은 전압 라우팅 라인이 중첩되도록 서로 위 또는 아래로 전압 라우팅 라인을 연장하는 것에 의해 RF 안테나 엘리먼트에 대한 저장 캐패시턴스의 일부로서 이용된다. 전압 라우팅 라인의 이러한 중첩은 부가 캐패시턴스가 발생되어지도록 한다. 일 실시예에 있어서, 하나의 전압 라우팅 라인은 다른 전압 라우팅 라인의 중앙에 걸쳐 위치될 수 있다. 일 실시예에 있어서, 안테나 엘리먼트에 대한 구동 트랜지스터(예컨대, TFT)의 드레인으로부터의 드레인 금속 라인은 공통 전압(Vcom) 라우팅 라인과 중첩된다(예컨대, 위, 아래). 중첩은 라우팅 트레이스(routing trace)의 전체 길이에 대해 확장되어야만 하는 것은 아니다. 설계 프로세스에서, 단위 길이 당 발생될 수 있는 캐패시턴스의 양을 계산하고 이어 원하는 캐패시턴스 값에 도달하기 위해 중첩의 길이를 계산할 수 있다. 일 실시예에 있어서, 중첩 전압 라우팅 라인(overlapping voltage routing lines)은 안테나 개구면의 기판(예컨대, 패치 기판) 상에 라우팅되고, 유전체(예컨대, 패시베이션층)와 같은, 재료의 하나 이상의 층에 의해 서로 분리된다.In one embodiment, the area available for routing the electrical lines (traces) is the same as the area occupied by the RF element (eg, RF element area), in a manner that does not degrade the RF antenna performance. It is increased by placing the storage capacitor for the driving transistor-driven RF metamaterial antenna in an unavailable or forbidden region of . In one embodiment, this is achieved by using a routing line from the storage capacitor to an electrode (eg, patch electrode) of the RF antenna element as part of the storage capacitance for the RF antenna element. This increases the usable area for routing. In one embodiment, the routing lines are used as part of the storage capacitance for the RF antenna elements by extending the voltage routing lines above or below each other such that the voltage routing lines overlap. This overlap of voltage routing lines allows additional capacitance to be generated. In one embodiment, one voltage routing line may be positioned over the center of another voltage routing line. In one embodiment, the drain metal line from the drain of the driving transistor (eg TFT) for the antenna element overlaps (eg above, below) the common voltage (Vcom) routing line. The overlap does not have to extend over the entire length of the routing trace. In the design process, one can calculate the amount of capacitance that can be generated per unit length and then calculate the length of overlap to reach the desired capacitance value. In one embodiment, overlapping voltage routing lines are routed on a substrate (eg, patch substrate) of the antenna aperture, by one or more layers of material, such as a dielectric (eg, passivation layer). are separated from each other

다른 실시예에 있어서, 전기 라인(트레이스)을 라우팅하기 위해 활용가능한 영역은 아이리스 슬롯 구멍(iris slot opening)이 위치되어 동작을 제어하는 RF 안테나 엘리먼트의 전극 아래에 저장 캐패시터의 일부 또는 전부를 배치하는 것에 의해 증가된다. 일 실시예에 있어서, 전극은 아이리스/패치 쌍의 패치 전극(patch electrode)이다. 다른 실시예에 있어서, 전극은 튜닝가능한 유전체 장치(tunable dielectric device)이다.In another embodiment, the area available for routing electrical lines (traces) is to place some or all of the storage capacitors under the electrodes of the RF antenna element where iris slot openings are located to control operation. is increased by In one embodiment, the electrode is a patch electrode of an iris/patch pair. In another embodiment, the electrode is a tunable dielectric device.

일 실시예에 있어서, 전기 라인(트레이스)을 라우팅하기 위해 활용가능한 영역은 라우팅에 대해 활용가능한 영역을 증가시키기 위해 전극(예를, 패치 전극) 아래에 RF 안테나 엘리먼트의 구동 트랜지스터(예컨대, TFT)를 배치하는 것에 의해 증가된다.In one embodiment, the area available for routing the electrical lines (trace) is a drive transistor (eg TFT) of the RF antenna element below the electrode (eg patch electrode) to increase the area available for routing. is increased by placing

이들 기술을 이용하는 결과는 저장 캐패시터 구조체가 이전에 저장 캐패시터에 대해 이용되지 않았던 공간에 배치되어 저장 캐패시터의 크기가 감소되고, 그에 의해 그들 영역에서의 라우팅에 대해 더 많은 자리(room)를 생성한다는 것이다.The result of using these techniques is that storage capacitor structures are placed in spaces previously unused for storage capacitors, reducing the size of the storage capacitors, thereby creating more room for routing in those areas. .

일 실시예에 있어서, 안테나는 복수의 무선 주파수(RF) 방사 안테나 엘리먼트를 갖는 안테나 개구면(antenna aperture)을 구비한다. 복수의 RF 방사 안테나 엘리먼트의 각 안테나 엘리먼트는 아이리스 슬롯 구멍 및 아이리스 슬롯 구멍 위의 전극을 구비한다. 일 실시예에 있어서, 안테나 개구면은 복수의 구동 트랜지스터(예컨대, 매트릭스 구동 트랜지스터 등) 및 복수의 안테나 엘리먼트에 결합된 복수의 저장 캐패시터를 구비한다. 각 저장 캐패시터는 안테나 엘리먼트 중 하나의 전극에 결합된다. 일 실시예에 있어서, 개구면은 또한 다음 중 하나 이상을 포함한다:In one embodiment, the antenna includes an antenna aperture having a plurality of radio frequency (RF) radiating antenna elements. Each antenna element of the plurality of RF radiating antenna elements has an iris slot hole and an electrode over the iris slot hole. In one embodiment, the antenna aperture includes a plurality of drive transistors (eg, matrix drive transistors, etc.) and a plurality of storage capacitors coupled to the plurality of antenna elements. Each storage capacitor is coupled to an electrode of one of the antenna elements. In one embodiment, the aperture also includes one or more of the following:

1) 하나의 안테나 엘리먼트용 구동 트랜지스터가 안테나 엘리먼트의 전극(예컨대, 패치 전극 등) 아래에 위치되고,1) a driving transistor for one antenna element is located under an electrode (eg, a patch electrode, etc.) of the antenna element;

2) 하나의 안테나 엘리먼트용 저장 캐패시터가 안테나 엘리먼트의 전극 아래에 위치되며,2) a storage capacitor for one antenna element is located under the electrode of the antenna element;

3) 제1 전압에 대한 하나의 안테나 엘리먼트에 대한 금속 라우팅은, 중첩 영역에서, 하나의 안테나 엘리먼트에 제2 전압을 라우팅하는 제2 전압 라우팅(예컨대, 공통 전압 라우팅 등)과 중첩되고, 그에 의해 저장 캐패시턴스를 형성한다.3) The metal routing for one antenna element for the first voltage overlaps, in the overlapping region, with the second voltage routing (eg, common voltage routing, etc.) that routes the second voltage to the one antenna element, whereby form storage capacitance.

도 1a는 RF 안테나 엘리먼트에 대한 현존하는 캐패시터 구조체의 일 실시예를 예시한다. 도 1a를 참조하면, 구동 트랜지스터/캐패시터 구조체는 저장 캐패시터(101) 및 트랜지스터(예컨대, 박막 트랜지스터(TFT) 등)(102)를 포함한다. 일 실시예에 있어서, 저장 캐패시터(101) 및 트랜지스터(102)는 소스 라우팅층 상의 금속 트레이스(metal trace)를 통해 연결된다. 공통 전압(Vcom) 라우팅(103)은 저장 캐패시터(101) 및 트랜지스터(102)에 결합된다. 안테나 엘리먼트는 트랜지스터/캐패시터 구조체에 결합되고 아이리스 슬롯 구멍(105) 및 아이리스 슬롯 구멍(105)을 가로질러 위치되는 패치 전극(106)(예컨대, 패치 금속)을 구비한다. 드레인 금속 라우팅 라인(104; drain metal routing line)은 저장 캐패시터(101)에 결합되는 트랜지스터(102)의 드레인 뿐만 아니라 하나 이상의 비어(111; vias)를 이용하여 패치 전극(106)에 결합된다. 일 실시예에 있어서, 소스 및 드레인 양쪽은 동일한 금속층 상에 패터닝되고, 소스 라인은 드라이버 집적 회로에 TFT 소스 단자를 연결하고 드레인 라인은 저장 캐패시터 및 패치에 TFT 드레인 단자를 연결한다.1A illustrates one embodiment of an existing capacitor structure for an RF antenna element. Referring to FIG. 1A , the driving transistor/capacitor structure includes a storage capacitor 101 and a transistor (eg, thin film transistor (TFT)) 102 . In one embodiment, storage capacitor 101 and transistor 102 are connected through metal traces on the source routing layer. Common voltage (Vcom) routing 103 is coupled to storage capacitor 101 and transistor 102 . The antenna element is coupled to the transistor/capacitor structure and has an iris slot hole 105 and a patch electrode 106 (eg, patch metal) positioned across the iris slot hole 105 . A drain metal routing line 104 is coupled to the patch electrode 106 using one or more vias 111 as well as the drain of the transistor 102 coupled to the storage capacitor 101 . In one embodiment, both the source and drain are patterned on the same metal layer, the source line connects the TFT source terminal to the driver integrated circuit and the drain line connects the TFT drain terminal to the storage capacitor and patch.

도 1b는 안테나 엘리먼트 및 구동 트랜지스터/저장 캐패시터 구조체의 레이아웃의 일 실시예를 예시한다. 예시된 배열은 2개가 중첩되도록 드레인 금속 라우팅 라인 아래로 Vcom 라우팅 라인을 확장하는 것에 의해 부가 캐패시턴스를 제공한다. 일 실시예에 있어서, 이들은 그들 금속층 사이의 패시베이션층에 의해 분리된다. 일 실시예에 있어서, 유전체 물질이 패시베이션층으로 이용된다. 일 실시예에 있어서, 2개의 전극 사이의 분리의 양은, 예컨대, 이에 한정되는 것은 아니지만, 유전체 물질에 대한 프로세스 능력, 유전체 물질 특성, TFT 어레이 크기, TFT 어레이 리프레시 주파수와 같은 다수의 것에 의존한다. 0.1-0.3㎛ 두께의 유전체층은 LCD에 일반적으로 이용됨을 주지해야 한다. 이 배열에 의해 제공된 부가 캐패시턴스는 Vcom 라우팅 라인과 드레인 금속 라우팅 라인이 중첩되지 않은 경우보다 구동 트랜지스터/저장 캐패시터 구조체의 저장 캐패시터가 더 작아지도록 한다.1B illustrates one embodiment of a layout of an antenna element and drive transistor/storage capacitor structure. The illustrated arrangement provides additional capacitance by extending the Vcom routing line below the drain metal routing line such that the two overlap. In one embodiment, they are separated by a passivation layer between their metal layers. In one embodiment, a dielectric material is used as the passivation layer. In one embodiment, the amount of separation between the two electrodes depends on a number of things, such as, but not limited to, process capability for the dielectric material, dielectric material properties, TFT array size, TFT array refresh frequency. It should be noted that a 0.1-0.3 mu m thick dielectric layer is commonly used in LCDs. The additional capacitance provided by this arrangement allows the storage capacitor of the drive transistor/storage capacitor structure to be smaller than if the Vcom routing line and the drain metal routing line did not overlap.

도 1b를 참조하면, 구동 트랜지스터/저장 캐패시터 구조체는 저장 캐패시터(115) 및 트랜지스터(102)를 구비한다. 일 실시예에 있어서, 트랜지스터(102)는 TFT이다. 그러나, 대안적인 실시예에 있어서, 트랜지스터(102)는 다른 형태의 구동 트랜지스터이다. 전압 라우팅 라인을 중첩하는 것에 의해 생성된 캐패시턴스 때문에, 저장 캐패시터(115)는, 그 윤곽이 이전의 저장 캐패시터 영역(112)으로서 도 1b에 제공되는, 도 1a의 저장 캐패시터(101)보다 작다.Referring to FIG. 1B , the driving transistor/storage capacitor structure includes a storage capacitor 115 and a transistor 102 . In one embodiment, transistor 102 is a TFT. However, in an alternative embodiment, transistor 102 is another type of drive transistor. Because of the capacitance created by overlapping the voltage routing lines, the storage capacitor 115 is smaller than the storage capacitor 101 of FIG. 1A , the outline of which is presented in FIG. 1B as the previous storage capacitor region 112 .

구동 트랜지스터/저장 캐패시터 구조체는 Vcom 라우팅 라인(113)에 결합된다. Vcom 라우팅 라인(113)은 드레인 금속 라우팅 라인(104) 아래에서 주행되고 하나 이상의 비어(111)를 이용하여 패치 전극(106)에 대한 그 연결에 대해 드레인 금속 라인(104)을 따르는 금속 트레이스(metal trace)이다. 따라서, Vcom 라우팅 라인(113)은 구동 트랜지스터/스토리지 캐패시터 구조로부터 패치 전극(예컨대, 패치 금속)(106)에 대한 그 연결까지 드레인 금속 라우팅 라인(104)과 중첩된다. 대안적인 실시예에 있어서, Vcom 금속 라우팅 라인(113)은 드레인 금속 라우팅 라인(104) 위에 있다. 상기한 바와 같이, 전압 라우팅 라인의 중첩은 부가 캐패시턴스를 제공하고, 이는 저장 캐패시터(115)가 도 1a에 도시된 바와 같은 전통적인 저장 캐패시턴스보다 작을 수 있음을 의미한다.A drive transistor/storage capacitor structure is coupled to the Vcom routing line 113. Vcom routing line 113 is a metal trace that runs underneath drain metal routing line 104 and follows drain metal line 104 for its connection to patch electrode 106 using one or more vias 111. trace). Accordingly, Vcom routing line 113 overlaps drain metal routing line 104 from the driving transistor/storage capacitor structure to its connection to patch electrode (eg patch metal) 106 . In an alternative embodiment, the Vcom metal routing line 113 is above the drain metal routing line 104. As noted above, the overlapping of the voltage routing lines provides additional capacitance, which means that the storage capacitor 115 can be smaller than the traditional storage capacitance as shown in FIG. 1A.

도 1c는 드레인 금속 라우팅 아래로 Vcom 라우팅 라인을 확장하고 패치 전극 아래의 드레인 금속과 Vcom 금속 사이에 부가 캐패시턴스를 형성하는 것에 의해 부가 캐패시턴스를 제공하는 다른 배열을 예시한다.1C illustrates another arrangement for providing additional capacitance by extending the Vcom routing line below the drain metal routing and forming an additional capacitance between the drain metal and the Vcom metal under the patch electrode.

도 1c를 참조하면, 구동 트랜지스터/저장 캐패시터 구조체는 캐패시터(116) 및 트랜지스터(102)(예컨대, TFT)를 구비한다. 전압 라우팅 라인을 중첩시키고 전극(106) 아래의 드레인 금속과 Vcom 금속 사이에 캐패시턴스를 형성하는 것에 의해 제공된 부가 캐패시턴스 때문에, 저장 캐패시터(116)는, 그 윤곽이 이전의 저장 캐패시터 영역(112)으로 도시되는, 도 1a의 저장 캐패시터(101)보다 작을 수 있다.Referring to FIG. 1C , the driving transistor/storage capacitor structure includes a capacitor 116 and a transistor 102 (eg, TFT). Because of the additional capacitance provided by overlapping the voltage routing line and forming a capacitance between the drain metal and the Vcom metal under electrode 106, storage capacitor 116, whose outline is shown in the previous storage capacitor region 112, , which may be smaller than the storage capacitor 101 of FIG. 1A.

구동 트랜지스터/저장 캐패시터 구조체는 Vcom 라우팅 라인(113)에 결합된다. Vcom 금속(113)은 도 1b에서와 같이 드레인 금속(104)과 중첩되고, 양쪽은 패치 전극(106)으로 이어진다. 드레인 금속 라우팅 라인(104)은 하나 이상의 비어(120)를 이용하여 패치 전극(106)에 결합된다.A drive transistor/storage capacitor structure is coupled to the Vcom routing line 113. The Vcom metal 113 overlaps the drain metal 104 as shown in FIG. 1B, and both sides lead to the patch electrode 106. Drain metal routing line 104 is coupled to patch electrode 106 using one or more vias 120 .

드레인 금속 라우팅 라인(104)은 드레인 금속(122)에 결합된다. 드레인 금속(122)은 패치 전극(106)에 연결되는 드레인 금속의 영역보다 크다. 일 실시예에 있어서, Vcom 금속(121)은 드레인 금속(122)보다 크고 그 측면을 넘어 연장되며, Vcom 금속(121)과 드레인 금속(122) 사이에 캐패시턴스를 형성한다. 그럼에도 불구하고, 드레인 금속(122)과 Vcom 금속(121)은 매우 작은 영역이라도 점유하는 것에 의해 캐패시턴스를 형성할 것이다. 이 경우, 캐패시턴스는 매우 작을 것이다. 원하는 캐패시턴스를 얻기 위해, TFT 어레이 파라미터가 구성되고, 설계에 따라 예컨대 10×10㎛에서 600×600㎛까지 다양할 수 있다. 일 실시예에 있어서, Vcom 금속(121)과 드레인 금속(122) 사이의 중첩의 크기(예컨대, 폭)는 전극의 외부보다 전극 아래에서 더 크다. Vcom 금속(121)과 드레인 금속(122)의 중첩에 기인하는 패치 전극(106) 아래의 캐패시턴스는 공통 전압 금속층(121) 및 드레인 금속층(122)의 크기 중 하나 또는 양쪽을 조정하는 것에 의해 조정될 수 있다.Drain metal routing line 104 is coupled to drain metal 122 . The drain metal 122 is larger than the area of the drain metal connected to the patch electrode 106 . In one embodiment, Vcom metal 121 is larger than drain metal 122 and extends beyond its side, forming a capacitance between Vcom metal 121 and drain metal 122 . Nevertheless, drain metal 122 and Vcom metal 121 will form capacitance by occupying even a very small area. In this case, the capacitance will be very small. To obtain the desired capacitance, the TFT array parameters are configured and can vary, for example, from 10×10 μm to 600×600 μm depending on the design. In one embodiment, the amount (eg, width) of overlap between Vcom metal 121 and drain metal 122 is greater below the electrode than outside of the electrode. The capacitance under patch electrode 106 due to the overlap of Vcom metal 121 and drain metal 122 can be tuned by adjusting one or both of the sizes of common voltage metal layer 121 and drain metal layer 122. there is.

일 실시예에 있어서, 하나의 안테나 엘리먼트에 대한 구동 트랜지스터(예컨대, TFT)는 안테나 엘리먼트의 전극(예컨대, 패치 전극) 아래에 위치되는 반면, 하나의 안테나 엘리먼트에 대한 저장 캐패시터는 전극 영역 외부에 남겨진다. 즉, 직접 매트릭스 구동 제어 시스템(direct matrix drive control system)의 일부인 TFT를 갖는 것과 같은 안테나 엘리먼트를 제어하기 위해 이용되는 트랜지스터는 패치 전극 영역에 배치된다. 이는 라우팅을 위해 활용가능한 영역의 증가를 초래한다.In one embodiment, the driving transistor (eg TFT) for one antenna element is located below the electrode (eg patch electrode) of the antenna element, while the storage capacitor for one antenna element is left outside the electrode area. lose That is, transistors used to control antenna elements, such as those with TFTs that are part of a direct matrix drive control system, are disposed in the patch electrode area. This results in an increase in the usable area for routing.

도 2a는 전극 영역(예컨대, 패치 전극 영역)에 위치된 구동 트랜지스터를 갖는 안테나 엘리먼트를 갖춘 안테나 개구면의 일부의 일 실시예를 예시한다. 도 2a를 참조하면, 저장 캐패시터(201)는 비어(204)를 이용하여 드레인 금속 라우팅 라인(210)을 매개로 패치 전극(206)에 결합된다. 트랜지스터(202)(예컨대, TFT)는, 아이리스 슬롯 구멍(205) 위에 위치되는, 패치 전극(206)에 의해 점유된 영역에 배치된다.2A illustrates one embodiment of a portion of an antenna aperture with an antenna element having a driving transistor located in an electrode area (eg, a patch electrode area). Referring to FIG. 2A , storage capacitor 201 is coupled to patch electrode 206 via drain metal routing line 210 using via 204 . A transistor 202 (eg TFT) is disposed in the area occupied by the patch electrode 206, which is located above the iris slot hole 205.

일 실시예에 있어서, 패치 전극(206)은 패치 및 패치 기판을 갖춘 패치 구조체의 일부이고, 트랜지스터(202)는 패치 전극(206) 아래에 형성되고 패치 기판과 패치 구조체에 부착된 패치 금속층 사이에 존재한다.In one embodiment, the patch electrode 206 is part of a patch structure having a patch and a patch substrate, and the transistor 202 is formed below the patch electrode 206 and between the patch substrate and the patch metal layer attached to the patch structure. exist.

트랜지스터(202)는 안테나 엘리먼트용 구동 트랜지스터의 다음 행의 전극 연결부(211; electrode connections) 및 안테나 엘리먼트용 구동 트랜지스터의 이전 행의 전극 연결부(212)에 결합된다.The transistor 202 is coupled to electrode connections 211 of the next row of driving transistors for the antenna element and electrode connections 212 of the previous row of driving transistors for the antenna element.

일 실시예에 있어서, 구동 트랜지스터 및 저장 캐패시터 양쪽은 전극 영역(예컨대, 패치 전극 영역)으로 이동된다. 도 2b는 전극 영역(예컨대, 패치 전극 영역)에 위치된 구동 트랜지스터 및 저장 캐패시터를 갖는 안테나 엘리먼트의 일 실시예를 예시한다. 도 2b를 참조하면, 패치 전극(206)은 아이리스 슬롯 구멍(205) 위에 위치된다. 구동 트랜지스터(222)(예컨대, TFT)는 저장 캐패시터(221)와 함께 패치 전극(206)의 영역 내에 있다. 일 실시예에 있어서, 구동 트랜지스터(222) 및 저장 캐패시터(221) 양쪽은 패치 전극(206) 아래에 위치된다. 일 실시예에 있어서, 패치 전극(206)은 패치 및 패치 기판을 갖춘 패치 구조체의 일부이고, 구동 트랜지스터(222) 및 저장 캐패시터(221)는 패치 전극(206) 아래에 형성되고 패치 기판과 패치에 부착된 패치 금속층 사이에 존재한다.In one embodiment, both the drive transistor and storage capacitor are moved to an electrode area (eg, a patch electrode area). 2B illustrates one embodiment of an antenna element having a drive transistor and a storage capacitor located in an electrode area (eg, a patch electrode area). Referring to FIG. 2B , a patch electrode 206 is positioned over the iris slot hole 205 . A driving transistor 222 (eg, TFT) is in the area of the patch electrode 206 along with a storage capacitor 221 . In one embodiment, both drive transistor 222 and storage capacitor 221 are located below patch electrode 206 . In one embodiment, the patch electrode 206 is part of a patch structure having a patch and a patch substrate, and a driving transistor 222 and a storage capacitor 221 are formed under the patch electrode 206 and are connected to the patch substrate and the patch. It exists between the attached patch metal layers.

Vcom 금속(225)은 저장 캐패시터(221)에 결합된다. 드레인 금속(226)은 비어(214)를 이용하여 패치 전극(206)에 저장 캐패시터(221)를 결합한다.Vcom metal 225 is coupled to storage capacitor 221. Drain metal 226 couples storage capacitor 221 to patch electrode 206 using via 214 .

트랜지스터(222) 및 패치 전극(206)은 패시베이션층(도 2b에는 도시되지 않았음)을 이용하여 분리된다. 도 2c는 도 2b의 측단면도이다. 전기적 연결부(211)는 트랜지스터(222)용 소스 전극 및 게이트 전극을 포함한다. 소스 전극은 도 2c의 패시베이션층(245, 246) 사이에 있고, 패시베이션층(245)은 게이트 절연층(gate insulator layer)이다. 일 실시예에 있어서, 트랜지스터(222)의 활성 영역(예컨대, a-Si)은 도 2c에는 도시되지 않았지만, 패시베이션층(245 및 246) 사이에 있을 것이다. 패시베이션층(245)은 패치 전극(206)으로부터 트랜지스터(222)(예컨대, TFT) 관련 층을 분리하는 유전체 물질이다.Transistor 222 and patch electrode 206 are separated using a passivation layer (not shown in FIG. 2B). Figure 2c is a cross-sectional side view of Figure 2b. The electrical connection part 211 includes a source electrode and a gate electrode for the transistor 222 . The source electrode is between the passivation layers 245 and 246 of FIG. 2C, and the passivation layer 245 is a gate insulator layer. In one embodiment, the active region (eg, a-Si) of transistor 222, not shown in FIG. 2C, will be between passivation layers 245 and 246. Passivation layer 245 is a dielectric material that separates the transistor 222 (eg, TFT) related layer from the patch electrode 206 .

일 실시예에 있어서, 하나의 안테나 엘리먼트용 구동 트랜지스터 및 제1 저장 캐패시터는 안테나 엘리먼트의 전극 아래에 위치되는 반면, 안테나 엘리먼트용 제2 저장 캐패시터는 안테나 엘리먼트의 전극의 외부에 위치된다. 제1 및 제2 저장 캐패시터는 구동 트랜지스터에 대한 캐패시턴스를 제공한다.In one embodiment, the drive transistor for one antenna element and the first storage capacitor are located below the electrode of the antenna element, while the second storage capacitor for the antenna element is located outside the electrode of the antenna element. The first and second storage capacitors provide capacitance to the driving transistor.

도 2d는 전극 영역(예컨대, 패치 전극 영역)으로 이동된 구동 트랜지스터 및 저장 캐패시터의 일부의 일 실시예를 예시한다. 도 2d를 참조하면, 저장 캐패시터-2(261)는, 아이리스 슬롯 구멍(205) 위에 위치되는, 패치 전극(206)에 드레인 금속(210)을 매개로 결합된다. 구동 트랜지스터(222)(예컨대, TFT) 및 저장 캐패시터-1(221)은 패치 전극(206)의 영역에 위치된다. 일 실시예에 있어서, 패치 전극(206)은 패치 및 패치 기판을 갖춘 패치 구조체의 일부이고, 구동 트랜지스터(222) 및 저장 캐패시터-1(221)은 패치 전극(206) 아래에 형성되고 패치 기판과 패치 기판에 부착된 패치 금속층 사이에 존재하는 한편, 저장 캐패시터-2(261)는 패치 전극(206)의 영역의 외부에 있다.2D illustrates one embodiment of a portion of a drive transistor and storage capacitor moved to an electrode area (eg, a patch electrode area). Referring to FIG. 2D , the storage capacitor-2 (261) is coupled to the patch electrode 206, which is positioned over the iris slot hole 205, via a drain metal 210. A driving transistor 222 (eg, TFT) and a storage capacitor-1 (221) are located in the region of the patch electrode 206. In one embodiment, the patch electrode 206 is a part of a patch structure having a patch and a patch substrate, and the driving transistor 222 and the storage capacitor-1 221 are formed under the patch electrode 206 and are formed under the patch substrate and the patch substrate. While present between the patch metal layers attached to the patch substrate, the storage capacitor-2 (261) is outside the area of the patch electrode (206).

Vcom 금속(225)은 저장 캐패시터-1(221)에 연결되고 드레인 금속(226)은 하나 이상의 비어(214)를 이용하여 패치 전극(206)에 결합된다. Vcom 금속(225)은 또한 안테나 엘리먼트용 구동 트랜지스터의 다음 행의 Vcom에 대한 전기적 연결부(231) 및 안테나 엘리먼트용 구동 트랜지스터의 이전 행의 Vcom에 대한 전기적 연결부(232)에 결합된다. 트랜지스터(222)는 안테나 엘리먼트용 구동 트랜지스터의 다음 행의 소스 및 게이트에 대한 전기적 연결부(211) 및 안테나 엘리먼트용 구동 트랜지스터의 이전 행의 소스 및 게이트에 대한 전기적 연결부(212)에 결합된다.Vcom metal 225 is coupled to storage capacitor-1 (221) and drain metal 226 is coupled to patch electrode 206 using one or more vias 214. Vcom metal 225 is also coupled to electrical connection 231 to Vcom of the next row of drive transistors for the antenna element and to electrical connection 232 to Vcom of the previous row of drive transistors for the antenna element. Transistor 222 is coupled to electrical connection 211 to the source and gate of the next row of driving transistors for the antenna element and to electrical connection 212 to the source and gate of the previous row of driving transistors for the antenna element.

여기서 설명된 기술은 성능 저하를 야기시키는 것 없이 RF 엘리먼트를 통한 라우팅 트레이스(routing traces)를 허용하는 구조체를 생성하는 것에 의해 트레이스를 라우팅하기 위해 이전에 이용되지 않았던 공간을 이용한다. 일 실시예에 있어서, 병렬 라우팅 트레이스(parallel routing traces)는 RF 안테나 성능을 저하시키는 것 없이 전기 트레이스를 라우팅하기 위한 다른 활용가능한 영역을 증가시키기 위해 이용될 수 있다.The techniques described herein exploit previously unused space for routing traces by creating structures that allow routing traces through RF elements without causing performance degradation. In one embodiment, parallel routing traces can be used to increase the other usable area for routing electrical traces without degrading RF antenna performance.

일 실시예에 있어서, 전기 트레이스를 라우팅하기 위한 활용가능한 영역은, RF 안테나 성능을 저하시키는 것 없이, RF 안테나 엘리먼트 영역과 같이, 이전의 활용불가능하거나 금지된 영역이었던 안테나(예컨대, RF 메타물질 안테나)의 개별 RF 안테나 엘리먼트에 이용된 영역을 재할당하는 것에 의해 증가된다. 즉, 이전에 트레이스를 라우팅하기 위해 이용되지 않은 공간이 RF 엘리먼트를 통해 트레이스를 라우팅하는 것을 허용하는 구조체를 생성하는 것에 의해 이용될 수 있다.In one embodiment, the usable area for routing electrical traces is an antenna that was previously unavailable or forbidden area, such as an RF antenna element area (e.g., an RF metamaterial antenna), without degrading RF antenna performance. ) is increased by reallocating the used area to individual RF antenna elements. That is, space not previously used for routing traces may be used by creating structures that allow routing traces through RF elements.

예컨대, 전기 트레이스를 라우팅하기 위해 활용가능한 영역은:For example, areas available for routing electrical traces are:

1) RF 엘리먼트의 장축을 따라 RF 안테나 엘리먼트를 통해 라우팅 트레이스 구조체를 배치하는 것;1) placing a routing trace structure through the RF antenna element along the long axis of the RF element;

2) 예컨대, 기생 캐패시턴스의 금속층 사이의 거리를 증가시키고 및/또는 기생 캐패시턴스의 유전체 물질의 유전율을 변경시키는 것에 의해 라우팅 구조체로 패치 전극의 기생 캐패시턴스를 감소시키는 것;2) reducing the parasitic capacitance of the patch electrode with a routing structure, eg, by increasing the distance between the metal layers of the parasitic capacitance and/or changing the permittivity of the dielectric material of the parasitic capacitance;

3) 라우팅을 가능하게 하기 위해 패치 전극에 대한 연결을 변경하는 것; 및/또는3) changing the connection to the patch electrode to enable routing; and/or

4) RF 엘리먼트를 통한 라우팅을 지원하기 위해 부가 금속층을 부가하는 것;중 하나 이상에 의해 증가한다.4) adding an additional metal layer to support routing through the RF element;

도 3a 및 도 3b는 장축(major axis)을 따라 병렬 라우팅 트레이스를 갖는 RF 엘리먼트의 예를 예시한다. 일 실시예에 있어서, 장축은 아이리스 슬롯 구멍을 통한 축이다. 일 실시예에 있어서, 트레이스는 장축에 관하여 대칭이다. 일 실시예에 있어서, 트레이스는 게이트 금속층에 있다. 대안적인 실시예에 있어서, 트레이스는 소스 금속층에 있거나 게이트 및 소스 금속층 양쪽에 있다.3A and 3B illustrate an example of an RF element with parallel routing traces along a major axis. In one embodiment, the long axis is the axis through the iris slot hole. In one embodiment, the traces are symmetric about their long axis. In one embodiment, the trace is in the gate metal layer. In an alternative embodiment, the trace is in the source metal layer or in both the gate and source metal layers.

도 3a를 참조하면, 아이리스 슬롯 구멍(301)은 아이리스 슬롯 구멍(301)의 더 긴 부분을 따라 연장되는 축(310)을 갖는다. 라우팅 트레이스(312)는 구동 트랜지스터(예컨대, TFT) 사이에서 라우팅을 제공하고 아이리스 구멍(301)의 긴 축에 평행하게 주행한다. 이는 하나 이상의 비어(304)를 이용하여 패치 전극에 결합되는 드레인 금속 전압의 라우팅(311)을 방지하지는 않는다.Referring to FIG. 3A , the iris slot hole 301 has an axis 310 extending along a longer portion of the iris slot hole 301 . Routing trace 312 provides routing between drive transistors (eg TFTs) and runs parallel to the long axis of iris hole 301 . This does not prevent routing 311 of the drain metal voltage coupled to the patch electrode using one or more vias 304.

도 3b는 도 3a의 병렬 라우팅 트레이스를 갖는 RF 엘리먼트의 단면도를 나타낸다. 단면도는 도 3a에 도시된 A-A' 축을 따라 취해진다. 도 3b를 참조하면, 패치 전극(302)이 패시베이션층(332) 및 패시베이션층(333, 334)으로 둘러싸여져 도시된다. 패시베이션층(333 및 334) 사이에는 (도 3a에 도시된 바와 같이) 하나 이상의 비어(304)를 이용하여 패치 전극(302)에 드레인 전압을 라우팅하는 패치에 대한 라우팅(311)이 있다. 트랜지스터 사이의 라우팅 라인(312)과 함께 패시베이션층(333, 334)이 패치 유리(320)에 부착된다. 즉, 여러 안테나 엘리먼트의 구동 트랜지스터 사이에서 주행되는 라우팅 라인(312)은 패치 유리(320)에 부착되고 패치 유리(320)와 패치 전극(302) 사이에 위치된다. 일 실시예에 있어서, 하나 이상의 라우팅 라인(312)은 적어도 하나의 RF 엘리먼트의 장축에 관하여 대칭인 평행한 금속 라우팅 라인을 구비한다. 일 실시예에 있어서, 라우팅(312, 311)은 캐패시터의 전극이고 패시베이션층(334)은 그들을 분리하는 유전체이다.FIG. 3B shows a cross-sectional view of the RF element with the parallel routing traces of FIG. 3A. A cross-sectional view is taken along the A-A' axis shown in FIG. 3A. Referring to FIG. 3B , a patch electrode 302 is shown surrounded by a passivation layer 332 and passivation layers 333 and 334 . Between the passivation layers 333 and 334 is a routing 311 to the patch that routes the drain voltage to the patch electrode 302 using one or more vias 304 (as shown in FIG. 3A). Passivation layers 333 and 334 are attached to the patch glass 320 along with routing lines 312 between the transistors. That is, the routing line 312 running between the driving transistors of the various antenna elements is attached to the patch glass 320 and positioned between the patch glass 320 and the patch electrode 302 . In one embodiment, the one or more routing lines 312 include parallel metal routing lines that are symmetric about the long axis of the at least one RF element. In one embodiment, routings 312 and 311 are electrodes of capacitors and passivation layer 334 is a dielectric separating them.

또한 도 3b에는 아이리스 유리(321)에 부착된 아이리스 금속(322)을 갖는 아 유리(321)가 도시된다. 아이리스 금속(322)은 패시베이션층(330, 331)에 의해 덮인다.Also shown in FIG. 3B is a sub-glass 321 having an iris metal 322 attached to the iris glass 321 . Iris metal 322 is covered by passivation layers 330 and 331 .

대안적인 실시예에 있어서, 안테나 엘리먼트는 패치 대신 아이리스 슬롯 구멍(301) 위에 튜닝가능 유전체 장치를 포함한다. 이러한 경우, 라우팅(312)은 안테나 개구면에서 다른 안테나 엘리먼트를 제어하거나 구동하는 트랜지스터(예컨대, PMOS, GaAs 등) 사이에 있다.In an alternative embodiment, the antenna element includes a tunable dielectric device over the iris slot hole 301 instead of a patch. In this case, routing 312 is between transistors (eg, PMOS, GaAs, etc.) that control or drive other antenna elements in the antenna aperture.

일 실시예에 있어서, 라우팅 패시베이션의 유전율 및 층 두께는 라우팅 라인(312)과 패치 전극(302)과 같은 라우팅 라인 사이의 기생 캐패시턴스를 감소시키기 위해 변경될 수 있다. 일 실시예에 있어서, 패시베이션층(333, 334)의 두께는 기생 캐패시턴스를 감소시키기 위해 증가된다(예컨대, 5-10 미크론). 일 실시예에 있어서, 패시베이션의 유전율은 기생 캐패시턴스를 감소시키기 위해 감소된다(예컨대, 0.2-.03). 재료는 또한 실리콘 다이옥사이드(Silicon Dioxide), 실리콘 옥시나이트라이드(Silicon OxyNitride), 유기물(예컨대, 폴리이미드) 등으로 변경될 수 있다.In one embodiment, the dielectric constant and layer thickness of the routing passivation may be varied to reduce parasitic capacitance between routing lines 312 and routing lines, such as patch electrodes 302. In one embodiment, the thickness of passivation layers 333 and 334 is increased to reduce parasitic capacitance (eg, 5-10 microns). In one embodiment, the permittivity of the passivation is reduced to reduce parasitic capacitance (eg, 0.2-.03). The material may also be changed to Silicon Dioxide, Silicon OxyNitride, organic (eg, polyimide), and the like.

일 실시예에 있어서, 새로운 금속층이 패치 유리와 게이트 금속층 사이에 부가된다. 더욱이, 새로운 패시베이션층이 또한 새로운 금속층과 게이트 금속층 사이에 부가된다. 이 증가된 패시베이션층 스택은 패치 전극과 라우팅 라인 사이의 기생 용량을 감소시킨다.In one embodiment, a new metal layer is added between the patch glass and the gate metal layer. Moreover, a new passivation layer is also added between the new metal layer and the gate metal layer. This increased passivation layer stack reduces the parasitic capacitance between the patch electrode and the routing line.

도 3c는 새로운 금속층과 부가된 패시베이션층의 이용 예를 예시한다. 안테나 엘리먼트의 구동 트랜지스터(예컨대, TFT) 사이의 라우팅(340)은 새로운 금속층 상에서 야기된다. 라우팅을 위한 새로운 금속층(340) 및 패시베이션층(335)이 게이트 금속층(도 3b의 312) 아래에 부가된다. 새로운 패시베이션층(335)이 TFT들 사이에서 라우팅을 위해 라우팅층(340) 위에 도시되어 있는 반면, 라우팅 패시베이션층(333)과 패시베이션층(334)은 패시베이션층(335)의 상부 상에 있다. 새로운 패시베이션 층(335)은 패치 전극(302)과 금속 라우팅 라인 사이의 기생 캐패시턴스를 감소시키기 위해 패치 전극(302)과 금속 라우팅 라인 사이에서 유전체로서 동작한다.3C illustrates an example of the use of a new metal layer and an added passivation layer. The routing 340 between the driving transistors (eg TFTs) of the antenna elements is caused on the new metal layer. A new metal layer 340 for routing and a passivation layer 335 are added below the gate metal layer (312 in FIG. 3B). A new passivation layer 335 is shown above routing layer 340 for routing between the TFTs, while routing passivation layer 333 and passivation layer 334 are on top of passivation layer 335. The new passivation layer 335 acts as a dielectric between the patch electrode 302 and the metal routing line to reduce the parasitic capacitance between the patch electrode 302 and the metal routing line.

일 실시예에 있어서, 패치 전극은 아이리스 슬롯 구멍의 영역의 외부의 패치 전극에 드레인 금속을 결합하는 비어를 이동시키기 위해 아이리스 슬롯 구멍 외부로 연장될 수 있다. 일 실시예에 있어서, 라우팅 라인을 위한 트레이스 폭은 기생 캐패시턴스를 감소시키기 위해 패치 전극의 영역에서 얇아진다. 안테나 엘리먼트의 동작에 해롭게 영향을 미치는 곳에 대한 저항을 증가시키지 않게 하기 위해 얇게하는 것이 행해질 수 있다.In one embodiment, the patch electrode may extend out of the iris slot hole to move the via coupling the drain metal to the patch electrode outside of the region of the iris slot hole. In one embodiment, the trace width for the routing line is thinned in the area of the patch electrode to reduce parasitic capacitance. Thinning may be done to avoid increasing the resistance where it detrimentally affects the operation of the antenna element.

도 4는 패치 전극이 아이리스 슬롯 구멍 외부로 연장된 예를 예시한다. 도 4를 참조하면, 패치 전극(403)은 패치 전극(403)에 라우팅(311)을 결합하는 비어(402)로 아이리스 슬롯 구멍(301)를 지나 연장되는 연장부(extension)를 포함한다. 패치 전극(302)을 위한 영역의 외부로 비어(402)를 이동시키는 것은 기생 캐패시턴스를 감소시킨다.4 illustrates an example in which the patch electrode extends out of the iris slot hole. Referring to FIG. 4 , the patch electrode 403 includes an extension extending past the iris slot hole 301 to the via 402 coupling the routing 311 to the patch electrode 403 . Moving the via 402 out of the area for the patch electrode 302 reduces the parasitic capacitance.

일 실시예에 있어서, 구동 트랜지스터/저장 캐패시터 구조체에 대한 배선 라우팅이 도 1a 내지 도 1c의 설계와 비교하여 수정된다. 일 실시예에 있어서, 수정은 구동 트랜지스터 박스(예컨대, TFT)를 포함하고 구조체의 게이트, 소스, Vcom 및 드레인 라우팅의 배치를 향상시키기 위해 근처 RF 안테나 엘리먼트의 위치 및 회전을 기초로 한다. 이러한 설계는 소스 및 게이트 라인이 구동 트랜지스터 박스에 들어가고 나가는 방향(트랜지스터 및 필요한 경우 저장 캐패시터를 위해 잡아 둔 영역)과, 트랜지스터 박스 내에서 TFT의 위치와 회전, 및 트랜지스터 박스로부터 드레인의 출구의 방향에 의해 현재 기술 상태와는 다르다. 일 실시예에 있어서, 트랜지스터 박스는 로컬 RF 엘리먼트 기하학적 구조에 관하여 연결 위치를 개선하고 잠재적으로 최적화하도록 회전된다.In one embodiment, wiring routing for the drive transistor/storage capacitor structure is modified compared to the design of FIGS. 1A-1C. In one embodiment, the modifications are based on positioning and rotation of nearby RF antenna elements to improve the placement of gate, source, Vcom and drain routing of the structure including the drive transistor box (eg TFT). This design depends on the direction of the source and gate lines entering and exiting the drive transistor box (region reserved for the transistor and, if necessary, the storage capacitor), the position and rotation of the TFT within the transistor box, and the direction of the exit of the drain from the transistor box. different from the current state of technology. In one embodiment, the transistor box is rotated to improve and potentially optimize connection locations with respect to local RF element geometry.

일 실시예에 있어서, 구동 트랜지스터/저장 캐패시터 구조체로부터의 드레인 라우팅은 구조체로부터 다수 방향으로 나온다. 일 실시예에 있어서, 구동 트랜지스터/저장 캐패시터 구조체로부터의 드레인 라우팅은 안테나 엘리먼트의 여러 링 상의 RF 엘리먼트를 연결하기 위해 나온다. 안테나 링의 예가 이하 더욱 상세히 설명된다. 링은 더 큰 반경 또는 더 작은 반경을 갖는 링일 수 있다.In one embodiment, drain routing from the drive transistor/storage capacitor structure emerges in multiple directions from the structure. In one embodiment, drain routing from the drive transistor/storage capacitor structure comes out to connect the RF elements on the various rings of antenna elements. An example of an antenna ring is described in more detail below. The ring may be a ring with a larger radius or a smaller radius.

일 실시예에 있어서, 드레인 라인은 몇몇 기생 캐패시턴스를 부가하는 게이트 라인과 교차할 수 있다. 일 실시예에 있어서, 구동 트랜지스터/저장 캐패시터 구조체로부터의 드레인 라우팅은 소스 라인 반대편의 구조체를 빠져나간다. 일 실시예에 있어서, 알고리즘이 연결될 드레인 위치를 선택하기 위해 이용된다.In one embodiment, the drain line may intersect the gate line adding some parasitic capacitance. In one embodiment, drain routing from the drive transistor/storage capacitor structure exits the structure opposite the source line. In one embodiment, an algorithm is used to select the drain location to be connected.

도 5a는 매트릭스 구동 제어 시스템 및 저장 캐패시터의 일부로서 구동 트랜지스터(예컨대, TFT)를 포함하는 구조체의 일 실시예를 예시한다. 도 5a를 참조하면, 트랜지스터(510)(예컨대, TFT)는 하부 플레이트(520) 및 상부 플레이트(521)를 포함하는 저장 캐패시터(500)와 함께 위치된다. 게이트(501) 및 소스(502)는 트랜지스터(510) 및 저장 캐패시터(500)에 결합된다. 일 실시예에 있어서, 저장 캐패시터(500)는 드레인 단자(503)를 포함한다. 저장 캐패시터(500)는 Vcom(530)에 결합된다.5A illustrates one embodiment of a structure that includes a drive transistor (eg, TFT) as part of a matrix drive control system and a storage capacitor. Referring to FIG. 5A , a transistor 510 (eg, TFT) is positioned with a storage capacitor 500 comprising a bottom plate 520 and a top plate 521 . Gate 501 and source 502 are coupled to transistor 510 and storage capacitor 500 . In one embodiment, storage capacitor 500 includes a drain terminal 503 . Storage capacitor 500 is coupled to Vcom (530).

일 실시예에 있어서, 안테나는 복수의 RF 방사 안테나 엘리먼트(예컨대, 메타물질 안테나 엘리먼트) 및 복수의 RF 방사 안테나 엘리먼트에 결합된 복수의 구조체를 구비한다. 각 구조체는 복수의 안테나 엘리먼트를 구동시키기 위해 저장 캐패시터에 결합된 구동 트랜지스터(예컨대, TFT)를 갖는다. 일 실시예에 있어서, 복수의 구조체의 각 구조체는 복수의 드레인 단자를 구비한다.In one embodiment, the antenna includes a plurality of RF radiating antenna elements (eg, metamaterial antenna elements) and a plurality of structures coupled to the plurality of RF radiating antenna elements. Each structure has a driving transistor (eg TFT) coupled to a storage capacitor to drive a plurality of antenna elements. In one embodiment, each structure of the plurality of structures includes a plurality of drain terminals.

도 5b는 다수 드레인 연결을 갖는 구동 트랜지스터/저장 캐패시터 구조의 구조체를 예시한다. 도 5b를 참조하면, 게이트(501) 및 소스(502)는 트랜지스터(510)(예컨대, TFT 등) 및 저장 캐패시터(500)에 결합된다. 일 실시예에 있어서, 저장 캐패시터(500)는 저장 캐패시터(500)를 빠져나가는 3개의 드레인 단자(540)를 포함한다. 드레인 단자(540)의 각 드레인 단자는 RF 안테나 엘리먼트에 결합될 수 있다. 저장 캐패시터(500)는 Vcom(530)에 결합된다.5B illustrates the structure of a drive transistor/storage capacitor structure with multiple drain connections. Referring to FIG. 5B , gate 501 and source 502 are coupled to transistor 510 (eg, TFT, etc.) and storage capacitor 500 . In one embodiment, storage capacitor 500 includes three drain terminals 540 exiting storage capacitor 500 . Each drain terminal of drain terminal 540 may be coupled to an RF antenna element. Storage capacitor 500 is coupled to Vcom (530).

일 실시예에 있어서, 구동 트랜지스터/저장 캐패시터 구조에 있어서, 드레인 라인이 게이트 및 Vcom 금속 라인의 왼쪽으로 저장 캐패시터를 빠져나가도록 게이트 금속 라인과 소스 금속 라인의 위치가 교환된다. 일 실시예에 있어서, 이는 드레인 라인이 소스 금속 라인과 교차하는 것 없이 야기된다.In one embodiment, in the driving transistor/storage capacitor structure, the positions of the gate metal line and the source metal line are swapped such that the drain line exits the storage capacitor to the left of the gate and Vcom metal lines. In one embodiment, this is done without the drain line intersecting the source metal line.

도 5c는 역 드레인 및 게이트 위치를 갖춘 구동 트랜지스터/저장 캐패시터 구조체의 일 실시예를 예시한다. 도 5c를 참조하면, 드레인 단자(553)는 드레인 상의 전압이 게이트 신호와 교차하지 않도록 게이트 신호(551)의 왼쪽에 위치된다. 이는 안테나 엘리먼트와 게이트 및 소스 라인의 레이아웃에 의존하는 라우팅에 이용될 다수 구성을 허용한다.5C illustrates one embodiment of a drive transistor/storage capacitor structure with reversed drain and gate locations. Referring to FIG. 5C, the drain terminal 553 is located to the left of the gate signal 551 such that the voltage on the drain does not cross the gate signal. This allows multiple configurations to be used for routing depending on the layout of the antenna elements and gate and source lines.

라우팅 라인의 배치를 기초로, RF 안테나 엘리먼트에 대한 저장 캐패시터를 회전시키는 것이 유리할 수 있다. 이는 라우팅을 단순화할 수 있다. 일 실시예에 있어서, 구동 트랜지스터/저장 캐패시터 구조체는 바람직한 라우팅 방향을 더 잘 받아들이고 라우팅 배치 알고리즘을 단순화하기 위해 상기한 도면에서의 위치와 비교하여 회전된다. 일 실시예에 있어서, 구동 트랜지스터/저장 캐패시터 구조체의 라우팅 라인을 위한 하나 이상의 연결 위치는 엘리먼트의 로컬 링에 대한 접선(tangent)에 따라 주행하는 라우팅과 정렬되도록 회전된다. 일 실시예에 있어서, 구동 트랜지스터/저장 캐패시터 구조체의 라우팅 라인을 위한 하나 이상의 연결부는 엘리먼트의 로컬 링의 접선을 가로질러 주행하는 라우팅과 정렬되도록 회전된다.Based on the placement of the routing line, it may be advantageous to rotate the storage capacitor for the RF antenna element. This can simplify routing. In one embodiment, the drive transistor/storage capacitor structure is rotated relative to its position in the figure above to better accommodate the preferred routing direction and to simplify the routing placement algorithm. In one embodiment, one or more connection locations for routing lines of the drive transistor/storage capacitor structure are rotated to align with the routing running along a tangent to the element's local ring. In one embodiment, one or more connections for a routing line of the drive transistor/storage capacitor structure are rotated to align with the routing running across the tangent of the local ring of the element.

도 5d는 회전된 구동 트랜지스터/저장 캐패시터 구조체의 일 실시예를 예시한다. 도 5d를 참조하면, 저장 캐패시터(500)는 위치가 이전 구동 트랜지스터(570)의 방향 및 다음 구동 트랜지스터(571)의 방향으로 회전된다는 점을 제외하고는 도 5a의 저장 캐패시터와 동일하다. 이 경우, 드레인(503)은 다음 RF 안테나 엘리먼트의 방향에 있다. 이는 다음 RF 엘리먼트가 저장 캐패시터(500)에 대응하는 안테나 엘리먼트 옆의 안테나 엘리먼트의 링에 있을 수 있다. 링은 저장 캐패시터(500)와 연관된 안테나 엘리먼트의 링보다 더 큰 반경을 가질 수 있거나, 저장 캐패시터(500)와 연관된 안테나 엘리먼트의 링보다 더 작은 반경을 갖춘 링을 가질 수 있다.5D illustrates one embodiment of a rotated drive transistor/storage capacitor structure. Referring to FIG. 5D , the storage capacitor 500 is the same as the storage capacitor 500 of FIG. 5A except that the positions are rotated in the direction of the previous driving transistor 570 and the direction of the next driving transistor 571 . In this case, the drain 503 is in the direction of the next RF antenna element. This may be the next RF element in the ring of antenna elements next to the antenna element corresponding to the storage capacitor 500 . The ring may have a larger radius than the ring of antenna elements associated with storage capacitor 500, or may have a ring with a smaller radius than the ring of antenna elements associated with storage capacitor 500.

또한 게이트(501) 및 소스(502)가 도시된다. A gate 501 and a source 502 are also shown.

다수 터미널 위치를 갖는 TFT 박스를 이용하기 위한 예시적 알고리즘Exemplary Algorithm for Using a TFT Box with Multiple Terminal Locations

일 실시예에 있어서, 프로세스는 로컬 영역의 모든 구동 트랜지스터 엘리먼트(예컨대, TFT)에 대해 구동 트랜지스터/저장 캐패시터 구조체를 배치하기 위해 RF 엘리먼트의 종단에서 충분한 공간이 없는 영역을 찾는다. 일 실시예에 있어서, 이는 구동 트랜지스터/저장 캐패시터 구조체를 배치하기 위해 다음으로 작은 반경 링 또는 다음으로 가장 큰 반경 링에 공간이 있는지를 결정하기 위해 점검하는 것에 의해 달성된다. 공간이 있으면, 논리는 구동 트랜지스터/저장 캐패시터 구조체를 배치하고 구동 트랜지스터(예컨대, TFT 엘리먼트)에 연결하기 위한 드레인 단자를 선택한다.In one embodiment, the process finds an area without sufficient space at the end of the RF element to place the drive transistor/storage capacitor structure for all drive transistor elements (eg, TFTs) in the local area. In one embodiment, this is accomplished by checking to determine if there is space in the next smallest radius ring or the next largest radius ring to place the drive transistor/storage capacitor structure. If space is available, logic places the drive transistor/storage capacitor structure and selects the drain terminal for connection to the drive transistor (e.g., TFT element).

(현재 구동 트랜지스터/저장 (Current Driving Transistor/Storage 캐패시터capacitor 구조체로부터) from struct) 미러mirror 이미지를 이용하기 위한 예시적 알고리즘 Exemplary Algorithms for Using Images

일 실시예에 있어서, 프로세스는 안테나 엘리먼트의 2개의 링 사이에서의 라우팅의 어려움을 비교한다. 일 실시예에 있어서, 이러한 비교는 예컨대 최적의 구동 트랜지스터/저장 캐패시터 구조체가 우측으로 라우팅할 수 있는 더 많은 드레인 또는 좌측으로 라우팅할 수 있는 더 많은 드레인을 가질 것인지의 여부를 측정하는 것에 의해 이루어진다. 일 실시예에 있어서, 링에 대한 최적의 라우팅이 미러 이미지 구조체를 이용하는 것이라면, 게이트 금속 및 드레인에 대한 라우팅의 위치는 미러 이미지 구동 트랜지스터/저장 캐패시터 구조체가 이용된다.In one embodiment, the process compares the difficulty of routing between two rings of antenna elements. In one embodiment, this comparison is made, for example, by determining whether an optimal drive transistor/storage capacitor structure will have more drains routable to the right or more drains routable to the left. In one embodiment, if the optimal routing for the ring is to use a mirror image structure, the location of the routing for the gate metal and drain is a mirror image drive transistor/storage capacitor structure.

구동 트랜지스터/저장 drive transistor/storage 캐패시터capacitor 구조체의 회전 배치를 이용하기 위한 예시적 알고리즘 Exemplary Algorithms for Utilizing Rotational Placement of Structures

링에서 RF 엘리먼트의 배치에 기인하여, 일 실시예에 있어서, 링 사이의 라우팅은 레이아웃 전체에 걸쳐 방향을 변경한다. 일 실시예에 있어서, 라우팅의 다수 휨(multiple bends)이 그 단일 고정 배향(single fixed orientation)을 갖는 전류 구동 트랜지스터/저장 캐패시터 구조체를 연결하기 위해 필요할 수 있다. 일 실시예에 있어서, 회전된 방식(rotated manner)으로 구동 트랜지스터/저장 캐패시터 구조체를 배치시키기 위한 알고리즘은 라우팅 및 RF 엘리먼트의 로컬 방향을 보는 것과 감소하는 구동 트랜지스터/저장 캐패시터 구조체의 회전을 계산하는 것울 포함하고, 그리고 잠재적으로, 인접하는 구동 트랜지스터/저장 캐패시터 구조체 및 그 타겟 RF 엘리먼트에 구동 트랜지스터/저장 캐패시터 구조체를 연결하는데 필요한 라우팅의 길이를 최소화한다.Due to the placement of the RF elements in the rings, in one embodiment, routing between rings changes direction throughout the layout. In one embodiment, multiple bends of routing may be needed to connect a current drive transistor/storage capacitor structure having its single fixed orientation. In one embodiment, an algorithm for positioning the driving transistor/storage capacitor structure in a rotated manner comprises looking at the local orientation of the routing and RF elements and calculating the rotation of the driving transistor/storage capacitor structure to decrease. and potentially minimizes the length of routing required to connect the drive transistor/storage capacitor structure to the adjacent drive transistor/storage capacitor structure and its target RF element.

안테나 antenna 실시예의Example yes

상기 개시된 기술은 평면 패널 안테나(flat panel antennas)와 함께 이용될 수 있다. 이러한 평면 패널 안테나의 실시예가 개시된다. 평면 패널 안테나는 안테나 개구면 상에서 안테나 엘리먼트의 하나 이상의 어레이를 포함한다. 일 실시예에 있어서, 안테나 엘리먼트는 액정 셀(liquid crystal cells)을 구비한다. 일 실시예에 있어서, 평면 패널 안테나는 행 및 열로 배치되지 않은 각각의 안테나 엘리먼트를 고유하게 어드레싱하고 구동하기 위해 매트릭스 구동 회로를 포함하는 원통형 급전 안테나(cylindrically fed antenna)이다. 일 실시예에 있어서, 엘리먼트는 링으로 배치된다.The disclosed technique may be used with flat panel antennas. An embodiment of such a flat panel antenna is disclosed. A flat panel antenna includes one or more arrays of antenna elements on the antenna aperture. In one embodiment, the antenna element has liquid crystal cells. In one embodiment, a flat panel antenna is a cylindrically fed antenna that includes matrix drive circuitry to uniquely address and drive each antenna element that is not arranged in rows and columns. In one embodiment, the elements are arranged in a ring.

일 실시예에 있어서, 안테나 엘리먼트의 하나 이상의 어레이를 갖춘 안테나 개구면은 함께 결합된 다수 세그먼트로 구성된다. 함께 결합될 때, 세그먼트의 결합은 안테나 엘리먼트의 폐쇄된 동심 링(closed concentric rings)을 형성한다. 일 실시예에 있어서, 동심 링은 안테나 피드에 대해 동심(concentric)이다.In one embodiment, an antenna aperture with one or more arrays of antenna elements is composed of multiple segments joined together. When joined together, the combination of segments form closed concentric rings of antenna elements. In one embodiment, the concentric rings are concentric with respect to the antenna feed.

안테나 시스템의 예Example of an antenna system

일 실시예에 있어서, 평면 패널 안테나는 메타물질 안테나 시스템( metamaterial antenna system)의 일부이다. 통신 위성 지구국을 위한 메타물질 안테나 시스템의 실시예가 개시된다. 일 실시예에 있어서, 안테나 시스템은 민간 상업 위성 통신용 Ka-대역 주파수 또는 Ku-대역 주파수를 이용하여 동작하는 모바일 플랫폼(예컨대, 항공, 해상, 육상 등)에서 동작하는 위성 지구국(ES; earth station)의 구성요소 또는 서브시스템이다. 안테나 시스템의 실시예는 또한 모바일 플랫폼 상에 있지 않은 지구국(예컨대, 고정 또는 운송가능한 지구국)에서 이용될 수 있음을 주지해야 한다.In one embodiment, the flat panel antenna is part of a metamaterial antenna system. An embodiment of a metamaterial antenna system for a communications satellite earth station is disclosed. In one embodiment, the antenna system is a satellite earth station (ES) operating on a mobile platform (e.g., air, sea, land, etc.) operating using Ka-band frequencies for civil commercial satellite communications or Ku-band frequencies. is a component or subsystem of It should be noted that embodiments of the antenna system may also be used in earth stations that are not on a mobile platform (eg, fixed or transportable earth stations).

일 실시예에 있어서, 안테나 시스템은 개별 안테나를 통해 송신 및 수신 빔을 형성 및 스티어링하기 위해 표면 산란 메타물질 기술을 이용한다.In one embodiment, the antenna system uses surface scattering metamaterial techniques to form and steer transmit and receive beams through individual antennas.

일 실시예에 있어서, 안테나 시스템은 3개의 기능적 서브시스템으로 구성된다: (1) 원통형 파 급전 구조(cylindrical wave feed architecture)로 구성된 도파관 구조체(wave guiding structure); (2) 안테나 엘리먼트의 일부인 파 산란 메타물질 단위 셀(wave scattering metamaterial unit cells)의 어레이; 및 (3) 홀로그래픽 원리를 이용하여 메타물질 산란 엘리먼트로부터 조정가능한 방사선 필드(빔)의 형성을 명령하기 위한 제어 구조체.In one embodiment, the antenna system consists of three functional subsystems: (1) a wave guiding structure composed of a cylindrical wave feed architecture; (2) an array of wave scattering metamaterial unit cells that are part of an antenna element; and (3) a control structure for commanding the formation of a tunable radiation field (beam) from the metamaterial scattering element using holographic principles.

안테나 antenna 엘리먼트element

도 6은 원통형으로 급전된 홀로그래픽 방사형 개구면 안테나의 일 실시예의 개략도를 예시한다. 도 6을 참조하면, 안테나 개구면은 원통형 급전 안테나의 입력 피드(602; input feed) 주위에서 동심 링으로 배치되는 안테나 엘리먼트(603)의 하나 이상의 어레이(601)를 갖는다. 일 실시예에 있어서, 안테나 엘리먼트(603)는 RF 에너지를 방사하는 무선 주파수(RF) 공진기이다. 일 실시예에 있어서, 안테나 엘리먼트(603)는 안테나 개구면의 전체 표면 상에서 인터리브(interleaved) 및 분포(distributed)되는 Rx 및 Tx 아이리스 (irises) 양쪽을 구비한다. 이러한 안테나 엘리먼트의 예는 이하 더욱 상세히 개시된다. 여기에 개시된 RF 공진기는 원통형 피드(cylindrical feed)를 포함하지 않는 안테나에 이용될 수 있음을 주목해야 한다.6 illustrates a schematic diagram of one embodiment of a cylindrically powered holographic radial aperture antenna. Referring to Fig. 6, the antenna aperture has one or more arrays 601 of antenna elements 603 arranged in concentric rings around the input feed 602 of the cylindrical feed antenna. In one embodiment, the antenna element 603 is a radio frequency (RF) resonator that radiates RF energy. In one embodiment, the antenna element 603 has both Rx and Tx irises interleaved and distributed over the entire surface of the antenna aperture. Examples of such antenna elements are disclosed in more detail below. It should be noted that the RF resonators disclosed herein may be used with antennas that do not include a cylindrical feed.

일 실시예에 있어서, 안테나는 입력 피드(602; input feed)를 통해 원통형 파 피드(cylindrical wave feed)를 제공하기 위해 이용되는 동축 피드(coaxial feed)를 포함한다. 일 실시예에 있어서, 원통형 파 피드 구조는 피드 지점으로부터 원통형 방식으로 바깥쪽으로 확산하는 여기(excitation)로 중심점으로부터 안테나를 급전한다. 즉, 원통형 급전 안테나는 바깥쪽으로 진행하는 동심 피드파(outward travelling concentric feed wave)를 생성한다. 그럼에도 불구하고, 원통형 피드 주위의 원통형 피드 안테나의 형상은 원형, 정사각형 또는 소정의 형상일 수 있다. 다른 실시예에 있어서, 원통형 급전 안테나는 안쪽으로 진행하는 피드파(inward travelling feed wave)를 생성한다. 이러한 경우에, 피드파는 가장 자연스럽게 원형 구조체로부터 도래한다.In one embodiment, the antenna includes a coaxial feed that is used to provide a cylindrical wave feed through input feed 602. In one embodiment, a cylindrical wave feed structure feeds the antenna from a center point with excitation diffusing outward in a cylindrical fashion from the feed point. That is, the cylindrical feed antenna generates an outward traveling concentric feed wave. Nevertheless, the shape of the cylindrical feed antenna around the cylindrical feed may be round, square or any shape. In another embodiment, the cylindrical feed antenna produces an inward traveling feed wave. In this case, the feed wave most naturally comes from the circular structure.

일 실시예에 있어서, 안테나 엘리먼트(603)는 아이리스를 포함하고, 도 6의 개구면 안테나는 튜닝가능한 액정(LC) 물질을 통해 아이리스를 방사하기 위해 원통형 피드파로부터 여기(excitation)를 이용하여 형상화된 메인 빔을 발생시키는데 이용된다. 일 실시예에 있어서, 안테나는 원하는 스캔 각도에서 수평 또는 수직 편파 전계(horizontally or vertically polarized electric field)를 방사하도록 여기될 수 있다.In one embodiment, the antenna element 603 includes an iris, and the aperture antenna of FIG. 6 is shaped using excitation from a cylindrical feed wave to radiate the iris through a tunable liquid crystal (LC) material. used to generate the main beam. In one embodiment, the antenna may be excited to radiate a horizontally or vertically polarized electric field at a desired scan angle.

일 실시예에 있어서, 안테나 엘리먼트는 패치 안테나의 그룹을 구비한다. 이 패치 안테나의 그룹은 산란 메타물질 엘리먼트의 어레이를 구비한다. 일 실시예에 있어서, 안테나 시스템의 각 산란 엘리먼트는 하부 도전체(lower conductor), 유전체 기판(dielectric substrate), 및 상부 도전체에서 에칭되거나 그에 대해 증착되는 상보 전기 유도-용량성 공진기(complementary electric inductive-capacitive resonator)("상보 전기 LC"또는 "CELC")를 내장하는 상부 도전체(upper conductor)로 구성되는 단위 셀의 일부분이다. 당업자에 의해 이해되어지는 바와 같이, CELC의 맥락에서 LC는 액정과는 달리 인덕턴스-캐패시턴스(inductance-capacitance)를 지칭한다.In one embodiment, the antenna element comprises a group of patch antennas. This group of patch antennas has an array of scattering metamaterial elements. In one embodiment, each scattering element of the antenna system is a lower conductor, a dielectric substrate, and a complementary electric inductive resonator etched in or deposited onto the upper conductor. Part of a unit cell consisting of an upper conductor containing a -capacitive resonator (“complementary electrical LC” or “CELC”). As will be understood by those skilled in the art, LC in the context of CELC refers to inductance-capacitance as opposed to liquid crystal.

일 실시예에 있어서, 액정(LC)은 산란 엘리먼트 주위의 갭에 배치된다. 이 LC는 상기한 직접 구동 실시예에 의해 구동된다. 일 실시예에 있어서, 액정은 각 단위 셀로 캡슐화되고, 슬롯과 관련된 하부 도전체를 그 패치와 관련된 상부 도전체로부터 분리한다. 액정은 액정을 구비하는 분자의 배향의 함수인 유전율(permittivity)을 가지며, 분자의 배향(및 따라서 유전율)은 액정을 가로지르는 바이어스 전압을 조정하는 것에 의해 제어될 수 있다. 이 특성을 이용하면, 일 실시예에 있어서, 액정은 유도 파(guided wave)로부터 CELC로 에너지의 송신을 위한 온/오프 스위치를 통합한다. 스위치가 온될 때, CELC는 전기적으로 작은 다이폴 안테나(dipole antenna)와 같은 전자기 파(electromagnetic wave)를 방출한다. 여기서의 교시는 에너지 전달과 관련하여 이진 방식(binary fashion)으로 동작하는 액정을 갖춘 것으로 제한되지는 않는다.In one embodiment, a liquid crystal (LC) is disposed in the gap around the scattering element. This LC is driven by the direct drive embodiment described above. In one embodiment, liquid crystal is encapsulated into each unit cell and separates the lower conductor associated with the slot from the upper conductor associated with the patch. Liquid crystals have a permittivity that is a function of the orientation of the molecules comprising the liquid crystal, and the orientation (and thus permittivity) of the molecules can be controlled by adjusting the bias voltage across the liquid crystal. Taking advantage of this property, in one embodiment, the liquid crystal incorporates an on/off switch for transmission of energy from a guided wave to the CELC. When switched on, the CELC emits electromagnetic waves electrically like a small dipole antenna. The teaching herein is not limited to having liquid crystals that operate in a binary fashion with respect to energy transfer.

일 실시예에 있어서, 이 안테나 시스템의 피드 형상은 안테나 엘리먼트가 파 피드(wave feed)에서 파의 벡터에 대해 45도(45°) 각도로 위치되도록 할 수 있다. 다른 위치(예컨대, 40° 각도)가 이용될 수 있음을 주지해야 한다. 엘리먼트의 이러한 위치는 엘리먼트에 의해 수신되거나 엘리먼트로부터 송신/방사되는 자유 공간파(free space wave)의 제어를 가능하게 한다. 일 실시예에 있어서, 안테나 엘리먼트는 안테나의 동작 주파수의 자유-공간 파장(free-space wavelength)보다 작은 엘리먼트간 공간(inter-element spacing)으로 배열된다. 예컨대, 파장 당 4개의 산란 엘리먼트가 있다면, 30GHz 송신 안테나에서의 엘리먼트는 약 2.5mm이다(즉, 30GHz의 10mm 자유 공간 파장의 1/4).In one embodiment, the feed shape of this antenna system allows the antenna element to be positioned at a forty-five degree (45°) angle to the vector of the wave in the wave feed. It should be noted that other positions (eg, 40° angles) may be used. This positioning of the element allows control of the free space wave received by or transmitted/radiated from the element. In one embodiment, the antenna elements are arranged with inter-element spacing less than the free-space wavelength of the operating frequency of the antenna. For example, if there are 4 scattering elements per wavelength, the element in a 30 GHz transmit antenna is about 2.5 mm (ie, 1/4 of a 10 mm free space wavelength at 30 GHz).

일 실시예에 있어서, 엘리먼트의 2개의 세트는 서로 직교하고 동일한 튜닝 상태로 제어되면 동일한 진폭 여기(equal amplitude excitation)를 갖는다. 피드파 여기에 대해 +/-45도 회전하면 원하는 특징을 한 번에 달성할 수 있다. 한 세트를 0도 회전시키고 다른 하나를 90도 회전시키면 수직 목표는 달성되지만, 동일한 진폭 여기 목표는 달성되지 않는다. 2개의 측으로부터 단일 구조체로 안테나 엘리먼트의 어레이를 피딩(feeding)할 때 0도 및 90도가 격리(isolation)를 달성하는데 이용될 수 있다.In one embodiment, the two sets of elements are orthogonal to each other and have equal amplitude excitation if controlled to the same tuning state. A rotation of +/-45 degrees relative to the feed wave excitation achieves the desired characteristics in one step. Rotating one set by 0 degrees and the other by 90 degrees achieves the vertical goal, but not the same amplitude excitation goal. When feeding an array of antenna elements into a single structure from two sides, 0 degrees and 90 degrees can be used to achieve isolation.

각 단위 셀로부터 방사되는 전력의 양은 컨트롤러를 이용하여 패치(LC 채널을 가로지르는 전위)에 전압을 인가하는 것에 의해 제어된다. 각 패치에 대한 트레이스(traces)는 패치 안테나에 전압을 제공하는데 이용된다. 전압은 캐패시턴스를 튜닝 또는 디튜닝하기 위해 이용되고, 따라서 빔 형성을 유발하기 위한 개별 엘리먼트의 공명 주파수(resonance frequency)이다. 요구되는 전압은 이용되는 액정 혼합물(liquid crystal mixture)에 의존한다. 액정 혼합물의 전압 튜닝 특성은 액정이 전압 및 포화 전압에 의해 영향을 받기 시작하는 임계 전압에 의해 주로 설명되고, 이 보다 높은 전압의 증가는 액정에서 큰 튜닝을 야기시키지 않는다. 이들 두 가지 특징 파라미터는 여러 액정 혼합물에 대해 변할 수 있다.The amount of power radiated from each unit cell is controlled by applying a voltage to the patch (potential across the LC channel) using a controller. Traces for each patch are used to provide voltage to the patch antenna. The voltage is used to tune or detune the capacitance and thus the resonance frequency of the individual elements to cause beam forming. The voltage required depends on the liquid crystal mixture used. The voltage tuning characteristics of the liquid crystal mixture are mainly explained by the threshold voltage at which the liquid crystal starts to be affected by the voltage and the saturation voltage, and an increase of the voltage above this does not cause large tuning in the liquid crystal. These two characteristic parameters can vary for different liquid crystal mixtures.

일 실시예에 있어서, 위에서 논의된 바와 같이, 매트릭스 드라이브(matrix drive)는 각 셀에 대한 별도의 연결을 갖는 것 없이 모든 다른 셀로부터 개별적으로 각 셀을 구동하기 위해 (직접 구동) 패치에 전압을 인가하는데 이용된다. 엘리먼트의 높은 밀도 때문에, 매트릭스 드라이브는 각 셀을 개별적으로 처리하는데 효율적인 방법이다.In one embodiment, as discussed above, a matrix drive supplies voltage to the patch to drive each cell separately from every other cell (direct drive) without having a separate connection to each cell. used to authorize Because of the high density of elements, matrix drives are an efficient way to treat each cell individually.

일 실시예에 있어서, 안테나 시스템의 제어 구조체는 2개의 주요 구성요소를 갖는다: 안테나 시스템을 위한 구동 전자기기(drive electronics)를 포함하는 안테나 어레이 컨트롤러는 파 산란 구조체(wave scattering structure) 아래에 있는 한편, 매트릭스 구동 스위칭 어레이(matrix drive switching array)는 방사를 방해하지 않는 방식으로 방사 RF 어레이(radiating RF array) 전체에 걸쳐 산재된다. 일 실시예에 있어서, 안테나 시스템을 위한 구동 전자기기는 해당 엘리먼트에 대한 AC 바이어스 신호의 진폭 또는 듀티 사이클을 조정하는 것에 의해 각 산란 엘리먼트에 대한 바이어스 전압을 조정하는 상업용 텔레비전 기기에 이용되는 상용 기성품 LCD 제어기기를 구비한다.In one embodiment, the control structure of the antenna system has two main components: the antenna array controller, which contains the drive electronics for the antenna system, lies beneath the wave scattering structure while , a matrix drive switching array is interspersed throughout the radiating RF array in a way that does not interfere with radiation. In one embodiment, the driving electronics for the antenna system are off-the-shelf LCDs used in commercial television equipment that adjust the bias voltage for each scattering element by adjusting the amplitude or duty cycle of the AC bias signal for that element. equipped with a control device.

일 실시예에 있어서, 안테나 어레이 컨트롤러는 또한 소프트웨어를 실행하는 마이크로프로세서를 포함한다. 제어 구조체는 프로세서에 위치(location) 및 방위(orientation) 정보를 제공하기 위해 센서(예컨대, GPS 수신기, 3축 나침반, 3축 가속도계, 3축 자이로, 3축 자력계 등)를 통합할 수 있다. 위치 및 방위 정보는 지구국의 다른 시스템 및/또는 안테나 시스템의 일부가 아닐 수 있는 다른 시스템에 의해 프로세서에 제공될 수 있다.In one embodiment, the antenna array controller also includes a microprocessor running software. The control structure may incorporate sensors (eg, GPS receiver, 3-axis compass, 3-axis accelerometer, 3-axis gyro, 3-axis magnetometer, etc.) to provide location and orientation information to the processor. Position and orientation information may be provided to the processor by other systems of the earth station and/or other systems that may not be part of the antenna system.

특히, 안테나 어레이 컨트롤러는 동작 주파수에서 어느 위상 및 진폭 레벨로 어느 엘리먼트가 턴 오프되고 이들 엘리먼트가 턴 온되는지를 제어한다. 엘리먼트는 전압 인가에 의해 주파수 동작에 대해 선택적으로 디튜닝된다(detuned).In particular, the antenna array controller controls which elements are turned off and which elements are turned on, to which phase and amplitude level at the operating frequency. The element is selectively detuned for frequency operation by application of a voltage.

송신을 위해, 컨트롤러는 변조 또는 제어 패턴을 생성하기 위해 RF 패치에 전압 신호의 어레이를 공급한다. 제어 패턴은 엘리먼트가 다른 상태로 튜닝되도록 한다. 일 실시예에 있어서, 다중상태 제어는 다양한 엘리먼트가 다양한 레벨로 턴 온 및 오프되는데 이용되고, 구형파(즉, 정현파 회색 음영 변조 패턴(sinusoid gray shade modulation pattern))와는 대조적으로 정현파 제어 패턴(sinusoidal control pattern)과 더 유사하다. 일 실시예에 있어서, 몇몇 엘리먼트가 방사되고 몇몇은 그렇지 않기 보다는, 몇몇 엘리먼트는 다른 엘리먼트보다 더 강하게 방사된다. 가변 방사(Variable radiation)는, 변하는 양에 대해 액정 유전율을 조정하는, 특정 전압 레벨을 인가하는 것에 의해 달성되고, 그에 의해 엘리먼트를 가변적으로 디튜닝하고 몇몇 엘리먼트는 다른 엘리먼트보다 더 많이 방사하도록 한다.For transmission, the controller supplies an array of voltage signals to the RF patch to create a modulation or control pattern. Control patterns cause elements to be tuned to different states. In one embodiment, multistate control is used to turn different elements on and off at different levels, and a sinusoidal control pattern as opposed to a square wave (i.e., a sinusoid gray shade modulation pattern). pattern) is more similar. In one embodiment, rather than some elements radiating and some not, some elements radiate more strongly than others. Variable radiation is achieved by applying a specific voltage level, which adjusts the liquid crystal permittivity for a varying amount, thereby variably detuning the elements and causing some elements to emit more than others.

엘리먼트의 메타물질 어레이에 의한 집속 빔(focused beam)의 발생은 보강 및 상쇄 간섭의 현상에 의해 설명될 수 있다. 개별 전자기파는 자유 공간에서 만날 때 동일한 위상을 갖으면 합산되고(보강 간섭(constructive interference)), 자유 공간에서 만날 때 반대 위상에 있으면 서로 상쇄된다(상쇄 간섭(destructive interference)). 각 연속 슬롯이 유도 파(guided wave)의 여기 지점과 다른 거리에 위치하도록 슬롯형 안테나(slotted antenna)의 슬롯이 배치되면, 해당 엘리먼트로부터의 산란파(scattered wave)는 이전 슬롯의 산란파와 다른 위상을 가질 것이다. 슬롯이 유도 파장(guided wavelength)의 1/4로 공간지워져 떨어지면, 각 슬롯은 이전 슬롯으로부터 1/4 위상 지연으로 파를 산란시킬 것이다.The generation of a focused beam by a metamaterial array of elements can be explained by the phenomenon of constructive and destructive interference. Individual electromagnetic waves add up if they have the same phase when meeting in free space (constructive interference), and cancel each other if they are in opposite phases when meeting in free space (destructive interference). If the slots of a slotted antenna are arranged such that each successive slot is located at a different distance from the excitation point of the guided wave, the scattered wave from that element will have a different phase than the scattered wave of the previous slot. will have If the slots are spaced apart at 1/4 of the guided wavelength, each slot will scatter the wave with a 1/4 phase delay from the previous slot.

어레이를 이용하면, 발생될 수 있는 보강 및 상쇄 간섭의 패턴의 수가 증가될 수 있어 빔은 홀로그래피의 원리를 이용하여 안테나 어레이의 보어 사이트(bore sight)로부터 플러스 또는 마이너스 90도(90°)의 소정 방향으로 이론적으로 가리킬 수 있다. 따라서, 어느 메타물질 단위 셀이 턴 온 또는 오프되는지를 제어하는 것에 의해(즉, 어느 셀이 턴 온되고 어느 셀이 턴 오프되는지의 패턴을 변경하는 것에 의해), 보강 및 상쇄 간섭의 여러 패턴이 발생될 수 있고, 안테나는 메인 빔의 방향을 변경시킬 수 있다. 단위 셀을 턴 온 및 오프하는데 요구되는 시간은 빔이 한 위치에서 다른 위치로 스위칭될 수 있는 속도를 좌우한다.By using an array, the number of patterns of constructive and destructive interference that can be generated can be increased so that the beam is positioned at a predetermined angle of plus or minus 90 degrees (90°) from the bore sight of the antenna array using the principle of holography. direction can be theoretically pointed. Thus, by controlling which metamaterial unit cells are turned on or off (i.e., by changing the pattern of which cells are turned on and which cells are turned off), different patterns of constructive and destructive interference can be achieved. can be generated, and the antenna can change the direction of the main beam. The time required to turn a unit cell on and off dictates the speed at which the beam can be switched from one location to another.

일 실시예에 있어서, 안테나 시스템은 업링크 안테나(uplink antenna)를 위한 하나의 스티어링가능 빔(steerable beam) 및 다운링크 안테나를 위한 하나의 스티어링가능 빔을 발생시킨다. 일 실시예에 있어서, 안테나 시스템은 빔을 수신하고 위성으로부터 신호를 디코딩하며 위성을 직접 향하게 되는 송신 빔을 형성하기 위해 메타물질 기술을 이용한다. 일 실시예에 있어서, 안테나 시스템은 (예컨대, 위상 어레이 안테나와 같이) 빔을 전기적으로 형성하고 스티어링하기 위해 디지털 신호 처리를 채택하는 안테나 시스템과는 달리 아날로그 시스템이다. 일 실시예에 있어서, 안테나 시스템은, 특히 종래의 위성 접시 수신기(satellite dish receivers)와 비교할 때, 평면이고 비교적 낮은 프로파일인 "표면(surface)" 안테나로 고려된다.In one embodiment, the antenna system generates one steerable beam for an uplink antenna and one steerable beam for a downlink antenna. In one embodiment, the antenna system uses metamaterial technology to receive beams, decode signals from satellites, and form transmit beams directed directly at the satellites. In one embodiment, the antenna system is an analog system, unlike an antenna system that employs digital signal processing to electrically shape and steer a beam (eg, a phased array antenna). In one embodiment, the antenna system is considered a "surface" antenna that is planar and relatively low profile, especially when compared to conventional satellite dish receivers.

도 7은 접지 평면(ground plane) 및 재구성가능 공진기 층(reconfigurable resonator layer)을 포함하는 안테나 엘리먼트의 하나의 행의 사시도를 예시한다. 재구성 가능한 공진기 층(1230)은 튜닝가능 슬롯(1210; tunable slots)의 어레이를 포함한다. 튜닝가능 슬롯(1210)의 어레이는 원하는 방향으로 안테나가 향하도록 구성될 수 있다. 각 튜닝가능 슬롯은 액정을 가로지르는 전압을 변화시키는 것에 의해 튜닝/조정될 수 있다.7 illustrates a perspective view of one row of antenna elements including a ground plane and a reconfigurable resonator layer. Reconfigurable resonator layer 1230 includes an array of tunable slots 1210. The array of tunable slots 1210 can be configured to point the antenna in a desired direction. Each tunable slot can be tuned/adjusted by changing the voltage across the liquid crystal.

제어 모듈(1280)은 도 8a에서 액정을 가로지르는 전압을 변경시키는 것에 의해 튜닝가능 슬롯(1210)의 어레이를 변조하기 위해 재구성가능 공진기 층(1230)에 결합된다. 제어 모듈(1280)은 "FPGA"(Field Programmable Gate Array), 마이크로프로세서, 컨트롤러, SoC(System-on-a-Chip), 또는 다른 처리 로직을 포함할 수 있다. 일 실시예에 있어서, 제어 모듈(1280)은 튜닝가능 슬롯(1210)의 어레이를 구동하기 위한 논리 회로(예컨대, 멀티플렉서(multiplexer))를 포함한다. 일 실시예에 있어서, 제어 모듈(1280)은 홀로그래픽 회절 패턴(holographic diffraction pattern)이 튜닝가능 슬롯(1210)의 어레이 상에서 구동되어지도록 하기 위한 사양을 포함하는 데이터를 수신한다. 홀로그래픽 회절 패턴은 홀로그래픽 회절 패턴이 통신을 위해 적절한 방향으로 다운링크 빔(및 안테나 시스템이 송신을 수행하면 업링크 빔)을 스티어링하기 위해 안테나와 위성 사이의 공간적 관계에 응답하여 발생될 수 있다. 각 도면에 도시되지는 않았음에도 불구하고, 제어 모듈(1280)과 유사한 제어 모듈이 본 개시의 도면에 기술된 튜닝가능 슬롯의 각 어레이를 구동할 수 있다.A control module 1280 is coupled to the reconfigurable resonator layer 1230 to modulate the array of tunable slots 1210 by changing the voltage across the liquid crystal in FIG. 8A. The control module 1280 may include a Field Programmable Gate Array (“FPGA”), microprocessor, controller, System-on-a-Chip (SoC), or other processing logic. In one embodiment, the control module 1280 includes logic circuitry (eg, a multiplexer) to drive the array of tunable slots 1210 . In one embodiment, the control module 1280 receives data including specifications for causing a holographic diffraction pattern to be driven on the array of tunable slots 1210 . A holographic diffraction pattern may be generated in response to a spatial relationship between an antenna and a satellite in order for the holographic diffraction pattern to steer the downlink beam (and uplink beam if the antenna system transmits) in the appropriate direction for communication. . Although not shown in each figure, a control module similar to control module 1280 may drive each array of tunable slots described in figures of this disclosure.

무선 주파수(Radio Frequency)("RF") 홀로그래피는 또한 RF 참조 빔(RF reference beam)이 RF 홀로그래픽 회절 패턴에 직면할 때 원하는 RF 빔이 발생될 수 있는 유사한 기술을 이용하는 것이 가능하다. 위성 통신의 경우, 참조 빔은, 피드파(1205; feed wave)(몇몇 실시예에서 대략 20GHz)와 같은, 피드파의 형태이다. (송신 또는 수신 목적을 위해) 피드파를 방사 빔(radiated beam)으로 변환시키기 위해, 간섭 패턴이 원하는 RF 빔(대상 빔(object beam))과 피드파(참조 빔(reference beam)) 사이에서 계산된다. 간섭 패턴은 피드파가 (원하는 형상 및 방향을 갖춘) 원하는 RF 빔으로 "스티어링(steered)"되도록 회절 패턴으로서 튜닝가능 슬롯(1210)의 어레이 상에서 구동된다. 즉, 홀로그래픽 회절 패턴에 직면하는 피드파는 대상 빔을 "재구성(reconstructs)"하고, 이는 통신 시스템의 설계 요구사항에 따라 형성된다. 홀로그래픽 회절 패턴은 각 엘리먼트의 여기를 포함하고, 도파관에서의 파동 식으로서

Figure pct00001
및 유출 파에 대한 파동 식으로서
Figure pct00002
를 갖는,
Figure pct00003
에 의해 계산된다.Radio Frequency (“RF”) holography is also possible using a similar technique whereby a desired RF beam can be generated when an RF reference beam encounters an RF holographic diffraction pattern. For satellite communications, the reference beam is in the form of a feed wave, such as feed wave 1205 (approximately 20 GHz in some embodiments). To transform the feed wave into a radiated beam (for transmission or reception purposes), an interference pattern is computed between the desired RF beam (object beam) and the feed wave (reference beam). do. The interference pattern is driven as a diffraction pattern on the array of tunable slots 1210 such that the feed wave is "steered" into the desired RF beam (with the desired shape and direction). That is, a feed wave encountering a holographic diffraction pattern "reconstructs" the object beam, which is shaped according to the design requirements of the communication system. The holographic diffraction pattern includes the excitation of each element, as the wave form in the waveguide.
Figure pct00001
and as the wave expression for the outgoing wave
Figure pct00002
having
Figure pct00003
is calculated by

도 8a는 튜닝가능 공진기/슬롯(1210)의 일 실시예를 예시한다. 튜닝가능 슬롯(1210)은 아이리스/슬롯(1212), 방사 패치(1211; radiating patch), 및 아이리스(1212)와 패치(1211) 사이에 배치된 액정(1213)을 포함한다. 일 실시예에 있어서, 방사 패치(1211)는 아이리스(1212)와 공동-위치된다.8A illustrates one embodiment of a tunable resonator/slot 1210. The tunable slot 1210 includes an iris/slot 1212, a radiating patch 1211, and a liquid crystal 1213 disposed between the iris 1212 and the patch 1211. In one embodiment, the radiating patch 1211 is co-located with the iris 1212 .

도 8b는 물리적 안테나 개구면의 일 실시예의 단면도를 예시한다. 안테나 개구면은 접지 평면(1245), 및 재구성가능 공진기 층(1230)에 포함되는 아이리스 층(1232) 내의 금속 층(1236)을 포함한다. 일 실시예에 있어서, 도 8b의 안테나 개구면은 도 8a의 복수의 튜닝가능 공진기/슬롯(1210)을 포함한다. 아이리스/슬롯(1212)은 금속 층(1236)의 개구부(openings)에 의해 정의된다. 도 7의 피드파(1205)와 같은, 피드파는 위성 통신 채널과 호환되는 마이크로파 주파수(microwave frequency)를 가질 수 있다. 피드파는 접지 평면(1245)과 공진기 층(1230) 사이에서 전파된다.8B illustrates a cross-sectional view of one embodiment of a physical antenna aperture. The antenna aperture includes a ground plane 1245 and a metal layer 1236 in the iris layer 1232 included in the reconfigurable resonator layer 1230 . In one embodiment, the antenna aperture of FIG. 8B includes the plurality of tunable resonators/slots 1210 of FIG. 8A. Iris/slot 1212 is defined by openings in metal layer 1236 . A feed wave, such as feed wave 1205 of FIG. 7, may have a microwave frequency compatible with a satellite communication channel. The feed wave propagates between the ground plane 1245 and the resonator layer 1230.

재구성가능 공진기 층(1230)은 또한 가스켓 층(1233; gasket layer) 및 패치 층(1231)을 포함한다. 가스켓 층(1233)은 패치 층(1231)과 아이리스 층(1232) 사이에 배치된다. 일 실시예에 있어서, 스페이서는 개스킷 층(1323)을 대체할 수 있음을 주지해야 한다. 일 실시예에 있어서, 아이리스 층(1232)은 금속 층(1236)으로서 구리 층을 포함하는 인쇄 회로 기판("PCB")이다. 일 실시예에 있어서, 아이리스 층(1232)은 유리이다. 아이리스 층(1232)은 다른 형태의 기판일 수 있다.The reconfigurable resonator layer 1230 also includes a gasket layer 1233 and a patch layer 1231 . A gasket layer 1233 is disposed between the patch layer 1231 and the iris layer 1232 . It should be noted that in one embodiment, the spacer may replace gasket layer 1323. In one embodiment, the iris layer 1232 is a printed circuit board (“PCB”) that includes a copper layer as the metal layer 1236. In one embodiment, iris layer 1232 is glass. The iris layer 1232 can be another type of substrate.

개구부가 슬롯(1212)을 형성하기 위해 구리 층에서 에칭될 수 있다. 일 실시예에 있어서, 아이리스 층(1232)은 도 8b의 다른 구조체(예컨대, 도파관)에 도전성 본딩 층(conductive bonding layer)에 의해 도전적으로 결합된다. 일 실시예에 있어서, 아이리스 층은 도전성 본딩 층에 의해 도전적으로 결합되지 않고 대신 비- 도전성 본딩 층(non-conducting bonding laye)과 인터페이스된다.Openings may be etched in the copper layer to form slots 1212 . In one embodiment, the iris layer 1232 is conductively bonded to the other structure (eg, waveguide) of FIG. 8B by a conductive bonding layer. In one embodiment, the iris layer is not conductively bonded by the conductive bonding layer but instead interfaces with a non-conducting bonding layer.

패치 층(1231)이 또한 방사 패치(1121)로서 금속을 포함하는 PCB일 수 있다. 일 실시예에 있어서, 가스켓 층(1233)은 금속 층(1236)과 패치(1211) 사이의 치수를 정의하기 위해 기계적 스탠드오프(mechanical standoff)를 제공하는 스페이서(1239; spacers)를 포함한다. 일 실시예에 있어서, 스페이서는 75 미크론이지만, 다른 크기가 이용될 수 있다(예컨대, 3-200mm). 상기한 바와 같이, 일 실시예에 있어서, 도 8b의 안테나 개구면은, 예컨대 튜닝가능 공진기/슬롯(1210)이 도 8a의 패치(1211), 액정(1213), 및 아이리스(1212)를 포함하는 것과 같은, 다수의 튜닝가능 공진기/슬롯을 포함한다. 액정(1213A)용 챔버는 스페이서(1239), 아이리스 층(1232) 및 금속 층(1236)에 의해 정의된다. 챔버가 액정으로 채워질 때, 패치 층(1231)은 공진기 층(1230) 내에 액정을 밀봉하기 위해 스페이서(1239) 상에 적층될 수 있다.The patch layer 1231 can also be a PCB containing metal as the radiating patch 1121 . In one embodiment, gasket layer 1233 includes spacers 1239 that provide a mechanical standoff to define dimensions between metal layer 1236 and patch 1211 . In one embodiment, the spacers are 75 microns, but other sizes may be used (eg, 3-200 mm). As noted above, in one embodiment, the antenna aperture of FIG. 8B is such that the tunable resonator/slot 1210 includes the patch 1211, liquid crystal 1213, and iris 1212 of FIG. 8A. As such, it includes a number of tunable resonators/slots. A chamber for the liquid crystal 1213A is defined by a spacer 1239 , an iris layer 1232 and a metal layer 1236 . When the chamber is filled with liquid crystal, a patch layer 1231 may be deposited on the spacer 1239 to seal the liquid crystal within the resonator layer 1230 .

패치 층(1231)과 아이리스 층(1232) 사이의 전압은 패치와 슬롯(예컨대, 튜닝가능 공진기/슬롯(1210)) 사이의 갭에서 액정을 튜닝하기 위해 변조될 수 있다. 액정(1213)을 가로지르는 전압을 조정하는 것은 슬롯(예컨대, 튜닝가능 공진기/슬롯(1210))의 캐패시턴스를 변화시킨다. 따라서, 캐패시턴스를 변경시키는 것에 의해 슬롯(예컨대, 튜닝가능 공진기/슬롯(1210))의 리액턴스가 변경될 수 있다. 슬롯(1210)의 공진 주파수는 또한 식

Figure pct00004
에 따라 변하고, 여기서,
Figure pct00005
는 슬롯(1210)의 공진 주파수, L 및 C는 각각 슬롯(1210)의 인덕턴스 및 캐패시턴스이다. 슬롯(1210)의 공진 주파수는 도파관을 통해 전파되는 피드파(1205)로부터 방사된 에너지에 영향을 미친다. 예컨대, 피드파(1205)가 20GHz이면, 슬롯(1210)이 피드파(1205)로부터 실질적으로 결합하는 에너지가 없도록 슬롯(1210)의 공진 주파수는 (캐패시턴스를 변경시키는 것에 의해) 17GHz로 조정될 수 있다. 또는, 슬롯(1210)의 공진 주파수는 슬롯(1210)이 피드파(1205)로부터 에너지를 결합하고 해당 에너지를 자유 공간으로 방사하도록 20GHz로 조정될 수 있다. 주어진 예가 이진(완전히 방사 또는 전혀 방사하지 않음)의, 리액턴스의 풀 그레이 스케일 제어(full gray scale control)임에도 불구하고, 따라서 슬롯(1210)의 공진 주파수는 다중 값 범위에 걸쳐 전압 변동(voltage variance)으로 가능하다. 따라서, 상세한 홀로그래픽 회절 패턴이 튜닝가능 슬롯의 어레이에 의해 형성될 수 있도록 각 슬롯(1210)으로부터 방사된 에너지는 미세하게 제어될 수 있다.The voltage between the patch layer 1231 and the iris layer 1232 can be modulated to tune the liquid crystal in the gap between the patch and slot (eg, tunable resonator/slot 1210). Adjusting the voltage across the liquid crystal 1213 changes the capacitance of the slot (eg, tunable resonator/slot 1210). Thus, by changing the capacitance, the reactance of the slot (eg, tunable resonator/slot 1210) can be changed. The resonant frequency of slot 1210 is also
Figure pct00004
changes according to , where
Figure pct00005
is the resonant frequency of the slot 1210, and L and C are the inductance and capacitance of the slot 1210, respectively. The resonant frequency of the slot 1210 affects the energy radiated from the feed wave 1205 propagating through the waveguide. For example, if the feed wave 1205 is 20 GHz, the resonant frequency of the slot 1210 can be tuned (by changing the capacitance) to 17 GHz so that the slot 1210 has substantially no energy coupling from the feed wave 1205. . Alternatively, the resonant frequency of slot 1210 can be tuned to 20 GHz so that slot 1210 couples energy from feed wave 1205 and radiates that energy into free space. Although the example given is binary (either fully radiating or not radiating at all), full gray scale control of the reactance, therefore the resonant frequency of slot 1210 is a voltage variance over a range of multiple values. it is possible with Thus, the energy emitted from each slot 1210 can be finely controlled so that a detailed holographic diffraction pattern can be formed by the array of tunable slots.

일 실시예에 있어서, 행에서의 튜닝가능 슬롯은 λ/5만큼 서로로부터 공간지워진다. 다른 공간(spacings)이 이용될 수 있다. 일 실시예에 있어서, 행에서의 각 튜닝가능 슬롯은 λ/2 만큼 인접하는 행의 가장 가까운 튜닝가능 슬롯으로부터 공간지워지고, 따라서 다른 행에서 공통으로 배향된 튜닝가능 슬롯은 λ/4만큼 공간지워지지만, 다른 공간이 가능하다(예컨대, λ/5, λ/6.3). 다른 실시예에 있어서, 행의 각 튜닝가능 슬롯은 λ/3 만큼 인접하는 행에서 가장 가까운 튜닝가능 슬롯으로부터 공간지워진다.In one embodiment, the tunable slots in a row are spaced from each other by λ/5. Other spacings may be used. In one embodiment, each tunable slot in a row is spaced from the nearest tunable slot in an adjacent row by λ/2, so that commonly oriented tunable slots in other rows are spaced by λ/4, but , other spaces are possible (e.g., λ/5, λ/6.3). In another embodiment, each tunable slot in a row is spaced from the nearest tunable slot in the adjacent row by λ/3.

실시예는, 2014년 11월 21일자로 출원되고, 발명의 명칭이 "스티어링가능 원통형 급전 홀로그래픽 안테나로부터의 동적 편파 및 커플링 제어(Dynamic Polarization and Coupling Control from a Steerable Cylindrically Fed Holographic Antenna)"인 미국 특허 출원 제14/550,178호와, 2015년 1월 30일자로 출원되고, 발명의 명칭이 "재구성가능 안테나를 위한 리지드 도파관 피드 구조체(Ridged Waveguide Feed Structures for Reconfigurable Antenna)"인 미국 특허 출원 제14/610,502호와 같은, 재구성가능 메타물질 기술을 이용한다.The embodiment is filed on November 21, 2014, and is entitled "Dynamic Polarization and Coupling Control from a Steerable Cylindrically Fed Holographic Antenna" US Patent Application Serial No. 14/550,178 and US Patent Application No. 14, filed on January 30, 2015, entitled "Ridged Waveguide Feed Structures for Reconfigurable Antenna" /610,502 uses reconfigurable metamaterial technology.

도 9a 내지 도 9d는 슬롯형 어레이를 생성하기 위한 여러 층의 일 실시예를 예시한다. 안테나 어레이는, 도 6에 도시된 예시적 링과 같은, 링에 위치되는 안테나 엘리먼트를 포함한다. 본 예에 있어서, 안테나 어레이는 2가지 다른 형태의 주파수 대역에 대해 이용되는 2가지 다른 형태의 안테나 엘리먼트를 갖음을 주지해야 한다.9A-9D illustrate one embodiment of several layers to create a slotted array. The antenna array includes antenna elements positioned in a ring, such as the exemplary ring shown in FIG. 6 . It should be noted that in this example, the antenna array has two different types of antenna elements used for two different types of frequency bands.

도 9a는 슬롯에 대응하는 위치를 갖는 제1 아이리스 보드 층(first iris board layer)의 일부분을 예시한다. 도 9a를 참조하면, 원은 아이리스 기판의 바닥 측에서 금속화(metallization)의 개방 영역/슬롯(open areas/slots)이고, 피드(피드파)에 대한 엘리먼트의 결합을 제어하기 위한 것이다. 본 층은 선택적 층이고 모든 설계에는 이용되지 않음을 주지해야 한다. 도 9b는 슬롯을 포함하는 제2 아이리스 보드 층의 일부분을 예시한다. 도 9c는 제2 아이리스 보드 층의 일부분에 걸치는 패치를 예시한다. 도 9d는 슬롯형 어레이의 일부분의 상면도를 예시한다.9A illustrates a portion of the first iris board layer with locations corresponding to slots. Referring to Fig. 9A, the circles are open areas/slots of metallization at the bottom side of the iris substrate, and are for controlling the coupling of the element to the feed (feed wave). It should be noted that this layer is an optional layer and is not used in all designs. 9B illustrates a portion of a second iris board layer that includes slots. 9C illustrates a patch spanning a portion of the second iris board layer. 9D illustrates a top view of a portion of a slotted array.

도 10은 원통형 급전 안테나 구조체(cylindrically fed antenna structure)의 일 실시예의 측면도를 예시한다. 안테나는 이중 층 피드 구조체(double layer feed structure)(즉, 피드 구조체의 2개의 층)를 이용하여 안쪽으로 향하는 진행 파(inwardly travelling wave)를 발생시킨다. 일 실시예에 있어서, 안테나는 원형 외부 형상(circular outer shape)을 포함하지만, 이는 요구되는 것은 아니다. 즉, 비-원형 내향 진행 구조체(non-circular inward travelling structures)가 이용될 수 있다. 일 실시예에 있어서, 도 10의 안테나 구조체는, 예컨대, 2014년 11월 21일자로 출원되고, 발명의 명칭이 "스티어링가능 원통형 급전 홀로그래픽 안테나로부터의 동적 편파 및 커플링 제어"인 미국 공개공보 제2015/0236412호에 기술된 바와 같은, 동축 피드(coaxial feed)를 포함한다. 10 illustrates a side view of one embodiment of a cylindrically fed antenna structure. The antenna uses a double layer feed structure (ie two layers of the feed structure) to generate an inwardly traveling wave. In one embodiment, the antenna includes a circular outer shape, although this is not required. That is, non-circular inward traveling structures may be used. In one embodiment, the antenna structure of FIG. 10 is described, for example, in US Publication No. 21, 2014, titled "Dynamic Polarization and Coupling Control from Steering-able Cylindrical Feed Holographic Antennas." Includes a coaxial feed, as described in 2015/0236412.

도 10을 참조하면, 동축 핀(1601; coaxial pin)은 안테나의 더 낮은 레벨에 대해 필드(field)를 여기시키는데 이용된다. 일 실시예에 있어서, 동축 핀(1601)은 용이하게 이용가능한 50Ω 동축 핀이다. 동축 핀(1601)은 접지 평면(1602)을 도전하는 안테나 구조체의 바닥에 결합(예컨대, 볼트 고정)된다.Referring to Figure 10, a coaxial pin 1601 is used to excite the field to the lower level of the antenna. In one embodiment, coaxial pin 1601 is a readily available 50Ω coaxial pin. Coaxial pin 1601 is coupled (eg, bolted) to the bottom of the antenna structure conducting ground plane 1602 .

도전성 접지 평면(1602)과는 별도로, 내부 도전체인, 삽입 도전체(1603; interstitial conductor)가 있다. 일 실시예에 있어서, 도전성 접지 평면(1602; conducting ground plane)과 삽입 도전체(1603; interstitial conductor)는 서로 평행하다. 일 실시예에 있어서, 접지 평면(1602)과 삽입 도전체(1603) 사이의 거리는 0.1-0.15"이다. 다른 실시예에 있어서, 이 거리는 λ/2일 수 있고, 여기서 λ는 동작 주파수에서 진행파의 파장이다.Apart from the conductive ground plane 1602, there is an inner conductor, an interstitial conductor 1603. In one embodiment, the conducting ground plane 1602 and the interstitial conductor 1603 are parallel to each other. In one embodiment, the distance between ground plane 1602 and interstitial conductor 1603 is 0.1-0.15". In another embodiment, this distance can be λ/2, where λ is the frequency of the traveling wave at the operating frequency. is a wave

접지 평면(1602)은 스페이서(1604)를 매개로 삽입 도전체(1603)로부터 분리된다. 일 실시예에 있어서, 스페이서(1604)는 발포체(foam) 또는 공기와 같은 스페이서(air-like spacer)이다. 일 실시예에 있어서, 스페이서(1604)는 플라스틱 스페이서(plastic spacer)를 포함한다.Ground plane 1602 is separated from intervening conductor 1603 by a spacer 1604. In one embodiment, spacer 1604 is a foam or air-like spacer. In one embodiment, spacer 1604 includes a plastic spacer.

삽입 도전체(1603)의 상부에는 유전층(1605; dielectric layer)이 있다. 일 실시예에 있어서, 유전체 층(1605)은 플라스틱이다. 유전체 층(1605)의 목적은 자유 공간 속도에 비해 진행파를 늦추는 것이다. 일 실시예에 있어서, 유전체 층(1605)은 자유 공간에 비해 진행파를 30% 만큼 느리게 한다. 일 실시예에 있어서, 빔 형성을 위해 적절한 굴절률의 범위는 1.2-1.8이고, 여기서 자유 공간은 1과 동일한 굴절률을 정의에 의해 갖는다. 예컨대 플라스틱과 같은 다른 유전체 스페이서 물질이 이 효과를 달성하기 위해 이용될 수 있다. 플라스틱 이외의 물질은 원하는 파 지연 효과를 달성하는 한 이용될 수 있다. 대안적으로, 분포 구조체를 갖는 물질이, 예컨대 기계 가공 또는 리소그래피로 정의될 수 있는 주기적인 서브-파장 금속 구조체(periodic sub-wavelength metallic structures)와 같은, 유전체(1605)로서 이용될 수 있다.On top of the insert conductor 1603 is a dielectric layer 1605. In one embodiment, dielectric layer 1605 is plastic. The purpose of the dielectric layer 1605 is to slow the traveling wave relative to free space velocity. In one embodiment, the dielectric layer 1605 slows the traveling wave by 30% relative to free space. In one embodiment, the range of refractive indices suitable for beam forming is 1.2-1.8, where free space has a refractive index equal to 1 by definition. Other dielectric spacer materials, such as plastics, may be used to achieve this effect. Materials other than plastics may be used as long as they achieve the desired wave retardation effect. Alternatively, a material having distributed structures may be used as the dielectric 1605, such as periodic sub-wavelength metallic structures that may be defined by machining or lithography, for example.

RF-어레이(1606)는 유전체(1605)의 상부에 있다. 일 실시예에 있어서, 삽입 도전체(1603)와 RF-어레이(1606) 사이의 거리는 0.1-0.15"이다. 다른 실시예에 있어서, 이 거리는

Figure pct00006
일 수 있고, 여기서
Figure pct00007
는 설계 주파수에서 매체의 유효 파장(effective wavelength)이다.The RF-array 1606 is on top of the dielectric 1605. In one embodiment, the distance between the interstitial conductor 1603 and the RF-array 1606 is 0.1-0.15". In another embodiment, this distance is
Figure pct00006
can be, where
Figure pct00007
is the effective wavelength of the medium at the design frequency.

안테나는 측면(1607 및 1608)을 포함한다. 측면(1607 및 1608)은 동축 핀(1601)으로부터의 진행파 피드가 삽입 도전체(1603) 아래의 영역(스페이서 층)으로부터 반사를 통해 삽입 도전체(1603) 위의 영역(유전체 층)으로 전파되어지도록 하기 위해 각도지워져 있다. 일 실시예에 있어서, 측면(1607 및 1608)의 각도는 45°각도이다. 대안적인 실시예에 있어서, 측면(1607 및 1608)은 반사를 달성하기 위해 연속 반경(continuous radius)으로 대체될 수 있다. 도 10은 45도의 각도를 갖는 각이진 측면을 도시하고, 하위 레벨 피드(lower level feed)로부터 상위 레벨 피드(upper level feed)로 신호 송신을 달성하는 다른 각도가 이용될 수 있다. 즉, 하위 피드에서 유효 파장이 일반적으로 상위 피드와는 다르게 될 것임을 고려하면, 이상적인 45°각도로부터의 몇몇 편차는 하위에서 상위 피드 레벨까지의 송신을 돕는데 이용될 수 있다. 예컨대, 다른 실시예에 있어서, 45° 각도는 단일 스텝으로 대체된다. 안테나의 일단 상의 스텝은 유전체 층, 삽입 도전체, 및 스페이서 층 주외로 간다. 동일한 두 스텝이 이들 층의 타단에 있다.The antenna includes sides 1607 and 1608. The side faces 1607 and 1608 show that the traveling wave feed from the coaxial pin 1601 propagates through reflection from the area under the interstitial conductor 1603 (the spacer layer) to the area above the interstitial conductor 1603 (the dielectric layer). It is angled to make it stand out. In one embodiment, the angle of sides 1607 and 1608 is a 45° angle. In an alternative embodiment, sides 1607 and 1608 may be replaced with a continuous radius to achieve reflection. 10 shows an angled side view with an angle of 45 degrees, other angles may be used to achieve signal transmission from the lower level feed to the upper level feed. That is, given that the effective wavelength in the lower feed will generally be different than in the upper feed, some deviation from the ideal 45° angle can be used to help transmit from the lower to the upper feed level. For example, in another embodiment, the 45° angle is replaced with a single step. Steps on one end of the antenna go around the dielectric layer, interstitial conductor, and spacer layer. The same two steps are at the other end of these layers.

동작에 있어서, 피드파가 동축 핀(1601)으로부터 공급될 때, 파는 접지 평면(1602)과 삽입 도전체(1603) 사이의 영역에서 동축 핀(1601)으로부터 동심적으로 배향되어 진행한다. 동심적 유출 파는 측면(1607 및 1608)에 의해 반사되고 삽입 도전체(1603)와 RF 어레이(1606) 사이의 영역에서 안쪽으로 진행한다. 원형 둘레(circular perimeter)의 에지로부터의 반사는 파가 동 위상을 유지하도록 한다(즉, 이는 동-위상 반사이다(in-phase reflection)). 진행 파는 유전체 층(1605)에 의해 느려진다. 이 시점에서, 진행 파는 원하는 산란을 얻기 위해 RF 어레이(1606)에서 엘리먼트와 상호작용하고 여기하는 것을 시작한다.In operation, when the feed wave is supplied from the coaxial pin 1601, the wave is oriented concentrically from the coaxial pin 1601 and travels in the region between the ground plane 1602 and the insertion conductor 1603. The concentric outgoing waves are reflected by the sides 1607 and 1608 and travel inward in the region between the insertion conductor 1603 and the RF array 1606. Reflection from the edge of the circular perimeter causes the wave to remain in phase (ie, it is an in-phase reflection). The traveling wave is slowed by the dielectric layer 1605. At this point, the traveling wave begins to interact and excite the elements in the RF array 1606 to obtain the desired scattering.

진행파를 종료시키기 위해, 말단(1609)이 안테나의 기하학적 중심에서 안테나에 포함된다. 일 실시예에 있어서, 말단(1609)은 핀 말단(예컨대, 50Ω 핀)을 구비한다. 다른 실시예에 있어서, 말단(1609)은 안테나의 피드 구조체를 통해 되돌아오는 이용되지 않은 에너지의 반사를 방지하기 위해 이용되지 않은 에너지를 종료하는 RF 흡수기(RF absorber)를 구비한다. 이들은 RF 어레이(1606)의 상부에서 이용될 수 있다.To terminate the traveling wave, an end 1609 is included in the antenna at the geometric center of the antenna. In one embodiment, termination 1609 has a pin termination (eg, a 50Ω pin). In another embodiment, end 1609 includes an RF absorber to terminate the unused energy to prevent reflection of the unused energy back through the antenna's feed structure. These may be used on top of the RF array 1606.

도 11은 유출 파를 갖는 안테나 시스템의 다른 실시예를 예시한다. 도 11을 참조하면, 2개의 접지 평면(1610 및 1611)은 접지 평면 사이에서 유전체 층(1612)(예컨대, 플라스틱 층 등)과 서로 실질적으로 평행하다. RF 흡수기(1619)(예컨대, 저항기)는 2개의 접지 평면(1610 및 1611)을 함께 결합시킨다. 동축 핀(1615)(예컨대, 50Ω)이 안테나에 공급된다. RF 어레이(1616)는 유전체 층(1612) 및 접지 평면(1611)의 상부에 있다.11 illustrates another embodiment of an antenna system with outgoing waves. Referring to FIG. 11 , the two ground planes 1610 and 1611 are substantially parallel to each other with a dielectric layer 1612 (eg, plastic layer, etc.) between the ground planes. An RF absorber 1619 (eg, resistor) couples the two ground planes 1610 and 1611 together. A coaxial pin 1615 (e.g., 50 Ω) is fed to the antenna. An RF array 1616 is on top of dielectric layer 1612 and ground plane 1611 .

동작에 있어서, 피드파는 동축 핀(1615)을 통해 공급되고 동심으로 바깥쪽으로 진행하고 RF 어레이(1616)의 엘리먼트와 상호작용한다.In operation, the feed wave is supplied through the coaxial pin 1615 and travels concentrically outward and interacts with the elements of the RF array 1616.

도 10 및 도 11의 양쪽 안테나에서 원통형 피드는 안테나의 서비스 각도를 향상시킨다. 안테나 시스템의 플러스 또는 마이너스 45도 방위각 (±45°Az) 및 플러스 또는 마이너스 25도 고도(±25°El)의 서비스 각도 대신, 일 실시예에 있어서, 안테나 시스템은 모든 방향에서의 보어 사이트로부터 75도(75°)의 서비스 각도를 갖는다. 많은 개별 방사기로 구성된 소정의 빔 형성 안테나와 같이, 전체 안테나 이득은 구성요소 엘리먼트의 이득에 의존하고, 그들 자체는 각도 의존적(angle-dependent)이다. 공통 방사 엘리먼트를 이용할 때, 빔이 보어 사이트를 더 벗어나 향하게 됨에 따라 전체 안테나 이득이 감소한다. 보어 사이트를 벗어나는 75도에서, 약 6dB의 상당한 이득 저하가 예상된다.The cylindrical feed in both antennas of FIGS. 10 and 11 improves the service angle of the antenna. Instead of the antenna system's plus or minus 45 degree azimuth (±45°Az) and plus or minus 25 degree elevation (±25°El) service angle, in one embodiment, the antenna system is 75 degrees from the bore site in all directions. It has a service angle of 75 degrees. As with any beam forming antenna composed of many individual radiators, the overall antenna gain depends on the gains of the component elements, which themselves are angle-dependent. When using a common radiating element, the overall antenna gain decreases as the beam is directed further out of the bore site. At 75 degrees off the bore sight, a significant gain drop of about 6 dB is expected.

원통형 피드를 갖춘 안테나의 실시예는 하나 이상의 문제를 해결한다. 이들은 회사 분배기 네트워크(corporate divider network)로 급전된 안테나에 비해 피드 구조체를 획기적으로 단순화하여 전체 요구되는 안테나 및 안테나 피드 체적(antenna feed volume)을 감소시키는 것과; 더 거친 제어기기(coarser controls)로 높은 빔 성능을 유지하는 것에 의해 제조 및 제어 에러에 대한 민감도 감소시키는 것 (완전히 이진 제어까지 확장); 원통형으로 배향된 피드파가 원거리 필드에서 공간적으로 다양한 측면 로브(diverse side lobes)를 초래하기 때문에 직선형 피드(rectilinear feeds)와 비교하여 더 유리한 측면 로브 패턴을 부여하는 것; 및 편파기(polarizer)를 필요로 하지 않으면서 좌측 원편파, 우측 원편파 및 선형 편파를 허용하는 것을 포함하는 동적으로 되는 편파를 허용하는 것;을 포함한다.Embodiments of an antenna with a cylindrical feed solve one or more problems. These include drastically simplifying the feed structure compared to antennas powered by a corporate divider network, reducing the overall required antenna and antenna feed volume; reducing sensitivity to manufacturing and control errors by maintaining high beam performance with coarser controls (extending to fully binary control); imparting a more favorable side lobe pattern compared to rectilinear feeds since cylindrically oriented feed waves result in spatially divergent side lobes in the far field; and allowing polarization to become dynamic, including allowing left circular polarization, right circular polarization and linear polarization without requiring a polarizer.

파 산란 wave scattering 엘리먼트의Element's 어레이 array

도 10의 RF 어레이(1606) 및 도 11의 RF 어레이(1616)는 방사기(radiators)로서 작용하는 패치 안테나의 그룹(즉, 산란기(scatterers))을 포함하는 파 산란 서브시스템(wave scattering subsystem)을 포함한다. 이 패치 안테나의 그룹은 산란 메타물질 엘리먼트의 어레이를 구비한다.The RF array 1606 of FIG. 10 and the RF array 1616 of FIG. 11 include a wave scattering subsystem that includes a group of patch antennas (i.e., scatterers) that act as radiators. include This group of patch antennas has an array of scattering metamaterial elements.

일 실시예에 있어서, 안테나 시스템의 각 산란 엘리먼트는 하부 도전체(lower conductor), 유전체 기판(dielectric substrate), 및 상부 도전체에서 에칭되거나 그에 대해 증착되는 상보 전기 유도-용량성 공진기(complementary electric inductive-capacitive resonator)("상보 전기 LC"또는 "CELC")를 내장하는 상부 도전체(upper conductor)로 구성되는 단위 셀의 일부분이다.In one embodiment, each scattering element of the antenna system is a lower conductor, a dielectric substrate, and a complementary electric inductive resonator etched in or deposited onto the upper conductor. Part of a unit cell consisting of an upper conductor containing a -capacitive resonator (“complementary electrical LC” or “CELC”).

일 실시예에 있어서, 액정(LC)은 산란 엘리먼트 주위의 갭에 주입된다. 액정은 각 단위 셀로 캡슐화되고, 그 패치와 관련된 상부 도전체로부터 슬롯과 관련된 하부 도전체를 분리한다. 액정은 액정을 구비하는 분자의 배향의 함수인 유전율을 갖고, 분자의 배향 (및 따라서 유전율)은 액정을 가로지르는 바이어스 전압을 조정하는 것에 의해 제어될 수 있다. 이 특성을 이용하여 액정은 유도 파로부터 CELC로 에너지를 송신하기 위한 온/오프 스위치로서 작용한다. 스위치 온될 때, CELC는 전기적으로 작은 다이폴 안테나와 같은 전자기파를 방출한다.In one embodiment, liquid crystal (LC) is injected into the gap around the scattering element. Liquid crystal is encapsulated into each unit cell and separates the lower conductor associated with the slot from the upper conductor associated with the patch. Liquid crystals have a permittivity that is a function of the orientation of the molecules that comprise the liquid crystal, and the orientation (and thus permittivity) of the molecules can be controlled by adjusting the bias voltage across the liquid crystal. Using this property, the liquid crystal acts as an on/off switch to transmit energy from the guided wave to the CELC. When switched on, the CELC emits electromagnetic waves like an electrically small dipole antenna.

LC의 두께를 제어하면 빔 스위칭 속도가 증가한다. 하부 도전체와 상부 도전체 사이의 갭(액정의 두께)의 50 페센트(50%) 감소는 속도에서 4배의 증가를 초래한다. 다른 실시예에 있어서, 액정의 두께는 대략 14 밀리초(14ms)의 빔 스위칭 속도를 초래한다. 일 실시예에 있어서, LC는 7 밀리초(7ms) 요건에 부합될 수 있도록 응답성(responsiveness)을 향상시키기 위해 당 업계에서 공지된 방식으로 도핑된다.Controlling the thickness of the LC increases the beam switching speed. A 50 percent (50%) reduction in the gap (thickness of the liquid crystal) between the bottom and top conductors results in a 4-fold increase in speed. In another embodiment, the thickness of the liquid crystal results in a beam switching speed of approximately 14 milliseconds (14 ms). In one embodiment, the LC is doped in a manner known in the art to improve responsiveness so that the 7 millisecond (7 ms) requirement can be met.

CELC 엘리먼트는 CELC 엘리먼트의 평면에 평행하게 적용되고 CELC 갭 보완물(complement)에 수직으로 적용되는 자계(magnetic field)에 응답한다. 전압이 메타물질 산란 단위 셀에서 액정에 인가되면, 유도 파의 자계 성분이 CELC의 자기 여기(magnetic excitation)를 유도하고, 결국 유도 파와 동일한 주파수로 전자기 파를 발생시킨다.The CELC element responds to a magnetic field applied parallel to the plane of the CELC element and perpendicular to the CELC gap complement. When a voltage is applied to the liquid crystal in the metamaterial scattering unit cell, the magnetic field component of the guided wave induces magnetic excitation of the CELC, eventually generating an electromagnetic wave with the same frequency as the guided wave.

단일 CELC에 의해 발생된 전자기 파의 위상은 유도 파의 벡터 상에서 CELC의 위치에 의해 선택될 수 있다. 각 셀은 CELC와 평행하는 유도 파로 동 위상의 파를 발생시킨다. CELC는 파장보다 작기 때문에, 출력 파는 CELC 아래를 지나감에 따라 유도 파의 위상과 동일한 위상을 갖는다.The phase of an electromagnetic wave generated by a single CELC can be selected by the position of the CELC on the vector of the guided wave. Each cell generates an in-phase wave as a guided wave parallel to the CELC. Since the CELC is smaller than the wavelength, the output wave has the same phase as that of the guided wave as it passes below the CELC.

일 실시예에 있어서, 이 안테나 시스템의 원통형 피드 기하학적 구조는 CELC 엘리먼트가 파 피드에서 파의 벡터에 대해 45도(45°) 각도로 위치될 수 있도록 한다. 엘리먼트의 이러한 위치는 엘리먼트로부터 발생되거나 엘리먼트에 의해 수신된 자유 공간 파의 편파(polarization)의 제어를 가능하게 한다. 일 실시예에 있어서, CELC는 안테나의 동작 주파수의 자유 공간 파장보다 작은 엘리먼트간 공간(inter-element spacing)으로 배열된다. 예컨대, 파장 당 4개의 산란 엘리먼트가 있다면, 30GHz 송신 안테나에서의 엘리먼트는 약 2.5mm이다(즉, 30GHz의 10mm 자유 공간 파장의 1/4).In one embodiment, the cylindrical feed geometry of this antenna system allows the CELC element to be positioned at a 45 degree (45°) angle to the vector of the wave in the wave feed. This location of the element allows control of the polarization of the free space wave generated from or received by the element. In one embodiment, the CELCs are arranged with inter-element spacing smaller than the free-space wavelength of the antenna's operating frequency. For example, if there are 4 scattering elements per wavelength, the element in a 30 GHz transmit antenna is about 2.5 mm (ie, 1/4 of a 10 mm free space wavelength at 30 GHz).

일 실시예에 있어서, CELC는 2개의 사이에서 액정을 갖는 슬롯에 걸쳐 공동-위치된 패치를 포함하는 패치 안테나로 구현된다. 이와 관련하여, 메타물질 안테나는 슬롯형(산란) 도파관(slotted (scattering) wave guide)과 같이 작용한다. 슬롯형 도파관에 따르면, 출력 파의 위상은 유도 파와 관련된 슬롯의 위치에 의존한다.In one embodiment, a CELC is implemented as a patch antenna comprising a patch co-located over a slot with liquid crystal between the two. In this regard, the metamaterial antenna acts like a slotted (scattering) wave guide. According to the slotted waveguide, the phase of the output wave depends on the position of the slot relative to the guided wave.

셀 배치cell placement

일 실시예에 있어서, 안테나 엘리먼트는 시스템적 매트릭스 구동 회로(systematic matrix drive circuit)를 허용하는 방식으로 원통형 피드 안테나 개구면 상에 배치된다. 셀의 배치는 매트릭스 구동을 위한 트랜지스터의 배치를 포함한다. 도 12는 안테나 엘리먼트에 대한 매트릭스 구동 회로의 배치의 일 실시예를 예시한다. 도 12를 참조하면, 행 컨트롤러(1701; row controller)는 각각 행 선택 신호(row select signals)(Row1 및 Row2)를 매개로 트랜지스터(1711 및 1712)에 결합되고, 열 컨트롤러(1702; column controller)는 열 선택 신호(column select signal)(Colum1)를 매개로 트랜지스터(1711 및 1712)에 결합된다. 트랜지스터(1711)는 또한 패치(1723)에 대한 연결을 매개로 안테나 엘리먼트(1721)에 결합되는 한편, 트랜지스터(1712)는 패치(1732)에 대한 연결을 매개로 안테나 엘리먼트(1722)에 결합된다.In one embodiment, the antenna elements are arranged on the cylindrical feed antenna aperture in a manner that allows for a systematic matrix drive circuit. The arrangement of the cells includes the arrangement of transistors for driving the matrix. 12 illustrates one embodiment of the arrangement of matrix drive circuitry for an antenna element. Referring to FIG. 12, a row controller 1701 is coupled to transistors 1711 and 1712 via row select signals Row1 and Row2, respectively, and a column controller 1702 is coupled to transistors 1711 and 1712 via a column select signal Column1. Transistor 1711 is also coupled to antenna element 1721 via connection to patch 1723, while transistor 1712 is coupled to antenna element 1722 via connection to patch 1732.

비-균일 그리드(non-regular grid)로 배치된 단위 셀을 갖는 원통형 피드 안테나 상의 매트릭스 구동 회로를 실현하기 위한 초기 접근법에 있어서, 2가지 단계가 수행된다. 첫 번째 단계에서, 셀이 동심원 링 상에 배치되고, 각 셀은 셀 옆에 배치되고 각 셀을 개별적으로 구동하기 위한 스위치로서 작용하는 트랜지스터에 연결된다. 두 번째 단계에서, 매트릭스 구동 회로는 매트릭스 구동 접근법이 요구하는 바와 같이 모든 트랜지스터를 고유 어드레스(unique address)와 연결하기 위해 구축된다. 매트릭스 구동 회로는 (LCD와 유사한) 행 및 열 트레이스(row and column traces)에 의해 구축되지만 셀은 링에 배치되기 때문에, 각 트랜지스터에 대해 고유 어드레스를 할당하는 시스템적 방법은 없다. 이 매핑 문제는 모든 트랜지스터를 포괄하기 위해 매우 복잡한 회로를 초래하고 라우팅(routing)을 달성하기 위해 물리적 트레이스 수에서의 상당한 증가로 이어진다. 셀의 고 밀도 때문에, 이러한 트레이스는 커플링 효과에 기인하여 안테나의 RF 성능을 방해한다. 또한, 트레이스의 복잡성과 높은 패킹 밀도에 기인하여, 트레이스의 라우팅이 상업적으로 이용가능한 레이아웃 도구에 의해서는 달성될 수 없다.In an initial approach to realizing a matrix drive circuit on a cylindrical feed antenna with unit cells arranged in a non-regular grid, two steps are performed. In the first step, cells are placed on concentric rings, and each cell is placed next to a cell and connected to a transistor that acts as a switch to drive each cell individually. In a second step, matrix drive circuitry is built to connect every transistor to a unique address as required by the matrix drive approach. Matrix drive circuits are built by row and column traces (similar to LCDs), but since the cells are arranged in rings, there is no systematic way to assign a unique address to each transistor. This mapping problem results in very complex circuits to cover all the transistors and leads to a significant increase in the number of physical traces to achieve routing. Due to the high density of cells, these traces hinder the RF performance of the antenna due to coupling effects. Also, due to the complexity and high packing density of the traces, routing of the traces cannot be achieved by commercially available layout tools.

일 실시예에 있어서, 매트릭스 구동 회로는 셀 및 트랜지스터가 배치되기 전에 미리 정의된다. 이는 각 고유 어드레스로 모든 셀을 구동하는데 필요한 트레이스의 최소 수를 확실히 한다. 이 전략은 구동 회로의 복잡성을 줄이고 라우팅을 단순화하여 안테나의 RF 성능을 실질적으로 향상시킨다.In one embodiment, the matrix drive circuitry is predefined before the cells and transistors are placed. This ensures the minimum number of traces required to drive all cells with each unique address. This strategy substantially improves the antenna's RF performance by reducing the complexity of the driving circuitry and simplifying routing.

특히, 하나의 접근법에서, 첫 번째 단계에서, 셀은 각 셀의 고유 어드레스를 설명하는 행과 열로 구성된 규칙적인 직사각형 그리드(regular rectangular grid) 상에 배치된다. 두 번째 단계에서, 셀은 첫 번째 단계에서 정의된 바와 같이 행과 열에 대해 그들의 어드레스와 연결을 유지하는 동안 동심원으로 그룹화되어 변환된다. 이 변환의 목표는 링 상에 셀을 놓을뿐만 아니라 셀 사이의 거리 및 전체 개구면에 걸쳐 일정한 링 사이의 거리를 유지하는 것이다. 이 목표를 달성하기 위해, 셀을 그룹화하기 위한 몇 가지 방법이 있다.Specifically, in one approach, in a first step, cells are laid out on a regular rectangular grid consisting of rows and columns describing each cell's unique address. In the second step, the cells are grouped and transformed into concentric circles while maintaining their addresses and connections for rows and columns as defined in the first step. The goal of this transformation is not only to put the cells on the rings, but also to keep the distance between the cells and between the rings constant over the entire aperture. To achieve this goal, there are several ways to group cells.

일 실시예에 있어서, TFT 패키지는 매트릭스 드라이브의 배치 및 고유 어드레싱을 가능하게 하는데 이용된다. 도 13은 TFT 패키지의 일 실시예를 예시한다. 도 13을 참조하면, 입력 및 출력 포트를 갖는 TFT 및 홀드 캐패시터(1803; hold capacitor)가 도시된다. 행과 열을 이용하여 TFT를 함께 연결하기 위해 트레이스(1801)에 연결된 2개의 입력 포트와 트레이스(1802)에 연결된 2개의 출력 포트가 있다. 일 실시예에 있어서, 행 및 열 트레이스는 행 및 열 트레이스 사이의 결합을 감소시키고, 그리고 잠재적으로 최소화하기 위해 90 ° 각도로 교차한다. 일 실시예에 있어서, 행 및 열 트레이스는 다른 층 상에 있다In one embodiment, a TFT package is used to enable placement and unique addressing of matrix drives. 13 illustrates one embodiment of a TFT package. Referring to Fig. 13, a TFT having input and output ports and a hold capacitor (1803) are shown. There are two input ports connected to trace 1801 and two output ports connected to trace 1802 to connect the TFTs together using rows and columns. In one embodiment, the row and column traces intersect at a 90° angle to reduce, and potentially minimize, coupling between the row and column traces. In one embodiment, row and column traces are on different layers

동시 송수신(Full Duplex) 통신 시스템의 예Example of Full Duplex Communication System

다른 실시예에 있어서, 결합된 안테나 개구면은 동시 송수신 통신 시스템(full duplex communication system)에서 이용된다. 도 14는 동시 송신 및 수신 경로를 갖춘 통신 시스템의 다른 실시예의 블록도이다. 하나의 송신 경로 및 하나의 수신 경로 만이 도시되어 있지만, 통신 시스템은 하나 이상의 송신 경로 및/또는 하나 이상의 수신 경로를 포함할 수 있다.In another embodiment, the combined antenna aperture is used in a full duplex communication system. 14 is a block diagram of another embodiment of a communication system with simultaneous transmit and receive paths. Although only one transmit path and one receive path are shown, a communication system may include more than one transmit path and/or more than one receive path.

도 14를 참조하면, 안테나(1401)는 상기한 바와 같이 다른 주파수에서 동시에 송신 및 수신하도록 독립적으로 동작가능한 2개의 공간적으로 인터리브된(interleaved) 안테나 어레이(spatially interleaved antenna arrays)를 포함한다. 일 실시예에 있어서, 안테나(1401)는 다이플렉서(1445; diplexer)에 연결된다. 커플링은 하나 이상의 피딩 네트워크(feeding networks)에 의해 이루어질 수 있다. 일 실시예에 있어서, 방사형 피드 안테나(radial feed antenna)의 경우, 다이플렉서(1445)는 두 신호를 결합하고, 안테나(1401)와 다이플렉서(1445) 사이의 연결은 양쪽 주파수를 반송할 수 있는 단일 광대역 피딩 네트워크(single broad-band feeding network)이다.Referring to FIG. 14 , antenna 1401 includes two spatially interleaved antenna arrays independently operable to simultaneously transmit and receive at different frequencies, as described above. In one embodiment, antenna 1401 is coupled to a diplexer 1445. Coupling may be achieved by one or more feeding networks. In one embodiment, for a radial feed antenna, diplexer 1445 combines the two signals, and the connection between antenna 1401 and diplexer 1445 will carry both frequencies. It is a single broad-band feeding network capable of

다이플렉서(1445)는 저잡음 블록 다운 컨버터(LNBs; low noise block down converter)(1427)에 연결되고, 이는 당 업계에서 공지된 방식으로 잡음 필터링 기능(noise filtering function) 및 다운 변환 및 증폭 기능(down conversion and amplification function)을 수행한다. 일 실시예에 있어서, LNB(1427)는 실외 유닛(ODU; out-door unit)에 있다. 다른 실시예에 있어서, LNB(1427)는 안테나 장치에 통합된다. LNB(1427)는 컴퓨팅 시스템(1440) (예컨대, 컴퓨터 시스템, 모뎀 등)에 결합되는 모뎀(1460)에 결합된다.The diplexer 1445 is connected to low noise block down converters (LNBs) 1427, which, in a manner known in the art, have a noise filtering function and a down conversion and amplification function ( down conversion and amplification function). In one embodiment, the LNB 1427 is in an outdoor unit (ODU). In another embodiment, LNB 1427 is integrated into the antenna device. LNB 1427 is coupled to modem 1460 which is coupled to computing system 1440 (eg, computer system, modem, etc.).

모뎀(1460)은 다이플렉서(1445)로부터 출력된 수신된 신호를 디지털 포맷으로 변환시키기 위해 LNB(1427)에 결합되는 아날로그-디지털 변환기(ADC; analog-to-digital converter)(1422)를 포함한다. 일단 디지털 포맷으로 변환되면, 신호는 복조기(1423)에 의해 복조되고 수신된 파 상에서 인코딩된 데이터를 얻기 위해 디코더(1424)에 의해 디코딩된다. 디코딩된 데이터는 이어 이를 컴퓨팅 시스템(1440)으로 전송하는 컨트롤러(1425)로 전송된다.Modem 1460 includes an analog-to-digital converter (ADC) 1422 coupled to LNB 1427 to convert the received signal output from diplexer 1445 to a digital format. do. Once converted to digital format, the signal is demodulated by demodulator 1423 and decoded by decoder 1424 to obtain data encoded on the received wave. The decoded data is then sent to controller 1425 which transmits it to computing system 1440.

모뎀(1460)은 또한 컴퓨팅 시스템(1440)으로부터 송신될 데이터를 인코딩하는 인코더(1430)를 포함한다. 인코딩된 데이터는 변조기(1431)에 의해 변조되고, 이어 DAC(digital-to-analog converter)(1432)에 의해 아날로그로 변환된다. 이어, 아날로그 신호는 BUC(업-컨버트 및 고역 증폭기; up-convert and high pass amplifier)(1433)에 의해 필터링되고 다이플렉서(1445)의 하나의 포트에 제공된다. 일 실시예에 있어서, BUC(1433)는 실외 유닛(ODU)에 있다.Modem 1460 also includes an encoder 1430 that encodes data to be transmitted from computing system 1440 . The encoded data is modulated by a modulator 1431 and then converted to analog by a digital-to-analog converter (DAC) 1432. The analog signal is then filtered by a BUC (up-convert and high pass amplifier) 1433 and provided to one port of the diplexer 1445. In one embodiment, BUC 1433 is in an outdoor unit (ODU).

당 업계에서 공지된 방식으로 동작하는 다이플렉서(1445)는 송신을 위해 송신 신호를 안테나(1401)에 제공한다.Diplexer 1445, operating in a manner known in the art, provides the transmit signal to antenna 1401 for transmission.

컨트롤러(1450)는 안테나(1401)를 제어하고, 단일 결합된 물리적 개구면 상에서 안테나 엘리먼트의 2개의 어레이를 포함한다. Controller 1450 controls antenna 1401 and includes two arrays of antenna elements on a single coupled physical aperture.

통신 시스템은 상기한 결합기/조정기(combiner/arbiter)를 포함하도록 변형될 것이다. 이러한 경우, 결합기/조정기는 모뎀 이후 그러나 BUC 및 LNB 이전에 있다. The communication system will be modified to include the combiner/arbiter described above. In this case, the combiner/regulator is after the modem but before the BUC and LNB.

도 14에 도시된 동시 송수신 통신 시스템은, 이에 한정되는 것은 아니지만, 인터넷 통신, (소프트웨어 업데이팅을 포함하는) 차량 통신 등을 포함하는 다수의 어플리케이션을 갖는다는 점을 주지해야 한다. It should be noted that the simultaneous transmission and reception communication system shown in FIG. 14 has many applications including, but not limited to, Internet communication, vehicle communication (including software updating), and the like.

여기에 개시된 다수의 예시적 실시예가 있다.There are a number of exemplary embodiments disclosed herein.

예 1은 복수의 무선 주파수(RF) 방사 안테나 엘리먼트로서, 복수의 RF 방사 안테나 엘리먼트의 각 안테나 엘리먼트가 아이리스 슬롯 구멍 및 아이리스 슬롯 구멍 위의 전극을 구비하는, 복수의 RF 방사 안테나 엘리먼트; 복수의 안테나 엘리먼트에 결합된 복수의 구동 트랜지스터; 및 복수의 저장 캐패시터로서, 각 저장 캐패시터가 복수의 안테나 엘리먼트 중 하나의 안테나 엘리먼트의 전극에 결합되는, 복수의 저장 캐패시터;를 갖춘 개구면을 구비하여 구성되고, 개구면이: 하나의 안테나 엘리먼트용 구동 트랜지스터가 안테나 엘리먼트의 전극 아래에 위치되고, 하나의 안테나 엘리먼트용 저장 캐패시터가 안테나 엘리먼트의 전극 아래에 위치되며, 제1 전압을 위한 하나의 안테나 엘리먼트에 대한 금속 라우팅이, 중첩 영역에서, 저장 캐패시턴스를 형성하기 위해 하나의 안테나 엘리먼트에 대해 공통 전압을 라우팅하는 공통 전압 라우팅과 중첩되는 것; 중 적어도 하나를 구비하는 안테나이다.Example 1 is a plurality of radio frequency (RF) radiating antenna elements, each antenna element of the plurality of RF radiating antenna elements having an iris slot hole and an electrode over the iris slot hole; a plurality of drive transistors coupled to the plurality of antenna elements; and a plurality of storage capacitors, wherein each storage capacitor is coupled to an electrode of one antenna element of the plurality of antenna elements, wherein the opening surface is: for one antenna element. A driving transistor is located under the electrode of the antenna element, a storage capacitor for one antenna element is located under the electrode of the antenna element, and a metal routing for the one antenna element for the first voltage is, in the overlapping region, a storage capacitance overlapping with the common voltage routing to route the common voltage to one antenna element to form An antenna having at least one of

예 2는 전극이 패치를 구비하는 것을 선택적으로 포함할 수 있는 예 1의 안테나이다.Example 2 is the antenna of example 1 which may optionally include the electrodes having patches.

예 3은 금속 라우팅이 전극에 복수의 저장 캐패시터 중의 저장 캐패시터를 결합하는 드레인 금속 라우팅을 구비하는 것을 선택적으로 포함할 수 있는 예 1의 안테나이다.Example 3 is the antenna of example 1 that may optionally include having drain metal routing where the metal routing couples a storage capacitor of the plurality of storage capacitors to the electrode.

예 4는 드레인 금속 라우팅이 공통 전압 라우팅 위 또는 아래에 있는 것을 선택적으로 포함할 수 있는 예 3의 안테나이다.Example 4 is the antenna of Example 3 that may optionally include drain metal routing above or below the common voltage routing.

예 5는 중첩 영역이 하나의 안테나 엘리먼트에 대한 캐패시턴스를 제공하기 위해 저장 캐패시터의 제2 캐패시턴스와 결합하는 제1 캐패시턴스를 제공하고, 드레인 금속층의 폭 및 공통 전압 라우팅의 폭 중 하나 또는 양쪽이 제1 캐패시턴스를 획득하도록 설정되는 것을 선택적으로 포함할 수 있는 예 3의 안테나이다.Example 5 provides a first capacitance in which the overlap region combines with a second capacitance of the storage capacitor to provide a capacitance for one antenna element, wherein one or both of the width of the drain metal layer and the width of the common voltage routing is the first capacitance. The antenna of Example 3, which may optionally include being set to acquire capacitance.

예 6은 중첩 영역의 폭이 전극의 외부보다 전극 아래에서 더 큰 것을 선택적으로 포함할 수 있는 예 1의 안테나이다.Example 6 is the antenna of Example 1 that may optionally include a width of the overlapping region being greater under the electrode than outside of the electrode.

예 7은 하나의 안테나 엘리먼트용 구동 트랜지스터가 하나의 안테나 엘리먼트용 저장 캐패시터를 갖는 안테나 엘리먼트의 전극 아래에 위치되는 것을 선택적으로 포함할 수 있는 예 1의 안테나이다.Example 7 is the antenna of example 1 that may optionally include a drive transistor for one antenna element being positioned below an electrode of the antenna element with a storage capacitor for one antenna element.

예 8은 하나의 안테나 엘리먼트용 구동 트랜지스터가 안테나 엘리먼트의 전극 아래에 위치되고, 하나의 안테나 엘리먼트용 저장 캐패시터가 안테나 엘리먼트의 전극의 외부에 위치되는 것을 선택적으로 포함할 수 있는 예 1의 안테나이다.Example 8 is the antenna of Example 1 that may optionally include a drive transistor for one antenna element positioned below an electrode of the antenna element and a storage capacitor for one antenna element positioned outside of the electrode of the antenna element.

예 9은 하나의 안테나 엘리먼트용 구동 트랜지스터가 안테나 엘리먼트의 전극 아래에 위치되고, 하나의 안테나 엘리먼트용 제1 저장 캐패시터가 안테나 엘리먼트의 전극 아래에 위치되고 하나의 안테나 엘리먼트용 제2 저장 캐패시터가 안테나 엘리먼트의 전극의 외부에 위치되는 것을 선택적으로 포함할 수 있는 예 1의 안테나이다.Example 9 is that the drive transistor for one antenna element is located under the electrode of the antenna element, the first storage capacitor for one antenna element is located under the electrode of the antenna element and the second storage capacitor for one antenna element is located under the antenna element. The antenna of Example 1, which may optionally include being positioned outside of the electrodes of

예 10은 전극이 패치 및 패치 기판을 갖춘 패치 구조체의 일부이고, 더욱이 저장 캐패시터가 전극 아래에 형성되고 패치 구조체의 패치 금속층과 패치 기판 사이에 존재하는 것을 선택적으로 포함할 수 있는 예 1의 안테나이다.Example 10 is the antenna of example 1, which may optionally include that the electrode is part of a patch structure having a patch and a patch substrate, and furthermore, a storage capacitor is formed below the electrode and is present between the patch substrate and the patch metal layer of the patch structure. .

예 11은 패치 아래의 캐패시턴스가 공통 전압 금속층을 조정하는 것에 의해 조정되는 것을 선택적으로 포함할 수 있는 예 10의 안테나이다.Example 11 is the antenna of example 10 which may optionally include adjusting the capacitance under the patch by adjusting the common voltage metal layer.

예 12는 전극이 패치 및 패치 기판을 갖춘 패치 구조체의 일부이고, 더욱이 구동 트랜지스터가 TFT를 구비하고, 적어도 하나의 TFT가 패치 구조체 아래에 형성되고 패치 금속층과 패치 구조체의 패치 기판 사이에 존재하는 것을 선택적으로 포함할 수 있는 예 1의 안테나이다.Example 12 shows that the electrode is a part of a patch structure having a patch and a patch substrate, and furthermore, a driving transistor includes a TFT, and at least one TFT is formed below the patch structure and is present between the patch metal layer and the patch substrate of the patch structure. This is the antenna of Example 1 that can be optionally included.

예 13은 복수의 무선 주파수(RF) 방사 안테나 엘리먼트로서, 복수의 RF 방사 안테나 엘리먼트의 각 안테나 엘리먼트가 아이리스 슬롯 구멍 및 아이리스 슬롯 구멍 위의 전극을 구비하는, 복수의 RF 방사 안테나 엘리먼트; 및 복수의 구동 트랜지스터로서, 각 구동 트랜지스터가 복수의 안테나 엘리먼트 중 하나의 안테나 엘리먼트에 결합되고, 구동 트랜지스터의 쌍 사이의 하나 이상의 금속 라우팅 라인이 하나 이상의 RF 방사 안테나 엘리먼트를 통과하는, 복수의 구동 트랜지스터;를 구비하여 구성되는 안테나이다.Example 13 is a plurality of radio frequency (RF) radiating antenna elements, each antenna element of the plurality of RF radiating antenna elements having an iris slot aperture and an electrode over the iris slot aperture; and a plurality of drive transistors, each drive transistor coupled to one of the plurality of antenna elements, wherein one or more metal routing lines between pairs of drive transistors pass through the one or more RF radiating antenna elements. It is an antenna composed of;

예 14는 각 구동 트랜지스터가 각각 소스 및 게이트에 결합된 드레인 및 게이트 금속 라인을 갖고, 드레인 금속 라인이 RF 방사 안테나 엘리먼트의 전극에 결합되고, 하나 이상의 금속 라우팅 라인이 소스 금속 라인 및 게이트 금속 라인 중 하나 이상을 구비하는 것을 선택적으로 포함할 수 있는 예 13의 안테나이다.Example 14 has each drive transistor having a drain and gate metal line coupled to a source and a gate, respectively, the drain metal line coupled to an electrode of an RF radiating antenna element, and one or more metal routing lines of the source metal line and the gate metal line. The antenna of Example 13, which may optionally include having one or more.

예 15는 하나 이상의 금속 라우팅 라인이 공통 전압 라우팅을 구비하는 것을 선택적으로 포함할 수 있는 예 13의 안테나이다.Example 15 is the antenna of example 13, which may optionally include the one or more metal routing lines having common voltage routing.

예 16은 하나 이상의 금속 라우팅 라인이 적어도 하나의 RF 엘리먼트의 장축을 따르는 것을 선택적으로 포함할 수 있는 예 13의 안테나이다.Example 16 is the antenna of example 13, which can optionally include the one or more metal routing lines along a long axis of the at least one RF element.

예 17은 하나 이상의 금속 라우팅 라인이 적어도 하나의 RF 엘리먼트의 장축에 관하여 대칭인 평행 라우팅 라인을 구비하는 것을 선택적으로 포함할 수 있는 예 16의 안테나이다.Example 17 is the antenna of example 16, which may optionally include wherein the one or more metal routing lines have parallel routing lines that are symmetric about a long axis of the at least one RF element.

예 18은 하나 이상의 금속 라우팅 라인의 일부는 전극이 전극과 기판 사이에 결합되는 기판 상의 금속층 상에 형성되는 것을 선택적으로 포함할 수 있는 예 13의 안테나이다.Example 18 is the antenna of example 13, which may optionally include a portion of the one or more metal routing lines being formed on a metal layer on the substrate where the electrode is coupled between the electrode and the substrate.

예 19는 전극이 패치 전극이고 기판이 패치 기판인 것을 선택적으로 포함할 수 있는 예 18의 안테나이다.Example 19 is the antenna of Example 18 which may optionally include wherein the electrode is a patch electrode and the substrate is a patch substrate.

예 20은 패치 전극과 금속 라우팅 라인 사이의 기생 캐패시턴스를 감소시키기 위해 패치 전극과 금속 라우팅 라인 사이에 유전체를 선택적으로 포함할 수 있는 예 19의 안테나이다.Example 20 is the antenna of Example 19 which may optionally include a dielectric between the patch electrode and the metal routing line to reduce parasitic capacitance between the patch electrode and the metal routing line.

예 21은 금속 라우팅 라인이 전극에 근접하지 않을 때보다 전극에 근접할 때 더 좁은 것을 선택적으로 포함할 수 있는 예 13의 안테나이다.Example 21 is the antenna of example 13 which may optionally include a metal routing line that is narrower when proximate the electrodes than when not proximate the electrodes.

예 22는 대응하는 아이리스 슬롯 구멍 위의 영역 외부인 영역에서 적어도 하나의 안테나 엘리먼트의 전극에 구동 트랜지스터의 드레인 금속층을 연결하기 위한 비어를 선택적으로 포함할 수 있는 예 13의 안테나이다.Example 22 is the antenna of example 13 that may optionally include a via to connect the drain metal layer of the drive transistor to an electrode of the at least one antenna element in an area outside the area above the corresponding iris slot hole.

예 23은 복수의 RF 방사 안테나 엘리먼트; 및 복수의 RF 방사 안테나 엘리먼트에 결합된 복수의 구조체로서, 각 구조체가 복수의 안테나 엘리먼트를 구동시키도록 결합된 저장 캐패시터에 결합된 구동 트랜지스터를 갖추고, 복수의 구조체의 각 구조체가 복수의 드레인 단자를 구비하는, 복수의 구조체;를 구비하여 구성되는 안테나이다.Example 23 includes a plurality of RF radiating antenna elements; and a plurality of structures coupled to the plurality of RF radiating antenna elements, each structure having a driving transistor coupled to a storage capacitor coupled to drive the plurality of antenna elements, each structure of the plurality of structures having a plurality of drain terminals. It is an antenna configured by including; a plurality of structures provided.

예 24는 구동 트랜지스터가 TFT인 것을 선택적으로 포함할 수 있는 예 23의 안테나이다.Example 24 is the antenna of example 23 which may optionally include that the drive transistor is a TFT.

예 25는 복수의 드레인 단자 중 하나만이 RF 안테나 엘리먼트의 하나 이상의 다른 링 상의 하나 이상의 RF 엘리먼트에 결합되는 것을 선택적으로 포함할 수 있는 예 23의 안테나이다.Example 25 is the antenna of example 23, which may optionally include having only one of the plurality of drain terminals coupled to one or more RF elements on one or more other rings of RF antenna elements.

예 26은 복수의 구조체 중 하나의 복수의 드레인 단자 중 하나에 결합된 드레인 라인이 하나의 구조체의 구동 트랜지스터에 결합된 게이트 라인과 교차하는 것을 선택적으로 포함할 수 있는 예 23의 안테나이다.Example 26 is the antenna of example 23, which may optionally include a drain line coupled to one of the plurality of drain terminals of one of the plurality of structures crossing a gate line coupled to a drive transistor of the one structure.

예 27은 복수의 구조체 중 하나의 복수의 드레인 단자 중 하나에 결합된 드레인 라인이 하나의 구조체의 구동 트랜지스터에 결합된 게이트 라인 또는 소스 라인과 교차하는 것이 없는 것을 선택적으로 포함할 수 있는 예 23의 안테나이다.Example 27 of Example 23 may optionally include wherein a drain line coupled to one of the plurality of drain terminals of one of the plurality of structures does not intersect a gate line or a source line coupled to a drive transistor of the one structure. it is an antenna

예 28은 복수의 구조체 중 하나의 복수의 드레인 단자 중 하나에 결합된 드레인 라인이 하나의 구조체의 구동 트랜지스터에 결합된 소스 라인과 반대 방향으로 하나의 구조체를 빠져 나오는 것을 선택적으로 포함할 수 있는 예 23의 안테나이다.Example 28 can optionally include a drain line coupled to one of the plurality of drain terminals of one of the plurality of structures exiting the one structure in an opposite direction to a source line coupled to a drive transistor of the one structure. 23 antenna.

예 29는 복수의 구조체의 구조체가 안테나 엘리먼트의 로컬 링에 대한 접선을 따라 주행되는 라우팅과 정렬되는 것을 선택적으로 포함할 수 있는 예 23의 안테나이다.Example 29 is the antenna of example 23, which may optionally include the structure of the plurality of structures being aligned with the routing running along a tangent to the local ring of the antenna element.

예 30은 TFT/저장 캐패시터 구조체 중 하나 이상의 라우팅 라인에 대한 하나 이상의 연결부가 엘리먼트의 로컬 링의 접선을 따라 주행하는 라우팅과 정렬되는 것을 선택적으로 포함할 수 있는 예 29의 안테나이다.Example 30 is the antenna of example 29, which may optionally include one or more connections to one or more routing lines of the TFT/storage capacitor structure being aligned with routing running along a tangent of a local ring of the element.

예 31은 TFT/저장 캐패시터 구조체 중 하나 이상의 라우팅 라인에 대한 하나 이상의 연결부가 엘리먼트의 로컬 링의 접선을 가로질러 주행하는 라우팅과 정렬되는 것을 선택적으로 포함할 수 있는 예 29의 안테나이다.Example 31 is the antenna of example 29, which may optionally include that one or more connections to one or more routing lines of the TFT/storage capacitor structure are aligned with routing running across a tangent of a local ring of elements.

상기 상세한 설명의 몇몇 부분은 컴퓨터 메모리 내의 데이터 비트에 대한 연산의 알고리즘 및 상징적 표현의 면에서 제공된다. 이들 알고리즘적 설명 및 표현은 데이터 처리 분야의 당업자가 자신의 작업의 내용을 다른 당업자에게 가장 효과적으로 전달하기 위해 이용하는 수단이다. 여기서 알고리즘은 일반적으로 원하는 결과를 도출하는 일관된 단계의 시퀀스로 되도록 생각된다. 이 단계는 물리량의 물리적 조작을 요구하는 단계이다. 일반적으로, 반드시 그런 것은 아니지만, 이들 양은 저장, 전달, 결합, 비교 및 달리 조작될 수 있는 전기 또는 자기 신호의 형태를 취한다. 이들 신호를 비트, 값, 엘리먼트, 심볼, 문자, 용어, 숫자 등으로 지칭하는 것이 주로 일반적인 이용의 이유로 때때로 편리한 것으로 입증되었다.Some portions of the detailed description above are presented in terms of algorithms and symbolic representations of operations on data bits within a computer memory. These algorithmic descriptions and representations are the means used by those skilled in the data processing arts to most effectively convey the substance of their work to others skilled in the art. Here, an algorithm is generally conceived to be a consistent sequence of steps leading to a desired result. This step requires physical manipulation of physical quantities. Usually, though not necessarily, these quantities take the form of electrical or magnetic signals capable of being stored, transferred, combined, compared, and otherwise manipulated. It has proven convenient at times, principally for reasons of common usage, to refer to these signals as bits, values, elements, symbols, characters, terms, numbers, or the like.

그러나, 모든 이들 용어 및 유사한 용어는 모두 적절한 물리량과 관련되어야하고 단지 이들 양에 적용되는 편리한 라벨일 뿐이라는 것을 명심해야 한다. 다음 논의에서 명확하게 달리 명시되지 않는 한, 설명 전반에 걸쳐, "처리"또는 "컴퓨팅" 또는 "계산"또는 "결정" 또는 "디스플레잉"등과 같은 용어를 이용하는 논의는, 컴퓨터 시스템의 레지스터 및 메모리 내에서 물리적(전자적) 양으로 표현된 데이터를 컴퓨터 시스템 메모리 또는 레지스터 또는 다른 이러한 정보 저장, 전송 또는 디스플레이 장치 내에서 물리적 양으로서 유사하게 표현된 다른 데이터로 조작하고 변환하는, 컴퓨터 시스템 또는 유사한 전자 컴퓨팅 장치의 행위 및 프로세스를 언급함이 인정된다.However, it should be borne in mind that all these and similar terms must be associated with appropriate physical quantities and are merely convenient labels applied to these quantities. Throughout the following discussion, discussion using terms such as "processing" or "computing" or "calculating" or "determining" or "displaying" will refer to the registers and memory of a computer system, unless the context clearly dictates otherwise. The manipulation and conversion of data, expressed as physical (electronic) quantities within a computer system, into other data similarly represented as physical quantities within computer system memories or registers or other such information storage, transmission or display devices, computer systems or similar electronic computing. It is acknowledged that it refers to the behavior and processes of the device.

본 발명은 또한 여기서 동작을 수행하기 위한 장치에 관한 것이다. 본 장치는 필요한 목적을 위해 특별히 구성될 수 있거나, 컴퓨터에 저장된 컴퓨터 프로그램에 의해 선택적으로 활성화되거나 재구성된 범용 컴퓨터를 포함할 수 있다. 이러한 컴퓨터 프로그램은, 이에 한정되는 것은 아니지만, 플로피 디스크, 광학 디스크, CD-ROM 및 자기 광학 디스크를 포함하는 소정 형태의 디스크, ROM, RAM, EPROM, EEPROM, 자기 또는 광학 카드, 또는 전자적 명령을 저장하는데 적합하고, 각각 컴퓨터 시스템 버스에 결합됨 소정 형태의 매체와 같은, 컴퓨터 판독가능 저장 매체에 저장될 수 있다.The invention also relates to an apparatus for performing the operation herein. The apparatus may be specially configured for the necessary purpose, or may include a general purpose computer selectively activated or reconfigured by a computer program stored therein. Such computer programs may store any form of disk, including but not limited to floppy disks, optical disks, CD-ROMs and magneto-optical disks, ROM, RAM, EPROM, EEPROM, magnetic or optical cards, or electronic instructions. and may be stored in a computer readable storage medium, such as some form of medium, each coupled to a computer system bus.

여기서 제시된 알고리즘 및 디스플레이는 본질적으로 소정의 특정 컴퓨터 또는 다른 장치와 관련이 없다. 다양한 범용 시스템이 여기서의 교시에 따라 프로그램과 함께 이용될 수 있거나, 필요한 방법 단계를 수행하기 위해 더욱 전문화된 장치를 구성하는데 편리함을 입증할 수 있다. 이들 다양한 시스템에 대해 필요한 구조는 이하 설명으로부터 나타날 것이다. 더욱이, 본 발명은 소정의 특정 프로그래밍 언어를 참조하여 설명되지는 않는다. 다양한 프로그래밍 언어는 여기서 설명된 바와 같이 본 발명의 교시를 구현하기 위해 이용될 수 있음이 이해될 것이다.The algorithms and displays presented herein are not inherently tied to any particular computer or other device. A variety of general-purpose systems may be used with programs in accordance with the teachings herein, or it may prove convenient to construct more specialized apparatus to perform the necessary method steps. The necessary structure for these various systems will emerge from the description below. Moreover, the present invention is not described with reference to any particular programming language. It will be appreciated that a variety of programming languages may be used to implement the teachings of the present invention as described herein.

기계-판독가능 매체는 기계(예컨대, 컴퓨터)에 의해 판독가능한 형태로 정보를 저장하거나 전송하기 위한 소정의 메카니즘을 포함한다. 예컨대, 기계-판독가능 매체는 ROM; RAM; 자기 디스크 저장 매체; 광학 저장 매체; 플래시 메모리 장치; 등을 포함한다.A machine-readable medium includes any mechanism for storing or transmitting information in a form readable by a machine (eg, a computer). For example, machine-readable media may include ROM; RAM; magnetic disk storage media; optical storage media; flash memory devices; Include etc.

본 발명의 많은 변경 및 수정은 상기한 설명을 읽은 후 당업자에게 의심의 여지가 없는 반면, 예시로서 도시되고 설명된 소정의 특정 실시예는 제한적인 것으로 간주되도록 의도되지 않음을 이해해야 한다. 따라서, 다양한 실시예의 세부 사항에 대한 참조는 그 자체가 본 발명에 필수적인 것으로 고려되는 특징만을 인용하는 청구항의 범위를 제한하려는 것은 아니다.While many changes and modifications of the present invention will not arise in doubt to those skilled in the art after reading the foregoing description, it should be understood that certain specific embodiments shown and described as examples are not intended to be regarded as limiting. Thus, references to details of various embodiments are not intended to limit the scope of the claims which themselves recite only those features considered essential to the invention.

Claims (31)

복수의 무선 주파수(RF) 방사 안테나 엘리먼트로서, 복수의 RF 방사 안테나 엘리먼트의 각 안테나 엘리먼트가 아이리스 슬롯 구멍 및 아이리스 슬롯 구멍 위의 전극을 구비하는, 복수의 RF 방사 안테나 엘리먼트;
복수의 안테나 엘리먼트에 결합된 복수의 구동 트랜지스터; 및
복수의 저장 캐패시터로서, 각 저장 캐패시터가 복수의 안테나 엘리먼트 중 하나의 안테나 엘리먼트의 전극에 결합되는, 복수의 저장 캐패시터;를 갖춘 개구면을 구비하여 구성되고, 개구면이:
하나의 안테나 엘리먼트용 구동 트랜지스터가 안테나 엘리먼트의 전극 아래에 위치되고,
하나의 안테나 엘리먼트용 저장 캐패시터가 안테나 엘리먼트의 전극 아래에 위치되며,
제1 전압을 위한 하나의 안테나 엘리먼트에 대한 금속 라우팅이, 중첩 영역에서, 저장 캐패시턴스를 형성하기 위해 하나의 안테나 엘리먼트에 대해 공통 전압을 라우팅하는 공통 전압 라우팅과 중첩되는 것; 중 적어도 하나를 구비하는 것을 특징으로 하는 안테나.
a plurality of radio frequency (RF) radiating antenna elements, each antenna element of the plurality of RF radiating antenna elements having an iris slot hole and an electrode over the iris slot hole;
a plurality of drive transistors coupled to the plurality of antenna elements; and
A plurality of storage capacitors, each storage capacitor being coupled to an electrode of one of the plurality of antenna elements, each storage capacitor being coupled to an electrode of one of the plurality of antenna elements;
A driving transistor for one antenna element is located under the electrode of the antenna element,
A storage capacitor for one antenna element is located under the electrode of the antenna element,
metal routing to one antenna element for the first voltage overlaps in an overlapping region with common voltage routing to route common voltage to one antenna element to form a storage capacitance; An antenna characterized in that it has at least one of.
제1항에 있어서,
전극이 패치를 구비하는 것을 특징으로 하는 안테나.
According to claim 1,
An antenna characterized in that the electrodes have patches.
제1항에 있어서,
금속 라우팅이 전극에 복수의 저장 캐패시터 중의 저장 캐패시터를 결합하는 드레인 금속 라우팅을 구비하는 것을 특징으로 하는 안테나.
According to claim 1,
An antenna comprising a drain metal routing coupling a storage capacitor of a plurality of storage capacitors to an electrode.
제3항에 있어서,
드레인 금속 라우팅이 공통 전압 라우팅 위 또는 아래에 있는 것을 특징으로 하는 안테나.
According to claim 3,
An antenna characterized in that the drain metal routing is above or below the common voltage routing.
제3항에 있어서,
중첩 영역이 하나의 안테나 엘리먼트에 대한 캐패시턴스를 제공하기 위해 저장 캐패시터의 제2 캐패시턴스와 결합하는 제1 캐패시턴스를 제공하고, 드레인 금속층의 폭 및 공통 전압 라우팅의 폭 중 하나 또는 양쪽이 제1 캐패시턴스를 획득하도록 설정되는 것을 특징으로 하는 안테나.
According to claim 3,
The overlapping region provides a first capacitance that combines with a second capacitance of the storage capacitor to provide a capacitance for one antenna element, and one or both of the width of the drain metal layer and the width of the common voltage routing obtains the first capacitance. An antenna characterized in that it is set to.
제1항에 있어서,
중첩 영역의 폭이 전극의 외부보다 전극 아래에서 더 큰 것을 특징으로 하는 안테나.
According to claim 1,
An antenna, characterized in that the width of the overlapping region is greater under the electrode than outside of the electrode.
제1항에 있어서,
하나의 안테나 엘리먼트용 구동 트랜지스터가 하나의 안테나 엘리먼트용 저장 캐패시터를 갖는 안테나 엘리먼트의 전극 아래에 위치되는 것을 특징으로 하는 안테나.
According to claim 1,
An antenna, characterized in that a driving transistor for one antenna element is located under an electrode of the antenna element with a storage capacitor for one antenna element.
제1항에 있어서,
하나의 안테나 엘리먼트용 구동 트랜지스터가 안테나 엘리먼트의 전극 아래에 위치되고, 하나의 안테나 엘리먼트용 저장 캐패시터가 안테나 엘리먼트의 전극의 외부에 위치되는 것을 특징으로 하는 안테나.
According to claim 1,
An antenna characterized in that a driving transistor for one antenna element is located under an electrode of the antenna element and a storage capacitor for one antenna element is located outside the electrode of the antenna element.
제1항에 있어서,
하나의 안테나 엘리먼트용 구동 트랜지스터가 안테나 엘리먼트의 전극 아래에 위치되고, 하나의 안테나 엘리먼트용 제1 저장 캐패시터가 안테나 엘리먼트의 전극 아래에 위치되고 하나의 안테나 엘리먼트용 제2 저장 캐패시터가 안테나 엘리먼트의 전극의 외부에 위치되는 것을 특징으로 하는 안테나.
According to claim 1,
A driving transistor for one antenna element is located under the electrode of the antenna element, a first storage capacitor for one antenna element is located under the electrode of the antenna element and a second storage capacitor for one antenna element is located under the electrode of the antenna element. An antenna characterized in that it is located outside.
제1항에 있어서,
전극이 패치 및 패치 기판을 갖춘 패치 구조체의 일부이고, 더욱이 저장 캐패시터가 전극 아래에 형성되고 패치 구조체의 패치 금속층과 패치 기판 사이에 존재하는 것을 특징으로 하는 안테나.
According to claim 1,
An antenna characterized in that the electrode is part of a patch structure having a patch and a patch substrate, and furthermore, a storage capacitor is formed under the electrode and exists between the patch metal layer of the patch structure and the patch substrate.
제10항에 있어서,
패치 아래의 캐패시턴스가 공통 전압 금속층을 조정하는 것에 의해 조정되는 것을 특징으로 하는 안테나.
According to claim 10,
An antenna characterized in that the capacitance under the patch is adjusted by adjusting the common voltage metal layer.
제10항에 있어서,
전극이 패치 및 패치 기판을 갖춘 패치 구조체의 일부이고, 더욱이 구동 트랜지스터가 TFT를 구비하고, 적어도 하나의 TFT가 패치 구조체 아래에 형성되고 패치 금속층과 패치 구조체의 패치 기판 사이에 존재하는 것을 특징으로 하는 안테나.
According to claim 10,
characterized in that the electrode is a part of a patch structure having a patch and a patch substrate, and furthermore, the driving transistor has a TFT, and at least one TFT is formed below the patch structure and exists between the patch metal layer and the patch substrate of the patch structure. antenna.
복수의 무선 주파수(RF) 방사 안테나 엘리먼트로서, 복수의 RF 방사 안테나 엘리먼트의 각 안테나 엘리먼트가 아이리스 슬롯 구멍 및 아이리스 슬롯 구멍 위의 전극을 구비하는, 복수의 RF 방사 안테나 엘리먼트; 및
복수의 구동 트랜지스터로서, 각 구동 트랜지스터가 복수의 안테나 엘리먼트 중 하나의 안테나 엘리먼트에 결합되고, 구동 트랜지스터의 쌍 사이의 하나 이상의 금속 라우팅 라인이 하나 이상의 RF 방사 안테나 엘리먼트를 통과하는, 복수의 구동 트랜지스터;를 구비하여 구성되는 것을 특징으로 하는 안테나.
a plurality of radio frequency (RF) radiating antenna elements, each antenna element of the plurality of RF radiating antenna elements having an iris slot hole and an electrode over the iris slot hole; and
a plurality of drive transistors, each drive transistor coupled to one of the plurality of antenna elements, wherein one or more metal routing lines between pairs of drive transistors pass through the one or more RF radiating antenna elements; An antenna characterized in that configured to include.
제13항에 있어서,
각 구동 트랜지스터가 각각 소스 및 게이트에 결합된 드레인 및 게이트 금속 라인을 갖고, 드레인 금속 라인이 RF 방사 안테나 엘리먼트의 전극에 결합되고, 하나 이상의 금속 라우팅 라인이 소스 금속 라인 및 게이트 금속 라인 중 하나 이상을 구비하는 것을 특징으로 하는 안테나.
According to claim 13,
Each driving transistor has a drain and gate metal line coupled to a source and a gate respectively, the drain metal line coupled to an electrode of the RF radiating antenna element, and one or more metal routing lines passing through at least one of the source metal line and the gate metal line. An antenna characterized in that it is provided.
제13항에 있어서,
하나 이상의 금속 라우팅 라인이 공통 전압 라우팅을 구비하는 것을 특징으로 하는 안테나.
According to claim 13,
An antenna characterized in that at least one metal routing line has a common voltage routing.
제13항에 있어서,
하나 이상의 금속 라우팅 라인이 적어도 하나의 RF 엘리먼트의 장축을 따르는 것을 특징으로 하는 안테나.
According to claim 13,
An antenna characterized in that one or more metal routing lines are along a long axis of the at least one RF element.
제16항에 있어서,
하나 이상의 금속 라우팅 라인이 적어도 하나의 RF 엘리먼트의 장축에 관하여 대칭인 평행 라우팅 라인을 구비하는 것을 특징으로 하는 안테나.
According to claim 16,
The antenna of claim 1 , wherein the one or more metal routing lines have parallel routing lines that are symmetrical with respect to a long axis of the at least one RF element.
제13항에 있어서,
하나 이상의 금속 라우팅 라인의 일부는 전극이 전극과 기판 사이에 결합되는 기판 상의 금속층 상에 형성되는 것을 특징으로 하는 안테나.
According to claim 13,
An antenna wherein a portion of the one or more metal routing lines is formed on a metal layer on the substrate where the electrode is coupled between the electrode and the substrate.
제18항에 있어서,
전극이 패치 전극이고 기판이 패치 기판인 것을 특징으로 하는 안테나.
According to claim 18,
An antenna characterized in that the electrode is a patch electrode and the substrate is a patch substrate.
제19항에 있어서,
패치 전극과 금속 라우팅 라인 사이의 기생 캐패시턴스를 감소시키기 위해 패치 전극과 금속 라우팅 라인 사이에 유전체를 더 구비하는 것을 특징으로 하는 안테나.
According to claim 19,
An antenna further comprising a dielectric between the patch electrode and the metal routing line to reduce parasitic capacitance between the patch electrode and the metal routing line.
제13항에 있어서,
금속 라우팅 라인이 전극에 근접하지 않을 때보다 전극에 근접할 때 더 좁은 것을 특징으로 하는 안테나.
According to claim 13,
An antenna characterized in that the metal routing line is narrower when it is close to the electrodes than when it is not close to the electrodes.
제13항에 있어서,
대응하는 아이리스 슬롯 구멍 위의 영역 외부인 영역에서 적어도 하나의 안테나 엘리먼트의 전극에 구동 트랜지스터의 드레인 금속층을 연결하기 위한 비어를 더 구비하는 것을 특징으로 하는 안테나.
According to claim 13,
and a via for connecting the drain metal layer of the driving transistor to the electrode of the at least one antenna element in a region outside the region above the corresponding iris slot hole.
복수의 RF 방사 안테나 엘리먼트; 및
복수의 RF 방사 안테나 엘리먼트에 결합된 복수의 구조체로서, 각 구조체가 복수의 안테나 엘리먼트를 구동시키도록 결합된 저장 캐패시터에 결합된 구동 트랜지스터를 갖추고, 복수의 구조체의 각 구조체가 복수의 드레인 단자를 구비하는, 복수의 구조체;를 구비하여 구성되는 것을 특징으로 하는 안테나.
a plurality of RF radiating antenna elements; and
A plurality of structures coupled to a plurality of RF radiating antenna elements, each structure having a drive transistor coupled to a coupled storage capacitor to drive a plurality of antenna elements, each structure of the plurality of structures having a plurality of drain terminals. An antenna characterized in that it is configured by including; a plurality of structures to do.
제23항에 있어서,
구동 트랜지스터가 TFT인 것을 특징으로 하는 안테나.
According to claim 23,
An antenna characterized in that the driving transistor is a TFT.
제23항에 있어서,
복수의 드레인 단자 중 하나만이 RF 안테나 엘리먼트의 하나 이상의 다른 링 상의 하나 이상의 RF 엘리먼트에 결합되는 것을 특징으로 하는 안테나.
According to claim 23,
An antenna, wherein only one of the plurality of drain terminals is coupled to one or more RF elements on one or more other rings of RF antenna elements.
제23항에 있어서,
복수의 구조체 중 하나의 복수의 드레인 단자 중 하나에 결합된 드레인 라인이 하나의 구조체의 구동 트랜지스터에 결합된 게이트 라인과 교차하는 것을 특징으로 하는 안테나.
According to claim 23,
An antenna characterized in that a drain line coupled to one of the plurality of drain terminals of one of the plurality of structures intersects a gate line coupled to a driving transistor of the one structure.
제23항에 있어서,
복수의 구조체 중 하나의 복수의 드레인 단자 중 하나에 결합된 드레인 라인이 하나의 구조체의 구동 트랜지스터에 결합된 게이트 라인 또는 소스 라인과 교차하는 것이 없는 것을 특징으로 하는 안테나.
According to claim 23,
An antenna characterized in that a drain line coupled to one of the plurality of drain terminals of one of the plurality of structures does not intersect a gate line or source line coupled to a driving transistor of the one structure.
제23항에 있어서,
복수의 구조체 중 하나의 복수의 드레인 단자 중 하나에 결합된 드레인 라인이 하나의 구조체의 구동 트랜지스터에 결합된 소스 라인과 반대 방향으로 하나의 구조체를 빠져 나오는 것을 특징으로 하는 안테나.
According to claim 23,
An antenna according to claim 1 , wherein a drain line coupled to one of the plurality of drain terminals of one of the plurality of structures exits the one structure in an opposite direction to a source line coupled to a driving transistor of the one structure.
제23항에 있어서,
복수의 구조체의 구조체가 안테나 엘리먼트의 로컬 링에 대한 접선을 따라 주행되는 라우팅과 정렬되는 것을 특징으로 하는 안테나.
According to claim 23,
An antenna characterized in that the structure of the plurality of structures is aligned with the routing running along a tangent to the local ring of the antenna element.
제29항에 있어서,
TFT/저장 캐패시터 구조체 중 하나 이상의 라우팅 라인에 대한 하나 이상의 연결부가 엘리먼트의 로컬 링의 접선을 따라 주행하는 라우팅과 정렬되는 것을 특징으로 하는 안테나.
According to claim 29,
The antenna of claim 1 , wherein at least one connection to at least one routing line of the TFT/storage capacitor structure is aligned with a routing running along a tangent of a local ring of the element.
제29항에 있어서,
TFT/저장 캐패시터 구조체 중 하나 이상의 라우팅 라인에 대한 하나 이상의 연결부가 엘리먼트의 로컬 링의 접선을 가로질러 주행하는 라우팅과 정렬되는 것을 특징으로 하는 안테나.
According to claim 29,
wherein at least one connection to at least one routing line of the TFT/storage capacitor structure is aligned with a routing running across a tangent of a local ring of the element.
KR1020227035779A 2020-04-03 2021-04-05 Routing and layout at the antenna KR20230022152A (en)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US202063005056P 2020-04-03 2020-04-03
US202063005067P 2020-04-03 2020-04-03
US63/005,067 2020-04-03
US63/005,056 2020-04-03
US17/219,745 2021-03-31
US17/219,745 US20210351512A1 (en) 2020-04-02 2021-03-31 Routing and layout in an antenna
PCT/US2021/025731 WO2021203084A1 (en) 2020-04-02 2021-04-05 Routing and layout in an antenna

Publications (1)

Publication Number Publication Date
KR20230022152A true KR20230022152A (en) 2023-02-14

Family

ID=85015030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227035779A KR20230022152A (en) 2020-04-03 2021-04-05 Routing and layout at the antenna

Country Status (3)

Country Link
JP (1) JP2023521049A (en)
KR (1) KR20230022152A (en)
CN (1) CN115668643A (en)

Also Published As

Publication number Publication date
JP2023521049A (en) 2023-05-23
CN115668643A (en) 2023-01-31

Similar Documents

Publication Publication Date Title
US10461416B2 (en) Aperture segmentation of a cylindrical feed antenna
US11489258B2 (en) Broad tunable bandwidth radial line slot antenna
EP3266065B1 (en) Antenna element placement for a cylindrical feed antenna
US11049658B2 (en) Storage capacitor for use in an antenna aperture
US11700054B2 (en) Modular metasurface antenna with high instantaneous bandwidth
US11757197B2 (en) Electrical addressing for a metamaterial radio-frequency (RF) antenna
US11705634B2 (en) Single-layer wide angle impedance matching (WAIM)
US20210351512A1 (en) Routing and layout in an antenna
US20210313705A1 (en) Rf element design for improved tuning range
KR20210141951A (en) Non-circular center-feed antenna and method for using same
US11837786B2 (en) Multiband guiding structures for antennas
KR20230022152A (en) Routing and layout at the antenna