KR20230021016A - Substrate for manufacturing a display device and method for manufacturing a display device using the same - Google Patents
Substrate for manufacturing a display device and method for manufacturing a display device using the same Download PDFInfo
- Publication number
- KR20230021016A KR20230021016A KR1020227045739A KR20227045739A KR20230021016A KR 20230021016 A KR20230021016 A KR 20230021016A KR 1020227045739 A KR1020227045739 A KR 1020227045739A KR 20227045739 A KR20227045739 A KR 20227045739A KR 20230021016 A KR20230021016 A KR 20230021016A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- light emitting
- semiconductor light
- assembly
- display device
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 314
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title description 72
- 239000004065 semiconductor Substances 0.000 claims abstract description 318
- 230000004888 barrier function Effects 0.000 claims abstract description 54
- 238000012546 transfer Methods 0.000 claims description 104
- 239000012530 fluid Substances 0.000 claims description 41
- 230000005684 electric field Effects 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 23
- 230000007547 defect Effects 0.000 claims description 18
- 230000002950 deficient Effects 0.000 claims description 18
- 230000002265 prevention Effects 0.000 claims description 12
- 230000005484 gravity Effects 0.000 claims description 11
- 230000035515 penetration Effects 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 230000003746 surface roughness Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 139
- 238000001338 self-assembly Methods 0.000 description 42
- 230000008569 process Effects 0.000 description 36
- 239000000696 magnetic material Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 10
- 229910002601 GaN Inorganic materials 0.000 description 8
- 238000003825 pressing Methods 0.000 description 8
- 239000003086 colorant Substances 0.000 description 6
- 238000002834 transmittance Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 239000004205 dimethyl polysiloxane Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- -1 Al2O3 Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000005389 magnetism Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000009871 nonspecific binding Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 229910000938 samarium–cobalt magnet Inorganic materials 0.000 description 2
- 239000010454 slate Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005469 granulation Methods 0.000 description 1
- 230000003179 granulation Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/95053—Bonding environment
- H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
- H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
- H01L2224/95121—Active alignment, i.e. by apparatus steering
- H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
본 발명에 따른 디스플레이 장치 제조용 기판은 베이스부; 일 방향으로 연장되며, 상기 베이스부의 일면 상에 소정 간격으로 배치되는 조립 전극들; 및 상기 조립 전극들과 오버랩 되도록 반도체 발광소자가 안착되는 조립 홀들을 형성하면서, 상기 베이스부 상에 적층되는 격벽부를 포함하고, 상기 조립 홀들과 오버랩 되지 않도록 상기 격벽부의 상부 또는 하부에 형성되는 투과 방지층; 및 상기 베이스부의 타면 상에 형성되는 반사 방지층을 포함하는 것을 특징으로 한다.A substrate for manufacturing a display device according to the present invention includes a base portion; assembly electrodes extending in one direction and disposed at predetermined intervals on one surface of the base part; and barrier ribs stacked on the base while forming assembly holes in which semiconductor light emitting devices are seated so as to overlap the assembly electrodes, and an anti-transmission layer formed above or below the barrier ribs so as not to overlap with the assembly holes. ; and an antireflection layer formed on the other surface of the base part.
Description
본 발명은 반도체 발광소자, 특히, 수 내지 수십 ㎛ 크기를 갖는 반도체 발광소자를 이용한 디스플레이 장치를 제조하는데 사용되는 기판과, 이를 이용한 디스플레이 장치의 제조방법에 관한 것이다.The present invention relates to a substrate used for manufacturing a semiconductor light emitting device, in particular, a display device using a semiconductor light emitting device having a size of several to several tens of μm, and a method of manufacturing a display device using the same.
최근에는 디스플레이 기술분야에서 대면적 디스플레이를 구현하기 위해 액정 디스플레이(LCD), 유기 발광소자 디스플레이(OLED), 그리고 반도체 발광소자 디스플레이 등이 경쟁하고 있다.Recently, a liquid crystal display (LCD), an organic light emitting diode display (OLED), and a semiconductor light emitting diode display are competing to realize a large area display in the display technology field.
디스플레이에 100㎛ 이하의 단면적을 갖는 반도체 발광소자(이하, 마이크로 LED)를 사용하면 디스플레이가 편광판 등을 사용하여 빛을 흡수하지 않기 때문에 매우 높은 효율을 제공할 수 있다. 그러나 대면적 디스플레이를 구현하기 위해서는 수백만 개의 반도체 발광소자들을 필요로 하기 때문에 다른 종류의 디스플레이들에 비해 전사 공정이 어려운 문제가 있다.When a semiconductor light emitting device (hereinafter referred to as a micro LED) having a cross-sectional area of 100 μm or less is used in a display, very high efficiency can be provided because the display does not absorb light using a polarizing plate or the like. However, since millions of semiconductor light emitting devices are required to implement a large-area display, a transfer process is more difficult than other types of displays.
현재 마이크로 LED는 픽앤플레이스(pick&place), 레이저 리프트 오프법(laser lift-off) 또는 자가조립(self-assembly) 방식으로 전사될 수 있다. 이 중에서 자가조립 방식은 유체 내에서 반도체 발광소자들이 스스로 위치를 찾아가는 방식으로 대면적의 디스플레이 장치를 구현하는데 가장 유리한 방식이다.Current micro LEDs can be transferred by pick & place, laser lift-off or self-assembly. Among them, the self-assembly method is a method in which semiconductor light emitting devices locate themselves in a fluid, and is the most advantageous method for implementing a large-area display device.
한편, 자가조립 방식에는 반도체 발광소자들을 제품에 사용될 최종 기판에 직접 조립하는 방식(직접 전사 방식) 및 반도체 발광소자들을 조립 기판에 조립한 후 추가 전사 공정을 통해 최종 기판으로 전사하는 방식(하이브리드 전사 방식)이 있다. 직접 전사 방식은 공정 측면에서 효율적이며, 하이브리드 전사 방식은 자가조립을 위한 구조를 제한없이 추가할 수 있는 점에서 장점이 있어, 두 가지 방식이 선택적으로 사용되고 있다.On the other hand, self-assembly methods include a method of directly assembling semiconductor light emitting devices on a final substrate to be used in a product (direct transfer method) and a method of assembling semiconductor light emitting devices on an assembled substrate and then transferring them to the final substrate through an additional transfer process (hybrid transfer method). method) is available. The direct transfer method is efficient in terms of process, and the hybrid transfer method has an advantage in that structures for self-assembly can be added without limitation, so the two methods are selectively used.
본 발명의 일 목적은 하이브리드 방식에 사용되는 조립 기판의 구조와 상기 조립 기판을 이용하여 디스플레이 장치를 제조하는 방법을 제공하는 것이다.One object of the present invention is to provide a structure of an assembly substrate used in a hybrid method and a method for manufacturing a display device using the assembly substrate.
본 발명의 다른 목적은 전사 불량 여부를 확인할 수 있는 구조의 조립 기판과 이를 이용한 디스플레이 장치의 제조방법을 제공하는 것이다.Another object of the present invention is to provide an assembled substrate having a structure capable of confirming transfer defects and a method of manufacturing a display device using the same.
본 발명에 따른 디스플레이 장치 제조용 기판은 베이스부; 일 방향으로 연장되며, 상기 베이스부의 일면 상에 소정 간격으로 배치되는 조립 전극들; 및 상기 조립 전극들과 오버랩 되도록 반도체 발광소자가 안착되는 조립 홀들을 형성하면서, 상기 베이스부 상에 적층되는 격벽부를 포함하고, 상기 조립 홀들과 오버랩 되지 않도록 상기 격벽부의 상부 또는 하부에 형성되는 투과 방지층; 및 상기 베이스부의 타면 상에 형성되는 반사 방지층을 포함하는 것을 특징으로 한다.A substrate for manufacturing a display device according to the present invention includes a base portion; assembly electrodes extending in one direction and disposed at predetermined intervals on one surface of the base part; and barrier ribs stacked on the base while forming assembly holes in which semiconductor light emitting devices are seated so as to overlap the assembly electrodes, and an anti-transmission layer formed above or below the barrier ribs so as not to overlap with the assembly holes. ; and an antireflection layer formed on the other surface of the base part.
본 발명에 따르면, 상기 투과 방지층은, 상기 조립 홀과 오버랩 되지 않는 영역에 전체적으로 형성되는 것을 특징으로 한다.According to the present invention, the penetration prevention layer is characterized in that it is entirely formed in a region that does not overlap with the assembly hole.
본 발명에 따르면, 상기 투과 방지층이 상기 격벽부의 하부에 형성되는 경우, 상기 투과 방지층은, 상기 조립 전극들과 상기 격벽부 사이에 배치되는 것을 특징으로 한다.According to the present invention, when the penetration prevention layer is formed below the barrier rib portion, the penetration barrier layer is characterized in that it is disposed between the assembled electrodes and the barrier rib portion.
본 발명에 따르면, 상기 베이스부, 조립 전극들, 격벽부 및 반사 방지층은 광투과성 재질로 형성된 것을 특징으로 한다.According to the present invention, the base portion, the assembled electrodes, the barrier rib portion, and the antireflection layer are formed of a light-transmitting material.
본 발명에 따르면, 상기 반사 방지층은, 표면 거칠기를 갖도록 형성된 것을 특징으로 한다.According to the present invention, the antireflection layer is characterized in that it is formed to have a surface roughness.
본 발명에 따르면, 상기 격벽부의 일면을 따라 형성된 유전체층을 더 포함하는 것을 특징으로 한다.According to the present invention, it is characterized in that it further comprises a dielectric layer formed along one surface of the barrier rib portion.
본 발명에 따른 디스플레이 장치의 제조방법은 (a) 유체가 담긴 챔버 내 반도체 발광소자들을 투입하고, 상기 반도체 발광소자들을 전사할 제1기판을 상기 챔버 상부에 배치하는 단계; (b) 전기장 및 자기장을 이용하여, 상기 챔버에 투입된 반도체 발광소자들을 상기 제1기판의 미리 설정된 위치로 전사하는 단계; 및 (c) 상기 제1기판의 일측에서 빛을 조사하여, 상기 반도체 발광소자들의 전사 불량 여부를 검사하는 단계를 포함하며, 상기 (c) 단계에서, 상기 제1기판 상의 빛이 투과되는 부분이 상기 반도체 발광소자들의 전사 불량 구역에 해당하는 것을 특징으로 한다.A method of manufacturing a display device according to the present invention includes the steps of (a) inserting semiconductor light emitting devices into a chamber containing a fluid, and disposing a first substrate on which the semiconductor light emitting devices are to be transferred is placed on top of the chamber; (b) transferring the semiconductor light emitting devices introduced into the chamber to a preset position on the first substrate by using an electric field and a magnetic field; and (c) irradiating light from one side of the first substrate to inspect whether the semiconductor light emitting elements have transfer defects, wherein in the step (c), a portion of the first substrate through which light is transmitted is formed. It is characterized in that it corresponds to the transfer defect region of the semiconductor light emitting devices.
본 발명에 따르면, 상기 제1기판은, 베이스부; 일 방향으로 연장되며, 상기 베이스부의 일면 상에 소정 간격으로 배치되는 조립 전극들; 상기 조립 전극들과 오버랩 되도록 반도체 발광소자가 안착되는 조립 홀들을 형성하면서, 상기 베이스부 상에 적층되는 격벽부; 상기 조립 홀들과 오버랩 되지 않도록 상기 격벽부의 상부 또는 하부에 형성되는 투과 방지층; 및 상기 베이스부의 타면 상에 형성되는 반사 방지층을 포함하고, 상기 베이스부, 조립 전극들, 격벽부 및 반사 방지층은 광투과성 재질로 형성되며, 상기 (c) 단계는, 상기 베이스부의 타면 측에서 상기 제1기판에 빛을 조사하는 것을 특징으로 한다.According to the present invention, the first substrate, the base portion; assembly electrodes extending in one direction and disposed at predetermined intervals on one surface of the base part; a barrier rib portion stacked on the base portion while forming assembly holes in which the semiconductor light emitting device is seated so as to overlap the assembly electrodes; a penetration prevention layer formed on the top or bottom of the barrier rib portion so as not to overlap with the assembly holes; and an anti-reflection layer formed on the other surface of the base part, wherein the base part, the assembled electrodes, the barrier rib part, and the anti-reflection layer are formed of a light-transmitting material, and in the step (c), the other side of the base part It is characterized in that light is irradiated to the first substrate.
본 발명에 따르면, 상기 (a) 및 (b) 단계는, 상기 제1기판의 미리 설정된 위치가 중력 방향을 향하도록 상기 제1기판을 배치한 상태에서 진행되고, 상기 (c) 단계는, 상기 제1기판의 미리 설정된 위치가 중력 반대 방향을 향하도록 상기 제1기판을 배치한 상태에서 진행되는 것을 특징으로 한다.According to the present invention, the steps (a) and (b) are performed in a state in which the first substrate is disposed so that the preset position of the first substrate faces the direction of gravity, and the step (c) is It is characterized in that the process proceeds in a state in which the first substrate is arranged so that the preset position of the first substrate faces the opposite direction of gravity.
본 발명에 따르면, 상기 (c) 단계는, 상기 제1기판을 복수의 영역으로 구분한 후, 상기 구분된 영역 별로 수행되며, 상기 복수의 영역은, 상기 전사 불량 구역을 포함하지 않는 양품 영역; 및 상기 전사 불량 구역을 적어도 하나 이상 포함하는 불량 영역 중 어느 하나에 해당하는 것을 특징으로 한다.According to the present invention, the step (c) is performed for each divided region after dividing the first substrate into a plurality of regions, wherein the plurality of regions include: a good quality region not including the defective transfer region; and a defective area including at least one transfer defective area.
본 발명에 따르면, (d) 상기 제1기판에 전사된 반도체 발광소자들을 배선이 형성된 제2기판으로 전사하는 단계를 더 포함하며, 상기 (d) 단계는, 상기 양품 영역에 한하여 선택적으로 수행되는 것을 특징으로 한다.According to the present invention, the step of (d) transferring the semiconductor light emitting elements transferred to the first substrate to a second substrate on which wiring is formed, wherein the step (d) is selectively performed only for the good product area characterized by
본 발명에 따르면, 디스플레이 장치 제조용 기판은 반도체 발광소자들이 안착된 상태에서 투광성 영역과 비투광성 영역으로 구분될 수 있으며, 이에 전사 불량 여부를 용이하게 확인할 수 있는 효과가 있다.According to the present invention, a substrate for manufacturing a display device can be divided into a light-transmitting area and a non-transmitting area in a state where semiconductor light emitting devices are seated, and thus, there is an effect of easily checking whether or not transfer is defective.
또한, 본 발명에 따르면, 디스플레이 장치 제조용 기판에서 양품 영역들만 배선이 형성된 기판으로 전사되므로, 리페어 공정을 단순화할 수 있고, 양질의 디스플레이 장치를 제조할 수 있는 효과가 있다.In addition, according to the present invention, since only good quality regions are transferred from a substrate for manufacturing a display device to a substrate on which wiring is formed, a repair process can be simplified and a display device of good quality can be manufactured.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A부분을 확대하여 나타낸 도면이다.
도 3은 도 2의 반도체 발광소자를 확대하여 나타낸 도면이다.
도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 도면이다.
도 5a 내지 도 5e는 전술한 반도체 발광소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
도 6은 본 발명에 따른 반도체 발광소자 자가조립 장치의 일 실시예를 나타내는 개념도이다.
도 7은 도 6의 자가조립 장치의 블록 다이어그램이다.
도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자들을 기판에 자가조립 하는 공정을 나타내는 개념도들이다.
도 9는 도 8a 내지 도 8e의 자가조립 공정에 사용되는 반도체 발광소자의 일 실시예를 나타낸 도면이다.
도 10a 내지 도 10c는 본 발명에 따른 자가조립 공정 후 반도체 발광소자의 또 다른 전사 공정을 설명하기 위한 개념도들이다.
도 11 내지 도 13은 적색, 녹색, 청색을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치의 제조방법을 나타내는 순서도이다.
도 14는 종래 일 실시예에 따른 디스플레이 장치 제조용 기판의 구조(조립 홀 내부)를 나타낸 도면이다.
도 15a 및 도 15b는 본 발명의 다양한 실시예에 따른 디스플레이 장치 제조용 기판의 구조(조립 홀 내부)를 나타낸 도면이다.
도 16은 도 15a에 따른 디스플레이 장치 제조용 기판에 있어 조립 홀 내 반도체 발광소자의 유무에 따른 차이를 나타낸 도면이다.
도 17은 도 14에 따른 디스플레이 장치 제조용 기판을 이용한 종래 디스플레이 장치의 제조방법의 문제점을 나타낸 도면이다.
도 18은 본 발명에 따른 디스플레이 장치 제조용 기판을 이용한 디스플레이 장치의 제조방법에 있어서 반도체 발광소자의 전사 불량 여부를 검사하는 방법을 나타낸 도면이다.
도 19는 본 발명에 따른 디스플레이 장치의 제조방법을 설명하기 위한 개념도이다.1 is a conceptual diagram illustrating an embodiment of a display device using a semiconductor light emitting device according to the present invention.
FIG. 2 is an enlarged view of portion A of the display device of FIG. 1 .
FIG. 3 is an enlarged view of the semiconductor light emitting device of FIG. 2 .
FIG. 4 is a view showing another embodiment of the semiconductor light emitting device of FIG. 2 .
5A to 5E are conceptual diagrams for explaining a new process of manufacturing the above-described semiconductor light emitting device.
6 is a conceptual diagram illustrating an embodiment of a self-assembly device for semiconductor light emitting devices according to the present invention.
7 is a block diagram of the self-assembling device of FIG. 6;
8A to 8E are conceptual views illustrating a process of self-assembling semiconductor light emitting devices on a substrate using the self-assembly device of FIG. 6 .
9 is a view showing an embodiment of a semiconductor light emitting device used in the self-assembly process of FIGS. 8A to 8E .
10A to 10C are conceptual diagrams for explaining another transfer process of a semiconductor light emitting device after a self-assembly process according to the present invention.
11 to 13 are flowcharts illustrating a method of manufacturing a display device including semiconductor light emitting devices emitting red, green, and blue light.
14 is a view showing a structure (inside an assembly hole) of a substrate for manufacturing a display device according to a related art embodiment.
15A and 15B are diagrams illustrating a structure (inside an assembly hole) of a substrate for manufacturing a display device according to various embodiments of the present disclosure.
FIG. 16 is a view showing a difference according to the presence or absence of a semiconductor light emitting device in an assembly hole in the substrate for manufacturing a display device according to FIG. 15A.
FIG. 17 is a view showing problems of a conventional method for manufacturing a display device using the substrate for manufacturing a display device according to FIG. 14 .
18 is a diagram illustrating a method of inspecting whether a semiconductor light emitting element has transfer defects in a method of manufacturing a display device using a substrate for manufacturing a display device according to the present invention.
19 is a conceptual diagram for explaining a method of manufacturing a display device according to the present invention.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 “모듈” 및 “부”는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니된다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 “상(on)”에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있는 것으로 이해할 수 있을 것이다.Hereinafter, the embodiments disclosed in this specification will be described in detail with reference to the accompanying drawings, but the same or similar components are given the same reference numerals regardless of reference numerals, and redundant description thereof will be omitted. The suffixes “module” and “unit” for components used in the following description are given or used interchangeably in consideration of ease of writing the specification, and do not have meanings or roles that are distinct from each other by themselves. In addition, in describing the embodiments disclosed in this specification, if it is determined that a detailed description of related known technologies may obscure the gist of the embodiments disclosed in this specification, the detailed description will be omitted. In addition, the accompanying drawings are only for easy understanding of the embodiments disclosed in this specification, and the technical ideas disclosed in this specification should not be construed as being limited by the accompanying drawings. Also, when an element such as a layer, region or substrate is referred to as being “on” another element, it is to be understood that it is directly on the other element or intervening elements may exist therebetween. There will be.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰(mobile phone), 스마트폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistant), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 테블릿 PC(tablet PC), 울트라북(ultrabook), 디지털 TV(digital TV), 데스크톱 컴퓨터(desktop computer) 등이 포함될 수 있다. 그러나 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태라도 디스플레이를 포함할 수 있다면 적용될 수 있다. The display devices described herein include a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, a personal digital assistant (PDA), a portable multimedia player (PMP), a navigation device, and a slate PC. (slate PC), tablet PC (tablet PC), ultrabook (ultrabook), digital TV (digital TV), desktop computer (desktop computer) and the like may be included. However, the configuration according to the embodiment described in this specification can be applied to a new product type to be developed in the future as long as it can include a display.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이고, 도 2는 도 1의 디스플레이 장치의 A부분을 확대하여 나타낸 도면이고, 도 3은 도 2의 반도체 발광소자를 확대하여 나타낸 도면이며, 도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 도면이다.1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention, FIG. 2 is an enlarged view of a portion A of the display device of FIG. 1, and FIG. 3 is a view showing the semiconductor light emitting device of FIG. 2 It is an enlarged view, and FIG. 4 is a view showing another embodiment of the semiconductor light emitting device of FIG. 2 .
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 디스플레이 모듈(140)을 통해 출력될 수 있다. 상기 디스플레이 모듈(140)의 테두리를 감싸는 폐루프 형태의 케이스(101)는 상기 디스플레이 장치(100)의 베젤(bezel)을 형성할 수 있다. According to the illustration, information processed by the controller of the
상기 디스플레이 모듈(140)은 영상이 표시되는 패널(141)을 구비하고, 상기 패널(141)은 마이크로 크기의 반도체 발광소자(150)와 상기 반도체 발광소자(150)가 장착되는 배선기판(110)을 구비할 수 있다.The
상기 배선기판(110)에는 배선이 형성되어, 상기 반도체 발광소자(150)의 n형 전극(152) 및 p형 전극(156)과 연결될 수 있다. 이를 통하여, 상기 반도체 발광소자(150)는 자발광하는 개별화소로서 상기 배선기판(110) 상에 구비될 수 있다. A wire may be formed on the
상기 패널(141)에 표시되는 영상은 시각 정보로서, 매트릭스 형태로 배치되는 단위 화소의 발광이 상기 배선을 통하여 독자적으로 제어됨에 의하여 구현된다.The image displayed on the
본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자(150)의 일 종류로서 마이크로 LED(Light Emitting Diode)를 예시한다. 상기 마이크로 LED는 100㎛ 이하의 작은 크기로 형성되는 발광다이오드가 될 수 있다. 상기 반도체 발광소자(150)는 청색, 적색 및 녹색이 발광영역에 각각 구비되며, 이들의 조합으로 단위 화소가 구현될 수 있다. 즉, 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미하며, 상기 단위 화소 내에 적어도 3개의 마이크로 LED가 구비될 수 있다.In the present invention, a micro LED (Light Emitting Diode) is exemplified as one type of the semiconductor
보다 구체적으로, 도 3을 참조하면, 상기 반도체 발광 소자(150)는 수직형 구조가 될 수 있다.More specifically, referring to FIG. 3 , the semiconductor
예를 들어, 상기 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.For example, the semiconductor
이러한 수직형 반도체 발광 소자는 p형 전극(156), p형 전극(156) 상에 형성된 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154)상에 형성된 n형 반도체층(153), 및 n형 반도체층(153) 상에 형성된 n형 전극(152)을 포함한다. 이 경우, 하부에 위치한 p형 전극(156)은 배선기판의 p전극(111)과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(152)은 반도체 발광소자의 상측에서 n전극(112)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(150)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.Such a vertical semiconductor light emitting device includes a p-
다른 예로서, 도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입 (flip chip type)의 발광 소자가 될 수 있다.As another example, referring to FIG. 4 , the semiconductor light emitting device may be a flip chip type light emitting device.
이러한 예로서, 상기 반도체 발광 소자(250)는 p형 전극(256), p형 전극 (256)이 형성되는 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층 (254), 활성층(254) 상에 형성된 n형 반도체층(253), 및 n형 반도체층(253) 상에서 p형 전극(256)과 수평방향으로 이격 배치되는 n형 전극(252)을 포함한다. 이 경우, p형 전극(256)과 n형 전극(252)은 모두 반도체 발광소자의 하부에서 배선기판의 p전극 및 n전극과 전기적으로 연결될 수 있다.As an example, the semiconductor
상기 수직형 반도체 발광소자와 플립 칩 타입의 반도체 발광소자는 각각 녹색 반도체 발광소자, 청색 반도체 발광소자 또는 적색 반도체 발광소자가 될 수 있다. 녹색 반도체 발광소자와 청색 반도체 발광소자의 경우에 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 녹색이나 청색의 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다. 이러한 예로서, 상기 반도체 발광소자는 n-Gan, p-Gan, AlGaN, InGan 등 다양한 계층으로 형성되는 질화갈륨 박막이 될 수 있으며, 구체적으로 상기 p형 반도체층은 P-type GaN이고, 상기 n형 반도체층은 N-type GaN 이 될 수 있다. 다만, 적색 반도체 발광소자의 경우에는, 상기 p형 반도체층은 P-type GaAs이고, 상기 n형 반도체층은 N-type GaAs 가 될 수 있다. The vertical type semiconductor light emitting device and the flip chip type semiconductor light emitting device may be a green semiconductor light emitting device, a blue semiconductor light emitting device, or a red semiconductor light emitting device, respectively. In the case of a green semiconductor light emitting device and a blue semiconductor light emitting device, gallium nitride (GaN) is mainly used, and indium (In) and/or aluminum (Al) are added together to realize a high-output light emitting device that emits green or blue light. It can be. As an example, the semiconductor light emitting device may be a gallium nitride thin film formed in various layers such as n-Gan, p-Gan, AlGaN, and InGan. Specifically, the p-type semiconductor layer is P-type GaN, and the n The type semiconductor layer may be N-type GaN. However, in the case of a red semiconductor light emitting device, the p-type semiconductor layer may be P-type GaAs, and the n-type semiconductor layer may be N-type GaAs.
또한, 상기 p형 반도체층은 p 전극 쪽은 Mg가 도핑된 P-type GaN이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다. 이 경우에, 전술한 반도체 발광소자들은 활성층이 없는 반도체 발광소자가 될 수 있다. In addition, the p-electrode side of the p-type semiconductor layer may be P-type GaN doped with Mg, and the n-electrode side of the n-type semiconductor layer may be N-type GaN doped with Si. In this case, the semiconductor light emitting devices described above may be semiconductor light emitting devices without an active layer.
한편, 도 1 내지 도 4를 참조하면, 상기 발광 다이오드가 매우 작기 때문에 상기 디스플레이 패널은 자발광하는 단위 화소가 고정세로 배열될 수 있으며, 이를 통하여 고화질의 디스플레이 장치가 구현될 수 있다.Meanwhile, referring to FIGS. 1 to 4 , since the light emitting diode is very small, in the display panel, self-emitting unit pixels can be arranged in a high definition, and a high-quality display device can be realized through this.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장되며, 메사 및 아이솔레이션을 통해 형성된 반도체 발광소자가 개별 화소로 이용된다. 웨이퍼 상에 형성된 마이크로 크기의 반도체 발광소자(150)는 상기 디스플레이 패널의 기판 상의 기설정된 위치로 전사되어야 한다. 이러한 전사기술로 픽앤플레이스(pick and place)가 있으나 성공률이 낮고 매우 많은 시간이 요구된다. 다른 예로서, 스탬프(stamp)나 롤(roll)을 이용하여 한 번에 여러개의 소자를 전사하는 기술이 있으나 수율에 한계가 있어 대화면의 디스플레이에는 적합하지 않다. 본 발명에서는 이러한 문제를 해결할 수 있는 디스플레이 장치의 새로운 제조방법 및 제조장치를 제시한다.In the display device using the semiconductor light emitting device of the present invention described above, the semiconductor light emitting device grown on a wafer and formed through mesa and isolation is used as an individual pixel. The micro-sized semiconductor
이를 위하여, 먼저 디스플레이 장치의 새로운 제조방법에 대하여 살펴본다. 도 5a 내지 도 5e는 전술한 반도체 발광 소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.To this end, first, a new manufacturing method of a display device will be looked at. 5A to 5E are conceptual diagrams for explaining a new process of manufacturing the above-described semiconductor light emitting device.
본 명세서에서는 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치를 예시한다. 다만, 이하에서 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다. 또한, 본 명세서에서 설명하는 자가조립 방식은 수평형 반도체 발광소자 및 수직형 반도체 발광소자에 모두 적용될 수 있다.In this specification, a display device using a passive matrix (PM) type semiconductor light emitting device is exemplified. However, examples described below are also applicable to active matrix (AM) type semiconductor light emitting devices. In addition, the self-assembly method described herein may be applied to both horizontal semiconductor light emitting devices and vertical semiconductor light emitting devices.
먼저, 디스플레이 장치의 제조방법을 살펴보면, 성장기판(159)에 제1도전형 반도체층(153), 활성층(154), 제2 도전형 반도체층(155)을 각각 성장시킨다(도 5a).First, looking at the manufacturing method of the display device, the first conductivity
제1도전형 반도체층(153)이 성장하면, 다음은, 상기 제1도전형 반도체층(153) 상에 활성층(154)을 성장시키고, 다음으로 상기 활성층(154) 상에 제2 도전형 반도체층(155)을 성장시킨다. 이와 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)을 순차적으로 성장시키면, 도 5a에 도시된 것과 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)이 적층 구조를 형성한다.When the first conductivity
이 경우에, 상기 제1도전형 반도체층(153)은 n형 반도체층이 될 수 있으며, 상기 제2도전형 반도체층(155)은 p형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 p형이 되고 제2도전형이 n형이 되는 예시도 가능하다.In this case, the first
또한, 본 실시예에서는 상기 활성층이 존재하는 경우를 예시하나, 전술한 바와 같이 경우에 따라 상기 활성층이 없는 구조도 가능하다. 이러한 예로서, 상기 p형 반도체층은 Mg가 도핑된 P-type GaN이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다.In addition, in this embodiment, the case where the active layer is present is exemplified, but as described above, a structure without the active layer is also possible in some cases. As an example, the p-type semiconductor layer may be Mg-doped P-type GaN, and the n-type semiconductor layer may be Si-doped N-type GaN on the n-electrode side.
성장기판(159)(웨이퍼)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(1059)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.The growth substrate 159 (wafer) may include, but is not limited to, any one of sapphire (Al2O3), GaN, ZnO, and AlO, which has light transmission properties. In addition, the growth substrate 1059 may be formed of a material suitable for growing a semiconductor material or a carrier wafer. It can be formed of a material with excellent thermal conductivity, including a conductive substrate or an insulating substrate, for example, a SiC substrate having higher thermal conductivity than a sapphire (Al2O3) substrate or at least one of Si, GaAs, GaP, InP, and Ga2O3. can be used
다음으로, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층 (155)의 적어도 일부를 제거하여 복수의 반도체 발광소자를 형성한다(도 5b).Next, at least a portion of the first conductivity
보다 구체적으로, 복수의 발광소자들이 발광 소자 어레이를 형성하도록, 아이솔레이션(isolation)을 수행한다. 즉, 제1도전형 반도체층(153), 활성층 (154) 및 제2 도전형 반도체층(155)을 수직방향으로 식각하여 복수의 반도체 발광소자를 형성한다.More specifically, isolation is performed so that a plurality of light emitting elements form a light emitting element array. That is, the first conductivity-
만약, 수평형 반도체 발광소자를 형성하는 경우라면, 상기 활성층(154) 및 제2 도전형 반도체층(155)은 수직방향으로 일부가 제거되어, 상기 제1도전형 반도체층(153)이 외부로 노출되는 메사 공정과, 이후에 제1도전형 반도체층을 식각하여 복수의 반도체 발광소자 어레이를 형성하는 아이솔레이션(isolation)이 수행될 수 있다.If a horizontal type semiconductor light emitting device is formed, portions of the
다음으로, 상기 제2도전형 반도체층(155)의 일면 상에 제2도전형 전극(156, 또는 p형 전극)를 각각 형성한다(도 5c). 상기 제2도전형 전극(156)은 스퍼터링 등의 증착 방법으로 형성될 수 있으나, 본 발명은 반드시 이에 한정되는 것은 아니다. 다만, 상기 제1도전형 반도체층과 제2도전형 반도체층이 각각 n형 반도체층과 p형 반도체층인 경우에는, 상기 제2도전형 전극(156)은 n형 전극이 되는 것도 가능하다.Next, second conductivity type electrodes 156 (or p-type electrodes) are formed on one side of the second conductivity type semiconductor layer 155 (FIG. 5C). The second
그 다음에, 상기 성장기판(159)을 제거하여 복수의 반도체 발광소자를 구비한다. 예를 들어, 성장기판(1059)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다(도 5d).Next, the
이후에, 유체가 채워진 챔버에서 반도체 발광소자들(150)이 기판에 안착되는 단계가 진행된다(도 5e).Thereafter, a step in which the semiconductor
예를 들어, 유체가 채워진 챔버 속에 상기 반도체 발광소자들(150) 및 기판을 넣고 유동, 중력, 표면 장력 등을 이용하여 상기 반도체 발광소자들이 상기 기판(1061)에 스스로 조립되도록 한다. 이 경우에, 상기 기판은 조립기판(161)이 될 수 있다.For example, the semiconductor
다른 예로서, 상기 조립기판(161) 대신에 배선기판을 유체 챔버 내에 넣어, 상기 반도체 발광소자들(150)이 배선기판에 바로 안착되는 것도 가능하다. 이 경우에, 상기 기판은 배선기판이 될 수 있다. 다만, 설명의 편의상, 본 발명에서는 기판이 조립기판(161)으로서 구비되어 반도체 발광소자들(1050)이 안착되는 것을 예시한다.As another example, a wiring board may be inserted into the fluid chamber instead of the
반도체 발광소자들(150)이 조립 기판(161)에 안착하는 것이 용이하도록, 상기 조립 기판(161)에는 상기 반도체 발광소자들(150)이 끼워지는 셀들 (미도시)이 구비될 수 있다. 구체적으로, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 배선전극에 얼라인되는 위치에 상기 반도체 발광소자들 (150)이 안착되는 셀들이 형성된다. 상기 반도체 발광소자들(150)은 상기 유체 내에서 이동하다가, 상기 셀들에 조립된다. Cells (not shown) into which the semiconductor
상기 조립기판(161)에 복수의 반도체 발광소자들이 어레이된 후에, 상기 조립기판(161)의 반도체 발광소자들을 배선기판으로 전사하면, 대면적의 전사가 가능하게 된다. 따라서, 상기 조립기판(161)은 임시기판으로 지칭될 수 있다.After a plurality of semiconductor light emitting devices are arrayed on the assembled
한편, 상기에서 설명된 자가조립 방법은 대화면 디스플레이의 제조에 적용하려면, 전사수율을 높여야만 한다. 본 발명에서는 전사수율을 높이기 위하여, 중력이나 마찰력의 영향을 최소화하고, 비특이적 결합을 막는 방법과 장치를 제안한다.On the other hand, in order to apply the self-assembly method described above to the manufacture of a large screen display, the transfer yield must be increased. In the present invention, in order to increase the transfer yield, a method and apparatus for minimizing the influence of gravity or frictional force and preventing non-specific binding are proposed.
이 경우, 본 발명에 따른 디스플레이 장치는, 반도체 발광소자에 자성체를 배치시켜 자기력을 이용하여 반도체 발광소자를 이동시키고, 이동과정에서 전기장을 이용하여 상기 반도체 발광소자를 기 설정된 위치에 안착시킨다. 이하에서는, 이러한 전사 방법과 장치에 대하여 첨부된 도면과 함께 보다 구체적으로 살펴본다.In this case, in the display device according to the present invention, a magnetic material is disposed on the semiconductor light emitting device to move the semiconductor light emitting device using magnetic force, and during the movement process, the semiconductor light emitting device is seated at a predetermined position using an electric field. Hereinafter, the transfer method and apparatus will be described in more detail with accompanying drawings.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이고, 도 7은 도 6의 자가조립 장치의 블록 다이어그램이다. 또한, 도 8a 내지 도 8d는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립 하는 공정을 나타내는 개념도이며, 도 9는 도 8a 내지 도 8d의 반도체 발광소자를 설명하기 위한 개념도이다.6 is a conceptual diagram illustrating an example of a self-assembling device for semiconductor light emitting devices according to the present invention, and FIG. 7 is a block diagram of the self-assembling device of FIG. 6 . 8A to 8D are conceptual views illustrating a process of self-assembling a semiconductor light emitting device using the self-assembly device of FIG. 6 , and FIG. 9 is a conceptual diagram illustrating the semiconductor light emitting device of FIGS. 8A to 8D .
도 6 및 도 7의 도시에 의하면, 본 발명의 자가조립 장치(160)는 유체 챔버(162), 자석(163) 및 위치 제어부(164)를 포함할 수 있다.6 and 7, the self-assembling
상기 유체 챔버(162)는 복수의 반도체 발광소자들을 수용하는 공간을 구비한다. 상기 공간에는 유체가 채워질 수 있으며, 상기 유체는 조립용액으로서 물 등을 포함할 수 있다. 따라서, 상기 유체 챔버(162)는 수조가 될 수 있으며, 오픈형으로 구성될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 상기 유체 챔버(162)는 상기 공간이 닫힌 공간으로 이루어지는 클로즈형이 될 수 있다.The
상기 유체 챔버(162)에는 기판(161)이 상기 반도체 발광소자들(150)이 조립되는 조립면이 아래를 향하도록 배치될 수 있다. 예를 들어, 상기 기판(161)은 이송부에 의하여 조립위치로 이송되며, 상기 이송부는 기판이 장착되는 스테이지(165)를 구비할 수 있다. 상기 스테이지(165)가 제어부에 의하여 위치 조절되며, 이를 통하여 상기 기판(161)은 상기 조립위치로 이송될 수 있다. A
이 때에, 상기 조립위치에서 상기 기판(161)의 조립면이 상기 유체 챔버(150)의 바닥을 향하게 된다. 도시에 의하면, 상기 기판(161)의 조립면은 상기 유체 챔버(162)내의 유체에 잠기도록 배치된다. 따라서, 상기 반도체 발광소자(150)는 상기 유체내에서 상기 조립면으로 이동하게 된다.At this time, the assembly surface of the
상기 기판(161)은 전기장 형성이 가능한 조립기판으로서, 베이스부(161a), 유전체층(161b) 및 복수의 전극들(161c)을 포함할 수 있다.The
상기 베이스부(161a)는 절연성 있는 재질로 이루어지며, 상기 복수의 전극들(161c)은 상기 베이스부(161a)의 일면에 패턴된 박막 또는 후막 bi-planar 전극이 될 수 있다. 상기 전극(161c)은 예를 들어, Ti/Cu/Ti의 적층, Ag 페이스트 및 ITO 등으로 형성될 수 있다.The
상기 유전체층(161b)은, SiO2, SiNx, SiON, Al2O3, TiO2, HfO2 등의 무기 물질로 이루어질 있다. 이와 다르게, 유전체층(161b)은, 유기 절연체로서 단일층이거나 멀티층으로 구성될 수 있다. 유전체층(161b)의 두께는, 수십 nm~수μm의 두께로 이루어질 수 있다.The
나아가, 본 발명에 따른 기판(161)은 격벽에 의하여 구획되는 복수의 셀들(161d)을 포함한다. 셀들(161d)은, 일방향을 따라 순차적으로 배치되며, 폴리머(polymer) 재질로 이루어질 수 있다. 또한, 셀들(161d)을 이루는 격벽(161e)은, 이웃하는 셀들(161d)과 공유되도록 이루어진다. 상기 격벽 (161e)은 상기 베이스부(161a)에서 돌출되며, 상기 격벽(161e)에 의하여 상기 셀들(161d)이 일방향을 따라 순차적으로 배치될 수 있다. 보다 구체적으로, 상기 셀들(161d)은 열과 행 방향으로 각각 순차적으로 배치되며, 매트릭스 구조를 가질 수 있다.Furthermore, the
셀들(161d)의 내부는, 도시와 같이, 반도체 발광소자(150)를 수용하는 홈을 구비하며, 상기 홈은 상기 격벽(161e)에 의하여 한정되는 공간이 될 수 있다. 상기 홈의 형상은 반도체 발광소자의 형상과 동일 또는 유사할 수 있다. 예를 들어, 반도체 발광소자가 사각형상인 경우, 홈은 사각형상일 수 있다. 또한, 비록 도시되지는 않았지만, 반도체 발광소자가 원형인 경우, 셀들 내부에 형성된 홈은, 원형으로 이루어질 수 있다. 나아가, 셀들 각각은, 단일의 반도체 발광소자를 수용하도록 이루어진다. 즉, 하나의 셀에는, 하나의 반도체 발광소자가 수용된다. As illustrated, the inside of the
한편, 복수의 전극들(161c)은 각각의 셀들(161d)의 바닥에 배치되는 복수의 전극라인을 구비하며, 상기 복수의 전극라인은 이웃한 셀로 연장되도록 이루어질 수 있다.Meanwhile, the plurality of
상기 복수의 전극들(161c)은 상기 셀들(161d)의 하측에 배치되며, 서로 다른 극성이 각각 인가되어 상기 셀들(161d) 내에 전기장을 생성한다. 상기 전기장 형성을 위하여, 상기 복수의 전극들(161c)을 상기 유전체층이 덮으면서, 상기 유전체층이 상기 셀들(161d)의 바닥을 형성할 수 있다. 이런 구조에서, 각 셀들(161d)의 하측에서 한 쌍의 전극(161c)에 서로 다른 극성이 인가되면 전기장이 형성되고, 상기 전기장에 의하여 상기 셀들(161d) 내부로 상기 반도체 발광소자가 삽입될 수 있다.The plurality of
상기 조립위치에서 상기 기판(161)의 전극들은 전원공급부(171)와 전기적으로 연결된다. 상기 전원공급부(171)는 상기 복수의 전극에 전원을 인가하여 상기 전기장을 생성하는 기능을 수행한다.At the assembly position, the electrodes of the
도시에 의하면, 상기 자가조립 장치는 상기 반도체 발광소자들에 자기력을 가하기 위한 자석(163)을 구비할 수 있다. 상기 자석(163)은 상기 유체 챔버(162)와 이격 배치되어 상기 반도체 발광소자들(150)에 자기력을 가하도록 이루어진다. 상기 자석(163)은 상기 기판(161)의 조립면의 반대면을 마주보도록 배치될 수 있으며, 상기 자석(163)과 연결되는 위치 제어부(164)에 의하여 상기 자석의 위치가 제어된다.According to the drawing, the self-assembly device may include a
상기 자석(163)의 자기장에 의하여 상기 유체내에서 이동하도록, 상기 반도체 발광소자(1050)는 자성체를 구비할 수 있다.The semiconductor
도 9를 참조하면, 자성체를 구비하는 반도체 발광 소자는 제1도전형 전극(1052) 및 제2도전형 전극(1056), 상기 제1도전형 전극(1052)이 배치되는 제1도전형 반도체층(1053), 상기 제1도전형 반도체층(1052)과 오버랩되며, 상기 제2도전형 전극(1056)이 배치되는 제2도전형 반도체층(1055), 그리고 상기 제1 및 제2도전형 반도체층(1053, 1055) 사이에 배치되는 활성층(1054)을 포함할 수 있다.Referring to FIG. 9 , a semiconductor light emitting device having a magnetic material includes a first
여기에서, 제1도전형은 p형이고, 제2도전형은 n형으로 구성될 수 있으며, 그 반대로도 구성될 수 있다. 또한, 전술한 바와 같이 상기 활성층이 없는 반도체 발광소자가 될 수 있다.Here, the first conductivity type may be a p-type and the second conductivity type may be an n-type, or vice versa. In addition, as described above, a semiconductor light emitting device without the active layer may be provided.
한편, 본 발명에서, 상기 제1도전형 전극(1052)는 반도체 발광소자의 자가조립 등에 의하여, 반도체 발광소자가 배선기판에 조립된 이후에 생성될 수 있다. 또한, 본 발명에서, 상기 제2도전형 전극(1056)은 상기 자성체를 포함할 수 있다. 자성체는 자성을 띄는 금속을 의미할 수 있다. 상기 자성체는 Ni, SmCo 등이 될 수 있으며, 다른 예로서 Gd 계, La계 및 Mn계 중 적어도 하나에 대응되는 물질을 포함할 수 있다.Meanwhile, in the present invention, the first
자성체는 입자 형태로 상기 제2도전형 전극(1056)에 구비될 수 있다. 또한, 이와 다르게, 자성체를 포함한 도전형 전극은, 도전형 전극의 일 레이어가 자성체로 이루어질 수 있다. 이러한 예로서, 도 9에 도시된 것과 같이, 반도체 발광소자(1050)의 제2도전형 전극(1056)은, 제1층(1056a) 및 제2층(1056b)을 포함할 수 있다. 여기에서, 제1층(1056a)은 자성체를 포함하도록 이루어질 수 있고, 제2층(1056b)는 자성체가 아닌 금속소재를 포함할 수 있다.The magnetic material may be provided to the second conductive type electrode 1056 in the form of particles. Alternatively, in a conductive electrode including a magnetic material, one layer of the conductive electrode may be made of a magnetic material. As an example, as shown in FIG. 9 , the second conductivity type electrode 1056 of the semiconductor
도시와 같이, 본 예시에서는 자성체를 포함하는 제1층(1056a)이, 제2 도전형 반도체층(1055)과 맞닿도록 배치될 수 있다. 이 경우, 제1층(1056a)은, 제2층(1056b)과 제2도전형 반도체층(1055) 사이에 배치된다. 상기 제2층 (1056b)은 배선기판의 제2전극과 연결되는 컨택 메탈이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 자성체는 상기 제1도전형 반도체층의 일면에 배치될 수 있다.As illustrated, in this example, the
다시 도 6 및 도 7을 참조하면, 보다 구체적으로, 상기 자가조립 장치는 상기 유체 챔버의 상부에 x,y,z 축으로 자동 또는 수동으로 움직일 수 있는 자석 핸들러를 구비하거나, 상기 자석(163)을 회전시킬 수 있는 모터를 구비할 수 있다. 상기 자석 핸들러 및 모터는 상기 위치 제어부(164)를 구성할 수 있다. 이를 통하여, 상기 자석(163)은 상기 기판(161)과 수평한 방향, 시계방향 또는 반시계방향으로 회전하게 된다.Referring back to FIGS. 6 and 7 , more specifically, the self-assembling device may include a magnet handler capable of moving automatically or manually in x, y, and z axes at the top of the fluid chamber, or the magnet 163 A motor capable of rotating may be provided. The magnet handler and the motor may constitute the
한편, 상기 유체 챔버(162)에는 광투과성의 바닥판(166)이 형성되고, 상기 반도체 발광소자들은 상기 바닥판(166)과 상기 기판(161)의 사이에 배치될 수 있다. 상기 바닥판(166)을 통하여 상기 유체 챔버(162)의 내부를 모니터링하도록, 이미지 센서(167)가 상기 바닥판(166)을 바라보도록 배치될 수 있다. 상기 이미지 센서(167)는 제어부(172)에 의하여 제어되며, 기판(161)의 조립면을 관찰할 수 있도록 inverted type 렌즈 및 CCD 등을 구비할 수 있다.Meanwhile, a light-transmitting
상기에서 설명한 자가조립 장치는 자기장과 전기장을 조합하여 이용하도록 이루어지며, 이를 이용하면, 상기 반도체 발광소자들이 상기 자석의 위치변화에 의하여 이동하는 과정에서 전기장에 의하여 상기 기판의 기설정된 위치에 안착될 수 있다. 이하, 상기에서 설명한 자기조립 장치를 이용한 조립과정에 대하여 보다 상세히 설명한다.The self-assembly device described above is made to use a combination of a magnetic field and an electric field, and if this is used, the semiconductor light emitting devices can be seated at a predetermined position on the substrate by the electric field in the process of moving by the position change of the magnet. can Hereinafter, the assembly process using the self-assembly device described above will be described in more detail.
먼저, 도 5a 내지 도 5c에서 설명한 과정을 통하여 자성체를 구비하는 복수의 반도체 발광소자들(1050)을 형성한다. 이 경우에, 도 5c의 제2도전형 전극을 형성하는 과정에서, 자성체를 상기 반도체 발광소자에 증착할 수 있다.First, a plurality of semiconductor
다음으로, 기판(161)을 조립위치로 이송하고, 상기 반도체 발광소자들 (1050)을 유체 챔버(162)에 투입한다(도 8a).Next, the
전술한 바와 같이, 상기 기판(161)의 조립위치는 상기 기판(161)의 상기 반도체 발광소자들(1050)이 조립되는 조립면이 아래를 향하도록 상기 유체 챔버(162)에 배치되는 위치가 될 수 있다.As described above, the assembly position of the
이 경우에, 상기 반도체 발광소자들(1050) 중 일부는 유체 챔버(162)의 바닥에 가라앉고 일부는 유체 내에 부유할 수 있다. 상기 유체 챔버(162)에 광투과성의 바닥판(166)이 구비되는 경우에, 상기 반도체 발광소자들(1050) 중 일부는 바닥판(166)에 가라앉을 수 있다.In this case, some of the semiconductor
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 수직방향으로 떠오르도록 상기 반도체 발광소자들(1050)에 자기력을 가한다(도 8b).Next, magnetic force is applied to the semiconductor
상기 자가조립 장치의 자석(163)이 원위치에서 상기 기판(161)의 조립면의 반대면으로 이동하면, 상기 반도체 발광소자들(1050)은 상기 기판(161)을 향하여 상기 유체 내에서 떠오르게 된다. 상기 원위치는 상기 유체 챔버(162)로부터 벗어난 위치가 될 수 있다. 다른 예로서, 상기 자석(163)이 전자석으로 구성될 수 있다. 이 경우에는 전자석에 전기를 공급하여 초기 자기력을 생성하게 된다.When the
한편, 본 예시에서, 상기 자기력의 크기를 조절하면 상기 기판(161)의 조립면과 상기 반도체 발광소자들(1050)의 이격거리가 제어될 수 있다. 예를 들어, 상기 반도체 발광소자들(1050)의 무게, 부력 및 자기력을 이용하여 상기 이격거리를 제어한다. 상기 이격거리는 상기 기판의 최외각으로부터 수 밀리미터 내지 수십 마이크로미터가 될 수 있다.Meanwhile, in this example, the distance between the assembly surface of the
다음으로, 상기 유체 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 일방향을 따라 이동하도록, 상기 반도체 발광소자들(1050)에 자기력을 가한다. 예를 들어, 상기 자석(163)을 상기 기판과 수평한 방향, 시계방향 또는 반시계방향으로 이동한다(도 8c). 이 경우에, 상기 반도체 발광소자들(1050)은 상기 자기력에 의하여 상기 기판(161)과 이격된 위치에서 상기 기판(161)과 수평한 방향으로 따라 이동하게 된다.Next, magnetic force is applied to the semiconductor
다음으로, 상기 반도체 발광소자들(1050)이 이동하는 과정에서 상기 기판(161)의 기설정된 위치에 안착되도록, 전기장을 가하여 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도하는 단계가 진행된다(도 8c). 예를 들어, 상기 반도체 발광소자들(1050)이 상기 기판(161)과 수평한 방향으로 따라 이동하는 도중에 상기 전기장에 의하여 상기 기판(161)과 수직한 방향으로 이동하여 상기 기판(161)의 기설정된 위치에 안착된다.Next, a step of inducing the semiconductor
보다 구체적으로, 기판(161)의 bi-planar 전극에 전원을 공급하여 전기장을 생성하고, 이를 이용하여 기설정된 위치에서만 조립이 되도록 유도한게 된다. 즉 선택적으로 생성한 전기장을 이용하여, 반도체 발광소자들(1050)이 상기 기판(161)의 조립위치에 스스로 조립되도록 한다. 이를 위하여, 상기 기판(161)에는 상기 반도체 발광소자들(1050)이 끼워지는 셀들이 구비될 수 있다. More specifically, an electric field is generated by supplying power to the bi-planar electrodes of the
이후에, 상기 기판(161)의 언로딩 과정이 진행되며, 조립 공정이 완료된다. 상기 기판(161)이 조립 기판인 경우에, 전술한 바와 같이 어레인된 반도체 발광소자들을 배선기판으로 전사하여 디스플레이 장치를 구현하기 위한 후공정이 진행될 수 있다.Thereafter, an unloading process of the
한편, 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도한 후에, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지도록 상기 자석(163)을 상기 기판(161)과 멀어지는 방향으로 이동시킬 수 있다(도 8d). 다른 예로서, 상기 자석(163)이 전자석인 경우에 전원공급을 중단하면, 상기 유체 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 유체 챔버(162)의 바닥으로 떨어지게 된다.Meanwhile, after guiding the semiconductor
이후에, 상기 유체 챔버(162)의 바닥에 있는 반도체 발광소자들(1050)을 회수하면, 상기 회수된 반도체 발광소자들(1050)의 재사용이 가능하게 된다.Afterwards, if the semiconductor
상기에서 설명된 자가조립 장치 및 방법은 fluidic assembly에서 조립 수율을 높이기 위해 자기장을 이용하여 먼거리의 부품들을 미리 정해진 조립 사이트 근처에 집중시키고, 조립 사이트에 별도 전기장을 인가하여 조립 사이트에만 선택적으로 부품이 조립되도록 한다. 이때 조립기판을 수조 상부에 위치시키고 조립면이 아래로 향하도록 하여 부품의 무게에 의한 중력 영향을 최소화하면서 비특이적 결합을 막아 불량을 제거한다. 즉, 전사수율을 높이기 위해 조립 기판을 상부에 위치시켜 중력이나 마찰력 영향을 최소화하며, 비특이적 결합을 막는다.The self-assembly device and method described above concentrates distant parts near a predetermined assembly site using a magnetic field to increase assembly yield in fluidic assembly, and applies a separate electric field to the assembly site to selectively assemble parts only at the assembly site. to assemble At this time, the assembly substrate is placed on the top of the water tank and the assembly surface is directed downward to minimize the gravitational effect caused by the weight of the parts and prevent non-specific coupling to eliminate defects. That is, in order to increase the transfer yield, the assembled substrate is placed on top to minimize the effect of gravity or frictional force and prevent non-specific binding.
이상에서 살펴본 것과 같이, 상기와 같은 구성의 본 발명에 의하면, 개별화소를 반도체 발광소자로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한번에 조립할 수 있다.As described above, according to the present invention having the above configuration, in a display device in which individual pixels are formed of semiconductor light emitting devices, a large amount of semiconductor light emitting devices can be assembled at one time.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.As described above, according to the present invention, it is possible to transfer a large amount of semiconductor light emitting devices to a large-area substrate after pixelating them on a small-sized wafer. Through this, it is possible to manufacture a large-area display device at low cost.
한편, 본 발명은 상술한 자가 조립 공정의 수율 및 자가 조립 이후 공정 수율을 높이기 위한 조립 기판의 구조 및 방법을 제공한다. 본 발명은 상기 기판(161)이 조립 기판으로 사용될 때로 한정된다. 즉, 후술할 조립 기판은 디스플레이 장치의 배선 기판으로 사용되는 것이 아니다. 이에, 이하에서는 상기 기판(161)을 조립 기판(161)이라 칭한다. On the other hand, the present invention provides a structure and method of an assembled substrate for increasing the yield of the above-described self-assembly process and subsequent self-assembly process. The present invention is limited to when the
본 발명은 두 가지 관점에서 공정 수율을 향상시킨다. 첫 번째, 본 발명은 원하지 않는 위치에 전기장이 강하게 형성되어, 반도체 발광소자가 원하지 않는 위치에 안착되는 것을 방지한다. 두 번째, 본 발명은 조립 기판에 안착된 반도체 발광소자들을 다른 기판으로 전사할 때, 반도체 발광소자가 조립 기판 상에 잔류하는 것을 방지한다.The present invention improves process yield in two respects. First, the present invention prevents a semiconductor light emitting device from being seated at an undesirable location due to a strong electric field being formed at an undesirable location. Second, the present invention prevents the semiconductor light emitting devices from remaining on the assembly substrate when the semiconductor light emitting devices seated on the assembly substrate are transferred to another substrate.
상술한 해결과제는 서로 다른 구성 요소에 의해 개별적으로 달성되는 것이 아니다. 상술한 두 가지 해결과제는 후술할 구성요소와 기 설명한 조립 기판 (161)의 유기적인 결합에 의해 달성될 수 있다.The above-mentioned problems are not individually achieved by different components. The above two problems can be achieved by an organic combination of components to be described later and the assembled
본 발명에 대하여 구체적으로 설명하기에 앞서, 자가 조립 후 디스플레이 장치를 제조하기 위한 후공정에 대하여 설명한다.Prior to a detailed description of the present invention, a post-process for manufacturing a display device after self-assembly will be described.
도 10a 내지 10c는 본 발명에 따른 자가 조립 공정 후 반도체 발광소자가 전사되는 모습을 나타내는 개념도들이다.10A to 10C are conceptual diagrams showing how a semiconductor light emitting device is transferred after a self-assembly process according to the present invention.
도 8a 내지 8e에서 설명한 자가 조립 공정이 종료되면, 조립 기판(161)의 기설정된 위치에는 반도체 발광소자들이 안착된 상태가 된다. 상기 조립 기판(161)에 안착된 반도체 발광소자들은 적어도 한 번 다른 기판으로 전사된다. 본 명세서에서는 상기 조립 기판(161)에 안착된 반도체 발광소자들이 2회 전사되는 일 실시 예에 대하여 설명하지만 이에 한정되지 않고, 상기 조립 기판(161)에 안착된 반도체 발광소자들은 1회 또는 3회 이상 다른 기판으로 전사될 수 있다.When the self-assembly process described in FIGS. 8A to 8E is completed, the semiconductor light emitting devices are seated at predetermined positions on the
한편, 자가 조립 공정이 종료된 직후에는 조립 기판(161)의 조립면이 하측 방향(또는 중력 방향)을 향하고 있는 상태이다. 자가 조립 후 공정을 위해 상기 조립 기판(161)은 반도체 발광소자가 안착된 상태로 180도 뒤집어질 수 있다. 이 과정에서 반도체 발광소자가 조립 기판(161)으로부터 이탈할 위험이 있기 때문에, 상기 조립 기판(161)을 뒤집는 동안 상기 복수의 전극들(161c, 이하 조립 전극들)에는 전압이 인가되어야 한다. 상기 조립 전극들간에 형성되는 전기장은 상기 조립 기판(161)이 뒤집어지는 동안 반도체 발광소자가 조립 기판(161)으로부터 이탈하는 것을 방지한다.Meanwhile, immediately after the self-assembly process is finished, the assembly surface of the
자가 조립 공정 후 조립 기판(161)을 180도로 뒤집으면 도 10a와 같은 형상이 된다. 구체적으로, 도 10a와 같이, 조립 기판(161)의 조립면은 상측(또는 중력의 반대 방향)을 향하는 상태가 된다. 이 상태에서, 전사 기판(400)이 상기 조립 기판(161) 상측에 얼라인 된다. After the self-assembly process, if the
상기 전사 기판(400)은 상기 조립 기판(161)에 안착된 반도체 발광소자들을 이탈시켜 배선 기판으로 전사하기 위한 기판이다. 상기 전사 기판 (400)은 PDMS(polydimethylsiloxane) 재질로 형성될 수 있다. 따라서, 상기 전사 기판(400)은 PDMS 기판으로 지칭될 수 있다.The
상기 전사 기판(400)은 상기 조립 기판(161)에 얼라인된 후 상기 조립 기판(161)에 압착된다. 이후, 상기 전사 기판(400)을 상기 조립 기판(161)의 상측으로 이송하면, 전사 기판(400)의 부착력에 의하여, 조립 기판(161)에 배치된 반도체 발광소자들(350)은 상기 전사 기판(400)으로 이동하게 된다. The
이를 위해, 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지는 상기 반도체 발광소자(350)와 유전체층(161b) 간의 표면 에너지보다 높아야 한다. 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지와 상기 반도체 발광소자(350)와 유전체층(161b) 간의 표면 에너지의 차이가 클수록, 반도체 발광소자(350)가 조립 기판(161)으로부터 이탈될 확률이 높아지므로, 상기 두 표면 에너지의 차이는 클수록 바람직하다.To this end, the surface energy between the semiconductor
한편, 상기 전사 기판(400)을 상기 조립 기판(161)에 압착시킬 때, 전사 기판(400)에 의해 가해지는 압력이 반도체 발광소자(350)에 집중되도록, 상기 전사 기판(400)은 복수의 돌기부(410)를 포함할 수 있다. 상기 돌기부(410)는 상기 조립 기판(161)에 안착된 반도체 발광소자들과 동일한 간격으로 형성될 수 있다. 상기 돌기부(410)가 상기 반도체 발광소자들(350)과 오버랩되도록 얼라인 한 후, 상기 전사 기판(400)을 조립 기판(161)에 압착시킬 경우, 전사 기판 (400)에 의한 압력이 반도체 발광소자들(350)에만 집중될 수 있다. 이를 통해, 본 발명은 반도체 발광소자가 조립 기판(161)으로부터 이탈될 확률을 증가시킨다.On the other hand, when the
한편, 상기 반도체 발광소자들이 상기 조립 기판(161)에 안착된 상태에서 반도체 발광소자의 일부는 홈 외부로 노출되는 것이 바람직하다. 반도체 발광소자들(350)이 홈 외부로 노출되지 않는 경우, 전사 기판(400)에 의한 압력이 반도체 발광소자들(350)에 집중되지 않아 반도체 발광소자(350)가 조립 기판(161)으로부터 이탈할 확률이 낮아질 수 있다. Meanwhile, in a state in which the semiconductor light emitting devices are seated on the
마지막으로, 도 10c를 참조하면, 상기 전사 기판(400)을 배선 기판(500)에 압착시켜, 반도체 발광소자들(350)을 상기 전사 기판(400)에서 상기 배선 기판 (500)으로 전사시키는 단계가 진행된다. 이때, 상기 배선 기판(500)에는 돌출부(510)가 형성될 수 있다. 상기 전사 기판(400)에 배치된 반도체 발광소자들(350)과 상기 돌출부(510)가 오버랩되도록, 상기 전사 기판(400)과 상기 배선 기판(500)을 얼라인 시킨다. 이후, 상기 전사 기판(400)과 상기 배선 기판(500)을 압착시킬 경우, 상기 돌출부(510)로 인하여 상기 반도체 발광소자들(350)이 상기 전사 기판(400)으로부터 이탈할 확률이 증가할 수 있다.Finally, referring to FIG. 10C , the step of transferring the semiconductor
한편, 전사 기판(400)에 배치된 반도체 발광소자들(350)이 배선 기판 (500)으로 전사되기 위해서는, 상기 반도체 발광소자(350)와 상기 배선 기판(500) 간의 표면 에너지가 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지보다 높아야 한다. 상기 반도체 발광소자(350)와 상기 배선 기판 (500) 간의 표면 에너지와 상기 반도체 발광소자(350)와 전사 기판(400)간의 표면 에너지의 차이가 클수록, 반도체 발광소자(350)가 전사 기판(400)으로부터 이탈될 확률이 높아지므로, 상기 두 표면 에너지의 차이는 클수록 바람직하다.Meanwhile, in order for the semiconductor
상기 배선 기판(500)으로 상기 전사 기판(400)에 배치된 반도체 발광소자를(350) 모두 전사한 후, 상기 반도체 발광소자들(350)과 배선 기판에 형성된 배선 전극 간에 전기적 연결을 형성하는 단계가 진행될 수 있다. 상기 배선 전극의 구조 및 전기적 연결을 형성하는 방법은 반도체 발광소자(350)의 종류에 따라 달라질 수 있다.After transferring all of the semiconductor
한편, 도시되지 않았지만, 상기 배선 기판(500)에는 이방성 전도성 필름이 배치될 수 있다. 이 경우, 상기 전사 기판(400)과 상기 배선 기판(500)을 압착시키는것 만으로 반도체 발광소자들(350)과 배선 기판(500)에 형성된 배선 전극들간에 전기적 연결이 형성될 수 있다.Meanwhile, although not shown, an anisotropic conductive film may be disposed on the
한편, 서로 다른 색을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치를 제조하는 경우, 도 10a 내지 10c에서 설명한 방법은 다양한 방식으로 구현될 수 있다. 이하, 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자를 포함하는 디스플레이 장치의 제조 방법에 대하여 설명한다.Meanwhile, in the case of manufacturing a display device including semiconductor light emitting devices emitting different colors, the method described in FIGS. 10A to 10C may be implemented in various ways. Hereinafter, a method of manufacturing a display device including semiconductor light emitting elements emitting red (R), green (G), and blue (B) lights will be described.
도 11 내지 13은 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자를 포함하는 디스플레이 장치의 제조 방법을 나타내는 순서도이다.11 to 13 are flowcharts illustrating a method of manufacturing a display device including a semiconductor light emitting device emitting red (R), green (G), and blue (B) light.
서로 다른 색을 발광하는 반도체 발광소자들은 서로 다른 조립 기판에 개별적으로 조립될 수 있다. 구체적으로, 상기 조립 기판(161)은 제1색을 발광하는 반도체 발광소자들이 안착되는 제1조립 기판, 상기 제1색과 다른 제2색을 발광하는 반도체 발광소자들이 안착되는 제2조립 기판, 상기 제1색 및 제2색과 다른 제3색을 발광하는 반도체 발광소자들이 안착되는 제3조립 기판을 포함할 수 있다. 각각의 조립 기판에는 도 8a 내지 8e에서 설명한 방법에 따라, 서로 다른 종류의 반도체 발광소자들이 조립된다. 예를 들어, 제1 내지 제3조립 기판 각각에는 적색(R), 녹색(G), 청색(B)을 발광하는 반도체 발광소자 각각이 조립될 수 있다. Semiconductor light emitting devices emitting different colors may be individually assembled on different assembly substrates. Specifically, the
도 11을 참조하면, 제1 내지 제3조립 기판(RED TEMPLATE, GREEN TEMPLATE, BLUE TEMPLATE) 각각에 RED 칩, GREEN 칩, BLUE 칩 각각이 조립될 수 있다. 이 상태에서, 상기 RED 칩, GREEN 칩, BLUE 칩 각각은 서로 다른 전사 기판에 의해 배선 기판으로 전사될 수 있다. Referring to FIG. 11 , each of a RED chip, a GREEN chip, and a BLUE chip may be assembled to each of the first to third assembly substrates (RED TEMPLATE, GREEN TEMPLATE, and BLUE TEMPLATE). In this state, each of the RED chip, GREEN chip, and BLUE chip may be transferred to the wiring board by different transfer substrates.
구체적으로, 조립 기판에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는, 상기 제1조립 기판(RED TEMPLATE)에 제1전사 기판 (스탬프(R))을 압착시켜, 상기 제1색을 발광하는 반도체 발광소자들(RED 칩)을 상기 제1조립 기판(RED TEMPLATE)에서 상기 제1전사 기판(스탬프(R))으로 전사시키는 단계, 상기 제2조립 기판(GREEN TEMPLATE)에 제2전사 기판 (스탬프(G))을 압착시켜, 상기 제2색을 발광하는 반도체 발광소자들(GREEN 칩)을 상기 제2조립 기판(GREEN TEMPLATE)에서 상기 제2전사 기판(스탬프(G))으로 전사시키는 단계 및 상기 제3조립 기판(BLUE TEMPLATE)에 제3전사 기판 (스탬프(B))을 압착시켜, 상기 제3색을 발광하는 반도체 발광소자들(BLUE 칩)을 상기 제3조립 기판(BLUE TEMPLATE)에서 상기 제3전사 기판(스탬프(B))으로 전사시키는 단계를 포함할 수 있다. Specifically, in the step of transferring the semiconductor light emitting devices seated on the assembly board to the wiring board, the first transfer board (stamp R) is pressed to the first assembly board (RED TEMPLATE) to emit the first color. Transferring the semiconductor light emitting devices (RED chips) from the first assembly substrate (RED TEMPLATE) to the first transfer substrate (stamp (R)), a second transfer substrate to the second assembly substrate (GREEN TEMPLATE) By pressing (stamp (G)), the semiconductor light emitting devices (GREEN chips) emitting the second color are transferred from the second assembly substrate (GREEN TEMPLATE) to the second transfer substrate (stamp (G)) and pressing a third transfer substrate (stamp (B)) to the third assembly substrate (BLUE TEMPLATE) to form semiconductor light emitting devices (BLUE chips) emitting the third color. ) to the third transfer substrate (stamp (B)).
이후, 상기 제1 내지 제3전사 기판 각각을 상기 배선 기판에 압착시켜, 상기 제1 내지 제3색을 발광하는 반도체 발광소자들을 상기 제1 내지 제3전사 기판 각각에서 상기 배선 기판으로 전사시키는 단계가 진행된다.Thereafter, pressing the first to third transfer substrates to the wiring board to transfer the semiconductor light emitting devices emitting the first to third colors from the first to third transfer substrates to the wiring board. is going on
도 11에 따른 제조방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 세 종류의 조립 기판 및 세 종류의 전사 기판을 필요로 한다.According to the manufacturing method of FIG. 11 , three types of assembly substrates and three types of transfer substrates are required to manufacture a display device including a RED chip, a GREEN chip, and a BLUE chip.
이와 달리, 도 12를 참조하면, 제1 내지 제3조립 기판(RED TEMPLATE, GREEN TEMPLATE, BLUE TEMPLATE) 각각에 RED 칩, GREEN 칩, BLUE 칩 각각이 조립될 수 있다. 이 상태에서, 상기 RED 칩, GREEN 칩, BLUE 칩 각각은 동일한 전사 기판에 의해 배선 기판으로 전사될 수 있다. Alternatively, referring to FIG. 12 , each of a RED chip, a GREEN chip, and a BLUE chip may be assembled to each of the first to third assembly substrates (RED TEMPLATE, GREEN TEMPLATE, and BLUE TEMPLATE). In this state, each of the RED chip, GREEN chip, and BLUE chip may be transferred to the wiring board by the same transfer board.
구체적으로, 상기 조립 기판 상에 안착된 반도체 발광소자들을 배선 기판으로 전사하는 단계는, 상기 제1조립 기판(RED TEMPLATE)에 전사 기판(RGB 통합 스탬프)을 압착시켜, 상기 제1색을 발광하는 반도체 발광소자들(RED 칩)을 상기 제1조립 기판(RED TEMPLATE)에서 상기 전사 기판(RGB 통합 스탬프)으로 전사시키는 단계, 상기 제2조립 기판(GREEN TEMPLATE)에 상기 전사 기판(RGB 통합 스탬프)을 압착시켜, 상기 제2색을 발광하는 반도체 발광소자들(GREEN 칩)을 상기 제2조립 기판(GREEN TEMPLATE)에서 상기 전사 기판(RGB 통합 스탬프)으로 전사시키는 단계, 상기 제3조립 기판(BLUE TEMPLATE)에 상기 전사 기판(RGB 통합 스탬프)을 압착시켜, 상기 제3색을 발광하는 반도체 발광소자들(BLUE 칩)을 상기 제3조립 기판(BLUE TEMPLATE)에서 상기 전사 기판(RGB 통합 스탬프)으로 전사시키는 단계를 포함한다.Specifically, the step of transferring the semiconductor light emitting devices seated on the assembly substrate to the wiring board is to press the transfer substrate (RGB integrated stamp) to the first assembly substrate (RED TEMPLATE) to emit the first color Transferring the semiconductor light emitting devices (RED chips) from the first assembly substrate (RED TEMPLATE) to the transfer substrate (RGB integrated stamp), the transfer substrate (RGB integrated stamp) to the second assembly substrate (GREEN TEMPLATE) to transfer the semiconductor light emitting devices (GREEN chips) emitting the second color from the second assembly substrate (GREEN TEMPLATE) to the transfer substrate (RGB integrated stamp) by pressing, the third assembly substrate (BLUE By pressing the transfer substrate (RGB integrated stamp) to the transfer substrate (RGB integrated stamp), the semiconductor light emitting devices (BLUE chips) emitting the third color are transferred from the third assembly substrate (BLUE TEMPLATE) to the transfer substrate (RGB integrated stamp) It includes the step of transcribing.
이 경우, 상기 제1 내지 제3조립 기판 각각과 상기 전사 기판 간의 얼라인 위치가 서로 달라질 수 있다. 예를 들어, 조립 기판과 전사 기판 간의 얼라인이 완료되었을 때, 상기 제1조립 기판에 대한 상기 전사 기판의 상대적 위치와 상기 제2조립 기판에 대한 상기 전사 기판의 상대적 위치는 서로 다를 수 있다. 상기 전사 기판은 조립 기판의 종류가 바뀔 때마다, SUB PIXEL의 PITCH 만큼 얼라인 위치를 쉬프트할 수 있다. 이러한 방식을 통해, 상기 전사 기판을 상기 제1 내지 제3조립 기판에 순차적으로 압착시켰을 때, 세 종류의 칩이 모두 상기 전사 기판으로 전사되도록 할 수 있다.In this case, alignment positions between the first to third assembly substrates and the transfer substrate may be different from each other. For example, when alignment between the assembly substrate and the transfer substrate is completed, a relative position of the transfer substrate with respect to the first assembly substrate may be different from a relative position of the transfer substrate with respect to the second assembly substrate. The transfer substrate may shift its alignment position by the PITCH of the SUB PIXEL whenever the type of assembly substrate is changed. Through this method, when the transfer substrate is sequentially pressed to the first to third assembly substrates, all three types of chips can be transferred to the transfer substrate.
이 후, 도 11과 마찬가지로, 상기 전사 기판을 상기 배선 기판에 압착시켜, 상기 제1 내지 제3색을 발광하는 반도체 발광소자들을 상기 전사 기판에서 상기 배선 기판으로 전사시키는 단계가 진행된다.Thereafter, as in FIG. 11 , a step of transferring the semiconductor light emitting devices emitting light of the first to third colors from the transfer substrate to the wiring substrate by pressing the transfer substrate to the wiring substrate is performed.
도 12에 따른 제조방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 세 종류의 조립 기판 및 한 종류의 전사 기판을 필요로 한다.According to the manufacturing method of FIG. 12 , three types of assembly substrates and one type of transfer substrate are required to manufacture a display device including a RED chip, a GREEN chip, and a BLUE chip.
상술한 도 11 및 12와는 달리, 도 13에 따르면, 하나의 조립 기판(RGB 통합 TEMPLATE)에 RED 칩, GREEN 칩, BLUE 칩 각각이 조립될 수 있다. 이 상태에서, 상기 RED 칩, GREEN 칩, BLUE 칩 각각은 동일한 전사 기판(RGB 통합 스탬프)에 의해 배선 기판으로 전사될 수 있다. Unlike FIGS. 11 and 12 described above, according to FIG. 13 , each of a RED chip, a GREEN chip, and a BLUE chip may be assembled on one assembly substrate (RGB integrated TEMPLATE). In this state, each of the RED chip, GREEN chip, and BLUE chip may be transferred to the wiring board by the same transfer board (RGB integrated stamp).
도 13에 따른 제조방법에 따르면, RED 칩, GREEN 칩, BLUE 칩을 포함하는 디스플레이 장치를 제조하기 위해 한 종류의 조립 기판 및 한 종류의 전사 기판을 필요로 한다.According to the manufacturing method of FIG. 13 , one type of assembly substrate and one type of transfer substrate are required to manufacture a display device including a RED chip, a GREEN chip, and a BLUE chip.
상술한 바와 같이, 서로 다른 색을 발광하는 반도체 발광소자들을 포함하는 디스플레이 장치를 제조하는 경우, 그 제조방법은 다양한 방식으로 구현될 수 있다.As described above, when manufacturing a display device including semiconductor light emitting devices emitting different colors, the manufacturing method may be implemented in various ways.
본 발명은 도 10 내지 도 13에 따른 공정을 거치는 디스플레이 장치의 제조방법(이하, 하이브리드 방식)에 사용되는 새로운 구조의 조립 기판(이하, 디스플레이 장치 제조용 기판)과 이를 이용한 디스플레이 장치의 제조방법에 관한 것이다.The present invention relates to an assembly substrate (hereinafter, a display device manufacturing substrate) of a new structure used in a display device manufacturing method (hereinafter, a hybrid method) that goes through the processes of FIGS. 10 to 13 and a display device manufacturing method using the same. will be.
본 발명을 설명함에 있어, 동일한 기능을 갖는 구성임에도 일부 용어에 차이가 있을 수 있다. 이에 첨부된 도면을 참조하였을 때 도면부호가 동일하게 부여된 구성들은 명세서에서 상이한 용어로 설명되더라도 실질적으로 동일한 구성을 의미하는 것으로 이해되어야 할 것이다.In describing the present invention, there may be differences in some terms even though they have the same functions. When referring to the accompanying drawings, it should be understood that elements having the same reference numerals mean substantially the same elements even though they are described in different terms in the specification.
먼저, 도 14 내지 도 16을 참조하여, 본 발명에 따른 디스플레이 장치 제조용 기판에 대해 설명한다. First, a substrate for manufacturing a display device according to the present invention will be described with reference to FIGS. 14 to 16 .
도 14는 종래 일 실시예에 따른 디스플레이 장치 제조용 기판의 구조(조립 홀 내부)를 나타낸 도면이고, 도 15a 및 도 15b는 본 발명의 다양한 실시예에 따른 디스플레이 장치 제조용 기판의 구조(조립 홀 내부)를 나타낸 도면이며, 도 16은 도 15a에 따른 디스플레이 장치 제조용 기판에 있어 조립 홀 내 반도체 발광소자의 유무에 따른 차이를 나타낸 도면이다.14 is a view showing the structure of a substrate for manufacturing a display device (inside an assembly hole) according to an exemplary embodiment, and FIGS. 15A and 15B are structures of a substrate for manufacturing a display device (inside an assembly hole) according to various embodiments of the present invention. , and FIG. 16 is a view showing a difference according to the presence or absence of a semiconductor light emitting device in an assembly hole in the substrate for manufacturing a display device according to FIG. 15A.
디스플레이 제조용 기판은 하이브리드 방식에서 반도체 발광소자들이 도 8a 내지 도 8e에 나타난 자가조립 방식을 통해 전사되는 기판을 의미할 수 있다. 디스플레이 장치 제조용 기판은 자가조립을 위한 구성들을 포함하도록 이루어질 수 있으며, 반도체 발광소자들의 점등을 위한 배선이 형성되는 배선 기판과 구별될 수 있다.A substrate for manufacturing a display may refer to a substrate on which semiconductor light emitting devices are transferred through the self-assembly method shown in FIGS. 8A to 8E in a hybrid method. A substrate for manufacturing a display device may include components for self-assembly, and may be distinguished from a wiring substrate on which wires for lighting semiconductor light emitting devices are formed.
본 발명에 따른 디스플레이 장치 제조용 기판(1000)은 자가조립 후 빛을 이용하여 반도체 발광소자들(1500)의 전사 불량 여부를 용이하게 확인할 수 있는 구조를 가질 수 있다.The
본 발명에 따르면, 디스플레이 장치 제조용 기판(1000)은 베이스부(1100), 조립 전극들(1200), 격벽부(1300), 투과 방지층(1400), 반사 방지층(1600) 및 유전체층(1700)을 포함할 수 있다.According to the present invention, the
베이스부(1100)는 절연성 있는 재질로 형성된 플랙서블 기판 또는 리지드 기판일 수 있다. 또한, 본 발명에 따르면, 베이스부(1100)는 빛이 투과할 수 있도록 투명한 재질(광투과성 재질)로 형성될 수 있다. 예를 들어, 유리 또는 폴리이미드(PI) 등이 베이스부(1100)의 소재가 될 수 있다.The
베이스부(1100)에는 조립 전극들(1200)이 소정 간격으로 형성(또는 배치)될 수 있다. 조립 전극들(1200)은 일 방향으로 연장된 바(bar) 형태의 전극일 수 있으며, ALD(atomic layer deposition), 스퍼터링(sputtering), E-beam 증착, 전기도금(electroplating) 등의 방식으로 형성될 수 있다. 조립 전극들(1200)은 자가조립을 위한 구성으로 자가조립 시 전압이 인가되어 전기장을 형성할 수 있다.
도 14와 같은 종래 디스플레이 장치 제조용 기판(161)에서 조립 전극들(161c)은 전압 전달에 유리하도록 비저항 금속, 예를 들어, Ag, Cr, Ti, Al, Mo, Cu 등의 재질로 형성되었다. 이러한 금속 소재들은 빛을 차단(반사 또는 흡수)하므로, 본 발명에 따른 디스플레이 장치 제조용 기판(1000)을 구성하는 조립 전극들(1200)을 형성하기에 적합하지 않다.In the
본 발명에 따르면, 조립 전극들(1200)은 전기 전도성이 높으면서, 빛이 투과할 수 있도록 광투과성의 재질로 형성될 수 있다. 예를 들어, 조립 전극들(1200)은 Ti, Zn, Sn 및 In 중 어느 하나 이상을 포함하는 산화막 재질로 형성될 수 있다. 즉, 본 발명에서 조립 전극들(1200)은 ITO, IZO 등과 같은 투명 전극일 수 있다. 조립 전극들(1200)은 상기와 같은 재질로 형성되어 적어도 80% 이상의 광투과도를 가질 수 있다.According to the present invention, the assembled
베이스부(1100) 상에는 조립 전극들(1200)과 오버랩 되도록 조립 홀들(1310)을 형성하면서 격벽부(1300)가 적층될 수 있다. 반도체 발광소자들(1500)은 자가조립을 통해 격벽부(1300)에 의해 형성된 조립 홀들(1310)에 안착될 수 있다. 즉, 격벽부(1300)는 반도체 발광소자(1500)가 조립되는 위치를 한정할 수 있다. 이 때, 반도체 발광소자(1500)가 안착되는 조립 홀들(1310)의 바닥면 및 내측면은 격벽부(1300)의 일부일 수 있다.The
격벽부(1300)는 조립 홀들(1310) 내부에 반도체 발광소자들(1500)이 안착될 수 있도록 전기장을 형성하는 인접한 2개의 조립 전극들(이하, 페어 전극)과 동시에 오버랩 될 수 있다. 페어 전극에는 서로 다른 극성의 전압이 인가되므로, 페어 전극 사이에는 전기장이 형성될 수 있다. 따라서 페어 전극과 동시에 오버랩 되는 조립 홀들(1310) 내부에는 전기장이 형성될 수 있으며, 반도체 발광소자들(1500)이 안착될 수 있다.The
또한, 격벽부(1300)는 유기 또는 무기 절연물질로 형성될 수 있으며, 수백 nm 내지 수 ㎛의 두께로 적층될 수 있다. 격벽부(1300)를 형성하는 유기 또는 무기 절연물질은 투명한 재질로서, 광을 투과시킬 수 있다.In addition, the
본 발명에 따르면, 디스플레이 장치 제조용 기판(1000)은 격벽부(1300)의 상부 또는 하부에 조립 홀들(1310)과 오버랩 되지 않도록 형성된 투과 방지층(1400)을 포함할 수 있다. According to the present invention, the
투과 방지층(1400)은 빛이 투과되는 것을 방지하기 위한 층으로, 바람직하게는 디스플레이 제조용 기판(1000)에서 조립 홀들(1310)과 오버랩 되지 않는 영역에 전체적으로 형성되어 조립 홀들(1310) 이외의 영역으로 빛이 투과하는 것을 방지할 수 있다. The
투과 방지층(1400)은 전술한 것과 같이 격벽부(1300)의 상부 또는 하부에 형성될 수 있으며, 격벽부(1300)의 하부에 형성되는 경우에는 조립 전극들(1200)과 격벽부(1300) 사이에 배치될 수 있다.As described above, the
예를 들어, 투과 방지층(1400)은 Ag, Cr, Ti, Al, Mo, Cu 등과 같이 빛을 차단할 수 있는 금속 재질이 10 내지 200nm의 두께를 갖도록 형성된 것일 수 있으며, 이를 통해 투과 방지층(1400)을 향하는 빛의 투과도를 30% 이하로 제한할 수 있다.For example, the
또한, 투과 방지층(1400)은 빛을 차단하는 역할 외에도 자가조립 시 조립 홀들(1310) 외부로 누설되는 일부 전기장을 차폐하는 역할을 할 수 있다. 이를 통해 반도체 발광소자들(1500)이 격벽부(1300) 상에 오조립되는 확률이 낮아질 수 있다.In addition to blocking light, the
본 발명에 따르면, 디스플레이 장치 제조용 기판(1000)은 베이스부(1100)의 타면 상에 형성된 반사 방지층(1600)을 포함할 수 있다. 반도체 발광소자들(1500)의 전사 불량 검사를 위한 빛은 반사 방지층(1600) 측에서 조사될 수 있으며, 반사 방지층(1600)은 광투과성을 가지면서 베이스부(1100)와 굴절률이 상이한 재질로 구비되어 기판으로 조사되는 빛이 반사되는 현상을 최소화할 수 있다.According to the present invention, the
반사 방지층(1600)은 Ti, Zn, Si, Mg 등과 같은 물질들을 하나 이상 포함하는 산화막 재질이 수십 nm 내지 수 ㎛의 두께를 갖도록 형성될 수 있으며, 적어도 80% 이상의 광투과도를 가질 수 있다. 또한, 반사 방지층(1600)은 표면 거칠기를 갖도록 임의의 규칙적인 또는 불규칙적인 패턴으로 형성될 수도 있다.The
또한, 본 발명에 따르면 디스플레이 장치 제조용 기판(1000)은 격벽부(1300)의 일면을 따라 형성된 유전체층(1700)을 더 포함할 수 있다. 예를 들어, 투과 방지층(1400)이 격벽부(1300)의 하부에 형성된 경우, 유전체층(1700)은 격벽부(1300)의 일면을 따라 격벽부(1300)를 덮도록 형성될 수 있다. 한편, 투과 방지층(1400)이 격벽부(1300)의 상부에 형성된 경우, 유전체층(1700)은 격벽부(1300)의 일면을 따라 형성되나, 유전체층(1700)의 일부는 격벽부(1300) 상에 형성된 투과 방지층(1400)을 덮을 수 있다. In addition, according to the present invention, the
유전체층(1700)은 SiO2 또는 SiNx 등과 같이 투명 재질의 무기 절연물질로 형성될 수 있으며, 수십 내지 수백 nm의 두께로 형성될 수 있다. The
유전체층(1700)은 조립 전극들(1200)을 보호하기 위한 구성일 수 있다. 구체적으로, 조립 전극들(1200)을 덮도록 베이스부(1100) 상에 격벽부(1300)를 형성한 후 조립 홀들(1310)을 형성하기 위한 식각 과정에서 격벽부(1300)가 과다 식각되어 조립 전극들(1200) 일부가 조립 홀들(1310)을 통해 노출될 수 있다. 따라서, 격벽부(1300)의 일면을 따라 유전체층(1700)을 형성하여 조립 전극들(1200)을 보호할 수 있다.The
전술한 구조에 따르면, 본 발명에 따른 디스플레이 장치 제조용 기판(1000)은 베이스부(1100), 조립 전극들(1200), 격벽부(1300) 및 반사 방지층(1600)이 광투과성 재질로 형성될 수 있다. 이에 반도체 발광소자가(1500)가 안착되지 않은 상태에서 기판에 빛을 조사하면 조립 홀들(1310)을 통해 빛이 투과될 수 있으며, 투과 방지층(1400)을 향하는 빛은 차단될 수 있다.According to the structure described above, in the
본 발명에 따르면, 이와 같은 기판의 구조를 이용하여 반도체 발광소자들(1500)의 전사 불량 여부를 확인할 수 있다. 도 16을 참조하면, 기판에 빛을 조사하였을 때 반도체 발광소자(1500)가 안착된 조립 홀(1310)을 향하는 빛은 반도체 발광소자(1500), 자세하게는 반도체 발광소자(1500)를 구성하는 금속 재질의 제1도전형 전극(1510)에 의해 투과하지 못하고, 반도체 발광소자(1500)가 안착되지 않은 조립 홀(1310)을 향하는 빛은 그대로 투과하게 된다. According to the present invention, it is possible to check whether the semiconductor
즉, 본 발명에 따른 기판 구조는 광투과 여부에 따라 반도체 발광소자(1500)가 안착된 조립 홀들(1310)과 반도체 발광소자(1500)가 안착되지 않은 조립 홀들(1310)을 용이하게 구별할 수 있다.That is, the substrate structure according to the present invention can easily distinguish between
다음으로는, 도 17 내지 도 19를 참조하여, 전술한 디스플레이 장치 제조용 기판(1000)을 이용하여 디스플레이 장치를 제조하는 방법에 대해 설명한다.Next, a method of manufacturing a display device using the
본 발명에 따르면, 전술한 디스플레이 장치 제조용 기판(1000)을 이용하여 도 8a 내지 도8e에 나타난 자가조립 공정이 수행될 수 있다.According to the present invention, the self-assembly process shown in FIGS. 8A to 8E may be performed using the above-described
자세하게, (a) 유체가 담긴 챔버(162) 내 반도체 발광소자들(1500)을 투입하고, 반도체 발광소자들(1500)을 전사할 제1기판(1000)을 챔버(162) 상부에 배치하는 단계가 수행될 수 있다. 제1기판(1000)은 전술한 디스플레이 장치 제조용 기판을 의미한다.In detail, (a) inserting the semiconductor
챔버(162) 내에는 중성의 DI water(De-ionized water)가 수용될 수 있으며, 이에 한정하지 않는다.Neutral DI water (de-ionized water) may be accommodated in the
또한, 챔버(162) 내에는 자가조립이 가능한 반도체 발광소자들(1500)이 투입될 수 있다. 자세하게, 반도체 발광소자들(1500)은 자가조립 시 자기력에 의해 유도될 수 있도록 자성체(미도시)를 포함할 수 있다.In addition, semiconductor
예를 들어, 챔버(162) 내 투입된 반도체 발광소자들(1500)은 제1도전형 전극(1510), 제1도전형 전극(1510) 상에 형성된 제1도전형 반도체층(1520), 제1도전형 반도체층(1520) 상에 형성된 활성층(1530), 활성층(1530) 상에 형성된 제2도전형 반도체층(1540) 및 제2도전형 반도체층(1540) 상에 형성된 제2도전형 전극(1550)을 포함하는 수직형 타입일 수 있다.For example, the semiconductor
본 발명에 따르면, 반도체 발광소자(1500)의 제1도전형 전극(1510) 및 제2도전형 전극(1550) 중 적어도 어느 하나는 자성체를 포함할 수 있다. 자성체는 Ni, SmCo 등의 자성을 띄는 금속일 수 있으며, 입자 형태로 형성되거나 제1 및 제2 도전형 전극(1510, 1550)을 구성하는 일 레이어가 될 수 있다.According to the present invention, at least one of the first
또한, 반도체 발광소자들(1500)은 자가조립 시 방향 선택성을 확보하기 위해 적어도 일 방향을 기준으로 대칭을 이루도록 형성될 수 있다. 바람직하게는, 반도체 발광소자들(1500)은 원형 또는 타원형으로 형성될 수 있다.In addition, the semiconductor
한편, 전술한 수직형 타입의 반도체 발광소자 외에 수평형 구조의 반도체 발광소자가 사용되는 것도 가능하다.Meanwhile, it is also possible to use a semiconductor light emitting device of a horizontal structure in addition to the aforementioned vertical type semiconductor light emitting device.
제1기판(1000)은 유체 및 반도체 발광소자들(1500)이 투입된 챔버(162)의 상부에 배치될 수 있다. 이 때, 반도체 발광소자들(1500)이 전사될 면(이하, 조립면)이 챔버(162)의 바닥면을 향한 상태에서 조립면이 유체에 잠기도록 배치될 수 있다.The
제1기판(1000)은 조립면에 자가조립을 위한 구성들을 포함할 수 있다. 구체적으로, 베이스부(1100) 상에 조립 전극들(1200), 격벽부(1300)를 포함하며, 유전체층(1700)을 더 포함할 수 있다. 또한, 조립면에는 반도체 발광소자들(1500)이 안착될 수 있도록 격벽부(1300)에 의해 구획된 조립 홀들(1310)이 복수의 행 및 열의 매트릭스 배열로 구비될 수 있다. 제1기판(1000)의 조립면 상에 형성된 상기의 구성들은 모두 광투과성 재질로 형성될 수 있다.The
또한, 본 발명에 따르면, 격벽부(1300)의 상부 또는 하부에 조립 홀들(1310)과 오버랩 되지 않도록 투과 방지층(1400)이 형성될 수 있다. 투과 방지층(1400)은 빛을 차단할 수 있는 재질, 예를 들어, 금속 재질로 형성될 수 있다. 투과 방지층(1400)은 자가조립 후 반도체 발광소자들(1500)의 전사 불량 여부를 검사하기 위한 구성일 수 있다.In addition, according to the present invention, the
또한, 베이스부(1100)의 타면, 즉, 조립면의 타측에 광투과성 재질로 형성된 반사 방지층(1600)을 더 포함할 수 있다. 반사 방지층(1600)은 투과 방지층(1400)과 마찬가지로 자가조립 후 반도체 발광소자들(1500)의 전사 불량 여부를 검사하기 위한 구성일 수 있다.In addition, an
다음으로, (b) 전기장 및 자기장을 이용하여, 챔버(162)에 투입된 반도체 발광소자들(1500)을 제1기판(1000)의 미리 설정된 위치로 전사하는 단계가 수행될 수 있다. 앞서 설명한 것과 같이, 미리 설정된 위치는 격벽부(1300)에 의해 구획된 조립 홀들(1310)일 수 있으며, 반도체 발광소자들(1500)은 조립 홀들(1310) 내부에 안착될 수 있다.Next, (b) transferring the semiconductor
본 단계에서, 자기장은 조립면의 반대측에 구비된 자석 어레이를 통해 가해질 수 있다. 이 때, 유체 챔버(162) 내 투입된 반도체 발광소자들(1500)에 자기력을 가하기 위해 제1기판(1000)의 일면(조립면의 반대측)과 자석 어레이 사이의 간격은 수 mm 이내를 유지할 수 있다.In this step, a magnetic field may be applied through a magnet array provided on the opposite side of the assembly surface. At this time, in order to apply magnetic force to the semiconductor
또한, 본 단계에서, 제1기판(1000)의 조립면에 전기장을 형성하기 위해 조립 전극들(1200)에 소정 전압이 인가될 수 있다. Also, in this step, a predetermined voltage may be applied to the
전술한 (a) 및 (b) 단계는 반도체 발광소자들(1500)이 안착되는 미리 설정된 위치, 즉, 조립 홀들(1310)이 중력 방향을 향하도록 제1기판(1000)을 배치한 상태에서 진행될 수 있다.Steps (a) and (b) described above may be performed in a state in which the
반도체 발광소자들(1500)의 자가조립이 완료되면, (c) 제1기판(1000)의 일측에서 빛을 조사하여 반도체 발광소자들(1500)의 전사 불량 여부를 검사하는 단계가 수행될 수 있다. When the self-assembly of the semiconductor
본 단계는 조립면이 챔버(162)의 바닥면을 향하도록 배치된 기판을 180˚ 뒤집은 상태에서 수행될 수 있다. 즉, (c) 단계는 조립 홀들(1310)이 형성된 조립면이 중력 반대 방향을 향하도록 배치한 상태에서 진행될 수 있다.This step may be performed in a state where the assembly surface faces the bottom surface of the
또한, 본 단계에서 전사 불량 여부를 검사하기 위한 빛은 반사 방지층(1600)이 형성된 베이스부(1100)의 타면 측에서 조사될 수 있다.Also, in this step, light for inspecting transfer defects may be irradiated from the other side of the
본 단계를 자세하게 설명하기에 앞서, 도 17을 참조하여 종래의 문제점에 대해 설명한다. 도 17은 도 14에 따른 디스플레이 장치 제조용 기판을 이용한 종래 디스플레이 장치의 제조방법의 문제점을 나타낸 도면이다.Prior to explaining this step in detail, a conventional problem will be described with reference to FIG. 17 . FIG. 17 is a view showing problems of a conventional method for manufacturing a display device using the substrate for manufacturing a display device according to FIG. 14 .
종래에는 자가조립 공정이 완료되면, 도 10 내지 도 13에 나타난 공정을 통해 조립 기판(161)에 전사된 반도체 발광소자들(1500)을 배선 등이 형성된 최종 기판(168)으로 전사하였다. 이 때, 조립 기판(161) 상의 반도체 발광소자(1500)가 안착되지 않은 조립 홀들(161d)과 대응되는 최종 기판(168) 상의 영역에는 반도체 발광소자(1500)가 미전사되는 문제가 있었다.Conventionally, when the self-assembly process is completed, the semiconductor
구체적으로, 자가조립을 통해 조립 기판(161)의 대부분의 조립 홀들(161d)에는 반도체 발광소자(1500)가 정상적으로 안착되나(A 영역), 일부 조립 홀들(161d)에는 반도체 발광소자(1500)가 안착되지 못할 수 있다(B 영역). 이 상태에서 조립 기판(161)에 전사된 반도체 발광소자들(1500)을 최종 기판(168)으로 전사하면, 반도체 발광소자(1500)가 안착되지 못한 영역(B)과 대응되는 최종 기판(168) 상의 영역에는 반도체 발광소자(1500)가 전사되지 않게 되는 문제가 있다. Specifically, the semiconductor
종래에는 이러한 문제를 해결하기 위해 최종 기판(168) 상에서 점등 테스트를 수행한 후 미점등 영역에 대한 리페어 공정을 수행하였으나, 공정이 복잡한 단점이 있다.Conventionally, in order to solve this problem, a lighting test is performed on the
본 발명에 따른 디스플레이 장치의 제조방법은 제1기판(1000) 상에 반도체 발광소자들(1500)이 안착된 상태에서 빛을 조사하여, 빛의 투과 여부에 따라 전사 불량 여부를 간편하게 확인할 수 있다.In the manufacturing method of the display device according to the present invention, light is irradiated in a state where the semiconductor
도 18은 본 발명에 따른 디스플레이 장치 제조용 기판을 이용한 디스플레이 장치의 제조방법에 있어서 반도체 발광소자의 전사 불량 여부를 검사하는 방법을 나타낸 도면이고, 도 19는 본 발명에 따른 디스플레이 장치의 제조방법을 설명하기 위한 개념도이다.18 is a view showing a method of inspecting whether a semiconductor light emitting element has transfer defects in a method of manufacturing a display device using a substrate for manufacturing a display device according to the present invention, and FIG. 19 describes a method of manufacturing a display device according to the present invention. It is a concept for
본 발명에 따르면, 반도체 발광소자들(1500)의 자가조립이 완료되면, (c) 제1기판(1000)의 일측에서 빛을 조사하여, 반도체 발광소자들(1500)의 전사 불량 여부를 검사하는 단계가 수행될 수 있다.According to the present invention, when the self-assembly of the semiconductor
본 단계에서, 빛은 반사 방지층(1600)이 형성된 베이스부(1100)의 타면 측에서 조사될 수 있으며, 베이스부(1100)의 일면 측에는 광투과도를 확인하기 위한 제3기판(3000)이 배치될 수 있다. 제1기판(1000) 상에서 빛이 투과되는 부분은 제3기판(3000)에 밝은 영역으로 나타날 수 있으며, 해당 영역은 반도체 발광소자(1500)의 전사 불량 구역(미전사 영역, B)에 해당할 수 있다.In this step, light may be irradiated from the other side of the
구체적으로, 제1기판(1000)은 반도체 발광소자(1500)가 안착되지 않은 상태에서 빛을 투과시켰을 때, 투과 방지층(1400)이 형성된 영역을 제외한 영역, 즉, 조립 홀들(1310)에 해당하는 영역을 통해 빛이 투과될 수 있다. Specifically, the
한편, 조립 홀들(1310) 내부에 반도체 발광소자(1500)가 안착된 경우에는, 반도체 발광소자(1500)의 제1도전형 전극(1510)에 의해 빛이 차단되므로 조립 홀들(1310)을 통해 빛이 투과되지 않을 수 있다. 특히, 수직형 타입의 반도체 발광소자의 경우, 제1 도전형 전극(1510)은 에피층과 거의 동일한 면적으로 형성되므로, 조립 홀(1310)을 통해 빛이 거의 투과되지 않게 된다.Meanwhile, when the semiconductor
이와 같이, 본 발명은 제1기판(1000)의 일측에서 빛을 조사하고, 제1기판(1000)의 타측에서 광투과도를 확인하는 과정을 통해 반도체 발광소자(1500)의 전사 불량 여부를 검사할 수 있다.As described above, according to the present invention, it is possible to inspect the semiconductor
전술한 반도체 발광소자(1500)의 전사 불량 여부를 검사하는 단계는 제1기판(1000)을 복수의 영역으로 구분한 후, 구분된 영역 별로 수행될 수 있다. The above-described step of inspecting whether the semiconductor
일 실시예로, 도 19를 참조하면, 제1기판(1000)은 16개의 영역(4x4)으로 구분될 수 있다. 이와 같이 구분된 16개의 영역은 제3기판(3000)과 대응되는 면적을 갖는 영역들일 수 있다.As an example, referring to FIG. 19 , the
상기 실시예에 따르면, 반도체 발광소자(1500)의 전사 불량 여부를 검사하는 단계는 16개의 영역 별로 진행될 수 있다. 각각의 영역들은 전사 불량 구역(B)을 포함하지 않는 양품 영역과, 전사 불량 구역(B)을 적어도 하나 이상 포함하는 불량 영역 중 어느 하나에 해당할 수 있다.According to the above embodiment, the step of inspecting whether the semiconductor
도 19를 참조하면, 3영역, 4 영역, 5영역 및 12영역은 하나의 전사 불량 구역(B)을 포함하므로 불량 영역에 해당하며, 나머지 영역들은 반도체 발광소자가 정상 조립된 영역들(A)로만 구성되는 양품 영역에 해당할 수 있다.Referring to FIG. 19, regions 3, 4, 5, and 12 correspond to defective regions because they include one defective transfer region (B), and the remaining regions are regions (A) in which semiconductor light emitting devices are normally assembled. may correspond to a good product area consisting only of
본 발명에 따르면, (c) 단계 이후, (d) 제1기판(1000)에 전사된 반도체 발광소자들(1500)을 배선이 형성된 제2기판(2000)으로 전사하는 단계가 수행될 수 있다. 이 때, (d) 단계는 제1기판(1000)에서 양품 영역에 해당하는 영역들에 한하여 선택적으로 수행될 수 있다. According to the present invention, after step (c), step (d) of transferring the semiconductor
즉, 도 19를 참조하면, 제1기판(1000)의 16개의 영역들 중에 불량 영역에 해당하는 3영역, 4영역, 5영역 및 12영역을 제외한 나머지 영역들이 제2기판(2000)으로 전사될 수 있다. (d) 단계는 PDMS 소재의 전사 스탬프를 이용하여 수행될 수 있다.That is, referring to FIG. 19 , the rest of the 16 regions of the
이와 같이, 제1기판(1000)에서 양품 영역에 해당하는 영역들만 제2기판(2000)으로 선택적으로 전사함에 따라 최종 기판에 대한 전사 수율이 증대되며, 양질의 디스플레이를 생산할 수 있게 된다.In this way, as only the areas corresponding to the non-defective product areas on the
이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.The above description is only an illustrative example of the technical idea of the present invention, and those skilled in the art will be able to make various modifications and variations without departing from the essential characteristics of the present invention.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술사상의 범위가 한정되는 것은 아니다.Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments.
본 발명의 보호범위는 아래 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The protection scope of the present invention should be construed according to the claims below, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.
Claims (11)
일 방향으로 연장되며, 상기 베이스부의 일면 상에 소정 간격으로 배치되는 조립 전극들; 및
상기 조립 전극들과 오버랩 되도록 반도체 발광소자가 안착되는 조립 홀들을 형성하면서, 상기 베이스부 상에 적층되는 격벽부를 포함하고,
상기 조립 홀들과 오버랩 되지 않도록 상기 격벽부의 상부 또는 하부에 형성되는 투과 방지층; 및
상기 베이스부의 타면 상에 형성되는 반사 방지층을 포함하는 것을 특징으로 하는, 디스플레이 장치 제조용 기판.base part;
assembly electrodes extending in one direction and disposed at predetermined intervals on one surface of the base part; and
A barrier rib portion stacked on the base portion while forming assembly holes in which semiconductor light emitting devices are seated so as to overlap the assembly electrodes;
a penetration prevention layer formed on the top or bottom of the barrier rib portion so as not to overlap with the assembly holes; and
Characterized in that it comprises an antireflection layer formed on the other surface of the base portion, a substrate for manufacturing a display device.
상기 투과 방지층은, 상기 조립 홀과 오버랩 되지 않는 영역에 전체적으로 형성되는 것을 특징으로 하는, 디스플레이 장치 제조용 기판.According to claim 1,
Characterized in that the transmission prevention layer is entirely formed in an area that does not overlap with the assembly hole, a substrate for manufacturing a display device.
상기 투과 방지층이 상기 격벽부의 하부에 형성되는 경우,
상기 투과 방지층은, 상기 조립 전극들과 상기 격벽부 사이에 배치되는 것을 특징으로 하는, 디스플레이 장치 제조용 기판.According to claim 1,
When the penetration prevention layer is formed below the barrier rib portion,
The transmission prevention layer is characterized in that disposed between the assembly electrodes and the barrier rib portion, a substrate for manufacturing a display device.
상기 베이스부, 조립 전극들, 격벽부 및 반사 방지층은 광투과성 재질로 형성된 것을 특징으로 하는, 디스플레이 장치 제조용 기판.According to claim 1,
The substrate for manufacturing a display device, characterized in that the base portion, the assembly electrodes, the barrier rib portion and the antireflection layer are formed of a light-transmitting material.
상기 반사 방지층은, 표면 거칠기를 갖도록 형성된 것을 특징으로 하는, 디스플레이 장치 제조용 기판.According to claim 1,
The antireflection layer is characterized in that formed to have a surface roughness, a substrate for manufacturing a display device.
상기 격벽부의 일면을 따라 형성된 유전체층을 더 포함하는 것을 특징으로 하는, 디스플레이 장치 제조용 기판.According to claim 1,
Characterized in that it further comprises a dielectric layer formed along one surface of the barrier rib portion, a substrate for manufacturing a display device.
(b) 전기장 및 자기장을 이용하여, 상기 챔버에 투입된 반도체 발광소자들을 상기 제1기판의 미리 설정된 위치로 전사하는 단계; 및
(c) 상기 제1기판의 일측에서 빛을 조사하여, 상기 반도체 발광소자들의 전사 불량 여부를 검사하는 단계를 포함하며,
상기 (c) 단계에서, 상기 제1기판 상의 빛이 투과되는 부분이 상기 반도체 발광소자들의 전사 불량 구역에 해당하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.(a) inserting semiconductor light emitting devices into a chamber containing fluid, and disposing a first substrate on which the semiconductor light emitting devices are to be transferred is placed on top of the chamber;
(b) transferring the semiconductor light emitting devices introduced into the chamber to a preset position on the first substrate by using an electric field and a magnetic field; and
(c) irradiating light from one side of the first substrate to inspect whether the semiconductor light emitting elements have transfer defects;
In the step (c), a portion through which light is transmitted on the first substrate corresponds to a defective transfer region of the semiconductor light emitting elements.
상기 제1기판은, 베이스부;
일 방향으로 연장되며, 상기 베이스부의 일면 상에 소정 간격으로 배치되는 조립 전극들;
상기 조립 전극들과 오버랩 되도록 반도체 발광소자가 안착되는 조립 홀들을 형성하면서, 상기 베이스부 상에 적층되는 격벽부;
상기 조립 홀들과 오버랩 되지 않도록 상기 격벽부의 상부 또는 하부에 형성되는 투과 방지층; 및
상기 베이스부의 타면 상에 형성되는 반사 방지층을 포함하고,
상기 베이스부, 조립 전극들, 격벽부 및 반사 방지층은 광투과성 재질로 형성되며,
상기 (c) 단계는, 상기 베이스부의 타면 측에서 상기 제1기판에 빛을 조사하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.According to claim 7,
The first substrate may include a base portion;
assembly electrodes extending in one direction and disposed at predetermined intervals on one surface of the base part;
a barrier rib portion stacked on the base portion while forming assembly holes in which the semiconductor light emitting device is seated so as to overlap the assembly electrodes;
a penetration prevention layer formed on the top or bottom of the barrier rib portion so as not to overlap with the assembly holes; and
And an anti-reflection layer formed on the other surface of the base portion,
The base part, the assembly electrodes, the barrier rib part, and the antireflection layer are formed of a light-transmitting material,
In the step (c), light is irradiated to the first substrate from the other side of the base part, a method of manufacturing a display device.
상기 (a) 및 (b) 단계는, 상기 제1기판의 미리 설정된 위치가 중력 방향을 향하도록 상기 제1기판을 배치한 상태에서 진행되고,
상기 (c) 단계는, 상기 제1기판의 미리 설정된 위치가 중력 반대 방향을 향하도록 상기 제1기판을 배치한 상태에서 진행되는 것을 특징으로 하는, 디스플레이 장치의 제조방법.According to claim 7,
Steps (a) and (b) are performed in a state in which the first substrate is disposed such that the preset position of the first substrate faces the direction of gravity,
The method of manufacturing a display device, characterized in that the step (c) is performed in a state in which the first substrate is disposed such that the preset position of the first substrate faces an opposite direction of gravity.
상기 (c) 단계는, 상기 제1기판을 복수의 영역으로 구분한 후, 상기 구분된 영역 별로 수행되며,
상기 복수의 영역은, 상기 전사 불량 구역을 포함하지 않는 양품 영역; 및
상기 전사 불량 구역을 적어도 하나 이상 포함하는 불량 영역 중 어느 하나에 해당하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.According to claim 7,
The step (c) is performed for each divided region after dividing the first substrate into a plurality of regions;
The plurality of areas may include a good product area not including the defective transfer area; and
The manufacturing method of a display device, characterized in that it corresponds to any one of the defective areas including at least one transfer defective area.
(d) 상기 제1기판에 전사된 반도체 발광소자들을 배선이 형성된 제2기판으로 전사하는 단계를 더 포함하며,
상기 (d) 단계는, 상기 양품 영역에 한하여 선택적으로 수행되는 것을 특징으로 하는, 디스플레이 장치의 제조방법.According to claim 10,
(d) further comprising transferring the semiconductor light emitting elements transferred to the first substrate to a second substrate on which wires are formed;
The method of manufacturing a display device, characterized in that step (d) is selectively performed only in the good product area.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/KR2020/010525 WO2022034931A1 (en) | 2020-08-10 | 2020-08-10 | Substrate for manufacturing display device, and method for manufacturing display device using same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230021016A true KR20230021016A (en) | 2023-02-13 |
Family
ID=80247949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227045739A KR20230021016A (en) | 2020-08-10 | 2020-08-10 | Substrate for manufacturing a display device and method for manufacturing a display device using the same |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR20230021016A (en) |
| WO (1) | WO2022034931A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024025019A1 (en) * | 2022-07-29 | 2024-02-01 | 엘지전자 주식회사 | Assembly substrate structure for semiconductor light-emitting element for display pixel, and display device comprising same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101437902B1 (en) * | 2013-02-07 | 2014-09-17 | (주)아이엠에스나노텍 | Apparatus for detecting surface lens of led package |
| US10446728B2 (en) * | 2014-10-31 | 2019-10-15 | eLux, Inc. | Pick-and remove system and method for emissive display repair |
| KR20190075869A (en) * | 2019-06-11 | 2019-07-01 | 엘지전자 주식회사 | Display device using micro led and manufacturing method thereof |
| WO2021002490A1 (en) * | 2019-07-01 | 2021-01-07 | 엘지전자 주식회사 | Display device using micro led, and manufacturing method therefor |
| KR20200014867A (en) * | 2020-01-22 | 2020-02-11 | 엘지전자 주식회사 | Self assembly method and device for semiconductor light emitting device |
-
2020
- 2020-08-10 KR KR1020227045739A patent/KR20230021016A/en unknown
- 2020-08-10 WO PCT/KR2020/010525 patent/WO2022034931A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022034931A1 (en) | 2022-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20200026845A (en) | Display device using semi-conductor light emitting devices | |
| KR102173349B1 (en) | Substrate for manufacturing display device and method for manufacturing display device | |
| US20230049446A1 (en) | Display apparatus using semiconductor light-emitting device | |
| US20230047241A1 (en) | Display device using semiconductor light-emitting element and manufacturing method thereof | |
| US20230084381A1 (en) | Display device using semiconductor light-emitting devices | |
| KR102145192B1 (en) | Display device using semiconductor light emitting device and method for manufacturing the same | |
| KR102116728B1 (en) | Self assembly method and device for semiconductor light emitting device | |
| EP3989283B1 (en) | Substrate for manufacturing display device and method for manufacturing display device | |
| CN113228288A (en) | Display device using semiconductor light emitting device and method of manufacturing the same | |
| KR20200023316A (en) | A display device using semiconductor light emitting devices | |
| KR20200023328A (en) | Display device using semi-conductor light emitting devices | |
| KR20200014867A (en) | Self assembly method and device for semiconductor light emitting device | |
| US20230045160A1 (en) | Method for manufacturing a display device using a semiconductor light emitting device and a self-assembly apparatus used therefor | |
| KR20200026673A (en) | Method for manufacturing display device and substrate for manufacturing display device | |
| US20230005888A1 (en) | Semiconductor light-emitting element supply device and supply method | |
| US20230015395A1 (en) | Display device using semiconductor light-emitting element, and manufacturing method therefor | |
| US20220302351A1 (en) | Display device using semiconductor light emitting diode | |
| US20220278082A1 (en) | Display device using semiconductor light-emitting elements and manufacturing method therefor | |
| US20220352445A1 (en) | Substrate for manufacturing display device and method for manufacturing display device | |
| KR20230021016A (en) | Substrate for manufacturing a display device and method for manufacturing a display device using the same | |
| US20220416126A1 (en) | Display device using semiconductor light emitting element, and method for manufacturing same | |
| KR20230051431A (en) | Display device using semiconductor light emitting device | |
| KR20230009413A (en) | Semiconductor light emitting device and display device using the semiconductor light emitting device | |
| KR102221470B1 (en) | Method for manufacturing display device and substrate for manufacturing display device | |
| US20230079059A1 (en) | Substrate for manufacturing display device and manufacturing method therefor |