KR20190075869A - Display device using micro led and manufacturing method thereof - Google Patents
Display device using micro led and manufacturing method thereof Download PDFInfo
- Publication number
- KR20190075869A KR20190075869A KR1020190068696A KR20190068696A KR20190075869A KR 20190075869 A KR20190075869 A KR 20190075869A KR 1020190068696 A KR1020190068696 A KR 1020190068696A KR 20190068696 A KR20190068696 A KR 20190068696A KR 20190075869 A KR20190075869 A KR 20190075869A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- light emitting
- semiconductor light
- assembly
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 295
- 239000000758 substrate Substances 0.000 claims abstract description 124
- 238000005192 partition Methods 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 197
- 238000000034 method Methods 0.000 claims description 58
- 239000012790 adhesive layer Substances 0.000 claims description 40
- 230000004888 barrier function Effects 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 13
- 230000005684 electric field Effects 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 7
- 239000002861 polymer material Substances 0.000 claims description 4
- 229920005570 flexible polymer Polymers 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 46
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 27
- 230000008569 process Effects 0.000 description 27
- 239000000463 material Substances 0.000 description 15
- 238000004720 dielectrophoresis Methods 0.000 description 12
- 239000004642 Polyimide Substances 0.000 description 11
- 229920001721 polyimide Polymers 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 11
- 239000002245 particle Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000012530 fluid Substances 0.000 description 8
- 239000012212 insulator Substances 0.000 description 8
- 229920000139 polyethylene terephthalate Polymers 0.000 description 7
- 239000005020 polyethylene terephthalate Substances 0.000 description 7
- 238000001338 self-assembly Methods 0.000 description 7
- -1 polyethylene naphthalate Polymers 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 5
- 239000011112 polyethylene naphthalate Substances 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920006264 polyurethane film Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010454 slate Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Abstract
Description
본 발명은 디스플레이 장치 관련 기술 분야에 적용 가능하며, 예를 들어 마이크로 LED(Light Emitting Diode)를 이용한 디스플레이 장치 및 이의 제조 방법에 관한 것이다.The present invention is applicable to a display device related technology field, for example, a display device using a micro LED (Light Emitting Diode) and a method of manufacturing the same.
최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liquid Crystal Display)와 OLED(Organic Light Emitting Diodes)로 대표되고 있다.In recent years, display devices having excellent characteristics such as a thin shape and a flexible shape in the field of display technology have been developed. On the other hand, major displays that are currently commercialized are represented by LCD (Liquid Crystal Display) and OLED (Organic Light Emitting Diodes).
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 있고, OLED의 경우에 수명이 짧고, 양산 수율이 좋지 않다는 문제점이 있다.However, in the case of an LCD, there is a problem that the reaction time is not fast and the implementation of the flexible is difficult. In the case of the OLED, the lifetime is short and the mass production yield is poor.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 것으로 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 디스플레이를 구현하여, 전술한 문제점을 해결하는 방안이 제시될 수 있다. 이러한 발광 다이오드는 필라멘트 기반의 발광소자에 비해 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성, 및 높은 진동 저항 등의 다양한 장점을 갖는다. Meanwhile, a light emitting diode (LED) is a semiconductor light emitting device well known to convert current into light. In 1962, a red LED using a GaAsP compound semiconductor was commercialized, and a GaP: N LED Has been used as a light source for a display image of an electronic device including an information communication device. Accordingly, a method of implementing the display using the semiconductor light emitting device and solving the above-described problems can be presented. Such a light emitting diode has various advantages such as long lifetime, low power consumption, excellent initial driving characteristic, and high vibration resistance as compared with a filament-based light emitting device.
한편, 반도체 발광 소자를 이용한 디스플레이의 경우 화소들 각각에 해당하는 반도체 발광 소자를 기판에 결합하여야 하므로, 대화면 고화소 디스플레이의 구현이 상대적으로 어려울 수 있다. On the other hand, in the case of a display using a semiconductor light emitting device, the semiconductor light emitting device corresponding to each pixel must be coupled to the substrate, so that it is relatively difficult to implement a large screen display.
또한, 대면적 고화소 디스플레이로 구현하기 위해서는 대량의 반도체 발광 소자들이 필요하며, 따라서 현재 개별 반도체 발광 소자의 제조 비용을 절감시키기 위한 노력 등이 요구된다.In addition, in order to realize a large-area high-resolution display, a large amount of semiconductor light-emitting devices are required, and therefore efforts to reduce the manufacturing cost of individual semiconductor light-emitting devices are required.
본 발명의 일실시예의 목적은, 제조 비용을 절감할 수 있는 수직형 반도체 발광 소자를 사용한 디스플레이 장치 및 제조 방법을 제공하는 것이다.An object of an embodiment of the present invention is to provide a display device using a vertical type semiconductor light emitting device and a manufacturing method thereof which can reduce manufacturing cost.
본 발명의 다른 일실시예의 목적은, 대화면의 디스플레이 장치에 적용 가능하면서도 불량률을 낮출 수 있는 제조 방법을 제공하는 것이다.An object of another embodiment of the present invention is to provide a manufacturing method which is applicable to a display device of a large screen and can reduce a defect rate.
나아가, 본 발명의 또 다른 일실시예의 목적은, 여기에서 언급하지 않은 다양한 문제점들도 해결하고자 한다. 당업자는 명세서 및 도면의 전 취지를 통해 이해할 수 있다.Furthermore, another object of the present invention is to solve various problems not mentioned here. Skilled artisans may understand from the full scope of the specification and drawings.
상기 또는 다른 목적을 달성하기 위한 디스플레이 장치의 제조 방법은, 기판에 조립 전극을 형성하는 단계; 상기 조립 전극이 형성된 기판에 절연층을 도포하는 단계; 상기 절연층이 도포된 기판에 격벽을 포함한 조립 홈을 형성하는 단계; 상기 조립 홈과 상응하는 조립 면을 가진 LED를 제공하는 단계; 및 상기 LED의 조립 면을 상기 조립 홈에 조립(assembly)하는 단계;를 포함하되, 상기 LED를 제공하는 단계는, 제 1전극, 제1반도체층, 활성층, 제2반도체층 및 제 2전극을 제 1방향으로 적층하는 단계를 더 포함하되, 상기 조립 면은 상기 적층된 제 1방향에 대응하는 제2 방향으로 형성되는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a display device, including: forming an assembled electrode on a substrate; Applying an insulating layer to the substrate on which the assembly electrode is formed; Forming an assembly groove including a barrier rib on the substrate coated with the insulating layer; Providing an LED having an assembly surface corresponding to the assembly groove; And assembling the assembly surface of the LED into the assembly groove, wherein the providing of the LED comprises: providing a first electrode, a first semiconductor layer, an active layer, a second semiconductor layer, and a second electrode, The method of claim 1, further comprising laminating in a first direction, wherein the mounting surface is formed in a second direction corresponding to the stacked first direction.
실시예로서, 상기 제 2방향은 상기 적층된 제 1방향에 수평 방향인 것을 특징으로 한다.In an embodiment, the second direction is a horizontal direction in the stacked first direction.
실시예로서, 상기 LED의 조립 면을 상기 조립 홈에 조립(assembly)하는 단계는, 자성체를 갖는 조립 장치를 이용하여 상기 LED의 조립 면을 상기 조립 홈에 접촉시키는 단계; 및 상기 기판에 형성된 조립 전극을 통해 인가되는 전기장에 기초하여, 상기 LED의 조립 면을 상기 조립 홈에 조립하는 단계를 포함한다. In an embodiment, the step of assembling the assembly surface of the LED into the assembly groove includes: contacting the assembly surface of the LED with the assembly groove using an assembly device having a magnetic body; And assembling the assembly surface of the LED into the assembly groove based on an electric field applied through the assembly electrode formed on the substrate.
실시예로서, 상기 LED는, 상기 LED가 적층된 제 1방향과 제1수직방향으로 가로 길이(X)를 가지고, 상기 LED가 적층된 제 1방향과 제2수직방향으로 세로 길이(Y)을 가지고, 상기 가로 길이(X)는 서로 다른 적어도 두개 이상의 값을 가지며, 상기 세로 길이(Y)는 고정된 하나의 값을 가지는 것을 특징으로 한다.In an embodiment, the LED has a lateral length (X) in a first direction in which the LEDs are stacked and a first vertical direction, and a longitudinal length (Y) in a first direction and a second vertical direction in which the LEDs are stacked The transverse length X has at least two values different from each other, and the vertical length Y has a fixed value.
실시예로서, 상기 기판에 조립 전극을 형성하는 단계는, 상기 조립 전극을 상기 조립 홈의 양 측면에 구비된 상기 격벽과 오버랩되도록 서로 이격되게 형성하거나, 조립 홈의 바닥 면과 오버랩되도록 단일의 조립 전극으로 형성하는 단계를 포함한다.The step of forming the assembly electrodes on the substrate may include forming the assembly electrodes apart from each other so as to overlap the partition walls provided on both sides of the assembly groove, To form an electrode.
실시예로서, 상기 제 1반도체층은 N형 GaN층이고, 상기 제 2반도체층은 P형 GaN층인 것을 특징으로 한다.In an embodiment, the first semiconductor layer is an N-type GaN layer and the second semiconductor layer is a P-type GaN layer.
실시예로서, 상기 LED는 자성층을 포함하는 것을 특징으로 한다.In an embodiment, the LED is characterized in that it comprises a magnetic layer.
실시예로서, 상기 기판은 유리, 도체 또는 플렉서블(Flexible)한 고분자 소재 중 적어도 하나를 포함하는 것을 특징으로 한다.In an embodiment, the substrate includes at least one of glass, a conductor, and a flexible polymer material.
실시예로서, 상기 조립 홈을 형성하는 단계는, 상기 LED의 조립 면이 안착하는, 상기 조립 홈의 하부의 적어도 일부에 고분자 접착층을 형성하는 단계를 포함한다.In an embodiment, the step of forming the mounting groove includes forming a polymer adhesive layer on at least a part of the lower portion of the mounting groove on which the mounting surface of the LED is mounted.
실시예로서, 상기 조립 홈을 형성하는 단계는, 상기 LED의 활성층이 안착하는, 상기 조립 홈의 하부의 적어도 일부에 금속 반사막을 형성하는 단계를 포함한다.In an embodiment, the step of forming the mounting groove includes forming a metal reflecting film on at least a part of the lower portion of the mounting groove on which the active layer of the LED is mounted.
실시예로서, 상기 기판은 액티브 매트릭스 구동을 하기 위한 TFT가 구비된 것을 특징으로 한다.In an embodiment, the substrate is provided with a TFT for driving an active matrix.
실시예로서, 상기 LED는 마이크로미터 크기를 가진 LED(Micro-LED)인 것을 특징으로 한다. 실시예로서, 상기 기판은 액티브 매트릭스 구동을 하기 위한 트랜지스터가 구비된 것을 특징으로 한다.In an embodiment, the LED is a micro-LED having a micrometer size. In an embodiment, the substrate is provided with a transistor for active matrix driving.
본 발명의 실시예에 따른 디스플레이 장치는, 기판에 조립되는 적어도 하나의 LED를 포함하는 장치에 있어서, 상기 기판은, 조립 전극이 배치되는 조립 전극층; 상기 조립 전극 상부로 도포되는 절연층; 및 상기 절연층 상부로 격벽을 포함한 조립 홈을 구비하고, 상기 LED는, 제 1전극, 제1반도체층, 활성층, 제2반도체층 및 제 2전극이 제 1방향으로 적층되어 있으며, 상기 조립 면은 상기 적층된 제 1방향에 대응하는 제2 방향으로 형성되는 것을 특징으로 한다.According to an embodiment of the present invention, there is provided an apparatus including at least one LED incorporated in a substrate, the substrate including: an assembling electrode layer in which an assembling electrode is disposed; An insulating layer applied over the assembly electrode; And an assembly groove including a barrier rib on the insulating layer, wherein the LED has a first electrode, a first semiconductor layer, an active layer, a second semiconductor layer, and a second electrode stacked in a first direction, Are formed in a second direction corresponding to the stacked first direction.
본 발명의 일실시예에 따르면, 반도체 발광소자를 이용한 디스플레이 장치에 수직형 반도체 발광 소자를 사용하게 되어, 개별 반도체 발광 소자의 제조 비용을 절감하는 기술적 효과가 있다.According to an embodiment of the present invention, a vertical type semiconductor light emitting device is used in a display device using a semiconductor light emitting device, thereby reducing the manufacturing cost of an individual semiconductor light emitting device.
본 발명의 다른 실시예에 따르면, 상기 수직형 반도체 발광 소자는 기판의 조립 홈에 상응하는 조립 면을 가지게 되기 때문에, 자가 조립을 통해 대량의 반도체 발광 소자를 간단하게 기판에 조립할 수 있는 기술적 효과가 있다.According to another embodiment of the present invention, since the vertical type semiconductor light emitting device has an assembling surface corresponding to an assembly groove of the substrate, a technical effect that a large number of semiconductor light emitting devices can be easily assembled onto a substrate through self- have.
나아가, 본 발명의 또 다른 일실시예에 따르면, 여기에서 언급하지 않은 추가적인 기술적 효과들도 있다. 당업자는 명세서 및 도면의 전취지를 통해 이해할 수 있다.Further, according to another embodiment of the present invention, there are additional technical effects not mentioned here. Skilled artisans may understand from the full scope of the specification and drawings.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도 이다.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 절단된 단면도이다.
도 9는 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.
도 10은 본 발명의 다른 실시예에 따른 반도체 발광 소자를 조립하기 위한 조립 홈을 가진 기판이 제작되는 과정을 나타내는 도면들이다.
도 11은 도 10의 기판에 포함된 조립 전극의 배치 방법 및 추가적으로 형성되는 메탈층에 대한 도면이다.
도 12는 도 10의 기판에 조립되는 수직형 반도체 발광 소자의 구조를 개략적으로 도시한 도면이다.
도 13은 도 12의 수직형 반도체 발광 소자가 가질 수 있는 다양한 형상에 대한 평면도들이다.
도 14는 도 10의 조립 홈을 가진 기판에 대한 평면도및 단면도이다.
도 15는 도 10의 조립 홈을 가진 기판에 도 12의 수직형 반도체 발광 소자가 조립되는 과정을 개략적으로 도시한 도면이다.
도 16은 도 10의 조립 홈을 가진 기판에 수직형 반도체 발광 소자를 고정하기 위한 접착층이 포함된 도면이다.
도 17은 도 10의 조립 홈을 가진 기판의 상부에 반사층이 포함된 도면이다.
도 18은 도 10 및 도 12의 실시예에 따라 조립된 수직형 반도체 발광 소자의 상부에 전극 패드가 형성된 도면이다.
도 19는 도 10및 도 12의 실시예에 따라 제조된 디스플레이 장치의 단면도이다.1 is a conceptual diagram showing an embodiment of a display device using the semiconductor light emitting device of the present invention.
2 is a partially enlarged view of a portion A in Fig.
Figs. 3A and 3B are cross-sectional views taken along line BB and CC in Fig.
4 is a conceptual diagram showing a flip chip type semiconductor light emitting device of FIG.
FIGS. 5A to 5C are conceptual diagrams showing various forms of implementing a color in relation to a flip-chip type semiconductor light emitting device.
6 is a cross-sectional view illustrating a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention.
8 is a cross-sectional view taken along the line DD of FIG.
9 is a conceptual diagram showing a vertical semiconductor light emitting device of FIG.
10 is a view illustrating a process of manufacturing a substrate having an assembly groove for assembling a semiconductor light emitting device according to another embodiment of the present invention.
FIG. 11 is a view showing a method of arranging the assembled electrodes included in the substrate of FIG. 10 and a metal layer formed additionally.
12 is a view schematically showing the structure of a vertical type semiconductor light emitting device assembled to the substrate of FIG.
13 is a plan view of various shapes that the vertical semiconductor light emitting device of FIG. 12 may have.
14 is a plan view and a cross-sectional view of the substrate having the mounting groove of Fig.
FIG. 15 is a view schematically showing a process of assembling the vertical semiconductor light emitting device of FIG. 12 on a substrate having the mounting groove of FIG.
FIG. 16 is a view showing an adhesive layer for fixing the vertical type semiconductor light emitting device to the substrate having the mounting groove of FIG. 10; FIG.
FIG. 17 is a view showing that a reflective layer is included in an upper part of the substrate having the mounting groove of FIG. 10;
FIG. 18 is a view showing electrode pads formed on the vertical semiconductor light emitting device assembled according to the embodiment of FIGS. 10 and 12. FIG.
Fig. 19 is a cross-sectional view of a display device manufactured according to the embodiment of Figs. 10 and 12. Fig.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, wherein like reference numerals are used to designate identical or similar elements, and redundant description thereof will be omitted. The suffix "module" and " part "for the components used in the following description are given or mixed in consideration of ease of specification, and do not have their own meaning or role. In the following description of the embodiments of the present invention, a detailed description of related arts will be omitted when it is determined that the gist of the embodiments disclosed herein may be blurred. In addition, it should be noted that the attached drawings are only for easy understanding of the embodiments disclosed in the present specification, and should not be construed as limiting the technical idea disclosed in the present specification by the attached drawings.
나아가, 설명의 편의를 위해 각각의 도면에 대해 설명하고 있으나, 당업자가 적어도 2개 이상의 도면을 결합하여 다른 실시예를 구현하는 것도 본 발명의 권리범위에 속한다.Further, although the respective drawings are described for convenience of explanation, it is also within the scope of the present invention that a person skilled in the art can combine at least two drawings to implement other embodiments.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. It is also to be understood that when an element such as a layer, region or substrate is referred to as being present on another element "on," it is understood that it may be directly on the other element or there may be an intermediate element in between There will be.
본 명세서에서 설명되는 디스플레이 장치는 단위 화소 또는 단위 화소의 집합으로 정보를 표시하는 모든 디스플레이 장치를 포함하는 개념이다. 따라서 완성품에 한정하지 않고 부품에도 적용될 수 있다. 예를 들어 디지털 TV의 일 부품에 해당하는 패널도 독자적으로 본 명세서 상의 디스플레이 장치에 해당한다. 완성품으로는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크 탑 컴퓨터 등이 포함될 수 있다. The display device described in this specification is a concept including all display devices that display information as a unit pixel or a set of unit pixels. Therefore, the present invention can be applied not only to finished products but also to parts. For example, a panel corresponding to one part of a digital TV corresponds to the display device of the present invention on its own. The final product includes mobile phones, smart phones, laptop computers, digital broadcasting terminals, personal digital assistants (PDAs), portable multimedia players (PMPs), navigation systems, slate PCs, Books, digital TVs, desktop computers, and the like.
그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품 형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.However, it will be readily apparent to those skilled in the art that the configuration according to the embodiments described herein may be applied to a device capable of being displayed, even in the form of a new product to be developed in the future.
또한, 당해 명세서에서 언급된 반도체 발광 소자는, LED, 마이크로 LED 등을 포함한다.In addition, the semiconductor light emitting device mentioned in this specification includes an LED, a micro LED, and the like.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일실시예를 나타내는 개념도이다.1 is a conceptual diagram showing an embodiment of a display device using the semiconductor light emitting device of the present invention.
도 1에 도시된 바와 같이, 디스플레이 장치(100)의 제어부(미도시)에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.As shown in FIG. 1, information processed in a control unit (not shown) of the
플렉서블 디스플레이는, 예를 들어 외력에 의하여 휘어질 수 있는, 또는 구부러질 수 있는, 또는 비틀어질 수 있는, 또는 접힐 수 있는, 또는 말려질 수 있는 디스플레이를 포함한다.The flexible display includes, for example, a display that can be bent or curved by external force, or which can be twisted, collapsed, or can be curled.
나아가, 플렉서블 디스플레이는, 예를 들어 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 또는 구부리거나, 또는 접을 수 있거나 또는 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.Further, the flexible display can be a display that is fabricated on a thin and flexible substrate that can be bent, bent, folded or rolled, such as paper, while maintaining the display characteristics of a conventional flat panel display, for example.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률 반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도 1에 도시된 바와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는, 예를 들어 하나의 색을 구현하기 위한 최소 단위를 의미한다.In a state where the flexible display is not bent (for example, a state having an infinite radius of curvature, hereinafter referred to as a first state), the display area of the flexible display is flat. In the first state, the display area may be a curved surface in a state of being bent by an external force (for example, a state having a finite radius of curvature, hereinafter referred to as a second state). As shown in FIG. 1, the information displayed in the second state may be time information output on the curved surface. Such visual information is realized by independently controlling the emission of a sub-pixel arranged in a matrix form. The unit pixel means, for example, a minimum unit for implementing one color.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.The unit pixel of the flexible display may be implemented by a semiconductor light emitting device. In the present invention, a light emitting diode (LED) is exemplified as one type of semiconductor light emitting device for converting a current into light. The light emitting diode is formed in a small size, so that it can serve as a unit pixel even in the second state.
상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여, 이하 도면들을 참조하여 보다 상세히 설명한다.A flexible display implemented using the light emitting diode will now be described in more detail with reference to the drawings.
도 2는 도 1의 A부분의 부분 확대도 이다.2 is a partially enlarged view of a portion A in Fig.
도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 절단된 단면도들이다.Figs. 3A and 3B are cross-sectional views taken along lines B-B and C-C of Fig.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.4 is a conceptual diagram showing a flip chip type semiconductor light emitting device of FIG.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.FIGS. 5A to 5C are conceptual diagrams showing various forms of implementing a color in relation to a flip-chip type semiconductor light emitting device.
도 2, 도 3a 및 도 3b에 도시된 바와 같이, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.As shown in FIGS. 2, 3A and 3B, a
도 1에 도시된 디스플레이 장치(100)는, 도 2에 도시된 바와 같이 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 적어도 하나의 반도체 발광 소자(150)를 포함한다.The
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.The
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.The
도 3a에 도시된 바와 같이 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.3A, the insulating
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아홀에 도전물질이 채워짐에 의하여 형성될 수 있다.The
도 2 또는 도 3a에 도시된 바와 같이, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.As shown in FIG. 2 or 3A, the conductive
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.The conductive
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기 절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).As an example, the conductive
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법이 적용될 수도 있다. 전술한 다른 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.The anisotropic conductive film is a film in which an anisotropic conductive medium is mixed with an insulating base member. When heat and pressure are applied, only a specific part of the anisotropic conductive film has conductivity due to the anisotropic conductive medium. Hereinafter, heat and pressure are applied to the anisotropic conductive film. However, another method may be applied to partially conduct the anisotropic conductive film. Other methods described above may be applied, for example, only one of the above heat and pressure, UV curing, or the like.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 예를 들어, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이 차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.In addition, the anisotropic conduction medium can be, for example, a conductive ball or a conductive particle. For example, the anisotropic conductive film is a film in which conductive balls are mixed with an insulating base member. When heat and pressure are applied, only specific portions are conductive by the conductive balls. The anisotropic conductive film may be a state in which a plurality of particles coated with an insulating film made of a polymer material are contained in the core of the conductive material. In this case, the insulating film is broken by heat and pressure, . At this time, the shape of the core may be deformed to form a layer in contact with each other in the thickness direction of the film. As a more specific example, heat and pressure are applied to the anisotropic conductive film as a whole, and the electrical connection in the Z-axis direction is partially formed by the height difference of the mating member adhered by the anisotropic conductive film.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.As another example, the anisotropic conductive film may be in a state in which a plurality of particles coated with a conductive material are contained in the insulating core. In this case, the conductive material is deformed (pressed) to the portion where the heat and the pressure are applied, so that the conductive material becomes conductive in the thickness direction of the film. As another example, it is possible that the conductive material penetrates the insulating base member in the Z-axis direction and has conductivity in the thickness direction of the film. In this case, the conductive material may have a pointed end.
상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)이 될 수 있다. 보다 구체적으로, 절연성 베이스 부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스 부재의 바닥 부분에 집중적으로 배치되며, 상기 베이스 부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직 방향으로 전도성을 가지게 된다.The anisotropic conductive film may be a fixed array anisotropic conductive film (ACF) in which conductive balls are inserted into one surface of an insulating base member. More specifically, the insulating base member is formed of a material having adhesiveness, and the conductive ball is concentrated on the bottom portion of the insulating base member, and is deformed together with the conductive ball when heat and pressure are applied to the base member So that they have conductivity in the vertical direction.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스 부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.However, the present invention is not limited thereto. The anisotropic conductive film may be formed by randomly mixing conductive balls into an insulating base member or by forming a plurality of layers in which a conductive ball is placed in a double- ACF) are all available.
이방성 전도 페이스트는 페이스트와 도전볼의 결합 형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 파티클 혹은 나노 입자를 함유한 형태의 솔루션이 될 수 있다.The anisotropic conductive paste is a combination of a paste and a conductive ball, and may be a paste in which a conductive ball is mixed with an insulating and adhesive base material. In addition, a solution containing conductive particles can be a solution in the form of conductive particles or nanoparticles.
다시 도3a를 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.Referring again to FIG. 3A, the
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.After the conductive
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chiptype)의 발광 소자가 될 수 있다.Referring to FIG. 4, the semiconductor light emitting device may be a flip chip type light emitting device.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 도3에 도시된, 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.For example, the semiconductor light emitting device includes a p-
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p 형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.Referring again to FIGS. 2, 3A and 3B, the
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.More specifically, the semiconductor
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.In addition, the plurality of semiconductor
발광 소자 어레이는 자체 휘도 값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.The light emitting element array may include a plurality of semiconductor light emitting elements having different brightness values. Each of the semiconductor
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.Also, since the semiconductor light emitting devices are connected in a flip chip form, the semiconductor light emitting devices grown on the transparent dielectric substrate can be used. The semiconductor light emitting devices may be, for example, a nitride semiconductor light emitting device. Since the semiconductor
도3에 도시된 바와 같이, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스 부재가 상기 격벽을 형성할 수 있다.As shown in FIG. 3, the
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.Also, if the base member of the anisotropic conductive film is black, the
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.As another example, the
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.The
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.That is, a
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.(R), green (G), and blue (B) unit pixels may be implemented by combining the semiconductor
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.In addition, a
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.However, the present invention is not limited thereto, and other structures for implementing blue, red, and green may be applied.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주재료로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.5A, each of the semiconductor
이 경우, 반도체 발광 소자는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.In this case, the semiconductor light emitting devices may be red, green, and blue semiconductor light emitting devices to form a unit pixel (sub-pixel), respectively. For example, red, green, and blue semiconductor light emitting elements R, G, and B are alternately arranged, and red, green, and blue unit pixels Form a single pixel, through which a full color display can be implemented.
도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자 마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.Referring to FIG. 5B, the semiconductor light emitting device may include a white light emitting device W having a yellow phosphor layer for each individual device. In this case, a
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전 영역에 사용 가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용 가능한 반도체 발광 소자의 형태로 확장될 수 있다.Referring to FIG. 5C, a
본 예시를 다시 살펴보면, 반도체 발광 소자는 전도성 접착층 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다.Referring again to this example, the semiconductor light emitting device is disposed on the conductive adhesive layer, and constitutes a unit pixel in the display device. Since the semiconductor light emitting device is excellent in luminance, individual unit pixels can be formed with a small size.
이와 같은 개별 반도체 발광 소자(150)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.The size of the individual semiconductor
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다.Also, even if a square semiconductor
따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한 변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다.Therefore, when the size of the unit pixel is a rectangle pixel having one side of 600 mu m and the other side of 300 mu m as an example, the distance of the semiconductor light emitting element becomes relatively large.
따라서, 이러한 경우, HD화질 이상의 고화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.Therefore, in such a case, a flexible display device having a high image quality higher than the HD picture quality can be realized.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조 방법에 대하여 설명한다.The display device using the semiconductor light emitting device described above can be manufactured by a novel manufacturing method. Hereinafter, the manufacturing method will be described with reference to FIG.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법을 나타낸 단면도들이다.6 is a cross-sectional view illustrating a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
도 6에 도시된 바와 같이, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.6, a conductive
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.The conductive
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을, 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 마주하도록 배치한다.Next, the
이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.In this case, the
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.When the semiconductor light emitting device is formed in units of wafers, the semiconductor light emitting device can be effectively used in a display device by having an interval and a size at which a display device can be formed.
그 다음에, 배선기판과 제2기판(112)을 열 압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF 프레스 헤드를 적용하여 열 압착할 수 있다. 상기 열 압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열 압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광 소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.Then, the wiring substrate and the
그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.Then, the
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.Finally, the
또한, 상기 반도체 발광 소자(150)의 일 면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.Further, the method may further include forming a phosphor layer on one surface of the semiconductor
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법이나 구조는 여러 가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다.The manufacturing method and structure of the display device using the semiconductor light emitting device described above can be modified into various forms. For example, a vertical semiconductor light emitting device may be applied to the display device described above.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.In the modifications or embodiments described below, the same or similar reference numerals are given to the same or similar components as those of the previous example, and the description is replaced with the first explanation.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광 소자를 나타내는 개념도이다.8 is a cross-sectional view taken along the line DD of FIG. 7, and FIG. 9 is a conceptual view illustrating a vertical semiconductor light emitting device of FIG. 8. FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention, to be.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.Referring to these drawings, the display device may be a display device using a passive matrix (PM) vertical semiconductor light emitting device.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 적어도 하나의 반도체 발광 소자(250)를 포함한다.The display device includes a
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.The
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1 전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.The
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(Anisotropy Conductive Film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시 예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.A conductive
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.If the semiconductor
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께 방향으로 전도성을 가지는 부분과 전도성을 가지지 않는 부분으로 구획된다.As described above, the electrical connection is generated because heat and pressure are applied to the anisotropic conductive film to partially conduct in the thickness direction. Therefore, in the anisotropic conductive film, it is divided into a portion having conductivity in the thickness direction and a portion having no conductivity.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.In addition, since the anisotropic conductive film contains an adhesive component, the conductive
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 예를 들어, 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 예를 들어, 20X80㎛ 이하의 크기가 될 수 있다.Thus, the semiconductor
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다. The semiconductor
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.A plurality of
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.9, the vertical type semiconductor light emitting device includes a p-
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.Referring to FIG. 8 again, a
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자 상에 청색광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.That is, a
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.However, the present invention is not limited thereto, and other structures for implementing blue, red, and green may be applied to a display device to which a flip chip type light emitting device is applied, as described above.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.The
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.The
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.The
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.The
다시 도 8을 참조하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.Referring again to FIG. 8, the
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.If a transparent electrode such as ITO (Indium Tin Oxide) is used for positioning the
다시 도 8을 참조하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.Referring again to FIG. 8, the
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.Also, if the base member of the anisotropic conductive film is black, the
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.As another example, as the
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이 사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.If the
또한, 도8에 도시된 바와 같이, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.Further, as shown in FIG. 8, a
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장된 반도체 발광 소자가 플립 칩 타입으로 배선 기판에 배치되어 개별 화소로 이용된다. In the display device using the semiconductor light emitting device of the present invention described above, the semiconductor light emitting device grown on the wafer is arranged on the wiring substrate as a flip chip type and used as individual pixels.
따라서, 웨이퍼의 크기 제약으로 인하여 대화면 디스플레이를 구현하기 어려운 문제가 있다. 이와 같은 문제점을 해결하기 위한 본 발명의 다른 실시예에 대하여, 이하 도 10 내지 도 19에서 상세히 후술하도록 하겠다. 나아가, 예를 들어, 유체 내에서 자가 조립되는 수직형 반도체 발광 소자가 적용된 디스플레이 장치를 기준으로 설명하도록 하겠으나, 본 발명의 권리범위가 반드시 이에 한정되는 것은 아니다. Therefore, there is a problem that it is difficult to realize a large screen display due to the size limitation of the wafer. Other embodiments of the present invention for solving such problems will be described in detail below with reference to FIGS. 10 to 19. Furthermore, for example, a display device to which a vertical type semiconductor light emitting device self-assembled in a fluid is applied will be described with reference to the drawings, but the scope of the present invention is not necessarily limited thereto.
도 10은 본 발명의 다른 실시예에 따른 반도체 발광 소자를 조립하기 위한 조립 홈을 가진 기판(1000)이 제작되는 공정도이다.10 is a view illustrating a process of manufacturing a
도 10에 도시된 바와 같이, 상기 기판(1000)은 반도체 발광소자가 유체 내에서 준비된 기판으로 자가조립 하도록 조립 홈을 지니고 있다. As shown in FIG. 10, the
자가 조립 방식은 예를 들어, 웨이퍼 상에서 성장된 복수 개의 반도체 발광 소자들이 개별 소자들로 분리되어 유체 내에서 분산된 후, 전자기장을 이용하여 기판에 조립되는 과정을 말한다.The self-assembly method refers to a process in which a plurality of semiconductor light emitting devices grown on a wafer are separated into individual devices and dispersed in a fluid, and then assembled on a substrate using an electromagnetic field.
상기 반도체 발광 소자는 수평형 반도체 발광 소자 또는 수직형 반도체 발광 소자로 제작이 가능하다. The semiconductor light emitting device may be a horizontal type semiconductor light emitting device or a vertical type semiconductor light emitting device.
수평형 반도체 발광 소자는 제작이 비교적 용이하다는 장점이 있으나, n전극 및 p 전극을 동일 면에 형성하여야 하므로 웨이퍼 상에서 제작되는 개별 소자의 크기를 감소시키기 어려운 문제점이 있다.However, since the n-electrode and the p-electrode are formed on the same surface, it is difficult to reduce the sizes of the individual devices formed on the wafer.
수직형 반도체 발광 소자의 경우, 웨이퍼 상에서 제작되는 소자의 크기를 감소시킬 수 있다는 장점이 있으나, n 전극 및 p전극을 동일 면이 아닌 상/하면에 배치해야 하므로, 조립 후 배선 공정이 수평형 소자에 비해 복잡하고, 이로 인한 불량 발생률이 비교적 높은 문제점이 있다.In the case of the vertical type semiconductor light emitting device, there is an advantage in that the sizes of devices manufactured on the wafer can be reduced. However, since the n electrode and the p electrode must be disposed on the upper and lower surfaces, And there is a problem that the incidence of defects is relatively high.
따라서, 대화면 고화소의 디스플레이 장치를 위해서는 제조 비용의 절감이 필수적인 바, 수직형 반도체 발광 소자를 이용하면서도 전술한 복잡한 공정 문제를 해결할 수 있는 디스플레이 장치 및 제조 방법이 요구된다. Therefore, a display device and a manufacturing method capable of solving the above-described complicated process problems while using a vertical type semiconductor light emitting device are required for a display device of a large screen of a large screen, which requires a reduction in manufacturing cost.
도 10에 도시된 바와 같이, 상기 조립 홈(1050)은 수직형 반도체 발광 소자가 기판에 수평 방향 방향으로 배치되도록 상기 수직형 반도체 발광 소자의 측면부와 상응하는 형상을 지닌다.10, the
먼저, 제조 방법에 대하여 설명하면, 기판(1010)을 선정하고, 상기 기판(1010)의 상부에 조립 전극(1020)을 배치하고, 상기 조립 전극(1020)의 상부에 절연층(1030) 및 격벽(1040)을 형성한다.First, a
상기 기판(1010)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(1010)은 예를 들어, 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(1010)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.The
상기 기판(1010)의 상부에 형성되는 조립 전극(1020)은 자가 조립 시 전기장에 의한 유전영동(Dielectrophoresis; DEP) 현상을 유도하기 위한 용도로 배치된다. The
상기 조립 전극(1020)은 예를 들어, 투명 전극(ITO)으로 구현되거나, 몰리브덴 단일층 또는 몰리브덴과 알루미늄의 다층구조로 구현될 수 있으며, 기타 일반적인 재료를 이용해서도 구현될 수 있다. The
상기 조립 전극(1020)은 전압이 인가됨에 따라 전기장을 형성함으로써, 조립된 수직형 반도체 발광소자를 고정시키는 한 쌍의 조립 전극에 해당할 수 있다. 상기 조립 전극(1020) 간의 간격은 수직형 반도체 발광 소자의 폭 및 조립 홈(1050)의 폭보다 작게 형성되어, 전기장을 이용한 수직형 반도체 발광 소자의 조립 위치를 보다 정밀하게 고정할 수 있다.The assembling
조립 전극(1020) 상에는 절연층(1030)이 형성되어, 조립 전극(1020)을 유체로부터 보호하고, 조립 전극(1020)에 흐르는 전류의 누출을 방지할 수 있다. 예를 들어, 절연층(1030)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다. 절연층(1030)은, 수직형 반도체 발광 소자의 조립 시 조립 전극(1020)의 손상을 방지하기 위한 최소 두께를 가질 수 있고, 수직형 반도체 발광 소자가 안정적으로 조립되기 위한 최대 두께를 가질 수 있다.An insulating
절연층(1030)의 상부에는 격벽(1040)이 형성될 수 있다. 격벽(1040)의 일부 영역은 조립 전극(1020)의 상부에 위치하고, 나머지 영역은 기판(1010)의 상부에 위치할 수 있다.A
예를 들어, 기판(1010)의 제조 시, 절연층(1040) 상부 전체에 형성된 격벽 중 일부가 제거됨으로써, 수직형 반도체 발광 소자들 각각이 기판(1010)에 결합 및 조립되는 조립 홈(1050)이 형성될 수 있다.For example, when the
상기 조립 홈(1050)은 감광성 물질을 코팅하여 포토리소그라피 (Photolithography) 방법으로 형성할 수 있다. 또는 상기 디스플레이용 기판에 유리, SOG(Spin On Glass), 고분자소재를 먼저 코팅하고, 감광성 물질을 코팅하여 포토리소그라피 방법으로 패턴을 형성한다. 그리고 건식 식각(Dry etching)또는 습식 식각(Wet etching)을 하고 감광성 물질은 제거한다.The
도 11은 도 10의 기판에 포함된 조립 전극(1020)의 배치 방법 및 추가적으로 형성되는 메탈층(1110,1120)에 대한 도면이다.FIG. 11 is a view of a method of arranging the assembled
상기 조립 전극(1020)은 전기장을 발생시키기 위해서 한 쌍으로 구비되어야 하나, 각각의 조립 전극이 배치되는 위치를 달리할 수 있다. The
도 11(a)는 하나의 조립 홈의 양 측면의 하부에 한 쌍의 조립 전극(1020)이 배치되는 구조이다. 상기 조립 전극들 간의 전압 차이로 전기장이 발생하게 된다. 상기 인가되는 전압은 교류 전압을 의미하며, 상기 교류 전압에 의해 유전체에 유도 쌍극자가 발생하고, DEP force에 의해 소자가 기판에 고정될 수 있다.11 (a) shows a structure in which a pair of
도 11(b)는 하나의 조립 홈의 하부에 하나의 조립 전극이 배치되는 구조이다. 다른 조립 홈의 하부에 배치된 조립 전극과의 관계에서 전압 차이가 발생하는 구조이며, 상기 도 11(a)에 비해 조립 전극의 수를 줄일 수 있다. 11 (b) shows a structure in which one assembling electrode is disposed under one assembly groove. And a voltage difference is generated in relation to an assembled electrode disposed at the lower part of another assembled groove. The number of assembled electrodes can be reduced as compared with the case of FIG. 11 (a).
도 11(c)는 격벽(1040)에 메탈층(1110)을 포함하는 구조를 도시하고 있다. 메탈층(1110)은 조립 전극에서 발생하는 전기장을 차폐하는 역할을 하여, 조립전극에서 발생하는 전기장이 조립 홈내로만 형성될 수 있도록 도움을 준다.11 (c) shows a structure including the
상기 메탈층은 절연층과 격벽 사이에 형성될 수도 있고, 격벽 상부에 형성될 수도 있다.The metal layer may be formed between the insulating layer and the barrier ribs or may be formed on the barrier ribs.
도 11(d)는 격벽의 상부에만 메탈층(1120)이 형성된 구조를 도시하고 있다.11 (d) shows a structure in which the
상기 메탈층은, 예를 들어, 알루미늄(Al) 또는 구리(Cu)와 같은 금속 박막일 수 있다.The metal layer may be, for example, a metal thin film such as aluminum (Al) or copper (Cu).
도 12는 도 10의 기판에 조립되는 수직형 반도체 발광 소자(1200)의 구조를 개략적으로 도시한 도면이다.12 is a view schematically showing the structure of a vertical type semiconductor
도 12에 도시된 바와 같이, 상기 수직형 반도체 발광 소자(1200)는 제1반도체층(1210), 제 1반도체층(1210) 상에 형성된 활성층(1220), 활성층(1220) 상에 형성된 제2반도체층(1230), 제 2반도체층(1230) 상에 형성된 자성층(1240), 자성층(1240) 상에 형성된 제 2전극(1250)을 포함할 수 있다. 12, the vertical semiconductor
상기 수직형 반도체 발광소자(1200)의 적층구조는 웨이퍼에서 상기 수직형 반도체 발광소자(1200)를 성장시키면서 자연스럽게 형성할 수 구조이며, 별도 공정을 통해 제 1반도체층과 연결되는 제 1전극을 형성할 수 있다. The stacked structure of the vertical type semiconductor
나아가, 상기 도12의 상기 수직형 반도체 발광 소자(1200)의 적층 구조는, 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 상기 구성요소들로만 제한 해석되어서는 아니 됨을 유의해야 한다. Further, the stacked structure of the vertical type semiconductor
상기 수직형 반도체 발광소자(1200)의 구조적 특징을 추가 설명하기 위해 상기 적층되는 방향을 제 1방향으로 한다. In order to further explain the structural characteristics of the vertical semiconductor
상기 수직형 반도체 발광 소자(1200)는 상기 제 1방향과 제 1수직 방향으로 가로 길이(X) 및 상기 제 1방향과 제 2수직 방향으로 세로 길이(Y)를 가진다. 상기 가로 길이(X)는 최대값(X1), 최소값(X2) 및 상기 최대값(X1) 내지 최소값(X2)의 사이 값 중 어느 하나에 해당하는 반면, 상기 세로 길이(Y)는 고정된 값을 가질 수 있다. The vertical semiconductor
상기 세로 길이(Y)가 고정된 값을 가짐으로써, 예를 들어, 상기 수직형 반도체 발광 소자는 상기 제 1방향과는 수평 방향으로 평평한 조립 면(1260)을 형성한다. 상기 조립 면(1260)은 도 10의 기판에 형성된 조립 홈(1050)의 하부와 대응하는 형상으로 이루어져 있어, 자가 조립 시, 상기 조립 면(1260)이 조립 홈(1050)의 하부에 안착할 수 있도록 한다. For example, the vertical type semiconductor light emitting device forms an
즉, 수직형 반도체 발광 소자(1200)의 측면부가 조립 면(1260)이 되어 기판과 수평 방향으로 조립한다. That is, the side surface portion of the vertical type semiconductor
상기 가로 길이(X)가 최대값(X1), 최소값(X2) 및 상기 최대값(X1) 내지 최소값(X2)의 사이 값 중 어느 하나에 해당하는 것은, 상기 수직형 반도체 발광소자(1200)가 조립 홈(1050)에 조립될 때, 조립되는 제 1반도체층(1210)과 제 2반도체층(1230)을 구분하기 위함이다.The reason why the horizontal length X corresponds to any one of the maximum value X1, the minimum value X2 and the maximum value X1 to the minimum value X2 is that the vertical semiconductor
예를 들어, 제 1반도체층(1210)의 가로 길이가 제 2반도체층의 가로 길이(1230)보다 길다면, 상기 수직형 반도체 발광소자는 T자형 구조를 가지며, 쉽게 제 1반도체층(1210)과 제 2반도체층(1230)을 구분할 수 있다. 이에 따라 기판에 자가 조립되는 경우에도, 일정한 방향성을 가지고 조립될 수 있다.For example, if the lateral length of the
하지만, 가로 길이(X)가 변화하지 않고 고정된 값만 가지는 경우에는, 상기 수직형 반도체 발광 소자(1200)의 조립 면(1260)을 기준으로 제 1반도체층(1210)과 제 2반도체층(1230)을 구별하기 어려운 문제점이 있다.However, when the transverse length X does not change and has a fixed value, the
따라서, 상기 수직형 반도체 발광 소자(1200)는 랜덤하게 조립 홈(1250)에 조립될 것이고, 복수의 반도체 발광 소자가 매트릭스 형태로 배치되는 디스플레이 장치에 있어서, 반도체층의 종류에 따른 전압 인가를 불가능하게 한다.Therefore, in the display device in which the vertical semiconductor
따라서, 상기 수직형 반도체 발광 소자(1200)는 적어도 두 개 이상의 가로 길이 값(X1, X2) 및 고정된 하나의 세로 길이(Y)를 가지게 되어, 상기 제 1방향의 상부 및 하부로 조립 가능한 2개의 조립 면을 지니게 된다.Therefore, the vertical type semiconductor
상기 가로 길이(X)를 변화시키는 다른 목적은, 반도체 발광 소자의 종류에 따라 형상을 다르게 하기 위함이다. 디스플레이 장치를 구현하기 위해서는 적색(R), 녹색(G) 및 청색(B) 발광 소자가 필요하며, 개별 종류에 따른 위치 별로 정밀하게 조립되어야 한다. 상기 소자들의 형상 및 이에 대응한 기판의 조립 홈을 구비할 수 있다면, 이후 자가 조립 공정에서 소자 종류에 따른 정확한 조립이 가능하다.Another purpose of changing the transverse length X is to make the shape different depending on the type of the semiconductor light emitting device. In order to implement a display device, red (R), green (G), and blue (B) light emitting devices are required, and they must be precisely assembled according to the respective types. If the shape of the devices and the corresponding mounting grooves of the substrate can be provided, accurate assembly according to the type of device can be performed in the self-assembly process.
나아가, 본원 발명의 일실시예의 다른 특징은, 상기 가로 길이(X)의 최대값(X1)과 최소값(X2)의 차이를, 전기장에 의한 유전영동(Dielectrophoresis; DEP) 현상을 고려하여 결정한다는 것이다.It is a further feature of the present invention that the difference between the maximum value X1 and the minimum value X2 of the transverse length X is determined in consideration of the dielectrophoresis (DEP) phenomenon by the electric field .
유전영동은 불균일한 전기장 내에서 유전체 입자가 유도 쌍극자를 띄고, 이로 인해 발생하는 힘을 이용하여 유전체 입자를 이동시키는 방법이다.Dielectrophoresis is a method in which dielectric particles induce an induced dipole in a non-uniform electric field, and the dielectric particles are moved using the force generated thereby.
전술한 바와 같이, 상기 수직형 반도체 발광 소자(1200)는 2개의 조립 면(1260)을 가질 수 있다. 상기 조립 면(1260)을 제외한 나머지 면에서는 상기 최대값(X1)과 최소값( X2)의 차이에 따른 조립 홈(1050)의 하부와 틈이 발생하게 된다. 상기 틈이 상기 유동영동현상에 의한 힘(DEP force)이 작용하는 유효거리보다 크다면, 상기 나머지 면으로는 조립 홈에 조립될 수 없다.As described above, the vertical type semiconductor
상기 DEP force가 작용하는 유효거리는 예컨대 200nm 내이다. 따라서 상기 최대값(X1)과 최소값(X2)의 차이를 실험적으로, 200nm 내지 20㎛ 사이의 범위로 제작한 결과, 상기 수직형 반도체 발광 소자(1200)는 조립 면(1260)으로만 조립된다. 상기 차이는 수직형 반도체 발광 소자의 일부가 일 방향으로만 돌출된 구조에서 가정한 것이며, 만약 적층 방향을 기준으로 대칭인 T자형 구조를 갖는 수직형 반도체 발광 소자라면, 상기 차이는 400nm 내지 20㎛ 사이의 범위로 제작되는 것이 바람직함을 실험적으로 확인하였다.The effective distance at which the DEP force acts is, for example, within 200 nm. Therefore, the vertical semiconductor
단위 화소의 위치가 정밀하게 제어되어야 하는 디스플레이 장치에서, 조립 면(1260)이 아닌 나머지 면으로 조립되면, 그 즉시 불량으로 연결되기 때문에, 조립 면으로만 조립되게 하는 것은 매우 중요하다. 따라서, 위와 같이 설계시, 불량률을 대폭 낮출 수 있는 기술적 효과가 있다. In a display device in which the position of a unit pixel needs to be precisely controlled, when assembled on the remaining surface other than the
다시, 도 12의 상기 수직형 반도체 발광 소자를 살펴보면, 상기 제 1반도체층(1210) 및 상기 제 2반도체층(1230)은 서로 다른 종류의 반도체층이며, n 또는 p형의 반도체층일 수 있다.12, the
예를 들어, 상기 제 1반도체층(1210)이 n 형 반도체층이면, 상기 제 2반도체층은 p형 반도체층이다.For example, if the
상기 n형 반도체층 및 p형 반도체층 각각은 질화갈륨(GaN) 또는 갈륨비소(GaAs)를 주 물질로 하여, 인듐(In), 알루미늄(Al) 등의 물질이 첨가되어 다양한 색상의 빛을 발광할 수 있다.Each of the n-type semiconductor layer and the p-type semiconductor layer is made of gallium nitride (GaN) or gallium arsenide (GaAs) as a main material and a material such as indium (In) can do.
상기 자성층(1240)은 예를 들어 니켈(Ni) 등 자성을 갖는 금속을 포함할 수 있으며, 도 12에서는 자성층(1240)이 제 2형 반도체층(1230)의 상부에 배치된 것으로 도시되어 있으나, 상기 수직형 반도체 발광 소자(1200)의 제조방법에 따라 자성층(1240)의 배치 위치는 변경될 수 있다.The
상기 수직형 반도체 발광 소자(1200)는 상기 자성층(1240)를 구비함으로써, 자가 조립 시, 자기장에 의해 유체 내에서 기판 방향으로 이동할 수 있다.Since the vertical semiconductor
한편, 상기 수직형 반도체 발광 소자(1200)는 제 1전극 및 패시베이션층을 더 포함할 수 있다. The vertical semiconductor
상기 제 1전극은 제 1반도체층(1210)과 연결될 수 있고, 이를 위해서는 웨이퍼 상에서 성장한 상기 수직형 반도체 발광 소자(1200)를 상기 웨이퍼에서 분리하고, 별도의 전극 형성 공정을 수행하여야 한다.The first electrode may be connected to the
상기 패시베이션층은 수직형 반도체 발광 소자(1200)의 상면 및 측면을 둘러싸도록 형성될 수 있다. 패시베이션 층은 수직형 반도체 발광 소자(1200)가 웨이퍼에 연결된 상태에서 형성되므로, 상기 수직형 반도체 발광 소자(1200)의 저면에는 패시베이션 층이 형성되지 않을 수 있다. The passivation layer may be formed to surround the upper surface and side surfaces of the vertical type semiconductor
패시베이션 층은 실리카, 알루미나 등의 무기물 절연체를PECVD(Plasma Enhanced Chemical Vapor Deposition), LPCVD(Low Pressure CVD), 스퍼터링(sputtering) 증착법 등을 통해 형성되거나, 포토레지스트(photoresist), 고분자 물질과 같은 유기물을 스핀 코팅(spin coating)하는 방법을 통해 형성될 수 있다.The passivation layer may be formed of an inorganic insulator such as silica or alumina through plasma enhanced chemical vapor deposition (PECVD), low pressure chemical vapor deposition (LPCVD), sputtering, or the like, or may be formed of a photoresist, Or by spin coating.
도 13은 도 12의 수직형 반도체 발광 소자(1200)가 가질 수 있는 다양한 형상에 대한 평면도들이다. 상기 평면도는 상기 수직형 반도체 발광 소자(1200)가 적층되는 방향의 상부에서 관찰한 것이다. 13 is a plan view of various shapes that the vertical semiconductor
도 13에 도시된 바와 같이, 상기 수직형 반도체 발광 소자는 제 1반도체층(1210)을 기준으로 제 2반도체층 및 제 2전극(1250)이 돌출된 메사 구조 또는 T자형 구조를 형성하고 있다. 13, the vertical semiconductor light emitting device has a mesa structure or a T-shaped structure in which a second semiconductor layer and a
예를 들어, 상기 메사의 모양 및 크기는 가로 및 세로가 20㎛ 이하의 정사각형 또는 직사각형일 수 있다. 또한, 상기 메사의 모양 및 크기는 지름이 20㎛ 이하인 원 또는 타원 등의 다양한 모양을 가질 수 있다.For example, the shape and size of the mesa may be a square or a rectangle having a width and a length of 20 mu m or less. The shape and size of the mesa may have various shapes such as a circle or an ellipse having a diameter of 20 탆 or less.
웨이퍼 상에서 수직형 반도체 발광 소자(1200)를 성장시키는 경우, 건식 식각(Dry etching) 또는 습식 식각(Wet etching)을 활용하여 도 13에서 도시된 것과 같은 형상을 얻을 수 있다. In the case of growing the vertical type semiconductor
다만, 본 발명은 실시예로 표현한 T자형 또는 메사 구조에 한정되는 것이 아니며, 전술하였듯이, 상기 가로 길이(X)의 값의 조절을 통해 T자형 이외에도 다양한 형상의 구조가 도출될 수 있다.However, the present invention is not limited to the T-shaped or mesa structure expressed by the embodiments. As described above, various shapes other than the T-shaped structure can be derived by adjusting the value of the transverse length X.
도 14는 도 10의 조립 홈을 가진 기판(1000)에 대한 평면도 및 단면도이다.14 is a plan view and a cross-sectional view of the
격벽(1040)에 의해 형성된 상기 조립 홈(1050)은 T자형 형상을 가지고 있는데, 이는 도 12의 수직형 반도체 발광 소자(1200)의 측면부 형상과 상응하는 구조이다. The mounting
도 14(b)는 도 14(a)의 라인 E-E를 따라 절단한 단면도이다. 기판(1010) 상에 조립 전극 및 절연층(1030)이 형성되어 있으며, 그 위로 격벽(1040)이 위치하고 있다.14 (b) is a cross-sectional view taken along line E-E in Fig. 14 (a). An assembly electrode and an insulating
상기 격벽(1040)에 의해 형성된 조립 홈(1050)의 폭은 수직형 반도체 발광 소자의 조립 면의 폭보다 약간 넓게 형성한다. 예를 들어, 상기 조립 홈(1050)의 폭과 수직형 반도체 발광 소자의 조립 면의 폭의 차이는 3㎛ 범위 내일 수 있다. 폭의 차이가 너무 작으면, 조립 위치의 정밀성은 높일 수 있으나, 상기 수직형 반도체 발광 소자가 상기 조립 홈(1050)에 조립되기까지 오랜 시간이 소요되므로, 상기 수치를 채택 시 실험적으로 바람직한 결과가 도출되었다.The width of the
상기 격벽(1040)의 높이 또는 조립 홈(1050)의 깊이는 예를 들어, 도 12에서 표현된 고정된 세로 길이(Y)의 높이의 2배 이내의 범위로 형성한다.The height of the
격벽(1040)의 높이가 너무 높으면, 상기 수직형 반도체 발광 소자의 조립 면(1260)이 아닌 위치에서도, 상기 수직형 반도체 발광 소자가 조립 홈(1050)에 갇힐 수 있다.If the height of the
따라서, 예를 들어, 상기 격벽(1040)의 높이는 500nm이하를 갖는 것이 바람직하다.Therefore, for example, the height of the
도 15는 도 10의 조립 홈을 가진 기판(1000)에 도 12의 수직형 반도체 발광 소자(1200)가 조립되는 과정을 개략적으로 도시한 도면이다.FIG. 15 is a view schematically showing a process of assembling the vertical semiconductor
조립 면(1260)이 아닌 다른 면으로 상기 수직형 반도체 발광 소자(1200)가 조립된다면, 이후 공정에서 불량이 발생할 확률이 큰 바, 상기 수직형 반도체 발광 소자(1200)는 조립 면으로만 조립되고, 나머지 면에서는 조립되지 않아야 한다는 점을 실험적으로 확인하였다.If the vertical semiconductor
도 15에 도시된 바와 같이, 수직형 반도체 발광 소자(1201)의 측면부 중 평평한 조립 면(1260)이 아닌 나머지 면으로 조립을 시도하는 경우는, 조립 홈에 정밀하게 조립되지 않는다는 것을 확인할 수 있다. As shown in FIG. 15, it can be confirmed that when attempting to assemble the other side surface of the vertical semiconductor
또한, 수직형 반도체 발광 소자가 평평한 면을 가지고 있더라도, 조립 홈과 상응하는 구조가 아닌 경우는 안정적으로 조립 홈에 조립될 수 없다.In addition, even if the vertical semiconductor light emitting device has a flat surface, the vertical semiconductor light emitting device can not be stably assembled into the mounting groove unless it has a structure corresponding to the mounting groove.
예를 들어, 상기 수직형 반도체 발광 소자(1202)의 제 1반도체층이 위치하는 면은 평평하나, 조립 홈의 형상보다 상당히 작아, DEP force가 강하게 작용하지 않아 고정이 어렵다.For example, the surface of the vertical semiconductor
그 이유는 본 발명에서 사용되는 자가 조립 방식의 원리에서 찾을 수 있다. 본 발명의 자가 조립 상식은 기판을 유체 내에 상부에 위치시키고, 조립 홈은 유체의 하부, 즉 지면을 향하게 한다. 따라서 자기장에 의해 반도체 발광 소자가 기판에 끌려왔더라도, 소자에 작용하는 DEP force가 강하지 않으면 소자는 기판의 조립 홈에 고정되지 않고, 중력에 의해 유체 내로 되돌아간다.The reason can be found in the principle of the self-assembly method used in the present invention. The self-assembly of the present invention places the substrate at the top within the fluid, and the assembly groove directs to the bottom of the fluid, i.e., the ground. Therefore, even if the semiconductor light emitting device is attracted to the substrate by the magnetic field, if the DEP force acting on the device is not strong, the device is not fixed to the mounting groove of the substrate but returns to the fluid by gravity.
다시, 도 15를 참조하면, 수직형 반도체 발광 소자(1203)의 측면부 중 조립 면이 기판의 조립 홈에 안착하게 되는 경우는 DEP force에 의해 용이하게 고정될 수 있다.Referring to FIG. 15, when the mounting surface of the vertical semiconductor
도 16은 도 10의 조립 홈을 가진 기판(1000)에 수직형 반도체 발광 소자(1200)를 고정하기 위한 접착층(1610)이 포함된 도면이다.FIG. 16 is a view showing an
상기 접착층(1610)은, 예를 들어, PDMS(Polydimethylsiloxane)이나 PET(Polyethylene Terephthalate) 또는 폴리우레탄 필름과 같은 유기물 소재일 수 있다. The
전술한 바와 같이, 본 발명의 일실시예에서, 상기 수직형 반도체 발광 소자(1200)는 전자기장의 방식으로 조립 홈(1050)에 조립되어 고정되는 바, 물리적 또는 화학적으로 조립된 상태가 아니다. As described above, in one embodiment of the present invention, the vertical type semiconductor
따라서, 조립 과정 및 이후 공정에서 외부의 충격 등에 의해 상기 수직형 반도체 발광 소자가 움직이거나 이탈하는 등의 문제가 발생할 수 있다.Therefore, the vertical semiconductor light emitting device may be moved or separated due to an external impact in the assembly process and the subsequent process.
도 16에서 도시한 바와 같이, 상기 접착층(1610)을 조립 홈(1050)의 내부에 위치시켜, 자가 조립 이후의 상기 수직형 반도체 발광 소자을 안정적으로 고정할 수 있다.As shown in FIG. 16, the
도 16(a)는 접착층(1610)의 위치를 표시하기 위한 평면도이며, 도 16(b)는 도 16(a)의 라인 F-F를 따라 절단한 단면도이다.16 (a) is a plan view for showing the position of the
상기 접착층(1610)은, 예를 들어, 수백 nm로 얇게 형성되어, 조립 전극(1020)에 의해 작용하는 DEP force에 직접적으로 영향을 끼치지 않는다.The
도 17은 도 10의 조립 홈을 가진 기판(1000)의 상부에 반사막(1710, 1720)이 포함된 도면이다.FIG. 17 is a view of the
상기 반사막(1710,1720)은 상기 수직형 반도체 발광 소자의 활성층이 조립 홈(1050)에 맞닿는 부분 또는 그 인근에 형성된다.The
전술한 바와 같이, 상기 수직형 반도체 발광 소자의 측면부가 조립 면에 해당하는 바, 상기 수직형 반도체 발광 소자가 구동하는 경우, 활성층의 측면에서 발광하는 빛이 화소로 구현된다. As described above, the side surface portion of the vertical type semiconductor light emitting device corresponds to an assembly surface. When the vertical type semiconductor light emitting device is driven, light emitted from the side surface of the active layer is implemented as a pixel.
통상의 수직형 반도체 발광 소자의 경우, 활성층의 전면부의 발광을 이용하는 반면, 본 발명에서는 활성층의 측면 발광을 사용하는 바, 발광효율을 극대화 하는 관점에서 활성층 인근에 반사막(1710,1720)을 형성할 수 있다. In the case of a normal vertical semiconductor light emitting element, light emission from the front side of the active layer is used, whereas in the present invention, side emission of the active layer is used, and
도 17(a)는 반사막(1710,1720)의 위치를 표시하기 위한 평면도이며, 도 17(b)는 도 17(a)의 라인 G-G를 따라 절단한 단면도이다.17 (a) is a plan view for showing the positions of the
도 17(b)에서 도시된 바와 같이, 상기 반사막을 형성하는 방법으로는, 상기 기판에 조립 홈(1050)을 형성하는 과정에서, 절연층 도포 후 반사막(1710)을 형성하고 이후 격벽을 형성하는 방법이 있다. As shown in FIG. 17B, the reflective layer may be formed by forming a
상기 반사막을 형성하는 또 다른 방법으로는, 상기 기판에 조립 홈(1050)을 형성한 이후, 절곡된 격벽의 일부분과 활성층이 조립 홈에 맞닿는 부분까지 반사막(1720)을 형성하는 방법이 있다.As another method of forming the reflective film, there is a method of forming a
상기 반사막은, 예를 들어, 은(Ag)나 알루미늄(Al)과 같은 금속 반사막을 사용할 수 있다. As the reflective film, for example, a metal reflective film such as silver (Ag) or aluminum (Al) can be used.
도 17과는 별도로, 본 발명에서는, 상기 반사막을 형성하지 않고도 무지향성 반사(Omni-Directional Reflective, ODR)층을 형성할 수도 있다. ODR층은 금속 반사막과 비교하여, 넓은 입사각에 대해 높은 반사도를 유지한다. Apart from FIG. 17, in the present invention, an Omni-Directional Reflective (ODR) layer may be formed without forming the reflective layer. The ODR layer maintains high reflectivity for a wide angle of incidence as compared to a metal reflective film.
상기 ODR층은 일반적으로 반도체층, 유전체층 및 금속층의 구조를 갖는 바, 본 발명에서는 상기 수직형 반도체 발광 소자의 발광 영역인 활성층과 맞닿아 있는 절연층 및 상기 절연층의 하부에 배치되어 있는 조립 전극의 구조를 통해 ODR층을 형성할 수 있다. The ODR layer generally has a structure of a semiconductor layer, a dielectric layer, and a metal layer. In the present invention, the ODR layer includes an insulating layer contacting the active layer, which is a light emitting region of the vertical semiconductor light emitting device, Lt; RTI ID = 0.0 > ODR < / RTI > layer.
즉, 활성층(1220)을 포함한 반도체층, 절연층 및 조립 전극이 상기 ODR층으로써 가능하도록 설계한다면, 상기 수직형 반도체 발광 소자의 측면 발광의 반사효율을 높일 수 있다.That is, if the semiconductor layer including the
도 18은 도 10 및 도 12의 실시예에 따라 조립된 수직형 반도체 발광 소자(1200)의 상부에 전극패드(1810,1820)가 형성된 도면이다.FIG. 18 is a diagram showing
상기 전극패드는 이후 금속 배선을 연결하는 배선공정이 추가 진행될 수 있으며, 또는, 미리 준비된 배선 기판을 통해 해당 배선과 연결하는 용도로 사용될 수 있다.The electrode pad may further be subjected to a wiring process for connecting metal wires thereafter, or may be used for connecting to the corresponding wiring through a wiring board prepared in advance.
도 18(a)는 수직형 반도체 발광 소자(1200)가 조립 홈이 형성된 기판(1000)에 조립된 평면도이며, 도 18(b)는 상기 조립 이후 제 1전극패드 및 제 2전극패드가 형성된 평면도이다.18 (a) is a plan view in which the vertical type semiconductor
상기 수직형 반도체 발광 소자(1200)는 기판 내에서 제 1반도체층과 제 2반도체층이 방향성을 가지고 기판에 수평 방향으로 일렬로 배열되므로, 제 1전극패드(1810)는 제 1반도체층을 전기적으로 연결시키기 위한 것이며, 제 2전극패드(1820)는 제 2반도체층을 전기적으로 연결시키기 위한 것이다.In the vertical semiconductor
또한, 상기 제 1전극패드(1810)와 상기 제 2전극패드(1820)를 형성하는 공정은 한번의 포토공정만으로 수행될 수 있다. In addition, the process of forming the
예를 들어, 상기 수직형 반도체 발광 소자(1200)가 조립 홈이 형성된 기판(1000)에 조립된 이후, 상기 소자와 기판의 상부에 평탄화 공정이 수행될 수 있다. 평탄화 공정은 평탄화층을 형성하는 공정으로, 상기 평탄화층은 감광성 화합물(PAC) 등으로 형성될 수 있다.For example, after the vertical semiconductor
이후, 상기 평탄화층 중 일부 영역은 제 1반도체층과 제 2반도체층을 각각의 배선과 전기적으로 연결하기 위하여 외부로 노출되도록 제거될 수 있다.Thereafter, a part of the planarization layer may be removed so as to be exposed to the outside in order to electrically connect the first semiconductor layer and the second semiconductor layer to the respective wirings.
즉, 평탄화층과 각 반도체층 또는 각 반도체층에 형성된 전극 사이로 비아(Via)전극을 형성하기 위한 트랜치(Trench)를 생성할 수 있다. 이 경우 평탄화층 상부에서 각 반도체층 또는 각 반도체층에 형성된 전극과의 단차는, 본 발명의 조립된 구조에 의하면 동일하다. 따라서 한번의 포토공정과 식각공정의 수행으로 상기 트랜치를 형성할 수 있다. That is, it is possible to create a trench for forming a via electrode between the planarization layer and the semiconductor layer or between the electrodes formed on the respective semiconductor layers. In this case, the level difference between the upper surface of the flattening layer and the electrode formed on each semiconductor layer or each semiconductor layer is the same according to the assembled structure of the present invention. Therefore, the trench can be formed by performing one photo process and an etching process.
반면, 수평형 반도체 발광 소자의 경우는, n형과 p형의 전극 형성을 위해 개별적으로 포토공정을 진행해야 한다. 비록 n형과 p형의 반도체층이 동일 면에 위치하나, 평탄화층 상부와 각 반도체층과의 단차가 다르기 때문에 각각에 대한 포토공정 및 식각공정이 수행될 수 있다.On the other hand, in the case of the horizontal type semiconductor light emitting device, the photolithography process must be separately performed to form n-type and p-type electrodes. Although the n-type semiconductor layer and the p-type semiconductor layer are located on the same plane, the photolithography process and the etching process can be performed for each of the n-type and p-type semiconductor layers because the step difference between the upper portion of the planarization layer and the semiconductor layers is different.
또한 수평형 반도체 발광 소자의 경우, 상기 전극 형성 과정에서, n형과 p형 전극의 간격이 소자의 크기가 작아짐에 따라 가까워져 단락(short)의 위험성이 크다.Further, in the case of the horizontal flat type semiconductor light emitting device, the interval between the n-type and the p-type electrode becomes closer as the size of the device becomes smaller in the electrode formation process, and the risk of short is large.
반면, 본 발명의 경우, n형과 p형의 전극 간격은 수직형 반도체 발광 소자의 수직 길이(적층 방향)에 비례할 수 있다. 따라서 상기 수직 길이에 상응하는 만큼의 공정 마진(Margin)을 더 확보할 수 있어, 후속 공정 시 단락과 같은 불량이 발생하는 문제점을 제거할 수가 있다.On the other hand, in the case of the present invention, the n-type and p-type electrode intervals may be proportional to the vertical length (lamination direction) of the vertical type semiconductor light emitting device. Accordingly, it is possible to further secure a margin corresponding to the vertical length, thereby eliminating the problem that a defect such as a short circuit occurs in a subsequent process.
도 19는 도 10및 도 12의 실시예에 따라 제조된 디스플레이 장치의 단면도이다.Fig. 19 is a cross-sectional view of a display device manufactured according to the embodiment of Figs. 10 and 12. Fig.
본 발명의 조립 홈이 형성된 기판은, 또 다른 기판에 발광 소자를 전사하기 위한 도너 기판이 사용될 수도 있으나, 디스플레이 장치에 직접 사용하기 위한 패널기판을 이용할 수도 있다.The substrate on which the assembly groove of the present invention is formed may be a donor substrate for transferring a light emitting device to another substrate, but a panel substrate for direct use in a display device may also be used.
상기 패널기판일 경우, 액티브 매트릭스(Active matrix, AM) 구동을 위한 트랜지스터(1910)가 별도로 구비될 수 있으며, 제 1형 반도체층과 전기적으로 연결되는 배선라인(1920) 및 제 2형 반도체층과 상기 트랜지스터(1910)을 전기적으로 연결시키는 배선라인(1930) 등이 구비될 수 있다.In the case of the panel substrate, a
따라서, 상기 패널기판에 상기 반도체 발광소자가 수평으로 조립된 이후, 평탄화 공정 및 트랜치 형성을 통한 배선공정을 진행하여 디스플레이 장치가 제조될 수 있다. Therefore, after the semiconductor light emitting device is assembled horizontally on the panel substrate, the display device can be manufactured by performing the wiring process through the planarization process and the trench formation.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.The foregoing description is merely illustrative of the technical idea of the present invention, and various changes and modifications may be made by those skilled in the art without departing from the essential characteristics of the present invention.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.
100 : 디스플레이 장치
1010 : 기판
1020 : 조립 전극
1030 : 절연층
1040 : 격벽
1200 : 수직형 반도체 발광 소자100: display device 1010: substrate
1020: Assembly electrode 1030: Insulating layer
1040: barrier rib 1200: vertical type semiconductor light emitting element
Claims (17)
상기 조립 전극이 형성된 기판에 절연층을 도포하는 단계;
상기 절연층이 도포된 기판에 격벽을 포함한 조립 홈을 형성하는 단계;
상기 조립 홈과 상응하는 조립 면을 가진 LED를 제공하는 단계; 및
상기 LED의 조립 면을 상기 조립 홈에 조립(assembly)하는 단계;를 포함하되,
상기 LED를 제공하는 단계는,
제 1전극, 제1반도체층, 활성층, 제2반도체층 및 제 2전극을 제 1방향으로 적층하는 단계를 더 포함하되, 상기 조립 면은 상기 적층된 제 1방향에 대응하는 제 2방향으로 형성되는 것을 특징으로 하는 디스플레이 장치의 제조 방법.Forming an assembled electrode on a substrate;
Applying an insulating layer to the substrate on which the assembly electrode is formed;
Forming an assembly groove including a barrier rib on the substrate coated with the insulating layer;
Providing an LED having an assembly surface corresponding to the assembly groove; And
Assembling the assembly surface of the LED into the assembly groove,
Wherein providing the LED comprises:
The method of claim 1, further comprising: stacking the first electrode, the first semiconductor layer, the active layer, the second semiconductor layer, and the second electrode in a first direction, wherein the assembly surface is formed in a second direction corresponding to the stacked first direction Wherein the first and second substrates are bonded to each other.
상기 제 2방향은 상기 적층된 제 1방향에 수평 방향인 것을 특징으로 하는 디스플레이 장치의 제조 방법.The method according to claim 1,
Wherein the second direction is a horizontal direction in the stacked first direction.
상기 LED의 조립 면을 상기 조립 홈에 조립(assembly)하는 단계는,
자성체를 갖는 조립 장치를 이용하여 상기 LED의 조립 면을 상기 조립 홈에 접촉시키는 단계; 및
상기 기판에 형성된 조립 전극을 통해 인가되는 전기장에 기초하여, 상기 LED의 조립 면을 상기 조립 홈에 조립하는 단계를 포함하는 디스플레이 장치의 제조 방법.The method according to claim 1,
Wherein assembling the assembly surface of the LED into the assembly groove comprises:
Contacting an assembly surface of the LED with the assembly groove using an assembly device having a magnetic body; And
And assembling the assembly surface of the LED into the assembly groove based on an electric field applied through the assembly electrode formed on the substrate.
상기 LED는,
상기 LED가 적층된 제 1방향과 제 1수직 방향으로 가로 길이(X)를 가지고,
상기 LED가 적층된 제 1방향과 제 2수직 방향으로 세로 길이(Y)을 가지고,
상기 가로 길이(X)는 서로 다른 적어도 두 개 이상의 값을 가지며, 상기 세로 길이(Y)는 고정된 하나의 값을 가지는 것을 특징으로 하는 디스플레이 장치의 제조 방법.The method of claim 3,
Wherein the LED comprises:
The LED having a lateral length (X) in a first direction stacked and a first vertical direction,
Wherein the LED has a vertical length (Y) in a first direction and a second vertical direction in which the LEDs are stacked,
Wherein the horizontal length (X) has at least two different values, and the vertical length (Y) has a fixed value.
상기 기판에 조립 전극을 형성하는 단계는,
상기 조립 전극을 상기 조립 홈의 양 측면에 구비된 상기 격벽과 오버랩되도록 서로 이격되게 형성하거나, 조립 홈의 바닥 면과 오버랩되도록 단일의 조립 전극으로 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법.The method according to claim 1,
Wherein forming the assembly electrode on the substrate comprises:
And forming the assembly electrode as a single assembly electrode so as to be spaced apart from each other so as to overlap the partition walls provided on both sides of the assembly groove or to overlap with the bottom surface of the assembly groove.
상기 제 1반도체층은 N형 GaN층이고, 상기 제 2반도체층은 P형 GaN층인 것을 특징으로 하는 디스플레이 장치의 제조 방법.The method according to claim 1,
Wherein the first semiconductor layer is an N-type GaN layer and the second semiconductor layer is a P-type GaN layer.
상기 LED는 자성층을 포함하는 것을 특징으로 하는 디스플레이 제조 방법.The method according to claim 1,
RTI ID = 0.0 > 1, < / RTI > wherein the LED comprises a magnetic layer.
상기 기판은 유리, 도체 또는 플렉서블(Flexible)한 고분자 소재 중 적어도 하나를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조 방법.The method according to claim 1,
Wherein the substrate comprises at least one of glass, a conductor, and a flexible polymer material.
상기 조립 홈을 형성하는 단계는,
상기 LED의 조립 면이 안착하는, 상기 조립 홈의 하부의 적어도 일부에 고분자 접착층을 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법.The method according to claim 1,
Wherein the step of forming the assembly groove comprises:
And forming a polymer adhesive layer on at least a part of a lower portion of the mounting groove on which the mounting surface of the LED is mounted.
상기 조립 홈을 형성하는 단계는,
상기 LED의 활성층이 안착하는, 상기 조립 홈의 하부의 적어도 일부에 금속 반사막을 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법.The method according to claim 1,
Wherein the step of forming the assembly groove comprises:
And forming a metal reflective film on at least a part of the lower portion of the mounting groove on which the active layer of the LED is mounted.
상기 LED의 상기 제 1 전극 및 상기 제 2 전극과 전기적으로 연결되는 배선 전극을 동시에 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법. The method according to claim 1,
And simultaneously forming wiring electrodes electrically connected to the first electrode and the second electrode of the LED.
상기 LED는 마이크로미터 크기를 가진 LED(Micro-LED)인 것을 특징으로 하는 디스플레이 장치의 제조 방법. The method according to claim 1,
Wherein the LED is a micro-LED having a micrometer size.
상기 기판은 액티브 매트릭스 구동을 하기 위한 트랜지스터가 구비된 것을 특징으로 하는 디스플레이 장치의 제조 방법.The method according to claim 1,
Wherein the substrate is provided with a transistor for driving an active matrix.
상기 기판은,
조립 전극이 배치되는 조립 전극층; 상기 조립 전극 상부로 도포되는 절연층; 및 상기 절연층 상부로 격벽을 포함한 조립 홈을 구비하고,
상기 LED는,
제 1전극, 제 1반도체층, 활성층, 제 2반도체층 및 제 2전극이 제 1방향으로 적층되어 있으며,
상기 조립 면은 상기 적층된 제 1방향에 대응하는 제2 방향으로 형성되는 것을 특징으로 하는 디스플레이 장치.An apparatus comprising at least one LED assembled to a substrate,
Wherein:
An assembling electrode layer in which the assembling electrode is disposed; An insulating layer applied over the assembly electrode; And an assembly groove including a partition wall above the insulating layer,
Wherein the LED comprises:
A first electrode, a first semiconductor layer, an active layer, a second semiconductor layer, and a second electrode are stacked in a first direction,
Wherein the mounting surface is formed in a second direction corresponding to the stacked first direction.
상기 제 2방향은 상기 적층된 제 1방향에 수평 방향인 것을 특징으로 하는 디스플레이 장치.15. The method of claim 14,
And the second direction is a horizontal direction in the stacked first direction.
상기 LED가 적층된 제 1방향과 제 1수직 방향으로 가로 길이(X)를 가지고,
상기 LED가 적층된 제 1방향과 제 2수직 방향으로 세로 길이(Y)을 가지고,
상기 가로 길이(X)는, 서로 다른 적어도 두 개 이상의 값을 가지며, 상기 세로 길이(Y)는 고정된 하나의 값을 가지는 것을 특징으로 하는 디스플레이 장치.16. The method of claim 15,
The LED having a lateral length (X) in a first direction stacked and a first vertical direction,
Wherein the LED has a vertical length (Y) in a first direction and a second vertical direction in which the LEDs are stacked,
Wherein the horizontal length (X) has at least two values different from each other, and the vertical length (Y) has a fixed value.
상기 LED는 상기 기판의 조립 홈에 조립 될 때, 상기 제 1방향의 상부 및 하부로 조립 가능한 면이 2개인 것을 특징으로 하는 디스플레이 장치.15. The method of claim 14,
Wherein the LED has two surfaces that can be assembled into an upper portion and a lower portion in the first direction when assembled into an assembly groove of the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190068696A KR20190075869A (en) | 2019-06-11 | 2019-06-11 | Display device using micro led and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190068696A KR20190075869A (en) | 2019-06-11 | 2019-06-11 | Display device using micro led and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20190075869A true KR20190075869A (en) | 2019-07-01 |
Family
ID=67255728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190068696A KR20190075869A (en) | 2019-06-11 | 2019-06-11 | Display device using micro led and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20190075869A (en) |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200026702A (en) * | 2019-08-08 | 2020-03-11 | 엘지전자 주식회사 | Method for manufacturing display device and substrate for manufacturing display device |
WO2020122696A3 (en) * | 2020-02-10 | 2020-12-17 | 엘지전자 주식회사 | Display device using semiconductor light-emitting diodes, and method for manufacturing same |
WO2021015350A1 (en) * | 2019-07-19 | 2021-01-28 | 엘지전자 주식회사 | Display device using semiconductor light-emitting element and manufacturing method therefor |
WO2021025243A1 (en) * | 2019-08-06 | 2021-02-11 | 엘지전자 주식회사 | Display apparatus using semiconductor light emitting device |
WO2021033802A1 (en) * | 2019-08-20 | 2021-02-25 | 엘지전자 주식회사 | Display device using micro led, and manufacturing method therefor |
WO2021033801A1 (en) * | 2019-08-20 | 2021-02-25 | 엘지전자 주식회사 | Display device using micro led and manufacturing method therefor |
KR20210023395A (en) * | 2019-08-23 | 2021-03-04 | 류웅렬 | Full color module with ultra wide color gamut |
WO2021049692A1 (en) * | 2019-09-09 | 2021-03-18 | 엘지전자 주식회사 | Display device using semiconductor light-emitting diode |
WO2021125423A1 (en) * | 2019-12-20 | 2021-06-24 | 엘지전자 주식회사 | Display apparatus using semiconductor light-emitting device |
WO2021177673A1 (en) * | 2020-03-02 | 2021-09-10 | Lg Electronics Inc. | A substrate for manufacturing display device and a manufacturing method using the same |
WO2022010113A1 (en) * | 2020-07-07 | 2022-01-13 | 삼성전자주식회사 | Nanowire led, display module, and method for manufacturing same |
WO2022034932A1 (en) * | 2020-08-10 | 2022-02-17 | 엘지전자 주식회사 | Substrate for manufacturing display device, and method for manufacturing display device by using same |
WO2022034931A1 (en) * | 2020-08-10 | 2022-02-17 | 엘지전자 주식회사 | Substrate for manufacturing display device, and method for manufacturing display device using same |
WO2022086038A1 (en) * | 2020-10-19 | 2022-04-28 | 삼성전자주식회사 | Display module |
WO2022124531A1 (en) * | 2020-12-11 | 2022-06-16 | 삼성디스플레이 주식회사 | Light-emitting device, method for manufacturing light-emitting device, and display device comprising same |
EP4068356A1 (en) * | 2021-03-29 | 2022-10-05 | Samsung Display Co., Ltd. | Display device |
WO2023042946A1 (en) * | 2021-09-17 | 2023-03-23 | 엘지전자 주식회사 | Display device |
KR20230094634A (en) | 2021-12-21 | 2023-06-28 | 한국광기술원 | LED device manufacturing method |
EP4024460A4 (en) * | 2019-08-28 | 2023-10-04 | LG Electronics Inc. | Display device using micro led and method for manufacturing same |
EP4095906A4 (en) * | 2020-01-22 | 2024-03-13 | Lg Electronics Inc | Display apparatus using semiconductor light-emitting device |
-
2019
- 2019-06-11 KR KR1020190068696A patent/KR20190075869A/en not_active Application Discontinuation
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021015350A1 (en) * | 2019-07-19 | 2021-01-28 | 엘지전자 주식회사 | Display device using semiconductor light-emitting element and manufacturing method therefor |
WO2021025243A1 (en) * | 2019-08-06 | 2021-02-11 | 엘지전자 주식회사 | Display apparatus using semiconductor light emitting device |
KR20200026702A (en) * | 2019-08-08 | 2020-03-11 | 엘지전자 주식회사 | Method for manufacturing display device and substrate for manufacturing display device |
US20220319892A1 (en) * | 2019-08-08 | 2022-10-06 | Lg Electronics Inc. | Method for manufacturing display device, and substrate for manufacturing display device |
WO2021025249A1 (en) * | 2019-08-08 | 2021-02-11 | 엘지전자 주식회사 | Method for manufacturing display device, and substrate for manufacturing display device |
EP4012770A4 (en) * | 2019-08-08 | 2023-09-06 | LG Electronics Inc. | Method for manufacturing display device, and substrate for manufacturing display device |
WO2021033801A1 (en) * | 2019-08-20 | 2021-02-25 | 엘지전자 주식회사 | Display device using micro led and manufacturing method therefor |
WO2021033802A1 (en) * | 2019-08-20 | 2021-02-25 | 엘지전자 주식회사 | Display device using micro led, and manufacturing method therefor |
KR20210023395A (en) * | 2019-08-23 | 2021-03-04 | 류웅렬 | Full color module with ultra wide color gamut |
EP4024460A4 (en) * | 2019-08-28 | 2023-10-04 | LG Electronics Inc. | Display device using micro led and method for manufacturing same |
WO2021049692A1 (en) * | 2019-09-09 | 2021-03-18 | 엘지전자 주식회사 | Display device using semiconductor light-emitting diode |
WO2021125423A1 (en) * | 2019-12-20 | 2021-06-24 | 엘지전자 주식회사 | Display apparatus using semiconductor light-emitting device |
EP4080573A4 (en) * | 2019-12-20 | 2024-01-10 | Lg Electronics Inc | Display apparatus using semiconductor light-emitting device |
EP4095906A4 (en) * | 2020-01-22 | 2024-03-13 | Lg Electronics Inc | Display apparatus using semiconductor light-emitting device |
WO2020122696A3 (en) * | 2020-02-10 | 2020-12-17 | 엘지전자 주식회사 | Display device using semiconductor light-emitting diodes, and method for manufacturing same |
WO2021177673A1 (en) * | 2020-03-02 | 2021-09-10 | Lg Electronics Inc. | A substrate for manufacturing display device and a manufacturing method using the same |
WO2022010113A1 (en) * | 2020-07-07 | 2022-01-13 | 삼성전자주식회사 | Nanowire led, display module, and method for manufacturing same |
WO2022034932A1 (en) * | 2020-08-10 | 2022-02-17 | 엘지전자 주식회사 | Substrate for manufacturing display device, and method for manufacturing display device by using same |
WO2022034931A1 (en) * | 2020-08-10 | 2022-02-17 | 엘지전자 주식회사 | Substrate for manufacturing display device, and method for manufacturing display device using same |
WO2022086038A1 (en) * | 2020-10-19 | 2022-04-28 | 삼성전자주식회사 | Display module |
WO2022124531A1 (en) * | 2020-12-11 | 2022-06-16 | 삼성디스플레이 주식회사 | Light-emitting device, method for manufacturing light-emitting device, and display device comprising same |
EP4068356A1 (en) * | 2021-03-29 | 2022-10-05 | Samsung Display Co., Ltd. | Display device |
WO2023042946A1 (en) * | 2021-09-17 | 2023-03-23 | 엘지전자 주식회사 | Display device |
KR20230094634A (en) | 2021-12-21 | 2023-06-28 | 한국광기술원 | LED device manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20190075869A (en) | Display device using micro led and manufacturing method thereof | |
US20220415859A1 (en) | Display device using micro led, and manufacturing method therefor | |
US20220352446A1 (en) | Display device using micro led and method for manufacturing same | |
US20220320057A1 (en) | Display device using micro led and method for manufacturing same | |
KR102458007B1 (en) | Fabricating method of display apparatus using semiconductor light emitting device | |
KR101476687B1 (en) | Display device using semiconductor light emitting device | |
KR101476688B1 (en) | Display device using semiconductor light emitting device and method of fabricating the same | |
US20220375915A1 (en) | Display device using micro led, and manufacturing method therefor | |
KR20180089771A (en) | Display device using semiconductor light emitting device | |
US20220399313A1 (en) | Display device using micro led and method of manufacturing same | |
EP4080571A1 (en) | Display device using light emitting elements and manufacturing method therefor | |
US20220320371A1 (en) | Display device using micro-leds and method for manufacturing same | |
KR102206782B1 (en) | Display device using semiconductor light emitting diode | |
EP4020568A1 (en) | Display device using micro led and manufacturing method therefor | |
KR20200099037A (en) | Display device using semiconductor light emitting diode and manufacturing method thereof | |
KR102357645B1 (en) | Display device using semiconductor light emitting device | |
KR20180015940A (en) | Display device using semiconductor light emitting device | |
EP3993050A1 (en) | Display apparatus using semiconductor light emitting device | |
KR20190088929A (en) | Display device using micro led and manufacturing method thereof | |
KR102347927B1 (en) | Display device using semiconductor light emitting device | |
KR20200026677A (en) | Display device using micro led | |
KR20200095210A (en) | Semiconductor light emitting device, manufacturing method thereof, and display device including the same | |
US20220246593A1 (en) | Display device using micro-led, and manufacturing method therefor | |
KR20190087221A (en) | Display device using semiconductor light emitting device | |
CN112655091A (en) | Display device using semiconductor light emitting element and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal |