KR20230019571A - Frequency Synthesizer for ㎜-wave band - Google Patents

Frequency Synthesizer for ㎜-wave band Download PDF

Info

Publication number
KR20230019571A
KR20230019571A KR1020210101232A KR20210101232A KR20230019571A KR 20230019571 A KR20230019571 A KR 20230019571A KR 1020210101232 A KR1020210101232 A KR 1020210101232A KR 20210101232 A KR20210101232 A KR 20210101232A KR 20230019571 A KR20230019571 A KR 20230019571A
Authority
KR
South Korea
Prior art keywords
frequency
multiplication
wave band
input
multiplier
Prior art date
Application number
KR1020210101232A
Other languages
Korean (ko)
Inventor
장종은
이태수
Original Assignee
장종은
이태수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 장종은, 이태수 filed Critical 장종은
Priority to KR1020210101232A priority Critical patent/KR20230019571A/en
Publication of KR20230019571A publication Critical patent/KR20230019571A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/08—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a discharge device
    • H03B19/10—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a discharge device using multiplication only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/10—Indirect frequency synthesis using a frequency multiplier in the phase-locked loop or in the reference signal path

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

A frequency synthesizer for mm-wave band is disclosed. The frequency synthesizer for mm-wave band, as a frequency synthesizer, allows a low frequency multiplier to perform low frequency multiplication when a reference clock (CLK) is input, and then divides a frequency by a decimal point in a fractional-N method to perform division modulation, to amplify the same with a delay loop. In addition, the frequency synthesizer for mm-wave band can create a resonant frequency in mm-wave band without a voltage-controlled oscillator (VCO) by selecting a specific high frequency among random frequencies from a high frequency multiplier, multiplying the specific high frequency, and then outputting the multiplied specific high frequency.

Description

㎜-wave 대역용 주파수 합성기{Frequency Synthesizer for ㎜-wave band}Frequency Synthesizer for MM-wave band}

본 발명은 ㎜-wave 대역용 주파수 합성기에 관한 것으로서, 보다 상세하게는, 분수형 지연동기루프에 의해 입력 기준 클럭(CLK)의 주파수를 저주파 체배기로 증폭하고 임의의 배수로 분할변조한 후 지연 루프기로 증폭하고, 고주파 체배기에서 임의의 주파수 중 특정 고주파를 선택하여 체배한 후 출력할 수 있는 ㎜-wave 대역용 주파수 합성기에 관한 것이다. The present invention relates to a frequency synthesizer for a mm-wave band, and more particularly, amplifies the frequency of an input reference clock (CLK) with a low frequency multiplier by a fractional delay sync loop, divides and modulates the frequency by an arbitrary multiple, and then uses a delay loop. It relates to a frequency synthesizer for a mm-wave band capable of amplifying, multiplying, and then outputting a specific high frequency among arbitrary frequencies in a high frequency multiplier.

이하에 기술되는 내용은 단순히 본 발명과 관련되는 배경 정보만을 제공할 뿐 종래기술을 구성하는 것이 아니다.The information described below merely provides background information related to the present invention and does not constitute prior art.

일반적으로, 3GPP(3rd Generation Partnership Project)에서는 전세계에서 사용되는 5G에서의 EVM 성능 지표에 대한 표준을 제공하고 있다. 이때, 256-QAM을 제공하자고 하면, EVM(Error Vector Modulator)이 3.5 % 미만의 성능을 요구하고 있다.In general, the 3rd Generation Partnership Project (3GPP) provides standards for EVM performance indicators in 5G used around the world. At this time, if it is proposed to provide 256-QAM, EVM (Error Vector Modulator) requires performance of less than 3.5%.

모든 통신 시스템에는 필연적으로 출력 신호의 주파수가 항상 일정하게 유지되도록 하는 위상동기루프(PLL: Phase Locked Loop)가 사용되고 있으며, 이러한 기술과 관련된 종래의 위상동기루프에 대하여 간략하게 설명해본다. All communication systems inevitably use a phase-locked loop (PLL) that keeps the frequency of an output signal constant, and a conventional phase-locked loop related to this technology will be briefly described.

도 1은 종래의 위상동기루프(PLL)를 나타낸 도면이다.1 is a diagram showing a conventional phase-locked loop (PLL).

CPPLL(Charge Pump PLL)은 도 1의 (a)에 도시된 바와 같이, 낮은 레퍼런스 스퍼(Low reference spurs)와 분수형-N(Fractional-N) 기능을 사용할 수 있으나, 높은 소비 전력과 전압제어발진기(VCO: Voltage Controlled Oscillator)의 나쁜 위상 노이즈에 의해서 위상동기루프의 대역 내 위상 노이즈(In-band phase noise)가 나빠진다. As shown in (a) of FIG. 1, CPPLL (Charge Pump PLL) can use low reference spurs and fractional-N functions, but high power consumption and voltage controlled oscillator In-band phase noise of the phase-locked loop is deteriorated due to the bad phase noise of (VCO: Voltage Controlled Oscillator).

SSPLL(Sub-Sampling PLL)은 도 1의 (b)에 도시된 바와 같이, CPPLL을 통해서 주파수를 고정(locking)을 시킨 후 피드백 경로에 있는 주파수 분할기 N을 끊음으로써 위상동기루프의 발생하는 대역 내의 위상 노이즈를 줄이나, 나쁜 VCO 위상 노이즈와 낮은 신뢰성의 SSPD(Sub Sampling Phase Detector)는 물론이고 분수형-N(Fractional-N) 기능이 불가능하며, 높은 소비 전력과 추가적으로 CPPLL이 필요로 한다는 문제가 있다.As shown in FIG. Although it reduces phase noise, the problems of bad VCO phase noise and low reliability SSPD (Sub Sampling Phase Detector) as well as Fractional-N (Fractional-N) function are impossible, high power consumption and additional CPPLL are required. there is.

ILPLL(Injection-Locked PLL)은 도 1의 (c)에 도시된 바와 같이, CPPLL을 통해서 주파수를 고정을 시킨 후 피드백 경로에 있는 주파수 분할기 N을 끊음으로써 위상동기루프에서 발생하는 대역 내 위상 노이즈를 줄이나, 나쁜 ILVCO 위상 노이즈와 낮은 신뢰성 DCDL(Digitally Controlled Delay Line)은 물론이고 분수형-N 기능이 불가능하며, 높은 소비 전력과 추가적으로 CPPLL이 필요하다는 문제가 있다.As shown in (c) of FIG. 1, the ILPLL (Injection-Locked PLL) fixes the frequency through the CPPLL and then disconnects the frequency divider N in the feedback path to reduce intra-band phase noise generated in the phase-locked loop. Joules, bad ILVCO phase noise, low reliability DCDL (Digitally Controlled Delay Line), inability to function fractional-N, high power consumption and the need for an additional CPPLL.

이러한 종래의 위상동기루프(PLL)는 대역 내 위상 노이즈와 VCO 위상 노이즈(PN, Phase Noise)가 나쁘고, 높은 전력을 소모한다는 문제가 있다. Such a conventional phase-locked loop (PLL) has problems in that in-band phase noise and VCO phase noise (PN, phase noise) are poor, and high power is consumed.

상기 VCO 위상 노이즈는 Leeson’s 이론에 따라 주파수가 2배 증가할 때마다 6 ㏈씩 증가한다. 예컨대, 10 ㎓ VCO의 PN이 -30 ㏈일 때, 20 ㎓가 되면 PN은 -24 ㏈이 된다. 여기서, 공진주파수가 3 ㎓에서 30 ㎓로 올라가게 되면 위상 노이즈(PN)가 20 ㏈로 더 나빠진다.The VCO phase noise increases by 6 dB every time the frequency doubles according to Leeson's theory. For example, when the PN of a 10 GHz VCO is -30 dB, when it becomes 20 GHz, the PN becomes -24 dB. Here, when the resonant frequency goes up from 3 GHz to 30 GHz, the phase noise (PN) gets worse to 20 dB.

이러한 VCO 위상 노이즈를 해결하려면, 입력 기준 클럭을 키워 노이즈를 줄일 수 있으나, 입력 기준 클럭의 주파수가 일반적으로 2 ㎓ 이하이므로 무한정 높일 수 없다. 입력 기준 클럭의 주파수가 올라가면 위상 노이즈 또한 동시에 증가하고, 가격이 기하급수적으로 증가하는 문제를 갖고 있다. To solve such VCO phase noise, the noise can be reduced by increasing the input reference clock, but since the frequency of the input reference clock is generally less than 2 GHz, it cannot be increased indefinitely. When the frequency of the input reference clock increases, the phase noise also increases at the same time, and the price increases exponentially.

따라서, 주파수가 증가할수록 위상동기루프의 성능이 감소하게 되고 ㎜-wave에서 요구되는 1 ㎓ 이상의 넓은 전송대역폭으로 인하여 위상 노이즈의 플로어 레벨(floor level)이 치명적으로 작용하게 된다는 문제가 있다.Therefore, there is a problem that the performance of the phase-locked loop decreases as the frequency increases, and the floor level of phase noise becomes fatal due to the wide transmission bandwidth of 1 GHz or more required for mm-wave.

본 발명은 상기한 바와 같은 종래의 제반 문제점을 해결하기 위하여 연구개발한 것으로서, 그 목적은 기준 클럭(CLK)이 입력되면 저주파 체배기로 증폭하고, 분수형-N(Fractional-N) 방식으로 주파수를 소수점으로 나누어 분할 변조한 후 지연 루프기로 증폭하고, 고주파 체배기에서 임의의 주파수 중 특정고주파를 선택적으로 체배하여 출력할 수 있으며, 이로 인하여 전압제어발진기(VCO: Voltage Controlled Oscillator) 없이 ㎜-wave 대역의 공진주파수를 만들 수 있도록 한 ㎜-wave 대역용 주파수 합성기를 제공하는데 있다.The present invention has been researched and developed to solve all the conventional problems as described above, and its purpose is to amplify the reference clock (CLK) with a low frequency multiplier when input, and to increase the frequency in a fractional-N method. After division modulation by dividing by decimal points, it is amplified by a delay loop, and a specific high frequency among arbitrary frequencies can be selectively multiplied and output by a high frequency multiplier. It is to provide a frequency synthesizer for a mm-wave band to create a resonant frequency.

본 발명은 상기한 바와 같은 목적을 달성하기 위한 주파수 합성기로서, 기준 클럭(CLK)으로 입력되는 입력 주파수를 제1 체배 주파수로 증폭하고 임의의 배수로 분할변조한 후 제2 체배 주파수로 증폭하는 분수형 지연동기루프; 상기 제2 체배 주파수를 기-설정된 배수만큼 주파수를 증폭한 제3 체배 주파수를 출력하는 고주파 체배기; 및 상기 제3 체배 주파수를 기지국 또는 중계기로 전송하는 전송기;를 포함하는 것을 특징으로 한다.The present invention is a frequency synthesizer for achieving the above object, which is a fractional type that amplifies an input frequency input to a reference clock (CLK) to a first multiplication frequency, divides and modulates it by an arbitrary multiple, and then amplifies it to a second multiplication frequency. delay sync loop; a high frequency multiplier outputting a third multiplication frequency obtained by amplifying the frequency of the second multiplication frequency by a predetermined multiple; and a transmitter for transmitting the third multiplication frequency to a base station or repeater.

본 발명의 ㎜-wave 대역용 주파수 합성기에 있어서, 상기 분수형 지연동기루프는 기준 클럭(CLK)으로 입력되는 입력 주파수를 기-설정된 배수만큼 증폭한 제1 체배 주파수를 출력하는 저주파 체배기; 상기 제1 체배 주파수를 기-설정된 배수로 분할한 후 변조한 변조 분할 주파수를 출력하는 분수형-N 발생기; 상기 변조 분할 주파수를 기-설정된 배수만큼 주파수를 증폭한 제2 체배 주파수를 출력하는 지연 루프기;를 포함하는 것을 특징으로 한다.In the frequency synthesizer for the mm-wave band of the present invention, the fractional delay sync loop includes a low frequency multiplier outputting a first multiplication frequency obtained by amplifying an input frequency input to a reference clock (CLK) by a predetermined multiple; a fractional-N generator dividing the first multiplication frequency by a preset multiple and then outputting a modulated modulation division frequency; and a delay loop unit outputting a second multiplication frequency obtained by amplifying a frequency of the modulation division frequency by a predetermined multiple.

이상에서 설명한 바와 같은 본 발명의 ㎜-wave 대역용 주파수 합성기에 의하면, 기준 클럭(CLK)이 입력되면 저주파 체배기에서 저주파 체배를 수행한 후 분수형-N(Fractional-N) 방식으로 주파수를 소수점으로 나누어 분할 변조한 후 지연 루프기로 증폭하고, 고주파 체배기에서 임의의 주파수 중 특정고주파만을 체배하여 출력할 수 있으며, 이로 인하여 전압제어발진기(VCO) 없이 ㎜-wave 대역의 공진주파수를 만들 수 있다.According to the frequency synthesizer for the mm-wave band of the present invention as described above, when the reference clock (CLK) is input, the low frequency multiplier performs low frequency multiplication, and then the frequency is converted to a decimal point in a fractional-N method. After dividing and modulating it, it is amplified with a delay loop, and only a specific high frequency among arbitrary frequencies can be multiplied and output by a high frequency multiplier, thereby making it possible to create a resonant frequency in the mm-wave band without a voltage controlled oscillator (VCO).

본 발명의 ㎜-wave 대역용 주파수 합성기에 의하면, 위상 노이즈(PN)의 영향을 적게 받고, 소비 전력이 적어서 저전력으로 가능하다. 본 발명에 따른 주파수 합성기는 대역 내 노이즈(In-band noise)가 향상되고, 분수형-N(Fractional-N) 기능을 이용하여 소수점 주파수를 생성할 수 있다.According to the frequency synthesizer for the mm-wave band of the present invention, it is less affected by phase noise (PN) and consumes less power, so it can be used with low power. The frequency synthesizer according to the present invention can improve in-band noise and generate a decimal point frequency using a fractional-N function.

본 발명의 ㎜-wave 대역용 주파수 합성기에 의하면, 주파수 체배기의 배수(예컨대, 2배, 3배, 4배, 등)를 조정할 수 있고, 높은 입력 기준 클럭을 사용할 필요가 없으며, 지연 루프를 이용하여 주파수(1 ~ 3 ㎓)를 임의로 만들 수 있다. 예컨대, 28 ㎓ 대역의 출력주파수를 생성하고자 할 때, 지연 루프 출력이 1.75 ㎓이면 주파수 체배기는 16배를 체배할 수 있고, 지연 루프 출력이 2.33 ㎓이면 주파수 체배기는 12배를 체배할 수 있다.According to the frequency synthesizer for the mm-wave band of the present invention, multiples of the frequency multiplier (eg, 2x, 3x, 4x, etc.) can be adjusted, there is no need to use a high input reference clock, and a delay loop is used. By doing so, the frequency (1 ~ 3 GHz) can be made arbitrarily. For example, when trying to generate an output frequency in the 28 GHz band, if the delay loop output is 1.75 GHz, the frequency multiplier can multiply 16 times, and if the delay loop output is 2.33 GHz, the frequency multiplier can multiply 12 times.

본 발명의 ㎜-wave 대역용 주파수 합성기에 의하면, 5G 뿐만 아니라 차세대인 6G에도 적용가능하다.According to the frequency synthesizer for the mm-wave band of the present invention, it is applicable not only to 5G but also to 6G, which is the next generation.

도 1은 종래의 위상동기루프를 나타낸 도면이다.
도 2는 본 발명에 따른 바람직한 일실시예의 ㎜-wave 대역용 주파수 합성기를 개략적으로 나타낸 도면이다.
도 3은 본 발명에 따른 ㎜-wave 대역용 주파수 합성기의 저주파 체배기를 개략적으로 나타낸 도면이다.
도 4는 본 발명에 따른 ㎜-wave 대역용 주파수 합성기의 분수형-N 발생기를 개략적으로 나타낸 도면이다.
도 5는 본 발명에 따른 ㎜-wave 대역용 주파수 합성기의 분수형 지연동기루프를 개략적으로 나타낸 도면이다.
도 6은 본 발명에 따른 ㎜-wave 대역용 주파수 합성기의 지연루프회로를 개략적으로 나타낸 도면이다.
도 7은 본 발명에 따른 ㎜-wave 대역용 주파수 합성기의 고주파 체배기를 개략적으로 나타낸 도면이다.
도 8은 본 발명에 따른 ㎜-wave 대역용 주파수 합성기의 고조파 억제 버퍼로 고조파 성분을 억제시킨 상태를 나타낸 도면이다.1 is a diagram showing a conventional phase-locked loop.
2 is a diagram schematically showing a frequency synthesizer for a mm-wave band according to a preferred embodiment of the present invention.
3 is a diagram schematically showing a low frequency multiplier of a frequency synthesizer for a mm-wave band according to the present invention.
4 is a diagram schematically showing a fractional-N generator of a frequency synthesizer for a mm-wave band according to the present invention.
5 is a diagram schematically showing a fractional delay sync loop of a frequency synthesizer for a mm-wave band according to the present invention.
6 is a diagram schematically showing a delay loop circuit of a frequency synthesizer for a mm-wave band according to the present invention.
7 is a diagram schematically showing a high-frequency multiplier of a frequency synthesizer for a mm-wave band according to the present invention.
8 is a diagram showing a state in which harmonic components are suppressed by a harmonic suppression buffer of a frequency synthesizer for a mm-wave band according to the present invention.

이하, 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. Hereinafter, the advantages and features of the present invention, and methods for achieving them will become clear with reference to embodiments described later in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various different forms, only the embodiments are provided so that the disclosure of the present invention is complete, and those skilled in the art in the art to which the present invention belongs It is provided to fully inform the person of the scope of the invention, and the invention is only defined by the scope of the claims. Like reference numbers designate like elements throughout the specification.

이하, 첨부된 도면을 참조하여 본 발명에 따른 ㎜-wave 대역용 주파수 합성기를 상세하게 설명하고자 한다.Hereinafter, a frequency synthesizer for a mm-wave band according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 바람직한 실시예의 ㎜-wave 대역용 주파수 합성기를 개략적으로 나타낸 도면이다.2 is a diagram schematically showing a frequency synthesizer for a mm-wave band of a preferred embodiment according to the present invention.

본 발명에 따른 주파수 합성기(200)는 5G 밀리미터파(㎜-wave) 대역(28 ㎓)의 요구사항을 만족하는 것으로서, 4G 통신 시스템을 기준으로 데이터 전송속도 20배(20Gbps), 전송지연 0.1배(1㎳), 면적당 용량 10배(10Mbps/㎡), 연결기기 10배(1,000,000/㎢)를 만족해야 한다. 본 발명의 주파수 합성기(200)는 5G ㎜-wave 대역(28㎓)에서 요구하는 스펙 또한, 전송 대역폭(~1㎓), 변조 방식(최대 256-QAM) 및 중심 주파수(28 ㎓)를 만족해야 한다.The frequency synthesizer 200 according to the present invention satisfies the requirements of the 5G millimeter wave (mm-wave) band (28 GHz), and has a data transmission speed of 20 times (20 Gbps) and a transmission delay of 0.1 times based on a 4G communication system. (1㎳), 10 times the capacity per area (10Mbps/㎡), and 10 times the connected device (1,000,000/㎢). The frequency synthesizer 200 of the present invention must also satisfy the specifications required by the 5G mm-wave band (28 GHz), transmission bandwidth (~ 1 GHz), modulation method (up to 256-QAM), and center frequency (28 GHz) do.

본 발명에 따른 새로운 구조의 주파수 합성기(200)는 ㎜-wave 대역 주파수 합성을 위해서, 분수형(Fractional-N) 지연동기루프(DLL: Delay look loop)와 주파수 체배기(Frequency Multiplier) 및 전송기를 포함한다. 상기 주파수 합성기(200)는 입력 주파수를 임의의 주파수로 분할 변조하고 체배하기 때문에 전압제어발진기(VCO: Voltage Controlled Oscillator) 없이 ㎜-wave 주파수 대역의 공진주파수(Oscillation Frequency)를 만들 수 있다. The frequency synthesizer 200 of the new structure according to the present invention includes a fractional-N delay look loop (DLL), a frequency multiplier, and a transmitter for mm-wave band frequency synthesis. do. Since the frequency synthesizer 200 divides and modulates the input frequency to an arbitrary frequency and multiplies it, it is possible to create an oscillation frequency in the mm-wave frequency band without a voltage controlled oscillator (VCO).

상기 주파수 합성기(200)는 위상 노이즈의 영향을 적게 받고 저전력으로 가능하다. 주파수 합성기(200)는 대역 내의 노이즈(In-band noise)가 좋아지고, 분수형-N 기능을 이용하여 주파수를 소수점으로 분할할 수 있다.The frequency synthesizer 200 is less affected by phase noise and can be operated with low power. The frequency synthesizer 200 has better in-band noise and can divide frequencies by decimal points using the fractional-N function.

또한, 상기 주파수 합성기(200)는 주파수 체배기의 배수(예컨대, 2배, 3배, 4배, 등)를 조정할 수 있다. 주파수 합성기(200)는 높은 입력 기준 클럭을 사용할 필요가 없으며, 지연 루프를 이용하여 임의의 주파수(1 ~ 3㎓)를 만들 수 있다. 예컨대, 주파수 합성기(200)는 28 ㎓ 주파수를 생성하고자 할 때, 지연 루프 출력이 1.75 ㎓이면 주파수 체배기는 16배를 체배할 수 있고, 지연 루프 출력이 2.33 ㎓이면 주파수 체배기는 12배를 체배할 수 있다.Also, the frequency synthesizer 200 may adjust multiples of the frequency multiplier (eg, 2 times, 3 times, 4 times, etc.). The frequency synthesizer 200 does not need to use a high input reference clock, and can generate an arbitrary frequency (1 to 3 GHz) using a delay loop. For example, when the frequency synthesizer 200 wants to generate a frequency of 28 GHz, if the delay loop output is 1.75 GHz, the frequency multiplier can multiply by 16, and if the delay loop output is 2.33 GHz, the frequency multiplier can multiply by 12. can

주파수 합성기의 전체 노이즈는 주파수 체배기의 배수만큼만 위상 노이즈(PN)가 더해지는 결과를 갖는다. 예컨대, 입력 위상 노이즈가 -130 ㏈c/Hz 이면, 주파수 체배를 16배하며 24 ㏈를 증가시키면 위상 노이즈는 -106 ㏈c/Hz가 된다.The total noise of the frequency synthesizer has the result that the phase noise (PN) is added only by a multiple of the frequency multiplier. For example, if the input phase noise is -130 dBc/Hz, if the frequency multiplication is multiplied by 16 and 24 dB is increased, the phase noise becomes -106 dBc/Hz.

본 발명에 따른 주파수 합성기(200)는 저주파 체배기(210), 분수형-N 발생기(220), 지연 루프기(230), 고주파 체배기(240) 및 전송기(250)를 포함한다. 상기 주파수 합성기(200)에 포함된 구성요소는 반드시 이에 한정되는 것은 아니다.The frequency synthesizer 200 according to the present invention includes a low frequency multiplier 210, a fractional-N generator 220, a delay loop 230, a high frequency multiplier 240 and a transmitter 250. Components included in the frequency synthesizer 200 are not necessarily limited thereto.

상기 주파수 합성기(200)에 포함된 각 구성요소는 장치 내부의 소프트웨어적인 모듈 또는 하드웨어적인 모듈을 연결하는 통신 경로에 연결되어 상호 간에 유기적으로 동작할 수 있다. 이러한 구성요소는 하나 이상의 통신 버스 또는 신호선을 이용하여 통신한다.Each component included in the frequency synthesizer 200 is connected to a communication path connecting software modules or hardware modules inside the device and can organically operate with each other. These components communicate using one or more communication buses or signal lines.

도 2에 도시된 주파수 합성기(200)의 각 구성요소는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 소프트웨어적인 모듈, 하드웨어적인 모듈 또는 소프트웨어와 하드웨어의 결합으로 구현될 수 있다.Each component of the frequency synthesizer 200 shown in FIG. 2 means a unit that processes at least one function or operation, and may be implemented as a software module, a hardware module, or a combination of software and hardware.

상기 저주파 체배기(210)는 기준 클럭으로 입력되는 입력 주파수를 기-설정된 배수(α 배) 만큼 증폭한 제1 체배 주파수를 출력한다. 부연하면, 상기 저주파 체배기(210)는 기준 클럭으로 입력되는 주파수(예컨대, 8 ~ 50 ㎒)를 기-설정된 배수만큼 주파수를 증폭한 제1 체배 주파수를 출력한다. The low frequency multiplier 210 amplifies the input frequency input as the reference clock by a preset multiple (α times) and outputs a first multiplication frequency. In other words, the low frequency multiplier 210 outputs a first multiplication frequency obtained by amplifying a frequency input as a reference clock (eg, 8 to 50 MHz) by a predetermined multiple.

상기 저주파 체배기(210)에서 증폭되는 배수는 기-설정된 값에 의해 결정된다. 예컨대, 저주파 체배기(210)에서 증폭되는 배수가 2배인 경우 주파수를 2배로 증폭시키고, 증폭되는 배수가 4배인 경우 주파수를 4배로 증폭시킨다.The multiple amplified by the low frequency multiplier 210 is determined by a pre-set value. For example, when the multiplier to be amplified by the low frequency multiplier 210 is 2 times, the frequency is amplified by 2 times, and when the multiplier to be amplified is 4 times, the frequency is amplified by 4 times.

상기 저주파 체배기(210)는 기-설정된 배수로 주파수를 증폭시키기 위한 구조를 갖는다. 저주파 체배기(210)는 최초로 설정된 체배 배수(α 배)를 변경할 수 없으나, 저주파 체배기(210)로 입력되는 입력 주파수에 따라 출력 주파수가 변경된다. 저주파 체배기(210)는 최소(Minimum) 주파수 내지 최대(Maximum) 주파수 대역에 따라서 체배를 수행한다.The low frequency multiplier 210 has a structure for amplifying a frequency by a preset multiple. The low frequency multiplier 210 cannot change the initially set multiplication multiple (α times), but the output frequency is changed according to the input frequency input to the low frequency multiplier 210. The low frequency multiplier 210 multiplies according to a minimum frequency to a maximum frequency band.

상기 분수형-N 발생기(220)는 저주파 체배기(210)로부터 입력된 제1 체배 주파수를 기-설정된 배수로 분할한 후 변조한 변조 분할 주파수를 출력한다.The fractional-N generator 220 divides the first multiplication frequency input from the low frequency multiplier 210 by a preset multiple and then outputs the modulated modulation division frequency.

상기 지연 루프기(230)는 분수형-N 발생기(220)로부터 입력된 변조 분할 주파수를 기-설정된 배수(β 배)만큼 주파수를 증폭한 제2 체배 주파수를 출력한다. 지연 루프기(230)는 변조 분할 주파수를 기-설정된 배수만큼 증폭한 제2 체배 주파수를 출력한다. 지연 루프기(230)는 소수점 단위로 나눈 변조 분할 주파수의 소수점까지 체배를 수행하여 제2 체배 주파수를 출력한다.The delay loop unit 230 amplifies the frequency of the modulation division frequency input from the fractional-N generator 220 by a preset multiple (β times) and outputs a second multiplication frequency. The delay loop unit 230 outputs a second multiplication frequency obtained by amplifying the modulation division frequency by a predetermined multiple. The delay loop unit 230 multiplies up to the decimal point of the modulation division frequency divided by the decimal point unit and outputs the second multiplication frequency.

상기 저주파 체배기(210)와 지연 루프기(230)가 케스케이드(Cascade) 방식으로 연결되면, 저주파 체배기(210)에서 기-설정된 배수(예컨대, 4배)에 지연 루프기(230)에서 기-설정된 배수(예컨대, 8배)를 곱한 만큼 체배(예컨대, 총 32배)한다.When the low frequency multiplier 210 and the delay loop group 230 are connected in a cascade manner, the delay loop group 230 pre-sets the multiplier (eg, 4 times) of the low frequency multiplier 210. Multiply (eg, a total of 32 times) by multiplying multiples (eg, 8 times).

상기 고주파 체배기(240)는 상기 제2 체배 주파수를 기-설정된 배수(γ 배)만큼 주파수를 증폭한 제3 체배 주파수를 출력한다.The high-frequency multiplier 240 outputs a third multiplication frequency obtained by amplifying the second multiplication frequency by a predetermined multiple (γ times).

상기 고주파 체배기(240)는 지연 루프기(230)로부터 입력된 제2 체배 주파수를 기-설정된 배수만큼 주파수를 증폭한 제3 체배 주파수를 출력한다. 고주파 체배기(240)에서 증폭되는 배수는 기-설정된 값에 의해 결정된다. 예컨대, 고주파 체배기(240)에서 증폭되는 배수가 3배인 경우 주파수를 3배로 증폭시키고, 증폭되는 배수가 4배인 경우 주파수를 4배로 증폭시킨다.The high frequency multiplier 240 outputs a third multiplier frequency obtained by amplifying the frequency of the second multiplier frequency input from the delay loop unit 230 by a preset multiple. The multiple amplified by the high frequency multiplier 240 is determined by a pre-set value. For example, when the multiple amplified by the high frequency multiplier 240 is 3 times, the frequency is amplified by 3 times, and when the multiple to be amplified is 4 times, the frequency is amplified by 4 times.

상기 분수형 지연 동기루프를 이루는 저주파 체배기(210), 분수형-N 발생기(220) 및 지연 루프기(230)가 고주파 체배기(240)와 케스케이드 방식으로 연결되면, 분수형 지연 동기루프에서 기-설정된 배수(예컨대, 4배) × 고주파 체배기(240)에서 기-설정된 배수(예컨대, 4배) 만큼 체배(예컨대, 총 16배)된다.When the low-frequency multiplier 210, the fractional-N generator 220, and the delay loop 230 constituting the fractional delay sync loop are connected to the high-frequency multiplier 240 in a cascade manner, the fractional delay sync loop It is multiplied (eg, 16 times in total) by a set multiple (eg, 4 times) × a pre-set multiple (eg, 4 times) in the high frequency multiplier 240 .

상기 고주파 체배기(240)는 기-설정된 배수로 주파수를 증폭시키기 위한 구조를 갖는다. 고주파 체배기(240)는 최초로 설정된 체배 배수(γ 배)를 변경할 수 없으나, 고주파 체배기(240)로 입력되는 입력 주파수에 따라 출력 주파수가 변경된다. 고주파 체배기(240)는 최소주파수 내지 최대주파수 대역에 따라서 체배를 수행한다.The high-frequency multiplier 240 has a structure for amplifying a frequency by a preset multiple. The high frequency multiplier 240 cannot change the initially set multiplication factor (γ times), but the output frequency is changed according to the input frequency input to the high frequency multiplier 240. The high-frequency multiplier 240 multiplies according to a minimum to maximum frequency band.

상기 전송기(250)는 고주파 체배기(240)로부터 입력받은 제3 체배 주파수(예컨대, 5G 대역 24~30 ㎓)를 주변 기지국이나 중계기로 전송한다.The transmitter 250 transmits the third multiplication frequency (eg, 5G band 24 to 30 GHz) received from the high frequency multiplier 240 to a nearby base station or repeater.

도 3은 본 발명에 따른 ㎜-wave 대역용 주파수 합성기의 저주파 체배기를 개략적으로 나타낸 도면이다.3 is a diagram schematically showing a low frequency multiplier of a frequency synthesizer for a mm-wave band according to the present invention.

본 발명에 따른 저주파 체배기(210)는 제1 고조파 발생기(310)와 제1 고조파 억제 버퍼(320)를 포함한다. 저주파 체배기(210)에 포함된 구성요소는 반드시 이에 한정되는 것은 아니다.The low frequency multiplier 210 according to the present invention includes a first harmonic generator 310 and a first harmonic suppression buffer 320 . Components included in the low frequency multiplier 210 are not necessarily limited thereto.

상기 제1 고조파 발생기(310)는 입력 주파수의 고조파(Harmonic) 성분을 기반으로 기-설정된 배수(α 배)만큼 주파수를 체배한 제1 체배 주파수를 출력한다. 제1 고조파 발생기(310)는 체배할 배수에 따라 주파수를 선택할 수 있도록 하는 캐패시터 뱅크(Capacitor Bank)가 존재하며, 캐패시터 뱅크를 제어하여 캐패시터 값의 변화에 따라 공진 주파수를 설정할 수 있다.The first harmonic generator 310 outputs a first multiplied frequency obtained by multiplying the frequency by a predetermined multiple (α times) based on the harmonic component of the input frequency. The first harmonic generator 310 has a capacitor bank for selecting a frequency according to a multiple to be multiplied, and controls the capacitor bank to set a resonant frequency according to a change in a capacitor value.

상기 제1 고조파 발생기(310)는 구형파로 입력된 입력 주파수에 FFT(Fast Fourier Transform)을 수행하여 발생한 홀수차 고조파(Odd Harmonic) 중 온/오프(on/off) 주기를 변화하여 원하는 체배 배수를 생성한다.The first harmonic generator 310 performs FFT (Fast Fourier Transform) on the input frequency input as a square wave to change the on/off cycle of odd harmonics generated to obtain a desired multiplication factor. generate

상기 제1 고조파 발생기(310)는 저주파 체배기(210)의 체배에 따라 주파수 선택을 할 수 있는 캐패시터 뱅크가 존재한다. 제1 고조파 발생기(310)는 캐패시터 뱅크를 제어하여 캐패시터 값을 변화시킨다.The first harmonic generator 310 has a capacitor bank capable of selecting a frequency according to the multiplication of the low frequency multiplier 210 . The first harmonic generator 310 controls the capacitor bank to change the capacitor value.

상기 제1 고조파 발생기(310)는 입력 주파수에 포함된 고조파 성분들 중 특정 고조파를 선택하여 원하는 배수로 체배된 제1 체배 주파수를 출력한다. 제1 고조파 발생기(310)는 저주파 대역의 주파수로 출력한다.The first harmonic generator 310 selects a specific harmonic among harmonic components included in the input frequency and outputs a first multiplied frequency multiplied by a desired multiple. The first harmonic generator 310 outputs a frequency of a low frequency band.

일반적인 위상동기루프(PLL)는 주파수 분할의 N 제곱(N2)으로 노이즈가 증가하는 반면, 본 발명에 따른 제1 고조파 발생기(310)는 노이즈가 체배되는 배수만큼만 증가(20log(체배수))한다.In a general phase-locked loop (PLL), the noise increases by N square (N 2 ) of frequency division, whereas in the first harmonic generator 310 according to the present invention, the noise increases only by a multiplied multiple (20 log (multiple) )do.

상기 제1 고조파 발생기(310)는 고조파 성분을 기반으로 원하는 배수만큼 주파수를 체배한다. 제1 고조파 발생기(310)는 입력 신호의 크기가 구형파로 입력되면, 입력 신호에 FFT을 수행하여 1차, 3차, 5차 등의 홀수차 고조파가 발생한다. 제1 고조파 발생기(310)는 1차, 3차, 5차 등의 홀수차 고조파 중 온/오프(on/off) 주기를 변화시켜 원하는 체배 배수를 생성한다.The first harmonic generator 310 multiplies the frequency by a desired multiple based on the harmonic component. When the magnitude of the input signal is input as a square wave, the first harmonic generator 310 performs FFT on the input signal to generate odd-order harmonics such as 1st, 3rd, and 5th order. The first harmonic generator 310 generates a desired multiplication factor by changing an on/off period among odd-order harmonics such as the first, third, and fifth order.

상기 제1 고조파 억제 버퍼(320)는 제1 체배 주파수와 인접한 높은 고조파 성분을 억제시킨다. 부연하면, 상기 제1 고조파 억제 버퍼(Harmonic Suppression Buffer)(320)는 제1 고조파 발생기(310)로부터 입력받은 제1 체배 주파수와 인접한 높은 고조파 성분(도 8 참조)을 억제시킨다.The first harmonic suppression buffer 320 suppresses high harmonic components adjacent to the first multiplication frequency. In other words, the first harmonic suppression buffer 320 suppresses a high harmonic component adjacent to the first multiplication frequency input from the first harmonic generator 310 (see FIG. 8).

상기 제1 체배 주파수와 인접한 고조파 성분의 높은 출력 파워는 통신 시스템의 인접 채널의 주파수로 통신에서 송수신시에 간섭을 발생시키며, 이는 노이즈로 발생된다. 따라서 제1 체배 주파수와 인접한 높은 고조파 성분을 필터링하여 제거해야 한다. 고조파 발생기는 비선형 특성을 갖는 능동(Active)소자를 사용하기 때문에 비선형성을 제거할 수 없어 제1 고조파 억제 버퍼(320)로 제1 체배 주파수와 인접한 높은 고조파 성분을 억제시킨다.The high output power of the harmonic component adjacent to the first multiplication frequency causes interference during transmission and reception in communication with the frequency of an adjacent channel of the communication system, which is generated as noise. Therefore, high harmonic components adjacent to the first multiplication frequency need to be filtered and removed. Since the harmonic generator uses an active element having a nonlinear characteristic, the nonlinearity cannot be removed, so that the high harmonic component adjacent to the first multiplication frequency is suppressed by the first harmonic suppression buffer 320.

도 4는 본 발명에 따른 ㎜-wave 대역용 주파수 합성기의 분수형-N 발생기를 개략적으로 나타낸 도면이다.4 is a diagram schematically showing a fractional-N generator of a frequency synthesizer for a mm-wave band according to the present invention.

본 발명의 분수형-N 발생기(220)는 주파수 분할기(410)와 △Σ 변조기(420)를 포함한다. 분수형-N 발생기(220)에 포함된 구성요소는 반드시 이에 한정되는 것은 아니다.The fractional-N generator 220 of the present invention includes a frequency divider 410 and a ΔΣ modulator 420. Components included in the fractional-N generator 220 are not necessarily limited thereto.

상기 주파수 분할기(410)는 제1 체배 주파수를 기-설정된 배수로 나눈 분할 주파수를 출력한다. 다시 말해, 주파수 분할기(410)는 저주파 체배기(210)로부터 입력된 제1 체배 주파수를 기-설정된 배수로 나눈 분할 주파수를 출력한다. 여기에서의 분할 주파수는 상수 배수로만 나눌 수 있기 때문에 소수점을 만들 수 없다.The frequency divider 410 outputs a divided frequency obtained by dividing the first multiplication frequency by a preset multiple. In other words, the frequency divider 410 divides the first multiplication frequency input from the low frequency multiplier 210 by a preset multiple and outputs a divided frequency. Since the division frequency here can only be divided by a constant multiple, a decimal point cannot be made.

상기 △Σ 변조기(420)는 주파수 분할기(410)로부터 입력된 분할 주파수를 수신하고 △Σ를 이용하여 분할 주파수를 소수점 단위로 나눈 변조 분할 주파수를 출력한다. The ΔΣ modulator 420 receives the divided frequency input from the frequency divider 410 and outputs a modulation division frequency obtained by dividing the divided frequency by a decimal point using ΔΣ.

도 5는 본 발명에 따른 ㎜-wave 대역용 주파수 합성기의 분수형 지연동기루프를 개략적으로 나타낸 도면이다.5 is a diagram schematically showing a fractional delay sync loop of a frequency synthesizer for a mm-wave band according to the present invention.

본 발명에 따른 분수형 지연동기루프(Fractional-N DLL)(500)는 저주파 체배기(210), 주파수 분할기(410), △Σ 변조기(420) 및 지연 루프기(230)를 포함한다. 분수형 지연동기루프(500)에 포함된 구성요소는 반드시 이에 한정되는 것은 아니다.A fractional-N DLL 500 according to the present invention includes a low frequency multiplier 210, a frequency divider 410, a ΔΣ modulator 420 and a delay loop 230. Components included in the fractional delay sync loop 500 are not necessarily limited thereto.

일반적인 위상동기루프(PLL)는 VCO를 기반으로 주파수를 높이는 반면, 본 발명에 따른 분수형 지연동기루프(500)는 입력 주파수를 임의의 주파수로 분할 변조하고 체배하기 때문에 VCO 없이 공진주파수를 만들 수 있다. While a general phase-locked loop (PLL) increases the frequency based on the VCO, the fractional delay-locked loop 500 according to the present invention divides and modulates the input frequency to an arbitrary frequency and multiplies it, so it can create a resonant frequency without a VCO. there is.

상기 △Σ 변조기(420)는 △Σ 루프를 이용하여 소수점 주파수(예컨대, 50.1 ㎒ 또는 49.9 ㎒ 등)로 변조시킨다.The ΔΣ modulator 420 modulates a decimal point frequency (eg, 50.1 MHz or 49.9 MHz) using a ΔΣ loop.

상기 지연 루프기(230)에서 변조 분할 주파수(예컨대, 50.1 ㎒ 또는 49.9 ㎒)를 기-설정된 배수(예컨대, 20~40배)만큼 주파수를 증폭한 제2 체배 주파수(예컨대, 1.002 ~ 2.004 ㎓)를 출력한다.A second multiplication frequency (eg, 1.002 to 2.004 GHz) obtained by amplifying the modulation division frequency (eg, 50.1 MHz or 49.9 MHz) by a predetermined multiple (eg, 20 to 40 times) in the delay loop unit 230. outputs

도 6은 본 발명에 따른 ㎜-wave 대역용 주파수 합성기의 지연 루프기를 개략적으로 나타낸 도면이다.6 is a diagram schematically showing a delay loop of a frequency synthesizer for a mm-wave band according to the present invention.

본 발명에 따른 지연 루프기(230)는 위상 검출기(610), 전하 펌프(620), 루프 필터(630), 지연셀(640) 및 에지 결합기(650)를 포함한다. 지연 루프기(230)에 포함된 구성요소는 반드시 이에 한정되는 것은 아니다.The delay loop unit 230 according to the present invention includes a phase detector 610, a charge pump 620, a loop filter 630, a delay cell 640 and an edge combiner 650. Components included in the delay loop group 230 are not necessarily limited thereto.

상기 지연 루프기(230)는 주파수 분할기(410)로부터 입력된 변조 분할 주파수를 다시 체배(β 배)한다. 지연 루프기(230)는 주파수 분할기(410)로부터 입력된 변조 분할 주파수의 소수점에 대해서도 체배를 수행한다.The delay loop unit 230 multiplies (β times) the modulation division frequency input from the frequency divider 410 again. The delay loop unit 230 also multiplies the decimal point of the modulation division frequency input from the frequency divider 410.

상기 지연 루프기(230)는 주파수 분할기(410)로부터 입력된 변조 분할 주파수가 예컨대, 50 ㎒인 경우, 1 ㎓로 대략 20배를 체배할 수 있다. 다시 말해, 지연 루프기(230)는 주파수 분할기(410)로부터 입력된 변조 분할 주파수가 50.1 ㎒인 경우, 20배 체배를 수행하면 1.002 ㎓ (1002 ㎒)가 출력된다. 지연 루프기(230)는 주파수 분할기(410)로부터 입력된 변조 분할 주파수가 49.8 ㎒인 경우, 20배 체배를 수행하면 0.996 ㎓ (996 ㎒)가 출력된다.When the modulation division frequency input from the frequency divider 410 is, for example, 50 MHz, the delay loop unit 230 may multiply approximately 20 times to 1 GHz. In other words, when the modulation division frequency input from the frequency divider 410 is 50.1 MHz, the delay loop unit 230 outputs 1.002 GHz (1002 MHz) when multiplied by 20. When the modulation division frequency input from the frequency divider 410 is 49.8 MHz, the delay loop unit 230 outputs 0.996 GHz (996 MHz) when multiplied by 20 times.

상기 위상 검출기(610)는 복수 개의 클럭 신호들의 위상에 대응하는 위상 신호를 생성한다. 전하 펌프(620) 및 루프 필터(630)는 위상 검출기(610)로부터 수신된 위상 신호에 대응하는 전압제어신호를 생성한다.The phase detector 610 generates a phase signal corresponding to phases of a plurality of clock signals. The charge pump 620 and the loop filter 630 generate a voltage control signal corresponding to the phase signal received from the phase detector 610 .

상기 지연셀(640)은 복수 개의 지연셀이 직렬로 연결되는 구조를 갖는다. 지연셀(640)은 직렬로 연결된 지연셀 중 위상이 가장 빠른 클럭 신호를 먼저 지연시키고, 위상이 가장 느린 클럭 신호를 가장 나중에 지연시킨 출력 신호를 출력한다. 지연셀(640)은 각각의 타이밍 펄스에 의해 정의된 시점에서 분수형-N 발생기(220)의 출력 신호와 피드백 신호의 위상을 비교하고, 비교결과에 대응하여 분수형-N 발생기(220)의 클럭 에지에 대응된 내부 클럭의 위상을 지연시킨다.The delay cell 640 has a structure in which a plurality of delay cells are connected in series. The delay cell 640 first delays a clock signal having the fastest phase among delay cells connected in series and outputs an output signal obtained by delaying the clock signal having the slowest phase last. The delay cell 640 compares the phases of the output signal and the feedback signal of the fractional-N generator 220 at a time point defined by each timing pulse, and corresponding to the comparison result, the phase of the fractional-N generator 220 The phase of the internal clock corresponding to the clock edge is delayed.

상기 에지 결합기(650)는 지연셀(640)로부터 수신된 복수의 출력 신호의 클록 에지를 결합한 제3 체배 주파수를 출력한다.The edge combiner 650 combines the clock edges of the plurality of output signals received from the delay cell 640 and outputs a third multiplication frequency.

지연 루프기(230)는 위상동기루프(PLL)보다 대역내의 위상 노이즈가 좋지만 N이 고정되어 있어서 위상동기루프처럼 N을 바꿀 수 없다. 위상동기루프에서는 디지털적으로 N의 값을 인가하여 원하는 N을 만들 수 있지만, 지연 루프기는 N을 바꾸려면 하드웨어적으로 바꾸는 방법밖에 없다는 한계가 있다. The delay loop 230 has better intra-band phase noise than the phase-locked loop (PLL), but since N is fixed, N cannot be changed like the phase-locked loop. In a phase-locked loop, a desired N can be created by applying a value of N digitally, but a delay loop machine has a limitation in that there is only a hardware way to change N.

본 발명의 주파수 합성기는 저주파 체배기(210)와 분수형-N 발생기(220)을 통해서 입력 주파수를 임의의 입력 주파수로 생성할 수 있음은 물론 이와 동시에 분수형 주파수를 만들 수 있다. 또한, 본 발명은 분수형 지연동기루프(500)인 저주파 체배기(210)과 분수형-N 발생기(220)에 의해서 발생되는 스퓨리어스(spurious)를 지연 루프기(230)를 통해서 줄여 줄 수 있다. The frequency synthesizer of the present invention can generate an input frequency as an arbitrary input frequency through the low frequency multiplier 210 and the fractional-N generator 220, as well as generate a fractional frequency at the same time. In addition, the present invention can reduce spurious generated by the low-frequency multiplier 210 and the fractional-N generator 220, which are the fractional delay sync loop 500, through the delay loop 230.

도 7은 본 발명에 따른 ㎜-wave 대역용 주파수 합성기의 고주파 체배기를 개략적으로 나타낸 도면이다.7 is a diagram schematically showing a high-frequency multiplier of a frequency synthesizer for a mm-wave band according to the present invention.

본 발명에 따른 고주파 체배기(240)는 제2 고조파 발생기(710)와 제2 고조파 억제 버퍼(720)를 포함한다. 고주파 체배기(240)에 포함된 구성요소는 반드시 이에 한정되는 것은 아니다.The high frequency multiplier 240 according to the present invention includes a second harmonic generator 710 and a second harmonic suppression buffer 720 . Components included in the high frequency multiplier 240 are not necessarily limited thereto.

상기 제2 고조파 발생기(710)는 제2 체배 주파수의 고조파 성분을 기반으로 기-설정된 배수(γ 배)만큼 주파수를 체배한 상기 제3 체배 주파수를 출력한다.The second harmonic generator 710 outputs the third multiplication frequency obtained by multiplying the frequency by a predetermined multiple (γ times) based on the harmonic component of the second multiplication frequency.

부연하면, 상기 제2 고조파 발생기(710)는 제2 체배 주파수(예컨대, 2.4 ~ 3 ㎓)를 입력받고, 기-설정된 배수(예컨대, 10 배)만큼 증폭한 제3 체배 주파수(예컨대, 24 ~ 30 ㎓)를 출력한다.In other words, the second harmonic generator 710 receives the second multiplication frequency (eg, 2.4 to 3 GHz) and amplifies the third multiplication frequency (eg, 24 to 10 times) by a predetermined multiple (eg, 10 times). 30 GHz) output.

상기 제2 고조파 발생기(710)는 체배할 배수에 따라 주파수를 선택할 수 있도록 하는 캐패시터 뱅크가 존재하며, 캐패시터 뱅크를 제어하여 캐패시터 값의 변화에 따라 공진 주파수를 설정할 수 있다.The second harmonic generator 710 has a capacitor bank for selecting a frequency according to a multiple to be multiplied, and controls the capacitor bank to set a resonant frequency according to a change in a capacitor value.

상기 제2 고조파 발생기(710)는 구형파로 입력된 입력 주파수에 FFT를 수행하여 발생한 홀수차 고조파 중 온/오프(on/off) 주기를 변화시켜 원하는 체배 배수를 생성한다.The second harmonic generator 710 generates a desired multiplication factor by changing an on/off cycle of odd-order harmonics generated by performing FFT on an input frequency input as a square wave.

상기 제2 고조파 발생기(710)는 고주파 체배기(240)의 체배에 따라 주파수 선택을 할 수 있는 캐패시터 뱅크가 존재한다. 제2 고조파 발생기(710)는 캐패시터 뱅크를 제어하여 캐패시터 값을 변화시킨다.The second harmonic generator 710 has a capacitor bank capable of selecting a frequency according to the multiplication of the high frequency multiplier 240 . The second harmonic generator 710 changes the capacitor value by controlling the capacitor bank.

상기 제2 고조파 발생기(710)는 지연 루프기(230)로부터 입력받은 임의의 주파수(1 ~ 3㎓)에 포함된 고조파 성분들 중 특정 고조파를 선택하여 기-설정된 배수로 체배된 제3 체배 주파수를 출력한다. 제2 고조파 발생기(710)는 저주파 대역의 주파수를 밀리미터파 대역의 주파수로 출력한다.The second harmonic generator 710 selects a specific harmonic among harmonic components included in an arbitrary frequency (1 to 3 GHz) input from the delay loop machine 230 and generates a third multiplied frequency multiplied by a preset multiple. print out The second harmonic generator 710 outputs the frequency of the low frequency band as the frequency of the millimeter wave band.

일반적인 위상동기루프(PLL)는 주파수 분할의 N 제곱(N2)으로 노이즈가 증가하는 반면, 본 발명에 따른 제2 고조파 발생기(710)는 노이즈가 체배되는 배수만큼만 증가(20log(체배수))한다.In a general phase-locked loop (PLL), the noise increases by N square (N 2 ) of frequency division, whereas in the second harmonic generator 710 according to the present invention, the noise increases only by a multiplied multiple (20 log (multiple) )do.

상기 제2 고조파 발생기(710)는 고조파 성분을 기반으로 원하는 배수만큼 주파수를 체배한다. 제2 고조파 발생기(710)는 입력 신호의 크기가 구형파로 입력되면, 입력 신호에 FFT를 수행하여 1차, 3차, 5차 등의 홀수차 고조파가 발생한다. 제2 고조파 발생기(710)는 1차, 3차, 5차 등의 홀수차 고조파 중 온/오프(on/off) 주기를 변화하여 원하는 체배 배수를 생성한다.The second harmonic generator 710 multiplies the frequency by a desired multiple based on the harmonic component. When the magnitude of the input signal is input as a square wave, the second harmonic generator 710 performs FFT on the input signal to generate odd-order harmonics such as the 1st, 3rd, and 5th order. The second harmonic generator 710 generates a desired multiplication factor by changing an on/off cycle among odd-order harmonics such as the 1st, 3rd, and 5th order.

상기 제2 고조파 억제 버퍼(720)는 제3 체배 주파수와 인접한 높은 고조파 성분을 억제시킨다. 부연하면, 상기 제2 고조파 억제 버퍼(720)는 제2 고조파 발생기(710)로부터 입력받은 제3 체배 주파수와 인접한 높은 고조파 성분(도 8 참조)을 억제시킨다.The second harmonic suppression buffer 720 suppresses high harmonic components adjacent to the third multiplication frequency. In other words, the second harmonic suppression buffer 720 suppresses a high harmonic component adjacent to the third multiplication frequency input from the second harmonic generator 710 (see FIG. 8).

상기 제3 체배 주파수와 인접한 고조파 성분의 높은 출력 파워는 통신 시스템의 인접 채널의 주파수로 통신에서 송수신시에 간섭을 발생시키며, 이는 노이즈로 발생된다. 따라서 제3 체배 주파수와 인접한 높은 고조파 성분을 필터링하여 제거해야 한다. 고조파 발생기는 비선형 특성을 갖는 능동 소자를 사용하기 때문에 비선형성을 제거할 수 없어 제2 고조파 억제 버퍼(720)로 제2 체배 주파수와 인접한 높은 고조파 성분을 억제시킨다.The high output power of the harmonic component adjacent to the third multiplication frequency causes interference during transmission and reception in communication with the frequency of an adjacent channel of the communication system, which is generated as noise. Therefore, high harmonic components adjacent to the third multiplication frequency need to be filtered and removed. Since the harmonic generator uses an active element having a nonlinear characteristic, the nonlinearity cannot be removed, and thus high harmonic components adjacent to the second multiplication frequency are suppressed by the second harmonic suppression buffer 720 .

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely an example of the technical idea of the present invention, and various modifications and variations can be made to those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the present invention is not intended to limit the technical idea of the present invention, but to explain, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed according to the claims below, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

200: 주파수 합성기 210: 저주파 체배기
220: 분수형-N 발생기 230: 지연 루프기
240: 고주파 체배기 250: 전송기
310: 제1 고조파 발생기 320: 제1 고조파 억제 버퍼
410: 주파수 분할기 420: △Σ 변조기
500: 분수형 지연동기루프 610: 위상 검출기
620: 전하 펌프 630: 루프 필터
640: 지연셀 650: 에지 결합기
710: 제2 고조파 발생기 720: 제2 고조파 억제 버퍼200: frequency synthesizer 210: low frequency multiplier
220 Fractional-N Generator 230 Delay Looper
240: high-frequency multiplier 250: transmitter
310: first harmonic generator 320: first harmonic suppression buffer
410: frequency divider 420: ΔΣ modulator
500: fractional delay sync loop 610: phase detector
620: charge pump 630: loop filter
640: delay cell 650: edge combiner
710: second harmonic generator 720: second harmonic suppression buffer

Claims (6)

기준 클럭(CLK)으로 입력되는 입력 주파수를 제1 체배 주파수로 증폭하고 임의의 배수로 분할변조한 후 제2 체배 주파수로 증폭하는 분수형 지연 동기루프;
상기 제2 체배 주파수를 기-설정된 배수만큼 주파수를 증폭한 제3 체배 주파수를 출력하는 고주파 체배기; 및
상기 제3 체배 주파수를 기지국 또는 중계기로 전송하는 전송기;
를 포함하는 것을 특징으로 하는 ㎜-wave 대역용 주파수 합성기.a fractional delay synchronization loop that amplifies the input frequency input as the reference clock (CLK) to a first multiplication frequency, divides and modulates the input frequency by an arbitrary multiple, and then amplifies it to a second multiplication frequency;
a high frequency multiplier outputting a third multiplication frequency obtained by amplifying the frequency of the second multiplication frequency by a predetermined multiple; and
a transmitter for transmitting the third multiplication frequency to a base station or repeater;
A frequency synthesizer for the mm-wave band, characterized in that it comprises a. 제1항에 있어서,
상기 분수형 지연 동기루프는
기준 클럭으로 입력되는 입력 주파수를 기-설정된 배수만큼 증폭한 제1 체배 주파수를 출력하는 저주파 체배기;
상기 제1 체배 주파수를 기-설정된 배수로 분할한 후 변조한 변조 분할 주파수를 출력하는 분수형-N 발생기;
상기 변조 분할 주파수를 기-설정된 배수만큼 주파수를 증폭한 제2 체배 주파수를 출력하는 지연 루프기;
를 포함하는 것을 특징으로 하는 ㎜-wave 대역용 주파수 합성기.According to claim 1,
The fractional delay sync loop is
a low frequency multiplier outputting a first multiplication frequency obtained by amplifying an input frequency input as a reference clock by a predetermined multiple;
a fractional-N generator dividing the first multiplication frequency by a preset multiple and then outputting a modulated modulation division frequency;
a delay loop unit outputting a second multiplication frequency obtained by amplifying a frequency of the modulation division frequency by a predetermined multiple;
A frequency synthesizer for the mm-wave band, characterized in that it comprises a. 제2항에 있어서,
상기 저주파 체배기는
상기 입력 주파수의 고조파 성분을 기반으로 기-설정된 배수만큼 주파수를 체배한 상기 제1 체배 주파수를 출력하는 제1 고조파 발생기; 및
상기 제1 체배 주파수와 인접한 높은 고조파 성분을 억제시키는 제1 고조파 억제 버퍼;
를 포함하는 것을 특징으로 하는 ㎜-wave 대역용 주파수 합성기.According to claim 2,
The low frequency multiplier
a first harmonic generator outputting the first multiplied frequency obtained by multiplying a frequency by a predetermined multiple based on a harmonic component of the input frequency; and
a first harmonic suppression buffer suppressing high harmonic components adjacent to the first multiplication frequency;
A frequency synthesizer for the mm-wave band, characterized in that it comprises a. 제2항에 있어서,
상기 분수형-N 발생기는,
상기 제1 체배 주파수를 기-설정된 배수로 주파수를 나눈 분할 주파수를 출력하는 주파수 분할기; 및
△Σ를 이용하여 상기 분할 주파수를 소수점 단위로 나눈 상기 변조 분할 주파수를 출력하는 △Σ 변조기;
를 포함하는 것을 특징으로 하는 ㎜-wave 대역용 주파수 합성기.According to claim 2,
The fractional-N generator,
a frequency divider that outputs a divided frequency obtained by dividing the frequency of the first multiplication frequency by a preset multiple; and
a ΔΣ modulator for outputting the modulation division frequency obtained by dividing the division frequency by a decimal point unit using ΔΣ;
A frequency synthesizer for the mm-wave band, characterized in that it comprises a. 제2항에 있어서,
상기 지연 루프기는
상기 소수점 단위로 나눈 상기 변조 분할 주파수의 상기 소수점까지 체배를 수행하여 제2 체배 주파수를 출력하는 것을 특징으로 하는 ㎜-wave 대역용 주파수 합성기.According to claim 2,
The delay loop
The frequency synthesizer for the mm-wave band, characterized in that performing multiplication to the decimal point of the modulation division frequency divided by the decimal point unit to output a second multiplication frequency. 제1항에 있어서,
상기 고주파 체배기는
상기 제2 체배 주파수의 고조파 성분을 기반으로 기-설정된 배수만큼 주파수를 체배한 상기 제3 체배 주파수를 출력하는 제2 고조파 발생기; 및
상기 제3 체배 주파수와 인접한 높은 고조파 성분을 억제시키는 제2 고조파 억제 버퍼;
를 포함하는 것을 특징으로 하는 ㎜-wave 대역용 주파수 합성기.According to claim 1,
The high-frequency multiplier
a second harmonic generator outputting the third multiplication frequency by multiplying the frequency by a predetermined multiple based on the harmonic components of the second multiplication frequency; and
a second harmonic suppression buffer suppressing high harmonic components adjacent to the third multiplication frequency;
A frequency synthesizer for the mm-wave band, characterized in that it comprises a.
KR1020210101232A 2021-08-02 2021-08-02 Frequency Synthesizer for ㎜-wave band KR20230019571A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210101232A KR20230019571A (en) 2021-08-02 2021-08-02 Frequency Synthesizer for ㎜-wave band

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210101232A KR20230019571A (en) 2021-08-02 2021-08-02 Frequency Synthesizer for ㎜-wave band

Publications (1)

Publication Number Publication Date
KR20230019571A true KR20230019571A (en) 2023-02-09

Family

ID=85224809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210101232A KR20230019571A (en) 2021-08-02 2021-08-02 Frequency Synthesizer for ㎜-wave band

Country Status (1)

Country Link
KR (1) KR20230019571A (en)

Similar Documents

Publication Publication Date Title
US7508278B2 (en) Asymmetry triangular frequency modulation profiles for spread spectrum clock generations
KR101217345B1 (en) Method and apparatus for reconfigurable frequency generation
US9280928B2 (en) Apparatus and method for driving LED display
JPH06334559A (en) Digital radio telephone set
US9148323B2 (en) Transmitter
KR100777460B1 (en) Polar transmitter speed up modulation using multi-phase generator
TWI678888B (en) Frequency synthesizer and frequency synthesizing method thereof
US7295824B2 (en) Frequency multiplier pre-stage for fractional-N phase-locked loops
US8253502B2 (en) Spread spectrum clock generator and semiconductor device
US20200112314A1 (en) Phase-continuous reference clock frequency shift for digital phase locked loop
US20070298732A1 (en) Polar transmitter using binary phase shift key (BPSK) modulation method
US11095293B1 (en) Low-power fractional analog PLL without feedback divider
KR20230019571A (en) Frequency Synthesizer for ㎜-wave band
CN1909373B (en) Method and circuit for developing spread-spectrum or overfrequency clock
CN111490782B (en) Up-converter of direct up-conversion transmitter and up-conversion method
CN102497208A (en) Broadband X-band direct frequency synthesizer and signal generation method
JP2924525B2 (en) Wireless transmission device
JP2919328B2 (en) Modulation circuit
JP6204218B2 (en) Signal generation circuit
US20110316591A1 (en) Spread Spectrum Clock System and Spread Spectrum Clock Generator
CN117930143B (en) OFDM-LFM signal generating circuit based on phase-locked loop
US6897687B2 (en) Method and apparatus for reconfigurable frequency generation
Geng et al. The Design of a 28GHz Mixer-Embedded Frequency Shifting PLL in 65nm CMOS with Low In-Band Phase Noise
JP2000148281A (en) Clock selecting circuit
LESAGE et al. Wideband and low phase noise up-converted direct frequency synthesis using high frequency DAC and oscillator

Legal Events

Date Code Title Description
E601 Decision to refuse application