KR20230018278A - Plasma processing apparatus and fine rf impedance control circuit used therein - Google Patents
Plasma processing apparatus and fine rf impedance control circuit used therein Download PDFInfo
- Publication number
- KR20230018278A KR20230018278A KR1020210126055A KR20210126055A KR20230018278A KR 20230018278 A KR20230018278 A KR 20230018278A KR 1020210126055 A KR1020210126055 A KR 1020210126055A KR 20210126055 A KR20210126055 A KR 20210126055A KR 20230018278 A KR20230018278 A KR 20230018278A
- Authority
- KR
- South Korea
- Prior art keywords
- control circuit
- fine control
- power
- plasma processing
- impedance
- Prior art date
Links
- 230000005669 field effect Effects 0.000 claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 16
- 210000002381 plasma Anatomy 0.000 description 58
- 238000010586 diagram Methods 0.000 description 18
- 235000012431 wafers Nutrition 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32174—Circuits specially adapted for controlling the RF discharge
- H01J37/32183—Matching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
- H03H7/383—Impedance-matching networks comprising distributed impedance elements together with lumped impedance elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/332—Coating
- H01J2237/3321—CVD [Chemical Vapor Deposition]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Plasma Technology (AREA)
Abstract
Description
아래의 실시예들은 플라즈마를 생성하는 RF 전력의 임피던스를 제어하는 미세 제어 회로 및 이를 포함하는 플라즈마 처리 장치에 관한 것이다.Embodiments below relate to a fine control circuit for controlling the impedance of RF power generating plasma and a plasma processing apparatus including the same.
사물인터넷과 빅데이터 시장 성장 등으로 지속적으로 반도체 수요 및 고사양의 고집적화된 반도체 제품의 요구가 급증하고 있다.Due to the growth of the IoT and big data markets, demand for semiconductors and high-end, highly integrated semiconductor products are continuously increasing.
일반적으로 반도체는 여러 단계의 공정을 수행하며 완성되는데, 특히 플라즈마 챔버 내에 인가되는 RF 전력에 의해 플라즈마가 생성 및 발생되고 이를 이용하는 플라즈마 공정이 필수적으로 포함된다. 이에, 플라즈마 공정으로 인한 플라즈마 상태에서 증착 공정 및 원하는 형태의 패턴이 형성되는 에칭 공정이 수행될 수 있다.In general, semiconductors are completed by performing several steps. In particular, plasma is generated and generated by RF power applied to a plasma chamber, and a plasma process using the same is essentially included. Accordingly, a deposition process and an etching process in which a pattern of a desired shape is formed may be performed in a plasma state due to the plasma process.
이와 같은 반도체 공정을 통해 제조되는 반도체의 양품율을 향상시키기 위해서는, 플라즈마 처리에서 RF 전력의 임피던스를 균일하게 유지해야 한다.In order to improve the yield of semiconductors manufactured through such a semiconductor process, it is necessary to maintain a uniform impedance of RF power in plasma processing.
이에, 아래의 실시예들은 플라즈마 처리에서 RF 전력의 임피던스를 제어하는 기술을 제안한다.Accordingly, the following embodiments propose a technique for controlling the impedance of RF power in plasma processing.
일 실시예들은 적어도 하나의 핀 다이오드, 적어도 하나의 BJT(Bipolar Junction Transistor) 또는 적어도 하나의 FET(Field Effect Transistor) 중 어느 하나를 포함함으로써 RF 전력에 대한 임피던스를 제어하는 미세 제어 회로 및 이를 포함하는 플라즈마 처리 장치를 제안한다.One embodiment includes at least one pin diode, at least one Bipolar Junction Transistor (BJT), or at least one Field Effect Transistor (FET), thereby controlling an impedance to RF power, and a fine control circuit including the same. A plasma processing device is proposed.
보다 상세하게, 일 실시예들은 적어도 하나의 핀 다이오드, 적어도 하나의 BJT 또는 적어도 하나의 FET 중 어느 하나를 감쇠기(Attenuator)로 사용하여 적어도 하나의 핀 다이오드, 적어도 하나의 BJT 또는 적어도 하나의 FET 중 어느 하나의 미세 가변 저항으로 RF 전력에 대한 임피던스를 미세 제어하는 미세 제어 회로 및 이를 포함하는 플라즈마 처리 장치를 제안한다.More specifically, in some embodiments, at least one pin diode, at least one BJT, or at least one FET is used as an attenuator, and at least one pin diode, at least one BJT, or at least one FET is used. A fine control circuit that finely controls the impedance of RF power with any one fine variable resistor and a plasma processing apparatus including the same are proposed.
다만, 본 발명이 해결하고자 하는 기술적 과제들은 상기 과제로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.However, the technical problems to be solved by the present invention are not limited to the above problems, and can be variously expanded without departing from the technical spirit and scope of the present invention.
일 실시예에 따르면, 플라즈마 처리를 실시하는 플라즈마 처리 장치는, 챔버; 상기 챔버 내에 서로 대향하며 배치된 상부 전극과 하부 전극; 상기 상부 전극과 상기 하부 전극에 RF 전력을 공급하는 RF 전원-상기 RF 전원은 상기 RF 전력을 공급하여 상기 상부 전극과 상기 하부 전극 사이에 처리 가스를 기반으로 플라즈마를 생성함-; 및 상기 RF 전력에 대한 임피던스를 제어하는 미세 제어 회로를 포함하고, 상기 미세 제어 회로는, 적어도 하나의 핀 다이오드, 적어도 하나의 BJT(Bipolar Junction Transistor) 또는 적어도 하나의 FET(Field Effect Transistor) 중 어느 하나를 포함하는 것을 특징으로 할 수 있다.According to one embodiment, a plasma processing apparatus for performing plasma processing includes a chamber; an upper electrode and a lower electrode disposed facing each other in the chamber; an RF power source supplying RF power to the upper electrode and the lower electrode, wherein the RF power source supplies the RF power to generate plasma between the upper electrode and the lower electrode based on a processing gas; and a fine control circuit for controlling an impedance of the RF power, wherein the fine control circuit includes at least one pin diode, at least one bipolar junction transistor (BJT), or at least one field effect transistor (FET). It may be characterized as including one.
일 측에 따르면, 상기 미세 제어 회로는, 상기 적어도 하나의 핀 다이오드, 상기 적어도 하나의 BJT 또는 상기 적어도 하나의 FET 중 어느 하나를 감쇠기(Attenuator)로 사용하여 상기 적어도 하나의 핀 다이오드, 상기 적어도 하나의 BJT 또는 상기 적어도 하나의 FET 중 어느 하나의 미세 가변 저항으로 상기 RF 전력에 대한 임피던스를 미세 제어하는 것을 특징으로 할 수 있다.According to one side, the microcontroller circuit may use any one of the at least one pin diode, the at least one BJT, or the at least one FET as an attenuator, and the at least one pin diode, the at least one It may be characterized in that the impedance for the RF power is finely controlled by a fine variable resistor of any one of the BJT or the at least one FET.
다른 일 측에 따르면, 상기 미세 제어 회로는, 상기 적어도 하나의 핀 다이오드, 상기 적어도 하나의 BJT 또는 상기 적어도 하나의 FET 중 어느 하나의 미세 가변 저항으로 상기 RF 전력에 대한 임피던스를 직렬로 구성하는 경우 수백 W 내지 수 mW 단위로 미세 제어하고, 병렬로 구성하는 경우 수백 MW 내지 수백 W 단위로 미세 제어하는 것을 특징으로 할 수 있다.According to another aspect, when the fine control circuit configures the impedance for the RF power in series with a fine variable resistor of any one of the at least one pin diode, the at least one BJT, and the at least one FET It may be characterized in that it is finely controlled in units of hundreds of W to several mW, and finely controlled in units of hundreds of MW to several hundred W when configured in parallel.
또 다른 일 측에 따르면, 상기 미세 제어 회로는, 진공 가변 커패시터(VVC); 적어도 하나의 인덕터; 적어도 하나의 커패시터; 및 상기 진공 가변 커패시터, 상기 적어도 하나의 인덕터 및 상기 적어도 하나의 커패시터와 직렬 또는 병렬로 연결되는, 상기 적어도 하나의 핀 다이오드, 상기 적어도 하나의 BJT 또는 상기 적어도 하나의 FET 중 어느 하나를 포함하는 것을 특징으로 할 수 있다.According to another aspect, the fine control circuit may include a vacuum variable capacitor (VVC); at least one inductor; at least one capacitor; and the at least one pin diode, the at least one BJT, or the at least one FET connected in series or parallel with the vacuum variable capacitor, the at least one inductor, and the at least one capacitor. can be characterized.
또 다른 일 측에 따르면, 상기 미세 제어 회로는, 상기 플라즈마 처리 장치에서 상기 RF 전력의 입력단과 출력단 사이에 배치되는 것을 특징으로 할 수 있다.According to another aspect, the fine control circuit may be disposed between an input terminal and an output terminal of the RF power in the plasma processing apparatus.
일 실시예에 따르면, RF 전력에 의해 생성된 플라즈마로 플라즈마 처리를 실시하는 플라즈마 처리 장치에서 사용되는 미세 제어 회로는, 상기 RF 전력에 대한 임피던스를 제어하기 위한 적어도 하나의 핀 다이오드, 적어도 하나의 BJT(Bipolar Junction Transistor) 또는 적어도 하나의 FET(Field Effect Transistor) 중 어느 하나를 포함 할 수 있다.According to an embodiment, a fine control circuit used in a plasma processing apparatus that performs plasma processing with plasma generated by RF power includes at least one pin diode for controlling impedance to the RF power, and at least one BJT. (Bipolar Junction Transistor) or at least one Field Effect Transistor (FET).
일 측에 따르면, 상기 미세 제어 회로는, 상기 적어도 하나의 핀 다이오드, 상기 적어도 하나의 BJT 또는 상기 적어도 하나의 FET 중 어느 하나를 감쇠기(Attenuator)로 사용하여 상기 적어도 하나의 핀 다이오드, 상기 적어도 하나의 BJT 또는 상기 적어도 하나의 FET 중 어느 하나의 미세 가변 저항으로 상기 RF 전력에 대한 임피던스를 미세 제어하는 것을 특징으로 할 수 있다.According to one side, the microcontroller circuit may use any one of the at least one pin diode, the at least one BJT, or the at least one FET as an attenuator, and the at least one pin diode, the at least one It may be characterized in that the impedance for the RF power is finely controlled by a fine variable resistor of any one of the BJT or the at least one FET.
다른 일 측에 따르면, 상기 미세 제어 회로는, 상기 적어도 하나의 핀 다이오드, 상기 적어도 하나의 BJT 또는 상기 적어도 하나의 FET 중 어느 하나의 미세 가변 저항으로 상기 RF 전력에 대한 임피던스를 직렬로 구성하는 경우 수백 W 내지 수 mW 단위로 미세 제어하고, 병렬로 구성하는 경우 수백 MW 내지 수백 W 단위로 미세 제어하는 것을 특징으로 할 수 있다.According to another aspect, when the fine control circuit configures the impedance for the RF power in series with a fine variable resistor of any one of the at least one pin diode, the at least one BJT, and the at least one FET It may be characterized in that it is finely controlled in units of hundreds of W to several mW, and finely controlled in units of hundreds of MW to several hundred W when configured in parallel.
또 다른 일 측에 따르면, 상기 미세 제어 회로는, 진공 가변 커패시터(VVC); 적어도 하나의 인덕터; 적어도 하나의 커패시터; 및 상기 진공 가변 커패시터, 상기 적어도 하나의 인덕터 및 상기 적어도 하나의 커패시터와 직렬 또는 병렬로 연결되는, 상기 적어도 하나의 핀 다이오드, 상기 적어도 하나의 BJT 또는 상기 적어도 하나의 FET 중 어느 하나를 포함하는 것을 특징으로 할 수 있다.According to another aspect, the fine control circuit may include a vacuum variable capacitor (VVC); at least one inductor; at least one capacitor; and the at least one pin diode, the at least one BJT, or the at least one FET connected in series or parallel with the vacuum variable capacitor, the at least one inductor, and the at least one capacitor. can be characterized.
또 다른 일 측에 따르면, 상기 미세 제어 회로는, 상기 플라즈마 처리 장치에서 상기 RF 전력의 입력단과 출력단 사이에 배치되는 것을 특징으로 하는 것을 특징으로 할 수 있다.According to another aspect, the fine control circuit may be disposed between an input terminal and an output terminal of the RF power in the plasma processing apparatus.
일 실시예들은 적어도 하나의 핀 다이오드, 적어도 하나의 BJT(Bipolar Junction Transistor) 또는 적어도 하나의 FET(Field Effect Transistor) 중 어느 하나를 포함함으로써 RF 전력에 대한 임피던스를 제어하는 미세 제어 회로 및 이를 포함하는 플라즈마 처리 장치를 제안할 수 있다.One embodiment includes at least one pin diode, at least one Bipolar Junction Transistor (BJT), or at least one Field Effect Transistor (FET), thereby controlling an impedance to RF power, and a fine control circuit including the same. A plasma processing device can be proposed.
보다 상세하게, 일 실시예들은 적어도 하나의 핀 다이오드, 적어도 하나의 BJT 또는 적어도 하나의 FET 중 어느 하나를 감쇠기(Attenuator)로 사용하여 적어도 하나의 핀 다이오드, 적어도 하나의 BJT 또는 적어도 하나의 FET 중 어느 하나의 미세 가변 저항으로 RF 전력에 대한 임피던스를 미세 제어하는 미세 제어 회로 및 이를 포함하는 플라즈마 처리 장치를 제안할 수 있다.More specifically, in some embodiments, at least one pin diode, at least one BJT, or at least one FET is used as an attenuator, and at least one pin diode, at least one BJT, or at least one FET is used. A fine control circuit that finely controls the impedance of RF power with any one fine variable resistor and a plasma processing apparatus including the same can be proposed.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.However, the effects of the present invention are not limited to the above effects, and can be variously extended without departing from the technical spirit and scope of the present invention.
도 1은 일 실시예에 따른 플라즈마 처리 장치를 나타낸 도면이다.
도 2는 일 실시예에 따른 미세 제어 회로를 나타낸 도면이다.
도 3 내지 6b는 도 2에 도시된 미세 제어 회로의 다른 구현 예시들을 나타낸 도면이다.
도 7은 다른 실시예에 따른 플라즈마 처리 장치를 나타낸 도면이다.
도 8은 다른 실시예에 따른 미세 제어 회로를 나타낸 도면이다.
도 9는 또 다른 실시예에 따른 미세 제어 회로를 나타낸 도면이다.
도 10은 일 실시예에 따른 플라즈마 처리 장치의 등가회로를 나타낸 도면이다.
도 11은 일 실시예에 따른 플라즈마 처리 장치의 웨이퍼 하부에 인가되는 전압이 일정한 조건에서 TMS의 커패시턴스 변화로 인한 전류 변화를 나타낸 도면이다.
도 12는 일 실시예에 따른 플라즈마 처리 장치의 웨이퍼 하부에 인가되는 전압이 일정한 조건에서 TMS의 커패시턴스와 저항 변화로 인한 전류 변화를 나타낸 도면이다.1 is a diagram illustrating a plasma processing apparatus according to an exemplary embodiment.
2 is a diagram illustrating a fine control circuit according to an exemplary embodiment.
3 to 6B are diagrams illustrating other implementation examples of the fine control circuit shown in FIG. 2 .
7 is a diagram illustrating a plasma processing apparatus according to another embodiment.
8 is a diagram illustrating a fine control circuit according to another embodiment.
9 is a diagram illustrating a fine control circuit according to another embodiment.
10 is a diagram illustrating an equivalent circuit of a plasma processing apparatus according to an exemplary embodiment.
11 is a diagram illustrating a current change due to a change in capacitance of a TMS under a condition in which a voltage applied to a lower portion of a wafer of a plasma processing apparatus according to an exemplary embodiment is constant.
12 is a diagram illustrating a current change due to a change in capacitance and resistance of a TMS under a condition in which a voltage applied to a lower portion of a wafer of a plasma processing apparatus according to an exemplary embodiment is constant.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명에 대한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. Since the description of the present invention is only an embodiment for structural or functional description, the scope of the present invention should not be construed as being limited by the embodiments described in the text.
즉, 본 발명은 다양한 변경이 가능하고, 여러 가지 상이한 형태로 구현될 수 있으므로 여기에서 설명하는 실시예에 한정되지 않기 때문에 본 발명에 따른 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.That is, since the present invention is not limited to the embodiments described herein since various changes are possible and can be implemented in various different forms, the scope of rights according to the present invention includes equivalents capable of realizing the technical idea. It should be understood.
한편, 본 발명에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.On the other hand, the meaning of terms described in the present invention should be understood as follows.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.Terms such as "first" and "second" are used to distinguish one component from another, and the scope of rights should not be limited by these terms. For example, a first element may be termed a second element, and similarly, a second element may be termed a first element.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.It should be understood that when an element is referred to as “connected” to another element, it may be directly connected to the other element, but other elements may exist in the middle. On the other hand, when an element is referred to as being “directly connected” to another element, it should be understood that no intervening elements exist. Meanwhile, other expressions describing the relationship between components, such as “between” and “immediately between” or “adjacent to” and “directly adjacent to” should be interpreted similarly.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Expressions in the singular number should be understood to include plural expressions unless the context clearly dictates otherwise, and terms such as “comprise” or “have” refer to an embodied feature, number, step, operation, component, part, or these. It should be understood that it is intended to indicate that a combination exists, and does not preclude the possibility of the presence or addition of one or more other features, numbers, steps, operations, components, parts, or combinations thereof.
각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.In each step, the identification code (eg, a, b, c, etc.) is used for convenience of explanation, and the identification code does not describe the order of each step, and each step clearly follows a specific order in context. Unless otherwise specified, it may occur in a different order than specified. That is, each step may occur in the same order as specified, may be performed substantially simultaneously, or may be performed in the reverse order.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.All terms used herein have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs, unless defined otherwise. Terms defined in commonly used dictionaries should be interpreted as consistent with meanings in the context of related art, and cannot be interpreted as having ideal or excessively formal meanings unless explicitly defined in the present invention.
도면들은 개략적이고 축적에 맞게 도시되지 않았다는 것을 일러둔다. 도면에 있는 부분들의 상대적인 치수 및 비율은 도면에서의 명확성 및 편의를 위해 그 크기에 있어 과장되거나 감소되어 도시되었으며 임의의 치수는 단지 예시적인 것이지 한정적인 것은 아니다. 그리고 둘 이상의 도면에 나타나는 동일한 구조물, 요소 또는 부품에는 동일한 참조 부호가 유사한 특징을 나타내기 위해 사용된다.It is advised that the drawings are schematic and not drawn to scale. Relative dimensions and proportions of parts in the drawings are shown exaggerated or reduced in size for clarity and convenience in the drawings, and any dimensions are illustrative only and not limiting. And like structures, elements or parts appearing in two or more drawings, like reference numerals are used to indicate like features.
본 발명에 따른 실시예는 본 발명의 이상적인 실시예를 구체적으로 나타낸다. 그 결과, 도해의 다양한 변형이 예상된다. 따라서 실시예는 도시한 영역의 특정 형태에 국한되지 않으며, 예를 들면 제조에 의한 형태의 변형도 포함한다.Examples according to the present invention specifically represent ideal embodiments of the present invention. As a result, various variations of the diagram are expected. Therefore, the embodiment is not limited to the specific shape of the illustrated area, and includes, for example, modification of the shape by manufacturing.
이하, 첨부된 도면들을 참조하여 RF 전력의 임피던스를 제어하는 미세 제어 회로 및 이를 포함하는 플라즈마 처리 장치가 설명된다.Hereinafter, a fine control circuit for controlling the impedance of RF power and a plasma processing apparatus including the same will be described with reference to the accompanying drawings.
도 1은 일 실시예에 따른 플라즈마 처리 장치를 나타낸 도면이고, 도 2는 일 실시예에 따른 미세 제어 회로를 나타낸 도면이며, 도 3 내지 6b는 도 2에 도시된 미세 제어 회로의 다른 구현 예시들을 나타낸 도면이고, 도 7은 다른 실시예에 따른 플라즈마 처리 장치를 나타낸 도면이다.1 is a diagram showing a plasma processing apparatus according to an embodiment, FIG. 2 is a diagram showing a fine control circuit according to an embodiment, and FIGS. 3 to 6B show other implementation examples of the fine control circuit shown in FIG. 2 . FIG. 7 is a diagram illustrating a plasma processing apparatus according to another embodiment.
도 1을 참조하면, 플라즈마 처리 장치(100)는 챔버(110), 상부 전극(120)과 하부 전극(130), RF 전원(140) 및 미세 제어 회로(150)를 포함할 수 있다.Referring to FIG. 1 , the
챔버(110)는, 반도체 웨이퍼의 증착 및 에칭 공정이 수행되는 공간으로서, 플라즈마 처리가 실시되는 공간을 의미한다. 이에, 챔버(110)는 플라즈마(111)를 생성하기 위한 처리 가스를 주입하는 가스 공급부(미도시)와 연결될 수 있으며, 처리 가스를 기반으로 플라즈마(111)를 생성하기 위해 밀폐된 구조를 가질 수 있다.The
상부 전극(120)과 하부 전극(130)은, 사이 공간에 플라즈마(111)를 생성시키도록 챔버(110) 내에서 대향하며 배치될 수 있다.The
RF 전원(140)은, 상부 전극(120)과 하부 전극(130)에 RF 전력을 공급하도록 상부 전극(120) 또는 하부 전극(130) 중 어느 하나와 연결될 수 있다. 따라서, RF 전원(140)은 RF 전력을 공급하여 상부 전극(120)과 하부 전극(130) 사이에 처리 가스를 기반으로 하는 플라즈마(111)를 생성 및 발생시킬 수 있다.The
이하에서 RF 전원(140)은, 상부 전극(120)과 연결된 채 상부 전극(120)에 RF 전력을 인가하는 것으로 설명되나, 이에 제한되거나 한정되지 않고 하부 전극(130)과 연결된 채 하부 전극(130)에 RF 전력을 인가할 수 있다.Hereinafter, the
또한, 도면에 도시되지는 않았으나, 플라즈마 처리 장치(100)는, 챔버(110) 내 공정 온도를 제어하기 위해 하부 전극(130)에 접촉한 채 열을 발생시키는 히터(미도시), 챔버(110) 내 배기와 챔버(110)의 진공 상태 설정을 위한 배기구(미도시), 챔버(110) 내 하부 전극(130) 상에 웨이퍼의 반입반출을 위한 게이트(미도시), 상부 전극(120)과 하부 전극(130) 사이에서 플라즈마(111)를 웨이퍼의 표면으로 모으기 위한 포커스 링(미도시), RF 전력 유출을 방지하기 위한 RF 필터(미도시) 등을 더 포함할 수 있다.In addition, although not shown in the drawings, the
미세 제어 회로(150)는, 플라즈마 처리 장치(100)에서 RF 전력의 입력단(RFINPUT)과 출력단(RFOUTPUT; RF 접지) 사이에 배치된 채, RF 전력에 대한 임피던스를 제어할 수 있다. 보다 상세하게, 미세 제어 회로(150)는 상부 전극(120)과 하부 전극(130)에 공급되는 RF 전력에 대한 임피던스가 기 설정된 값(예컨대 5-j10W))으로 유지되도록 조정 및 제어할 수 있다.The
예를 들어, 미세 제어 회로(150)는 도 1에 도시된 바와 같이 하부 전극(130)과 RF 접지 사이에 배치된 채, 상부 전극(120)으로부터 하부 전극(130)으로 전류가 흐르는 정방향과 반대되는 방향인 상부 임피던스를 설정함으로써 RF 전력에 대한 임피던스가 기 설정된 값(예컨대 5-j10W)으로 유지되도록 조정 및 제어할 수 있다. 이를 위해, 미세 제어 회로(150)는 상부 임피던스를 설정하기 위한 제어 전압(VCONTROL)을 인가하는 전원(미도시)을 더 포함할 수 있다. 그러나 이에 제한되거나 한정되지 않고, 미세 제어 회로(150)는 상부 임피던스를 설정하기 위한 제어 전압을 전술된 RF 전원(140)으로부터 공급받을 수도 있다.For example, the
미세 제어 회로(150)의 구조와 관련하여 도 2를 참조하면, 미세 제어 회로(150)는 적어도 하나의 핀 다이오드(151)를 포함함으로써 RF 전력에 대한 임피던스를 제어하는 것을 특징으로 한다. 보다 상세하게, 미세 제어 회로(150)는 적어도 하나의 핀 다이오드(151)를 감쇠기(Attenuator)로 사용하여 적어도 하나의 핀 다이오드(151)의 가변 저항으로 RF 전력에 대한 임피던스를 미세 제어할 수 있다. 일례로, 미세 제어 회로(150)는 적어도 하나의 핀 다이오드(151)에 흐르는 전류에 반비례하는 미세 가변 저항으로 상부 임피던스를 설정함으로써, RF 전력에 대한 임피던스(임피던스의 리얼 성분)를 미세 제어할 수 있다. 이에, 미세 제어 회로(150)는 적어도 하나의 핀 다이오드(151)의 미세 가변 저항으로 RF 전력에 대한 임피던스를 직렬로 구성하는 경우 수백 W 내지 수 mW 단위로 미세 제어하고, 병렬로 구성하는 경우 수백 MW 내지 수백 W 단위로 미세 제어할 수 있다.Referring to FIG. 2 in relation to the structure of the
이 때, 미세 제어 회로(150)는 적어도 하나의 핀 다이오드(151)에 더해, 진공 가변 커패시터(VVC)(152), 적어도 하나의 인덕터(153, 154), 적어도 하나의 커패시터(155, 156, 157)를 더 포함할 수 있다. 따라서, 적어도 하나의 핀 다이오드(151)는 도 2 내지 6b에 도시된 바와 같이 미세 제어 회로(150) 내에서 진공 가변 커패시터(152)와 연결되고, 자유롭게 개수 및 위치가 조절 가능한 적어도 하나의 인덕터(153, 154) 및 적어도 하나의 커패시터(155, 156, 157)와 연결될 수 있다.At this time, the
예를 들어, 적어도 하나의 핀 다이오드(151)는 한 개로 구현되어 진공 가변 커패시터(152), 적어도 하나의 인덕터(153, 154) 및 적어도 하나의 커패시터(155, 156, 157)와 직렬로 연결되거나, 복수 개로 구현됨으로써 진공 가변 커패시터(152), 적어도 하나의 인덕터(153, 154) 및 적어도 하나의 커패시터(155, 156, 157)와 병렬로 연결될 수 있다. 도 2 내지 6b에는 적어도 하나의 핀 다이오드(151)가 적어도 하나의 인덕터(153, 154) 및 적어도 하나의 커패시터(155, 156, 157)와 병렬로 연결되는 것만이 도시되었으나, 이에 제한되거나 한정되지 않고 진공 가변 커패시터(152)와도 병렬로 연결될 수 있다.For example, at least one
이상, 미세 제어 회로(150)가 하부 전극(130)과 RF 접지 사이에 배치된 채 상부 임피던스를 설정함으로써 RF 전력에 대한 임피던스가 기 설정된 값(예컨대 5-j10W)으로 유지되도록 조정 및 제어하는 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 도 7에 도시된 바와 같이 RF 전원(140)과 상부 전극(120) 사이에 배치된 채 하부 임피던스를 설정함으로써 RF 전력에 대한 임피던스가 기 설정된 값(예컨대 5-j10W)으로 유지되도록 조정 및 제어할 수도 있다.As described above, by setting the upper impedance while the
여기서, 미세 제어 회로(150)가 하부 임피던스를 설정하는 것 또는 상부 임피던스를 설정하는 것은, RF 전원(140)이 상부 전극(120) 및 하부 전극(130) 중 어느 전극과 연결되는지, 그리고 미세 제어 회로(150)의 배치 위치에 따라 결정될 수 있다. 즉, 미세 제어 회로(150)는, RF 전원(140)이 상부 전극(120) 및 하부 전극(130) 중 어느 하나의 전극과 연결됨에 따라 정의되는 정방향 및 역방향을 고려하여, 하부 임피던스를 제어하고자 하는 경우 RF 전원(140)과 연결된 어느 하나의 전극과 접속하도록 배치될 수 있고 상부 임피던스를 제어하고자 하는 경우 RF 전원(140)과 연결되지 않은 나머지 하나의 전극과 접속하도록 배치될 수 있다. 이 때, 미세 제어 회로(150)는, RF 전원(140)과 연결된 어느 하나의 전극과 접속하도록 배치되는 경우 어느 하나의 전극이 RF 전원(150)과 연결되는 패스와 다른 측면 패스를 통해 어느 하나의 전극과 연결될 수 있으며, RF 전원(140)과 연결되지 않은 나머지 하나의 전극과 접속하도록 배치되는 경우 나머지 하나의 전극이 RF 접지와 연결되는 패스와 다른 측면 패스를 통해 나머지 하나의 전극과 연결될 수 있다.Here, the setting of the lower impedance or the upper impedance by the
이처럼 미세 제어 회로(150)는, 기존의 Capacitive 또는 순수 Inductive 성분만을 제어하는 기술과 달리 Resistance 성분까지 미세 제어함으로써, 플라즈마 처리 장치(100)에서 측면과 하부에 걸리는 임피던스뿐만 아니라, 웨이퍼에 인가되는 미세 에너지 양까지 제어 가능할 수 있다.In this way, the
이상, 미세 제어 회로(150)가 적어도 하나의 핀 다이오드(151)를 포함함으로써 RF 전력에 대한 임피던스를 제어하는 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 적어도 하나의 핀 다이오드(151) 대신에 적어도 하나의 BJT(Bipolar Junction Transistor)를 사용하거나, 적어도 하나의 FET(Field Effect Transistor)를 사용할 수 있다. 이에 대한 상세한 설명은 아래의 도 8 내지 9를 참조하여 기재하기로 한다.In the above, the
도 8은 다른 실시예에 따른 미세 제어 회로를 나타낸 도면이고, 도 9는 또 다른 실시예에 따른 미세 제어 회로를 나타낸 도면이다.8 is a diagram showing a fine control circuit according to another embodiment, and FIG. 9 is a diagram showing a fine control circuit according to another embodiment.
도 8을 참조하면, 미세 제어 회로(150)는 적어도 하나의 BJT(Bipolar Junction Transistor)(160)를 포함함으로써 RF 전력에 대한 임피던스를 제어하는 것을 특징으로 한다. 보다 상세하게, 미세 제어 회로(150)는 적어도 하나의 BJT(160)를 감쇠기(Attenuator)로 사용하여 적어도 하나의 BJT(160)의 가변 저항으로 RF 전력에 대한 임피던스를 미세 제어할 수 있다. 일례로, 미세 제어 회로(150)는 적어도 하나의 BJT(160)의 베이스에 인가되는 제어 전압(VCONTROL)에 의해 컬렉터와 이미터 사이의 미세 가변 저항을 조절하여 상부 임피던스를 설정함으로써, RF 전력에 대한 임피던스(임피던스의 리얼 성분)를 미세 제어할 수 있다. 이에, 미세 제어 회로(150)는 적어도 하나의 BJT(160)의 미세 가변 저항으로 RF 전력에 대한 임피던스를 직렬로 구성하는 경우 수백 W 내지 수 mW 단위로 미세 제어하고, 병렬로 구성하는 경우 수백 MW 내지 수백 W 단위로 미세 제어할 수 있다.Referring to FIG. 8 , the
이 때, 미세 제어 회로(150)는 적어도 하나의 BJT(160)에 더해, 진공 가변 커패시터(VVC)(152), 적어도 하나의 인덕터(153), 적어도 하나의 커패시터(155)를 더 포함할 수 있다. 따라서, 적어도 하나의 BJT(160)는 도 8에 도시된 바와 같이 미세 제어 회로(150) 내에서 진공 가변 커패시터(152)와 연결되고, 자유롭게 개수 및 위치가 조절 가능한 적어도 하나의 인덕터(153) 및 적어도 하나의 커패시터(155)와 연결될 수 있다.At this time, the
예를 들어, 적어도 하나의 BJT(160)는 한 개로 구현되어 진공 가변 커패시터(152), 적어도 하나의 인덕터(153) 및 적어도 하나의 커패시터(155)와 직렬로 연결되거나, 복수 개로 구현됨으로써 진공 가변 커패시터(152), 적어도 하나의 인덕터(153) 및 적어도 하나의 커패시터(155)와 병렬로 연결될 수 있다. 도 8에는 적어도 하나의 BJT(160)가 적어도 하나의 인덕터(153) 및 적어도 하나의 커패시터(155)와 병렬로 연결되는 것만이 도시되었으나, 이에 제한되거나 한정되지 않고 진공 가변 커패시터(152)와도 병렬로 연결될 수 있다.For example, at least one
마찬가지로, 도 9를 참조하면, 미세 제어 회로(150)는 적어도 하나의 FET(Field Effect Transistor)(170)를 포함함으로써 RF 전력에 대한 임피던스를 제어하는 것을 특징으로 한다. 보다 상세하게, 미세 제어 회로(150)는 적어도 하나의 FET(170)를 감쇠기(Attenuator)로 사용하여 적어도 하나의 FET(170)의 가변 저항으로 RF 전력에 대한 임피던스를 미세 제어할 수 있다. 일례로, 미세 제어 회로(150)는 적어도 하나의 FET(170)의 게이트에 인가되는 제어 전압(VCONTROL)에 의해 드레인 및 소스 사이의 미세 가변 저항(채널 저항)을 조절하여 상부 임피던스를 설정함으로써, RF 전력에 대한 임피던스(임피던스의 리얼 성분)를 미세 제어할 수 있다. 이에, 미세 제어 회로(150)는 적어도 하나의 FET(170)의 미세 가변 저항으로 RF 전력에 대한 임피던스를 직렬로 구성하는 경우 수백 W 내지 수 mW 단위로 미세 제어하고, 병렬로 구성하는 경우 수백 MW 내지 수백 W 단위로 미세 제어할 수 있다.Similarly, referring to FIG. 9 , the
이 때, 미세 제어 회로(150)는 적어도 하나의 FET(170)에 더해, 진공 가변 커패시터(VVC)(152), 적어도 하나의 인덕터(153), 적어도 하나의 커패시터(155)를 더 포함할 수 있다. 따라서, 적어도 하나의 FET(170)는 도 9에 도시된 바와 같이 미세 제어 회로(150) 내에서 진공 가변 커패시터(152)와 연결되고, 자유롭게 개수 및 위치가 조절 가능한 적어도 하나의 인덕터(153) 및 적어도 하나의 커패시터(155)와 연결될 수 있다.At this time, the
예를 들어, 적어도 하나의 FET(170)는 한 개로 구현되어 진공 가변 커패시터(152), 적어도 하나의 인덕터(153) 및 적어도 하나의 커패시터(155)와 직렬로 연결되거나, 복수 개로 구현됨으로써 진공 가변 커패시터(152), 적어도 하나의 인덕터(153) 및 적어도 하나의 커패시터(155)와 병렬로 연결될 수 있다. 도 9에는 적어도 하나의 FET(170)가 적어도 하나의 인덕터(153) 및 적어도 하나의 커패시터(155)와 병렬로 연결되는 것만이 도시되었으나, 이에 제한되거나 한정되지 않고 진공 가변 커패시터(152)와도 병렬로 연결될 수 있다.For example, at least one
이상, 미세 제어 회로(150)가 하부 전극(130)과 RF 접지 사이에 배치된 채 상부 임피던스를 설정함으로써 RF 전력에 대한 임피던스가 기 설정된 값(예컨대 5-j10W)으로 유지되도록 조정 및 제어하는 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 도 7에 도시된 바와 같이 RF 전원(140)과 상부 전극(120) 사이에 배치된 채 하부 임피던스를 설정함으로써 RF 전력에 대한 임피던스가 기 설정된 값(예컨대 5-j10W)으로 유지되도록 조정 및 제어할 수도 있다.As described above, by setting the upper impedance while the
여기서, 미세 제어 회로(150)가 하부 임피던스를 설정하는 것 또는 상부 임피던스를 설정하는 것은, RF 전원(140)이 상부 전극(120) 및 하부 전극(130) 중 어느 전극과 연결되는지, 그리고 미세 제어 회로(150)의 배치 위치에 따라 결정될 수 있다. 즉, 미세 제어 회로(150)는, RF 전원(140)이 상부 전극(120) 및 하부 전극(130) 중 어느 하나의 전극과 연결됨에 따라 정의되는 정방향 및 역방향을 고려하여, 하부 임피던스를 제어하고자 하는 경우 RF 전원(140)과 연결된 어느 하나의 전극과 접속하도록 배치될 수 있고 상부 임피던스를 제어하고자 하는 경우 RF 전원(140)과 연결되지 않은 나머지 하나의 전극과 접속하도록 배치될 수 있다. 이 때, 미세 제어 회로(150)는, RF 전원(140)과 연결된 어느 하나의 전극과 접속하도록 배치되는 경우 어느 하나의 전극이 RF 전원(150)과 연결되는 패스와 다른 측면 패스를 통해 어느 하나의 전극과 연결될 수 있으며, RF 전원(140)과 연결되지 않은 나머지 하나의 전극과 접속하도록 배치되는 경우 나머지 하나의 전극이 RF 접지와 연결되는 패스와 다른 측면 패스를 통해 나머지 하나의 전극과 연결될 수 있다.Here, the setting of the lower impedance or the upper impedance by the
도 10은 일 실시예에 따른 플라즈마 처리 장치의 등가회로를 나타낸 도면이다.10 is a diagram illustrating an equivalent circuit of a plasma processing apparatus according to an exemplary embodiment.
도 10을 참조하면, 전술된 미세 제어 회로(150)를 포함하는 플라즈마 처리 장치(100)는, 플라즈마의 측면, 상부 및 하부의 물리 화학적 반응에 의해 공정 결과를 야기한다. 실제 미세한 측면에서 측면과 상하부 플라즈마의 특성이 장시간 공정에 의해 실시간으로 변동(Drift)이 발생된다.Referring to FIG. 10 , the
종래 기술의 경우 플라즈마나 챔버의 기생성분에 대한 이미지 임피던스에 대한 보상만이 가능한 반면, 일 실시예에 따른 미세 제어 회로(150)를 포함하는 플라즈마 처리 장치(100)는 플라즈마 벌크 저항에 대한 변화나 히터의 단시간 또는 장시간 변화에 대한 보상도 가능하다.In the case of the prior art, only compensation for the image impedance of the plasma or parasitic components of the chamber is possible, whereas the
또한, 종래 기술의 경우 플라즈마의 측면과 상하부 특성에 대해 이미지 임피던스만이 제어 가능하였으나, 일 실시예에 따른 미세 제어 회로(150)를 포함하는 플라즈마 처리 장치(100)는 웨이퍼에 가장 정확한 정보를 제공하는 하부에서 이미지 임피던스뿐만 아니라, 실저항 임피던스까지 미세 제어할 수 있다. 이에, 균일도(Uniformity) 제어시 증착도(D/R)와 스트레스에 대한 분리 제어가 불가능한 종래의 기술과 달리, 일 실시예에 따른 미세 제어 회로(150)를 포함하는 플라즈마 처리 장치(100)는 실저항을 독립적으로 제어하여 미세 전류 및 미세 전압을 독립적으로 제어함으로써, 공정 증착도와 스트레스를 독립적으로 제어할 수 있다.In addition, in the case of the prior art, only the image impedance was controllable with respect to the side and upper and lower characteristics of the plasma, but the
도 11은 일 실시예에 따른 플라즈마 처리 장치의 웨이퍼 하부에 인가되는 전압이 일정한 조건에서 TMS의 커패시턴스 변화로 인한 전류 변화를 나타낸 도면이고, 도 12는 일 실시예에 따른 플라즈마 처리 장치의 웨이퍼 하부에 인가되는 전압이 일정한 조건에서 TMS의 커패시턴스와 저항 변화로 인한 전류 변화를 나타낸 도면이다.11 is a diagram illustrating a current change due to a change in capacitance of a TMS under a condition in which a voltage applied to a lower portion of a wafer of a plasma processing apparatus according to an embodiment is constant, and FIG. It is a diagram showing the current change due to the capacitance and resistance change of the TMS under the condition that the applied voltage is constant.
도 11 내지 12를 참조하면, 일 실시예에 따른 미세 제어 회로(150)를 포함하는 플라즈마 처리 장치(100)는 웨이퍼 하부에 일정한 전압이 인가되는 조건에서 커패시턴스와 저항의 조합으로 전류를 일정하게 유지하는 것을 알 수 있다. 또한, 일 실시예에 따른 미세 제어 회로(150)를 포함하는 플라즈마 처리 장치(100)는 챔버의 플라즈마 및 히터 등에 의한 저항 성분과 이미지 임피턴스 성분의 변화에 대해서도 특정 전압을 유지하는 동시 특정 전류를 유지하도록 미세 제어할 수 있다.Referring to FIGS. 11 and 12 , the
설명된 바와 같이 일 실시예에 따른 미세 제어 회로(150)를 포함하는 플라즈마 처리 장치(100)는, 진공 가변 커패시터 등의 가변 소자로 임피던스의 리액턴스 영역만을 제어하는 종래의 기술과 달리, 리액턴스 영역뿐만 아니라 Resistance 영역도 제어할 수 있다.As described, the
종래의 기술은 리액턴스 성분만으로 플라즈마 벌크와 쉬스에 인가되는 전압과 전류를 독립적으로 제어할 수 없기 때문에, PECVD 공정에서 웨이퍼의 스트레스를 미세 제어시 Deposition ratio도 같이 변화하게 되어 두 공정 성능을 동시에 제어할 수 없었다.Since the conventional technology cannot independently control the voltage and current applied to the plasma bulk and the sheath only with the reactance component, when the stress of the wafer is finely controlled in the PECVD process, the deposition ratio is also changed, so it is possible to simultaneously control the performance of both processes. couldn't
반면, 일 실시예에 따른 미세 제어 회로(150)를 포함하는 플라즈마 처리 장치(100)는, 종래의 진공 가변 커패시터뿐만 아니라, 미세 저항을 조절할 수 있어 플라즈마 벌크의 변화 또는 히터 발열이나 Aging로 인한 RF 전류 또는 RF 전압 변화에 대한 보상과 미세 제어를 가능하게 할 수 있다.On the other hand, the
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with limited examples and drawings, those skilled in the art can make various modifications and variations from the above description. For example, the described techniques may be performed in an order different from the method described, and/or components of the described system, structure, device, circuit, etc. may be combined or combined in a different form than the method described, or other components may be used. Or even if it is replaced or substituted by equivalents, appropriate results can be achieved.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents of the claims are within the scope of the following claims.
100: 플라즈마 처리 장치
110: 챔버
120: 상부 전극
130: 하부 전극
140: RF 전원
150: 미세 제어 회로
151: 적어도 하나의 핀 다이오드
160: 적어도 하나의 BJT
170: 적어도 하나의 FET100: plasma processing device
110: chamber
120: upper electrode
130: lower electrode
140: RF power
150: fine control circuit
151: at least one pin diode
160: at least one BJT
170: at least one FET
Claims (10)
챔버;
상기 챔버 내에 서로 대향하며 배치된 상부 전극과 하부 전극;
상기 상부 전극과 상기 하부 전극에 RF 전력을 공급하는 RF 전원-상기 RF 전원은 상기 RF 전력을 공급하여 상기 상부 전극과 상기 하부 전극 사이에 처리 가스를 기반으로 플라즈마를 생성함-; 및
상기 RF 전력에 대한 임피던스를 제어하는 미세 제어 회로
를 포함하고,
상기 미세 제어 회로는,
적어도 하나의 핀 다이오드, 적어도 하나의 BJT(Bipolar Junction Transistor) 또는 적어도 하나의 FET(Field Effect Transistor) 중 어느 하나를 포함하는 것을 특징으로 하는 플라즈마 처리 장치.In the plasma processing apparatus for performing plasma processing,
chamber;
an upper electrode and a lower electrode disposed facing each other in the chamber;
an RF power source supplying RF power to the upper electrode and the lower electrode, wherein the RF power source supplies the RF power to generate plasma between the upper electrode and the lower electrode based on a process gas; and
Fine control circuit for controlling the impedance of the RF power
including,
The fine control circuit,
A plasma processing apparatus comprising at least one pin diode, at least one bipolar junction transistor (BJT), or at least one field effect transistor (FET).
상기 미세 제어 회로는,
상기 적어도 하나의 핀 다이오드, 상기 적어도 하나의 BJT 또는 상기 적어도 하나의 FET 중 어느 하나를 감쇠기(Attenuator)로 사용하여 상기 적어도 하나의 핀 다이오드, 상기 적어도 하나의 BJT 또는 상기 적어도 하나의 FET 중 어느 하나의 미세 가변 저항으로 상기 RF 전력에 대한 임피던스를 미세 제어하는 것을 특징으로 하는 플라즈마 처리 장치.According to claim 1,
The fine control circuit,
Any one of the at least one pin diode, the at least one BJT, or the at least one FET by using any one of the at least one pin diode, the at least one BJT, or the at least one FET as an attenuator. Plasma processing apparatus characterized in that finely controls the impedance to the RF power with a fine variable resistor of.
상기 미세 제어 회로는,
상기 적어도 하나의 핀 다이오드, 상기 적어도 하나의 BJT 또는 상기 적어도 하나의 FET 중 어느 하나의 미세 가변 저항으로 상기 RF 전력에 대한 임피던스를 직렬로 구성하는 경우 수백 W 내지 수 mW 단위로 미세 제어하고, 병렬로 구성하는 경우 수백 MW 내지 수백 W 단위로 미세 제어하는 것을 특징으로 하는 플라즈마 처리 장치.According to claim 2,
The fine control circuit,
When the impedance for the RF power is configured in series with the fine variable resistor of any one of the at least one pin diode, the at least one BJT, or the at least one FET, the fine control is performed in units of hundreds of W to several mW, and in parallel Plasma processing apparatus characterized in that fine control is performed in units of hundreds of MW to hundreds of W in the case of configuration.
상기 미세 제어 회로는,
진공 가변 커패시터(VVC);
적어도 하나의 인덕터;
적어도 하나의 커패시터; 및
상기 진공 가변 커패시터, 상기 적어도 하나의 인덕터 및 상기 적어도 하나의 커패시터와 직렬 또는 병렬로 연결되는, 상기 적어도 하나의 핀 다이오드, 상기 적어도 하나의 BJT 또는 상기 적어도 하나의 FET 중 어느 하나
를 포함하는 것을 특징으로 하는 플라즈마 처리 장치.According to claim 1,
The fine control circuit,
vacuum variable capacitor (VVC);
at least one inductor;
at least one capacitor; and
Any one of the at least one pin diode, the at least one BJT, or the at least one FET connected in series or in parallel with the vacuum variable capacitor, the at least one inductor, and the at least one capacitor.
Plasma processing apparatus comprising a.
상기 미세 제어 회로는,
상기 플라즈마 처리 장치에서 상기 RF 전력의 입력단과 출력단 사이에 배치되는 것을 특징으로 하는 플라즈마 처리 장치.According to claim 1,
The fine control circuit,
Plasma processing apparatus, characterized in that disposed between the input terminal and the output terminal of the RF power in the plasma processing apparatus.
상기 RF 전력에 대한 임피던스를 제어하기 위한 적어도 하나의 핀 다이오드, 적어도 하나의 BJT(Bipolar Junction Transistor) 또는 적어도 하나의 FET(Field Effect Transistor) 중 어느 하나
를 포함하는 미세 제어 회로.In a fine control circuit used in a plasma processing apparatus that performs plasma processing with plasma generated by RF power,
Any one of at least one pin diode, at least one bipolar junction transistor (BJT), or at least one field effect transistor (FET) for controlling impedance to the RF power.
A fine control circuit comprising a.
상기 미세 제어 회로는,
상기 적어도 하나의 핀 다이오드, 상기 적어도 하나의 BJT 또는 상기 적어도 하나의 FET 중 어느 하나를 감쇠기(Attenuator)로 사용하여 상기 적어도 하나의 핀 다이오드, 상기 적어도 하나의 BJT 또는 상기 적어도 하나의 FET 중 어느 하나의 미세 가변 저항으로 상기 RF 전력에 대한 임피던스를 미세 제어하는 것을 특징으로 하는 미세 제어 회로.According to claim 6,
The fine control circuit,
Any one of the at least one pin diode, the at least one BJT, or the at least one FET by using any one of the at least one pin diode, the at least one BJT, or the at least one FET as an attenuator. Fine control circuit characterized in that for finely controlling the impedance to the RF power with a fine variable resistor of.
상기 미세 제어 회로는,
상기 적어도 하나의 핀 다이오드, 상기 적어도 하나의 BJT 또는 상기 적어도 하나의 FET 중 어느 하나의 미세 가변 저항으로 상기 RF 전력에 대한 임피던스를 직렬로 구성하는 경우 수백 W 내지 수 mW 단위로 미세 제어하고, 병렬로 구성하는 경우 수백 MW 내지 수백 W 단위로 미세 제어하는 것을 특징으로 하는 미세 제어 회로.According to claim 7,
The fine control circuit,
When the impedance for the RF power is configured in series with the fine variable resistor of any one of the at least one pin diode, the at least one BJT, or the at least one FET, the fine control is performed in units of hundreds of W to several mW, and in parallel A fine control circuit characterized in that fine control is performed in units of hundreds of MW to hundreds of W in the case of configuration.
상기 미세 제어 회로는,
진공 가변 커패시터(VVC);
적어도 하나의 인덕터;
적어도 하나의 커패시터; 및
상기 진공 가변 커패시터, 상기 적어도 하나의 인덕터 및 상기 적어도 하나의 커패시터와 직렬 또는 병렬로 연결되는, 상기 적어도 하나의 핀 다이오드, 상기 적어도 하나의 BJT 또는 상기 적어도 하나의 FET 중 어느 하나
를 포함하는 것을 특징으로 하는 미세 제어 회로.According to claim 6,
The fine control circuit,
vacuum variable capacitor (VVC);
at least one inductor;
at least one capacitor; and
Any one of the at least one pin diode, the at least one BJT, or the at least one FET connected in series or in parallel with the vacuum variable capacitor, the at least one inductor, and the at least one capacitor.
A fine control circuit comprising a.
상기 미세 제어 회로는,
상기 플라즈마 처리 장치에서 상기 RF 전력의 입력단과 출력단 사이에 배치되는 것을 특징으로 하는 것을 특징으로 하는 미세 제어 회로.According to claim 6,
The fine control circuit,
A fine control circuit characterized in that disposed between an input terminal and an output terminal of the RF power in the plasma processing apparatus.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20210099914 | 2021-07-29 | ||
KR1020210099914 | 2021-07-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230018278A true KR20230018278A (en) | 2023-02-07 |
Family
ID=85253112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210126055A KR20230018278A (en) | 2021-07-29 | 2021-09-24 | Plasma processing apparatus and fine rf impedance control circuit used therein |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20230018278A (en) |
-
2021
- 2021-09-24 KR KR1020210126055A patent/KR20230018278A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7420899B2 (en) | System and method for ESC temperature control | |
KR102594606B1 (en) | Circuits for edge ring control in shaped DC pulsed plasma process devices | |
KR100938635B1 (en) | Plasma confinement baffle and flow equalizer for enhanced magnetic control of plasma radial distribution | |
CN101038849B (en) | Plasma processing apparatus, plasma processing method and focus ring | |
TWI751166B (en) | Matcher and plasma processing device | |
US9991096B2 (en) | Plasma processing apparatus | |
US20100072172A1 (en) | Substrate processing apparatus and substrate processing method | |
US10699883B2 (en) | Plasma processing apparatus, method of operating plasma processing apparatus, and power supply device | |
JP2017201700A (en) | Pixelated capacitance controlled esc | |
KR20150020093A (en) | Etching method | |
US20130270250A1 (en) | Current peak spreading schemes for multiplexed heated array | |
CN111048388B (en) | Substrate processing apparatus and substrate processing method | |
US9583313B2 (en) | Plasma processing apparatus and plasma processing method | |
US11994884B2 (en) | Temperature-compensated electronic apparatus | |
US20190304815A1 (en) | Plasma processing apparatus | |
KR20230018278A (en) | Plasma processing apparatus and fine rf impedance control circuit used therein | |
US20210343503A1 (en) | Etching apparatus and etching method | |
CN109119483A (en) | A kind of transistor and preparation method thereof | |
CN116053302B (en) | Back gate auxiliary RESURF system based on double SOI structure and manufacturing method of double SOI structure | |
TW201841300A (en) | Ion directionality esc | |
US20190348260A1 (en) | Method and apparatus for ion energy distribution manipulation for plasma processing chambers that allows ion energy boosting through amplitude modulation | |
JP2021150056A (en) | Plasma processing apparatus | |
TW201447954A (en) | Ion source and method of processing substrate | |
US20230091584A1 (en) | Plasma processing apparatus and etching method | |
KR20230075743A (en) | Dc variable capacitor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal |