KR20230013625A - Electronic circuits and measuring devices - Google Patents

Electronic circuits and measuring devices Download PDF

Info

Publication number
KR20230013625A
KR20230013625A KR1020220086374A KR20220086374A KR20230013625A KR 20230013625 A KR20230013625 A KR 20230013625A KR 1020220086374 A KR1020220086374 A KR 1020220086374A KR 20220086374 A KR20220086374 A KR 20220086374A KR 20230013625 A KR20230013625 A KR 20230013625A
Authority
KR
South Korea
Prior art keywords
transistor
electrode
resistor
constant current
current source
Prior art date
Application number
KR1020220086374A
Other languages
Korean (ko)
Inventor
사카이 켄지
이와이 준이치
미야시타 테츠
가마다 야스요시
Original Assignee
히오끼 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히오끼 덴끼 가부시끼가이샤 filed Critical 히오끼 덴끼 가부시끼가이샤
Publication of KR20230013625A publication Critical patent/KR20230013625A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

Provided is an analog switch capable of passing a large current with a shorter on/off time while preventing damage to an object to be connected. The analog switch (10, 10A) comprises: a first transistor (Q1); a second transistor (Q2); a first constant current source (11) connected between a first node (N1) in which a control electrode of the first transistor (Q1) and a control electrode of the second transistor (Q2) are connected, and a positive first power line (Vccp); a voltage generating circuit (15) connected between the first node (N1) and a second node (N2) to which a first main electrode of the first transistor (Q1) and a first main electrode of the second transistor (Q2) are connected and generating a voltage according to the current flowing between the first node (N1) and the second node (N2); a second constant current source (12) connected between the second node (N2) and a negative second power line (Vccn); and a control unit (16) switching between output and blocking of the current by the first constant current source (11) and the second constant current source (12) according to a control signal (CNT1).

Description

전자 회로 및 측정 장치 {ELECTRONIC CIRCUITS AND MEASURING DEVICES}Electronic circuits and measuring devices {ELECTRONIC CIRCUITS AND MEASURING DEVICES}

본 발명은 전자 회로 및 측정 장치에 관한 것으로, 예컨대, 아날로그 신호의 전달을 제어하는 아날로그 스위치를 포함하는 전자 회로 및 이 전자 회로를 구비한 측정 장치에 관한 것이다.The present invention relates to an electronic circuit and a measuring device, for example, to an electronic circuit including an analog switch for controlling transmission of an analog signal and a measuring device including the electronic circuit.

측정 대상물(DUT : Device Under Test)의 임피던스를 측정하는 LCR 미터 등의 측정 장치의 대부분은 측정을 시작하기 전 또는 측정 중에 측정 대상물과 측정 장치의 프로브가 전기적으로 접속되는지 여부를 검사하는 컨택트 체크의 기능을 갖는다.Most of the measuring devices such as LCR meters that measure the impedance of the measuring object (DUT: Device Under Test) use a contact check to check whether the measuring object and the probe of the measuring device are electrically connected before or during measurement. has a function

컨택트 체크란 측정 장치의 외부 단자에 접속된 프로브를 측정 대상물에 접촉시킨 상태에서 측정 장치로부터 프로브를 통해서 아날로그 신호를 출력하고, 이때 프로브로부터 검출되는 전압 등을 측정함으로써 측정 대상물과 프로브가 전기적으로 접속되는지 여부를 검사하는 처리를 말한다.A contact check means that an analog signal is output from the measuring device through the probe while the probe connected to the external terminal of the measuring device is brought into contact with the measuring object, and the measuring object and the probe are electrically connected by measuring the voltage detected by the probe at this time. refers to the process of checking whether or not

컨택트 체크의 기능을 갖는 측정 장치는 측정 장치 내의 회로로부터 외부 단자로의 아날로그 신호의 출력을 제어하는 아날로그 스위치를 갖는다. 아날로그 스위치는 아날로그 신호의 전달을 제어하는 부품이다(특허문헌 1 참조).A measuring device having a function of contact check has an analog switch that controls an output of an analog signal from a circuit in the measuring device to an external terminal. An analog switch is a component that controls transmission of an analog signal (see Patent Document 1).

[특허문헌 1] 실개소 61-187125호 공보[Patent Document 1] Publication No. 61-187125

본원 발명자들은 새로운 측정 장치의 개발에 임하여, 온/오프의 전환 시간이 짧고 수 백 mA 이상의 대전류를 흘리는 것이 가능한 아날로그 스위치가 필요하다고 생각했다.The inventors of the present application thought that an analog switch capable of passing a large current of several hundred mA or more with a short on/off switching time was necessary when developing a new measuring device.

종래에, LCR 미터나 커패시턴스 미터 등의 측정 장치는 리드 릴레이 등의 릴레이나 복수의 트랜지스터를 하나의 반도체 기판에 집적한 집적회로로 이루어지는 아날로그 스위치를 채용한다. 그러나, 일반적인 릴레이는 대전류를 흘리는 것이 가능하지만 온/오프의 전환시간이 길다는 과제가 있다. 한편, 일반적인 집적회로로 이루어지는 아날로그 스위치는 온/오프의 전환시간은 짧지만, 대전류를 흘릴 수 없다고 하는 과제가 있다.Conventionally, a measuring device such as an LCR meter or a capacitance meter employs a relay such as a reed relay or an analog switch made of an integrated circuit in which a plurality of transistors are integrated on a single semiconductor substrate. However, general relays can pass large currents, but there is a problem in that the on/off switching time is long. On the other hand, an analog switch made of a general integrated circuit has a problem that it cannot flow a large current, although the on/off switching time is short.

이에, 본원 발명자들은 상기 과제를 해결하기 위해서 트랜지스터 등의 디스크리트 부품(discrete part)을 이용하여 새로운 아날로그 스위치를 설계하는 것을 검토했다.Accordingly, the inventors of the present application studied designing a new analog switch using discrete parts such as transistors in order to solve the above problems.

도 4는 본원 발명자들이 본원에 앞서 검토한 아날로그 스위치의 회로 구성을 도시하는 도면이다.Fig. 4 is a diagram showing the circuit configuration of an analog switch that the inventors of the present application have studied prior to this application.

도 4에 도시하는 아날로그 스위치(90)는 측정 장치 내에서 신호원(95)의 출력 단자와 측정 장치의 외부 단자 사이에 접속된다. 아날로그 스위치(90)는 스위치로서의 주 기능을 실현하기 위한 트랜지스터(Mx1, Mx2)로서 디스크리트 부품의 파워 트랜지스터를 채용함과 동시에, 트랜지스터(Mx1, Mx2)의 게이트 전극에 정 전류원(91)을 접속하고, 정 전류원(91)을 제어 신호(CNT)에 의해 온/오프 시킴으로써 트랜지스터(Mx1, Mx2)의 온/오프를 제어한다. 이에 의하면, 릴레이에 비해서 온/오프의 전환시간이 짧고, 또한 수 백mA의 대전류를 흘리는 것이 가능한 아날로그 스위치를 실현할 수 있다.An analog switch 90 shown in Fig. 4 is connected between an output terminal of a signal source 95 in the measuring device and an external terminal of the measuring device. The analog switch 90 employs discrete power transistors as transistors Mx1 and Mx2 for realizing the main function as a switch, and connects a constant current source 91 to the gate electrodes of the transistors Mx1 and Mx2. , the on/off of the transistors Mx1 and Mx2 is controlled by turning the constant current source 91 on/off by the control signal CNT. According to this, it is possible to realize an analog switch that has a shorter on/off switching time than a relay and is capable of passing a large current of several hundred mA.

그러나, 도 4에 도시하는 아날로그 스위치(90)에는 이하에 나타내는 과제가 있는 것이 발명자들의 검토에 의해 명백해졌다. 아날로그 스위치(90)에서 트랜지스터(Mx1, Mx2)를 오프 시키는 경우, 제어 신호(CNT)에 의해 정 전류원(91)을 오프 시킨다. 이때, 트랜지스터(Mx1)와 트랜지스터(Mx2)가 공통으로 접속되는 노드(Nx)와 네거티브 측의 전원 전압(예컨대, -12 V)이 공급되는 전원 라인(Vccn) 사이에 접속되는 트랜지스터(M3x)가 온 되기 때문에, 노드(Nx)에 전원 라인(Vccn)으로부터 전류가 흘러 들어가고, 노드(Nx)에 네거티브의 전압이 발생된다. 그 결과, 측정 장치의 외부 단자(P)에 측정 대상물이 접속되는 경우, 그 측정 대상물에 정상적으로 네거티브 전압이 인가되어 측정 대상물이 손상될 우려가 있다.However, it became clear by the inventors' examination that the analog switch 90 shown in FIG. 4 has the following problems. When the transistors Mx1 and Mx2 are turned off by the analog switch 90, the constant current source 91 is turned off by the control signal CNT. At this time, the transistor M3x is connected between the node Nx to which the transistors Mx1 and Mx2 are commonly connected and the power supply line Vccn to which the negative power supply voltage (eg, -12 V) is supplied. Since it is turned on, current flows into the node Nx from the power supply line Vccn, and a negative voltage is generated at the node Nx. As a result, when the object to be measured is connected to the external terminal P of the measuring device, negative voltage is normally applied to the object to be measured and the object to be measured may be damaged.

본 발명은 상술한 과제를 감안하여 이루어진 것으로, 접속 대상물의 손상을 방지하면서 보다 짧은 온/오프 시간으로 대전류를 흘리는 것이 가능한 아날로그 스위치를 제공하는 것을 목적으로 한다.The present invention has been made in view of the above-described problems, and an object of the present invention is to provide an analog switch capable of flowing a large current in a shorter on/off time while preventing damage to a connection object.

본 발명의 대표적인 실시형태에 따른 전자 회로는 제1 주 전극과 제2 주 전극과 제어 전극을 각각 갖는 제1 트랜지스터 및 제2 트랜지스터와, 상기 제1 트랜지스터의 제어 전극과 상기 제2 트랜지스터의 제어 전극이 접속되는 제1 노드와 포지티브의 전원 전압이 공급되는 제1 전원 라인 사이에 접속되고, 상기 제1 전원 라인 측으로부터 상기 제1 노드 측으로 전류를 출력하는 제1 정 전류원((constant current source)과, 상기 제1 트랜지스터의 상기 제1 주 전극과 상기 제2 트랜지스터의 상기 제1 주 전극이 접속되는 제2 노드와 상기 제1 노드 사이에 접속되고, 상기 제1 노드와 상기 제2 노드 사이에 흐르는 전류에 따라서 전압을 발생시키는 전압 발생 회로와, 상기 제2 노드와 네거티브의 전원 전압이 공급되는 제2 전원 라인 사이에 접속되고, 상기 제2 노드 측으로부터 상기 제2 전원 라인 측으로 전류를 출력하는 제2 정 전류원과, 상기 제어 신호에 따라서 상기 제1 정 전류원 및 상기 제2 정 전류원에 의한 전류의 출력과 차단을 전환하는 제어부를 구비하는 것을 특징으로 한다.An electronic circuit according to a representative embodiment of the present invention includes a first transistor and a second transistor each having a first main electrode, a second main electrode, and a control electrode, and a control electrode of the first transistor and a control electrode of the second transistor. A first constant current source connected between the connected first node and a first power line to which a positive power supply voltage is supplied, and outputting current from the first power line side to the first node side; and , connected between a second node to which the first main electrode of the first transistor and the first main electrode of the second transistor are connected and the first node, and flowing between the first node and the second node A voltage generator circuit that generates a voltage according to current, and is connected between the second node and a second power supply line to which a negative power supply voltage is supplied, and outputs current from the second node side to the second power line side. It is characterized in that it comprises two constant current sources, and a control unit that switches between outputting and cutting off the current by the first constant current source and the second constant current source according to the control signal.

본 발명에 따른 전자 회로에 의하면, 접속 대상물의 손상을 방지하면서 보다 짧은 온/오프 시간으로 대전류를 흘리는 것이 가능한 아날로그 스위치를 제공하는 것이 가능해진다.According to the electronic circuit according to the present invention, it becomes possible to provide an analog switch capable of flowing a large current in a shorter on/off time while preventing damage to a connection object.

도 1은 실시형태 1에 따른 측정 장치의 구성을 도시하는 도면이다.
도 2는 실시형태 1에 따른 아날로그 스위치의 회로 구성을 도시하는 도면이다.
도 3은 실시형태 2에 따른 아날로그 스위치의 회로 구성을 도시하는 도면이다.
도 4는 본원 발명자들이 본원에 앞서 검토한 아날로그 스위치의 회로 구성을 도시하는 도면이다.1 is a diagram showing the configuration of a measuring device according to Embodiment 1;
Fig. 2 is a diagram showing the circuit configuration of an analog switch according to Embodiment 1;
Fig. 3 is a diagram showing the circuit configuration of an analog switch according to Embodiment 2;
Fig. 4 is a diagram showing the circuit configuration of an analog switch that the inventors of the present application have studied prior to this application.

1. 실시형태의 개요1. Overview of Embodiments

우선, 본원에서 개시되는 발명의 대표적인 실시형태에 대해서 개요를 설명한다. 또한, 이하의 설명에서는, 일례로서 발명의 구성요소에 대응하는 도면 상의 참조부호를 괄호를 붙여서 기재한다.First, an overview of representative embodiments of the invention disclosed herein will be described. In addition, in the following description, as an example, reference numerals on the drawings corresponding to the components of the invention are described in parentheses.

[1] 본 발명의 대표적인 실시형태에 따른 전자 회로(10, 10A)는 제1 주 전극(소스 전극)과 제2 주 전극(드레인 전극)과 제어 전극(게이트 전극)을 각각 갖는 제1 트랜지스터(Q1) 및 제2 트랜지스터(Q2)와, 상기 제1 트랜지스터의 제어 전극과 상기 제2 트랜지스터의 제어 전극이 접속되는 제1 노드(N1)와 포지티브의 전원 전압(+12 V)이 공급되는 제1 전원 라인(Vccp) 사이에 접속되고, 상기 제1 전원 라인 측으로부터 상기 제1 노드 측으로 전류를 출력하는 제1 정 전류원(11)과, 상기 제1 트랜지스터의 상기 제1 주 전극과 상기 제2 트랜지스터의 상기 제1 주 전극이 접속되는 제2 노드(N2)와 상기 제1 노드 사이에 접속되고, 상기 제1 노드와 상기 제2 노드 사이에 흐르는 전류에 따라서 전압을 발생시키는 전압 발생 회로(15)와, 상기 제2 노드와 네거티브의 전원 전압(-12V)이 공급되는 제2 전원 라인(Vccn) 사이에 접속되고, 상기 제2 노드 측으로부터 상기 제2 전원 라인 측으로 전류를 출력하는 제2 정 전류원(12)과, 제어 신호(CNT1)에 따라서 상기 제1 정 전류원 및 상기 제2 정 전류원에 의한 전류의 출력과 차단을 전환하는 제어부(13, 14, 16)를 구비하는 것을 특징으로 한다.[1] Electronic circuits 10 and 10A according to a representative embodiment of the present invention include a first transistor (which has a first main electrode (source electrode), a second main electrode (drain electrode), and a control electrode (gate electrode), respectively) Q1) and the second transistor Q2, a first node N1 to which the control electrode of the first transistor and the control electrode of the second transistor are connected, and a first node to which a positive power supply voltage (+12 V) is supplied. A first constant current source (11) connected between a power line (Vccp) and outputting a current from the first power line side to the first node side, the first main electrode of the first transistor and the second transistor A voltage generator circuit (15) connected between a second node (N2) to which the first main electrode is connected and the first node, and generating a voltage according to a current flowing between the first node and the second node and a second constant current source connected between the second node and a second power line (Vccn) to which a negative power supply voltage (-12V) is supplied, and outputting a current from the second node side to the second power line side. (12) and a control unit (13, 14, 16) for switching between outputting and cutting off the current by the first constant current source and the second constant current source according to the control signal (CNT1).

[2] 상기 [1]에 기재한 전자 회로(10A)에서, 상기 제1 정 전류원은 콜렉터 전극이 상기 제1 노드에 접속된 PNP 트랜지스터(Q1)와, 상기 PNP 트랜지스터의 에미터 전극과 상기 제1 전원 라인 사이에 접속된 제1 저항(R1)과, 상기 PNP 트랜지스터의 베이스 전극과 상기 제1 전원 라인 사이에 접속된 제2 저항(R2)을 포함하며, 상기 제2 정 전류원은 콜렉터 전극이 상기 제2 노드에 접속된 NPN 트랜지스터(Q2)와, 상기 NPN 트랜지스터의 에미터 전극과 상기 제2 전원 라인 사이에 접속된 제3 저항(R3)과, 상기 NPN 트랜지스터의 베이스 전극과 상기 제2 전원 라인 사이에 접속된 제4 저항(R4)을 포함하며, 상기 제어부는 상기 제어 신호에 따라서 상기 PNP 트랜지스터의 베이스 전극과 상기 NPN 트랜지스터의 베이스 전극 사이의 도통과 비도통을 전환하는 제어 회로(16)를 포함할 수 있다.[2] In the electronic circuit 10A described in [1], the first constant current source includes a PNP transistor Q1 having a collector electrode connected to the first node, an emitter electrode of the PNP transistor, and the first node. A first resistor (R1) connected between one power line and a second resistor (R2) connected between a base electrode of the PNP transistor and the first power line, wherein the second constant current source has a collector electrode An NPN transistor Q2 connected to the second node, a third resistor R3 connected between an emitter electrode of the NPN transistor and the second power line, a base electrode of the NPN transistor and the second power supply A control circuit (16) including a fourth resistor (R4) connected between lines, wherein the control unit switches between conduction and non-conduction between the base electrode of the PNP transistor and the base electrode of the NPN transistor according to the control signal. can include

[3] 상기 [2]에 기재한 전자 회로(10A)에서, 상기 제어 회로(16)는 상기 PNP 트랜지스터의 베이스 전극과 상기 NPN 트랜지스터의 베이스 전극 사이에 접속되고, 상기 제어 신호에 따라서 온/오프가 전환되는 스위치(SWa)와, 상기 스위치의 일단과 상기 PNP 트랜지스터의 베이스 전극 사이에 접속된 제5 저항(R5)과, 상기 스위치의 타단과 상기 NPN 트랜지스터의 베이스 전극 사이에 접속된 제6 저항(R6)을 포함할 수 있다.[3] In the electronic circuit 10A described in [2] above, the control circuit 16 is connected between the base electrode of the PNP transistor and the base electrode of the NPN transistor, and is turned on/off according to the control signal. A switch (SWa), a fifth resistor (R5) connected between one end of the switch and the base electrode of the PNP transistor, and a sixth resistor connected between the other end of the switch and the base electrode of the NPN transistor. (R6).

[4] 상기 [3]에 기재한 전자 회로(10A)에서, 상기 제어 회로(16)는 상기 제5 저항과 병렬로 접속된 제1 용량(C5) 및 상기 제6 저항과 병렬로 접속된 제2 용량(C6)을 더 포함할 수 있다.[4] In the electronic circuit 10A described in [3] above, the control circuit 16 has a first capacitance C5 connected in parallel to the fifth resistor and a second capacitor C5 connected in parallel to the sixth resistor. 2 capacity (C6) may be further included.

[5] 상기 [1]에 기재한 전자 회로(10)에서, 상기 제어부는 상기 제1 정 전류원에 의한 전류의 출력과 차단을 전환하는 제1 제어 회로(13)와, 상기 제2 정 전류원에 의한 전류의 출력과 차단을 전환하는 제2 제어 회로(14)를 구비하며, 상기 제1 정 전류원은 콜렉터 전극이 상기 제1 노드에 접속된 PNP 트랜지스터(Q1)와, 상기 PNP 트랜지스터의 에미터 전극과 상기 제1 전원 라인 사이에 접속된 제1 저항(R1)과, 상기 PNP 트랜지스터의 베이스 전극과 상기 제1 전원 라인 사이에 접속된 제2 저항(R2)을 포함하며, 상기 제2 정 전류원은 콜렉터 전극이 상기 제2 노드에 접속된 NPN 트랜지스터(Q2)와, 상기 NPN 트랜지스터의 에미터 전극과 상기 제2 전원 라인 사이에 접속된 제3 저항(R3)과, 상기 NPN 트랜지스터의 베이스 전극과 상기 제2 전원 라인 사이에 접속된 제4 저항(R4)을 포함하며, 상기 제1 제어 회로는 상기 제어 신호에 따라서 상기 PNP 트랜지스터의 베이스 전극의 전압을 상기 포지티브의 전원 전압보다 낮춤으로써 상기 제1 정 전류원에 의한 전류의 출력을 가능하게 하고, 상기 제2 제어 회로는 상기 제어 신호에 따라서 상기 NPN 트랜지스터의 베이스 전극의 전압을 상기 네거티브의 전원 전압보다 높임으로써 상기 제2 정 전류원에 의한 전류의 출력을 가능하게 할 수 있다.[5] In the electronic circuit 10 described in [1] above, the control unit includes a first control circuit 13 that switches between outputting and blocking current by the first constant current source, and the second constant current source. and a second control circuit 14 for switching output and blocking of current by the first constant current source, a PNP transistor Q1 having a collector electrode connected to the first node, and an emitter electrode of the PNP transistor and a first resistor R1 connected between the first power line and a second resistor R2 connected between the base electrode of the PNP transistor and the first power line, wherein the second constant current source An NPN transistor Q2 having a collector electrode connected to the second node, a third resistor R3 connected between the emitter electrode of the NPN transistor and the second power line, and a base electrode of the NPN transistor and the and a fourth resistor (R4) connected between the second power line, wherein the first control circuit lowers the voltage of the base electrode of the PNP transistor to the positive power supply voltage according to the control signal, thereby providing the first positive voltage. Enables output of current by the current source, and the second control circuit outputs current by the second constant current source by raising the voltage of the base electrode of the NPN transistor higher than the negative power supply voltage according to the control signal. can make it possible

[6] 상기 [5]에 기재한 전자 회로(10)에서, 상기 제1 제어 회로(13)는 일단이 상기 PNP 트랜지스터의 베이스 전극에 접속된 제5 저항(R5)과, 소스 전극이 상기 포지티브의 전원 전압보다 낮은 전위에 접속되고 드레인 전극이 상기 제5 저항의 타단에 접속되고, 게이트 전극에 상기 제어 신호가 입력되는 N채널형 제1 전계 효과 트랜지스터(M3)를 포함하며, 상기 제2 제어 회로(14)는 일단이 상기 NPN 트랜지스터의 베이스 전극에 접속된 제6 저항(R6)과, 일단이 상기 제 6 저항의 타단에 접속되고, 타단이 상기 제2 전원 라인에 접속된 제7 저항(R7)과, 소스 전극이 상기 네거티브의 전원 전압보다 높은 전위(그라운드 전위)에 접속되고 드레인 전극이 상기 제 7 저항의 일단에 접속된 P채널형 제2 전계 효과 트랜지스터(M4)와, 일단이 상기 제2 전계 효과 트랜지스터의 게이트 전극에 접속되고 타단이 상기 제2 전원 라인에 접속된 제8 저항(R8)과, 소스 전극이 상기 제어 신호의 하이 레벨에 상당하는 전위에 접속되고 드레인 전극이 상기 제8 저항의 일단에 접속되고 게이트 전극에 상기 제어 신호가 입력되는 P채널형 제3 전계 효과 트랜지스터(M5)를 포함할 수 있다.[6] In the electronic circuit 10 described in [5] above, the first control circuit 13 includes a fifth resistor R5 having one end connected to the base electrode of the PNP transistor and a source electrode connected to the positive electrode. An N-channel first field effect transistor M3 connected to a potential lower than the power supply voltage of and having a drain electrode connected to the other end of the fifth resistor and receiving the control signal to a gate electrode, wherein the second control The circuit 14 includes a sixth resistor R6 having one end connected to the base electrode of the NPN transistor and a seventh resistor having one end connected to the other end of the sixth resistor and the other end connected to the second power line ( R7), a P-channel type second field effect transistor M4 having a source electrode connected to a potential higher than the negative power supply voltage (ground potential) and a drain electrode connected to one end of the seventh resistor, An eighth resistor R8 connected to the gate electrode of the second field effect transistor and having the other end connected to the second power supply line, a source electrode connected to a potential corresponding to the high level of the control signal, and a drain electrode connected to the second power line. 8 It may include a P-channel type third field effect transistor M5 connected to one end of the resistor and inputting the control signal to a gate electrode.

[7] 상기 [5] 또는 [6]에 기재한 전자 회로(10)에서, 상기 제1 제어 회로에는 상기 제어 신호로서 2값 신호인 제1 신호(CNT1)가 입력되고, 상기 제2 제어 회로에는 상기 제어 신호로서 2값 신호인 제2 신호(CNT1a)가 입력되며, 상기 제2 신호의 위상은 상기 제1 신호의 위상 보다 진상(lead)일 수 있다.[7] In the electronic circuit 10 described in [5] or [6], the first signal CNT1, which is a binary signal, is input as the control signal to the first control circuit, and the second control circuit A second signal CNT1a, which is a binary signal, is input as the control signal, and the phase of the second signal may be more advanced than the phase of the first signal.

[8] 본 발명의 대표적인 실시형태에 따른 측정 장치(100)는 측정 대상물(20)의 전기적 특성을 측정하기 위한 측정 장치이며, 적어도 하나의 상기 [1] 내지 [7] 중 어느 하나에 기재한 전자 회로(10, 10A)와, 상기 측정 대상물을 접속하기 위한 복수의 외부 단자(HP, HC, LP, LC)와, 내부 회로(1~3, Rp1, Rp2 등)를 구비하고, 상기 전자 회로의 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 상기 내부 회로와 적어도 하나의 상기 외부 단자 사이에 접속되는 것을 특징으로 한다.[8] The measuring device 100 according to a representative embodiment of the present invention is a measuring device for measuring the electrical characteristics of the measuring object 20, and includes at least one of the above [1] to [7]. An electronic circuit (10, 10A), a plurality of external terminals (HP, HC, LP, LC) for connecting the measurement object, and internal circuits (1 to 3, Rp1, Rp2, etc.) are provided, and the electronic circuit The first transistor and the second transistor of is characterized in that connected between the internal circuit and the at least one external terminal.

2. 실시형태의 구체예2. Specific examples of embodiments

이하, 본 발명의 실시형태의 구체예에 대해서 도면을 참조하여 설명한다. 또한, 이하의 설명에서, 각 실시형태에서 공통된 구성요소에는 동일한 참조 부호를 부여하고, 반복되는 설명을 생략한다.EMBODIMENT OF THE INVENTION Hereinafter, the specific example of embodiment of this invention is described with reference to drawings. Incidentally, in the following description, the same reference numerals are assigned to components common to each embodiment, and repeated explanations are omitted.

<실시형태 1><Embodiment 1>

도 1은 실시형태 1에 따른 측정 장치(100)의 구성을 도시하는 도면이다. 도 1에 도시하는 측정 장치(100)는 측정 대상물(DUT)(20)의 전기적 특성을 측정하는 기기이다. 측정 장치(100)로서, 4단자법에 의한 임피던스의 측정이 가능한 LCR 미터나 커패시턴스 미터 등을 예시할 수 있다. 본 실시형태에서는, 측정 장치(100)가 LCR 미터인 경우를 예로 들어서 설명한다.1 is a diagram showing the configuration of a measuring device 100 according to Embodiment 1. As shown in FIG. A measuring device 100 shown in FIG. 1 is a device that measures the electrical characteristics of a measurement target (DUT) 20 . As the measurement device 100, an LCR meter or a capacitance meter capable of measuring impedance by a 4-terminal method can be exemplified. In this embodiment, a case where the measuring device 100 is an LCR meter is taken as an example and described.

도 1에 도시하는 바와 같이, 측정 장치(100)는 신호 생성 회로(1), 전압 검출 회로(2), 전류 검출 회로(3), A/D 변환회로(4, 5), 데이터 처리 제어부(6), 기억부(7), 조작부(8), 및 출력부(9)를 구비한다. 또한, 측정 장치(100)는 복수의 외부 단자(HC, HP, LC, LP)와 복수의 스위치(SW1~SW4)를 구비한다.As shown in FIG. 1, the measuring device 100 includes a signal generating circuit 1, a voltage detection circuit 2, a current detection circuit 3, A/D conversion circuits 4 and 5, and a data processing control unit ( 6), a storage unit 7, an operation unit 8, and an output unit 9. In addition, the measuring device 100 includes a plurality of external terminals HC, HP, LC, and LP and a plurality of switches SW1 to SW4.

외부 단자(HC, HP, LP, LC)는 측정 대상물(20)을 접속하기 위한 단자이다. 예컨대, 하이 측 단자로서의 외부 단자(HC, HP)에는 측정 대상물(20)의 한쪽의 단자가 공통으로 접속되고, 로우 측 단자로서의 외부 단자(LP, LC)에는 측정 대상물(20)의 다른 쪽의 단자가 공통으로 접속된다.The external terminals HC, HP, LP, and LC are terminals for connecting the measurement object 20. For example, one terminal of the object to be measured 20 is commonly connected to the external terminals HC and HP as high-side terminals, and the external terminals LP and LC as low-side terminals are connected to the other terminal of the object 20 to be measured. Terminals are connected in common.

스위치(SW1~SW4)는 각 외부 단자(HC, HP, LP, LC)와 신호 생성 회로(1) 및 전류 검출 회로(3) 등의 측정 장치(100)의 내부 회로 사이에 설치되고, 각 외부 단자(HC, HP, LC, LP)와 내부 회로 사이의 전기적인 접속과 차단을 전환하는 전자 회로이다. 스위치(SW1~SW4)의 상세한 내용에 대해서는 후술한다.The switches (SW1 to SW4) are installed between each external terminal (HC, HP, LP, LC) and the internal circuit of the measuring device 100, such as the signal generating circuit 1 and the current detection circuit 3, and each external It is an electronic circuit that converts electrical connection and disconnection between terminals (HC, HP, LC, LP) and internal circuits. Details of the switches SW1 to SW4 will be described later.

측정 장치(100)는 예컨대 외부 단자(HC, HP)와 외부 단자(LP, LC) 사이에 접속된 측정 대상물(20)에 대해서 외부 단자(HC)로부터 교류 신호 등을 인가하고, 그때의 외부 단자(HP)와 외부 단자(LP) 사이에 발생되는 전압과, 외부 단자(HC)로부터 측정 대상물(20)을 통해서 외부 단자(LC)에 흐르는 전류를 각각 측정하고, 측정한 전압 및 전류에 기초하여 측정 대상물(20)의 전기적 특성(임피던스)을 측정한다.The measuring device 100 applies, for example, an AC signal or the like from the external terminal HC to the measurement target 20 connected between the external terminals HC and HP and the external terminals LP and LC, and the external terminal at that time The voltage generated between HP and the external terminal LP and the current flowing from the external terminal HC through the measurement target 20 to the external terminal LC are measured, respectively, and based on the measured voltage and current The electrical characteristics (impedance) of the measurement object 20 are measured.

신호 생성 회로(1)는 측정 대상물(20)의 임피던스를 측정하기 위해서 측정 대상물(20)에 인가하는 교류 신호(예컨대, 정현파 교류 신호)를 생성하는 회로이다. 신호 생성 회로(1)의 교류 신호를 출력하기 위한 출력 단자는 스위치(SW1)를 통해서 외부 단자(HC)에 접속된다.The signal generating circuit 1 is a circuit that generates an AC signal (eg, a sinusoidal AC signal) applied to the measurement target 20 in order to measure the impedance of the measurement target 20 . An output terminal for outputting an AC signal of the signal generating circuit 1 is connected to an external terminal HC via a switch SW1.

전압 검출 회로(2)는 외부 단자(HP)와 외부 단자(LP)에 각각 접속되고, 외부 단자(HP)와 외부 단자(LP) 사이의 전압을 검출하는 회로이다. 전압 검출 회로(2)는 예컨대 연산 증폭기를 가지며, 검출한 외부 단자(HP)와 외부 단자(LP) 사이의 전압을 연산 증폭기에 의해 증폭하여 전압 신호로서 출력한다.The voltage detection circuit 2 is a circuit that is connected to the external terminal HP and the external terminal LP, respectively, and detects the voltage between the external terminal HP and the external terminal LP. The voltage detection circuit 2 has, for example, an operational amplifier, amplifies the detected voltage between the external terminal HP and the external terminal LP by the operational amplifier, and outputs it as a voltage signal.

A/D 변환회로(4)는 전압 검출 회로(2)로부터 출력된 전압 신호를 소정의 샘플링 주기(예컨대, 신호 생성 회로(1)로부터 출력되는 교류 신호의 주기에 대해서 충분히 짧은 주기)로 샘플링함으로써, 전압 신호를 디지털 신호로 변환하여 전압 데이터로서 출력한다.The A/D conversion circuit 4 samples the voltage signal output from the voltage detection circuit 2 at a predetermined sampling cycle (e.g., a cycle sufficiently short compared to the cycle of the AC signal output from the signal generating circuit 1), , The voltage signal is converted into a digital signal and output as voltage data.

전류 검출 회로(3)는 외부 단자(LC)와 스위치(SW4)를 통해서 접속되고, 측정 대상물(20)에 흐르는 전류를 검출하는 회로이다. 전류 검출 회로(3)는 예컨대 신호 생성 회로(1)로부터 측정 대상물(20)에 교류 신호를 인가했을 때에 측정 대상물(20)에 흐르는 전류를 외부 단자(LC)를 통해서 입력하고, 입력한 전류를 전압으로 변환하여 전류 신호로서 출력한다.The current detection circuit 3 is a circuit that is connected via an external terminal LC and a switch SW4 and detects a current flowing through the measurement target 20 . The current detection circuit 3 inputs, for example, the current flowing through the measurement target 20 when an AC signal is applied from the signal generating circuit 1 to the measurement target 20 through an external terminal LC, and receives the input current. It is converted to voltage and output as a current signal.

A/D 변환회로(5)는 A/D 변환회로(4)와 마찬가지로 전류 검출 회로(3)로부터 출력된 전류 신호를 소정의 샘플링 주기로 샘플링함으로써, 전류 신호를 디지털 신호로 변환하여 전류 데이터로서 출력한다.Like the A/D converter circuit 4, the A/D conversion circuit 5 samples the current signal output from the current detection circuit 3 at a predetermined sampling cycle, converts the current signal into a digital signal, and outputs it as current data. do.

조작부(8)는 사용자가 측정 장치(100)를 조작하기 위한 입력 인터페이스이다. 조작부(8)로는 각종 버튼이나 터치 패널 등을 예시할 수 있다. 예컨대, 사용자가 조작부(8)를 조작함으로써, 측정 대상물(20)을 측정하기 위한 각종 측정 조건 등을 측정 장치(100)에 설정함과 동시에, 측정의 실행 및 정지를 측정 장치(100)에 지시할 수 있다.The manipulation unit 8 is an input interface for a user to manipulate the measuring device 100 . As the operation unit 8, various buttons, touch panels, and the like can be exemplified. For example, by manipulating the control unit 8, the user sets various measurement conditions for measuring the measurement object 20 in the measuring device 100, and at the same time instructs the measuring device 100 to execute or stop the measurement. can do.

기억부(7)는 측정 장치(100)로서의 기능을 실현하기 위한 각종 프로그램, 임피던스를 측정하기 위한 연산에 이용되는 각종 파라미터, 및 측정 결과 등의 데이터를 기억하기 위한 기능부이다. 기억부(7)는 예컨대 ROM나 RAM, 플래시 메모리 등의 공지된 기억 장치에 의해 실현된다.The storage unit 7 is a functional unit for storing data such as various programs for realizing the functions of the measuring device 100, various parameters used in calculations for measuring impedance, and measurement results. The storage unit 7 is realized by a known storage device such as ROM, RAM, or flash memory, for example.

데이터 처리 제어부(6)는 측정 장치(100) 내의 각 기능부를 통괄적으로 제어하는 기능부이다. 데이터 처리 제어부(6)는 예컨대 CPU 등의 프로세서를 포함하여 구성된다. 데이터 처리 제어부(6)는 예컨대 후술하는 포지티브의 전원 전압(+12V)보다 낮은 전원 전압이 공급되는 내부 전원 라인(Vdd)(예컨대, 3.3V)과 그라운드 전위(GND)(=0V) 사이에 접속되고, 내부 전원 라인(Vdd)으로부터의 급전에 의해 동작 가능하게 된다.The data processing controller 6 is a functional unit that collectively controls each functional unit in the measuring device 100 . The data processing control unit 6 is configured to include a processor such as a CPU, for example. The data processing control unit 6 is connected between an internal power supply line Vdd (eg, 3.3V) to which a power supply voltage lower than the positive power supply voltage (+12V) to be described later (eg, 3.3V) and a ground potential (GND) (= 0V) and is operable by supplying power from the internal power line (Vdd).

데이터 처리 제어부(6)는 예컨대 기억부(7)에 기억되는 프로그램에 따라 각종 연산을 실행함으로써 측정 장치(100) 내의 각 기능부를 제어한다. 또한, 데이터 처리 제어부(6)는 제어 신호(CNT1~CNT4)를 출력함으로써 스위치(SW1~SW4)의 온/오프를 전환한다.The data processing control unit 6 controls each functional unit in the measurement device 100 by executing various calculations according to programs stored in the storage unit 7, for example. In addition, the data processing controller 6 turns on/off the switches SW1 to SW4 by outputting the control signals CNT1 to CNT4.

여기서, 제어 신호(CNT1~CNT4)는 2값 신호이다. 예컨대, 제어 신호(CNT1)의 하이 레벨은 내부 전원 라인(Vdd)의 전원 전압(3.3V)이고, 제어 신호(CNT1)의 로우 레벨은 그라운드 전위(0V)이다.Here, the control signals CNT1 to CNT4 are binary signals. For example, the high level of the control signal CNT1 is the power supply voltage (3.3V) of the internal power line Vdd, and the low level of the control signal CNT1 is the ground potential (0V).

또한, 데이터 처리 제어부(6)는 A/D 변환회로(4, 5)로부터 출력된 전압 데이터 및 전류 데이터를 입력하고, 입력한 전압 데이터 및 전류 데이터에 기초하여 각 데이터 처리를 실행함으로써 측정 대상물(20)의 전기적 특성(임피던스)을 측정하고, 측정 결과를 기억부(7)에 기억한다. 또한, 데이터 처리 제어부(6)는 입력된 전압 데이터에 기초하여 외부 단자(HC, HP, LC, LP)와 측정 대상물(20)의 전기적인 접속 여부를 확인하기 위한 컨택트 체크를 행한다. 컨택트 체크의 상세한 내용에 대해서는 후술한다.In addition, the data processing control unit 6 inputs the voltage data and current data output from the A/D conversion circuits 4 and 5, and executes each data process based on the input voltage data and current data to measure the object ( 20), the electrical characteristics (impedance) are measured, and the measurement result is stored in the storage unit 7. In addition, the data processing control unit 6 performs a contact check to determine whether the external terminals HC, HP, LC, and LP are electrically connected to the measurement object 20 based on the input voltage data. Details of the contact check will be described later.

출력부(9)는 측정 장치(100)에서의 측정 조건이나 측정 결과 등의 각종 정보를 출력하기 위한 기능부이다. 출력부(9)는 예컨대 LCD(Liquid Crystal Display)나 유기 EL를 구비한 표시장치이다. 또한, 출력부(9)는 조작부(8)로서의 일부 기능을 실현하는 터치 패널을 구비한 표시장치일 수 있다. 또한, 출력부(9)는 측정 결과 등의 데이터를 유선 또는 무선에 의해 외부에 출력하는 통신 회로 등을 포함할 수 있다.The output unit 9 is a functional unit for outputting various types of information such as measurement conditions and measurement results in the measurement device 100 . The output unit 9 is, for example, a display device having a liquid crystal display (LCD) or organic EL. Also, the output unit 9 may be a display device with a touch panel realizing some functions as the operation unit 8 . In addition, the output unit 9 may include a communication circuit that outputs data such as measurement results to the outside by wire or wirelessly.

다음에, 스위치(SW1~SW4)에 대해서 설명한다. 스위치(SW1)는 신호 생성 회로(1)의 출력 단자와 외부 단자(HC) 사이에 접속된다. 스위치(SW2)는 측정 장치(100)의 포지티브 측의 전원 전압(예컨대, +12V)이 공급되는 제1 전원 라인(Vccp)과 외부 단자(HP) 사이에 저항(Rp1)과 직렬로 접속된다. 스위치(SW3)는 측정 장치(100)의 제1 전원 라인(Vccp)과 외부 단자(LP) 사이에 저항(Rp2)과 직렬로 접속된다. 스위치(SW4)는 전류 검출 회로(3)의 입력 단자와 외부 단자(LC) 사이에 접속된다.Next, the switches SW1 to SW4 will be described. The switch SW1 is connected between the output terminal of the signal generating circuit 1 and the external terminal HC. The switch SW2 is connected in series with the resistor Rp1 between the external terminal HP and the first power line Vccp to which the positive-side power supply voltage (eg, +12V) of the measuring device 100 is supplied. The switch SW3 is connected in series with the resistor Rp2 between the first power line Vccp of the measuring device 100 and the external terminal LP. A switch SW4 is connected between the input terminal of the current detection circuit 3 and the external terminal LC.

상술한 바와 같이, 스위치(SW1~SW4)는 각 외부 단자(HC, HP, LP, LC)와 측정 장치(100)의 내부 회로 사이의 도통과 비도통을 전환한다. 스위치(SW1~SW4)는 예컨대 측정 대상물(20)의 전기적 특성의 측정 시나 컨택트 체크 시에 온/오프가 제어된다. 예컨대, 각 스위치(SW1~SW4)의 온/오프의 전환은 데이터 처리 제어부(6)로부터 출력되는, 각 스위치(SW1~SW4)에 각각 대응한 제어 신호(CNT1~CNT4)에 의해 제어된다.As described above, the switches SW1 to SW4 switch between conduction and non-conduction between the respective external terminals HC, HP, LP, and LC and the internal circuit of the measuring device 100. The switches SW1 to SW4 are turned on/off when, for example, the electrical characteristics of the measurement object 20 are measured or the contact is checked. For example, on/off switching of each switch SW1 to SW4 is controlled by control signals CNT1 to CNT4 corresponding to each switch SW1 to SW4 output from the data processing control unit 6.

측정 대상물(20)의 임피던스를 측정하는 경우, 데이터 처리 제어부(6)는 제어 신호(CNT1~CNT4)에 의해 예컨대 스위치(SW1, SW4)를 온 시키고, 스위치(SW2, SW3)를 오프 시킨다. 이 상태에서, 데이터 처리 제어부(6)는 신호 생성 회로(1)로부터 교류 신호 등을 출력시키고, 측정 대상물(20)의 양단의 전압과 측정 대상물(20)에 흐르는 전류를 검출함으로써 측정 대상물(20)의 임피던스를 측정한다. 또한, 측정 대상물(20)의 임피던스의 측정을 정지하는 경우에는, 데이터 처리 제어부(6)는 제어 신호(CNT1~CNT4)에 의해 예컨대 각 스위치(SW1~SW4)를 오프 시킨다.When measuring the impedance of the measurement object 20, the data processing control unit 6 turns on, for example, the switches SW1 and SW4 and turns off the switches SW2 and SW3 according to the control signals CNT1 to CNT4. In this state, the data processing control unit 6 outputs an AC signal or the like from the signal generating circuit 1, and detects the voltage across the measurement target 20 and the current flowing through the measurement target 20, so that the measurement target 20 ) to measure the impedance of Further, when the measurement of the impedance of the measurement target 20 is stopped, the data processing control unit 6 turns off, for example, the respective switches SW1 to SW4 by the control signals CNT1 to CNT4.

측정 대상물(20)의 한쪽의 단자 측(하이 측)의 컨택트 체크를 행하는 경우, 데이터 처리 제어부(6)는 제어 신호(CNT1~CNT4)에 의해 스위치(SW1, SW2)를 온 시키고, 스위치(SW3, SW4)를 오프 시킨다. 이 상태에서, 데이터 처리 제어부(6)는 제1 전원 라인(Vccp)으로부터 저항(Rp1), 스위치(SW2), 외부 단자(HP, HC), 및 스위치(SW1)를 통해서 신호 생성 회로(1)의 출력 단자에 전류를 흘렸을 때의 외부 단자(HP)의 전압 크기에 기초하여 측정 대상물(20)의 한쪽의 단자와 외부 단자(HP, HC)가 전기적으로 접속되는지 여부를 판정한다.When performing a contact check on one terminal side (high side) of the measurement target 20, the data processing control unit 6 turns on the switches SW1 and SW2 by control signals CNT1 to CNT4, and switches SW3 , SW4) is turned off. In this state, the data processing control unit 6 controls the signal generation circuit 1 from the first power line Vccp through the resistor Rp1, the switch SW2, the external terminals HP and HC, and the switch SW1. Based on the magnitude of the voltage of the external terminal (HP) when a current is applied to the output terminal, it is determined whether one terminal of the measurement object 20 and the external terminals (HP, HC) are electrically connected.

또한, 측정 대상물(20)의 다른 쪽의 단자 측(로우 측)의 컨택트 체크를 행하는 경우, 데이터 처리 제어부(6)는 제어 신호(CNT1~CNT4)에 의해 스위치(SW1, SW2)를 오프 시키고, 스위치(SW3, SW4)를 온 시킨다. 이 상태에서, 데이터 처리 제어부(6)는 제1 전원 라인(Vccp)으로부터 저항(Rp2), 스위치(SW3), 외부 단자(LP, LC), 및 스위치(SW4)를 통해서 전류 검출 회로(3)의 입력 단자에 전류를 흘렸을 때의 외부 단자(LP)의 전압 크기에 기초하여 측정 대상물(20)의 다른 쪽의 단자와 외부 단자(LP, LC)가 전기적으로 접속되는지 여부를 판정한다.Further, when performing a contact check on the other terminal side (low side) of the measurement object 20, the data processing control unit 6 turns off the switches SW1 and SW2 by the control signals CNT1 to CNT4, Turn on the switches (SW3, SW4). In this state, the data processing control unit 6 connects the current detection circuit 3 from the first power line Vccp through the resistor Rp2, the switch SW3, the external terminals LP and LC, and the switch SW4. Based on the magnitude of the voltage of the external terminal (LP) when a current is applied to the input terminal of the measurement object 20, it is determined whether the other terminal and the external terminals (LP, LC) are electrically connected.

스위치(SW1~SW4)는 예컨대 아날로그 신호의 전달을 제어하는 아날로그 스위치이다. 이하, 스위치(SW1)로서의 아날로그 스위치의 구체적인 회로 구성에 대해서 설명한다.The switches SW1 to SW4 are, for example, analog switches that control transmission of analog signals. Hereinafter, a specific circuit configuration of the analog switch as the switch SW1 will be described.

도 2는 실시형태 1에 따른 아날로그 스위치(10)의 회로 구성을 도시하는 도면이다.Fig. 2 is a diagram showing the circuit configuration of the analog switch 10 according to the first embodiment.

도 2에 도시하는 아날로그 스위치(10)는 측정 장치(100)에서의 스위치(SW1~SW4)로서 적용할 수 있다. 본 실시형태에서는, 스위치(SW1)가 도 2에 도시하는 아날로그 스위치(10)에 의해 실현되고, 다른 스위치(SW2~SW4)가 공지된 집적회로 등에 의해 구성된 아날로그 스위치에 의해 실현되는 것으로서 설명한다.The analog switch 10 shown in FIG. 2 can be applied as switches SW1 to SW4 in the measurement device 100. In the present embodiment, the switch SW1 is realized by the analog switch 10 shown in FIG. 2, and the other switches SW2 to SW4 are described as being realized by analog switches composed of known integrated circuits or the like.

도 2에 도시하는 아날로그 스위치(10)(스위치(SW1))는 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)와, 제1 정 전류원(11)과, 제2 정 전류원(12)과, 전압 발생 회로(15)와, 제1 제어 회로(13) 및 제2 제어 회로(14)를 갖는다.The analog switch 10 (switch SW1) shown in FIG. 2 includes a first transistor M1 and a second transistor M2, a first constant current source 11, a second constant current source 12, It has a voltage generator circuit (15), a first control circuit (13) and a second control circuit (14).

아날로그 스위치(10)를 구성하는 이들 회로는 예컨대 트랜지스터나 저항 등의 디스크리트 부품을 프린트 기판 상에 납땜에 의해 고정하고, 프린트 기판의 표면 또는 내부에 형성된 금속으로 이루어지는 배선 패턴이나 리드 선 등에 의해 각 디스크리트 부품을 서로 접속함으로써 실현된다.In these circuits constituting the analog switch 10, for example, discrete components such as transistors and resistors are fixed on a printed board by soldering, and each discrete is formed by wiring patterns made of metal or lead wires formed on the surface or inside of the printed board. It is realized by connecting parts to each other.

제1 트랜지스터(M1) 및 제2 트랜지스터(M2)는 예컨대 수 백mA 이상의 전류를 흘릴 수 있는 파워 트랜지스터이다. 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)로는, 바이폴라 트랜지스터, 전계 효과 트랜지스터, IGBT 등을 예시할 수 있다. 본 실시형태에서는, 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)가 N채널형 MOSFET(metal-oxide-semiconductor field-effect transistor)인 경우를 예로 들어서 설명한다.The first transistor M1 and the second transistor M2 are power transistors capable of passing a current of several hundred mA or more, for example. As the first transistor M1 and the second transistor M2, a bipolar transistor, a field effect transistor, an IGBT, or the like can be exemplified. In the present embodiment, a case in which the first transistor M1 and the second transistor M2 are N-channel metal-oxide-semiconductor field-effect transistors (MOSFETs) will be described as an example.

제1 트랜지스터(M1) 및 제2 트랜지스터(M2)는 제1 주 전극으로서의 소스 전극과, 제2 주 전극으로서의 드레인 전극과, 제어 전극으로서의 게이트 전극을 각각 갖는다.The first transistor M1 and the second transistor M2 each have a source electrode as a first main electrode, a drain electrode as a second main electrode, and a gate electrode as a control electrode.

제1 트랜지스터(M1)와 제2 트랜지스터(M2)는 신호 생성 회로(1)의 출력 단자와 외부 단자(HC) 사이에 직렬로 접속된다. 구체적으로는, 제1 트랜지스터(M1)의 드레인 전극이 신호 생성 회로(1)의 출력 단자에 접속되고, 제1 트랜지스터(M1)의 소스 전극이 제2 트랜지스터(M2)의 소스 전극에 접속되고, 제2 트랜지스터(M2)의 드레인 전극이 외부 단자(HC)에 접속된다. 또한, 제1 트랜지스터의 게이트 전극과 제2 트랜지스터의 게이트 전극이 공통으로 접속된다.The first transistor M1 and the second transistor M2 are connected in series between the output terminal of the signal generating circuit 1 and the external terminal HC. Specifically, the drain electrode of the first transistor M1 is connected to the output terminal of the signal generating circuit 1, the source electrode of the first transistor M1 is connected to the source electrode of the second transistor M2, The drain electrode of the second transistor M2 is connected to the external terminal HC. Also, the gate electrode of the first transistor and the gate electrode of the second transistor are connected in common.

제1 정 전류원(11)은 제1 트랜지스터(M1)의 게이트 전극과 제2 트랜지스터(M2)의 게이트 전극이 공통으로 접속되는 제1 노드(N1)와 포지티브의 전원 전압(예컨대, +12V)이 공급되는 제1 전원 라인(Vccp) 사이에 접속되고, 제1 전원 라인(Vccp) 측으로부터 제1 노드(N1) 측으로 전류를 출력하는 회로이다.The first constant current source 11 has a positive power supply voltage (eg, +12V) at a first node N1 to which the gate electrode of the first transistor M1 and the gate electrode of the second transistor M2 are connected in common. A circuit connected between the supplied first power lines Vccp and outputting current from the first power line Vccp side to the first node N1 side.

제1 정 전류원(11)은 예컨대 트랜지스터(Q1), 저항(R1), 및 저항(R2)을 포함한다. 트랜지스터(Q1)는 예컨대 PNP 트랜지스터이다. 트랜지스터(Q1)의 콜렉터 전극은 제1 노드(N1)에 접속된다. 저항(R1)은 트랜지스터(Q1)의 에미터 전극과 제1 전원 라인(Vccp) 사이에 접속된다. 저항(R2)은 트랜지스터(Q1)의 베이스 전극과 제1 전원 라인(Vccp) 사이에 접속된다.The first constant current source 11 includes, for example, a transistor Q1, a resistor R1, and a resistor R2. Transistor Q1 is, for example, a PNP transistor. The collector electrode of transistor Q1 is connected to the first node N1. Resistor R1 is connected between the emitter electrode of transistor Q1 and the first power line Vccp. Resistor R2 is connected between the base electrode of transistor Q1 and the first power line Vccp.

제2 정 전류원(12)은 제1 트랜지스터(M1)의 소스 전극과 제2 트랜지스터(M2)의 소스 전극이 접속되는 제2 노드(N2)와 네거티브의 전원 전압(예컨대, -12V)이 공급되는 제2 전원 라인(Vccn) 사이에 접속되고, 제2 노드(N2) 측으로부터 제2 전원 라인(Vccn) 측으로 전류를 출력하는 회로이다. 예컨대, 제2 정 전류원(12)은 제1 정 전류원(11)과 동일한 크기의 전류를 흘리도록 설계된다.The second constant current source 12 supplies a second node N2 to which the source electrode of the first transistor M1 and the source electrode of the second transistor M2 are connected and a negative power supply voltage (eg, -12V). A circuit connected between the second power lines Vccn and outputting a current from the second node N2 side to the second power line Vccn side. For example, the second constant current source 12 is designed to flow the same magnitude of current as the first constant current source 11 .

제2 정 전류원(12)은 예컨대 트랜지스터(Q2), 저항(R3), 및 저항(R4)을 포함한다. 트랜지스터(Q2)는 예컨대 NPN 트랜지스터이다. 트랜지스터(Q2)의 콜렉터 전극은 제2 노드(N2)에 접속된다. 저항(R3)은 트랜지스터(Q2)의 에미터 전극과 제2 전원 라인(Vccn) 사이에 접속된다. 저항(R4)은 트랜지스터(Q2)의 베이스 전극과 제2 전원 라인(Vccn) 사이에 접속된다.The second constant current source 12 includes, for example, a transistor Q2, a resistor R3, and a resistor R4. Transistor Q2 is, for example, an NPN transistor. The collector electrode of transistor Q2 is connected to the second node N2. Resistor R3 is connected between the emitter electrode of transistor Q2 and the second power line Vccn. Resistor R4 is connected between the base electrode of transistor Q2 and the second power line Vccn.

아울러, 제1 정 전류원(11) 및 제2 정 전류원(12)의 회로 구성은 도 2에 예시된 것에 한정되지 않으며, 다양한 회로 구성을 채용할 수 있다.In addition, the circuit configurations of the first constant current source 11 and the second constant current source 12 are not limited to those illustrated in FIG. 2 , and various circuit configurations may be employed.

제1 제어 회로(13)와 제2 제어 회로(14)는 제어 신호(CNT1)에 따라서 제1 정 전류원(11) 및 제2 정 전류원(12)에 의한 전류의 출력과 차단을 전환하는 제어부로서 기능한다. 즉, 제1 제어 회로(13)는 제1 정 전류원(11)에 의한 전류의 출력과 차단을 제어하는 회로이며, 제2 제어 회로(14)는 제2 정 전류원(12)에 의한 전류의 출력과 차단을 제어하는 회로이다.The first control circuit 13 and the second control circuit 14 are controllers that switch between outputting and blocking current by the first constant current source 11 and the second constant current source 12 according to the control signal CNT1. function That is, the first control circuit 13 is a circuit that controls the output and cut-off of current by the first constant current source 11, and the second control circuit 14 outputs current by the second constant current source 12. It is a circuit that controls over-blocking.

제1 제어 회로(13)는 제어 신호(CNT1)에 따라서 제1 정 전류원(11)을 구성하는 트랜지스터(Q1)의 베이스 전극의 전압을 제1 전원 라인(Vccp)의 전원 전압(+12V)보다 낮춤으로써 제1 정 전류원(11)을 활성화(기동)시키고, 제1 정 전류원(11)으로부터의 전류의 출력을 가능하게 한다.The first control circuit 13 controls the voltage of the base electrode of the transistor Q1 constituting the first constant current source 11 to be higher than the power supply voltage (+12V) of the first power line Vccp according to the control signal CNT1. By lowering, the first constant current source 11 is activated (started), and the output of current from the first constant current source 11 is enabled.

구체적으로는, 제1 제어 회로(13)는 저항(R5)과 트랜지스터(M3)를 포함한다. 저항(R5)의 일단은 트랜지스터(Q1)의 베이스 전극에 접속된다. 트랜지스터(M3)는 예컨대 N채널형 전계 효과 트랜지스터(MOSFET)이다. 트랜지스터(M3)의 소스 전극은 제1 전원 라인(Vccp)의 전압보다 낮은 전위(예컨대, 그라운드 전위(GND)(=0V))에 접속된다. 트랜지스터(M3)의 드레인 전극은 저항(R5)의 타단에 접속된다. 트랜지스터(M3)의 게이트 전극에는 제어 신호(CNT1)가 입력된다.Specifically, the first control circuit 13 includes a resistor R5 and a transistor M3. One end of the resistor R5 is connected to the base electrode of the transistor Q1. Transistor M3 is, for example, an N-channel type field effect transistor (MOSFET). The source electrode of the transistor M3 is connected to a potential lower than the voltage of the first power line Vccp (eg, the ground potential GND (=0V)). The drain electrode of transistor M3 is connected to the other end of resistor R5. The control signal CNT1 is input to the gate electrode of the transistor M3.

제2 제어 회로(14)는 제어 신호(CNT1)에 따라서 제2 정 전류원(12)을 구성하는 트랜지스터(Q2)의 베이스 전극의 전압을 제2 전원 라인(Vccn)의 전원 전압(-12V)보다 높임으로써 제2 정 전류원(12)에 의한 전류의 출력을 가능하게 한다.The second control circuit 14 sets the voltage of the base electrode of the transistor Q2 constituting the second constant current source 12 higher than the power supply voltage (-12V) of the second power line Vccn according to the control signal CNT1. By increasing it, the output of current by the second constant current source 12 is enabled.

구체적으로는, 제2 제어 회로(14)는 저항(R6, R7, R8)과 트랜지스터(M4, M5)를 포함한다. 저항(R6)의 일단은 제2 정 전류원(12)을 구성하는 트랜지스터(Q2)의 베이스 전극에 접속된다. 저항(R7)의 일단은 저항(R6)의 타단에 접속되고, 저항(R7)의 타단은 제2 전원 라인(Vccn)에 접속된다.Specifically, the second control circuit 14 includes resistors R6, R7 and R8 and transistors M4 and M5. One end of the resistor R6 is connected to the base electrode of the transistor Q2 constituting the second constant current source 12 . One end of the resistor R7 is connected to the other end of the resistor R6, and the other end of the resistor R7 is connected to the second power line Vccn.

트랜지스터(M4, M5)는 예컨대 P채널형 전계 효과 트랜지스터(MOSFET)이다. 트랜지스터(M4)의 소스 전극은 제2 전원 라인의 전원 전압(-12V)보다 높은 전위(예컨대, 그라운드 전위(GND))에 접속된다. 트랜지스터(M4)의 드레인 전극은 저항(R7)의 일단에 접속된다. 저항(R8)의 일단은 트랜지스터(M4)의 게이트 전극에 접속되고, 저항(R8)의 타단은 제2 전원 라인(Vccn)에 접속된다.The transistors M4 and M5 are, for example, P-channel type field effect transistors (MOSFETs). The source electrode of the transistor M4 is connected to a potential higher than the power supply voltage (-12V) of the second power line (eg, ground potential GND). The drain electrode of transistor M4 is connected to one end of resistor R7. One end of the resistor R8 is connected to the gate electrode of the transistor M4, and the other end of the resistor R8 is connected to the second power line Vccn.

트랜지스터(M5)의 소스 전극은 제어 신호(CNT1)의 하이 레벨에 상당하는 전위, 즉 내부 전원 라인(Vdd)(+3.3V)에 접속된다. 트랜지스터(M5)의 드레인 전극은 저항(R8)의 일단에 접속된다. 트랜지스터(M5)의 게이트 전극에는 제어 신호(CNT1)가 입력된다.The source electrode of the transistor M5 is connected to a potential corresponding to the high level of the control signal CNT1, that is, to the internal power supply line Vdd (+3.3V). The drain electrode of the transistor M5 is connected to one end of the resistor R8. The control signal CNT1 is input to the gate electrode of the transistor M5.

여기서, 스위치(SW1)로서의 아날로그 스위치(10)의 동작에 대해서 설명한다.Here, the operation of the analog switch 10 as the switch SW1 will be described.

먼저, 제어 신호(CNT1)가 로우 레벨(0V)인 경우를 고려한다.First, consider the case where the control signal CNT1 is at a low level (0V).

이 경우, 제1 제어 회로(13)는 제1 정 전류원(11)을 전류 출력이 불능인 불활성 상태(전류 차단 상태)로 한다. 구체적으로는, 제어 신호(CNT1)가 로우 레벨인 경우, 제1 제어 회로(13)의 트랜지스터(M3)가 오프 된다. 이에 의해, 제1 정 전류원(11)의 트랜지스터(Q1)의 베이스 전극이 저항(R2)에 의해 제1 전원 라인(Vccp)의 전압(+12V)으로 풀업 되므로 트랜지스터(Q1)가 오프 되고, 제1 정 전류원(11)으로부터의 전류의 출력이 정지된다.In this case, the first control circuit 13 sets the first constant current source 11 to an inactive state in which current output is disabled (current cutoff state). Specifically, when the control signal CNT1 is at a low level, the transistor M3 of the first control circuit 13 is turned off. As a result, since the base electrode of the transistor Q1 of the first constant current source 11 is pulled up to the voltage (+12V) of the first power line Vccp by the resistor R2, the transistor Q1 is turned off, 1 The output of the current from the constant current source 11 is stopped.

또한, 제어 신호(CNT1)가 로우 레벨인 경우, 제2 제어 회로(14)는 제2 정 전류원(12)을 전류 출력이 불능인 불활성 상태로 한다. 구체적으로는, 제어 신호(CNT1)가 로우 레벨인 경우, 제2 제어 회로(14)의 트랜지스터(M5)가 온 된다. 이에 의해, 트랜지스터(M4)의 게이트 전극이 내부 전원 라인(Vdd)의 전원 전압(=3.3V) 부근까지 상승되므로 트랜지스터(M4)가 오프 된다. 이에 의해, 제1 정 전류원(11)의 트랜지스터(Q2)의 베이스 전극이 저항(R6, R7)에 의해 제2 전원 라인(Vccn)의 전압(-12V)으로 풀다운 되므로 트랜지스터(Q2)가 오프 되고, 제2 정 전류원(12)으로부터의 전류의 출력이 정지된다.Also, when the control signal CNT1 is at a low level, the second control circuit 14 sets the second constant current source 12 to an inactive state in which current output is disabled. Specifically, when the control signal CNT1 is at a low level, the transistor M5 of the second control circuit 14 is turned on. As a result, the gate electrode of the transistor M4 is raised to the vicinity of the power supply voltage (=3.3V) of the internal power line Vdd, so the transistor M4 is turned off. As a result, the base electrode of the transistor Q2 of the first constant current source 11 is pulled down to the voltage (-12V) of the second power line Vccn by the resistors R6 and R7, so the transistor Q2 is turned off. , the output of the current from the second constant current source 12 is stopped.

상술한 바와 같이, 제어 신호(CNT1)가 로우 레벨인 경우, 제1 정 전류원(11) 및 제2 정 전류원(12)으로부터의 전류 출력이 정지된다. 이에 의해, 전압 발생 회로(15)(제너 다이오드(ZD) 및 저항(R8))에 의해 트랜지스터(M1, M2)의 게이트ㆍ소스간 전압이 0V가 되므로 트랜지스터(M1, M2)가 오프 된다. 그 결과, 신호 생성 회로(1)의 출력 단자와 외부 단자(HC) 사이가 비도통 상태가 된다. 이때, 상술한 바와 같이 제1 정 전류원(11) 뿐만 아니라 제2 정 전류원(12)도 정지되므로, 제2 노드(N2)에 네거티브의 전압이 발생되는 일은 없다.As described above, when the control signal CNT1 is at a low level, current output from the first constant current source 11 and the second constant current source 12 is stopped. As a result, the voltage between the gate and source of the transistors M1 and M2 becomes 0 V by the voltage generator circuit 15 (Zener diode ZD and resistor R8), so the transistors M1 and M2 are turned off. As a result, a non-conductive state is established between the output terminal of the signal generating circuit 1 and the external terminal HC. At this time, since not only the first constant current source 11 but also the second constant current source 12 are stopped as described above, a negative voltage is not generated at the second node N2.

다음에, 제어 신호(CNT1)가 하이 레벨(3.3V)인 경우를 고려한다. 이 경우, 제1 제어 회로(13)는 제1 정 전류원(11)을 전류 출력이 가능한 활성 상태로 한다. 구체적으로는, 제어 신호(CNT1)가 하이 레벨인 경우, 제1 제어 회로(13)의 트랜지스터(M3)가 온 된다. 이에 의해, 제1 전원 라인(Vccp)의 전원 전압(+12V)과 그라운드 전위(0V) 사이에 저항(R5) 및 저항(R2)이 접속되게 되므로, 제1 정 전류원(11)의 트랜지스터(Q1)의 베이스 전극에는 저항(R5)과 저항(R2)의 분압비에 따른 전압이 인가된다. 그 결과, 트랜지스터(Q1)가 온 되고, 제1 정 전류원(11)으로부터 전류가 출력된다.Next, consider the case where the control signal CNT1 is at a high level (3.3V). In this case, the first control circuit 13 puts the first constant current source 11 into an active state capable of outputting current. Specifically, when the control signal CNT1 is at a high level, the transistor M3 of the first control circuit 13 is turned on. As a result, since the resistor R5 and the resistor R2 are connected between the power supply voltage (+12V) of the first power line Vccp and the ground potential (0V), the transistor Q1 of the first constant current source 11 ) is applied with a voltage according to the voltage division ratio between the resistor R5 and the resistor R2. As a result, the transistor Q1 is turned on, and current is output from the first constant current source 11 .

또한, 제어 신호(CNT1)가 하이 레벨(3.3V)인 경우, 제2 제어 회로(14)는 제2 정 전류원(12)을 전류 출력이 가능한 활성상태로 한다. 구체적으로는, 제어 신호(CNT1)가 하이 레벨인 경우, 제2 제어 회로(14)의 트랜지스터(M5)가 오프 된다. 이에 의해, 트랜지스터(M4)의 게이트 전극이 제2 전원 라인(Vccn)의 전원 전압(-12V)으로 풀다운 되므로 트랜지스터(M4)가 온 된다. 이에 의해, 그라운드 전위(0V)와 제2 전원 라인(Vccn)의 전원 전압(-12V) 사이에 저항(R7) 및 저항(R6)이 접속되게 되므로, 제2 정 전류원(12)의 트랜지스터(Q1)의 베이스 전극에는 저항(R7)과 저항(R6)의 분압비에 따른 전압이 인가된다. 그 결과, 트랜지스터(Q2)가 온 되고, 제2 정 전류원(12)으로부터 전류가 출력된다.Also, when the control signal CNT1 has a high level (3.3V), the second control circuit 14 sets the second constant current source 12 to an active state capable of outputting current. Specifically, when the control signal CNT1 is at a high level, the transistor M5 of the second control circuit 14 is turned off. As a result, the gate electrode of the transistor M4 is pulled down to the power supply voltage (-12V) of the second power line Vccn, so the transistor M4 is turned on. Accordingly, since the resistor R7 and the resistor R6 are connected between the ground potential (0V) and the power supply voltage (-12V) of the second power supply line (Vccn), the transistor Q1 of the second constant current source 12 A voltage according to the voltage division ratio between the resistor R7 and the resistor R6 is applied to the base electrode of ). As a result, the transistor Q2 is turned on, and current is output from the second constant current source 12.

제1 정 전류원(11) 및 제2 정 전류원(12)으로부터 전류가 출력되는 경우, 제1 정 전류원(11)으로부터 출력된 전류는 주로 전압 발생 회로(15)로서의 제너 다이오드(ZD) 및 저항(R8)을 경유하여 제2 정 전류원(12)에 흘러 들어간다. 이에 의해, 전압 발생 회로(15)는 트랜지스터(M1, M2)의 게이트ㆍ소스 간에 트랜지스터(M1, M2)의 임계값 전압보다 큰 전압을 발생시킨다. 그 결과, 트랜지스터(M1, M2)가 온 되고, 외부 단자(HC)와 신호 생성 회로(1)의 출력 단자가 도통 상태가 된다. 이때, 제1 정 전류원(11)과 제2 정 전류원(12)의 전류가 동일하면, 제2 노드(N2)의 전압은 포지티브 측의 전원 전압(+12V)과 네거티브 측의 전원 전압(-12V)의 중간 전압(예컨대, 0V)이 된다.When current is output from the first constant current source 11 and the second constant current source 12, the current output from the first constant current source 11 is mainly composed of the zener diode ZD as the voltage generating circuit 15 and the resistor ( It flows into the second constant current source 12 via R8). Thus, the voltage generator circuit 15 generates a voltage higher than the threshold voltage of the transistors M1 and M2 between the gate and source of the transistors M1 and M2. As a result, the transistors M1 and M2 are turned on, and the external terminal HC and the output terminal of the signal generating circuit 1 are brought into a conducting state. At this time, if the currents of the first constant current source 11 and the second constant current source 12 are the same, the voltages of the second node N2 are the positive power supply voltage (+12V) and the negative power supply voltage (-12V). ) becomes the intermediate voltage (eg, 0V).

이상으로, 실시형태 1에 따른 측정 장치(100)가 구비하는 스위치(SW1)로서의 아날로그 스위치(전자 회로)(10)는 트랜지스터(M1, M2)와, 트랜지스터(M1)의 제어 전극(게이트 전극)과 트랜지스터(M2)의 제어 전극이 접속되는 제1 노드(N1)와 포지티브의 전원 전압(예컨대, +12V)이 공급되는 제1 전원 라인(Vccp) 사이에 접속되고, 제1 전원 라인(Vccp) 측으로부터 제1 노드(N1) 측으로 전류를 출력하는 제1 정 전류원(11)과, 트랜지스터(M1)의 제1 주 전극(소스 전극)과 트랜지스터(M2)의 제1 주 전극이 접속되는 제2 노드(N2)와 제1 노드(N1) 사이에 접속되고 제1 노드(N1)와 제2 노드(N2) 사이에 흐르는 전류에 따라서 전압을 발생시키는 전압 발생 회로(15)와, 제2 노드(N2)와 네거티브의 전원 전압(예컨대, -12V)이 공급되는 제2 전원 라인(Vccn) 사이에 접속되고 제2 노드(N2) 측으로부터 제2 전원 라인(Vccn) 측으로 전류를 출력하는 제2 정 전류원(12)과, 제어 신호(CNT1)에 따라서 제1 정 전류원(11) 및 제2 정 전류원(12)에 의한 전류의 출력과 차단을 전환하는 제어부로서의 제1 제어 회로(13) 및 제2 제어 회로(14)를 구비한다.As described above, the analog switch (electronic circuit) 10 as the switch SW1 included in the measuring device 100 according to Embodiment 1 includes the transistors M1 and M2 and the control electrode (gate electrode) of the transistor M1. It is connected between the first node N1 to which the control electrode of the transistor M2 is connected and the first power line Vccp to which a positive power supply voltage (eg, +12V) is supplied, and the first power line Vccp A first constant current source 11 outputting a current from the side to the first node N1 side, and a second main electrode (source electrode) of the transistor M1 and the first main electrode of the transistor M2 are connected. A voltage generator circuit 15 connected between the node N2 and the first node N1 and generating a voltage according to the current flowing between the first node N1 and the second node N2; and a second node ( N2) and the second power line Vccn to which a negative power supply voltage (eg, -12V) is supplied, and outputs current from the second node N2 side to the second power line Vccn side. The first control circuit 13 and the second control circuit 13 as a control unit that switches between outputting and blocking current by the first constant current source 11 and the second constant current source 12 according to the current source 12 and the control signal CNT1. A control circuit (14) is provided.

상기 구성을 갖는 아날로그 스위치(10)에 의하면, 상술한 바와 같이, 제어 신호(CNT1)에 의해 제1 정 전류원(11) 및 제2 정 전류원(12)을 활성상태로 함으로써 트랜지스터(M1, M2)를 온 시킬 수 있다. 여기서, 트랜지스터(M1, M2)에 파워 트랜지스터를 채용함으로써, 트랜지스터(M1, M2)에 수 백mA 이상의 대전류를 흘리는 것이 가능해짐과 동시에, 릴레이에 비해서 온/오프의 전환시간을 짧게 할 수 있다.According to the analog switch 10 having the above configuration, as described above, by activating the first constant current source 11 and the second constant current source 12 by the control signal CNT1, the transistors M1 and M2 can be turned on. Here, by employing power transistors for the transistors M1 and M2, it is possible to pass a large current of several hundred mA or more through the transistors M1 and M2, and at the same time, the on/off switching time can be shortened compared to a relay.

또한, 상기 구성을 갖는 아날로그 스위치(10)에 의하면, 제어 신호(CNT1)에 의해 트랜지스터(M1, M2)를 오프 시킬 때, 상술한 바와 같이, 제1 정 전류원(11) 뿐만 아니라 제2 정 전류원(12)도 불활성 상태(전류 차단 상태)가 되므로 제2 노드(N2)에 네거티브의 전압이 발생되는 일은 없다. 이에 의하면, 아날로그 스위치(10)(스위치(SW1))가 오프 되는 기간에서, 측정 대상물(20)에 대해서 외부 단자(HC)를 통해서 네거티브의 전압이 정상적으로 계속 인가되는 일이 없으므로 측정 대상물(20)의 손상을 방지할 수 있다.In addition, according to the analog switch 10 having the above configuration, when the transistors M1 and M2 are turned off by the control signal CNT1, as described above, the first constant current source 11 as well as the second constant current source Since (12) is also in an inactive state (current cutoff state), a negative voltage is not generated at the second node N2. According to this, during the period in which the analog switch 10 (switch SW1) is turned off, the negative voltage is not normally continuously applied to the measurement target 20 through the external terminal HC, so that the measurement target 20 damage can be prevented.

따라서, 실시형태 1에 따른 아날로그 스위치(10)에 의하면, 접속 대상물로서의 측정 대상물(20)의 손상을 방지하면서, 보다 짧은 온/오프 시간으로 대전류를 흘리게 하는 것이 가능해진다.Therefore, according to the analog switch 10 according to Embodiment 1, it becomes possible to flow a large current in a shorter on/off time while preventing damage to the measurement object 20 as the connection object.

또한, 실시형태 1에 따른 아날로그 스위치(10)에서, 제1 정 전류원(11)은 콜렉터 전극이 제1 노드(N1)에 접속된 트랜지스터(Q1)(PNP 트랜지스터)와, 트랜지스터(Q1)의 에미터 전극과 제1 전원 라인(Vccp)(+12V) 사이에 접속된 저항(R1)과, 트랜지스터(Q1)의 베이스 전극과 제1 전원 라인(Vccp) 사이에 접속된 저항(R2)을 포함한다. 또한, 제2 정 전류원(12)은 콜렉터 전극이 제2 노드(N2)에 접속된 트랜지스터(Q2)(NPN 트랜지스터)와, 트랜지스터(Q2)의 에미터 전극과 제2 전원 라인(Vccn) 사이에 접속된 저항(R3)과, 트랜지스터(Q2)의 베이스 전극과 제2 전원 라인(Vccn) 사이에 접속된 저항(R4)을 포함한다. 제1 정 전류원(11) 및 제2 정 전류원(12)으로서 상기 회로 구성을 채용함으로써, 전류의 출력과 차단을 전환 가능한 정 전류원을 용이하게 실현할 수 있다.Further, in the analog switch 10 according to Embodiment 1, the first constant current source 11 includes a transistor Q1 (PNP transistor) having a collector electrode connected to the first node N1, and an emitter of the transistor Q1. A resistor R1 connected between the emitter electrode and the first power line Vccp (+12V), and a resistor R2 connected between the base electrode of the transistor Q1 and the first power line Vccp. . In addition, the second constant current source 12 is connected between the transistor Q2 (NPN transistor) whose collector electrode is connected to the second node N2 and the emitter electrode of the transistor Q2 and the second power line Vccn. It includes a resistor R3 connected and a resistor R4 connected between the base electrode of the transistor Q2 and the second power line Vccn. By employing the above circuit configuration as the first constant current source 11 and the second constant current source 12, it is possible to easily realize a constant current source capable of switching between outputting and cutting off current.

또한, 상기 실시형태에서, 제1 제어 회로(13) 및 제2 제어 회로(14)가 하나의 제어 신호(CNT1)에 따라서 동작되는 경우를 예시했으나, 이에 한정되지 않는다. 제1 제어 회로(13) 및 제2 제어 회로(14)는 서로 다른 제어 신호에 기초하여 동작될 수 있다. 이하, 상세하게 설명한다.Also, in the above embodiment, the case where the first control circuit 13 and the second control circuit 14 are operated according to one control signal CNT1 has been exemplified, but is not limited thereto. The first control circuit 13 and the second control circuit 14 may operate based on different control signals. Hereinafter, it demonstrates in detail.

제1 제어 회로(13) 및 제2 제어 회로(14)는 그것들을 구성하는 트랜지스터의 수나 종류가 다르다. 그렇기 때문에, 제어 신호(CNT1)에 따라서 제1 정 전류원(11) 및 제2 정 전류원(12)의 활성 상태/불활성 상태가 전환되는 타이밍이 다르고, 그 전환 타이밍의 어긋남이 허용될 수 없는 경우가 있다.The first control circuit 13 and the second control circuit 14 differ in the number and types of transistors constituting them. Therefore, there is a case where the timing at which the active/inactive state of the first constant current source 11 and the second constant current source 12 is switched is different depending on the control signal CNT1, and a shift in the switching timing is not allowed. there is.

예컨대, 제2 제어 회로(14)는 일반적으로 N채널형 MOSFET보다 응답 속도가 늦는 P채널형 MOSFET가 트랜지스터(M4, M5)에 이용될 뿐만 아니라, 제2 정 전류원(12)의 활성 상태/불활성 상태를 전환하기 위해서 2개의 트랜지스터(M4, M5)의 온/오프를 전환하지 않으면 안 되기 때문에, 하나의 N채널형 MOSFET(트랜지스터(M3))에 의해 제1 정 전류원(11)의 활성 상태/불활성 상태를 전환하는 제1 제어 회로(13)에 비해서 응답 속도가 늦어질 가능성이 있다.For example, in the second control circuit 14, P-channel MOSFETs, which generally have a slower response speed than N-channel MOSFETs, are used for the transistors M4 and M5, as well as the activation/deactivation of the second constant current source 12. Since the on/off of the two transistors M4 and M5 must be switched in order to switch the state, one N-channel MOSFET (transistor M3) activates/offs the first constant current source 11. There is a possibility that the response speed becomes slower than that of the first control circuit 13 that switches the inactive state.

제2 제어 회로(14)의 응답 속도가 제1 제어 회로(13)의 응답 속도보다 늦는 경우, 제2 노드(N2)의 전압이 이하와 같이 변화되는 것으로 고려된다.When the response speed of the second control circuit 14 is slower than the response speed of the first control circuit 13, it is considered that the voltage of the second node N2 changes as follows.

예컨대, 트랜지스터(M1, M2)를 온 시킬 때, 제1 정 전류원(11)이 제2 정 전류원(12)보다 빨리 기동된다. 그렇기 때문에, 순간적으로 제2 노드(N2)의 전압이 중간 전압(예컨대, 0V)보다 높은 전압이 되고, 그후, 제2 정 전류원(12)의 기동에 따라서 제2 노드(N2)의 전압이 중간 전압으로 정착된다.For example, when turning on the transistors M1 and M2, the first constant current source 11 is activated faster than the second constant current source 12. Therefore, the voltage of the second node N2 instantaneously becomes a voltage higher than the intermediate voltage (eg, 0V), and then, as the second constant current source 12 starts, the voltage of the second node N2 becomes the intermediate voltage. set to voltage

한편, 트랜지스터(M1, M2)를 오프 시킬 때, 제1 정 전류원(11)이 제2 정 전류원(12)보다 먼저 정지된다. 그렇기 때문에, 순간적으로 제2 노드(N2)의 전압이 중간 전압(예컨대, 0V)보다 낮은 전압이 되고, 그후, 제2 정 전류원(12)의 정지에 따라서 제2 노드(N2)의 전압이 중간 전압으로 정착된다.Meanwhile, when turning off the transistors M1 and M2, the first constant current source 11 is stopped before the second constant current source 12. Therefore, the voltage of the second node N2 instantaneously becomes a voltage lower than the intermediate voltage (eg, 0V), and then, according to the stop of the second constant current source 12, the voltage of the second node N2 becomes the intermediate voltage. set to voltage

이와 같이, 제1 정 전류원(11)과 제2 정 전류원(12)의 활성 상태/불활성 상태의 전환 타이밍이 어긋나면, 순간적으로 제2 노드(N2)의 전압이 변동될 가능성이 있다.In this way, if the switching timings of the active/inactive states of the first constant current source 11 and the second constant current source 12 are out of sync, the voltage at the second node N2 may change instantaneously.

이에, 제1 정 전류원(11)과 제2 정 전류원(12)의 활성 상태/불활성 상태의 전환 타이밍의 어긋남을 감소시키기 위해 제1 제어 회로(13) 및 제2 제어 회로(14)를 제어하는 제어 신호를 서로 다른 신호로 하는 것이 바람직하다.Therefore, in order to reduce the shift timing between the active/inactive state of the first constant current source 11 and the second constant current source 12, the first control circuit 13 and the second control circuit 14 are controlled. It is preferable to use different signals as control signals.

예컨대, 제1 제어 회로(13)에는 제어 신호로서 2값 신호인 제어 신호(CNT1)(제1 신호)가 입력되고, 제2 제어 회로(14)에는 제어 신호로서 2값 신호인 제어 신호(CNT1a)(제2 신호)가 입력되며, 제어 신호(CNT1a)의 위상은 제어 신호(CNT1)의 위상보다 진상(lead)인 것이 바람직하다. 즉, 제2 제어 회로(14)를 제어하기 위한 제어 신호(CNT1a)는 제어 신호(CNT1)보다 먼저 하이 레벨이 되고 제어 신호(CNT1)보다 먼저 로우 레벨이 되는 신호인 것이 바람직하다. 이에 의하면, 제1 정 전류원(11)과 제2 정 전류원(12)의 활성 상태/불활성 상태의 전환 타이밍의 어긋남을 감소시키는 것이 가능해진다.For example, the control signal CNT1 (first signal), which is a binary signal, is input to the first control circuit 13 as a control signal, and the control signal CNT1a, which is a binary signal, is input to the second control circuit 14 as a control signal. ) (second signal) is input, and the phase of the control signal CNT1a is preferably a lead of the phase of the control signal CNT1. That is, it is preferable that the control signal CNT1a for controlling the second control circuit 14 is a signal that becomes high level before the control signal CNT1 and low level before the control signal CNT1. According to this, it becomes possible to reduce the shift in the switching timing between the active/inactive state of the first constant current source 11 and the second constant current source 12 .

<실시형태 2><Embodiment 2>

도 3은 실시형태 2에 따른 아날로그 스위치(10A)의 회로 구성을 도시하는 도면이다.Fig. 3 is a diagram showing the circuit configuration of the analog switch 10A according to the second embodiment.

도 3에 도시하는 아날로그 스위치(10A)는 실시형태 1에 따른 아날로그 스위치(10)와 마찬가지로 측정 장치(100) 내의 스위치(SW1)로서 이용할 수 있다.The analog switch 10A shown in FIG. 3 can be used as the switch SW1 in the measuring device 100 similarly to the analog switch 10 according to the first embodiment.

실시형태 2에 따른 아날로그 스위치(10A)는 제1 정 전류원(11) 및 제2 정 전류원(12)을 2개의 제어 회로가 아니라 하나의 제어 회로에 의해 제어하는 점에서 실시형태 1에 따른 아날로그 스위치(10)와 다르며, 그 외의 점에서는 실시형태 1에 따른 아날로그 스위치(10)와 동일하다.The analog switch 10A according to Embodiment 2 is an analog switch according to Embodiment 1 in that the first constant current source 11 and the second constant current source 12 are controlled by one control circuit instead of two control circuits. It differs from (10), and is the same as the analog switch 10 according to Embodiment 1 in other respects.

구체적으로는, 도 3에 도시하는 바와 같이, 아날로그 스위치(10A)는 제1 제어 회로(13) 및 제2 제어 회로(14) 대신에 제어 회로(16)를 갖는다. 제어 회로(16)는 제어 신호(CNT1)에 따라서 트랜지스터(Q1)(PNP 트랜지스터)의 베이스 전극과 트랜지스터(Q2)(NPN 트랜지스터)의 베이스 전극 사이의 도통 및 비도통을 전환한다.Specifically, as shown in FIG. 3 , the analog switch 10A has a control circuit 16 instead of the first control circuit 13 and the second control circuit 14 . The control circuit 16 switches between conduction and non-conduction between the base electrode of the transistor Q1 (PNP transistor) and the base electrode of the transistor Q2 (NPN transistor) in accordance with the control signal CNT1.

제어 회로(16)는 예컨대 스위치(SWa)와 저항(R5, R6)을 갖는다. 스위치(SWa)는 트랜지스터(Q1)의 베이스 전극과 트랜지스터(Q2)의 베이스 전극 사이에 접속되고, 제어 신호(CNT1)에 따라서 온/오프가 전환되는 소자이다. 예컨대, 제어 신호(CNT1)가 하이 레벨(3.3V)인 경우에는 스위치(SWa)가 온 되고, 제어 신호(CNT1)가 로우 레벨(0V)인 경우에는 스위치(SWa)가 오프 된다. 스위치(SWa)로서, 예컨대, 일반적인 집적회로로 이루어지는 아날로그 스위치나 릴레이 등을 이용할 수 있다.The control circuit 16 has, for example, a switch SWa and resistors R5 and R6. The switch SWa is connected between the base electrode of the transistor Q1 and the base electrode of the transistor Q2, and is turned on/off according to the control signal CNT1. For example, when the control signal CNT1 is at a high level (3.3V), the switch SWa is turned on, and when the control signal CNT1 is at a low level (0V), the switch SWa is turned off. As the switch SWa, for example, an analog switch or relay made of a general integrated circuit can be used.

저항(R5)은 스위치(SWa)의 일단과 트랜지스터(Q1)의 베이스 전극 사이에 접속된다. 저항(R6)은 스위치(SWa)의 타단과 트랜지스터(Q2)의 베이스 전극 사이에 접속된다.A resistor R5 is connected between one end of the switch SWa and the base electrode of the transistor Q1. Resistor R6 is connected between the other end of switch SWa and the base electrode of transistor Q2.

제어 신호(CNT1)가 로우 레벨(0V)인 경우, 제어 회로(16)에서 스위치(SWa)가 오프 상태가 되므로, 저항(R5)의 스위치(SWa) 측의 단자와 저항(R6)의 스위치(SWa) 측의 단자가 모두 개방 상태가 된다. 이에 의해, 트랜지스터(Q1)의 베이스 전극이 저항(R2)에 의해 제1 전원 라인(Vccp)으로 풀업 되므로 트랜지스터(Q1)가 오프 된다. 또한, 트랜지스터(Q2)의 베이스 전극이 저항(R4)에 의해 제2 전원 라인(Vccn)으로 풀다운 되므로 트랜지스터(Q2)가 오프 된다. 그 결과, 제1 정 전류원(11) 및 제2 정 전류원(12)이 불활성 상태(전류 차단 상태)가 되어, 트랜지스터(M1, M2)가 오프 된다.When the control signal CNT1 is at a low level (0V), the switch SWa in the control circuit 16 is turned off, so the terminal on the switch SWa side of the resistor R5 and the switch ( SWa) side terminals are all open. Accordingly, since the base electrode of the transistor Q1 is pulled up to the first power line Vccp by the resistor R2, the transistor Q1 is turned off. Also, since the base electrode of the transistor Q2 is pulled down to the second power line Vccn by the resistor R4, the transistor Q2 is turned off. As a result, the first constant current source 11 and the second constant current source 12 become inactive (current cut-off state), and the transistors M1 and M2 are turned off.

한편, 제어 신호(CNT1)가 하이 레벨(3.3V)인 경우, 제어 회로(16)에서 스위치(SWa)가 온 상태가 되므로, 저항(R5)과 저항(R6)이 스위치(SWa)를 통해서 접속된다. 이에 의해, 제1 전원 라인(Vccp)(+12V)으로부터 저항(R2), 저항(R5), 스위치(SWa), 저항(R6), 및 저항(R4)을 경유하여 제2 전원 라인(Vccn)(-12V)으로 전류가 흐른다. 이에 의해, 트랜지스터(Q1, Q2)의 베이스ㆍ에미터 간에 전압이 각각 발생되고, 트랜지스터(Q1, Q2)가 모두 온 된다. 그 결과, 제1 정 전류원(11) 및 제2 정 전류원(12)이 활성 상태가 되어, 트랜지스터(M1, M2)가 온 된다.On the other hand, when the control signal CNT1 is at a high level (3.3V), the switch SWa in the control circuit 16 is turned on, so the resistor R5 and the resistor R6 are connected through the switch SWa. do. Accordingly, the second power line Vccn is generated from the first power line Vccp (+12V) via the resistor R2, the resistor R5, the switch SWa, the resistor R6, and the resistor R4. Current flows at (-12V). As a result, voltages are generated between the base and emitter of the transistors Q1 and Q2, respectively, and both the transistors Q1 and Q2 are turned on. As a result, the first constant current source 11 and the second constant current source 12 become active, and the transistors M1 and M2 are turned on.

또한, 도 3에 도시하는 바와 같이, 저항(R5)과 병렬로 용량(C5)을 접속하고, 저항(R6)과 병렬로 용량(C6)을 접속할 수 있다. 이에 의하면, 스위치(SWa)를 온 시킨 직후, 용량(C5) 및 용량(C6)을 경유하여 전류가 흐르므로, 제1 정 전류원(11) 및 제2 정 전류원(12)을 보다 신속하게 기동시킬 수 있고, 제1 정 전류원(11)과 제2 정 전류원(12) 사이의 기동의 타이밍의 어긋남을 보다 감소시키는 것이 가능해진다.Further, as shown in Fig. 3, the capacitor C5 can be connected in parallel with the resistor R5, and the capacitor C6 can be connected in parallel with the resistor R6. According to this, immediately after the switch SWa is turned on, current flows through the capacitance C5 and C6, so that the first constant current source 11 and the second constant current source 12 can be activated more quickly. Thus, it becomes possible to further reduce the shift in the start-up timing between the first constant current source 11 and the second constant current source 12 .

이상으로, 실시형태 2에 따른 아날로그 스위치(10A)에 의하면, 실시형태 1에 따른 스위치(SW1)와 마찬가지로, 측정 대상물(20)의 손상을 방지하면서 보다 짧은 온/오프 시간으로 대전류를 흘리는 것이 가능해진다.As described above, according to the analog switch 10A according to Embodiment 2, as in the case of switch SW1 according to Embodiment 1, it is possible to flow a large current with a shorter on/off time while preventing damage to the measurement target 20. It happens.

또한, 실시형태 2에 따른 아날로그 스위치(10A)는 제어 신호(CNT1)에 따라서 트랜지스터(Q1)의 베이스 전극과 트랜지스터(Q2)의 베이스 전극 사이의 도통과 비도통을 전환하는 하나의 제어 회로(16)에 의해 제1 정 전류원(11)과 제2 정 전류원(12)의 활성 상태/불활성 상태의 전환을 행하므로, 제1 정 전류원(11)과 제2 정 전류원(12) 사이의 활성 상태/불활성 상태의 전환 타이밍의 어긋남을 보다 감소시키는 것이 가능해진다.In addition, the analog switch 10A according to Embodiment 2 is one control circuit 16 that switches between conduction and non-conduction between the base electrode of the transistor Q1 and the base electrode of the transistor Q2 according to the control signal CNT1. ), the active/inactive state of the first constant current source 11 and the second constant current source 12 is switched, so that between the first constant current source 11 and the second constant current source 12 It becomes possible to further reduce the shift|offset|difference of the switching timing of an inactive state.

구체적으로, 제어 회로(16)는 트랜지스터(Q1)의 베이스 전극과 트랜지스터(Q2)의 베이스 전극 사이에 접속되고 제어 신호(CNT1)에 따라서 온/오프가 전환되는 스위치(SWa)와, 스위치(SWa)의 일단과 트랜지스터(Q1)의 베이스 전극 사이에 접속된 저항(R5)과, 스위치(SWa)의 타단과 트랜지스터(Q2)의 베이스 전극 사이에 접속된 저항(R6)을 갖는다.Specifically, the control circuit 16 includes a switch SWa connected between the base electrode of the transistor Q1 and the base electrode of the transistor Q2 and switched on/off according to the control signal CNT1, and the switch SWa ) and a resistor R5 connected between one end of the transistor Q1 and a resistor R6 connected between the other end of the switch SWa and the base electrode of the transistor Q2.

이에 의하면, 스위치(SWa)가 온 된 경우에는, 제1 정 전류원(11)을 구성하는 트랜지스터(Q1)의 베이스ㆍ에미터 사이와 제2 정 전류원(12)을 구성하는 트랜지스터(Q2)의 베이스ㆍ에미터 사이에 대략 동시에 전압을 발생시킬 수 있으므로, 제1 정 전류원(11)과 제2 정 전류원(12)의 기동 타이밍의 어긋남을 보다 감소시킬 수 있다. 한편, 스위치(SWa)가 오프 된 경우에 신속하게 트랜지스터(Q1)의 베이스 전극이 제1 전원 라인(Vccp)으로 풀업 됨과 동시에 트랜지스터(Q2)의 베이스 전극이 제2 전원 라인(Vccn)으로 풀다운 되므로, 제1 정 전류원(11)과 제2 정 전류원(12)의 정지 타이밍의 어긋남을 보다 감소시킬 수 있다.According to this, when the switch SWa is turned on, between the base and the emitter of the transistor Q1 constituting the first constant current source 11 and the base of the transistor Q2 constituting the second constant current source 12 • Since the voltage can be generated between the emitters substantially simultaneously, the shift in start-up timing between the first constant current source 11 and the second constant current source 12 can be further reduced. Meanwhile, when the switch SWa is turned off, the base electrode of the transistor Q1 is quickly pulled up to the first power line Vccp and the base electrode of the transistor Q2 is pulled down to the second power line Vccn. , the shift in stop timing between the first constant current source 11 and the second constant current source 12 can be further reduced.

또한, 저항(R5, R6)과 병렬로 용량(C5, C6)을 접속함으로써, 상술한 바와 같이, 제1 정 전류원(11)과 제2 정 전류원(12)의 기동 타이밍의 어긋남을 더 감소시킬 수 있다.In addition, by connecting the capacitors C5 and C6 in parallel with the resistors R5 and R6, as described above, the shift in starting timing between the first constant current source 11 and the second constant current source 12 can be further reduced. can

하나의 제어 회로(16)에 의해 제1 정 전류원(11) 및 제2 정 전류원(12)의 동작을 제어하므로, 아날로그 스위치(10A)의 회로 규모를 감소시킬 수 있다. 이에 의해, 측정 장치(100)의 제조비를 억제하는 것이 가능해진다.Since the operations of the first constant current source 11 and the second constant current source 12 are controlled by one control circuit 16, the circuit scale of the analog switch 10A can be reduced. This makes it possible to suppress the manufacturing cost of the measuring device 100.

<실시형태의 확장><Expansion of Embodiments>

이상으로, 본원 발명자들에 의해 이루어진 발명을 실시형태에 기초하여 구체적으로 설명했으나, 본 발명은 그것에 한정되는 것이 아니며, 그 요지를 벗어나지 않는 범위에서 다양하게 변경 가능한 것은 말할 필요도 없다.In the above, the invention made by the present inventors has been specifically described based on the embodiments, but the present invention is not limited thereto, and it goes without saying that various changes can be made without departing from the gist thereof.

예컨대, 상기 실시형태에 따른 아날로그 스위치(10, 10A)는 LCR 미터 등의 측정 장치 뿐만 아니라, 다양한 전기 기기 등에 탑재할 수 있다.For example, the analog switches 10 and 10A according to the above embodiment can be mounted on various electrical devices as well as measuring devices such as LCR meters.

또한, 상기 실시형태에서는, 스위치(SW1)가 아날로그 스위치(10, 10A)에 의해 실현되는 경우를 예시했으나, 이에 한정되지 않으며, 스위치(SW1) 이외의 스위치(SW2~SW4)도 아날로그 스위치(10, 10A)에 의해 실현될 수 있다.Further, in the above embodiment, the case where the switch SW1 is realized by the analog switches 10 and 10A has been exemplified, but it is not limited to this, and the switches SW2 to SW4 other than the switch SW1 are also analog switches 10 , 10A).

또한, 상술한 스위치(SW1~SW4)는 측정 장치(100)가 구비하는 아날로그 스위치 중 일부를 대표적으로 나타낸 것이며, 측정 장치(100)가 스위치(SW1~SW4) 이외의 아날로그 스위치를 구비할 수 있다. 이 경우, 스위치(SW1~SW4) 이외의 아날로그 스위치는 아날로그 스위치(10, 10A)와 동일한 회로 구성을 가질 수 있다.In addition, the above-described switches SW1 to SW4 represent some of the analog switches included in the measuring device 100, and the measuring device 100 may include analog switches other than the switches SW1 to SW4. . In this case, the analog switches other than the switches SW1 to SW4 may have the same circuit configuration as the analog switches 10 and 10A.

또한, 도 2 및 도 3에 도시한 회로 구성은 일례이며, 아날로그 스위치로서의 기본 동작을 행할 수 있으면, 상술한 회로 구성에 다양한 회로 소자를 적절히 추가할 수 있다.Note that the circuit configurations shown in Figs. 2 and 3 are examples, and various circuit elements can be appropriately added to the circuit configuration described above if the basic operation as an analog switch can be performed.

또한, 트랜지스터(M1, M2)로서 N채널형 MOSFET를 이용하는 경우를 예시했으나, P채널형 MOSFET를 이용할 수도 있다.Further, although the case of using N-channel type MOSFETs as the transistors M1 and M2 has been exemplified, P-channel type MOSFETs can also be used.

또한, 상기 실시형태에서는, 아날로그 스위치(10, 10A)가 디스크리트 부품에 의해 실현되는 경우를 예시했으나, 이에 한정되지 않으며, 아날로그 스위치로서 요구되는 사양이나 용도에 따라서 일부 또는 전부가 집적회로에 의해 실현될 수 있다.In addition, in the above embodiment, a case in which the analog switches 10 and 10A are realized by discrete components has been exemplified, but it is not limited to this, and some or all of them are realized by integrated circuits according to specifications and uses required as analog switches. It can be.

1 : 신호 생성 회로 2 : 전압 검출 회로
3 : 전류 검출 회로, 4, 5 : A/D 변환회로
6 : 데이터 처리 제어부, 7 : 기억부
8 : 조작부 9 : 출력부
10, 10A : 아날로그 스위치 11 : 제1 정 전류원
12 : 제2 정 전류원 13 : 제1 제어 회로
14 : 제2 제어 회로 15 : 전압 발생 회로
16 : 제어 회로 20 : 측정 대상물
100 : 측정 장치 HC, HP, LC, LP : 외부 단자
SW1~SW4, SWa : 스위치 CNT1~CNT4 : 제어 신호
Vccp : 제1 전원 라인 Vccn : 제2 전원 라인
Vdd : 내부 전원 라인 Q1 : 트랜지스터(PNP 트랜지스터)
Q2 : 트랜지스터(PNP 트랜지스터)
M1, M2, M3 : 트랜지스터(N채널형 MOSFET)
M4, M5 : 트랜지스터(P채널형 MOSFET)
R1~R8 : 저항 C5, C6…용량1: signal generating circuit 2: voltage detection circuit
3: current detection circuit, 4, 5: A/D conversion circuit
6: data processing control unit, 7: storage unit
8: control unit 9: output unit
10, 10A: analog switch 11: first constant current source
12: second constant current source 13: first control circuit
14: second control circuit 15: voltage generating circuit
16: control circuit 20: measurement target
100: measuring device HC, HP, LC, LP: external terminal
SW1~SW4, SWa : Switch CNT1~CNT4 : Control signal
Vccp: 1st power line Vccn: 2nd power line
Vdd: internal power line Q1: transistor (PNP transistor)
Q2: Transistor (PNP transistor)
M1, M2, M3: Transistor (N-channel type MOSFET)
M4, M5: Transistor (P-channel type MOSFET)
R1~R8: Resistance C5, C6… Volume

Claims (8)

제1 주 전극과 제2 주 전극과 제어 전극을 각각 갖는 제1 트랜지스터 및 제2 트랜지스터와,
상기 제1 트랜지스터의 제어 전극과 상기 제2 트랜지스터의 제어 전극이 접속되는 제1 노드와 포지티브의 전원 전압이 공급되는 제1 전원 라인 사이에 접속되고, 상기 제1 전원 라인 측으로부터 상기 제1 노드 측으로 전류를 출력하는 제1 정 전류원((constant current source)과,
상기 제1 트랜지스터의 상기 제1 주 전극과 상기 제2 트랜지스터의 상기 제1 주 전극이 접속되는 제2 노드와 상기 제1 노드 사이에 접속되고, 상기 제1 노드와 상기 제2 노드 사이에 흐르는 전류에 따라서 전압을 발생시키는 전압 발생 회로와,
상기 제2 노드와 네거티브의 전원 전압이 공급되는 제2 전원 라인 사이에 접속되고, 상기 제2 노드 측으로부터 상기 제2 전원 라인 측으로 전류를 출력하는 제2 정 전류원과,
제어 신호에 따라서 상기 제1 정 전류원 및 상기 제2 정 전류원에 의한 전류의 출력과 차단을 전환하는 제어부를 구비하는, 전자 회로.a first transistor and a second transistor each having a first main electrode, a second main electrode, and a control electrode;
It is connected between a first node to which the control electrode of the first transistor and the control electrode of the second transistor are connected and a first power line to which a positive power supply voltage is supplied, from the side of the first power line to the side of the first node. A first constant current source that outputs current;
A current connected between a second node to which the first main electrode of the first transistor and the first main electrode of the second transistor are connected and the first node, and flowing between the first node and the second node a voltage generating circuit for generating a voltage according to;
a second constant current source connected between the second node and a second power supply line to which a negative power supply voltage is supplied, and outputting a current from the second node side to the second power line side;
and a control unit for switching output and cut-off of current by the first constant current source and the second constant current source according to a control signal. 제1항에 있어서,
상기 제1 정 전류원은 콜렉터 전극이 상기 제1 노드에 접속된 PNP 트랜지스터와, 상기 PNP 트랜지스터의 에미터 전극과 상기 제1 전원 라인 사이에 접속된 제1 저항과, 상기 PNP 트랜지스터의 베이스 전극과 상기 제1 전원 라인 사이에 접속된 제2 저항을 포함하며,
상기 제2 정 전류원은 콜렉터 전극이 상기 제2 노드에 접속된 NPN 트랜지스터와, 상기 NPN 트랜지스터의 에미터 전극과 상기 제2 전원 라인 사이에 접속된 제3 저항과, 상기 NPN 트랜지스터의 베이스 전극과 상기 제2 전원 라인 사이에 접속된 제4 저항을 포함하며,
상기 제어부는 상기 제어 신호에 따라서 상기 PNP 트랜지스터의 베이스 전극과 상기 NPN 트랜지스터의 베이스 전극 사이의 도통과 비도통을 전환하는 제어 회로를 포함하는, 전자 회로.According to claim 1,
The first constant current source includes a PNP transistor having a collector electrode connected to the first node, a first resistor connected between an emitter electrode of the PNP transistor and the first power line, a base electrode of the PNP transistor and the first power supply line. A second resistor connected between the first power lines,
The second constant current source includes an NPN transistor having a collector electrode connected to the second node, a third resistor connected between an emitter electrode of the NPN transistor and the second power line, a base electrode of the NPN transistor, and the A fourth resistor connected between the second power lines,
The electronic circuit of claim 1 , wherein the control unit includes a control circuit for switching between conduction and non-conduction between a base electrode of the PNP transistor and a base electrode of the NPN transistor according to the control signal. 제2항에 있어서,
상기 제어 회로는,
상기 PNP 트랜지스터의 베이스 전극과 상기 NPN 트랜지스터의 베이스 전극 사이에 접속되고, 상기 제어 신호에 따라서 온/오프가 전환되는 스위치와,
상기 스위치의 일단과 상기 PNP 트랜지스터의 베이스 전극 사이에 접속된 제5 저항과,
상기 스위치의 타단과 상기 NPN 트랜지스터의 베이스 전극 사이에 접속된 제6 저항을 포함하는, 전자 회로.According to claim 2,
The control circuit,
a switch connected between the base electrode of the PNP transistor and the base electrode of the NPN transistor and turned on/off according to the control signal;
A fifth resistor connected between one end of the switch and the base electrode of the PNP transistor;
And a sixth resistor connected between the other end of the switch and the base electrode of the NPN transistor. 제3항에 있어서,
상기 제어 회로는,
상기 제5 저항과 병렬로 접속된 제1 용량과,
상기 제6 저항과 병렬로 접속된 제2 용량을 더 포함하는, 전자 회로.According to claim 3,
The control circuit,
a first capacitance connected in parallel with the fifth resistor;
and a second capacitance connected in parallel with the sixth resistor. 제1항에 있어서,
상기 제어부는,
상기 제1 정 전류원에 의한 전류의 출력과 차단을 전환하는 제1 제어 회로와 상기 제2 정 전류원에 의한 전류의 출력과 차단을 전환하는 제2 제어 회로를 구비하며,
상기 제1 정 전류원은 PNP 트랜지스터와, 상기 PNP 트랜지스터의 에미터 전극과 상기 제1 전원 라인 사이에 접속된 제1 저항과, 상기 PNP 트랜지스터의 베이스 전극과 상기 제1 전원 라인 사이에 접속된 제2 저항을 포함하며,
상기 제2 정 전류원은 NPN 트랜지스터와, 상기 NPN 트랜지스터의 에미터 전극과 상기 제2 전원 라인 사이에 접속된 제3 저항과, 상기 NPN 트랜지스터의 베이스 전극과 상기 제2 전원 라인 사이에 접속된 제4 저항을 포함하며,
상기 제1 제어 회로는 상기 제어 신호에 따라서 상기 PNP 트랜지스터의 베이스 전극의 전압을 상기 포지티브의 전원 전압보다 낮춤으로써 상기 제1 정 전류원에 의한 전류의 출력을 가능하게 하고,
상기 제2 제어 회로는 상기 제어 신호에 따라서 상기 NPN 트랜지스터의 베이스 전극의 전압을 상기 네거티브의 전원 전압보다 높임으로써 상기 제2 정 전류원에 의한 전류의 출력을 가능하게 하는, 전자 회로.According to claim 1,
The control unit,
A first control circuit for switching output and interruption of current by the first constant current source and a second control circuit for switching output and interruption of current by the second constant current source,
The first constant current source includes a PNP transistor, a first resistor connected between the emitter electrode of the PNP transistor and the first power line, and a second resistor connected between the base electrode of the PNP transistor and the first power line. including resistance,
The second constant current source includes an NPN transistor, a third resistor connected between the emitter electrode of the NPN transistor and the second power line, and a fourth resistance connected between the base electrode of the NPN transistor and the second power line. including resistance,
the first control circuit enables output of current by the first constant current source by lowering the voltage of the base electrode of the PNP transistor from the positive power supply voltage according to the control signal;
wherein the second control circuit enables output of current by the second constant current source by raising a voltage of a base electrode of the NPN transistor higher than the negative power supply voltage according to the control signal. 제5항에 있어서,
상기 제1 제어 회로는,
일단이 상기 PNP 트랜지스터의 베이스 전극에 접속된 제5 저항과,
소스 전극이 상기 포지티브의 전원 전압보다 낮은 전위에 접속되고, 드레인 전극이 상기 제5 저항의 타단에 접속되고, 게이트 전극에 상기 제어 신호가 입력되는 N채널형 제1 전계 효과 트랜지스터를 포함하며,
상기 제2 제어 회로는,
일단이 상기 NPN 트랜지스터의 베이스 전극에 접속된 제6 저항과,
일단이 상기 제6 저항의 타단에 접속되고, 타단이 상기 제2 전원 라인에 접속된 제7 저항과,
소스 전극이 상기 네거티브의 전원 전압보다 높은 전위에 접속되고, 드레인 전극이 상기 제 7 저항의 일단에 접속된 P채널형 제2 전계 효과 트랜지스터와,
일단이 상기 제2 전계 효과 트랜지스터의 게이트 전극에 접속되고, 타단이 상기 제2 전원 라인에 접속된 제8 저항과,
소스 전극이 상기 제어 신호의 하이 레벨에 상당하는 전위에 접속되고, 드레인 전극이 상기 제8 저항의 일단에 접속되고, 게이트 전극에 상기 제어 신호가 입력되는 P채널형 제3 전계 효과 트랜지스터를 포함하는, 전자 회로.According to claim 5,
The first control circuit,
A fifth resistor having one end connected to the base electrode of the PNP transistor;
An N-channel type first field effect transistor having a source electrode connected to a potential lower than the positive power supply voltage, a drain electrode connected to the other end of the fifth resistor, and a gate electrode receiving the control signal,
The second control circuit,
A sixth resistor having one end connected to the base electrode of the NPN transistor;
A seventh resistor having one end connected to the other end of the sixth resistor and the other end connected to the second power line;
a P-channel second field effect transistor having a source electrode connected to a potential higher than the negative power supply voltage and a drain electrode connected to one end of the seventh resistor;
An eighth resistor having one end connected to the gate electrode of the second field effect transistor and the other end connected to the second power line;
A third P-channel type field effect transistor having a source electrode connected to a potential corresponding to a high level of the control signal, a drain electrode connected to one end of the eighth resistor, and a gate electrode receiving the control signal. , electronic circuits. 제5항 또는 제6항에 있어서,
상기 제1 제어 회로에는 상기 제어 신호로서 2값 신호인 제1 신호가 입력되고,
상기 제2 제어 회로에는 상기 제어 신호로서 2값 신호인 제2 신호가 입력되고,
상기 제2 신호의 위상은 상기 제1 신호의 위상 보다 진상(lead)인 것을 특징으로 하는, 전자 회로.According to claim 5 or 6,
A first signal, which is a binary signal, is input as the control signal to the first control circuit;
A second signal, which is a binary signal, is input as the control signal to the second control circuit;
The electronic circuit, characterized in that the phase of the second signal is a lead than the phase of the first signal. 측정 대상물의 전기적 특성을 측정하기 위한 측정 장치로서,
적어도 하나의 제1항 내지 제7항 중 어느 한 항에 기재한 전자 회로와,
상기 측정 대상물을 접속하기 위한 복수의 외부 단자와,
내부 회로를 구비하고,
상기 전자 회로의 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 상기 내부 회로와 적어도 하나의 상기 외부 단자 사이에 접속된, 측정 장치.As a measuring device for measuring the electrical properties of a measurement object,
At least one electronic circuit according to any one of claims 1 to 7;
a plurality of external terminals for connecting the measurement object;
Equipped with an internal circuit,
wherein the first transistor and the second transistor of the electronic circuit are connected between the internal circuit and at least one of the external terminals.
KR1020220086374A 2021-07-19 2022-07-13 Electronic circuits and measuring devices KR20230013625A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2021-119051 2021-07-19
JP2021119051A JP2023014866A (en) 2021-07-19 2021-07-19 Electronic circuit and measurement device

Publications (1)

Publication Number Publication Date
KR20230013625A true KR20230013625A (en) 2023-01-26

Family

ID=84940401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220086374A KR20230013625A (en) 2021-07-19 2022-07-13 Electronic circuits and measuring devices

Country Status (3)

Country Link
JP (1) JP2023014866A (en)
KR (1) KR20230013625A (en)
CN (1) CN115639403A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61187125A (en) 1985-02-14 1986-08-20 Hitachi Ltd Method for orientating magnetic field of magnetic disk

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61187125A (en) 1985-02-14 1986-08-20 Hitachi Ltd Method for orientating magnetic field of magnetic disk

Also Published As

Publication number Publication date
CN115639403A (en) 2023-01-24
JP2023014866A (en) 2023-01-31

Similar Documents

Publication Publication Date Title
CN101324639B (en) Voltage clamp circuit, overcurrent protection circuit, voltage measurement probe, and voltage measurement device
US20080150547A1 (en) Electronic load
US9465075B2 (en) Wetting current diagnostics
US9778668B2 (en) Sensed switch current control
US11624769B2 (en) High-side gate over-voltage stress testing
CN111919129A (en) Apparatus and method for monitoring power of multiple chips
KR20230013625A (en) Electronic circuits and measuring devices
EP3229355B1 (en) Load driving device and in-vehicle control device using same
JP2002266736A (en) Control device for ignition circuit
US20060139017A1 (en) Interface circuit for electronic test system
CN109638772B (en) Temperature judging circuit and power supply management circuit
JP2018097748A (en) Voltage abnormality detection circuit and semiconductor device
US20060022527A1 (en) Protective device in a controller
JP2009288064A (en) Semiconductor test apparatus and method
JP4989901B2 (en) Semiconductor device and on-resistance measuring method
JP2002168914A (en) Stabilized electric power source unit
JP2014155267A (en) Switch driving device
JP2019086306A (en) Testing device of semiconductor device
US20220166422A1 (en) Smart Electronic Switch
US20230318592A1 (en) Gate drive circuit, test device, and switching method
US20240088648A1 (en) Leakage current control device and related control apparatus and electrical appliance employing the same
US20230408571A1 (en) Method for reduction of sic mosfet gate voltage glitches
US20210210980A1 (en) Switched mode power supplies with configurable communication addresses
JP2016066862A (en) Semiconductor device
CN116972996A (en) Temperature sensitive sampling