KR20220167236A - 전력 반도체 소자의 제조방법 - Google Patents

전력 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20220167236A
KR20220167236A KR1020220070241A KR20220070241A KR20220167236A KR 20220167236 A KR20220167236 A KR 20220167236A KR 1020220070241 A KR1020220070241 A KR 1020220070241A KR 20220070241 A KR20220070241 A KR 20220070241A KR 20220167236 A KR20220167236 A KR 20220167236A
Authority
KR
South Korea
Prior art keywords
gas
active layer
purge
forming
layer
Prior art date
Application number
KR1020220070241A
Other languages
English (en)
Inventor
황철주
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to JP2023575648A priority Critical patent/JP2024521394A/ja
Priority to TW111121727A priority patent/TW202301439A/zh
Priority to CN202280040524.6A priority patent/CN117461124A/zh
Priority to PCT/KR2022/008227 priority patent/WO2022260478A1/ko
Publication of KR20220167236A publication Critical patent/KR20220167236A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

본 발명의 실시예는 SiC 기판 상에 서로 다른 불순물이 도핑된 제1활성층과 제2활성층을 형성하는 활성층 형성 단계를 포함하는 전력 반도체의 제조방법으로서, 활성층 형성 단계는, 제1영역과 제2영역을 포함하는 SiC 기판을 준비하는 단계, SiC 기판의 제1영역으로 제1도핑가스와 혼합된 소스가스, 퍼지가스, 리액턴트 가스, 퍼지가스를 순차적으로 분사하여 제1활성층을 형성하는 단계 및 SiC 기판의 제2영역으로 제2도핑가스와 혼합된 소스가스, 퍼지가스, 리액턴트 가스, 퍼지가스를 순차적으로 분사하여 제2활성층을 형성하는 단계를 포함하고, 제2도핑가스는 제1도핑가스와 상이한 원소를 포함합니다.
따라서, 본 발명의 실시예들에 의하면, 저온에서 활성층을 형성할 수 있다. 따라서 기판 또는 그 상부에 형성된 박막이 고온의 열에 의해 손상되는 것을 방지할 수 있다. 또한, 활성층 형성을 위해 기판을 승온시키는 전력 또는 시간을 절약할 수 있고, 전체 공정 시간을 단축시킬 수 있다.
또한, 활성층을 결정화시켜 형성할 수 있다. 즉, 저온에서 활성층을 형성하면서도, 결정화된 활성층을 형성할 수 있다.

Description

전력 반도체 소자의 제조방법{Method for manufacturing of power semiconductor device}
본 발명은 전력 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 원자층 증착 방법으로 활성층을 형성하는 전력 반도체 소자의 제조방법에 관한 것이다.
전계 효과 트랜지스터(field effect transistor)는 기판 상에 형성된 활성층, 활성층의 상측에 형성된 소스 및 드레인 전극, 활성층의 상측에서 소스 전극과 드레인 전극 사이에 위치하도록 형성된 게이트 전극, 소스 전극 및 드레인 전극과 활성층 사이에 마련된 웰(well) 영역을 포함한다.
활성층은 유기 금속 화학기상증착(Metal Organic Chemical Vapor Deposition: MOCVD) 방법으로 형성한다. 이때, 기판의 온도를 약 1200℃의 고온으로 조절한 상태에서 박막을 증착하여 활성층을 증착한다. 즉, 기판이 약 1200℃의 고온으로 유지될 때, 기판 상에 활성층이 증착될 수 있다.
그런데 이렇게 기판을 고온으로 가열한 상태에서 활성층을 형성함에 따라, 기판 또는 상기 기판 상에 형성된 박막이 손상되는 문제가 발생된다. 그리고 이는 전계 효과 트랜지스터의 기능을 저하시키거나 불량을 야기시키는 요인으로 작용한다. 특히 전계 효과 트랜지스터를 전자 기기의 전력 변환이나 제어용으로 사용하는 경우, 고온에서 활성층 형성시에 발생된 손상은 품질 또는 기능 저하를 크게 떨어뜨리는 요인이 된다.
일본등록특허 2571583
본 발명은 저온에서 제조할 수 있는 전력 반도체 소자의 제조방법을 제공한다.
본 발명은 저온에서 활성층을 형성할 수 있는 전력 반도체 소자의 제조방법을 제공한다.
본 발명의 실시예는 SiC 기판 상에 서로 다른 불순물이 도핑된 제1활성층과 제2활성층을 형성하는 활성층 형성 단계를 포함하는 전력 반도체의 제조방법으로서, 상기 활성층 형성 단계는, 제1영역과 제2영역을 포함하는 SiC 기판을 준비하는 단계; 상기 SiC 기판의 제1영역으로 제1도핑가스와 혼합된 소스가스, 퍼지가스, 리액턴트 가스, 퍼지가스를 순차적으로 분사하여 제1활성층을 형성하는 단계; 및 상기 SiC 기판의 제2영역으로 제2도핑가스와 혼합된 소스가스, 퍼지가스, 리액턴트 가스, 퍼지가스를 순차적으로 분사하여 제2활성층을 형성하는 단계;를 포함하고, 상기 제2도핑가스는 제1도핑가스와 상이한 원소를 포함할 수 있다.
본 발명의 실시예는 SiC 기판 상에 서로 다른 불순물이 도핑된 제1활성층과 제2활성층을 형성하는 활성층 형성 단계를 포함하는 전력 반도체의 제조방법으로서, 상기 활성층 형성 단계는, 제1영역과 제2영역을 포함하는 SiC 기판을 준비하는 단계; 상기 SiC 기판의 제1영역으로 소스가스, 제1도핑가스, 퍼지가스, 리액턴트 가스, 퍼지가스를 순차적으로 분사하여 제1활성층을 형성하는 단계; 및 상기 SiC 기판의 제2영역으로 소스가스, 제2도핑가스, 퍼지가스, 리액턴트 가스, 퍼지가스를 순차적으로 분사하여 제2활성층을 형성하는 단계;를 포함하고, 상기 제2도핑가스는 제1도핑가스와 상이한 원소를 포함할 수 있다.
상기 소스가스는 Ga, In, Zn 및 Si 중 어느 하나 또는 둘 이상을 포함할 수 있다.
상기 리액턴트 가스는 As, P, O 및 C 중 어느 하나 또는 둘 이상을 포함할 수 있다.
상기 제1 및 제2활성층을 형성하는 단계는, 상기 소스가스 분사, 퍼지가스 분사, 리액턴트 가스 분사, 퍼지가스 분사 순서로 실시되는 하나의 공정 사이클을 반복 실시하는 단계를 포함할 수 있다.
상기 제1활성층을 형성하는 단계는, 상기 소스가스 분사, 제1도핑가스 분사, 퍼지가스 분사, 리액턴트 가스 분사, 퍼지가스 분사 순서로 실시되는 하나의 공정 사이클을 반복 실시하는 단계를 포함하고, 상기 제2활성층을 형성하는 단계는, 상기 소스가스 분사, 제2도핑가스 분사, 퍼지가스 분사, 리액턴트 가스 분사, 퍼지가스 분사 순서로 실시되는 하나의 공정 사이클을 반복 실시하는 단계를 포함할 수 있다.
상기 제1 및 제2활성층을 형성하는 단계는, 상기 리액턴트 가스를 분사하는 단계 이후에 플라즈마를 발생시키는 단계 및 상기 소스가스 분사 단계와 리액턴트 가스 분사 단계 사이에 플라즈마를 발생시키는 단계 중 적어도 하나를 포함할 수 있다.
상기 플라즈마를 발생시키는 단계는, 수소가스를 분사하는 단계를 포함할 수 있다.
상기 제1 및 제2활성층을 형성하는 단계 전에, 상기 SiC 기판 상에 결정질의 버퍼층을 형성하는 단계를 포함할 수 있다.
상기 버퍼층은 AlN으로 형성될 수 있다.
상기 제1 및 제2도핑가스 중 어느 하나의 도핑가스는 Mg를 포함하고, 다른 하나의 도핑가스는 Si, In, Al, Zn 중 적어도 어느 하나를 포함하는 전력 반도체 소자의 제조방법.
본 발명의 실시예에 따른 전력 반도체 소자의 제조 방법은 제1영역과 제2영역을 포함하고, 상기 제1영역에 제1도전형의 제1활성층이 형성된 SiC 기판을 준비하는 단계; 및 상기 제2영역에 소스가스, 퍼지가스, 리액턴트가스, 퍼지가스를 순차적으로 분사하여, 제2도전형의 제2활성층을 형성하는 단계; 를 포함하고, 상기 제1도전형과 제2도전형은 서로 상이하고, n 타입 및 p 타입 중 어느 하나일 수 있다.
상기 제1활성층은 소스가스, 퍼지가스, 리액턴트가스, 퍼지가스를 순차적으로 분사하여 형성하며, 상기 제1 및 제2활성층을 형성하는 단계에서 분사되는 상기 소스가스는 Ga, In, Zn 및 Si 중 어느 하나 또는 둘 이상을 포함할 수 있다.
상기 제1 및 제2활성층을 형성하는 단계에서 분사되는 상기 리액턴트 가스는 As, P, O 및 C 중 어느 하나 또는 둘 이상을 포함할 수 있다.
본 발명의 실시예들에 의하면, 저온에서 활성층을 형성할 수 있다. 따라서 기판 또는 그 상부에 형성된 박막이 고온의 열에 의해 손상되는 것을 방지할 수 있다. 또한, 활성층 형성을 위해 기판을 승온시키는 전력 또는 시간을 절약할 수 있고, 전체 공정 시간을 단축시킬 수 있다.
또한, 활성층을 결정화시켜 형성할 수 있다. 즉, 저온에서 활성층을 형성하면서도, 결정화된 활성층을 형성할 수 있다.
도 1은 본 발명의 실시예에 따른 방법으로 활성층이 형성된 기판을 도시한 개념도이다.
도 2는 본 발명의 실시예에 따른 방법으로 제조되는 상보형 금속산화 반도체 소자의 일 예를 나타낸 단면도이다.
도 3은 본 발명의 실시예에 따른 방법으로 상보형 금속산화 반도체 소자의 활성층을 형성하는 방법을 설명하기 위한 개념도이다.
도 4는 활성층과 기판 사이에 버퍼층이 형성된 변형예를 도시한 개념도이다
도 5는 실시예의 변형예에 따른 상보형 금속산화 반도체 소자의 일 예를 나타낸 도면이다.
도 6은 본 발명의 실시예에 따른 전력 반도체 소자의 제조방법에 사용되는 증착장치를 개략적으로 나타낸 도면이다.
도 7은 본 발명의 실시예에 따른 전력 반도체 소자의 제조방법에 사용되는 증착장치의 다른 예를 개략적으로 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 본 발명의 실시예를 설명하기 위하여 도면은 과장될 수 있고, 도면상의 동일한 부호는 동일한 구성요소를 지칭한다.
본 발명의 실시예는 전력 반도체 소자의 제조방법에 관한 것이다. 보다 상세하게는 원자층 증착(ALD: Atomic Layer deposition) 방법으로 활성층을 형성하는 방법을 포함하는 전력 반도체 소자의 제조방법에 관한 것이다. 보다 더 구체적으로, n 타입(n-type, n형) 또는 p 타입(p-type, p형)의 제1활성층 및 상기 제1활성층과 다른 타입의 제2활성층을 포함하고, 원자층 증착 방법으로 제1 및 제2활성층을 형성하는 방법을 포함하는 전력 반도체 소자의 제조방법에 관한 것이다. 이러한 전력 반도체 소자는 상보형 금속산화 반도체(CMOS: complementary metal-oxide semiconductor)로 불리우는 소자일 수 있다.
도 1은 본 발명의 실시예에 따른 방법으로 활성층이 형성된 기판을 도시한 개념도이다.
도 1을 참조하면, 활성층(10: 10a, 10b)은 기판(S) 상에 형성되는 층으로서, 전력 반도체 소자, 보다 구체적으로는 상보형 금속산화 반도체 소자를 구성하는 활성층일 수 있다. 이러한 활성층(10)은 원자층 증착(ALD) 방법으로 형성될 수 있다. 또한, 원자층 증착 방법으로 활성층(10)을 형성하는데 있어서, 리액턴트 가스의 분사를 중단 또는 종료한 후에 플라즈마를 발생시켜 형성할 수 있다. 이때 수소(H2) 가스를 이용한 플라즈마(이하, 수소 플라즈마)를 발생시켜 활성층(10)을 형성할 수 있다.
도 2는 본 발명의 실시예에 따른 방법으로 제조되는 상보형 금속산화 반도체 소자의 일 예를 나타낸 단면도이다. 도 3은 본 발명의 실시예에 따른 방법으로 상보형 금속산화 반도체 소자의 활성층을 형성하는 방법을 설명하기 위한 개념도이다.
이하, 도 1 내지 도 3을 참조하여, 본 발명의 실시예에 따른 방법으로 형성되는 활성층을 포함하는 전력 반도체 소자의 제조방법을 설명한다. 이때, 상보형 금속산화 반도체 소자를 예를 들어 설명한다.
도 2를 참조하면, 본 발명의 실시예에 따른 방법으로 제조되는 상보형 금속산화 반도체 소자는 기판(S), 기판(S) 상에서 서로 다른 영역에 형성되며, 서로 다른 타입으로 형성된 제1 및 제2활성층(10a, 10b), 제1활성층(10a)의 상측에서 수평 방향으로 이격되게 형성된 제1소스 전극(41a) 및 제1드레인 전극(42a), 제2활성층(10b)의 상측에서 수평 방향으로 이격되게 형성된 제2소스 전극(41b) 및 제2드레인 전극(42b), 제1활성층(10a)의 상측에서 제1소스 전극(41a)과 제1드레인 전극(42a) 사이에 위치하도록 형성된 제1게이트 전극(50a), 제2활성층(10b)의 상측에서 제2소스 전극(41b)과 제2드레인 전극(42b) 사이에 위치하도록 형성된 제2게이트 전극(50b), 제1소스 전극(41a)과 제1활성층(10a) 사이 및 제1드레인 전극(42a)과 제1활성층(10a) 사이 각각에 형성된 제1웰층(well layer)(20a), 제2소스 전극(41b)과 제2활성층(10b) 사이 및 제2드레인 전극(42b)과 제2활성층(10b) 사이 각각에 형성된 제2웰층(well layer)(20b), 제1소스 전극(41a)과 제1드레인 전극(42a) 사이에 위치하도록 제1활성층(10a) 상에 형성된 제1게이트 절연층(30a), 제2소스 전극(41b)과 제2드레인 전극(42b) 사이에 위치하도록 제2활성층(10b) 상에 형성된 제2게이트 절연층(30b)을 포함할 수 있다.
여기서 제1 및 제2소스 전극(41a, 41b)과 접하도록 또는 제1 및 제2소스 전극(41a, 41b)의 하측에 형성된 제1 및 제2웰층(20a, 20b)은 상보형 금속산화 반도체 소자의 소스(source)로서 기능하는 층일 수 있다. 또한, 제1 및 제2드레인 전극(42a, 42b)과 접하도록 또는 제1 및 제2드레인 전극(42a, 42b)의 하측에 형성된 제1 및 제2웰층(20a, 20b)은 상보형 금속산화 반도체 소자의 드레인(drain)로서 기능하는 층일 수 있다.
기판(S)은 실리콘(Si)을 포함하는 기판일 수 있고, p 타입(p-type)의 기판일 수 있다. 보다 구체적인 예로 기판(S)은 p 타입의 SiC 기판일 수 있다.
기판(S) 상에는 도 1 및 도 2와 같이 제1활성층(10a)과 제2활성층(10b)이 형성된다. 이때 제1활성층(10a)과 제2활성층(10b)은 기판(S)의 상부면에서 서로 다른 영역 또는 서로 다른 위치에 형성된다. 이하, 설명의 편의를 위하여 기판(S)의 상부면 중 제1활성층(10a)이 형성되는 영역을 제1영역(A1), 제1영역(A1)과 다른 영역이며 제2활성층(10b)이 형성되는 영역을 제2영역(A2)이라 명명한다.
제1 및 제2활성층(10a, 10b) 각각은 GaAs(Gallium Arsenic), InP(Indium Phosphide), AlGaInP(Aluminum Gallium Indium Phosphide), IGZO(Indium Gallium Zinc Oxide), IZO(Indium Zinc Oxide), SiC(Silicon Carbide) 중 어느 하나의 층 또는 박막으로 형성될 수 있다. 즉, 제1 및 제2활성층(10a, 10b)은 GaAs층, InP층, AlGaInP층, IGZO층, IZO층 및 SiC층 중 어느 하나로 형성될 수 있다.
그리고 제1 및 제2활성층(10a, 10b) 각각은 n 타입(n-type, n형) 또는 p 타입(p-type, p형)으로 형성되는데, 제1활성층(10a)과 제2활성층(10b)은 서로 다른 타입(type)으로 형성된다. 예를 들어, 제1활성층(10a)이 p 타입으로 형성되고, 제2활성층(10b)이 n 타입으로 형성되거나, 제1활성층(10a)이 n 타입으로 형성되고, 제2활성층(10b)이 p 타입으로 형성된다. 다른 말로 설명하면, 제1활성층(10a)과 제2활성층(10b)은 서로 다른 도전형으로 형성된다. 즉, 제1활성층(10a)이 p 타입인 제1도전형으로 형성될 때, 제2활성층(10b)은 n 타입인 제2도전형으로 형성될 수 있다. 다른 예로, 제1활성층(10a)이 n 타입인 제2도전형으로 형성될 때, 제2활성층(10b)은 p 타입인 제1도전형으로 형성될 수 있다.
이하에서는 제1 및 제2활성층(10a, 10b)을 설명하는데 있어서 제1활성층(10a)이 p 타입(제1도전형)으로 형성되고, 제2활성층(10b)이 n 타입(제2도전형)으로 형성되는 것을 예를 들어 설명한다.
제1 및 제2활성층(10a, 10b)은 원자층 증착(ALD) 방법으로 형성될 수 있다. 또한, 원자층 증착 방법으로 제1 및 제2활성층(10a, 10b)을 형성하는데 있어서, 리액턴트 가스 분사를 중단 또는 종료한 후에 플라즈마를 발생시킬 수 있다. 이때 수소(H2) 가스를 이용한 플라즈마(이하, 수소 플라즈마)를 발생시켜 제1 및 제2활성층(10a, 10b)을 형성할 수 있다.
이하, 원자층 증착 방법을 이용하여 제1 및 제2활성층(10a, 10b)을 형성하는 방법에 대해 설명한다. 이때, 제1활성층(10a)과 제2활성층(10b)은 도핑 재료가 상이하고 그 형성 방법이 유사하므로, 제1 및 제2활성층(10a, 10b)을 활성층(10)(10a, 10b)으로 통칭하여 그 형성 방법에 대해 설명한다.
활성층(10)을 형성하는 단계는 소스가스를 분사하는 단계, 도핑가스를 분사하는 단계, 퍼지가스를 분사하는 단계(1차 퍼지), 리액턴트 가스를 분사하는 단계, 퍼지가스를 분사하는 단계(2차 퍼지)를 포함할 수 있다. 그리고, 활성층(10)을 형성하는 단계는 리액턴트 가스를 분사하는 단계 이후에 플라즈마를 발생시키는 단계를 포함할 수 있다. 이때, 플라즈마를 발생시키는 단계는 예컨대 리액턴트 가스를 분사하고 2차 퍼지가 종료된 후에 실시될 있다. 이러한 경우 소스가스 분사, 도핑가스 분사, 퍼지가스 분사(1차 퍼지), 리액턴트 가스 분사, 퍼지가스 분사(2차 퍼지), 플라즈마 발생 순서로 진행될 수 있다. 또한, 2차 퍼지 후에 발생시키는 플라즈마는 수소 플라즈마 일 수 있다. 즉, 2차 퍼지 종료 후에 플라즈마를 발생시키는데 있어서, 수소가스를 분사하고 상기 수소가스를 방전시켜 플라즈마를 발생시킬 수 있다.
또한, 리액턴트 가스를 분사하는 단계에서 플라즈마를 발생시킬 수 있다. 즉, 리액턴트 가스를 분사하고 상기 리액턴트 가스를 방전시켜 플라즈마를 발생시킬 수 있다.
활성층(10)을 형성하는데 있어서 상술한 바와 같은 '소스가스 분사 - 도핑가스 분사 - 퍼지가스 분사(1차 퍼지) - 리액턴트 가스 분사 - 퍼지가스 분사(2차 퍼지) - 플라즈마 발생'을 활성층(10) 형성을 위한 하나의 공정 사이클(cycle)로 할 수 있다. 또한, 상술한 공정 사이클을 복수 번 반복함에 따라, 복수 번의 원자층 증착이 실시된다. 그리고 공정 사이클의 실시 횟수를 조정함으로써 목표로 하는 두께의 활성층(10)을 형성할 수 있다.
상술한 바와 같은 공정 사이클에 있어서, 소스가스 분사, 도핑가스 분사, 퍼지가스 분사(1차 퍼지) 후에 리액턴트 가스가 분사되면, 기판(S) 상에서 소스가스와 리액턴트 가스 간의 반응이 일어나 반응물 예컨대 AlGaInP가 생성된다. 그리고 이 반응물이 기판(S) 상에 퇴적 또는 증착되며, 이에 기판(S) 상에 AlGaInP로 이루어진 박막이 형성된다. 또한, 분사되는 도핑가스의 종류에 따라 p 타입의 AlGaInP 박막 또는 n 타입의 AlGaInP 박막이 형성된다.
한편, 종래에는 기판 상에 활성층을 형성하기 위해 박막을 증착하는데 있어서, 챔버 내부 또는 기판의 온도를 약 1200℃의 고온으로 유지시켰다. 다른 말로 설명하면, 챔버 내부 또는 기판의 온도가 1200℃로 고온으로 유지되어야만, 기판 상면에 박막이 증착될 수 있다. 이렇게 고온에서 활성층을 형성하는 경우 기판 또는 기판 상에 형성되어 있는 박막이 손상될 수 있고, 활성층이 손상될 수도 있다. 이에 소자의 기능 또는 품질이 떨어지는 문제가 있다.
그러나, 실시예에서는 원자층 증착 방법을 이용하여 박막을 증착하는데 있어서 플라즈마를 발생시킨다. 즉, 리액턴트 가스가 분사된 후에 또는 리액턴트 가스 분사 종료 후에 플라즈마 예컨대 수소 플라즈마를 발생시킨다. 보다 구체적으로 설명하면, 리액턴트 가스 분사 및 퍼지가스 분사(2차 퍼지)가 종료된 후, 수소가스를 이용한 플라즈마를 발생시킨다.
이때 플라즈마는 소스가스와 리액턴트 가스 간의 반응율을 향상시킬 수 있고, 소스가스와 리액턴트 가스 간의 반응물이 기판(S)에 용이하게 퇴적 또는 부착되도록 할 수 있다. 따라서, 챔버(100) 내부 또는 기판(S)의 온도가 저온 예컨대 600℃ 이하인 상태에서 원자층 증착 방법에 의해 활성층(10)이 형성될 수 있다. 더욱 바람직하게는 300℃ 이상에서 550℃ 이하인 상태에서 원자층 증착 방법에 의해 활성층(10)이 형성될 수 있다. 즉, 종래와 같이 기판을 고온으로 가열한 상태에서 활성층(10)을 형성하지 않고, 저온에서 활성층(10)을 형성할 수 있다. 이에 고열에 의한 기판(S), 기판 상에 형성되어 있는 박막 또는 활성층(10)의 손상을 방지할 수 있다.
또한, 플라즈마는 소스가스와 리액턴트 가스 간의 반응에 의해 기판(S) 상에 증착되는 박막이 결정질이 되도록 할 수 있다. 보다 구체적으로는 다결정질의 활성층(10)이 형성되도록 할 수 있다. 즉, 원자층 증착 방법으로 활성층(10)을 형성하는데 있어서 리액턴트 가스 분사 후에 플라즈마를 발생시킴으로써, 상기 플라즈마에 의해 결정질 또는 다결정질의 활성층(10)을 형성할 수 있다.
또한, 플라즈마는 챔버(100) 내부에 잔류하는 불순물을 분해시켜 제거가 용이하도록 할 수 있다. 따라서, 증착막 즉, 활성층(10) 형성시에 불순물에 의한 오염을 방지 또는 억제할 수 있다.
상기에서는 소스가스 분사 후에 도핑가스를 분사하는 것을 설명하였다. 즉, 소스가스와 도핑가스가 별도의 단계로 나누어져 분사되는 것을 설명하였다. 하지만, 이에 한정되지 않고, 소스가스와 도핑가스를 혼합하여 분사할 수 있다. 즉, 소스가스와 도핑가스를 혼합하고, 혼합된 가스(이하, 혼합가스)를 소스가스 분사 단계에서 분사할 수 있다. 이러한 경우 '혼합가스 분사 - 플라즈마 발생 - 퍼지가스 분사(1차 퍼지) - 리액턴트 가스 분사 - 퍼지가스 분사(2차 퍼지) - 플라즈마 발생'을 하나의 공정 사이클로 할 수 있다.
또한, 상기에서는 2차 퍼지 종료 후 또는 리액턴트 가스 분사 후에 플라즈마를 발생시키는 것을 설명하였다. 하지만 이에 한정되지 않고, 소스가스 분사와 리액턴트 분사 사이의 단계에서 수소 플라즈마를 발생시킬 있다. 보다 구체적으로, 소스가스 분사 단계와 1차 퍼지 단계 사이에 수소 플라즈마를 발생시킬 수 있다. 즉, '소스가스 분사 - 플라즈마 발생 - 퍼지가스 분사(1차 퍼지) - 리액턴트 가스 분사 - 퍼지가스 분사(2차 퍼지)'를 하나의 공정 사이클로 할 수 있다.
다른 예로, 1차 퍼지 단계와 리액턴트 가스 분사 단계 사이에 수소 플라즈마를 발생시킬 수도 있다. 이에, '소스가스 분사 - 퍼지가스 분사(1차 퍼지) - 플라즈마 발생 - 리액턴트 가스 분사 - 퍼지가스 분사(2차 퍼지)'를 하나의 공정 사이클로 할 수 있다.
또 다른 예로, 소스가스 분사와 리액턴트 분사 사이의 단계 및 리액턴트 가스 분사 단계 이후 각각에서 플라즈마를 발생시킬 수 있다. 즉, '소스가스 분사 - 플라즈마 발생 - 퍼지가스 분사(1차 퍼지) - 리액턴트 가스 분사 - 퍼지가스 분사(2차 퍼지) - 플라즈마 발생'을 공정 사이클로 하거나, '소스가스 분사 - 퍼지가스 분사(1차 퍼지) - 플라즈마 발생 - 리액턴트 가스 분사 - 퍼지가스 분사(2차 퍼지)- 플라즈마 발생'을 공정 사이클로 할 수 있다.
상술한 바와 같은 공정 사이클로 활성층(10)을 형성하는데 있어서, 형성하고자 하는 활성층(10)의 종류에 따라 소스가스 및 리액턴트 가스 물질이 결정될 수 있다.
활성층(10)은 GaAs층, InP층, AlGaInP층, IGZO층, IZO층 및 SiC층 중 어느 하나로 형성될 수 있다. 이러한 경우 소스가스는 Ga, In, Zn 및 Si 중 어느 하나를 포함하거나, 둘 이상을 포함하는 가스일 수 있다. 즉, 소스가스는 Ga을 함유하는 가스, In을 함유하는 가스, Al, Ga 및 In을 함유하는 가스(AlGaIn 함유 가스), In, Ga 및 Zn을 함유하는 가스(IGZ 함유 가스), In 및 Zn(IZ 함유 가스)을 함유하는 가스, Si을 함유하는 가스 중 어느 하나 또는 둘 이상을 포함하는 가스 일 수 있다.또한, 리액턴트 가스는 As, P, O 및 C 중 어느 하나 또는 둘 이상을 포함하는 가스일 수 있다. 즉, 리액턴트 가스는 As 함유 가스, P 함유 가스, O 함유 가스, C 함유 가스 중 어느 하나 또는 둘 이상을 포함하는 가스 일 수 있다.
예를 들어 활성층(10)으로 GaAs층을 형성하는 경우 소스가스로 Ga을 함유하는 가스를 사용하고, 리액턴트 가스로 As을 함유하는 가스를 사용할 수 있다. 또한, 활성층(10)으로 InP층을 형성하는 경우 소스가스로 In을 함유하는 가스를 사용하고, 리액턴트 가스로 P을 함유하는 가스를 사용할 수 있다. 다른 예로, 활성층(10)으로 AlGaInP층을 형성하는 경우 소스가스로 Al을 함유하는 가스, Ga을 함유 가스, In을 함유하는 가스를 사용하고, 리액턴트 가스로 P를 함유하는 가스를 사용할 수 있다. 또 다른 예로, 활성층(10)으로 IGZO층을 형성하는 경우 소스가스로 In을 함유하는 가스, Ga을 함유하는 가스, Zn을 함유하는 가스를 사용하고, 리액턴트 가스로 O를 함유하는 가스를 사용할 수 있다. 그리고, 활성층(10)으로 IZO층을 형성하는 경우 소스가스로 In을 함유하는 가스, Zn을 함유하는 가스를 사용하고, 리액턴트 가스로 O를 함유하는 가스를 사용할 수 있다. 또한, 활성층(10)으로 SiC층을 형성하는 경우 소스가스로 Si를 함유하는 가스, 리액턴트 가스로 C를 함유하는 가스를 사용할 수 있다.
여기서, Ga 함유 가스로 예컨대, 트리메틸갈륨(Trimethyl Gallium; Ga(CH3)3)(TMGa)을 함유하는 가스를 사용할 수 있고, In 함유 가스로 예컨대 트리메틸인듐(Trimethyl Indium; In(CH3)3)(TMIn) 및 디에틸아미노 프로필 디메틸 인듐(Diethylamino Propyl Dimethyl Indium)(DADI) 중 적어도 하나를 함유하는 가스를 사용할 수 있다. 또한, Al 함유 가스로 예컨대 TMA(trimethylaluminum, A(CH3)3)를 함유하는 가스를 사용할 수 있고, Zn 함유 가스로 디에틸징크(Diethyl Zinc; Zn(C2H5)2)(DEZ) 및 디메틸징크(Dimethyl Zinc; Zn(CH3)2)(DMZ) 중 적어도 하나를 함유하는 가스를 사용할 수 있다. 그리고, Si 함유 가스는 예컨대 SiH4, Si2H6 중 적어도 하나를 함유하는 가스를 사용할 수 있다.
또한, As 함유 가스는 AsH3 및 AsH4 중 어느 하나를 함유하는 가스를 사용할 수 있고, P 함유 가스는 예컨대 포스핀(PH3)을 포함하는 가스를 사용할 수 있다. 또한, O 함유 가스는 산소일 수 있고, C 함유 가스는 예컨대 SiH3CH3를 함유하는 가스를 사용할 수 있다.
상술한 바와 같이 GaAs층의 활성층(10)을 형성하는 경우 소스가스로 Ga 함유 가스를 사용하고, InP층의 활성층(10)을 형성하는 경우 소스가스로 In 함유 가스를 사용하며, SiC층의 활성층(10)을 형성하는 경우 소스가스로 Si 함유 함유 가스를 사용한다. 이에, GaAs층, InP층, SiC층 중 어느 하나로 활성층(10)을 형성하는 경우, 1종의 소스가스를 이용하는 것으로 설명될 수 있다.
다른 예로, AlGaInP층의 활성층(10)을 형성하는 경우 소스가스로 3 종의 가스 즉, Al 함유 가스, Ga 함유 가스, In 함유 가스를 사용한다. 다른 예로, IGZO층으로 활성층(10)을 형성하는 경우 소스가스로 3 종의 가스 즉, In 함유 가스, Ga 함유 가수, Zn 함유 가스를 사용한다. 이에, AlGaInP층 또는 IGZO층으로 활성층(10)을 형성하는 경우, 2 종 이상의 복수 개의 소스가스를 이용하는 것으로 설명될 수 있다.
복수 개의 소스가스를 사용하여 또는 분사하여 활성층(10)을 형성하는 데 있어서, 복수 개의 소스가스들을 혼합된 소스가스들을 분사하여 활성층(10)을 형성할 수 있다. 복수 개의 소스가스를 혼합하여 분사하는 방법에 대한 구체적인 설명은 이후에 증착장치의 설명시에 다시 설명한다.
도핑가스는 소스가스 분사 후에 분사되거나, 소스가스와 혼합되어 분사될 수 있다. 이때, 형성하고자 하는 활성층(10)의 타입에 따라 도핑되는 가스가 결정될 수 있다. 예를 들어 p 타입의 활성층(10)을 형성하고자 하는 경우 도핑가스로 Mg을 함유하는 가스를 사용할 수 있고, n 타입의 활성층(10)을 형성하고자 하는 경우 도핑가스로 Si을 함유하는 가스를 사용할 수 있다. 여기서, Mg을 함유하는 도핑가스로 Cp2Mg를 함유하는 가스를 사용할 수 있고, Si를 함유하는 도핑가스로 예를 들어 폴리실란들(H3Si-(SiH2)n-SiH3)를 함유하는 가스를 사용할 수 있다. 또한 추가적으로, 제2도핑가스는 Si, In, Al, Zn 중 하나 또는 하나 이상의 가스를 혼합할 수 있다.
그리고, 상술한 공정 사이클을 복수 번 반복하여 활성층(10)을 형성한다. 이때, 활성층(10) 형성을 위해 최초로 또는 1차로 실시되는 공정 사이클에서는 도핑가스를 분사하는 단계 없이 실시될 수 있다. 즉, 활성층(10) 형성을 위해 1차로 실시되는 공정 사이클은 '소스가스 분사 - 퍼지가스 분사(1차 퍼지) - 리액턴트 가스 분사 - 퍼지가스 분사(2차 퍼지) - 플라즈마 발생'일 수 있고, 소스가스 분사시에 도핑가스를 함께 분사하거나, 도핑가스를 별도로 분사하지 않는다. 그리고 이후 회차부터는 소스가스 분사후에 도핑가스를 분사하거나, 소스가스 분사시에 도핑가스를 함께 분사한다. 이에, 활성층(10) 상에 활성층(10)이 형성되는데 있어서, 1차 공정 사이클에 의해 증착된 박막은 도핑되지 않은 박막이고, 이후에 진행되는 공정 사이클에 의해 증착되는 박막은 도핑된 박막일 수 있다.
물론, 최초로 또는 1차로 실시되는 공정 사이클에서부터 도핑가스를 분사하여 활성층(10)을 형성할 수 있다.
활성층(10)은 도 2와 같이 표면의 높이가 다르도록 단차진 형상으로 마련될 수 있다. 다른 말로 설명하면, 활성층(10)은 기판(S)의 상부면에 형성된 제1층(11) 및 제1층(11)의 일부영역에 형성된 제2층(12)을 포함하는 것으로 설명될 수 있다. 이에 활성층(10) 중, 제2층(12)이 형성되어 있는 영역의 두께가 다른 영역에 비해 두꺼울 수 있다. 이를 다른 말로 설명하면, 활성층(10)은 제2층(12)이 형성된 영역의 높이가 제1층(11)만 형성된 부분에 비해 높이가 높은 형상 즉, 단차가 있는 형상으로 마련될 수 있다.
활성층의 형상은 상술한 바와 같은 단차진 형상으로 마련하는 것에 한정되지 않고, 소스 전극(41a, 41b)과 활성층(10a, 10b) 사이 및 드레인 전극(42a, 42b)과 활성층(10a, 10b) 사이에 웰층(20a, 20b)이 마련될 수 있다면 어떠한 형상으로 마련되어도 무방하다.
제1 및 제2웰층(well layer)(20a, 20b)은 상보형 금속산화 반도체 소자에서 통상적으로 웰 영역(well region)으로 명명되는 층일 수 있다. 이때, 원자층 증착 방법에 의해 증착되어 활성층(10a, 10b) 상에 웰 영역이 형성되므로, 설명의 편의를 위하여 웰층(20a, 20b)이라 명명한다. 이러한 웰층(20a, 20b)은 소스 전극 및 드레인 전극과 활성층 사이에 위치하도록 마련될 수 있다. 보다 구체적으로, 제1웰층(20a)은 제1소스 전극(41a)과 제1활성층(10a) 사이, 제1드레인 전극(42a)과 제1활성층(10a) 사이에 마련되고, 제2웰층(20b)은 제2소스 전극(41b)과 제2활성층(10b) 사이, 제2드레인 전극(42b)과 제2활성층(10b) 사이에 마련된다. 이에, 제1웰층(20a)은 도 2와 같이 제1활성층(10a)의 제1층(11)과 제1소스 전극(41a) 사이, 상기 제1층(11)과 제1드레인 전극(42a) 사이에 위치하도록 마련될 수 있다. 또한, 제2웰층(20b)은 제2활성층(10b)의 제1층(11)과 제2소스 전극(41b) 사이, 상기 제1층(11)과 제2드레인 전극(42b) 사이에 위치하도록 마련될 수 있다. 그리고, 제1 및 제2웰층(20a, 20b)은 원자층 증착 방법으로 형성할 수 있다.
제1 및 제2웰층(20a, 20b)은 활성층(10)과 동일한 재료에 n 타입 또는 p 타입의 불순물이 도핑되도록 마련될 수 있다. 예를 들어 제1활성층(10a)이 p 타입의 AlGaInP로 형성되는 경우 제1웰층(20a)는 AlGaInP에 불순물 예컨대 Si을 도핑하여 n 타입으로 마련할 수 있고, 제2활성층(10b)이 n 타입의 AlGaInP로 형성되는 경우 제2웰층(20b)은 AlGaInP에 불순물 예컨대 Mg을 도핑하여 p 타입으로 마련할 수 있다. 이에, 제1웰층(20a)은 Si가 도핑된 n 타입의 AlGaInP 층이고, 제2웰층(20b)은 Mg가 도핑된 p 타입의 AlGaInP 층인 것으로 설명될 수 있다.
이하, 원자층 증착 방법을 이용하여 제1 및 제2웰층(20a, 20b)을 형성하는 방법에 대해 설명한다. 이때, 제1웰층(20a)과 제2웰층(20b)은 도핑하는 재료만이 상이하고 그 형성 방법은 유사하므로, 제1 및 제2웰층(20a, 20b)을 웰층(20)(20a, 20b)으로 통칭하여 그 형성 방법에 대해 설명한다.
웰층(20)은 원자층 증착 방법으로 형성될 수 있다. 즉, '소스가스 분사 - 도핑가스 분사 - 퍼지가스 분사(1차 퍼지) - 리액턴트 가스 분사 - 퍼지가스 분사(2차 퍼지)'를 공정 사이클로 하여 웰층(20)을 형성할 수 있다. 이때, 웰층(20)의 형성을 위해 분사되는 소스가스, 도핑가스, 리액턴트 가스, 퍼지가스들은 활성층(10) 형성시에 사용된 가스와 동일할 수 있다.
그리고, 웰층(20)을 형성하기 위한 도핑가스는 소스가스와 혼합되어 분사될 수도 있다. 즉, 소스가스와 도핑가스를 혼합하고, 이 혼합가스를 소스가스 분사 단계에서 분사할 수 있다. 이러한 경우 '혼합가스 분사 - 플라즈마 발생 - 퍼지가스 분사(1차 퍼지) - 리액턴트 가스 분사 - 퍼지가스 분사(2차 퍼지)'를 웰층(20)을 형성하기 위한 하나의 공정 사이클로 할 수 있다.
또한, 웰층(20)을 형성하는데 있어서, 리액턴트 가스 분사 시에 플라즈마를 발생시키거나, 2차 퍼지 후에 플라즈마를 추가로 더 발생시킬 수도 있다. 그리고 2차 퍼지 후에 발생되는 플라즈마는 수소 플라즈마 일 수 있다.
이렇게 형성된 웰층(20)은 상보형 금속산화 반도체 소자에 있어서 소스 및 드레인 영역으로서 기능한다. 즉, 제1 및 제2소스 전극(41a, 41b)의 하측에 형성된 제1 및 제2웰층(20a, 20b)은 상보형 금속산화 반도체 소자의 소스로서 기능하고, 제1 및 제2드레인 전극(42a, 42b)의 하측에 형성된 제1 및 제2웰층(20a, 20b)은 상보형 금속산화 반도체 소자의 드레인으로서 기능한다.
게이트 절연층(30: 30a, 30b)은 활성층(10: 10a, 10b)의 상부에 형성될 수 있다. 즉, 제1게이트 절연층(30a)은 제1활성층(10a)의 상부에 형성되고, 제2게이트 절연층(30b)은 제2활성층(10b)의 상부에 형성될 수 있다. 보다 구체적으로 설명하면, 상하 방향을 기준으로 제1게이트 절연층(30a)은 제1게이트 전극(50a)과 제1활성층(10a) 사이에 위치하도록 형성될 수 있고, 제2게이트 절연층(30b)은 제2게이트 전극(50b)과 제2활성층(10b) 사이에 위치하도록 형성될 수 있다. 또한, 폭 방향을 기준으로 제1게이트 절연층(30a)은 제1소스 전극(41a)과 제1드레인 전극(42a) 사이에 위치하도록 형성되고, 제2게이트 절연층(30b)은 제2소스 전극(41b)과 제2드레인 전극(42b) 사이에 위치하도록 형성될 수 있다. 그리고, 제1게이트 절연층(30a)은 하부면의 가장자리가 한 쌍의 제1웰층(20a)의 상부에 위치하고 나머지가 제1활성층(10a) 상부에 위치하도록 형성되고, 제2게이트 절연층(30b)은 하부면의 가장자리가 한 쌍의 제2웰층(20b)의 상부에 위치하고 나머지가 제2활성층(10b) 상부에 위치하도록 형성되고, 이에, 제1게이트 절연층(30a)의 가장자리와 한 쌍의 제1웰층(20a)의 가장자리가 겹치고, 제2게이트 절연층(30b)의 가장자리와 한 쌍의 제2웰층(20b)의 가장자리가 겹치도록 마련될 수 있다.
이러한 제1 및 제2게이트 절연층(30a, 30b)은 실리콘 디옥사이드(SiO2)에 비해 높은 유전 상수를 가지는 고유전율(high-k) 박막으로 형성될 수 있다. 보다 구체적으로, 제1 및 제2게이트 절연층(30a, 30b)은 산화알루미늄(AlOx), 산화티타늄(TiOx), 산화마그네슘(MgOx), 산화지르코늄(ZrOx), 산화규소하프늄(HfSiOx) 및 산화규소란탄(LaSiOx) 중 어느 하나 또는 이들 중 둘 이상의 조합으로 마련될 수 있고, 여기서 'x'는 1 내지 3일 수 있다. 물론, 제1 및 제2게이트 절연층(30a, 30b)은 상술한 예에 한정되지 않고, 실리콘 디옥사이드(SiO2)에 비해 유전율이 높은 다른 다양한 고유전체 재로로 형성할 수 있다.
소스 전극(41a, 41b) 및 드레인 전극(42a, 42b)은 그 사이에 게이트 절연층(30a, 30b) 및 게이트 전극(50a, 50b)이 위치하도록 활성층(10a, 10b) 및 웰층(20a, 20b) 상에 형성될 수 있다. 즉, 제1소스 전극(41a) 및 제1드레인 전극(42a)은 그 사이에 제1게이트 절연층(30a) 및 제1게이트 전극(50a)이 위치하도록 한 쌍의 제1웰층(20a) 각각의 상부에 형성될 수 있다. 다른 말로 설명하면, 제1게이트 절연층(30a)을 기준으로 일측에 제1소스 전극(41a)이 형성되고, 타측에 제1드레인 전극(42a)이 형성될 수 있다. 또한, 제2소스 전극(41b) 및 제2드레인 전극(42b)은 그 사이에 제2게이트 절연층(30b) 및 제2게이트 전극(50b)이 위치하도록 한 쌍의 제2웰층(20b) 각각의 상부에 형성될 수 있다. 즉, 제2게이트 절연층(30b)을 기준으로 일측에 제2소스 전극(41b)이 형성되고, 타측에 제2드레인 전극(42b)이 형성될 수 있다.
제1 및 제2소스 전극(41a, 41b)과 제1 및 제2드레인 전극(42a, 42b)은 금속을 포함하는 재료로 형성되며, 예컨대 Ti 및 Au 중 적어도 하나의 재료로 형성될 수 있다. 또한, 제1 및 제2소스 전극(41a, 41b)과 제1 및 제2드레인 전극(42a, 42b)은 예컨대 화학기상증착(Chemical Vapor Deposition: CVD) 방법, 유기 금속 화학기상증착(Metal Organic Chemical Vapor Deposition: MOCVD) 방법 및 원자층 증착(ALD) 방법, 스퍼터링 증착 방법 등으로 형성될 수 있다.
게이트 전극(50a, 50b)은 게이트 절연층(30a, 30b)의 상부에 형성될 수 있다. 다른 말로 설명하면, 제1게이트 전극(50a)은 제1소스 전극(41a)과 제1드레인 전극(42a) 사이에 위치하도록 제1게이트 절연층(30a)의 상부에 형성되고, 제2게이트 전극(50b)은 제2소스 전극(41b)과 제2드레인 전극(42b) 사이에 위치하도록 제2게이트 절연층(30b)의 상부에 형성될 수 있다. 이때, 제1 및 제2게이트 전극(50a, 50b)은 금속을 포함하는 재료로 형성될 수 있으며, 예를 들어 Ti 및 Au 중 적어도 하나를 포함하는 재료로 형성될 수 있다. 또한, 제 및 제2게이트 전극(50a, 50b)은 스퍼터링 증착 방법으로 형성될 수 있다.
도 4는 활성층과 기판 사이에 버퍼층이 형성된 변형예를 도시한 개념도이다. 도 5는 실시예의 변형예에 따른 상보형 금속산화 반도체 소자의 일 예를 나타낸 도면이다.
도 4 및 도 5를 참조하면, 기판(S)과 제1 및 제2활성층(10a, 10b) 사이에 버퍼층(60)이 형성될 수 있다. 그리고, 도 5에 도시된 바와 같이 변형예에 따른 상보형 금속산화 반도체 소자는 기판(S)과 제1 및 제2활성층(10a, 10b) 사이에 형성된 버퍼층(60)을 포함할 수 있다. 즉, 변형예에 따른 상보형 금속산화 반도체 소자는 실시예와 비교하여 제1 및 제2활성층(10a, 10b)과 기판(S) 사이에 형성된 버퍼층(60)을 포함하는 것이 상이하고, 다른 구성들은 동일할 수 있다.
버퍼층(60)은 제1 및 제2활성층(10a, 10b)을 형성하기 전에 기판(S) 상에 먼저 형성되는 층으로서, 원자층 증착 방법으로 형성되는 제1 및 제2활성층(10a, 10b)이 보다 효과적으로 결정화될 수 있도록 도와주는 시드층(seed layer)일 수 있다. 다른 말로 설명하면, 버퍼층(60)은 원자층 증착 방법으로 제1 및 제2활성층(10a, 10b)을 형성할 때, 수소 플라즈마에 의한 결정화 외에 제1 및 제2활성층(10a, 10b)의 결정화를 추가적으로 더 도와주는 시드층일 수 있다. 이러한 버퍼층(60)은 AlN으로 형성될 수 있으며, 원자층 증착 방법, 화학기상증착 방법 등으로 형성될 수 있다.
결정질인 버퍼층(60) 상에 원자층 증착 방법으로 제1 및 제2활성층(10a, 10b)을 증착하게 되면, 상기 하지층인 버퍼층(60)의 결정방향으로 제1 및 제2활성층(10a, 10b)이 성장될 수 있다. 이에, 결정질 보다 구체적으로는 다결정질의 활성층(10a, 10b)을 보다 용이하게 형성할 수 있다.
도 6은 본 발명의 실시예에 따른 전력 반도체 소자의 제조방법에 사용되는 증착장치를 개략적으로 나타낸 도면이다.
증착장치는 원자층 증착(ALD) 방법으로 박막을 증착하는 장치일 수 있다. 이때, 증착장치는 전력 반도체 소자 예컨대 상보형 금속산화 반도체 소자의 구성 중 적어도 제1 및 제2활성층(10a, 10b)을 형성하기 위한 장치일 수 있다. 또한, 증착장치는 제1 및 제2활성층(10a, 10b)과 제1 및 제2웰층(20a, 20b)을 형성하기 위한 장치일 수 있다.
이러한 증착장치는 도 6에 도시된 바와 같이, 챔버(100), 챔버(100) 내에 설치되어 기판(S)을 지지하기 위한 지지대(200), 지지대(200)와 마주보도록 배치되어 챔버(100) 내부로 공정을 위한 가스(이하 공정가스)를 분사하는 분사부(300), 분사부(300)로 공정가스를 제공하는 가스 공급부(400), 서로 다른 경로를 가지도록 분사부(300)에 연결되며 가스 공급부(400)로부터 제공된 가스를 분사부(300)로 공급하는 제1 및 제2가스 공급관(500a, 500b), 챔버(100) 내에 플라즈마를 발생시키도록 전원을 인가하는 RF 전원부(600)를 포함할 수 있다.
또한, 증착장치는 지지대(200)를 승하강 및 회전 동작 중 적어도 하나로 동작시키는 구동부(700), 챔버(100)에 연결되게 설치된 배기부(미도시)를 더 포함할 수 있다.
챔버(100)는 내부로 반입된 기판(S) 상에 박막이 형성될 수 있는 내부공간을 포함할 수 있다. 예컨대 그 단면의 형상이 사각형, 오각형, 육각형 등의 형상일 수 있다. 물론, 챔버(100) 내부의 형상은 다양하게 변경 가능하며, 기판(S)의 형상과 대응하도록 마련되는 것이 바람직하다.
지지대(200)는 분사부(300)와 마주보도록 챔버(100) 내부에 설치되어, 챔버(100) 내부로 장입된 기판(S)을 지지한다. 이러한 지지대(200)의 내부에는 히터(210)가 마련될 수 있다. 이에 히터(210)를 동작시키면 지지대(200) 상에 안착된 기판(S) 및 챔버(100) 내부가 가열될 수 있다.
또한, 기판(S) 또는 챔버(100) 내부를 가열하기 위한 수단으로 지지대(200)에 마련된 히터(210) 외에 챔버(100) 내부 또는 챔버(100) 외부에 별도의 히터가 마련될 수 있다.
분사부(300)는 지지대(200)의 연장 방향으로 나열되어 상호 이격 배치된 복수의 홀(이하 홀(311))을 가지며, 챔버(100) 내부에서 지지대(200)와 마주보도록 배치된 제1플레이트(310), 적어도 일부가 복수의 홀(311) 각각에 삽입되도록 마련된 복수의 노즐(320), 챔버(100) 내부에서 상기 챔버(100) 내 상부벽과 제1플레이트(310) 사이에 위치하도록 설치된 제2플레이트(330)를 포함할 수 있다.
또한, 분사부(300)는 제1플레이트(310)와 제2플레이트(330) 사이에 위치된 절연부(340)를 더 포함할 수 있다.
여기서, 제1플레이트(310)는 RF 전원부(600)와 연결되고, 제2플레이트(330)는 접지될 수 있다. 그리고, 절연부(340)는 제1플레이트(310)와 제2플레이트(330) 간의 전기적인 연결을 방지해주는 역할을 할 수 있다.
제1플레이트(310)는 지지대(200)의 연장 방향으로 연장 형성된 판 형상일 수 있다. 그리고, 제1플레이트(310)에는 복수의 홀(311)이 마련되는데, 복수의 홀(311) 각각은 제1플레이트(310)를 상하 방향으로 관통하도록 마련될 수 있다. 그리고 복수의 홀(311)은 제1플레이트(310) 또는 지지대(200)의 연장 방향으로 나열될 수 있다.
복수의 노즐(320) 각각은 상하 방향으로 연장된 형상일 수 있고, 그 내부에는 가스의 통과가 가능한 통로가 마련되어 있으며, 상단 및 하단이 개구된 형상일 수 있다. 그리고, 복수의 노즐(320) 각각은 적어도 그 하부가 제1플레이트(310)에 마련된 홀(311)에 삽입되고, 상부는 제2플레이트(330)와 연결되도록 설치될 수 있다. 이에, 노즐(320)은 제2플레이트(330)로부터 하부로 돌출된 형상으로 설명될 수 있다.
노즐(320)의 외경은 홀(311)의 내경에 비해 작도록 마련될 수 있다. 그리고, 노즐(320)이 홀(311)의 내부에 삽입되게 설치되는데 있어서, 노즐(320)의 외주면이 홀(311) 주변벽(즉, 제1플레이트(310)의 내측벽)과 이격되게 설치될 수 있다. 이에, 홀(311)의 내부는 노즐(320)의 외측 공간과, 노즐(320)의 내측 공간으로 분리될 수 있다.
홀(311)의 내부공간에 있어서, 노즐(320) 내 통로는 제1가스 공급관(500a)으로부터 제공된 가스가 이동, 분사되는 통로이다. 그리고, 홀(311) 내부공간에 있어서 노즐(320)의 외측 공간은 제2가스 공급관(500b)으로부터 제공된 가스가 이동, 분사되는 통로이다. 따라서, 이하에서는 노즐(320) 내 통로를 제1경로(360a), 홀(311) 내부에서 노즐(320)의 외측 공간을 제2경로(360b)라 명명한다.
제2플레이트(330)는 그 상부면이 챔버(100) 내 상부벽과 이격되고, 하부면이 제1플레이트(310)와 이격되도록 설치될 수 있다. 이에 제2플레이트(330)와 제1플레이트(310) 사이 및 제2플레이트(330)와 챔버(100) 상부벽 사이 각각에 빈 공간이 마련될 수 있다.
여기서, 제2플레이트(330)의 상측 공간은 제1가스 공급관(500a)으로부터 제공된 가스가 확산 이동되는 공간(이하, 확산공간(350))으로서, 복수의 노즐(320)의 상측 개구와 연통될 수 있다. 다른 말로 설명하면, 확산공간(350)은 복수의 제1경로(360a)와 연통된 공간이다. 이에, 제1가스 공급관(500a)을 통과한 가스는 확산공간(350)에서 제2플레이트(330)의 연장방향으로 확산된 후, 복수의 제1경로(360a)를 통과하여 하측으로 분사될 수 있다.
또한, 제2플레이트(330)의 내부에는 가스가 이동되는 통로인 건드릴(미도시)이 마련되어 있으며, 상기 건드릴은 제2가스 공급관(500b)과 연결되고, 제2경로(360b)와 연통되도록 마련될 수 있다. 따라서, 제2가스 공급관(500b)으로부터 제공된 가스는 제2플레이트(330)의 건드릴, 제2경로(360b)를 거쳐 기판(S)을 향해 분사될 수 있다.
가스 공급부(400)는 원자층 증착 방법으로 박막을 증착하는데 필요한 가스를 제공한다. 이러한 가스 공급부(400)는 소스가스가 저장된 소스가스 저장부(410), 소스가스와 반응하는 리액턴트 가스가 저장된 리액턴트 가스 저장부(420), 퍼지가스가 저장된 퍼지가스 저장부(430), 소스가스 저장부(410)와 제1가스 공급관(500a)을 연결하도록 설치된 제1이송관(470a), 리액턴트 가스 저장부(420) 및 퍼지가스 저장부(430)와 제2가스 공급관(500b)을 연결하도록 설치된 제2이송관(470b)을 포함할 수 있다.
여기서, 퍼지가스 저장부(430)에 저장된 퍼지가스는 예컨대 N2 가스 또는 Ar 가스일 수 있다.
또한, 가스 공급부(400)는 리액턴트 가스 분사 후 또는 2차 퍼지 후에 챔버(100) 내부에 플라즈마를 발생시키는 단계에서 공급되는 가스(이하, 플라즈마 발생용 가스)가 저장된 플라즈마 발생용 가스 저장부(440)를 포함할 수 있다. 이때 플라즈마 발생용 가스는 예컨대 수소가스일 수 있다.
그리고, 가스 공급부(400)는 도핑가스가 저장된 도핑가스 저장부(450), 복수 종의 가스를 혼합하도록 제1이송관(470a)에 설치된 혼합부(460)를 포함할 수 있다.
또한, 가스 공급부(400)는 소스가스 저장부(410) 및 도핑가스 저장부(450) 각각과 제1이송관(470a)을 연결하는 복수의 제1연결관(480a), 복수의 제1연결관(480a) 각각에 설치된 밸브, 리액턴트 가스 저장부(420), 퍼지가스 저장부(430), 플라즈마 발생용 가스 저장부(440) 각각과 제2이송관(470b)을 연결하는 복수의 제2연결관(480b), 복수의 제2연결관(480b) 각각에 설치된 밸브를 포함할 수 있다.
소스가스 저장부(410)는 복수개로 마련될 수 있고, 복수의 소스가스 저장부(410: 410a, 410b, 410c)에는 서로 다른 종류의 소스가스가 저장되게 마련될 수 있다. 그리고 복수의 소스가스 저장부(410a, 410b, 410c) 각각에 제1연결관(480a)이 연결될 수 있고, 상기 복수의 소스가스 저장부(410a, 410b, 410c) 각각에 연결된 제1연결관(480a)들이 제1이송관(470a)과 연결될 수 있다.
도핑가스 저장부(450)는 복수개로 마련될 수 있고, 복수의 도핑가스 저장부(450: 450a, 450b)에는 서로 다른 종류의 도핑가스가 저장되게 마련될 수 있다. 그리고 복수의 도핑가스 저장부(450a, 450b) 각각에 제1연결관(480a)이 연결될 수 있고, 상기 복수의 소스가스 저장부(450a, 450b) 각각에 연결된 제1연결관(480a)들이 제1이송관(470a)과 연결될 수 있다.
혼합부(460)는 복수의 소스가스 저장부(410a, 410b, 410c)로부터 제공된 가스를 혼합하거나, 복수의 소스가스 저장부(410a, 410b, 410c) 중 적어도 어느 하나로부터 제공된 가스와 복수의 도핑가스 저장부(450a, 450b) 중 어느 하나로부터 제공된 가스를 혼합하는 수단일 수 있다. 이러한 혼합부(460)는 가스가 혼합될 수 있는 내부공간을 가지도록 마련될 수 있다. 또한, 혼합부(460)는 복수의 소스가스 저장부(410a, 410b, 410c) 및 복수의 도핑가스 저장부(450a, 450b) 각각에 연결된 제1연결관(480a)과 제1이송관(470a) 사이를 연결하도록 설치될 수 있다. 이에, 혼합부(460) 내부로 유입된 복수 종의 가스가 상기 혼합부(460) 내부에서 혼합된 후, 제1이송관(470a)을 통해 제1가스 공급관(500a)으로 이송될 수 있다.
도 7은 본 발명의 실시예에 따른 전력 반도체 소자의 제조방법에 사용되는 증착장치의 다른 예를 개략적으로 나타낸 도면이다. 실시예에 따른 전력 반도체 소자의 제1 및 제2활성층(10a, 10b), 제1 및 제2웰층(20a, 20b) 중 적어도 하나를 형성하기 위한 증착장치는 도 6에 도시된 장치에 한정되지 않을 수 있고, 도 7에 도시된 증착장치를 이용할 수 있다.
도 7을 참조하면 증착장치는 챔버(100), 챔버(100) 내에 설치되어 기판(S)을 지지하기 위한 지지대(200), 각각이 지지대(200)와 마주보도록 챔버(100)의 내부에 설치된 제1 및 제2가스 분사부(300a, 300b), 제1 및 제2가스 분사부(300a, 300b)로 공정가스를 제공하는 가스 공급부(400), 플라즈마 발생을 위해 챔버(100) 내에 전기장을 유도하기 위한 코일을 구비하는 안테나(610) 및 안테나(610)와 연결된 전원부(620)를 포함할 수 있다.
또한, 증착장치는 지지대(200)와 대향하도록 설치된 가열부(500), 지지대(200)를 승하강시키거나 회전시키는 구동부(700), 챔버(100) 내부의 가스 및 불순물을 배기하는 배기부(800)를 포함할 수 있다.
챔버(100)는 내부로 반입된 기판(S) 상에 박막이 형성될 수 있는 내부공간을 가지는 통 형상으로 예를 들어 도 7에 도시된 바와 같이 돔 형상일 수 있다. 보다 구체적으로 챔버(100)는 챔버몸체(110), 챔버몸체(110)의 상부에 설치된 상부몸체(120) 및 챔버몸체(110)의 하부에 설치된 하부몸체(130)를 포함할 수 있다. 챔버몸체(110)는 상부 및 하부가 개방된 통 형상일 수 있고, 챔버몸체(110)의 상부 개구를 커버하도록 상부몸체(120)가 설치되고, 챔버몸체(110)의 하부 개구를 커버하도록 하부몸체(130)가 설치될 수 있다. 그리고, 상부몸체(120)는 그 폭 방향 중심으로 갈수록 높이가 증가하는 경사면을 가지는 돔(dome) 형상일 수 있다. 또한, 하부몸체(130)는 그 폭 방향 중심으로 갈수록 높이가 감소하는 경사면을 가지는 돔(dome) 형상일 수 있다. 이러한 챔버(100) 즉, 챔버몸체(110), 상부몸체(120) 및 하부몸체(130) 각각은 빛이 투과할 수 있는 투명 재질로 마련될 수 있으며 예컨대 석영(quartz)으로 마련될 수 있다.
가스 공급부(400)는 도 6에서 설명한 구성과 동일하게 마련될 수 있다. 즉, 가스 공급부(400)는 소스가스가 저장된 소스가스 저장부(410), 소스가스와 반응하는 리액턴트 가스가 저장된 리액턴트 가스 저장부(420), 퍼지가스가 저장된 퍼지가스 저장부(430), 소스가스 저장부(410)와 제1가스 분사부(300a)를 연결하도록 설치된 제1이송관(470a), 리액턴트 가스 저장부(420) 및 퍼지가스 저장부(430)와 제2가스 분사부(300b)를 연결하도록 설치된 제2이송관(470b)을 포함할 수 있다.
또한, 가스 공급부(400)는 리액턴트 가스 분사 후 또는 2차 퍼지 후에 챔버(100) 내부에 플라즈마를 발생시키는 단계에서 공급되는 가스(이하, 플라즈마 발생용 가스)가 저장된 플라즈마 발생용 가스 저장부(440)를 포함할 수 있다. 이때 플라즈마 발생용 가스는 예컨대 수소가스일 수 있다.
그리고, 가스 공급부(400)는 도핑가스가 저장된 도핑가스 저장부(450), 복수 종의 가스를 혼합하도록 제1이송관(470a)에 설치된 혼합부(460)를 포함할 수 있다.
또한, 가스 공급부(400)는 소스가스 저장부(410) 및 도핑가스 저장부(450) 각각과 제1이송관(470a)을 연결하는 복수의 제1연결관(480a), 복수의 제1연결관(480a) 각각에 설치된 밸브, 리액턴트 가스 저장부(420), 퍼지가스 저장부(430), 플라즈마 발생용 가스 저장부(440) 각각과 제2이송관(470b)을 연결하는 복수의 제2연결관(480b), 복수의 제2연결관(480b) 각각에 설치된 밸브를 포함할 수 있다.
안테나(610)는 챔버(100)의 상부몸체(120)의 상부에 설치될 수 있다. 이때 안테나(610)는 복수의 턴(turn)으로 감긴 나선형으로 마련되거나, 동심원 형태로 배치되어 서로 연결된 다수의 원형 코일을 포함하는 구성일 수 있다. 물론 안테나(610)는 나선형 코일 또는 동심원상의 원형 코일에 한정되지 않고 다른 형태를 가지는 다양한 형태의 안테나가 적용될 수 있다.
안테나(610)의 양 끝단 중 일단은 전원부(620)가 연결되고, 타단은 접지 단자와 연결될 수 있다. 따라서 전원부(620)를 통해 안테나(610)로 전원 예를 들어 RF 전원이 인가되면, 챔버(100) 내부로 분사된 가스가 이온화 또는 방전되어 챔버(100) 내부에 플라즈마를 발생시키게 된다.
가열부(500)는 챔버(100)의 내부 및 지지대(200)를 가열하는 수단으로, 챔버(100)의 외부에 설치될 수 있다. 보다 구체적으로 가열부(500)는 챔버(100) 외부의 하측에서 적어도 일부가 지지대(200)와 마주볼 수 있도록 설치될 수 있다. 이러한 가열부(500)는 복수의 램프를 포함하는 수단일 수 있고, 복수의 램프는 지지대(200)의 폭 방향으로 나열되게 설치될 수 있다. 그리고 복수의 램프는 복사열을 방출하는 할로겐 등과 같은 램프를 포함할 수 있다.
이하, 도 2 및 도 3를 참조하여 본 발명의 실시예에 따른 전력 반도체 소자의 제조방법에 대해 설명한다. 이때, 도 6의 증착장치를 이용하여 설명하며, 상보형 금속산화 반도체 소자를 예를 들어 설명한다.
먼저, 지지대(200)에 마련된 히터(210)를 동작시켜 지지대(200)를 가열한다. 이때, 지지대(200) 또는 상기 지지대(200)에 안착될 기판(S)의 온도가 공정온도 예를 들어 500℃ 내지 520℃가 되도록 히터를 동작시킨다.
다음으로, 기판(S) 예컨대 SiC로 이루어진 기판(S)을 챔버(100) 내부로 장입시켜 지지대(200) 상에 안착시킨다. 이때, 기판(S)는 하나 이상의 복수의 기판을 지지대(200)에 마련할 수 있다. 이후, 지지대(200) 상에 안착된 기판(S)이 목표하는 공정온도 예컨대 500℃ 내지 520℃가 되면, 기판(S) 상에 제1 및 제2활성층(10a, 10b)을 형성한다.
이때, 원자층 증착 방법을 이용하여 제1 및 제2활성층(10a, 10b)을 형성한다. 원자층 증착은 소스가스 분사, 도핑가스 분사, 퍼지가스 분사(1차 퍼지), 리액턴트 가스 분사, 퍼지가스 분사(2차 퍼지) 순으로 실시되는데, 이때 2차 퍼지 후에 챔버(100) 내부에 플라즈마를 발생시킨다. 즉, 원자층 증착 방법으로 제1 및 제2활성층(10a, 10b)을 형성하는 공정 사이클은 '소스가스 분사 - 도핑가스 분사 - 퍼지가스 분사(1차 퍼지) - 리액턴트 가스 분사 - 퍼지가스 분사(2차 퍼지) - 플라즈마 발생'일 수 있다. 그리고 상술한 공정 사이클을 복수 번 반복하여 목표하는 두께의 제1 및 제2활성층(10a, 10b)을 형성한다.
이하, 분사부(300) 및 가스 공급부(400)를 이용하여 챔버(100) 내부로 공정가스를 분사하여 제1 및 제2활성층(10a, 10b)을 형성하는 방법에 대해 보다 구체적으로 설명한다. 이때 AlGaInP로 이루어진 p 타입의 제1활성층(10a)과 AlGaInP로 이루어진 n 타입의 제2활성층(10b)을 형성하는 경우를 예를 들어 설명한다.
또한, 제1활성층(10a)과 제2활성층(10b) 중 어느 하나 예컨대 제1활성층(10a)을 먼저 형성한 후, 제2활성층(10b)을 형성하는 것으로 설명한다.
제1활성층(10a)의 형상을 위해, 지지대(200)에 안착된 기판(S) 상측에 상기 기판(S)의 제1영역(A1)을 노출시키고 제2영역(A2)을 차폐하는 마스크를 배치시킨다. 여기서 마스크는 기판(S)의 제1영역(A1)과 대응하는 영역에 개구가 마련된 쉐도우 마스크일 수 있다.
기판(S) 상측에 마스크가 배치되면, 챔버(100) 내부로 소스가스를 분사한다. 이를 위해, 제1소스가스 저장부(410)에 저장되어 있는 Al 함유 가스, 제2소스가스 저장부(410)에 저장되어 있는 Ga 함유 가스, 제3소스가스 저장부(410)에 저장되어 있는 In 함유 가스 각각을 혼합부(460)로 공급한다. 이에 혼합부(460) 내부에서 3종의 소스가스 즉 Al 함유 가스, Ga 함유 가스, In 함유 가스가 혼합된다.
혼합된 소스가스는 제1이송관(470a) 및 제1가스 공급관(500a)을 거쳐 분사부(300) 내 확산공간(350)으로 유입된다. 그리고 혼합된 소스가스는 확산공간(350) 내에서 확산된 후, 복수의 노즐(320) 즉, 복수의 제1경로(360a)를 통과하여 기판(S)을 향해 분사된다. 그리고 분사된 소스가스는 마스크의 개구를 통과한 후 기판(S) 상부면의 제1영역(A1) 상에 흡착된다.
소스가스의 분사가 중단 또는 종료되면, 제1도핑가스 저장부(450a)를 통해 제1도핑가스를 제공하여 챔버(100) 내부에 제1도핑가스를 분사한다. 이때 제1도핑가스는 Mg 함유 가스일 수 있고, 보다 구체적으로 Cp2Mg를 함유하는 가스를 사용할 수 있다. 제1도핑가스 저장부(450a)로부터 배출된 제1도핑가스는 제1연결관(480a), 제1이송관(470a) 및 제1가스 공급관(500a)을 거친 후, 제1경로(360a)를 통해 하측으로 분사될 수 있다. 분사된 제1도핑가스는 마스크의 개구를 통과한 후 기판(S) 상부면의 제1영역(A1) 상에 흡착될 수 있다.
제1도핑가스의 분사가 중단 또는 종료되면, 퍼지가스 저장부(430)를 통해 퍼지가스를 제공하여 챔버(100) 내부에 퍼지가스를 분사한다(1차 퍼지). 이때 퍼지가스 저장부(430)로부터 배출된 퍼지가스는 제2연결관(480b), 제2이송관(470b) 및 제2가스 공급관(500b)을 거친 후, 제2경로(360b)를 통해 하측으로 분사될 수 있다.
다음으로, 리액턴트 가스 저장부(420)로부터 리액턴트 가스 예컨대 P 함유 가스를 제공받아 챔버(100) 내부로 분사한다. 이때 리액턴트 가스는 퍼지가스와 동일한 경로를 통해 챔버(100) 내부로 분사될 수 있다. 즉, 리액턴트 가스는 제2연결관(480b), 제2이송관(470b) 및 제2가스 공급관(500b)을 거친 후, 제2경로(360b)를 통해 하측으로 분사될 수 있다. 분사된 리액턴트 가스는 마스크의 개구를 통과하여 기판(S)의 제1영역(A1)으로 향한다. 그리고 제1영역(A1)에 도달한 리액턴트 가스는 제1영역(A1) 상에 흡착되어 있는 소스가스와 반응하고, 이에 반응물 즉, AlGaInP가 생성될 수 있다. 그리고 이 반응물이 기판(S) 상에 퇴적 또는 증착되며, 이에 기판(S) 상에 AlGaInP로 이루어진 박막이 형성된다. 이때, 제1도핑가스에 의해 Mg이 도핑된 AlGaInP 박막 즉, p 타입의 AlGaInP 박막이 형성된다.
이렇게 챔버(100) 내부로 리액턴트 가스가 분사될 때, RF 전원부(600)를 동작시켜 제1플레이트(310)에 RF 전원을 인가할 수 있다. 제1플레이트(310)에 RF 전원이 인가되면, 분사부(300) 내 제2경로(360b) 및 제1플레이트(310)와 지지대(200) 사이의 공간에 플라즈마가 생성될 수 있다.
리액턴트 가스 분사가 중단되면, 퍼지가스 저장부(430)를 통해 퍼지가스를 제공하여 챔버(100) 내부에 퍼지가스를 분사한다(2차 퍼지). 이때 2차 퍼지에 의해 소스가스와 리액턴트 가스 간의 반응에 의한 부산물 등이 챔버(100) 외부로 배출될 수 있다.
2차 퍼지가 종료되면, 플라즈마 발생용 가스 저장부(440)로부터 가스 예컨대 수소가스를 제공하고, RF 전원을 동작시켜 제1플레이트(310)에 RF 전원을 인가한다. 이에, 챔버(100) 내부에 수소가스를 이용한 플라즈마 즉, 수소 플라즈마가 생성된다.
상술한 바와 같은 '소스가스 분사, 제1도핑가스 분사, 퍼지가스 분사(1차 퍼지), 리액턴트 가스 분사, 퍼지가스 분사(2차 퍼지), 플라즈마 발생' 순서로 실시되는 공정 사이클을 통해 기판(S)의 제1영역(A1) 상에 제1활성층(10a)이 형성된다. 이때, 제1활성층(10a)은 Mg이 도핑된 AlGaInP 박막 즉, p 타입의 AlGaInP 박막으로 이루어질 수 있다.
그리고, '소스가스 분사, 제1도핑가스 분사, 퍼지가스 분사(1차 퍼지), 리액턴트 가스 분사, 퍼지가스 분사(2차 퍼지), 플라즈마 발생' 순서로 실시되는 공정 사이클은 복수 번 반복하여 실시될 수 있다. 그리고, 제1활성층(10a)의 목표 두께에 따라 공정 사이클의 실시 회수를 결정할 수 있다.
이와 같이, 리액턴트 가스 분사 후에 또는 2차 퍼지 후에 챔버(100) 내부에 플라즈마를 발생시킴으로써, 600℃ 이하의 저온에서도 기판(S) 상에 제1활성층(10a)을 형성할 수 있다. 또한, 결정질 보다 구체적으로는 다결정질의 제1활성층(10a)을 형성할 수 있다.
목표 두께의 제1활성층(10a)이 형성되면, 다음으로 제2활성층(10b)을 형성한다. 이를 위해, 제1활성층(10a)이 형성된 기판(S) 상측에 상기 기판(S)의 제2영역(A2)을 노출시키고 제1영역(A1)을 차폐하는 마스크를 배치시킨다. 여기서 마스크는 기판(S)의 제2영역(A2)과 대응하는 영역에 개구가 마련된 쉐도우 마스크 일 수 있다.
기판(S) 상측에 마스크가 배치되면, 제1활성층(10a) 형성시와 동일한 방법으로 박막을 증착하여 제2활성층(10b)을 형성한다. 다만, 제1활성층(10a) 형성시와 다른 도핑가스를 사용하여 박막을 증착한다. 다른 말로 설명하면, Mg를 포함하는 제1도핑가스와 다른 원소를 포함하는 제2도핑가스를 이용하여 박막을 증착한다. 이때, '소스가스 분사, 제2도핑가스 분사, 퍼지가스 분사(1차 퍼지), 리액턴트 가스 분사, 퍼지가스 분사(2차 퍼지), 플라즈마 발생' 순서로 실시되는 공정 사이클은 복수 번 반복하여 제2활성층(10b)을 형성한다. 여기서, 소스가스, 퍼지가스, 리액턴트 가스는 제1활성층(10a) 형성시와 동일할 수 있다. 그리고 제2도핑가스는 제2도핑가스 저장부(450b)로부터 제공되며, Si을 함유하는 가스 예컨대 폴리실란들(H3Si-(SiH2)n-SiH3)를 함유하는 가스를 사용할 수 있다.
이와 같이 '소스가스 분사, 제2도핑가스 분사, 퍼지가스 분사(1차 퍼지), 리액턴트 가스 분사, 퍼지가스 분사(2차 퍼지), 플라즈마 발생' 순서로 실시되는 공정 사이클을 통해 기판(S)의 제2영역(A2) 상에 제2활성층(10b)이 형성된다. 이때, 제2활성층(10b)은 Si이 도핑된 AlGaInP 박막 즉, n 타입의 AlGaInP 박막으로 이루어질 수 있다.
또한, 제2도핑가스는 Si, In, Al, Zn 중 하나 또는 하나 이상의 가스를 혼합할 수 있다.
그리고, 제2도핑가스 분사 단계를 포함하는 상술한 공정 사이클은 복수 번 반복하여 실시될 수 있다. 이때 제2활성층(10b)의 목표 두께에 따라 공정 사이클의 실시 회수를 결정할 수 있다.
목표 두께의 제1 및 제2활성층(10a, 10b)이 형성되면, 제1 및 제2활성층(10a, 10b) 각각의 일부를 식각한다. 예컨대, 제1 및 제2활성층(10a, 10b) 각각의 폭 방향 중심영역의 외측 영역에서, 소정 두께의 제1 및 제2활성층(10a, 10b)을 식각한다. 이를 위해 예를 들어 제1 및 제2활성층(10a, 10b) 각각의 중심영역을 폐쇄하고, 상기 중심영역의 외측영역의 일부를 개방시키는 마스크를 마련하고, 상기 마스크를 제1 및 제2활성층(10a, 10b) 상측에 배치시킨다. 그리고 제1 및 제2활성층(10a, 10b)의 상측에서 식각용 가스를 분사하여 개방 영역으로 노출된 제1 및 제2활성층(10a, 10b)을 일부 식각한다. 이때 마스크의 개방 영역과 마주보는 제1 및 제2활성층(10a, 10b)이 목표 두께로 잔류할 수 있도록 식각을 실시한다. 이때, 식각가스는 SF6, Cl2, CF4 또는 O2 적어도 어느 하나 또는 두 가스의 조합 및 플라즈마를 인가하여 식각에 사용할 수 있다.
이러한 식각에 의해, 제1 및 제2활성층(10a, 10b) 각각에 상부면으로부터 그 반대쪽으로 함몰된 홈 또는 우물(well)이 마련될 수 있다. 즉, 제1활성층(10a)에 폭 방향으로 이격된 한 쌍의 제1홈이 마련되고, 제2활성층(10b)에 폭 방향으로 이격된 한 쌍의 제2홈이 마련될 수 있다. 이때, 제1활성층(10a)에 마련되는 한 쌍의 제1홈은 이후 형성되는 제1소스 전극(41a) 및 제1드레인 전극(42a)과 마주보는 위치에 마련되고, 제2활성층(10b)에 마련되는 한 쌍의 제2홈은 이후 형성되는 제2소스 전극(41b) 및 제2드레인 전극(42b)과 마주보는 위치에 마련될 수 있다. 따라서, 제1 및 제2활성층(10a, 10b) 각각은 기판(S)의 상부면에 형성된 제1층(11) 및 제1층(11)의 상부에서 홈의 외측에 형성된 제2층(12)을 포함하는 형태가 될 수 있다. 즉, 제1 및 제2활성층(10a, 10b)은 제2층(12)이 형성된 영역의 높이가 제1층(11)만 형성된 부분에 비해 높이가 높은 형상 즉, 단차가 있는 형태가 될 수 있다.
상술한 바와 같이 활성층(10a, 10b)의 일부를 식각하는 공정은 도 6에 도시된 증착장치와 별도의 장치에서 실시될 수 있다. 그리고 식각이 실시되는 장치는 증착장치와 인시츄로 연결된 장치일 수 있다.
식각이 종료되면, 제1활성층(10a)의 제1층(11) 상에 제1웰층(20a)을 형성하고, 제2활성층(10b)의 제1층(11) 상에 제2웰층(20b)을 형성한다. 다른 말로 설명하면, 식각에 의해 제1활성층(10a)에 마련된 한 쌍의 제1홈의 내부에 제1웰층(20a)을 형성하고, 식각에 의해 제2활성층(10b)에 마련된 한 쌍의 제2홈의 내부에 제2웰층(20b)을 형성한다. 제1 및 제2웰층(20a, 20b)은 예를 들어 원자층 증착 방법으로 형성할 수 있고, 활성층(10a, 10b) 형성시와 동일한 증착장치를 이용하여 형성할 수 있다.
이하, 제1 및 제2웰층(20a, 20b)을 형성하는 방법에 대해 설명하며, 도 6에 도시된 증착장치를 이용하여 형성하는 방법을 설명한다. 이때 n 타입의 AlGaInP 층으로 제1웰층(20a)을 형성하고, p 타입의 AlGaInP 층으로 제2웰층(20b)을 형성하는 경우를 예를 들어 설명한다.
먼저, 제1웰층(20a)을 형성하는 방법에 대해 설명한다. 제1활성층(10a)에 마련된 한 쌍의 제1홈과 마주보는 영역에 개구가 마련되고, 나머지가 폐쇄된 마스크를 기판(S) 상측에 배치시킨다.
다음으로, 챔버(100) 내부로 소스가스를 분사한다. 이를 위해, 제1소스가스 저장부(410)에 저장되어 있는 Al 함유 가스, 제2소스가스 저장부(410)에 저장되어 있는 Ga 함유 가스, 제3소스가스 저장부(410)에 저장되어 있는 In 함유 가스, 도핑가스 저장부(450)에 저장되어 있는 Si 함유 가스 각각을 혼합부(460)로 공급한다. 이에 혼합부(460) 내부에서 Al 함유 가스, Ga 함유 가스, In 함유 가스, Si 함유 가스가 혼합된다. 혼합된 가스들은 제1이송관(470a), 제1가스 공급관(500a), 분사부(300)의 제1경로(360a)를 통과하여 기판(S)을 향해 분사된다. 분사된 가스들은 마스크의 개구를 통과하여 제1활성층(10a)에 마련된 한 쌍의 제1홈에 도달한 후, 상기 제1홈에 흡착된다.
소스가스의 분사가 중단 또는 종료되면, 제2도핑가스 저장부(450b)를 통해 제2도핑가스를 제공하여 챔버(100) 내부에 제2도핑가스를 분사한다. 이때 제2도핑가스는 Si 함유 가스일 수 있고, 보다 구체적으로 폴리실란들(H3Si-(SiH2)n-SiH3)을 함유하는 가스를 사용할 수 있다. 제2도핑가스 저장부(450b)로부터 배출된 제2도핑가스는 제1연결관(480a), 제1이송관(470a) 및 제1가스 공급관(500a)을 거친 후, 제1경로(360a)를 통해 하측으로 분사될 수 있다. 분사된 제2도핑가스는 마스크의 개구를 통과한 후 제1활성층(10a)에 마련된 한 쌍의 제1홈에 도달할 수 있다.
이후, 퍼지가스 저장부(430)로부터 퍼지가스를 제공하여, 분사부(300)의 제2경로(360b)를 통해 챔버(100) 내부로 퍼지가스를 분사한다(1차 퍼지).
다음으로, 리액턴트 가스 저장부(420)로부터 리액턴트 가스 예컨대 P 함유 가스를 제공하여, 분사부(300)의 제2경로(360b)를 통해 챔버(100) 내부로 분사한다. 그리고 이때 제1플레이트(310)에 RF 전원을 인가하여 플라즈마를 발생시킬 수 있다.
리액턴트 가스가 분사되면, 제1홈에 흡착되어 있는 소스가스와 리액턴트 가스 간의 반응이 일어나, 반응물 즉, AlGaInP가 생성될 수 있다. 이때, 소스가스 분사 후에 제2도핑가스가 분사되었기 때문에, 반응물은 Si가 도핑된 AlGaInP 박막이 된다. 따라서, 제1활성층(10a)의 제1홈에 n 타입의 AlGaInP 박막으로 이루어진 제1웰층(20a)이 형성될 수 있다. 다른 말로 설명하면, 식각에 의해 제1활성층(10a)에 마련된 한 쌍의 우물(well) 영역에 n 타입의 AlGaInP 박막으로 이루어진 제1웰층(20a)이 형성될 수 있다. 또 다른 말로 설명하면, 제1활성층(10a)의 제1층(11) 상에 n 타입의 AlGaInP 박막으로 이루어진 제1웰층(20a)이 형성될 수 있다.
또한, 제2도핑가스는 Si, In, Al, Zn 중 하나 또는 하나 이상의 가스를 혼합할 수 있다.
리액턴트 가스 분사가 종료되면, 퍼지가스 저장부(430)로부터 퍼지가스를 제공하여 챔버(100) 내부로 퍼지가스를 분사한다(2차 퍼지).
2차 퍼지가 종료되면, 챔버(100) 내부에 플라즈마를 발생시키는 단계가 추가될 수 있다. 즉, 플라즈마 발생용 가스 저장부(440)로부터 가스 예컨대 수소가스를 제공하여 챔버(100) 내부로 수소가스를 분사하고, 제1플레이트(310)에 RF 전원을 인가한다. 이에, 챔버(100) 내부에 수소가스를 이용한 플라즈마 즉, 수소 플라즈마가 생성된다.
이후, '소스가스 분사, 제2도핑가스 분사, 퍼지가스 분사(1차 퍼지), 리액턴트 가스 분사, 퍼지가스 분사(2차 퍼지), 플라즈마 발생' 순서로 실시되는 공정 사이클을 복수 번 실시하여, 목표로 하는 두께의 제1웰층(20a)을 형성한다.
목표 두께의 제1웰층(20a)이 형성되면, 다음으로 제2웰층(20b)을 형성한다. 이를 위해, 제2활성층(10b)에 마련된 한 쌍의 제2홈과 마주보는 영역에 개구가 마련되고, 나머지가 폐쇄된 마스크를 기판(S) 상측에 배치시킨다.
기판(S) 상측에 마스크가 배치되면, 제1웰층(20a) 형성시와 동일한 방법으로 제2홈에 박막을 증착하여 제2웰층(20b)을 형성한다. 다만, 제1웰층(20a) 형성시와 다른 도핑가스를 사용하여 박막을 증착한다. 즉, Si을 포함하는 제2도핑가스와 다른 원소를 포함하는 제1도핑가스를 이용하여 박막을 증착한다. 이때, '소스가스 분사, 제1도핑가스 분사, 퍼지가스 분사(1차 퍼지), 리액턴트 가스 분사, 퍼지가스 분사(2차 퍼지), 플라즈마 발생' 순서로 실시되는 공정 사이클은 복수 번 반복하여 제2웰층(20b)을 형성한다.
여기서 소스가스, 퍼지가스, 리액턴트 가스는 제1웰층(20a) 형성시와 동일할 수 있다. 그리고 제1도핑가스는 제1도핑가스 저장부(450a)로부터 제공되며, Mg을 함유하는 가스 예컨대 Cp2Mg을 함유하는 가스를 사용할 수 있다.
이러한 '소스가스 분사, 제1도핑가스 분사, 퍼지가스 분사(1차 퍼지), 리액턴트 가스 분사, 퍼지가스 분사(2차 퍼지), 플라즈마 발생' 순서로 실시되는 공정 사이클을 통해 제2활성층(10b)에 마련된 한 쌍의 제2홈에 제2웰층(20b)이 형성된다. 이때, 제2웰층(20b)은 Mg이 도핑된 AlGaInP 박막 즉, p 타입의 AlGaInP 박막으로 이루어질 수 있다.
그리고, 제1도핑가스 분사 단계를 포함하는 상술한 공정 사이클은 복수 번 반복하여 실시될 수 있고, 제2웰층(20b)의 목표 두께에 따라 공정 사이클의 실시 회수를 결정할 수 있다.
상기에서는 제1 및 제2웰층(20a, 20b)을 형성하는데 있어서 2차 퍼지 후에 플라즈마를 발생시키는 것으로 설명하였다. 하지만 이에 한정되지 않고 2차 퍼지 후에 플라즈마를 발생시키는 단계가 생략될 수 있다.
목표 두께의 제1 및 제2웰층(20a, 20b)이 형성되면, 제1 및 제2활성층(10a, 10b)과 제1 및 제2웰층(20b) 상부에 위치하도록 게이트 절연층(30a, 30b)을 형성한다. 즉, 제1활성층(10a) 및 제1웰층(20a) 상부에 제1게이트 절연층(30a)을 형성하고, 제2활성층(10b) 및 제2웰층(20b) 상부에 제2게이트 절연층(30b)을 형성한다. 이때, 제1게이트 절연층(30a)은 하부면의 가장자리가 한 쌍의 제1웰층(20a)의 상부에 위치하고, 나머지가 한 쌍의 제1웰층(20a) 사이의 제1활성층(10a) 상부에 위치하도록 형성한다. 또한, 제2게이트 절연층(30b)은 하부면의 가장자리가 한 쌍의 제2웰층(20b)의 상부에 위치하고, 나머지가 한 쌍의 제2웰층(20b) 사이의 제2활성층(10b) 상부에 위치하도록 형성한다. 이때 제1 및 제2게이트 절연층(30a, 30b)은 예컨대 Al2O3로 형성될 수 있으며, 화학기상증착 방법, 유기 금속 화학기상증착 방법 및 원자층 증착 방법 중 어느 하나의 방법으로 형성할 수 있다.
다음으로, 제1 및 제2소스 전극(41a, 41b)과 제1 및 제2드레인 전극(42a, 42b)을 형성한다. 즉, 한 쌍의 제1웰층(20a) 중 어느 하나의 상부에 제1소스 전극(41a), 나머지 하나의 제1웰층(20a) 상부에 제1드레인 전극(42a)을 형성한다. 또한, 한 쌍의 제2웰층(20b) 중 어느 하나의 상부에 제2소스 전극(41b), 나머지 하나의 제2웰층(20b) 상부에 제2드레인 전극(42b)을 형성한다.
그리고, 제1 및 제2게이트 절연층(30a, 30b) 각각의 상부에 게이트 전극(50a, 50b)을 형성한다. 이때 게이트 전극(50a, 50b)은 소스 및 드레인 전극(41a, 41b, 42a, 42b)과 동일한 재료 및 동일한 방법으로 마련될 수 있다. 예를 들어, 게이트 전극(50a, 50b)은 Ti 및 Au 중 적어도 하나의 재료로 형성될 수 있고, 스퍼터링 증착 방법으로 형성될 수 있다.
이와 같이 실시예에 따른 전력 반도체 소자의 제조방법에 의하면, 저온에서 활성층(10: 10a, 10b)을 형성할 수 있다. 따라서 기판(S) 또는 그 상부에 형성된 박막이 고온의 열에 의해 손상되는 것을 방지할 수 있다. 또한, 활성층(10) 형성을 위해 기판(S)을 승온시키는 전력 또는 시간을 절약할 수 있고, 전체 공정 시간을 단축시킬 수 있다.
또한, 활성층(10)을 결정화시켜 형성할 수 있다. 즉, 저온에서 활성층(10)을 형성하면서도, 결정화된 활성층을 형성할 수 있다.
S: 기판 A1: 제1영역
A2: 제2영역 10a: 제1활성층
10b: 제12활성층 20a: 제1웰층
20b: 제2웰층 30a: 제1게이트 절연층
30b: 제2게이트 절연층 41a: 제1소스 전극
41b: 제2소스 전극 42a: 제1드레인 전극
42b: 제2드레인 전극 50a: 제1게이트 전극
50b: 제2게이트 전극

Claims (14)

  1. SiC 기판 상에 서로 다른 불순물이 도핑된 제1활성층과 제2활성층을 형성하는 활성층 형성 단계를 포함하는 전력 반도체의 제조방법으로서,
    상기 활성층 형성 단계는,
    제1영역과 제2영역을 포함하는 SiC 기판을 준비하는 단계;
    상기 SiC 기판의 제1영역으로 제1도핑가스와 혼합된 소스가스, 퍼지가스, 리액턴트 가스, 퍼지가스를 순차적으로 분사하여 제1활성층을 형성하는 단계; 및
    상기 SiC 기판의 제2영역으로 제2도핑가스와 혼합된 소스가스, 퍼지가스, 리액턴트 가스, 퍼지가스를 순차적으로 분사하여 제2활성층을 형성하는 단계;를 포함하고,
    상기 제2도핑가스는 제1도핑가스와 상이한 원소를 포함하는 전력 반도체 소자의 제조방법.
  2. SiC 기판 상에 서로 다른 불순물이 도핑된 제1활성층과 제2활성층을 형성하는 활성층 형성 단계를 포함하는 전력 반도체의 제조방법으로서,
    상기 활성층 형성 단계는,
    제1영역과 제2영역을 포함하는 SiC 기판을 준비하는 단계;
    상기 SiC 기판의 제1영역으로 소스가스, 제1도핑가스, 퍼지가스, 리액턴트 가스, 퍼지가스를 순차적으로 분사하여 제1활성층을 형성하는 단계; 및
    상기 SiC 기판의 제2영역으로 소스가스, 제2도핑가스, 퍼지가스, 리액턴트 가스, 퍼지가스를 순차적으로 분사하여 제2활성층을 형성하는 단계;를 포함하고,
    상기 제2도핑가스는 제1도핑가스와 상이한 원소를 포함하는 전력 반도체 소자의 제조방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 소스가스는 Ga, In, Zn 및 Si 중 어느 하나 또는 둘 이상을 포함하는 전력 반도체 소자의 제조방법.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 리액턴트 가스는 As, P, O 및 C 중 어느 하나 또는 둘 이상을 포함하는 전력 반도체 소자의 제조방법.
  5. 청구항 1에 있어서,
    상기 제1 및 제2활성층을 형성하는 단계는,
    상기 소스가스 분사, 퍼지가스 분사, 리액턴트 가스 분사, 퍼지가스 분사 순서로 실시되는 하나의 공정 사이클을 반복 실시하는 단계를 포함하는 전력 반도체 소자의 제조방법.
  6. 청구항 2에 있어서,
    상기 제1활성층을 형성하는 단계는,
    상기 소스가스 분사, 제1도핑가스 분사, 퍼지가스 분사, 리액턴트 가스 분사, 퍼지가스 분사 순서로 실시되는 하나의 공정 사이클을 반복 실시하는 단계를 포함하고,
    상기 제2활성층을 형성하는 단계는,
    상기 소스가스 분사, 제2도핑가스 분사, 퍼지가스 분사, 리액턴트 가스 분사, 퍼지가스 분사 순서로 실시되는 하나의 공정 사이클을 반복 실시하는 단계를 포함하는 전력 반도체 소자의 제조방법.
  7. 청구항 5 또는 청구항 6에 있어서,
    상기 제1 및 제2활성층을 형성하는 단계는,
    상기 리액턴트 가스를 분사하는 단계 이후에 플라즈마를 발생시키는 단계 및 상기 소스가스 분사 단계와 리액턴트 가스 분사 단계 사이에 플라즈마를 발생시키는 단계 중 적어도 하나를 포함하는 전력 반도체 소자의 제조방법.
  8. 청구항 7에 있어서,
    상기 플라즈마를 발생시키는 단계는, 수소가스를 분사하는 단계를 포함하는 전력 반도체 소자의 제조방법.
  9. 청구항 1 또는 청구항 2에 있어서,
    상기 제1 및 제2활성층을 형성하는 단계 전에, 상기 SiC 기판 상에 결정질의 버퍼층을 형성하는 단계를 포함하는 전력 반도체 소자의 제조방법.
  10. 청구항 9에 있어서,
    상기 버퍼층은 AlN으로 형성된 전력 반도체 소자의 제조방법.
  11. 청구항 1 또는 청구항 2에 있어서,
    상기 제1 및 제2도핑가스 중 어느 하나의 도핑가스는 Mg를 포함하고,
    다른 하나의 도핑가스는 Si, In, Al, Zn 중 적어도 어느 하나를 포함하는 전력 반도체 소자의 제조방법.
  12. 제1영역과 제2영역을 포함하고, 상기 제1영역에 제1도전형의 제1활성층이 형성된 SiC 기판을 준비하는 단계; 및
    상기 제2영역에 소스가스, 퍼지가스, 리액턴트가스, 퍼지가스를 순차적으로 분사하여, 제2도전형의 제2활성층을 형성하는 단계; 를 포함하고,
    상기 제1도전형과 제2도전형은 서로 상이하고, n 타입 및 p 타입 중 어느 하나인 전력 반도체 소자의 제조 방법.
  13. 청구항 12에 있어서,
    상기 제1활성층은 소스가스, 퍼지가스, 리액턴트가스, 퍼지가스를 순차적으로 분사하여 형성하며,
    상기 제1 및 제2활성층을 형성하는 단계에서 분사되는 상기 소스가스는 Ga, In, Zn 및 Si 중 어느 하나 또는 둘 이상을 포함하는 전력 반도체 소자의 제조 방법.
  14. 청구항 12에 있어서,
    상기 제1 및 제2활성층을 형성하는 단계에서 분사되는 상기 리액턴트 가스는 As, P, O 및 C 중 어느 하나 또는 둘 이상을 포함하는 전력 반도체 소자의 제조 방법.
KR1020220070241A 2021-06-11 2022-06-09 전력 반도체 소자의 제조방법 KR20220167236A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2023575648A JP2024521394A (ja) 2021-06-11 2022-06-10 パワー半導体素子の製造方法
TW111121727A TW202301439A (zh) 2021-06-11 2022-06-10 用於製造功率半導體元件的方法
CN202280040524.6A CN117461124A (zh) 2021-06-11 2022-06-10 用于制造功率半导体元件的方法
PCT/KR2022/008227 WO2022260478A1 (ko) 2021-06-11 2022-06-10 전력 반도체 소자의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210076037 2021-06-11
KR20210076037 2021-06-11

Publications (1)

Publication Number Publication Date
KR20220167236A true KR20220167236A (ko) 2022-12-20

Family

ID=84539154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220070241A KR20220167236A (ko) 2021-06-11 2022-06-09 전력 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20220167236A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2571583B2 (ja) 1987-10-30 1997-01-16 シャープ株式会社 ▲ｉｉｉ▼−▲ｖ▼族化合物半導体電界効果トランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2571583B2 (ja) 1987-10-30 1997-01-16 シャープ株式会社 ▲ｉｉｉ▼−▲ｖ▼族化合物半導体電界効果トランジスタ

Similar Documents

Publication Publication Date Title
US10867786B2 (en) Substrate processing method
JP4590071B2 (ja) 基板表面上に誘電体層を形成するための方法及び装置
US8967082B2 (en) Plasma processing apparatus and gas supply device for plasma processing apparatus
CN101523573B (zh) 等离子体成膜装置和等离子体成膜方法
US12029102B2 (en) Vapor jet printing
US8336488B2 (en) Multi-station plasma reactor with multiple plasma regions
TW201936970A (zh) 用於氮化矽薄膜的處理
KR20160017610A (ko) 2차 퍼지 가능한 ａｌｄ 시스템에서 샤워헤드 후면 기생 플라즈마 억제를 위한 방법들 및 장치들
KR20110010631A (ko) 유동성 유전 장치 및 프로세스
JP2005514782A (ja) 単一ウェハ低圧ｃｖｄを使用したシリコン酸化物及びオキシナイトライド堆積方法
WO2012087002A2 (ko) 화학 기상 증착 장치 및 이를 사용한 발광소자 제조방법
KR20130043399A (ko) 화학 기상 증착 장치
TW201428130A (zh) 有機金屬化學氣相沈積之設備及方法
US20120171815A1 (en) Cvd apparatus and method of forming semiconductor superlattice structure using the same
US20230220547A1 (en) Apparatus and Method of Manufacturing Oxide Film and Display Apparatus Including the Oxide Film
KR101771228B1 (ko) 원료 물질 공급 장치 및 이를 구비하는 기판 처리 장치
US9966258B2 (en) Method of growing gallium nitride-based crystal and heat treatment apparatus
US20230005740A1 (en) Modulation of oxidation profile for substrate processing
KR20220167236A (ko) 전력 반도체 소자의 제조방법
US20240266169A1 (en) Power semiconductor device manufacturing method
KR20220167235A (ko) 전력 반도체 소자의 제조방법
TW202301439A (zh) 用於製造功率半導體元件的方法
CN117461124A (zh) 用于制造功率半导体元件的方法
KR101232904B1 (ko) 화학기상 증착장치 및 화학기상 증착장치의 세정방법
CN117425964A (zh) 功率半导体元件的制造方法

Legal Events

Date Code Title Description
A201 Request for examination