KR20220161336A

KR20220161336A - 버스트-기반 사이드링크 송신을 위한 방법들 및 장치

Info

Publication number: KR20220161336A
Application number: KR1020227034029A
Authority: KR
Inventors: 하이펑 레이; 샤오둥 위; 전녠 쑨; 하이밍 왕
Original assignee: 레노보(베이징)리미티드
Priority date: 2020-03-31
Filing date: 2020-03-31
Publication date: 2022-12-06
Also published as: EP4128920A1; WO2021195960A1; CN115362727A; EP4128920A4; US20230146718A1

Abstract

본 개시내용의 실시예들은 버스트-기반 사이드링크 송신을 위한 방법들 및 장치들에 관한 것이다. 본 개시내용의 일 실시예에 따르면, 무선 통신을 위한 방법은 제1 슬롯 내 제1 후보 시작 심볼로부터 시작하는 캐리어를 통한 사이드링크 송신을 위한 제1 유형-1 채널 액세스 프로시저를 수행하는 단계 - 제1 후보 시작 심볼은 사이드링크 송신을 위한 후보 시작 심볼들의 세트에 있음 -; 제1 유형-1 채널 액세스 프로시저가 성공적인 것에 응답하여 채널 점유 시간(COT)을 결정하는 단계; 및 COT 내에서, 제1 슬롯 내 제1 후보 시작 심볼로부터 캐리어를 통한 사이드링크 송신을 수행하는 단계 - 사이드링크 송신은 임의의 간극 없이 시간 도메인에서 인접함 - 를 포함한다.

Description

버스트-기반 사이드링크 송신을 위한 방법들 및 장치

본 개시내용의 실시예들은 무선 통신 기술에 관한 것으로, 보다 구체적으로는, 비허가 스펙트럼 상에서의 사이드링크 송신을 위한 방법들 및 장치들에 관한 것이다.

무선 통신 시스템에서, 사용자 장비(UE), 예를 들어, 모바일 디바이스는 운영자의 네트워크, 예를 들어 셀룰러 또는 Wi-Fi 네트워크 기반구조에 의해 지원되는 데이터 경로를 통해서 다른 UE와 통신할 수 있다. 운영자의 네트워크에 의해 지원되는 데이터 경로는 기지국(BS) 및 다수의 게이트웨이들을 포함할 수 있다.

UE들 둘이 서로 상대적으로 가까운 경우에, 무선 링크 또는 사이드링크가 BS에 대한 직접 링크를 통하지 않고 디바이스-대-디바이스(D2D) 통신을 제공하기 위해 두 UE들 사이에 확립될 수 있다. 용어 "사이드링크"는 위에서 설명한 바와 같이 셀룰러 기반구조(업링크 및 다운링크)를 통해서 통신하는 것과는 대조적으로, 디바이스들, 예컨대 UE들 간에 통신하기 위해 확립된 직접 무선 링크를 지칭할 수 있다. 이 경우, "사이드링크"는 또한 D2D 통신 링크로서 지칭된다. D2D 통신 링크는 다양한 표준들에 따른 임의의 적합한 원격 통신 네트워크에서 이용될 수 있으며, 원격 통신 네트워크는 이러한 D2D 통신 동안 UE들에 의해 사용될 리소스 풀을 구성할 수 있다.

D2D 통신은 롱텀 에볼류션(LTE) 사이드링크 표준의 차량-대-사물(V2X) 통신으로 진화하였다. V2X 통신 기술은 차량들을 메시지 소스들 또는 목적지들로서 수반하는 통신을 포함한다. NR(new radio) 통신 시스템에서, 송신(Tx) UE는 사이드링크 송신을 유니캐스트 모드에서는 특정의 수신(Rx) UE로, 그룹캐스트 모드에서는 Rx UE들의 그룹으로, 또는 브로드캐스트 모드에서는 범위 내 Rx UE들로 전송할 수 있다.

UE는 허가 스펙트럼 및 비허가 스펙트럼 둘 모두에서 동작할 수 있다. 비허가 스펙트럼 상에서의 송신의 경우, 다른 무선 시스템들과의 공정한 공존을 달성하기 위해, UE는 비허가 스펙트럼 상에서의 송신 전에, "LBT(listen before talk)" 프로시저로 또한 명명되는 채널 액세스 프로시저를 수행하는 것을 필요로 한다. LBT 프로시저에서, UE는 특정의 채널 상에서 에너지 검출을 수행한다. 검출된 에너지가 미리 정의된 임계치 미만이면, 채널은 비어 있고 송신 가능한 것으로 간주되며, 이후 LBT 프로시저가 성공한다. 단지 LBT 프로시저가 성공적인 경우에만, UE는 채널 상에서 송신을 시작하고 최대 채널 점유 시간(MCOT)까지 채널을 점유할 수 있으며; 그렇지 않으면, UE는 성공적인 LBT 프로시저까지 송신을 시작할 수 없으며 다른 LBT 프로시저를 계속 수행할 수 없다. 사이드링크 송신은 또한 비허가 스펙트럼 상에서 수행될 수 있다.

본 개시내용의 일 실시예에 따르면, 무선 통신을 위한 방법은 다음을 포함할 수 있다: 제1 슬롯 내 제1 후보 시작 심볼로부터 시작하는 캐리어를 통한 사이드링크 송신을 위한 제1 유형-1 채널 액세스 프로시저를 수행하는 단계 - 제1 후보 시작 심볼은 사이드링크 송신을 위한 후보 시작 심볼들의 세트에 있음 -; 제1 유형-1 채널 액세스 프로시저가 성공적인 것에 응답하여 채널 점유 시간(COT)을 결정하는 단계; 및 COT 내에서, 제1 슬롯 내 제1 후보 시작 심볼로부터 캐리어를 통한 사이드링크 송신을 수행하는 단계 - 사이드링크 송신은 임의의 간극 없이 시간 도메인에 인접함 -.

본 개시내용의 다른 실시예에 따르면, 무선 통신을 위한 방법은 다음을 포함할 수 있다: 제1 슬롯의 제1 후보 시작 심볼로부터, 캐리어를 통한 사이드링크 송신을 검출하는 단계 - 제1 후보 시작 심볼은 사이드링크 송신을 위한 후보 시작 심볼들의 세트에 있음 -; 및 캐리어를 통한 제1 후보 시작 심볼로부터의 사이드링크 송신이 검출되는 것에 응답하여, 제1 슬롯 내 제1 후보 시작 심볼로부터 사이드링크 송신을 수신하는 단계 - 사이드링크 송신은 임의의 간극 없이 시간 도메인에 인접함 -.

본 개시내용의 또 다른 실시예에 따르면, 본 장치는 다음을 포함할 수 있다: 컴퓨터 실행가능한 명령어들을 저장한 비일시적 컴퓨터-판독가능 매체; 수신 회로부; 송신 회로부; 및 비일시적 컴퓨터-판독가능 매체, 수신 회로부 및 송신 회로부에 커플링된 프로세서. 컴퓨터 실행가능한 명령어들은 프로세서로 하여금, 본 개시내용의 임의의 실시예에 따른 방법을 구현하게 할 수 있다.

하나 이상의 예들의 세부 사항들이 첨부 도면 및 아래의 상세한 설명에서 개시된다. 다른 특성들, 목적들, 및 이점들은 설명 및 도면들로부터, 그리고 청구항들로부터 명백히 알 수 있을 것이다.

본 개시내용의 이점들 및 특징들이 획득될 수 있는 방법을 설명하기 위해서, 첨부된 도면들에 예시된 이의 특정의 실시예들을 참조하여 본 개시내용의 설명을 제공한다. 이들 도면들은 단지 본 개시내용의 예시적인 실시예들만을 도시하며, 따라서 본 개시내용의 범위를 제한하려는 것이 아니다.
도 1은 본 출원의 일부 실시예들에 따른 무선 통신 시스템의 개략도를 예시한다.
도 2a 내지 2d는 본 개시내용의 일부 실시예들에 따른, 사이드링크 송신을 위한 슬롯 내 후보 시작 위치들의 일부 예시적인 세트들을 예시한다.
도 3은 본 개시내용의 일 실시예에 따른, 사이드링크 송신을 위한 방법의 플로우 차트를 예시한다.
도 4a 내지 도 4f는 본 개시내용의 일부 실시예들에 따른, 사이드링크 송신을 위한 슬롯 내 후보 종료 위치들의 일부 예시적인 세트들을 예시한다.
도 5는 본 개시내용의 일 실시예에 따른, 사이드링크 송신을 위한 방법의 플로우 차트를 예시한다.
도 6은 본 개시내용의 일 실시예에 따른 장치의 예시적인 블록도를 예시한다.
도 7은 본 개시내용의 다른 실시예에 따른 장치의 예시적인 블록도를 예시한다.

첨부된 도면들의 상세한 설명은 본 개시내용의 현재 바람직한 실시예들의 설명으로 의도된 것이며, 본 개시내용이 실시될 수 있는 유일한 형태를 나타내려는 것이 아니다. 동일 또는 등가 기능들이 본 개시내용의 사상 및 범위 내에 포함되도록 의도된 상이한 실시예들에 의해 달성될 수 있는 것으로 이해되어야 한다.

이하, 본 개시내용의 일부 실시예들을 자세히 참조하며, 이의 예들이 첨부 도면들에 예시된다. 이해를 용이하게 하기 위해, 실시예들은 3GPP(3rd Generation Partnership Project) 5G, 3GPP LTE 릴리즈 8 및 기타 등등과 같은, 특정의 네트워크 아키텍처 및 새로운 서비스 시나리오들 하에서 제공된다. 통상의 기술자들은 네트워크 아키텍처 및 새로운 서비스 시나리오들의 발달에 따라, 본 개시내용의 실시예들이 또한 유사한 기술적인 문제들에도 적용 가능하다는 것을 잘 알고 있다.

도 1은 본 출원의 일부 실시예들에 따른 무선 통신 시스템(100)의 개략도를 예시한다.

도 1에 나타낸 바와 같이, 무선 통신 시스템(100)은 기지국(예컨대, BS(120)) 및 일부 UE들(110)(예컨대, UE(110a), UE(110b), 및 UE(110c))을 포함할 수 있다. 특정의 개수의 UE들(110) 및 하나의 BS(120)가 도 1에 도시되지만, 무선 통신 시스템(100)은 또한 BS들의 커버리지 내외에, 더 많은 BS들 및 더 많거나 또는 더 적은 UE들을 포함할 수 있는 것으로 고려된다.

UE들 및 기지국은 예를 들어, 3G, LTE(long-term evolution), LTE-어드밴스트(LTE-A), NR(new radio), 또는 다른 적합한 프로토콜(들)에 기반한 통신을 지원할 수 있다. 예를 들어, BS(120)는 eNB 또는 gNB를 포함할 수 있다. UE(110a), UE(110b), 또는 UE(110c)는 예를 들어, 컴퓨팅 디바이스, 착용형 디바이스, 모바일 디바이스, 사물 인터넷(IoT) 디바이스, 차량, 등을 포함할 수 있지만 이에 제한되지 않는다. 통상의 기술자들은, 기술이 발달 및 진보함에 따라, 본 개시내용에서 설명되는 용어들은 변경될 수 있지만, 본 개시내용의 원리들 및 사상에 영향을 미치거나 또는 제한하지 않아야 하는 것으로 이해하여야 한다.

BS(120)는 하나 이상의 셀들을 정의할 수 있으며, 각각의 셀은 커버리지 영역(130)을 가질 수 있다. 예시적인 무선 통신 시스템(100)에서, 일부 UE들(예컨대, UE(110a) 및 UE(110b))은 도 1에 나타낸 특정의 기지국(120)이 아닐 수 있고 무선 통신 시스템 내 기지국들(120) 중 어느 하나일 수 있는 BS(120)의 커버리지 내에 있으며, 일부 UE들(예컨대, UE 110c)은 BS(120)의 커버리지의 외부에 있다. 예를 들어, 무선 통신 시스템이 2개의 기지국들(120)을 포함하는 경우, UE(110a)가 2개의 기지국들(120) 중 어느 하나의 커버리지 내에 있다는 것은 UE(110a)가 무선 통신 시스템에서 기지국(120)의 커버리지 내부에(즉, 커버리지 내(in-coverage))에 있다는 것을 의미하고; UE(110a)가 기지국들(120) 둘 모두의 커버리지 외부에 있다는 것은 UE(110a)가 무선 통신 시스템의 기지국(120)의 커버리지의 외부에(즉, 커버리지 외부에) 있다는 것을 의미한다.

여전히 도 1을 참조하면, UE(110a) 및 UE(110b)는 예를 들어, Uu 링크(도 1에 점선 화살표로 표시됨)를 통해서 BS(120)와 통신할 수 있다. UE(110a), UE(110b), 및 UE(110c)는 사이드링크(도 1에 실선 화살표로 표시됨)를 통해서 서로 통신할 수 있으며, UE 그룹을 형성할 수 있다. 사이드링크 통신 동안, 송신 UE(이하 "Tx UE"로 지칭됨)는 시그널링, 데이터, 또는 둘 모두를 수신 UE(이하 "Rx UE"로 지칭됨)로 송신할 수 있다. 예를 들어, 도 1을 참조하면, Tx UE(예컨대, UE 110a)는 데이터를 Rx UE(예컨대, UE(110b) 또는 UE(110c))로 송신할 수 있다.

BS들(예컨대, 도 1에서 BS(120)) 및 UE들(예컨대, 도 1에서 UE(110a), UE(110b), 및 UE(110c))은 허가 스펙트럼 및 비허가 스펙트럼 둘 모두에서 동작할 수 있다. 예를 들어, 비허가 스펙트럼은 약 6GHz 또는 60GHz의 캐리어 주파수일 수 있다. NR-U(NR system access on unlicensed spectrum) 동작 대역폭은 20MHz의 정수 배수일 수 있다. NR 시스템들(예컨대, NR-U 시스템들)과 다른 무선 시스템들 간의 공정한 공존을 달성하기 위해, LBT(listen-before-talk) 테스트로 또한 알려진 채널 액세스 프로시저가 비허가 스펙트럼 상에서 통신하기 전에, 20MHz의 단위로, 수행될 수 있다. 20MHz보다 더 큰 대역폭, 예컨대, 40MHz, 60MHz, 80MHz, 또는 100MHz의 경우, 캐리어 대역폭은 20MHz의 대역폭을 각각 가지며 인덱싱될 수 있는 서브밴드들로 파티셔닝될 수 있다.

비허가 스펙트럼이 UE들 사이의(예컨대, Tx UE와 Rx UE 사이의) 사이드링크 송신에 이용될 때, Tx UE는 임의의 사이드링크 송신을 수행하기 전에 LBT 프로시저를 수행하는 것을 필요로 한다. LBT 프로시저는 각각의 감지 슬롯에서의 에너지 검출에 기초하여 수행된다. 구체적으로, 하나의 감지 슬롯에서 하나의 채널 상의 검출된 에너지가 에너지 검출 임계치 미만이면, 채널은 해당 감지 슬롯에서 비어 있거나 또는 전혀 없거나, 또는 이용가능한 것으로 간주되며; 그렇지 않으면, 채널은 해당 감지 슬롯에서 점유되어 있거나 또는 이용불가능한 것으로 간주된다. "LBT 카테고리 4 또는 LBT Cat.4 프로시저"로 또한 명명된, 유형-1 채널 액세스 프로시저의 경우, 일반적으로, 에너지 검출이 여러 감지 슬롯들에서 수백개의 감지 슬롯들의 범위에서 수행되어야 한다. 무작위 백오프 카운터는 LBT Cat.4 프로시저의 시작부에서 경합 윈도우에서 선택된다. 무작위 백오프 카운터는 채널이 하나의 감지 슬롯에서 비어 있다고 Tx UE가 검출할 때마다 1만큼 감분될 것이다. 무작위 백오프 카운터가 제로까지 카운트 다운될 때, 채널은 이용가능한 것으로 간주될 수 있으며, LBT Cat.4 프로시저가 성공적이다. 이후, Tx UE는 MCOT보다 더 크지 않은 COT를 결정하고 COT 내 채널 상에서 사이드링크 송신을 시작할 수 있다. LBT Cat.4 프로시저에서, 경합 윈도우는 Rx UE로부터의 하이브리드 자동 반복 요청(HARQ)-수신응답(ACK) 피드백에 기초하여 연속적으로 업데이트된다. 좀더 상세한 유형-1 채널 액세스 프로시저가 3GPP 표준 문서 TS37.213에 규정되어 있다. 그 결과, LBT Cat.4 프로시저가 성공적일 시점은 예측할 수 없으므로, 사이드링크 송신이 시작될 수 있는 시점도 또한 예측할 수 없다.

간결성을 위해, 사이드링크 송신은 전형적으로 14개의 심볼들, 예컨대, 심볼 0 내지 심볼 13을 포함하는 슬롯의 제1 심볼로부터 항상 시작하도록 제한될 수 있다. 그러나, 이러한 제한은 Tx UE가 정확히 슬롯의 심볼 0으로부터 채널을 잡지 않는 한 필연적으로 리소스 낭비를 초래할 것이다. 예를 들어, Tx UE가 슬롯의 심볼 1로부터 채널을 잡고 (즉, COT는 슬롯의 심볼 1에서 시작하고) 다음 슬롯의 심볼 0에서 송신을 대기하면, 총 13개의 심볼들(즉, 슬롯의 심볼 1 내지 심볼 13)이 낭비될 것이다. 따라서, 사이드링크 송신을 위해 다수의 시작 위치들 또는 심볼들을 가능하게 하는 것이 유익할 것이다.

한편, MCOT는 상이한 지속기간들(예컨대, 일본의 경우 4ms의 지속기간, 및 유럽 국가들의 경우 6ms, 8ms 또는 10ms의 지속기간)을 가질 수 있다. 따라서, Tx UE가 심볼 0으로부터 채널을 잡지 못하면, COT의 최종 슬롯의 심볼 13에서 송신을 종료하지 못할 수 있다. 단지 슬롯의 최종 심볼, 예컨대, 심볼 13만이 사이드링크 송신의 최종 심볼일 수 있는 경우, 또한 최종 슬롯 전체가 MCOT의 제한으로 인해 점유될 수 없으면 최종 슬롯의 리소스 낭비를 초래할 것이다. 따라서, 사이드링크 송신을 위해 다수의 종료 위치들 또는 심볼들을 가능하게 하면 또한 리소스 낭비를 감소시키거나 또는 회피할 수 있다.

도 2a 내지 도 2d는 본 개시내용의 일부 실시예들에 따른, 사이드링크 송신을 위한 슬롯 내 후보 시작 위치들의 일부 예시적인 세트들을 예시한다. 도 2a 내지 도 2d에서, 슬롯의 어두운 위치들은 사이드링크 송신을 위한 후보 시작 위치들을 나타낸다. 도 2a에 나타낸 바와 같은 제1 실시예에서, 후보 시작 위치들의 세트는 심볼들 0, 2, 4, 6, 8, 10 및 12를 포함한다. 도 2b에 나타낸 바와 같은 제2 실시예에서, 후보 시작 위치들의 세트는 심볼들 0, 3, 6 및 9를 포함한다. 도 2c에 나타낸 바와 같은 제3 실시예에서, 후보 시작 위치들의 세트는 심볼들 0, 4 및 8을 포함한다. 도 2d에 나타낸 바와 같은 제4 실시예에서, 후보 시작 위치들의 세트는 심볼들 0 및 7을 포함한다. 후보 시작 위치들의 다른 조합들을 표시하는 다른 세트들이 또한 적용가능한 것으로 이해되어야 한다. 가장 작은 후보 시작 위치들의 세트는 슬롯의 오직 하나의 심볼, 예컨대, 심볼 0을 포함할 수 있다. 가장 큰 후보 시작 위치들의 세트는 하나의 슬롯의 모든 심볼들, 예컨대, 심볼 0, 1, 2, 3, ..., 및 13을 포함할 수 있다.

사이드링크 송신을 위한 후보 시작 위치들의 세트는 상위 계층 시그널링(예컨대, 무선 리소스 제어(RRC) 시그널링)을 통해서, 예컨대, 기지국(예컨대, gNB) 또는 Tx UE에 의해 구성될 수 있다. Tx UE는 또한 RRC 시그널링을 통해서 후보 시작 위치들의 세트를 Rx UE로 시그널링할 수 있다. 추가적으로 또는 대안적으로, 후보 시작 위치들의 세트는 구현 동안 미리 구성되거나 또는 표준들에서 미리 정의될 수 있다. 후보 시작 위치들의 세트에 대한 후보 시작 위치들을 선택하는 것은 (1) 효율적인 리소스 이용; (2) Rx UE 블라인드 검출 노력; 및 (3) 2개의 연속된 후보 시작 위치들 사이의 채널 변동 및 LBT 성공 확률을 포함하지만 이에 제한되지 않는 여러 원리들을 고려하여야 한다. 이들 원리들은 단독으로 또는 임의의 조합으로 고려될 수 있다. 세트가 포함하는 후보 시작 위치들이 더 많을 수록, 좀더 효율적인 리소스 이용이 달성될 수 있으며 Rx UE가 필요로 하는 블라인드 검출 노력들이 더 많이 필요하다.

도 3은 Tx UE 또는 유사한 기능들을 갖는 다른 디바이스들에서 수행될 수 있는, 본 개시내용의 일 실시예에 따른 사이드링크 송신을 위한 방법(300)의 플로우 차트를 예시한다. 도 3에 나타낸 바와 같이, 단계 302에서, 캐리어를 통한 사이드링크 송신을 위한 제1 유형-1 채널 액세스 프로시저(예컨대, 제1 LBT Cat.4 프로시저)가 예컨대, Tx UE에 의해, 슬롯의 후보 시작 심볼들의 세트(예컨대, 도 2a 내지 도 2d 중 임의의 것에 예시된 세트)의 제1 후보 시작 심볼(예컨대, 심볼 0) 이전에, 수행될 수 있다.

제1 채널 액세스 프로시저가 실패할 때(즉, 단계 304의 "아니오" 분기), 방법(300)은 단계 302로 되돌아 갈수 있으며, 캐리어를 통한 사이드링크 송신을 위한 제2 유형-1 채널 액세스 프로시저(예컨대, 제2 LBT Cat.4 프로시저)가 예컨대, Tx UE에 의해, 슬롯의 후보 시작 심볼들의 세트의 제2 후보 시작 심볼 이전에 수행될 수 있다. 제2 후보 시작 심볼은 후보 시작 심볼들의 세트의 제1 후보 시작 심볼에 후속할 수 있다, 즉, 제2 후보 시작 심볼은 시간 도메인에서 제1 후보 시작 심볼보다 늦다. 예를 들어, 제2 후보 시작 심볼은 도 2a의 실시예에서 심볼 2, 도 2b의 실시예에서 심볼 3, 도 2c의 실시예에서 심볼 4, 또는 도 2d의 실시예에서 심볼 7일 수 있다. 본 개시내용의 일 실시예에서, 제1 LBT Cat.4 프로시저의 무작위 백오프 카운터가 제1 후보 시작 심볼에서 제로까지 카운트 다운되지 않으면, 제1 LBT Cat.4 프로시저는 실패한 것으로 간주되고 Tx UE에 의해 즉각 종료된다. 제2 유형-1 채널 액세스 프로시저가 여전히 실패하면, 캐리어를 통한 사이드링크 송신을 위한 제3 유형-1 채널 액세스 프로시저(예컨대, 제3 LBT Cat.4 프로시저)가 예컨대, Tx UE에 의해, 슬롯의 후보 시작 심볼들의 세트 등의 제3 후보 시작 심볼 전에, 유형-1 채널 액세스 프로시저가 슬롯의 후보 시작 심볼에 대해 성공할 때까지 수행될 수 있다. 유형-1 채널 액세스 프로시저가 슬롯의 모든 후보 시작 심볼들에 대해 실패하면, Tx UE는 유형-1 채널 액세스 프로시저를 다음 슬롯의 각각의 후보 시작 심볼에 대해 동일한 방식으로 수행할 수 있다.

슬롯의 임의의 후보 시작 심볼에 대한 채널 액세스 프로시저가 성공적이면(즉, 단계 304의 "예" 분기), 방법(300)은 단계 306로 진행할 수 있으며, COT는 성공적인 채널 액세스 프로시저에 응답하여, 예컨대, Tx UE에 의해, 결정될 수 있다. 그 후, 단계 308에서, COT 내에서, 사이드링크 송신이 예컨대, Tx UE에 의해 Rx UE로, 캐리어 상에서 성공적인 채널 액세스 프로시저에 대응하는 후보 시작 심볼로부터 수행될 수 있다. 예를 들어, 제1 유형-1 채널 액세스 프로시저가 성공적이면, Tx UE는 제1 후보 시작 심볼로부터 캐리어를 통한 사이드링크 송신을 수행할 수 있으며; 제2 유형-1 채널 액세스 프로시저가 성공적이면, Tx UE는 제2 후보 시작 심볼에서 캐리어를 통한 사이드링크 송신을 수행할 수 있다. 단계 310에서, 사이드링크 송신에 대응하는 HARQ-ACK 피드백이 예컨대, Tx UE에 의해 Rx UE로부터 수신될 수 있다.

본 개시내용의 일 실시예에 따르면, 점유된 채널을 상실할 위험을 피하기 위해, Tx UE는 시간 도메인에서 임의의 간극 없이 사이드링크 송신 버스트에서 사이드링크 송신을 수행할 수 있다. 즉, COT 내 사이드링크 송신은 임의의 간극 없이 시간 도메인에서 인접하다.

사이드링크 송신은 COT 내 하나 이상의 슬롯들에 걸쳐 있을 수 있다. 하나 이상의 슬롯들의 각각의 슬롯 내에서, 사이드링크 송신은 물리 사이드링크 제어 채널(PSCCH) 및 PSCCH 상에서 운반되는 사이드링크 제어 정보(SCI) 포맷에 의해 스케쥴링되는 연관된 물리 사이드링크 공유 채널(PSSCH)을 포함할 수 있다. 연관된 PSSCH는 PSCCH와의 다양한 멀티플렉싱 방식들을 가질 수 있다. SCI 포맷은 연관된 PSSCH의 시작 위치를 Rx UE에게 표시하는데 이용될 수 있다. 본 개시내용의 일 실시예에서, PSCCH 상에서 운반되는 SCI 포맷은 연관된 PSSCH의 시작 심볼의 인덱스를 표시할 수 있다. 본 개시내용의 다른 실시예에서, PSCCH 상에서 운반되는 SCI 포맷은 연관된 PSSCH의 시작 심볼과 PSCCH의 시작 심볼 사이의 오프셋을 표시할 수 있다. 본 개시내용의 또 다른 실시예에서, PSCCH 상에서 운반되는 SCI 포맷은 연관된 PSSCH의 시작 심볼과 PSCCH의 종료 심볼 사이의 오프셋을 표시할 수 있다. 본 개시내용의 일부 다른 실시예들에서, 슬롯에서의 연관된 PSSCH의 시작 위치는 디폴트이며 SCI 포맷에 의해 명시적으로 표시되지 않는다. 본 개시내용의 일 실시예에 따르면, 연관된 PSSCH의 시작 위치는 PSCCH의 시작 위치와 항상 동일하다, 즉, PSCCH 및 연관된 PSSCH는 슬롯의 동일한 심볼로부터 시작한다. 예를 들어, 슬롯의 제1 후보 시작 심볼에 대한 제1 유형-1 채널 액세스 프로시저가 성공적인 경우, Tx UE는 PSCCH 및 그의 연관된 PSSCH 둘 모두를 슬롯 내 제1 후보 시작 심볼로부터 송신할 수 있다. 본 개시내용의 다른 실시예에 따르면, 연관된 PSSCH는 PSCCH의 종료 심볼 바로 다음에 항상 송신될 수 있다. 본 개시내용의 일부 다른 실시예들에 따르면, 연관된 PSSCH의 시작 심볼과 PSCCH의 시작 심볼 또는 종료 심볼 사이의 오프셋은 RRC 시그널링을 통해서, 예컨대, 기지국(예컨대, gNB) 또는 Tx UE에 의해 구성될 수 있다. Tx UE는 또한 RRC 시그널링을 통해서 오프셋을 Rx UE로 시그널링할 수 있다. 추가적으로 또는 대안적으로, 오프셋은 표준들에서 미리 구성되거나 또는 미리 정의될 수 있다.

본 개시내용의 일부 실시예들에서, 각각의 슬롯에서 PSCCH 상에서 운반되는 SCI 포맷은 연관된 PSSCH의 종료 위치를 표시할 수 있다. 위에서 설명한 바와 같이, 리소스를 절약하기 위해, 사이드링크 송신을 위해 다수의 종료 위치들을 가능하게 하는 것이 유익하다. 따라서, 연관된 PSSCH의 종료 위치는 사이드링크 송신을 위한 후보 종료 위치들의 세트에서 선택될 수 있다.

사이드링크 송신을 위한 후보 종료 위치들의 세트는 RRC 시그널링을 통해, 예컨대, 기지국(예컨대, gNB) 또는 Tx UE에 의해 구성될 수 있다. Tx UE는 또한 RRC 시그널링을 통해서 후보 종료 위치들의 세트를 Rx UE로 시그널링할 수 있다. 추가적으로 또는 대안적으로, 후보 종료 위치들의 세트는 구현 동안 미리 구성되거나 또는 표준들에서 미리 정의될 수 있다. 후보 종료 위치들의 세트에 대한 후보 종료 위치들을 선택하는 것은 (1) 효율적인 리소스 이용; (2) Rx UE 디코딩 복잡성; (3) 2개의 연속된 후보 종료 위치들 사이의 채널 변동; (4) LBT 프로시저를 수행하기 위해 다른 UE들에 대한 COT의 최종 슬롯에 간극을 예약하는 것; (5) 사이드링크 송신에 대응하는 물리 사이드링크 피드백 채널(PSFCH)에 대해 COT 내에 간극을 예약하는 것; 및 (6) Rx UE가 사이드링크 송신을 디코딩하고/하거나 및/또는 PSFCH를 송신하기 위한 LBT 프로시저를 수행하기 위해 PSFCH 전에 간극을 예약하는 것을 포함하지만 이에 제한되지 않는 여러 원리들을 고려해야 한다. 이들 원리들은 단독으로 또는 임의의 조합으로 고려될 수 있다. 가장 작은 후보 종료 위치들의 세트는 슬롯의 오직 하나의 심볼, 예컨대, 심볼 13을 포함할 수 있다. 가장 큰 후보 종료 위치들의 세트는 하나의 슬롯의 모든 심볼들, 예컨대, 심볼 0, 1, 2, 3, ..., 및 13을 포함할 수 있다. 세트가 포함하는 후보 종료 위치들이 더 많을 수록, 좀더 효율적인 리소스 이용이 달성될 수 있으며, Rx UE가 필요로 하는 디코딩 노력들이 더 많이 필요하다.

도 4a 내지 도 4f는 본 개시내용의 일부 실시예들에 따른, 사이드링크 송신을 위한 슬롯 내 후보 종료 위치들의 일부 예시적인 세트들을 예시한다. 도 4a 내지 도 4f에서, 슬롯의 어두운 위치들은 사이드링크 송신을 위한 후보 종료 위치들을 나타낸다.

도 4a에 나타낸 제1 실시예에서, 후보 종료 위치들의 세트는 심볼들 1, 3, 5, 7, 9, 11 및 13을 포함한다. 도 4b에 나타낸 제2 실시예에서, 후보 종료 위치들의 세트는 심볼들 3, 7, 11 및 13을 포함한다. 도 4c에 나타낸 제3 실시예에서, 후보 종료 위치들의 세트는 심볼들 4, 8 및 13을 포함한다. 도 4d에 나타낸 제4 실시예에서, 후보 종료 위치들의 세트는 심볼들 6 및 13을 포함한다. 도 4a 내지 도 4d에 예시된 실시예들은 후보 종료 위치들의 세트를 선택할 때 좀더 효율적인 채널 사용을 위해 다수의 후보 종료 위치들을 제공하는 것을 고려한다.

도 4e는 다른 UE들에 대해 간극을 적응시켜 유형-1 채널 액세스 프로시저와는 상이한 LBT 프로시저인, "LBT Cat.2 프로시저"로 또한 명명된 유형-2 채널 액세스 프로시저를 수행하기 위해 다수의 후보 종료 위치들을 제공하는 본 개시내용에 따른 일 실시예를 예시한다. 적어도 16us 또는 25us의 감지 간격 이내에 원-샷(one-shot) 에너지 검출이 유형-2 채널 액세스 프로시저에 대해 요구된다. 따라서, 유형-2 채널 액세스 프로시저에서 무작위 백오프 카운터 발생 및 감분 프로시저가 없으며, 이는 유형-1 채널 액세스 프로시저와 비교하여 주요 차이이다. 유형-2 채널 액세스 프로시저에 대한 좀더 상세한 프로시저가 3GPP 표준 문서 TS37.213에 규정되어 있다. 도 4e에 나타낸 바와 같이, 슬롯에서 후보 종료 위치들의 세트는 심볼들 12 및 13을 포함할 수 있다. Tx UE가 다른 UE들이 다음 슬롯으로부터 채널을 점유하도록 경쟁하기 위해 하나의 심볼을 예약해야 하면, 슬롯에서 PSCCH 상에서 운반되는 SCI 포맷은 다른 UE들이 LBT 프로시저를 심볼 13에서 수행할 수 있도록 심볼 12을 슬롯의 연관된 PSSCH의 종료 심볼로서 표시할 수 있으며; 그렇지 않으면, 슬롯에서 PSCCH 상에서 운반되는 SCI 포맷은 심볼 13을 슬롯의 연관된 PSSCH의 종료 심볼로서 표시할 수 있다.

도 4e에 나타낸 실시예에서, 오직 하나의 심볼(예컨대, 심볼 13)을 포함하는 간극이 다른 UE들이 LBT 프로시저를 수행하기 위해 예약될 수 있다. 상이한 후보 종료 위치들은 LBT 프로시저를 수행하는데 필요한 상이한 간극 지속기간들을 적응시키기 위해 후보 종료 위치들의 세트에 포함될 수 있는 것으로 이해되어야 한다. 요구된 간극 지속기간은 서브캐리어 간격 값에 의존한다. 따라서, 후보 종료 위치들의 세트는 또한 서브캐리어 간격 값에 의존한다. 예를 들어, 15 kHz 서브캐리어 간격 및 30 kHz 서브캐리어 간격의 경우, 적어도 하나의 심볼의 간극이 요구되며, 따라서 후보 종료 위치들의 세트는 심볼들 12 및 13을 포함할 수 있다. 60 kHz 서브캐리어 간격의 경우, 적어도 2개의 심볼들의 간극이 요구되며, 따라서 후보 종료 위치들의 세트는 심볼들 11 및 13을 포함할 수 있다. 120 kHz 서브캐리어 간격의 경우, 적어도 3개의 또는 4개의 심볼들의 간극이 요구되며, 따라서 후보 종료 위치들의 세트는 심볼들 9, 10 및 13을 포함하거나; 또는 심볼들 9 및 13을 포함할 수 있다.

도 4f는 다른 UE들이 유형-2 채널 액세스 프로시저(예컨대, LBT Cat.2 프로시저)를 수행하기 위한 제1 간극, Rx UE가 PSFCH를 송신하기 위한 제2 간극, 및 Rx UE가 PSFCH를 송신하기 위한 유형-2 채널 액세스 프로시저를 수행하기 위한 제3 간극을 적응시키기 위해 다수의 후보 종료 위치들을 제공하기 위한 본 개시내용에 따른 일 실시예를 예시한다.

Tx UE로부터 사이드링크 송신을 수신한 후, Rx UE는 사이드링크 송신에 대응하는 HARQ-ACK 피드백을 PSFCH 상에서 Tx UE로 송신할 수 있다. 비허가 스펙트럼 상에서 PSFCH를 송신하기 위해, Rx UE는 또한 PSFCH를 송신하기 전에 LBT 프로시저를 수행해야 한다. 위에서 설명한 바와 같이, LBT Cat.4 프로시저는 예측할 수 없는 감지 시간을 초래할 수 있다. PSFCH는 PSFCH를 송신하기 위한 LBT Cat.4 프로시저가 실패하거나 또는 긴 시간 감지로 성공하면 탈락될 수 있다. 본 개시내용의 일 실시예에 따르면, Tx UE는 Tx UE에 의해 개시되는 COT 내에 PSFCH에 대한 리소스를 예약하여, Rx UE가 PSFCH를 예약된 리소스 상에서 송신하기 전에 LBT Cat.4 프로시저보다 더 짧은 LBT Cat.2 프로시저를 수행할 수 있으며, 그리고 채널 액세스 성공 확률이 더 높을 수 있다. LBT Cat.2 프로시저를 수행하기 위해, Tx UE는 PSFCH에 대해 예약된 리소스 이전에 LBT 간극을 예약할 수 있다.

도 4f에 나타낸 바와 같이, 슬롯에서 후보 종료 위치들의 세트는 심볼들 9, 12, 및 13을 포함할 수 있다. Tx UE가 슬롯의 PSFCH 리소스 및 다른 UE들이 다음 슬롯으로부터 채널을 점유하도록 경쟁하기 위해 하나의 심볼 둘 모두를 예약해야 하면, 슬롯에서 PSCCH 상에서 운반되는 SCI 포맷은 4개의 심볼들이 남아 있고 연관된 PSSCH를 송신하는데 이용되지 않도록 심볼 9를 슬롯의 연관된 PSSCH의 종료 심볼로서 표시할 수 있다. 4개의 심볼들은 도 4e에 나타낸 바와 같이, 다른 UE들이 LBT 프로시저를 수행하기 위한 슬롯의 단부에서 하나의 심볼(예컨대, 심볼 13)의 제1 간극, Rx UE가 PSFCH를 송신하기 위한 2개의 심볼들(예컨대, 심볼들 11 및 12)의 제2 간극, 및 Rx UE가 LBT 프로시저를 수행하기 위한, PSSCH의 종료 심볼(예컨대, 심볼 9)과 PSFCH의 시작 심볼(예컨대, 심볼 11) 사이의 하나의 심볼(예컨대, 심볼 10)의 제3 간극으로서 예약될 수 있다. Tx UE가 다른 UE들이 다음 슬롯으로부터 채널을 점유하도록 경쟁하기 위해 오직 하나의 심볼을 예약해야 하면, 슬롯에서 PSCCH 상에서 운반되는 SCI 포맷은 다른 UE들이 LBT 프로시저를 심볼 13에서 수행할 수 있도록 심볼 12를 슬롯의 연관된 PSSCH의 종료 심볼로서 표시할 수 있다. Tx UE가 슬롯에서 PSFCH 리소스 또는 LBT 간극을 예약할 필요가 없으면, 슬롯에서 PSCCH 상에서 운반되는 SCI 포맷은 심볼 13을 슬롯의 연관된 PSSCH의 종료 심볼로서 표시할 수 있다.

도 4f에 나타낸 실시예에서, 오직 하나의 심볼(예컨대, 심볼 10 또는 심볼 13)을 포함하는 간극은 Rx UE 또는 다른 UE들이 LBT 프로시저(예컨대, LBT Cat.2 프로시저)를 수행하기 위해 예약될 수 있다. 상이한 후보 종료 위치들은 LBT 프로시저를 수행하는데 필요한 상이한 간극 지속기간들을 적응시키기 위해 후보 종료 위치들의 세트에 포함될 수 있는 것으로 이해되어야 한다. 요구된 간극 지속기간은 서브캐리어 간격 값에 의존한다. 따라서, 후보 종료 위치들의 세트는 또한 서브캐리어 간격 값에 의존한다. 예를 들어, 15 kHz 서브캐리어 간격 및 30 kHz 서브캐리어 간격의 경우, 적어도 하나의 심볼의 간극이 요구되므로, 후보 종료 위치들의 세트는 심볼들 9, 12, 및 13을 포함할 수 있다. 60 kHz 서브캐리어 간격의 경우, 적어도 2개의 심볼들의 간극이 요구되므로, 후보 종료 위치들의 세트는 심볼들 7, 11, 및 13을 포함할 수 있다. 120 kHz 서브캐리어 간격의 경우, 적어도 4개의 심볼들의 간극이 요구되므로, 후보 종료 위치들의 세트는 심볼들 3, 9, 및 13을 포함할 수 있다.

도 4f에 나타낸 실시예에서, 2개의 심볼들(예컨대, 심볼들 11 및 12)을 포함하는 간극은 Rx UE가 PSFCH를 송신하기 위해 예약될 수 있다. 상이한 후보 종료 위치들은 상이한 개수의 심볼들을 가진 PSFCH를 적응시키기 위해 후보 종료 위치들의 세트에 포함될 수 있는 것으로 이해되어야 한다.

위에서 설명된 제1, 제2, 및 제3 간극들 중 임의의 간극은 펑쳐링(puncturing)(즉, 송신되지 않는 동안 간극 내 각각의 심볼 상에 맵핑된 데이터) 또는 레이트-매칭(즉, 리소스 맵핑 프로시저 동안 간극 내 각각의 심볼 상에 맵핑되지 않은 데이터)에 의해 만들어질 수 있다.

도 4a 내지 도 4f에 나타낸 실시예들은 예시의 목적들을 위해 제공된다. 통상의 기술자들은 후보 종료 위치들의 다른 조합들을 포함하는 다른 세트들이 또한 적용가능한 것으로 이해하여야 한다.

본 개시내용의 일부 실시예들에 따르면, 사이드링크 송신의 제1 슬롯에서 처음 N개의 인접한 심볼들이 자동 이득 제어(AGC) 심볼들로서 사용될 수 있으며, 사이드링크 송신의 다른 슬롯들은 임의의 AGC 심볼을 포함하지 않는다. 예를 들어, 처음 N개의 인접한 심볼들은 일-대-일 맵핑에 의한 제1 슬롯에서 다음 N개의 인접한 심볼들의 반복이다. 대안적으로, 처음 N개의 인접한 심볼들의 각각은 제1 슬롯에서 (N+1)번째 심볼의 반복이다. AGC 심볼들의 개수 N은 서브캐리어 간격 값에 의존한다. 예를 들어, 15 kHz 서브캐리어 간격 및 30 kHz 서브캐리어 간격의 경우, 적어도 하나의 심볼이 AGC 목적을 위해 요구된다. 60 kHz 서브캐리어 간격의 경우, 적어도 2개의 심볼들이 AGC 목적을 위해 요구된다. 120 kHz 서브캐리어 간격의 경우, 적어도 4개의 심볼들이 AGC 목적을 위해 요구된다.

도 5는 본 개시내용의 일 실시예에 따른, 사이드링크 송신을 위한 방법(500)의 플로우 차트를 예시한다. 간결성을 위해, 방법(500)은 Rx UE와 관련하여 아래에서 설명된다. 방법(500)은 유사한 기능들을 갖는 다른 디바이스들에 의해 수행될 수 있는 것으로 이해되어야 한다.

도 5에 나타낸 바와 같이, 단계 502에서, Rx UE는 캐리어를 통한 사이드링크 송신을 검출하기 위해 블라인드 검출 프로시저를 슬롯의 제1 후보 시작 심볼(예컨대, 심볼 0)로부터 수행할 수 있으며, 제1 후보 시작 심볼은 사이드링크 송신을 위한 후보 시작 심볼들의 세트(예컨대, 도 2a 내지 도 2d 중 임의의 것에 예시된 세트)에 있다. 예를 들어, Rx UE는 SCI 포맷이 존재하는지 여부를 제1 후보 시작 심볼로부터 검출할 수 있다. 사이드링크 송신을 위한 후보 시작 위치들의 세트는 RRC 시그널링을 통해서, 예컨대, 기지국(예컨대, gNB) 또는 Tx UE에 의해 구성될 수 있다. Tx UE는 또한 RRC 시그널링을 통해서 후보 시작 위치들의 세트를 Rx UE로 시그널링할 수 있다. 추가적으로 또는 대안적으로, 후보 시작 위치들의 세트는 구현 동안 미리 구성되거나 또는 표준들에서 미리 정의될 수 있다.

슬롯의 제1 후보 시작 심볼로부터 시작하는 사이드링크 송신이 검출되지 않으면(즉, 단계 504의 "아니오" 분기), 예를 들어, 어떤 SCI 포맷도 제1 후보 시작 심볼로부터 검출되지 않으면, 방법(500)은 단계 502로 되돌아 갈 수 있으며, Rx UE는 슬롯의 후보 시작 심볼들의 세트의 제2 후보 시작 심볼에서, 캐리어를 통한 사이드링크 송신을 검출할 수 있다. 제2 후보 시작 심볼은 후보 시작 심볼들의 세트의 제1 후보 시작 심볼에 후속할 수 있다. 예를 들어, 제2 후보 시작 심볼은 도 2a의 실시예에서는 심볼 2, 도 2b의 실시예에서는 심볼 3, 도 2c의 실시예에서는 심볼 4, 또는 도 2d의 실시예에서는 심볼 7일 수 있다. 제2 후보 시작 심볼로부터 시작하는 사이드링크 송신이 여전히 검출되지 않으면, Rx UE는 사이드링크 송신이 슬롯의 후보 시작 심볼로부터 검출될 때까지, 슬롯의 후보 시작 심볼들의 세트 등의 제3 후보 시작 심볼로부터 사이드링크 송신을 검출할 수 있다. Rx UE가 슬롯의 임의의 후보 시작 심볼로부터 사이드링크 송신을 검출하는데 실패하면, Rx UE는 다음 슬롯의 각각의 후보 시작 심볼에서 동일한 방식으로 사이드링크 송신을 검출할 수 있다.

슬롯의 후보 시작 심볼로부터 시작하는 사이드링크 송신이 검출되면(즉, 단계 504의 "예" 분기), 예를 들어, SCI 포맷이 후보 시작 심볼에서 검출되면, 방법(500)은 단계 506로 진행할 수 있으며, Rx UE는 후보 시작 심볼로부터 사이드링크 송신을 수신할 수 있다. 예를 들어, 제1 후보 시작 심볼로부터 시작하는 사이드링크 송신이 검출되면, Rx UE는 캐리어를 통한 사이드링크 송신을 제1 후보 시작 심볼로부터 수신할 수 있으며; 제2 후보 시작 심볼로부터 시작하는 사이드링크 송신이 검출되면, Rx UE는 캐리어를 통한 사이드링크 송신을 제2 후보 시작 심볼에서 수신할 수 있다. 본 개시내용의 일 실시예에 따르면, 사이드링크 송신은 임의의 간극 없이 시간 도메인에서 인접하다.

사이드링크 송신은 하나 이상의 슬롯들에 걸쳐 있을 수 있다. 하나 이상의 슬롯들의 각각의 슬롯 내에서, 사이드링크 송신은 PSCCH 및 PSCCH 상에서 운반되는 SCI 포맷에 의해 스케쥴링되는 연관된 PSSCH를 포함할 수 있다. 연관된 PSSCH는 PSCCH와의 다양한 멀티플렉싱 방식들을 가질 수 있다. SCI 포맷은 연관된 PSSCH의 시작 위치를 Rx UE로 표시할 수 있으며, Rx UE는 SCI 포맷을 디코딩함으로써 연관된 PSSCH의 시작 위치를 결정할 수 있다. 본 개시내용의 일 실시예에서, PSCCH 상에서 운반되는 SCI 포맷은 연관된 PSSCH의 시작 심볼의 인덱스를 표시할 수 있다. 본 개시내용의 다른 실시예에서, PSCCH 상에서 운반되는 SCI 포맷은 연관된 PSSCH의 시작 심볼과 PSCCH의 시작 심볼 사이의 오프셋을 표시할 수 있다. 본 개시내용의 또 다른 실시예에서, PSCCH 상에서 운반되는 SCI 포맷은 연관된 PSSCH의 시작 심볼과 PSCCH의 종료 심볼 사이의 오프셋을 표시할 수 있다. 본 개시내용의 일부 다른 실시예들에서, 슬롯에서의 연관된 PSSCH의 시작 위치는 디폴트이며 SCI 포맷에 의해 명시적으로 표시되지 않는다. 본 개시내용의 일 실시예에 따르면, 연관된 PSSCH의 시작 위치는 PSCCH의 시작 위치와 항상 동일하다, 즉, PSCCH 및 연관된 PSSCH는 슬롯의 동일한 심볼로부터 시작한다. 예를 들어, 제1 후보 시작 심볼로부터 시작하는 사이드링크 송신이 검출되는 경우, Rx UE는 PSCCH 및 그의 연관된 PSSCH 둘 모두를 슬롯 내 제1 후보 시작 심볼로부터 수신할 수 있다. 본 개시내용의 다른 실시예에 따르면, 연관된 PSSCH는 PSCCH의 종료 심볼 바로 다음에 항상 송신될 수 있다. 본 개시내용의 일부 다른 실시예들에 따르면, 연관된 PSSCH의 시작 심볼과 PSCCH의 시작 심볼 또는 종료 심볼 사이의 오프셋은 RRC 시그널링을 통해서, 예컨대, 기지국(예컨대, gNB) 또는 Tx UE에 의해 구성될 수 있다. Tx UE는 또한 RRC 시그널링을 통해서 오프셋을 Rx UE로 시그널링할 수 있다. 추가적으로 또는 대안적으로, 오프셋은 표준들에서 미리 구성되거나 또는 미리 정의될 수 있다.

본 개시내용의 일부 실시예들에서, 각각의 슬롯에서 PSCCH 상에서 운반되는 SCI 포맷은 연관된 PSSCH의 종료 위치를 표시할 수 있으며, Rx UE는 SCI 포맷을 디코딩함으로써 연관된 PSSCH의 종료 위치를 결정할 수 있다. 연관된 PSSCH의 종료 위치는 사이드링크 송신을 위한 후보 종료 위치들의 세트(예컨대, 도 4a 내지 도 4f 중 임의의 것에 예시된 세트)에 있다. 사이드링크 송신을 위한 후보 종료 위치들의 세트는 RRC 시그널링을 통해서, 예컨대, 기지국(예컨대, gNB) 또는 Tx UE에 의해 구성될 수 있다. Tx UE는 또한 RRC 시그널링을 통해서 후보 종료 위치들의 세트를 Rx UE로 시그널링할 수 있다. 추가적으로 또는 대안적으로, 후보 종료 위치들의 세트는 구현 동안 미리 구성되거나 또는 표준들에서 미리 정의될 수 있다.

도 5를 다시 참조하면, 사이드링크 송신을 수신한 후, 단계 508에서 Rx UE는 사이드링크 송신에 대응하는 HARQ-ACK 피드백을 위한 리소스를 결정할 수 있다. HARQ-ACK 피드백은 PSFCH 상에서 Tx UE로 송신된다. 본 개시내용의 일 실시예에 따르면, HARQ-ACK 피드백을 위한 리소스는 Tx UE에 의해 개시되는 COT 내에 예약된다. 예를 들어, COT의 최종 슬롯에서 심볼들 11 및 12는 도 4f를 참조하여 위에서 설명된 바와 같이 Rx UE가 PSFCH를 송신하기 위해 예약될 수 있다. PSFCH 리소스는 Tx UE에 의해 개시되는 COT 내 다른 심볼들 또는 다른 슬롯들에서 예약될 수 있는 것으로 이해되어야 한다.

단계 510에서, Rx UE는 단계 508에서 결정된 사이드링크 송신의 종료 심볼과 사이드링크 송신에 대응하는 HARQ-ACK 피드백을 위한 리소스의 시작 심볼 사이의 간극 내에서 채널 액세스 프로시저를 수행할 수 있다. 리소스가 Tx UE에 의해 개시되는 COT 내에 예약되는 경우, Rx UE는 LBT Cat.2 프로시저를 간극 내에서 수행할 수 있는데, 이는 더 짧은 감지 시간을 필요로 하며 LBT Cat.4 프로시저보다 더 높은 채널 액세스 성공 확률을 갖는다. 간극 내 심볼들의 개수는 캐리어의 서브캐리어 간격 값에 의존한다. 예를 들어, 15 kHz 서브캐리어 간격 및 30 kHz 서브캐리어 간격의 경우, 적어도 하나의 심볼의 간극이 요구된다. 60 kHz 서브캐리어 간격의 경우, 적어도 2개의 심볼들의 간극이 요구된다. 120 kHz 서브캐리어 간격의 경우, 적어도 3개의 또는 4개의 심볼들의 간극이 요구된다. Rx UE가 LBT Cat.2 프로시저를 수행하는 간극은 예컨대, 도 4f를 참조하여 위에서 설명된 바와 같이, Tx UE에 의해 개시되는 COT 내에 예약될 수 있다.

채널 액세스 프로시저가 성공적이라는 것에 응답하여, 단계 512에서, Rx UE는 단계 508에서 결정된 리소스 상에서 사이드링크 송신에 대응하는 HARQ-ACK 피드백을 송신할 수 있다.

도 6은 본 개시내용의 일 실시예에 따른, 장치(600)의 예시적인 블록도를 예시한다. 본 개시내용의 일부 실시예들에서, 장치(600)는 Tx UE 또는 도 3에 예시된 방법을 적어도 수행할 수 있는 유사한 기능들을 갖는 다른 디바이스들일 수 있다.

도 6에 나타낸 바와 같이, 장치(600)는 적어도 하나의 수신 회로부(602), 적어도 하나의 송신 회로부(604), 적어도 하나의 비일시적 컴퓨터-판독가능 매체(606), 및 적어도 하나의 수신 회로부(602), 적어도 하나의 송신 회로부(604), 적어도 하나의 비일시적 컴퓨터-판독가능 매체(606)에 커플링된 적어도 하나의 프로세서(608)를 포함할 수 있다.

도 6에서, 수신 회로부(602), 송신 회로부(604), 비일시적 컴퓨터-판독가능 매체(606), 및 프로세서(608)와 같은 엘리먼트들이 단수로 설명되지만, 단수에의 제한이 명시적으로 언급되지 않는 한, 복수가 고려된다. 본 개시내용의 일부 실시예들에서, 적어도 하나의 수신 회로부(602) 및 적어도 하나의 송신 회로부(604)는 트랜시버와 같은 단일 디바이스로 결합된다. 본 개시내용의 특정의 실시예들에서, 장치(600)는 입력 디바이스, 메모리, 및/또는 다른 컴포넌트들을 더 포함할 수 있다.

본 개시내용의 일부 실시예들에서, 적어도 하나의 비일시적 컴퓨터-판독가능 매체(606)는 적어도 하나의 프로세서(608)로 하여금, 적어도 하나의 수신 회로부(602) 및 적어도 하나의 송신 회로부(604)로, 예를 들어, 도 3을 참조하여 설명된 바와 같은 방법의 단계들을 구현하게 하도록 프로그래밍된 컴퓨터-실행가능한 명령어들을 저장하고 있을 수 있다. 예를 들어, 실행될 때, 명령어들은 적어도 하나의 프로세서(608)로 하여금, 슬롯 내 제1 후보 시작 심볼로부터 시작하는 캐리어를 통한 사이드링크 송신을 위한 유형-1 채널 액세스 프로시저를 수행하게 하고, 유형-1 채널 액세스 프로시저가 성공적인 것에 응답하여 COT를 결정하게 할 수 있다. 명령어들은 추가로 적어도 하나의 프로세서(608)로 하여금, 적어도 하나의 송신 회로부(604)로, 캐리어를 통한 사이드링크 송신을 제1 후보 시작 심볼로부터 수행하게 할 수 있다. 명령어들은 추가로 적어도 하나의 프로세서(608)로 하여금, 적어도 하나의 수신 회로부(602)로, 사이드링크 송신에 대응하는 HARQ-ACK 피드백을 수신하게 할 수 있다.

도 7은 본 개시내용의 다른 실시예에 따른 장치(700)의 예시적인 블록도를 예시한다. 본 개시내용의 일부 실시예들에서, 장치(700)는 Rx UE 또는 도 5에 예시된 방법을 적어도 수행할 수 있는 유사한 기능들을 갖는 다른 디바이스들일 수 있다.

도 7에 나타낸 바와 같이, 장치(700)는 적어도 하나의 수신 회로부(702), 적어도 하나의 송신 회로부(704), 적어도 하나의 비일시적 컴퓨터-판독가능 매체(706), 및 적어도 하나의 수신 회로부(702), 적어도 하나의 송신 회로부(704), 적어도 하나의 비일시적 컴퓨터-판독가능 매체(706)에 커플링된 적어도 하나의 프로세서(708)를 포함할 수 있다.

도 7에서, 수신 회로부(702), 송신 회로부(704), 비일시적 컴퓨터-판독가능 매체(706), 및 프로세서(708)와 같은 엘리먼트들이 단수로 설명되지만, 단수에의 제한이 명시적으로 언급되지 않는 한, 복수가 고려된다. 본 개시내용의 일부 실시예들에서, 적어도 하나의 수신 회로부(702) 및 적어도 하나의 송신 회로부(704)는 트랜시버와 같은 단일 디바이스로 결합된다. 본 개시내용의 특정의 실시예들에서, 장치(700)는 입력 디바이스, 메모리, 및/또는 다른 컴포넌트들을 더 포함할 수 있다.

본 개시내용의 일부 실시예들에서, 적어도 하나의 비일시적 컴퓨터-판독가능 매체(706)는 적어도 하나의 프로세서(708)로 하여금, 적어도 하나의 수신 회로부(702) 및 적어도 하나의 송신 회로부(704)로, 예를 들어, 도 5를 참조하여 설명된 바와 같은 방법의 단계들을 구현하게 하도록 프로그래밍된 컴퓨터-실행가능한 명령어들을 저장하고 있을 수 있다. 예를 들어, 실행될 때, 명령어들은 적어도 하나의 프로세서(708)로 하여금, 슬롯의 제1 후보 시작 심볼로부터, 캐리어를 통한 사이드링크 송신을 검출하게 할 수 있다. 캐리어를 통한 제1 후보 시작 심볼로부터의 사이드링크 송신이 검출되는 것에 응답하여, 명령어들은 적어도 하나의 프로세서(708)로 하여금, 적어도 하나의 수신 회로부(702)로, 사이드링크 송신을 제1 후보 시작 심볼로부터 수신하게 할 수 있다. 명령어들은 추가로 적어도 하나의 프로세서(708)로 하여금, 사이드링크 송신에 대응하는 HARQ-ACK 피드백용으로 예약된 리소스를 결정하게 하고, 유형-2 채널 액세스 프로시저를 사이드링크 송신의 종료 심볼과 리소스의 시작 심볼 사이의 간극 내에서 수행하게 할 수 있다. 명령어들은 추가로 적어도 하나의 프로세서(708)로 하여금, 유형-2 채널 액세스 프로시저가 성공적인 것에 응답하여, 적어도 하나의 송신 회로부(704)로, HARQ-ACK 피드백을 송신하게 할 수 있다.

당해 기술분야의 통상의 기술자들은 본원에서 개시한 양태들과 관련하여 설명된 방법의 단계들이 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 조합으로 직접 구현될 수 있다는 것을 알 수 있을 것이다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 착탈식 디스크, CD-ROM, 또는 관련 기술분야에 알려져 있는 임의의 다른 유형의 저장 매체에 상주할 수 있다. 추가적으로, 일부 양태들에서, 방법의 단계들은 컴퓨터 프로그램 제품에 통합될 수 있는 비일시적 컴퓨터-판독가능 매체 상에 코드들 및/또는 명령어들 중 하나 또는 임의의 조합 또는 세트로 상주할 수 있다.

본 개시내용이 이의 특정의 실시예들과 함께 설명되었지만, 다수의 대안들, 수정들, 및 변형들이 통상의 기술자들에게 자명할 수 있음이 명백하다. 예를 들어, 실시예들의 다양한 컴포넌트들이 다른 실시예들에서 상호변경, 추가, 또는 치환될 수 있다. 또한, 각 도면의 엘리먼트들 모두가 개시된 실시예들의 동작에 필요하지는 않다. 예를 들어, 당해 기술분야의 통상의 기술자들은 독립항들의 엘리먼트들을 단순히 이용함으로써 본 개시내용의 교시들을 행하고 이용할 수 있을 것이다. 따라서, 본원에서 개시된 바와 같은 본 개시내용의 실시예들은 제한하려는 것이 아닌, 예시를 위한 것이다. 다양한 변화들이 본 개시내용의 사상 및 범위로부터 일탈함이 없이 이루어질 수 있다.

이 문서에서, 용어들 "포함한다", "포함하는", 또는 이의 임의의 다른 변형은 엘리먼트들의 리스트를 포함하는 프로세스, 방법, 물품, 또는 장치가 단지 이들 엘리먼트들만을 포함하는 것이 아니라 이러한 프로세스, 방법, 물품, 또는 장치에 명시적으로 열거되지 않거나 또는 고유하지 않은 다른 엘리먼트들을 포함할 수 있도록, 포괄적인 포함을 포괄하도록 의도된다. 단수, 또는 기타 등등으로 이어지는 엘리먼트는 더 많은 제약들 없이, 그 엘리먼트를 포함하는 프로세스, 방법, 물품, 또는 장치에서 추가적인 동일한 엘리먼트들의 존재를 배제하지 않는다. 또한, 용어 "다른"은 적어도 두번째 이상으로서 정의된다. 용어 "갖는" 및 기타 등등은, 본원에서 사용할 때, "포함하는"으로 정의된다.

Claims

무선 통신을 위한 방법으로서,
제1 슬롯 내 제1 후보 시작 심볼로부터 시작하는 캐리어를 통한 사이드링크 송신을 위한 제1 유형-1 채널 액세스 프로시저를 수행하는 단계 - 상기 제1 후보 시작 심볼은 상기 사이드링크 송신을 위한 후보 시작 심볼들의 세트에 있음 -;
상기 제1 유형-1 채널 액세스 프로시저가 성공적인 것에 응답하여 채널 점유 시간(COT)을 결정하는 단계; 및
상기 COT 내에서, 상기 제1 슬롯 내 상기 제1 후보 시작 심볼로부터 상기 캐리어를 통한 상기 사이드링크 송신을 수행하는 단계 - 상기 사이드링크 송신은 임의의 간극 없이 시간 도메인에서 인접함 -
를 포함하는, 방법.
제1항에 있어서,
상기 제1 슬롯 내의 상기 사이드링크 송신은 상기 제1 후보 시작 심볼로부터 송신된 제1 물리 사이드링크 제어 채널(PSCCH) 및 제1 물리 사이드링크 공유 채널(PSSCH)을 포함하며, 상기 제1 PSSCH는 상기 제1 PSCCH 상에서 운반되는 제1 사이드링크 제어 정보(SCI) 포맷에 의해 스케쥴링되는, 방법.
제2항에 있어서,
상기 제1 SCI 포맷은 상기 제1 PSSCH의 시작 심볼의 인덱스를 표시하는, 방법.
제2항에 있어서,
상기 제1 SCI 포맷은 상기 제1 PSSCH의 시작 심볼과 상기 제1 PSCCH의 시작 심볼 사이의 오프셋을 표시하는, 방법.
제2항에 있어서,
상기 제1 SCI 포맷은 상기 제1 PSSCH의 시작 심볼과 상기 제1 PSCCH의 종료 심볼 사이의 오프셋을 표시하는, 방법.
제2항에 있어서,
상기 제1 PSSCH는 상기 제1 후보 시작 심볼로부터 송신되는, 방법.
제2항에 있어서,
상기 제1 PSSCH는 상기 제1 PSCCH의 종료 심볼 다음에 송신되는, 방법.
제2항에 있어서,
상기 제1 PSSCH의 시작 심볼과 상기 제1 PSCCH의 시작 심볼 사이의 오프셋은 무선 리소스 제어(RRC) 시그널링을 통해서 구성되거나, 또는 표준들에서 미리 구성되거나 또는 미리 정의되는, 방법.
제2항에 있어서,
상기 제1 PSSCH의 시작 심볼과 상기 제1 PSCCH의 종료 심볼 사이의 오프셋은 무선 리소스 제어(RRC) 시그널링을 통해서 구성되거나, 또는 표준들에서 미리 구성되거나 또는 미리 정의되는, 방법.
제2항에 있어서,
상기 제1 PSSCH의 종료 심볼은 후보 종료 심볼들의 세트로부터 상기 제1 SCI 포맷에 의해 표시되는, 방법.
제10항에 있어서,
상기 후보 종료 심볼들의 세트는 무선 리소스 제어(RRC) 시그널링을 통해서 구성되거나, 또는 표준들에서 미리 구성되거나 또는 미리 정의되는, 방법.
제1항에 있어서,
상기 사이드링크 송신의 처음 N개의 인접한 심볼들은 다음 N개의 인접한 심볼들의 반복이며, N의 값은 상기 캐리어의 서브캐리어 간격 값에 의존하는, 방법.
제1항에 있어서,
상기 후보 시작 심볼들의 세트는 무선 리소스 제어(RRC) 시그널링을 통해서 구성되거나, 또는 표준들에서 미리 구성되거나 또는 미리 정의되는, 방법.
제1항에 있어서,
상기 제1 후보 시작 심볼로부터의 상기 사이드링크 송신을 위한 상기 제1 유형-1 채널 액세스 프로시저가 실패한 것에 응답하여, 상기 후보 시작 심볼들의 세트의 제2 후보 시작 심볼로부터 시작하는 상기 사이드링크 송신을 위한 제2 유형-1 채널 액세스 프로시저를 수행하는 단계; 및
상기 제2 유형-1 채널 액세스 프로시저가 성공적인 것에 응답하여, 상기 캐리어를 통한 상기 사이드링크 송신을 상기 제2 후보 시작 심볼로부터 수행하는 단계
를 더 포함하는, 방법.
제14항에 있어서,
상기 제2 후보 시작 심볼은 상기 후보 시작 심볼들의 세트의 상기 제1 후보 시작 심볼에 후속하는, 방법.
제1항에 있어서,
상기 사이드링크 송신에 대응하는 하이브리드 자동 반복 요청(HARQ)-수신응답(ACK) 피드백에 대해 상기 COT 내에 리소스를 예약하는 단계;
상기 사이드링크 송신의 종료 심볼과 상기 리소스의 시작 심볼 사이의 간극을 예약하는 단계; 및
상기 HARQ-ACK 피드백을 수신하는 단계
를 더 포함하는, 방법.
제16항에 있어서,
상기 간극은 상기 HARQ-ACK 피드백의 송신을 위한 유형-2 채널 액세스 프로시저를 수행하는데 이용되는, 방법.
제17항에 있어서,
상기 간극 내 심볼들의 수는 상기 캐리어의 서브캐리어 간격 값에 의존하는, 방법.
무선 통신을 위한 방법으로서,
제1 슬롯의 제1 후보 시작 심볼로부터, 캐리어를 통한 사이드링크 송신을 검출하는 단계 - 상기 제1 후보 시작 심볼은 상기 사이드링크 송신을 위한 후보 시작 심볼들의 세트에 있음 -; 및
상기 캐리어를 통한 상기 제1 후보 시작 심볼로부터의 상기 사이드링크 송신이 검출되는 것에 응답하여, 상기 사이드링크 송신을 상기 제1 슬롯 내 상기 제1 후보 시작 심볼로부터 수신하는 단계 - 상기 사이드링크 송신은 임의의 간극 없이 시간 도메인에서 인접함 -
를 포함하는, 방법.
제19항에 있어서,
상기 제1 슬롯 내의 상기 사이드링크 송신은 상기 제1 후보 시작 심볼로부터 송신된 제1 물리 사이드링크 제어 채널(PSCCH) 및 제1 물리 사이드링크 공유 채널(PSSCH)을 포함하며, 상기 제1 PSSCH는 상기 제1 PSCCH 상에서 운반되는 제1 사이드링크 제어 정보(SCI) 포맷에 의해 스케쥴링되는, 방법.
제20항에 있어서,
상기 제1 SCI 포맷은 상기 제1 PSSCH의 시작 심볼의 인덱스를 표시하는, 방법.
제20항에 있어서,
상기 제1 SCI 포맷은 상기 제1 PSSCH의 시작 심볼과 상기 제1 PSCCH의 시작 심볼 사이의 오프셋을 표시하는, 방법.
제20항에 있어서,
상기 제1 SCI 포맷은 상기 제1 PSSCH의 시작 심볼과 상기 제1 PSCCH의 종료 심볼 사이의 오프셋을 표시하는, 방법.
제20항에 있어서,
상기 제1 PSSCH는 상기 제1 후보 시작 심볼로부터 송신되는, 방법.
제20항에 있어서,
상기 제1 PSSCH는 상기 제1 PSCCH의 종료 심볼 다음에 송신되는, 방법.
제20항에 있어서,
상기 제1 PSSCH의 시작 심볼과 상기 제1 PSCCH의 시작 심볼 사이의 오프셋은 무선 리소스 제어(RRC) 시그널링을 통해서 구성되거나, 또는 표준들에서 미리 구성되거나 또는 미리 정의되는, 방법.
제20항에 있어서,
상기 제1 PSSCH의 시작 심볼과 상기 제1 PSCCH의 종료 심볼 사이의 오프셋은 무선 리소스 제어(RRC) 시그널링을 통해서 구성되거나, 또는 표준들에서 미리 구성되거나 또는 미리 정의되는, 방법.
제20항에 있어서,
상기 제1 PSSCH의 종료 심볼은 후보 종료 심볼들의 세트로부터 상기 제1 SCI 포맷에 의해 표시되는, 방법.
제28항에 있어서,
상기 후보 종료 심볼들의 세트는 무선 리소스 제어(RRC) 시그널링을 통해서 구성되거나, 또는 표준들에서 미리 구성되거나 또는 미리 정의되는, 방법.
제19항에 있어서,
상기 사이드링크 송신의 처음 N개의 인접한 심볼들은 다음 N개의 인접한 심볼들의 반복이며, N의 값은 상기 캐리어의 서브캐리어 간격 값에 의존하는, 방법.
제19항에 있어서,
상기 후보 시작 심볼들의 세트는 무선 리소스 제어(RRC) 시그널링을 통해서 구성되거나, 또는 표준들에서 미리 구성되거나 또는 미리 정의되는, 방법.
제19항에 있어서,
상기 캐리어를 통한 상기 제1 후보 시작 심볼로부터의 상기 사이드링크 송신이 검출되지 않는 것에 응답하여, 상기 제1 슬롯의 제2 후보 시작 심볼로부터, 상기 캐리어를 통한 상기 사이드링크 송신을 검출하는 단계; 및
상기 캐리어를 통한 상기 제2 후보 시작 심볼로부터의 상기 사이드링크 송신이 검출되는 것에 응답하여, 상기 사이드링크 송신을 상기 제1 슬롯 내 상기 제2 후보 시작 심볼로부터 수신하는 단계 - 상기 사이드링크 송신은 임의의 간극 없이 시간 도메인에서 인접함 -
를 더 포함하는, 방법.
제32항에 있어서,
상기 제2 후보 시작 심볼은 상기 후보 시작 심볼들의 세트의 상기 제1 후보 시작 심볼에 후속하는, 방법.
제19항에 있어서,
상기 사이드링크 송신에 대응하는 하이브리드 자동 반복 요청(HARQ)-수신응답(ACK) 피드백에 대해 예약된 리소스를 결정하는 단계;
상기 사이드링크 송신의 종료 심볼과 상기 리소스의 시작 심볼 사이의 간극 내에서 유형-2 채널 액세스 프로시저를 수행하는 단계; 및
상기 유형-2 채널 액세스 프로시저가 성공적인 것에 응답하여 상기 HARQ-ACK 피드백을 송신하는 단계
를 더 포함하는, 방법.
제34항에 있어서,
상기 간극 내 심볼들의 수는 상기 캐리어의 서브캐리어 간격 값에 의존하는, 방법.
장치로서,
컴퓨터-실행가능한 명령어들을 저장한 비일시적 컴퓨터-판독가능 매체;
수신 회로부;
송신 회로부; 및
상기 비일시적 컴퓨터-판독가능 매체, 상기 수신 회로부, 및 상기 송신 회로부에 커플링된 프로세서
를 포함하며,
상기 컴퓨터-실행가능한 명령어들은 상기 프로세서로 하여금 제1항 내지 제18항 중 어느 한 항의 방법을 구현하게 하는, 장치.
장치로서,
컴퓨터-실행가능한 명령어들을 저장한 비일시적 컴퓨터-판독가능 매체;
수신 회로부;
송신 회로부; 및
상기 비일시적 컴퓨터-판독가능 매체, 상기 수신 회로부, 및 상기 송신 회로부에 커플링된 프로세서
를 포함하며,
상기 컴퓨터-실행가능한 명령어들은 상기 프로세서로 하여금 제19항 내지 제35항 중 어느 한 항의 방법을 구현하게 하는, 장치.