KR20220149538A - 전력 반도체 디바이스의 동작의 분석 - Google Patents

전력 반도체 디바이스의 동작의 분석 Download PDF

Info

Publication number
KR20220149538A
KR20220149538A KR1020227031371A KR20227031371A KR20220149538A KR 20220149538 A KR20220149538 A KR 20220149538A KR 1020227031371 A KR1020227031371 A KR 1020227031371A KR 20227031371 A KR20227031371 A KR 20227031371A KR 20220149538 A KR20220149538 A KR 20220149538A
Authority
KR
South Korea
Prior art keywords
frame
meas
power semiconductor
semiconductor device
validity
Prior art date
Application number
KR1020227031371A
Other languages
English (en)
Inventor
앤거스 브라이언트
Original Assignee
마쉬넨파브릭 레인하우센 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쉬넨파브릭 레인하우센 게엠베하 filed Critical 마쉬넨파브릭 레인하우센 게엠베하
Publication of KR20220149538A publication Critical patent/KR20220149538A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G01R31/2603—Apparatus or methods therefor for curve tracing of semiconductor characteristics, e.g. on oscilloscope
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/2619—Circuits therefor for testing bipolar transistors for measuring thermal properties thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2628—Circuits therefor for testing field effect transistors, i.e. FET's for measuring thermal properties thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/263—Circuits therefor for testing thyristors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Inverter Devices (AREA)

Abstract

전력 반도체 디바이스의 동작을 분석하는 기술. 전력 반도체 디바이스(PS1, PS2, PS3)의 동작을 분석하기 위한 방법은, 디바이스(PS1, PS2, PS3)의 레퍼런스 전압들(V1, … Vn, … VN) 및 전류들(I1, … In, … IN)의 세트를 결정하는 단계, 및 Nframe 개의 측정 포인트(MP(1), … MP(k), … MP(Nframe))를 획득하도록, 미리 결정된 시간-간격 내에서 상기 디바이스(PS1, PS2, PS3)의 Nframe 개의 온-상태 전압(Vmeas(1), … Vmeas(k), … Vmeas(Nframe)) 및 Nframe 개의 대응하는 온-상태 전류(Imeas(1), … Imeas(k), … Imeas(Nframe))를 측정하는 단계를 포함한다. 레퍼런스 전압들(V1, … Vn, … VN)의 세트는 Nframe 개의 측정 포인트(MP(1), … MP(k), … MP(Nframe))에 수행함으로써 조정된다. 레퍼런스 전압들(V1, … Vn, … VN)의 조정된 세트는 전력 반도체 디바이스(PS1, PS2, PS3)의 동작을 분석하기 위하여 사용된다.

Description

전력 반도체 디바이스의 동작의 분석
본 발명은 전력 반도체 디바이스의 동작을 분석하기 위한 방법 및 회로, 및 이러한 회로를 포함하는 전력 전자 시스템에 관한 것이다.
전력 전자 시스템, 예를 들어 전력 컨버터 내에서는, 전력 반도체 디바이스의 정션 온도가 시스템 동작을 한정하는 중요한 물리량이다. 절대 한계를 초과하는 것은 심각한 것으로 여겨질 수 있고, 시스템의 수명 전체에 걸쳐 열적 거동이 신뢰성 및 열화의 속도에 영향을 준다. 그러나, 디바이스 자체, 예를 들어 절연 게이트 바이폴라 트랜지스터, IGBT, MOSFET, 사이리스터 또는 다이오드는 전기적으로 "활성상태(live)"이고, 전기적으로 고도로 잡음이 많은 환경에 있으며, 따라서 정션 온도를 직접 측정하는 것은 가능하지 않을 수 있다.
그러나, 정션 온도는 반도체 디바이스와 연관된 온도-감응 전기 파라미터(temperature-sensitive electrical parameter; TSEP)에 기반하여 추정될 수 있다. 현존하는 접근법은 정션 온도를 매우 낮은 전류, 즉 밀리암페어 범위에서의 TSEP로부터 추정해 왔고, 이것은 통상적으로 전력 전자 시스템의 정격 전류의 1% 미만이다. 그러므로, 이러한 방법은 전력 전자 시스템의 다수의 애플리케이션에는 적용가능하지 않고, 특정한 실험실 셋업에서만 유용할 수 있다. 다른 접근법은 정션 온도를 높은 전류, 예를 들어 정격 전류의 10 내지 100%에서 추정해 왔다. 이러한 경우에, 룩업 테이블 또는 수학식이 일정 범위의 정션 온도 및 온-상태(즉 순방향) 전류에 걸쳐서 측정된 이전의 교정 데이터에 근사화될 수 있다. 그러나, 그러려면 각각의 시스템을 사용 전에 상세하고 정확하게 교정해야 하고, 이것은 산업용 애플리케이션에 대해서는 실용적이지 않다.
그러므로, 본 발명의 목적은, 정격 전류까지 올라가는 온-상태 전류에서 적용될 수 있고 사전 교정을 요구하지 않는, 전력 반도체 디바이스의 동작을 분석하기 위한 개선된 개념을 제공하는 것이다.
이러한 목적은 독립항들의 각각의 기술 요지에 의해서 달성된다. 추가적인 구현형태들과 실시형태들은 종속항의 기술 요지이다.
개선된 개념은, 전력 반도체 디바이스의 온-상태 전압을 TSEP로서 활용하고, 온-상태 전류에 대한 온-상태 전압의 의존성을 효과적으로 제거하여 정션 온도에 대한 의존성만을 남기는 사상에 기초하고 있다. 이것은, 측정 포인트를 미리 정의된 빈들(bins)에 지정하고, 선정된(visited) 측정 포인트에 대해 최소제곱 근사화를 수행함으로써 빈들을 정정함으로써 달성된다. 그러면 결과적으로, 정상 동작 도중에 수행되고, 사용되기 전에 실제 교정을 하는 것을 구식으로 만드는 온라인 교정이 얻어진다.
개선된 개념에 따르면, 전력 반도체 디바이스의 동작을 분석하기 위한 방법이 제공된다. 디바이스의 N 개의 레퍼런스 전압들의 세트 및 디바이스의 N 개의 대응하는 레퍼런스 전류들의 세트가 제공된다. N은 2 이상의 정수이다. 디바이스의 Nframe 개의 온-상태 전압 및 온-상태 전류가 미리 결정된 시간-간격 내에 측정되고, 측정된 전압 및 전류는 Nframe 개의 측정 포인트를 나타낸다. Nframe은 2 이상의 정수이다. 레퍼런스 전압들의 세트는 Nframe 개의 측정 포인트에, 특히, 측정 포인트에서의 Nframe 개의 측정된 온-상태 전압에 최소제곱 근사화를 수행함으로써 조정된다. 이론적으로, 임의의 최소제곱 방법이 근사화를 위해서 사용될 수 있지만, 증분 최소제곱 방법이 바람직하다. 그러면, 레퍼런스 전압들의 조정된 세트가 전력 반도체 디바이스의 동작을 분석하기 위하여 사용된다.
개선된 개념에 따른 방법은 적어도 정격 전류에 달하는 온-상태 전류에도 잘 적용될 수 있고, 사전 교정이 회피될 수 있다. 그러면 정확도 및 계산 부하 사이에 바람직한 트레이드-오프가 제공된다. 큰 세트의 데이터가 사용되기 때문에, 오차가 크게 감소될 수 있다. 이러한 방법은 공지된 많은 접근법들은 할 수 없는 DC 전류 또는 매우 낮은 주파수의 AC 전류를 다룰 수 있다.
이러한 방법의 일부 구현형태에 따르면, 전력 반도체 디바이스의 동작의 분석은 디바이스의 정션 온도를 레퍼런스 전압들의 조정된 세트에 기반하여 추정하는 것을 포함한다.
일부 구현형태에 따르면, 전력 반도체 디바이스의 동작의 분석은 온-상태 전압에서의 시간이 지남에 따른 천이를 결정하는 것을 포함한다.
온-상태 전압에서의 천이는 전력 반도체 디바이스의 전기적 열화를 나타낸다. 이러한 구현형태는, 전력 반도체 디바이스의 전류-전압 특성에 온도-불변 포인트가 존재하고, 레퍼런스 전류 중 하나가 불변 포인트에 대응하는 경우에 특히 적절하다.
일부 구현형태에 따르면, 최소제곱 근사화를 위하여 각각의 두 개의 인접한 측정 포인트들 사이, 특히, 측정 포인트에서의 각각의 두 개의 인접한 측정된 온-상태 전류들 사이의 구간별-선형 근사화가 취해진다. 연속적 전압-전류 근사화가 취해지는 다른 접근법과 비교할 때, 본 발명의 증분에 의하면, 낮은 계산 복잡도를 유지하면서 구간별-선형 근사화 오차가 최소값으로 감소될 수 있다.
일부 구현형태에 따르면, 최소제곱 근사화는 각각의 레퍼런스 전류에 대한 유효성 인자를 규정하는 것을 포함하는데, 유효성 인자는 전류 도메인 내의 온-상태 전류가 레퍼런스 전류 각각에 얼만 가까운지를 나타낸다. 일반적으로, 유효성 인자로서 표현되는 바와 같은, 각각의 레퍼런스 전류 및 연관된 레퍼런스 전압에 대한 측정 포인트의 근접성은, 특정 측정 포인트, 특히 측정된 특정 온-상태 전류가 특정 레퍼런스 전류에 대해서 얼마나 유효한지 또는 정확한지의 표시를 제공한다. 그러므로, 유효성 인자는 측정된 온-상태 전압을 그들의 각각의 유효성 또는 정확도에 따라서 가중하기 위해서 사용될 수 있는 가중 인자를 나타낸다. 유효성 인자를 규정하는 것은, 예를 들어 유효성 인자를 계산하기 위한 하나 이상의 수학식을 제공하는 것, 및 유효성 인자를 독출하기 위한 그래프 또는 룩업 테이블을 제공하는 것을 포함할 수 있다.
바람직하게는, 최소제곱 근사화는 각각의 측정 포인트에 대한, 특히 각각의 측정된 온-상태 전류에 대한 유효성 인자들의 세트를 결정하여, 결과적으로 유효성 인자의 Nframe 개의 세트를 얻는 것을 더 포함한다. 유효성 인자들의 세트를 결정하는 것은, 예를 들어 하나 이상의 수학식으로 유효성 인자를 계산하는 것, 및 유효성 인자를 그래프 또는 룩업 테이블로부터 취하는 것을 포함할 수 있다.
일부 구현형태에 따르면, 미리 결정된 시간 간격 내의 측정 포인트에 대하여, 유효성 인자는, 연관된 측정 포인트의 측정된 온-상태 전류가 상기 레퍼런스 전류와 동일한 경우에는 특정 레퍼런스 전류와 연관된 유효성 인자가 1이 되지만, 연관된 측정 포인트의 측정된 온-상태 전류가 인접 레퍼런스 전류와 동일한 경우에는 상기 레퍼런스 전류와 연관된 유효성 인자가 0이 되는 방식으로 규정된다. 바람직하게는, 연관된 측정 포인트의 측정된 온-상태 전류가 레퍼런스 전류 및 인접 레퍼런스 전류 사이에 속하는 경우, 특정 레퍼런스 전류와 연관된 유효성 인자는 1과 0 사이의 값이다. 바람직하게는, 유효성 인자는 선정된 레퍼런스 전류로부터 인접 레퍼런스 전류로 갈수록 감소한다.
일부 구현형태에 따르면, 미리 정의된 시간-간격 내의 측정 포인트에 대하여, 유효성 인자는 다음 수학식들의 세트에 의해서 정의, 즉 계산될 수 있다:
Figure pct00001
Figure pct00002
Figure pct00003
Figure pct00004
Figure pct00005
Figure pct00006
Figure pct00007
일부 구현형태에 따르면, 레퍼런스 전압들의 조정된 세트가 결정된 유효성 인자 및 측정된 온-상태 전압에 기반하여 결정, 특히 계산된다. 특히, 레퍼런스 전압들의 조정된 세트는 바람직하게는 N 개의 조정된 레퍼런스 전압들의 벡터, Nframe 개의 측정된 온-스테이지 전압들의 벡터, 및 유효성 인자를 포함하거나 그로부터 계산된 매트릭스를 포함하는 방정식 집단을 풀이함으로써 계산된다.
일부 구현형태에 따르면, 레퍼런스 전압들의 조정된 세트는 수학식
Figure pct00008
을 풀이함으로써, 즉:
Figure pct00009
를 벡터 V에 대하여 풀이함으로써 계산될 수 있는데, 여기에서 Vmeas는 해당 시간-간격 내의 측정된 온-스테이지 전압들의 벡터이고, W는 각각의 측정 포인트에서 측정된 측정된 온-상태 전류로부터 유도된, 해당 시간-간격 내의 각각의 측정 포인트에서의 각각의 레퍼런스 전압에 대한 유효성 인자들의 매트릭스 어레이이며, V는 현재의 시간-간격 내에 근사화된 레퍼런스 전압들의 벡터이다. Vmeas 및 W의 각각의 행은 상이한 측정 포인트에 대응한다. 이것은 알려진 Vmeas 및 W, 미지의 V를 가지는 최소제곱 근사화의 일 예를 나타낸다. 각각의 시간-간격에 대하여, 예를 들어 의사역행렬, QR 인수분해(factorisation) 등을 사용하여 V를 계산하기 위하여 임의의 최소제곱 접근법이 사용될 수 있다.
일부 구현형태에 따르면, 레퍼런스 전압들의 조정된 세트의 계산은, (a) 해당 시간-간격 동안의 Nframe 개의 측정 포인트 모두를 로깅한 후 모든 최소제곱 매트릭스 계산을 해당 시간-간격의 끝에서 수행하는 것, 또는 (b) 모든 측정 포인트에서 중간 매트릭스들을 계산한 후 해당 시간-간격의 끝에서 최종 매트릭스 계산을 수행하는 것(증분 접근법)에 의해서 진행될 수 있다.
일부 구현형태에 따르면, 정션 온도를 추정하는 단계는, 평균 유효성 인자들의 세트를 유효성 인자들의 Nframe 개의 세트에 기반하여 결정하고, 정션 온도를 평균 유효성 인자들의 세트에 기반하여 추정하는 것을 포함한다.
일부 구현형태에 따르면, 평균 유효성 인자들의 세트를 결정하는 것은, 유효성 인자들의 Nframe 개의 세트의 대응하는 유효성 인자에 걸쳐서 각각의 시간 평균을 결정하는 것을 포함한다. 바람직하게는, 평균 유효성 인자들의 세트는 다음의 수학식:
Figure pct00010
를 사용하여 계산될 수 있다.
어떤 시간-간격 내의 특정 레퍼런스 전압 Vn에 대응하는 평균 유효성 인자 wn(av)는 레퍼런스 전압 추정의 정확도에서의 신뢰도의 표시를 효과적으로 제공한다. 이것은, 전기적 특성 및 열적 특성을 식별하는 데에 레퍼런스 전압을 어떻게 사용할지를 결정하기 위하여 교정 알고리즘에 의해 사용될 수 있다.
일부 구현형태에 따르면, 정션 온도를 추정하는 단계는, 정션 온도에 대한 추정된 값을 정션 온도에 대한 추정된 값 및 레퍼런스 전압들의 조정된 세트 중 하나 사이의 취해진 선형 관계에 기반하여 계산하는 것을 포함한다.
일부 구현형태에 따르면, 정션 온도를 추정하는 단계는, 정션 온도에 대한 복수 개의 추정된 값을 정션 온도에 대한 각각의 추정된 값 및 레퍼런스 전압들의 조정된 세트 중 각각의 하나 사이의 각각의 취해진 선형 관계에 기반하여 계산하는 것을 포함한다. 복수 개의 추정된 정션 온도 각각은 평균 유효성들의 세트의 각각의 평균 유효성에 따라서 가중된다. 그러면, 정션 온도에 대한 가중된 추정된 값이 정션 온도에 대한 최종 추정치를 얻기 위해서 가산되고, 예를 들어 정규화된다.
개선된 개념에 따르면, 전력 반도체 디바이스의 동작을 분석하기 위한 회로도 또한 제공된다. 이러한 회로는 측정 유닛, 저장 유닛 및 평가 유닛을 포함한다. 측정 유닛은 Nframe 개의 측정 포인트를 얻기 위해서, 미리 결정된 시간-간격 내에서 디바이스의 Nframe 개의 온-상태 전압 및 Nframe 개의 대응하는 온-상태 전류를 측정하도록 구성되고, Nframe은 2 이상의 정수이다. 저장 유닛은 디바이스의 레퍼런스 전압들의 세트 및 디바이스의 대응하는 레퍼런스 전류들의 세트를 저장하도록 구성된다. 또한, 저장 유닛은 유효성 인자를 결정하기 위한 룩업 테이블, 그래프, 또는 알고리즘, 을 저장하도록 구성될 수도 있다.
평가 유닛은 Nframe 개의 측정 포인트에, 특히, 측정 포인트에서의 Nframe 개의 측정된 온-상태 전압에 최소제곱 근사화를 수행함으로써 레퍼런스 전압들의 세트를 조정하도록 구성된다. 평가 유닛은 전력 반도체 디바이스의 동작을 레퍼런스 전압들의 조정된 세트에 기반해어 분석하도록 더 구성된다.
개선된 개념에 따르면, 전력 전자 시스템도 제공된다. 전력 전자공학 시스템은 개선된 개념에 따른 회로 및 전력 반도체 디바이스를 포함한다.
일부 구현형태에 따르면, 전력 반도체 소자는 다이오드, 특히 PIN 다이오드 또는 쇼트키 다이오드 또는 사이리스터 또는 전계 효과 트랜지스터, 예를 들어 MOSFET, JFET 또는 HEMT, 또는 바이폴라 트랜지스터, 예를 들어 IGBT 또는 BJT를 포함한다.
전력 전자 시스템의 일부 구현형태에 따르면, 전력 전자 시스템은 전력 컨버터를 포함한다. 전력 컨버터는 전력 반도체 디바이스를 포함한다.
개선된 개념에 따른 회로의 추가적인 구현형태는 개선된 개념에 따른 방법의 다양한 구현형태로부터 쉽게 구상되고, 그 반대의 경우도 마찬가지이다. 개선된 개념에 따른 전력 전자 시스템의 추가적인 구현형태는 개선된 개념의 방법에 따른 방법의 다양한 구현형태로부터 쉽게 구상되고, 그 반대의 경우도 마찬가지이다.
후속하는 설명에서, 본 발명은 도면을 참조하여 예시적인 구현형태에 대해서 상세히 설명된다.
도면에서,
도 1a는 두 가지 상이한 정션 온도에서의 전력 반도체 디바이스의 온-상태 전류 대 온-상태 전압을 보여준다;
도 1b는 상이한 온-상태 전류에서의 전력 반도체 디바이스의 온-상태 전압 대 정션 온도를 보여준다;
도 2는 개선된 개념에 따른 방법의 추가적인 예시적인 구현형태의 흐름도를 도시한다;
도 3은 개선된 개념에 따른 방법의 예시적인 구현형태의 일부를 나타내는 I-V 도면을 보여준다;
도 4는 측정된 온-상태 전류 Imeas에 의존하는 예시적인 레퍼런스 전류(I1-I9)와 연관된 유효성 인자(W1-W9)를 나타내는 도면을 도시한다;
도 5는 측정된 온-상태 전류 Imeas에 의존하는 레퍼런스 전류(I1-I9)와 연관된 유효성 인자(W1-W9)에 대한 값을 포함하는 룩업 테이블을 보여준다; 그리고,
도 6은 개선된 개념에 따른 전력 전자 시스템의 예시적인 실시형태의 블록도를 도시한다.
도 1a는 두 가지 상이한 정션 온도인 25℃ 및 125℃의 정션 온도 Tj에서의 전력 반도체 디바이스의 온-상태 전류 (Io) 대 온-상태 전압(Vo) 의 예시적인 곡선을 보여준다. 곡선들은 교차 포인트(CP)에서 교차한다. 여섯 개의 전류(I1, I2,…, I6) 및 대응하는 전압 V1(25), V2(25),…, V6(25)의 Tj=25℃에서의 이산 세트가 표시된다. 물론, 여섯 개의 전류의 개수는 임의의 예이고, 2 이상의 임의의 개수일 수 있다.
도 1b는 전압(V1(25),…, V6(25))의 Tj-의존성을 보여준다. 교차 포인트(CP) 미만의 전압이 음의 온도 계수를 보여주고, 즉 고정된 전류에 대해서 Tj가 증가함에 따라 감소하는 반면에, 교차 포인트(CP)를 넘는 전압은 양의 온도 계수를 보여주고, 즉 고정된 전류에 대해서 Tj가 증가함에 따라 증가한다는 것을 알 수 있다.
교차 포인트(CP)는 Tj-의존성을 보여주지 않는다. 일부 전력 반도체 디바이스, 예를 들어 일부 PIN 다이오드의 경우, 교차 포인트(CP)는 정격 전류에 근접하거나 그보다 높을 수 있다. 다른 전력 반도체 디바이스, 예를 들어 절연-게이트 바이폴라 트랜지스터(IGBT)의 경우, 교차 포인트는 정격 전류의 10% 미만일 수 있다. 또 다른 전력 반도체 디바이스는, 예를 들어 온-상태 전압의 비선형 온도 의존성에 기인하여 단일 교차 포인트(CP)를 가지지 않을 수 있다.
설명된 온도 의존성에 기인하여, 순방향 전압에 기반하여 전력 반도체 디바이스의 동작을 분석하는 것은 복잡하다. 개선된 개념에 따르면, 그럼에도 불구하고 의미있는 분석이 사전 교정이 없이 그리고, 앞서 그리고 후속하는 설명에서 설명되는 바와 같이 적용가능한 전류 범위를 크게 제한하지 않으면서 수행될 수 있다.
개선된 개념에 따른 방법의 예시적인 구현형태가 이제 도 2 내지 도 5에서 설명된다.
도 2의 단계 100에서, 전력 반도체 디바이스의 레퍼런스 전압(Vn, Vn+1, …VN), 특히 레퍼런스 온-상태 전압들의 세트 및 디바이스의 대응하는 레퍼런스 전류(In, In+1, …IN), 특히 레퍼런스 온-상태 전류들의 세트가 결정된다. 예를 들어, 레퍼런스 전압 및 전류는 미리 규정된 정션 온도에서 반도체 디바이스의 미리 규정된 공칭 양일 수 있고, 예를 들어 전력 반도체 디바이스의 데이터시트에서 규정될 수 있거나, 이들은 규정된 정션 온도에서 측정된 미리 결정된 양일 수 있다.
단계 200에서, 미리 결정된 시간-간격 내에서, 디바이스의 Nframe 개의 온-상태 전압(Vmeas(1), … Vmeas(k), … Vmeas(Nframe)) 및 Nframe 개의 대응하는 온-상태 전류(Imeas(1), … Imeas(k), … Imeas(Nframe))가 측정되고, Nframe 개의 측정 포인트(MP(1), … MP(k), … MP(Nframe))를 나타낸다. Nframe은 2 이상의 정수인 반면에, k는 결과적으로 연관된 측정 포인트 MP(k)를 초래하는 온-상태 전압 및 전류 측정의 특정한 반복이다.
도 3은 여러 측정 포인트(MP) 및 다섯 개의 레퍼런스 전압(V1 내지 V5) 및 대응하는 레퍼런스 전류(I1 내지 I5)를 예시적으로 도시한다. 레퍼런스 전류(I1 내지 I5)는 서로 균등하게 이격되고, 레퍼런스 전압(V1 내지 V5)은 레퍼런스 전류(I1 내지 I5)에 대응하는 전압이다. 도 3은 각각의 두 개의 인접하는 레퍼런스 전류들(I1 내지 I5) 및 연관된 레퍼런스 전압들(V1 내지 V5) 사이의 구간별로 선형 근사화된 I-V 곡선도 도시한다.
단계 300에서, 레퍼런스 전압들(V1, … Vn, … VN)의 세트는, 측정 포인트(MP(1), … MP(k), … MP(Nframe))에서의 Nframe 개의 측정된 온-상태 전압 Vmeas(1), … Vmeas(k), … Vmeas(Nframe))에 최소제곱 근사화를 수행함으로써 조정된다. 최소제곱 근사화는 도 3에 도시된 바와 같이, 측정 포인트(MP(1), … MP(k), … MP(Nframe))에서의 각각의 두 개의 인접한 측정된 온-상태 전류들(Imeas(1), … Imeas(k), … Imeas(Nframe)) 사이의 구간별-선형 근사화의 가정에 기반하고 있다.
최소제곱 근사화는 각각의 레퍼런스 전류(I1, … In, … IN)에 대한 유효성 인자(W1, … Wn, … WN)의 규정을 요구한다. 유효성 인자(W1, … Wn, … WN)는 전류 도메인에서 측정된 온-상태 전류(Imeas(1), … Imeas(k), … Imeas(Nframe))가 레퍼런스 전류(I1, … In, … IN) 각각에 얼마나 가까운지를 나타내고, 따라서 측정된 온-상태 전류(Imeas(1), … Imeas(k), … Imeas(Nframe))가 레퍼런스 전류(I1, … In, … IN) 중 임의의 것에 대해서 얼마나 유효한지를 나타낸다.
미리 결정된 시간-간격 내의 측정 포인트 MP(k)에 대한 유효성 인자(W1(k), … Wn(k), … WN(k))는, 연관된 측정 포인트 MP(k)의 측정된 온-상태 전류 Imeas(k)가 상기 레퍼런스 전류(I1, … In, … IN)와 같은 경우에는 특정 레퍼런스 전류(I1, … In, …IN)와 연관된 유효성 인자(W1(k), … Wn(k), … WN(k))가 1이 되는 반면에, 연관된 측정 포인트 MP(k)의 측정된 온-상태 전류 Imeas(k)가 인접 레퍼런스 전류(I2, … In+1, … IN-1)와 같으면 상기 레퍼런스 전류(I1, … In, … IN)와 연관된 유효성 인자(W1(k), … Wn(k), … WN(k))가 0이 되는 방식으로 규정된다. 레퍼런스 전류들(I1, … In, … IN) 사이에서, 유효성 인자(W1(k), … Wn(k), … WN(k))는 선정된 레퍼런스 전류(I1, … In, … IN)로부터 인접 레퍼런스 전류(I2, … In+1, … IN-1)에 다가갈수록 선형 방식으로 감소된다.
이러한 정의가, 예를 들어 후속하는 수학식 집단에서 확인될 수 있다:
[수학식 1]
Figure pct00011
[수학식 2]
Figure pct00012
[수학식 3]
Figure pct00013
[수학식 4]
Figure pct00014
[수학식 5]
Figure pct00015
[수학식 6]
Figure pct00016
[수학식 7]
Figure pct00017
또는, 유효성 인자(W1, … Wn, … WN)의 정의는 도 4에 도시된 바와 같은 그래프를 이용하거나 도 5에 도시된 바와 같은 룩업 테이블을 이용하여 확인될 수 있다. 도 5 및 도 6에서, 아홉 개의 유효성 인자(W1 내지 W9)가 특정한 측정 포인트 MP의 측정된 온-상태 전류 Imeas에 의존하면서 아홉 개의 레퍼런스 전류(I1 내지 I9)와 연관되어 예시적으로 제시되는데, 측정된 온-상태 전류는 단위 pu로 표시되고, 즉 정격 전류에 대하여 표시된다(1.0 pu는 측정된 온-상태 전류가 정격 전류와 같다는 것을 의미함). 예를 들어, 측정된 온-상태 전류가 0.37 pu와 같다면, W3 = 0.3 및 W4 = 0.7을 제외하고 모든 Wn = 0이 성립한다. 0.1 pu보다 작고 0.9 pu보다 큰 전류들은 이러한 예에서 무시된다는 것에 주의한다.
전술된 정의 중 임의의 것을 사용하면서, 각각의 측정 포인트(MP(1), … MP(k), … MP(Nframe))에 대한, 특히 각각의 측정된 온-상태 전류들(Imeas(1), … Imeas(k), … Imeas(Nframe)에 대한 유효성 인자들(W1, … Wn, … WN)의 세트가 결정되고, 즉 수학식으로 계산되거나 그래프 또는 테이블로부터 독출되어, 결과적으로 얻어지는 유효성 인자들(W1(1), … Wn(k), … WN(Nframe))의 Nframe 개의 세트가 얻어진다.
그러면, 레퍼런스 전압들(V1, … Vn, … VN)의 조정된 세트는, 결정된 유효성 인자(W1(1), … Wn(k), … WN(Nframe)) 및 측정된 온-상태 전압(Vmeas(1), … Vmeas(k), … Vmeas(Nframe))에 기반하여 결정된다. 특히, 레퍼런스 전압들(V1, … Vn, … VN)의 조정된 세트가 다음 수학식
[수학식 8]
Figure pct00018
, 즉
[수학식 9]
Figure pct00019
를 벡터 V에 대해서 풀이함으로써 계산되는데, 여기에서 Vmeas는 해당 시간-간격 내의 측정된 온-스테이지 전압들의 벡터이고, W는 각각의 측정 포인트에서 측정된 측정된 온-상태 전류로부터 유도된, 해당 시간-간격 내의 각각의 측정 포인트에서의 각각의 레퍼런스 전압에 대한 유효성 인자들의 매트릭스이며, V는 현재의 시간-간격 내에 근사화된 레퍼런스 전압들의 벡터이다. 이러한 수학식을 벡터 V에 대해서 풀이하는 것은, 다양한 공통 접근법, 예컨대 의사역행렬 또는 QR 인수분해(factorisation)에 의해서 수행될 수 있다.
조정된 레퍼런스 전압(V1, … Vn, … VN)은 측정된 온-상태 전압 Vmeas에 대한 전류에 독립적인 추정치로서 사용될 수 있다.
단계 400에서, 시간-간격의 끝에서, 평균 유효성 인자 Wn(av)가 레퍼런스 전압들(V1, … Vn, … VN)의 조정된 세트의 각각의 전압 Vn에 대해서 다음 수학식
[수학식 10]
Figure pct00020
에 따라 계산될 수 있고, 결과적으로 평균 유효성 인자들(W1(av), … Wn(av), … WN(av))의 세트가 얻어진다.
특정한 조정된 레퍼런스 전압 Vn에 대한 평균 유효성 인자 Wn(av)는 전압 추정의 정확도에서의 신뢰도의 표시를 제공한다.
샘플 시간 간격의 지속기간은, 예를 들어 개선된 평균을 얻기 위한 긴 지속기간과 시간-간격에 걸쳐서 거의 일정한 정션 온도 Tj를 가정하는 것이 유효하게 되는 짧은 지속기간 사이에서의 절충으로서 선택될 수 있다.
단계 500에서, 레퍼런스 전압들(V1, … Vn, … VN)의 조정된 세트가 전력 반도체 디바이스의 동작을 분석하기 위하여 사용된다.
특히, 이러한 분석은 레퍼런스 전압들(V1, … Vn, … VN)의 조정된 세트로부터 최대 평균 유효성 인자 Wn(av)를 가지는 레퍼런스 전압 Vn을 선택하는 것 및 정션 온도 Tj에 대한 추정된 값을 정션 온도 Tj 및 선택된 레퍼런스 전압 Vn 사이의 취해진 선형 관계성에 기반하여 계산하는 것을 수반할 수 있다.
예를 들어, 이러한 분석은 정션 온도에 대한 각각의 추정된 값을 레퍼런스 전압들(V1, … Vn, … VN)의 조정된 세트의 레퍼런스 전압 Vn 중 일부 또는 전부에 대한 상기 취해진 선형 관계에 기반하여 계산하는 것을 수반할 수 있다. 그러면, 정션 온도 Tj에 대한 추정된 값의 가중된 평균이 결정될 수 있다. 가중화는 각각의 평균 유효성 인자(W1(av), … Wn(av), … WN(av))에 따라서 수행될 수 있다.
도 6은 개선된 개념에 따른 전력 전자 시스템의 예시적인 실시형태의 블록도를 도시한다. 특히, 전력 전자공학 시스템은 도 2 내지 도 5에 관하여 설명된 바와 같은 개선된 개념에 따른 방법을 수행하도록 구성된다.
시스템은 개선된 개념에 따른 회로(C) 및 이러한 회로(C)에 커플링된 전력 전자공학 디바이스, 예를 들어 전력 컨버터(PC)를 포함한다. 전력 컨버터(PC)는 하나 이상의 전력 반도체 디바이스(PS1, PS2,…, PS6), 예를 들어 IGBT를 포함한다. 도 6에서 여섯 개인 전력 반도체 디바이스의 개수는 단지 예시를 위한 것이고, 여섯 개와 다른 개수일 수 있다. 도 6의 예에서, 소자(PS1,…, PS6)는 전력 변환기에 대한 표준 애플리케이션인 6-스위치 삼상 2-레벨 인버터의 일부로서 도시된다. 그러나, 이것은 오직 예시일 뿐이고, 개선된 개념이 이러한 구조에 의존하지 않기 때문에 이런 예에 의해서 어떠한 제한도 생기지 않는다.
비록 도 6에서는 공핍 타입의 IGBT에 대한 회로 심볼이 표시되지만, 이것은 절대로 수반된 개념에 따른 방법 또는 회로 또는 시스템을 한정하지 않는다. 특히, 전력 반도체 디바이스(PS1, PS2, PS3)는 향상된 타입의 IGBT 또는 다른 트랜지스터, 사이리스터 또는 다이오드를 포함할 수 있다. 전력 컨버터(PC)도 오직 하나의 예로서 사용된다. 특히, 이것은 다른 전력 전자공학 디바이스, 예를 들어 고상 회로 차단기, 고상 릴레이, 정적 VAR 보상기 또는 스위치-모드 오디오 증폭기로 대체될 수 있다.
전력 컨버터(PC)는, 예를 들어 전력 반도체 디바이스(PS1, PS2, PS3)를 구동 및/또는 제어하기 위한 구동 및 제어 유닛(DCU)을 포함할 수 있다.
회로(C)는 도 6에 도시된 바와 같이 전력 컨버터(PC)와 별개일 수 있다. 또는, 예를 들어 전력 컨버터(PC) 또는 구동 및 제어 유닛(DCU)은 회로(C)를 포함할 수 있다.
이러한 회로는 미리 결정된 시간 간격 내에 여러 반복에서 반도체 디바이스(PS1, PS2, PS3)중 적어도 하나의 온-상태 전압 및 전류를 측정하고, 및 전력 컨버터(PC)와 통신하기 위한 측정 유닛(MU)을 포함한다. 측정 유닛(MU)은, 예를 들어 하나 이상의 아날로그-디지털 컨버터 및/또는 필드-프로그래밍가능한 게이트 어레이(FPGA)를 포함할 수 있다. 또는, 측정 유닛(MU)은 마이크로-콘트롤러 유닛을 포함할 수 있다.
회로(C)는 레퍼런스 전압 및 레퍼런스 전류를 저장하기 위한 저장 유닛(SU)을 더 포함한다. SU는 조정된 레퍼런스 전압, 유효성 인자 및 평균 유효성 인자를 저장하기 위한 것이기도 하다. 또한, 유효성 인자를 결정하기 위한 수학식, 그래프, 또는 룩업 테이블이 SU 내에 저장될 수 있다.
일부 구현형태들에서(미도시), 저장 유닛(SU)은 측정 유닛(MU)과, 예를 들어 측정 유닛(MU)의 FPGA 또는 마이크로-콘트롤러 유닛 내에서 조합될 수 있다.
회로(C)는 레퍼런스 전압을 조정하고, 데이터를 저장 유닛(SU)에 저장하며, 선택적으로는 정션 온도에 대한 추정 값을 결정하기 위한 평가 유닛(EU), 예를 들어 마이크로프로세서를 더 포함한다. 특히, 평가 유닛(EU)은 도 2 내지 도 5에서 설명된 모든 계산 단계를 수행하도록 구성될 수 있다. 또한, 평가 유닛(EU)은 저장 유닛(SU) 및/또는 측정 유닛(MU)과 조합될 수 있다.
개선된 개념에 따른 방법, 회로 또는 시스템을 사용하여, 전력 반도체 디바이스의 동작이 그 정격 전류에 이르기까지, 그리고 사용 전에 교정하는 것이 없이 분석될 수 있다. 이것은, 예를 들어 100ms 또는 수 백 ms의 범위에서, 레퍼런스 전압들의 세트를 최소제곱 방법을 사용하여 측정 포인트에 효과적으로 근사화함으로써 달성된다. 최소제곱 근사화는 조정된 전압이 계산될 수 있게 하고, 이것은 교정을 온라인으로, 즉 해당 디바이스, 예를 들어 전력 컨버터를 포함하는 전력 반도체 디바이스 또는 시스템의 정상 동작 도중에 효과적으로 수행하기 위하여 사용될 수 있다.
개선된 개념은 정확도 대 계산 부하의 더 양호한 트레이드-오프를 허용한다. 예를 들어 간단한 비닝(binning)이 사용된다면, 많은 수의 전류 빈이 요구될 것이어서, 결과적으로 얻어지는 데이터를 사용할 때에 계산 부하가 증가될 것이며, 또는 결과적으로 얻어지는 전압 내에는 큰 오차가 존재할 것이다.
개선된 개념에 따르면, 온-상태 전압 강하의 고전류 측정치가 정상 컨버터 동작과의 간섭을 피하거나, 특별한 저-전류원이 스위치인(switched in) 또는 스위치 아웃되도록 요구한다.
복잡한 룩업 테이블도 피할 수 있다.
데이터의 큰 세트가 사용될 수 있기 때문에, 측정 오차가 개선된 개념에 의해서 크게 감소될 수 있다.
개선된 개념에 따른 시스템 또는 회로는 DC 전류 또는 매우 낮은 주파수의 AC 전류를 다룰 수 있다. 이러한 경우에는, 온-상태 전류가 거의 일정한 특정 시간-간격 내에서 두 개의 레퍼런스 전류만이 유효한 데이터를 가질 것이다.
개선된 개념에 따른 구현형태는 정션 온도 추정을 수반할 수 있는데, 이것은 "스마트" 전력 변환기의 다음 세대에서의 다음을 포함하는 여러 피쳐를 가능하게 할 수 있다: 동적 등급 제어(지능적인 등급 향상/등급 하락), 최적화된 병렬 인버터 스택 전류 공유, 상태 모니터링(마모 및 비정상적 동작을 검출하여, 유지보수를 예측함), 온도 사이클 카운팅 및 잔여 실효 수명 추정, 개발 및 타입 테스팅 도중의 인버터 스택 디자인의 개선된 인증, 개선된 과온도 검출.
전력 컨버터의 제조사에게 주어지는 결과적인 이점은, 예를 들어 마진의 감소를 통한 최적화된 성능(예를 들어 전류 등급 또는 효율) 대 비용을 포함할 수 있다. 전력 컨버터의 최종 사용자에게 주어지는 이점은, 이상 동작의 조기 검출 및 잠재적으로 감소된 동작 비용을 포함할 수 있다.
설명된 것과 유사한 방식으로, 이러한 방법은 스위칭 특성, 예컨대 피크 다이오드 리버스 복구 전류, 피크 오버슈트 전압, 및 기타 등등을 포함하는 다른 전류-의존적 TSEP에도 적용될 수 있다. 본질적으로 모든 전력 반도체 디바이스에 대해서 범용적이지 않은 TSEP, 예를 들어 게이트 임계 전압 또는 내부 게이트 저항도 유사한 방식으로 처리될 수 있다. 하나의 주된 양태는 동작 포인트 및 온도 양자 모두에 대한 의존성을 가지는 측정치를 온도 의존성만을 가지는 측정치들의 이산 세트로 변환함으로써, 동작-포인트(예를 들어 전류) 의존성을 제거하는 것이다.
더욱이, 이러한 개념은, 특히 일부 종류의 관심 핫스폿 온도가 가혹한 환경 때문에 측정하기가 어려운 경우에, 전력 전자장비로부터 별개로 전기 장비의 동작을 분석하기 위해서도 사용될 수 있다. 이것은, 예를 들어, 핫스폿 온도 또는 변압기의 권선 온도가 관심 대상일 수 있는 전력 변압기에 대한 경우일 수 있다.
참조 부호 목록
PC 전력 변환기
DCU 구동 및 제어 유닛
PS1,…, PS6 전력 반도체 소자
C 회로
EU 평가 단위
SU 저장 유닛
MU 측정 유닛
Ion 온-스테이트 전류
Von 온-스테이트 전압
Tj 정션 온도
V1, … Vn, … VN 레퍼런스 전압, 조정된 레퍼런스 전압
In, … In, … IN 레퍼런스 전류
Imeas 측정된 온-상태 전류
Vmeas 측정된 온-상태 전압
MP 측정 포인트
W1, … Wn, … WN 유효성 인자
Wn(av), … Wn(av), … WN(av) 평균 유효성 인자

Claims (15)

  1. 전력 반도체 디바이스(PS1, PS2, PS3)의 동작을 분석하기 위한 방법으로서,
    - 상기 디바이스(PS1, PS2, PS3)의 레퍼런스 전압들(Vn, Vn+1, …VN)의 세트 및 대응하는 레퍼런스 전류들(In, In+1, …IN)의 세트를 제공하는 단계;
    - Nframe 개의 측정 포인트(MP(1), … MP(k), … MP(Nframe))를 획득하도록, 미리 결정된 시간-간격 내에서 상기 디바이스(PS1, PS2, PS3)의 Nframe 개의 온-상태 전압(Vmeas(1), … Vmeas(k), … Vmeas(Nframe)) 및 Nframe 개의 대응하는 온-상태 전류(Imeas(1), … Imeas(k), … Imeas(Nframe))를 측정하는 단계 - Nframe은 2 이상의 정수임 -;
    - Nframe 개의 측정 포인트(MP(1), … MP(k), … MP(Nframe))에 최소제곱 근사화를 수행함으로써 상기 레퍼런스 전압들(V1, … Vn, … VN)의 세트를 조정하는 단계; 및
    - 상기 레퍼런스 전압들(V1, … Vn, … VN)의 조정된 세트를 사용하여 상기 전력 반도체 디바이스(PS1, PS2, PS3)의 동작을 분석하는 단계
    를 포함하는, 전력 반도체 디바이스 동작 분석 방법.
  2. 제 1 항에 있어서,
    상기 분석하는 단계는,
    상기 레퍼런스 전압들(V1, … Vn, … VN)의 조정된 세트에 기반하여 상기 디바이스(PS1, PS2, PS3)의 정션 온도(Tj)를 추정하는 것을 포함하는, 전력 반도체 디바이스 동작 분석 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 최소제곱 근사화를 위하여, 각각의 두 개의 인접한 측정 포인트들(MP(1), … MP(k), … MP(Nframe)) 사이의 구간별-선형 근사화가 취해지는, 전력 반도체 디바이스 동작 분석 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 최소제곱 근사화는,
    - 각각의 레퍼런스 전류(I1, … In, … IN)에 대한 유효성 인자(W1, … Wn, … WN)를 규정하는 것 - 상기 유효성 인자(W1, … Wn, … WN)는 측정된 온-상태 전류(Imeas(1), … Imeas(k), … Imeas(Nframe))가 상기 레퍼런스 전류(I1, … In, … IN)의 각각에 얼마나 가까운지를 나타냄 -;
    - 각각의 측정 포인트(MP(1), … MP(k), … MP(Nframe))에 대한 유효성 인자들(W1, … Wn, … WN)의 세트를 결정하여, 유효성 인자들(Wn(1), … Wn(k), … WN(Nframe))의 Nframe 개의 세트를 얻는 것을 포함하는, 전력 반도체 디바이스 동작 분석 방법.
  5. 제 4 항에 있어서,
    상기 유효성 인자(W1, … Wn, … WN)는,
    측정된 온-상태 전류(Imeas(1), … Imeas(k), … Imeas(Nframe))가 상기 레퍼런스 전류(I1, … In, … IN)와 같은 경우에는 특정 레퍼런스 전류(In, … In, … IN)와 연관된 유효성 인자(W1, … Wn, … WN)가 1이 되지만, 측정된 온-상태 전류(Imeas(1), … Imeas(k), … Imeas(Nframe))가 인접 레퍼런스 전류(I2, … In+1, … IN-1)와 같은 경우에는 상기 레퍼런스 전류(I1, … In, … IN)와 연관된 유효성 인자(W1, … Wn, … WN)가 0이 되는 방식으로 규정되는, 전력 반도체 디바이스 동작 분석 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    미리 정의된 시간-간격 내의 측정 포인트(MP(k))에 대하여, 유효성 인자(W1, … Wn, … WN)가 다음 수학식들의 세트:
    Figure pct00021

    에 의하여 규정되는, 전력 반도체 디바이스 동작 분석 방법.
  7. 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 레퍼런스 전압들(V1, … Vn, … VN)의 조정된 세트는, 결정된 유효성 인자(W1(1), … Wn(k), … WN(Nframe)) 및 측정된 온-상태 전압(Vmeas(1), … Vmeas(k), … Vmeas(Nframe))에 기반하여 결정되는, 전력 반도체 디바이스 동작 분석 방법.
  8. 제 7 항에 있어서,
    상기 레퍼런스 전압들(V1, … Vn, … VN)의 조정된 세트는, 다음 수학식
    Figure pct00022

    , 즉
    Figure pct00023

    를 벡터 V에 대하여 풀이함으로써 계산되는, 전력 반도체 디바이스 동작 분석 방법.
  9. 제 4 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 정션 온도(Tj)를 추정하는 단계는,
    평균 유효성 인자들(W1(av), … Wn(av), … WN(av))의 세트를 유효성 인자들(W1(1), … Wn(k), … WN(Nframe))의 Nframe 개의 세트에 기반하여 결정하는 것, 및 상기 정션 온도(Tj)를 상기 평균 유효성 인자들(W1(av), … Wn(av), … WN(av))의 세트에 기반하여 추정하는 것을 포함하는, 전력 반도체 디바이스 동작 분석 방법.
  10. 제 9 항에 있어서,
    상기 평균 유효성 인자들(W1(av), … Wn(av), … WN(av))의 세트를 결정하는 것은,
    유효성 인자들(W1(k), … Wn(k), … WN(Nframe))의 Nframe 개의 세트의 대응하는 유효성 인자에 걸쳐, 바람직하게는 다음 수학식
    Figure pct00024

    에 의하여 각각의 시간 평균을 결정하는 것을 포함하는, 전력 반도체 디바이스 동작 분석 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 정션 온도(Tj)를 추정하는 단계는,
    상기 정션 온도(Tj)에 대한 추정된 값을, 상기 정션 온도(Tj)에 대한 추정된 값과 레퍼런스 전압들(V1, … Vn, … VN)의 조정된 세트 중 하나 사이의 취해진(assumed) 선형 관계에 기반하여 계산하는 것을 포함하는, 전력 반도체 디바이스 동작 분석 방법.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 정션 온도(Tj)를 추정하는 단계는,
    - 상기 정션 온도(Tj)에 대한 복수 개의 추정된 값을, 상기 정션 온도(Tj)에 대한 각각의 추정된 값과 상기 레퍼런스 전압들(V1, … Vn, … VN)의 조정된 세트 중 각각의 하나 사이의 각각의 취해진 선형 관계에 기반하여 계산하는 것; 및
    - 복수 개의 추정된 정션 온도(Tj) 각각을 상기 평균 유효성들(W1(av), … Wn(av), … WN(av))의 세트의 각각의 평균 유효성에 따라서 가중하는 것을 포함하는, 전력 반도체 디바이스 동작 분석 방법.
  13. 전력 반도체 디바이스(PS1, PS2, PS3)의 동작을 분석하기 위한 회로로서,
    - Nframe 개의 측정 포인트(MP(1), … MP(k), … MP(Nframe))를 획득하기 위해, 미리 결정된 시간-간격 내에서 상기 디바이스(PS1, PS2, PS3)의 Nframe 개의 온-상태 전압(Vmeas(1), … Vmeas(k), … Vmeas(Nframe)) 및 Nframe 개의 대응하는 온-상태 전류(Imeas(1), … Imeas(k), …Imeas(Nframe))를 측정하도록 구성된 측정 유닛(MU) - Nframe은 2 이상의 정수임 -; 및
    - 상기 디바이스(PS1, PS2, PS3)의 레퍼런스 전압들(V1, … Vn, … VN)의 세트 및 상기 디바이스(PS1, PS2, PS3)의 대응하는 레퍼런스 전류들(I1, … In, … IN)의 세트를 저장하기 위한 저장 유닛(SU); 및
    - 평가 유닛(EU)을 포함하고, 상기 평가 유닛(EU)은,
    - Nframe 개의 측정 포인트(MP(1), … MP(k), … MP(Nframe))에 최소제곱 근사화를 수행함으로써 상기 레퍼런스 전압들(V1, … Vn, … VN)의 세트를 조정하고,
    - 상기 레퍼런스 전압들(V1, … Vn, … VN)의 조정된 세트에 기반하여 상기 전력 반도체 디바이스(PS1, PS2, PS3)의 동작을 분석하도록
    구성된, 전력 반도체 디바이스 동작 분석 회로.
  14. 제 13 항에 따른 회로(C) 및 전력 반도체 디바이스(PS1, PS2, PS3)를 포함하는, 전력 전자 시스템.
  15. 제 14 항에 있어서,
    상기 전력 전자 시스템은 전력 컨버터(PC)를 포함하며,
    상기 전력 컨버터(PC)는 상기 전력 반도체 디바이스(PS1, PS2, PS3)를 포함하는, 전력 전자 시스템.
KR1020227031371A 2020-03-02 2021-02-12 전력 반도체 디바이스의 동작의 분석 KR20220149538A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20160411.3 2020-03-02
EP20160411.3A EP3875973B1 (en) 2020-03-02 2020-03-02 Analyzing an operation of a power semiconductor device
PCT/EP2021/053440 WO2021175564A1 (en) 2020-03-02 2021-02-12 Analyzing an operation of a power semiconductor device

Publications (1)

Publication Number Publication Date
KR20220149538A true KR20220149538A (ko) 2022-11-08

Family

ID=69743140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227031371A KR20220149538A (ko) 2020-03-02 2021-02-12 전력 반도체 디바이스의 동작의 분석

Country Status (6)

Country Link
US (1) US20230096094A1 (ko)
EP (1) EP3875973B1 (ko)
JP (1) JP2023516328A (ko)
KR (1) KR20220149538A (ko)
CN (1) CN115667948A (ko)
WO (1) WO2021175564A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113820582B (zh) * 2021-11-22 2022-02-08 山东阅芯电子科技有限公司 秒级功率循环试验中试验条件的搜索确定方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297661B1 (en) * 1999-04-19 2001-10-02 Ford Global Technologies, Inc. Semiconductor switch fault detection
US7577536B1 (en) * 2007-06-08 2009-08-18 Superprotonic, Inc. Determination of ohmic losses in electrical devices
CN103620429A (zh) * 2011-06-21 2014-03-05 科电公司 用于估计功率半导体器件的寿命终点的方法
DE102018110291A1 (de) * 2018-04-27 2019-10-31 Gottfried Wilhelm Leibniz Universität Hannover Verfahren zur Bestimmung der Alterung und zum Abschalten oder Funktionseinschränken eines Bipolartransistors sowie Vorrichtung mit einem Bipolartransistor
EP3627162B1 (en) * 2018-09-21 2023-06-07 Maschinenfabrik Reinhausen GmbH Analyzing an operation of a power semiconductor device
EP3627675A1 (en) * 2018-09-21 2020-03-25 Maschinenfabrik Reinhausen GmbH Analyzing an operating condition of a power converter

Also Published As

Publication number Publication date
WO2021175564A1 (en) 2021-09-10
CN115667948A (zh) 2023-01-31
US20230096094A1 (en) 2023-03-30
JP2023516328A (ja) 2023-04-19
EP3875973C0 (en) 2024-05-08
EP3875973A1 (en) 2021-09-08
EP3875973B1 (en) 2024-05-08

Similar Documents

Publication Publication Date Title
JP7414812B2 (ja) 電気システム又は電子システムの特徴温度の決定
JP7531483B2 (ja) パワー半導体装置の動作の分析
EP3839528B1 (en) Method for estimating parameters of a junction of a power semi-conductor and monitoring system for implementing said method
Bahun et al. Estimation of insulated-gate bipolar transistor operating temperature: simulation and experiment
Yang et al. A method of junction temperature estimation for SiC power MOSFETs via turn-on saturation current measurement
KR20220149538A (ko) 전력 반도체 디바이스의 동작의 분석
Aarniovuori et al. Three alternative methods to determine voltage source converter losses
Azofeifa et al. Inductor loss estimation of a single phase 3-level gallium nitride inverter under cryogenic conditions
Cyril et al. Towards a sensorless current and temperature monitoring in MOSFET-based H-bridge
Degrenne et al. A prognostics framework for power semiconductor IGBT modules through monitoring of the on-state voltage
JPWO2020058435A5 (ko)
Liu et al. A high-resolution in situ condition monitoring circuit for SiC gate turn-off thyristor in grid applications
Mannen et al. Investigation of multiple short-circuits characteristics and reliability in SiC power devices used for a start-up method of power converters
CN211478483U (zh) 测试电路
US20240186927A1 (en) Current monitoring and circuit temperature measurements
Pop et al. Application-aware lifetime estimation of power devices
Asoodar et al. Accurate ON-State Resistance Extraction for Online Condition Monitoring of Semiconductor Devices Under Noisy Conditions
Wu et al. Junction Temperature Measurement Method for SiC MOSFET Based on Charge Variation
Asoodar et al. A Novel ON-State Resistance Estimation Technique for Online Condition Monitoring of Semiconductor Devices Under Noisy Conditions
Zholbaryssov et al. Thermal Model Based Fault Detection and Isolation of Power Inverter IGBT Module