KR20220147565A - System and Method for Making Micro LED Display - Google Patents

System and Method for Making Micro LED Display Download PDF

Info

Publication number
KR20220147565A
KR20220147565A KR1020220136576A KR20220136576A KR20220147565A KR 20220147565 A KR20220147565 A KR 20220147565A KR 1020220136576 A KR1020220136576 A KR 1020220136576A KR 20220136576 A KR20220136576 A KR 20220136576A KR 20220147565 A KR20220147565 A KR 20220147565A
Authority
KR
South Korea
Prior art keywords
substrate
layer
ohmic contact
light emitting
transparent conductive
Prior art date
Application number
KR1020220136576A
Other languages
Korean (ko)
Inventor
젠 우 보르
빈 첸 치아
Original Assignee
젠 우 보르
빈 첸 치아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 젠 우 보르, 빈 첸 치아 filed Critical 젠 우 보르
Priority to KR1020220136576A priority Critical patent/KR20220147565A/en
Publication of KR20220147565A publication Critical patent/KR20220147565A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings

Abstract

A micro LED display can be made very accurately and efficiently by mainly using chip-by-chip isolation technology. First, after an epitaxy process, an LED epitaxial wafer is processed into a micro LED. Second, a bonding substrate having a driving circuit on the LED epitaxial wafer is provided. Then, each LED chip can be simultaneously or sequentially fixed to the substrate on a chip-by-chip basis, and each LED chip can be simultaneously or sequentially transferred using isolation technology. The LED epitaxial wafer itself can be also provided as an LED display substrate. A light conversion layer and a color definition layer can be individually patterned and sequentially formed on each LED chip to provide an LED display.

Description

마이크로 LED 디스플레이 제조 시스템 및 방법{System and Method for Making Micro LED Display}System and Method for Making Micro LED Display

본 발명은 마이크로 LED 디스플레이 패널 및 마이크로 LED 디스플레이 패널을 제조하는 방법에 관련된 것이다. 본 발명은 또한 마이크로 LED 패널을 제조하기 위한 장치에 관련된 것이다. 하지만, 본 발명은 훨씬 더 넓은 범위의 적용가능성을 가지는 것으로 인식될 것이다.The present invention relates to a micro LED display panel and a method for manufacturing the micro LED display panel. The present invention also relates to an apparatus for manufacturing a micro LED panel. However, it will be appreciated that the present invention has a much broader scope of applicability.

종래의 TFT LCD 디스플레이 및 OLED 디스플레이에 이어 마이크로 LED는 차세대 첨단 디스플레이로 간주된다. 기존 LED에서 계승된 마이크로 LED의 장점은 저전력 소모, 고휘도, 짧은 응답 시간 및 긴 수명이다. 마이크로 LED로 조립된 55 인치 크리스탈 LED TV는 2012 년 소니에서 발표 및 제조되었으며, 600 만 개 이상의 마이크로 LED가 백만 레벨 콘트라스트(contrast), 140 % 이상의 NTSC를 갖고, LCD 디스플레이에 비해 응답 시간 문제가 없고 OLED 디스플레이 비해 수명 문제가 없는 고해상도 픽셀들이 사용되었다. 마이크로 LED 디스플레이의 기술은 LED 칩 크기를 종래의 LED 칩의 1%로 축소하고, 고해상도 디스플레이에 단일 마이크로 LED를 적용하고, 두 개의 마이크로 LED 사이의 피치를 미니 미터에서 마이크로 미터 단위로 축소하고, 각 픽셀을 개별적으로 처리하고, 마이크로 LED 어레이의 각 마이크로 LED를 개별적으로 구동하는 것이다.Following the conventional TFT LCD display and OLED display, micro LED is considered as the next-generation advanced display. The advantages of micro LEDs inherited from conventional LEDs are low power consumption, high brightness, short response time, and long lifespan. A 55-inch crystal LED TV assembled with micro LEDs was announced and manufactured by Sony in 2012, with more than 6 million micro LEDs having a million-level contrast, over 140% NTSC, and no response time problems compared to LCD displays. High-resolution pixels that do not have a lifespan problem compared to OLED displays were used. The technology of micro LED display reduces the LED chip size to 1% of the conventional LED chip, applies a single micro LED to a high-resolution display, and reduces the pitch between two micro LEDs from mini-meter to micro-meter, each It treats the pixels individually and drives each micro LED in the micro LED array individually.

그러나, 각각의 단일 마이크로 LED의 경우, 하나의 디스플레이에 있는 수백만 개의 마이크로 LED가 기판에서 디스플레이로 효율적으로 옮기는 것이 어려우므로, 종래의 제조 공정을 대량 생산에 적용할 수 없다; 그것이 대량 전사(mass transfer) 문제이다.However, in the case of each single micro LED, it is difficult to efficiently transfer millions of micro LEDs in one display from the substrate to the display, so the conventional manufacturing process cannot be applied to mass production; That's the mass transfer problem.

이 문제를 해결하기 위해 몇 가지 접근 방식이 제안되었다. Andreas Bibl 등의 미국특허, 특허번호 US 8,794,501은 에피기판(epi-substrate)의 모든 마이크로 LED가 한 번에 임시 또는 본딩 기판으로 완전히 전사되고, 그 후 각각의 단일 마이크로 LED는 위상 전이를 사용하여 본딩 기판(bonding substrate)에서 디스플레이 패널의 수신 기판(receiving substrate)으로 개별적으로 픽업된다는 것을 언급한다. 대량 전사 문제는 여전히 수백만 개의 마이크로 LED를 본딩 기판에서 수신 기판까지 개별적으로 픽업해야 한다는 점이다; 시간이 너무 많이 소요되고, 저수율이 발생된다. 유체 필터를 사용하거나 중력에 의한 낙하와 같은 몇몇 다른 해결책은 여전히 산업적으로나 상업적으로 이용 가능하지 않다.Several approaches have been proposed to solve this problem. A US patent to Andreas Bibl et al., US Pat. No. US 8,794,501, states that all microLEDs on an epi-substrate are completely transferred to a temporary or bonding substrate at one time, after which each single microLED is bonded using a phase shift. It refers to being individually picked up from the bonding substrate to the receiving substrate of the display panel. The bulk transfer challenge is still that millions of microLEDs have to be individually picked up from the bonding substrate to the receiving substrate; It takes too much time, and a low yield is generated. Some other solutions, such as using fluid filters or dropping by gravity, are still not commercially or industrially available.

대량 전사 문제를 해결하기 위해서, 특히 RGB LED 칩을 본딩 기판으로 전사하기 위해서, 해결책은 질화물 기반 LED 칩만 본딩 기판으로 전사하는 것이다. 그러나, 질화물 기반 LED는 적색광을 제공할 수 없으므로 마이크로/미니 LED 디스플레이의 풀 컬러를 구현할 수 없다.To solve the mass transfer problem, especially to transfer the RGB LED chip to the bonding substrate, the solution is to transfer only the nitride-based LED chip to the bonding substrate. However, since nitride-based LEDs cannot provide red light, they cannot realize the full color of micro/mini LED displays.

따라서, 마이크로 LED 제조를 위한 대량 전사 문제에서 산업적 및 상업적으로 실행 가능한 해결책을 제공할 필요가 있다.Therefore, there is a need to provide an industrially and commercially viable solution to the problem of mass transfer for micro LED fabrication.

본 발명의 목적은 마이크로 LED 디스플레이의 제조 방법, 마이크로 LED 디스플레이 및 마이크로 LED 디스플레이 제조 장치를 위한 상업적 및 산업적으로 실행 가능한 해결책을 제공하는 것이다.It is an object of the present invention to provide a commercially and industrially viable solution for a method of manufacturing a micro LED display, a micro LED display and a device for manufacturing a micro LED display.

따라서, 본 발명은 디스플레이 패널을 형성하는 방법을 제공하며, 상기 방법은 제1 기판 상에 복수의 제1 발광 다이오드 칩들을 갖는 제1 기판을 제공하는 단계 - 상기 복수의 제1 발광 다이오드 칩들의 각 제1 발광 다이오드 칩에 대해서는 한 쌍의 오믹 전극들(ohmic electrodes)이 제1 파장의 광을 방출하는 각각의 제1 발광 다이오드의 칩 상에 형성됨-; 디스플레이 패널용 구동회로 및 쌍을 이루는 복수의 본딩 패드를 구비한 제2 기판을 제공하는 단계; 쌍을 이루는 상기 복수의 본딩 패드 상에 상기 복수의 제1 발광 다이오드 칩들을 본딩하기 위하여 상기 제1 기판을 뒤집는(flipping) 단계; 상기 복수의 제1 발광 다이오드 칩들을 상기 제1 기판으로부터 분리하는 단계; 및 상기 복수의 제1 발광 다이오드 칩들이 제2 기판 상에 고정되도록 제2 기판을 재가열하는 단계를 포함한다.Accordingly, the present invention provides a method of forming a display panel, the method comprising: providing a first substrate having a plurality of first light emitting diode chips on a first substrate - each of the plurality of first light emitting diode chips for the first light emitting diode chip, a pair of ohmic electrodes are formed on the chip of each first light emitting diode emitting light of a first wavelength; providing a second substrate having a driving circuit for a display panel and a plurality of bonding pads forming a pair; flipping the first substrate to bond the plurality of first light emitting diode chips on the plurality of bonding pads forming a pair; separating the plurality of first light emitting diode chips from the first substrate; and reheating the second substrate so that the plurality of first light emitting diode chips are fixed on the second substrate.

바람직한 실시예에서, 제1 기판은 사파이어 또는 SiC일 수 있고, 복수의 제1 발광 다이오드 칩들은 UV, 청색 또는 녹색 광을 방출하기 위한 III-질화물을 포함한다. 분리하는 단계는 제1 기판이 사파이어 또는 SiC이면 레이저 노광을 사용하여 수행된다.In a preferred embodiment, the first substrate may be sapphire or SiC, and the plurality of first light emitting diode chips comprises III-nitride for emitting UV, blue or green light. The separating step is performed using laser exposure if the first substrate is sapphire or SiC.

바람직한 실시예에서, 제1 기판은 테이프일 수도 있고, 복수의 제1 발광 다이오드 칩들은 적색광을 방출하기 위한 III-비소 또는 III-인화물을 포함한다. 분리하는 단계는 제1 기판이 테이프인 경우 복수의 발광 다이오드 칩 없이 제1 기판의 전면을 가압하여 수행된다.In a preferred embodiment, the first substrate may be a tape, and the plurality of first light emitting diode chips comprises III-arsenic or III-phosphide for emitting red light. Separation is performed by pressing the front surface of the first substrate without a plurality of light emitting diode chips when the first substrate is a tape.

바람직한 실시예에서, 제2 기판은 PCB, 실리콘, 실리콘 카바이드 또는 세라믹일 수 있다. 세라믹 기판은 AlN 또는 알루미늄 산화물(Al2O3)을 포함할 수 있다.In a preferred embodiment, the second substrate may be a PCB, silicon, silicon carbide or ceramic. The ceramic substrate may include AlN or aluminum oxide (Al 2 O 3 ).

바람직한 실시예에서, 제2 기판은 GaAs일 수 있고, 복수의 제2 발광 다이오드 칩들을 포함하고, 복수의 제2 발광 다이오드 칩들의 각 제2 발광 다이오드 칩은 제1 파장 보다 긴 제2 파장을 갖는 광을 방출한다.In a preferred embodiment, the second substrate may be GaAs, comprising a plurality of second light emitting diode chips, each second light emitting diode chip of the plurality of second light emitting diode chips having a second wavelength longer than the first wavelength emit light

바람직한 실시예에서, 구동 회로는 능동 회로 어레이 또는 수동 회로 어레이일 수 있다. 능동 회로는 복수의 발광 다이오드 칩들을 구동하기 위한 복수의 트랜지스터들을 포함한다.In a preferred embodiment, the drive circuit may be an active circuit array or a passive circuit array. The active circuit includes a plurality of transistors for driving the plurality of light emitting diode chips.

바람직한 실시예에서, 제1 기판 상의 복수의 제1 발광 다이오드 칩들의 제1 피치는 제2 기판 상의 쌍을 이룬 복수의 본딩 패드들의 제2 피치와 동일하다. 뒤집는 단계는 복수의 제1 발광 다이오드 칩들이 쌍을 이룬 복수의 오믹 전극에 정렬하도록 수행된다. 분리하는 단계는 제1 기판 상의 각 제1 발광 다이오드 칩에 대해 블록 단위로 수행된다.In a preferred embodiment, the first pitch of the first plurality of light emitting diode chips on the first substrate is equal to the second pitch of the paired plurality of bonding pads on the second substrate. The inverting step is performed so that the plurality of first light emitting diode chips are aligned with the paired plurality of ohmic electrodes. Separation is performed in units of blocks for each of the first light emitting diode chips on the first substrate.

바람직한 실시예에서, 제1 기판 상의 복수의 제1 발광 다이오드 칩들의 제1 피치는 제2 기판 상의 쌍을 이룬 복수의 본딩 패드의 제2 피치 보다 작다. 뒤집는 단계는 복수의 제1 발광 다이오드 칩들 중 하나가 쌍을 이룬 복수의 오믹 전극들 중 하나에 정렬하도록 수행되고, 그 후 분리하는 단계가 수행된다.In a preferred embodiment, the first pitch of the first plurality of light emitting diode chips on the first substrate is smaller than the second pitch of the paired plurality of bonding pads on the second substrate. The flipping step is performed so that one of the plurality of first light emitting diode chips is aligned with one of the paired plurality of ohmic electrodes, and then the step of separating is performed.

바람직한 실시예에서, LED 칩들이 본딩 기판에 전사된 후에, 제1 파장 광 보다 긴 제3 파장을 갖는 광을 제공하기 위해 인광체층이 복수의 제1 발광 다이오드 칩들 상에 형성된다.In a preferred embodiment, after the LED chips are transferred to the bonding substrate, a phosphor layer is formed on the plurality of first light emitting diode chips to provide light having a third wavelength longer than the first wavelength light.

바람직한 실시예에서, 제3 파장 및 제1 파장을 갖는 광은 백색광을 제공한다. 상기 방법은 상기 리플로우 단계 이후에, 제2 기판 상의 제3 투명 기판 상에 컬러 필터를 제공하는 단계를 더 포함할 수 있다.In a preferred embodiment, the light having the third wavelength and the first wavelength provides white light. The method may further include, after the reflow step, providing a color filter on a third transparent substrate on the second substrate.

본 발명은 또한 표시 패널을 위한 구동 회로를 갖는 GaAs 기판 및 쌍을 이루는 복수의 본딩 패드들을 포함하고, 상기 GaAs 기판은 복수의 적색 발광 다이오드 칩들을 포함하고, GaAs 기판은 쌍을 이루는 복수의 본딩 패드들에 전기적으로 고정되는 복수의 GaN 발광 다이오드 칩들을 포함한다.The present invention also includes a GaAs substrate having a driving circuit for a display panel and a plurality of paired bonding pads, wherein the GaAs substrate includes a plurality of red light emitting diode chips, and the GaAs substrate includes a plurality of paired bonding pads. and a plurality of GaN light emitting diode chips electrically secured to them.

본 발명은 또한 구동 회로들 및 그 위에 쌍을 이루는 복수의 본딩 전극들을 갖는 본딩 기판; 쌍을 이룬 복수의 본딩 전극들에 각각 전기적으로 고정되는 복수의 GaN 발광 다이오드 칩들; 복수의 GaN 발광 다이오드 칩들을 개별적으로 덮기에 적합한 복수의 영역들로서 패터닝된 인광체층; 및 복수의 GaN 발광 다이오드 칩들을 각각 정렬하기 위한 컬러 필터층이 상부에 구비된 투명 기판을 포함하는 디스플레이 패널을 제공한다. The present invention also provides a bonding substrate having driving circuits and a plurality of bonding electrodes paired thereon; a plurality of GaN light emitting diode chips respectively electrically fixed to a plurality of paired bonding electrodes; a phosphor layer patterned as a plurality of regions suitable for individually covering a plurality of GaN light emitting diode chips; and a transparent substrate provided thereon with a color filter layer for aligning the plurality of GaN light emitting diode chips, respectively.

바람직한 실시예에서, 본딩 기판은 PCB, 실리콘, 실리콘 카바이드 또는 세라믹일 수 있다. 세라믹 기판은 AlN 또는 알루미늄 산화물(Al2O3)을 포함할 수 있다.In a preferred embodiment, the bonding substrate may be a PCB, silicon, silicon carbide or ceramic. The ceramic substrate may include AlN or aluminum oxide (Al 2 O 3 ).

바람직한 실시예에서, 구동 회로는 능동 회로 어레이 또는 수동 회로 어레이 일 수 있다. 능동 회로는 복수의 발광 다이오드 칩들을 구동하기 위한 복수의 트랜지스터들을 포함한다.In a preferred embodiment, the drive circuit may be an active circuit array or a passive circuit array. The active circuit includes a plurality of transistors for driving the plurality of light emitting diode chips.

본 발명은 또한 디스플레이 패널을 형성하는 방법을 제공하며, 이는 사파이어 기판에 복수의 GaN 발광 다이오드 칩들을 제공하는 단계 - 복수의 GaN 발광 다이오드 칩들 각각은 제1 전극 및 제2 전극을 가짐 - ; 구동 회로 및 그 위에 쌍을 이루는 복수의 본딩 전극들을 갖는 본딩 기판을 제공하는 단계; 복수의 GaN 발광 다이오드 칩들을 쌍을 이룬 복수의 본딩 전극들에 전사하는 단계; 복수의 GaN 발광 다이오드 칩들 상에 각각 인광체층을 제공하는 단계; 및 컬러 필터가 복수의 GaN 발광 다이오드 칩들에 정렬되도록 컬러 필터가 있는 투명 기판을 본딩 기판에 피팅하는 단계를 포함한다.The present invention also provides a method of forming a display panel, comprising: providing a plurality of GaN light emitting diode chips on a sapphire substrate, each of the plurality of GaN light emitting diode chips having a first electrode and a second electrode; providing a bonding substrate having a driving circuit and a plurality of bonding electrodes paired thereon; transferring a plurality of GaN light emitting diode chips to a plurality of paired bonding electrodes; providing a phosphor layer on each of the plurality of GaN light emitting diode chips; and fitting the transparent substrate with the color filter to the bonding substrate such that the color filter is aligned with the plurality of GaN light emitting diode chips.

본 발명은 또한 디스플레이 패널을 제공하며, 이는 위에 복수의 GaN 발광 다이오드 칩들을 갖는 사파이어 기판 - 복수의 GaN 발광 다이오드 칩들 각각은 제1 전극 및 제2 전극을 가짐 - ; 상기 제1 전극 및 제2 전극이 노출된 상기 사파이어 기판상의 제1 유전층; 상기 복수의 GaN 발광 다이오드 칩들의 제1 전극들의 열에 전기적으로 연결되도록 상기 제1 유전층 상에 복수의 제1 신호 라인들로서 패터닝된 제1 투명 전도층; 상기 제1 유전층 및 상기 제2 전극이 노출된 상기 제1 투명 전도층 상의 제2 유전층; 복수의 GaN 발광 다이오드들의 제2 전극들의 행에 전기적으로 연결되도록 제2 유전층 상에 제2 복수의 신호 라인들로서 패터닝된 제2 투명 전도층; 상기 제2 유전체층 및 상기 제2 투명 전도층을 덮는 패시베이션층(passivation layer) 블랭킷; 패시베이션층 상의 복수의 GaN 발광 다이오드 칩들을 덮기에 적합한 복수의 영역으로서 패터닝된 인광체층; 및 상기 복수의 GaN 발광 다이오드 칩들을 덮고 정렬하도록 그 위에 컬러 필터층을 갖는 투명 기판을 포함한다.The present invention also provides a display panel, comprising: a sapphire substrate having a plurality of GaN light emitting diode chips thereon, each of the plurality of GaN light emitting diode chips having a first electrode and a second electrode; a first dielectric layer on the sapphire substrate to which the first electrode and the second electrode are exposed; a first transparent conductive layer patterned as a plurality of first signal lines on the first dielectric layer to be electrically connected to a column of first electrodes of the plurality of GaN light emitting diode chips; a second dielectric layer on the first transparent conductive layer to which the first dielectric layer and the second electrode are exposed; a second transparent conductive layer patterned as a second plurality of signal lines on the second dielectric layer to be electrically connected to the second row of electrodes of the plurality of GaN light emitting diodes; a passivation layer blanket covering the second dielectric layer and the second transparent conductive layer; a phosphor layer patterned as a plurality of regions suitable for covering a plurality of GaN light emitting diode chips on the passivation layer; and a transparent substrate having a color filter layer thereon to cover and align the plurality of GaN light emitting diode chips.

본 발명은 또한 디스플레이 패널을 형성하는 방법을 제공하며, 이는 복수의 GaN 발광 다이오드 칩들이 그 위에 있는 사파이어 기판을 제공하는 단계 - 여기서 복수의 GaN 발광 다이오드 칩들은 각각 제1 전극 및 제2 전극을 가짐 - ; 사파이어 기판 및 복수의 GaN 발광 다이오드 칩 상에 제1 유전층을 형성하는 단계; 제1 전극 및 제2 전극을 노출시키는 단계; 제1 유전층 상에 제1 투명 전도층을 형성하는 단계; 복수의 GaN 발광 다이오드 칩들의 제1 전극의 열에 전기적으로 연결되도록 제1 투명 전도층을 복수의 제1 신호 라인들로 패터닝하는 단계; 제1 유전층 및 제1 패터닝된 투명 전도층 상에 제2 유전층을 형성하는 단계; 제2 전극을 노출시키는 단계; 제2 유전층 상에 제2 투명 전도층을 형성하는 단계; 복수의 GaN 발광 다이오드 칩들의 제2 전극들의 행에 전기적으로 연결하기 위하여 제2 투명 전도층을 복수의 제2 신호 라인들로 패터닝하는 단계; 패터닝된 제2 투명 전도층 및 제2 유전층을 덮는 패시베이션층을 형성하는 단계; 패시베이션층 상에 인광체층을 제공하는 단계; 및 컬러 필터가 복수의 GaN 발광 다이오드 칩들과 정렬되도록 컬러 필터층이 있는 투명 기판을 사파이어 기판에 피팅하는 단계를 포함한다.The present invention also provides a method of forming a display panel, comprising the steps of providing a sapphire substrate having a plurality of GaN light emitting diode chips thereon, wherein the plurality of GaN light emitting diode chips each having a first electrode and a second electrode - ; forming a first dielectric layer on the sapphire substrate and the plurality of GaN light emitting diode chips; exposing the first electrode and the second electrode; forming a first transparent conductive layer on the first dielectric layer; patterning the first transparent conductive layer into a plurality of first signal lines to be electrically connected to a column of a first electrode of the plurality of GaN light emitting diode chips; forming a second dielectric layer on the first dielectric layer and the first patterned transparent conductive layer; exposing the second electrode; forming a second transparent conductive layer on the second dielectric layer; patterning a second transparent conductive layer into a plurality of second signal lines for electrically connecting to a row of second electrodes of the plurality of GaN light emitting diode chips; forming a passivation layer overlying the patterned second transparent conductive layer and the second dielectric layer; providing a phosphor layer over the passivation layer; and fitting the transparent substrate with the color filter layer to the sapphire substrate such that the color filter is aligned with the plurality of GaN light emitting diode chips.

본 발명은 또한 장치를 제공하며, 이는 복수의 발광 다이오드 칩들이 그 위에 있는 제1 기판을 장착하기 위한 플랫폼; 서로 직교하는 2 개의 수평 방향을 갖는 제1 모션을 제공하는 제1 스테이지; 구동 회로 및 쌍을 이룬 복수의 본딩 패드들을 갖는 제2 기판을 고정하기 위한 상기 제1 스테이지 상의 장착 스테이지 - 여기서 복수의 발광 다이오드 칩들은 쌍을 이룬 복수의 본딩 패드를 향함 - ; 복수의 발광 다이오드 칩들을 제1 기판으로부터 분리하기 위한 수단; 및 디스플레이 패널이 형성되도록 상기 플랫폼, 상기 제1 스테이지, 상기 장착 스테이지 및 상기 분리 수단을 제어하기 위한 컨트롤러를 포함한다.The present invention also provides an apparatus comprising: a platform for mounting a first substrate having a plurality of light emitting diode chips thereon; a first stage providing a first motion having two horizontal directions orthogonal to each other; a mounting stage on said first stage for fixing a driving circuit and a second substrate having a plurality of paired bonding pads, wherein a plurality of light emitting diode chips face a plurality of paired bonding pads; means for separating the plurality of light emitting diode chips from the first substrate; and a controller for controlling the platform, the first stage, the mounting stage, and the separating means such that a display panel is formed.

바람직한 일 실시예에서, 장치는 수직 운동을 제공하기 위해 상기 제1 스테이지와 상기 장착 스테이지 사이에 제2 스테이지를 더 포함할 수 있다.In a preferred embodiment, the apparatus may further comprise a second stage between the first stage and the mounting stage to provide vertical motion.

바람직한 일 실시예에서, 상기 분리 수단은 제1 기판이 사파이어 또는 SiC일 때 엑시머 레이저이다.In a preferred embodiment, the separation means is an excimer laser when the first substrate is sapphire or SiC.

바람직한 일 실시예에서, 상기 분리 수단은 제1 기판이 테이프일 경우 복수의 발광 다이오드 칩들을 쌍을 이룬 복수의 본딩 패드들에 가압하기 위한 프레싱 장치이다.In a preferred embodiment, the separating means is a pressing device for pressing the plurality of light emitting diode chips to the paired plurality of bonding pads when the first substrate is a tape.

본 발명은 또한 디스플레이 패널을 제공하며, 이는 구동 회로 및 그 위의 쌍을 이루는 복수의 본딩 전극들을 갖는 본딩 기판; 쌍을 이루는 복수의 본딩 전극들에 각각 전기적으로 고정되는 복수의 GaN 발광 다이오드 칩들; 복수의 GaN 발광 다이오드 칩을 각각 덮기에 적합한 복수의 영역으로 패터닝된 광 변환층; 및 광 변환층 상에 있고 복수의 GaN 발광 다이오드 칩들에 각각 정렬된 패터닝된 색 정의층(color definition layer)을 포함한다.The present invention also provides a display panel, comprising: a bonding substrate having a driving circuit and a plurality of bonding electrodes forming a pair thereon; a plurality of GaN light emitting diode chips each electrically fixed to a plurality of bonding electrodes forming a pair; a light conversion layer patterned into a plurality of regions suitable for respectively covering a plurality of GaN light emitting diode chips; and a patterned color definition layer on the light conversion layer and each aligned with the plurality of GaN light emitting diode chips.

본 발명은 또한 디스플레이 패널을 제공하며, 이는 복수의 GaN 발광 다이오드 칩들이 그 위에 있는 사파이어 기판; 복수의 GaN 발광 다이오드 칩들 중 제1 전도형에 전기적으로 연결되는 패터닝된 제1 오믹(ohmic) 콘택 투명 전도층; 패터닝된 제1 오믹 전도성 투명 전도층 및 복수의 GaN 발광 다이오드 칩들을 덮고, 복수의 GaN 발광 다이오드 칩들 중 제2 전도형을 노출시키는 패터닝된 패시베이션층; 및 복수의 GaN 발광 다이오드 칩들의 제2 전도형에 전기적으로 연결되는 패터닝된 제2 오믹 콘택 투명 전도층을 포함한다.The present invention also provides a display panel comprising: a sapphire substrate having a plurality of GaN light emitting diode chips thereon; a patterned first ohmic contact transparent conductive layer electrically connected to a first conductivity type of the plurality of GaN light emitting diode chips; a patterned passivation layer covering the patterned first ohmic conductive transparent conductive layer and the plurality of GaN light emitting diode chips and exposing a second conductivity type of the plurality of GaN light emitting diode chips; and a second patterned ohmic contact transparent conductive layer electrically connected to a second conductivity type of the plurality of GaN light emitting diode chips.

바람직한 일 실시예에서, 패터닝된 패시베이션층은 광 변환재료와 혼합된다.In one preferred embodiment, the patterned passivation layer is mixed with a light converting material.

바람직한 일 실시예에서, 디스플레이 패널은 복수의 GaN 발광 다이오드 칩들 상에 색 정의층을 더 포함할 수 있다.In a preferred embodiment, the display panel may further include a color definition layer on the plurality of GaN light emitting diode chips.

바람직한 일 실시예에서, 색 정의층은 하나의 픽셀에서 RGB를 정의하기 위한 컬러 필터이다.In a preferred embodiment, the color definition layer is a color filter for defining RGB in one pixel.

바람직한 일 실시예에서, 디스플레이 패널은 제1 오믹 콘택 투명 전도층 상에 제1 금속 라인; 및 제2 오믹 콘택 투명 전도층 상의 제2 금속 라인을 포함할 수 있다.In a preferred embodiment, the display panel comprises a first metal line on the first ohmic contact transparent conductive layer; and a second metal line on the second ohmic contact transparent conductive layer.

본 발명은 또한 디스플레이 패널을 형성하는 방법을 제공하며, 이는 복수의 GaN 발광 다이오드 칩들이 그 위에 있는 사파이어 기판을 제공하는 단계 - 여기서 복수의 GaN 발광 다이오드 칩 각각은 제1 전극 및 제2 전극을 가짐 - ; 구동 회로 및 그 위의 쌍을 이루는 복수의 본딩 전극들을 갖는 본딩 기판을 제공하는 단계; 복수의 GaN 발광 다이오드 칩들을 쌍을 이루는 복수의 본딩 전극들에 전사하는 단계; 복수의 GaN 발광 다이오드 칩들 각각에 광 변환층을 제공하는 단계; 및 복수의 GaN 발광 다이오드 칩들에 정렬된 광 변환층 상에 패턴화된 색 정의층을 형성하는 단계를 포함한다.The present invention also provides a method of forming a display panel, comprising the steps of providing a sapphire substrate having a plurality of GaN light emitting diode chips thereon, each of the plurality of GaN light emitting diode chips having a first electrode and a second electrode - ; providing a bonding substrate having a driving circuit and a plurality of bonding electrodes forming a pair thereon; transferring a plurality of GaN light emitting diode chips to a plurality of bonding electrodes forming a pair; providing a light conversion layer on each of the plurality of GaN light emitting diode chips; and forming a patterned color definition layer on the light conversion layer aligned with the plurality of GaN light emitting diode chips.

본 발명은 또한 디스플레이 패널을 형성하는 방법을 제공하며, 이는 사파이어 기판에 복수의 GaN 발광 다이오드 칩들을 제공하는 단계; 복수의 GaN 발광 다이오드 칩들의 제1 전도형 상에 패터닝된 제1 오믹 콘택 투명 전도층을 형성하는 단계; 노출된 복수의 GaN 발광 다이오드 칩들의 제2 전도형을 가지는, 패터닝된 제1 오믹 전도성 투명 전도층 및 복수의 GaN 발광 다이오드 칩들 상에 패터닝된 컨포멀 패시베이션층을 형성하는 단계; 복수의 GaN 발광 다이오드 칩들의 제2 전도형과 전기적으로 연결되는 제2 오믹 콘택 투명 전도층을 형성하는 단계를 포함한다.The present invention also provides a method of forming a display panel, comprising: providing a plurality of GaN light emitting diode chips on a sapphire substrate; forming a patterned first ohmic contact transparent conductive layer on a first conductivity type of the plurality of GaN light emitting diode chips; forming a patterned first ohmic conductive transparent conductive layer having a second conductivity type of the exposed plurality of GaN light emitting diode chips and a patterned conformal passivation layer on the plurality of GaN light emitting diode chips; and forming a second ohmic contact transparent conductive layer electrically connected to a second conductivity type of the plurality of GaN light emitting diode chips.

바람직한 일 실시예에서, 상기 방법은 패터닝된 컨포멀 패시베이션 층을 형성하는 상기 단계 이전에 패시베이션층에 광 변환 재료를 혼합하는 단계를 더 포함할 수 있다.In a preferred embodiment, the method may further comprise mixing a light converting material into the passivation layer prior to said step of forming a patterned conformal passivation layer.

바람직한 일 실시예에서, 상기 방법은 제2 오믹 콘택 투명 전도층을 형성하는 상기 단계 이후에 복수의 GaN 발광 다이오드 칩들 위에 색 정의층을 형성하는 단계를 더 포함할 수 있다.In a preferred embodiment, the method may further include forming a color definition layer over the plurality of GaN light emitting diode chips after the step of forming the second ohmic contact transparent conductive layer.

바람직한 일 실시예에서, 색 정의층은 하나의 픽셀에서 RGB를 정의하기 위한 컬러 필터이다.In a preferred embodiment, the color definition layer is a color filter for defining RGB in one pixel.

바람직한 일 실시예에서, 상기 방법은 제1 오믹 콘택 투명 전도층을 형성하는 상기 단계 이후에 제1 오믹 콘택 투명 전도층 상에 패터닝된 제1 금속 라인을 형성하는 단계; 및 제2 오믹 콘택 투명 전도층을 형성하는 상기 단계 이후에 제2 오믹 콘택 투명 전도층 상에 패터닝된 제2 금속 라인을 형성하는 단계를 더 포함할 수 있다.In one preferred embodiment, the method further comprises: forming a patterned first metal line on the first ohmic contact transparent conductive layer after the step of forming the first ohmic contact transparent conductive layer; and forming the patterned second metal line on the second ohmic contact transparent conductive layer after the step of forming the second ohmic contact transparent conductive layer.

본 발명의 다른 이점들은, 도해과 예에 의해서 본 발명의 특정 실시예들로 설명되는 다음의 설명으로부터 첨부된 도면과 함께 명백해질 것이다.Other advantages of the present invention will become apparent in conjunction with the accompanying drawings from the following description, which is illustrated by way of illustration and specific embodiments of the invention by way of illustration and example.

이 디스플레이 패널은 웨어러블 디스플레이 장치에 매우 적합할 수 있다.This display panel may be well suited for a wearable display device.

본 발명은 대량 전사 마이크로 LED가 산업 및 상업적으로 이용 가능하다는 것을 포함하는 이점을 제공한다. 모든 마이크로 LED 칩들은 에피기판에서 본딩 기판으로 직접 전사되므로 처리량이 향상될 수 있다. 또한, 마이크로 LED 디스플레이의 양산이 가능할 수 있다. 본 발명에서, 구조 및 제조는 인광체들에 적용될 수 있다. 또한, 본딩 기판이 GaAs인 경우 본딩 기판 상에 4차 적색 LED 칩이 직접 형성될 수 있다. 컬러 필터와 인광체가 LED 디스플레이에 적용될 수 있는 경우 GaN LED 칩들만이 LED 디스플레이에 구성된다. 몇몇 특정 구성들의 경우, GaN LED 칩과 사파이어 기판에 직접 신호 라인이 형성된 수동 LED 디스플레이에는 대량 전사이 필요하지 않다. 본 발명에서, 패키지 공정은 없다.The present invention provides advantages including the industrial and commercial availability of mass transfer micro LEDs. Since all the micro LED chips are transferred directly from the epitaxial substrate to the bonding substrate, the throughput can be improved. In addition, mass production of micro LED displays may be possible. In the present invention, structure and fabrication can be applied to phosphors. In addition, when the bonding substrate is GaAs, a quaternary red LED chip may be directly formed on the bonding substrate. When color filters and phosphors can be applied to LED displays, only GaN LED chips are configured in LED displays. For some specific configurations, no bulk transfer is required for passive LED displays in which signal lines are formed directly on a GaN LED chip and a sapphire substrate. In the present invention, there is no packaging process.

본 발명은 액정층과 확산기, 편광판으로 인해 현재 디스플레이의 광 세기가 종래의 LCD에 비해 현저히 향상되고, 다른 투명 필름들은 백라이트 모듈의 광 세기를 변조하는 반면 본 발명에서는 GaN LED 칩을 변조하는 것이 아무것도 없다는 이점을 제공한다.In the present invention, the light intensity of the current display is significantly improved compared to the conventional LCD due to the liquid crystal layer, the diffuser, and the polarizer, and while other transparent films modulate the light intensity of the backlight module, in the present invention, modulating the GaN LED chip is nothing. It offers the advantage of not having

본 발명의 모든 재료는 본딩 기판 또는 사파이어 기판에 통합될 수 있으므로, 다른 투명기판에 별도의 컬러 필터 공정이 필요하지 않는다. GaN LED 칩들이 사파이어 기판에 형성되는 실시예의 경우, 다른 모든 마이크로 또는 미니 LED 디스플레이에 비해 대량 전사 문제가 발생하지 않고, 이에 따라 디스플레이 제조 수율이 매우 우수할 수 있다.Since all of the materials of the present invention can be integrated into the bonding substrate or the sapphire substrate, there is no need for a separate color filter process on another transparent substrate. In the case of the embodiment in which the GaN LED chips are formed on a sapphire substrate, a mass transfer problem does not occur compared to all other micro or mini LED displays, and thus the display manufacturing yield can be very good.

디스플레이 제조 공정이 단순화되고, 이에 따라 제조 비용이 높은 수율로 낮추어 진다.The display manufacturing process is simplified, and thus the manufacturing cost is lowered with a high yield.

본 발명은 제조 공정의 모든 단계를 성숙시키고 설비 및 설비를 성숙시키는 이점을 갖는다. 이에 따라, 다른 공정, 장비 또는 시설을 개발할 필요가 없다.The present invention has the advantage of maturing all stages of the manufacturing process and maturing equipment and equipment. Accordingly, there is no need to develop other processes, equipment or facilities.

본 발명은 첨부된 도면과 관련된 이하의 상세한 설명에 의해 쉽게 이해될 것이며, 여기서 동일하거나 유사한 참조 번호들은 동일하거나 유사한 구조적 요소들을 가리키며, 여기서:
도 1a~1d는 본 발명의 일 실시예에 따라 에피-기판 상에서 LED 칩들을 형성 하는 동안 다양한 단계들에서의 구조들의 개략적인 도면이고;
도 2a 및 2b는 본 발명의 일 실시예에 따라 에피-기판으로부터 디스플레이로 마이크로 LED 칩을 전사하는 것을 준비하는 동안 다양한 단계들에서의 구조들의 개략적인 도면이고;
도 3a~3c는 본 발명의 일 실시예에 따라 레이저 리프트-오프(laser lift-off) 프로세스 동안 다양한 단계들에서의 구조들의 개략적인 도면이고;
도 4a 및 4b는 본 발명의 일 실시예에 따라 에피-기판과 본딩 기판 사이에서 분리하는 동안 다양한 단계들에서의 구조들의 개략적인 도면이고;
도 5a~5d는 본 발명의 일 실시예에 따라 본딩 기판 상에 또 다른 LED 칩들을 형성하는 동안 다양한 단계들에서의 구조들의 개략적인 도면이고;
도 6a~6c는 본 발명의 일 실시예에 따라 LED 칩들 상의 인광체(phosphor)의 개략적인 도면이고;
도 7a~7g는 본 발명의 또 다른 실시예에 따라 본딩 기판 상에 LED 칩들을 형성하는 동안 다양한 단계들에서의 구조들의 개략적인 도면이고;
도 8a~8e는 본 발명의 일 실시예에 따라 임시 기판(temporal substrate)에 전사된 LED 칩들을 형성하는 동안 다양한 단계들에서의 구조들의 개략적인 도면이고;
도 9는 본 발명의 일 실시예에 따라 본딩 기판 상에 적색 LED 칩들 및 구동 회로들을 형성하는 단계를 보여주는 순서도이고;
도 10a~10m은 본 발명의 또 다른 실시예에 따라 적색 LED 칩들 및 본딩 기판 상에 전사된 청색/녹색 LED 칩들을 갖는 구동 회로들을 형성하는 동안 다양한 단계들에서의 구조들의 개략적인 도면이고;
도 11a 및 11b는 본 발명의 두 개의 실시예들에 따른 LED 디스플레이 회로들의 개략적인 도면이고;
도 12a 및 12b는 본 발명의 두 개의 실시예들에 따른 LED 디스플레이 레이아웃의 개략적인 도면이고;
도 13a는 본 발명의 일 실시예에서 LED 칩들 상에 컬러 필터 및 인광체를 사용하는 LED 디스플레이의 단면도의 개략적인 도면이고;
도 13b는 본 발명의 일 실시예에서 투명 기판 상에 컬러 필터 및 인광체를 사용하는 LED 디스플레이의 단면도의 또 다른 개략적인 도면이고;
도 13c는 본 발명의 일 실시예에서 컬러 필터를 사용하는 LED 디스플레이의 단면도의 또 다른 개략적이 도면이고;
도 14a는 본 발명의 일 실시예에서 컬러 필터를 사용하는 LED 디스플레이의 평면도의 개략적인 도면이고;
도 14b는 본 발명의 일 실시예에서 블랙 매트릭스를 갖는 컬러 필터를 사용하는 LED 디스플레이의 평면도의 개략적인 도면이고;
도 15a~15e는 본 발명의 또 다른 실시예에 따른 코팅된 인광체들 및 컬러 필터 기판을 갖는 사파이어 상에 패시브(passive) GaN LED 디스플레이를 형성하는 동안 다양한 단계들에서의 구조들의 개략적인 도면이고;
도 16은 본 발명의 또 다른 실시예에 따른 마이크로 렌즈 어레이를 갖는 패시브 GaN LED 디스플레이의 단면도의 개략적인 도면이고;
도 17은 본 발명의 일 실시예에 따른 본딩 기판 상에 LED 칩들을 형성하기 위한 장치의 개략적인 도면이고;
도 18은 본 발명의 또 다른 실시예에 따른 본딩 기판 상에 LED 칩들을 형성하기 위한 장치의 개략적인 도면이고;
도 19a~19e는 본 발명의 또 다른 실시예에 따른 코팅된 인광체 및 컬러 필터 기판을 갖는 본딩 기판 상에 GaN LED 디스플레이를 형성하는 동안 다양한 단계들에서의 단면 구조들의 개략적인 도면이고;
도 20a~21h 는 본 발명의 일 실시예에 따른 코팅된 인광체 및 색 정의(color definition)를 갖는 사파이어 상에 GaN LED 디스플레이를 형성하는 동안 다양한 단계들에서의 단면 구조들의 개략적인 도면이고;
도 21a~21g는 본 발명의 또 다른 실시예에 따른 코팅된 인광체 및 색 정의를 갖는 사파이어 상에 GaN LED 디스플레이를 형성하는 동안 다양한 단계들에서의 단면 구조들의 개략적인 도면이고;
도 22a는 본 발명의 단순화된 일 실시예에 따른 디스플레이의 사파이어 기판 상의 GaN LED 칩들을 보여주는 단면 구조의 개략적인 도면이고;
도 22b는 도 22a의 실시예에 따른 디스플레이의 제1 오믹 콘택(ohmic contact) 투명 전도층을 갖는 사파이어 기판 상의 GaN LED 칩을 보여주는 단면도의 개략적인 도면이고;
도 22c는 도 22a의 실시예에 따른 디스플레이의 제2 오믹 콘택 투명 전도층을 갖는 사파이어 기판 상의 GaN LED 칩을 보여주는 단면도의 개략적인 도면이고;
도 23a는 도 22a의 실시예에 따른 디스플레이의 사파이어 기판 상의 GaN LED 칩을 보여주는 평면도의 개략적인 도면이고;
도 23b는 도 23a의 실시예에 따른 디스플레이의 제1 오믹 콘택 투명 전도층을 갖는 사파이어 기판 상의 GaN LED 칩을 보여주는 평면도의 개략적인 도면이고;
도 23c는 도 23b의 실시예에 따른 디스플레이의 제2 오믹 콘택 투명 전도층을 갖는 사파이어 기판 상의 GaN LED 칩을 보여주는 평면도의 개략적인 도면이고;
도 24a는 본 발명의 또 다른 단순화된 일 실시예에 따른 디스플레이의 사파이어 기판 상의 GaN LED 칩을 보여주는 단면 구조의 개략적인 도면이고;
도 24b는 도 24a의 실시예에 따른 디스플레이의 사파이어 기판 상의 GaN LED 칩을 보여주는 평면도의 개략적인 도면이고;
도 25a는 본 발명의 또 다른 단순화된 일 실시예에 따른 디스플레이어 사파이어 기판 상의 GaN LED 칩을 보여주는 단면 구조의 개략적인 도면이고;
도 25b는 도 25a의 실시예에 따른 디스플레이의 사파이어 기판 상의 GaN LED 칩을 보여주는 평면도의 개략적인 도면이다.
본 발명은 다양한 변형들 및 대안적인 형태들이 가능하지만, 그 특정 실시예들은 도면에서 예로서 도시되며 여기에서 상세하게 설명될 수 있다. 도면들은 축척(scale)되지 않을 수 있다. 그러나, 도면들 및 그에 대한 상세한 설명은 본 발명을 개시된 특정 형태로 제한하려는 것이 아니라, 반대로, 추가된 청구범위에 의해 정의된 바와 같은 본 발명의 사상과 범위에 속하는 모든 변형, 균등물 및 대안을 포함하려는 것으로 이해되어야 한다.
BRIEF DESCRIPTION OF THE DRAWINGS The present invention will be readily understood by the following detailed description taken in conjunction with the accompanying drawings, wherein the same or similar reference numerals refer to the same or similar structural elements, wherein:
1A-1D are schematic diagrams of structures at various stages during formation of LED chips on an epi-substrate according to an embodiment of the present invention;
2A and 2B are schematic diagrams of structures at various stages during preparation for transferring a micro LED chip from an epi-substrate to a display according to an embodiment of the present invention;
3A-3C are schematic diagrams of structures at various stages during a laser lift-off process in accordance with an embodiment of the present invention;
4A and 4B are schematic diagrams of structures at various stages during separation between an epi-substrate and a bonding substrate according to an embodiment of the present invention;
5A-5D are schematic diagrams of structures at various stages during formation of further LED chips on a bonding substrate according to an embodiment of the present invention;
6A-6C are schematic diagrams of a phosphor on LED chips according to an embodiment of the present invention;
7A-7G are schematic diagrams of structures at various stages during formation of LED chips on a bonding substrate according to another embodiment of the present invention;
8A-8E are schematic diagrams of structures at various stages during formation of LED chips transferred to a temporary substrate according to an embodiment of the present invention;
9 is a flowchart showing the steps of forming red LED chips and driving circuits on a bonding substrate according to an embodiment of the present invention;
10A-10M are schematic diagrams of structures at various stages during forming drive circuits with red LED chips and blue/green LED chips transferred onto a bonding substrate according to another embodiment of the present invention;
11a and 11b are schematic diagrams of LED display circuits according to two embodiments of the present invention;
12a and 12b are schematic diagrams of an LED display layout according to two embodiments of the present invention;
13A is a schematic diagram of a cross-sectional view of an LED display using a color filter and phosphor on LED chips in one embodiment of the present invention;
13B is another schematic diagram of a cross-sectional view of an LED display using a color filter and phosphor on a transparent substrate in one embodiment of the present invention;
13C is another schematic diagram of a cross-sectional view of an LED display using a color filter in one embodiment of the present invention;
14A is a schematic diagram of a top view of an LED display using color filters in one embodiment of the present invention;
14B is a schematic diagram of a top view of an LED display using a color filter with a black matrix in one embodiment of the present invention;
15A-15E are schematic diagrams of structures at various stages during formation of a passive GaN LED display on sapphire with coated phosphors and a color filter substrate according to another embodiment of the present invention;
16 is a schematic diagram of a cross-sectional view of a passive GaN LED display having a micro lens array according to another embodiment of the present invention;
17 is a schematic diagram of an apparatus for forming LED chips on a bonding substrate according to an embodiment of the present invention;
18 is a schematic diagram of an apparatus for forming LED chips on a bonding substrate according to another embodiment of the present invention;
19A-19E are schematic diagrams of cross-sectional structures at various stages during formation of a GaN LED display on a bonding substrate having a coated phosphor and a color filter substrate according to another embodiment of the present invention;
20A-21H are schematic diagrams of cross-sectional structures at various stages during formation of a GaN LED display on a sapphire with a color definition and a coated phosphor according to an embodiment of the present invention;
21A-21G are schematic diagrams of cross-sectional structures at various stages during formation of a GaN LED display on sapphire with a coated phosphor and color definition according to another embodiment of the present invention;
22A is a schematic diagram of a cross-sectional structure showing GaN LED chips on a sapphire substrate of a display according to a simplified embodiment of the present invention;
22B is a schematic cross-sectional view showing a GaN LED chip on a sapphire substrate having a first ohmic contact transparent conductive layer of a display according to the embodiment of FIG. 22A;
22C is a schematic diagram of a cross-sectional view showing a GaN LED chip on a sapphire substrate with a second ohmic contact transparent conductive layer of a display according to the embodiment of FIG. 22A;
23A is a schematic diagram of a top view showing a GaN LED chip on a sapphire substrate of a display according to the embodiment of FIG. 22A;
23B is a schematic diagram of a top view showing a GaN LED chip on a sapphire substrate with a first ohmic contact transparent conductive layer of a display according to the embodiment of FIG. 23A ;
23C is a schematic diagram of a top view showing a GaN LED chip on a sapphire substrate with a second ohmic contact transparent conductive layer of a display according to the embodiment of FIG. 23B;
24A is a schematic diagram of a cross-sectional structure showing a GaN LED chip on a sapphire substrate of a display according to another simplified embodiment of the present invention;
24B is a schematic diagram of a top view showing a GaN LED chip on a sapphire substrate of a display according to the embodiment of FIG. 24A;
25A is a schematic diagram of a cross-sectional structure showing a GaN LED chip on a displayer sapphire substrate according to another simplified embodiment of the present invention;
25B is a schematic diagram of a top view showing a GaN LED chip on a sapphire substrate of a display according to the embodiment of FIG. 25A ;
While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and may be described in detail herein. The drawings may not be to scale. However, the drawings and detailed description thereof are not intended to limit the invention to the specific form disclosed, but, on the contrary, cover all modifications, equivalents and alternatives falling within the spirit and scope of the invention as defined by the appended claims. should be understood as intended to include

본 명세서에서 사용되는 용어 "기판"은 일반적으로 반도체 또는 비-반도체 재료로 형성된 플레이트를 지칭한다. 이러한 반도체 또는 비-반도체 재료의 예들은 단결정 실리콘, 실리콘 카바이드, 갈륨 비소, 인듐 인화물, 사파이어, 세라믹, 유리 및 PCB를 포함하지만 이에 제한되지는 않는다. 그러한 기판들은 일반적으로 반도체 제조 시설들에서 발견 및/또는 처리될 수 있다. 에피기판(epi-substrate)은 반도체 제조 시설에서 에피택셜 성장을 위해 제공되는 플레이트를 말한다. 본딩 기판은 전자 장치를 수용하기 위한 회로들과 그 위에 있는 본딩 패드들을 갖는 플레이트를 말한다.As used herein, the term “substrate” generally refers to a plate formed of a semiconductor or non-semiconductor material. Examples of such semiconductor or non-semiconductor materials include, but are not limited to, single crystal silicon, silicon carbide, gallium arsenide, indium phosphide, sapphire, ceramic, glass, and PCB. Such substrates may generally be found and/or processed in semiconductor manufacturing facilities. An epi-substrate refers to a plate provided for epitaxial growth in a semiconductor manufacturing facility. A bonding substrate refers to a plate having circuits for accommodating an electronic device and bonding pads thereon.

기판의 경우, 하나 이상의 층들이 기판 상에 형성될 수 있다. 많은 다른 유형의 상기 층들이 해당 업계에 공지되어 있고, 본 명세서에서 사용되는 기판이라는 용어는 모든 유형의 상기 층들이 형성될 수 있는 웨이퍼를 포함하도록 의도된다. 기판 상에 형성된 하나 이상의 층들이 패턴화될 수 있다. 예를 들어, 기판은 각각 반복 가능한 패턴화된 특징을 갖는 복수의 다이들/칩들을 포함할 수 있다. 상기 재료층들의 형성 및 처리는 궁극적으로 완성된 반도체 소자들로 나타날 수 있다. 이와 같이, 기판은 완상된 반도체 소자의 모든 층들은 아닌 층들이 형성된 플레이트 또는 완성된 반도체 소자의 모든 층들 형성된 기판을 포함 할 수 있다.In the case of a substrate, one or more layers may be formed on the substrate. Many different types of such layers are known in the art, and the term substrate as used herein is intended to include a wafer on which all types of such layers may be formed. One or more layers formed on the substrate may be patterned. For example, a substrate may include a plurality of dies/chips each having a repeatable patterned feature. The formation and processing of the material layers can ultimately result in finished semiconductor devices. As such, the substrate may include a plate on which not all layers of the finished semiconductor device are formed, or a substrate on which all layers of the finished semiconductor device are formed.

기판은 적어도 일부의 집적 회로(IC), 또는 LED 칩들과 같은 광전자 소자들을 더 포함할 수 있다.The substrate may further include at least some integrated circuits (ICs), or optoelectronic devices such as LED chips.

용어 "LED"는 일반적으로 특정 직류 전류를 구동하여 적색, 녹색, 청색, 또는 UV 광을 방출할 수 있는 발광 다이오드를 말하며, 패키지 되었거나 패키지 되지 않을 수 있다.The term "LED" generally refers to a light emitting diode capable of emitting red, green, blue, or UV light by driving a specific direct current, which may or may not be packaged.

용어 "LED 칩"은 일반적으로 쌍을 이룬 오믹 콘택(Ohmic contact) 전극들을 갖는 기판 상에 에피택셜 성장에 의해서 형성된 LED를 말하며, 에피기판으로부터 분리되거나 분리되지 않을 수 있다. 본 발명의 LED 칩은 에피기판 상에 형성되거나 본딩 기판에 연결될 수 있다.The term "LED chip" generally refers to an LED formed by epitaxial growth on a substrate having paired Ohmic contact electrodes, which may or may not be separated from the episubstrate. The LED chip of the present invention may be formed on an epitaxial substrate or connected to a bonding substrate.

전형적인 LED 칩은 355.6x355.6 ㎛2 인 약 14x14 mil2 크기를 가지며, 마이크로 LED 칩은 일반적으로 100X100 ㎛2 미만의 크기를 가지며, 선호되는 크기는 50X50 ㎛2 미만이다.A typical LED chip has a size of about 14x14 mil 2 , which is 355.6x355.6 μm 2 , a micro LED chip typically has a size less than 100X100 μm 2 , with a preferred size less than 50X50 μm 2 .

용어 "회로"는, 본 발명에서 저항, 다이오드 또는 트랜지스터를 포함할 수 있다.The term “circuit” may include resistors, diodes or transistors in the present invention.

용어 "인덱스"는, 본 발명에서 에피기판 또는 본딩 기판 상의 두 개의 LED 칩들 사이의 피치(pitch)를 말한다.The term "index" in the present invention refers to a pitch between two LED chips on an epi substrate or a bonding substrate.

용어 "컬러 필터"는, 복수의 파장 대역에서 빛을 필터링하는 데 사용된다. 본 발명에서, 컬러 필터는 적색, 녹색, 청색 광을 각각 통과시키는 RGB 필터를 말한다.The term "color filter" is used to filter light in a plurality of wavelength bands. In the present invention, the color filter refers to an RGB filter that passes red, green, and blue light, respectively.

본 발명의 공정 흐름의 단계들은 논리적 순서가 필요하지 않는 한 일반적으로 교환 가능해야 한다.The steps of the process flow of the present invention should generally be interchangeable unless a logical order is required.

반도체층의 n형 또는 p형 전도성과 같은, 본 발명에서의 반도체의 전도형(conductive type)은 교환 가능할 수 있다.The conductive type of the semiconductor in the present invention, such as the n-type or p-type conductivity of the semiconductor layer, may be interchangeable.

본 발명의 몇몇 예시적인 실시예들이 도시된 첨부 도면을 참조하여 본 발명의 다양한 예시적인 실시예들이 이제 더 충분히 설명될 것이다. 본 발명의 보호 범위를 제한하지 않고, 실시예들의 모든 설명 및 도면들은 예시적으로 마이크로 LED 디스플레이 및 그 제조 방법으로 언급될 것이다. 그러나, 실시예들은 본 발명을 마이크로 LED 전사 방법으로 제한하는 데 사용되지 않는다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Various exemplary embodiments of the present invention will now be more fully described with reference to the accompanying drawings in which several exemplary embodiments are shown. Without limiting the protection scope of the present invention, all descriptions and drawings of the embodiments will be referred to by way of example as a micro LED display and a manufacturing method thereof. However, the examples are not used to limit the present invention to a micro LED transfer method.

도면에서 각 구성 요소와 모든 구성 요소 간의 상대적인 치수는 명확성을 위해 과장될 수 있다. 도면의 다음 설명 내에서 동일하거나 유사한 참조 번호는 동일하거나 유사한 구성 요소 또는 개체(entity)를 지칭하고, 개별적인 실시예들에 대한 차이점들만이 설명된다.In the drawings, the relative dimensions between each component and all components may be exaggerated for clarity. In the following description of the drawings, the same or similar reference numbers refer to the same or similar components or entities, and only differences for individual embodiments are described.

따라서, 본 발명의 예시적인 실시예들이 다양한 변형들(modifications) 및 대안적인 형태들(forms)로 가능하지만, 그 실시예들은 도면들에서 예로서 도시되고 여기서 상세히 설명될 것이다. 그러나, 본 발명의 예시적인 실시예들을 개시된 특정 형태로 제한하려는 의도는 없고, 그러나 그 반대로 본 발명의 예시적인 실시예들은 본 발명의 범위에 속하는 모든 변형, 등가물 및 대안을 커버하는 것으로 이해되어야 한다.Accordingly, while exemplary embodiments of the present invention are possible in various modifications and alternative forms, the embodiments are shown by way of example in the drawings and will be described in detail herein. However, there is no intention to limit the exemplary embodiments of the present invention to the specific form disclosed, but on the contrary, it is to be understood that the exemplary embodiments of the present invention cover all modifications, equivalents and alternatives falling within the scope of the present invention. .

본 발명은 마이크로 LED 칩들이 본딩 기판에 직접 전사될 수 있는 방법을 제공하고, 여기서 상기 본딩 기판은 구동 회로를 포함할 뿐만 아니라 디스플레이를 위해 제공된다. 우선, III-질화물 기반 화합물의 경우, GaN 기반 화합물은 녹색, 청색 또는 UV 광을 제공하기 위하여 사파이어, SiC, Si, GaN 또는 ZnO 기판에 에피택셜 성장을 사용하여 형성된다. III-비소 또는 III-인화물 화합물의 경우, GaAs 기반 화합물 또는 AlInGaP는 적색광을 제공하기 위해 GaAs, GaSb, GaP 또는 InP 기판에 에피택셜 성장을 사용하여 형성된다. 에피택셜 성장 공정 후, 에피-층들은 칩 패턴들로 처리되고 오믹 콘택 전극들은 각각 p/n 에피-층들 상에 형성된다. 마이크로 LED 칩들을 수용하기 위해 구동 회로들 및 그 위에 형성된 본딩 패드들을 갖는 본딩 기판이 제공된다. 사파이어 기판 상의 III-질화물 마이크로 LED 칩들은 LASER 리프트 오프(lift-off) 기술을 사용하여 전사될 수 있으며, SiC, Si, ZnO 기판 상의 III-비소, III-인화물 마이크로 LED 칩들 또는 III-질화물 마이크로 LED 칩들은 기계적 프레싱(mechanical pressing) 방법을 사용하여 전사될 수 있다. 대량 전사(mass transfer) 절차는 동일한 인덱스에 대해 블록 단위로 동시에 수행되거나 동일하지 않은 인덱스에 대해 칩 단위로 순차적으로 수행되거나 직접 전체 기판 전사(whole substrate transfer)으로 수행될 수 있다. 이어서, 전사된 마이크로 LED 칩들이 있는 본딩 기판이 재가열되어 본딩 패드들과 마이크로 LED 칩들이 공융 본딩(eutectic bonding), 솔더링 본딩(soldering bonding) 또는 실버 에폭시 베이킹(silver epoxy baking)을 사용하여 본딩될 수 있다. 그러므로, 대량 전사 문제는 산업 및 상업적 문제에서 해결될 수 있다.The present invention provides a method in which micro LED chips can be directly transferred to a bonding substrate, wherein the bonding substrate includes a driving circuit as well as being provided for a display. First, for III-nitride based compounds, GaN based compounds are formed using epitaxial growth on sapphire, SiC, Si, GaN or ZnO substrates to provide green, blue or UV light. In the case of III-arsenic or III-phosphide compounds, a GaAs-based compound or AlInGaP is formed using epitaxial growth on a GaAs, GaSb, GaP or InP substrate to provide red light. After the epitaxial growth process, the epi-layers are processed into chip patterns and ohmic contact electrodes are respectively formed on the p/n epi-layers. A bonding substrate is provided having drive circuits and bonding pads formed thereon for accommodating micro LED chips. III-nitride micro LED chips on sapphire substrate can be transferred using LASER lift-off technology, III-arsenic, III-phosphide micro LED chips or III-nitride micro LED on SiC, Si, ZnO substrate The chips may be transferred using a mechanical pressing method. The mass transfer procedure can be performed block-by-block for the same index, sequentially chip-by-chip for unequal indexes, or directly as a whole substrate transfer. Subsequently, the bonding substrate with the transferred micro LED chips is reheated so that the bonding pads and the micro LED chips can be bonded using eutectic bonding, soldering bonding or silver epoxy baking. have. Therefore, the mass transfer problem can be solved in industrial and commercial problems.

일 실시예에서, 디스플레이의 하나의 픽셀은 청색 마이크로 LED 칩, 녹색 마이크로 LED 칩, 및 적색 마이크로 LED 칩을 포함할 수 있다. 또 다른 실시예에서, 디스플레이의 하나의 픽셀은 청색 마이크로 LED 칩, 그 위에 녹색 인광체가 코팅된 청색 마이크로 LED 칩, 및 그 위에 적색 인광체가 코팅된 청색 마이크로 LED 칩을 포함할 수 있다. 또 다른 실시예에서, 디스플레이의 하나의 픽셀은 청색 마이크로 LED 칩, 녹색 마이크로 LED 칩 및 그 위에 적색 인광체가 코팅된 청색 마이크로 LED 칩을 포함할 수 있다. 또 다른 실시예에서, 디스플레이의 하나의 픽셀은 RGB 인광체가 각각 그 위에 코팅된 3 개의 UV 마이크로 LED 칩들을 포함할 수 있다. 또 다른 실시 예에서, 디스플레이의 하나의 픽셀은 단색 디스플레이를 위한 하나의 청색 마이크로 LED 칩만을 포함할 수 있다. 일 실시예에서, 디스플레이의 하나의 픽셀은 그 위에 모두 코팅된 황색 인광체를 갖는 3 개의 마이크로 LED 칩들을 포함할 수 있고, 그 후 RGB 컬러 필터는 백색광을 풀 컬러 이미지로 필터링할 것이다. 이 실시예에서, RGB 필터의 기능은 TFT LCD에서의 기능과 유사할 것이다. 이 실시예에서, 넓은 색 영역(color gamut)을 충족하기 위해, 적색 인광체 또는 양자점 기술이 이 실시예에서 적용될 수 있다. 적색 인광체는 질화물 인광체, 또는 GE가 개발한 KSF(Potassium Fluoride Silicon) 인광체 및 TriGain 인광체와 같이 적색광이 강화된 백색 인광체를 포함할 수 있다. Sharp는 또한 β-SiAlON 녹색 인광체와 KSF 인광체를 포함하는 WCG 인광체를 개발한다.In one embodiment, one pixel of the display may include a blue micro LED chip, a green micro LED chip, and a red micro LED chip. In another embodiment, one pixel of the display may include a blue micro LED chip, a blue micro LED chip coated thereon with a green phosphor, and a blue micro LED chip coated thereon with a red phosphor. In another embodiment, one pixel of the display may include a blue micro LED chip, a green micro LED chip and a blue micro LED chip coated thereon with a red phosphor. In another embodiment, one pixel of the display may include three UV micro LED chips each coated thereon with an RGB phosphor. In another embodiment, one pixel of the display may include only one blue micro LED chip for a monochromatic display. In one embodiment, one pixel of the display may contain three micro LED chips with yellow phosphor all coated thereon, after which the RGB color filter will filter the white light into a full color image. In this embodiment, the function of the RGB filter will be similar to that in the TFT LCD. In this embodiment, in order to meet a wide color gamut, a red phosphor or quantum dot technology can be applied in this embodiment. The red phosphor may include a nitride phosphor, or a white phosphor that is enhanced with red light, such as GE's Potassium Fluoride Silicon (KSF) phosphor and TriGain phosphor. Sharp also develops WCG phosphors, including β-SiAlON green phosphors and KSF phosphors.

일 실시예에서, 본딩 기판은 GaAs 일 수 있고 구동 회로들뿐만 아니라 적색 마이크로 LED 칩들이 GaAs 상에 형성될 수있다. 따라서, 청색 및 녹색 마이크로 LED 칩들만 본딩 기판으로 전사될 필요가 있다. 또는, 청색 마이크로 LED 칩들 위에 실리케이트 인광체 또는 β-SiAlON 녹색 인광체와 같은 녹색 인광체가 있는 청색 마이크로 LED 칩이 본딩 기판으로 전사된다.In one embodiment, the bonding substrate may be GaAs and the driving circuits as well as the red micro LED chips may be formed on GaAs. Therefore, only the blue and green micro LED chips need to be transferred to the bonding substrate. Alternatively, a blue micro LED chip with a green phosphor such as silicate phosphor or β-SiAlON green phosphor on top of the blue micro LED chips is transferred to the bonding substrate.

지금 도면으로 돌아가면 본 발명이 도면과 함께 더 명확하게 설명될 것이라는 점에 주목한다.It is noted that turning now to the drawings, the present invention will be more clearly described with reference to the drawings.

도 1a에서, Si, SiC, ZnO, GaN, sapphire(Al2O3), GaAs, GaSb, GaP 또는 InP 일 수 있는 에피택셜 성장을 위한 기판(10)이 제공된다. 그러나, GaAs 및 사파이어는 에피기판으로서 본 발명의 일 실시예에서 선호된다. III-질화물 화합물의 경우, 에피기판(10)은 사파이어, SiC, Si, ZnO 또는 GaN 일 것이고, III-비소 화합물의 경우 기판(10)은 GaAs, GaSb, GaP 또는 InP 일 것이다. 기판(10)의 배향은 III-비소, III-인화물, 또는 III-질화물 화합물 에피택셜 성장을 위해 선택된다. 일 실시예에서, 사파이어 기판은 밝기를 향상시키기 위해 패턴닝된 사파이어 기판일 수 있다.In FIG. 1A , a substrate 10 for epitaxial growth is provided, which may be Si, SiC, ZnO, GaN, sapphire (Al 2 O 3 ), GaAs, GaSb, GaP or InP. However, GaAs and sapphire are preferred in one embodiment of the present invention as epi substrates. In the case of the III-nitride compound, the epi substrate 10 may be sapphire, SiC, Si, ZnO or GaN, and in the case of the III-arsenic compound, the substrate 10 may be GaAs, GaSb, GaP or InP. The orientation of the substrate 10 is selected for epitaxial growth of III-arsenic, III-phosphide, or III-nitride compounds. In one embodiment, the sapphire substrate may be a sapphire substrate patterned to enhance brightness.

도 1b에서, 에피층들을 형성하기 위해 에피택셜-성장 공정이 제공된다. 제1 전도성을 갖는 제1 에피층(12)이 에피기판(10) 상에 형성되고, 제2 전도성을 갖는 제2 에피층(16)이 제1 에피층(12) 상에 형성된다. 제2 전도성은 제1 전도성과 반대이다. 바람직한 일 실시예에서, 제1 전도성은 n형이고 제2 전도성은 p형이다. 단일 양자 우물층(single quantum well layer) 또는 다중 양자 우물층(multiple quantum well layer)(도 1b에 도시되지 않음)은 항상 종래 기술을 사용하여 제1 에피층(12)과 제2 에피층(16) 사이에 형성된다. 사파이어, SiC 및 Si 에피기판(10)의 경우, 저온 버퍼층(22)은 2 차원 성장을 촉진하기 위해 제1 에피층(12)이 형성되기 이전에 형성된다. 본 발명에서, 녹색, 청색 또는 UV 광은 III-질화물 화합물에 의해 방출될 수 있는 반면, 적색 광은 III-비소 화합물 또는 III-인화물 화합물에 의해 방출될 수 있다. 일 실시예에서, 에피층들(12 및 16)은 AlxGa(1-x)As, (AlxGa(1-x))yIn(1-y)P, y~0.5(GaAs에 대한 격자 일치) 또는 AlxInyGa(1-x-y)N 일 수 있다. 일 실시예에서, 에피층들(12 및 16)은 청색광을 방출 할 것이다.1B, an epitaxial-growth process is provided to form epilayers. A first epitaxial layer 12 having a first conductivity is formed on the epitaxial substrate 10 , and a second epitaxial layer 16 having a second conductivity is formed on the first epitaxial layer 12 . The second conductivity is opposite to the first conductivity. In one preferred embodiment, the first conductivity is n-type and the second conductivity is p-type. A single quantum well layer or multiple quantum well layer (not shown in FIG. 1B ) is always prepared using the prior art for the first epitaxial layer 12 and the second epitaxial layer 16 . ) is formed between In the case of the sapphire, SiC and Si epitaxial substrate 10 , the low-temperature buffer layer 22 is formed before the first epitaxial layer 12 is formed to promote two-dimensional growth. In the present invention, green, blue or UV light may be emitted by a III-nitride compound, whereas red light may be emitted by a III-arsenic compound or a III-phosphide compound. In one embodiment, epilayers 12 and 16 are Al x Ga (1-x) As, (Al x Ga (1-x))y In (1-y) P, y-0.5 (for GaAs) lattice match) or Al x In y Ga (1-xy) N. In one embodiment, epilayers 12 and 16 will emit blue light.

도 1c에서, 두 개의 전극들이 제1 및 제2 에피층들에 각각 형성된다. 제2 에피층(16)의 일부는 리소그래피 단계 및 에칭 단계를 포함하는 종래의 패터닝 방법을 사용하여 제거되고, 에칭 단계의 경우, 이방성 에칭 방법이 바람직할 것이다. 그 후, 리프트 오프(lift-off) 방법에 의해서, 또는 제1 에피층(12) 상에 오믹 콘택 물질층을 증착하여 제1 에피층(12) 상에 제1 오믹 콘택 전극(14)이 형성되고, 종래의 리소그래피 단계 및 에칭 단계를 포함하는 종래의 패터닝 방법을 사용하여 오믹 콘택층의 불필요한 부분들이 제거된다. 제1 오믹 콘택 전극(14)의 재료는 III-질화물, III-인화물 또는 III-비소 화합물에 대해 각각 Ge/Au, Pd/Ge, CrAu, CrAl, Ti, TiN, Ti/Al, Ti/Al/Ni/Au, Ta/Ti/Ni/Au, V/Al/V/Au, V/Ti/Au, V/Al/V/Ag, IZO, 또는 ITO 일 수있다. 제2 오믹 콘택 접촉 전극(18)은 리프트 오프(lift-off) 방법에 의해서, 또는 제2 에피층(18) 상에 오믹 콘택 물질층을 증착하여 제2 에피층(16) 상에 형성되고, 오믹 콘택층의 불필요한 부분들은 리소그래피 방법 및 에칭 방법을 포함하는 에칭 방법을 포함하는 에칭 방법에 종래의 패터닝을 사용하여 제거된다. 제2 전극(18)의 재료는 III-질화물, III-인화물 또는 III-비소 화합물에 대해 각각 Ni, Au, Ag, Pd, Pt, AuBe, AuZn, PdBe, NiBe, NiZn, PdZn, AuZn, Ru/Ni/ITO, Ni/Ag/Ru/Ni/Au, Ni/Au 또는 ITO와 같이 일 함수가 높은 금속일 수 있다. 본 실시예의 오믹 콘택 전극들의 형성 공정에서의 리프트 오프 방법은 에피층들(12 또는 16) 상에 먼저 포토 레지스트층들을 증착하는 단계, 패턴을 갖는 포토 레지스트층을 노광 및 현상하는 단계, 포토 레지스트층과 노광된 에피층들(12 또는 16) 상에 오믹 콘택 재료층을 증착하는 단계, 그리고 그 후에 포토 레지스트층을 직접 제거하는 단계를 포함한다. 포토 레지스트층의 오믹 콘택 재료층이 동시에 제거될 것이다. 리프트 오프 방법은 한 번의 에칭 단계를 생략하는 이점이 있다.In FIG. 1C , two electrodes are respectively formed on the first and second epitaxial layers. A portion of the second epitaxial layer 16 is removed using a conventional patterning method comprising a lithography step and an etching step, and for the etching step, an anisotropic etching method will be preferred. Thereafter, the first ohmic contact electrode 14 is formed on the first epitaxial layer 12 by a lift-off method or by depositing an ohmic contact material layer on the first epitaxial layer 12 . and removing unnecessary portions of the ohmic contact layer using a conventional patterning method including a conventional lithography step and an etching step. The material of the first ohmic contact electrode 14 is Ge/Au, Pd/Ge, CrAu, CrAl, Ti, TiN, Ti/Al, Ti/Al/ for III-nitride, III-phosphide or III-arsenic compound, respectively. Ni/Au, Ta/Ti/Ni/Au, V/Al/V/Au, V/Ti/Au, V/Al/V/Ag, IZO, or ITO. The second ohmic contact contact electrode 18 is formed on the second epitaxial layer 16 by a lift-off method or by depositing an ohmic contact material layer on the second epitaxial layer 18, Unnecessary portions of the ohmic contact layer are removed using conventional patterning in an etching method including a lithographic method and an etching method including an etching method. The material of the second electrode 18 is Ni, Au, Ag, Pd, Pt, AuBe, AuZn, PdBe, NiBe, NiZn, PdZn, AuZn, Ru/ for III-nitride, III-phosphide or III-arsenic compound, respectively. It may be a metal having a high work function, such as Ni/ITO, Ni/Ag/Ru/Ni/Au, Ni/Au, or ITO. The lift-off method in the process of forming the ohmic contact electrodes of the present embodiment includes first depositing photoresist layers on the epitaxial layers 12 or 16, exposing and developing a photoresist layer having a pattern, and a photoresist layer. depositing a layer of ohmic contact material on the overexposed epilayers 12 or 16, followed by direct removal of the photoresist layer. The ohmic contact material layer of the photoresist layer will be removed at the same time. The lift-off method has the advantage of omitting one etching step.

도 1d에서, 메사 에칭 공정이 수행되고 모든 LED 칩(40)을 구별하기 위하여 스크라이브 라인(scribe line)들이 종래의 패터닝-에칭 방법(patterning to etch method)을 사용하여 동시에 형성된다. 오믹 콘택 전극들과 메사를 형성하는 것을 칩 공정이라고 하며 도1c에서 오믹 콘택 전극을 형성하고 도 1d에서 메사를 형성하는 단계 순서는 전환되거나 반전될 수 있다. 본 발명을 촛점을 흐리지 않게 하기 위해 도면에 도시되지는 않지만, 제1/제2 오믹 콘택 전극을 위한 개구를 갖는 패시베이션층(passivation layer)이 모든 마이크로 LED 칩들을 보호하기 위해 마이크로 LED 칩 상에 형성될 수 있다.In FIG. 1D , a mesa etching process is performed and scribe lines are formed simultaneously using a conventional patterning to etch method to distinguish all LED chips 40 . Forming the ohmic contact electrodes and the mesa is referred to as a chip process, and the order of the steps of forming the ohmic contact electrode in FIG. 1C and forming the mesa in FIG. 1D may be reversed or reversed. Although not shown in the drawings in order not to defocus the present invention, a passivation layer having openings for the first and second ohmic contact electrodes is formed on the micro LED chip to protect all the micro LED chips. can be

도 2a에서, 본딩 기판(50)에는 구동 회로들(60) 및 그 위에 쌍을 이룬 본딩 패드들(52)이 제공된다. 본딩 기판(50)은 PCB, 실리콘, 실리콘 카바이드, AlN 세라믹 또는 알루미늄 산화물(Al2O3) 세라믹, 유리 또는 GaAs 일 수 있다. 구동 회로들(60) 및 쌍을 이룬 본딩 패드들(52)의 형성 방법은 임의의 종래 기술일 수 있다. 본딩 기판(50)의 뒷면은 편평한 것이 바람직하다. 나중에 LLO가 수행되어야 하는 경우 본딩 기판(50)의 뒷면이 연마되어야 한다.In FIG. 2A , the bonding substrate 50 is provided with driving circuits 60 and paired bonding pads 52 thereon. The bonding substrate 50 may be a PCB, silicon, silicon carbide, AlN ceramic or aluminum oxide (Al 2 O 3 ) ceramic, glass, or GaAs. The method of forming the driving circuits 60 and the paired bonding pads 52 may be any conventional technique. The back surface of the bonding substrate 50 is preferably flat. If LLO is to be performed later, the back side of the bonding substrate 50 must be polished.

마이크로 LED 칩들은 본딩 기판으로 전사된다. 도 2b에서, 도 1d의 처리된 에피기판(10)은 뒤집어져 있고, 각각의 LED 칩(40)은 에피기판 상의 인덱스가 본딩 기판상의 인덱스와 동일하도록 각각의 쌍을 이룬 본딩 패드들(52)에 정렬된다. 본딩 패드들(30)은 공융 본딩, 솔더링 본딩 및 은을 사용한 에폭시 페이스트를 포함 할 수 있다.The micro LED chips are transferred to the bonding substrate. In Fig. 2b, the processed episubstrate 10 of Fig. 1d is inverted, and each LED chip 40 has respective paired bonding pads 52 such that the index on the epi substrate is the same as the index on the bonding substrate. are sorted on The bonding pads 30 may include eutectic bonding, solder bonding, and an epoxy paste using silver.

그 후, 칩 단위(chip-by-chip) 레이저 노광(LASER exposure)이 도 3a에 소개된다. 이 실시예에서, 특정 LED 색상에 대해 한 번에 하나의 칩만 전사된다. 그러나, 모든 LED가 다른 적용들 또는 실시예들에서 동일한 색상을 방출하는 경우 LED들의 블록이 동시에 전사될 수 있다. 제1 LED 칩은 GaN 에피층(12)이 사파이어 에피기판(10)으로부터 분리되도록 저온 버퍼층(22)에 대한 레이저 노광(32)에 의해 조사된다. 이에 따라, 제1 LED 칩은 에피기판(10)으로부터 분리된다. 도 3a에서 오믹 콘택 전극들이 쌍을 이루는 본딩 패드들에 매우 가깝다; 그러나 그들은 정확하게 접촉하지는 않는다. 제1 LED 칩이 레이저에 노광될 때 제1 LED 칩이 에피기판(10)으로부터 분리되어 본딩 기판(50)으로 직접 전사될 수 있도록 에피기판(10)은 충분히 본딩 기판(50)에 가까이 있어야 한다. 다른 기존의 레이저 리프트 오프 공정의 경우, 마이크로 LED 칩들이 먼저 쌍을 이룬 본딩 패드들에 접착된 이후에 레이저 노광에 의해 조사된다. 본 발명에서, 마이크로 LED 칩이 본딩 기판(50)에 선택적으로 본딩될 수 있도록 레이저 노광이 먼저 수행된다. 파장, 레이저 파워, 빔 크기 및 모양, 노광 시간과 같은 레시피는 임의의 기존 기술일 수 있다. 일 실시예에서, KrF 엑시머 레이저는 파장 248nm, 펄스 약 3-10ns 및 에너지 밀도 약 120-600mJ/cm2로 적용될 수 있다. 다른 실시예에서, Nd:YAG 레이저는 파장 355nm, 펄스 약 20-50ns, 에너지 밀도 약 250-350mJ/cm2로 적용될 수 있다. 이 실시예에서, 사파이어 에피기판이 사용되지만 실리콘 카바이드 에피기판은 레이저 리프트 오프에 적용될 수 있으며 세부 사항은 미국특허번호 7,825,006로 발행된 Nakamura et al. 을 참조할 수 있다.A chip-by-chip LASER exposure is then introduced in FIG. 3A . In this embodiment, only one chip is transferred at a time for a particular LED color. However, a block of LEDs may be transferred simultaneously if all LEDs emit the same color in different applications or embodiments. The first LED chip is irradiated by laser exposure 32 for the low temperature buffer layer 22 so that the GaN epitaxial layer 12 is separated from the sapphire epitaxial substrate 10 . Accordingly, the first LED chip is separated from the epi-substrate 10 . In Figure 3a the ohmic contact electrodes are very close to the paired bonding pads; But they don't make exact contact. When the first LED chip is exposed to a laser, the epi substrate 10 is sufficiently close to the bonding substrate 50 so that the first LED chip can be separated from the epi substrate 10 and directly transferred to the bonding substrate 50 . . In the case of other conventional laser lift-off processes, micro LED chips are first adhered to paired bonding pads and then irradiated by laser exposure. In the present invention, laser exposure is first performed so that the micro LED chip can be selectively bonded to the bonding substrate 50 . Recipes such as wavelength, laser power, beam size and shape, and exposure time may be of any conventional technique. In one embodiment, the KrF excimer laser may be applied with a wavelength of 248 nm, a pulse of about 3-10 ns, and an energy density of about 120-600 mJ/cm 2 . In another embodiment, the Nd:YAG laser may be applied with a wavelength of 355 nm, a pulse of about 20-50 ns, and an energy density of about 250-350 mJ/cm 2 . In this embodiment, a sapphire episubstrate is used but a silicon carbide episubstrate can be applied for laser lift-off, see Nakamura et al. can refer to

도 3b에서, 제2 LED 칩은 저온 버퍼층(22)에 대한 레이저 노광(32)에 의해 조사된다. 이에 따라, 제2 LED 칩은 에피기판(10)으로부터 분리되어 본딩 기판 상에 떨어진다. 그리고 도 3c에서, 제3 LED 칩은 저온 버퍼층(22)에 대한 레이저 노광(32)에 의해 조사된다. 따라서, 제3 LED 칩은 에피기판(10)으로부터 분리되어 본딩 기판 상에 전사된다. 또한 도 3에서, 몇몇 다른 에피기판으로부터의 서로 다른 빛을 방출할 수 있는 몇몇 다른 마이크로 LED 칩들이 이 본딩 기판에 본딩될 수 있기 때문에 제1, 제2, 및 제3 마이크로 LED 칩들은 이웃하지 않는다. 일 실시예에서, 제1, 제2 및 제3 마이크로 LED 칩들은 청색광을 방출할 수 있고, 녹색 광을 방출할 수 있는 다른 에피기판상의 다른 마이크로 LED 칩들은 이 본딩 기판에 본딩되어야 한다. 본딩 기판이 GaAs이면 이미 레드 LED 칩들이 본딩 기판에 형성될 수 있다. 적색 마이크로 LED 칩들이 본딩 기판에 본딩되어야 하고 본딩 기판 자체가 GaAs가 아닌 경우, 청색 마이크로 LED 칩들 사이의 간격은 도 3의 간격의 두 배가 되어야 한다.In FIG. 3B , the second LED chip is irradiated by laser exposure 32 to the low temperature buffer layer 22 . Accordingly, the second LED chip is separated from the epi-substrate 10 and falls on the bonding substrate. And in FIG. 3C , the third LED chip is irradiated by laser exposure 32 for the low temperature buffer layer 22 . Accordingly, the third LED chip is separated from the epi-substrate 10 and transferred onto the bonding substrate. Also in FIG. 3 , the first, second, and third micro LED chips are not adjacent because several different micro LED chips capable of emitting different light from several different epi substrates may be bonded to this bonding substrate. . In one embodiment, the first, second and third micro LED chips are capable of emitting blue light, and other micro LED chips on different epi-substrates capable of emitting green light must be bonded to this bonding substrate. If the bonding substrate is GaAs, red LED chips can already be formed on the bonding substrate. When the red micro LED chips are to be bonded to the bonding substrate and the bonding substrate itself is not GaAs, the spacing between the blue micro LED chips should be double that of FIG. 3 .

선택적인 모든 청색 마이크로 LED 칩들이 레이저 노광에 의해 조사된 후 선택적 청색 마이크로 LED 칩들이 본딩 기판으로 전사된다. 에피기판에 남아있는 청색 마이크로 LED 칩들은 다음 본딩 기판에서 처리될 수 있다.After all the selective blue micro LED chips are irradiated by laser exposure, the selective blue micro LED chips are transferred to the bonding substrate. The blue micro LED chips remaining on the epi substrate can be processed on the next bonding substrate.

도 3에서, 각각의 마이크로 LED 칩은 칩 단위로(chip-by-chip) 순차적으로 또는 블록 단위로 전사될 수 있다.In FIG. 3 , each micro LED chip may be sequentially transferred on a chip-by-chip basis or on a block basis.

도 4a에서, 에피기판(10)은 레이저 노광에 의해 조사된 일부 마이크로 LED 칩들이 본딩 기판(50) 상에 머무르는 동안 밖(34)으로 이동되고, 레이저 노광에 의해 조사되지 않은 다른 LED 칩들은 에피기판(10) 상에 남는다.In FIG. 4A, the epi substrate 10 is moved to the outside 34 while some micro LED chips irradiated by laser exposure stay on the bonding substrate 50, and other LED chips not irradiated by laser exposure are epitaxial. It remains on the substrate 10 .

도 4b에서, 전사된 마이크로 LED 칩들이 쌍을 이룬 본딩 패드들에 본딩되도록, 본딩 기판(50)은 공융 본딩, 솔더링 본딩 또는 은을 갖는 구운 에폭시를 사용하여 재가열될 수 있다. 이 단계는 모든 마이크로 LED 칩들이 전사되었을 때 수행되는 것이 바람직하다.In Figure 4b, the bonding substrate 50 can be reheated using eutectic bonding, solder bonding or baked epoxy with silver so that the transferred micro LED chips are bonded to the paired bonding pads. This step is preferably performed when all the micro LED chips have been transferred.

도 5a에서, 녹색 LED 칩과 같은 다른 마이크로 LED 칩들(45)을 갖는 제2 에피기판(10-1)이 플립(flip)되고, 모든 마이크로 LED 칩들(45)이 나머지 쌍을 이룬 본딩 패드들에 정렬된다. 이 실시예에서, 에피기판 상의 몇몇 녹색 마이크로 LED 칩들(45)은 다른 본딩 기판 상에서 처리될 수 있다. 그 후, 도 5b에 도시된 바와 같이, 에피기판(10-1)은 본딩 기판(50)과 충분히 가까이 위치되지만, 에피기판(10-1)과 본딩 기판(50) 사이의 거리는 칩 클리어런스를 고려하여 칩 두께보다 큰 두께, 예를 들어 수 마이크로 미터 간격을 가져야 하며 하나의 LED 칩(45)이 레이저 노광(32)에 의해 비추어진다. 도 5c에서, 또 다른 LED 칩(45)이 저온 버퍼층에 대한 레이저 노광(32)에 의해 다시 조사된다. 이에 따라, 모든 마이크로 LED 칩들은 에피기판(10-1)으로부터 분리되어 칩 단위로 본딩 기판(50)으로 전사된다. 도 5d에서, 에피기판(10-1)이 멀리 이동되고 모든 LED 칩들이 전사된다(34). 본딩 기판(50)이 다시 재가열된다. 편리하게, 재가열 단계는 모든 마이크로 LED 칩이 본딩 기판으로 옮겨진 후에 처리되어야 한다.In FIG. 5A , the second epi-substrate 10-1 having other micro LED chips 45 such as a green LED chip is flipped, and all the micro LED chips 45 are attached to the remaining paired bonding pads. are sorted In this embodiment, several green micro LED chips 45 on the epi-substrate can be processed on another bonding substrate. Thereafter, as shown in FIG. 5B , the epitaxial substrate 10-1 is positioned sufficiently close to the bonding substrate 50, but the distance between the epitaxial substrate 10-1 and the bonding substrate 50 is considered for chip clearance. Therefore, it should have a thickness greater than the chip thickness, for example, several micrometers apart, and one LED chip 45 is illuminated by the laser exposure 32 . In Fig. 5c, another LED chip 45 is again irradiated by laser exposure 32 to the low temperature buffer layer. Accordingly, all the micro LED chips are separated from the epi-substrate 10 - 1 and transferred to the bonding substrate 50 in a chip unit. In Fig. 5d, the epi-substrate 10-1 is moved away and all the LED chips are transferred (34). The bonding substrate 50 is reheated again. Conveniently, the reheat step should be processed after all the micro LED chips have been transferred to the bonding substrate.

본딩 기판의 크기가 작거나 크면 본딩 기판(50)은 디스플레이 패널에서 병합, 분리 또는 개별화될 수있다. 예를 들어, 본딩 기판이 2x2 인치 플레이트이고 디스플레이 장치가 6x2 인치인 경우, 3 개의 본딩 기판들은 하나의 디스플레이 패널로 병합되어야 한다. 본딩 기판이 10x12 인치 플레이트이고 디스플레이가 6x3 인치인 경우, 본딩 기판은 분리되거나 9 개의 디스플레이 패널로 개별화되어야 한다.If the size of the bonding substrate is small or large, the bonding substrate 50 may be merged, separated, or individualized in the display panel. For example, when the bonding substrate is a 2x2 inch plate and the display device is 6x2 inch, three bonding substrates must be merged into one display panel. If the bonding substrate is a 10x12 inch plate and the display is 6x3 inch, the bonding substrate must be separated or individualized into 9 display panels.

모든 LED 칩들이 UV 광 LED일 수 있다면, 적색 인광체(70), 녹색 인광체(71) 및 청색 인광체(72)는 도 6a에 도시된 바와 같이 마이크로 LED 칩의 후면에 형성될 수 있다. 도 6b에서, 청색 LED 칩들만이 제공되고 녹색 인광체(71) 및 적색 인광체(70)가 LED 칩들 상에 형성되거나 코팅된다. 인광체(70)는 스프레이, 리소그래피, 테이핑 또는 프린팅에 의해 형성될 수있다. 도 6c에 도시된 또 다른 실시예에서, 청색 및 녹색 마이크로 LED 칩들이 제공되는 경우, 적색 인광체(70)만이 형성되고 청색 LED 칩들 중 일부 상에 코팅된다. 이에 따라, 디스플레이가 제조된다.If all the LED chips can be UV light LEDs, the red phosphor 70 , the green phosphor 71 and the blue phosphor 72 can be formed on the back side of the micro LED chip as shown in FIG. 6A . In FIG. 6B , only blue LED chips are provided and a green phosphor 71 and a red phosphor 70 are formed or coated on the LED chips. The phosphor 70 may be formed by spraying, lithography, taping, or printing. In another embodiment shown in Figure 6c, where blue and green micro LED chips are provided, only a red phosphor 70 is formed and coated on some of the blue LED chips. Accordingly, a display is manufactured.

또 다른 실시 예에서, 에피기판상의 마이크로 LED 칩의 인덱스가 본딩 기판상의 인덱스와 동일하지 않으면, 에피기판상의 LED 칩은 하나씩(one-by-one) 전사되어야 한다. 먼저, 에피기판의 첫 번째 마이크로 LED 칩은 도 7a에 도시된 것처럼 쌍을 이룬 특정 본딩 패드들에 정렬된다. 그 후, 도 7b에서, 에피기판은 본딩 기판에 충분히 가깝게 이동된다.In another embodiment, if the index of the micro LED chip on the epi substrate is not the same as the index on the bonding substrate, the LED chip on the epi substrate must be transferred one-by-one. First, the first micro LED chip of the epi-substrate is aligned to specific paired bonding pads as shown in FIG. 7A . Then, in Fig. 7B, the epi-substrate is moved close enough to the bonding substrate.

그 후, 도 7c에서, 제1 마이크로 LED 칩은 레이저 노광(32)에 의해 조사된다. 따라서, 도 7d에서, 제1 마이크로 LED 칩은 에피기판(10)으로부터 분리되어 본딩 기판(50)에 부착되는 반면, 다른 마이크로 LED 칩은 에피기판에 여전히 남아있게 된다.Then, in FIG. 7C , the first micro LED chip is irradiated by laser exposure 32 . Accordingly, in FIG. 7D , the first micro LED chip is separated from the epi-substrate 10 and attached to the bonding substrate 50, while the other micro-LED chip still remains on the epi-substrate.

그 후, 도 7e에서, 제2 LED 칩이 다른 쌍을 이룬 본딩 패드에 정렬되고 레이저 노광(32)에 의해 조사되도록 에피기판(10) 및 본딩 기판은 이동된다. 도 7f에서, 제2 LED 칩은 본딩 기판(50)으로 전사된다. 도 7g에서, 제3 LED 칩이 쌍을 이룬 다른 본딩 패드에 정렬되고 레이저 노광(32)에 의해 다시 조사되도록 에피기판(10) 및 본딩 기판은 이동된다. 이에 따라, 모든 특정된 마이크로 LED 칩들이 본딩 기판으로 전사될 때까지 공정이 계속될 수 있다. 이 실시예에서, 에피기판 상의 마이크로 LED 칩들의 인덱스는 본딩 기판 상의 쌍을 이룬 본딩 패드들의 인덱스보다 작다.Thereafter, in FIG. 7E , the epitaxial substrate 10 and the bonding substrate are moved so that the second LED chip is aligned with another paired bonding pad and irradiated by the laser exposure 32 . In FIG. 7F , the second LED chip is transferred to the bonding substrate 50 . In FIG. 7G , the epitaxial substrate 10 and the bonding substrate are moved so that the third LED chip is aligned with the other paired bonding pad and irradiated again by the laser exposure 32 . Accordingly, the process can continue until all the specified micro LED chips are transferred to the bonding substrate. In this embodiment, the index of the micro LED chips on the epi substrate is smaller than the index of the paired bonding pads on the bonding substrate.

본 발명에서, 사파이어 기판은 레이저 리프트 오프 방법을 사용하여 분리될 수 있다. 하지만, 실리콘, 실리콘 카바이드, 및 GaAs와 같은 몇몇 다른 에피기판의 경우, 에피기판을 레이저 리프트 오프를 사용하여 에피층들로부터 분리하는 것은 쉽지 않다. 그러므로, 또 다른 방법이 제공된다. 일 실시예에서, 적색 마이크로 LED 칩들은 GaAs 기판 상에서 형성될 수 있으며, 그 후에 적색 마이크로 LED 칩들은 임시기판으로 전사된다. GaAs 기판은 선택적 에칭 방법을 사용하여 제거되고, 그 후에 모든 마이크로 LED 칩들은 기판으로서의 테이프로 전사된다. 테이프가 부드럽고 마이크로 LED 칩들과 테이프 사이의 점착성이 너무 타이트하지 않기 때문에, 마이크로 LED 칩들은 팁을 사용하여 본딩 기판에 직접 압착될 수 있다. 이에 따라, 이전의 레이저 리프트 오프 방법은 기계식 프레스 방법으로 이제 대체될 수 있다. 테이프의 점착성은 전사가 최적화되도록 조절될 수 있다.In the present invention, the sapphire substrate can be separated using a laser lift-off method. However, in the case of some other epi-substrates such as silicon, silicon carbide, and GaAs, it is not easy to separate the epi-substrate from the epi-layers using laser lift-off. Therefore, another method is provided. In one embodiment, the red micro LED chips may be formed on a GaAs substrate, after which the red micro LED chips are transferred to a temporary substrate. The GaAs substrate is removed using a selective etching method, after which all micro LED chips are transferred to tape as a substrate. Since the tape is soft and the adhesion between the micro LED chips and the tape is not too tight, the micro LED chips can be pressed directly to the bonding substrate using the tip. Accordingly, the previous laser lift-off method can now be replaced by a mechanical press method. The tackiness of the tape can be adjusted to optimize the transfer.

이 실시예를 설명하기 위해서, 몇몇의 도면들이 더 나은 명확성을 위해 소개되어야 한다.To explain this embodiment, several drawings should be introduced for better clarity.

일 실시예에서, GaAs 에피기판(10)이 먼저 제공된다. 그 후, AlAs와 같은 에칭 선택층(23)은 도 8a에 도시된 바와 같이 종래의 에피택셜 성장 방법을 사용하여 GaAs 기판 상에 형성된다. 그 후, 에피택셜 성장에 의해 제1 에피층(12) 및 제2 에피층(16)이 순차적으로 형성되고 개별 LED 칩 패턴들은 나중에 형성된다. 제2 에피층(16) 상에 증착 방법(evaporating method)을 사용하여 p 오믹 콘택층(18)이 형성된다. 그 후, 도 8b에서 도시된 바와 같이, UV에 의해 조사되거나 특정 온도로 가열될 때 점착성을 잃을 수 있는 특정 접착제를 사용하여 에피기판(10)의 상부면이임시기판(80)에 고정된다.In one embodiment, a GaAs episubstrate 10 is first provided. Then, an etch selective layer 23 such as AlAs is formed on the GaAs substrate using a conventional epitaxial growth method as shown in Fig. 8A. Thereafter, the first epitaxial layer 12 and the second epitaxial layer 16 are sequentially formed by epitaxial growth and individual LED chip patterns are formed later. A p-ohmic contact layer 18 is formed on the second epitaxial layer 16 using an evaporating method. Thereafter, as shown in FIG. 8B , the upper surface of the epi-substrate 10 is fixed to the temporary substrate 80 using a specific adhesive that may lose its adhesiveness when irradiated by UV or heated to a specific temperature.

다음으로, 에피기판(10)은 에칭 선택층(23)을 에침함으로써 제거되고(이 공정의 세부 절차는 미국공개번호 2006/0286694를 참조할 수 있음), n 오믹 콘택 전극(14) 및 p 오믹 콘택 전극(18)을 갖는 LED 칩들이 도 8c에 도시된 바와 같이 에피층에 형성된다. 임시 기판(80)이 플립된다. 그 후, n 오믹 콘택 전극(14)의 상부면은 도 8d에 도시된 바와 같이 테이프(81)에 고정된다. 테이프의 점착성은 너무 스티키(sticky)하거나 글루티노우즈(glutinous)하지 않아서, 각각의 마이크로 LED 칩은 나중에 간단한 기계식 프레싱에 의해서 떨어질 수 있다. 임시 기판(80)은 그 후에 가열 또는 UV 광에 의해 조사되어 제거되고, LED 칩들을 갖는 테이프는 도 8e에 도시된 바와 같이 플립된다. GaAs 기판을 제거하기 위한 또 다른 실시예는 GaAs 기판 상에 직접 형성된 AlAs와 같은 에칭 정지층으로 GaAs 기판을 직접 에칭하는 것이다. 이 실시예의 공정 흐름은 위의 설명과 유사하다.Next, the epi-substrate 10 is removed by etching the etch selective layer 23 (the detailed procedure of this process can be referred to US Publication No. 2006/0286694), the n-ohmic contact electrode 14 and the p-ohmic contact electrode 14 LED chips with contact electrodes 18 are formed in the epi layer as shown in FIG. 8C. The temporary substrate 80 is flipped. Then, the upper surface of the n-ohmic contact electrode 14 is fixed to the tape 81 as shown in FIG. 8D. The adhesiveness of the tape is not too sticky or glutinous, so each micro LED chip can later be removed by simple mechanical pressing. The temporary substrate 80 is then removed by being irradiated by heating or UV light, and the tape with the LED chips is flipped as shown in Fig. 8E. Another embodiment for removing a GaAs substrate is to directly etch the GaAs substrate with an etch stop layer such as AlAs formed directly on the GaAs substrate. The process flow of this embodiment is similar to that described above.

Si, SiC, GaN, ZnO, GaP, GaSb와 같은 다른 에피기판의 경우, 에피층들이 형성되기 이전에 각각의 선택적 에칭층이 형성되어야 하며, 전자의 방법이 적용될 수 있다. 실리콘 카바이드 에피기판의 경우, 전이 금속 질화물층이 선택적 에칭층으로 적합하다.In the case of other epitaxial substrates such as Si, SiC, GaN, ZnO, GaP, and GaSb, each selective etching layer must be formed before the epitaxial layers are formed, and the former method can be applied. In the case of a silicon carbide epitaxial substrate, a transition metal nitride layer is suitable as a selective etching layer.

에피기판은 구동회로를 갖는 본딩 기판으로 사용될 수 있으며, 이 실시예를 설명하기 위해서 GaAs 기판 상에 성장된 AlGaInP 적색 LED 구조가 제공된다. 도 9에서, 이 실시예를 설명하기 위한 공정 흐름이 제공된다. 우선, 단계 S9-1에 도시된 바와 같이, GaAs 또는 InP 와 같은 기판이 에피택셜 성장하는 적색 마이크로 LED 칩 구조들 위해서 및 청색/녹색 마이크로 LED 칩들을 위한 본딩 기판으로서 제공된다. 그 후, 선택적인 단계 S9-2에서, DBR층이 적색 광을 반사하기 위해서 기판 상에 형성되고, 적색 LED 구조가 단계 S9-3에서 DBR층 상에 에피택셜 성장된다. 다음으로, S9-4 단계에서 적색 마이크로 LED 칩들이 DBR층 상에 만들어진다. 그 후에 종래의 이온 주입 및/또는 확산을 사용하여 단계 S9-5에서 p-우물이 GaAs 기판에 형성된다. 이 실시예에서, p-우물은 기판이 n형이기 때문에 형성된다. p형 MISFET이 선호되는 경우, 이 단계에서 n-우물이 형성되어야 한다. 그 후, 쌍을 이루는 본딩 패드들로부터 다음의 형성된 트랜지스터들을 격리시키기 위해서 단계 S9-6에서 p-우물에 복수의 격리 구역들이 형성된다. 격리 구역들은, 예를 들어 실리콘 질화물, 실리콘 산화물, 알루미늄 산화물 또는 알루미늄 질화물일 수 있다. 그 후, 이 실시예에서 트랜지스터들은 MISFET(metal-insulator-semiconductor field effect transistor)이고, 단계 S9-7에서 p-우물에 형성된다. GaAs 기판은 MISFET에서 반도체층으로 제공된다. 그 후, 단계 S9-8에서 오믹 콘택 매트릭스가 오믹 콘택 마이크로 LED 칩들에 형성되고, 단계 S9-9에서 격리 소자들 상에 쌍을 이룬 본딩 패드들이 형성된다. 단계 S9-10에서 청색 및 녹색 마이크로 LED 칩들이 그 후에 쌍을 이룬 본딩 패드들로 전사될 수 있다. 단계 S9-11에서, 실리콘 산화물 또는 실리콘 질화물과 같은 ILD(inter-level dielectric)층이 기판 상에 형성되고, 단계 S9-12에서 ILD층에 수개의 콘택들이 형성된다. 그 후, 단계 S9-13에서 콘택에 전기적으로 연결하기 위해서 ILD층 상에 금속층이 형성된다. 실리콘 산화물 또는 실리콘 질화물과 같은 패시베이션층은 단계 S9-14에서 모든 트랜지스터들, 마이크로 LED 칩들 및 금속층을 덮도록 형성되고, 기판의 후면은 단계 S9-15에서 선택적으로 금속화된다.The epi-substrate may be used as a bonding substrate having a driving circuit, and an AlGaInP red LED structure grown on a GaAs substrate is provided to explain this embodiment. In Figure 9, a process flow is provided for explaining this embodiment. First, as shown in step S9-1, a substrate such as GaAs or InP is provided for epitaxially grown red micro LED chip structures and as a bonding substrate for blue/green micro LED chips. Then, in optional step S9-2, a DBR layer is formed on the substrate to reflect red light, and a red LED structure is epitaxially grown on the DBR layer in step S9-3. Next, in step S9-4, red micro LED chips are made on the DBR layer. A p-well is then formed in the GaAs substrate in step S9-5 using conventional ion implantation and/or diffusion. In this embodiment, a p-well is formed because the substrate is n-type. If a p-type MISFET is preferred, an n-well should be formed at this stage. Thereafter, a plurality of isolation regions are formed in the p-well in step S9-6 to isolate the next formed transistors from the paired bonding pads. The isolation regions may be, for example, silicon nitride, silicon oxide, aluminum oxide or aluminum nitride. Then, the transistors in this embodiment are metal-insulator-semiconductor field effect transistors (MISFETs), which are formed in the p-well in steps S9-7. The GaAs substrate serves as the semiconductor layer in the MISFET. Then, in step S9-8 an ohmic contact matrix is formed on the ohmic contact micro LED chips, and in step S9-9 paired bonding pads are formed on the isolation elements. In step S9-10 the blue and green micro LED chips may then be transferred to the paired bonding pads. In step S9-11, an inter-level dielectric (ILD) layer such as silicon oxide or silicon nitride is formed on the substrate, and in step S9-12 several contacts are formed in the ILD layer. A metal layer is then formed on the ILD layer to electrically connect to the contact in step S9-13. A passivation layer such as silicon oxide or silicon nitride is formed to cover all transistors, micro LED chips and metal layer in step S9-14, and the back surface of the substrate is optionally metallized in step S9-15.

도 9에 도시된 공정 흐름의 세부 단계들은 도 10a, 10m을 참조할 수 있다. 우선, GaAs 또는 InP 기판(51)이 도 10a에 도시된 바와 같이 제공된다. 적색광 추출을 향상시키기 위해 기판(51) 상에 DBR층(53)이 형성될 수 있고, 그 후에 MOCVD에 의해 DBR층(53) 상에 n 에피층(12) 및 p 에피층(16)이 후속적으로 형성된다. 칩 공정은 종래의 패터닝 및 에칭 공정들을 사용하여, 도 10b에 도시된 바와 같이, 기판(51) 상에 개별 적색 마이크로 LED 칩들(47)을 형성하는 것에 사용된다. 구동회로들을 형성하기 위해서, 도 10c에 도시된 바와 같이 p-우물(55)이 종래의 이온 주입 및/또는 확산 단계를 사용하여 형성된다. 이 공정의 일 실시예에서, 도펀트는 Mg 또는 Zn일 수 있다. 그 후, 도 10d에 도시된 바와 같이, 트랜지스터들로부터 마이크로 LED 칩들을 전기적으로 격리하기 위하여 기판(51)에 수 개의 격리 구역들(56)이 형성된다. 격리 구역들은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물 또는 알루미늄 질화물과 같은 유전체일 수 있다. 이 단계에서, 격리 구역들의 형성은 에칭 공정 및 에칭된 영역으로 유전층을 재충전하는 단계를 포함한다.Detailed steps of the process flow shown in FIG. 9 may refer to FIGS. 10A and 10M . First, a GaAs or InP substrate 51 is provided as shown in Fig. 10A. A DBR layer 53 may be formed on the substrate 51 to enhance red light extraction, after which an n epitaxial layer 12 and a p epitaxial layer 16 are subsequently formed on the DBR layer 53 by MOCVD. is formed negatively. A chip process is used to form individual red micro LED chips 47 on a substrate 51 , as shown in FIG. 10B , using conventional patterning and etching processes. To form the driving circuits, a p-well 55 is formed using a conventional ion implantation and/or diffusion step as shown in Fig. 10C. In one embodiment of this process, the dopant may be Mg or Zn. Thereafter, as shown in FIG. 10D , several isolation regions 56 are formed in the substrate 51 to electrically isolate the micro LED chips from the transistors. The isolation regions may be a dielectric such as silicon oxide, silicon nitride, aluminum oxide or aluminum nitride. In this step, the formation of the isolation regions includes an etching process and refilling the dielectric layer with the etched area.

도 10e에서, n형 MISFET(90)은 종래의 방법을 사용하여 p-우물(55) 내부 및 상에 형성된다. 일 실시예에서, 게이트 유전층(92) 및 게이트(93)는 후속적으로 기판(51) 상에 증착되고, 그 후 소스/드레인 영역들(91)이 실리콘 도핑, 주입 또는 확산에 의해 p-우물(55)에 형성된다. 게이트 유전층(92)은 실리콘 산화물 또는 실리콘 질화물 또는 다른 유전체 재료들일 수 있고, 게이트(93)는 폴리 실리콘, 알루미늄 또는 적절한 금속들일 수 있다. 그 후, 도 10f에 도시된 바와 같이, 실리콘 산화물일 수 있는 스페이서들(94)은 게이트 및 적색 마이크로 LED 칩(47)을 보호하기 위하여 게이트 및 적색 마이크로 LED 칩(47)의 측벽 상에 선택적으로 형성된다. 스페이서(94)의 형성은 기판(51) 상에 컨포멀층(conformal layer)을 증착하는 단계 및 컨포메이션층을 직접 에칭하는 단계를 포함한다. 투명 오믹 콘택층(18)이 기판(51) 상에 형성되어 적색 마이크로 LED 칩(47)과 전기적으로 콘택하고 나중에 청색/녹색 마이크로 LED 칩들이 트랜지스터들(90)로 전사된다. 투명 오믹 콘택층(18)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGO(Indium Gallium Oxide), AZO(Aluminum Zinc Oxide), 또는 IGZO(Indium Gallium Zinc Oxide)일 수 있다. 그 후, 도 10g에 도시된 바와 같이, 쌍을 이룬 본딩 패드들(52)이 격리 소자들(56) 상에 형성되고 투명 오믹 콘택층(18)에 전기적으로 연결된다. 그 후, 도 10h에 도시된 바와 같이, 청색 마이크로 LED 칩(40)과 녹색 마이크로 LED 칩(45)은 쌍을 이룬 본딩 패드들로 전사된다.10E, n-type MISFET 90 is formed in and on p-well 55 using conventional methods. In one embodiment, gate dielectric layer 92 and gate 93 are subsequently deposited on substrate 51 , after which source/drain regions 91 are p-well by silicon doping, implantation or diffusion. (55) is formed. The gate dielectric layer 92 may be silicon oxide or silicon nitride or other dielectric materials, and the gate 93 may be polysilicon, aluminum or suitable metals. Thereafter, as shown in FIG. 10F , spacers 94 , which may be silicon oxide, are selectively placed on the gate and sidewalls of the red micro LED chip 47 to protect the gate and the red micro LED chip 47 . is formed Forming the spacers 94 includes depositing a conformal layer on the substrate 51 and etching the conformal layer directly. A transparent ohmic contact layer 18 is formed on the substrate 51 to make electrical contact with the red micro LED chip 47 and later the blue/green micro LED chips are transferred to the transistors 90 . The transparent ohmic contact layer 18 may be indium tin oxide (ITO), indium zinc oxide (IZO), indium gallium oxide (IGO), aluminum zinc oxide (AZO), or indium gallium zinc oxide (IGZO). Thereafter, as shown in FIG. 10G , paired bonding pads 52 are formed on the isolation elements 56 and electrically connected to the transparent ohmic contact layer 18 . Thereafter, as shown in FIG. 10H , the blue micro LED chip 40 and the green micro LED chip 45 are transferred to paired bonding pads.

도 10i에 도시된 바와 같이, 실리콘 산화물, TEOS(tetra-ethyl-ortho-silicate), 에폭시 또는 실리콘과 같은 ILD층(64)은 종래의 스핀-온 코팅을 사용하여 기판(51) 상에 증착된다. 그 후, 도 10j에 도시된 바와 같이, 콘택트들(68)은 트랜지스터들(90)의 n-우물들(91)에 전기적으로 연결하기 위해서 ILD층(64)에 형성된다. 콘택트(68)의 형성은 콘택홀을 형성하기 위해 먼저 ILD층(64)을 에칭하는 단계를 포함하고, 그 후 콘택홀 내부에 금속이 채워진다. 그 후, 도 10k에 도시된 바와 같이, 금속층(62)이 ILD층(64) 상에 형성되고 종래의 방법을 사용하여 콘택트(68)에 연결된다. 금속층(62)은 트랜지스터들(90)를 통해 마이크로 LED 칩들(40, 45, 47)에 밝기 신호를 제공할 것이며, 마이크로 LED 칩들 중 어느 하나는 대응하는 트랜지스터들이 턴온 될 때 미리 결정된 광의 밝기를 방출할 것이다. 도 10l에 도시된 바와 같이, 에폭시, 실리콘 또는 MEMS 재료와 같은 패시베이션층(65)이 트랜지스터들(90), 마이크로 LED 칩들 및 금속층(62)을 덮도록 형성된다. 도 10m에 도시된 바와 같이, 금속층(66)이 기판(51)의 후면에 선택적으로 형성되어, 마이크로 LED 칩들의 모든 n 전극들이 금속층(66)을 통해 접지될 수 있다. 적색 마이크로 LED 칩(47)의 경우, n 전극은 기판(51)을 통해 접지될 수 있는 반면, 청색/녹색 마이크로 LED 칩(40/45)의 경우, n 전극은 기판(51)의 비아(via)를 통해 접지될 수 있다. 비아의 형성은 비아홀들을 형성하기 위해서 기판(51)을 통해 에칭하는 단계 및 종래의 방법을 사용하여 비아홀들 내부에 금속을 채우는 단계를 포함할 수 있다.As shown in Figure 10i, an ILD layer 64 such as silicon oxide, tetra-ethyl-ortho-silicate (TEOS), epoxy or silicon is deposited on the substrate 51 using conventional spin-on coating. . Then, as shown in FIG. 10J , contacts 68 are formed in the ILD layer 64 to electrically connect to the n-wells 91 of the transistors 90 . The formation of the contacts 68 includes first etching the ILD layer 64 to form the contact holes, which are then filled with metal inside the contact holes. A metal layer 62 is then formed over the ILD layer 64 and connected to the contacts 68 using a conventional method, as shown in FIG. 10K . Metal layer 62 will provide a brightness signal to micro LED chips 40 , 45 , 47 via transistors 90 , one of which emits a predetermined brightness of light when the corresponding transistors are turned on. something to do. As shown in FIG. 101 , a passivation layer 65 , such as an epoxy, silicon or MEMS material, is formed to cover the transistors 90 , the micro LED chips and the metal layer 62 . As shown in FIG. 10M , a metal layer 66 is selectively formed on the back surface of the substrate 51 , so that all n-electrodes of the micro LED chips can be grounded through the metal layer 66 . In the case of the red micro LED chip 47 , the n-electrode can be grounded through the substrate 51 , whereas in the case of the blue/green micro LED chip 40/45 , the n-electrode is connected to the via of the substrate 51 . ) can be grounded through The formation of the via may include etching through the substrate 51 to form the via-holes and filling the via-holes with metal using a conventional method.

마이크로 LED 디스플레이의 픽셀 디자인을 이해하기 위해, 본 발명을 설명하기 위한 평면도를 보는 것이 더 좋다. 도 11a에서, 마이크로 LED 디스플레이 패널의 두 픽셀들의 능동 전기 회로도가 제공된다. 픽셀(100)은 3 개의 마이크로 LED 칩들(106)과 3 개의 트랜지스터들(104)을 포함한다. 트랜지스터들(104)의 모든 게이트 전극들은 제어 신호(110)에 연결되고, 트랜지스터들(104)의 모든 소스 전극들은 밝기 신호(112)에 연결된다. 제어 신호(110)는 마이크로 LED 칩(106)이 트랜지스터(104)를 통해 온/오프되어야 하는 신호를 제공할 것이다. 밝기 신호(112)는 마이크로 LED 칩(106)이 특정 밝기를 가져야 하는 신호를 제공할 것이다. 트랜지스터들(104)의 기능은 LCD 패널의 TFT(thin film transistor)와 유사하다. 각각의 픽셀(100)을 포함하는 블랙 매트릭스(102)는 콘트라스트(contrast)를 향상시키고 모든 픽셀들(100) 간의 간섭을 감소시킬 수 있다. 마이크로 LED 칩(106)의 p 전극(양극)은 트랜지스터(104)의 드레인 전극에 연결되고, 마이크로 LED 칩의 n 전극(음극)은 접지된다.In order to understand the pixel design of a micro LED display, it is better to look at the floor plan to illustrate the present invention. 11A, an active electrical circuit diagram of two pixels of a micro LED display panel is provided. Pixel 100 includes three micro LED chips 106 and three transistors 104 . All gate electrodes of transistors 104 are connected to control signal 110 , and all source electrodes of transistors 104 are connected to brightness signal 112 . Control signal 110 will provide a signal that micro LED chip 106 should be turned on/off via transistor 104 . The brightness signal 112 will provide a signal that the micro LED chip 106 should have a certain brightness. The function of the transistors 104 is similar to a thin film transistor (TFT) of an LCD panel. A black matrix 102 including each pixel 100 may improve contrast and reduce interference between all pixels 100 . The p-electrode (anode) of the micro LED chip 106 is connected to the drain electrode of the transistor 104, and the n-electrode (cathode) of the micro LED chip is grounded.

도 11b에서, 마이크로 LED 디스플레이의 두 픽셀들의 수동 전기 회로도가 제공된다. 하나의 픽셀(100)에서 마이크로 LED 칩들(106)은 3 개만 제공되며, 마이크로 LED 칩(106)의 모든 p 전극들(양극)은 이미지 스캐닝 신호(120)에 연결하고, 마이크로 LED 칩들(106)의 모든 n 전극들(음극)은 스위치 신호(122)에 연결한다. 이미지 스캐닝 신호(120)는 마이크로 LED 칩들(106)에 이미지 정보를 직접 제공하고, 스위치 신호는 어떤 마이크로 LED 칩(106)이 턴온/오프될 것인지 결정한다. 스위치 신호가 개방 회로인 경우, 연결된 마이크로 LED 칩은 턴오프될 것이다. 스위치 신호(122)는 이미지 신호(120)가 각각의 마이크로 LED 칩들(106)에 정확한 신호 정보를 제공하도록 순차적으로 개방 회로가 될 것이다. 마이크로 LED 어레이는 이미지와 모션을 표시하기 위하여 인터레이스(interlace) 또는 비-인터레이스(non-interlace) 방법으로 구동될 수 있다. 이 실시예에서, GaAs 기판은 적용될 수 없다.In FIG. 11B , a passive electrical circuit diagram of two pixels of a micro LED display is provided. In one pixel 100 , only three micro LED chips 106 are provided, and all p electrodes (anode) of the micro LED chip 106 are connected to the image scanning signal 120 , and the micro LED chips 106 are connected to the image scanning signal 120 . All n electrodes (cathode) of n are connected to the switch signal 122 . The image scanning signal 120 provides image information directly to the micro LED chips 106, and the switch signal determines which micro LED chip 106 will be turned on/off. When the switch signal is an open circuit, the connected micro LED chip will be turned off. The switch signal 122 will in turn open circuit such that the image signal 120 provides accurate signal information to each of the micro LED chips 106 . The micro LED array can be driven in an interlace or non-interlace manner to display images and motion. In this embodiment, a GaAs substrate cannot be applied.

본딩 기판 상의 도 11a의 능동 전기 회로도의 하나의 픽셀 설계 레이아웃은 도 12a 및 도 12b로 참조될 수 있다. 도 12a에서, RGB 레이아웃은 시퀀스이며 제조하기 쉽다. 영역(108)은 마이크로 LED 칩을 수용하고 두 개의 본딩 패드들(52)이 제공된다. 제너 다이어도는 보호 회로로 구동회로에 포함될 수도 있다. 트랜지스터(104)는 NMIS, PMIS, CMIS 트랜지스터 또는 BJT 일 수 있다. 바람직한 실시예에서, NMIS 트랜지스터들이 사용된다. 이 실시예에서, 공통 음극 전극은 선택적으로 될 것이다. 도 12b에서, RGB 마이크로 LED 칩들이 콘트라스트의 향상을 위해 밀접하게 설계되기를 원하는 경우, 하나의 픽셀의 또 다른 설계 레이아웃이 제공된다.One pixel design layout of the active electrical circuit diagram of FIG. 11A on a bonding substrate may be referred to as FIGS. 12A and 12B . In Fig. 12a, the RGB layout is a sequence and is easy to manufacture. Area 108 houses the micro LED chip and is provided with two bonding pads 52 . The Zener diagram may be included in the driving circuit as a protection circuit. Transistor 104 may be a NMIS, PMIS, CMIS transistor or BJT. In a preferred embodiment, NMIS transistors are used. In this embodiment, the common cathode electrode will be optional. In FIG. 12B , another design layout of one pixel is provided when RGB micro LED chips want to be closely designed for improvement of contrast.

도 13a에서, 본 발명의 또 다른 실시예는 마이크로 LED 칩들에 제공된다. 청색, 녹색 및 적색 LED 칩들의 경우, 이러한 LED의 구조들 및 재료들에 따라 구동 전압 및 수명이 다를 수 있다. 마이크로 LED 디스플레이를 제조하기 위한 간단하고 쉬운 방법 또는 방식은 인광체(73)가 코팅된 청색 마이크로 LED 칩들만을 포함할 수 있다. 인광체(73)는 황색광을 방출하고, 황색광이 마이크로 LED의 청색광과 혼합된 후 백색광이 제공될 수 있다. 그 후, 투명기판(200)에 컬러 필터(130) 및 그 위의 블랙 매트릭스(102)가 제공된다. 이에 따라, 각각의 마이크로 LED 칩이 영상신호에 의해 구동될 때, 컬러 필터(130) 이후에, 이미지가 표시될 수 있다. 인광체(73)는 높은 색 렌더링 인덱스 또는 색 영역을 생성할 수 있다. 도 13c에 도시된 바와 같이, 컬러 필터(130) 및 블랙 매트릭스를 갖는 기판(200)은 LED 디스플레이를 형성하기 위해 LED 칩에 피팅되거나 정합된다. 또 다른 실시예에서, 도 13b에 도시된 바와 같이, 인광체(73) 및 컬러 필터(130)는 우선 투명기판(200) 상에 형성될 수 있다. 이 실시예에서, 도 13c에 도시된 바와 같이, 컬러 필터(130), 인광체(73) 및 블랙 매트릭스(102)를 갖는 기판(200)이 LED 칩에 피팅되거나 정합된다. 또 다른 실시예에서, 인광체(73)는 녹색 및 적색을 함께 방출할 수 있다. 또 다른 실시예에서, 마이크로 LED 칩들은 UV 광을 방출할 수 있고, 인광체(73)는 RGB 광을 방출할 것이다. 이 실시예에서, 컬러 필터(200)의 기능은 TFT LCD 디스플레이 패널의 컬러 필터와 유사할 것이나, 더 이상 액정층이 없다. TFT LCD 디스플레이 패널의 경우, 완전히 어두운 이미지가 제공되더라도 액정이 백라이트를 완전히 턴오프 할 수 없기 때문에 LCD 패널에서 약간의 백색광이 누출된다. 그러나, 본 발명의 LED 디스플레이 패널은 LED가 완전히 턴오프되어서 어두운 이미지가 뛰어난 품질의 기존의 CRT 모니터나 플라즈마 디스플레이에 비교될 수 있다. 도 14a에서, 4 개의 픽셀들(100)을 보여주는 것은 투명기판(100)의 평면도이다. 도 14b에 도시된 바와 같이 블랙 매트릭스(102)가 픽셀 주위에 형성될 수 있다.13A, another embodiment of the present invention is provided in micro LED chips. In the case of blue, green, and red LED chips, the driving voltage and lifespan may be different depending on the structures and materials of the LED. A simple and easy method or scheme for manufacturing a micro LED display may include only blue micro LED chips coated with phosphor 73 . The phosphor 73 emits yellow light, and after the yellow light is mixed with the blue light of the micro LED, white light may be provided. Thereafter, the transparent substrate 200 is provided with a color filter 130 and a black matrix 102 thereon. Accordingly, when each micro LED chip is driven by an image signal, an image may be displayed after the color filter 130 . Phosphor 73 can produce a high color rendering index or color gamut. As shown in FIG. 13C , a substrate 200 having a color filter 130 and a black matrix is fitted or matched to an LED chip to form an LED display. In another embodiment, as shown in FIG. 13B , the phosphor 73 and the color filter 130 may be first formed on the transparent substrate 200 . In this embodiment, as shown in FIG. 13C , a substrate 200 having a color filter 130 , a phosphor 73 and a black matrix 102 is fitted or matched to an LED chip. In another embodiment, the phosphor 73 may emit green and red together. In another embodiment, the micro LED chips may emit UV light and the phosphor 73 will emit RGB light. In this embodiment, the function of the color filter 200 will be similar to the color filter of the TFT LCD display panel, but there is no more liquid crystal layer. In the case of a TFT LCD display panel, even if a completely dark image is provided, some white light leaks from the LCD panel because the liquid crystal cannot completely turn off the backlight. However, the LED display panel of the present invention can be compared to a conventional CRT monitor or plasma display of excellent quality with the LED completely turned off, resulting in a dark image. In FIG. 14A , it is a plan view of the transparent substrate 100 showing four pixels 100 . A black matrix 102 may be formed around the pixels as shown in FIG. 14B .

본 발명에서, 수동 모드 LED 디스플레이 패널에서 모든 LED 칩들이 본딩 기판으로 전사되지는 않는 또 다른 실시예가 제공된다. 도 15a를 참조하면, 여기서 LED 칩들(40)은 각각 n/p 오믹 콘택 전극들(14/18)을 갖는 사파이어 기판(10) 상에 이미 형성되어 있다. 이 실시예에서, LED 칩들(40)은 청색광을 방출한다. LED 칩 구성의 형성은 디스플레이 픽셀에 따라 정의되어야 하며, 이 실시예에서, 왼쪽 3 개의 LED 칩들은 하나의 픽셀로 그룹화되고 오른쪽 3 개의 LED 칩들은 다른 픽셀로 그룹화된다. 그 후, 도 15b에 도시된 바와 같이, 유전층(210)이 LED 칩(40)을 덮도록 형성되고, n/p 오믹 콘택 전극들(14/18)이 노출된다. 유전층(210)은 실리콘 산화물, 실리콘 질화물, TEOS, 에폭시 또는 실리콘일 수 있다. 도 15c와 같이 각각의 p 오믹 콘택 전극을 개별적으로 전기적으로 연결하기 위해, ITO, IGO, IZO, IGZO 또는 AZO 와 같은 투명 전도층이 이미지 스캐닝 신호 라인(120)으로 형성 및 패터닝된다. 이미지 스캐닝 신호 라인(120)은 또한 도 11b로 참조될 수 있다. 그 후, 실리콘 산화물, 실리콘 질화물, 에폭시 또는 실리콘과 같은 또 다른 유전층(212)이 LED 칩들 및 이미지 스캐닝 신호 라인(120)을 덮도록 형성된다. 각각의 n 오믹 콘택 전극(14)을 노출시키기 위해 유전층(212)에 수 개의 홀들이 형성되고, ITO, IGO, IZO, IGZO 또는 AZO와 같은 또 다른 투명 전도층이 모든 홀 내에 채워지고, 도 15d에 도시된 바와 같이 유전층(212)에 스위치 신호 라인(122)으로 패터닝된다. 스위치 신호 라인(122)는 또한 도 11b로 참조될 수 있다. 패시베이션층(65)은 스위치 신호 라인(122) 및 높은 색 렌더링 인덱스를 갖고, 백색광을 생성하기 위해 청색 GaN LED 칩(40)과 결합되는 황색광을 방출하는 인광체(73)를 덮게 형성된다. LED 칩(40)이 UV를 방출하는 경우, RGB 혼합 인광체들이 적용될 수 있다. 도 15e에 도시된 바와 같이, 컬러 필터(130) 및 블랙 매트릭스(102)로 코팅된 투명기판(200)은 에피기판(10) 상에 마이크로 LED 칩(40)에 피팅된다. 이에 따라 GaN LED 칩을 갖는 LED 디스플레이어가 형성된다. In the present invention, another embodiment is provided in which not all LED chips are transferred to the bonding substrate in the passive mode LED display panel. Referring to FIG. 15A , here the LED chips 40 are already formed on a sapphire substrate 10 having n/p ohmic contact electrodes 14/18, respectively. In this embodiment, the LED chips 40 emit blue light. The formation of the LED chip configuration should be defined according to the display pixel, in this embodiment, the left three LED chips are grouped into one pixel and the right three LED chips are grouped into another pixel. Thereafter, as shown in FIG. 15B , a dielectric layer 210 is formed to cover the LED chip 40 , and the n/p ohmic contact electrodes 14/18 are exposed. The dielectric layer 210 may be silicon oxide, silicon nitride, TEOS, epoxy, or silicon. In order to electrically connect each p-ohmic contact electrode individually as shown in FIG. 15C , a transparent conductive layer such as ITO, IGO, IZO, IGZO, or AZO is formed and patterned as the image scanning signal line 120 . The image scanning signal line 120 may also be referred to as FIG. 11B . Then, another dielectric layer 212 such as silicon oxide, silicon nitride, epoxy or silicon is formed to cover the LED chips and the image scanning signal line 120 . Several holes are formed in the dielectric layer 212 to expose each n-ohmic contact electrode 14, and another transparent conductive layer such as ITO, IGO, IZO, IGZO or AZO is filled in all the holes, Fig. 15d The dielectric layer 212 is patterned with a switch signal line 122 as shown in FIG. The switch signal line 122 may also be referred to as FIG. 11B . A passivation layer 65 is formed over the switch signal line 122 and a phosphor 73 that emits yellow light having a high color rendering index and coupled with a blue GaN LED chip 40 to produce white light. If the LED chip 40 emits UV, RGB mixed phosphors may be applied. As shown in FIG. 15E , the transparent substrate 200 coated with the color filter 130 and the black matrix 102 is fitted to the micro LED chip 40 on the epitaxial substrate 10 . Accordingly, an LED display with a GaN LED chip is formed.

수동 LED 디스플레이 패널에 대한 또 다른 실시예도 제공된다. 도 16을 참조하면, 여기서, LED 칩들을 갖는 사파이어 기판(10)이 형성되고 쌍을 이룬 본딩 패드들(52)을 갖는 본딩 기판(50)과 본딩하도록 플립된다. 이전 실시예와 유사하게, LED 칩 구성은 디스플레이 픽셀에 따라 정의되어야 한다. 그 후, 도 15b에 도시된 바와 같이, 마이크로 렌즈 어레이(220)는 에피기판(10)의 후면에 형성된다. 마이크로 렌즈는 광을 굴절시키기 위한 하나의 평면 표면 및 하나의 구형 볼록 표면을 갖는 단일 요소일 수 있고, 또는 2 개의 평평하고 평행한 표면을 가지며 초점 작용은 구배-지수 렌즈인 렌즈를 가로지르는 굴절률의 변화에 의해 얻어진다. 마이크로 렌즈 어레이(220)의 형성은 마스터 렌즈 어레이로부터 몰딩 또는 엠보싱일 수 있다. 그 후, 인광체(73), 컬러 필터(130) 및 블랙 매트릭스(102)를 갖는 투명기판(200)이 각 LED 칩에 맞게 그 위에 순차적으로 형성된다.Another embodiment for a passive LED display panel is also provided. Referring to FIG. 16 , here a sapphire substrate 10 having LED chips is formed and flipped to bond with a bonding substrate 50 having paired bonding pads 52 . Similar to the previous embodiment, the LED chip configuration should be defined according to the display pixels. Thereafter, as shown in FIG. 15B , the micro lens array 220 is formed on the rear surface of the epi-substrate 10 . A microlens may be a single element with one planar surface and one spherical convex surface for refracting light, or it may be a single element with two flat, parallel surfaces and the focusing action of the refractive index across the lens being a gradient-index lens. obtained by change. Formation of the micro lens array 220 may be molding or embossing from the master lens array. Thereafter, a transparent substrate 200 having a phosphor 73 , a color filter 130 , and a black matrix 102 is sequentially formed thereon for each LED chip.

도 17에서, 마이크로 LED 디스플레이를 제조하기 위한 장치가 제공된다. x-y 스테이지(300)는 수평으로 서로 직교하는 두 방향을 제공한다. x-y 스테이지(300)는 본딩될 본딩 패드들이 특정 위치로 이동될 수 있도록 x-y 방향을 따라 이동하는 본딩 기판을 제공하기 위해 사용된다. x-y 스테이지(300) 상의 z 스테이지(302)는 x-y 스테이지와 직교하는 방향, 수직 방향을 제공한다. Z 스테이지(302)를 제공하는 목적은 레이저가 원하는 위치에서 에피기판에 초점이 맞추어질 수 있도록 본딩 기판의 높이를 조정하는 것이다. 정전 척(chuck) 또는 진공 척과 같은 척(304)이 본딩 기판을 고정하기 위해 z 스테이지(302) 상에 제공된다. 그 후, 본딩 기판(50)은 E-척(50)에 고정된다. 수평방향으로 서로 직교하는 유사한 두 방향을 제공하는 x-y 플랫폼(310)이 본딩 기판(50)과 레이저(320) 사이를 이동할 것이다. 에피기판(10)은 x-y 플랫폼(310)에 장착되어 원하는 LED 칩이 특정 위치로 이동될 수 있고, LED 칩이 레이저(320)에 의해 조사되고 에피기판(10)에서 본딩 기판(50)으로 분리될 수 있다. x-y 플랫폼(310)은 z-스테이지에 대해 동일한 피치를 유지할 것이다. 엑시머 레이저(320)는 LED 칩 또는 칩들이 에피기판(10)으로부터 분리될 수 있도록 에피기판을 조사하는 것에 사용된다. x-y 스테이지(300), z-스테이지(302), 척(304), x-y 플랫폼(310) 및 레이저(320)에 전기적으로 연결되는 컨트롤러(300).17 , an apparatus for manufacturing a micro LED display is provided. The x-y stage 300 provides two directions orthogonal to each other horizontally. The x-y stage 300 is used to provide a bonding substrate that moves along the x-y direction so that bonding pads to be bonded can be moved to a specific position. The z-stage 302 on the x-y stage 300 provides a direction orthogonal to the x-y stage, a vertical direction. The purpose of providing the Z-stage 302 is to adjust the height of the bonding substrate so that the laser can be focused on the epi-substrate at a desired position. A chuck 304, such as an electrostatic chuck or a vacuum chuck, is provided on the z-stage 302 to hold the bonding substrate. Thereafter, the bonding substrate 50 is fixed to the E-chuck 50 . An x-y platform 310 providing two similar directions orthogonal to each other in the horizontal direction will move between the bonding substrate 50 and the laser 320 . The epi-substrate 10 is mounted on the x-y platform 310 so that a desired LED chip can be moved to a specific position, the LED chip is irradiated by a laser 320 and separated from the epi-substrate 10 into a bonding substrate 50 can be The x-y platform 310 will maintain the same pitch for the z-stage. The excimer laser 320 is used to irradiate the epi-substrate so that the LED chip or chips can be separated from the epi-substrate 10 . Controller 300 electrically coupled to x-y stage 300 , z-stage 302 , chuck 304 , x-y platform 310 and laser 320 .

도 18에서, 레이저 리프트 오프가 적용되지 않을 때 LED 이송 장치가 제공되는 경우이다. 팁(323)이 있는 프레싱 장치(322)는 도 14의 엑시머 레이저(320)를 대체한다. 테이프 상의 마이크로 LED 칩이 본딩 기판으로 전사되어야 할 때, 팁은 마이크로 LED 칩을 타격해서 본딩 기판으로 내리기 위해 프레싱 장치로부터 연장되거나 늘어날 것이다.In FIG. 18 , the LED transport device is provided when no laser lift off is applied. A pressing device 322 with a tip 323 replaces the excimer laser 320 of FIG. 14 . When the micro LED chip on the tape is to be transferred to the bonding substrate, the tip will extend or stretch from the pressing device to strike the micro LED chip down onto the bonding substrate.

본 발명은 단순화된 디스플레이 패널을 제조하는 실시예를 더 제공한다. 도 19a를 참조하면, 본딩 기판(50)에는 그 위에 쌍을 이룬 본딩 패드들(52)이 제공된다. 능동 소자들이 있거나 없는 배선 회로들(60)은 본딩 기판(50) 상에 형성된다. 본딩 기판(50)은 강성 또는 플렉서블로, PCB, 실리콘, SiC, 세라믹, 유리 또는 폴리이미드일 수 있으며, 회로가 그 위에 배치될 수 있는 임의의 기판일 수 있다.The present invention further provides an embodiment of manufacturing a simplified display panel. Referring to FIG. 19A , the bonding substrate 50 is provided with paired bonding pads 52 thereon. Wiring circuits 60 with and without active elements are formed on the bonding substrate 50 . Bonding substrate 50 may be rigid or flexible, PCB, silicon, SiC, ceramic, glass, or polyimide, and may be any substrate upon which circuitry may be disposed.

도 19b를 참조하면, 복수의 GaN LED 칩들(40)이 전술한 플립 칩(flip-chip) 공정을 사용하여 쌍을 이룬 본딩 패드들에 대응하게 전사된다. 그 후, 도 19c에 도시된 바와 같이, 블랙 매트릭스(102)가 본딩 기판(50) 상에 형성된다. 필요한 경우, 픽셀 대신 각각의 GaN LED 칩(40)을 격리하기 위해서 블랙 매트릭스(102)가 형성될 수 있다. Referring to FIG. 19B , a plurality of GaN LED chips 40 are transferred to correspond to the paired bonding pads using the aforementioned flip-chip process. Thereafter, as shown in FIG. 19C , a black matrix 102 is formed on the bonding substrate 50 . If necessary, a black matrix 102 may be formed to isolate each GaN LED chip 40 instead of a pixel.

도 19d에 도시된 바와 같이, 패터닝된 광 변환층(72)은 확산기(diffuser)가 있거나 없거나 백색광을 제공하기 위해 각각의 GaN LED 칩을 덮도록 형성된다. 광 변환층(72)은 인광체 또는 양자점, 황색 인광체(YAG 또는 TAG), 적색 인광체, KSF(Potassium Fluoride Silicon) 인광체 및 TriGain 인광체, ß-SiAlON 녹색 인광체 및 KSF 인광체를 포함하는 WCG 인광체를 포함할 수 있다. 일 실시예에서, 광 변환층(74)은 3 개의 GaN LED 칩들을 덮거나 하나의 픽셀 내에 형성될 수 있다.As shown in FIG. 19D , a patterned light converting layer 72 is formed to cover each GaN LED chip with or without a diffuser to provide white light. The light conversion layer 72 may include phosphors or WCG phosphors including quantum dots, yellow phosphors (YAG or TAG), red phosphors, Potassium Fluoride Silicon (KSF) phosphors and TriGain phosphors, ß-SiAlON green phosphors, and KSF phosphors. have. In one embodiment, the light conversion layer 74 may cover three GaN LED chips or be formed within one pixel.

도 19e를 참조하면, 하나의 픽셀에서 RGB를 정의하기 위한 컬러 필터와 같은 색 정의층(132)이 광변환층(72 또는 74) 상에 직접 형성되고 각각의 GaN LED 칩(40)과 정렬된다. 하나의 종래 기술에서 색 정의층(132)은 각각의 색상에 대해 3 회의 패터닝 단계들을 사용하여 형성된다.Referring to FIG. 19E , a color definition layer 132 such as a color filter for defining RGB in one pixel is directly formed on the light conversion layer 72 or 74 and aligned with each GaN LED chip 40 . . In one prior art color definition layer 132 is formed using three patterning steps for each color.

종래의 LCD 디스플레이 장치에서, 백라이트 모듈에서 방출되는 광 세기(intensity)가 액정, 편광기, 배향막 등과 같은 액정 패널에 의해 먼저 변조되는 반면, 이 실시예에서의 본 발명에서 GaN LED 칩들로부터의 광을 변조할 것은 아무것도 없다. 이 실시예에서 광 세기는 현저히 더 높다.In the conventional LCD display device, the light intensity emitted from the backlight module is first modulated by a liquid crystal panel such as a liquid crystal, a polarizer, an alignment film, etc., whereas the light from the GaN LED chips is modulated in the present invention in this embodiment. There is nothing to do. The light intensity in this embodiment is significantly higher.

이 실시예에서, GaN LED 칩들은 에피기판으로부터 본딩 기판으로 전사되고, 현재의 대량 전사 문제가 여전히 발생된다. 이에 따라, 또 다른 실시예가 대량 전달 문제들을 회피하기 위해서 제공된다.In this embodiment, the GaN LED chips are transferred from the epi substrate to the bonding substrate, and the current mass transfer problem still occurs. Accordingly, another embodiment is provided to avoid mass delivery problems.

도 20a를 참조하면, 사파이어 또는 SiC와 같은 에피기판(10)에는 그 위에 형성된 복수의 LED 칩들(40)이 제공된다. 각각의 LED 칩(40)은 n 에피층(12), p 에피층(16), n 오믹 콘택 전극(14), 및 p 오믹 콘택 전극(18)을 포함한다. n 오믹 콘택 전극(14) 및 p 오믹 콘택 전극(18)은 모두 투명하다.Referring to FIG. 20A , the epi-substrate 10 such as sapphire or SiC is provided with a plurality of LED chips 40 formed thereon. Each LED chip 40 includes an n epi layer 12 , a p epi layer 16 , an n ohmic contact electrode 14 , and a p ohmic contact electrode 18 . Both the n-ohmic contact electrode 14 and the p-ohmic contact electrode 18 are transparent.

그 후, 도 20b에서 도시된 바와 같이, 제1 절연층(64)이 에피기판(10) 상에 형성되고, p 오믹 콘택 전극(18)을 노출시키도록 복수의 콘택홀이 형성된다. 절연층(64)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, BPSG(borophosphosilicate glass), PSG(phosphosilicate glass) 또는 다른 투명 유전체 재료들일 수 있다. 절연체(64)의 형성은 화학 기상 증착 또는 코팅 상의 스핀일 수 있으며, 이는 절연층(64)의 재료들에 의존한다. 복수의 콘택홀들은 종래의 패터닝-에칭 방법에 의해 형성될 수 있다.Thereafter, as shown in FIG. 20B , a first insulating layer 64 is formed on the epitaxial substrate 10 , and a plurality of contact holes are formed to expose the p-ohmic contact electrode 18 . The insulating layer 64 may be silicon oxide, silicon nitride, silicon oxynitride, borophosphosilicate glass (BPSG), phosphosilicate glass (PSG), or other transparent dielectric materials. Formation of the insulator 64 may be chemical vapor deposition or spin on a coating, depending on the materials of the insulator 64 . The plurality of contact holes may be formed by a conventional patterning-etching method.

도 20c를 참조하면, 패터닝된 제1 투명 전도층(66)이 제1 절연층(64) 상에 형성되고 복수의 콘택홀들의 내부에 채워져, 각각의 p 오믹 콘택 전극(18)이 제1 투명 전도층(66)에 전기적으로 콘택될 수 있다. 복수의 GaN 발광 다이오드 칩들의 제1 전극들의 열에 전기적으로 연결되도록 상기 패터닝된 제1 투명 전도층(66)은 복수의 제1 신호 라인들로서 제1 절연층 상에 패터닝된다. 이 실시예에서, 제1 전극들은 p 오믹 콘택 전극들(18)이다. 제1 투명 전도층(66)의 재료들은 ITO(Indium Tin Oxide), IGO(Indium Germanium Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide)일 수 있고, 제1 투명 전도층(66)은 우선 스퍼터 또는 증발 방법에 의해 형성되고 나중에 패터닝될 수 있다. 제1 투명 전도층(66)은 또한 종래의 패터닝-에치 보다 간단한 리프트 오프 방법을 사용하여 패터닝될 수 있다.Referring to FIG. 20C , a patterned first transparent conductive layer 66 is formed on the first insulating layer 64 and filled in the plurality of contact holes, so that each p-ohmic contact electrode 18 is first transparent. It may be in electrical contact with the conductive layer 66 . The patterned first transparent conductive layer 66 is patterned on the first insulating layer as a plurality of first signal lines to be electrically connected to the column of first electrodes of the plurality of GaN light emitting diode chips. In this embodiment, the first electrodes are p ohmic contact electrodes 18 . Materials of the first transparent conductive layer 66 may be Indium Tin Oxide (ITO), Indium Germanium Oxide (IGO), Indium Zinc Oxide (IZO), or Aluminum Zinc Oxide (AZO), and the first transparent conductive layer 66 . may be first formed by sputtering or evaporative methods and later patterned. The first transparent conductive layer 66 may also be patterned using a lift-off method that is simpler than conventional patterning-etch.

도 20d를 참조하면, 제1 절연층(64) 및 제1 투명 전도층(66)을 덮도록 제2 절연층(65)이 형성된다. 제2 절연층(65)의 재료들 및 형성은 제1 절연층(64)과 유사할 수 있다. 이 실시예에서, 제2 절연층(65)은 컨포멀 코팅에 의해 형성된다. 단순화된 일 실시예에서, 제2 절연층의 형성은 제1 절연층(64)의 형성과 동일하다. 그 후, 복수의 콘택홀들이 종래의 패터닝-에치 방법을 사용함으로써 형성될 수 있고, 그 후 제2 투명 전도층(67)이 제2 절연층(65) 상에 형성되고 복수의 콘택홀들(68)의 내부에 채워져, 각각의 n 오믹 콘택 전극(14)은 제2 투명 전도층에 전기적으로 콘택될 수 있다. 제2 투명 전도층(67)은 복수의 GaN 발광 다이오드들의 제2 전극들 행에 전기적으로 연결되도록 제2 절연층 상에 복수의 제2 신호 라인들로 패터닝된다. 이 실시예에서, 제2 전극들은 n 오믹 콘택 전극들(14)이다. 제2 투명 전도층(67)의 재료 및 형성은 제1 투명 전도층(66)과 유사할 수 있다. 단순화된 실시예에서, 제2 투명 전도층(67)의 형성은 제1 투명 전도층(66)과 동일할 수 있다.Referring to FIG. 20D , a second insulating layer 65 is formed to cover the first insulating layer 64 and the first transparent conductive layer 66 . The materials and formation of the second insulating layer 65 may be similar to that of the first insulating layer 64 . In this embodiment, the second insulating layer 65 is formed by conformal coating. In one simplified embodiment, the formation of the second insulating layer is identical to the formation of the first insulating layer 64 . Then, a plurality of contact holes may be formed by using a conventional patterning-etch method, and then a second transparent conductive layer 67 is formed on the second insulating layer 65 and the plurality of contact holes ( 68), so that each n-ohmic contact electrode 14 can be in electrical contact with the second transparent conductive layer. The second transparent conductive layer 67 is patterned with a plurality of second signal lines on the second insulating layer to be electrically connected to the second row of electrodes of the plurality of GaN light emitting diodes. In this embodiment, the second electrodes are n-ohmic contact electrodes 14 . The material and formation of the second transparent conductive layer 67 may be similar to that of the first transparent conductive layer 66 . In a simplified embodiment, the formation of the second transparent conductive layer 67 may be the same as that of the first transparent conductive layer 66 .

그 후, 도 20e에 도시된 바와 같이, 화학 기상 증착법, 증발 또는 스핀-온-코팅을 사용하여 제2 절연층(65) 및 제2 투명 전도층(67) 상에 패시베이션층(90)이 형성된다. 패시베이션층(90)의 재료들은 실리콘 산화물, 실리콘 질화물, 실리콘 산화질화물일 수 있다. 이 실시예에서, 패시베이션층(90)의 상부면은 평평하며 이는 다음의 단계에서 더 좋을 것이다. 그러나, 컨포멀 패시베이션층(90)도 본 발명에서 허용된다.Thereafter, as shown in FIG. 20E , a passivation layer 90 is formed on the second insulating layer 65 and the second transparent conductive layer 67 using a chemical vapor deposition method, evaporation, or spin-on-coating. do. Materials of the passivation layer 90 may be silicon oxide, silicon nitride, or silicon oxynitride. In this embodiment, the top surface of the passivation layer 90 is flat, which will be better in the next step. However, conformal passivation layer 90 is also acceptable in the present invention.

도 20f를 참조하면, 각 픽셀을 정의하고 픽셀들 간의 이미지 흐릿함(blur)을 방지하기 위해서 블랙 매트릭스(102)는 패시베이션층(90) 상에 형성된다. 블랙 매트릭스(102)를 형성하기 위한 재료들 및 형성은 LCD 기술의 종래의 공정이 참조될 수 있다. 이 실시예에서 블랙 매트릭스층(102)은 픽셀을 분리하기 위한 것이다. 그러나, 블랙 매트릭스층(102)은 각각의 GaN LED 칩(40)을 격리하도록 형성될 수 있다.Referring to FIG. 20F , a black matrix 102 is formed on the passivation layer 90 to define each pixel and prevent image blur between pixels. Materials and formation for forming the black matrix 102 may refer to conventional processes in LCD technology. In this embodiment, the black matrix layer 102 is for separating pixels. However, the black matrix layer 102 may be formed to isolate each GaN LED chip 40 .

그 후, 도 20g에 도시된 바와 같이, 각 GaN LED 칩(40)에 정렬된 패터닝된 광 변환층(70)이 패시베이션 상에 형성된다. 또 다른 실시예에서, 광 변환층(72)은 각각의 GaN LED 칩(40)에 정렬되지 않고 패시베이션층(90) 상에 형성된다. 확산기가 있거나 없고, 각각의 GaN LED 칩(40)과 결합된 광 변환층(70 또는 72)은 백색광을 제공할 것이다. 광 변환층(70 또는 72)은 인광체 또는 양자점, 황색 가넷 인광체(YAG 또는 TAG), 적색 인광체, KSF(Potassium Fluoride Silicon) 인광체 및 TriGain 인광체, ß-SiAlON 녹색 인광체 및 KSF 인광체를 포함하는 WCG 인광체를 포함할 수 있다. 단순화된 일 실시예에서 블랙 매트릭스(102) 및 색 변환층(70 또는 72)이 유전성 또는 절연성이면, 패시베이션층(90)을 형성할 필요가 없다. 대안적인 일 실시예에서, 인광체는 에폭시 또는 실리콘과 혼합되어 패시베이션층(90)으로 제공될 수 있다. 이에 따라, 패시베이션층(90)의 형성 후 광 변환층(70 또는 72)을 형성할 필요가 없다.Thereafter, a patterned light conversion layer 70 aligned to each GaN LED chip 40 is formed on the passivation, as shown in FIG. 20G . In another embodiment, the light converting layer 72 is formed on the passivation layer 90 without being aligned with each GaN LED chip 40 . A light conversion layer 70 or 72 associated with each GaN LED chip 40, with or without a diffuser, will provide white light. The light conversion layer 70 or 72 comprises phosphor or quantum dots, yellow garnet phosphor (YAG or TAG), red phosphor, potassium fluoride silicon (KSF) phosphor and WCG phosphor including TriGain phosphor, ß-SiAlON green phosphor and KSF phosphor. may include In one simplified embodiment, if the black matrix 102 and the color conversion layer 70 or 72 are dielectric or insulating, there is no need to form the passivation layer 90 . In an alternative embodiment, the phosphor may be mixed with an epoxy or silicone to serve as the passivation layer 90 . Accordingly, it is not necessary to form the light conversion layer 70 or 72 after the formation of the passivation layer 90 .

도 20h를 참조하면, 한 픽셀의 RGB를 각각 하나의 단계로 정의하기 위하여, 색 변환층(70 또는 72) 상에 컬러 필터와 같은 패턴화된 색 정의층(130)이 LCD 기술과 같은 종래의 방법을 사용하여 형성된다. 이에 따라, 그 위에 마이크로 또는 미니 LED 칩들이 있는 디스플레이가 제공된다.Referring to FIG. 20H , in order to define RGB of one pixel as one step, a patterned color definition layer 130 such as a color filter is formed on the color conversion layer 70 or 72 according to a conventional method such as LCD technology. formed using the method. Accordingly, a display with micro or mini LED chips thereon is provided.

또 다른 실시예에서, 블랙 매트릭스는 각각의 GaN LED 칩이 형성된 후에 사파이어 기판 상에 형성될 수 있다. 도 21a를 참조하면, 사파이어 또는 SiC와 같은 에피기판(10)에는 그 위에 형성된 복수의 LED 칩들(40)이 제공된다. 각각의 LED 칩(40)은 n 에피층(12), p 에피층(16), n 오믹 콘택 전극(14) 및 p 오믹 콘택 전극(18)을 포함한다. 이에 따라 블랙 매트릭스(102)가 형성되어 각 픽셀을 정의한다.In another embodiment, the black matrix may be formed on the sapphire substrate after each GaN LED chip is formed. Referring to FIG. 21A , the epi-substrate 10 such as sapphire or SiC is provided with a plurality of LED chips 40 formed thereon. Each LED chip 40 includes an n epi layer 12 , a p epi layer 16 , an n ohmic contact electrode 14 , and a p ohmic contact electrode 18 . Accordingly, a black matrix 102 is formed to define each pixel.

도 21b를 참조하면, 제1 절연층(64)이 에피기판(10) 상에 형성되고 n 오믹 콘택 전극(14) 및 p 오믹 콘택 전극(18)을 갖는 GaN LED 칩(40)이 연마 방법에 의해서 노출된다. 그 후, 도 21c에 도시된 바와 같이, 각각의 p 오믹 콘택 전극(18)이 제1 투명 전도층(66)과 전기적으로 콘택하도록 각각의 p 오믹 콘택 전극(18) 상에 제1 투명 전도층(66)이 형성된다. Referring to FIG. 21B , a GaN LED chip 40 having an n-ohmic contact electrode 14 and a p-ohmic contact electrode 18 in which a first insulating layer 64 is formed on the epitaxial substrate 10 is subjected to a polishing method. exposed by Thereafter, as shown in FIG. 21C , a first transparent conductive layer on each p ohmic contact electrode 18 such that each p ohmic contact electrode 18 is in electrical contact with the first transparent conductive layer 66 . (66) is formed.

도 21d를 참조하면, 각각의 n 오믹 콘택 전극(14)을 노출시키기 위하여, 제1 절연층(64) 및 제1 투명 전도층(66) 상에 복수의 콘택홀(68)을 갖는 제2 절연층(65)이 형성된다. 제2 투명 전도층(67)이 제2 절연층(65) 상에 형성되고 각각의 콘택홀들 내부에 채워져서, 각각의 n 오믹 콘택 전극(14)이 제2 투명 전도층(67)과 전기적으로 콘택된다.Referring to FIG. 21D , a second insulating layer having a plurality of contact holes 68 on the first insulating layer 64 and the first transparent conductive layer 66 to expose each n-ohmic contact electrode 14 . A layer 65 is formed. A second transparent conductive layer 67 is formed on the second insulating layer 65 and filled in the respective contact holes, so that each n-ohmic contact electrode 14 is electrically connected to the second transparent conductive layer 67 . is contacted with

그 후, 도 21e에 도시된 바와 같이, 제2 절연층(65) 및 제2 투명 전도층(67) 상에 패시베이션층(90)이 형성된다. 패시베이션층(90) 상에 색 변환층(70)이 형성되고 각 GaN LED 칩(40)과 정렬된다. 또 다른 실시예에서, 색 변환층(72)이 각 GaN LED 칩(40)과 정렬하지 않고 패시베이션층(90) 상에 형성된다. 다음으로, 도 21g와 같이 색 변환층(70 또는 72) 상에 색 정의층(130)이 형성된다.Thereafter, as shown in FIG. 21E , a passivation layer 90 is formed on the second insulating layer 65 and the second transparent conductive layer 67 . A color conversion layer 70 is formed on the passivation layer 90 and aligned with each GaN LED chip 40 . In another embodiment, a color conversion layer 72 is formed on the passivation layer 90 without alignment with each GaN LED chip 40 . Next, as shown in FIG. 21G , the color definition layer 130 is formed on the color conversion layer 70 or 72 .

사파이어 기판에 GaN LED 칩을 보여주는 단순화된 실시예는 다양한 단계의 단면도를 보여주는 도 22a 내지 22c를 참조할 수 있고, 도 23a 내지 23c는 도 22a 내지 22c에 도시된 실시예에 따른 다양한 단계에서의 평면도를 도시한다. 도 22a 및 23a에 도시된 바와 같이, n 에피층(12) 및 p 에피층(16)을 포함하는 GaN LED 칩이 순차적으로 형성된다. 그 후, 도 22b 및 23b에 도시된 바와 같이, 패터닝된 n 오믹 콘택 투명 전도층(14)이 n 에피층(12) 상에 형성되고 또한 동일한 행의 다른 GaN LED 칩들을 전기적으로 연결할 것이다. 다음으로, 도 22c에 도시된 바와 같이, p 에피층(18)이 노출된 상태로 패터닝된 컨포멀 패시베이션층(64)이 GaN LED 칩 및 사파이어 기판(10) 상에 형성된다. 단순화된 실시예에서, 패시베이션층(64)은 인광체와 함께 또는 인광체 없이 혼합된 에폭시 또는 실리콘일 수 있다. 그 후, 도 22c 및 23c에 도시된 바와 같이, 패터닝된 p 오믹 콘택 투명 전도층(18)이 p 에피층(16) 상에 형성되고 또한 동일한 열의 다른 GaN LED 칩에 전기적으로 연결될 것이다. p 오믹 콘택 투명 전도층(18)의 형성은 리프트 오프 방법 또는 패터닝-에치일 수 있다. 이 실시예에서, n 오믹 콘택 투명 전도층(14) 및 p 오믹 콘택 투명 전도층(18)은 모두 ITO, IZO, IGO, IGZO, AZO 및 그들의 조합일 수 있다. 컨포멀 패시베이션층(64)은 n 오믹 콘택 투명 전도층(14)과 p 오믹 콘택 투명 전도층(18) 사이의 관계를 나타내기 위하여 도 23c에 도시되지 않는다.For a simplified embodiment showing a GaN LED chip on a sapphire substrate, reference may be made to FIGS. 22A-22C showing cross-sectional views of various stages, wherein FIGS. 23A-23C are plan views at various stages according to the embodiment shown in FIGS. 22A-22C. shows As shown in FIGS. 22A and 23A , a GaN LED chip including an n epitaxial layer 12 and a p epitaxial layer 16 is sequentially formed. Then, as shown in FIGS. 22b and 23b, a patterned n-ohmic contact transparent conductive layer 14 is formed on the n epi-layer 12 and will also electrically connect other GaN LED chips in the same row. Next, as shown in FIG. 22C , a conformal passivation layer 64 patterned with the p epitaxial layer 18 exposed is formed on the GaN LED chip and the sapphire substrate 10 . In a simplified embodiment, passivation layer 64 may be epoxy or silicone mixed with or without phosphor. Then, a patterned p-ohmic contact transparent conductive layer 18 will be formed on the p-epi layer 16 and electrically connected to another GaN LED chip in the same row, as shown in FIGS. 22c and 23c. The formation of the p-ohmic contact transparent conductive layer 18 may be a lift-off method or a patterning-etch. In this embodiment, both the n-ohmic contact transparent conductive layer 14 and the p-ohmic contact transparent conductive layer 18 may be ITO, IZO, IGO, IGZO, AZO, and combinations thereof. The conformal passivation layer 64 is not shown in FIG. 23C to show the relationship between the n ohmic contact transparent conductive layer 14 and the p ohmic contact transparent conductive layer 18 .

사파이어 기판 상에 GaN LED 칩을 보여주는 또 다른 실시예는 도 24a 및 도 24b로 참조될 수 있으며, 여기서 도 24a는 단면도를 도시하고, 도 24b는 도 24a의 평면도를 도시한다. 이 실시예에서, n 오믹 콘택 투명층(14) 및 p 오믹 콘택 투명층(18)은 GaN LED 칩 전용으로 사용된다. 패터닝된 전도성 금속 라인(68)이 n 오믹 콘택 투명 전도층(14) 상에 형성되고, 동일한 행에 있는 GaN LED 칩의 다른 n 에피층들을 전기적으로 연결할 것이다. 한편, 패터닝된 전도성 금속 라인(67)은 p 오믹 콘택 투명 전도층(18) 상에 형성되고 동일한 열에서 GaN LED 칩의 다른 p 에피층들을 전기적으로 연결할 것이다. 이 실시예에서, 비록 2 개의 전도성 금속 라인들(67 및 68)이 제조 복잡성을 증가시키며 형성되나, 그것들은 더 나은 전기 전도성을 제공할 수 있다.Another embodiment showing a GaN LED chip on a sapphire substrate may be referred to as FIGS. 24A and 24B , where FIG. 24A shows a cross-sectional view and FIG. 24B shows the top view of FIG. 24A . In this embodiment, the n-ohmic contact transparent layer 14 and the p-ohmic contact transparent layer 18 are dedicated to the GaN LED chip. A patterned conductive metal line 68 is formed on the n-ohmic contact transparent conductive layer 14 and will electrically connect the other n epilayers of the GaN LED chip in the same row. On the other hand, a patterned conductive metal line 67 is formed on the p ohmic contact transparent conductive layer 18 and will electrically connect the other p epilayers of the GaN LED chip in the same row. In this embodiment, although two conductive metal lines 67 and 68 are formed increasing manufacturing complexity, they may provide better electrical conductivity.

사파이어 기판 상의 GaN LED 칩을 보여주는 또 다른 실시예는 도 25a 및 도 25b로 참조될 수 있으며, 여기서 도 25a는 단면도를 도시하고 도 25b는 도 25a의 평면도를 도시한다. P 오믹 콘택 투명층(18)은 p 에피층(16) 상에 형성되고 동일한 행에 있는 다른 GaN LED 칩에 전기적으로 연결될 것이다. 다음으로, n 에피층(12)이 노출된 상태에서 사파이어 기판(10), p 에피층(16) 및 p 오믹 투명 전도층(18)을 덮도록 패터닝된 컨포멀 패시베이션층(64)이 형성된다. 단순화된 실시예에서, 패시베이션층(64)은 인광체와 함께 또는 인광체 없이 혼합된 에폭시 또는 실리콘일 수 있다. 그 후, n 에피층(12)과 전기적으로 콘택하여 컨포멀 패시베이션층(64)을 덮게 n 오믹 콘택 투명 전도층(14)이 형성되고, 동일한 열의 다른 GaN LED 칩들을 전기적으로 연결할 것이다. n 오믹 콘택 투명 전도층이 형성은 리프트 오프 방법 또는 패터닝-에치일 수 있다. 이 실시예에서, n 오믹 콘택 투명 전도층(14) 및 p 오믹 콘택 투명 전도층(18)은 모두 ITO, IZO, IGO, IGZO, AZO 또는 이들의 조합일 수 있다. 이 실시예에서, n 오믹 콘택 투명 전도층(14) 및 p 오믹 콘택 투명 전도층(18)의 형성 순서는 디스플레이의 성능에 영향을 주지 않고 반전될 수 있다. 색 정의층이 비전도성이고 패시베이션층(64)에 인광체가 혼합되지 않은 경우, 색 정의층(130)은 n 오믹 콘택 투명 전도층(14) 상에 직접 형성될 수 있다.Another embodiment showing a GaN LED chip on a sapphire substrate may be referred to as FIGS. 25A and 25B , where FIG. 25A shows a cross-sectional view and FIG. 25B shows the top view of FIG. 25A . A P ohmic contact transparent layer 18 is formed on the p epilayer 16 and will be electrically connected to another GaN LED chip in the same row. Next, a conformal passivation layer 64 patterned to cover the sapphire substrate 10 , the p epitaxial layer 16 , and the p ohmic transparent conductive layer 18 in a state where the n epitaxial layer 12 is exposed is formed . In a simplified embodiment, passivation layer 64 may be epoxy or silicone mixed with or without phosphor. Then, an n-ohmic contact transparent conductive layer 14 is formed to make electrical contact with the n-epi layer 12 and cover the conformal passivation layer 64, which will electrically connect other GaN LED chips in the same row. The formation of the n-ohmic contact transparent conductive layer may be a lift-off method or patterning-etch. In this embodiment, both the n-ohmic contact transparent conductive layer 14 and the p-ohmic contact transparent conductive layer 18 may be ITO, IZO, IGO, IGZO, AZO, or a combination thereof. In this embodiment, the order of formation of the n-ohmic contact transparent conductive layer 14 and the p-ohmic contact transparent conductive layer 18 can be reversed without affecting the performance of the display. If the color definition layer is non-conductive and no phosphor is mixed with the passivation layer 64 , the color definition layer 130 may be formed directly on the n-ohmic contact transparent conductive layer 14 .

상술한 실시예들에서, 이 디스플레이 패널은 웨어러블 디스플레이 장치에 매우 적합할 수 있다.In the above-described embodiments, this display panel may be very suitable for a wearable display device.

본 발명은 첫째로 대량 전사 마이크로 LED가 산업적 및 상업적으로 이용 가능하다는 것을 포함하는 이점을 제공한다. 모든 마이크로 LED 칩들은 에피기판에서 본딩 기판으로 직접 전사되므로 처리량이 향상될 수 있다. 또한, 마이크로 LED 디스플레이의 양산이 가능할 수 있다. 본 발명에서, 구조 및 제조는 인광체들에 적용될 수 있다. 또한, 본딩 기판이 GaAs인 경우 본딩 기판 상에 4 개가 한 벌의 적색 LED 칩들이 직접 형성될 수 있다. 컬러 필터와 인광체가 LED 디스플레이에 적용될 수 있는 경우 GaN LED 칩들만이 LED 디스플레이에 구성된다. 몇몇 특정 구성들의 경우, GaN LED 칩과 사파이어 기판에 직접 형성된 신호 라인들을 갖는 수동 LED 디스플레이에는 대량 전사가 필요하지 않다. 본 발명에서, 패키지 공정은 없다.The present invention firstly provides advantages including the industrial and commercial availability of mass transfer micro LEDs. Since all the micro LED chips are transferred directly from the epitaxial substrate to the bonding substrate, the throughput can be improved. In addition, mass production of micro LED displays may be possible. In the present invention, structure and fabrication can be applied to phosphors. In addition, when the bonding substrate is GaAs, a set of four red LED chips may be directly formed on the bonding substrate. When color filters and phosphors can be applied to LED displays, only GaN LED chips are configured in LED displays. For some specific configurations, a passive LED display with signal lines formed directly on a GaN LED chip and a sapphire substrate does not require mass transfer. In the present invention, there is no packaging process.

본 발명은 액정층과 확산기, 편광판으로 인해 본 디스플레이의 광 세기가 종래의 LCD에 비해 현저히 향상되고, 다른 투명 필름들은 백라이트 모듈의 광 세기를 변조하는 반면 본 발명에서는 GaN LED 칩을 변조하는 것이 아무것도 없다는 이점을 제공한다.In the present invention, the light intensity of this display is significantly improved compared to the conventional LCD due to the liquid crystal layer, the diffuser and the polarizer, and while other transparent films modulate the light intensity of the backlight module, in the present invention, modulating the GaN LED chip is nothing. It offers the advantage of not having

본 발명의 모든 재료들은 본딩 기판 또는 사파이어 기판에 통합될 수 있으므로, 다른 투명기판에 별도의 컬러 필터 공정이 필요하지 않는다. GaN LED 칩들이 사파이어 기판에 형성되는 실시예의 경우, 다른 모든 마이크로 또는 미니 LED 디스플레이에 비해 대량 전사 문제가 발생하지 않고, 이에 따라 디스플레이 제조 수율이 매우 우수할 수 있다.Since all the materials of the present invention can be integrated into the bonding substrate or the sapphire substrate, there is no need for a separate color filter process on another transparent substrate. In the case of the embodiment in which the GaN LED chips are formed on a sapphire substrate, a mass transfer problem does not occur compared to all other micro or mini LED displays, and thus the display manufacturing yield can be very good.

디스플레이 제조 공정이 단순화되고, 이에 따라 제조 비용이 높은 수율로 낮아진다.The display manufacturing process is simplified, and thus the manufacturing cost is lowered with a high yield.

본 발명은 제조 공정의 모든 단계들이 성숙되어 있고 장비 및 설비도 성숙되어 있다는 이점을 갖는다. 이에 따라, 다른 공정, 장비 또는 설비를 개발할 필요가 없다.The present invention has the advantage that all stages of the manufacturing process are mature and the equipment and equipment are mature. Accordingly, there is no need to develop other processes, equipment or facilities.

본 발명이 도시된 실시예들에 따라 설명되었지만, 당해 분야 통상의 기술자는 실시예들에 대한 변형들이 있을 수 있고 그러한 변형들이 본 발명의 사상 및 범위 내에 있을 것임을 쉽게 인식할 것이다. 따라서, 첨부된 청구범위의 사상 및 범위에서 벗어나지 않고 당해 분야 통상의 기술자에 의해 많은 수정들이 만들어질 수 있다.While the present invention has been described in accordance with the illustrated embodiments, those skilled in the art will readily recognize that there may be variations to the embodiments and such variations will fall within the spirit and scope of the invention. Accordingly, many modifications may be made by those skilled in the art without departing from the spirit and scope of the appended claims.

Claims (8)

복수의 GaN 발광 다이오드 칩들이 상부에 있는 사파이어 기판;
상기 복수의 GaN 발광 다이오드 칩들 중 제1 전도형에 전기적으로 연결되는 패터닝된 n 오믹 콘택 투명 전도층;
상기 패터닝된 n 오믹 콘택 투명 전도층 및 상기 복수의 GaN 발광 다이오드 칩들을 덮고, 상기 복수의 GaN 발광 다이오드 칩들 중 제2 전도형을 노출시키는 패터닝된 패시베이션층; 및
상기 복수의 GaN 발광 다이오드 칩들의 상기 제2 전도형에 전기적으로 연결되는 패터닝된 p 오믹 콘택 투명 전도층을 포함하는, 디스플레이 패널.
a sapphire substrate having a plurality of GaN light emitting diode chips thereon;
a patterned n-ohmic contact transparent conductive layer electrically connected to a first conductivity type of the plurality of GaN light emitting diode chips;
a patterned passivation layer covering the patterned n-ohmic contact transparent conductive layer and the plurality of GaN light emitting diode chips and exposing a second conductivity type of the plurality of GaN light emitting diode chips; and
a patterned p ohmic contact transparent conductive layer electrically coupled to the second conductivity type of the plurality of GaN light emitting diode chips.
제1항에 있어서,
상기 패터닝된 패시베이션층은 광 변환 물질과 혼합되는 디스플레이 패널.
According to claim 1,
wherein the patterned passivation layer is mixed with a light conversion material.
제2항에 있어서,
상기 복수의 GaN 발광 다이오드 칩들 위에 색 정의층을 더 포함하는 디스플레이 패널.
3. The method of claim 2,
A display panel further comprising a color definition layer on the plurality of GaN light emitting diode chips.
제1항에 있어서,
상기 n 오믹 콘택 투명 전도층 상의 제1 금속 라인; 및
상기 p 오믹 콘택 투명 전도층 상의 제2 금속 라인을 더 포함하는, 디스플레이 패널.
According to claim 1,
a first metal line on the n-ohmic contact transparent conductive layer; and
and a second metal line on the p-ohmic contact transparent conductive layer.
사파이어 기판에 복수의 GaN 발광 다이오드 칩들을 그 위에 제공하는 단계;
상기 복수의 GaN 발광 다이오드 칩들 중 제1 전도형 상에 패터닝된 n 오믹 콘택 투명 전도층을 형성하는 단계;
상기 패터닝된 n 오믹 콘택 투명 전도층 및 상기 복수의 GaN 발광 다이오드 칩들 상에 패터닝된 컨포멀 패시베이션층을 형성하고, 상기 복수의 GaN 발광 다이오드 칩들 중 제2 전도형을 노출시키는 단계;
상기 복수의 GaN 발광 다이오드 칩들의 제2 전도형에 전기적으로 연결되는 p 오믹 콘택 투명 전도층을 형성하는 단계를 포함하는, 디스플레이 패널을 형성하는 방법.
providing a sapphire substrate with a plurality of GaN light emitting diode chips thereon;
forming a patterned n-ohmic contact transparent conductive layer on a first conductivity type of the plurality of GaN light emitting diode chips;
forming a patterned conformal passivation layer on the patterned n-ohmic contact transparent conductive layer and the plurality of GaN light emitting diode chips, exposing a second conductivity type of the plurality of GaN light emitting diode chips;
and forming a p-ohmic contact transparent conductive layer electrically coupled to a second conductivity type of the plurality of GaN light emitting diode chips.
제5항에 있어서,
패터닝된 컨포멀 패시베이션층을 형성하는 상기 단계 이전에 패시베이션층에 광 변환 물질을 혼합하는 단계를 더 포함하는, 방법.
6. The method of claim 5,
and mixing a light converting material into the passivation layer prior to said step of forming a patterned conformal passivation layer.
제5항에 있어서,
상기 p 오믹 콘택 투명 전도층을 형성하는 상기 단계 이후에 상기 복수의 GaN 발광 다이오드 칩들 위에 색 정의층을 형성하는 단계를 더 포함하는, 방법.
6. The method of claim 5,
and forming a color definition layer over the plurality of GaN light emitting diode chips after the step of forming the p ohmic contact transparent conductive layer.
제5항에 있어서,
상기 n 오믹 콘택 투명 전도층을 형성하는 상기 단계 이후에 상기 n 오믹 콘택 투명 전도층 상에 패터닝된 제1 금속 라인을 형성하는 단계; 및
상기 p 오믹 콘택 투명 전도층을 형성하는 상기 단계 이후에, 상기 p 오믹 콘택 투명 전도층 상에 패터닝된 제2 금속 라인을 형성하는 단계를 더 포함하는, 방법.
6. The method of claim 5,
forming a patterned first metal line on the n ohmic contact transparent conductive layer after the step of forming the n ohmic contact transparent conductive layer; and
After the step of forming the p ohmic contact transparent conductive layer, the method further comprising the step of forming a patterned second metal line on the p ohmic contact transparent conductive layer.
KR1020220136576A 2020-10-05 2022-10-21 System and Method for Making Micro LED Display KR20220147565A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220136576A KR20220147565A (en) 2020-10-05 2022-10-21 System and Method for Making Micro LED Display

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200128381A KR20220045520A (en) 2020-10-05 2020-10-05 System and Method for Making Micro LED Display
KR1020220136576A KR20220147565A (en) 2020-10-05 2022-10-21 System and Method for Making Micro LED Display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200128381A Division KR20220045520A (en) 2020-10-05 2020-10-05 System and Method for Making Micro LED Display

Publications (1)

Publication Number Publication Date
KR20220147565A true KR20220147565A (en) 2022-11-03

Family

ID=81187952

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200128381A KR20220045520A (en) 2020-10-05 2020-10-05 System and Method for Making Micro LED Display
KR1020220136576A KR20220147565A (en) 2020-10-05 2022-10-21 System and Method for Making Micro LED Display

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020200128381A KR20220045520A (en) 2020-10-05 2020-10-05 System and Method for Making Micro LED Display

Country Status (1)

Country Link
KR (2) KR20220045520A (en)

Also Published As

Publication number Publication date
KR20220045520A (en) 2022-04-12

Similar Documents

Publication Publication Date Title
US10903267B2 (en) System and method for making micro LED display
US20210013367A1 (en) System and Method for Making Micro LED Display
US10833220B2 (en) Micro light emitting diode device
CN107924964B (en) Light-emitting panel and method for producing such a light-emitting panel
US8642363B2 (en) Monolithic full-color LED micro-display on an active matrix panel manufactured using flip-chip technology
EP2339650B1 (en) Production method for light emitting diodes
TW201947737A (en) Light-emitting device and manufacturing method thereof
JP2022190184A (en) Display panel manufacture method
TWI747327B (en) System and method for making micro led display
CN109390368B (en) Micro-display device, preparation method thereof and display panel
US20210043678A1 (en) Led display panel and led display apparatus having the same
KR102519201B1 (en) light emitting element for pixel and LED display apparatus
KR20220147565A (en) System and Method for Making Micro LED Display
TWI756858B (en) System and method for making micro led display
TW202224178A (en) System and method for making micro led display
CN111564465A (en) Preparation method of display panel
CN114361149A (en) System and method for manufacturing micro light emitting diode display
DE102020125857A1 (en) System and method for fabricating a micro LED display
KR20190037931A (en) Led display apparatus and method for fabricating the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E601 Decision to refuse application