KR20190037931A - Led display apparatus and method for fabricating the same - Google Patents

Led display apparatus and method for fabricating the same Download PDF

Info

Publication number
KR20190037931A
KR20190037931A KR1020170127771A KR20170127771A KR20190037931A KR 20190037931 A KR20190037931 A KR 20190037931A KR 1020170127771 A KR1020170127771 A KR 1020170127771A KR 20170127771 A KR20170127771 A KR 20170127771A KR 20190037931 A KR20190037931 A KR 20190037931A
Authority
KR
South Korea
Prior art keywords
vertical led
thin film
led chips
conductive pattern
substrate
Prior art date
Application number
KR1020170127771A
Other languages
Korean (ko)
Inventor
유태경
김대원
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Priority to KR1020170127771A priority Critical patent/KR20190037931A/en
Publication of KR20190037931A publication Critical patent/KR20190037931A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

Disclosed is an LED display apparatus. The LED display apparatus comprises: first vertical LED chips, second vertical LED chips, and third vertical LED chips that form a plurality of pixel units; a conductive light transmitting plate electrically connected, in common, with upper electrodes of the first vertical LED chips, the second vertical LED chips, and the third vertical LED chips to form a common power output terminal; and a thin film board including a first conductive pattern thin film with patterns electrically connected with individual lower electrodes of the first vertical LED chips, a second conductive thin film with patterns electrically connected with individual lower electrodes of the second vertical LED chips, and a third conductive thin film with patterns electrically connected with individual lower electrodes of the third vertical LED chips to form a plurality of individual power input terminals. According to the present invention, it is possible to manufacture a compact LED display apparatus.

Description

엘이디 디스플레이 장치 및 그 제조방법{LED DISPLAY APPARATUS AND METHOD FOR FABRICATING THE SAME}TECHNICAL FIELD [0001] The present invention relates to an LED display device and a method of manufacturing the LED display device.

본 발명은 엘이디 디스플레이 장치에 관한 것으로서, 더 상세하게는, 박막 기판(TFB; Thin Film Board)과 도전성 광 투과판 사이에 미세한 크기를 갖는 다수의 픽셀 유닛이 어레이되고, 각 픽셀 유닛에 속한 엘이디 칩들이 개별 구동될 수 있는 엘이디 디스플레이 장치에 관한 것이다. The present invention relates to an LED display device, and more particularly, to an LED display device in which a plurality of pixel units having a minute size are arrayed between a thin film substrate (TFB) and a conductive light transmitting plate, To an LED display device which can be individually driven.

통상적인 풀-컬러 엘이디 디스플레이 장치에 있어서, 각 픽셀은 적색 엘이디, 녹색 엘이디 및 청색 엘이디로 구성된다. 근래 들어서는, 적색 엘이디, 녹색 엘이디, 청색 엘이디 및 백색 엘이디로 각 픽셀을 구성하는 엘이디 디스플레이 장치도 제안된 바 있다.In a typical full-color LED display device, each pixel consists of a red LED, a green LED, and a blue LED. In recent years, an LED display device has been proposed which constitutes each pixel with a red LED, a green LED, a blue LED and a white LED.

엘이디 디스플레이 장치 제작을 위해 RGB를 구현하기 위한 기술로 패키지 온 모듈 기술과 칩온 모듈 기술이 있다. 패키지 온 모듈 기술은, 청색 엘이디 패키지, 녹색 엘이디 패키지 및 적색 엘이디 패키지를 모듈화하여 이를 엘이디 디스플레이 장치에 적용하는 것으로서, 작은 크기의 디스플레이 장치에 이용되기 어렵고 디스플레이 장치의 해상도를 높이는데 어려움이 있다. 칩온 모듈 기술은 청색 엘이디 칩, 녹색 엘이디 칩 및 적색 엘이디 칩을 패키지에 넣지 않고 직접 기판에 실장하여 모듈을 구성하는 기술로서, 패키지 온 모듈 기술에 비해 상대적으로 작은 크기로 구현 가능하여 디스플레이 장치의 해상도 및 색 재현성을 향상시키는데 유리하다. There are package-on module technology and chip-on-module technology for implementing RGB for manufacturing LED display device. The package-on-module technology is a method of modularizing a blue LED package, a green LED package, and a red LED package and applying the module to an LED display device, which is difficult to use in a small-sized display device and difficult to increase the resolution of the display device. The chip-on-module technology is a technology to construct a module by directly mounting a blue LED chip, a green LED chip, and a red LED chip on a substrate without putting it in a package. The technology can be implemented in a relatively small size compared to the package- And color reproducibility.

UHD, FHD 등 고화질의 디스플레이를 구현하기 위해서는 극히 소형 크기를 가지면서 개별 구동되는 R, G, B 엘이디 칩을 포함하는 다수의 픽셀이 요구된다. 픽셀을 구성하는 엘이디 칩들로서 래터럴 타입의 엘이디 칩을 이용하는 경우 와이어 본딩이 있어 엘이디 칩들의 간격과 디스플레이 장치의 크기를 최소화하기 어렵게 된다. 게다가, 와이어 본딩이 있을 경우, 언더필 공정을 진행하면 전기적 연결이 불안정하게 될 수 있다. 플립칩 타입의 엘이디 칩을 이용하는 경우 바닥면의 전극패드로 인해 전극패드간 간격 및 직사각형의 형상으로 이 또한 크기를 최소화하기 힘들다.In order to realize high quality display such as UHD and FHD, a plurality of pixels including R, G, and B LED chips having very small size and individually driven are required. When a lateral type LED chip is used as the LED chips constituting the pixel, it is difficult to minimize the interval of the LED chips and the size of the display device due to the wire bonding. In addition, if there is wire bonding, the electrical connection may become unstable if the underfill process is performed. When a flip chip type LED chip is used, it is difficult to minimize the size and the interval between the electrode pads and the shape of the rectangle due to the electrode pads on the bottom surface.

위 아래에 서로 다른 극성의 전극들을 구비한 버티컬 엘이디 칩은 소형화가 가능하여, UHD, FHD 등 고화질의 디스플레이용으로 관심을 받고 있다. 그러나, 종래 기술에 따르면, 버티컬 엘이디 칩 또한 상부 전극 측에 대하여 와이어 본딩이 여전히 필요하며, 또한, 기존에 알려진 엘이디 디스플레이 장치용 PCB의 제한된 면적으로 인해, 버티컬 엘이디 칩들을 기존 PCB에 본딩하여 엘이디 디스플레이 장치에 적용하기는 UHD, FHD 등 고화질의 디스플레이를 구현하기에는 한계가 있었다.Vertical LED chips having electrodes with different polarities on the upper and lower sides can be downsized and are attracting attention for high quality displays such as UHD and FHD. However, according to the related art, the vertical LED chip is still required to be wire-bonded to the upper electrode side, and due to the limited area of the PCB for the conventional LED display device, the vertical LED chips are bonded to the existing PCB, However, there are limitations in implementing high-quality displays such as UHD and FHD.

본 발명이 해결하고자 하는 과제는 복수개의 픽셀을 구성하는 복수개의 엘이디 칩들에 대하여 개별 입력단을 형성하는 박막 기판(TFB; Thin Film Board)과, 복수개의 엘이디 칩들에 대하여 공통 출력단을 형성하는 도전성 광 투과판을 포함하는 엘이디 디스플레이 장치 및 그 제조방법을 제공하는 것이다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a thin film board (TFB) for forming a separate input terminal for a plurality of LED chips constituting a plurality of pixels, a conductive light transmission And an LED display device including the plate and a method of manufacturing the same.

본 발명의 일측면에 따른 엘이디 디스플레이 장치는, 복수개의 픽셀 유닛을 형성하는 제1 버티컬 엘이디 칩들, 제2 버티컬 엘이디 칩들 및 제3 버티컬 엘이디 칩들; 상기 제1 버티컬 엘이디 칩들, 상기 제2 버티컬 엘이디 칩들 및 상기 제3 버티컬 엘이디 칩들의 상부 전극들과 공통적으로 전기 접속되어, 공통 전원 출력단을 형성하는 도전성 광 투과판; 및 상기 1 버티컬 엘이디 칩들의 하부 전극들과 개별적으로 전기 접속되는 패턴들을 포함하는 제1 도전성 패턴 박막, 상기 제2 버티컬 엘이디 칩들의 하부 전극들과 개별 전기 접속되는 패턴들을 포함하는 제2 도전성 패턴 박막, 상기 제3 버티컬 엘이디 칩들의 하부 전극들과 개별적으로 전기 접속되는 패턴들을 포함하는 제3 도전성 패턴 박막을 포함하여, 복수개의 개별 전원 입력단들을 형성하는 박막 기판을 포함한다.An LED display device according to an aspect of the present invention includes: first vertical LED chips, second vertical LED chips, and third vertical LED chips forming a plurality of pixel units; A conductive light transmitting plate electrically connected in common with the upper electrodes of the first vertical LED chips, the second vertical LED chips and the third vertical LED chips to form a common power output terminal; And a second conductive pattern thin film including patterns electrically connected to lower electrodes of the one vertical LED chips, and a second conductive pattern thin film including patterns electrically connected to lower electrodes of the second vertical LED chips, And a third conductive pattern thin film including patterns that are individually electrically connected to lower electrodes of the third vertical LED chips to form a plurality of discrete power input terminals.

일 실시예에 따라, 상기 제1 도전성 패턴 박막, 상기 제2 도전성 패턴 박막 및 상기 제3 도전성 패턴 박막은 서로 다른 높이에 위치한다.According to an embodiment, the first conductive pattern thin film, the second conductive pattern thin film, and the third conductive pattern thin film are located at different heights.

일 실시예에 따라, 상기 박막 기판은 상기 제1 버티컬 엘이디 칩의 하부 전극들과 상기 제1 도전성 패턴 박막의 패턴들을 연결하는 제1 비아들과, 상기 제2 버티컬 엘이디 칩의 하부 전극들과 상기 제2 도전성 패턴 박막의 패턴들을 연결하는 제2 비아들과, 상기 제3 버티컬 엘이디 칩의 하부 전극들과 상기 제3 도전성 패턴 박막의 패턴들을 연결하는 제3 비아들을 포함하며, 상기 제1 비아들의 높이와 상기 제2 비아들의 높이와 상기 제3 비아들의 높이는 서로 다르게 정해진다.According to an embodiment, the thin film substrate may include first vias connecting the lower electrodes of the first vertical LED chip and the patterns of the first conductive pattern thin film, lower vias of the second vertical LED chip, Second vias connecting the patterns of the second conductive pattern thin film and third vias connecting the patterns of the third conductive pattern thin film and the lower electrodes of the third vertical LED chip, The height of the second vias and the height of the third vias are set differently from each other.

일 실시예에 따라, 상기 박막 기판은 베이스 기판을 포함하며, 상기 베이스 기판 상에는 상기 제1 도전성 패턴 박막이 상기 제1 버티컬 엘이디 칩의 하부 전극들에 대응하는 패턴들을 포함하도록 형성되고, 상기 제1 도전성 패턴 박막 상에는 제1 절연막이 형성되고, 상기 제1 절연막 상에는 상기 제2 도전성 패턴 박막이 상기 제2 버티컬 엘이디 칩의 하부 전극들에 대응하는 패턴들을 포함하도록 형성되고, 상기 제2 도전성 패턴 박막 상에는 제2 절연막이 형성되고, 상기 제2 절연막 상에는 상기 제3 도전성 패턴 박막이 상기 제3 버티컬 엘이디 칩의 하부 전극들에 대응하는 패턴들을 포함하도록 형성되고, 상기 제3 도전성 패턴 박막 상에는 제3 절연막이 형성된다.According to one embodiment, the thin film substrate includes a base substrate, and the first conductive pattern thin film is formed to include patterns corresponding to lower electrodes of the first vertical LED chip, A first insulating layer is formed on the conductive pattern thin film and the second conductive pattern thin film is formed on the first insulating layer so as to include patterns corresponding to the lower electrodes of the second vertical LED chip, The third conductive pattern thin film is formed on the second insulating film so as to include patterns corresponding to the lower electrodes of the third vertical LED chip and a third insulating film is formed on the third conductive pattern thin film, .

일 실시예에 따라, 상기 박막 기판은 상기 도전성 광 투과판과 연결되어, 상기 제1 버티컬 엘이디 칩들, 상기 제2 버티컬 엘이디 칩들 및 상기 제3 버티컬 엘이디 칩들에 대하여 상기 공통 전원 출력단을 형성하는 공통 전극을 더 포함한다.According to one embodiment, the thin film substrate is connected to the conductive light transmitting plate, and the thin film substrate has a common electrode for forming the common power output terminal with respect to the first vertical LED chips, the second vertical LED chips and the third vertical LED chips. .

일 실시예에 따라, 상기 제3 절연막 상의 일부 영역에는 상기 도전성 광 투과판과 연결되는 공통 전극이 형성된다.According to one embodiment, a common electrode connected to the conductive light transmitting plate is formed on a part of the third insulating film.

일 실시예에 따라, 상기 제1 버티컬 엘이디 칩은 청색 엘이디 칩이고, 상기 제2 버티컬 엘이디 칩은 녹색 엘이디 칩이며, 상기 제3 버티컬 엘이디 칩은 적색 엘이디 칩인 것이 바람직하다.According to an embodiment, it is preferable that the first vertical LED chip is a blue LED chip, the second vertical LED chip is a green LED chip, and the third vertical LED chip is a red LED chip.

일 실시예에 따라, 상기 제1 버티컬 엘이디 칩들, 상기 제2 버티컬 엘이디 칩들 및 상기 제3 버티컬 엘이디 칩들 각각은 하부 전극으로부터 상부 전극을 향해 차례로 형성된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함한다.According to an embodiment, each of the first vertical LED chips, the second vertical LED chips, and the third vertical LED chips may include a first conductive type semiconductor layer sequentially formed from the lower electrode toward the upper electrode, an active layer, Semiconductor layer.

일 실시예에 따라, 상기 도전성 광 투과판과 상기 박막 기판 사이에 절연성 언터필이 형성된다.According to one embodiment, an insulating insulator is formed between the conductive light transmitting plate and the thin film substrate.

일 실시예에 따라, 상기 도전성 광 투과판은 ITO(Indium Tin Oxide)를 포함한다.According to one embodiment, the conductive light transmitting plate includes ITO (Indium Tin Oxide).

본 발명이 다른 측면에 따라 엘이디 디스플레이 장치 제조방법이 제공되며, 이 엘이디 디스플레이 장치 제조방법은, 각각이 복수개의 도전성 패턴들로 구성되고, 높이가 서로 다른 제1 도전성 패턴 박막, 제2 도전성 패턴 박막 및 제3 도전성 패턴 박막을 포함하는 박막 기판을 제작하는 단계와; 각각이 하부 전극과 상부 전극 사이에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 제1 버티컬 엘이디 칩들, 제2 버티컬 엘이디 칩들 및 제3 버티컬 엘이디 칩들을 제작하는 단계와; 상기 제1 버티컬 엘이디 칩들의 하부 전극들이 상기 제1 도전성 패턴 박막의 패턴들과 개별적으로 전기 연결되도록, 상기 박막 기판 상에 상기 제1 버티컬 엘이디 칩들을 실장하는 단계와; 상기 제2 버티컬 엘이디 칩들의 하부 전극들이 상기 제2 도전성 패턴 박막의 패턴들과 개별적으로 전기 연결되도록, 상기 박막 기판 상에 상기 제2 버티컬 엘이디 칩들을 실장하는 단계와; 상기 제3 버티컬 엘이디 칩들의 하부 전극들이 상기 제3 도전성 패턴 박막의 패턴들과 개별적으로 전기 연결되도록, 상기 박막 기판 상에 상기 제3 버티컬 엘이디 칩들을 실장하는 단계와; 도전성 광 투과판을 상기 제1 버티컬 엘이디 칩들의 상부 전극들, 상기 제2 버티컬 엘이디 칩들의 상부 전극들 및 상기 제3 버티컬 엘이디 칩들의 상부 전극들과 상기 공통 전극에 올려 결합하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method for fabricating an LED display device, the method comprising the steps of: forming a first conductive pattern thin film having a plurality of conductive patterns, And a third conductive pattern thin film; Fabricating first vertical LED chips, second vertical LED chips, and third vertical LED chips each including a first conductive type semiconductor layer, an active layer, and a second conductive type semiconductor layer between a lower electrode and an upper electrode; Mounting the first vertical LED chips on the thin film substrate such that the lower electrodes of the first vertical LED chips are electrically connected to the patterns of the first conductive pattern thin film individually; Mounting the second vertical LED chips on the thin film substrate such that lower electrodes of the second vertical LED chips are individually electrically connected to the patterns of the second conductive pattern film; Mounting the third vertical LED chips on the thin film substrate such that the lower electrodes of the third vertical LED chips are individually electrically connected to the patterns of the third conductive pattern thin film; And bonding the conductive light transmitting plate to the upper electrodes of the first vertical LED chips, the upper electrodes of the second vertical LED chips, and the upper electrodes of the third vertical LED chips and the common electrode.

일 실시예에 따라, 상기 박막 기판을 제작하는 단계는, 글래스 재료로 이루어진 베이스 기판 상에 상기 제1 도전성 패턴 박막을 형성하고, 상기 제1 도전성 패턴 박막 상에 형성된 제1 절연막을 형성하고, 상기 제1 절연막 상에 상기 제2 도전성 패턴 박막을 형성하고, 상기 제2 도전성 패턴 박막 상에 제2 절연막을 형성하고, 상기 제2 절연막 상에 상기 제3 도전성 패턴 박막을 형성하고, 상기 제3 도전성 패턴 박막 상에 제3 절연막을 형성하는 것을 포함하되, 상기 박막 기판에는 상기 박막 기판의 상면으로부터 상기 제1 도전성 패턴 박막의 패턴들까지 제1 깊이로 연장된 제1 비아와, 상기 박막 기판의 상면으로부터 제2 도전성 패턴 박막의 패턴들까지 제2 깊이로 연장된 제2 비아와, 상기 박막 기판의 상면으로부터 제3 도전성 패턴 박막의 패턴들까지 제3 깊이로 연장된 제3 비아가 형성된다.According to an embodiment, the step of fabricating the thin film substrate may include forming the first conductive pattern thin film on a base substrate made of a glass material, forming a first insulating film on the first conductive pattern thin film, Forming the second conductive pattern thin film on the first insulating film, forming a second insulating film on the second conductive pattern thin film, forming the third conductive pattern thin film on the second insulating film, And forming a third insulating layer on the patterned thin film, wherein the thin film substrate includes a first via extending from a top surface of the thin film substrate to a first depth of the patterns of the first conductive pattern thin film, To a second depth of the second conductive pattern thin film from the top surface of the thin film substrate to the third conductive pattern thin film pattern, The extension is formed as a third via.

일 실시예에 따라, 상기 제1 버티컬 엘이디 칩들을 실장하는 단계는, 상기 제1 버티컬 엘이디 칩들의 하부 전극들이 상기 제1 비아들에 연결되도록, 상기 제1 버티컬 엘이디 칩들 및 상기 제1 버티컬 엘이디 칩들이 형성된 기판을 포함하는 제1 웨이퍼를 상기 박막 기판 상에 본딩하는 단계와, 상기 제1 버티컬 엘이디 칩들로부터 상기 기판을 제거하는 단계를 포함한다.According to one embodiment, the mounting of the first vertical LED chips may include mounting the first vertical LED chips and the first vertical LED chips such that the lower electrodes of the first vertical LED chips are connected to the first vias, Bonding the first wafer including the substrate on which the first vertical LED chips are formed to the thin film substrate; and removing the substrate from the first vertical LED chips.

일 실시예에 따라, 상기 제1 버티컬 엘이디 칩들을 실장하는 단계는, 상기 제1 버티컬 엘이디 칩들의 하부 전극들이 상기 제1 비아들에 연결되도록, 상기 제1 버티컬 엘이디 칩들 및 상기 제1 버티컬 엘이디 칩들이 형성된 기판을 포함하는 제1 웨이퍼를 상기 박막 기판 상에 본딩하는 단계와, 상기 제1 버티컬 엘이디 칩들로부터 상기 기판을 제거하는 단계를 포함하고, 상기 제2 버티컬 엘이디 칩을 실장하는 단계는, 상기 제1 버티컬 엘이디 칩들이 상기 박막 기판 상에 실장된 상태에서, 상기 제2 버티컬 엘이디 칩들의 하부 전극들이 상기 제2 비아들에 연결되도록, 상기 제2 버티컬 엘이디 칩들 및 상기 제2 버티컬 엘이디 칩들이 형성된 기판을 포함하는 제2 웨이퍼를 상기 박막 기판 상에 본딩하는 단계와, 상기 제2 버티컬 엘이디 칩들로부터 상기 기판을 제거하는 단계를 포함한다.According to one embodiment, the mounting of the first vertical LED chips may include mounting the first vertical LED chips and the first vertical LED chips such that the lower electrodes of the first vertical LED chips are connected to the first vias, Bonding the first wafer including the substrate with the first vertical LED chip to the thin film substrate, and removing the substrate from the first vertical LED chips, wherein the step of mounting the second vertical LED chip comprises: In a state in which the first vertical LED chips are mounted on the thin film substrate, the second vertical LED chips and the second vertical LED chips are formed such that the lower electrodes of the second vertical LED chips are connected to the second vias Bonding a second wafer comprising a substrate onto the thin film substrate; and removing the second substrate from the second vertical LED chips Including a huge step.

일 실시예에 따라, 상기 제3 버티컬 엘이디 칩들을 실장하는 단계는, 상기 제1 버티컬 엘이디 칩들과 상기 제2 버티컬 엘이디 칩들이 상기 박막 기판 상에 실장된 상태에서, 상기 제3 버티컬 엘이디 칩들의 하부 전극들이 상기 제3 비아들에 연결되도록, 상기 제3 버티컬 엘이디 칩들을 상기 박막 기판 상에 실장하는 것을 포함한다.According to an embodiment, the mounting of the third vertical LED chips may include mounting the first vertical LED chips and the second vertical LED chips on the thin film substrate, And mounting the third vertical LED chips on the thin film substrate so that the electrodes are connected to the third vias.

본 발명에 따르면, 복수개의 픽셀을 구성하는 복수개의 엘이디 칩들에 대하여 개별 입력단을 형성하는 박막 기판(TFB; Thin Film Board)과, 복수개의 엘이디 칩들에 대하여 공통 출력단을 형성하는 도전성 광 투과판을 포함하는 엘이디 디스플레이 장치가 구현되며, 이 엘이디 디스플레이 장치는 다수의 픽셀 유닛 각각을 구성하는 버티컬 엘이디 칩들이 보다 작은 영역 안에 보다 간격으로 배치될 수 있다는 장점을 갖는다. 따라서, 엘이디 디스플레이 장치의 소형화가 가능하다. 또한, 박막 기판과 도전성 광 투과판 사이에 언더필 재료를 채워 넣는 것이 용이하다. 또한, 와이어 본딩을 생략하게 해주어, 시간 단축에 따른 공정 시간 소요 감소와 훨씬 작은 사이즈로 제작될 수 있다는 장점을 갖는다. 특히, 본 발명은 박막 기판에 제1, 제2 및 제3 도성 패턴 박막들을 형성하고 그 도전성 패턴 박막들이 각 버티컬 엘이디 칩에 대응되는 도전성 패턴을 가질 수 있으며, 도전성 패턴막들의 적절한 설계를 통해 모든 픽셀 유닛들의 버티컬 엘이디 칩들의 개별 구동이 가능하다는 장점 있다.According to the present invention, a thin film substrate (TFB) for forming individual input terminals for a plurality of LED chips constituting a plurality of pixels and a conductive light transmitting plate for forming a common output terminal for a plurality of LED chips And the LED display device has an advantage that the vertical LED chips constituting each of the plurality of pixel units can be arranged at a smaller interval in a smaller area. Therefore, miniaturization of the LED display device is possible. Further, it is easy to fill the underfill material between the thin film substrate and the conductive light transmitting plate. In addition, since the wire bonding is omitted, it is possible to reduce the time required for the process due to the shortening of the time and to manufacture the device with a much smaller size. Particularly, the present invention is characterized in that first, second and third conductive pattern thin films are formed on a thin film substrate and the conductive pattern thin films may have a conductive pattern corresponding to each vertical LED chip, And the individual driving of the vertical LED chips of the pixel units is possible.

도 1은 본 발명의 일 실시예에 따른 엘이디 디스플레이 장치를 도시한 단면도이고,
도 2는 본 발명의 일 실시예에 따른 엘이디 디스플레이 장치를 부분적으로 도시한 부분 확대도이고,
도 3 내지 도 9는 본 발명의 일 실시예에 따른 엘이디 디스플레이 장치 제조방법을 설명하기 위한 도면들이다.
1 is a cross-sectional view illustrating an LED display device according to an embodiment of the present invention,
2 is a partially enlarged view of an LED display device according to an embodiment of the present invention,
3 to 9 are views for explaining a method of manufacturing an LED display device according to an embodiment of the present invention.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 엘이디 디스플레이 장치(1000)는 직사각형 또는 정사각형으로 형성되는 박막 기판(100)와, 상기 박막 기판(100)과 대략 동일한 형상과 면적을 가지며 상기 박막 기판(100)의 상부에 이격되어 위치하는 도전성 광 투과판(500)과, 상기 박막 기판(100)와 상기 도전성 광 투과판(500) 사이에 위치하며 행렬 배열로 어레이된 복수개의 픽셀 유닛(2)을 포함한다. 또한, 상기 다수의 픽셀 유닛(2) 각각은 제1 버티컬 엘이디 칩(200)과 제2 버티컬 엘이디 칩(300)과 제3 버티컬 엘이디 칩(400)을 포함한다.1, an LED display device 1000 according to an embodiment of the present invention includes a thin film substrate 100 formed in a rectangular or square shape, and a thin film substrate 100 having substantially the same shape and area as the thin film substrate 100 A plurality of pixel units arranged between the thin film substrate 100 and the conductive light transmitting plate 500 and arranged in a matrix array, the conductive light transmitting plate 500 being spaced apart from the upper portion of the thin film substrate 100, (2). Each of the plurality of pixel units 2 includes a first vertical LED chip 200, a second vertical LED chip 300, and a third vertical LED chip 400.

상기 박막 기판(100)은 상기 복수개의 픽셀 유닛(2)에 구비된 제1 버티컬 엘이디 칩(200)들과, 제2 버티컬 엘이디 칩(300)들과, 제3 버티컬 엘이디 칩(400)들 각각에 대한 개별 입력단들을 형성하도록 제공된다. 또한, 상기 도전성 광 투과판(500)은 상기 박막 기판(100)과 일정 간격 이격된 채 상기 박막 기판(100)의 상부에 위치하며, 상기 복수개의 픽셀 유닛(2)에 구비된 제1 제1 버티컬 엘이디 칩(200)들과, 제2 버티컬 엘이디 칩(300)들과, 제3 버티컬 엘이디 칩(400)들에 대하여 하나의 공통 출력단을 형성하도록 제공된다. The thin film substrate 100 includes the first vertical LED chips 200, the second vertical LED chips 300 and the third vertical LED chips 400 provided in the plurality of pixel units 2 Lt; RTI ID = 0.0 > a < / RTI > The conductive light transmitting plate 500 may be disposed on the thin film substrate 100 at a predetermined distance from the thin film substrate 100, Are provided to form one common output terminal for the vertical LED chips 200, the second vertical LED chips 300, and the third vertical LED chips 400.

상기 제1 버티컬 엘이디 칩(200), 상기 제2 버티컬 엘이디 칩(300) 및 상기 제3 버티컬 엘이디 칩(400)은 상기 박막 기판(100)와 상기 광 투과판(500) 사이에 샌드위치 식으로 개재된다. 상기 제1 버티컬 엘이디 칩(200), 상기 제2 버티컬 엘이디 칩(300) 및 상기 제3 버티컬 엘이디 칩(400)은, 상부면 또는 하부면에 반대 극성의 반도체층을 모두 노출시키기 위한 구조, 예컨대 단차 구조가 필요하여 상부면 또는 하부면 면적을 줄이는데 제한적이었던 래터럴형 또는 플립칩형 엘이디칩과 달리, 상부면과 하부면에 각각 하나씩의 전극만이 필요하므로, 면적을 작게 하는데 제한이 거의 없고, 따라서, 기존 칩 스케일에 상응하는 면적 내에 통합적으로 들어갈 수 있다.The first vertical LED chip 300 and the third vertical LED chip 400 sandwich the first vertical LED chip 200, the third vertical LED chip 300 and the third vertical LED chip 400 between the thin film substrate 100 and the light transmitting plate 500. do. The first vertical LED chip 200, the second vertical LED chip 300 and the third vertical LED chip 400 may have a structure for exposing all semiconductor layers of opposite polarity on the upper or lower surface, Unlike a lateral type or flip chip type LED chip, which requires a stepped structure to limit the area of the upper surface or the lower surface, only one electrode is required for each of the upper surface and the lower surface, , And can be integrated in an area corresponding to the existing chip scale.

도 2에 도시된 바와 같이, 상기 제1 버티컬 엘이디 칩(200)은, 청색광을 발하는 질화갈륨 계열 반도체 칩으로서, 하부 전극(210)과 상부 전극(250)을 포함한다. 또한, 상기 제1 버티컬 엘이디 칩(200)은 상기 하부 전극(210)과 상기 상부 전극(250) 사이에 상기 하부 전극(210)으로부터 상기 상부 전극(250)을 향해 차례로 형성된 제1 도전형 반도체층(220), 활성층(230) 및 제2 도전형 반도체층(240)을 포함한다.As shown in FIG. 2, the first vertical LED chip 200 includes a lower electrode 210 and an upper electrode 250, which are gallium nitride semiconductor chips emitting blue light. The first vertical LED chip 200 includes a first conductive semiconductor layer 210 formed between the lower electrode 210 and the upper electrode 250 in order from the lower electrode 210 toward the upper electrode 250, A first conductive semiconductor layer 220, an active layer 230, and a second conductive semiconductor layer 240.

상기 제2 버티컬 엘이디 칩(300)은, 녹색광을 발하는 질화갈륨 계열 반도체 칩으로서, 하부 전극(310)과 하부 전극(350)을 포함한다. 또한, 상기 제2 버티컬 엘이디 칩(300)은 상기 하부 전극(310)과 상기 상부 전극(350) 사이에 상기 하부 전극(310)으로부터 상기 상부 전극(350)을 향해 차례로 형성된 제1 도전형 반도체층(320), 활성층(330) 및 제2 도전형 반도체층(340)을 포함한다.The second vertical LED chip 300 includes a lower electrode 310 and a lower electrode 350, which are gallium nitride semiconductor chips emitting green light. The second vertical LED chip 300 is formed between the lower electrode 310 and the upper electrode 350 in order from the lower electrode 310 toward the upper electrode 350, An active layer 330, and a second conductive semiconductor layer 340.

상기 제3 버티컬 엘이디 칩(400)은, 적색광을 발하는 갈륨 아세나이드 계열 반도체 칩으로서, 하부 전극(410)과 상부 전극(410)을 포함한다. 또한, 상기 제3 버티컬 엘이디 칩(400)은 상기 하부 전극(410)과 상기 상부 전극(450) 사이에 상기 하부 전극(410)으로부터 상기 상부 전극(450)을 향해 차례로 형성된 제1 도전형 반도체층(420), 활성층(430) 및 제2 도전형 반도체층(440)을 포함한다. The third vertical LED chip 400 is a gallium arsenide type semiconductor chip emitting red light and includes a lower electrode 410 and an upper electrode 410. The third vertical LED chip 400 is formed between the lower electrode 410 and the upper electrode 450 in order from the lower electrode 410 toward the upper electrode 450, A first conductive semiconductor layer 420, an active layer 430, and a second conductive semiconductor layer 440.

상기 상부 전극들(250, 350, 450)은 ITO와 같은 투명 전극을 이용할 수 있고, 상기 하부 전극들(210, 310, 410)은 금속 전극을 이용할 수 있다. 또한, 상기 상부 전극들(250, 350, 450)들 및/또는 상기 하부 전극들(210, 310, 410)이 생략될 수 있으며, 이 경우, 반도체층 또는 오믹 접촉층이 해당 엘이디 칩의 상부 및/또는 하부가 된다.The upper electrodes 250, 350 and 450 may be transparent electrodes such as ITO, and the lower electrodes 210, 310 and 410 may be metal electrodes. The upper electrodes 250, 350, 450 and / or the lower electrodes 210, 310, 410 may be omitted. In this case, the semiconductor layer or the ohmic contact layer may be formed on the upper and / / Or lower.

본 실시예에 있어서, 상기 제1 버티컬 엘이디 칩(200), 상기 제2 버티컬 엘이디 칩(300) 및 상기 제3 버티컬 엘이디 칩(400) 각각의 하부 전극(210, 310, 410)은 제1 도전형 반도체층(220, 320, 420)과 연결되어 제1 도전형의 극성을 가지며, 상기 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300) 및 제3 버티컬 엘이디 칩(400) 각각의 상부 전극(250, 350, 450)은 제2 도전형 반도체층(240, 340, 440)과 연결되어 제2 도전형의 극성을 갖는다. 제1 도전형은 p형 또는 n형일 수 있고, 제2 도전형은 제1 도전형과 극성이 다른 n형 또는 p형일 수 있다.In this embodiment, the lower electrodes 210, 310, and 410 of the first vertical LED chip 200, the second vertical LED chip 300, and the third vertical LED chip 400, respectively, The first vertical LED chip 200, the second vertical LED chip 300, and the third vertical LED chip 400 are connected to the first and second semiconductor layers 220, 320, and 420, respectively, The upper electrodes 250, 350, and 450 of the second conductivity type semiconductor layer 240, 340, and 440 have a polarity of the second conductivity type. The first conductivity type may be p-type or n-type, and the second conductivity type may be n-type or p-type having different polarity from the first conductivity type.

한편, 상기 박막 기판(100)는 절연성 재료, 특히, 글래스 재료로 이루어진 베이스 기판(101)과, 상기 베이스 기판(101) 상에 형성된 제1 도전성 패턴 박막(110)과, 상기 제1 도전성 패턴 박막(110) 상에 형성된 제1 절연막(120)과, 상기 제1 절연막(120) 상에 형성되어 상기 제1 도전성 패턴 박막(110)과 전기적으로 절연되는 제2 도전성 패턴 박막(130)과, 상기 제2 도전성 패턴 박막(130) 상에 형성된 제2 절연막(140)과, 상기 제2 절연막(140) 상에 형성되어 상기 제2 도전성 패턴 박막(130)과 전기적으로 절연되는 제3 도전성 패턴 박막(150)과, 상기 제3 도전성 패턴 박막(150) 상에 형성된 제3 절연막(160)을 포함한다. 또한, 상기 박막 기판(100)은 상기 도전성 광 투과판(500)과 전기적으로 연결되어 상기 복수개 픽셀 유닛(2; 도 1 참조)에 구비된 모든 버티컬 엘이디 칩(200, 300, 400)들에 대하여 전원 출력단을 형성하는 공통 전극(170)을 포함한다.The thin film substrate 100 includes a base substrate 101 made of an insulating material, particularly a glass material, a first conductive pattern thin film 110 formed on the base substrate 101, A second conductive pattern thin film 130 formed on the first insulating film 120 and electrically insulated from the first conductive pattern thin film 110, A second insulating layer 140 formed on the second conductive pattern layer 130 and a third conductive pattern layer 140 formed on the second insulating layer 140 and electrically insulated from the second conductive pattern layer 130 And a third insulating layer 160 formed on the third conductive pattern layer 150. The thin film substrate 100 is electrically connected to the conductive light transmitting plate 500 to electrically connect all the vertical LED chips 200, 300, and 400 provided in the plurality of pixel units 2 And a common electrode 170 forming a power output terminal.

상기 제1 도전성 패턴 박막(110), 상기 제2 도전성 패턴 박막(130) 및 상기 제3 도전성 패턴 박막(150) 각각은 절연성 베이스 기판(101), 상기 제1 절연막(120), 제2 절연막(140) 상에 증착된 도전성 박막 각각이 예컨대 식각 등의 공정에 의해 패턴화되어 형성될 수 있다. 상기 제1 도전성 패턴 박막(110), 상기 제2 도전성 패턴 박막(130) 및 상기 제3 도전성 패턴 박막(150) 각각은 복수개의 도전성 패턴을 포함하며, 각 패턴은 전술한 엘이디 칩(200, 300, 400)들 각각에 대응되게 형성된다.Each of the first conductive pattern thin film 110, the second conductive pattern thin film 130 and the third conductive pattern thin film 150 includes an insulating base substrate 101, a first insulating film 120, 140 may be patterned and formed by a process such as etching, for example. Each of the first conductive pattern thin film 110, the second conductive pattern thin film 130 and the third conductive pattern thin film 150 includes a plurality of conductive patterns, And 400, respectively.

또한, 상기 박막 기판(100)는 복수개의 픽셀 유닛(2)에 포함된 복수개의 엘이디 칩들(200, 300, 400) 중 제1 버티컬 엘이디 칩(200)의 하부 전극(210)들을 제1도전성 패턴 박막(110)에 포함된 패턴들에 연결하는 제1 비아들(181)과, 복수개의 픽셀 유닛(2)에 포함된 복수개의 엘이디 칩들(200, 300, 400) 중, 제2 버티컬 엘이디 칩(300)의 하부 전극(310)들을 제2도전성 패턴 박막(130)에 포함된 패턴들에 연결하는 제2 비아(182)와, 복수개의 픽셀 유닛(2)에 포함된 복수개의 엘이디 칩들(200, 300, 400) 중, 제3 버티컬 엘이디 칩(400)의 하부 전극(410)들을 제3도전성 패턴 박막(150)에 포함된 패턴들에 연결하는 제3 비아(183)를 포함한다.In addition, the thin film substrate 100 may be formed by stacking the lower electrodes 210 of the first vertical LED chip 200 among the plurality of LED chips 200, 300, and 400 included in the plurality of pixel units 2, And a second vertical LED chip (300, 400) among the plurality of LED chips (200, 300, 400) included in the plurality of pixel units (2) A second via 182 connecting the lower electrodes 310 of the plurality of pixel units 300 to patterns included in the second conductive pattern thin film 130 and a plurality of LED chips 200, And third vias 183 connecting the lower electrodes 410 of the third vertical LED chip 400 to the patterns included in the third conductive pattern thin film 150 among the first conductive pattern films 300 and 400.

도면에는 제1 도전성 패턴 박막(110), 제2 도전성 패턴 박막(130) 및 제3 도전성 패턴 박막(150) 각각이 분리됨 없는 하나의 층으로 형성된 것으로 보여지지만, 실제, 1 도전성 패턴 박막(110), 제2 도전성 패턴 박막(130) 및 제3 도전성 패턴 박막(150) 각각은 상기 제1, 제2 또는 제3 버티컬 3엘이디 칩(200, 300, 400) 각각의 하부 전극들과 연결될 때 개별 입력단들을 형성하도록, 분리되어 있는 복수개의 도전성 패턴들로 이루어져 있다.Although the first conductive pattern thin film 110, the second conductive pattern thin film 130, and the third conductive pattern thin film 150 are each formed as a single layer without separation, The second conductive pattern thin film 130 and the third conductive pattern thin film 150 are connected to the lower electrodes of the first, second or third vertical LED chips 200, 300 and 400, respectively, And a plurality of conductive patterns which are separated from each other.

상기 제1 비아(181)들은, 상기 제1 버티컬 엘이디 칩(200)들의 하부 전극(210)들과 연결된 위치에서 모두 제1 깊이(h1)로 연장되어, 상기 제1 도전성 패턴 박막(110)의 패턴들에 연결되고, 상기 제2 비아(182)들은, 상기 제2 버티컬 엘이디 칩(300)들의 하부 전극(310)들과 연결된 위치에서 모두 제2 깊이(h2)로 연장되어, 상기 제2 도전성 패턴 박막(130)의 패턴들에 연결되며, 상기 제3 비아(183)들은, 상기 제3 버티컬 엘이디 칩(400)들의 하부 전극(410)들과 연결된 위치에서 모두 제3 깊이(h3)로 연장되어, 상기 제3 도전성 패턴 박막(150)의 패턴들에 연결된다. The first vias 181 extend at a first depth h1 at a position connected to the lower electrodes 210 of the first vertical LED chips 200, Patterns and the second vias 182 extend all at a second depth h2 in a position connected to the lower electrodes 310 of the second vertical LED chips 300, And the third vias 183 are connected to the patterns of the patterned thin film 130 such that they are extended to the third depth h3 at positions connected to the lower electrodes 410 of the third vertical LED chips 400 And is connected to the patterns of the third conductive pattern thin film 150.

또한, 본 실시예에 따르면, 상기 박막 기판(100)에는 공통 전극(170)이 제공되며, 이 공통 전극(170)은 상기 제1 버티컬 엘이디 칩(200)들, 상기 제2 버티컬 엘이디 칩(300)들 및 상기 제3 버티컬 엘이디 칩(400)들의 상부 전극(250, 350, 450)들과 공통적으로 연결된 도전성 광 투과판(500)과 연결되어. 상기 제1 버티컬 엘이디 칩(200)들, 상기 제2 버티컬 엘이디 칩(300)들 및 상기 제3 버티컬 엘이디 칩(400)에 대한 공통 출력단을 형성한다.In addition, according to the present embodiment, the thin film substrate 100 is provided with the common electrode 170, which is electrically connected to the first vertical LED chips 200, the second vertical LED chip 300 And the conductive light transmitting plate 500 connected to the upper electrodes 250, 350, and 450 of the third vertical LED chips 400 in common. And forms a common output terminal for the first vertical LED chips 200, the second vertical LED chips 300, and the third vertical LED chip 400.

따라서, 모든 픽셀 유닛(2)의 제1 버티컬 엘이디 칩(200)들, 제2 버티컬 엘이디 칩(300)들 및 제3 버티컬 엘이디 칩(400)들의 하부 전극(210, 310, 410)들이 제1 도전성 패턴 박막(110)의 도선성 패턴들, 제2 도전성 패턴 박막(130)의 도선성 패턴들, 제3 도전성 패턴 박막(150)의 도선성 패턴들에 개별적으로 연결되어 복수개의 개별 입력단들을 형성하고, 제1 버티컬 엘이디 칩(200)들이, 제2 버티컬 엘이디 칩(300)들 및 제3 버티컬 엘이디 칩(400)들의 상부 전극(250, 350, 450)들이 하나의 도전성 광 투과판(500)을 거쳐 박막 기판(100)에 구비된 공통 전극(170)에 연결되어 하나의 공통 출력단을 형성하므로, 상기 모든 픽셀 유닛(2)의 제1 버티컬 엘이디 칩(200)들이, 제2 버티컬 엘이디 칩(300)들 및 제3 버티컬 엘이디 칩(400)들은 개별 제어 가능한 상태가 가능하게 된다. 상기 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300) 및 제3 버티컬 엘이디 칩(400)이 개별 제어됨으로써, 상기 픽셀 유닛(2)으로부터 나온 광이 다양한 색으로 변화될 수 있으며, 이에 따라, 풀 컬러 디스플레이의 구현이 가능하다.Accordingly, the lower electrodes 210, 310, and 410 of the first vertical LED chips 200, the second vertical LED chips 300, and the third vertical LED chips 400 of all the pixel units 2 are connected to the first Conductive patterns of the conductive patterned thin film 110, conductive patterns of the second conductive patterned film 130 and conductive patterns of the third conductive patterned film 150 to form a plurality of individual input stages And the first vertical LED chips 200 are connected to one conductive light transmitting plate 500 through the upper electrodes 250, 350 and 450 of the second vertical LED chips 300 and the third vertical LED chips 400, The first vertical LED chips 200 of all the pixel units 2 are connected to the common electrode 170 provided on the thin film substrate 100 through the second vertical LED chip 300 and third vertical LED chips 400 can be individually controllable. The light emitted from the pixel unit 2 can be changed into various colors by individually controlling the first vertical LED chip 200, the second vertical LED chip 300 and the third vertical LED chip 400, Accordingly, it is possible to realize a full color display.

위와 같은 구성 하에서, 상기 픽셀 유닛(2)으로부터 나온 광의 색균일도(uniformity)를 높이도록, 상기 제1 버티컬 엘이디 칩(200)과 상기 제2 버티컬 엘이디 칩(300) 사이의 간격과 상기 제2 버티컬 엘이디 칩(300)과 상기 제3 버티컬 엘이디 칩(400) 사이의 간격이 같은 것이 바람직하다.The distance between the first vertical LED chip 200 and the second vertical LED chip 300 and the spacing between the first vertical LED chip 200 and the second vertical LED chip 300 may be adjusted so as to increase the color uniformity of the light emitted from the pixel unit 2, The distance between the LED chip 300 and the third vertical LED chip 400 is preferably the same.

또한, 상기 박막 기판(100)와 상기 도전성 광 투과판 (500) 사이에는 제1 버티컬 엘이디 칩(200), 제2 버티컬 엘이디 칩(300) 및 제3 버티컬 엘이디 칩(400) 등을 외부 환경으로부터 보호하기 위한 전기 절연성 언더필이 채워져 형성될 수 있다.The first vertical LED chip 200, the second vertical LED chip 300 and the third vertical LED chip 400 may be connected between the thin film substrate 100 and the conductive light transmitting plate 500, An electrically insulating underfill may be formed so as to be filled.

이제 전술한 엘이디 디스플레이 제조장치 제조방법에 대해 설명한다Now, a manufacturing method of the LED display manufacturing apparatus will be described

먼저 도 3에 도시된 것과 같은 박막 기판(100)를 제작하는 단계가 수행된다. 상기 박막 기판(100) 제작을 위해, 상기 박막 기판(100)는 절연성 재료, 특히, 글래스 재료로 이루어진 베이스 기판(101) 상에 제1 도전성 패턴 박막(110)을 형성하고, 상기 제1 도전성 패턴 박막(110) 상에 형성된 제1 절연막(120)을 형성하고, 상기 제1 절연막(120) 상에 제2 도전성 패턴 박막(130)을 형성하고, 상기 제2 도전성 패턴 박막(130) 상에 제2 절연막(140)을 형성하고, 상기 제2 절연막(140) 상에 제3 도전성 패턴 박막(150)을 형성하고, 상기 제3 도전성 패턴 박막(150) 상에 제3 절연막(160)을 형성한다. 또한, 박막 기판(100)에는 상기 박막 기판(100)의 상면으로부터 제1 도전성 패턴 박막(110)의 도전성 패턴들까지 제1 깊이(h1)로 연장된 제1 비아(181)와, 상기 박막 기판(100)의 상면으로부터 제2 도전성 패턴 박막(130)의 도전성 패턴들까지 제2 깊이(h2)로 연장된 제2 비아(182)와, 상기 박막 기판(100)의 상면으로부터 제3 도전성 패턴 박막(150)의 도전성 패턴들까지 제3 깊이(h3)로 연장된 제3 비아(182)가 형성된다.First, a step of fabricating the thin film substrate 100 as shown in FIG. 3 is performed. In order to manufacture the thin film substrate 100, the thin film substrate 100 is formed by forming a first conductive pattern thin film 110 on a base substrate 101 made of an insulating material, in particular, a glass material, A first insulating layer 120 is formed on the thin film 110 and a second conductive pattern layer 130 is formed on the first insulating layer 120. The second conductive pattern layer 130 is formed on the second conductive pattern layer 130, A second insulating layer 140 is formed on the second conductive layer 140 and a third conductive pattern layer 150 is formed on the second insulating layer 140. A third insulating layer 160 is formed on the third conductive pattern layer 150 . The thin film substrate 100 is further provided with a first via 181 extending from the top surface of the thin film substrate 100 to the conductive patterns of the first conductive pattern thin film 110 at a first depth h1, A second via 182 extending from the upper surface of the thin film substrate 100 to the conductive patterns of the second conductive thin film 130 at a second depth h2, A third via 182 extending to a third depth h3 up to the conductive patterns of the second conductive layer 150 is formed.

다음, 다수의 제1 버티컬 엘이디 칩(200), 다수의 제2 버티컬 엘이디 칩(300) 및 다수의 제3 버티컬 엘이디 칩(400)을 상기 박막 기판(100) 상에 실장하는 단계가 수행된다. 본 실시예에 있어서는, 제1 버티컬 엘이디 칩(200)과 제2 버티컬 엘이디 칩(300)이 사파이어 기판(201, 301) 상에서 성장된 질화갈륨계 반도체층을 포함하여 이루어진 것으로서, 이하 설명되는 바와 같이, 실장 공정 중에 사파이어 기판을 제거하는 것이 요구된다. 반면, 제3 버티컬 엘이디 칩(400)은 임의의 성장 기판 상에서 갈륨 아세나이드 계열 반도체층을 포함하여 이루어진 것으로 실장 공정 중에 성장 기판을 제거할 수도 있지만 도전성 성장 기판을 이용하는 경우에는 필수적인 것이 아님에 유의한다.Next, a plurality of first vertical LED chips 200, a plurality of second vertical LED chips 300, and a plurality of third vertical LED chips 400 are mounted on the thin film substrate 100. In this embodiment, the first vertical LED chip 200 and the second vertical LED chip 300 are made of the gallium nitride-based semiconductor layer grown on the sapphire substrates 201 and 301, , It is required to remove the sapphire substrate during the mounting process. On the other hand, it is noted that the third vertical LED chip 400 includes a gallium arsenide-based semiconductor layer on an arbitrary growth substrate, which may be removed during the mounting process, but is not essential when the conductive growth substrate is used .

제1 버티컬 엘이디 칩의 실장의 초기 단계들로서, 먼저 도 4의 (a)에 도시된 것과 같이 사파이어 기판(201)과 상기 사파이어 기판(201)에 형성된 다수의 제1 버티컬 엘이디 칩(200)을 포함하는 제1 웨이퍼(W1)가 준비된다. 그리고, 상기 다수의 제1 버티컬 엘이디 칩(200) 각각에는 하부 전극(210)이 형성된다. 상기 제1 버티컬 엘이디 칩(200)은 사파이어 기판 상에서 성장된 질화갈륨 계열의 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함한다.4A, a sapphire substrate 201 and a plurality of first vertical LED chips 200 formed on the sapphire substrate 201 are included in the initial stage of the mounting of the first vertical LED chip The first wafer W1 is prepared. A lower electrode 210 is formed on each of the plurality of first vertical LED chips 200. The first vertical LED chip 200 includes a gallium nitride based first conductivity type semiconductor layer grown on a sapphire substrate, an active layer, and a second conductive type semiconductor layer.

또한 제2 버티컬 엘이디 칩의 실장의 초기 단계들로서, 먼저 도 4의 (b)에 도시된 것과 같이 사파이어 기판(301)과 상기 사파이어 기판(301)에 형성된 다수의 제2 버티컬 엘이디 칩(300)을 포함하는 제2 웨이퍼(W2)가 준비된다. 그리고, 상기 다수의 제2 버티컬 엘이디 칩(300) 각각에는 하부 전극(310)이 형성된다. 상기 제2 버티컬 엘이디 칩(300)은 사파이어 기판 상에서 성장된 질화갈륨 계열의 n형 반도체층, 활성층 및 p형 반도체층을 포함한다.4 (b), the sapphire substrate 301 and the plurality of second vertical LED chips 300 formed on the sapphire substrate 301 are connected to the first vertical LED chip 300 and the second vertical LED chip 300, The second wafer W2 is prepared. A lower electrode 310 is formed on each of the plurality of second vertical LED chips 300. The second vertical LED chip 300 includes an n-type semiconductor layer of a gallium nitride series grown on a sapphire substrate, an active layer and a p-type semiconductor layer.

다음 도 5에 도시된 바와 같이, 제1 버티컬 엘이디 칩(200)들의 하부 전극(210)들이 상기 박막 기판(100)의 제1 비아(181)들에 연결되도록, 제1 웨이퍼(W1)를 상기 박막 기판(100)에 본딩하는 단계와, 상기 다수의 제1 버티컬 엘이디 칩(200)으로부터 상기 사파이어 기판(201)을 제거하는 단계가 차례로 수행된다. 이에 의해, 사파이어 기판(201)이 제거되고 남은 다수의 제1 버티컬 엘이디 칩(200)이 박막 기판(100) 상에 실장된 상태로 존재하게 된다.5, the first wafers W1 are connected to the first vias 181 of the thin film substrate 100 so that the lower electrodes 210 of the first vertical LED chips 200 are connected to the first vias 181 of the thin film substrate 100, Bonding to the thin film substrate 100 and removing the sapphire substrate 201 from the plurality of first vertical LED chips 200 are sequentially performed. As a result, the first vertical LED chips 200 remaining after the sapphire substrate 201 is removed are mounted on the thin film substrate 100.

또한 도 6에 도시된 바와 같이, 제2 버티컬 엘이디 칩(300)들의 하부 전극(310)들이 상기 박막 기판(100)의 제2 비아(182)들에 연결되도록, 제1 웨이퍼(W1)를 상기 박막 기판(100)에 본딩하는 단계와, 상기 다수의 제2 버티컬 엘이디 칩(300)으로부터 상기 사파이어 기판(301)을 제거하는 단계가 차례로 수행된다. 이에 의해, 사파이어 기판(301)이 제거되고 남은 다수의 제2 버티컬 엘이디 칩(300)이 박막 기판(100) 상에 실장된 상태로 존재하게 된다.6, the lower electrodes 310 of the second vertical LED chips 300 are connected to the second vias 182 of the thin film substrate 100, and the first wafers W1 are connected to the second vias 182 of the thin film substrate 100, Bonding to the thin film substrate 100 and removing the sapphire substrate 301 from the plurality of second vertical LED chips 300 are performed in order. Thereby, the sapphire substrate 301 is removed and a plurality of remaining second vertical LED chips 300 are mounted on the thin film substrate 100.

또한, 도 7에 도시된 바와 같이, 제3 버티컬 엘이디 칩(400)의 하부 전극(410)들이 상기 제3 비아(183)들에 연결되도록 상기 박막 기판(100)에 다수의 제3 버티컬 엘이디 칩(400)을 본딩한다. 제3 버티컬 엘이디 칩(400)의 실장은, 제1 및 제2 버티컬 엘이디 칩의 실장 방식과 같이 유사하게 웨이퍼 상태로 실장한 후 기판을 분리할 수도 있고, 대안적으로, 웨이퍼 상태가 아닌 칩 상태로 실장할 수도 있다. 7, the lower electrodes 410 of the third vertical LED chip 400 may be connected to the third vias 183, and a plurality of third vertical LED chips may be connected to the thin film substrate 100, (400). The mounting of the third vertical LED chip 400 may be performed by mounting the wafer in a state similar to the mounting method of the first and second vertical LED chips and then separating the substrate. Alternatively, As shown in Fig.

또한 도 8에 도시된 바와 같이, 수직 방향으로 기다란 하나의 공통 전극(170)을 상기 박막 기판(100) 상면의 특정 전극 패턴에 본딩하는 단계가 수행된다. 상기 공통 전극(170)은 예컨대, Cu, Au, Ag 등과 같이 전도성이 좋은 금속 또는 이를 포함하는 합금으로 이루어진다.8, a step of bonding one common electrode 170, which is vertically elongated, to a specific electrode pattern on the upper surface of the thin film substrate 100 is performed. The common electrode 170 is made of a metal having good conductivity, such as Cu, Au, or Ag, or an alloy containing the same.

다음 도 9에 도시된 바와 같이, 도전성 광 투과판(500)을 상기 제1 버티컬 엘이디 칩(200)들, 상기 제2 버티컬 엘이디 칩(300)들, 상기 제3 버티컬 엘이디 칩(400)들의 상부 전극(250, 350, 450)들과 상기 공통 전극(170)의 상면에 올려 결합하는 단계가 수행된다. 상기 도전성 광 투과판(500)은 ITO(Indium Tin Oxide)와 같은 도전성과 광 투과성을 갖는 재료에 의해 형성된다. 다음 도전성 광 투과판(500)과 상기 박막 기판(100) 사이에 절연성 언터필이 채워져 형성될 수 있다.9, the conductive light transmitting plate 500 is connected to the first vertical LED chips 200, the second vertical LED chips 300, the third vertical LED chips 400, A step of lifting and bonding the electrodes 250, 350, and 450 to the upper surface of the common electrode 170 is performed. The conductive light transmitting plate 500 is formed of a conductive and light-transmitting material such as ITO (Indium Tin Oxide). Insulating insulating film may be filled between the conductive light transmitting plate 500 and the thin film substrate 100.

전술한 단계들에 의해, 도전성 광 투과판과 대면적 박막 기판 사이에 제1 버티컬 엘이디 칩, 제2 버티컬 엘이디 칩, 제3 버티컬 엘이디 칩을 포함하는 다수의 픽셀 유닛이 행렬 배열로 어레이된 하나의 패널형 엘이디 디스플레이 장치가 만들어질 수 있다.By the above-described steps, a plurality of pixel units including a first vertical LED chip, a second vertical LED chip, and a third vertical LED chip are arranged in a matrix array between the conductive light transmitting plate and the large-area thin film substrate A panel-type LED display device can be made.

100.......................................박막 기판
200.......................................제1 버티컬 엘이디 칩
300.......................................제2 버티컬 엘이디 칩
400.......................................제3 버티컬 엘이디 칩
500.......................................광 투과판
2.........................................픽셀 유닛
100 .................................... Thin film substrate
200 .................................. First Vertical LED chip
300 ....................................... Second Vertical LED chip
400 ....................................... Third Vertical LED chip
500 ...................................... light transmission plate
2 ......................................... pixel unit

Claims (15)

복수개의 픽셀 유닛을 형성하는 제1 버티컬 엘이디 칩들, 제2 버티컬 엘이디 칩들 및 제3 버티컬 엘이디 칩들;
상기 제1 버티컬 엘이디 칩들, 상기 제2 버티컬 엘이디 칩들 및 상기 제3 버티컬 엘이디 칩들의 상부 전극들과 공통적으로 전기 접속되어, 공통 전원 출력단을 형성하는 도전성 광 투과판; 및
상기 1 버티컬 엘이디 칩들의 하부 전극들과 개별적으로 전기 접속되는 패턴들을 포함하는 제1 도전성 패턴 박막, 상기 제2 버티컬 엘이디 칩들의 하부 전극들과 개별 전기 접속되는 패턴들을 포함하는 제2 도전성 패턴 박막, 상기 제3 버티컬 엘이디 칩들의 하부 전극들과 개별적으로 전기 접속되는 패턴들을 포함하는 제3 도전성 패턴 박막을 포함하여, 복수개의 개별 전원 입력단들을 형성하는 박막 기판을 포함하는 것을 특징으로 하는 엘이디 디스플레이 장치.
First vertical LED chips, third vertical LED chips and third vertical LED chips forming a plurality of pixel units;
A conductive light transmitting plate electrically connected in common with the upper electrodes of the first vertical LED chips, the second vertical LED chips and the third vertical LED chips to form a common power output terminal; And
A first conductive pattern thin film including patterns electrically connected to lower electrodes of the one vertical LED chips, a second conductive pattern thin film including patterns electrically connected to lower electrodes of the second vertical LED chips, And a third conductive pattern thin film including patterns electrically connected to lower electrodes of the third vertical LED chips, the thin film substrate forming a plurality of individual power input terminals.
청구항 1에 있어서, 상기 제1 도전성 패턴 박막, 상기 제2 도전성 패턴 박막 및 상기 제3 도전성 패턴 박막은 서로 다른 높이에 위치하는 것을 특징으로 하는 엘이디 디스플레이 장치.The LED display device of claim 1, wherein the first conductive pattern thin film, the second conductive pattern thin film, and the third conductive pattern thin film are located at different heights. 청구항 1에 있어서, 상기 박막 기판은 상기 제1 버티컬 엘이디 칩의 하부 전극들과 상기 제1 도전성 패턴 박막의 패턴들을 연결하는 제1 비아들과, 상기 제2 버티컬 엘이디 칩의 하부 전극들과 상기 제2 도전성 패턴 박막의 패턴들을 연결하는 제2 비아들과, 상기 제3 버티컬 엘이디 칩의 하부 전극들과 상기 제3 도전성 패턴 박막의 패턴들을 연결하는 제3 비아들을 포함하며, 상기 제1 비아들의 높이와 상기 제2 비아들의 높이와 상기 제3 비아들의 높이는 서로 다른 것을 특징으로 하는 엘이디 디스플레이 장치.The thin film transistor of claim 1, wherein the thin film substrate comprises first vias connecting the lower electrodes of the first vertical LED chip and the patterns of the first conductive pattern thin film, and second vias connecting the lower electrodes of the second vertical LED chip, 2 conductive pattern thin film; third vias connecting the lower electrodes of the third vertical LED chip and the patterns of the third conductive pattern thin film, wherein the height of the first vias And the height of the second vias and the height of the third vias are different from each other. 청구항 1에 있어서, 상기 박막 기판은 베이스 기판을 포함하며, 상기 베이스 기판 상에는 상기 제1 도전성 패턴 박막이 상기 제1 버티컬 엘이디 칩의 하부 전극들에 대응하는 패턴들을 포함하도록 형성되고, 상기 제1 도전성 패턴 박막 상에는 제1 절연막이 형성되고, 상기 제1 절연막 상에는 상기 제2 도전성 패턴 박막이 상기 제2 버티컬 엘이디 칩의 하부 전극들에 대응하는 패턴들을 포함하도록 형성되고, 상기 제2 도전성 패턴 박막 상에는 제2 절연막이 형성되고, 상기 제2 절연막 상에는 상기 제3 도전성 패턴 박막이 상기 제3 버티컬 엘이디 칩의 하부 전극들에 대응하는 패턴들을 포함하도록 형성되고, 상기 제3 도전성 패턴 박막 상에는 제3 절연막이 형성된 것을 특징으로 하는 엘이디 디스플레이 장치.The method as claimed in claim 1, wherein the thin film substrate includes a base substrate, the first conductive pattern thin film is formed to include patterns corresponding to lower electrodes of the first vertical LED chip, The second conductive pattern thin film is formed on the first insulating film so as to include patterns corresponding to the lower electrodes of the second vertical LED chip on the pattern thin film, A third insulating film is formed on the second insulating film, the third conductive pattern thin film is formed to include patterns corresponding to lower electrodes of the third vertical LED chip, and a third insulating film is formed on the third conductive pattern thin film And an LED display device. 청구항 1에 있어서, 상기 박막 기판은 상기 도전성 광 투과판과 연결되어, 상기 제1 버티컬 엘이디 칩들, 상기 제2 버티컬 엘이디 칩들 및 상기 제3 버티컬 엘이디 칩들에 대하여 상기 공통 전원 출력단을 형성하는 공통 전극을 더 포함하는 것을 특징으로 하는 엘이디 디스플레이 장치.The thin film substrate as claimed in claim 1, wherein the thin film substrate is connected to the conductive light transmitting plate and has a common electrode for forming the common power output terminal with respect to the first vertical LED chips, the second vertical LED chips and the third vertical LED chips Further comprising: a light source for emitting light; 청구항 4에 있어서, 상기 제3 절연막 상의 일부 영역에는 상기 도전성 광 투과판과 연결되는 공통 전극이 형성된 것을 특징으로 하는 엘이디 디스플레이 장치.[6] The LED display device of claim 4, wherein a common electrode connected to the conductive light transmitting plate is formed in a partial region of the third insulating film. 청구항 1에 있어서, 상기 제1 버티컬 엘이디 칩은 청색 엘이디 칩이고, 상기 제2 버티컬 엘이디 칩은 녹색 엘이디 칩이며, 상기 제3 버티컬 엘이디 칩은 적색 엘이디 칩인 것을 특징으로 하는 엘이디 디스플레이 장치.The LED display device according to claim 1, wherein the first vertical LED chip is a blue LED chip, the second vertical LED chip is a green LED chip, and the third vertical LED chip is a red LED chip. 청구항 1에 있어서, 상기 제1 버티컬 엘이디 칩들, 상기 제2 버티컬 엘이디 칩들 및 상기 제3 버티컬 엘이디 칩들 각각은 하부 전극으로부터 상부 전극을 향해 차례로 형성된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 것을 특징으로 하는 엘이디 디스플레이 장치.The semiconductor light emitting device of claim 1, wherein each of the first vertical LED chips, the second vertical LED chips, and the third vertical LED chips comprises: a first conductivity type semiconductor layer formed in order from the lower electrode toward the upper electrode; Wherein the light emitting layer includes a light emitting layer. 청구항 1에 있어서, 상기 도전성 광 투과판과 상기 박막 기판 사이에 절연성 언터필이 형성된 것을 특징으로 하는 엘이디 디스플레이 장치.The LED display device according to claim 1, wherein an insulating insulator is formed between the conductive light transmitting plate and the thin film substrate. 청구항 1에 있어서, 상기 도전성 광 투과판은 ITO(Indium Tin Oxide)를 포함하는 것을 특징으로 하는 엘이디 디스플레이 장치.The LED display device according to claim 1, wherein the conductive light transmitting plate comprises ITO (Indium Tin Oxide). 각각이 복수개의 도전성 패턴들로 구성되고, 높이가 서로 다른 제1 도전성 패턴 박막, 제2 도전성 패턴 박막 및 제3 도전성 패턴 박막을 포함하는 박막 기판을 제작하는 단계와;
각각이 하부 전극과 상부 전극 사이에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 제1 버티컬 엘이디 칩들, 제2 버티컬 엘이디 칩들 및 제3 버티컬 엘이디 칩들을 제작하는 단계와;
상기 제1 버티컬 엘이디 칩들의 하부 전극들이 상기 제1 도전성 패턴 박막의 패턴들과 개별적으로 전기 연결되도록, 상기 박막 기판 상에 상기 제1 버티컬 엘이디 칩들을 실장하는 단계와;
상기 제2 버티컬 엘이디 칩들의 하부 전극들이 상기 제2 도전성 패턴 박막의 패턴들과 개별적으로 전기 연결되도록, 상기 박막 기판 상에 상기 제2 버티컬 엘이디 칩들을 실장하는 단계와;
상기 제3 버티컬 엘이디 칩들의 하부 전극들이 상기 제3 도전성 패턴 박막의 패턴들과 개별적으로 전기 연결되도록, 상기 박막 기판 상에 상기 제3 버티컬 엘이디 칩들을 실장하는 단계와;
도전성 광 투과판을 상기 제1 버티컬 엘이디 칩들의 상부 전극들, 상기 제2 버티컬 엘이디 칩들의 상부 전극들 및 상기 제3 버티컬 엘이디 칩들의 상부 전극들과 상기 공통 전극에 올려 결합하는 단계를 포함하는 것을 특징으로 하는 엘이디 디스플레이 장치 제조방법.
Fabricating a thin film substrate comprising a first conductive pattern thin film, a second conductive pattern thin film, and a third conductive pattern thin film, each of which is composed of a plurality of conductive patterns and having different heights;
Fabricating first vertical LED chips, second vertical LED chips, and third vertical LED chips each including a first conductive type semiconductor layer, an active layer, and a second conductive type semiconductor layer between a lower electrode and an upper electrode;
Mounting the first vertical LED chips on the thin film substrate such that the lower electrodes of the first vertical LED chips are electrically connected to the patterns of the first conductive pattern thin film individually;
Mounting the second vertical LED chips on the thin film substrate such that lower electrodes of the second vertical LED chips are individually electrically connected to the patterns of the second conductive pattern film;
Mounting the third vertical LED chips on the thin film substrate such that the lower electrodes of the third vertical LED chips are individually electrically connected to the patterns of the third conductive pattern thin film;
And bonding the conductive light transmitting plate to the upper electrodes of the first vertical LED chips, the upper electrodes of the second vertical LED chips and the upper electrodes of the third vertical LED chips and the common electrode Wherein the LED display device is a display device.
청구항 11에 있어서, 상기 박막 기판을 제작하는 단계는, 글래스 재료로 이루어진 베이스 기판 상에 상기 제1 도전성 패턴 박막을 형성하고, 상기 제1 도전성 패턴 박막 상에 형성된 제1 절연막을 형성하고, 상기 제1 절연막 상에 상기 제2 도전성 패턴 박막을 형성하고, 상기 제2 도전성 패턴 박막 상에 제2 절연막을 형성하고, 상기 제2 절연막 상에 상기 제3 도전성 패턴 박막을 형성하고, 상기 제3 도전성 패턴 박막 상에 제3 절연막을 형성하는 것을 포함하되, 상기 박막 기판에는 상기 박막 기판의 상면으로부터 상기 제1 도전성 패턴 박막의 패턴들까지 제1 깊이로 연장된 제1 비아와, 상기 박막 기판의 상면으로부터 제2 도전성 패턴 박막의 패턴들까지 제2 깊이로 연장된 제2 비아와, 상기 박막 기판의 상면으로부터 제3 도전성 패턴 박막의 패턴들까지 제3 깊이로 연장된 제3 비아가 형성된 것을 특징으로 하는 엘이디 디스플레이 장치 제조방법.[14] The method of claim 11, wherein the step of fabricating the thin film substrate comprises: forming the first conductive pattern thin film on a base substrate made of a glass material; forming a first insulating film on the first conductive pattern thin film; Forming a second conductive pattern thin film on the first insulating film, forming a second insulating film on the second conductive pattern thin film, forming the third conductive pattern thin film on the second insulating film, Wherein the thin film substrate includes a first via extending from an upper surface of the thin film substrate to a first depth of the first conductive pattern thin film to a first depth and a second insulating film extending from an upper surface of the thin film substrate A second via extending to the patterns of the second conductive pattern thin film to a second depth; and a third via extending from the upper surface of the thin film substrate to the patterns of the third conductive pattern thin film, The first LED display device manufacturing method according to claim 3 vias extending therefrom. 청구항 12에 있어서, 상기 제1 버티컬 엘이디 칩들을 실장하는 단계는, 상기 제1 버티컬 엘이디 칩들의 하부 전극들이 상기 제1 비아들에 연결되도록, 상기 제1 버티컬 엘이디 칩들 및 상기 제1 버티컬 엘이디 칩들이 형성된 기판을 포함하는 제1 웨이퍼를 상기 박막 기판 상에 본딩하는 단계와, 상기 제1 버티컬 엘이디 칩들로부터 상기 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 엘이디 디스플레이 장치 제조방법.The method of claim 12, wherein the step of mounting the first vertical LED chips further comprises the step of mounting the first vertical LED chips and the first vertical LED chips such that the lower electrodes of the first vertical LED chips are connected to the first vias Bonding the first wafer including the formed substrate onto the thin film substrate; and removing the substrate from the first vertical LED chips. 청구항 12에 있어서, 상기 제1 버티컬 엘이디 칩들을 실장하는 단계는, 상기 제1 버티컬 엘이디 칩들의 하부 전극들이 상기 제1 비아들에 연결되도록, 상기 제1 버티컬 엘이디 칩들 및 상기 제1 버티컬 엘이디 칩들이 형성된 기판을 포함하는 제1 웨이퍼를 상기 박막 기판 상에 본딩하는 단계와, 상기 제1 버티컬 엘이디 칩들로부터 상기 기판을 제거하는 단계를 포함하고, 상기 제2 버티컬 엘이디 칩을 실장하는 단계는, 상기 제1 버티컬 엘이디 칩들이 상기 박막 기판 상에 실장된 상태에서, 상기 제2 버티컬 엘이디 칩들의 하부 전극들이 상기 제2 비아들에 연결되도록, 상기 제2 버티컬 엘이디 칩들 및 상기 제2 버티컬 엘이디 칩들이 형성된 기판을 포함하는 제2 웨이퍼를 상기 박막 기판 상에 본딩하는 단계와, 상기 제2 버티컬 엘이디 칩들로부터 상기 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 엘이디 디스플레이 장치 제조방법.The method of claim 12, wherein the step of mounting the first vertical LED chips further comprises the step of mounting the first vertical LED chips and the first vertical LED chips such that the lower electrodes of the first vertical LED chips are connected to the first vias Bonding the first wafer including the formed substrate to the thin film substrate; and removing the substrate from the first vertical LED chips, wherein the step of mounting the second vertical LED chip comprises: The second vertical LED chips and the second vertical LED chips are connected to the second vias so that the lower electrodes of the second vertical LED chips are connected to the second vias in a state in which the first vertical LED chips and the second vertical LED chips are mounted on the thin substrate, Bonding the second wafer to the thin film substrate; bonding the second vertical LED chips to the substrate And removing the light emitting diode (LED). 청구항 14에 있어서, 상기 제3 버티컬 엘이디 칩들을 실장하는 단계는, 상기 제1 버티컬 엘이디 칩들과 상기 제2 버티컬 엘이디 칩들이 상기 박막 기판 상에 실장된 상태에서, 상기 제3 버티컬 엘이디 칩들의 하부 전극들이 상기 제3 비아들에 연결되도록, 상기 제3 버티컬 엘이디 칩들을 상기 박막 기판 상에 실장하는 것을 특징으로 하는 엘이디 디스플레이 장치 제조방법.The method as claimed in claim 14, wherein the step of mounting the third vertical LED chips further comprises the step of mounting the first vertical LED chips and the second vertical LED chips on the thin film substrate, Wherein the third vertical LED chips are mounted on the thin film substrate so that the third vertical LED chips are connected to the third vias.
KR1020170127771A 2017-09-29 2017-09-29 Led display apparatus and method for fabricating the same KR20190037931A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170127771A KR20190037931A (en) 2017-09-29 2017-09-29 Led display apparatus and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170127771A KR20190037931A (en) 2017-09-29 2017-09-29 Led display apparatus and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR20190037931A true KR20190037931A (en) 2019-04-08

Family

ID=66164203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170127771A KR20190037931A (en) 2017-09-29 2017-09-29 Led display apparatus and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR20190037931A (en)

Similar Documents

Publication Publication Date Title
US11296060B2 (en) LED pixel device having chip stack structure
US10833220B2 (en) Micro light emitting diode device
US10903267B2 (en) System and method for making micro LED display
US10790267B2 (en) Light emitting element for pixel and LED display module
US20210013367A1 (en) System and Method for Making Micro LED Display
US8642363B2 (en) Monolithic full-color LED micro-display on an active matrix panel manufactured using flip-chip technology
US20200185368A1 (en) Led display device and method for manufacturing same
KR102519201B1 (en) light emitting element for pixel and LED display apparatus
WO2023241434A1 (en) Micro-led display chip and preparation method therefor
CN114334923A (en) Display screen, Micro-LED display substrate and preparation method thereof
CN111048497A (en) Method for manufacturing active matrix color display device
CN114497333A (en) Micro-LED Micro display chip and manufacturing method thereof
JP2022190184A (en) Display panel manufacture method
WO2013118076A1 (en) Low cost encapsulated light-emitting device
WO2024174829A1 (en) Microled display device and manufacturing method therefor
JP2022543804A (en) Light-emitting diode display panel and display device having the same
CN109390368B (en) Micro-display device, preparation method thereof and display panel
TWI747327B (en) System and method for making micro led display
KR20190037931A (en) Led display apparatus and method for fabricating the same
CN110211950B (en) Light emitting device, preparation method of light emitting device and display device
TWI756858B (en) System and method for making micro led display
CN111564465A (en) Preparation method of display panel
KR102579242B1 (en) Micro LED display apparatus and method for fabricating the same
TW202224178A (en) System and method for making micro led display
CN220774375U (en) LED display chip module, LED display chip and AR microLED display chip