KR20220146132A - 디스플레이 모듈, 디스플레이 장치 및 그 제조방법 - Google Patents

디스플레이 모듈, 디스플레이 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20220146132A
KR20220146132A KR1020210053022A KR20210053022A KR20220146132A KR 20220146132 A KR20220146132 A KR 20220146132A KR 1020210053022 A KR1020210053022 A KR 1020210053022A KR 20210053022 A KR20210053022 A KR 20210053022A KR 20220146132 A KR20220146132 A KR 20220146132A
Authority
KR
South Korea
Prior art keywords
transparent
display
image sensor
region
display module
Prior art date
Application number
KR1020210053022A
Other languages
English (en)
Inventor
정영기
정철규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210053022A priority Critical patent/KR20220146132A/ko
Priority to PCT/KR2022/004369 priority patent/WO2022225214A1/ko
Publication of KR20220146132A publication Critical patent/KR20220146132A/ko
Priority to US18/227,162 priority patent/US20230387144A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

2차원으로 배열되는 복수의 픽셀을 포함하는 일 실시예에 따른 디스플레이 모듈은, 투명 기판과, 상기 투명 기판 상에 배치되는 픽셀 회로층과 복수의 전원 전극층을 포함하는 백플레이트; 및 상기 백플레이트 상에 배치되는 복수의 무기 발광 소자;를 포함하는 디스플레이 패널; 및 상기 디스플레이 패널 후방에 배치되는 이미지 센서;를 포함하고, 상기 복수의 픽셀 각각은, 상기 복수의 무기 발광 소자 중 둘 이상의 무기 발광 소자로 이루어지고, 상기 디스플레이 패널은, 상기 이미지 센서의 위치에 대응하는 영역에 형성되며, 외부의 빛이 상기 이미지 센서로 입사되도록 마련되는 복수의 투명 영역;을 포함하고, 상기 복수의 투명 영역 각각은, 상기 복수의 픽셀 중 둘 이상의 픽셀 각각의 개구부(aperture) 사이에 마련되고, 상기 복수의 전원 전극층 각각에 형성되어 일 방향으로 중첩되는 복수의 핀홀을 포함한다.

Description

디스플레이 모듈, 디스플레이 장치 및 그 제조방법{DISPLAY MODULE, DISPLAY APPARATUS AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 무기 발광 소자를 이용하여 영상을 구현하는 디스플레이 모듈, 디스플레이 장치 및 그 제조방법에 관한 것이다.
디스플레이 장치는 각각의 픽셀이 스스로 빛을 내는 자발광 디스플레이와 별도의 광원을 필요로 하는 수발광 디스플레이로 구분할 수 있다.
LCD(Liquid Crystal Display)는 대표적인 수발광 디스플레이로서, 디스플레이 패널의 후방에서 빛을 공급하는 백라이트 유닛, 빛을 통과/차단시키는 스위치 역할을 하는 액정층, 공급된 빛을 원하는 색으로 바꿔주는 컬러필터 등을 필요로 하기 때문에 구조적으로 복잡하고 얇은 두께를 구현하는데 한계가 있다.
반면에, 픽셀마다 발광 소자를 구비하여 각각의 픽셀이 스스로 빛을 내는 자발광 디스플레이는 백라이트 유닛, 액정층 등의 구성요소가 필요 없고, 컬러 필터도 생략할 수 있기 때문에 구조적으로 단순하여 높은 설계 자유도를 가질 수 있다. 또한, 얇은 두께를 구현할 수 있을 뿐만 아니라, 우수한 명암비, 밝기 및 시야각을 구현할 수 있다.
자발광 디스플레이 중 마이크로 LED 디스플레이는 평판 디스플레이 중 하나로 크기가 100 마이크로미터 내외인 복수의 LED로 구성되어 있다. 백라이트가 필요한 LCD 에 비해 마이크로 LED 디스플레이는 우수한 대비, 응답 시간 및 에너지 효율을 제공할 수 있다.
또한, 무기 발광 소자인 마이크로 LED는 유기물을 보호하기 위해 별도의 봉지층(encapsulation layer)이 필요한 OLED보다 더 밝고 발광 효율이 우수하며 수명이 더 길다.
백플레이트(back plate) 후방에 이미지 센서를 배치하며, 백플레이트의 픽셀 개구부 사이에 빛이 통과하는 투명 영역을 형성함으로써, 해상도를 유지하면서 UDC(under display camera) 기능을 실현하는 디스플레이 모듈 및 디스플레이 장치를 제공한다.
2차원으로 배열되는 복수의 픽셀을 포함하는 일 실시예에 따른 디스플레이 모듈은, 투명 기판과, 상기 투명 기판 상에 배치되는 픽셀 회로층과 복수의 전원 전극층을 포함하는 백플레이트; 및 상기 백플레이트 상에 배치되는 복수의 무기 발광 소자;를 포함하는 디스플레이 패널; 및 상기 디스플레이 패널 후방에 배치되는 이미지 센서;를 포함하고, 상기 복수의 픽셀 각각은, 상기 복수의 무기 발광 소자 중 둘 이상의 무기 발광 소자로 이루어지고, 상기 디스플레이 패널은, 상기 이미지 센서의 위치에 대응하는 영역에 형성되며, 외부의 빛이 상기 이미지 센서로 입사되도록 마련되는 복수의 투명 영역;을 포함하고, 상기 복수의 투명 영역 각각은, 상기 복수의 픽셀 중 둘 이상의 픽셀 각각의 개구부(aperture) 사이에 마련되고, 상기 복수의 전원 전극층 각각에 형성되어 일 방향으로 중첩되는 복수의 핀홀을 포함한다.
상기 디스플레이 패널은, 상기 백플레이트 상에 배치되고, 상기 복수의 픽셀 각각의 개구부를 제외한 영역에서 빛을 차단하는 블랙 매트릭스(black matrix, BM) 층;을 더 포함하고, 상기 복수의 투명 영역 각각은, 상기 복수의 전원 전극층 각각의 핀홀과 일 방향으로 중첩되는 상기 블랙 매트릭스 층의 핀홀을 포함할 수 있다.
상기 복수의 투명 영역 각각은, 상기 픽셀 회로층의 픽셀 회로가 위치하지 않는 영역에 형성될 수 있다.
상기 복수의 투명 영역 각각은, 상기 픽셀 회로층의 신호 배선이 위치하지 않는 영역에 형성될 수 있다.
상기 디스플레이 모듈은, 상기 픽셀 회로층의 픽셀 회로로 구동 신호를 전송하는 드라이버 IC; 및 상기 드라이버 IC가 실장되며, 상기 백플레이트의 배면에 전기적으로 연결되는 FPCB;를 더 포함하고, 상기 복수의 투명 영역 각각은, 상기 FPCB가 위치하지 않는 영역에 형성될 수 있다.
상기 복수의 투명 영역 각각은, 서로 동일한 크기의 지름을 가질 수 있다.
상기 복수의 투명 영역은, 서로 다른 크기의 지름을 갖는 투명 영역들을 포함할 수 있다.
상기 복수의 투명 영역은, 제1 지름을 갖는 적어도 하나의 제1 투명 영역; 제1 지름보다 큰 제2 지름을 갖는 적어도 하나의 제2 투명 영역; 및 제1 지름보다 작은 제3 지름을 갖는 적어도 하나의 제3 투명 영역;을 포함할 수 있다.
상기 디스플레이 패널에는, 상기 이미지 센서의 위치에 대응하는 영역의 중심과 가까울수록 지름이 작은 투명 영역이 형성될 수 있다.
상기 디스플레이 패널에는, 상기 이미지 센서의 위치에 대응하는 영역의 중심과 가까울수록 지름이 큰 투명 영역이 형성될 수 있다.
상기 복수의 투명 영역 각각은, 인접한 투명 영역과 서로 다른 크기의 지름을 가질 수 있다.
상기 이미지 센서는, 상기 복수의 투명 영역 각각을 통하여 입사되는 외부의 빛을 감지하여 영상 데이터를 획득할 수 있다.
일 실시예에 따른 디스플레이 장치는, 2차원으로 배열된 복수의 픽셀을 포함하는 복수의 디스플레이 모듈; 및 상기 복수의 디스플레이 모듈을 지지하는 프레임;을 포함하고, 상기 복수의 디스플레이 모듈 중 적어도 하나의 디스플레이 모듈은, 투명 기판과, 상기 투명 기판 상에 배치되는 픽셀 회로층과 복수의 전원 전극층을 포함하는 백플레이트; 및 상기 백플레이트 상에 배치되는 복수의 무기 발광 소자;를 포함하는 디스플레이 패널; 및 상기 디스플레이 패널 후방에 배치되는 이미지 센서;를 포함하고, 상기 복수의 픽셀 각각은, 상기 복수의 무기 발광 소자 중 둘 이상의 무기 발광 소자로 이루어지고, 상기 디스플레이 패널은, 상기 이미지 센서의 위치에 대응하는 영역에 형성되며, 외부의 빛이 상기 이미지 센서로 입사되도록 마련되는 복수의 투명 영역;을 포함하고, 상기 복수의 투명 영역 각각은, 상기 복수의 픽셀 중 둘 이상의 픽셀 각각의 개구부(aperture) 사이에 마련되고, 상기 복수의 전원 전극층 각각에 형성되어 일 방향으로 중첩되는 복수의 핀홀을 포함한다.
상기 디스플레이 패널은, 상기 백플레이트 상에 배치되고, 상기 복수의 픽셀 각각의 개구부를 제외한 영역에서 빛을 차단하는 블랙 매트릭스(black matrix, BM) 층;을 더 포함하고, 상기 복수의 투명 영역 각각은, 상기 복수의 전원 전극층 각각의 핀홀과 일 방향으로 중첩되는 상기 블랙 매트릭스 층의 핀홀을 포함할 수 있다.
상기 복수의 투명 영역 각각은, 상기 픽셀 회로층의 픽셀 회로가 위치하지 않는 영역에 형성될 수 있다.
상기 복수의 투명 영역 각각은, 상기 픽셀 회로층의 신호 배선이 위치하지 않는 영역에 형성될 수 있다.
상기 디스플레이 모듈은, 상기 픽셀 회로층의 픽셀 회로로 구동 신호를 전송하는 드라이버 IC; 및 상기 드라이버 IC가 실장되며, 상기 백플레이트의 배면에 전기적으로 연결되는 FPCB;를 더 포함하고, 상기 복수의 투명 영역 각각은, 상기 FPCB가 위치하지 않는 영역에 형성될 수 있다.
상기 복수의 투명 영역은, 서로 다른 크기의 지름을 갖는 투명 영역들을 포함할 수 있다.
상기 복수의 투명 영역은, 제1 지름을 갖는 적어도 하나의 제1 투명 영역; 제1 지름보다 큰 제2 지름을 갖는 적어도 하나의 제2 투명 영역; 및 제1 지름보다 작은 제3 지름을 갖는 적어도 하나의 제3 투명 영역;을 포함할 수 있다.
상기 디스플레이 패널에는, 상기 이미지 센서의 위치에 대응하는 영역의 중심과 가까울수록 지름이 작은 투명 영역이 형성될 수 있다.
일 실시예에 따른 디스플레이 모듈 및 디스플레이 장치에 의하면, 백플레이트(back plate) 후방에 이미지 센서를 배치하며, 백플레이트의 픽셀 개구부 사이에 빛이 통과하는 투명 영역을 형성함으로써, 해상도를 유지하면서 UDC(under display camera) 기능을 실현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 모듈 및 이를 포함하는 디스플레이 장치의 예시를 나타낸 사시도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 단위 모듈을 구성하는 픽셀 배열의 예시를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 제어 블록도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치에 포함되는 디스플레이 모듈의 구성이 구체화된 제어 블록도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 모듈에서 각각의 픽셀이 구동되는 방식을 개념적으로 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 모듈에서 단일 서브 픽셀을 제어하는 픽셀 회로를 간략하게 도시한 회로도이다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 모듈에서 단일 서브 픽셀을 제어하는 픽셀 회로의 일 예를 도시한다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 모듈의 투명 영역 배열의 예시를 나타낸 도면이다.
도 9는 본 발명의 일 실시예에 따른 디스플레이 모듈에서 빛이 투명 영역을 통과하여 이미지 센서로 조사되는 경우를 도시한 측단면도이다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 모듈에 있어 투명 영역의 형성을 개략적으로 나타내는 측단면도이다.
도 11은 본 발명의 일 실시예에 따른 투명 영역을 포함하는 디스플레이 패널의 일부 영역을 나타내는 측단면도이다.
도 12는 본 발명의 일 실시예에 따른 디스플레이 모듈에 있어서 디스플레이 패널과 드라이버 IC를 전기적으로 연결하는 방식의 예시를 나타낸 도면이다.
도 13은 본 발명의 일 실시예에 따른 디스플레이 모듈에 있어 픽셀과 투명 영역 사이의 배치 관계를 나타내는 도면이다.
도 14는 본 발명의 일 실시예에 따른 디스플레이 모듈이 서로 다른 크기의 지름을 갖는 투명 영역을 포함하는 경우를 나타내는 도면이다.
도 15 및 도 17은 본 발명의 일 실시예에 따른 디스플레이 모듈의 투명 영역 배치의 일 예를 나타내는 도면이다.
도 18 및 도 19는 일 실시예에 따른 디스플레이 장치에 있어서, 타일링된 복수의 디스플레이 모듈에 전달되는 신호의 예시를 나타낸 도면이다.
도 20은 본 발명의 일 실시예에 따른 디스플레이 장치에 있어서 복수의 디스플레이 모듈이 하우징에 결합되는 방식의 일 예를 나타낸 도면이다.
도 21은 본 발명의 일 실시예에 따른 디스플레이 모듈의 제조 방법에 대한 순서도이다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 개시된 발명의 바람직한 일 예에 불과할 뿐이며, 본 출원의 출원시점에 있어서 본 명세서의 실시예와 도면을 대체할 수 있는 다양한 변형 예들이 있을 수 있다.
본 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 간접적으로 연결되어 있는 경우를 포함하고, 간접적인 연결은 무선 통신망을 통해 연결되는 것을 포함한다.
또한, 본 명세서에서 사용한 용어는 실시예를 설명하기 위해 사용된 것으로, 개시된 발명을 제한 및/또는 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.
또한, 본 명세서에서 사용한 "제1", "제2" 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않으며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
또한, "~부", "~기", "~블록", "~부재", "~모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미할 수 있다. 예를 들어, 상기 용어들은 FPGA(field-programmable gate array) / ASIC(application specific integrated circuit) 등 적어도 하나의 하드웨어, 메모리에 저장된 적어도 하나의 소프트웨어 또는 프로세서에 의하여 처리되는 적어도 하나의 프로세스를 의미할 수 있다.
각 단계들에 붙여지는 부호는 각 단계들을 식별하기 위해 사용되는 것으로 이들 부호는 각 단계들 상호 간의 순서를 나타내는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 실시될 수 있다.
이하에서는 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 모듈 및 이를 포함하는 디스플레이 장치의 예시를 나타낸 사시도이고, 도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 단위 모듈을 구성하는 픽셀 배열의 예시를 나타낸 도면이다.
일 실시예에 따른 디스플레이 장치(1)는 픽셀마다 발광 소자가 배치되어 각각의 픽셀이 스스로 빛을 낼 수 있는 자발광 디스플레이 장치이다. 따라서, 액정 디스플레이 장치와 달리 백라이트 유닛, 액정층 등의 구성요소를 필요로 하지 않기 때문에 얇은 두께를 구현할 수 있고, 구조가 단순하여 다양한 설계의 변경이 가능하다.
또한, 일 실시예에 따른 디스플레이 장치(1)는 각각의 픽셀에 배치되는 발광 소자로 무기 발광 다이오드(Inorganic Light Emitting Diode)와 같은 무기 발광 소자를 채용할 수 있다. 무기 발광 소자는 OLED(Organic Light Emitting Diode)와 같은 유기 발광 소자에 비해 반응속도가 빠르며, 저전력으로 고휘도를 구현할 수 있다.
또한, 수분과 산소의 노출에 취약하여 봉지 공정을 필요로 하고 내구성이 약한 유기 발광 소자와 달리 봉지 공정을 필요로 하지 않고 내구성도 강하다. 이하, 후술하는 실시예에서 언급되는 무기 발광 소자는 무기 발광 다이오드를 의미하는 것으로 한다.
일 실시예에 따른 디스플레이 장치(1)에 채용되는 무기 발광 소자는 짧은 변의 길이가 100 ㎛ 내외의 크기를 갖는 마이크로 LED일 수 있다. 이와 같이, 마이크로 단위의 LED를 채용함으로써, 픽셀 사이즈를 줄이고 동일한 화면 크기 내에서도 고해상도를 구현할 수 있다.
또한, LED 칩을 마이크로 단위의 크기로 제조하면, 무기물 재료의 특성 상 휘어질 때 깨지는 문제를 해결할 수 있다. 즉, 마이크로 LED 칩을 플렉서블 기판에 전사하면 기판이 휘어지더라도 LED 칩이 깨지지 않으므로, 플렉서블한 디스플레이 장치도 구현이 가능하게 된다.
마이크로 LED를 채용한 디스플레이 장치는 초소형의 픽셀 크기와 얇은 두께를 이용하여 다양한 분야에 응용될 수 있다. 일 예로, 도 1에 도시된 바와 같이, 복수의 마이크로 LED가 전사된 복수의 디스플레이 모듈(10)을 타일링하여 하우징(20)에 고정함으로써 대면적 화면을 구현할 수 있고, 이러한 대면적 화면의 디스플레이 장치는 사이니지(signage), 전광판 등으로 사용될 수 있다.
한편, 도 1에 도시된 XYZ축의 3차원 좌표계는 디스플레이 장치(1)를 기준으로 한 것으로서, 디스플레이 장치(1)의 화면이 위치하는 평면은 XZ 평면이고, 영상이 출력되는 방향 또는 무기 발광 소자의 발광 방향은 +Y방향이다. 좌표계가 디스플레이 장치(1)를 기준으로 한 것이므로, 디스플레이 장치(1)가 누워 있는 경우와 세워져 있는 경우 모두 동일한 좌표계가 적용될 수 있다.
일반적으로 디스플레이 장치(1)는 세워진 상태에서 사용되고, 사용자는 디스플레이 장치(1)의 전면에서 영상을 시청하게 되므로 영상이 출력되는 +Y 방향을 전방이라 하고, 그 반대 방향을 후방이라 할 수 있다.
또한, 일반적으로 디스플레이 장치(1)는 누운 상태에서 제조된다. 따라서, 디스플레이 장치(1)의 -Y 방향을 하부 방향이라 하고, +Y방향을 상부 방향이라 하는 것도 가능하다. 즉, 후술하는 실시예에서는 +Y 방향을 상부 방향이라 할 수도 있고 전방이라 할 수도 있으며, -Y 방향을 하부 방향이라 할 수도 있고 후방이라 할 수도 있다.
평판 형태의 디스플레이 장치(1) 또는 디스플레이 모듈(10)의 상면과 하면을 제외한 나머지 네 면은 디스플레이 장치(1)나 디스플레이 모듈(10)의 자세에 상관없이 모두 측면이라 하기로 한다.
도 1의 예시에서는 디스플레이 장치(1)가 복수의 디스플레이 모듈을 포함하여 대면적 화면을 구현하는 경우를 도시하였으나, 디스플레이 장치(1)의 실시예가 이에 한정되는 것은 아니다. 디스플레이 장치(1)가 단일 디스플레이 모듈(10)을 포함하여 TV, 웨어러블 디바이스, 휴대용 디바이스, PC용 모니터 등으로 구현되는 것도 가능하다.
도 2를 참조하면, 디스플레이 모듈(10)은 M x N(M, N은 둘 이상의 정수) 배열의 픽셀(P), 즉 2차원으로 배열된 복수의 픽셀(P)을 포함할 수 있다. 도 2는 픽셀 배열을 개념적으로 도시한 것으로서, 하나의 픽셀(P)은 무기 발광 소자가 위치하여 빛을 방출하는 개구부(Aperture, AP)와, 개구부(AP) 이외의 영역에서 빛을 차단하는 블랙 매트릭스(black matrix, BM)을 포함할 수 있다.
당해 실시예에서 어떤 구성요소들이 2차원으로 배열되었다는 것은 해당 구성요소들이 동일한 평면 상에 배치되는 경우뿐만 아니라, 서로 평행한 다른 평면 상에 배치되는 경우도 포함할 수 있다. 또한, 해당 구성요소들이 동일한 평면 상에 배치되는 경우는, 배치된 구성요소들의 상단까지 반드시 동일한 평면 상에 위치해야 하는 것은 아니며 배치된 구성요소들의 상단은 서로 평행한 다른 평면 상에 위치하는 경우도 포함할 수 있다.
단위 픽셀(P)은 서로 다른 색상의 광을 출력하는 적어도 3개의 서브 픽셀로 이루어질 수 있다. 예를 들어, 단위 픽셀(P)은 R, G, B에 각각 대응되는 세 개의 서브 픽셀(SP(R), SP(G), SP(B))로 이루어질 수 있다. 여기서, 적색 서브 픽셀(SP(R))은 적색광을 출력할 수 있고, 녹색 서브 픽셀(SP(G))은 녹색광을 출력할 수 있으며, 청색 서브 픽셀(SP(B))은 청색광을 출력할 수 있다.
다만, 도 2의 픽셀 배열은 일 실시예에 따른 디스플레이 모듈(10) 및 디스플레이 장치(1)에 적용될 수 있는 예시에 불과하며, 서브 픽셀들이 Z축 방향을 따라 배열되는 것도 가능하고, 일렬로 배열되지 않는 것도 가능하며, 서브 픽셀들의 사이즈가 서로 다르게 구현되는 것도 가능하다. 단일 픽셀이 복수의 색상을 구현하기 위해 복수의 서브 픽셀을 포함하기만 하면 되고, 각각의 서브 픽셀의 사이즈나 배열 방식에 대해서는 제한을 두지 않는다.
또한, 단위 픽셀(P)이 반드시 적색광을 출력하는 적색 서브 픽셀(SP(R)), 녹색광을 출력하는 녹색 서브 픽셀(SP(G)), 청색광을 출력하는 청색 서브 픽셀(SP(B))로 구성되어야 하는 것은 아니며, 황색광이나 백색광을 출력하는 서브 픽셀이 포함되는 것도 가능하다. 즉, 각각의 서브 픽셀에서 출력되는 광의 색상이나 종류, 서브 픽셀의 개수에 대해서는 제한을 두지 않는다.
다만, 후술하는 실시예에서는 구체적인 설명을 위해, 단위 픽셀(P)이 적색 서브 픽셀(SP(R)), 녹색 서브 픽셀(SP(G)), 및 청색 서브 픽셀(SP(B))로 구성되는 경우를 예로 들어 설명하기로 한다.
앞서 언급한 바와 같이, 일 실시예에 따른 디스플레이 모듈(10)과 디스플레이 장치(1)는 각각의 픽셀이 스스로 빛을 낼 수 있는 자발광 디스플레이 장치이다. 따라서, 각각의 서브 픽셀에는 서로 다른 색상의 광을 방출하는 무기 발광 소자가 배치될 수 있다. 예를 들어, 적색 서브 픽셀(SP(R))에는 적색 무기 발광 소자가 배치될 수 있고, 녹색 서브 픽셀(SP(G))에는 녹색 무기 발광 소자가 배치될 수 있으며, 청색 서브 픽셀(SP(B))에는 청색 무기 발광 소자가 배치될 수 있다.
따라서, 당해 실시예에서 픽셀(P)은 적색 무기 발광 소자, 녹색 무기 발광 소자 및 청색 무기 발광 소자를 포함하는 클러스터(cluster)를 나타낼 수 있고, 서브 픽셀은 각각의 무기 발광 소자를 나타낼 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치(1)의 제어 블록도이다.
앞서 도 1을 참조하여 설명한 바와 같이, 일 실시예에 따른 디스플레이 장치(1)는 복수의 디스플레이 모듈(10-1, 10-2, ..., 10-n, n은 둘 이상의 정수)을 포함할 수 있고, 복수의 디스플레이 모듈(10)을 제어하는 메인 제어부(300)와 타이밍 제어부(500), 외부 기기와 통신하는 통신부(430), 소스 영상을 입력 받는 소스 입력부(440), 음향을 출력하는 스피커(410) 및 사용자로부터 디스플레이 장치(1)를 제어하기 위한 명령을 입력 받는 입력부(420)를 포함할 수 있다.
입력부(420)는 디스플레이 장치(1)의 일 영역에 마련되는 버튼이나 터치 패드를 포함할 수도 있고, 디스플레이 패널(100, 도 4참조)이 터치 스크린으로 구현되는 경우에는 입력부(420)가 디스플레이 패널(100)의 전면에 마련된 터치 패드를 포함할 수 있다. 또한, 입력부(420)는 리모트 컨트롤러를 포함하는 것도 가능하다.
입력부(420)는 사용자로부터 디스플레이 장치(1)의 전원 온/오프, 볼륨 조정, 채널 조정, 화면 조정, 각종 설정 변경 등 디스플레이 장치(1)를 제어하기 위한 다양한 명령을 수신할 수 있다.
스피커(410)는 하우징(20)의 일 영역에 마련될 수도 있고, 하우징(20)과 물리적으로 분리된 별도의 스피커 모듈이 더 마련되는 것도 가능하다.
통신부(430)는 중계 서버 또는 다른 전자 장치와 통신을 수행하여 필요한 데이터를 주고 받을 수 있다. 통신부(430)는 3G(3Generation), 4G(4Generation), 무선 랜(Wireless LAN), 와이파이(Wi-Fi), 블루투스(Bluetooth), 지그비(Zigbee), WFD(Wi-Fi Direct), UWB(Ultra wideband), 적외선 통신(IrDA; Infrared Data Association), BLE (Bluetooth Low Energy), NFC(Near Field Communication), 지웨이브(Z-Wave) 등의 다양한 무선 통신 방식 중 적어도 하나를 채용할 수 있다. 또한, PCI(Peripheral Component Interconnect), PCI-express, USB(Universe Serial Bus) 등의 유선 통신 방식을 채용하는 것도 가능하다.
소스 입력부(440)는 셋탑 박스, USB, 안테나 등으로부터 입력되는 소스 신호를 수신할 수 있다. 따라서, 소스 입력부(440)는 HDMI 케이블 포트, USB 포트, 안테나 등을 포함하는 소스 입력 인터페이스의 그룹에서 선택되는 적어도 하나를 포함할 수 있다.
소스 입력부(440)가 수신한 소스 신호는 메인 제어부(300)에서 처리되어 디스플레이 패널(100)과 스피커(410)에서 출력 가능한 형태로 변환될 수 있다.
메인 제어부(300)와 타이밍 제어부(500)는 후술하는 동작을 수행하기 위한 프로그램 및 각종 데이터를 저장하는 적어도 하나의 메모리와 저장된 프로그램을 실행하는 적어도 하나의 프로세서를 포함할 수 있다.
메인 제어부(300)는 소스 입력부(440)를 통해 입력된 소스 신호를 처리하여 입력된 소스 신호에 대응되는 영상 신호를 생성할 수 있다.
예를 들어, 메인 제어부(300)는 소스 디코더, 스케일러, 이미지 인헨서(Image Enhancer) 및 그래픽 프로세서를 포함할 수 있다. 소스 디코더는 MPEG 등의 형식으로 압축되어 있는 소스 신호를 디코딩할 수 있고, 스케일러는 해상도 변환을 통해 원하는 해상도의 영상 데이터를 출력할 수 있다.
이미지 인헨서는 다양한 기법의 보정을 적용하여 영상 데이터의 화질을 개선할 수 있다. 그래픽 프로세서는 영상 데이터의 픽셀을 RGB 데이터로 구분하고, 디스플레이 패널(100)에서의 디스플레이 타이밍을 위한 syncing 신호 등의 제어 신호와 함께 출력할 수 있다. 즉, 메인 제어부(300)는 소스 신호에 대응되는 영상 데이터와 제어 신호를 출력할 수 있다.
전술한 메인 제어부(300)의 동작은 디스플레이 장치(1)에 적용 가능한 예시에 불과하고, 다른 동작을 더 수행하거나 전술한 동작 중 일부를 생략하는 것도 가능함은 물론이다.
메인 제어부(300)에서 출력하는 영상 데이터와 제어 신호는 타이밍 제어부(500)로 전달될 수 있다.
타이밍 제어부(500)는 메인 제어부(300)로부터 전달된 영상 데이터를 드라이버 IC(200, 도 4 참조)에서 처리 가능한 형태의 영상 데이터로 변환하고 영상 데이터를 디스플레이 패널(100)에 표시하기 위해 필요한 타이밍 제어 신호 등의 각종 제어 신호를 생성할 수 있다.
일 실시예에 따른 디스플레이 장치(1)가 반드시 복수의 디스플레이 모듈(10)을 포함해야 하는 것은 아니나, 후술하는 실시예에서는 구체적인 설명을 위해 복수의 디스플레이 모듈(10)을 포함하는 디스플레이 장치(1)를 예로 들어 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치(1)에 포함되는 디스플레이 모듈(10)의 구성이 구체화된 제어 블록도이고, 도 5는 본 발명의 일 실시예에 따른 디스플레이 모듈(10)에서 각각의 픽셀(P)이 구동되는 방식을 개념적으로 설명하기 위한 도면이고, 도 6은 본 발명의 일 실시예에 따른 디스플레이 모듈(10)에서 단일 서브 픽셀(SP)을 제어하는 픽셀 회로를 간략하게 도시한 회로도이고, 도 7은 본 발명의 일 실시예에 따른 디스플레이 모듈(10)에서 단일 서브 픽셀(SP)을 제어하는 픽셀 회로의 일 예를 도시한다.
도 4 를 참조하면, 복수의 디스플레이 모듈 각각(10-1, 10-2, ..., 10-n)은 영상을 표시하는 디스플레이 패널(100)과 디스플레이 패널(100)을 구동하는 드라이버 IC(200)를 포함할 수 있다.
디스플레이 패널(100)은 전술한 바와 같이 2차원으로 배열되는 복수의 픽셀(P)을 포함할 수 있고, 각각의 픽셀(P)은 다양한 색상을 구현하기 위해 복수의 서브 픽셀(SP)로 구성될 수 있다.
또한, 앞서 언급한 바와 같이, 일 실시예에 따른 디스플레이 장치(1)는 각각의 픽셀(P)이 스스로 빛을 낼 수 있는 자발광 디스플레이 장치이다. 따라서, 각각의 서브 픽셀(SP)에는 무기 발광 소자(120)가 배치될 수 있다. 즉, 복수의 픽셀(P) 각각은 둘 이상의 무기 발광 소자(120)로 이루어질 수 있다.
각각의 무기 발광 소자(120)는 AM(Active Matrix) 방식 또는 PM(Passive Matrix) 방식에 의해 구동될 수 있으나, 후술하는 실시예에서는 구체적인 설명을 위해 무기 발광 소자(120)가 AM 방식에 의해 구동되는 경우를 예로 들어 설명하기로 한다.
일 실시예에 따른 디스플레이 모듈(10)에서는 각각의 무기 발광 소자(120)가 픽셀 회로(130)에 의해 개별적으로 제어될 수 있고, 픽셀 회로(130)는 드라이버 IC(200)로부터 출력되는 구동 신호에 기초하여 동작할 수 있다.
도 5를 함께 참조하면, 드라이버 IC(200)는 스캔 드라이버(210)와 데이터 드라이버(220)를 포함할 수 있다. 스캔 드라이버(210)는 서브 픽셀을 온/오프하기 위한 게이트 신호를 출력할 수 있고, 데이터 드라이버(220)는 영상을 구현하기 위한 데이터 신호를 출력할 수 있다.
스캔 드라이버(210)는 타이밍 제어부(500)로부터 전달된 제어 신호에 기초하여 게이트 신호를 생성할 수 있고, 데이터 드라이버(220)는 타이밍 제어부(500)로부터 전달된 영상 데이터에 기초하여 데이터 신호를 생성할 수 있다.
픽셀 회로(130)는 각각의 무기 발광 소자(120)를 개별적으로 제어할 수 있고, 스캔 드라이버(210)에서 출력되는 게이트 신호와 데이터 드라이버(220)에서 출력되는 데이터 신호는 픽셀 회로(130)에 입력될 수 있다. 이를 위해, 픽셀 회로(130)는, 적어도 하나의 박막 트랜지스터(thin film transistor, TFT)를 포함할 수 있다.
예를 들어, 픽셀 회로(130)에 게이트 전압(VGATE), 데이터 전압(VDATA) 및 전원 전압(VDD)이 입력되면, 픽셀 회로(130)는 무기 발광 소자(120)를 구동하기 위한 구동 전류(CD)를 출력할 수 있다.
픽셀 회로(130)로부터 출력된 구동 전류(CD)는 무기 발광 소자(120)에 입력될 수 있고, 무기 발광 소자(120)는 입력된 구동 전류(CD)에 의해 발광하여 영상을 구현할 수 있다.
도 6의 예시를 참조하면, 픽셀 회로(130)는 무기 발광 소자(120)를 스위칭하거나 구동하는 박막 트랜지스터(TR1, TR2)와 캐패시터(Cst)를 포함할 수 있다. 전술한 바와 같이, 무기 발광 소자(120)는 마이크로 LED일 수 있다.
일 예로, 박막 트랜지스터(TR1, TR2)는 스위칭 트랜지스터(TR1)와 구동 트랜지스터(TR2)를 포함할 수 있고, 스위칭 트랜지스터(TR1)와 구동 트랜지스터(TR2)는 PMOS타입 트랜지스터로 구현될 수 있다. 다만, 디스플레이 모듈(10) 및 디스플레이 장치(1)의 실시예가 이에 한정되는 것은 아니며, 스위칭 트랜지스터(TR1)와 구동 트랜지스터(TR2)가 NMOS타입 트랜지스터로 구현되는 것도 가능함은 물론이다.
스위칭 트랜지스터(TR1)의 게이트 전극은 스캔 드라이버(210)에 연결되고, 소스 전극은 데이터 드라이버(220)에 연결되며, 드레인 전극은 캐패시터(Cst)의 일단 및 구동 트랜지스터(TR2)의 게이트 전극에 연결된다. 캐패시터(Cst)의 타단은 제1 전원(610)에 연결될 수 있다.
또한, 구동 트랜지스터(TR2)의 소스 전극이 전원 전압(VDD)을 공급하는 제1 전원(610)에 연결되고, 드레인 전극은 무기 발광 소자(120)의 애노드에 연결된다. 무기 발광 소자(120)의 캐소드는 기준 전압(VSS)을 공급하는 제3 전원(620)에 연결될 수 있다. 기준 전압(VSS)은 전원 전압(VDD)보다 낮은 레벨의 전압으로서, 그라운드 전압 등이 사용되어 접지를 제공할 수 있다.
전술한 구조의 픽셀 회로(130)는 다음과 같이 동작할 수 있다. 먼저, 스캔 드라이버(210)로부터 게이트 전압(VGATE)이 인가되어 스위칭 트랜지스터(TR1)가 온 되면, 데이터 드라이버(220)로부터 인가되는 데이터 전압(VDATA)이 캐패시터(Cst)의 일단 및 구동 트랜지스터(TR2)의 게이트 전극에 전달될 수 있다.
캐패시터(Cst)에 의해 구동 트랜지스터(TR2)의 게이트-소스 전압(VGS)에 대응되는 전압이 일정 시간 유지될 수 있다. 구동 트랜지스터(TR2)는 게이트-소스 전압(VGS)에 대응하는 구동 전류(CD)를 무기 발광 소자(120)의 애노드에 인가함으로써 무기 발광 소자(120)를 발광시킬 수 있다.
다만, 전술한 픽셀 회로(130)의 구조는 일 실시예에 따른 디스플레이 모듈(10)에 적용 가능한 예시에 불과하고, 전술한 예시 외에도 복수의 무기 발광 소자(120)를 스위칭 및 구동하기 위한 다양한 회로 구조가 적용될 수 있다.
또한, 당해 실시예에서는 무기 발광 소자(120)의 밝기 제어 방식에 대해 제한을 두지 않는다. PAM(Pulse Amplitude Modulation) 방식, PWM(Pulse Width Modulation) 방식 및 PAM 방식과 PWM 방식을 결합한 하이브리드 방식 등 다양한 방식 중 하나에 의해 무기 발광 소자(120)의 밝기를 제어할 수 있다.
예를 들어, 픽셀 회로(130)는, 도 7에 도시된 바와 같이, PWM 회로(136)와 PAM 회로(137) 모두를 포함하는 하이브리드 방식으로 무기 발광 소자(120)의 밝기를 제어할 수 있다. PWM 회로(136)는 인가되는 PWM 데이터 전압에 기초하여 구동 전류(CD)의 펄스 폭을 제어할 수 있으며, PAM 회로(137)는 인가되는 PAM 데이터 전압에 기초하여 구동 전류(CD)의 진폭을 제어할 수 있다.
이때, PAM 회로(137)에는 제1 전원 전압(VDD_PAM)이 제공될 수 있으며, PWM 회로(136)에는 제2 전원 전압(VDD_PWM)이 제공될 수 있다. 이 경우, 제1 전원 전압(VDD_PAM)과 제2 전원 전압(VDD_PWM)은 서로 다른 라인을 통해 PAM 회로(137) 및 PWM 회로(136)에 각각 제공될 수 있다.　즉, 제1 전원(610)은, 제1 전원 전압 (VDD_PAM)을 출력할 수 있으며, 제2 전원(620)은, 제2 전원 전압(VDD_PWM)을 출력할 수 있다.
이하에서는 전원 전압(VDD)을 공급하는 전원이 제1 전원(610) 및 제2 전원(620) 두 개로 구성되는 것을 일 예로 설명하나, 실시예에 따라, 제1 전원(610)만을 포함하는 것 역시 가능하다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 모듈(10)의 투명 영역의 배열의 예시를 나타낸 도면이고, 도 9는 본 발명의 일 실시예에 따른 디스플레이 모듈(10)에서 빛이 투명 영역을 통과하여 이미지 센서로 조사되는 경우를 도시한 측단면도이고, 도 10은 본 발명의 일 실시예에 따른 디스플레이 모듈(10)에 있어 투명 영역의 형성을 개략적으로 나타내는 측단면도이다.
도 8 내지 도 10을 참조하면, 일 실시예에 따른 디스플레이 모듈(10)은 픽셀(P)이 2차원으로 배열되는 디스플레이 패널(100)과, 디스플레이 패널(100)의 후방에 배치되는 이미지 센서(900)를 포함한다.
이미지 센서(900)는, 입사되는 빛을 디지털 신호로 변환하여 영상 데이터를 획득하는 반도체로, CMOS(Complementary Metal-Oxide Semiconductor)를 이용한 CMOS 이미지 센서일 수 있다. 다만, 이미지 센서(900)의 유형에는 제한이 없으며, 기 공지된 유형의 이미지 센서가 채용될 수 있다.
이때, 디스플레이 패널(100)은, 이미지 센서(900)의 위치에 대응하는 영역(800)에 형성되며 외부의 빛이 이미지 센서(900)로 입사되도록 마련되는 복수의 투명 영역(850)을 포함할 수 있다. 복수의 투명 영역(850)은, 실시예에 따라, 도 8에 도시된 바와 같이, 동일한 크기의 지름으로 형성될 수 있다.
디스플레이 패널(100)의 전방에서 입사되는 빛은, 복수의 투명 영역(850) 각각을 통과하여 이미지 센서(900)로 입사될 수 있으며, 이를 통해, 이미지 센서(900)는, 디스플레이 패널(100)의 전방에 위치하는 객체에 대한 영상 데이터를 획득할 수 있다.
즉, 일 실시예에 따른 디스플레이 모듈(10)은, 디스플레이 패널(100)의 후방에 이미지 센서(900)를 마련하고, 빛이 통과할 수 있는 복수의 투명 영역(850)을 디스플레이 패널(100) 상에 마련함으로써, UDC(under display camera) 기능을 실현할 수 있다.
복수의 투명 영역(850) 각각은, 둘 이상의 픽셀(P) 각각의 개구부(AP) 사이에 마련될 수 있다. 예를 들어, 도 8에 도시된 바와 같이, 투명 영역(850)은, 네 개의 픽셀(P) 각각의 개구부(AP) 사이에 마련될 수 있다.
이때, 투명 영역(850)은, 픽셀(P) 사이의 픽셀 간격(PP) 보다 작은 크기의 지름으로 마련될 수 있으며, 예를 들어, 100 마이크로미터 내외인 무기 발광 소자(120) 보다 작은 크기의 지름으로 마련될 수 있다.
픽셀 간격(PP)은 픽셀 피치(Pixel Pitch)라 지칭될 수 있으며, 당해 실시예에서는 픽셀 간격(PP)을 하나의 픽셀의 중심으로부터 인접한 픽셀의 중심까지의 거리를 나타내는 것으로 정의한다.
이처럼, 투명 영역(850)은, 픽셀(P)의 개구부(AP) 사이에 마련되며 픽셀(P) 사이의 픽셀 간격(PP) 보다 작은 크기로 마련됨으로써, 픽셀(P)의 2차원 배열에 영향을 미치지 않을 수 있으며, 디스플레이 패널(100)의 해상도를 투명 영역(850)이 없을 때와 같이 유지할 수 있다. 다시 말해, 본원 발명의 디스플레이 패널(100)은 투명 영역(850)을 포함하더라도 픽셀(P) 사이의 픽셀 간격(PP)이 일정하게 유지될 수 있도록 한다.
디스플레이 패널(100)은, 픽셀 회로(130)를 포함하여 무기 발광 소자(120)로 구동 전류(CD)를 공급하는 백플레이트(110) 및 백플레이트(110) 상에 형성되는 무기 발광 소자(120)를 포함한다.
또한, 백플레이트(110)는, 투명 기판(110a)과, 투명 기판(110a) 상에 형성되며 픽셀 회로층과 복수의 전극층을 포함하여 무기 발광 소자(120)로 제어 신호를 전달하는 신호 전극층(110b)을 포함할 수 있다.
투명 영역(850)은, 도 9에 도시된 바와 같이, 신호 전극층(110b)에 형성되는 핀홀(851) 및 핀홀(851)과 일 방향(y 방향)으로 중첩되는 투명 기판(110a)의 영역(852)을 포함할 수 있다.
투명 영역(850)의 지름은, 신호 전극층(110b)에 형성되는 핀홀(851)의 지름에 대응할 수 있으며, 앞서 설명한 바와 같이, 픽셀(P) 사이의 픽셀 간격(PP) 보다 작은 크기의 지름으로 마련될 수 있다.
이처럼, 투명 영역(850)은, 핀홀(851) 크기의 지름으로 형성될 수 있으며, 외부 객체에서 발하는 빛은 핀홀(851) 크기의 지름을 갖는 투명 영역(850)을 통과하여 이미지 센서(900) 위에 외부 객체의 도립상을 낳을 수 있다.
다시 말해, 디스플레이 모듈(10)은, 핀홀(851) 크기의 투명 영역(850)을 포함함으로써, 핀홀 카메라와 같이 렌즈 없이도 이미지 센서(900)를 통하여 외부 객체의 영상 데이터를 획득할 수 있다. 이처럼, 본원 발명의 디스플레이 모듈(10)은, 렌즈 없이 이미지 센서(900)만을 이용하여 외부 객체의 영상 데이터를 획득함으로써, 제품 코스트를 저감할 수 있다.
도 10에 도시된 바와 같이, 백플레이트(110) 상에 블랙 매트릭스(black matrix)층(102)이 형성된 경우, 투명 영역(850)은, 블랙 매트릭스층(102)의 핀홀(853)과, 블랙 매트릭스층(102)의 핀홀(853)과 일 방향(y 방향)으로 중첩되는 신호 전극층(110b)의 핀홀(851)과, 블랙 매트릭스 층(102)의 핀홀(853) 및 신호 전극층(110b)의 핀홀(851)과 일 방향(y 방향)으로 중첩되는 투명 기판(110a)의 영역(852)을 포함할 수 있다.
즉, 디스플레이 패널(100)의 전방에서 입사된 빛은, 보호 필름(103)을 통과하고, 투명 영역(850)을 통하여 이미지 센서(900)로 입사될 수 있다. 구체적으로, 디스플레이 패널(100)의 전방에서 입사된 빛은, 보호 필름(103), 블랙 매트릭스층(102)의 핀홀(853), 신호 전극층(110b)의 핀홀(851), 및 투명 기판(110a)의 영역(852)을 순차적으로 통과하고, 최종적으로 이미지 센서(900)로 전달될 수 있다.
도 11은 본 발명의 일 실시예에 따른 투명 영역(850)을 포함하는 디스플레이 패널(100)의 일부를 나타내는 측단면도이고, 도 12는 본 발명의 일 실시예에 따른 디스플레이 모듈(10)에 있어서 디스플레이 패널(100)과 드라이버 IC(200)를 전기적으로 연결하는 방식의 예시를 나타낸 도면이고, 도 13은 본 발명의 일 실시예에 따른 디스플레이 모듈(10)에 있어 픽셀(P)과 투명 영역(850) 사이의 배치 관계를 나타내는 도면이다.
도 11을 참조하면, 일 실시예에 따른 디스플레이 패널(100)은, 앞서 설명한 바와 같이, 투명 기판(110a) 및 투명 기판(110a) 상에 형성되어 무기 발광 소자(120)로 제어 신호를 전달하는 신호 전극층(110b)을 포함하는 백플레이트(110)를 포함한다.
투명 기판(110a)은, 유리 기판, 실리콘 기판, 등 투명한 재료의 기판 중 하나로 구현될 수 있다. 또한, 신호 전극층(110b)은, 픽셀 회로(130)가 마련되는 픽셀 회로층(112)과, 전원 전압(VDD) 또는 기준 전압(VSS)을 공급하는 복수의 전극층(611, 621, 631)을 포함할 수 있다.
픽셀 회로층(112)은, 투명 기판(110a) 상에 형성될 수 있다. 구체적으로, 픽셀 회로층(112)은, 투명 기판(110a)의 상면에 형성되며 버퍼층(111)의 상면에 마련될 수 있다. 버퍼층(111)은, 투명 기판(110a)의 상부에 평탄면을 제공할 수 있고, 이물질 또는 습기가 투명 기판(110a)을 통하여 침투하는 것을 차단할 수 있다. 예를 들어, 버퍼층(111)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 형성될 수도 있다.
픽셀 회로층(112)은, 앞서 설명한 바와 같이, 픽셀 회로(130)가 마련될 수 있으며, 픽셀 회로(130)는, 버퍼층(111) 상에 배치되는 박막 트랜지스터(130a)를 포함할 수 있다. 박막 트랜지스터(130a)는, 활성층(131), 게이트 전극(132), 드레인 전극(133) 및 소스 전극(134)을 포함할 수 있다. 활성층(131)은 반도체 물질로 이루어질 수 있고, 소스 영역(131a), 드레인 영역(131b) 및 소스 영역(131a)과 드레인 영역(131b) 사이의 채널 영역(131c)을 포함할 수 있다.
게이트 전극(132)은 활성층(131) 상부에 채널 영역(131c)에 대응하여 배치될 수 있다. 소스 전극(132) 및 드레인 전극(133)은 활성층(131)의 소스 영역(131a)과 드레인 영역(131b)에 각각 전기적으로 연결될 수 있다. 당해 실시예에서는 박막 트랜지스터(130a)가 게이트 전극(132)이 활성층(131)의 상부에 배치된 탑 게이트 타입(Top Gate Type)으로 구현되는 경우를 예시하였지만, 게이트 전극(132)이 활성층(131)의 하부에 배치되는 것도 가능하다.
활성층(131)과 게이트 전극(132) 사이에는 무기 절연 물질로 이루어진 제1 절연층(112b)이 배치될 수 있고, 게이트 전극(132) 상에는 제2 절연층(113a)이 배치될 수 있다. 제1절연층(112b)은 게이트 절연층일 수 있고, 제2절연층(113a)은 층간 절연층일 수 있다. 당해 실시예에서 어느 구성요소가 다른 구성요소 상에 배치된다는 것은 어느 구성요소의 전부가 다른 구성요소의 위에 위치하는 구조뿐만 아니라, 어느 구성요소가 다른 구성요소의 전부 또는 일부를 둘러싸거나 덮는 구조도 포함할 수 있다. 또한, 어느 구성요소가 다른 구성요소를 덮는다는 것은 어느 구성요소가 다른 구성요소를 전부 덮는 구조뿐만 아니라, 어느 구성요소에 홀이 형성되어 다른 구성요소의 일부가 해당 홀을 통해 노출되는 경우까지 포함할 수 있다.
따라서, 게이트 절연층(112b)은 활성층(131)이 배치된 버퍼층(112a)상에 형성되어 활성층(131)을 덮을 수 있고, 층간 절연층(113a)은 게이트 전극(132)이 배치된 게이트 절연층(112b) 상에 형성되어 게이트 전극(132)을 덮을 수 있다.
층간 절연층(113a) 상에는 소스 전극(134)과 드레인 전극(133)이 배치될 수 있다. 소스 전극(134)과 드레인 전극(133)을 덮은 층간 절연층(113a)과 게이트 절연층(112b)의 위치, 즉 소스 전극(134)과 드레인 전극(133)에 대응되는 위치에는 홀이 형성될 수 있고, 소스 전극(134)과 드레인 전극(133)은 각각 홀을 통해 활성층(131)의 소스 영역(131a)과 드레인 영역(131b)에 전기적으로 연결될 수 있다. 당해 실시예에서 전기적으로 연결된다는 것은, 전기가 통하는 도전성 물질들이 직접 솔더링되는 경우뿐만 아니라, 별도의 배선을 통해 연결되는 경우, 이방성 전도 필름(ACF)과 같이 전류가 흐르는 층을 사이에 배치하는 경우도 포함할 수 있다. 연결된 두 구성요소 사이에 전류가 흐르기만 하면 되고 구체적인 연결 방식에 대해서는 제한을 두지 않는다. 또한, 후술하는 실시예에서 어떤 구성요소들끼리 연결된다는 것은 전기적으로 연결되는 것을 포함할 수 있다.
소스 전극(134)과 드레인 전극(133)이 배치된 층간 절연층(113a) 상에는 제4 절연층(113b)이 배치될 수 있다. 제4 절연층(113b)은 평탄화층일 수 있다. 평탄화층(113b)은 소스 전극(134) 및 드레인 전극(133)이 배치된 층간 절연층(113a) 상에 배치되어 소스 전극(134), 드레인 전극(133) 및 층간 절연층(113a)을 덮을 수 있다.
평탄화층(113b) 상에는 제1 전원(610)과 연결되는 제1 전원 전극층(611)이 배치될 수 있다. 제1 전원 전극층(611)은 금속 등의 도전성 물질로 이루어지고, 절연층으로부터 노출되어 다른 전극과 전기적으로 연결될 수 있다. 예를 들어, 제1 전원 전극층(611)은, 박막 트랜지스터(130a)의 드레인 전극(133)과 전기적으로 연결될 수 있으며, 후술하는 제2 전원 전극층(621)과 연결될 수 있다. 즉, 드레인 전극(133)에 대응되는 층간 절연층(113a)의 위치에는 홀이 형성될 수 있고, 제1 전원 전극층(611)은 홀을 통해 드레인 전극(133)과 전기적으로 연결될 수 있다.
제1 전원 전극층(611) 상에는 제1 전원 전극층(611)의 전극 패드를 덮고 있는 제5 절연층(114a)이 배치될 수 있으며, 제5 절연층(114a) 상에는 제6 절연층(114b)이 배치될 수 있다. 예를 들어, 제5 절연층(114a)은, 유기 절연 물질로 형성되는 층간 절연층에 해당할 수 있으며, 제6 절연층(114b)은 무기 절연 물질로 형성되는 평탄화층에 해당할 수 있다.
또한, 평탄화층(114b) 상에는 제2 전원(620)과 연결되는 제2 전원 전극층(621)이 배치될 수 있다. 제2 전원 전극층(621)은 금속 등의 도전성 물질로 이루어지고, 절연층으로부터 노출되어 다른 전극과 전기적으로 연결될 수 있다. 예를 들어, 제2 전원 전극층(621)은, 제1 전원 전극층(611)과 전기적으로 연결될 수 있으며, 후술하는 제3 전원 전극층(631)과 연결될 수 있다. 즉, 드레인 전극(133)에 대응되는 층간 절연층(114a)의 위치에는 홀이 형성될 수 있고, 제2 전원 전극층(621)은 홀을 통해 제1 전원 전극층(611)과 전기적으로 연결될 수 있다.
제2 전원 전극층(621) 상에는 제2 전원 전극층(621)의 전극 패드를 덮고 있는 제7 절연층(115a)이 배치될 수 있으며, 제7 절연층(115a) 상에는 제8절연층(115b)이 배치될 수 있다. 예를 들어, 제7 절연층(115a)은, 유기 절연 물질로 형성되는 층간 절연층에 해당할 수 있으며, 제8 절연층(115b)은 무기 절연 물질로 형성되는 평탄화층에 해당할 수 있다.
또한, 평탄화층(115b) 상에는 제3 전원(630)과 연결되는 제3 전원 전극층(631)이 배치될 수 있다. 제3 전원 전극층(631)은 금속 등의 도전성 물질로 이루어지고, 절연층으로부터 노출되어 다른 전극과 전기적으로 연결될 수 있다. 예를 들어, 제2 전원 전극층(631)은, 제2 전원 전극층(631)과 전기적으로 연결될 수 있으며, 전극 패드(118a, 118b)와 전기적으로 연결될 수 있다. 즉, 드레인 전극(133)에 대응되는 층간 절연층(115a)의 위치에는 홀이 형성될 수 있고, 제2 전원 전극층(621)은 홀을 통해 제2 전원 전극층(621)과 전기적으로 연결될 수 있다.
제3 전원 전극층(631) 상에는 제3 전원 전극층(631)의 전극 패드를 덮고 있는 제9 절연층(116a)이 배치될 수 있으며, 제9 절연층(116a) 상에는 제10 절연층(116b)이 배치될 수 있다. 예를 들어, 제9 절연층(116a)은, 유기 절연 물질로 형성되는 층간 절연층에 해당할 수 있으며, 제10 절연층(116b)은 무기 절연 물질로 형성되는 평탄화층에 해당할 수 있다.
이때, 무기 발광 소자(120)가 위치하는 개구부(AP)에 대응하는 영역에는 제9 절연층(116a)이 배치되지 않을 수 있으며, 제10 절연층(116b)에는 홀이 형성되어 무기 발광 소자(120)가 전기적으로 연결될 수 있는 전극 패드(118a, 118b)와 제3 전원 전극층(631)이 전기적으로 연결될 수 있다.
실시예에 따라, 제2 전원(620)이 생략되는 경우에는, 제2 전원 전극층(621)이 생략될 수 있으며, 제1 전원 전극층(611) 및 제3 전원 전극층(631)만이 마련될 수 있다.
또한, 디스플레이 패널(100)은, 백플레이트(110) 상의 전극 패드(118a, 118b)을 통하여 전기적으로 연결되는 무기 발광 소자(120)를 포함할 수 있다. 무기 발광 소자(120)의 애노드(120a) 및 캐소드(120b)는 대응하는 전극 패드(118a, 118b)에 전기적으로 연결될 수 있다.
또한, 디스플레이 패널(100)은, 백플레이트(110) 상에 배치되고, 복수의 픽셀(P) 각각의 개구부(AP)를 제외한 영역에서 빛을 차단하는 블랙 매트릭스층(102)을 포함할 수 있다.
또한, 디스플레이 패널(100)은, 이미지 센서(900)의 위치에 대응하는 영역에 형성되며, 외부의 빛이 이미지 센서(900)로 입사되도록 마련되는 복수의 투명 영역(850)을 포함할 수 있다.
이때, 투명 영역(850)은, 복수의 전원 전극층(611, 621, 631) 각각에 형성되어 일 방향(Y 방향)으로 중첩되는 복수의 핀홀(851a, 851b, 851c)을 포함할 수 있다.
뿐만 아니라, 투명 영역(850)은, 복수의 전원 전극층(611, 621, 631) 각각의 핀홀(851a, 851b, 851c)과 일 방향(Y 방향)으로 중첩되는 블랙 매트릭스 층(102)의 핀홀(853)을 포함할 수 있다.
즉, 제1 전원 전극층(611)은, 전극이 형성되지 않은 핀홀(851a)을 포함할 수 있으며, 제2 전원 전극층(621)은, 제1 전원 전극층(611)의 핀홀(851a)에 대응하는 위치에 전극이 형성되지 않은 핀홀(851b)을 포함할 수 있다.
또한, 제3 전원 전극층(631)은 제2 전원 전극층(621)의 핀홀(851b)에 대응하는 위치에 전극이 형성되지 않은 핀홀(851c)을 포함할 수 있으며, 블랙 매트릭스 층(102)은, 제3 전원 전극층(631)의 핀홀(851c)에 대응하는 블랙 매트릭스가 형성되지 않은 핀홀(853)을 포함할 수 있다.
이를 통해, 디스플레이 패널(100)의 전방에서 입사된 빛은, 투명 영역(850)을 구성하는 블랙 매트릭스층(102)의 핀홀(853), 제3 전원 전극층(631)의 핀홀(851c), 제2 전원 전극층(621)의 핀홀(851b) 및 제1 전원 전극층(631)의 핀홀(851a)을 순차적으로 통과하여, 이미지 센서(900)에 도달할 수 있다.
이때, 투명 영역(850)은, 핀홀(851a, 851b, 851c, 853)과 일 방향(Y방향)으로 중첩되는 절연층(111, 112a, 112b, 113a, 113b, 114a, 114b, 115a, 115b, 116a, 116b)의 영역과 투명 기판(110a)의 영역(852)을 포함할 수 있다. 즉, 디스플레이 패널(100)의 전방에서 입사된 빛은, 투명 영역(850)을 구성하는 핀홀(851a, 851b, 851c, 853), 절연층(111, 112a, 112b, 113a, 113b, 114a, 114b, 115a, 115b, 116a, 116b)의 영역 및 투명 기판(110a)의 영역(852)을 통과하여, 이미지 센서(900)에 도달할 수 있다.
또한, 투명 영역(850)은, 픽셀 회로층(112)의 픽셀 회로(130)가 위치하지 않는 영역에 형성될 수 있다. 즉, 투명 영역(850)은, 도 11에 도시된 바와 같이, 박막 트랜지스터(130a)가 마련되지 않은 영역에 형성될 수 있다.
또한, 투명 영역(850)은, 도 11 및 도 12에 도시된 바와 같이, 드라이버 IC(200)가 실장되며, 백플레이트(110)의 배면에 전기적으로 연결되는 FPCB(201)가 위치하지 않는 영역에 형성될 수 있다.
백플레이트(110)의 투명 기판(110a)의 배면에는 드라이버 IC(200)와 전기적으로 연결될 수 있는 전극층(119)이 마련될 수 있으며, 전극층(119)의 배면에는 전극 패드를 덮고 있는 제11 절연층(117a)이 배치될 수 있으며, 제11 절연층(117a)의 배면에는 제12 절연층(117b)이 배치될 수 있다. 예를 들어, 제11 절연층(117a)은, 유기 절연 물질로 형성되는 층간 절연층에 해당할 수 있으며, 제12 절연층(117b)은 무기 절연 물질로 형성되는 평탄화층에 해당할 수 있다.
이때, FPCB(201)의 위치에 대응하는 영역에는 제11 절연층(117a)이 배치되지 않을 수 있으며, 제12 절연층(117b)에는 홀이 형성되어 FPCB(201)의 전극(201c, 201d)과 전기적으로 연결될 수 있는 전극 패드(118c, 118d)이 마련될 수 있다.
투명 영역(850)은, 백플레이트(110)에서 Y 방향 상에 FPCB(201)가 위치하지 않는 영역에 형성됨으로써, FPCB(201)에 의해 이미지 센서(900)로 빛이 전달되지 않는 것을 방지할 수 있다.
이를 위해, 도 12에 도시된 바와 같이, 이미지 센서(900) 역시 FPCB(201)와 겹치지 않는 백플레이트(110) 후방 영역에 마련될 수 있다.
다만, 실시예에 따라서는, 도 11 및 도 12에 도시된 바와 달리, FPCB(201)에 투명 영역(850)과 일 방향(Y 방향)으로 중첩되는 핀홀이 형성되는 것 역시 가능하다.
또한, 투명 영역(850)은, 도 13에 도시된 바와 같이, 픽셀 회로층(112)의 신호 배선이 위치하지 않는 영역에 형성될 수 있다. 구체적으로, 투명 영역(850)은, 스캔 드라이버(210)와 연결되어 게이트 신호를 전달하는 스캔 라인(1210) 및 데이터 드라이버(220)와 연결되는 데이터 신호를 전달하는 데이터 라인(1220)이 위치하지 않는 영역에 형성될 수 있다. 또한, 앞서 설명한 바와 같이, 투명 영역(850)은, 픽셀 회로(130)가 위치하지 않는 영역(135)에 형성될 수 있다.
이처럼, 투명 영역(850)은, 백플레이트(110) 내에서 신호 배선(1210, 1220)과 픽셀 회로(130)가 위치하지 않은 영역에 마련됨으로써, 디스플레이 패널(100)의 전면에서 입사되는 빛이 백플레이트(110)를 통과하여 이미지 센서(900)로 전달될 수 있도록 한다.
도 14는 본 발명의 일 실시예에 따른 디스플레이 모듈(10)이 서로 다른 크기의 지름을 갖는 투명 영역(850)을 포함하는 경우를 나타내는 도면이고, 도 15 및 도 17은 본 발명의 일 실시예에 따른 디스플레이 모듈(10)의 투명 영역(850) 배치의 일 예를 나타내는 도면이다.
도 14를 참조하면, 일 실시예에 따른 디스플레이 모듈(10)은, 이미지 센서(900)의 위치에 대응하는 영역(800)에 형성되며, 외부의 빛이 이미지 센서(900)로 입사되도록 마련되는 복수의 투명 영역(850)을 포함할 수 있다.
복수의 투명 영역(850)은, 실시예에 따라, 도 14에 도시된 바와 같이, 서로 다른 크기의 지름을 갖는 투명 영역들(850a, 850b, 850c)를 포함할 수 있다.
예를 들어, 복수의 투명 영역(850)은, 제1 지름을 갖는 적어도 하나의 제1 투명 영역(850a)과, 제1 지름보다 큰 제2 지름을 갖는 적어도 하나의 제2 투명 영역(850b)과, 제1 지름보다 작은 제3 지름을 갖는 적어도 하나의 제3 투명 영역(850c)을 포함할 수 있다.
이를 통해, 디스플레이 모듈(10)은, 보다 높은 휘도를 가지고 정밀도가 높은 영상 데이터를 획득할 수 있다. 구체적으로, 상대적으로 지름이 큰 제2 투명 영역(850b)에 의하여 디스플레이 패널(100)을 통과하는 빛의 양이 증가할 수 있으며, 영상 데이터의 휘도가 높아질 수 있다. 또한, 상대적으로 지름이 작은 제3 투명 영역(850c)에 의하여 이미지 센서(900)에 맺히는 상의 정밀도가 높아질 수 있어, 영상 데이터의 정밀도가 높아질 수 있다.
도 14에서는 세 개의 서로 다른 지름을 갖는 투명 영역들(850a, 850b, 850c)을 일 예로 설명하였으나, 지름의 유형의 개수가 세 개로 한정되는 것은 아니며, 실시예에 따라, 세 개 이상의 지름의 유형으로 마련되는 것 역시 가능하다.
또한, 디스플레이 패널(100) 상에는, 이미지 센서(900)의 위치에 대응하는 영역(800)의 중심과 가까울수록 지름이 작은 투명 영역(850)이 형성될 수 있다. 이를 통해, 디스플레이 모듈(10)은, 중심 영역에서의 정밀도가 높은 영상 데이터를 획득할 수 있다.
예를 들어, 도 15에 도시된 바와 같이, 이미지 센서(900)의 위치에 대응하는 영역(800)의 중심에는 지름이 상대적으로 작은 제3 투명 영역(850c)이 마련될 수 있으며, 이미지 센서(900)의 위치에 대응하는 영역(800)의 경계에는 지름이 상대적으로 큰 제2 투명 영역(850b)이 마련될 수 있으며, 영역(800)의 중심과 경계 사이에 제1 투명 영역(850a)이 마련될 수 있다.
또한, 디스플레이 패널(100) 상에는, 이미지 센서(900)의 위치에 대응하는 영역(800)의 중심과 가까울수록 지름이 큰 투명 영역(850)이 형성될 수 있다. 이를 통해, 디스플레이 모듈(10)은, 중심 영역에서의 휘도가 높은 영상 데이터를 획득할 수 있다.
예를 들어, 도 16에 도시된 바와 같이, 이미지 센서(900)의 위치에 대응하는 영역(800)의 중심에는 지름이 상대적으로 큰 제2 투명 영역(850b)이 마련될 수 있으며, 이미지 센서(900)의 위치에 대응하는 영역(800)의 경계에는 지름이 상대적으로 작은 제3 투명 영역(850c)이 마련될 수 있으며, 영역(800)의 중심과 경계 사이에 제1 투명 영역(850a)이 마련될 수 있다.
또한, 디스플레이 패널(100) 상에는, 이미지 센서(900)의 위치에 대응하는 영역(800) 내에서 복수의 투명 영역(850) 각각이 인접한 투명 영역과 서로 다른 크기의 지름을 갖도록 마련될 수 있다. 이를 통해, 디스플레이 모듈(10)은, 전체 영역에서의 휘도 및 정밀도가 일정한 영상 데이터를 획득할 수 있다.
예를 들어, 도 17에 도시된 바와 같이, 이미지 센서(900)의 위치에 대응하는 영역(800)에서 제1 투명 영역(850a) 및 제3 투명 영역(850c)과 교번하여 배치될 수 있다. 이 경우, 어느 하나의 제1 투명 영역(850a)은, 제3 투명 영역(850c)들 사이에 배치될 수 있으며, 어느 하나의 제3 투명 영역(850c)은, 제1 투명 영역(850a)들 사이에 배치됨으로써, 복수의 투명 영역(850) 각각이 인접한 투명 영역과 서로 다른 크기의 지름을 갖도록 마련될 수 있다.
도 18 및 도 19는 일 실시예에 따른 디스플레이 장치(1)에 있어서, 타일링된 복수의 디스플레이 모듈(10)에 전달되는 신호의 예시를 나타낸 도면이다.
도 18을 참조하면, 복수의 디스플레이 모듈(10-1, 10-2, ..., 10-n)이 타일링되어 대면적 화면을 갖는 디스플레이 장치(1)를 구현할 수 있다. 도 18 및 도 19는 XY 평면 상의 디스플레이 장치(1)를 도시한 도면이므로 디스플레이 모듈(10-1, 10-2, ..., 10-P)의 1차원 배열만 나타나 있으나, 앞서 도 1을 참조하여 설명한 바와 같이 복수의 디스플레이 모듈(10-1, 10-2, ..., 10-n)이 2차원으로 배열되는 것도 가능함은 물론이다.
앞서 설명한 도 12를 다시 참조하면, 디스플레이 패널(100)은 드라이버 IC(200)가 실장된 FPCB(205)와 연결될 수 있다. FPCB(205)는 구동 보드(501)와 접속되어 디스플레이 모듈(10)을 구동 보드(501)와 전기적으로 연결시킬 수 있다.
구동 보드(501)에는 타이밍 제어부(500)가 마련될 수 있다. 따라서, 구동 보드(501)는 티콘(T-con) 보드라 지칭될 수도 있다. 복수의 디스플레이 모듈(10-1, 10-2, ..., 10-n)은 구동 보드(501)로부터 영상 데이터, 타이밍 제어 신호 등을 공급받을 수 있다.
도 19을 참조하면, 디스플레이 장치(1)에는 메인 보드(301)와 전원 보드(601)가 더 포함될 수 있다. 메인 보드(301)에는 전술한 메인 제어부(300)가 마련되고, 전원 보드(601)에는 복수의 디스플레이 모듈(10-1, 10-2, ..., 10-n)에 전원을 공급하기 위해 필요한 전원 회로가 마련될 수 있다.
전원 보드(601)는 복수의 디스플레이 모듈(10-1, 10-2, ..., 10-n)과 FPCB를 통해 전기적으로 연결될 수 있고, FPCB를 통해 연결된 복수의 디스플레이 모듈(10-1, 10-2, ..., 10-n)에 전원 전압(VDD), 기준 전압(VSS) 등을 공급할 수 있다.
전술한 예시에서는 복수의 디스플레이 모듈(10-1, 10-2, ..., 10-P)이 구동 보드(501)를 공유하는 것으로 설명하였으나, 개별 디스플레이 모듈(10)마다 별도의 구동 보드(501)가 연결되는 것도 가능하다. 또는, 복수의 디스플레이 모듈(10-1, 10-2, ..., 10-P)을 그룹화하고, 그룹 당 하나의 구동 보드(501)를 연결하는 것도 가능하다.
또한, 도 18 및 도 18에서는, 디스플레이 장치(1)에 포함된 복수의 디스플레이 모듈(10) 각각에 이미지 센서(900)가 마련되는 것으로 도시하였으나, 이에 한정되는 것은 아니며, 실시예에 따라 디스플레이 장치(1)에 포함된 복수의 디스플레이 모듈(10) 중 어느 하나의 디스플레이 모듈(10)에 이미지 센서(900)가 마련되는 등 이미지 센서(900)가 마련되는 디스플레이 모듈(10)의 개수에는 제한이 없다.
도 20은 일 실시예에 따른 디스플레이 장치(1)에 있어서 복수의 디스플레이 모듈(10)이 하우징에 결합되는 방식의 일 예를 나타낸 도면이다.
전술한 바와 같이, 복수의 디스플레이 모듈(10)은 2차원 매트릭스 형태로 배열되어 하우징(20)에 고정될 수 있다. 도 20의 예시를 참조하면, 복수의 디스플레이 모듈(10)은 그 하부에 위치하는 프레임(21)에 설치될 수 있고, 프레임(21)은 복수의 디스플레이 모듈(10)에 대응되는 일부 영역이 개방된 2차원 메쉬(mesh) 구조를 가질 수 있다.
구체적으로, 프레임(21)에는 디스플레이 모듈(10)의 개수만큼의 개구(21H)가 형성될 수 있고, 개구(21H)는 복수의 디스플레이 모듈(10)과 동일한 배열을 가질 수 있다.
한편, 복수의 디스플레이 모듈(10)은 자석에 의한 자력을 이용하거나, 기구적인 구조물에 의해 결합되거나, 접착제에 의해 접착되는 방식으로 프레임(21)에 장착될 수 있다. 디스플레이 모듈(10)이 프레임(21)에 장착되는 방식에 대해서는 제한을 두지 않는다.
구동 보드(501), 메인 보드(301) 및 전원 보드(601)는 프레임(21)의 하부에 배치될 수 있고, 프레임(21)에 형성된 개구(21H)를 통해 복수의 디스플레이 모듈(10)에 각각 전기적으로 연결될 수 있다.
프레임(21)의 하부에는 하부 커버(22)가 결합되며, 하부 커버(22)는 디스플레이 장치(1)의 하면 외관을 형성할 수 있다.
전술한 예시에서는 디스플레이 모듈(10)이 2차원으로 배열되는 경우를 예로 들었으나, 디스플레이 모듈(10)이 1차원으로 배열되는 것도 가능함은 물론이며, 이 경우 프레임(21)의 구조 역시 1차원 메쉬 구조로 변형할 수 있다.
도 21은 본 발명의 일 실시예에 따른 디스플레이 모듈(10)의 제조 방법에 대한 순서도이다.
도 21을 참조하면, 투명 기판(110a) 상에 픽셀 회로층(112)을 형성한다(2110).
투명 기판(110a)은, 유리 기판, 실리콘 기판, 등 투명한 재료의 기판 중 하나로 구현될 수 있다.
픽셀 회로층(112)은, 투명 기판(110a) 상에 형성될 수 있다. 구체적으로, 픽셀 회로층(112)은, 투명 기판(110a)의 상면에 형성되며 버퍼층(111)의 상면에 마련될 수 있다.
픽셀 회로층(112)은, 앞서 설명한 바와 같이, 픽셀 회로(130)가 마련될 수 있으며, 픽셀 회로(130)는, 버퍼층(111) 상에 배치되는 박막 트랜지스터(130a)를 포함할 수 있다. 박막 트랜지스터(130a)는, 활성층(131), 게이트 전극(132), 드레인 전극(133) 및 소스 전극(134)을 포함할 수 있다.
또한, 픽셀 회로층(112) 상에 핀홀(851a, 851b, 851c)가 형성된 복수의 전원 전극층(611, 621, 631)을 형성하여 백플레이트(110)를 제조할 수 있다(2120).
즉, 디스플레이 모듈(10)의 제조 과정에서 전원 전극층(611, 621, 631) 각각에 전극이 형성되지 않은 핀홀(851a, 851b, 851c)을 형성함으로써, 투명 영역(850)이 형성되도록 한다.
또한, 백플레이트(110) 상에 무기 발광 소자(120)를 전사하고(2130), 백플레이트(110) 상에 핀홀(853)이 형성된 블랙 매트릭스 층(102)을 형성할 수 있으며(2140), 백플레이트(110) 후방에 이미지 센서(900)를 배치할 수 있다(2150).
이때, 투명 영역(850)은, 복수의 전원 전극층(611, 621, 631) 각각에 형성되어 일 방향(Y 방향)으로 중첩되는 복수의 핀홀(851a, 851b, 851c)을 포함할 수 있다.
뿐만 아니라, 투명 영역(850)은, 복수의 전원 전극층(611, 621, 631) 각각의 핀홀(851a, 851b, 851c)과 일 방향(Y 방향)으로 중첩되는 블랙 매트릭스 층(102)의 핀홀(853)을 포함할 수 있다.
즉, 제1 전원 전극층(611)은, 전극이 형성되지 않은 핀홀(851a)을 포함할 수 있으며, 제2 전원 전극층(621)은, 제1 전원 전극층(611)의 핀홀(851a)에 대응하는 위치에 전극이 형성되지 않은 핀홀(851b)을 포함할 수 있다.
또한, 제3 전원 전극층(631)은 제2 전원 전극층(621)의 핀홀(851b)에 대응하는 위치에 전극이 형성되지 않은 핀홀(851c)을 포함할 수 있으며, 블랙 매트릭스 층(102)은, 제3 전원 전극층(631)의 핀홀(851c)에 대응하는 블랙 매트릭스가 형성되지 않은 핀홀(853)을 포함할 수 있다.
이를 통해, 디스플레이 패널(100)의 전방에서 입사된 빛은, 투명 영역(850)을 구성하는 블랙 매트릭스층(102)의 핀홀(853), 제3 전원 전극층(631)의 핀홀(851c), 제2 전원 전극층(621)의 핀홀(851b) 및 제1 전원 전극층(631)의 핀홀(851a)을 순차적으로 통과하여, 이미지 센서(900)에 도달할 수 있다.
이때, 투명 영역(850)은, 핀홀(851a, 851b, 851c, 853)과 일 방향(Y방향)으로 중첩되는 절연층(111, 112a, 112b, 113a, 113b, 114a, 114b, 115a, 115b, 116a, 116b)의 영역과 투명 기판(110a)의 영역(852)을 포함할 수 있다. 즉, 디스플레이 패널(100)의 전방에서 입사된 빛은, 투명 영역(850)을 구성하는 핀홀(851a, 851b, 851c, 853), 절연층(111, 112a, 112b, 113a, 113b, 114a, 114b, 115a, 115b, 116a, 116b)의 영역 및 투명 기판(110a)의 영역(852)을 통과하여, 이미지 센서(900)에 도달할 수 있다.
또한, 백플레이트(110)에 드라이버 IC(200)를 연결할 수 있다(2160). 구체적으로, 백플레이트(110)에 드라이버 IC(200)가 실장된 FPCB(201)를 연결할 수 있다.
투명 영역(850)은, 백플레이트(110)에서 Y 방향 상에 FPCB(201)가 위치하지 않는 영역에 형성됨으로써, FPCB(201)에 의해 이미지 센서(900)로 빛이 전달되지 않는 것을 방지할 수 있다.
한편, 개시된 실시예들은 컴퓨터에 의해 실행 가능한 명령어를 저장하는 기록매체의 형태로 구현될 수 있다. 명령어는 프로그램 코드의 형태로 저장될 수 있으며, 프로세서에 의해 실행되었을 때, 프로그램 모듈을 생성하여 개시된 실시예들의 동작을 수행할 수 있다. 기록매체는 컴퓨터로 읽을 수 있는 기록매체로 구현될 수 있다.
컴퓨터가 읽을 수 있는 기록매체로는 컴퓨터에 의하여 해독될 수 있는 명령어가 저장된 모든 종류의 기록 매체를 포함한다. 예를 들어, ROM(read only memory), RAM(random access memory), 자기 테이프, 자기 디스크, 플래쉬 메모리, 광 데이터 저장장치 등이 있을 수 있다.
이상에서와 같이 첨부된 도면을 참조하여 개시된 실시예들을 설명하였다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고도, 개시된 실시예들과 다른 형태로 본 발명이 실시될 수 있음을 이해할 것이다. 개시된 실시예들은 예시적인 것이며, 한정적으로 해석되어서는 안 된다.
1: 디스플레이 장치 10: 디스플레이 모듈
100: 디스플레이 패널 110: 백플레이트
120: 무기 발광 소자 130: 픽셀 회로
200: 드라이버 IC 201: FPCB
850: 투명 영역 900: 이미지 센서

Claims (20)

  1. 2차원으로 배열되는 복수의 픽셀을 포함하는 디스플레이 모듈에 있어서,
    투명 기판과, 상기 투명 기판 상에 배치되는 픽셀 회로층과 복수의 전원 전극층을 포함하는 백플레이트; 및 상기 백플레이트 상에 배치되는 복수의 무기 발광 소자;를 포함하는 디스플레이 패널; 및
    상기 디스플레이 패널 후방에 배치되는 이미지 센서;를 포함하고,
    상기 복수의 픽셀 각각은,
    상기 복수의 무기 발광 소자 중 둘 이상의 무기 발광 소자로 이루어지고,
    상기 디스플레이 패널은,
    상기 이미지 센서의 위치에 대응하는 영역에 형성되며, 외부의 빛이 상기 이미지 센서로 입사되도록 마련되는 복수의 투명 영역;을 포함하고,
    상기 복수의 투명 영역 각각은,
    상기 복수의 픽셀 중 둘 이상의 픽셀 각각의 개구부(aperture) 사이에 마련되고, 상기 복수의 전원 전극층 각각에 형성되어 일 방향으로 중첩되는 복수의 핀홀을 포함하는 디스플레이 모듈.
  2. 제1항에 있어서,
    상기 디스플레이 패널은,
    상기 백플레이트 상에 배치되고, 상기 복수의 픽셀 각각의 개구부를 제외한 영역에서 빛을 차단하는 블랙 매트릭스(black matrix, BM) 층;을 더 포함하고,
    상기 복수의 투명 영역 각각은,
    상기 복수의 전원 전극층 각각의 핀홀과 일 방향으로 중첩되는 상기 블랙 매트릭스 층의 핀홀을 포함하는 디스플레이 모듈.
  3. 제1항에 있어서,
    상기 복수의 투명 영역 각각은,
    상기 픽셀 회로층의 픽셀 회로가 위치하지 않는 영역에 형성되는 디스플레이 모듈.
  4. 제1항에 있어서,
    상기 복수의 투명 영역 각각은,
    상기 픽셀 회로층의 신호 배선이 위치하지 않는 영역에 형성되는 디스플레이 모듈.
  5. 제1항에 있어서,
    상기 디스플레이 모듈은,
    상기 픽셀 회로층의 픽셀 회로로 구동 신호를 전송하는 드라이버 IC; 및
    상기 드라이버 IC가 실장되며, 상기 백플레이트의 배면에 전기적으로 연결되는 FPCB;를 더 포함하고,
    상기 복수의 투명 영역 각각은,
    상기 FPCB가 위치하지 않는 영역에 형성되는 디스플레이 모듈.
  6. 제1항에 있어서,
    상기 복수의 투명 영역 각각은,
    서로 동일한 크기의 지름을 갖는 디스플레이 모듈.
  7. 제1항에 있어서,
    상기 복수의 투명 영역은,
    서로 다른 크기의 지름을 갖는 투명 영역들을 포함하는 디스플레이 모듈.
  8. 제7항에 있어서,
    상기 복수의 투명 영역은,
    제1 지름을 갖는 적어도 하나의 제1 투명 영역;
    제1 지름보다 큰 제2 지름을 갖는 적어도 하나의 제2 투명 영역; 및
    제1 지름보다 작은 제3 지름을 갖는 적어도 하나의 제3 투명 영역;을 포함하는 디스플레이 모듈.
  9. 제7항에 있어서,
    상기 디스플레이 패널에는,
    상기 이미지 센서의 위치에 대응하는 영역의 중심과 가까울수록 지름이 작은 투명 영역이 형성되는 디스플레이 모듈.
  10. 제7항에 있어서,
    상기 디스플레이 패널에는,
    상기 이미지 센서의 위치에 대응하는 영역의 중심과 가까울수록 지름이 큰 투명 영역이 형성되는 디스플레이 모듈.
  11. 제7항에 있어서,
    상기 복수의 투명 영역 각각은,
    인접한 투명 영역과 서로 다른 크기의 지름을 갖는 디스플레이 모듈.
  12. 제1항에 있어서,
    상기 이미지 센서는,
    상기 복수의 투명 영역 각각을 통하여 입사되는 외부의 빛을 감지하여 영상 데이터를 획득하는 디스플레이 모듈.
  13. 2차원으로 배열된 복수의 픽셀을 포함하는 복수의 디스플레이 모듈; 및
    상기 복수의 디스플레이 모듈을 지지하는 프레임;을 포함하고,
    상기 복수의 디스플레이 모듈 중 적어도 하나의 디스플레이 모듈은,
    투명 기판과, 상기 투명 기판 상에 배치되는 픽셀 회로층과 복수의 전원 전극층을 포함하는 백플레이트; 및 상기 백플레이트 상에 배치되는 복수의 무기 발광 소자;를 포함하는 디스플레이 패널; 및
    상기 디스플레이 패널 후방에 배치되는 이미지 센서;를 포함하고,
    상기 복수의 픽셀 각각은,
    상기 복수의 무기 발광 소자 중 둘 이상의 무기 발광 소자로 이루어지고,
    상기 디스플레이 패널은,
    상기 이미지 센서의 위치에 대응하는 영역에 형성되며, 외부의 빛이 상기 이미지 센서로 입사되도록 마련되는 복수의 투명 영역;을 포함하고,
    상기 복수의 투명 영역 각각은,
    상기 복수의 픽셀 중 둘 이상의 픽셀 각각의 개구부(aperture) 사이에 마련되고, 상기 복수의 전원 전극층 각각에 형성되어 일 방향으로 중첩되는 복수의 핀홀을 포함하는 디스플레이 장치.
  14. 제13항에 있어서,
    상기 디스플레이 패널은,
    상기 백플레이트 상에 배치되고, 상기 복수의 픽셀 각각의 개구부를 제외한 영역에서 빛을 차단하는 블랙 매트릭스(black matrix, BM) 층;을 더 포함하고,
    상기 복수의 투명 영역 각각은,
    상기 복수의 전원 전극층 각각의 핀홀과 일 방향으로 중첩되는 상기 블랙 매트릭스 층의 핀홀을 포함하는 디스플레이 장치.
  15. 제13항에 있어서,
    상기 복수의 투명 영역 각각은,
    상기 픽셀 회로층의 픽셀 회로가 위치하지 않는 영역에 형성되는 디스플레이 장치.
  16. 제13항에 있어서,
    상기 복수의 투명 영역 각각은,
    상기 픽셀 회로층의 신호 배선이 위치하지 않는 영역에 형성되는 디스플레이 장치.
  17. 제13항에 있어서,
    상기 디스플레이 모듈은,
    상기 픽셀 회로층의 픽셀 회로로 구동 신호를 전송하는 드라이버 IC; 및
    상기 드라이버 IC가 실장되며, 상기 백플레이트의 배면에 전기적으로 연결되는 FPCB;를 더 포함하고,
    상기 복수의 투명 영역 각각은,
    상기 FPCB가 위치하지 않는 영역에 형성되는 디스플레이 장치.
  18. 제13항에 있어서,
    상기 복수의 투명 영역은,
    서로 다른 크기의 지름을 갖는 투명 영역들을 포함하는 디스플레이 장치.
  19. 제18항에 있어서,
    상기 복수의 투명 영역은,
    제1 지름을 갖는 적어도 하나의 제1 투명 영역;
    제1 지름보다 큰 제2 지름을 갖는 적어도 하나의 제2 투명 영역; 및
    제1 지름보다 작은 제3 지름을 갖는 적어도 하나의 제3 투명 영역;을 포함하는 디스플레이 장치.
  20. 제18항에 있어서,
    상기 디스플레이 패널에는,
    상기 이미지 센서의 위치에 대응하는 영역의 중심과 가까울수록 지름이 작은 투명 영역이 형성되는 디스플레이 장치.
KR1020210053022A 2021-04-23 2021-04-23 디스플레이 모듈, 디스플레이 장치 및 그 제조방법 KR20220146132A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210053022A KR20220146132A (ko) 2021-04-23 2021-04-23 디스플레이 모듈, 디스플레이 장치 및 그 제조방법
PCT/KR2022/004369 WO2022225214A1 (ko) 2021-04-23 2022-03-29 디스플레이 모듈, 디스플레이 장치 및 그 제조방법
US18/227,162 US20230387144A1 (en) 2021-04-23 2023-07-27 Display module, display apparatus and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210053022A KR20220146132A (ko) 2021-04-23 2021-04-23 디스플레이 모듈, 디스플레이 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20220146132A true KR20220146132A (ko) 2022-11-01

Family

ID=83722416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210053022A KR20220146132A (ko) 2021-04-23 2021-04-23 디스플레이 모듈, 디스플레이 장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US20230387144A1 (ko)
KR (1) KR20220146132A (ko)
WO (1) WO2022225214A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015143011A1 (en) * 2014-03-19 2015-09-24 Bidirectional Display Inc. Image sensor panel and method for capturing graphical information using same
KR102418520B1 (ko) * 2015-09-04 2022-07-08 삼성디스플레이 주식회사 표시 장치
US9749562B2 (en) * 2015-11-13 2017-08-29 Omnivision Technologies, Inc. Liquid crystal display and infrared image sensor on silicon
US10763296B2 (en) * 2017-11-22 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Biometric sensor and methods thereof
US11030938B2 (en) * 2018-12-28 2021-06-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device

Also Published As

Publication number Publication date
US20230387144A1 (en) 2023-11-30
WO2022225214A1 (ko) 2022-10-27

Similar Documents

Publication Publication Date Title
US11444066B2 (en) Display apparatus and manufacturing method thereof
KR102180807B1 (ko) 디스플레이 모듈
CN109389910B (zh) 微型发光二极管显示面板
US11075329B2 (en) Display panel with light emitting diode (LED) power transfer structure and display apparatus including the same
KR20220103550A (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
KR20220072535A (ko) 디스플레이 모듈
KR20220064004A (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
US11715413B2 (en) Display module, display apparatus and method for manufacturing the same
CN109450539B (zh) 移动终端和移动终端的lifi信号收发方法
KR20220072555A (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
KR20220120402A (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
CN112669761A (zh) 一种显示面板及其制备方法、显示装置
US20220223576A1 (en) Display apparatus
US20220149112A1 (en) Display module, display apparatus and method for manufacturing the same
EP4170637A1 (en) Display module, display apparatus, and method for manufacturing same
US11837151B2 (en) Display module and display apparatus having the same
US11929012B2 (en) Display module and display apparatus having the same
KR20220146132A (ko) 디스플레이 모듈, 디스플레이 장치 및 그 제조방법
KR20220103551A (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
KR20220061495A (ko) 디스플레이 모듈, 디스플레이 장치 및 그 제조방법
KR20220058220A (ko) 디스플레이 모듈 및 디스플레이 장치
KR20220076107A (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
KR20220115297A (ko) 디스플레이 장치 및 그 제어방법
US20230351946A1 (en) Transparent display module and transparent display apparatus
KR20220101949A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination