KR20220143866A

KR20220143866A - 차동 측정 회로 교정

Info

Publication number: KR20220143866A
Application number: KR1020227031102A
Authority: KR
Inventors: 이고르 골저
Original assignee: 테라다인 인코퍼레이티드
Priority date: 2020-02-19
Filing date: 2021-01-21
Publication date: 2022-10-25
Also published as: US11156692B2; JP2023515328A; US20210255268A1; WO2021167738A1; CN115038982A

Abstract

예시적인 회로는 로우 신호를 제공하는 제1 회로; 하이 신호를 제공하는 제2 회로로서, 상기 하이 신호는 상기 로우 신호보다 더 큰 전압 크기를 가지는 상기 제2 회로; 및 상기 제1 회로로부터 상기 로우 신호를 수신하고 상기 제2 회로로부터 상기 하이 신호를 수신하도록 구성된 차동 증폭기;를 포함한다. 차동 증폭기는 상기 하이 신호와 상기 로우 신호를 기반으로 출력 전압을 생성하기 위한 것이다. 예시적인 회로는 출력 전압을 측정하기 위한 제1 측정 회로; 상기 제1 회로에서 상기 로우 신호를 측정하기 위한 제2 측정 회로; 및 상기 제1 측정 회로에 의해 측정된 상기 출력 전압, 상기 제2 측정 회로에 의해 측정된 상기 로우 신호, 및 상기 회로에 대해 획득된 교정 값에 기초하여 차동 측정을 판정하기 위한 처리 로직;을 포함한다.

Description

차동 측정 회로 교정

본 명세서는 일반적으로 차동 측정 회로를 교정하기 위한 예시적인 프로세스에 관한 것이다.

차동 측정 회로의 예는 두 입력 신호 간의 차이를 기반으로 하는 출력 전압을 생성한다. 이상(ideal) 차동 측정 회로는 두 입력 신호 간의 차이 변화에 대한 응답으로만 출력을 변경한다. 따라서, 예를 들어 두 입력 신호가 동일한 크기만큼 전압이 증가하거나 감소하더라도 이상 차동 측정의 출력 전압은 변경되지 않는다. 그러나 입력 신호 중 하나는 변경되고 다른 하나는 변경되지 않거나, 두 입력 신호가 상이하게 변경되면, 이상 차동 측정 회로의 출력 전압이 변경된다.

본 발명에 따르면, 차동 측정 회로를 교정하기 위한 예시적인 프로세스가 제공된다.

예시적인 회로는 로우 신호를 제공하는 제1 회로; 하이 신호를 제공하는 제2 회로로서, 상기 하이 신호는 상기 로우 신호보다 더 큰 전압 크기를 가지는 상기 제2 회로; 및 상기 제1 회로로부터 상기 로우 신호를 수신하고 상기 제2 회로로부터 상기 하이 신호를 수신하도록 구성된 차동 증폭기;를 포함한다. 상기 차동 증폭기는 상기 하이 신호와 상기 로우 신호를 기반으로 출력 전압을 생성하기 위한 것이다. 상기 예시적인 회로는 상기 출력 전압을 측정하기 위한 제1 측정 회로; 상기 제1 회로에서 상기 로우 신호를 측정하기 위한 제2 측정 회로; 및 상기 제1 측정 회로에 의해 측정된 상기 출력 전압, 상기 제2 측정 회로에 의해 측정된 상기 로우 신호, 및 상기 회로에 대해 획득된 교정 값에 기초하여 차동 측정을 판정하기 위한 처리 로직;을 포함한다. 상기 예시적인 상기 회로는 단독으로 또는 조합하여 다음 기능 중 하나 이상을 포함할 수 있다.

상기 처리 로직은 다음과 같이 차동 측정값(hs-ls)을 판정하도록 구성될 수 있다.

여기서 Vo는 상기 제1 측정 회로에 의해 측정된 상기 출력 전압, ls(m)은 상기 제2 측정 회로에 의해 측정된 상기 로우 신호, GH와 GL은 상기 교정 값, Ofs는 상기 로우 신호와 상기 하이 신호가 제로 볼트(0V)이거나 그 근방에 있을 때 산출되는 오프셋 값이다.

상기 제1 측정 회로는 제1 아날로그-디지털 변환기(ADC)를 포함할 수 있고, 상기 제2 측정 회로는 제2 ADC를 포함할 수 있고, 상기 제2 ADC는 상기 회로에 대한 최종 측정 사양보다 낮은 정확도를 가질 수 있다. 상기 제1 측정 회로는 제1 ADC를 포함할 수 있고, 상기 제2 측정 회로는 제2 ADC를 포함할 수 있고, 상기 제1 ADC는 상기 제2 ADC보다 더 정확할 수 있다.

앞의 수학식에서, GH는 양의 값이고 GL은 GH와 상이한 음의 값일 수 있으며, 여기서 GH와 GL의 절대값의 차이는 10% 이하일 수 있다. GH와 GL의 절대값의 차이는 5% 이하일 수 있다. ls(m)의 절대값은 200mV 이하일 수 있다. GH는 상기 제1 회로를 전기적 접지에 연결하고 상기 제2 회로를 공지된 전압에 연결하여 판정되는 값일 수 있다. GH+GL은 상기 제1 회로와 상기 제2 회로를 함께 연결하고 함께 연결된 상기 제1 회로와 상기 제2 회로에 공지된 전압을 인가하여 판정할 수 있는 값일 수 있다. GH와 GL은 서로와 별도로 판정될 수 있다.

상기 차동 증폭기는 피드백 경로 및 피드포워드 경로에 레지스터를 포함할 수 있다. 상기 출력 전압은 상기 레지스터의 값에 적어도 부분적으로 기초할 수 있다. 상기 처리 로직은 하나 이상의 마이크로프로세서를 포함할 수 있다. 상기 처리 로직은 프로그래밍 가능한 로직을 포함할 수 있다. 상기 회로는 접지 재참조(re-referencing) 회로의 일부일 수 있다.

예시적인 자동 테스트 장비(ATE)는 피시험 장치(DUT)에 연결하기 위한 회로 보드로서, 상기 DUT는 상기 회로 보드의 제1 전기 기준에 연결되는 상기 회로 보드; 및 제2 전기 기준에 연결되는 테스트 회로로서, 상기 제2 전기 기준은 상기 DUT로부터 상기 테스트 회로로 출력된 신호 쌍이 일정한 전압 차이를 유지하면서 전압 값을 변경하게 하는 상기 제1 전기 기준과 상이한 전압에 있는 상기 테스트 회로;를 포함한다. 상기 테스트 회로는 상기 신호 쌍에 로우 신호를 제공하는 제1 회로; 상기 신호 쌍에 하이 신호를 제공하는 제2 회로로서, 상기 하이 신호는 상기 로우 신호보다 더 큰 전압 크기를 가지는 상기 제2 회로; 및 상기 제1 회로로부터 상기 로우 신호를 수신하고 상기 제2 회로로부터 상기 하이 신호를 수신하도록 구성된 차동 증폭기;를 포함한다. 상기 차동 증폭기는 상기 하이 신호와 상기 로우 신호 간의 차이를 기반으로 하는 출력 전압을 생성하기 위한 것일 수 있다. 상기 테스트 회로는 또한 상기 출력 전압을 측정하기 위한 제1 측정 회로; 상기 제1 회로에서 상기 로우 신호를 측정하기 위한 제2 측정 회로; 및 상기 제1 측정 회로에 의해 측정된 상기 출력 전압, 상기 제2 측정 회로에 의해 측정된 상기 로우 신호, 및 상기 테스트 회로에 대해 획득된 교정 값에 기초하여 차동 측정을 판정하기 위한 처리 로직;을 포함한다. 상기 예시적 ATE는 다음 기능 중 하나 이상을 단독으로 또는 조합하여 포함할 수 있다.

상기 예시적 ATE는 상기 DUT에 대한 하나 이상의 테스트를 수행하기 위한 테스트 기기를 포함할 수 있다. 상기 테스트 회로는 상기 테스트 기기의 일부일 수 있다. 상기 제1 전기 기준은 상기 DUT에 대한 제1 전기 접지일 수 있고 상기 제2 전기 기준은 상기 테스트 회로에 대한 제2 전기 접지일 수 있다.

상기 처리 로직은 다음과 같이 상기 차동 측정값(hs-ls)을 판정하도록 구성될 수 있다:

여기서 Vo는 상기 제1 측정 회로에 의해 측정된 상기 출력 전압, ls(m)은 상기 제2 측정 회로에 의해 측정된 상기 로우 신호, GH와 GL은 상기 교정 값이고, Ofs는 상기 로우 신호와 상기 하이 신호가 0 볼트(0V)이거나 그 근처에 있을 때 산출되는 오프셋 값이다.

상기 제1 측정 회로는 제1 ADC를 포함할 수 있고, 상기 제2 측정 회로는 제2 ADC를 포함할 수 있고, 상기 제2 ADC는 상기 테스트 회로에 대한 최종 측정 사양보다 낮은 정확도를 가질 수 있다. 상기 제1 측정 회로는 제1 ADC를 포함할 수 있고, 상기 제2 측정 회로는 제2 ADC를 포함할 수 있고, 상기 제1 ADC는 상기 제2 ADC보다 더 정확할 수 있다.

앞의 수학식에서 GH는 양의 값을 가질 수 있고 GL은 GH와 상이한 음의 값을 가질 수 있다. GH와 GL의 절대값의 차이는 5% 이하일 수 있다.

본 써머리 섹션을 포함하여 본 명세서에 기술된 2개 이상의 특징은 본 명세서에 구체적으로 설명되지 않은 구현을 형성하기 위해 결합될 수 있다.

본원에 기술된 시스템 및 기술, 또는 그의 일부는 하나 이상의 비일시적 기계 판독 가능 저장 매체에 저장되고 본원에 기술된 동작들을 제어(예를 들어 조정)하기 위해 하나 이상의 처리 장치 상에서 실행가능한 명령을 포함하는 컴퓨터 프로그램 제품을 사용하여 구현되거나, 그에 의해 제어될 수 있다. 본원에 기술된 시스템 및 기술, 또는 그의 일부는 다양한 동작을 수행하기 위해 실행 가능한 명령어를 저장한 메모리 및 하나 이상의 처리 장치를 포함할 수 있는 장치, 방법 또는 전자 시스템으로서 구현될 수 있다.

하나 이상의 구현의 세부 사항은 첨부 도면 및 하기의 설명에 설명되어 있다. 다른 특징, 목적 및 이점은 설명 및 도면, 그리고 청구범위로부터 명백할 것이다.

도 1은 예시적인 차동 측정 회로의 회로도이다.
도 2는 차동 측정 회로를 포함하는 예시적인 자동 테스트 장비의 컴포넌트를 도시하는 블록도이다.
상이한 도면에서 유사한 참조 번호는 유사한 엘리먼트를 나타낸다.

예시적인 차동 측정 회로는 2개의 입력 신호 간의 차이를 기반으로 하는 출력 전압을 생성한다. 예를 들어, 2개의 입력 신호의 차이에 차동 이득을 적용하여 출력 전압을 생성한다. 실제 차동 측정 회로는 앞서 설명한 이상(ideal) 차동 측정 회로와 다르게 작동할 수 있다. 예를 들어, 실제 차동 측정 회로는 2개의 입력 신호가 동일한 크기만큼 전압이 증가 또는 감소하더라도 상이한 출력 전압을 생성할 수 있다. 이 동작은 출력 전압을 생성하는 데 사용되는 차동 증폭기에 의해 측정 프로세스에 도입된 오류 때문일 수 있다. 따라서, 여기에 설명된 회로 및 프로세스는 차동 증폭기에 의해 도입된 오류의 일부 또는 전부에 대해 적어도 부분적으로 정정하는 데 사용될 수 있는 교정 값을 생성하는 데 사용된다.

이와 관련하여, 여기에 설명된 예시적인 회로는 2개의 신호 사이의 차이를 측정하기 위한 차동 측정 회로를 포함할 수 있다. 회로는 피시험 장치(DUT)가 테스트를 통과했는지 또는 실패했는지를 판정하기 위해 테스트 시스템에서 사용될 수 있다. 구현에서, 회로는 2개의 신호를 제공하는 회로를 포함한다. 이 경우, 2개의 신호를 제공하는 회로는 로우 신호(LS)를 제공하는 제1 회로 및 하이 신호(HS)를 제공하는 제2 회로를 포함한다. 하이 신호는 로우 신호보다 더 큰 전압 크기를 갖는다. 차동 증폭기는 제1 회로로부터 로우 신호 및 제2 회로로부터 하이 신호를 수신하고, 하이 신호 및 로우 신호에 기초한 출력 전압을 산출하도록 구성된다. 이 예에서, 하이 신호 증폭은 로우 신호 증폭과 다르므로, 이는 앞에서 설명한 대로 출력 전압에 오류를 가져온다.

제1 측정 회로는 출력 전압을 측정하도록 구성되고; 제2 측정 회로는 제1 회로에서 로우 신호를 측정하도록 구성된다. 마이크로프로세서 또는 하나 이상의 다른 적절한 처리 장치와 같은 처리 로직은 제1 측정 회로에 의해 측정된 출력 전압, 제2 측정 회로에 의해 측정된 로우 신호, 및 회로에 대해 획득된 교정 값에 기초한 차동 측정을 판정하도록 구성된다. 차동 측정은 하이 신호와 로우 신호 사이의 차이를 기반으로 하거나 그를 나타낼 수 있다. 교정 값은 차동 증폭기에 의해 측정 프로세스에 도입된 오류를 수정하는 데 사용할 수 있다.

도 1을 참조하면, 예시적인 차동 측정 회로(10)는 예시적인 차동 증폭기(20)를 포함한다. 차동 증폭기는 로우 신호(LS)를 제공하기 위한 레지스터(13)가 있는 경로의 제1 입력 회로(12) 및 하이 신호(HS)를 제공하기 위한 레지스터(15)가 있는 경로의 제2 입력 회로(14)를 포함한다. 일부 구현에서, 제1 입력 회로 및 제2 입력 회로는 오직 도체일 수 있다. 일부 구현에서, 제1 입력 회로 및 제2 입력 회로는 수동 전자 장치, 능동 전자 장치, 또는 수동 전자 장치와 능동 전자 장치의 조합을 포함할 수 있다. 레지스터(13)는 저항(R1)을 갖고 레지스터(15)는 저항(R2)을 갖는다. "하이" 및 "로우"는 특정 숫자 값을 요구하거나 암시하지 않는다. 이 예에서 하이 신호는 로우 신호보다 더 큰 전압 크기를 갖는다. 아날로그-디지털 변환기(ADC)(18)는 제1 입력 회로(12)에 연결되고 제1 입력 회로에서 LS를 측정하도록 구성된다. 연산 증폭기와 같은 증폭기(19)는 HS 및 LS를 수신하고 HS와 LS 간의 차이에 기초한 출력 전압(Vo)을 생성하도록 구성된다. ADC(22)는 차동 증폭기(20)의 출력에서 회로 경로(24)를 따라 연결되고 출력 전압(Vo)을 측정하도록 구성된다. 차동 증폭기(20)에서 레지스터(25)는 피드백 경로(27)를 따라 회로 경로(24)를 로우 신호 입력 회로(12)에 연결한다. 레지스터(29)는 피드포워드 경로(30)를 따라 하이 신호 입력 회로(14)를 ADC(22)에 연결한다. 레지스터(25, 29)의 저항은 K1*R1 및 K2*R2의 곱으로 각각 표현되며, 여기서 K1 및 K2는 각각 차동 증폭기(20)의 로우 사이드 증폭 및 하이 사이드 증폭을 나타내거나 영향을 미치는 상수이다. 여기에 설명된 것과 같은 임의의 적절한 회로 또는 처리 장치를 이용하여 구현될 수 있는 처리 로직(32)은 교정 값을 사용하여 출력 전압(Vo)의 오류를 수정한다. 예를 들어 처리 로직은 교정 값을 사용하여 하기의 수학식 1에 따라 차동 전압(hs-ls)을 판정할 수 있다. 화살표(35)는 개념적으로 ADC(18 및 22)에 의해 측정된 값의 전송을 나타낸다.

이와 관련하여, K1≠K2인 경우 차동 증폭기(20)의 오류가 출력 전압에 도입될 수 있다. K1과 K2는 절대값이 다를 수 있지만, 일부 구현에서는 K1과 K2가 절대값에서 근접하다. 예를 들어, K1과 K2는 서로 10% 이내, 5% 이내, 3% 이내, 또는 1% 이내일 수 있다. 여기에 설명된 회로 및 프로세스는 차동 증폭기에 의해 측정 프로세스에 도입된 오류가 감소, 최소화 또는 제거된 차동 측정, 즉 (hs-ls)를 판정하는 데 사용될 수 있다. 즉, (hs-ls)는 도 1의 차동 증폭기 또는 기타 회로에 의해 발생하는 오류가 감소, 최소화 또는 제거된 하이 신호(HS)와 로우 신호(LS) 간의 차이일 수 있다. 예에서 이 차동 전압(hs-ls)은 다음과 같이 표현된다:

여기서 Vo는 ADC(22)에서 측정된 출력 전압, ls(m)은 ADC(18)에서 측정된 로우 신호(LS), GH 및 GL은 증폭기의 이득 값, Ofs는 로우 신호 및 하이 신호가 0 볼트(0V) 또는 그 근처에서 설정될 때 산출되는 오프셋 값이다.

수학식 1에서, 차동 전압(hs-ls)은 ADC(22)에 의해 측정된 출력 전압(Vo)과 ADC(18)에 의해 측정된 ls(m)의 두 가지 측정 값의 항으로 표현된다. ls(m)은 수학식 1에서 작은 수,

가 곱해진 별도의 항이다. 이와 관련하여 이 예에서 K1은 K2에 절대값에 가깝기 때문에, GL은 -GH와 거의 동일하여

값이 상대적으로 작게 되도록 한다. 따라서 GL과 GH를 추가하면 0에 가까운 값이 생성된다. 일부 예에서, GL 및 GH의 절대값은 서로의 10% 이내, 서로의 5% 이내, 서로의 3% 이내, 또는 서로의 1% 이내일 수 있다.

오류의 기여도가 상대적으로 작기 때문에, ADC(18)는 높은 정확도를 가질 필요가 없다. 즉, ADC(18)의 정확도가 낮더라도, 예를 들어, ADC(18)가 10% 부정확, 20% 부정확, 30% 부정확 등이 되더라도, ls(m)을 포함하는 수학식 1의 오류 항은 작을 것이고, 따라서 (hs-ls) 값에 거의 영향을 미치지 않을 것이다.

일부 구현에서, ADC(18)는 회로(10)에 대한 최종 측정 사양보다 정확도가 낮을 수 있다. 예에서 ADC(22)는 ADC(18)보다 정확할 수 있다. 결과적으로 ADC(18)는 ADC(22)보다 저렴할 수 있다. 일부 구현에서, ADC(18)에 의해 측정된 값인 ls(m)의 절대값은 상대적으로 낮다. 예를 들어, ls(m)은 500mV(밀리볼트) 이하, 400mV 이하, 300mV 이하, 200mV 이하 또는 100mV 이하일 수 있다. 일부 구현에서, 로우 전압(LS)은 하이 전압(HS)의 50%이고; 로우 전압(LS)은 하이 전압(HS)의 40%이고; 로우 전압(LS)은 하이 전압(HS)의 30%이고; 로우 전압(LS)은 하이 전압(HS)의 20%이고; 또는 로우 전압(LS)은 하이 전압(HS)의 10%이다.

일부 구현에서, 교정 값은 이득 또는 "이득 인자" GH 및 GL이다. 일부 구현에서 교정 값은 이러한 이득을 기반으로 한다. 교정 값은 차동 증폭기에 의해 도입된 오류를 교정하기 위해 수학식 1에 따라 적용될 수 있다. 예를 들어, 처리 로직은 ls(m) 및 Vo 및 위의 수학식 1에 대한 ADC(18 및 22)에 의한 측정을 사용하여 차동 전압(hs-ls)을 판정하기 위해 교정 인자를 사용할 수 있다. 수학식 1의 이득(GH, GL)을 얻기 위해 다음과 같은 연산이 수행될 수 있다.

GH를 획득하기 위한 제1 예시적인 프로세스에서, LS에서 접지 신호를 제공하기 위해 제1 입력 회로(12)를 전기적 접지에 연결하고; HS에서 알려진 전압 신호를 제공하기 위해 알려진 전압 레벨에 제2 입력 회로(14)를 연결하고; ADC(22)를 사용하여 Vo를 측정한다. 여기서 Vo는 하이 신호의 값에만 기초하기 때문에 Vo(hs)라고 한다. 출력 전압 Vo(hs)는 HS*GH와 동일하며, 여기서 GH는 제2 입력 회로(14)에서 ADC(22)로의 이득이다. GH는 전압 신호(HS)가 알려져 있고 출력 전압(Vo(hs))이 알려져 있기 때문에 Vo(hs)/HS에 의해 판정될 수 있다.

GL을 얻기 위한 제1 예시적인 프로세스에서, HS에서 접지 신호를 제공하기 위해 제2 입력 회로(14)를 전기 접지에 연결하고; LS에서 알려진 전압 신호를 제공하기 위해 제1 입력 회로(12)를 알려진 전압 레벨에 연결하고; ADC(22)를 사용하여 Vo를 측정한다. 여기서 Vo는 로우 신호의 값에만 기초하기 때문에 Vo(ls)라고 한다. 출력 전압(Vo(ls))은 LS*GL과 같고, 여기서 GL은 제1 입력 회로(12)에서 경로(24)까지의 이득이다. GL은 출력 전압(Vo(ls))이 알려져 있고 전압 신호(LS)는 알고 있으며 ADC(18)로 측정할 수 있기 때문에 Vo(ls)/LS에 의해 판정될 수 있다. 이 예에서 LS는 음의 값이 된다.

대안적으로, GH 및 GH+GL에 대한 이득 값을 획득하기 위해 제2 예시적인 프로세스에서 다음 연산이 수행될 수 있다. GH와 GH+GL을 알면, GL에 대한 값은 GH+GL에서 GH를 빼서 판정할 수 있다. 이러한 연산은 예를 들어 LS에서 알려진 전압을 생성하기 위해 제1 입력 회로(12)에 연결하기 어렵거나 그 연결이 이루어질 수 없는 경우에 사용될 수 있다.

GH를 획득하기 위한 제2 예시적인 프로세스에서, LS에서 접지 신호를 제공하기 위해 제1 입력 회로(12)를 전기 접지에 연결하고; 제2 입력 회로(14)를 알려진 전압 레벨에 연결한다. 따라서 출력 전압(Vo(hs))은 HS*GH와 같으며, 여기서 GH는 제2 입력 회로(14)에서 ADC(22)로의 이득이다. HS에서의 전압 신호가 알려져 있고 출력 전압(Vo(hs))이 알려져 있기 때문에 GH가 판정될 수 있다. 즉, HS에서의 전압 신호가 알려져 있고 출력 전압(Vo(hs))이 알려져 있기 때문에 GH는 Vo(hs)/HS에 의해 판정될 수 있다.

제2 예시적 프로세스는 GH+GL에 대한 특이 값을 얻는다. 즉, GH+GL에 대한 단일 값을 얻고; GL은 별도로 취득하지 않는다. GH+GL을 얻으려면, 제1 입력 회로(12)와 제2 회로 입력(14)을 함께 연결하고, 예를 들어, HS에서 LS로 전기적으로 단락하라. 결과적으로 단락된 쌍은 ADC(18)에 의해 측정될 수 있는 알려진 전압 레벨 V(hl)에 연결된다. 이 예에서, 출력 전압(Vo)은 V(hl)의 함수이며 Vo(hl)로 표시된다. Vo(hl)은 다음과 같이 판정된다: Vo(hl)=V(hl)*GHL, 여기서 GHL은 ADC(22)에 대한 전기적으로 단락된 HS-LS 연결로부터의 이득이다. GHL은 V(hl)이 알려져 있고 출력 전압 Vo(hl)이 알려져 있기 때문에 판정될 수 있다. 즉, GHL은 Vo(hl)/V(hl)로 정의된다.

선형성으로 인해, 전기적으로 단락된 HS 및 LS의 기여는 다음과 같이 각각의 이득과 함께 HS 및 LS의 중첩으로 표시될 수 있다:

GL을 얻으려면 수학식 2의 양변을 V(hl)로 나누면 다음이 된다:

.

출력 전압(Vo)는 다음과 같이 표시할 수 있다:

(HS-LS)에 대한 수학식 3을 풀면 다음과 같다:

수학식 4는 수학식 1의 하기의 항과 같다.

수학식 5는 제로 오프셋 전압 값을 가정한다는 것에 유의하라. 0이 아닌 오프셋 전압(Ofs) 값이 고려되고 수학식 1에서 교정되며 HS 및 LS를 0으로 설정하고 출력 전압을 측정하여 수학식 5에 추가할 수 있다.

여기에 설명된 유형의 예시적인 차동 측정 회로는 접지 재참조 회로에 사용될 수 있다. 접지 재참조 회로는 자동 테스트 장비(ATE)의 일부인 테스트 회로에 포함될 수 있다. 예시적 ATE에서, DIB(장치 인터페이스 보드)와 같은 회로 보드는 DUT에 연결된다. DUT는 DIB 상의 제1 전기 기준(예를 들어, 제1 전기 접지("접지"))에 연결된다. 테스트 기기에 포함될 수 있는 테스트 회로는 제2 전기 기준(예를 들어, 제2 전기 접지("접지"))에 연결된다. 제2 접지는 제1 접지와 상이한 전압에 있으며, 이는 신호 쌍이 일정한 전압 차이를 유지할 때조차도 DUT로부터 테스트 회로로 출력되는 신호 쌍으로 하여금 전압 값을 변경하도록 한다. 예를 들어, 제1 및 제2 전기 접지는 밀리볼트 정도의 전압 차이를 가질 수 있다. 일 예에서, 제1 및 제2 전기 접지는 200mV의 차이를 가질 수 있다.

도 2에서, 예시적인 ATE(40)는 제1 접지(45)에 연결된 DUT(44)를 유지하는 DIB(42)를 포함한다. 예시적인 ATE(40)는 또한 제1 접지(45)와 상이한 전압 값에 있는, 제2 접지(49)에 연결된 파라메트릭 측정 유닛(PMU) 또는 핀 전자장치(PE)와 같은 테스트 회로(47)를 포함하는 테스트 기기(46)를 포함한다. 테스트 회로(47)는 도 1에 도시된 유형일 수 있는 차동 측정 회로를 포함한다. 차동 측정 회로는 본원에 설명된 유형의 차동 증폭기(50)를 포함한다. 하이 신호 HS(51) 및 로우 신호(52)는 DUT(44)에서 테스트 회로(47)로 전송된다. 이러한 신호는 테스트 회로(47)에 의해 출력된 테스트 신호에 응답하거나 테스트 회로(47)에 의해 출력되는 테스트 신호와 독립적일 수 있다. 차동 증폭기(50)는 하이 신호 HS(51) 및 로우 신호(52)를 비교하여 DUT(44)가 테스트를 통과했는지 또는 실패했는지를 나타내거나 또는 DUT(44)가 테스트를 통과했는지 또는 실패했는지를 판정하기 위해 추가 처리에 사용될 수 있는 출력 전압을 생성한다.

제1 접지(45)와 제2 접지(49) 사이의 전압 레벨의 차이는 여기에 설명된 유형의 오류를 유발한다. 예를 들어, 차동 증폭기(50)는 DUT(44)로부터 전송된 하이 신호 HS(51) 및 로우 신호(52)가 동일한 크기만큼 전압이 증가하거나 감소하는 경우에 상이한 출력 전압(Vo)을 생성할 수 있다. 이것은 예를 들어 접지(45 및 49)에 대한 서로 다른 전압 레벨에 의해 생성된 전류 루프로 인해 발생하는 전압으로 인해 발생할 수 있다. 여기에 설명된 프로세스는 이러한 오류를 수정하기 위한 교정 값을 판정하고 컴퓨터 메모리에 해당 교정 값을 저장하고, 수정된 출력 전압을 생성하기 위해 회로 작동 중에 이러한 교정 값을 사용하는 데 사용될 수 있다.

여기에 설명된 예시적인 시스템을 사용하여 수행된 테스트는 하드웨어 또는하드웨어와 소프트웨어의 조합을 사용하여 구현될 수 있다. 예를 들어, 여기에 설명된 것과 같은 시스템은 자동화된 엘리먼트의 작동을 제어하기 위해 시스템의 다양한 지점에 위치한 다양한 컨트롤러 및/또는 처리 장치를 포함할 수 있다. 중앙 컴퓨터는 다양한 컨트롤러 또는 처리 장치 간의 작업을 조정할 수 있다. 중앙 컴퓨터, 컨트롤러 및 처리 장치는 다양한 자동 엘리먼트의 제어 및 조정에 영향을 미치는 다양한 소프트웨어 루틴을 실행할 수 있다.

본원에 기술된 프로세스는 시스템 또는 임의의 기타 적절한 컴퓨팅 장치에 의해 수행될 수 있다. 프로세스는 예를 들어 프로그래밍 가능한 프로세서, 컴퓨터, 다수의 컴퓨터, 및/또는 프로그래밍 가능한 논리 컴포넌트와 같은 하나 이상의 데이터 처리 장치에 의해 실행하도록 또는 그의 동작을 제어하기 위해 하나 이상의 비일시적인 기계 판독가능 매체와 같은 하나 이상의 정보 반송파에서 유형으로 구현된, 예를 들어 하나 이상의 컴퓨터 프로그램과 같은 하나 이상의 컴퓨터 프로그램 제품을 이용하여 적어도 부분적으로 제어될 수 있다.

컴퓨터 프로그램은 컴파일 언어나 인터프리트 언어를 포함하여 임의의 형태의 프로그래밍 언어로 작성될 수 있으며, 이는 독립 실행형 프로그램이나 모듈, 컴포넌트, 서브루틴 또는 컴퓨터 환경에서의 사용에 적합한 기타 유닛을 포함하여 모든 형태로 배포될 수 있다. 컴퓨터 프로그램은 한 컴퓨터 또는 한 사이트의 여러 컴퓨터에서 실행되도록 배포되거나 여러 사이트에 걸쳐 배포되고 네트워크로 상호 연결될 수 있다.

테스트의 전부 또는 일부를 구현하는 것과 관련된 작업은 본원에 기술된 기능들을 수행하기 위해 하나 이상의 컴퓨터 프로그램을 실행하는 하나 이상의 프로그래밍 가능한 프로세서에 의해 수행될 수 있다. 테스트의 전체 또는 일부는 예를 들어 FPGA(Field Programmable Gate Array) 및/또는 ASIC(Application-Specific-Integrated Circuit)과 같은 전용 논리 회로를 이용하여 구현될 수 있다.

컴퓨터 프로그램의 실행에 적합한 프로세서는 예를 들어 범용 및 전용 마이크로프로세서, 및 임의의 종류의 디지털 컴퓨터의 임의의 하나 이상의 프로세서를 포함한다. 일반적으로, 프로세서는 판독 전용 저장 영역이나 랜덤 액세스 저장 영역 또는 둘 다에서 명령과 데이터를 수신한다. (서버를 포함한)컴퓨터의 엘리먼트는 명령을 실행하기 위한 하나 이상의 프로세서 및 명령 및 데이터를 저장하기 위한 하나 이상의 저장 영역 장치를 포함한다. 일반적으로, 컴퓨터는 또한 예를 들어, 자기, 광자기 디스크, 또는 광학 디스크와 같은 데이터를 저장하기 위한 대용량 저장 장치와 같은 하나 이상의 기계 판독 가능 저장 매체를 포함하거나, 그로부터 데이터를 수신하거나 그로 데이터를 전송하거나 둘 모두를 하도록 작동 가능하게 연결된다. 컴퓨터 프로그램 명령 및 데이터를 구현하기에 적합한 기계 판독 가능 저장 매체는 예를 들어 EPROM, EEPROM 및 플래시 저장 영역 디바이스와 같은 반도체 저장 영역 디바이스; 예를 들어, 내장 하드 디스크 또는 착탈식 디스크와 같은 자기 디스크; 광자기 디스크; 및 CD-ROM 및 DVD-ROM 디스크를 포함하는 모든 형태의 비휘발성 저장 영역을 포함한다.

본원에서 이용된 임의의 "전기 연결"은 개재한 컴포넌트를 포함하지만, 연결된 컴포넌트 사이에 전기 신호가 흐를 수 있도록 허용하는 직접 물리적 연결 또는 간접적 연결을 포함할 수 있다. 다르게 언급되지 않는다면, 본원에 언급된 그를 통해 전기 신호가 흐르는 전기 회로를 포함하는 임의의 "연결"은 전기 연결이며, "전기"라는 단어가 "연결"을 변조시키는 데에 이용되는 것에도 불구하고 반드시 직접적인 물리적 연결은 아니다.

본원에 기술된 상이한 구현의 엘리먼트는 상기에서 구체적으로 설명되지 않은 다른 실시예들을 형성하기 위해 결합될 수 있다. 엘리먼트는 일반적으로 그것들의 동작에 부정적인 영향을 미치지 않으면서 본원에 기술한 구조들에서 제외될 수 있다. 또한, 본원에서 설명하는 기능을 수행하기 위해 다양한 별개의 엘리먼트가 하나 이상의 개별 엘리먼트로 결합될 수 있다.

Claims

회로로서,
로우 신호를 제공하는 제1 회로;
하이 신호를 제공하기 위한 제2 회로로서, 상기 하이 신호는 상기 로우 신호보다 더 큰 전압 크기를 가지는 상기 제2 회로;
상기 제1 회로로부터 상기 로우 신호를 수신하고 및 상기 제2 회로로부터 상기 하이 신호를 수신하도록 구성된 차동 증폭기로서, 상기 하이 신호 및 상기 로우 신호에 기초한 출력 전압을 생성하기 위한 상기 차동 증폭기;
상기 출력 전압을 측정하는 제1 측정 회로;
상기 제1 회로에서 상기 로우 신호를 측정하기 위한 제2 측정 회로; 및
상기 제1 측정 회로에 의해 측정된 상기 출력 전압, 상기 제2 측정 회로에 의해 측정된 상기 로우 신호, 및 상기 회로에 대해 획득된 교정 값에 기초하여 차동 측정을 판정하기 위한 처리 로직;
을 포함하는 것을 특징으로 하는 회로.
제1항에 있어서, 상기 처리 로직은,

와 같이 차동 측정(hs - ls)을 판정하도록 구성되고,
여기서 Vo는 상기 제1 측정 회로에 의해 측정한 상기 출력 전압, ls(m)은 상기 제2 측정 회로에 의해 측정한 상기 로우 신호, GH와 GL은 교정 값, Ofs는 상기 로우 신호와 상기 하이 신호가 제로 볼트(0V)이거나 그에 근접할 때 산출되는 오프셋 값인 것을 특징으로 하는 회로.
제1항에 있어서, 상기 제1 측정 회로는 제1 아날로그-디지털 변환기(ADC)를 포함하고, 상기 제2 측정 회로는 제2 ADC를 포함하고, 상기 제2 ADC는 상기 회로에 대한 최종 측정 사양보다 더 낮은 정밀도를 가지는 것을 특징으로 하는 회로.
제1항에 있어서, 상기 제1 측정 회로는 제1 아날로그-디지털 변환기(ADC)를 포함하고, 상기 제2 측정 회로는 제2 ADC를 포함하고, 상기 제1 ADC는 상기 제2 ADC보다 더 정확한 것을 특징으로 하는 회로.
제2항에 있어서, GH는 양의 값이고 GL은 GH와 GH와 상이한 음의 값이며, GH와 GL의 절대값 사이의 차이는 10% 이하인 것을 특징으로 하는 회로.
제2항에 있어서, GH는 양의 값이고 GL은 GH와 상이한 음의 값이며, GH와 GL의 절대값 사이의 차이는 5% 이하인 것을 특징으로 하는 회로.
제2항에 있어서, ls(m)의 절대값은 200mV 이하인 것을 특징으로 하는 회로.
제2항에 있어서, GH는 상기 제1 회로를 전기 접지에 연결하고 상기 제2 회로를 공지된 전압에 연결함으로써 판정되는 값인 것을 특징으로 하는 회로.
제2항에 있어서, GH+GL은 상기 제1 회로 및 상기 제2 회로를 함께 연결하고 함께 연결된 상기 제1 회로 및 상기 제2 회로에 공지된 전압을 인가함으로써 판정되는 값인 것을 특징으로 하는 회로.
제2항에 있어서, GH 및 GL은 서로 별도로 판정되는 것을 특징으로 하는 회로.
제1항에 있어서, 상기 차동 증폭기는 피드백 경로 및 피드포워드 경로 상의 레지스터를 포함하고, 상기 출력 전압은 상기 레지스터의 값에 적어도 부분적으로 기초하는 것을 특징으로 하는 회로.
제1항에 있어서, 상기 처리 로직은 하나 이상의 마이크로프로세서를 포함하는 것을 특징으로 하는 회로.
제1항에 있어서, 상기 처리 로직은 프로그램 가능한 로직을 포함하는 것을 특징으로 하는 회로.
제1항에 있어서, 상기 회로는 접지 재참조 회로의 일부인 것을 특징으로 하는 회로.
자동 테스트 장비(ATE)로서:
피시험 장치(DUT)에 연결하기 위한 회로 보드로서, 상기 DUT는 상기 회로 보드 상의 제1 전기 기준에 연결되는 상기 회로 보드; 및
제2 전기 기준에 연결된 테스트 회로로서, 상기 제2 전기 기준은 상기 DUT로부터 상기 테스트 회로로 출력된 신호 쌍이 일정한 전압 차이를 유지하면서 전압 값을 변경하도록 하는 상기 제1 전기 기준과 상이한 전압에 있는 상기 테스트 회로;
를 포함하고,
상기 테스트 회로는:
상기 신호 쌍에서 로우 신호를 제공하는 제1 회로;
상기 신호 쌍에서 하이 신호를 제공하기 위한 제2 회로로서, 상기 하이 신호는 상기 로우 신호보다 더 큰 전압 크기를 가지는 상기 제2 회로;
상기 제1 회로로부터 상기 로우 신호를 수신하고 상기 제2 회로로부터 상기 하이 신호를 수신하도록 구성된 차동 증폭기로서, 상기 하이 신호와 상기 로우 신호 사이의 차이에 기초한 출력 전압을 생성하기 위한 상기 차동 증폭기;
상기 출력 전압을 측정하는 제1 측정 회로;
상기 제1 회로에서 상기 로우 신호를 측정하기 위한 제2 측정 회로; 및
상기 제1 측정 회로에 의해 측정된 상기 출력 전압, 상기 제2 측정 회로에 의해 측정된 상기 로우 신호, 및 상기 테스트 회로에 대해 획득된 교정 값에 기초하여 차동 측정을 판정하기 위한 처리 로직;
을 포함하는 것을 특징으로 하는 자동 테스트 장비.
제15항에 있어서, 상기 DUT에 대해 하나 이상의 테스트를 수행하기 위한 테스트 기기를 더 포함하고, 상기 테스트 회로는 상기 테스트 기기의 일부인 것을 특징으로 하는 자동 테스트 장비.
제16항에 있어서, 상기 제1 전기 기준은 상기 DUT에 대한 제1 전기 접지이고, 상기 제2 전기 기준은 상기 테스트 회로에 대한 제2 전기 접지인 것을 특징으로 하는 자동 테스트 장비.
제15항에 있어서, 상기 처리 로직은

와 같이 차동 측정 (hs-ls)을 판정하도록 구성되고,
여기서 Vo는 상기 제1 측정 회로에 의해 측정한 상기 출력 전압, ls(m)은 상기 제2 측정 회로에 의해 측정한 상기 로우 신호, GH와 GL은 교정 값, Ofs는 상기 로우 신호와 상기 하이 신호가 제로 볼트(0V)이거나 그에 근접할 때 산출된 오프셋 값인 것을 특징으로 하는 자동 테스트 장비.
제18항에 있어서, 상기 제1 측정 회로는 제1 아날로그-디지털 변환기(ADC)를 포함하고, 상기 제2 측정 회로는 제2 ADC를 포함하고, 상기 제2 ADC는 상기 테스트 회로를 위한 최종 측정 사양보다 낮은 정밀도를 가지는 것을 특징으로 하는 자동 테스트 장비.
제18항에 있어서, 상기 제1 측정 회로는 제1 아날로그-디지털 변환기(ADC)를 포함하고, 상기 제2 측정 회로는 제2 ADC를 포함하고, 상기 제1 ADC는 상기 제2 ADC보다 더 정확한 것을 특징으로 하는 자동 테스트 장비.
제18항에 있어서, GH는 양의 값이고 GL은 GH와 상이한 음의 값이며, GH와 GL의 절대값 사이의 차이는 5% 이하인 것을 특징으로 하는 자동 테스트 장비.