KR20220141735A - 스케일링된 픽셀 영역을 위한 트렌치 격리 구조물 - Google Patents

스케일링된 픽셀 영역을 위한 트렌치 격리 구조물 Download PDF

Info

Publication number
KR20220141735A
KR20220141735A KR1020220016311A KR20220016311A KR20220141735A KR 20220141735 A KR20220141735 A KR 20220141735A KR 1020220016311 A KR1020220016311 A KR 1020220016311A KR 20220016311 A KR20220016311 A KR 20220016311A KR 20220141735 A KR20220141735 A KR 20220141735A
Authority
KR
South Korea
Prior art keywords
substrate
width
isolation structure
along
isolation
Prior art date
Application number
KR1020220016311A
Other languages
English (en)
Inventor
청 유 후앙
웨이-치에 치앙
켕-유 추우
즈-수안 수
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20220141735A publication Critical patent/KR20220141735A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 개시는, 일부 실시예에서, 이미지 센서 집적 칩에 관한 것이다. 이미지 센서 집적 칩은 제1 측 및 제1 측의 반대편에 있는 제2 측을 갖는 기판을 포함한다. 기판은 제1 폭을 갖는 픽셀 영역의 양 측을 따라 연장하는 트렌치를 규정하는 하나 이상의 측벽을 갖는다. 하나 이상의 유전체 재료를 포함하는 격리 구조물은 트렌치 내에 배치된다. 트렌치 구조물은 제2 폭을 갖는다. 이미지 감지 요소 및 초점 영역은 픽셀 영역 내에 배치된다. 초점 영역은 기판의 제2 측을 따라 입사 방사선을 수신하도록 구성된다. 초점 영역이 이미지 감지 요소를 향하는 격리 구조물의 내부 측벽 사이에 완전히 제한되도록, 제2 폭 대 제1 폭의 비율은 대략 0.1 내지 대략 0.2 사이의 범위에 있다.

Description

스케일링된 픽셀 영역을 위한 트렌치 격리 구조물{TRENCH ISOLATION STRUCTURE FOR SCALED PIXEL REGION}
관련 출원의 참조
본 출원은 2021년 4월 13일자로 출원된 미국 가특허 출원 제 63/174,107호에 대한 우선권을 주장하며, 그 개시는 그 전체가 참고로 본원에 통합된다.
이미지 센서를 갖는 집적 회로(Integrated circuit; IC)는 예를 들어, 카메라 및 휴대폰과 같은 광범위한 현대 전자 디바이스에 사용된다. 최근, 상보성 금속 산화물 반도체(complementary metal-oxide semiconductor; CMOS) 이미지 센서가 전하 결합 디바이스(charge-coupled device; CCD) 이미지 센서를 대체하여 널리 사용되기 시작하였다. CCD 이미지 센서에 비해, CMOS 이미지 센서는 저전력 소모, 작은 크기, 빠른 데이터 처리, 데이터의 직접 출력, 및 낮은 제조 비용으로 인해 갈수록 더 선호되고 있다. 일부 유형의 CMOS 이미지 센서는 전측 조명(front-side illuminated; FSI) 이미지 센서 및 후측 조명(back-side illuminated; BSI) 이미지 센서를 포함한다.
본 발명개시의 양상은 첨부 도면과 함께 판독될 때 다음의 상세한 설명으로부터 가장 잘 이해된다. 산업상 표준 시행에 따라 다양한 피처들이 일정한 비율로 그려지지 않았음이 주목된다. 실제, 다양한 피처들의 치수는 설명의 명료함을 위해 임의로 확대 또는 축소될 수 있다.
도 1a 내지 1b는 이미지 센서의 성능을 향상시키도록 구성된 폭을 갖는 격리 구조물을 포함하는 이미지 센서 집적 칩(IC)의 일부 실시예를 예시한다.
도 2a 내지 2b는 개시된 격리 구조물을 포함하는 이미지 센서 IC의 일부 추가 실시예를 예시한다.
도 3은 상이한 픽셀 크기에 대한 회절 한계의 효과를 도시하는 그래프의 일부 실시예를 예시한다.
도 4 내지 도 5는 개시된 격리 구조물을 포함하는 이미지 센서 집적 칩(ICs)의 일부 추가 실시예의 평면도를 예시한다.
도 6 내지 도 9는 개시된 격리 구조물을 포함하는 이미지 센서 집적 칩(ICs)의 일부 추가 실시예의 단면도를 예시한다.
도 10 내지 도 21은 개시된 격리 구조물을 포함하는 이미지 센서 IC를 형성하는 방법의 일부 실시예의 단면도를 예시한다.
도 22는 개시된 격리 구조물을 포함하는 이미지 센서 IC를 형성하는 방법의 일부 실시예의 흐름도를 예시한다.
다음의 발명개시는 제공되는 본 발명내용의 상이한 피처들을 구현하기 위한 많은 상이한 실시예들 또는 예시들을 제공한다. 본 발명개시를 간략화하기 위해서 컴포넌트 및 배열의 구체적인 예시들이 이하에 설명된다. 물론, 이들은 단지 예시를 위한 것이며 한정을 의도하는 것은 아니다. 예를 들어, 다음의 설명에서 제 2 피처 상부 또는 위에 제 1 피처를 형성하는 것은 제 1 피처와 제 2 피처가 직접 접촉하여 형성된 실시예를 포함할 수 있고, 또한 제 1 피처와 제 2 피처가 직접 접촉하지 않도록 제 1 피처와 제 2 피처 사이에 추가의 피처가 형성될 수 있는 실시예도 포함할 수 있다. 또한, 본 발명개시는 다양한 예시들에서 참조 부호들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 간략화 및 명료화를 위한 것이고, 그 자체가 개시된 다양한 실시예들 및/또는 구성들 사이의 관계를 설명하는 것은 아니다.
또한, 도면들에 예시된 바와 같은 하나의 엘리먼트 또는 피처에 대한 다른 엘리먼트(들) 또는 피처(들)의 관계를 설명하기 위해서 "아래", "밑", "하부", "위", "상부" 등과 같은 공간 상대적 용어들이 설명의 용이성을 위해 여기서 이용될 수 있다. 공간 상대적인 용어는 도면에 도시된 배향에 더하여 이용 또는 동작에서의 디바이스의 상이한 배향을 포함하도록 의도된다. 장치는 이와 다르게 배향될 수 있고(90° 회전되거나 또는 다른 배향에 있음), 여기서 이용되는 공간 상대적 기술어들은 그에 따라 해석될 수 있다.
CMOS 이미지 센서(CIS)는 통상적으로 어레이에 배열된 복수의 픽셀 영역을 포함한다. 복수의 픽셀 영역은 반도체 기판 내에 배열되고 인접한 픽셀 영역들을 전기적으로 격리하도록 구성된 격리 구조물에 의해 측방향으로 둘러싸인 이미지 감지 요소를 각각 포함한다. 복수의 마이크로 렌즈는 복수의 픽셀 영역 위에 배열된다. 복수의 마이크로 렌즈는 아래 놓인 이미지 감지 요소 상에 입사 방사선(예컨대, 입사 광)을 집속하도록 각각 구성된다. 입사 방사선을 수신하면, 이미지 감지 요소는 입사 방사선을 전기 신호로 변환하도록 구성된다. 이미지 감지 요소로부터의 전기 신호는 신호 처리 유닛에 의해 처리되어 CIS에 의해 캡쳐된 이미지를 결정할 수 있다.
집적 칩의 크기가 스케일링됨에 따라(예컨대, 감소), 집적 칩 내의 픽셀 영역의 크기도 스케일링되었다(예컨대, 감소). 그러나, 폭은 픽셀 영역에 부정적인 영향을 미치지 않고, 더 좁은 격리 구조물은 제조하기가 더 어렵기 때문에(예컨대, 에칭 및/또는 유전체 충전 관점에서), 픽셀 영역을 둘러싸는 격리 구조물의 폭은 일반적으로 스케일링되지 않았다. 픽셀 영역의 크기가 대략 0.7 미크론 이하의 폭으로 계속 감소함에 따라, 초점 영역의 크기를 격리 구조물의 내부 측벽 사이에 제한될 수 있는 크기로 감소시킬 수 없다는 것이 인지되었다. 초점 영역의 스케일링이 위에 놓인 마이크로 렌즈의 회절 한계에 의해 제한되기 때문이다. 또한, 마이크로 렌즈의 회절 한계는 마이크로 렌즈의 크기 및/또는 재료에 의해 제약되는 개구수(numerical aperture)의 함수이기 때문에 변경하기 어렵다. 초점 영역의 크기는 감소시키기 쉽지 않기 때문에, 마이크로 렌즈의 초점 영역(예컨대, 마이크로 렌즈가 입사 방사선을 집속하는 영역)은 픽셀 영역을 둘러싸는 격리 구조물과 중첩되기 시작한다. 초점 영역과 격리 구조물 간의 중첩은 더 적은 양의 입사 방사선이 픽셀 영역 내의 이미지 감지 요소에 도달하도록 하여 이미지 감지 요소의 성능에 부정적인 영향을 미친다.
본 개시는 대략 0.7 미크론 이하의 폭을 갖는 픽셀 영역을 둘러싸는 격리 구조물을 포함하는 이미지 감지 집적 칩(IC)에 관한 것이다. 격리 구조물은 픽셀 영역 내의 이미지 감지 요소의 성능을 향상시키도록 구성된다. 일부 실시예에서, 이미지 센서 IC는 기판의 픽셀 영역 내에 배치된 이미지 감지 요소를 포함한다. 기판은 픽셀 영역의 양 측을 따라 연장하는 트렌치를 규정하는 하나 이상의 측벽을 갖는다. 하나 이상의 유전체 재료를 포함하는 격리 구조물이 트렌치 내에 배치된다. 픽셀 영역은 대략 0.7 미크론 이하의 제1 폭을 갖고, 격리 구조물은 제1 폭보다 작은 제2 폭을 갖는다. 입사 방사선을 수신하도록 구성된 초점 영역 또한 기판의 제2 측을 따라 픽셀 영역 내에 배치된다. 초점 영역이 이미지 감지 요소를 향하는 격리 구조물의 내부 측벽 사이에 실질적으로 제한되도록 제2 폭 대 제1 폭의 비율은 대략 0.1 내지 대략 0.2 사이의 범위에 있다. 초점 영역이 격리 구조물의 내부 측벽 사이에 실질적으로 제한되도록 하는 폭을 가짐으로써, 이미지 센서 IC는, 이미지 센서 IC가 대략 0.7 미크론 이하의 픽셀 폭에서 우수한 성능을 갖도록 하는 많은 양의 입사 방사선을 수신할 수 있다.
도 1a 내지 도 1b는 이미지 센서 IC의 성능을 향상시키도록 구성된 폭을 갖는 격리 구조물을 포함하는 이미지 센서 집적 칩(IC)(100)의 일부 실시예를 예시한다.
도 1a의 단면도에 도시된 이미지 센서 IC(100)는 제1 측(102a)(예컨대, 전측) 및 제1 측(102a)의 반대편에 있는 제2 측(102b)(예컨대, 후측)을 갖는 기판(102)을 포함한다. 이미지 감지 요소(104)는 기판(102)의 픽셀 영역(106) 내에 배치된다. 이미지 감지 요소(104)는 입사 방사선(120)을 전기 신호로 변환하도록 구성된다. 하나 이상의 트랜지스터 게이트 구조물(110)은 기판(102)의 제1 측(102a)을 따라 배열된다. 일부 실시예에서, 하나 이상의 트랜지스터 게이트 구조물(110)은 기판(102)의 제1 측(102a) 상에 배열된 유전체 구조물(108) 내에 배치된 하나 이상의 상호접속부(112)에 연결된다.
격리 구조물(114)은 기판(102) 내에 그리고 픽셀 영역(106)의 양 측을 따라 배열된다. 예를 들어, 픽셀 영역(106)은 이미지 감지 요소(104)의 반대쪽을 향하는 격리 구조물(114)의 외부 측벽으로부터, 이미지 감지 요소(104)를 향하는 격리 구조물(114)의 내부 측벽까지 연장될 수 있다. 일부 실시예에서, 격리 구조물(114)은 기판(102)의 측벽에 의해 규정되는 트렌치 내에 배열된 하나 이상의 유전체 재료를 포함할 수 있다. 일부 실시예에서, 격리 구조물(114)은 기판(102)의 제2 측(102b)으로부터 기판(102) 내로 연장한다. 일부 실시예에서, 격리 구조물(114)은 기판(102)의 제2 측(102b)으로부터 기판(102)의 제1 측(102a)으로 연장할 수 있다.
컬러 필터(116)는 기판(102)의 제2 측(102b) 상에 배치되고, 마이크로 렌즈(118)는 컬러 필터(116) 상에 배치된다. 마이크로 렌즈(118)는 기판(102)의 반대쪽을 향하는 만곡면(118s)을 갖는다. 만곡면(118s)은 이미지 감지 요소(104) 위의 기판(102)의 제2 측(102b)을 따라 배열된 초점 영역(122)에 입사 방사선(120)을 집속하도록 구성된다. 일부 실시예에서, 마이크로 렌즈(118)는 대략 0.3 내지 대략 0.75 사이의 범위에 있는 개구수를 가질 수 있다.
도 1b의 평면도(124)(도 1a의 단면선 A-A'를 따라 취함)에 도시된 바와 같이, 픽셀 영역(106)은 제1 폭(w1)을 갖고, 격리 구조물(114)은 픽셀 영역(106)의 측을 따라 측정된 제2 폭(w2)을 갖는다. 일부 실시예에서, 제1 폭(w1)은 대략 0.7 미크론 이하일 수 있다. 일부 실시예에서, 격리 구조물(114)의 제2 폭(w2)은 픽셀 영역(106)의 제1 폭(w1)의 대략 10% 내지 대략 20% 사이의 범위에 있다. 다른 그러한 실시예에서, 제2 폭(w2)과 제1 폭(w1) 사이의 비율은 대략 0.1 내지 대략 0.2 사이이다(예컨대, 0.1<w2/w1<0.2). 픽셀 영역(106)의 제1 폭(w1)의 대략 10% 내지 대략 20% 사이의 범위의 격리 구조물(114)의 제2 폭(w2)을 가짐으로써, 격리 구조물(114)은 초점 영역(122)이 격리 구조물(114)의 내부 측벽(114s) 사이에 실질적으로 제한될 수 있도록 픽셀 영역(106)의 충분히 작은 점유면적을 차지한다. 격리 구조물(114)의 내부 측벽(144s) 사이에 초점 영역(122)을 실질적으로 제한함으로써, 많은 양의 입사 방사선(120)이 이미지 감지 요소(104)에 도달하고, 이에 따라 이미지 감지 요소(104)의 성능을 증가시킨다.
도 2a 내지 도 2b는 개시된 격리 구조물을 포함하는 이미지 센서 IC (200)의 일부 추가 실시예를 예시한다.
도 2a에 도시된 바와 같이, 이미지 센서 IC(200)는 기판(102)을 포함한다. 다양한 실시예에서, 기판(102)은 임의의 유형의 반도체 본체(예컨대, 실리콘, SiGe, SOI 등)일 수 있을 뿐 아니라, 그와 관련된 임의의 다른 유형의 반도체 및/또는 에피택셜 층 일 수 있다. 이미지 감지 요소(104)는 기판(102)의 픽셀 영역(106) 내에 배열된다. 다양한 실시예에서, 이미지 감지 요소(104)는 포토 다이오드, 포토 트랜지스터 등을 포함할 수 있다
격리 구조물(114)은 기판(102) 내에 그리고 픽셀 영역(106)의 양 측을 따라 배열된다. 격리 구조물(114)은 기판(102)의 트렌치 내에 배치된 하나 이상의 유전체 재료를 포함한다. 일부 실시예에서, 트렌치는 기판(102)의 제2 측(102b)으로부터 기판(102) 내로 연장한다. 일부 실시예에서, 격리 구조물(114)은 0이 아닌 거리(201)에 의해 기판(102)의 제1 측(102a)으로부터 분리될 수 있다. 일부 실시예에서, 격리 구조물(114)은 제1 유전체 재료(202) 및 제1 유전체 재료(202) 상에 배치된 제2 유전체 재료(204)를 포함할 수 있다. 이러한 일부 실시예에서, 제1 유전체 재료(202)는 기판(102)의 측벽 및 수평으로 연장된 표면을 따라 배열되고, 제2 유전체 재료(204)는 제1 유전체 재료(202)의 측벽 및 수평으로 연장된 표면을 따라 배열된다. 일부 실시예에서, 제1 유전체 재료(202)는 하프늄 산화물(HfO2), 티타늄 산화물(TiO2), 하프늄 지르코늄 산화물(HfZrO), 탄탈륨 산화물(Ta2O3), 하프늄 실리콘 산화물(HfSiO4), 지르코늄 산화물(ZrO2), 지르코늄 실리콘 산화물(ZrSiO2) 등과 같은 하이-k(high-k) 유전체 재료를 포함할 수 있다. 일부 실시예에서, 제2 유전체 재료(204)는 산화물(예컨대, 실리콘 산화물), TEOS(tetraethyl orthosilicate), 질화물(예컨대, 실리콘 질화물, 실리콘 산질화물 등), 탄화물(예컨대, 실리콘 탄화물, 실리콘 산탄화물 등) 등을 포함할 수 있다.
하나 이상의 트랜지스터 게이트 구조물(110)이 기판(102)의 제1 측(102a)을 따라 그리고 픽셀 영역(106) 내에 배열된다. 다양한 실시예에서, 하나 이상의 트랜지스터 게이트 구조물(110)은 전송 트랜지스터, 소스-팔로워 트랜지스터, 행(row) 선택 트랜지스터, 및/또는 리셋 트랜지스터에 대응할 수 있다. 일부 실시예에서, 하나 이상의 트랜지스터 게이트 구조물(110)은 기판(102) 내에 배열된 도핑된 영역을 포함하는 플로팅 확산 웰(205)과 이미지 감지 요소(104) 사이의 전하 캐리어의 이동을 선택적으로 제어하도록 구성된 전송 게이트를 포함할 수 있다.
유전체 구조물(108)은 또한 제1 기판(102)의 제1 측(102a)을 따라 배치되고, 하나 이상의 트랜지스터 게이트 구조물(110)을 커버한다. 유전체 구조물(108)은 복수의 상호접속부(112)를 둘러싼다. 일부 실시예에서, 유전체 구조물(108)은 복수의 적층된 레벨간 유전체(inter-level dielectric, ILD) 층(105)을 포함한다. 일부 실시예에서, 복수의 상호접속부(112)는 도전성 콘택트(112a), 상호접속 와이어(11b), 상호접속 비아(112c)를 포함한다. 일부 실시예에서, 유전체 구조물(108)은 복수의 적층된 ILD 층(105) 중 인접한 것들 사이에 배치된 복수의 에칭 정지 층(107)을 더 포함할 수 있다. 일부 추가 실시예에서, 유전체 구조물(108)은 복수의 적층된 ILD 층(105) 중 가장 가까운 것으로부터 하나 이상의 트랜지스터 게이트 구조물(110)을 분리하는 접촉 에칭 정치 층(contact etch stop layer, CESL)(103)을 더 포함할 수 있다.
일부 실시예에서, 복수의 적층된 ILD 층(105)은 이산화규소, SiCOH, 플루오로실리케이트(fluorosilicate) 유리, 인산염 유리(예컨대, 보로포스페이트 실리케이트 유리(borophosphate silicate glass)) 등 중 하나 이상을 포함할 수 있다. 일부 실시예에서, 에칭 정지 층(107) 및 CESL(103)은 질화물(예컨대, 실리콘 질화물), 탄화물(예컨대, 실리콘 탄화물) 등을 포함할 수 있다. 일부 실시예에서, 복수의 상호접속부(112)는 구리, 텅스텐, 루테늄, 알루미늄 등을 포함할 수 있다.
격자 구조물(206)은 기판(102)의 제2 측(102b) 상에 배치된다. 일부 실시예에서, 격자 구조물(206)은 하나 이상의 격리 구조물(114) 바로 위에 배열될 수 있다. 일부 실시예에서, 격자 구조물(206)은 폐쇄 경로를 따라 픽셀 영역(106) 주위로 연장할 수 있다. 일부 실시예에서, 격자 구조물(206)은 알루미늄, 코발트, 구리, 은, 금, 텅스텐 등과 같은 금속을 포함할 수 있다.
유전체 재료(208)는 격자 구조물(206) 위에 배치될 수 있다. 컬러 필터(116)는 격자 구조물(206) 및/또는 유전체 재료(208)의 측벽 사이에 배열될 수 있다. 컬러 필터(116)는 입사 방사선(120)의 특정 파장을 투과하도록 구성된다. 마이크로 렌즈(118)는 컬러 필터(116) 위에 배열된다. 마이크로 렌즈(118)는 입사 방사선(120)(예컨대, 광)을 기판(102)의 제2 측(102b)을 따라 초점 영역(122)에 집속하도록 구성된다. 일부 실시예에서, 초점 영역(122)은 이미지 감지 요소(104)를 향하는 격리 구조물(114)의 내부 측벽 사이로 제한된다.
일부 실시예에서, 컬러 필터(116)는 유전체 재료(208)와 상이한(예컨대, 더 낮은) 굴절률을 갖도록 구성된다. 컬러 필터(116)와 유전체 재료(208) 간의 굴절률 차이는 입사 방사선(120)(예컨대, 광)이 컬러 필터(116) 내에서 내부적으로 굴절되게 하고, 이에 따라 입사 방사선 (120)을 초점 영역(122)에 집속하도록 구성되는 광 가이드 구조물을 형성한다. 입사 방사선(120)을 초점 영역(122) 상에 집속하기 위한 광 가이드 구조물을 이용함으로써, 초점 영역(122)은 격리 구조물(114)의 내부 측벽 사이로 더 잘 제한될 수 있고, 픽셀 영역(106)과 인접한 픽셀 영역(미도시) 간의 크로스토크(cross-talk)가 완화될 수 있다.
일부 실시예에서, 유전체 재료(208)는 상대적으로 낮은 밀도(예컨대, 대략 1.5 g/cm3 이하)를 갖는 다공성 유전체 재료(예컨대, 다공성 산화물)을 포함할 수 있다. 일부 실시예에서, 컬러 필터(116)는 모노머, 폴리머 등을 포함할 수 있다. 일부 실시예에서, 컬러 필터(116)는 대략 1.6보다 큰 굴절률, 대략 1.5와 대략 1.9 사이의 범위의 굴절률, 대략 1.6과 대략 1.8 사이의 범위의 굴절률, 대략 1.7의 굴절률, 대략 1.67의 굴절률, 대략 1.65의 굴절률 또는 다른 유사한 값의 굴절률을 가질 수 있다. 일부 실시예에서, 유전체 재료(208)는 대략 1.4 미만의 굴절률, 대략 1.45 미만의 굴절률, 대략 1.0과 대략 1.4 사이의 범위의 굴절률, 대략 1.1과 대략 1.3 사이의 범위의 굴절률, 대략 1.2의 굴절률, 대략 1.25의 굴절률, 대략 1.27의 굴절률 또는 다른 유사한 값의 굴절률을 가질 수 있다.
일부 실시예에서, 도 2b의 평면도(210)(도 2a의 단면선 A-A'를 따라 취함)에 도시된 바와 같이, 초점 영역(122)은 제1 방향(212)을 따르고 제1 방향(212)에 수직인 제2 방향(214)을 따르는 격리 구조물(114)의 내부 측벽(114s) 사이에 제한될 수 있다. 그러한 실시예에서, 제1 방향(212) 및 제2 방향(214)은 기판(102)의 제2 측(102b)에 평행할 수 있다. 일부 실시예에서, 초점 영역(122)은 초점 영역(122)과 격리 구조물(114)의 코너(114c) (예컨대, 격리 구조물(114)의 내부 측벽(114s)이 만나는 곳) 간의 제2 거리(218)보다 더 작은 제1 거리(216) 만큼 격리 구조물(114)의 내부 측벽(114s)으로부터 분리될 수 있다. 일부 실시예에서, 제1 거리(216)는 대략 0 nm(나노미터) 내지 대략 50 nm 사이의 범위에 있을 수 있다. 일부 실시예에서, 제2 거리(218)는 대략 10 nm 내지 대략 250 nm 사이의 범위에 있을 수 있다.
일부 실시예에서, 픽셀 영역(106)은 제1 폭(w1)을 가질 수 있고, 격리 구조물(114)은 픽셀 영역(106)의 측을 따라 측정된 제2 폭(w2)을 가질 수 있다. 일부 실시예에서, 제1 폭(w1)은 대략 0.7 미크론 미만, 대략 0.5 미크론 미만, 또는 다른 유사한 값일 수 있다. 일부 실시예에서, 제2 폭(w2)은 대략 140 nm 이하, 대략 70 nm 내지 대략 140 nm 사이의 범위, 대략 50 nm 내지 대략 70 nm 사이의 범위, 또는 다른 유사한 값일 수 있다. 제2 폭(w2)이 대략 50 nm 미만인 경우, 격리 구조물(114)이 픽셀 영역(106)과 인접한 픽셀 영역(미도시) 간의 충분한 전기적 격리를 제공하지 못할 수 있음이 인지되었다.
도 3은 상이한 픽셀 폭에 대한 회절 한계의 효과를 도시하는 그래프(300)의 일부 실시예를 예시한다. 그래프(300)는 x-축을 따라 픽셀 영역의 폭을, y-축을 따라 제한된 초점 영역의 폭(예컨대, 격리 구조물의 내부 측벽 사이에 제한된 초점 영역의 폭)을 예시한다.
그래프(300)에 도시된 바와 같이, 픽셀 영역의 폭이 클 때(예컨대, 제1 폭(w1)보다 클 때) 초점 영역의 폭은 감소되고, 여전히 격리 구조물의 내부 측벽 사이로 제한될 수 있다. 라인(302)은 종래의 격리 구조물(예컨대, 픽셀 영역의 폭의 20%보다 더 큰 폭을 갖는 격리 구조물)에 대한 기판 내의 초점 영역의 폭을 도시한다. 라인(302)에 의해 도시된 바와 같이, 픽셀 영역의 폭이 제1 폭(w1)(예컨대, 대략 0.7 미크론의 폭을 가짐) 아래로 축소됨에 따라, 위에 놓인 마이크로 렌즈의 회절 한계(306)는 초점 영역의 폭이 얼마나 작아질 수 있는지를 제한한다. 초점 영역의 폭이 더 이상 축소될 수 없기 때문에, 픽셀 영역의 폭은 연관된 이미지 감지 요소에 대한 성능 손실을 초래하지 않은 채 제1 폭(w1) 아래로 더 축소될 수 없다.
라인(304)은 픽셀 영역의 폭의 대략 20% 이하인 상대적으로 작은 폭을 갖는 개시된 격리 구조물에 대한 초점 영역의 폭을 도시한다. 라인(304)에 의해 도시된 바와 같이, 픽셀 영역의 폭이 제1 폭(w1)(예컨대, 대략 0.7 미크론) 아래로 축소됨에 따라, 초점 영역은 회절 한계(308)에 의해 제한되기 전(예컨대, 회절 한계(306)와 동일한 크기를 갖는 회절 한계)에 더 스케일링될 수 있다. 이것은 격리 구조물의 상대적으로 작은 폭이 초점 영역으로 하여금 격리 구조물의 내부 측벽 사이에 더 많은 영역을 갖도록 하기 때문이다. 라인(304)에 의해 도시된 바와 같이, 초점 영역이 격리 구조물의 내부 측벽 사이에 제한된 상태로 유지될 수 있기 때문에, 픽셀 영역의 폭은 위에 놓인 마이크로 렌즈의 회절 한계(308)에 의해 제한되기 전에 더 작은 폭(w1')으로 감소할 수 있다. 따라서, 개시된 격리 구조물은 픽셀 영역의 폭이 0.7 미크론 미만인 폭(w1')으로 축소되는 동안 이미지 감지 요소의 성능이 유지되도록 한다.
도 4는 개시된 격리 구조물을 포함하는 이미지 센서 IC(400)의 일부 추가 실시예의 평면도를 도시한다.
이미지 센서 IC(400)는 격리 구조물(114)에 의해 둘러싸인 픽셀 영역(106)을 갖는 기판(102)을 포함한다. 초점 영역(122)은 픽셀 영역(106) 내에 배열된다. 초점 영역(122)이 격리 구조물(114)과 접촉하는 외부 경계를 갖도록, 초점 영역(122)은 격리 구조물(114)의 양 내부 측벽(114s)으로 연장된다. 일부 실시예에서, 초점 영역(122)은 격리 구조물(114)의 양 내부 측벽(114s) 사이에 완전히 제한될 수 있다.
일부 실시예에서, 초점 영역(122)은 격리 구조물(114)의 내부 측벽(114s)이 만나는 코너(114c)로부터 분리될 수 있다. 이러한 실시예에서, 격리 구조물(114)은 제1 방향(402)에 대해 대략 45°와 동일한 각도(α)로 회전되는 제2 방향(404)을 따르는 것보다 제1 방향(402)을 따라 초점 영역(122)에 더 가깝다.
도 5는 개시된 격리 구조물을 포함하는 이미지 센서 IC(500)의 일부 추가 실시예의 평면도를 도시한다.
이미지 센서 IC(500)는 격리 구조물(114)에 의해 둘러싸인 픽셀 영역(106)을 갖는 기판(102)을 포함한다. 초점 영역(122)은 픽셀 영역(106) 내에 배열된다. 초점 영역(122)은 초점 영역(122)이 격리 구조물(114)과 중첩되도록, 격리 구조물(114)의 내부 측벽(114s) 사이로부터 격리 구조물(114)의 내부 측벽(114s)을 지나서까지 연장 된다. 일부 실시예에서, 초점 영역(122)은 격리 구조물(114)의 내부 측벽(114s)을 지나 0이 아닌 거리(502)로 연장할 수 있다. 일부 실시예에서, 0이 아닌 거리(502)는 격리 구조물(114)의 제2 폭(w2)의 1% 내지 대략 10% 사이의 범위에 있을 수 있다. 제2 폭(w2)의 10% 미만의 0이 아닌 거리(502)를 가짐으로써, 이미지 센서 IC(500)의 성능은 양호하게 유지된다. 일부 그러한 실시예에서, 초점 영역(122)은 격리 구조물(114)의 내부 측벽(114s)이 만나는 코너(114c)로부터 분리될 수 있다.
도 6은 개시된 격리 구조물을 포함하는 이미지 센서 IC(600)의 일부 추가 실시예의 단면도를 예시한다.
이미지 센서 IC(600)는 제1 측(102a) 및 제2 측(102b)을 갖는 기판(102)을 포함한다. 복수의 상호접속부(112)를 둘러싸는 유전체 구조물(108)이 기판(102)의 제1 측(102a)을 따라 배열된다. 일부 실시예에서, 광 투과 구조물(606)은 기판(102)의 제2 측(102b)을 따라 배열될 수 있다. 광 투과 구조물(606)은 기판(102)으로의 입사 방사선의 흡수를 개선하도록 구성된다. 일부 실시예에서, 광 투과 구조물(606)은 다층 구조물을 포함할 수 있다. 예를 들어, 광 투과 구조물(606)은 상이한 재료의 3개 이상의 층을 포함할 수 있다. 일부 실시예에서, 광 투과 구조물(606)은 오산화탄탈륨(Ta2O5), 산화알루미늄(Al2O3), 이산화규소(SiO2), 산화하프늄(HfO) 등 중 하나 이상을 포함할 수 있다.
격자 구조물(206)은 광 투과 구조물(606) 상에 배열되고 유전체 재료(208)는 격자 구조물(206) 상에 배열된다. 컬러 필터(116)는 격자 구조물(206) 및/또는 유전체 재료(208)의 측벽 사이에 배치된다. 일부 실시예에서, 평탄화 구조물(608)은 컬러 필터(116) 위에 배열된다. 평탄화 구조물(608)은 기판(102)의 반대쪽을 향하는 실질적으로 평평한 상부 표면을 갖는다. 일부 실시예에서, 평탄화 구조물(608)은 폴리메틸 메타크릴레이트(polymethyl methacrylate, PMMA), 폴리프로필렌(PP), 에폭사이드 수지(EP), 폴리카보네이트(PC) 등과 같은 폴리머를 포함할 수 있다. 마이크로 렌즈(118)는 평탄화 구조물(608)의 실질적으로 평평한 상부 표면 상에 배열된다.
하나 이상의 쉘로우 트렌치 격리(STI) 구조물(602)은 기판(102)의 제1 측(102a)을 따라 배열된다. 하나 이상의 격리 구조물(114)은 하나 이상의 STI 구조물(602) 위에 기판(102)의 제2 측(102b)을 따라 배열된다. 일부 실시예에서, 하나 이상의 격리 구조물(114)은 기판(102)의 제2 측(102b)으로부터의 거리가 증가함에 따라 감소하는 제2 폭을 각각 갖는다. 그러한 일부 실시예에서, 하나 이상의 격리 구조물(114)은 반대편에 있는 제2 측을 따르는 것보다 하나 이상의 STI 구조물(602)을 향하는 제1 측을 따라 더 작은 폭을 각각 갖는다.
일부 실시예에서, 하나 이상의 격리 구조물(114)이 하나 이상의 STI 구조물(602)의 측벽을 따라 연장하도록, 하나 이상의 격리 구조물(114)은 하나 이상의 STI 구조물(602) 내로 연장할 수 있다. 일부 실시예에서, 하나 이상의 격리 구조물(114)은 하나 이상의 STI 구조물(602) 내로 깊이(604)까지 연장할 수 있다. 일부 실시예에서, 깊이(604)는 대략 10 미크론 내지 대략 50 미크론 사이의 범위에 있을 수 있다.
하나 이상의 격리 구조물(114)이 하나 이상의 STI 구조물(602) 내로 연장하도록 함으로써, 하나 이상의 격리 구조물(114)은 복수의 픽셀 영역(106a-106b) 중 인접한 것들 사이의 개선된 격리를 제공할 수 있다. 개선된 격리는 격리 구조물(114)의 상대적으로 작은 폭(예컨대, 복수의 픽셀 영역(106a-106b) 중 연관된 하나의 폭의 대략 10% 내지 대략 20% 사이인 폭)으로 인한 전기적 격리의 임의의 감소를 보상할 수 있다.
도 7은 개시된 격리 구조물을 포함하는 이미지 센서 IC(700)의 일부 추가 실시예의 단면도를 예시한다.
이미지 센서 IC(700)는 기판(102)의 제1 측(102a)을 따라 배열된 하나 이상의 STI 구조물(602) 위의 기판(102)의 제2 측(102b)을 따라 배열된 하나 이상의 격리 구조물(114)을 포함한다. 일부 실시예에서, 하나 이상의 격리 구조물(114)은 하나 이상의 STI 구조물(602)의 수평으로 연장하는 표면과 물리적으로 접촉할 수 있다. 하나 이상의 격리 구조물(114)이 하나 이상의 STI 구조물(602)의 수평으로 연장하는 표면과 물리적으로 접촉하게 함으로써, 복수의 픽셀 영역(106a-106b) 중 인접한 것들 사이의 양호한 격리가 달성될 수 있다. 또한, 하나 이상의 격리 구조물(114)이 하나 이상의 STI 구조물(602) 위에 남아 있게 함으로써, 하나 이상의 격리 구조물(114)의 깊이는 도 6에 도시된 하나 이상의 격리 구조물에 비해 감소된다. 하나 이상의 격리 구조물(114)의 깊이를 감소시키는 것은 하나 이상의 격리 구조물(114)이 더 쉽게 제조되고 하나 이상의 격리 구조물(114)의 임계 치수(CD)가 더 잘 제어되도록 한다.
도 8은 개시된 격리 구조물을 포함하는 이미지 센서 IC(800)의 일부 추가 실시예의 단면도를 예시한다.
이미지 센서 IC(800)는 기판(102)의 제1 측(102a)을 따라 배열된 하나 이상의 STI 구조물(602) 위의 기판(102)의 제2 측(102b)을 따라 배열된 하나 이상의 격리 구조물(114)을 포함한다. 일부 실시예에서, 하나 이상의 격리 구조물(114)은 기판(102)에 의해 하나 이상의 STI 구조물(602)로부터 수직으로 분리될 수 있다. 일부 실시예에서, 하나 이상의 격리 구조물(114)은 0이 아닌 거리(802)만큼 하나 이상의 STI 구조물(602)로부터 수직으로 분리될 수 있다. 일부 실시예에서, 0이 아닌 거리(802)는 대략 5 미크론 내지 대략 100 미크론 사이, 대략 10 미크론 내지 대략 50 미크론 사이, 또는 다른 유사한 값의 범위에 있을 수 있다. 일부 실시예에서, 하나 이상의 도핑된 격리 구조물(804)이 하나 이상의 STI 구조물(602)과 하나 이상의 격리 구조물(114) 사이에서 기판(102) 내에 배열되어, 복수의 픽셀 영역(106a-106b) 중 인접한 것들 사이의 전기적 격리를 개선할 수 있다.
0이 아닌 거리(802)만큼 하나 이상의 STI 구조물(602)로부터 분리된 하나 이상의 격리 구조물(114)을 가짐으로써, 하나 이상의 격리 구조물(114)의 깊이는 도 6 내지 도 7에 도시된 하나 이상의 격리 구조물에 비해 감소된다. 하나 이상의 격리 구조물(114)의 깊이를 감소시키는 것은 하나 이상의 격리 구조물(114)이 더 쉽게 제조되고 하나 이상의 격리 구조물(114)의 임계 치수(CD)가 더 잘 제어되도록 한다.
도 9는 개시된 격리 구조물을 포함하는 이미지 센서 IC(900)의 일부 추가 실시예의 단면도를 예시한다.
이미지 센서 IC(900)는 기판(102)의 제1 측(102a)으로부터 기판(102)의 제2 측(102b)으로 연장하는 하나 이상의 격리 구조물(114)을 포함한다. 일부 실시예에서, 하나 이상의 격리 구조물(114)은 기판(102)의 제2 측(102b)으로부터의 거리가 증가함에 따라 증가하는 폭을 각각 갖는다. 이러한 실시예에서, 하나 이상의 격리 구조물(114)은 기판(102)의 제2 측(102b)에 근접한 제2 표면보다 더 큰 폭을 갖는, 기판(102)의 제1 측(102a)에 근접한 제1 표면을 갖는다. 하나 이상의 격리 구조물(114)의 제2 표면이 제1 표면보다 더 작기 때문에, 기판(102)의 제1 측(102a)을 따르는 더 큰 CD로 인해 비교적 간단한 제조 프로세스를 유지하면서, 하나 이상의 격리 구조물(114)의 CD가 기판(102)의 제2 측(102b)을 따라 더 잘 제어될 수 있다.
도 10 내지 도 21은 이미지 센서 IC의 성능을 개선하도록 구성된 격리 구조물을 포함하는 이미지 센서 IC를 형성하는 방법의 일부 실시예의 단면도(1000 내지 2100)를 예시한다. 도 10 내지 도 21에 도시된 단면도(1000 내지 2100)는 격리 구조물을 포함하는 이미지 센서 집적 칩을 형성하는 방법을 참조하여 설명되지만, 도 10 내지 도 21에 도시된 구조물은 그 형성 방법에 한정되지 않고, 오히려 그 방법과 별개로 존재할 수 있음이 이해될 것이다.
도 10의 단면도(1000)에 도시된 바와 같이, 하나 이상의 쉘로우 트렌치 격리(STI) 구조물(602)은 기판(102)의 제1 측(102a) 내부에 형성된다. 다양한 실시예에서, 기판(102)은 임의의 유형의 반도체 본체(예컨대, 실리콘, SiGe, SOI 등)일 수 있을 뿐 아니라, 그와 관련된 임의의 다른 유형의 반도체 및/또는 에피택셜 층 일 수 있다. 일부 실시예에서, 하나 이상의 STI 구조물(602)은 기판(102)을 선택적으로 에칭하여 트렌치(1002)를 형성함으로써 형성될 수 있다. 하나 이상의 유전체 재료가 트렌치(1002) 내에 후속적으로 형성된다. 다양한 실시예에서, 기판(102)은 습식 에천트(예컨대, 불화수소산, 수산화칼륨 등) 및/또는 건식 에천트(예컨대, 불소, 염소 등을 포함하는 에칭 화학물질을 가지는)에 의해 선택적으로 에칭될 수 있다. 다양한 실시예에서, 하나 이상의 유전체 재료는 산화물, 질화물, 탄화물 등을 포함할 수 있다.
일부 추가 실시예에서, 하나 이상의 STI 구조물(602)은 열 프로세스를 사용하여 기판(102) 위에 패드 산화물을 형성하고, 이어서 패드 산화물 위에 질화물 막을 형성함으로써 형성될 수 있다. 질화물 막은 후속적으로 (예컨대, 포토레지스트와 같은 감광성 재료를 사용하여) 패터닝되고, 패드 산화물 및 기판(102)은 질화물 막을 따라 패터닝되어 기판(102) 내에 트렌치(1002)를 형성한다. 트렌치(1002)는, 다음으로, 하나 이상의 유전체 재료로 채워지고, 질화물 막의 상부를 노출시키는 평탄화 프로세스(예컨대, 화학적 기계적 평탄화 프로세스)와 질화물 막을 제거하는 에칭이 이어진다.
도 11의 단면도(1100)에 도시된 바와 같이, 이미지 감지 요소(104)는 기판(102)의 픽셀 영역(106) 내에 형성된다. 일부 실시예에서, 이미지 감지 요소(104)는 기판(102)의 제1 측(102a)에 하나 이상의 도펀트 종을 주입함으로써 형성된 포토 다이오드를 포함할 수 있다. 예를 들어, 이미지 감지 요소(104)는 제1 주입 프로세스를 선택적으로 수행하여(예컨대, 마스킹 층에 따라) 제1 도핑 유형(예컨대, n-형)을 갖는 제1 영역을 형성하고, 후속적으로 제2 주입 프로세스를 수행하여 제1 영역과 접하고(abutting) 제1 도핑 유형과 상이한 제2 도핑 유형(예컨대, p형)을 갖는 제2 영역을 형성함으로써 형성될 수 있다. 일부 실시예에서, 플로팅 확산 웰(미도시)은 또한 제1 또는 제2 주입 공정 중 하나를 사용하여 형성될 수 있다.
도 12의 단면도(1200)에 도시된 바와 같이, 하나 이상의 트랜지스터 게이트 구조물(110)은 픽셀 영역(106) 내에서 기판(102)의 제1 측(102a)을 따라 형성된다. 다양한 실시예에서, 하나 이상의 트랜지스터 게이트 구조물(110)은 전송 트랜지스터, 소스-팔로워 트랜지스터, 행 선택 트랜지스터, 및/또는 리셋 트랜지스터에 대응할 수 있다. 일부 실시예에서, 하나 이상의 트랜지스터 게이트 구조물(110)은 기판(102)의 제1 측(102a) 상에 게이트 유전체 막 및 게이트 전극 막을 증착함으로써 형성될 수 있다. 게이트 유전체 막 및 게이트 전극 막은 후속적으로 패터닝되어 게이트 유전체 층 및 게이트 전극을 형성한다. 측벽 스페이서는 게이트 전극의 외부 측벽에 형성될 수 있다. 일부 실시예에서, 측벽 스페이서는 기판(102)의 제1 측(102a) 상에 스페이서 층(예컨대, 질화물, 산화물 등)을 증착하고, 스페이서 층을 선택적으로 에칭하여 측벽 스페이서를 형성함으로써 형성될 수 있다.
도 13의 단면도(1300)에 도시된 바와 같이, 기판(102)의 제1 측(102a)을 따라 형성된 유전체 구조물(108) 내에 복수의 상호접속부(112)가 형성된다. 유전체 구조물(108)은 복수의 적층된 ILD 층을 포함하고, 복수의 상호접속부(112)는 도전성 와이어 및 비아의 교번 층을 포함한다. 일부 실시예에서, 복수의 상호접속부(112) 중 하나 이상은 다마신 프로세스(예컨대, 단일 다마신 프로세스 또는 이중 다마신 프로세스)를 사용하여 형성될 수 있다. 다마신 프로세스는 기판(102)의 제1 측(102a) 위에 ILD 층을 형성하고, ILD 층을 에칭하여 비아 홀 및/또는 트렌치를 형성하고, 비아 홀 및/또는 트렌치를 전도성 재료로 채우는 것에 의해 수행된다. 일부 실시예에서, ILD 층은 물리적 기상 증착 기술(예컨대, PVD, CVD, PE-CVD, ALD 등)에 의해 증착될 수 있고 전도성 재료는 증착 프로세스 및/또는 도금 프로세스(예컨대, 전기도금, 무전해 도금 등)를 사용하여 형성될 수 있다. 다양한 실시예에서, 전도성 재료는 텅스텐, 구리, 알루미늄, 구리 등을 포함할 수 있다.
도 14의 단면도(1400)에 도시된 바와 같이, 유전체 구조물(108)은 지지 기판(1402)에 접합될 수 있다. 일부 실시예에서, 지지 기판(1402)은 예를 들어 실리콘과 같은 반도체 재료를 포함할 수 있다. 유전체 구조물(108)을 지지 기판(1402)에 접합한 후에, 기판(102)은 박형화될 수 있다. 기판(102)을 박형화하는 것은 기판(102)의 두께를 제1 두께(t1)로부터 제1 두께(t1)보다 작은 제2 두께(t2)로 감소시킨다. 기판(102)을 박형화하는 것은 방사선이 이미지 감지 요소(104)를 보다 쉽게 통과할 수 있게 한다. 다양한 실시예에서, 기판(102)은 기판(102)의 제1 측(102b)을 에칭 및/또는 기계적 연마함으로써 박형화될 수 있다.
도 15의 단면도(1500)에 도시된 바와 같이, 하나 이상의 트렌치(1502)는 기판(102)의 제2 측(102b) 내에 형성된다. 하나 이상의 트렌치(1502)는 픽셀 영역(106)의 양 측을 따라 기판(102)의 제2 측(102b)으로부터 기판(102) 내로 수직으로 연장된다. 픽셀 영역(106)은 대략 0.7 미크론 이하의 제1 폭(w1)을 갖고, 격리 구조물(114)은 제1 폭(w1)보다 작은 제2 폭(w2)을 갖는다. 제2 폭(w2)과 제1 폭(w1) 간 비율은 대략 0.1 내지 대략 0.2 사이의 범위에 있다.
일부 실시예에서, 하나 이상의 트렌치(1502)는 기판(102)의 제2 측(102b)을 선택적으로 에칭함으로써 형성될 수 있다. 일부 실시예에서, 기판(102)의 제2 측(102b)은, 패터닝된 마스킹 층(1506)에 따라 하나 이상의 에천트(1504)에 기판(102)의 제2 측(102b)을 노출시킴으로써 선택적으로 에칭될 수 있다. 일부 실시예에서, 패터닝된 마스킹 층(1506)은 포토레지스트, 하드 마스크 등을 포함할 수 있다. 일부 실시예에서, 하나 이상의 에천트(1504)는 건식 에천트를 포함할 수 있다. 일부 실시예에서, 건식 에천트는 산소(O2), 질소(N2), 수소(H2), 아르곤(Ar), 및/또는 불소 종(예컨대, CF4, CHF3, C4F8 등) 중 하나 이상을 포함하는 에칭 화학물질을 가질 수 있다.
도 16의 단면도(1600)에 도시된 바와 같이, 하나 이상의 유전체 재료는 트렌치(1502) 내에 형성되어 픽셀 영역(106)의 양 측 상의 격리 구조물(114)을 형성한다. 일부 실시예에서, 하나 이상의 유전체 재료는 하나 이상의 트렌치(1502)를 규정하는 기판(102)의 내부 표면을 라이닝하고 또한 기판(102)의 제2 측(102b)을 커버하도록 형성될 수 있다. 이러한 일부 실시예에서, 하나 이상의 유전체 재료를 형성한 후, 평탄화 프로세스(예를 들어, 화학적 기계적 평탄화(CMP) 프로세스)가 수행되어 기판(102)의 제2 측(102b)으로부터 하나 이상의 유전체 재료를 제거할 수 있다. 일부 실시예에서, 하나 이상의 유전체 재료는 기상 증착 프로세스(예컨대, 화학 기상 증착(CVD) 프로세스, 플라즈마 강화 CVD 프로세스 등)에 의해 형성될 수 있다. 다른 실시예에서, 하나 이상의 유전체 재료는 원자 층 증착(ALD) 프로세스에 의해 형성될 수 있다. ALD 프로세스는, 이에 의하지 않는 경우 상대적으로 큰 깊이와 작은 폭(예컨대, 픽셀 영역(106)의 폭의 대략 10% 내지 대략 20% 사이의 폭)으로 인해 채우기가 어려울 수도 있는, 하나 이상의 트렌치(1502)를 채우는 것을 개선할 수 있다.
도 17의 단면도(1700)에 도시된 바와 같이, 광 투과 구조물(606)은 기판(102)의 제2 측(102b)을 따라 형성될 수 있다. 광 투과 구조물(606)은 기판(102)으로의 입사 방사선의 흡수를 개선하도록 구성된다. 일부 실시예에서, 광 투과 구조물(606)은 다층 구조물을 포함할 수 있다. 예를 들어, 광 투과 구조물(606)은 상이한 재료의 3개의 층을 포함할 수 있다. 일부 실시예에서, 광 투과 구조물(606)은 오산화탄탈륨(Ta2O5), 산화알루미늄(Al2O3), 이산화규소(SiO2), 산화하프늄(HfO) 등 중 하나 이상을 포함할 수 있다. 일부 실시예에서, 광 투과 구조물(606)은 하나 이상의 증착 프로세스(예컨대, CVD, ALD, PE-CVD 등)에 의해 형성될 수 있다.
도 18의 단면도(1800)에 도시된 바와 같이, 격자 구조물(206)은 광 투과 구조물(606) 위에 형성된다. 일부 실시예에서, 격자 구조물(206)은 픽셀 영역(106) 주위의 폐루프에서 연속적으로 연장한다. 일부 실시예에서, 격자 구조물(206)은 금속을 포함할 수 있다. 다른 실시예에서, 격자 구조물(206)은 유전체 재료를 포함할 수 있다. 일부 실시예에서, 격자 구조물(206)은 광 투과 구조물(606) 상에 격자 재료를 증착하고, 후속적으로 격자 구조물(206)을 규정하도록 격자 재료를 패터닝함으로써 형성될 수 있다.
일부 실시예에서, 유전체 재료(208)는 격자 구조물(206) 위에 형성될 수 있다. 유전체 재료(208)는 이미지 감지 요소(104) 위에 놓이는 제1 개구(1802)를 규정하는 측벽을 포함한다. 일부 실시예에서, 유전체 재료(208)는 대략 1.4 초과인, 대략 1.45 초과인, 대략 1.5 초과인, 또는 다른 유사한 값인 굴절률을 포함할 수 있다. 유전체 재료(208)는 격자 구조물(206) 및 광 투과 구조물(606) 상에 유전체 층을 증착하고 후속적으로 유전체 층을 패터닝함으로써 형성될 수 있다.
도 19의 단면도(1900)에 도시된 바와 같이, 컬러 필터(116)는 광 투과 구조물(606) 위에 그리고 격자 구조물(206)의 측벽 사이에 형성된다. 일부 실시예에서, 컬러 필터(116)는 컬러 필터 층을 형성하고 컬러 필터 층을 패터닝함으로써 형성될 수 있다. 컬러 필터 층은 특정 파장 범위의 방사선(예컨대, 광)은 투과시키고, 특정 범위 외 파장의 광은 차단하는 물질로 형성된다. 일부 실시예에서, 컬러 필터(116)는 모노머, 폴리머 등으로 형성될 수 있다. 일부 실시예에서, 컬러 필터는 대략 1.3 미만인, 대략 1.25 미만인, 대략 1.2 미만인, 또는 기타 유사한 값의 굴절률을 갖는 물질로 형성될 수 있다.
도 20의 단면도(2000)에 도시된 바와 같이, 평탄화 구조물(608)은 컬러 필터(116) 위에 형성된다. 평탄화 구조물(608)은 기판의 반대쪽을 향하는 실질적으로 평평한 상부 표면을 갖도록 형성된다. 일부 실시예에서, 평탄화 구조물(608)은 스핀 코팅 공정에 의해 형성된 폴리머를 포함할 수 있다.
도 21의 단면도(2100)에 도시된 바와 같이, 마이크로 렌즈(118)는 컬러 필터(116) 위에 형성된다. 일부 실시예에서, 마이크로 렌즈(118)는 컬러 필터(116) 상부에 마이크로 렌즈 재료를 증착(예를 들어, 스핀-온(spin-on) 방법 또는 증착 공정)함으로써 형성될 수 있다. 만곡면의 상면을 갖는 마이크로 렌즈 템플릿(미도시)은 마이크로 렌즈 재료 상부에 패터닝된다. 일부 실시예에서, 마이크로 렌즈 템플릿은 분배 노광량을 사용하여 노광되고(예컨대, 네거티브 포토레지스트에 대해서 곡률의 최저점(bottom)에 더 많은 광이 노출되고 곡률의 최고점(top)에 더 적은 광이 노출됨), 현상 및 베이킹되어 둥근 형상을 형성하는 포토레지스트 재료를 포함할 수 있다. 컬러 필터(116)는, 다음으로, 마이크로 렌즈 템플릿에 따라 마이크로 렌즈 재료를 선택적으로 식각함으로써 형성된다.
도 21의 단면도(2100)에 또한 도시된 바와 같이, 지지 기판(도 14의 1402)이 제거된다. 다양한 실시예에서, 지지 기판은 에칭 프로세스 및/또는 그라인딩 프로세스(예를 들어, CMP 프로세스)에 의해 제거될 수 있다.
도 22는 이미지 센서 IC의 성능을 개선하도록 구성된 격리 구조물을 갖는 이미지 센서 집적 칩(IC)을 형성하는 방법(2200)의 일부 실시예의 흐름도를 예시한다.
방법(2200)은 일련의 행위들 또는 이벤트들로서 예시되고 설명되었지만, 그러한 행위들 또는 이벤트들의 예시된 순서는 제한적인 의미로 해석되어서는 안된다는 것이 이해될 것이다. 예를 들어, 일부 행위는 상이한 순서로 및/또는 본 명세서에 예시 및/또는 설명된 것 이외의 다른 행위 또는 이벤트와 동시에 발생할 수 있다. 게다가, 본 명세서의 설명의 하나 이상의 양태 또는 실시예를 실행하기 위해 도시된 모든 행위가 요구되지 않을 수 있다. 또한, 본 명세서에 도시된 하나 이상의 행위는 하나 이상의 별개의 행위 및/또는 단계에서 수행될 수 있다.
2202에서, 하나 이상의 쉘로우 트렌치 격리(STI) 구조물이 기판의 제1 측을 따라 형성된다. 도 10은 단계(2202)에 대응하는 일부 실시예의 단면도(1000)를 예시한다.
2204에서, 하나 이상의 이미지 감지 요소가 기판 내에 형성된다. 도 11은 단계(2204)에 대응하는 일부 실시예의 단면도(1100)를 예시한다.
2206에서, 하나 이상의 트랜지스터 게이트 구조물이 기판의 제1 측을 따라 형성된다. 도 12는 단계(2206)에 대응하는 일부 실시예의 단면도(1200)를 예시한다.
2208에서, 복수의 상호접속부가 기판의 제1 측을 따라 유전체 구조물 내에 형성된다. 도 13은 단계(2208)에 대응하는 일부 실시예의 단면도(1300)를 예시한다.
2210에서, 유전체 구조물은 지지 기판에 연결된다. 도 14는 단계(2210)에 대응하는 일부 실시예의 단면도(1400)를 예시한다.
2212에서, 기판의 두께가 감소된다. 도 14는 단계(2212)에 대응하는 일부 실시예의 단면도(1400)를 예시한다.
2214에서, 격리 구조물이 대략 0.1 내지 대략 0.2 사이인 픽셀 영역과 격리 구조물의 폭 간 비율을 제공하는 폭을 갖도록 기판의 제2 측을 따라 형성된다. 도 15 내지 도 16은 단계(2214)에 대응하는 일부 실시예의 단면도(1500-1600)를 도시한다.
2216에서, 광 투과 구조물이 기판의 제2 측을 따라 형성된다. 도 17은 단계(2216)에 대응하는 일부 실시예의 단면도(1700)를 예시한다.
2218에서, 격자 구조물이 광 투과 구조물 상에 형성된다. 도 17은 단계(2218)에 대응하는 일부 실시예의 단면도(1700)를 예시한다.
2220에서, 유전체 재료가 격자 구조물 상에 형성된다. 도 18은 단계(2220)에 대응하는 일부 실시예의 단면도(1800)를 예시한다.
2222에서, 컬러 필터가 격자 구조물 및/또는 유전체 재료의 측벽 사이에 형성된다. 도 19는 단계(2222)에 대응하는 일부 실시예의 단면도(1900)를 예시한다.
2224에서, 평탄화 구조물이 컬러 필터 상에 형성된다. 도 20은 단계(2224)에 대응하는 일부 실시예의 단면도(2000)를 예시한다.
2226에서, 마이크로 렌즈가 평탄화 구조물 상에 형성된다. 도 21은 단계(2226)에 대응하는 일부 실시예의 단면도(2100)를 예시한다.
2228에서, 지지 기판이 유전체 구조물로부터 제거된다. 도 21은 단계(2228)에 대응하는 일부 실시예의 단면도(2100)를 예시한다.
따라서, 일부 실시예에서, 본 개시는 대략 0.7 미크론 이하인 제1 폭을 포함하는 픽셀 영역을 둘러싸는 격리 구조물을 갖는 이미지 감지 집적 칩에 관한 것이다. 격리 구조물은 제1 폭의 대략 10% 내지 대략 20% 사이인 제2 폭을 갖는다. 격리 구조물의 제2 폭은 입사 방사선이 격리 구조물의 내부 측벽들 사이에 실질적으로 제한되도록 함으로써 픽셀 영역 내의 이미지 감지 요소의 성능을 향상시키도록 구성된다.
일부 실시예에서, 본 개시는 이미지 센서 집적 칩에 관한 것이다. 이미지 센서 집적 칩은 제1 측 및 제1 측의 반대편에 있는 제2 측을 갖는 기판 - 기판은 제1 폭을 갖는 픽셀 영역의 양 측을 따라 연장하는 트렌치를 규정하는 하나 이상의 측벽을 가짐 - ; 트렌치 내에 배치된 하나 이상의 유전체 재료를 포함하는 격리 구조물 - 격리 구조물은 제2 폭을 가짐 - ; 픽셀 영역 내에 배치된 이미지 감지 요소; 픽셀 영역 내에 배치된 초점 영역 - 초점 영역은 기판의 제2 측을 따라 입사 방사선을 수신하도록 구성됨 - ; 및 초점 영역이 이미지 감지 요소를 향하는 격리 구조물의 내부 측벽 사이에 완전히 제한되도록 대략 0.1 내지 대략 0.2 사이의 범위인 제2 폭 대 제1 폭의 비율을 포함한다. 일부 실시예에서, 초점 영역은 초점 영역의 양 측 상의 격리 구조물과 접촉하는 외부 경계까지 연장된다. 일부 실시예에서, 초점 영역은 제1 방향에 대해 대략 45°로 회전된 제2 방향을 따르는 것보다 제1 방향을 따라 격리 구조물에 더 가깝다. 일부 실시예에서, 이미지 센서 집적 칩은 기판의 제1 측을 따라 배치되고 기판을 향하는 표면을 갖는 쉘로우 트렌치 격리(STI) 구조물을 더 포함하고, 표면은 격리 구조물의 양 에지를 지나 측방향으로 연장한다. 일부 실시예에서, 제1 폭은 대략 0.7 미크론 이하이다. 일부 실시예에서, 제2 폭은 대략 140 나노미터 이하이다. 일부 실시예에서, 이미지 센서 집적 칩은 기판의 반대쪽을 향하는 만곡면을 갖는 마이크로 렌즈를 더 포함하고, 만곡면은 입사 방사선을 초점 영역으로 집속하도록 구성된다. 일부 실시예에서, 초점 영역은 제1 방향을 따라 그리고 제1 방향에 수직인 제2 방향 - 상기 제1 방향 및 상기 제2 방향은 기판의 제2 측에 평행함 - 을 따라 격리 구조물로부터 분리된다.
다른 실시예에서, 본 개시는 이미지 센서 집적 칩에 관한 것이다. 이미지 센서 집적 칩은 반도체 기판의 픽셀 영역 내에 배열되는 이미지 감지 요소 - 픽셀 영역은 대략 0.7 미크론 미만인 제1 폭을 가짐 - ; 반도체 기판의 후측을 따라 배열된 격리 구조물 - 격리 구조물은 이미지 감지 요소를 둘러쌈 - ; 반도체 기판의 후측을 따라 배열되고 입사 방사선을 반도체 기판의 후측을 따라 배열된 초점 영역에 집속하도록 구성된 마이크로 렌즈; 및 격리 구조물로부터 0이 아닌 거리만큼 분리된 초점 영역을 포함한다. 일부 실시예에서, 이미지 센서 집적 칩은 반도체 기판의 전측을 따라 배치된 하나 이상의 트랜지스터 게이트 구조물; 및 격리 구조물 아래의 반도체 기판의 전측을 따라 배치된 쉘로우 트렌치 격리(STI) 구조물을 포함한다. 일부 실시예에서, STI 구조물은 반도체 기판을 표면을 갖고, 표면은 격리 구조물의 양 에지를 지나 측방향으로 연장된다. 일부 실시예에서, 격리 구조물은 STI 구조물의 하나 이상의 측벽을 따라 연장된다. 일부 실시예에서, 격리 구조물은 반도체 기판을 통해 연장되는 0이 아닌 제2 거리만큼 STI 구조물로부터 수직으로 분리된다. 일부 실시예에서, 격리 구조물은 반도체 기판의 후측으로부터의 거리가 증가함에 따라 감소하는 제2 폭을 갖는다. 일부 실시예에서, 격리 구조물은 반도체 기판의 후측으로부터의 거리가 증가함에 따라 증가하는 제2 폭을 갖는다. 일부 실시예에서, 초점 영역은 격리 구조물과 측방향으로 중첩된다. 일부 실시예에서, 초점 영역은 격리 구조물 위로 0이 아닌 제3 거리만큼 연장되고, 0이 아닌 제3 거리는 격리 구조물의 제2 폭의 대략 10% 이하이다.
또 다른 실시예에서, 본 개시는 이미지 센서 집적 칩을 형성하는 방법에 관한 것이다. 방법은 기판의 픽셀 영역 내에 이미지 감지 요소를 형성하는 단계 - 기판은 제1 측 및 제2 측을 갖고 픽셀 영역은 제1 폭을 가짐 - ; 기판의 제2 측을 선택적으로 에칭하여 하나 이상의 트렌치를 규정하는 단계; 하나 이상의 트렌치 내에 하나 이상의 유전체 재료를 형성하여 제2 폭을 갖는 격리 구조물을 형성하는 단계; 및 대략 0.1 내지 대략 0.2 사이의 범위에 있는 제2 폭 대 제1 폭의 비율을 포함한다. 일부 실시예에서, 제1 폭은 대략 0.7 미크론 이하이다. 일부 실시예에서, 방법은 기판의 제1 측을 따라 하나 이상의 쉘로우 트렌치 격리(STI) 구조물을 형성하는 단계를 더 포함하고, 하나 이상의 트렌치는 하나 이상의 STI 구조물 내로 연장한다.
전술한 내용은 당업자가 본 개시의 양태를 더욱 잘 이해할 수 있도록 여러 개의 실시예들의 특징들을 개설하고 있다. 당업자라면 본 명세서에서 소개된 실시예들과 동일한 목적을 수행하고 및/또는 동일한 이점을 달성하기 위해 다른 프로세스 및 구조를 설계 또는 수정하기 위한 기초로서 본 개시를 쉽게 이용할 수 있다는 것을 알아야 한다. 당업자라면 또한 그러한 균등한 구성이 본 개시의 사상 및 범위로부터 벗어나지 않고, 본 개시의 사상 및 범위로부터 벗어남이 없이 본 명세서에 다양한 변화, 대체 및 변경이 이루어질 수 있다는 것을 알아야 한다.
실시예들
실시예 1. 이미지 센서 집적 칩에 있어서,
제1 측 및 상기 제1 측의 반대편에 있는 제2 측을 포함하는 기판으로서, 상기 기판은 제1 폭을 갖는 픽셀 영역의 양 측을 따라 연장하는 트렌치를 규정하는 하나 이상의 측벽을 포함하는 것인, 상기 기판;
상기 트렌치 내에 배치되는 하나 이상의 유전체 재료를 포함하는 격리 구조물로서, 상기 격리 구조물은 제2 폭을 갖는 것인, 상기 격리 구조물;
상기 픽셀 영역 내에 배치된 이미지 감지 요소; 및
상기 픽셀 영역 내에 배치된 초점 영역으로서, 상기 초점 영역은 상기 기판의 제2 측을 따라 입사 방사선을 수신하도록 구성된 것인, 상기 초점 영역
을 포함하고,
상기 제2 폭 대 상기 제1 폭의 비율은 대략 0.1 내지 대략 0.2 사이의 범위에 있는 것인, 이미지 센서 집적 칩.
실시예 2. 실시예 1에 있어서,
상기 초점 영역은, 상기 초점 영역의 양 측 상의 상기 격리 구조물에 접촉하는 외부 경계까지 연장되는 것인, 이미지 센서 집적 칩.
실시예 3. 실시예 1에 있어서,
상기 초점 영역은 제1 방향에 대해 대략 45°로 회전된 제2 방향을 따르는 것보다 상기 제1 방향을 따라 상기 격리 구조물에 더 가까운 것인, 이미지 센서 집적 칩.
실시예 4. 실시예 1에 있어서,
상기 기판의 제1 측을 따라 배치되고, 상기 기판을 향하는 표면을 갖는 쉘로우 트렌치 격리(STI) 구조물로서, 상기 표면은 상기 격리 구조물의 양 에지를 지나 측방향으로 연장하는 것인, 상기 쉘로우 트렌치 격리 구조물
을 더 포함하는, 이미지 센서 집적 칩.
실시예 5. 실시예 1에 있어서,
상기 제1 폭은 대략 0.7 미크론 이하인 것인, 이미지 센서 집적 칩.
실시예 6. 실시예 1에 있어서,
상기 제2 폭은 대략 140 나노미터 이하인 것인, 이미지 센서 집적 칩.
실시예 7. 실시예 1에 있어서,
상기 기판의 반대쪽을 향하는 만곡된 표면을 갖는 마이크로 렌즈로서, 상기 만곡된 표면은 상기 초점 영역으로 상기 입사 방사선을 집속하도록 구성되는 것인, 상기 마이크로 렌즈
를 더 포함하는, 이미지 센서 집적 칩.
실시예 8. 실시예 1에 있어서,
상기 초점 영역은 제1 방향을 따라, 그리고 상기 제1 방향에 수직인 제2 방향을 따라 상기 격리 구조물로부터 분리되고, 상기 제1 방향 및 상기 제2 방향은 상기 기판의 제2 측에 평행한 것인, 이미지 센서 집적 칩.
실시예 9. 이미지 센서 집적 칩에 있어서,
반도체 기판의 픽셀 영역 내에 배열된 이미지 감지 요소로서, 상기 픽셀 영역은 대략 0.7 미크론 미만인 제1 폭을 갖는 것인, 상기 이미지 감지 요소;
상기 반도체 기판의 후측을 따라 배열된 격리 구조물로서, 상기 격리 구조물은 상기 이미지 감지 요소를 둘러싸는 것인, 상기 격리 구조물; 및
상기 반도체 기판의 후측을 따라 배열되고, 상기 반도체 기판의 후측을 따라 배열된 초점 영역으로 입사 방사선을 집속하도록 구성된 마이크로 렌즈
를 포함하고,
상기 초점 영역은 0이 아닌 거리만큼 상기 격리 구조물로부터 분리된 것인, 이미지 센서 집적 칩.
실시예 10. 실시예 9에 있어서,
상기 반도체 기판의 전측을 따라 배치된 하나 이상의 트랜지스터 게이트 구조물; 및
상기 격리 구조물 아래에 상기 반도체 기판의 전측을 따라 배치된 쉘로우 트렌치 격리(STI) 구조물
을 더 포함하는, 이미지 센서 집적 칩.
실시예 11. 실시예 10에 있어서,
상기 STI 구조물은 상기 반도체 기판을 향하는 표면을 갖고, 상기 표면은 상기 격리 구조물의 양 에지를 지나 측방향으로 연장하는 것인, 이미지 센서 집적 칩.
실시예 12. 실시예 10에 있어서,
상기 격리 구조물은 상기 STI 구조물의 하나 이상의 측벽을 따라 연장하는 것인, 이미지 센서 집적 칩.
실시예 13. 실시예 10에 있어서,
상기 격리 구조물은 상기 반도체 기판을 통해 연장하는 0이 아닌 제2 거리만큼 상기 STI 구조물로부터 수직으로 분리되는 것인, 이미지 센서 집적 칩.
실시예 14. 실시예 9에 있어서,
상기 격리 구조물은 상기 반도체 기판의 후측으로부터의 거리가 증가함에 따라 감소하는 제2 폭을 갖는 것인, 이미지 센서 집적 칩.
실시예 15. 실시예 9에 있어서,
상기 격리 구조물은 상기 반도체 기판의 후측으로부터의 거리가 증가함에 따라 증가하는 제2 폭을 갖는 것인, 이미지 센서 집적 칩.
실시예 16. 실시예 9에 있어서,
상기 초점 영역은 상기 격리 구조물과 측방향으로 중첩되는 것인, 이미지 센서 집적 칩.
실시예 17. 실시예 9에 있어서,
상기 초점 영역은 상기 격리 구조물 위로 0이 아닌 제3 거리까지 연장하고, 상기 0이 아닌 제3 거리는 상기 격리 구조물의 제2 폭의 대략 10% 이하인 것인, 이미지 센서 집적 칩.
실시예 18. 이미지 센서 집적 칩을 제조하는 방법에 있어서,
기판의 픽셀 영역 내에 이미지 감지 요소를 형성하는 단계로서, 상기 기판은 제1 측 및 제2 측을 포함하고, 상기 픽셀 영역은 제1 폭을 갖는 것인, 상기 이미지 감지 요소를 형성하는 단계;
하나 이상의 트렌치를 규정하도록 상기 기판의 제2 측을 선택적으로 에칭하는 단계; 및
제2 폭을 갖는 격리 구조물을 형성하도록 상기 하나 이상의 트렌치 내에 하나 이상의 유전체 재료를 형성하는 단계
를 포함하고,
상기 제2 폭 대 상기 제1 폭의 비율은 대략 0.1 내지 대략 0.2 사이의 범위에 있는 것인, 이미지 센서 집적 칩을 제조하는 방법.
실시예 19. 실시예 18에 있어서,
상기 제1 폭은 대략 0.7 미크론 이하인 것인, 이미지 센서 집적 칩을 제조하는 방법.
실시예 20. 실시예 18에 있어서,
상기 기판의 제1 측을 따라 하나 이상의 쉘로우 트렌치 격리(STI) 구조물을 형성하는 단계
를 더 포함하고,
상기 하나 이상의 트렌치는 상기 하나 이상의 STI 구조물 내로 연장되는 것인, 이미지 센서 집적 칩을 제조하는 방법.

Claims (10)

  1. 이미지 센서 집적 칩에 있어서,
    제1 측 및 상기 제1 측의 반대편에 있는 제2 측을 포함하는 기판으로서, 상기 기판은 제1 폭을 갖는 픽셀 영역의 양 측을 따라 연장하는 트렌치를 규정하는 하나 이상의 측벽을 포함하는 것인, 상기 기판;
    상기 트렌치 내에 배치되는 하나 이상의 유전체 재료를 포함하는 격리 구조물로서, 상기 격리 구조물은 제2 폭을 갖는 것인, 상기 격리 구조물;
    상기 픽셀 영역 내에 배치된 이미지 감지 요소; 및
    상기 픽셀 영역 내에 배치된 초점 영역으로서, 상기 초점 영역은 상기 기판의 제2 측을 따라 입사 방사선을 수신하도록 구성된 것인, 상기 초점 영역
    을 포함하고,
    상기 제2 폭 대 상기 제1 폭의 비율은 0.1 내지 0.2 사이의 범위에 있는 것인, 이미지 센서 집적 칩.
  2. 제 1 항에 있어서,
    상기 초점 영역은, 상기 초점 영역의 양 측 상의 상기 격리 구조물에 접촉하는 외부 경계까지 연장되는 것인, 이미지 센서 집적 칩.
  3. 제 1 항에 있어서,
    상기 초점 영역은 제1 방향에 대해 45°로 회전된 제2 방향을 따르는 것보다 상기 제1 방향을 따라 상기 격리 구조물에 더 가까운 것인, 이미지 센서 집적 칩.
  4. 제 1 항에 있어서,
    상기 기판의 제1 측을 따라 배치되고, 상기 기판을 향하는 표면을 갖는 쉘로우 트렌치 격리(STI) 구조물로서, 상기 표면은 상기 격리 구조물의 양 에지를 지나 측방향으로 연장하는 것인, 상기 쉘로우 트렌치 격리 구조물
    을 더 포함하는, 이미지 센서 집적 칩.
  5. 제 1 항에 있어서,
    상기 초점 영역은 제1 방향을 따라, 그리고 상기 제1 방향에 수직인 제2 방향을 따라 상기 격리 구조물로부터 분리되고, 상기 제1 방향 및 상기 제2 방향은 상기 기판의 제2 측에 평행한 것인, 이미지 센서 집적 칩.
  6. 이미지 센서 집적 칩에 있어서,
    반도체 기판의 픽셀 영역 내에 배열된 이미지 감지 요소로서, 상기 픽셀 영역은 0.7 미크론 미만인 제1 폭을 갖는 것인, 상기 이미지 감지 요소;
    상기 반도체 기판의 후측을 따라 배열된 격리 구조물로서, 상기 격리 구조물은 상기 이미지 감지 요소를 둘러싸는 것인, 상기 격리 구조물; 및
    상기 반도체 기판의 후측을 따라 배열되고, 상기 반도체 기판의 후측을 따라 배열된 초점 영역으로 입사 방사선을 집속하도록 구성된 마이크로 렌즈
    를 포함하고,
    상기 초점 영역은 0이 아닌 거리만큼 상기 격리 구조물로부터 분리된 것인, 이미지 센서 집적 칩.
  7. 제 6 항에 있어서,
    상기 반도체 기판의 전측을 따라 배치된 하나 이상의 트랜지스터 게이트 구조물; 및
    상기 격리 구조물 아래에 상기 반도체 기판의 전측을 따라 배치된 쉘로우 트렌치 격리(STI) 구조물
    을 더 포함하는, 이미지 센서 집적 칩.
  8. 제 6 항에 있어서,
    상기 초점 영역은 상기 격리 구조물과 측방향으로 중첩되는 것인, 이미지 센서 집적 칩.
  9. 제 6 항에 있어서,
    상기 초점 영역은 상기 격리 구조물 위로 0이 아닌 제3 거리까지 연장하고, 상기 0이 아닌 제3 거리는 상기 격리 구조물의 제2 폭의 10% 이하인 것인, 이미지 센서 집적 칩.
  10. 이미지 센서 집적 칩을 형성하는 방법에 있어서,
    기판의 픽셀 영역 내에 이미지 감지 요소를 형성하는 단계로서, 상기 기판은 제1 측 및 제2 측을 포함하고, 상기 픽셀 영역은 제1 폭을 갖는 것인, 상기 이미지 감지 요소를 형성하는 단계;
    하나 이상의 트렌치를 규정하도록 상기 기판의 제2 측을 선택적으로 에칭하는 단계; 및
    제2 폭을 갖는 격리 구조물을 형성하도록 상기 하나 이상의 트렌치 내에 하나 이상의 유전체 재료를 형성하는 단계
    를 포함하고,
    상기 제2 폭 대 상기 제1 폭의 비율은 0.1 내지 0.2 사이의 범위에 있는 것인, 이미지 센서 집적 칩을 제조하는 방법.
KR1020220016311A 2021-04-13 2022-02-08 스케일링된 픽셀 영역을 위한 트렌치 격리 구조물 KR20220141735A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163174107P 2021-04-13 2021-04-13
US63/174,107 2021-04-13
US17/372,866 US20220328535A1 (en) 2021-04-13 2021-07-12 Trench isolation structure for scaled pixel region
US17/372,866 2021-07-12

Publications (1)

Publication Number Publication Date
KR20220141735A true KR20220141735A (ko) 2022-10-20

Family

ID=83361786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220016311A KR20220141735A (ko) 2021-04-13 2022-02-08 스케일링된 픽셀 영역을 위한 트렌치 격리 구조물

Country Status (4)

Country Link
US (1) US20220328535A1 (ko)
KR (1) KR20220141735A (ko)
CN (1) CN115207007A (ko)
DE (1) DE102021118323A1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10367023B1 (en) * 2018-06-12 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor image sensor
KR20210099349A (ko) * 2020-02-04 2021-08-12 에스케이하이닉스 주식회사 이미지 센싱 장치
US20210265416A1 (en) * 2020-02-21 2021-08-26 Applied Materials, Inc. Structure & material engineering methods for optoelectronic devices signal to noise ratio enhancement

Also Published As

Publication number Publication date
CN115207007A (zh) 2022-10-18
TW202240872A (zh) 2022-10-16
US20220328535A1 (en) 2022-10-13
DE102021118323A1 (de) 2022-10-13

Similar Documents

Publication Publication Date Title
KR102050016B1 (ko) 이미지 센서용 흡수 강화 구조체를 형성하는 방법
TWI767044B (zh) 影像感測器之光電改善機制
US11158664B2 (en) Band-pass filter for stacked sensor
TW201727882A (zh) 用於背照式影像感測器的深溝槽隔離件
TWI768582B (zh) 積體晶片以及形成積體晶片的方法
KR100670538B1 (ko) 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법
CN112750850A (zh) 图像传感器、集成芯片、形成图像传感器的方法
US20230361147A1 (en) Band-pass filter for stacked sensor
US20220216260A1 (en) Enhanced design for image sensing technology
KR20220141735A (ko) 스케일링된 픽셀 영역을 위한 트렌치 격리 구조물
TW202229937A (zh) 半導體影像感測器
KR20230122962A (ko) 디바이스 스케일링 개선을 위한 게이트 유전체 구조체를 갖는 이미지 센서
US20240021641A1 (en) Dielectric structure for small pixel designs
KR20210053152A (ko) 이미지 센서의 양자 효율을 증가시키도록 구성되는 렌즈 구조물
CN117012794A (zh) 图像传感器及其形成方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal