KR20220135014A

KR20220135014A - 반도체를 이용한 회로 차단기

Info

Publication number: KR20220135014A
Application number: KR1020210040462A
Authority: KR
Inventors: 윤동진; 심정욱; 송웅협; 강성희
Original assignee: 엘에스일렉트릭(주)
Priority date: 2021-03-29
Filing date: 2021-03-29
Publication date: 2022-10-06
Also published as: WO2022211605A1; CN117083776A; JP2024507429A; EP4318838A1; KR102656808B1

Abstract

본 발명은 전력용 반도체를 이용한 반도체 회로 차단기(SSCB)에 대한 것으로, 전력 계통으로부터 상기 반도체 회로 차단기를 물리적으로 연결하거나 분리하는 차단 스위치와, 상기 전력 계통에 드레인 단자가 연결되는 제1 반도체 스위치와 상기 부하에 드레인 단자가 연결되는 제2 반도체 스위치 및, 각 반도체 스위치의 소스 단자와 드레인 단자에 각각 양극과 음극이 연결된 제1 및 제2 다이오드를 포함하는 반도체 스위치부와, 상기 제1 반도체 스위치의 드레인 단자와 상기 제2 반도체 스위치의 소스 단자를 연결하는 우회 전로 및, 상기 차단 스위치를 통해 상기 전력 계통과 상기 반도체 회로 차단기가 연결되면, 상기 제1 및 제2 반도체 스위치가 오프된 상태에서, 상기 우회 전로와 상기 제2 다이오드를 통해 상기 전력 계통의 전류가 상기 부하로 공급되도록 상기 우회 전로를 폐쇄하고, 기 설정된 조건이 충족되는 경우, 상기 반도체 스위치부를 경유하여 상기 전력 계통과 상기 부하가 연결되는 제1 전로가 형성되도록 상기 제1 및 제2 반도체 스위치를 온 및, 상기 제1 전로를 통해 상기 전력 계통의 전류가 상기 부하로 공급되도록, 상기 우회 전로를 개방하는 제어부를 포함하는 것을 특징으로 한다.

Description

반도체를 이용한 회로 차단기{SOLID STATE CIRCUIT BREAKER(SSCB)}

본 발명은 회로 차단기에 대한 것으로, 특히 전력용 반도체 스위치를 이용한 반도체 회로 차단기(SSCB)에 대한 것이다.

전력을 공급하는 전력 계통에서 고장이 발생하게 되면, 전력 계통을 통해 과전류 또는 사고 전류 등 이상 전류가 부하로 유입될 수 있다. 그리고 유입된 이상 전류는 부하의 소손을 야기할 수 있다. 따라서 전력 계통의 고장이 발생하는 경우 상기 이상 전류가 부하로 유입되는 것을 방지하기 위하여 부하로의 전류 유입을 차단하기 위하여 전력 계통으로부터 부하를 차단하는 회로 차단기(Circuit Breaker)가 사용될 수 있다.

한편 종래 기계식 차단기의 경우 회로가 차단될 때까지 수십 msec의 비교적 긴 시간이 소요되며, 그 시간동안 이상 전류가 부하로 유입된다는 문제가 있었다. 따라서 요즈음에는 대전류의 도통이 가능하고, 고속의 스위칭 주파수를 가지는 전력용 반도체로 이루어지는 스위치를 포함하여 고속의 전류 차단이 가능한 반도체 회로 차단기(SSCB)가 사용되고 있다. 이와 같은 반도체 회로 차단기는 상기 전력용 반도체를 이용하여 전기적으로 회로 연결을 차단하므로, 회로 차단 속도가 매우 빠르다는 장점이 있다.

그러나 반도체 회로 차단기의 경우, 회로 차단 속도가 매우 빠른 만큼 과전류에 대한 감도가 높다. 따라서 전력 계통과 부하의 연결이 이루어져 회로가 형성될 때, 즉 동작 전원이 공급됨에 따라 부하가 기동을 시작할 때(초기 기동 시), 전력 계통과 부하 사이에 흐르는 전류가 일시적으로 크게 증가하는 돌입 전류가 발생하는 경우, 이를 사고 전류로 판단하여 회로를 차단하는 오동작이 이루어질 가능성이 있다.

한편 통상적인 반도체 회로 차단기는, 전원측(전력 계통)과 부하 사이에 배치되는 적어도 하나의 반도체 스위치로 구성될 수 있다. 그리고 전원측 또는 부하측에서 고장이 발생하면, 상기 전력용 반도체 스위치가 오프(off)되어 전원측과 부하측의 연결을 차단할 수 있다. 따라서 부하측 또는 전원측으로 이상 전류가 유입되는 것을 방지할 수 있다.

그런데 이처럼 반도체 스위치를 통해 회로를 단선시키는 경우, 이미 유입된 이상 전류로 인하여 상기 반도체 스위치 양단의 전압이 상승할 수 있다. 이에 통상적인 반도체 회로 차단기는, 도 1에 도시된 스너버(snubber) 회로(15) 및 프리휠링(free wheeling) 회로(16a, 16b)와 같이, 잔류 전류로 인한 전압 상승을 억제하기 위한 적어도 하나의 부가 회로를 더 포함하여 형성된다.

도 1을 참조하여 살펴보면, 스너버 회로(15)는, 주회로(반도체 스위치가 직렬로 연결된 회로(10))에 병렬로 배치되며, 직렬로 연결되는 커패시터(Cs)와 저항(Rs)을 포함할 수 있다. 이 경우 양방향으로 흐르는 이상 전류를 모두 차단할 수 있도록 반도체 스위치들은 서로 역방향으로 배치된 다이오드들을 포함할 수 있으며, 스너버 회로(15)는 저항(Rs)을 중심으로 양측에 각각 커패시터(Cs)가 구비될 수 있다. 따라서 이상 전류에 의한 회로 차단시 어느 하나의 커패시터(Cs)에 축전된 에너지가 저항(Rs)로 방전되어 잔류 전류에 따른 에너지가 소진될 수 있다.

또한 도 1에서 도시한 반도체 회로 차단기는 순방향 다이오드(Df)와 접지에 연결된 저항(Rf)이 직렬로 연결되는 제1 및 제2 프리휠링 회로들(16a, 16b)을 구비할 수 있다. 이 경우 이상 전류에 의한 회로가 차단되면, 회로의 차단에 따라 잔류된 전류는 프리휠링 회로(16a, 16b)로 흐르게 되고, 프리휠링 회로에 포함된 다이오드와 저항을 통해 에너지가 소진될 수 있다.

그러나 프리휠링 회로(16a, 16b)의 경우, 보다 큰 잔류 전류 에너지가 해소되도록 하기 위해서는 보다 높은 저항값을 가지는 저항이 요구되며, 이에 큰 크기의 저항이 요구된다는 문제가 있다. 또한 스너버 회로(15)의 경우, 소진 가능한 에너지의 크기가 커패시터(Cs)의 커패시턴스(capacitance)에 따라 결정되므로, 큰 잔류 전류의 에너지를 해소하기 위해서는 큰 크기의 커패시터가 요구된다는 문제가 있다. 이에 잔류 에너지를 충분히 해소하기 위해서는 프리휠링 회로 및 스너버 회로의 크기가 커진다는 문제가 있다.

한편 통상적인 반도체 회로 차단기의 동작 시퀀스와 같이 기계적 스위치(예 : 릴레이 스위치)를 통해 반도체 회로 차단기와 전력 계통을 먼저 연결하고, 반도체 스위치들을 온 하여 부하와 전력 계통을 연결하는 경우, 상기 기계적 스위치를 통해 연결된 전력 계통으로부터 먼저 유입된 전류가 스너버 회로(15)에 축전될 수 있다. 그리고 회로 연결을 위해 상기 반도체 스위치들이 온 될 때 상기 스너버 회로(15)에 축전된 전류가 방전될 수 있다.

한편 상기 반도체 스위치들이 온 되는 경우, 부하의 초기 기동에 따른 돌입 전류가 발생할 수 있다. 그리고 돌입 전류가 발생된 상태에서 상기 스너버 회로(15)에서 축적된 전류가 방전되는 경우, 스너버 회로(15)의 저항(Rs)에서 소진할 수 있는 에너지의 한계치를 넘을 수 있다. 이에 따라 통상적인 시퀀스에 따라 반도체 회로 차단기가 동작하는 경우, 돌입 전류에 의한 상기 반도체 회로 차단기의 오동작 가능성이 더 높아진다는 문제가 있다.

또한 상기 방전되는 전류에 의한 방전 전류 현상은 반도체 회로 차단기 내부에 흐르는 전류를 증가시킬 수 있으므로, 상기 반도체 회로 차단기의 제어 시퀀스 오류 등을 야기할 수 있다는 문제가 있다.

본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 하는 것으로, 회로 차단에 따른 잔류 전류의 에너지의 소진 성능이 우수하며 보다 작은 크기를 가지는 반도체 회로 차단기 및 그 반도체 회로 차단기의 제어 방법을 제공하는 것을 그 목적으로 한다.

또한 본 발명은 통상적인 동작 시퀀스에 따라 동작하는 경우 방전 전류가 발생하지 않도록 함으로써, 반도체 회로 차단기의 오동작 가능성을 보다 낮출 수 있는 반도체 회로 차단기 및 그 반도체 회로 차단기의 제어 방법을 제공하는 것을 그 목적으로 한다.

또한 본 발명은 전력 계통과 부하의 연결이 이루어져 회로가 형성될 때 발생하는 돌입 전류에 의하여 회로가 차단되는 오동작이 방지될 수 있는 반도체 회로 차단기 및 그 반도체 회로 차단기의 제어 방법을 제공하는 것을 그 목적으로 한다.

상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 본 발명은, 전력 계통과 부하 사이에 배치되는 반도체 회로 차단기에 있어서, 상기 전력 계통으로부터 상기 반도체 회로 차단기를 물리적으로 연결하거나 분리하는 차단 스위치와, 상기 전력 계통에 드레인 단자가 연결되는 제1 반도체 스위치와 상기 부하에 드레인 단자가 연결되는 제2 반도체 스위치 및, 각 반도체 스위치의 소스 단자와 드레인 단자에 각각 양극과 음극이 연결된 제1 및 제2 다이오드를 포함하는 반도체 스위치부와, 상기 제1 반도체 스위치의 드레인 단자와 상기 제2 반도체 스위치의 소스 단자를 연결하는 우회 전로 및, 상기 차단 스위치를 통해 상기 전력 계통과 상기 반도체 회로 차단기가 연결되면, 상기 제1 및 제2 반도체 스위치가 오프된 상태에서, 상기 우회 전로와 상기 제2 다이오드를 통해 상기 전력 계통의 전류가 상기 부하로 공급되도록 상기 우회 전로를 폐쇄하고, 기 설정된 조건이 충족되는 경우, 상기 반도체 스위치부를 경유하여 상기 전력 계통과 상기 부하가 연결되는 제1 전로가 형성되도록 상기 제1 및 제2 반도체 스위치를 온 및, 상기 제1 전로를 통해 상기 전력 계통의 전류가 상기 부하로 공급되도록, 상기 우회 전로를 개방하는 제어부를 포함하는 것을 특징으로 한다.

일 실시 예에 있어서, 상기 우회 전로는, 우회 스위치에 의해 상기 우회 전로의 개방 또는 폐쇄가 제어되며, 상기 우회 스위치는, 스위칭 속도가 기 설정된 속도 이상인 고속 스위치(Fast Switch, FS)임을 특징으로 한다.

일 실시 예에 있어서, 상기 우회 전로는, 상기 전력 계통과 부하가 초기 연결시에 발생하는 돌입 전류를 억제하기 위한 돌입 전류 억제 저항을 적어도 하나의 저항을 더 포함하는 것을 특징으로 한다.

일 실시 예에 있어서, 상기 우회 전로는, 상기 제1 및 제2 반도체 스위치가 오프된 상태에서 상기 제1 반도체 스위치의 드레인 단자로 상기 전력 계통의 전류가 인가되는 경우, 인가되는 전류를 상기 우회 전로로 유도하고 역전압에 의한 전류 역류를 방지하기 위한 유도 다이오드를 더 포함하는 것을 특징으로 한다.

일 실시 예에 있어서, 상기 전력 계통으로부터 유입되는 전류를 측정하는 전류 센서를 더 포함하고, 상기 제어부는, 상기 전류 센서의 측정 결과, 상기 전력 계통과 부하 사이의 전류 레벨이 정격 전류 레벨로 복원되는 경우에 상기 기 설정된 조건이 충족된 것으로 판단하는 것을 특징으로 한다.

일 실시 예에 있어서, 상기 제어부는, 상기 전류 센서의 계측 결과, 일정 시간 이상 상기 전력 계통과 부하 사이의 전류 레벨이 정격 전류 레벨로 복원되지 않는 경우, 상기 차단 스위치를 제어하여 상기 반도체 회로 차단기를 상기 전력 계통으로부터 차단시키는 것을 특징으로 한다.

일 실시 예에 있어서, 상기 제어부는, 상기 우회 전로가 폐쇄된 시점 이후로부터 기 설정된 시간이 경과하는 경우에 상기 기 설정된 조건이 충족된 것으로 판단하는 것을 특징으로 한다.

일 실시 예에 있어서, 상기 반도체 스위치부와 병렬로 연결되며, 회로 연결이 차단될 때 상기 회로 연결 차단으로 인해 상기 반도체 스위치부의 양단에서 발생하는 잔류 전류를 소모하도록 형성되는 TVS(Transient Voltage Suppressor) 소자를 포함하는 것을 특징으로 한다.

일 실시 예에 있어서, 상기 제1 및 제2 반도체 스위치는, 소스 단자와 드레인 단자가 반대 방향으로 배치되며 서로 직렬 연결된 N-channel MOSFET 소자로 구성되는 것을 특징으로 한다.

또한 본 발명은 전력 계통과 부하 사이에 배치되는 반도체 회로 차단기의 제어 방법에 있어서, 차단 스위치를 제어하여 상기 전력 계통과 상기 반도체 회로 차단기를 연결하는 단계와, 상기 전력 계통에 드레인 단자가 연결되는 제1 반도체 스위치의 드레인 단자와, 상기 부하에 드레인 단자가 연결되는 제2 반도체 스위치의 소스 단자를 연결하는 우회 전로를 폐쇄하여, 상기 제2 반도체 스위치의 소스 단자와 드레인 단자에 각각 양극과 음극이 연결된 제2 다이오드를 통해 상기 전력 계통의 전류를 상기 부하로 공급하는 단계와, 기 설정된 조건의 충족 여부를 검출하는 단계와, 상기 기 설정된 조건의 충족 여부에 따라, 상기 제1 및 제2 반도체 스위치를 온 하여, 상기 제1 및 제2 반도체 스위치를 경유하여 상기 전력 계통과 부하가 연결되는 제1 전로를 형성하는 단계 및, 상기 제1 전로를 통해 상기 전력 계통의 전류가 상기 부하로 공급되도록 상기 우회 전로를 개방하는 단계를 포함하는 것을 특징으로 한다.

일 실시 예에 있어서, 상기 전력 계통으로부터 유입되는 전류를 측정하는 전류 센서를 더 포함하고, 상기 기 설정된 조건의 충족 여부를 검출하는 단계는, 상기 전류 센서의 측정 결과, 상기 전력 계통과 부하 사이의 전류 레벨이 정격 전류 레벨로 복원되는 경우에 상기 기 설정된 조건이 충족된 것으로 판단하는 단계임을 특징으로 한다.

일 실시 예에 있어서, 상기 기 설정된 조건의 충족 여부를 검출하는 단계는, 상기 전류 센서의 계측 결과, 검출되는 전류 레벨이 정격 전류 레벨을 초과하는 시간을 검출하는 단계와, 상기 검출된 시간이 일정 시간인지 여부를 판별하는 단계 및, 상기 판별 결과에 따라 상기 차단 스위치를 제어하여 상기 반도체 회로 차단기를 상기 전력 계통으로부터 차단시키는 단계를 더 포함하는 것을 특징으로 한다.

일 실시 예에 있어서, 상기 기 설정된 조건의 충족 여부를 검출하는 단계는, 상기 우회 전로가 폐쇄된 시점 이후로부터 경과된 시간을 검출하는 단계와, 상기 검출된 시간이 기 설정된 시간 이상인 경우에 상기 기 설정된 조건이 충족된 것으로 판단하는 단계를 더 포함하는 것을 특징으로 한다.

본 발명에 따른 반도체 회로 차단기 및 그 제어 방법의 효과에 대해 설명하면 다음과 같다.

본 발명의 실시 예들 중 적어도 하나에 의하면, 본 발명에 따른 반도체 회로 차단기는, 스너버 회로 및 프리휠링 회로 대신, TVS(Transient Voltage Suppressor) 소자를 이용하여 회로 차단에 따른 잔류 전류의 에너지를 소진시킴으로써, 우수한 에너지 소진 효과를 가지면서도 그 크기를 크게 줄일 수 있다는 효과가 있다.

본 발명의 실시 예들 중 적어도 하나에 의하면, 본 발명에 따른 반도체 회로 차단기는, 전력 계통이 연결될 때 돌입 전류 억제 저항을 구비하는 우회 전로를 통해 먼저 상기 전력 계통과 부하를 연결하고, 돌입 전류가 소멸한 이후에 반도체 스위치들을 경유하여 상기 전력 계통과 부하를 연결함으로써, 스너버 회로에 의한 방전 전류가 발생하지 않으며 또한 상기 돌입 전류에 의해 회로가 차단되는 오동작이 방지될 수 있다는 효과가 있다.

도 1은 통상적인 반도체 회로 차단기의 회로 구조를 도시한 회로도이다.
도 2는 본 발명의 실시 예에 따라 TVS 소자를 구비하는 반도체 회로 차단기의 회로 구조를 도시한 회로도이다.
도 3은 본 발명의 실시 예에 따른 반도체 회로 차단기가, 전력 계통과 부하 사이를 연결시키는 동작 과정을 도시한 흐름도이다.
도 4a 내지 도 4e는, 상기 도 3의 동작 과정에 따라 연결되는 전력 계통과 부하 사이의 전류 흐름을 순차적으로 도시한 개념도들이다.

본 명세서에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다

본 명세서에서, "구성된다." 또는 "포함한다." 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계를 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.

또한, 본 명세서에 개시된 기술을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 기술의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 또한 이하에서 설명되는 각각의 실시 예들 뿐만 아니라, 실시 예들의 조합은 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물 내지 대체물로서, 본 발명의 사상 및 기술 범위에 해당될 수 있음은 물론이다.

먼저 본 발명의 완전한 이해를 돕기 위해, 본 발명의 기본 원리를 설명하면 본 발명은, 콘덴서와 저항 등 다수의 회로 구성 요소를 포함하는 스너버 회로 또는 프리휠링 회로 대신에, 과도 전압을 클램프(clamp)하는 TVS(Transient Voltage Suppressor) 소자를 이용하여 잔류 전류의 에너지를 소진시킬 수 있도록 한다. 따라서 비교적 큰 크기를 가지는 컨덴서들 및 저항 대신, 비교적 작은 크기의 TVS 소자 하나만을 구비함으로써, 반도체 회로 차단기의 크기를 줄일 수 있도록 한다.

또한 본 발명은 기계적 스위치를 통해 반도체 회로 차단기와 전력 계통이 초기 연결되는 경우, 돌입 전류 억제 저항을 구비하는 우회 전로를 통해 상기 전력 계통과 부하가 연결되도록 함으로써 상기 부하의 초기 기동 시에 발생하는 돌입 전류가 억제되도록 하고, 상기 돌입 전류가 소멸한 이후에 상기 전력 계통과 부하 사이를 반도체 스위치들을 통해 연결되도록 한다. 따라서 스너버 회로에 의한 방전 전류가 발생하지 않으며, 돌입 전류에 의한 반도체 회로 차단기의 오동작을 방지할 수 있도록 한다.

도 2는 이러한 본 발명의 실시 예에 따른 반도체 회로 차단기의 회로 구조를 도시한 회로도이다.

도 2를 참조하여 살펴보면, 본 발명의 실시 예에 따른 반도체 회로 차단기는, A 계통과 B 계통 사이에, 턴 온(turn on)/턴 오프(turn off)가 가능하며 서로 직렬로 연결되는 제1 반도체 스위치(101)와 제2 반도체 스위치(102)를 포함하는 반도체 스위치부(110)를 구비할 수 있다.

여기서 A 계통과 B 계통은 서로 다른 전력 계통일 수 있다. 일 예로 A 계통과 B 계통은 서로 다른 마이크로 그리드(Micro grid)일 수 있다. 이 경우 A 계통으로부터 B 계통으로 뿐만 아니라 B 계통으로부터 A 계통으로의 양방향 전류 흐름이 형성될 수 있다.

또는 A 계통은 전력 계통이고 B 계통은 부하일 수 있다. 이 경우 A 계통으로부터 B 계통으로의 전류 흐름이 형성될 수 있다. 또는 A 계통은 부하이고 B 계통은 전력 계통일 수 있다. 이 경우 B 계통으로부터 A 계통으로의 전류 흐름이 형성될 수 있다.

이러한 양방향 차단을 위해, 상기 제1 반도체 스위치(111)와 제2 반도체 스위치(112)는 A 계통에서 B 계통으로 전류가 흐르는 경우 뿐만 아니라, B 계통에서 A 계통으로 전류가 흐르는 경우에도 회로의 차단이 가능하도록 형성될 수 있다. 일 예로 상기 제1 반도체 스위치(111)와 제2 반도체 스위치(112)는 소스(source)와 드레인(drain)이 서로 반대 방향으로 배치된 N-channel MOSFET 소자로 이루어지는 반도체 스위치들일 수 있다.

그러나 본 발명이 이에 한정되지 않음은 물론이며, 상기 제1 및 제2 반도체 스위치(101, 102)는, 제어부(110)에 의해 제어되는 게이트 전압에 의해 턴 온/턴 오프가 가능한 모든 소자, 예를 들어 IGBT, GTO, IGCT 등을 상기 MOSFET 소자 대신 사용할 수도 있음은 물론이다. 그러나 이하의 설명에서는 설명의 편의상 상기 제1 및 제2 반도체 스위치(101, 102)가 N-channel MOSFET 소자로 이루어지는 것을 가정하여 설명하기로 한다.

한편 상기 제1 반도체 스위치(111)와 제2 반도체 스위치(112)는 사고 전류에 의한 회로 차단 시 역전압에 의한 MOSFET 소자의 손상을 방지하기 위해 전류 흐름과 역방향으로 배치되는 제1 및 제2 다이오드(121, 122)를 더 포함할 수 있다. 이 경우 MOSFET 소자(111, 112) 각각의 소스 단자와 드레인 단자에, 상기 제1 및 제2 다이오드(121, 122) 각각의 양극과 음극이 연결될 수 있다.

따라서 상기 제1 다이오드(121)는 제1 반도체 스위치(111)의 MOSFET 소자와 병렬로 연결되어 A 계통에서 B 계통으로 흐르는 전류와 역방향으로 배치될 수 있다. 그리고 상기 제2 다이오드(122)는 제2 반도체 스위치(112)의 MOSFET 소자와 병렬로 연결되어 B 계통에서 A 계통으로 흐르는 전류와 역방향으로 배치될 수 있다. 이와 같이 본 발명의 실시 예에 따른 반도체 회로 차단기(10)는, 상보 대칭 형태로 구성된 제1 반도체 스위치(111) 및 제2 반도체 스위치(112)를 구비하여, 양방향으로 흐르는 사고 전류를 모두 차단할 수 있도록 형성될 수 있다.

이하의 설명에서는, 설명의 편의상 A 계통이 전력 계통이고, B 계통이 부하인 경우를 가정하여 설명하기로 한다. 그러나 상술한 바와 같이 본 발명의 실시 예에 따른 반도체 회로 차단기(10)는 양방향으로 흐르는 사고 전류를 모두 차단 가능하도록 형성되는 바, 본 발명이 이에 한정되는 것이 아님은 물론이다.

한편 차단 스위치(150)는 어느 하나의 계통으로부터, 반도체 회로 차단기 및 다른 계통으로의 연결을 차단할 수 있다. 상기 차단 스위치(150)는 기계적 스위치일 수 있으며, 반도체 회로 차단기를 물리적으로 분리하여 사고가 발생한 전력 계통으로부터 다른 계통 또는 부하를 물리적으로 차단할 수 있다.

상기 차단 스위치(150)는 도 2에서 보이고 있는 바와 같이 A 계통과 반도체 스위치부(110) 사이에 배치될 수 있다. 한편 차단 스위치(150)의 위치가 이에 한정되는 것이 아님은 물론이며, 얼마든지 다른 위치(예 : B 계통과 반도체 스위치부(110) 사이)에 배치될 수도 있다.

한편 상기 제1 및 제2 반도체 스위치(111, 112)는 MOSFET와 같은 전력용 반도체로 이루어진 스위치로서, 스위칭 속도가 매우 빠른 반면, 상기 차단 스위치(150)는 스위칭 속도가 느릴 수 있다. 따라서 상기 제1 및 제2 반도체 스위치(111, 112)가 회로를 차단한 이후에 상기 차단 스위치(150)가 회로를 차단할 수 있으며, 이로 인해 반도체 회로 차단기 내에, 이미 유입된 사고 전류가 잔류(이하 잔류 전류)할 수 있다. 이처럼 회로 차단에 의해 발생하는 잔류 전류의 에너지를 소진하기 위해 본 발명의 실시 예에 따른 반도체 회로 차단기는 TVS 소자(200)를 구비할 수 있다.

상기 TVS 소자(200)는 출력되는 전압을 일정 수준의 전압으로 클램핑하는 클램프(clamp) 소자로서, 과도 전압이 인가될 때 일정 수준 이상의 전압이 출력되는 것을 제한하여 회로를 보호하는 소자일 수 있다. 이러한 TVS 소자(200)는 애벌런치(Avalanche) 효과를 사용하여 인가된 고전압을 클램프하기 위해 전도하며, 클램프 기능 덕분에 손상이 지속되지 않고 더 많은 전류를 전도하여 접지할 수 있다.

이처럼 TVS 소자(200)는 과도 전압을 억제하기 위한 소자이나, 클램프를 위해 많은 전류를 전도하여 접지할 수 있으므로, 상기 회로 차단 시에 발생하는 잔류 전류의 에너지를 소진시킬 수 있다.

상기 TVS 소자(200)는 상기 반도체 스위치부(110)와 병렬로 연결될 수 있다. 따라서 상기 제1 및 제2 반도체 스위치들(111, 112)에 의해 회로가 차단되면, TVS 소자(200)를 통해 반도체 스위치부(110)의 양단 사이가 연결될 수 있다. 이 경우 TVS 소자(200)에 의해 일정 수준 이상의 전압 출력이 제한되므로, 상기 TVS 소자(200)를 경유하여 다른 계통에서 발생한 지락 또는 단락 사고에 따른 사고 전류가 다른 계통으로 유입되는 것을 방지할 수 있다.

그리고 제1 및 제2 게이트 드라이버(141, 142)는, 제어부(100)의 제어에 따라 상기 제1 및 제2 반도체 스위치(111, 112)의 게이트 단자에 각각 게이트 전압을 인가할 수 있다. 이 경우 각 제1 및 제2 반도체 스위치(111, 112)의 문턱 전압을 넘는 게이트 전압이 인가되면, 제1 및 제2 반도체 스위치(111, 112)의 출력단 저항 크기가 입력단보다 작아질 수 있다.

따라서 제1 및 제2 반도체 스위치(111, 112)의 입력단과 출력단이 도통되어 A 계통과 B 계통이 전기적으로 연결될 수 있다. 이하 이처럼 문턱 전압 이상의 게이트 전압이 인가되어 입력단과 출력단이 도통되는 것을 반도체 스위치가 온(on)된 것으로 설명하기로 한다.

반면 상기 제1 및 제2 게이트 드라이버(141, 142)가 기 설정된 문턱 전압보다 낮은 게이트 전압을 제1 및 제2 반도체 스위치(111, 112)의 게이트 단자에 인가하거나, 또는 게이트 전압을 인가하지 않은 경우, 상기 제1 및 제2 반도체 스위치(111, 112)의 출력단 저항 크기는 입력단 저항과 동등하거나 입력단 저항보다 더 클 수 있다.

따라서 제1 및 제2 반도체 스위치(111, 112)의 입력단과 출력단이 도통되지 않을 수 있으며, A 계통과 B 계통이 전기적으로 분리(절연)되어 연결이 차단될 수 있다. 이하 이처럼 문턱 전압 미만의 게이트 전압이 인가되어 입력단과 출력단이 도통되지 않는 것을 반도체 스위치가 오프(off)된 것으로 설명하기로 한다.

전류 센서(160)는 A 계통과 B 계통 사이에 흐르는 전류의 크기를 측정할 수 있다. 그리고 측정된 전류 크기를 제어부(100)에 전송할 수 있다. 따라서 전류 센서(160)의 측정 결과 기 설정된 크기 이상의 전류가 검출되는 경우 돌입 전류 또는 사고 전류가 발생한 것으로 판단할 수 있다.

상기 전류 센서(160)는, 도 2에서 보이고 있는 바와 같이 반도체 스위치부(110)와 A 계통 사이에 배치될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 일 예로 상기 전류 센서는 반도체 스위치부(110)와 B 계통 사이에 배치될 수도 있다.

한편 본 발명의 실시 예에 따른 반도체 회로 차단기는 각 반도체 스위치의 드레인 단자와 다른 반도체 스위치의 소스 단자를 연결하는 우회 전로를 구비할 수 있다. 즉, 본 발명의 실시 예에 따른 반도체 회로 차단기는 제1 반도체 스위치(111)의 드레인 단자(251)와 제2 반도체 스위치(112)의 소스 단자(262)를 연결하는 제1 우회 전로(210)를 구비할 수 있으며, 제2 반도체 스위치(112)의 드레인 단자(261)와 제1 반도체 스위치(111)의 소스 단자(252)를 연결하는 제2 우회 전로(220)를 구비할 수 있다.

그리고 상기 제1 우회 전로(210)는 A 계통으로부터 유입되는 돌입 전류를 억제하기 위한 적어도 하나의 저항(제1 저항(211))을 포함할 수 있으며, 역전압에 의한 전류 역류를 방지하고 A 계통으로부터 유입되는 전류를 제1 우회 전로(210)로 유도하기 위한 제1 유도 다이오드(212)를 포함할 수 있다. 그리고 상기 제2 우회 전로(220)는 B 계통으로부터 유입되는 돌입 전류를 억제하기 위한 적어도 하나의 저항(제2 저항(212))을 포함할 수 있으며, 역전압에 의한 전류 역류를 방지하고 B 계통으로부터 유입되는 전류를 제2 우회 전로(220)로 유도하기 위한 제2 유도 다이오드(222)를 포함할 수 있다.

한편 상기 제1 우회 전로(210)와 제2 우회 전로(220)는 우회 스위치(231)를 통해 개폐가 제어될 수 있다. 상기 우회 스위치(231)는 스위칭 속도가 기 설정된 속도 이상인 고속 스위치(Fast Switch)일 수 있으며, 제어부(100)의 제어에 따라 고속으로 상기 제1 및 제2 우회 전로(210, 220)를 개폐하도록 형성될 수 있다.

상기 우회 스위치(231)는 각 우회 전로(210, 222) 마다 배치될 수 있으나, 도 2에서 보이고 있는 바와 같이, 각 우회 전로(210, 222)가 하나의 우회 스위치(231)를 경유하여 다른 반도체 스위치의 소스 단자(262 또는 252)에 연결되도록 형성되어, 상기 하나의 우회 스위치(231)를 통해 상기 제1 및 제2 우회 전로(210, 220)의 개방(open) 및 폐쇄(close)가 제어될 수도 있다.

한편 제어부(100)는 본 발명의 실시 예에 따른 반도체 회로 차단기의 전반적인 동작을 제어할 수 있다. 일 예로 제어부(100)는, 반도체 회로 차단기의 구동이 시작되는 경우, A 계통과 B 계통을 연결하기 위해 통상적인 동작 시퀀스에 따라 먼저 차단 스위치(150)를 온(on) 할 수 있다. 그러면 전류가 공급되는 전력 계통과 반도체 스위치부(111)가 연결될 수 있다.

이하 설명의 편의상 A 계통을 전류를 공급하는 전력 계통으로 가정하고, B 계통을 상기 전류를 공급받는 부하가 연결된 계통으로 가정하기로 한다. 또한 차단 스위치(150)가 온(on) 되는 경우 회로가 연결되는 것으로 하고, 차단 스위치(150)가 오프(off)되는 경우 회로가 차단되는 것으로 설명하기로 한다.

한편 차단 스위치(150)가 온 됨에 따라 A 계통과 반도체 회로 차단기가 연결되면, 제어부(100)는 먼저 우회 스위치(231)를 제어하여 제1 우회 전로(210)를 폐쇄할 수 있다. 이 경우 각 반도체 스위치(111, 112)는 온 되지않은 상태, 즉 오프된 상태이므로, 제1 반도체 스위치(111)가 오프된 상태임에 따라 상기 제1 반도체 스위치(111)가 A 계통과 전기적으로 연결되지 않은 상태일 수 있다.

이러한 상태에서, 상기 제어부(100)는 우회 스위치(231)를 온(on)하여 상기 우회 전로를 연결시킬 수 있다. 따라서 상기 A 계통으로부터 전류가 공급되는 경우, 공급된 전류는 제1 우회 전로(210)를 통해 제2 반도체 스위치(112)의 소스 단자(262)로 인가될 수 있다.

이 경우 제2 반도체 스위치(112) 역시 오프된 상태를 유지할 수 있다. 따라서 상기 제2 반도체 스위치(112)가 상기 B 계통과 전기적으로 연결되지 않은 상태일 수 있다.

그런데 상기 제2 반도체 스위치(112)에 병렬로 연결된 제2 다이오드(122)는 도 2에서 보이고 있는 바와 같이 상기 제2 반도체 스위치(112)의 소스 단자(262)와 드레인 단자(261)에 각각 양극과 음극이 연결된다. 따라서 상기 제2 반도체 스위치(112)의 소스 단자(262)로 인가된 전류는, 상기 제2 다이오드(122)에 대해 순방향 바이어스 전압을 형성할 수 있다.

이에 따라 제2 다이오드(122)를 통해 상기 제2 반도체 스위치(112)의 소스 단자(262)와 드레인 단자(261)가 도통될 수 있으며, 따라서 상기 제2 다이오드(122)를 통해 B 계통, 즉 부하로 공급될 수 있다.

한편 이처럼 제1 우회 전로(210)를 통해 A 계통의 전류가 공급되는 경우, 상기 A 계통의 전류는 제1 우회 전로(210)에 포함된 제1 저항(211)을 경유하여 B 계통으로 전달될 수 있다. 따라서 B 계통, 즉 부하가 전력 계통과 연결됨에 따라 돌입 전류가 발생하는 경우, 상기 돌입 전류는 상기 제1 저항(211)에 의해 그 크기가 억제될 수 있다. 이에 따라 상기 돌입 전류에 의해 회로가 차단되는 반도체 회로 차단기의 오동작을 방지할 수 있다.

한편, 제어부(100)는 전류 상태가 복원될 때까지, 즉 돌입 전류가 사라질 때까지 상기 제1 우회 전로(210)를 통해 A 계통의 전류를 B 계통에 공급하는 상태를 유지할 수 있다. 그리고 돌입 전류가 사라진 경우, 기 설정된 문턱 전압 이상의 게이트 전압을 인가하도록 각 게이트 드라이버(141, 142)를 제어할 수 있다. 그러면 각 게이트 드라이버(141, 142)에 의해 인가되는 게이트 전압들에 의해 각 반도체 스위치(111, 112)의 입력단과 출력단 사이가 도통되고, 각 반도체 스위치(111, 112)가 온 상태로 전환될 수 있다.

이처럼 각 반도체 스위치(111, 112)가 온 상태로 전환되면, 제어부(100)는 상기 우회 스위치(231)를 제어하여 제1 우회 전로(210)를 개방할 수 있다. 그러면 회로 개방에 따라 제1 우회 전로(210)의 임피던스가 무한대로 증가되므로, A 계통에서 공급되는 전류는 상기 제1 우회 전로(210) 대신 반도체 스위치들(111, 112) 각각의 입력단과 출력단이 도통되어 형성되는 전로를 경유하여 B 계통으로 전달될 수 있다.

도 3은 이러한 본 발명의 실시 예에 따른 반도체 회로 차단기가, 전력 계통과 부하 사이를 연결시키는 제어부의 동작 과정을 도시한 흐름도이다. 그리고 도 4a 내지 도 4e는, 상기 도 3의 동작 과정에 따라 연결되는 전력 계통과 부하 사이의 전류 흐름을 순차적으로 도시한 개념도들이다. 이하 설명의 편의상 A 계통을 전력 계통으로 가정하고, B 계통을 부하로 가정하여 설명하기로 한다.

먼저 도 3을 참조하여 살펴보면, 본 발명의 실시 예에 따른 반도체 회로 차단기의 제어부(100)는 반도체 회로 차단기가 구동을 시작하는 경우, 각 반도체 스위치(111, 112)를 온 하지 않은 상태에서 먼저 차단 스위치(150)를 온 할 수 있다(S300). 그러면 차단 스위치(150)를 통해 전력 계통(A 계통)과 반도체 회로 차단기가 연결될 수 있다. 따라서 도 4a에서 보이고 있는 바와 같이 A 계통에서 공급되는 전류가 반도체 회로 차단기로 유입될 수 있다.

그리고 제어부(100)는 각 반도체 스위치들(111, 112)이 오프된 상태에서 우회 전로가 폐쇄되도록 우회 스위치(231)를 온 할 수 있다(S302). 이 경우 각 반도체 스위치(111, 112)가 온 되지 않은 상태이므로, 제1 반도체 스위치(111)는 게이트 전압이 인가되지 않은 상태, 즉 입력단과 출력단이 도통되지 않은 오프된 상태일 수 있다. 따라서 제1 반도체 스위치(111)를 통한 전로가 개방된 상태인 경우 A 계통에서 공급된 전류는, 제1 유도 다이오드(212)에 대한 순방향 바이어스 전압을 형성하고, 상기 제1 유도 다이오드(212)의 순방향을 따라 제1 우회 전로(210)로 유입될 수 있다.

한편 제1 우회 전로(210)는 돌입 전류 발생시 돌입 전류 크기를 억제하기 위한 제1 저항(211)을 포함할 수 있다. 따라서 도 4b 및 도 4c에서 보이고 있는 바와 같이 A 계통에서 공급된 전류는 제1 저항(211)을 거쳐서 그 크기가 억제되고, 억제된 크기의 전류가 제2 반도체 스위치(112)의 소스 단자(262)에 인가될 수 있다.

한편 제2 반도체 스위치(112)는 소스 단자(262)와 드레인 단자(262)에 각각 양극과 음극이 연결된 제2 다이오드(122)를 구비할 수 있다. 따라서 제2 반도체 스위치(112)의 소스 단자(262)에 인가된 전류는, 제2 다이오드(122)의 양극에 인가되어, 제2 다이오드(122)의 순방향 바이어스 전압을 형성할 수 있다. 따라서 상기 제1 우회 전로(210)를 통해 제2 반도체 스위치(112)의 소스 단자(262)에 인가된 전류는, 상기 제2 다이오드(122)를 통해 제2 반도체 스위치(112)의 드레인 단자(261)에 인가될 수 있으며, 이에 따라 도 4d에서 보이고 있는 바와 같이 제2 다이오드(122)를 통해 B 계통으로 출력될 수 있다.

그런데 도 4d에서 보이고 있는 바와 같이, 제1 우회 전로(210)를 통해 A 계통과 B 계통이 연결되면, B 계통, 즉 부하의 초기 기동에 따른 돌입 전류가 발생할 수 있다. 그런데 상기 제1 우회 전로(210)의 경우 도 2에서 보이고 있는 바와 같이, 상기 돌입 전류를 억제하기 위한 제1 저항(211)을 구비하므로, 돌입 전류가 발생하는 경우 상기 제1 저항(211)에 의해 그 크기가 억제될 수 있다.

한편 제어부(100)는 상기 S302 단계에서 우회 스위치(231)를 온 하여 우회 전로를 통해 A 계통과 B 계통이 연결되는 경우, 계통 간의 초기 연결에 따른 돌입 전류가 해소되었는지 여부를 검출할 수 있다(S304).

예를 들어 제어부(100)는 전류 센서(160)의 검출 결과에 근거하여 상기 돌입 전류가 해소되었는지 여부를 판단할 수 있다. 이 경우 제어부(100)는 전류 센서(160)의 검출 결과 전류 레벨이 정격 전류 레벨로 복원되는 경우 돌입 전류가 해소된 것으로 판단할 수 있다. 그러나 만약 기 설정된 시간 이상 상기 전류 레벨이 복원되지 않는 경우, 제어부(100)는 돌입 전류가 아닌 사고 전류가 발생한 것으로 판단하고, 현재 상태, 즉 반도체 스위치들(111, 112)이 온 되지 않은 상태에서 바로 차단 스위치(150)를 오프하여, 연결된 계통(예 : A 계통)으로부터 반도체 회로 차단기를 차단할 수도 있음은 물론이다.

이를 위해 상기 S304 단계는 검출되는 전류 레벨이 정격 전류 레벨을 초과하는 시간을 검출하는 단계와, 상기 검출된 시간이 일정 시간 이상인지 여부를 판별하는 단계 및, 판별 결과에 따라 상기 차단 스위치(150)를 오프하는 단계를 더 포함할 수 있다.

또는 제어부(100)는 기 설정된 시간이 경과되었는지 여부에 따라 상기 돌입 전류가 해소되었는지 여부를 판단할 수도 있음은 물론이다. 전력 계통과 부하가 초기 연결 시에 일시적으로 발생하는 돌입 전류의 특성 상, 일정 시간이 경과하면 자연적으로 해소되어 전류 레벨이 복원될 수 있다.

따라서 제어부(100)는 우회 전로를 통해 A 계통과 B 계통이 연결되는 경우, 연결이 이루어진 시점, 즉 우회 스위치(231)가 온 된 시점으로부터 기 설정된 시간이 경과하였는지 여부를 검출하고, 기 설정된 시간이 경과한 경우라면 돌입 전류가 해소된 것으로 판단할 수 있다.

이를 위해 상기 S304 단계는, 상기 우회 전로가 폐쇄된 시점 이후로부터 경과된 시간을 검출하는 단계와, 상기 검출된 시간이 기 설정된 시간 이상인 경우에 상기 기 설정된 조건이 충족된 것으로 판단하는 단계를 더 포함할 수 있다.

이 경우 상기 기 설정된 시간은, 본 발명과 관련하여 이루어진 복수의 실험 결과에 근거하여 결정되는 최적의 시간일 수 있다. 또는 사용자에 의해 임의로 설정되는 시간일 수 있다.

한편 상기 S304 단계의 돌입 전류 해소 여부 판단 결과, 돌입 전류가 해소되지 않은 경우라면, 제어부(100)는 현재 상태, 즉 우회 전로를 통해 A 계통과 B 계통을 연결하는 상태를 유지할 수 있다. 반면 상기 S304 단계의 돌입 전류 해소 여부 판단 결과, 돌입 전류가 해소된 경우라면, 제어부(100)는 기 설정된 문턱 전압을 넘는 게이트 전압을 인가하도록 각 게이트 드라이버(141, 142)를 제어하여, 반도체 스위치들(111, 112)을 온 시킬 수 있다(S306). 그러면 각 반도체 스위치(111, 112)의 입력단과 출력단이 도통되어, 각 반도체 스위치(111, 112)를 경유하여 A 계통과 B 계통이 전기적으로 연결되는 전로가 형성될 수 있다. 이 경우 도 4e에서 보이고 있는 바와 같이, 각 반도체 스위치(111, 112)를 경유하여 A 계통과 B 계통을 연결하는 전로 및 제1 우회 전로(210) 모두를 통해, A 계통의 전류가 B 계통으로 공급될 수 있다.

한편 이처럼 각 반도체 스위치(111, 112)를 경유하여 A 계통과 B 계통을 연결하는 전로가 형성되면, 제어부(100)는 우회 스위치(231)를 오프시킬 수 있다(S308). 그러면 우회 전로, 예를 들어 제1 우회 전로(210)가 개방(open)될 수 있다. 그러면 제1 우회 전로(210)의 임피던스가 무한대가 되므로, 상기 A 계통으로부터 유입되는 전류는 각 반도체 스위치(111, 112)를 경유하여 A 계통과 B 계통을 연결하는 전로에만 유입될 수 있다. 따라서 도 4f에서 보이고 있는 바와 같이 각 반도체 스위치(111, 112)를 경유하여 A 계통과 B 계통을 연결하는 전로를 통하여 A 계통의 전류가 B 계통으로 공급될 수 있다.

한편 상술한 설명에서는 A 계통에서 전류가 공급되는 것을 가정하여, 부하(B 계통)와의 연결 초기에 제1 우회 전로(210)를 통해 A 계통의 전류가 B 계통으로 공급되는 것을 설명하였으나, 이와 유사하게 B 계통에서 전류가 공급되는 경우, A 계통과의 연결 초기에 제2 우회 전로(220)를 통해 B 계통의 전류가 A 계통으로 공급될 수도 있음은 물론이다.

이 경우 상기 계통 간의 연결에 따른 돌입 전류가 사라지는 경우 역시 상술한 설명과 마찬가지로, 제어부(100)의 제어에 따라 우회 스위치(231)가 오프되어 제2 우회 전로(220)를 개방하고, 이에 따라 B 계통에서 공급되는 전류는 반도체 스위치들(111, 112)을 경유하여 A 계통으로 전달될 수 있다.

전술한 본 발명과 관련된 반도체 회로 차단기를 제어하는 제어부의 제어 방법은 프로그램이 기록된 매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 매체는, 컴퓨터 시스템에 의하여 판독될 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 매체의 예로는, HDD(Hard Disk Drive), SSD(Solid State Disk), SDD(Silicon Disk Drive), ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장 장치 등이 있으며, 또한 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한, 상기 컴퓨터는 반도체 회로 차단기의 제어부를 포함할 수 있다.

따라서 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.

100 : 제어부 110 : 반도체 스위치부
111 : 제1 반도체 스위치 112 : 제2 반도체 스위치
121 : 제1 다이오드 122 : 제2 다이오드
141 : 제1 게이트 드라이버 142 : 제2 게이트 드라이버
150 : 차단 스위치 160 : 전류 센서
200 : TVS 소자 210 : 제1 우회 전로
211 : 제1 저항 212 : 제1 유도 다이오드
220 : 제2 우회 전로 221 : 제2 저항
222 : 제2 유도 다이오드 231 : 우회 스위치
251 : 제1 반도체 스위치 드레인 단자
252 : 제1 반도체 스위치 소스 단자
261 : 제2 반도체 스위치 드레인 단자
262 : 제2 반도체 스위치 소스 단자

Claims

전력 계통과 부하 사이에 배치되는 반도체 회로 차단기(Solid State Circuit Breaker)에 있어서,
상기 전력 계통으로부터 상기 반도체 회로 차단기를 물리적으로 연결하거나 분리하는 차단 스위치;
상기 전력 계통에 드레인 단자가 연결되는 제1 반도체 스위치와 상기 부하에 드레인 단자가 연결되는 제2 반도체 스위치 및, 각 반도체 스위치의 소스 단자와 드레인 단자에 각각 양극과 음극이 연결된 제1 및 제2 다이오드를 포함하는 반도체 스위치부;
상기 제1 반도체 스위치의 드레인 단자와 상기 제2 반도체 스위치의 소스 단자를 연결하는 우회 전로; 및,
상기 차단 스위치를 통해 상기 전력 계통과 상기 반도체 회로 차단기가 연결되면, 상기 제1 및 제2 반도체 스위치가 오프된 상태에서, 상기 우회 전로와 상기 제2 다이오드를 통해 상기 전력 계통의 전류가 상기 부하로 공급되도록 상기 우회 전로를 폐쇄하고,
기 설정된 조건이 충족되는 경우, 상기 반도체 스위치부를 경유하여 상기 전력 계통과 상기 부하가 연결되는 제1 전로가 형성되도록 상기 제1 및 제2 반도체 스위치를 온 및, 상기 제1 전로를 통해 상기 전력 계통의 전류가 상기 부하로 공급되도록, 상기 우회 전로를 개방하는 제어부를 포함하는 것을 특징으로 하는 반도체 회로 차단기.
제1항에 있어서,
상기 우회 전로는,
우회 스위치에 의해 상기 우회 전로의 개방 또는 폐쇄가 제어되며,
상기 우회 스위치는,
스위칭 속도가 기 설정된 속도 이상인 고속 스위치(Fast Switch, FS)임을 특징으로 하는 반도체 회로 차단기.
제1항에 있어서, 상기 우회 전로는,
상기 전력 계통과 부하가 초기 연결시에 발생하는 돌입 전류를 억제하기 위한 돌입 전류 억제 저항을 적어도 하나의 저항을 더 포함하는 것을 특징으로 하는 반도체 회로 차단기.
제1항에 있어서, 상기 우회 전로는,
상기 제1 및 제2 반도체 스위치가 오프된 상태에서 상기 제1 반도체 스위치의 드레인 단자로 상기 전력 계통의 전류가 인가되는 경우, 인가되는 전류를 상기 우회 전로로 유도하고 역전압에 의한 전류 역류를 방지하기 위한 유도 다이오드를 더 포함하는 것을 특징으로 하는 반도체 회로 차단기.
제1항에 있어서,
상기 전력 계통으로부터 유입되는 전류를 측정하는 전류 센서를 더 포함하고,
상기 제어부는,
상기 전류 센서의 측정 결과, 상기 전력 계통과 부하 사이의 전류 레벨이 정격 전류 레벨로 복원되는 경우에 상기 기 설정된 조건이 충족된 것으로 판단하는 것을 특징으로 하는 반도체 회로 차단기.
제5항에 있어서, 상기 제어부는,
상기 전류 센서의 계측 결과, 일정 시간 이상 상기 전력 계통과 부하 사이의 전류 레벨이 정격 전류 레벨로 복원되지 않는 경우, 상기 차단 스위치를 제어하여 상기 반도체 회로 차단기를 상기 전력 계통으로부터 차단시키는 것을 특징으로 하는 반도체 회로 차단기.
제1항에 있어서, 상기 제어부는,
상기 우회 전로가 폐쇄된 시점 이후로부터 기 설정된 시간이 경과하는 경우에 상기 기 설정된 조건이 충족된 것으로 판단하는 것을 특징으로 하는 반도체 회로 차단기.
제1항에 있어서,
상기 반도체 스위치부와 병렬로 연결되며, 회로 연결이 차단될 때 상기 회로 연결 차단으로 인해 상기 반도체 스위치부의 양단에서 발생하는 잔류 전류를 소모하도록 형성되는 TVS(Transient Voltage Suppressor) 소자를 포함하는 것을 특징으로 하는 반도체 회로 차단기.
제1항에 있어서, 상기 제1 및 제2 반도체 스위치는,
소스 단자와 드레인 단자가 반대 방향으로 배치되며 서로 직렬 연결된 N-channel MOSFET 소자로 구성되는 것을 특징으로 하는 반도체 회로 차단기.
전력 계통과 부하 사이에 배치되는 반도체 회로 차단기(Solid State Circuit Breaker)의 제어 방법에 있어서,
차단 스위치를 제어하여 상기 전력 계통과 상기 반도체 회로 차단기를 연결하는 단계;
상기 전력 계통에 드레인 단자가 연결되는 제1 반도체 스위치의 드레인 단자와, 상기 부하에 드레인 단자가 연결되는 제2 반도체 스위치의 소스 단자를 연결하는 우회 전로를 폐쇄하여, 상기 제2 반도체 스위치의 소스 단자와 드레인 단자에 각각 양극과 음극이 연결된 제2 다이오드를 통해 상기 전력 계통의 전류를 상기 부하로 공급하는 단계;
기 설정된 조건의 충족 여부를 검출하는 단계;
상기 기 설정된 조건의 충족 여부에 따라, 상기 제1 및 제2 반도체 스위치를 온 하여, 상기 제1 및 제2 반도체 스위치를 경유하여 상기 전력 계통과 부하가 연결되는 제1 전로를 형성하는 단계; 및,
상기 제1 전로를 통해 상기 전력 계통의 전류가 상기 부하로 공급되도록 상기 우회 전로를 개방하는 단계를 포함하는 것을 특징으로 하는 반도체 회로 차단기의 제어 방법.
제10항에 있어서,
상기 우회 전로는,
우회 스위치에 의해 상기 우회 전로의 개방 또는 폐쇄가 제어되며,
상기 우회 스위치는,
스위칭 속도가 기 설정된 속도 이상인 고속 스위치(Fast Switch, FS)임을 특징으로 하는 반도체 회로 차단기의 제어 방법.
제10항에 있어서, 상기 우회 전로는,
상기 전력 계통과 부하가 초기 연결시에 발생하는 돌입 전류를 억제하기 위한 돌입 전류 억제 저항을 적어도 하나의 저항을 더 포함하는 것을 특징으로 하는 반도체 회로 차단기의 제어 방법.
제10항에 있어서, 상기 우회 전로는,
상기 제1 및 제2 반도체 스위치가 오프된 상태에서 상기 제1 반도체 스위치의 드레인 단자로 상기 전력 계통의 전류가 인가되는 경우, 인가되는 전류를 상기 우회 전로로 유도하고 역전압에 의한 전류 역류를 방지하기 위한 유도 다이오드를 더 포함하는 것을 특징으로 하는 반도체 회로 차단기의 제어 방법.
제10항에 있어서,
상기 전력 계통으로부터 유입되는 전류를 측정하는 전류 센서를 더 포함하고,
상기 기 설정된 조건의 충족 여부를 검출하는 단계는,
상기 전류 센서의 측정 결과, 상기 전력 계통과 부하 사이의 전류 레벨이 정격 전류 레벨로 복원되는 경우에 상기 기 설정된 조건이 충족된 것으로 판단하는 단계임을 특징으로 하는 반도체 회로 차단기.
제14항에 있어서, 상기 기 설정된 조건의 충족 여부를 검출하는 단계는,
상기 전류 센서의 계측 결과, 검출되는 전류 레벨이 정격 전류 레벨을 초과하는 시간을 검출하는 단계;
상기 검출된 시간이 일정 시간인지 여부를 판별하는 단계; 및,
상기 판별 결과에 따라 상기 차단 스위치를 제어하여 상기 반도체 회로 차단기를 상기 전력 계통으로부터 차단시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 회로 차단기의 제어 방법.
제10항에 있어서, 상기 기 설정된 조건의 충족 여부를 검출하는 단계는,
상기 우회 전로가 폐쇄된 시점 이후로부터 경과된 시간을 검출하는 단계; 및,
상기 검출된 시간이 기 설정된 시간 이상인 경우에 상기 기 설정된 조건이 충족된 것으로 판단하는 단계를 더 포함하는 것을 특징으로 하는 반도체 회로 차단기의 제어 방법.