KR20220134306A - 복수의 리니어 레귤레이터를 포함하는 레귤레이팅 회로 및 그의 동작 방법 - Google Patents

복수의 리니어 레귤레이터를 포함하는 레귤레이팅 회로 및 그의 동작 방법 Download PDF

Info

Publication number
KR20220134306A
KR20220134306A KR1020210039806A KR20210039806A KR20220134306A KR 20220134306 A KR20220134306 A KR 20220134306A KR 1020210039806 A KR1020210039806 A KR 1020210039806A KR 20210039806 A KR20210039806 A KR 20210039806A KR 20220134306 A KR20220134306 A KR 20220134306A
Authority
KR
South Korea
Prior art keywords
ldo
ldos
parallel
circuit
control
Prior art date
Application number
KR1020210039806A
Other languages
English (en)
Inventor
윤철하
윤철은
이민우
최규식
최항석
한윤희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210039806A priority Critical patent/KR20220134306A/ko
Priority to PCT/KR2022/002328 priority patent/WO2022203207A1/ko
Publication of KR20220134306A publication Critical patent/KR20220134306A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)

Abstract

본 개시의 다양한 실시예들은 전자 장치에서 복수의 리니어 레귤레이터(linear regulators)의 병렬 연결을 포함하는 레귤레이팅 회로(regulating circuit) 및 레귤레이팅 회로의 동작 방법에 관하여 개시한다. 다양한 실시예들에 따른 전자 장치의 레귤레이팅 회로는, 병렬 연결 가능한 복수의 LDO(low drop out); 및 상기 복수의 LDO와 작동적으로 연결된 제어 회로(control circuitry)를 포함하고, 상기 제어 회로는, 상기 병렬 연결된 복수의 LDO의 제어와 관련된 하나의 제어 루프(control loop)를 형성하고, 시스템에서 요구되는 전원에 기반하여 상기 병렬 연결된 복수의 LDO 중 적어도 하나의 LDO가 동작하도록, 상기 복수의 LDO를 제어하도록 할 수 있다. 다양한 실시예들이 가능하다.

Description

복수의 리니어 레귤레이터를 포함하는 레귤레이팅 회로 및 그의 동작 방법{REGULATING CIRCUIT INCLUDING A PLURALITY OF LINEAR REGULATORS AND METHOD FOR OPERATING THEREOF}
본 개시의 다양한 실시예들은 전자 장치에서 복수의 리니어 레귤레이터(linear regulators)를 포함하는 레귤레이팅 회로(regulating circuit) 및 레귤레이팅 회로의 동작 방법에 관하여 개시한다.
디지털 기술의 발달과 함께, PDA(personal digital assistant), 스마트 폰(smart phone), 태블릿 PC(personal computer), 인공 지능 스피커(AI(artificial intelligent) speaker), 웨어러블 장치(wearable device), 디지털 카메라(digital camera), 및/또는 IoT(internet of things) 장치와 같은 다양한 유형의 전자 장치가 널리 사용되고 있다. 이러한 전자 장치는 기능 지지 및 증대를 위해, 전자 장치의 하드웨어적인 부분 및/또는 소프트웨어적인 부분이 지속적으로 개발되고 있다.
일반적으로, 전자 장치는 내부 시스템(예: 하드웨어 모듈 및/또는 그의 소자)에 안정적이고 정확한 전원을 제공하기 위한 레귤레이터 회로(예: 전원 IC(integrated circuit))를 포함할 수 있다. 예를 들어, 레귤레이팅 회로는 외부로부터 입력되는 전원을 시스템에서 필요로 하는 직류 전원으로 변환하는 회로일 수 있다. 일반적으로, DC/DC 컨버터로, 전압을 안정시키는 장치를 파워 레귤레이터라고 칭할 수 있고, 파워 레귤레이터는 리니어 레귤레이터와 스위칭 레귤레이터로 분류할 수 있다. 일반적으로, 전자 장치는 소전력용 전원을 위해 낮은 입출력 전위차에서도 동작하는 리니어 레귤레이터(예: LDO, low drop out)로 레귤레이팅 회로를 설계할 수 있다. 리니어 레귤레이터는 동일한 전압을 출력하기 위해 비교적 낮은 입력 전압이 요구될 수 있다. 예를 들어, 전자 장치에서는 낮은 입출력 전위차에서도 동작하는 LDO를 이용할 수 있다. 예를 들면, LDO는 표준 타입의 레귤레이터와 동일한 전압을 출력하는 경우에도, 입력전압을 낮게 설정할 수 있으며, 낮은 전위차에서 동작함으로써 에너지 손실이 적어 발열을 억제하는 설계가 가능할 수 있다.
하지만, LDO의 경우 전류 용량을 높이기 위한 병렬 연결이 어려운 문제점이 있다. 예를 들어, 복수의 LDO를 병렬로 연결하여 사용하기 위해서는, 각각의 LDO의 기준(reference) 전압이 완벽하게 같고, 내부 에러 앰프(error amp)에 입력되는 전압이 완벽하게 같은 경우에 병렬 연결이 가능할 수 있다. 따라서, 복수의 LDO의 병렬 연결 시 전류 밸런싱(current balance) 제어가 되지 않을 수 있다.
한편, 전자 장치는 각 시스템(예: 카메라 모듈과 같은 하드웨어 모듈 및/또는 그의 소자)의 사양이 높아짐에 따라, 요구하는 전원 스펙(spec)(예: 전압 및/또는 전류)이 점점 높아지고 있는 추세에 있다. 이에 따라, 전원 IC의 스펙 또한 증가하게 되어, 기존에 사용 중인 전원 IC를 사용할 수 없고, 신규 전원 IC를 추가적으로 사용해야 하는 경우가 빈번하게 발생할 수 있다. 이는 전원 IC 개발 비용을 증가시키는 원인이 될 수 있다. 종래에서는, 이를 해결하기 위해, 전자 장치를 양산 이후에도 인접한 SMPS(switching mode power supply)를 묶어서 사용할 수 있도록 설계하는 재구성 가능한 구조(re-configurable structure)의 전원 IC도 제안하고 있으나, 이는 벅 컨버터(buck converter)와 같은 스위칭 타입(switching type)의 경우에 제한될 수 있다.
하지만, 전원 IC에서 전원 공급에 가장 많이 사용되는 구조인 LDO의 경우에는, 병렬 연결 시 전류 밸런싱의 문제가 발생할 수 있어, 현재까지 재구성 가능한 구조가 제안되지 않고 있다.
다양한 실시예들에서는, 전자 장치에서 복수의 리니어 레귤레이터(linear regulators)의 병렬 연결 구조를 포함하는 레귤레이팅 회로 설계 및 레귤레이팅 회로의 동작 방법에 관하여 개시할 수 있다.
다양한 실시예들에서는, 전자 장치에서 시스템의 전류 사양의 증가에 대해, 새로운 전원 IC를 추가 구성하지 않고, 기존에 사용 중인 전원 IC를 활용하여 안정적인 전원 공급이 가능하도록 재구성 가능한(re-configurable) 레귤레이팅 회로 설계 및 그의 동작 방법에 관하여 개시할 수 있다.
다양한 실시예들에서는, 복수의 LDO의 병렬 연결을 통해 각각의 LDO의 패스 트랜지스터(pass TR, pass transistor)의 크기를 증가하여 전류 밸런싱 가능 및 전류 용량을 증가할 수 있는 레귤레이팅 회로 및 그의 동작 방법에 관하여 개시할 수 있다.
본 개시의 일 실시예에 따른 전자 장치의 레귤레이팅 회로는, 병렬 연결 가능한 복수의 LDO(low drop out), 및 상기 복수의 LDO와 작동적으로 연결된 제어 회로(control circuitry)를 포함하고, 상기 제어 회로는, 상기 병렬 연결된 복수의 LDO의 제어와 관련된 하나의 제어 루프(control loop)를 형성하고, 시스템에서 요구되는 전원에 기반하여 상기 병렬 연결된 복수의 LDO 중 적어도 하나의 LDO가 동작하도록, 상기 복수의 LDO를 제어하도록 설정될 수 있다.
본 개시의 실시예에 따른 전자 장치의 레귤레이팅 회로의 동작 방법은, 레귤레이팅 회로 내의 적어도 하나의 LDO(low drop out) 활성화를 감지하는 동작, 상기 LDO 활성화에 기반하여, 병렬 연결된 복수의 LDO가 연동으로 동작하는지, 또는 단독으로 동작하는지 여부를 판단하는 동작, 하나의 LDO의 단독 동작을 판단하는 경우, 단독 동작하는 LDO의 사용과 관련된 보상 회로 설정 및 상기 LDO의 패스 트랜지스터와 에러 앰프 사이의 연결을 통해, 상기 LDO가 제1 동작 모드로 동작하도록 제어하는 동작, 및 병렬 연결된 복수의 LDO의 연동 동작을 판단하는 경우, 병렬 연결된 복수의 LDO의 사용과 관련된 보상 회로 설정 및 상기 복수의 LDO의 기준 LDO의 패스 트랜지스터와 기준 LDO에 병렬 연결된 적어도 하나의 보조 LDO의 에러 앰프 사이의 연결을 통해, 상기 복수의 LDO가 제2 동작 모드로 동작하도록 제어하는 동작을 포함할 수 있다.
상기와 같은 과제를 해결하기 위하여 본 개시의 다양한 실시예들에서는, 상기 방법을 프로세서에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체를 포함할 수 있다.
본 개시의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 개시의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 개시의 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
다양한 실시예들에 따른 전자 장치 및 그의 동작 방법에 따르면, 전자 장치의 각 시스템(예: 카메라 모듈과 같은 하드웨어 모듈 및/또는 그의 소자)의 전원 사양이 달라지는 경우에도, 해당 전원 사양에 대응하는 새로운 전원 IC를 개발하거나 추가적인 전원 IC를 적용하지 않고, 기존 전원 IC로 해당 전원 사양에 따른 전원을 제공하도록 재구성 가능할 수 있다. 다양한 실시예들에 따르면, 전자 장치는 보다 유연한 전원 설계가 가능할 수 있고, 이로 인해, 신규 전원 IC 개발에 따른 다양한 손실(예: 개발 시간, 개발 비용 및/또는 제품 단가 상승)을 방지할 수 있다.
다양한 실시예에 따르면, 전자 장치의 다양한 시스템(또는 전자 부품)에 대해 하나의 전원 IC로 설계가 가능함에 따라, 그 관리가 용이할 수 있다. 다양한 실시예들에 따르면, 전자 장치는 복수의 출력 전압을 병렬로 연결하여 하나의 전원처럼 사용할 수 있고, 용량이 남는 전원을 분리하여 필요한 전원 레일(rail) 설계가 가능할 수 있다. 이에 따라, 전자 장치에서 시스템의 사양 변경에 따른 신규 전원 IC를 제작 및 추가할 필요 없이 기존 전원 IC의 병렬 연결로 시스템의 사용 변경에 따른 지원이 가능할 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도면 설명과 관련하여, 동일 또는 유사한 구성 요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.
도 1은 다양한 실시예들에 따른 네트워크 환경 내의 전자 장치의 블록도이다.
도 2는 다양한 실시예들에 따른 전자 장치의 구성의 예를 개략적으로 도시하는 도면이다.
도 3a 및 도 3b는 다양한 실시예들에 따른 전자 장치에서 병렬 연결하는 LDO 설계 및 그의 동작을 설명하기 위해 개략적으로 도시하는 도면들이다.
도 4는 다양한 실시예들에 따른 전자 장치에서 레귤레이팅 회로 설계의 일 예를 도시하는 도면이다.
도 5는 다양한 실시예들에 따른 전자 장치에서 레귤레이팅 회로 설계의 다른 예를 도시하는 도면이다.
도 6은 다양한 실시예들에 따른 전자 장치에서 레귤레이팅 회로 설계의 다른 예를 도시하는 도면이다.
도 7은 다양한 실시예들에 따른 전자 장치의 동작 방법을 도시하는 흐름도이다.
도 1은 다양한 실시예들에 따른 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다.
도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108) 중 적어도 하나와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치(CPU, central processing unit) 또는 어플리케이션 프로세서(AP, application processor)) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치(GPU, graphic processing unit), 신경망 처리 장치(NPU, neural processing unit), 이미지 시그널 프로세서(ISP, image signal processor), 센서 허브 프로세서(sensor hub processor), 또는 커뮤니케이션 프로세서(CP, communication processor))를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(inactive)(예: 슬립(sleep)) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일 실시예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(OS, operating system)(142), 미들 웨어(middleware)(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD(secure digital) 카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일 실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN(wide area network))와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.
무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB, enhanced mobile broadband), 단말 전력 최소화와 다수 단말의 접속(mMTC, massive machine type communications), 또는 고신뢰도와 저지연(URLLC, ultra-reliable and low-latency communications)을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO, full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일 실시예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일 실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
다양한 실시예들에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일 실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시예에 따르면, 명령 또는 데이터는 제2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC, mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일 실시예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제1", "제2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서의 다양한 실시예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱(heuristic)하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
이하에서는, 다양한 실시예들에 따라, 레귤레이팅 회로(regulating circuit)(200)를 포함하는 전자 장치(101)에 대한 예를 설명한다.
도 2는 다양한 실시예들에 따른 전자 장치의 구성의 예를 개략적으로 도시하는 도면이다.
도 2를 참조하면, 전자 장치(101)는 레귤레이팅 회로(200), 전원 공급 모듈(300) 및 제어 회로(control circuitry)(400)를 포함할 수 있다. 일 실시예에서, 도 2에서는 설명의 편의를 위해, 레귤레이팅 회로(200)와 제어 회로(400)를 구분하여 도시하였으나, 본 개시의 일 실시예에 따른 레귤레이팅 회로(200)는 제어 회로(400)를 포함하는 것으로 이해할 수 있다.
일 실시예에 따라, 전원 공급 모듈(300)은 외부 전원 전압에 기반하여 복수의 전원 전압들을 발생시키고, 그 중 입력 전압(Vin)을 레귤레이팅 회로(200)에 제공할 수 있다.
일 실시예에 따라, 레귤레이팅 회로(200)는 복수의 LDO(예: 제1 LDO(210) 및 적어도 하나의 제2 LDO(220))를 포함할 수 있다. 일 실시예에 따르면, 레귤레이팅 회로(200)는 전원 공급 모듈(300)로부터 수신한 입력 전압(Vin)을 레귤레이팅 하여 출력 전압(Vout)을 생성할 수 있다. 일 실시예에서, 레귤레이팅 회로(200)는 제어 회로(400)로부터 모드 설정 신호(예: LDO 간 병렬 연결을 위한 스위칭 제어 신호)를 수신할 수 있고, 모드 설정 신호에 기반하여 복수의 시스템(예: 카메라 모듈과 같은 하드웨어 모듈 및/또는 그 소자 또는 기능 블록)에 다양한 전압들을 제공할 수 있다.
일 실시예에 따라, 제어 회로(400)는 복수의 시스템 중 적어도 하나에 대한 공급 전압 요청 신호에 대응하여 모드 설정 신호를 생성할 수 있다. 예를 들어, 제어 회로(400)는 복수의 시스템 중 적어도 하나로부터 공급 전압 요청 신호를 수신하고, 수신된 전압 요청 신호에 포함된 요구 조건(예: 전압)에 기반하여 모드 설정 신호를 생성할 수 있다. 제어 회로(400)는 모드 설정 신호를 적어도 하나의 LDO (예: 제1 LDO(210) 및 적어도 하나의 제2 LDO(220))로 전송하여 적어도 하나의 LDO를 제어할 수 있다.
일 실시예에 따라, 제1 LDO(210)는 전원 공급 모듈(300)로부터 수신한 강압된 전압에 대한 레귤레이팅을 통해 특정 전압을 갖는 출력 전압(Vout)을 전자 장치(101)의 시스템에 제공할 수 있다.
일 실시예에 따라, 제2 LDO(220)는 제1 LDO(210)와 지정된 하나의 연결 라인을 통해 병렬 연결될 수 있다. 일 실시예에 따라, 제2 LDO(220)는 제1 LDO(210)와 병렬 연결되고, 제1 LDO(210)와 하나의 LDO와 같이 동작하거나, 제1 LDO(210)와 독립적으로 동작할 수 있다.
일 실시예에 따라, 도 2에서는 설명의 편의를 위해 제2 LDO(220)를 하나만 도시하였으나, 레귤레이팅 회로(200)는 복수 개의 다른 LDO를 더 포함할 수 있고, 제2 LDO(220)에 순차적으로 다른 LDO를 추가 병렬 연결할 수 있다. 예를 들어, 제2 LDO(220)는 복수 개의 LDO를 나타낼 수 있다.
일 실시예에 따른, 제1 LDO(210)와 제2 LDO(220)의 구조 및 이들을 병렬 연결하는 설계에 대하여 후술하는 도면들을 참조하여 설명된다.
다양한 실시예들에 따르면, 전자 장치(101)는 도 2에 도시된 구성 요소에 제한되지 않으며, 적어도 하나의 구성 요소가 생략되거나, 추가될 수 있다. 일 실시예에 따르면, 전자 장치(101)는 카메라 모듈(예: 도 1의 카메라 모듈(180)) 및/또는 디스플레이 모듈(예: 도 1의 디스플레이 모듈(160))과 같은 다양한 하드웨어 모듈을 포함할 수 있다.
본 개시에서 설명되는 다양한 실시예들은 소프트웨어(software), 하드웨어(hardware) 또는 이들의 조합된 것을 이용하여 컴퓨터(computer) 또는 이와 유사한 장치로 읽을 수 있는 기록 매체 내에서 구현될 수도 있다.
도 3a 및 도 3b는 다양한 실시예들에 따른 전자 장치에서 병렬 연결하는 LDO 설계 및 그의 동작을 설명하기 위해 개략적으로 도시하는 도면들이다.
일 실시예에 따라, 도 3a는 전자 장치(101)에서 일반적인 레귤레이팅 회로가 동작하는 비교 예를 나타낼 수 있다. 일 실시예에 따라, 도 3b는 전자 장치(101)에서 본 개시의 실시예에 따른 레귤레이팅 회로가 동작하는 예를 나타낼 수 있다.
일 실시예에 따라, 도 3a 및 도 3b에서, 전원 IC(310)는 예를 들면, 도 1의 전력 관리 모듈(188)(예: PMIC, power management integrated circuit)의 적어도 일부로 구현될 수 있다. 일 실시예에 따라, 도 3a 및 도 3b에서 시스템(320)은 전자 장치(101)에서 전원 공급을 필요로 하는 하드웨어 모듈(예: 카메라 모듈) 및/또는 하드웨어 모듈의 내부 소자(또는 기능 블록)를 나타낼 수 있다.
일 실시예에 따라, 도 3a 및 도 3b에 도시한 바와 같이, 전자 장치(101)에서 시스템(320)의 사양이 고사양으로 변경에 따라, 시스템(310)의 적어도 일부 소자(또는 기능 블록)에서 요구하는 전원 스펙(예: 전압 및/또는 전류)이 증가할 수 있다. 예를 들어, 시스템(320)의 일부 소자(예: New 블록)가 제1 전원 스펙(예: 약 1.0A)에서 제2 전원 스펙(예: 약 1.5A)로 변경될 수 있다.
일 실시예에 따라, 현재의 레귤레이팅 회로에서는, 시스템(320)의 전류 용량 증가로 인해, 기존에 사용하던 전원 사용이 불가할 수 있다. 이에 따라, 도 3a에 예시한 바와 같이, 전원 IC(310)의 외부에 새로운 LDO(330)(예: New LDO 블록)를 추가하고, 추가된 새로운 LDO를 통해 대응하는 시스템의 소자(예: New 블록)에 전원을 공급하도록 설계되고 있다. 이러한 경우, 새로운 LDO(330) 추가 설계에 따라 비용 증가뿐만 아니라, 기존의 전원 레일(rail)(예: LDO1 및 LDO2의 전원 레일)은 미사용됨에 따라, 회로 설계에 비효율적일 수 있다.
본 개시의 실시예에 따른 레귤레이팅 회로에서는, 시스템(320)의 증가된 전류 용량에 대응하는 전원을 제공할 수 있도록, 적어도 2개의 LDO를 병렬 연결할 수 있다. 예를 들어, 도 3b에 예시한 바와 같이, 전원 IC(310)의 외부에 새로운 LDO(330)를 추가하지 않고, 기존의 복수의 LDO(예: LDO1 및 LDO2)를 병렬 연결(350)하여, 시스템(320)의 증가된 전류 용량에 대응하는 전원을 제공하도록 할 수 있다.
일 실시예에 따르면, 본 개시의 실시예에 따른 레귤레이팅 회로에서는, 병렬 연결된 복수의 LDO의 출력을 분리할 수도 있고, 이를 통해 복수의 LDO 별 충족 전류 용량으로 전압을 제공하도록 동작할 수도 있다. 이와 같이, 복수의 LDO의 출력을 분리함에 따라, 전원 레일(340)의 수를 증가할 수도 있다.
본 개시의 실시예에 따르면, 복수의 LDO의 복수의 출력 전압을 병렬로 연결(350)하여 하나의 전원(360)처럼 사용할 수 있고, 용량이 남는 전원은 분리하여 필요한 전원 레일의 설계가 가능할 수 있다. 따라서, 본 개시의 실시예에 따르면, 시스템(320)(예: 카메라 모듈)의 사양 변경에 따른 신규 전원 IC를 제작할 필요가 없으며, 기존의 사용 중인 전원 IC(310)를 이용하여 재구성 가능한 구조(re-configurable structure)로 설계 변경하여, 전류 사양이 높아진 시스템(320)에 대해 안정적인 전원이 공급 가능할 수 있다.
도 4는 다양한 실시예들에 따른 전자 장치에서 레귤레이팅 회로 설계의 일 예를 나타낼 수 있다.
도 4를 참조하면, 일 실시예에 따른 전자 장치(101)의 레귤레이팅 회로(200)는 복수의 LDO(예: 제1 LDO(410) 및 제2 LDO(420)), 제어 회로(400), LDO 입력(input)(예: VIN (입력)), LDO 출력(output)(예: VO (출력)), 및 GND(예: 접지)를 포함할 수 있다.
일 실시예에 따라, 각 LDO(410, 420) 입력은 입력 전압을 나타낼 수 있고, 각 LDO(410, 420)의 출력은 출력 전압을 나타낼 수 있다. 일 실시예에 따르면, 복수의 LDO(410, 420)의 입력은, 하나의 입력을 공통적으로 사용할 수 있고, 복수의 LDO(410, 420)의 출력은, 복수의 LDO(410, 420) 별로 독립적으로 분리되거나, 병렬로 결합(예: 전기적으로 연결) 시 하나의 출력을 공통적으로 사용하도록 구성될 수 있다.
본 개시의 일 실시예에 따르면, 제어 회로(400)는 병렬 연결된 복수의 LDO(410, 420)에 대하여, 복수의 LDO(410, 420) 별로 독립적인 각각의 제어 루프(control loop)를 형성하도록 복수의 LDO(410, 420)를 제어하거나, 또는 복수의 LDO(410, 420)를 그룹으로 하나의 제어 루프를 형성하도록 복수의 LDO(410, 420)를 제어할 수 있다. 일 실시예에 따르면, 제어 회로(400)는 시스템(예: 하드웨어의 소자)에서 요구되는 전원에 기반하여 병렬 연결된 복수의 LDO(410, 420) 중 적어도 하나의 LDO를 동작하도록 복수의 LDO(410, 420)를 제어할 수 있다. 일 실시예에서, 제어 회로(400)는 복수의 LDO(410, 420)의 각 LDO가 독립적으로 동작하도록 하는 제1 동작 모드를 위한 제1 동작 모드 신호 또는 복수의 LDO(410, 420)의 각 LDO가 동시적으로 동작하도록 하는 제2 동작 모드를 위한 제2 동작 모드 신호를 제공할 수 있다. 예를 들면, 제1 동작 모드 신호 및 제2 동작 모드 신호는 제어 회로(400)로부터 모드 설정 신호(또는 제어 신호)로서 복수의 LDO(410, 420)에 제공될 수 있다. 일 실시예에 따라, 제1 동작 모드 신호 및 제2 동작 모드 신호는 제어 회로(400)로부터 하나의 제어 라인(430)을 통해 복수의 LDO(410, 420)에 각각 대응하는 스위치 회로(413, 423)에 제공될 수 있다.
일 실시예에 따라, 제1 LDO(410)는 제1 출력 전압으로 대응하는 시스템을 구동할 수 있다. 일 실시예에 따라, 제2 LDO(420)는 제2 출력 전압으로 대응하는 시스템을 구동할 수 있다. 일 실시예에 따르면, 제1 LDO(410)와 제2 LDO(420)는 서로 병렬 연결될 수 있다. 예를 들어, 제2 LDO(420)는 제1 LDO(410)에 병렬로 결합(또는 전기적으로 연결)될 수 있다. 일 실시예에 따라, 제1 LDO(410)와 제2 LDO(420)는 병렬로 결합될 시, 제1 LDO(410)와 제2 LDO(420)의 결합에 따른 전류 용량이 증가된 제3 출력 전압으로, 대응하는 시스템을 구동하도록 할 수 있다.
본 개시의 일 실시예에 따르면, 제1 LDO(410)는 본 개시의 레귤레이팅 회로(200)에서 복수의 LDO(410, 420) 간의 병렬 연결을 위한 기준 LDO를 나타낼 수 있다. 일 실시예에 따라, 제1 LDO(410)는 패스 트랜지스터(pass transistor)(411)(또는 출력 트랜지스터), 에러 앰프(error amp)(EA1)(412), 스위치 회로(413), 및 보상 회로(ZF1)(414)를 포함할 수 있다.
일 실시예에서, 스위치 회로(413)는 스위치(SW)를 포함할 수 있고, 스위치(SW)는 제어 회로(400)의 제1 동작 모드 신호에 기반하여 패스 트랜지스터(411)(예: 패스 트랜지스터(411)의 게이트 드라이버(gate driver))와 에러 앰프(EA1)(412) 사이를 연결하도록 스위칭 할 수 있다. 예를 들어, 스위치 회로(413)는 제1 동작 모드 신호에 기반하여, 제1 LDO(410)가 단독으로 동작하도록 스위칭 할 수 있다. 예를 들어, 스위치(SW)는 제1 LDO(410)의 단독 동작에 관련된 회로 보상을 위한 보상 회로(ZF1)와 연결하도록 스위칭 할 수 있다. 일 실시예에서, 스위치(SW)는 제어 회로(400)의 제2 동작 모드 신호에 기반하여 패스 트랜지스터(411)와 제2 LDO(420)의 스위치 회로(423) 사이의 연결 라인(440)을 통해 패스 트랜지스터(411)와 제2 LDO(420)의 에러 앰프(EA2)(422) 사이를 연결하도록 스위칭 할 수 있다. 예를 들어, 스위치 회로(413)는 제2 동작 모드 신호에 기반하여, 제1 LDO(410)가 제2 LDO(420)와 연동(또는 연결)되어 제1 LDO(410) 및 제2 LDO(420)가 하나의 LDO와 같이 동작하도록 스위칭 할 수 있다.
일 실시예에서, 보상 회로(ZF1)(414)는 제1 LDO(410) 내부의 주파수 특성이나 안정성을 보상하는 회로일 수 있다. 일 실시예에서, 제1 LDO(410)는 제1 동작 모드에서 패스 트랜지스터(411)가 보상 회로(ZF1)(414)와 연결될 수 있고, 보상 회로(ZF1)(414)에 기반하여 안정성이 보장될 수 있다. 일 실시예에서, 제1 LDO(410)는 제2 동작 모드에서 패스 트랜지스터(411)가 제2 LDO(420)의 보상 회로(424)의 제2 보상 회로(ZF21)와 연결될 수 있고, 제2 LDO(420)의 제2 보상 회로(ZF21)에 기반하여 안정성이 보장될 수 있다. 일 실시예에서, 제1 동작 모드 신호 또는 제2 동작 모드 신호는 제어 회로(400)로부터 제어 라인(430)을 통해 모드 설정 신호(또는 제어 신호)로서 수신될 수 있다.
일 실시예에서, 패스 트랜지스터(411)는 선형 영역에서 동작하는 트랜지스터로, 게이트 전압으로 제어되는 선형 저항을 가질 수 있고, 온/오프(on/off) 스위치로 동작할 수도 있다. 예를 들어, 패스 트랜지스터(411)는 입력 전압(VIN)을 패스(pass)하거나, 또는 오프(off)할 수 있다. 일 실시예에서, 패스 트랜지스터(411)는 제1 LDO(410) 내부에서 입력 전압(VIN)과 출력 전압(VO) 사이에 배치될 수 있으며, 패스 트랜지스터(411)가 안정적으로 동작하기 위해 필요한 입출력 최저 전위차(또는 drop out 전압)에 기반하여 출력 전압을 생성할 수 있다. 예를 들어, 제1 LDO(410)는 동작을 위해 필요 최저한의 입력 전압치가 설정되어 있으며, 이러한 경우 (VO + drop out 전압)이 제1 LDO(410)의 최저 동작 전압치가 될 수 있다.
일 실시예에서, 에러 앰프(EA1)(412)는 기준 전압(Vref)과 출력에서 피드백(feedback) 되어 돌아오는 전압을 비교하여 그 오차(error)만큼 증폭하는 증폭기를 나타낼 수 있다. 예를 들어, 에러 앰프(EA1)(412)에서 비반전 단자의 전압은 기준 전압(Vref)과 동일할 수 있으며, 2개의 저항(예: R1 및 R2)의 저항치비로 출력 전압(Vo)이 결정될 수 있다. 예를 들면, 출력 전압(Vo)은 아래 <수학식 1>의 예시와 같이 계산될 수 있다.
Figure pat00001
본 개시의 일 실시예에 따르면, 제2 LDO(420)는 레귤레이팅 회로(200)의 기준 LDO인 제1 LDO(410)에 병렬 연결되어, 단독으로 또는 제1 LDO(410)에 연동하여 동작하는 보조 LDO를 나타낼 수 있다. 일 실시예에서, 보조 LDO는 하나 이상의 LDO를 포함할 수 있다. 일 실시예에 따라, 제2 LDO(420)는 패스 트랜지스터(421)(또는 출력 트랜지스터), 에러 앰프(EA2)(422), 스위치 회로(423), 및 보상 회로(424)를 포함할 수 있다.
일 실시예에서, 스위치 회로(423)는 제1 스위치(SW1) 및 제2 스위치(SW2)를 포함할 수 있다. 일 실시예에서, 제1 스위치(SW1) 및 제2 스위치(SW2)는 제어 회로(400)의 제1 동작 모드 신호에 기반하여 패스 트랜지스터(421)와 에러 앰프(EA2)(422) 사이를 연결하도록 스위칭 할 수 있다. 예를 들어, 스위치 회로(423)는 제1 동작 모드 신호에 기반하여, 제2 LDO(420)가 단독으로 동작하도록 스위칭 할 수 있다. 예를 들어, 제1 스위치(SW1)는 제2 LDO(420)의 단독 동작에 관련된 회로 보상을 위한 제1 보상 회로(ZF2)와 연결하도록 스위칭 하고, 제2 스위치(SW2)는 오픈(open)(또는 개방)될 수 있다. 예를 들면, 제2 스위치(SW2)는 제1 동작 모드 신호에 기반하여, 제1 LDO(410)와 제2 LDO(420) 사이(예: 제1 LDO(410)의 패스 트랜지스터(411)와 제2 LDO(420)의 에러 앰프(EA2)(422) 사이)를 오픈하도록 스위칭 할 수 있다.
일 실시예에서, 제1 스위치(SW1) 및 제2 스위치(SW2)는 제어 회로(400)의 제2 동작 모드 신호에 기반하여 제1 LDO(410)의 패스 트랜지스터(411)와 제2 LDO(420)의 스위치 회로(423) 사이의 연결 라인(440)을 통해 제1 LDO(410)의 패스 트랜지스터(411)와 제2 LDO(420)의 에러 앰프(EA2)(422) 사이를 연결하도록 스위칭 할 수 있다. 예를 들어, 스위치 회로(423)는 제2 동작 모드 신호에 기반하여, 제2 LDO(420)가 제1 LDO(410)와 연동(또는 연결)되어 제1 LDO(410) 및 제2 LDO(420)가 하나의 LDO와 같이 동작하도록 스위칭 할 수 있다. 예를 들어, 제1 스위치(SW1)는 제1 LDO(410) 및 제2 LDO(420)의 연동 동작에 관련된 회로 보상을 위한 제2 보상 회로(ZF21)와 연결하도록 스위칭 하고, 제2 스위치(SW2)는 제1 LDO(410)의 패스 트랜지스터(411)와 제2 LDO(420)의 에러 앰프(EA2)(422) 사이를 연결하도록 스위칭 할 수 있다.
일 실시예에서, 제1 스위치(SW1)와 제2 스위치(SW2)는 상보적으로 동작할 수 있다. 예를 들어, 제1 동작 모드에서 제1 스위치(SW1)는 제1 보상 회로(ZF2)와 연결되고, 제2 스위치(SW2)는 오픈(open)(또는 개방)될 수 있다. 다른 예를 들어, 제2 동작 모드에서 제1 스위치(SW1)는 제2 보상 회로(ZF21)와 연결되고, 제2 스위치(SW2)는 클로즈(close)(또는 단락)되어 제1 LDO(410)(예: 패스 트랜지스터(411))와 제2 LDO(420)(예: 에러 앰프(EA2)(422))를 연결할 수 있다.
일 실시예에서, 보상 회로(424)(예: 제1 보상 회로(ZF2), 제2 보상 회로(ZF21))는 제2 LDO(420) 내부의 주파수 특성이나 안정성을 보상하는 회로일 수 있다. 일 실시예에서, 제2 LDO(420)는 제1 동작 모드에서 제2 LDO(420)의 패스 트랜지스터(421)가 보상 회로(424)의 제1 보상 회로(ZF2)와 연결될 수 있고, 제1 보상 회로(ZF2)에 기반하여 안정성이 보장될 수 있다. 일 실시예에서, 제2 LDO(420)는 제2 동작 모드에서 제1 LDO(410)의 패스 트랜지스터(411)와 제2 LDO(420)의 패스 트랜지스터(421)가 보상 회로(424)의 제2 보상 회로(ZF21)와 연결될 수 있고, 제2 보상 회로(ZF21)에 기반하여 안정성이 보장될 수 있다. 일 실시예에서, 제1 동작 모드 신호 또는 제2 동작 모드 신호는 제어 회로(400)로부터 제어 라인(430)을 통해 모드 설정 신호(또는 제어 신호)로서 수신될 수 있다.
일 실시예에서, 패스 트랜지스터(421)는 선형 영역에서 동작하는 트랜지스터로, 게이트 전압으로 제어되는 선형 저항을 가질 수 있고, 온/오프 스위치로 동작할 수도 있다. 예를 들어, 패스 트랜지스터(421)는 입력 전압(VIN)을 패스(pass)하거나, 또는 오프(off)할 수 있다. 일 실시예에서, 패스 트랜지스터(421)는 제2 LDO(420) 내부에서 입력 전압(VIN)과 출력 전압(VO) 사이에 배치될 수 있으며, 패스 트랜지스터(421)가 안정적으로 동작하기 위해 필요한 입출력 최저 전위차(또는 drop out 전압)에 기반하여 출력 전압을 생성할 수 있다. 예를 들어, 제2 LDO(420)는 동작을 위해 필요 최저한의 입력 전압치가 설정되어 있으며, 이러한 경우 (VO + drop out 전압)이 제2 LDO(420)의 최저 동작 전압치가 될 수 있다.
일 실시예에서, 에러 앰프(EA2)(422)는 기준 전압(Vref)과 출력에서 피드백 되어 돌아오는 전압을 비교하여 그 오차만큼 증폭하는 증폭기를 나타낼 수 있다. 예를 들어, 에러 앰프(EA2)(422)에서 비반전 단자의 전압은 기준 전압(Vref)과 동일할 수 있으며, 2개의 저항(예: R1 및 R2)의 저항치비로 출력 전압(Vo)이 결정될 수 있다. 예를 들면, 출력 전압(Vo)은 <수학식 1>의 예시와 같이 계산될 수 있다.
일 실시예에 따라, 제1 LDO(410) 및 제2 LDO(420)의 각 스위치 회로(413, 423)는 외부(예: 제어 회로(400))의 신호에 기반하여 전기적 연결을 제어할 수 있는 다양한 스위치 소자로 구성될 수 있다.
일 실시예에 따라, 제1 LDO(410)는 입력 전압(또는 공급 전압)(예: LDO input)을 레귤레이팅 하여, 출력 전압을 생성하고, 출력 노드를 통해 대응하는 외부 소자에 출력 전압을 제공할 수 있다. 일 실시예에 따라, 제1 LDO(410)는 제1 동작 모드에서, 입력 전압을 지정된 전원 라인(450)을 통해 제공받고, 이를 제1 LDO(410) 단독으로 레귤레이팅 함으로써 제1 출력 전압을 생성할 수 있다. 일 실시예에 따라, 제1 LDO(410)는 제2 동작 모드에서, 입력 전압을 지정된 전원 라인(450)을 통해 제공받고, 스위치 회로(413)의 스위치(SW)가 제2 LDO(420)와 연결되도록 스위칭 할 수 있다. 일 실시예에 따라, 제1 LDO(410)는 스위치 회로(413)의 스위칭에 기반하여 제2 LDO(420)의 에러 앰프(EA2)(422)에 의하여, 제1 LDO(410)와 제2 LDO(420)의 연동으로 레귤레이팅 하고, 제1 출력 전압과 다른 제2 출력 전압을 생성할 수 있다. 일 실시예에서, 제2 출력 전압은 제1 출력 전압에 비해 전류 용량이 증가된 출력 전압을 가질 수 있다.
본 개시의 일 실시예에 따르면, 레귤레이팅 회로(200)는 복수의 LDO(410, 420)를 포함할 수 있다. 일 실시예에 따르면, 레귤레이팅 회로(200)는 복수의 LDO(410, 420)의 각각의 LDO가 독립적으로 제어할 수 있는 개별 제어 루프를 가지도록 형성될 수 있다. 일 실시예에 따르면, 레귤레이팅 회로(200)는 복수의 LDO(410, 420)가 하나의 제어 루프를 형성하여 복수의 LDO(410, 420)를 제어하도록 동작할 수 있다. 예를 들면, 복수의 LDO(410, 420)는 동작 모드에 기반하여 각각 독립적으로 동작하거나, 복수의 LDO(410, 420)가 하나의 LDO와 같이 동작할 수 있다.
본 개시의 일 실시예에 따르면, 레귤레이팅 회로(200)에서, 제1 LDO(410) 및 제2 LDO(420)는 기준 전압(Vref)과 피드백 전압의 차이를 증폭하는 증폭기(예: 에러 앰프(412, 422)) 및 증폭기의 출력 전압에 기반하여 최종 출력 전압을 제공하는 패스 트랜지스터(411, 421)를 각각 포함할 수 있다. 일 실시예에서, 제1 LDO(410) 및 제2 LDO(420)는 서로 다른 종류의 패스 트랜지스터(411, 421)를 포함하도록 구성할 수 있다.
도 4에 예시한 바와 같이, 본 개시의 일 실시예에 따른 레귤레이팅 회로(200)는, 복수의 LDO(410, 420)의 병렬 연결이 가능 하도록 설계하여, 재구성 가능한(re-configurable) LDO 설계가 가능할 수 있다. 일반적으로, 복수의 LDO의 병렬 연결이 불가하지만, 본 개시의 일 실시예에 따르면, 복수의 LDO의 각 LDO 별 제어 루프를 별개로 동작하지 않고, 하나의 LDO와 같이 동작하도록 하여, 전류 밸런싱(current balancing) 제어가 가능할 수 있다.
본 개시의 일 실시예에 따르면, 복수의 LDO(410, 420)를 하나의 내부 제어 루프로 제어할 수 있으며, 이를 통해, 복수의 LDO의 병렬 연결 시 패스 트랜지스터의 크기를 커지는 효과로 인하여, 전류 용량을 증가할 수 있다. 일 실시예에서, 패스 트랜지스터의 크기가 커지는 경우 LDO의 안정성 또한 커지는 효과를 제공할 수 있다. 본 개시의 일 실시예에 따르면, LDO의 재구성 가능한 회로 설계를 통해, 병렬 연결에 따라 복수의 LDO(410, 420)를 연동하여 하나의 LDO로 동작 시 전류 용량을 증가할 수 있으며, 병렬 연결된 복수의 LDO(410, 420)를 분리하여 독립적으로 동작 시 전류 용량의 다양화 및 전원 레일(rail)의 개수를 증가할 수 있는 효과를 제공할 수 있다. 예를 들면, 레귤레이팅 회로(200)에서 전원 레일의 증가로 인하여, 보다 많은 시스템(또는 외부 소자)을 연결할 수 있다.
본 개시의 일 실시예에 따르면, 레귤레이팅 회로(200)는 제2 동작 모드에서, 제1 LDO(410)는 병렬 연결된 적어도 하나의 제2 LDO(420)로부터 전압을 제공받을 수 있고, 이에 따라서 안정된 출력 전압(예: 전류 용량이 증가된 출력 전압)을 생성할 수 있다.
일 실시예에 따라 도 4에서는 두 개의 LDO(예: 제1 LDO(410) 및 제2 LDO(420))에 의해 병렬 연결 및 그를 제어하는 예시를 도시하였으나, 다양한 실시예들이 이에 제한하는 것은 아니다. 예를 들면, 도 4의 회로 설계는 일 예시일 수 있고, 다른 실시예에 따르면, 기준 LDO(예: 제1 LDO(410))에 하나 이상의 보조 LDO(예: 제2 LDO, 제3 LDO, ..., 제n LDO)에 의해 병렬 연결 및 그를 제어하는 실시예를 포함할 수 있다. 일 실시예에 따른 레귤레이팅 회로(200)의 다른 예가 도 5에 도시된다.
도 5는 다양한 실시예들에 따른 전자 장치에서 레귤레이팅 회로 설계의 다른 예를 도시하는 도면이다.
일 실시예에 따라, 도 5에서는, 레귤레이팅 회로(400)가 복수의 LDO(410, 420, 530)를 포함하고, 도 4에 예시한 바와 같은, 제1 LDO(410)와 제2 LDO(420)의 병렬 연결에 더하여, 제2 LDO(420) 이후의 추가적인 적어도 하나의 LDO(예: 제n LDO(530))를 순차적으로 병렬 연결하는 예를 나타낼 수 있다.
일 실시예에 따라, 도 5에서, 제1 LDO(410) 및 제2 LDO(420)는 도 4를 참조한 설명 부분에서 설명한 바와 같은 제1 LDO(410) 및 제2 LDO(420)에 대응할 수 있으며, 도 4와 중복되는 설명은 생략한다.
도 5를 참조하면, 레귤레이팅 회로(200)는 제어 회로(400), 제1 LDO(410), 제2 LDO(420) 및 제n LDO(530)를 포함할 수 있다.
본 개시의 일 실시예에 따르면, 제어 회로(400)는 병렬 연결된 복수의 LDO(410, 420, 530)에 대하여, 복수의 LDO(410, 420, 530) 별로 독립적인 각각의 제어 루프를 형성하도록 복수의 LDO(410, 420, 530)를 제어하거나, 또는 복수의 LDO(410, 420, 530)를 그룹으로 하나의 제어 루프를 형성하도록 복수의 LDO(410, 420, 530)를 제어할 수 있다. 일 실시예에 따르면, 제어 회로(400)는 시스템(예: 하드웨어의 소자)에서 요구되는 전원에 기반하여 병렬 연결된 복수의 LDO(410, 420, 530) 중 적어도 하나의 LDO를 동작하도록 복수의 LDO(410, 420, 530)를 제어할 수 있다. 일 실시예에서, 제어 회로(400)는 복수의 LDO(410, 420, 530)의 각 LDO가 독립적으로 동작하도록 하는 제1 동작 모드를 위한 제1 동작 모드 신호 또는 복수의 LDO(410, 420, 530)의 각 LDO가 동시적으로 동작하도록 하는 제2 동작 모드를 위한 제2 동작 모드 신호를 제공할 수 있다. 예를 들면, 제1 동작 모드 신호 및 제2 동작 모드 신호는 제어 회로(400)로부터 모드 설정 신호(또는 제어 신호)로서 복수의 LDO(410, 420, 530)에 제공될 수 있다. 일 실시예에 따라, 제1 동작 모드 신호 및 제2 동작 모드 신호는 제어 회로(400)로부터 하나의 제어 라인(430)을 통해 복수의 LDO(410, 420, 530)에 각각 대응하는 스위치 회로(413, 423, 533)에 제공될 수 있다.
일 실시예에 따라, 제1 LDO(410) 및 제2 LDO(420)는 도 4를 참조한 설명 부분에서 설명한 바와 같은 제1 LDO(410) 및 제2 LDO(420)에 각각 대응할 수 있다.
일 실시예에 따라, 제n LDO(530)는 도 4를 참조한 설명 부분에서 설명한 바와 같은 제2 LDO(420)에 대응하는 구성(또는 설계)을 포함할 수 있다.
일 실시예에 따라, 제n LDO(530)는 제n 출력 전압으로 대응하는 시스템을 구동할 수 있다. 일 실시예에 따르면, 제n LDO(530)는 제1 LDO(410)와 제2 LDO(420)에 병렬로 결합(또는 전기적으로 연결)될 수 있다. 일 실시예에 따라, 제1 LDO(410), 제2 LDO(420) 및 제n LDO(530)는 병렬로 결합될 시, 제1 LDO(410), 제2 LDO(420) 및 제n LDO(530)의 결합에 따른 전류 용량이 증가된 출력 전압으로, 대응하는 시스템을 구동하도록 할 수 있다.
본 개시의 일 실시예에 따르면, 제1 LDO(410)는 본 개시의 레귤레이팅 회로(200)에서 복수의 LDO(410, 420, 530) 간의 병렬 연결을 위한 기준 LDO를 나타낼 수 있다. 일 실시예에 따라, 제1 LDO(410)는 앞서 살펴본 바와 같이, 패스 트랜지스터(411)(또는 출력 트랜지스터), 에러 앰프(EA1)(412), 스위치 회로(413), 및 보상 회로(ZF1)(414)를 포함할 수 있다.
본 개시의 일 실시예에 따르면, 제2 LDO(420)와 제n LDO(530)는 레귤레이팅 회로(200)의 기준 LDO인 제1 LDO(410)에 병렬 연결되어, 단독으로 또는 제1 LDO(410)와 연동하여 동작하는 보조 LDO를 나타낼 수 있다. 일 실시예에 따라, 제2 LDO(420)는 앞서 살펴본 바와 같이, 패스 트랜지스터(421)(또는 출력 트랜지스터), 에러 앰프(EA2)(422), 스위치 회로(423), 및 보상 회로(424)를 포함할 수 있다. 일 실시예에 따라, 제n LDO(530)는 제2 LDO(420)에 대응하는 구성을 포함할 수 있고, 예를 들어, 제n LDO(530)는 패스 트랜지스터(531)(또는 출력 트랜지스터), 에러 앰프(EAn)(532), 스위치 회로(533), 및 보상 회로(534)를 포함할 수 있다.
일 실시예에 따라, 도 5에 예시된 제n LDO(530)에 대하여 설명한다.
일 실시예에서, 스위치 회로(533)는 제1 스위치(SW3) 및 제2 스위치(SW4)를 포함할 수 있다. 일 실시예에서, 제1 스위치(SW3) 및 제2 스위치(SW4)는 제어 회로(400)의 제1 동작 모드 신호에 기반하여 패스 트랜지스터(531)와 에러 앰프(EAn)(532) 사이를 연결하도록 스위칭 할 수 있다. 예를 들어, 스위치 회로(533)는 제1 동작 모드 신호에 기반하여, 제n LDO(530)가 단독으로 동작하도록 스위칭 할 수 있다. 예를 들어, 제1 스위치(SW3)는 제n LDO(530)의 단독 동작에 관련된 회로 보상을 위한 제1 보상 회로(ZFn)와 연결하도록 스위칭 하고, 제2 스위치(SW4)는 오픈(open)(또는 개방)될 수 있다. 예를 들면, 제2 스위치(SW4)는 제1 동작 모드 신호에 기반하여, 제1 LDO(410)와 제n LDO(530) 사이(예: 제1 LDO(410)의 패스 트랜지스터(411)와 제n LDO(530)의 에러 앰프(EAn)(532) 사이)를 오픈하도록 스위칭 할 수 있다.
일 실시예에서, 제1 스위치(SW3) 및 제2 스위치(SW4)는 제어 회로(400)의 제2 동작 모드 신호에 기반하여 연결 라인(440)을 통해 제1 LDO(410) 및 제2 LDO(420)의 패스 트랜지스터(411, 421)와 제n LDO(530)의 에러 앰프(EAn)(532) 사이를 연결하도록 스위칭 할 수 있다. 예를 들어, 스위치 회로(533)는 제2 동작 모드 신호에 기반하여, 제n LDO(530)가 제1 LDO(410) 및 제2 LDO(420)와 연동(또는 연결)되어 제1 LDO(410), 제2 LDO(420) 및 제n LDO(530)가 하나의 LDO와 같이 동작하도록 스위칭 할 수 있다. 예를 들어, 제1 스위치(SW3)는 제1 LDO(410) 및 제n LDO(530)의 연동 동작에 관련된 회로 보상을 위한 제2 보상 회로(ZFn1)와 연결하도록 스위칭 하고, 제2 스위치(SW4)는 제1 LDO(410) 및 제2 LDO(420)의 패스 트랜지스터(411, 421)와 제n LDO(530)의 에러 앰프(EAn)(532) 사이를 연결하도록 스위칭 할 수 있다.
일 실시예에서, 제1 스위치(SW3)와 제2 스위치(SW4)는 상보적으로 동작할 수 있다. 예를 들어, 제1 동작 모드에서 제1 스위치(SW3)는 제1 보상 회로(ZFn)와 연결되고, 제2 스위치(SW4)는 오픈(또는 개방)될 수 있다. 다른 예를 들어, 제2 동작 모드에서 제1 스위치(SW3)는 제2 보상 회로(ZFn1)와 연결되고, 제2 스위치(SW4)는 클로즈(또는 단락)되어 제1 LDO(410) 및 제2 LDO(420)(예: 패스 트랜지스터(411, 421))와 제n LDO(530)(예: 에러 앰프(EAn)(532))와 연결할 수 있다.
일 실시예에서, 보상 회로(534)(예: 제1 보상 회로(ZFn), 제2 보상 회로(ZFn1))는 제n LDO(530) 내부의 주파수 특성이나 안정성을 보상하는 회로일 수 있다. 일 실시예에서, 제n LDO(530)는 제1 동작 모드에서 보상 회로(534)의 제1 보상 회로(ZFn)를 연결하도록 스위칭 하고, 제1 보상 회로(ZFn)에 기반하여 안정성이 보장될 수 있다. 일 실시예에서, 제n LDO(530)는 제2 동작 모드에서 보상 회로(534)의 제2 보상 회로(ZFn1)를 연결하도록 스위칭 하고, 제2 보상 회로(ZFn1)에 기반하여 안정성이 보장될 수 있다. 일 실시예에서, 제1 동작 모드 신호 또는 제2 동작 모드 신호는 제어 회로(400)로부터 제어 라인(430)을 통해 모드 설정 신호(또는 제어 신호)로서 수신될 수 있다.
일 실시예에서, 패스 트랜지스터(531)는 선형 영역에서 동작하는 트랜지스터로, 게이트 전압으로 제어되는 선형 저항을 가질 수 있고, 온/오프 스위치로 동작할 수도 있다. 예를 들어, 패스 트랜지스터(531)는 입력 전압(VIN)을 패스(pass)하거나, 또는 오프(off)할 수 있다. 일 실시예에서, 패스 트랜지스터(421)는 제2 LDO(420) 내부에서 입력 전압(VIN)과 출력 전압(VO) 사이에 배치될 수 있으며, 패스 트랜지스터(531)가 안정적으로 동작하기 위해 필요한 입출력 최저 전위차(또는 drop out 전압)에 기반하여 출력 전압을 생성할 수 있다. 예를 들어, 제n LDO(530)는 동작을 위해 필요 최저한의 입력 전압치가 설정되어 있으며, 이러한 경우 (VO + drop out 전압)이 제n LDO(420)의 최저 동작 전압치가 될 수 있다.
일 실시예에서, 에러 앰프(EAn)(532)는 기준 전압(Vref)과 출력에서 피드백 되어 돌아오는 전압을 비교하여 그 오차만큼 증폭하는 증폭기를 나타낼 수 있다. 예를 들어, 에러 앰프(EAn)(532)에서 비반전 단자의 전압은 기준 전압(Vref)과 동일할 수 있으며, 2개의 저항(예: R1 및 R2)의 저항치비로 출력 전압(Vo)이 결정될 수 있다. 예를 들면, 출력 전압(Vo)은 <수학식 1>의 예시와 같이 계산될 수 있다.
일 실시예에 따라, 제1 LDO(410), 제2 LDO(420) 및 제3 LDO(530)의 각 스위치 회로(413, 423, 533)는 외부(예: 제어 회로(400))의 신호에 기반하여 전기적 연결을 제어할 수 있는 다양한 스위치 소자로 구성될 수 있다.
일 실시예에 따라, 제1 LDO(410)는 입력 전압(또는 공급 전압)을 레귤레이팅 하여, 출력 전압을 생성하고, 출력 노드를 통해 대응하는 외부 소자에 제공할 수 있다. 일 실시예에 따라, 제1 LDO(410)는 제1 동작 모드에서, 입력 전압을 지정된 전원 라인(450)을 통해 제공받고, 이를 제1 LDO(410) 단독으로 레귤레이팅 함으로써 제1 출력 전압을 생성할 수 있다. 일 실시예에 따라, 제1 LDO(410)는 제2 동작 모드에서, 입력 전압을 지정된 전원 라인(450)을 통해 제공받고, 스위치 회로(413)의 스위치(SW)가 제2 LDO(420) 및 제n LDO(530)와 연결되도록 스위칭 할 수 있다. 일 실시예에 따라, 제1 LDO(410)는 스위치 회로(413)의 스위칭에 기반하여 제2 LDO(420) 및 제n LDO(530)로부터 전압을 제공받고, 제1 LDO(410), 제2 LDO(420) 및 제n LDO(530)의 연동으로 레귤레이팅 하고, 제1 출력 전압과 다른 제2 출력 전압을 생성할 수 있다. 일 실시예에서, 제2 출력 전압은 제1 출력 전압에 비해 전류 용량이 증가된 출력 전압을 가질 수 있다.
본 개시의 일 실시예에 따르면, 레귤레이팅 회로(200)는 복수의 LDO(410, 420, 530)를 포함할 수 있다. 일 실시예에 따르면, 레귤레이팅 회로(200)는 복수의 LDO(410, 420, 530)의 각각의 LDO가 독립적으로 제어할 수 있는 개별 제어 루프를 가지도록 형성될 수 있다. 일 실시예에 따르면, 레귤레이팅 회로(200)는 복수의 LDO(410, 420, 530)가 하나의 제어 루프를 형성하여 복수의 LDO(410, 420, 530)를 제어하도록 동작할 수 있다. 예를 들면, 복수의 LDO(410, 420, 530)는 동작 모드에 기반하여 각각 독립적으로 동작하거나, 복수의 LDO(410, 420, 530)가 하나의 LDO와 같이 동작할 수 있다.
본 개시의 일 실시예에 따르면, 레귤레이팅 회로(200)에서, 제1 LDO(410), 제2 LDO(420) 및 제n LDO(530)는 기준 전압(Vref)과 피드백 전압의 차이를 증폭하는 증폭기(예: 에러 앰프(412, 422, 532)) 및 증폭기의 출력 전압에 기반하여 최종 출력 전압을 제공하는 패스 트랜지스터(411, 421, 531)를 각각 포함할 수 있다. 일 실시예에서, 제1 LDO(410), 제2 LDO(420) 및 제n LDO(530)는 서로 다른 종류의 패스 트랜지스터(411, 421, 531)를 포함하도록 구성할 수 있다.
도 5에 예시한 바와 같이, 본 개시의 일 실시예에 따른 레귤레이팅 회로(200)는, 적어도 3개 이상의 LDO(410, 420, 530)의 병렬 연결이 가능 하도록 설계하여, 재구성 가능한 LDO의 다양한 설계가 가능할 수 있다.
본 개시의 일 실시예에 따르면, 레귤레이팅 회로(200)는 제2 동작 모드에서, 제1 LDO(410)는 병렬 연결된 복수의 LDO(예: 제2 LDO(420) 및 제n LDO(530))와 연동하여 레귤레이팅함으로써 안정된 출력 전압(예: 전류 용량이 증가된 출력 전압)을 생성할 수 있다.
일 실시예에 따라 도 4 및 도 5에서는 하나의 제어 회로(400)에 복수의 LDO에 의해 병렬 연결 및 그를 제어하는 예시를 도시하였으나, 다양한 실시예들이 이에 제한하는 것은 아니다. 예를 들면, 도 4 및/또는 도 5의 회로 설계는 일 예시일 수 있고, 다른 실시예에 따르면, 복수의 제어 회로를 구성하고, 복수의 제어 회로 별로 기준 LDO와 적어도 하나의 보조 LDO의 페어를 병렬 연결하고, 그를 제어하는 실시예를 포함할 수 있다. 일 실시예에 따른 레귤레이팅 회로(200)의 다른 예가 도 6에 도시된다.
도 6은 다양한 실시예들에 따른 전자 장치에서 레귤레이팅 회로 설계의 다른 예를 도시하는 도면이다.
일 실시예에 따라, 도 6에서는, 레귤레이팅 회로(400)가 복수의 제어 회로(예: 제1 제어 회로(400A) 및 제2 제어 회로(400B))를 포함하고, 복수의 제어 회로(400A, 400B) 별로 기준 LDO와 적어도 하나의 보조 LDO의 페어를 각각 병렬로 결합(또는 전기적으로 연결)하는 예를 나타낼 수 있다. 예를 들면, 도 6에서는 도 4 또는 도 5에 예시한 바와 같은, 제어 회로(예: 제어 회로(400)), 기준 LDO(예: 제1 LDO(410)) 및 적어도 하나의 보조 LDO(예: 제2 LDO(420))의 구조를 병렬적으로 추가 연결하는 예를 나타낼 수 있다.
일 실시예에 따라, 도 6에서, 제1 LDO(410) 및 제2 LDO(420)는 도 4 및 도 5를 참조한 설명 부분에서 설명한 바와 같은 제1 LDO(410) 및 제2 LDO(420)에 대응할 수 있다.
도 6을 참조하면, 레귤레이팅 회로(200)는 제1 제어 회로(400A), 제1 제어 회로(400A)에 연결되는 제1 LDO(410) 및 제2 LDO(420)를 포함하는 제1 그룹과, 제2 제어 회로(400B), 제2 제어 회로(400B)에 연결되는 제3 LDO(630) 및 제4 LDO(640)를 포함하는 제2 그룹을 포함하는 회로 설계를 포함할 수 있다.
일 실시예에 따르면, 제1 제어 회로(400A)는 병렬 연결된 복수의 LDO(410, 420)에 대하여, 복수의 LDO(410, 420) 별로 독립적인 각각의 제어 루프를 형성하도록 복수의 LDO(410, 420)를 제어 하거나, 또는 복수의 LDO(410, 420)를 그룹으로 하나의 제어 루프를 형성하도록 복수의 LDO(410, 420)를 제어할 수 있다. 일 실시예에 따르면, 제2 제어 회로(400B)는 병렬 연결된 복수의 LDO(630, 640)에 대하여, 복수의 LDO(630, 640) 별로 독립적인 각각의 제어 루프를 형성하도록 복수의 LDO(630, 640)를 제어 하거나, 또는 복수의 LDO(630, 640)를 그룹으로 하나의 제어 루프를 형성하도록 복수의 LDO(630, 640)를 제어할 수 있다. 일 실시예에 따르면, 제1 제어 회로(400A)와 제2 제어 회로(400B)는 각각 시스템(예: 하드웨어의 소자)에서 요구되는 전원에 기반하여 병렬 연결된 복수의 LDO 중 적어도 하나의 LDO를 동작하도록 복수의 LDO의 스위칭을 제어할 수 있다.
일 실시예에서, 제1 제어 회로(400A)는 복수의 LDO(410, 420)의 각 LDO가 독립적으로 동작하도록 하는 제1 동작 모드를 위한 제1 동작 모드 신호 또는 복수의 LDO(410, 420)의 각 LDO가 동시적으로 동작하도록 하는 제2 동작 모드를 위한 제2 동작 모드 신호를 제공할 수 있다. 예를 들면, 제1 동작 모드 신호 및 제2 동작 모드 신호는 제1 제어 회로(400A)로부터 모드 설정 신호(또는 제어 신호)로서 복수의 LDO(410, 420)에 제공될 수 있다. 일 실시예에 따라, 제1 제어 회로(400A)의 제1 동작 모드 신호 및 제2 동작 모드 신호는 제1 제어 라인(430A)을 통해 복수의 LDO(410, 420)에 각각 대응하는 스위치 회로(413, 423)에 제공될 수 있다.
일 실시예에서, 제2 제어 회로(400B)는 복수의 LDO(630, 640)의 각 LDO가 독립적으로 동작하도록 하는 제1 동작 모드를 위한 제1 동작 모드 신호 또는 복수의 LDO(630, 640)의 각 LDO가 동시적으로 동작하도록 하는 제2 동작 모드를 위한 제2 동작 모드 신호를 제공할 수 있다. 예를 들면, 제1 동작 모드 신호 및 제2 동작 모드 신호는 제2 제어 회로(400B)로부터 모드 설정 신호(또는 제어 신호)로서 복수의 LDO(630, 640)에 제공될 수 있다. 일 실시예에 따라, 제2 제어 회로(400B)의 제1 동작 모드 신호 및 제2 동작 모드 신호는 제2 제어 라인(430B)을 통해 복수의 LDO(630, 640)에 각각 대응하는 스위치 회로(633, 643)에 제공될 수 있다.
일 실시예에 따라, 제1 LDO(410)는 제1 그룹의 기준 LDO를 나타낼 수 있고, 제2 LDO(420)는 제1 그룹의 적어도 하나의 보조 LDO를 나타낼 수 있다. 일 실시예에 따라, 제1 LDO(410) 및 제2 LDO(420)는 도 4를 참조한 설명 부분에서 설명한 바와 같은 제1 LDO(410) 및 제2 LDO(420)에 각각 대응할 수 있다.
일 실시예에 따라, 제3 LDO(630)는 제2 그룹의 기준 LDO를 나타낼 수 있고, 제4 LDO(640)는 제2 그룹의 적어도 하나의 보조 LDO를 나타낼 수 있다. 일 실시예에 따라, 제3 LDO(630) 및 제4 LDO(640)는 도 4를 참조한 설명 부분에서 설명한 바와 같은 제1 LDO(410) 및 제2 LDO(420)에 각각 대응하는 구성(또는 설계)을 포함할 수 있다. 예를 들면, 제3 LDO(630)는 제1 LDO(410)에 대응하는 구성을 포함하고, 제4 LDO(640)는 제2 LDO(420)에 대응하는 구성을 포함할 수 있다.
일 실시예에 따라, 제2 그룹의 제3 LDO(630)는 도 4를 참조한 설명 부분에서 설명한 바와 같은, 패스 트랜지스터(411), 에러 앰프(EA1)(412), 스위치 회로(413), 및 보상 회로(ZF1)(414)에 각각 대응하는 패스 트랜지스터(631), 에러 앰프(EA3)(632), 스위치 회로(633), 및 보상 회로(ZF3)(634)를 포함할 수 있다. 일 실시예에 따라, 제2 그룹의 제4 LDO(640)는 도 4를 참조한 설명 부분에서 설명한 바와 같은, 패스 트랜지스터(421), 에러 앰프(EA2)(422), 스위치 회로(423), 및 보상 회로(ZF2, ZF21)(424)에 각각 대응하는 패스 트랜지스터(641), 에러 앰프(EA4)(642), 스위치 회로(643), 및 보상 회로(ZF4, ZF41)(644)를 포함할 수 있다.
일 실시예에 따라, 도 6에 예시된 레귤레이팅 회로(200)는, 실질적으로 도 4 및/또는 도 5의 레귤레이팅 회로(200)와 유사 또는 동일한 동작을 수행할 수 있으며, 중복되는 설명은 생략한다.
일 실시예에 따라, 제1 그룹의 제1 LDO(410) 및 제2 LDO(420)와, 제2 그룹의 제3 LDO(630) 및 제4 LDO(640)는 각각, 제1 동작 모드 및 제2 동작 모드에서, 입력 전압을 지정된 하나의 전원 라인(450)을 통해 공통적으로 제공받을 수 있고, 이를 단독 또는 연동으로 레귤레이팅 함으로써 출력 전압을 생성할 수 있다. 일 실시예에 따라, 레귤레이팅 회로(200)는 제1 그룹에서, 제1 동작 모드 신호 또는 제2 동작 모드 신호는 제1 제어 회로(400A)로부터 제어 라인(430A)을 통해 모드 설정 신호(또는 제어 신호)로서 제공할 수 있다. 일 실시예에 따라, 레귤레이팅 회로(200)는 제2 그룹에서, 제1 동작 모드 신호 또는 제2 동작 모드 신호는 제2 제어 회로(400B)로부터 제어 라인(430B)을 통해 모드 설정 신호(또는 제어 신호)로서 제공할 수 있다.
일 실시예에 따라, 제1 그룹의 제1 LDO(410)와 제2 LDO(420)는, 제1 그룹의 제1 제어 회로(400A)의 제2 동작 모드 신호에 기반하여, 제1 LDO(410)의 패스 트랜지스터(411)와 제2 LDO(420)의 스위치 회로(423) 사이의 제1 연결 라인(440A)을 통해 제1 LDO(410)의 패스 트랜지스터(411)와 제2 LDO(420)의 에러 앰프(EA2)(422) 사이를 연결하도록 스위칭 할 수 있다. 예를 들어, 제1 그룹에서, 제1 LDO(410)의 스위치 회로(413)와 제2 LDO(420)의 스위치 회로(423)는 제1 제어 회로(400A)의 제2 동작 모드 신호에 기반하여, 제1 LDO(410) 및 제2 LDO(420)가 연동(또는 연결)되어 제1 LDO(410) 및 제2 LDO(420)가 하나의 LDO와 같이 동작하도록 스위칭 할 수 있다.
일 실시예에 따라, 제2 그룹의 제3 LDO(630)와 제4 LDO(640)는, 제2 그룹의 제2 제어 회로(400B)의 제2 동작 모드 신호에 기반하여, 제3 LDO(630)의 패스 트랜지스터(631)와 제4 LDO(640)의 스위치 회로(643) 사이의 제2 연결 라인(440B)을 통해 제3 LDO(630)의 패스 트랜지스터(631)와 제4 LDO(640)의 에러 앰프(EA4)(642) 사이를 연결하도록 스위칭 할 수 있다. 예를 들어, 제2 그룹에서, 제3 LDO(630)의 스위치 회로(633)와 제2 LDO(640)의 스위치 회로(643)는 제2 제어 회로(400B)의 제2 동작 모드 신호에 기반하여, 제3 LDO(630) 및 제4 LDO(640)가 연동(또는 연결)되어 제3 LDO(630) 및 제2 LDO(640)가 하나의 LDO와 같이 동작하도록 스위칭 할 수 있다.
도 6에 예시한 바와 같이, 본 개시의 일 실시예에 따른 레귤레이팅 회로(200)는, 페어 시스템(pair system)으로 동작할 수 있다. 예를 들면, 복수의 제어 회로(예: 제1 제어 회로(400A) 및 제2 제어 회로(400B))를 포함하고, 복수의 제어 회로(400A, 400B) 별로 기준 LDO와 적어도 하나의 보조 LDO의 페어를 각각 병렬로 결합(또는 전기적으로 연결)할 수 있다. 예를 들면, 도 6에서는 도 4 또는 도 5에 예시한 바와 같은, 제어 회로(400), 기준 LDO 및 적어도 하나의 보조 LDO의 구조를 병렬적으로 추가 연결하여, 각 그룹 별로 LDO의 병렬 연결에 따른 동작을 제어할 수 있다.
일 실시예에 따르면, 레귤레이팅 회로(200)가 제1 제어 회로(400A), 제1 제어 회로(400A)에 연결되는 제1 LDO(410) 및 제2 LDO(420)를 포함하는 제1 그룹과, 제2 제어 회로(400B), 제2 제어 회로(400B)에 연결되는 제3 LDO(630) 및 제4 LDO(640)를 포함하는 제2 그룹과 같이 페어 시스템으로 구현된 경우, 제1 그룹의 제1 제어 회로(400A)와 제2 그룹의 제2 제어 회로(400B)는 각각의 기준 LDO 및 적어도 하나의 보조 LDO에 대해, 동일한 동작 모드(예: ‘제1 동작 모드’ 또는 ‘제2 동작 모드’)로 동작하도록 할 수 있다. 다른 실시예에 따르면, 제1 그룹의 제1 제어 회로(400A)와 제2 그룹의 제2 제어 회로(400B)는 각각의 기준 LDO 및 적어도 하나의 보조 LDO에 대해, 서로 다른 동작 모드(예: ‘제1 동작 모드 및 제2 동작 모드’ 또는 ‘제2 동작 모드 및 제1 동작 모드’)로 동작하도록 할 수 있다.
일 실시예에 따르면, 도 6에서는 각 그룹에서 기준 LDO(예: 제1 LDO(410) 및 제3 LDO(630))에 병렬 연결되는 보조 LDO(예: 제2 LDO(420) 및 제4 LDO(640))가 각각 하나의 LDO로 구현된 것을 예로 도시하였으나, 이에 제한하는 것은 아니다. 예를 들면, 각 그룹에서 보조 LDO는 도 5에 예시한 바와 같이, 추가적인 적어도 하나의 LDO를 포함하는 복수의 보조 LDO로 구현할 수도 있다. 예를 들면, 제1 그룹에서 제2 LDO(420) 이후에 추가적인 적어도 하나의 LDO를 순차적으로 병렬 연결할 수 있고, 제2 그룹에서 제4 LDO(640) 이후에 추가적인 적어도 하나의 LDO를 순차적으로 병렬 연결할 수 있다.
본 개시의 다양한 실시예들에 따른 전자 장치(101)의 레귤레이팅 회로(regulating circuit)(200)는, 병렬 연결 가능한 복수의 LDO(low drop out)(예: 도 4의 제1 LDO(410), 제2 LDO(420)), 및 상기 복수의 LDO(410, 420)와 작동적으로 연결된 제어 회로(control circuitry)(도 4의 제어 회로(400))를 포함하고, 상기 제어 회로(400)는, 상기 병렬 연결된 복수의 LDO(410, 420)의 제어와 관련된 하나의 제어 루프(control loop)를 형성하고, 시스템에서 요구되는 전원에 기반하여 상기 병렬 연결된 복수의 LDO(410, 420) 중 적어도 하나의 LDO가 동작하도록, 상기 복수의 LDO(410, 420)를 제어할 수 있다.
본 개시의 다양한 실시예들에 따르면, 상기 복수의 LDO(410, 420)는, 상기 시스템을 구동하기 위한 제1 출력을 제공하는 제1 LDO(예: 도 4의 제1 LDO(410)), 및 상기 제1 LDO(410)에 병렬로 전기적으로 연결되고, 상기 시스템을 구동하기 위한 제2 출력을 제공하는 적어도 하나의 제2 LDO(예: 도 4 또는 도 5의 제2 LDO(420) 또는 도 6의 제n LDO(530))를 포함할 수 있다.
본 개시의 다양한 실시예들에 따르면, 상기 복수의 LDO(410, 420)는, 상기 제1 LDO(410)와 상기 제2 LDO(420)가 병렬로 전기적으로 연결될 시, 상기 제1 LDO(410)와 상기 제2 LDO(420)의 연결에 따라 전류 용량이 증가된 제3 출력으로, 대응하는 시스템을 구동할 수 있다.
본 개시의 다양한 실시예들에 따르면, 상기 복수의 LDO(410, 420)의 입력은, 하나의 입력을 공통적으로 사용하고, 상기 복수의 LDO(410, 420)의 출력은, 상기 복수의 LDO(410, 420) 별로 독립적으로 분리되거나, 병렬로 연결 시 하나의 출력을 공통적으로 사용하도록 제어될 수 있다.
본 개시의 다양한 실시예들에 따르면, 상기 제1 LDO(410) 및 상기 제2 LDO(420)는, 상기 제어 회로(400)의 제어에 의해, 제1 동작 모드에서 독립적인 제어 루프를 형성하고, 독립적으로 대응하는 각각의 시스템에 전원을 각각 출력하도록 설정될 수 있다.
본 개시의 다양한 실시예들에 따르면, 상기 제1 LDO(410) 및 상기 제2 LDO(420)는, 상기 제어 회로(400)의 제어에 의해, 제2 동작 모드에서 하나의 제어 루프를 형성하고, 대응하는 하나의 시스템에 전류 용량이 증가된 하나의 전원을 출력하도록 설정될 수 있다.
본 개시의 다양한 실시예들에 따르면, 상기 제어 회로(400)는, 병렬 연결된 상기 복수의 LDO(410, 420) 별로 독립적인 각각의 제어 루프를 형성하도록, 상기 복수의 LDO(410, 420)를 제어하거나, 또는 병렬 연결된 상기 복수의 LDO(410, 420)에 의해 하나의 제어 루프를 형성하도록, 상기 복수의 LDO(410, 420)를 제어하도록 설정될 수 있다.
본 개시의 다양한 실시예들에 따르면, 상기 제어 회로(400)는, 병렬 연결된 상기 복수의 LDO(410, 420)의 각 LDO가 독립적으로 동작하도록 하는 제1 동작 모드를 위한 제1 동작 모드 신호, 또는 상기 복수의 LDO(410, 420)의 각 LDO가 동시적으로 동작하도록 하는 제2 동작 모드를 위한 제2 동작 모드 신호를 제공하도록 설정될 수 있다.
본 개시의 다양한 실시예들에 따르면, 상기 제1 동작 모드 신호 및 상기 제2 동작 모드 신호는 상기 제어 회로(400)로부터 하나의 제어 라인(예: 도 4의 제어 라인(430))을 통해 상기 복수의 LDO(410, 420)에 각각 대응하는 스위치 회로(예: 도 4의 스위치 회로(413, 423))에 제공되도록 설정될 수 있다.
본 개시의 다양한 실시예들에 따르면, 상기 제1 LDO(410)는, 복수의 LDO(410, 420) 간의 병렬 연결을 위한 기준 LDO이고, 제1 패스 트랜지스터(pass transistor)(예: 도 4의 패스 트랜지스터(411)), 제1 에러 앰프(error amp)(예: 도 4의 에러 앰프(412)), 제1 스위치(예: 도 4의 스위치 회로(413)), 및 제1 보상 회로(예: 도 4의 보상 회로(414))를 포함할 수 있다. 본 개시의 다양한 실시예들에 따르면, 상기 제2 LDO(420)는, 상기 기준 LDO에 병렬 연결되어, 단독으로 또는 상기 기준 LDO에 연동하여 동작하는 보조 LDO이고, 제2 패스 트랜지스터(예: 도 4의 패스 트랜지스터(421)), 제2 에러 앰프(예: 도 4의 에러 앰프(422)), 제2 스위치(예: 도 4의 제1 스위치(SW1)), 제3 스위치(예: 도 4의 제2 스위치(SW2)), 제2 보상 회로(예: 도 4의 제1 보상 회로(ZF2)) 및 제3 보상 회로(예: 도 4의 제2 보상 회로(ZF21))를 포함할 수 있다.
본 개시의 다양한 실시예들에 따르면, 상기 제어 회로(400)에 의해 제어되는 제1 동작 모드에서, 상기 제1 LDO(410)는, 상기 제1 스위치의 스위칭에 기반하여, 상기 제1 패스 트랜지스터와 상기 제1 에러 앰프 사이를 연결하고, 상기 제1 LDO(410)의 단독 동작에 관련된 상기 제1 보상 회로를 연결하여 단독 동작하도록 설정될 수 있다. 본 개시의 다양한 실시예들에 따르면, 상기 제어 회로(400)에 의해 제어되는 제1 동작 모드에서, 상기 제2 LDO(420)는, 상기 제2 스위치의 스위칭에 기반하여, 상기 제2 LDO(420)의 단독 동작에 관련된 상기 제2 보상 회로를 연결하고, 상기 제3 스위치의 스위칭에 기반하여, 상기 제2 패스 트랜지스터와 상기 제2 에러 앰프 사이를 연결하여 단독 동작하도록 설정될 수 있다.
본 개시의 다양한 실시예들에 따르면, 상기 제어 회로(400)에 의해 제어되는 제2 동작 모드에서, 상기 제1 LDO(410)는, 상기 제1 스위치의 스위칭에 기반하여, 상기 제1 LDO의 상기 제1 패스 트랜지스터와 상기 제2 LDO의 제2 에러 앰프 사이를 연결하도록 제어될 수 있다. 본 개시의 다양한 실시예들에 따르면, 상기 제어 회로(400)에 의해 제어되는 제2 동작 모드에서, 상기 제2 LDO(420)는, 상기 제2 스위치의 스위칭에 기반하여, 상기 제2 LDO의 연동 동작에 관련된 상기 제3 보상 회로를 연결하고, 상기 제3 스위치의 스위칭에 기반하여, 상기 제1 LDO(410)의 상기 제1 패스 트랜지스터와 상기 제2 LDO의 상기 제2 에러 앰프 사이를 연결하도록 제어될 수 있다. 본 개시의 다양한 실시예들에 따르면, 상기 제어 회로(400)에 의해 제어되는 제2 동작 모드에서, 상기 제1 LDO(410)와 상기 제2 LDO(420)가 연결되어 하나의 LDO로 동작하도록 설정될 수 있다.
본 개시의 다양한 실시예들에 따르면, 상기 제1 LDO(410)는, 상기 제2 동작 모드에서, 입력 전압을 지정된 전원 라인을 통해 제공받고, 상기 제1 스위치가 상기 제2 LDO(420)와 연결되도록 스위칭하고, 상기 제1 스위치의 스위칭에 기반하여 상기 제2 LDO(420)의 상기 제2 에러 앰프에 의하여, 상기 제1 LDO(410)와 상기 제2 LDO(420)의 연동으로 레귤레이팅 하고, 상기 제1 출력과 다른 제2 출력을 생성하도록 설정되고, 상기 제2 출력은 상기 제1 출력 보다 전류 용량이 증가된 출력을 포함할 수 있다.
본 개시의 다양한 실시예들에 따르면, 상기 제1 패스 트랜지스터와 제1 에러 앰프 사이 또는 상기 제1 패스 트랜지스터와 상기 제2 에러 앰프 사이의 연결은, 상기 제1 패스 트랜지스터의 게이트 드라이버(gate driver)와 상기 제1 에러 앰프 또는 상기 제2 에러 앰프 사이의 연결을 포함할 수 있다.
본 개시의 다양한 실시예들에 따르면, 상기 제2 LDO(420)는, 상기 제1 LDO(410)에 순차적으로 병렬 연결되는 복수 개의 LDO들을 포함하도록 설정될 수 있다.
본 개시의 다양한 실시예들에 따르면, 상기 제어 회로(400)는, 제1 제어 회로(예: 도 6의 제1 제어 회로(400A)) 및 제2 제어 회로(예: 도 6의 제2 제어 회로(400B))를 포함할 수 있다. 본 개시의 다양한 실시예들에 따르면, 상기 제1 제어 회로(400A)는, 제1 기본 LDO 및 상기 제1 기본 LDO에 병렬 연결되는 적어도 하나의 제1 보조 LDO와 연결되고, 상기 제1 기본 LDO 및 상기 적어도 하나의 제1 보조 LDO의 동작 모드를 제어하도록 설정될 수 있다. 본 개시의 다양한 실시예들에 따르면, 상기 제2 제어 회로(400B)는, 제2 기본 LDO 및 상기 제2 기본 LDO에 병렬 연결되는 적어도 하나의 제2 보조 LDO와 연결되고, 상기 제2 기본 LDO 및 상기 적어도 하나의 제2 보조 LDO의 동작 모드를 제어하도록 설정될 수 있다.
이하에서는 다양한 실시예들의 전자 장치(101)의 동작 방법에 대해서 상세하게 설명한다. 다양한 실시예들에 따라, 이하에서 설명하는 전자 장치(101)에서 수행하는 동작들은, 전자 장치(101)의 적어도 하나의 프로세싱 회로(processing circuitry)를 포함하는 프로세서(예: 도 1의 프로세서(120) 또는 도 2의 제어 회로(400))에 의해 실행될 수 있다. 일 실시예에 따라, 전자 장치(101)에서 수행하는 동작들은, 메모리(130)에 저장되고, 실행 시에, 프로세서(120)가 동작하도록 하는 인스트럭션들(instructions)에 의해 실행될 수 있다.
도 7은 다양한 실시예들에 따른 전자 장치의 동작 방법을 도시하는 흐름도이다.
도 7을 참조하면, 동작 701에서, 레귤레이팅 회로(200)의 제어 회로(400)(또는 전자 장치(101)의 프로세서(120))는 회로 내의 적어도 하나의 LDO 활성화를 감지할 수 있다. 일 실시예에 따르면, 제어 회로(400)는 시스템(예: 하드웨어의 소자)에 대한 공급 전압 요청 신호에 기반하여 LDO 활성화를 감지할 수 있다.
동작 703에서, 제어 회로(400)는 LDO 활성화에 기반하여, 병렬 연결된 복수의 LDO가 연동으로 동작하는지, 또는 단독으로 동작하는지 여부를 판단할 수 있다. 일 실시예에 따라, 시스템에서 필요로 하는 전원에 따라, 병렬 연결된 복수의 LDO 중 대응하는 하나의 LDO의 단독 동작으로 시스템이 요구하는 전원을 제공할 수 있다. 다른 실시예에 따라, 시스템에서 필요로 하는 전원에 따라, 대응하는 병렬 연결된 복수의 LDO의 연동 동작으로 시스템이 요구하는 전원을 제공할 수 있다.
동작 703에서, 제어 회로(400)는 하나의 LDO의 단독 동작을 판단하는 경우(예: 동작 703의 ‘아니오’), 동작 705에서, 단독 동작하는 해당 LDO의 사용과 관련된 보상 회로를 설정할 수 있다. 예를 들면, 제어 회로(400)는 해당 LDO의 패스 트랜지스터와 에러 앰프 사이를 연결하도록 스위칭을 제어할 수 있다. 예를 들면, 제어 회로(400)는 제1 동작 모드 신호를 병렬 연결된 복수의 LDO의 스위치 회로로 제공하고, 복수의 LDO의 각 LDO는 제1 동작 모드로 스위칭에 기반하여 해당 LDO가 단독으로 동작하도록 할 수 있다.
동작 707에서, 제어 회로(400)는 해당 LDO의 패스 트랜지스터 연결을 위한 스위칭을 제어할 수 있다. 일 실시예에 따라, 제어 회로(400)는 제1 동작 모드 신호를 이용한 스위칭 제어에 기반하여, 해당 LDO의 패스 트랜지스터와 에러 앰프 사이를 연결할 수 있다. 예를 들어, 해당 LDO는 패스 트랜지스터의 게이트 드라이버와 에러 앰프 사이를 연결할 수 있다.
동작 709에서, 제어 회로(400)는 해당 LDO를 활성화 할 수 있다. 일 실시예에 따르면, 제어 회로(400)는 해당 LDO에 대응하는 연결 제어에 기반하여, 해당 LDO가 제1 동작 모드로 동작하여, 입력 전압을 레귤레이팅 하여 출력 전압을 생성하고, 생성된 출력 전압을 대응하는 시스템으로 제공하도록 동작할 수 있다.
동작 703에서, 제어 회로(400)는 병렬 연결된 복수의 LDO의 연동 동작을 판단하는 경우(예: 동작 703의 ‘예’), 동작 711에서, 병렬 연결된 복수의 LDO의 사용과 관련된 보상 회로를 설정할 수 있다. 예를 들면, 제어 회로(400)는 복수의 LDO의 기준 LDO의 패스 트랜지스터와 기준 LDO에 병렬 연결된 적어도 하나의 보조 LDO의 에러 앰프 사이를 연결하도록 제어할 수 있다. 예를 들면, 제어 회로(400)는 제2 동작 모드 신호를 복수의 LDO의 스위치 회로로 제공하고, 복수의 LDO의 각 LDO는 제2 동작 모드로 연결됨에 기반하여 복수의 LDO가 연동되어 하나의 LDO로 동작하도록 할 수 있다.
동작 713에서, 제어 회로(400)는 기준 LDO와 보조 LDO 사이의 패스 트랜지스터 연결을 위한 스위칭을 제어할 수 있다. 일 실시예에 따라, 제어 회로(400)는 제2 동작 모드 신호를 이용한 제어에 기반하여, 복수의 LDO에서 기준 LDO의 패스 트랜지스터와 적어도 하나의 보조 LDO의 에러 앰프 사이를 연결할 수 있다. 예를 들어, 복수의 LDO는 기준 LDO의 패스 트랜지스터의 게이트 드라이버와 적어도 하나의 보조 LDO의 에러 앰프 사이를 연결할 수 있다.
동작 715에서, 제어 회로(400)는 복수의 LDO를 활성화 할 수 있다. 일 실시예에 따르면, 제어 회로(400)는 복수의 LDO의 연결 제어에 기반하여, 복수의 LDO가 제2 동작 모드로 동작하여, 입력 전압을 레귤레이팅 하여 출력 전압을 생성하고, 생성된 출력 전압을 대응하는 시스템으로 제공하도록 동작할 수 있다.
일 실시예에 따르면, 제어 회로(400)는 병렬 연결된 복수의 LDO의 출력을 결합(또는 연결)하여, 복수의 LDO에 의한 전류 용량을 증가하여 전압을 제공하도록 동작할 수 있다. 다른 실시예에 따르면, 제어 회로(400)는 병렬 연결된 복수의 LDO의 출력을 분리하여, 복수의 LDO 별 충족 전류 용량으로 전압을 제공하고, 복수의 LDO의 출력의 분리에 따라 전원 레일(rail)의 수를 증가하도록 동작할 수 있다. 예를 들면, 도 4 및/또는 도 5에서 제1 LDO(410)와 제2 LDO(420)를 병렬 연결하여 전류 용량을 증가시키거나, 제1 LDO(410)와 제2 LDO(420)를 분리하여 전류 용량은 줄이고 전원 레일을 증가할 수 있다.
일 실시예에 따르면, 제어 회로(400)는 병렬 연결된 적어도 2개의 LDO에 각각 대응하는 패스 트랜지스터를 동시에 제어할 수 있다.
일 실시예에 따르면, 제어 회로(400)는 병렬 연결된 복수의 LDO를 제어할 때, 각각 대응하는 보상 회로의 변경을 통해, LDO 동작의 안정성을 향상할 수 있다.
본 개시의 다양한 실시예들에 따른 전자 장치(101)의 레귤레이팅 회로(regulating circuit)(200)에서 수행하는 동작 방법은, 레귤레이팅 회로(200) 내의 적어도 하나의 LDO(low drop out)(예: 도 4의 제1 LDO(410) 및 제2 LDO(420)) 활성화를 감지하는 동작, 상기 LDO 활성화에 기반하여, 병렬 연결된 복수의 LDO가 연동으로 동작하는지, 또는 단독으로 동작하는지 여부를 판단하는 동작, 하나의 LDO의 단독 동작을 판단하는 경우, 단독 동작하는 LDO의 사용과 관련된 보상 회로 설정 및 상기 LDO의 패스 트랜지스터와 에러 앰프 사이의 연결을 통해, 상기 LDO가 제1 동작 모드로 동작하도록 제어하는 동작, 및 병렬 연결된 복수의 LDO의 연동 동작을 판단하는 경우, 병렬 연결된 복수의 LDO의 사용과 관련된 보상 회로 설정 및 상기 복수의 LDO의 기준 LDO의 패스 트랜지스터와 기준 LDO에 병렬 연결된 적어도 하나의 보조 LDO의 에러 앰프 사이의 연결을 통해, 상기 복수의 LDO가 제2 동작 모드로 동작하도록 제어하는 동작을 포함할 수 있다.
본 개시의 다양한 실시예들에 따르면, 상기 제2 동작 모드로 동작은, 상기 복수의 LDO가 하나의 LDO로 동작하는 것을 포함할 수 있다.
본 개시의 다양한 실시예들에 따르면, 상기 제2 동작 모드로 동작은, 상기 복수의 LDO(410, 420)의 병렬 연결에 기반하여, 전류 용량이 증가된 출력으로, 대응하는 시스템을 구동하는 동작을 포함할 수 있다.
본 개시의 다양한 실시예들에 따르면, 상기 활성화를 감지하는 동작은, 시스템에 대한 공급 전압 요청 신호에 기반하여 동작하는 것을 포함할 수 있다.
본 명세서와 도면에 개시된 본 개시의 다양한 실시예들은 본 개시의 기술 내용을 쉽게 설명하고 본 개시의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 개시의 범위를 한정하고자 하는 것은 아니다. 따라서 본 개시의 범위는 여기에 개시된 실시예들 이외에도 본 개시의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 개시의 범위에 포함되는 것으로 해석되어야 한다.
101: 전자 장치
120: 프로세서
130: 메모리
200: 레귤레이팅 회로
300: 전원 공급 모듈
400, 400A, 400B: 제어 회로
210, 220, 410, 420, 530, 630, 640: LDO

Claims (20)

  1. 전자 장치의 레귤레이팅 회로(regulating circuit)에 있어서,
    병렬 연결 가능한 복수의 LDO(low drop out); 및
    상기 복수의 LDO와 작동적으로 연결된 제어 회로(control circuitry)를 포함하고,
    상기 제어 회로는,
    상기 병렬 연결된 복수의 LDO의 제어와 관련된 하나의 제어 루프(control loop)를 형성하고, 시스템에서 요구되는 전원에 기반하여 상기 병렬 연결된 복수의 LDO 중 적어도 하나의 LDO가 동작하도록, 상기 복수의 LDO를 제어하도록 설정된 레귤레이팅 회로.
  2. 제1항에 있어서, 상기 복수의 LDO는,
    상기 시스템을 구동하기 위한 제1 출력을 제공하는 제1 LDO, 및
    상기 제1 LDO에 병렬로 전기적으로 연결되고, 상기 시스템을 구동하기 위한 제2 출력을 제공하는 적어도 하나의 제2 LDO를 포함하도록 설정된 레귤레이팅 회로.
  3. 제2항에 있어서, 상기 복수의 LDO는,
    상기 제1 LDO와 상기 제2 LDO가 병렬로 전기적으로 연결될 시, 상기 제1 LDO와 상기 제2 LDO의 연결에 따라 전류 용량이 증가된 제3 출력으로, 대응하는 시스템을 구동하도록 설정된 레귤레이팅 회로.
  4. 제2항에 있어서,
    상기 복수의 LDO의 입력은, 하나의 입력을 공통적으로 사용하고,
    상기 복수의 LDO의 출력은, 상기 복수의 LDO 별로 독립적으로 분리되거나, 병렬로 연결 시 하나의 출력을 공통적으로 사용하도록 설정된 레귤레이팅 회로.
  5. 제2항에 있어서, 상기 제1 LDO 및 상기 제2 LDO는,
    상기 제어 회로의 제어에 의해, 제1 동작 모드에서 독립적인 제어 루프를 형성하고, 독립적으로 대응하는 각각의 시스템에 전원을 각각 출력하도록 설정된 레귤레이팅 회로.
  6. 제2항에 있어서, 상기 제1 LDO 및 상기 제2 LDO는,
    상기 제어 회로의 제어에 의해, 제2 동작 모드에서 하나의 제어 루프를 형성하고, 대응하는 하나의 시스템에 전류 용량이 증가된 하나의 전원을 출력하도록 설정된 레귤레이팅 회로.
  7. 제2항에 있어서, 상기 제어 회로는,
    병렬 연결된 상기 복수의 LDO 별로 독립적인 각각의 제어 루프를 형성하도록, 상기 복수의 LDO를 제어하거나, 또는
    병렬 연결된 상기 복수의 LDO에 의해 하나의 제어 루프를 형성하도록, 상기 복수의 LDO 사이를 제어하도록 설정된 레귤레이팅 회로.
  8. 제2항에 있어서, 상기 제어 회로는,
    병렬 연결된 상기 복수의 LDO의 각 LDO가 독립적으로 동작하도록 하는 제1 동작 모드를 위한 제1 동작 모드 신호, 또는 상기 복수의 LDO의 각 LDO가 동시적으로 동작하도록 하는 제2 동작 모드를 위한 제2 동작 모드 신호를 제공하도록 설정된 레귤레이팅 회로.
  9. 제2항에 있어서,
    상기 제1 동작 모드 신호 및 상기 제2 동작 모드 신호는 상기 제어 회로로부터 하나의 제어 라인을 통해 상기 복수의 LDO에 각각 대응하는 스위치 회로에 제공되도록 설정된 레귤레이팅 회로.
  10. 제2항에 있어서,
    상기 제1 LDO는, 복수의 LDO 간의 병렬 연결을 위한 기준 LDO이고, 제1 패스 트랜지스터(pass transistor), 제1 에러 앰프(error amp), 제1 스위치, 및 제1 보상 회로를 포함하고,
    상기 제2 LDO는, 상기 기준 LDO에 병렬 연결되어, 단독으로 또는 상기 기준 LDO에 연동하여 동작하는 보조 LDO이고, 제2 패스 트랜지스터, 제2 에러 앰프, 제2 스위치, 제3 스위치, 제2 보상 회로 및 제3 보상 회로를 포함하도록 설정된 레귤레이팅 회로.
  11. 제10항에 있어서,
    상기 제어 회로에 의해 제어되는 제1 동작 모드에서,
    상기 제1 LDO는, 상기 제1 스위치의 스위칭에 기반하여, 상기 제1 패스 트랜지스터와 상기 제1 에러 앰프 사이를 연결하고, 상기 제1 LDO의 단독 동작에 관련된 상기 제1 보상 회로를 연결하여 단독 동작하고,
    상기 제2 LDO는, 상기 제2 스위치의 스위칭에 기반하여, 상기 제2 LDO의 단독 동작에 관련된 상기 제2 보상 회로를 연결하고, 상기 제3 스위치의 스위칭에 기반하여, 상기 제2 패스 트랜지스터와 상기 제2 에러 앰프 사이를 연결하여 단독 동작하도록 설정된 레귤레이팅 회로.
  12. 제10항에 있어서,
    상기 제어 회로에 의해 제어되는 제2 동작 모드에서,
    상기 제1 LDO는, 상기 제1 스위치의 스위칭에 기반하여, 상기 제1 LDO의 상기 제1 패스 트랜지스터와 상기 제2 LDO의 제2 에러 앰프 사이를 연결하고,
    상기 제2 LDO는, 상기 제2 스위치의 스위칭에 기반하여, 상기 제2 LDO의 연동 동작에 관련된 상기 제3 보상 회로를 연결하고, 상기 제3 스위치의 스위칭에 기반하여, 상기 제1 LDO의 상기 제1 패스 트랜지스터와 상기 제2 LDO의 상기 제2 에러 앰프 사이를 연결하여,
    상기 제1 LDO와 상기 제2 LDO가 연결되어 하나의 LDO로 동작하도록 설정된 레귤레이팅 회로.
  13. 제10항에 있어서, 상기 제1 LDO는,
    상기 제2 동작 모드에서, 입력 전압을 지정된 전원 라인을 통해 제공받고, 상기 제1 스위치가 상기 제2 LDO와 연결되도록 스위칭하고, 상기 제1 스위치의 스위칭에 기반하여 상기 제2 LDO의 상기 제2 에러 앰프에 의하여, 상기 제1 LDO와 상기 제2 LDO의 연동으로 레귤레이팅 하고, 상기 제1 출력과 다른 제2 출력을 생성하도록 설정되고,
    상기 제2 출력은 상기 제1 출력 보다 전류 용량이 증가된 출력을 포함하는 레귤레이팅 회로.
  14. 제10항에 있어서,
    상기 제1 패스 트랜지스터와 제1 에러 앰프 사이 또는 상기 제1 패스 트랜지스터와 상기 제2 에러 앰프 사이의 연결은, 상기 제1 패스 트랜지스터의 게이트 드라이버(gate driver)와 상기 제1 에러 앰프 또는 상기 제2 에러 앰프 사이의 연결을 포함하는 레귤레이팅 회로.
  15. 제2항에 있어서, 상기 제2 LDO는,
    상기 제1 LDO에 순차적으로 병렬 연결되는 복수 개의 LDO들을 포함하도록 설정된 레귤레이팅 회로.
  16. 제2항에 있어서,
    상기 제어 회로는, 제1 제어 회로 및 제2 제어 회로를 포함하고,
    상기 제1 제어 회로는, 제1 기본 LDO 및 상기 제1 기본 LDO에 병렬 연결되는 적어도 하나의 제1 보조 LDO와 연결되고, 상기 제1 기본 LDO 및 상기 적어도 하나의 제1 보조 LDO의 동작 모드를 제어하도록 설정되고,
    상기 제2 제어 회로는, 제2 기본 LDO 및 상기 제2 기본 LDO에 병렬 연결되는 적어도 하나의 제2 보조 LDO와 연결되고, 상기 제2 기본 LDO 및 상기 적어도 하나의 제2 보조 LDO의 동작 모드를 제어하도록 설정된 레귤레이팅 회로.
  17. 전자 장치의 레귤레이팅 회로(regulating circuit)의 동작 방법에 있어서,
    레귤레이팅 회로 내의 적어도 하나의 LDO(low drop out) 활성화를 감지하는 동작;
    상기 LDO 활성화에 기반하여, 병렬 연결된 복수의 LDO가 연동으로 동작하는지, 또는 단독으로 동작하는지 여부를 판단하는 동작;
    하나의 LDO의 단독 동작을 판단하는 경우, 단독 동작하는 LDO의 사용과 관련된 보상 회로 설정 및 상기 LDO의 패스 트랜지스터와 에러 앰프 사이의 연결을 통해, 상기 LDO가 제1 동작 모드로 동작하도록 제어하는 동작; 및
    병렬 연결된 복수의 LDO의 연동 동작을 판단하는 경우, 병렬 연결된 복수의 LDO의 사용과 관련된 보상 회로 설정 및 상기 복수의 LDO의 기준 LDO의 패스 트랜지스터와 기준 LDO에 병렬 연결된 적어도 하나의 보조 LDO의 에러 앰프 사이의 연결을 통해, 상기 복수의 LDO가 제2 동작 모드로 동작하도록 제어하는 동작을 포함하는 방법.
  18. 제17항에 있어서, 상기 제2 동작 모드로 동작은,
    상기 복수의 LDO가 하나의 LDO로 동작하는 것을 포함하는 방법.
  19. 제18항에 있어서, 상기 제2 동작 모드로 동작은,
    상기 복수의 LDO의 병렬 연결에 기반하여, 전류 용량이 증가된 출력으로, 대응하는 시스템을 구동하는 것을 포함하는 방법.
  20. 제17항에 있어서, 상기 활성화를 감지하는 동작은,
    시스템에 대한 공급 전압 요청 신호에 기반하여 동작하는 것을 포함하는 방법.
KR1020210039806A 2021-03-26 2021-03-26 복수의 리니어 레귤레이터를 포함하는 레귤레이팅 회로 및 그의 동작 방법 KR20220134306A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210039806A KR20220134306A (ko) 2021-03-26 2021-03-26 복수의 리니어 레귤레이터를 포함하는 레귤레이팅 회로 및 그의 동작 방법
PCT/KR2022/002328 WO2022203207A1 (ko) 2021-03-26 2022-02-17 복수의 리니어 레귤레이터를 포함하는 레귤레이팅 회로 및 그의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210039806A KR20220134306A (ko) 2021-03-26 2021-03-26 복수의 리니어 레귤레이터를 포함하는 레귤레이팅 회로 및 그의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220134306A true KR20220134306A (ko) 2022-10-05

Family

ID=83397540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210039806A KR20220134306A (ko) 2021-03-26 2021-03-26 복수의 리니어 레귤레이터를 포함하는 레귤레이팅 회로 및 그의 동작 방법

Country Status (2)

Country Link
KR (1) KR20220134306A (ko)
WO (1) WO2022203207A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115963888B (zh) * 2023-03-16 2023-05-12 杭州朗迅科技股份有限公司 一种恒流控制装置及恒流控制方法
CN116418230B (zh) * 2023-06-12 2023-09-12 上海海栎创科技股份有限公司 一种宽范围滤波电容ldo结构、系统及使用方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130027808A (ko) * 2011-09-08 2013-03-18 삼성전자주식회사 전력 제어 장치 및 방법
KR102154191B1 (ko) * 2013-09-02 2020-09-10 삼성전자 주식회사 프로세서 내에 집적되는 온도 센서, 이의 동작 방법 및 상기 온도 센서를 포함하는 장치
US10198015B1 (en) * 2018-06-11 2019-02-05 SK Hynix Inc. Digital low drop-out regulator and operation method thereof
US10627842B2 (en) * 2018-06-18 2020-04-21 Analog Devices Global Unlimited Company Lossless current balancing and sharing between paralleled linear voltage regulators
KR102132402B1 (ko) * 2018-07-11 2020-07-10 고려대학교 산학협력단 이중모드 ldo 레귤레이터 및 그 동작 방법

Also Published As

Publication number Publication date
WO2022203207A1 (ko) 2022-09-29

Similar Documents

Publication Publication Date Title
KR20220134306A (ko) 복수의 리니어 레귤레이터를 포함하는 레귤레이팅 회로 및 그의 동작 방법
KR20220087251A (ko) 전자 장치 및 전자 장치의 절전 방법
KR20220109927A (ko) 전력 변환을 위한 전자 장치 및 전력 변환 방법
US20230259188A1 (en) Electronic device comprising connector
KR20220059276A (ko) 전자 장치 표면의 온도를 예측하는 방법 및 그 전자 장치
EP4322148A1 (en) Electronic device comprising display, and operation method therefor
EP4369562A1 (en) Electronic device and battery control method
KR20240011056A (ko) 전원 공급 방법 및 상기 방법을 수행하는 전자 장치
KR20230173561A (ko) 디스플레이를 포함하는 전자 장치와 이의 동작 방법
EP4254700A1 (en) Overcurrent protection device of power supply device and operating method therefor
KR20240067758A (ko) 디스플레이를 포함하는 전자 장치와 이의 동작 방법
EP4394754A1 (en) Electronic device comprising display and operation method thereof
KR20240039980A (ko) 전자 장치 및 배터리 제어 방법
EP4300759A1 (en) Electronic device for charging plurality of batteries
KR20220130396A (ko) 복수 개의 전력 공급 인터페이스를 포함하는 전력 전송 장치의 출력 전력 제어 방법 및 그 전력 전송 장치
EP4395115A1 (en) Electronic device comprising plurality of batteries and operating method therefor
KR20240066026A (ko) 복수의 배터리들을 포함하는 전자 장치와 이의 동작 방법
KR20240057292A (ko) 다수의 배터리들에 대한 충전 전류를 제어하기 위한 전자 장치 및 방법
KR20230053397A (ko) 전자 장치의 배터리 충전을 위한 구조 및 방법
KR20220134293A (ko) 부스트 회로를 포함하는 전자 장치 및 그 전자 장치의 제어 방법
KR20230040667A (ko) 전력 관리 집적 회로를 포함하는 전자 장치 및 그 운용 방법
KR20220112077A (ko) 전력 공급 방법 및 이를 지원하는 전자 장치
KR20220116625A (ko) 부품을 제어하기 위한 방법 및 이를 지원하는 전자 장치
KR20220124482A (ko) 디바이스를 식별하기 위한 회로를 포함하는 전자 장치 및 그 식별 방법
KR20240082131A (ko) Dc/dc 컨버터를 제어하는 전자 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination