KR20220133809A

KR20220133809A - 개선된 증폭기 성능을 위한 능동 공통 모드 보상

Info

Publication number: KR20220133809A
Application number: KR1020220036876A
Authority: KR
Inventors: 단 선; 진바오 란; 윈푸 장; 로렌조 크레스피
Original assignee: 시냅틱스 인코포레이티드
Priority date: 2021-03-25
Filing date: 2022-03-24
Publication date: 2022-10-05
Also published as: CN115133881A; US11522507B2; US20220311393A1; EP4064559A1

Abstract

클래스 D 증폭기와 같은 증폭기와 관련된 공통 모드 교란을 감소시키기 위한 다양한 기법이 제공된다. 하나의 예에서, 증폭기는 제 1 및 제 2 PWM 신호들를 생성하도록 구성된 전력 스테이지를 포함한다. 증폭기는 입력 차동 아날로그 신호를 수신하도록 구성된 입력 노드를 포함하는 적분 스테이지를 더 포함한다. 적분 스테이지는 PWM 신호들 및 입력 차동 아날로그 신호에 응답하여 출력 차동 아날로그 신호를 생성하도록 구성된다. 증폭기는 공통 모드와 차동 모드 사이에서 스위칭하는 PWM 신호들과 연관된 입력 노드들에서의 교란들을 감소시키기 위해 적분 스테이지에 보상 신호를 제공하도록 구성된 능동 보상 회로를 더 포함한다. 추가의 디바이스, 시스템 및 방법이 또한 제공된다.

Description

개선된 증폭기 성능을 위한 능동 공통 모드 보상{ACTIVE COMMON MODE COMPENSATION FOR IMPROVED AMPLIFIER PERFORMANCE}

본 발명은 일반적으로 저전력 증폭기에 관한 것으로, 보다 상세하게는 성능을 개선하고 증폭기 전력 소비를 감소시키는 것에 관한 것이다.

전자 분야에서 클래스 D 증폭기는 클래스 AB 증폭기와 같은 다른 설계보다 향상된 효율성을 제공한다. 예를 들어, 클래스 AB 증폭기는 10% 풀 스케일 신호를 증폭할 때 10% 효율로 작동할 수 있다. 대조적으로 클래스 D 증폭기는 동일한 10% 풀 스케일 신호를 증폭할 때 90% 효율로 작동할 수 있다. 실제로 신호가 더 작을수록 클래스 AB 증폭기에 비해 클래스 D 증폭기가 제공하는 효율성 이점이 더 커진다.

그러나, 클래스 D 증폭기는 설계상의 문제를 제시한다. 작동 시 클래스 D 증폭기는 차동 펄스 폭 변조(PWM) 신호를 사용할 수 있다. 이러한 신호가 공통 모드(예를 들어, 양자 모두 로우 또는 양자 모두 하이)와 차동 모드(예를 들어, 하나는 로우 하나는 하이) 간에 전환될 때 교란이 도입된다. 이러한 교란은 예를 들어 증폭되도록 의도된 원래 신호의 일부가 아닌 아날로그 전압 천이들을 포함할 수 있다. 확인하지 않은 상태로 두면, 증폭기가 의도하지 않은 전압 천이들을 적분하고 최종 증폭된 신호에 잡음과 왜곡을 도입하기 때문에 이러한 교란들은 증폭기가 추가 전력을 사용하도록 요구할 수 있다.

종래에, 이러한 교란은 대형 커패시터(예를 들어, 400 pf)를 사용하여 완화할 수 있다. 그러나 그러한 커패시터는 커패시터가 회로에서 사용 가능한 물리적 영역의 많은 부분을 소비할 수 있으므로 이를 통합하는 제품의 설계를 복잡하게 하거나 제한할 수 있다. 이 문제는 클래스 D 증폭기가 소비자 전자 장치와 같은 소형 폼 팩터로 구현되기를 원하는 경우에 특히 예민하다.

본 명세서에 기재된 실시예에 따르면, 클래스 D 증폭기와 같은 증폭기와 관련된 공통 모드 교란을 감소시키기 위한 다양한 기법이 제공된다. 예를 들어, 능동 공통 모드 보상 회로는 증폭기의 루프 필터의 적분기의 입력에 전압 오프셋을 적용하는 데 사용될 수 있다. 그러한 오프셋은 공통 모드와 차동 모드 구성 사이의 차동 PWM 신호의 스위칭으로 인한 교란을 오프셋하는 데 사용될 수 있다. 결과적으로 적분기는 감소된 전력, 감소된 노이즈 및 감소된 왜곡으로 작동될 수 있다. 또한, 보상 회로는 교란을 수동적으로 줄이기 위해 일반적으로 사용되는 대형 커패시터의 필요성을 줄이거나 없앨 수 있다.

일 실시예에서, 증폭기는 제1 및 제2 PWM 신호를 생성하도록 구성된 전력 스테이지; 입력 차동 아날로그 신호를 수신하도록 구성된 입력 노드를 포함하는 적분 스테이지로서, 그 적분 스테이지는 PWM 신호 및 입력 차동 아날로그 신호에 응답하여 출력 차동 아날로그 신호를 생성하도록 구성되는, 상기 적분 스테이지; 및 공통 모드와 차동 모드 사이에서 스위칭하는 PWM 신호와 관련된 입력 노드에서의 교란을 감소시키기 위해 적분 스테이지에 보상 신호를 제공하도록 구성된 능동 보상 회로를 포함한다.

다른 실시예에서, 방법은 증폭기의 전력 스테이지에 의해 증폭기의 적분 스테이지에 제1 및 제2 PWM 신호를 제공하는 단계; 적분 스테이지의 입력 노드에서 입력 차동 아날로그 신호를 수신하는 단계; 적분 스테이지에 의해, PWM 신호 및 입력 차동 아날로그 신호에 응답하여 출력 차동 아날로그 신호를 생성하는 단계; 및 증폭기의 능동 보상 회로에 의해, 보상 신호를 적분 스테이지에 제공하여 공통 모드와 차동 모드 사이에서 스위칭하는 PWM 신호와 연관된 입력 노드에서의 교란을 감소시키는 단계를 포함한다.

본 발명의 범위는, 이 섹션에 참조로 통합되는 청구항들에 의해 정의된다. 본 개시의 실시양태들에 대한 보다 완전한 이해는 본 발명이 속하는 기술 분야에서의 통상의 지식을 가진 자에게 부여될 뿐만 아니라, 하나 이상의 실시양태들에 대한 이하의 상세한 설명을 고려하여, 본 발명의 추가적인 이점들을 실현할 수 있다. 먼저 간략하게 설명될 첨부 시트들의 도면들에 대한 참조가 이루어질 것이다.

도 1 은 본 개시의 일 실시형태에 따른 클래스 D 증폭기를 포함하는 시스템을 예시한다.
도 2 는 본 개시의 일 실시양태에 따른 클래스 D 증폭기의 적분 스테이지 및 추가 회로를 나타낸다.
도 3 은 본 개시의 일 실시형태에 따른 클래스 D 증폭기의 복수의 적분 스테이지들을 나타낸다.
도 4 는 본 개시의 일 실시형태에 따른 적용된 공통 모드 보상이 없는 클래스 D 증폭기의 전압 플롯들을 예시한다.
도 5 는 본 개시내용의 실시예에 따라 하나의 적분 스테이지에 적용된 공통 모드 보상을 갖는 클래스 D 증폭기의 전압 플롯을 도시한다.
도 6 은 본 개시의 일 실시형태에 따른 적용된 공통 모드 보상이 없는 클래스 D 증폭기의 전압 플롯들의 다른 예를 나타낸다.
도 7 는 본 개시의 일 실시형태에 따른 2 개의 적분 스테이지들에 적용된 공통 모드 보상을 갖는 클래스 D 증폭기의 전압 플롯들을 예시한다.
도 8 은 본 개시의 일 실시형태에 따른 클래스 D 증폭기에 의해 수행되는 프로세스를 예시한다.
본 발명의 실시형태들 및 그 이점들은 뒤이어지는 상세한 설명을 참조함으로써 가장 잘 이해된다. 동일한 참조부호들은 도면들 중 하나 이상에서 예시된 동일한 엘리먼트들을 식별하기 위해 사용됨이 인식되어야 한다.

본 명세서에 기재된 실시예에 따르면, 증폭기의 루프 필터와 연관된 공통 모드 교란을 감소시키기 위해 다양한 기법이 제공된다. 예를 들어, 능동 공통 모드 보상 회로는 클래스 D 증폭기의 루프 필터의 적분기의 입력에 전압 오프셋을 적용하는 데 사용될 수 있다. 이러한 접근 방식은 공통 모드 교란을 수동적으로 줄이기 위해 저역 통과 필터에 사용될 수 있는 기존의 커패시터를 줄이거나 제거할 수 있다. 또한, 이러한 접근 방식은 일부 실시예에서 차동 전류 소스 신호가 적분기에 직접 인가되는 것을 허용한다.

이제 도면을 참조하면, 도 1 은 본 개시의 일 실시형태에 따른 클래스 D 증폭기를 포함하는 시스템 (100) 을 예시한다. 다양한 실시예에서, 시스템(100)은 신호를 증폭하는 데 사용되는 전자 장치가 있는 임의의 적절한 시스템일 수 있다. 예를 들어, 일부 실시예에서, 시스템(100)은 사용자가 듣기 위해 오디오 신호를 증폭하는 데 사용되는 무선 헤드셋 시스템(예를 들어, 블루투스 헤드셋)일 수 있다. 시스템(100)은 다양한 실시예에서 다른 유형의 소비자 전자 장치 또는 다른 시스템일 수 있다.

증폭기(110)는 루프 필터(120), 아날로그-PWM 변환기(130), 전력 스테이지(140), 및 피드백 경로(150A-B)를 포함한다. 동작시, 루프 필터(120)는 하나 이상의 적분 스테이지 (예를 들어, 도 2 및 도 3 에 추가로 도시됨) 를 통해 차동 아날로그 신호를 적분한다 변환기(130)는 적분된 차동 아날로그 신호를 차동 PWM 신호로 변환한다. 전력 스테이지(140)는 차동 PWM 신호를 증폭하여 사용을 위해 적절하게 결합 (예를 들어, 시스템(100)의 하나 이상의 추가 컴포넌트(160)(예를 들어, 스피커 또는 다른 적절한 컴포넌트) 에 적용) 될 수 있는 PWM 신호들 (pwmp 및 pwmm) 을 제공한다. 도시된 바와 같이, 증폭된 PWM 신호(pwmp 및 pwmm)는 본 명세서에서 추가로 논의되는 바와 같이 루프 필터(120)를 동작시키기 위해 피드백 경로(150A-B)를 통해 루프 필터(120)로 피드백된다.

도 2는 본 개시내용의 실시예에 따른 증폭기(110)에 제공된 루프 필터(120)의 신호 소스(200), 적분 스테이지(210), 및 능동 보상 회로(250)를 도시한다.

신호 소스(200)는 증폭기(110)에 의해 증폭되기를 원하는 임의의 신호 소스일 수 있다. 도 2에서, 신호 소스(200)는 전류 소스 디지털-아날로그 변환기(CSDAC)이다. 이 경우, 신호 소스(200)는 적분 스테이지(210)에 의해 수신되고 적분되는 입력 차동 아날로그 전류 신호를 제공한다.

적분 스테이지(210)는 입력 노드(214A-B) 및 출력 노드(216A-B)를 갖는 적분기(212)(예를 들어, 연산 증폭기 및/또는 다른 적절한 적분 회로)를 포함한다. 입력 노드(214A-B)는 신호 소스(200)에 의해 제공되는 차동 아날로그 전류 신호를 수신한다. 출력 노드(216A-B)는 결과적인 출력 차동 아날로그 신호(예를 들어, 적분된 차동 아날로그 신호)를 적절한 다운스트림 컴포넌트(예를 들어, 도 3에 도시된 다른 적분 스테이지 또는 변환기(130))에 제공하며, 이는 또한 표시된 대로 피드백 경로를 통해 입력 노드 (214A-B) 에도 피드백된다.

적분 스테이지(210)는 저항기(218A-B 및 220A-B)를 더 포함한다. 저항기(220A 및 220B)는 피드백 경로(150A-B)(예를 들어, 도 1에 도시됨)를 통해 전력 스테이지(140)로부터 증폭된 PWM 신호(pwmp 및 pwmm)를 수신한다. PWM 신호 (pwmp 및 pwmm) 가 로우 전압과 하이 전압(예를 들어, 0볼트와 1.1볼트 사이, 0볼트와 1.8볼트 사이, 또는 다른 전압들) 사이에서 교번함에 따라 신호 소스(200)에 의해 제공되는 차동 아날로그 전류 신호는 저항(218A-B 및 220A-B)을 통한 전류 흐름의 결과로서 입력 노드(214A-B)에서 입력 전압으로 변환될 것이다. 이와 관련하여, 적분기(212)에 의해 적분될 입력 노드(214A-B)에서의 전압은 차동 아날로그 전류 신호 및 로우 전압과 하이 전압 사이의 PWM 신호 (pwmp 및 pwmm) 의 스위칭(예를 들어, PWM 신호 (pwmp 및 pwmm) 의 전압 천이들)에 응답하여 생성된다..

다양한 실시예에서, PWM 신호들 (pwmp 및 pwmm) 이 순환함에 따라, 이들은 차동 모드 및 공통 모드 거동 모두를 나타낼 수 있다. 차동 모드에서 PWM 신호 (pwmp 및 pwmm) 는 서로 다른 전압(예를 들어, 각각 로우 및 하이, 또는 각각 하이 및 로우)을 나타낸다. 공통 모드에서 PWM 신호 (pwmp 및 pwmm) 는 동일한 전압(예를 들어, 둘 다 로우, 또는 둘 다 하이)을 나타낸다.

논의된 바와 같이, PWM 신호가 공통 모드(예를 들어, 양자 모두 로우 또는 양자 모두 하이)와 차동 모드(예를 들어, 하나는 로우 하나는 하이) 간에 전환될 때 교란이 도입된다. 예를 들어, 도 2에서 이러한 교란은 입력 노드(214A-B)에서 전압의 의도하지 않은 변화로 나타날 수 있다. 이러한 교란은 적분기가 의도하지 않은 전압 천이를 적분하고 최종 증폭된 신호에 노이즈 및 왜곡을 도입하기 때문에 적분기(212)가 추가 전력을 사용하도록 요구할 수 있다.

교란을 감소시키기 위해, 루프 필터(120)는 보상 회로(250)를 더 포함한다. 보상 회로(250)는 트랜지스터(252A-B), 회로 경로(254), 및 논리 회로(256A-B)를 포함한다. 도시된 바와 같이, 논리 회로(256A-B)(예를 들어, 각각 OR 및 AND 게이트)는 PWM 신호 (pwmp 및 pwmm) 를 수신하고 결과적인 논리 출력 신호를 트랜지스터(252A-B)의 게이트에 제공한다. PMOS 트랜지스터(252A)는 전압원(pvddhp로 표시됨)에 연결되고 NMOS 트랜지스터(252B)는 접지에 연결된다. 트랜지스터(252A-B)는 다음 표 1에 따라 PWM 신호(pwmp 및 pwmm)와 동기적으로 그리고 그에 응답하여 회로 경로(254)(및 예를 들어, 따라서 저항(222A-B))에 보상 신호(예를 들어, comp로 표기됨)를 제공한다:

열	pwmp 전압	pwmm 전압	OR 논리 회로 (256A) 출력 전압	AND 논리 회로 (256B) 출력 전압	트랜지스터 (252A) 상태	트랜지스터 (252B) 상태	회로 경로 (254) 보상 신호 (comp)
1	로우	로우	0	0	온	오프	하이 (pvddhp)
2	로우	하이	1	0	오프	오프	플로트 (pvddhp/2)
3	하이	로우	1	0	오프	오프	플로트 (pvddhp/2)
4	하이	하이	1	1	오프	온	로우(접지)

표 1에 기재된 바와 같이, PWM 신호들 (pwmp 및 pwmm) 양자 모두가 로우일 때(예를 들어, 로우 공통 모드) 높은 보상 신호 값(예를 들어, pvddhp의 전압)이 회로 경로(254) 및 저항기(222A-B)에 제공될 것이다. PWM 신호들 (pwmp 및 pwmm) 양자 모두가 하이일 때(예를 들어, 하이 공통 모드) 낮은 보상 신호 값(예를 들어, 제로의 전압)이 제공된다. PWM 신호들 (pwmp 및 pwmm) 이 상이할 때(예를 들어, 차동 모드) 중간 보상 신호 값(예를 들어, 두 트랜지스터(252A-B)가 턴오프된 결과 플로팅하는 회로 경로(254)로 인한 pvddhp/2의 전압)이 제공될 것이다. 특정 트랜지스터(252A-B) 및 논리 회로(256A-B)가 도 2에 제공되지만, 다른 회로(예를 들어, 하나 이상의 인버터, 다른 논리 회로, 및/또는 다른 컴포넌트)가 적절하게 사용될 수 있다. 따라서, 보상 회로(250)에 의해 제공되는 보상 신호(comp)는 PWM 신호(pwmp 및 pwmm)의 공통 모드 또는 차동 모드 동작과 능동적으로 조정되고 이에 상관된다는 것이 이해될 것이다. 보상 신호를 저항기(222A-B)에 인가함으로써, 노드(224A-B 및 214A-B)의 전압은 보상 신호 (comp) 뿐만 아니라 PWM 신호 (pwmp 및 pwmm) 에 의해 제공되는 전압의 영향을 받을 것이다. 특히, 보상 신호 (comp) 의 전압은 공통 모드와 차동 모드 사이의 PWM 신호 (pwmp 및 pwmm) 의 스위칭으로 인한 입력 노드(214A-B)에서의 교란을 오프셋하도록 동작할 것이다.

보상 회로(250)가 PWM 신호(pwmp 및 pwmm)를 직접 수신하는 것으로 도시되어 있지만, 다른 실시예가 고려된다. 예를 들어, PWM 신호 (pwmp 및 pwmm) 와 상관되고, 동기화되고/되거나 관련된 다른 신호는 다양한 실시예에서 보상 신호 (comp) 를 생성하는 데 사용될 수 있다.

도시된 바와 같이, 적분 스테이지(210)는 공통 모드와 차동 모드 사이의 PWM 신호 (pwmp 및 pwmm) 의 스위칭에 의해 야기되는 교란을 추가로 감소시키기 위해 저역 통과 필터를 구현하는 데 사용될 수 있는 선택적인 커패시터(226A-B)를 더 포함한다. 보상 회로(250)가 이미 교란을 실질적으로 감소시키거나 제거하기 때문에, 커패시터(226A-B)는 종래의 저역 통과 필터 커패시터(예를 들어, 400pf)와 비교하여 비교적 작은 크기(예를 들어, 5pf)로 구현될 수 있다. 일부 실시예에서 추가적인 선택적 커패시터(227)가 제거될 수 있다.

논의된 바와 같이, 루프 필터(120)는 하나 이상의 적분 스테이지를 포함할 수 있다. 따라서, 도 3은 도 2의 실시예를 확장하고 서로 직렬로 구현되고 본 개시의 실시예에 따른 루프 필터(120)에 제공되는 적분 스테이지(210, 280, 290)를 도시한다.

도시된 바와 같이, 도 3은 적분 스테이지(290) 에 공급하는 적분 스테이지(280) 에 공급하는 도 2의 적분 스테이지(210)를 포함한다. 적분 스테이지(290A-B)의 출력 노드(296A-B)는 결과적인 적분된 차동 아날로그 신호를 변환기(130)와 같은 적절한 다운스트림 컴포넌트에 제공할 수 있다.

적분 스테이지(210, 280, 290)는 (예를 들어, 도 1의 전력 스테이지(140)로부터) PWM 신호 (pwmp 및 pwmm) 을 수신하고, 보상 회로(250)로부터 보상 신호 (comp) 를 추가로 수신한다. 따라서, 각각 적분기(212, 282, 292) 의 입력 노드(214A-B, 284A-B, 294A-B)에서의 교란은 도 2와 관련하여 논의된 방식으로 보상될 수 있다.

도 4 는 본 개시의 일 실시형태에 따른 적용된 공통 모드 보상이 없는 루프 필터 (120) 의 여러 신호의 전압 플롯들을 예시한다. 플롯(410)은 PWM 신호 (pwmp) 를 예시한다. 플롯(420)은 보상 신호 (comp) 가 적용되지 않은 적분 스테이지(210)의 입력 노드(214A)에서의 전압을 도시한다. 플롯(430)은 보상 신호 (comp) 가 적용되지 않은 적분 스테이지(280)의 입력 노드(284A)에서의 전압을 도시한다.

도시된 바와 같이, 보상 신호 (comp) 가 인가되지 않을 때, 입력 노드(214A, 284B)의 전압은 연속적으로 변하는데, 이는 공통 모드와 차동 모드 사이에서 PWM 신호 (pwmp 및 pwmm) 의 스위칭에 의해 나타나는 전압 교란이다. 입력 노드(214A 및 284B)에서의 전압의 이러한 연속적인 변화의 결과로서, 적분기들(212 및 282)은 연속적으로 작동하도록 강제되어, 그들의 전력 사용량을 증가시키고 또한 증폭기(110)의 출력 신호에 관련된 잡음 및 왜곡을 도입한다.

도 5 는 본 개시의 일 실시형태에 따른 적분 스테이지 (210) 에는 적용되지만, 적분 스테이지 (280) 에는 적용되지 않는 공통 모드 보상을 갖는 루프 필터 (120) 의 여러 신호의 전압 플롯들을 예시한다. 플롯(510)은 PWM 신호 (pwmp) 를 예시한다. 플롯(520)은 보상 신호 (comp) 가 적용된 적분 스테이지(210)의 입력 노드(214A)에서의 전압을 도시한다. 플롯(530)은 보상 신호 (comp) 가 적용되지 않은 적분 스테이지(280)의 입력 노드(284A)에서의 전압을 도시한다.

도 4 및 도 5의 플롯(420 및 520)을 비교함으로써, 보상 신호 (comp) 가 인가될 때 입력 노드(214A)의 전압은 PWM 신호 (pwmp 및 pwmm) 가 공통 모드와 차동 모드 사이를 전환한 후 정상 상태에서 빠르게 안정된다 (예를 들어, 감소된 교란을 나타낸다) 는 것을 알 수 있을 것이다. 이것은 각각 보상 신호 (comp) 가 적용된 및 적용되지 않은 적분 스테이지(210 및 280)에 대한 플롯(520 및 530)을 비교함으로써 더욱 명백해진다. 도시된 바와 같이, 플롯(530)은 연속적인 전압 변화를 나타내는 반면 플롯(520)은 다양한 정상 상태에 빠르게 도달하고 유지한다. 따라서, 이 경우 적분기(212)는 계속해서 작동하도록 강제되지 않을 것이며, 그에 따라 전력 사용량을 줄이고 증폭기(110)의 출력 신호에서 잡음과 왜곡을 줄인다. 한편, 적분기(282)는 도 4의 적분기(212)와 관련하여 논의된 문제를 계속해서 나타낼 것이다.

도 6 은 본 개시의 일 실시형태에 따른 적용된 공통 모드 보상이 없는 루프 필터 (120) 의 여러 신호의 전압 플롯들의 다른 예를 예시한다. 플롯(610)은 PWM 신호 (pwmp 및 pwmm) 를 예시한다. 플롯(620)은 보상 신호 (comp) 가 적용되지 않은 적분 스테이지(210)의 입력 노드(214A)에서의 전압을 도시한다. 플롯(630)은 보상 신호 (comp) 가 적용되지 않은 적분 스테이지(280)의 입력 노드(284A)에서의 전압을 도시한다.

도 4 와 관련하여 유사하게 논의된 바와 같이, 보상 신호 (comp) 가 인가되지 않을 때, 입력 노드(214A, 284B)의 전압은 연속적으로 변하고 공통 모드와 차동 모드 사이에서 PWM 신호 (pwmp 및 pwmm) 의 스위칭에 의해 야기되는 전압 교란을 나타낸다. 그 결과, 적분기(212, 282)는 계속해서 작동하도록 강제되어, 도 4와 관련하여 논의된 문제를 야기한다.

도 7 는 본 개시의 일 실시형태에 따른 적분 스테이지 (210 및 280) 양자 모두에 적용되는 공통 모드 보상을 갖는 루프 필터 (120) 의 여러 신호의 전압 플롯들을 예시한다. 플롯(710)은 PWM 신호 (pwmp 및 pwmm) 를 예시한다. 플롯(720)은 보상 신호 (comp) 가 적용된 적분 스테이지(210)의 입력 노드(214A)에서의 전압을 도시한다. 플롯(730)은 보상 신호 (comp) 가 또한 적용된 적분 스테이지(280)의 입력 노드(284A)에서의 전압을 도시한다.

플롯(710 및 715)을 함께 참조함으로써, 보상 신호 (comp) 는 PWM 신호 (pwmp 및 pwmm) 과 동기된다는 것을 알 수 있을 것이다. 특히, 플롯(715)은 PWM 신호 (pwmp 및 pwmm) 모두가 하이일 때(예를 들어, 제1 공통 모드 구성) 낮은 전압(예를 들어, 제로 전압) 을 나타내고, PWM 신호 (pwmp 및 pwmm) 이 둘 다 로우일 때 (예를 들어, 제2 공통 모드 구성) 높은 전압(예를 들어, 1.8볼트)을 나타내고, PWM 신호 (pwmp 및 pwmm) 가 서로 다를 때(예를 들어, 차동 모드 구성) 중간 전압(예를 들어, 0.9볼트) 를 나타낸다. 이 동작은 논의된 바와 같은 보상 회로(250) 및 표 1의 동작과 유사하다는 것이 이해될 것이다. 높은, 낮은, 및 중간 전압의 다른 값이 다양한 실시예에 적절하게 사용될 수 있다.

플롯(620 및 720)을 비교하고 플롯(630 및 730)을 유사하게 비교함으로써, 보상 신호 (comp) 가 적용되지 않을 때(예를 들어, 플롯 620 및 630)보다 그것이 적용될 때(예를 들어, 플롯 720 및 730) PWM 신호 (pwmp 및 pwmm) 가 공통 모드와 차동 모드 사이를 전환한 후 입력 노드(214A-B)의 전압이 더 빨리 안정된다 (예를 들어, 감소된 교란을 나타낸다) 는 것이 이해될 것이다. 따라서, 보상 신호 (comp) 가 적용될 때, 적분기(212, 282)는 더 적은 전력을 소비할 수 있고 따라서 증폭기(110)의 출력 신호에서 잡음 및 왜곡을 감소시킬 수 있다.

도 4 내지 도 7은 적분기(212, 282)와 관련하여 논의되었지만, 보상 신호 (comp) 를 원한다면 적분기(292) 및 추가의 적분기에 적용함으로써 유사한 결과가 얻어질 수 있다.

도 8 은 본 개시의 일 실시형태에 따른 증폭기 (110) 에 의해 수행되는 프로세스를 예시한다. 다양한 순차 블록이 예시되어 있지만, 하나 이상의 블록이 동시에 및/또는 적절하게 상이한 순서로 수행될 수 있다는 것이 이해될 것이다.

블록(810)에서, 신호 소스(200)는 차동 전류 신호를 입력 노드(214A-B)에 제공한다. 블록(812)에서, 전력 스테이지(140)는 피드백 경로(150A-B)를 통해 루프 필터(120)의 저항기(220A-B)에 PWM 신호(pwmp 및 pwmm)를 제공한다. 블록(814)에서, 보상 회로(250)는 회로 경로(254)를 통해 루프 필터(120)의 저항기(222A-B)에 제공되는 보상 신호 (comp) 를 생성한다.

블록(816)에서, 저항(218A, 220A, 218B, 220B) 중 하나 이상을 통해 흐르는 신호 소스(200)로부터 수신된 전류 신호에 응답하여, 입력 전압이 입력 노드(214A-B)에서 생성된다. 논의된 바와 같이, 저항기(222A-B)에 대한 보상 신호 (comp) 의 적용(예를 들어, 저항기(218A/220A 및 218B/220B) 사이에 연결된 노드(224A-B)의 전압에 영향을 미침)은 그렇지 않으면 PWM 신호 (pwmp 및 pwmm) 가 공통 모드와 차동 모드 사이를 전환함에 따라 존재하는 입력 노드(214A-B)에서의 전압 교란을 감소시킨다.

블록(818)에서, 적분기(212)는 입력 노드(214A-B)에서 전압을 적분하여 출력 노드(216A-B)에서 적분된 차동 아날로그 신호를 생성한다. 블록(820)에서, 이전 블록(812 내지 818)은 적분 스테이지(280 및 290)에 대해 반복되며, 적분 스테이지(210) 는 적분 스테이지(290)에 공급하는 적분 스테이지(280)에 공급한다. 논의된 바와 같이, 블록(820)의 동작은 일부 실시예에서 여기에서 논의된 다른 블록 중 하나 이상과 동시에 수행될 수 있다.

블록(822)에서, 변환기(130)는 적분 스테이지(290A-B)의 출력 노드(296A-B)로부터 수신된 적분된 차동 아날로그 신호를 차동 PWM 신호로 변환한다. 블록(824)에서, 전력 스테이지(140)는 차동 PWM 신호를 증폭하여 PWM 신호 (pwmp 및 pwmm)을 제공한다. 블록(826)에서, PWM 신호 (pwmp 및 pwmm) 는 논의된 바와 같이 시스템(100)에 의한 사용을 위해 하나 이상의 추가 컴포넌트(160)에 제공된다.

위의 개시 내용을 고려하여, 능동 보상 회로(250)를 통합함으로써, 클래스 D 증폭기(110)는 전압 교란을 감소시키는 동시에 그러한 교란의 저역 통과 필터링을 위한 커패시터의 사용을 감소 또는 제거하는 방식으로 구현될 수 있다는 것을 이해할 것이다. 일부 실시예에서, 보상 회로(250)의 사용은 증폭기(110)의 전체 고조파 왜곡을 -90dB에서 -105dB로 개선한다. 이러한 개선된 성능은 증폭기(110)가 오디오 애플리케이션에서 HiFi 품질 신호 증폭과 함께 사용될 수 있게 한다. 또한, 그러한 커패시터의 감소 또는 제거는 또한 전류 기반 신호 소스(예를 들어, CSDAC 또는 기타)가 적분기(212)에 직접 인터페이스되도록 하여 전류 기반 신호 소스가 루프 필터(120)와 병합되도록 허용한다.

적용가능한 경우, 본 개시에 의해 제공된 다양한 실시형태들은 하드웨어, 소프트웨어 또는 하드웨어와 소프트웨어의 조합을 사용하여 구현될 수도 있다. 또한, 적용가능한 경우, 본 명세서에 기술된 다양한 하드웨어 컴포넌트들 및/또는 소프트웨어 컴포넌트들은 본 개시의 사상으로부터 벗어나지 않으면서 소프트웨어, 하드웨어, 및/또는 이들 양자 모두를 포함하는 복합 컴포넌트로 조합될 수도 있다. 적용가능한 경우, 본 명세서에 기술된 다양한 하드웨어 컴포넌트들 및/또는 소프트웨어 컴포넌트들은 본 개시의 사상으로부터 벗어나지 않으면서 소프트웨어, 하드웨어, 또는 이들 양자 모두를 포함하는 서브-컴포넌트들로 분리될 수도 있다. 또한, 적용가능한 경우, 소프트웨어 컴포넌트들은 하드웨어 컴포넌트들로서 구현될 수도 있고 그 역 또한 마찬가지인 것이 구상된다. 위에서 설명된 실시예는 본 발명을 예시하지만 제한하지 않는다. 또한, 본 발명의 원리에 따라 수많은 수정 및 변형이 가능함을 이해해야 한다. 이에 따라, 본 발명의 범위는 하기 청구항에 의해서만 정의된다.

Claims

증폭기로서,
제 1 및 제 2 PWM 신호들를 생성하도록 구성된 전력 스테이지;
입력 차동 아날로그 신호를 수신하도록 구성된 입력 노드들을 포함하는 적분 스테이지로서, 상기 적분 스테이지는 상기 PWM 신호들 및 상기 입력 차동 아날로그 신호에 응답하여 출력 차동 아날로그 신호를 생성하도록 구성되는, 상기 적분 스테이지; 및
공통 모드와 차동 모드 사이에서 스위칭하는 상기 PWM 신호들과 연관된 상기 입력 노드들에서의 교란들을 감소시키기 위해 상기 적분 스테이지에 보상 신호를 제공하도록 구성된 능동 보상 회로를 포함하는, 증폭기.
제 1 항에 있어서,
상기 보상 신호는,
상기 PWM 신호들이 제 1 공통 모드 구성에 있을 때 낮은 전압;
상기 PWM 신호들이 제 2 공통 모드 구성에 있을 때 높은 전압; 및
상기 PWM 신호들이 차동 모드 구성에 있을 때 중간 전압을 포함하는, 증폭기.
제 1 항에 있어서,
상기 보상 회로는 상기 PWM 신호들과 동기적으로 상기 보상 신호를 생성하도록 구성된 논리 회로들을 포함하는, 증폭기.
제 3 항에 있어서,
상기 논리 회로들은 상기 PWM 신호들을 수신하고 이에 응답하여 상기 보상 신호를 생성하도록 구성되는, 증폭기.
제 1 항에 있어서,
상기 적분 스테이지와 상기 보상 회로는 상기 증폭기의 루프 필터에서 구현되고; 및
상기 루프 필터는 상기 입력 차동 아날로그 신호를 제공하도록 구성된 차동 아날로그 전류 소스를 더 포함하는, 증폭기.
제 5 항에 있어서,
상기 적분 스테이지는 상기 PWM 신호들의 전압 천이들에 응답하여 상기 입력 차동 아날로그 신호의 전류 흐름에 의해 상기 입력 노드에서 생성된 전압들에 응답하여 상기 출력 차동 아날로그 신호를 생성하도록 구성되는, 증폭기.
제 1 항에 있어서,
상기 적분 스테이지는 제 1 적분 스테이지이고;
상기 증폭기는 상기 제 1 적분 스테이지와 직렬로 연결되고 상기 보상 신호를 수신하도록 구성된 제 2 및 제 3 적분 스테이지들을 더 포함하는, 증폭기.
제 1 항에 있어서,
상기 적분 스테이지는 상기 교란들을 더 감소시키기 위해 저역 통과 필터를 제공하도록 구성된 5 pf 이하의 커패시터를 더 포함하는, 증폭기.
제 1 항에 있어서,
상기 증폭기는 클래스 D 증폭기인, 증폭기.
제 1 항에 있어서,
상기 증폭기는 무선 헤드셋 시스템에서 구현되는, 증폭기.
방법으로서,
증폭기의 전력 스테이지에 의해, 상기 증폭기의 적분 스테이지에 제 1 및 제 2 PWM 신호들을 제공하는 단계;
상기 적분 스테이지의 입력 노드들에서, 입력 차동 아날로그 신호를 수신하는 단계;
상기 적분 스테이지에 의해, 상기 PWM 신호들 및 상기 입력 차동 아날로그 신호에 응답하여 출력 차동 아날로그 신호를 생성하는 단계; 및
상기 증폭기의 능동 보상 회로에 의해, 공통 모드와 차동 모드 사이에서 스위칭하는 상기 PWM 신호들과 연관된 상기 입력 노드들에서의 교란들을 감소시키기 위해 상기 적분 스테이지에 보상 신호를 제공하는 단계를 포함하는, 방법.
제 11 항에 있어서,
상기 보상 신호는,
상기 PWM 신호들이 제 1 공통 모드 구성에 있을 때 낮은 전압;
상기 PWM 신호들이 제 2 공통 모드 구성에 있을 때 높은 전압; 및
상기 PWM 신호들이 차동 모드 구성에 있을 때 중간 전압을 포함하는, 방법.
제 11 항에 있어서,
상기 보상 회로의 논리 회로들에 의해 상기 PWM 신호들과 동기하여 상기 보상 신호를 생성하는 단계를 더 포함하는, 방법.
제 13 항에 있어서,
상기 논리 회로들에 의해 상기 PWM 신호들을 수신하는 단계를 더 포함하고,
상기 논리 회로들은 상기 PWM 신호들에 응답하여 상기 보상 회로를 생성하는, 방법.
제 11 항에 있어서,
상기 적분 스테이지와 상기 보상 회로는 상기 증폭기의 루프 필터에서 구현되고; 및
상기 방법은 상기 루프 필터의 차동 아날로그 전류 소스에 의해 입력 차동 아날로그 신호를 제공하는 단계를 더 포함하는, 방법.
제 15 항에 있어서,
상기 출력 차동 아날로그 신호를 생성하는 단계는 상기 PWM 신호들의 전압 천이들에 응답하여 상기 입력 차동 아날로그 신호의 전류 흐름에 의해 상기 입력 노드에서 생성된 전압들에 응답하여 수행되는, 방법.
제 11 항에 있어서,
상기 적분 스테이지는 제 1 적분 스테이지이고;
상기 증폭기는 상기 제 1 적분 스테이지와 직렬로 연결되고 상기 보상 신호를 수신하도록 구성된 제 2 및 제 3 적분 스테이지들을 더 포함하는, 방법.
제 11 항에 있어서,
상기 적분 스테이지는 상기 교란들을 더 감소시키기 위해 저역 통과 필터를 제공하도록 구성된 5 pf 이하의 커패시터를 더 포함하는, 방법.
제 11 항에 있어서,
상기 증폭기는 클래스 D 증폭기인, 방법.
제 11 항에 있어서,
상기 증폭기는 무선 헤드셋 시스템에서 구현되는, 방법.