KR20220131731A - Solid state circuit breaker(sscb) and control method thereof - Google Patents
Solid state circuit breaker(sscb) and control method thereof Download PDFInfo
- Publication number
- KR20220131731A KR20220131731A KR1020210036788A KR20210036788A KR20220131731A KR 20220131731 A KR20220131731 A KR 20220131731A KR 1020210036788 A KR1020210036788 A KR 1020210036788A KR 20210036788 A KR20210036788 A KR 20210036788A KR 20220131731 A KR20220131731 A KR 20220131731A
- Authority
- KR
- South Korea
- Prior art keywords
- power system
- current
- circuit breaker
- voltage
- semiconductor circuit
- Prior art date
Links
- 239000007787 solid Substances 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 196
- 238000001514 detection method Methods 0.000 claims description 8
- 238000005259 measurement Methods 0.000 claims description 8
- 238000004364 calculation method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000002457 bidirectional effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
- H02H7/205—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment for controlled semi-conductors which are not included in a specific circuit arrangement
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H1/00—Details of emergency protective circuit arrangements
- H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Vehicle Body Suspensions (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
본 발명은 회로 차단기에 대한 것으로, 특히 전력용 반도체 스위치를 이용한 반도체 회로 차단기(SSCB)에 대한 것이다. The present invention relates to a circuit breaker, and more particularly, to a semiconductor circuit breaker (SSCB) using a semiconductor switch for power.
전력을 공급하는 전력 계통에서 고장이 발생하게 되면, 전력 계통을 통해 과전류 또는 사고 전류 등 이상 전류가 부하로 유입될 수 있다. 그리고 유입된 이상 전류는 부하의 소손을 야기할 수 있다. 따라서 전력 계통의 고장이 발생하는 경우 상기 이상 전류가 부하로 유입되는 것을 방지하기 위하여 부하로의 전류 유입을 차단하기 위하여 전력 계통으로부터 부하를 차단하는 회로 차단기(Circuit Breaker)가 사용될 수 있다. When a failure occurs in the power system that supplies power, abnormal currents such as overcurrent or fault current may flow into the load through the power system. And the introduced abnormal current may cause damage to the load. Therefore, when a failure of the power system occurs, a circuit breaker that cuts off the load from the power system in order to block the current inflow to the load in order to prevent the abnormal current from flowing into the load may be used.
한편 종래 기계식 차단기의 경우 회로가 차단될 때까지 수십 msec의 비교적 긴 시간이 소요되며, 그 시간동안 이상 전류가 부하로 유입된다는 문제가 있었다. 따라서 요즈음에는 대전류의 도통이 가능하고, 고속의 스위칭 주파수를 가지는 전력용 반도체로 이루어지는 반도체 스위치를 포함하여, 고속의 전류 차단이 가능한 반도체 회로 차단기(SSCB)가 사용되고 있다. On the other hand, in the case of a conventional mechanical circuit breaker, it takes a relatively long time of several tens of msec until the circuit is cut, and there is a problem that an abnormal current flows into the load during that time. Therefore, these days, a semiconductor circuit breaker (SSCB) capable of high-speed current interruption, including a semiconductor switch made of a power semiconductor having a high-speed switching frequency and capable of conducting a large current, is being used.
이러한 반도체 회로 차단기의 경우, MCCB(Molded Case Circuit Breaker)와 같은 차단기에 비하여 전류를 검출하는 시간이 매우 짧으므로, 고속으로 회로를 차단할 수 있다는 이점이 있다. 그러나 이처럼 전류를 검출하는 시간이 매우 짧으므로, 순간적으로 증가하지만 짧은 시간 내에 정상 상태로 복귀되는 과도 전류, 즉 돌입 전류가 발생하는 경우에도 이를 검출하여 회로를 차단하는 경우가 발생한다는 문제가 있다. In the case of such a semiconductor circuit breaker, since the time for detecting a current is very short compared to a circuit breaker such as a molded case circuit breaker (MCCB), there is an advantage that the circuit can be broken at high speed. However, since the time for detecting the current is very short as described above, there is a problem that the circuit is blocked by detecting the transient current that increases instantaneously but returns to a normal state within a short time, that is, a rush current.
따라서 통상적인 반도체 회로 차단기는, 무부하 상태에서 상기 반도체 회로 차단기가 온(on) 되어 전력 계통과 부하 간의 회로가 형성될 때, 즉 부하의 초기 기동시에 발생하는 돌입 전류에 의해 회로가 차단되는 것을 방지하기 위하여, 별도의 초기 충전 회로를 포함한다. Therefore, a typical semiconductor circuit breaker prevents the circuit from being blocked by an inrush current that occurs when the semiconductor circuit breaker is turned on in a no-load state to form a circuit between the power system and the load, that is, when the load is initially started. To do this, a separate initial charging circuit is included.
이러한 초기 충전 회로는 초기 충전 저항과, 상기 초기 충전 저항을 경유하는 전로 또는 상기 초기 충전 저항을 우회하도록 전로 중 어느 하나로 회로가 연결되도록 하는 스위치를 포함할 수 있다. 따라서 이러한 초기 충전 회로의 구성으로 인하여 통상적인 반도체 회로 차단기는 회로의 구성이 복잡해지며, 상기 초기 충전 회로를 구비하기 위한 내부 공간으로 인해 그 크기가 커진다는 문제가 있다. The initial charging circuit may include an initial charging resistor and a switch for connecting the circuit to one of a circuit passing through the initial charging resistance or a circuit bypassing the initial charging resistance. Therefore, due to the configuration of the initial charging circuit, the conventional semiconductor circuit breaker has a problem in that the circuit becomes complicated, and the size thereof increases due to the internal space for providing the initial charging circuit.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 하는 것으로, 초기 충전 회로 없이도 부하의 초기 기동 시에 발생하는 돌입 전류로 인한 회로 차단이 발생하지 않는 반도체 회로 차단기 및 그 반도체 회로 차단기의 제어 방법을 제공하는 것을 그 목적으로 한다. An object of the present invention is to solve the above and other problems, a semiconductor circuit breaker that does not cause circuit break due to inrush current generated during the initial start-up of a load without an initial charging circuit, and control of the semiconductor circuit breaker Its purpose is to provide a method.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 본 발명은, 반도체 회로 차단기(Solid State Circuit Breaker)에 있어서, 어느 하나의 전력 계통으로부터 상기 반도체 회로 차단기 및 다른 전력 계통을 물리적으로 연결 또는 절연시키는 차단 스위치와, 게이트 단자에 인가되는 전압에 따라 상기 제1 전력 계통과 제2 전력 계통을 전기적으로 연결 또는 절연시키는 복수의 반도체 스위치를 포함하는 반도체 스위치부와, 상기 복수의 반도체 스위치의 각 게이트 단자에, 게이트 전압을 인가는 복수의 게이트 드라이버 및, 상기 차단 스위치를 제어하여 상기 제1 전력 계통과 제2 전력 계통을 물리적으로 연결하거나 절연하며, 상기 제1 전력 계통과 제2 전력 계통이 물리적으로 도통되면, 기 설정된 조건이 충족될 때까지 제한된 전압이 상기 게이트 단자에 인가되도록 상기 게이트 드라이버를 제어하는 제어부를 포함하는 것을 특징으로 한다. According to one aspect of the present invention to achieve the above or other object, the present invention, in a semiconductor circuit breaker (Solid State Circuit Breaker), physically connecting the semiconductor circuit breaker and another power system from any one power system or a semiconductor switch unit including a cut-off switch for insulating, and a plurality of semiconductor switches for electrically connecting or insulating the first power system and the second power system according to a voltage applied to the gate terminal, and the plurality of semiconductor switches. A plurality of gate drivers for applying a gate voltage to each gate terminal, and by controlling the cut-off switch to physically connect or insulate the first power system and the second power system, the first power system and the second power system and a controller for controlling the gate driver to apply a limited voltage to the gate terminal until a preset condition is satisfied when the physical conduction occurs.
일 실시 예에 있어서, 상기 제어부는, 상기 기 설정된 조건이 충족되면 상기 게이트 드라이버의 정상 출력 전압이 상기 게이트 단자에 인가되도록 상기 게이트 드라이버를 제어하며, 상기 제한된 전압은, 상기 게이트 단자의 문턱 전압보다 높은 전압이며, 상기 정상 출력 전압보다 낮은 전압임을 특징으로 한다. In an embodiment, the controller controls the gate driver so that a normal output voltage of the gate driver is applied to the gate terminal when the preset condition is satisfied, and the limited voltage is higher than a threshold voltage of the gate terminal. It is a high voltage and is characterized in that it is a voltage lower than the normal output voltage.
일 실시 예에 있어서, 상기 차단 스위치의 동작에 따라 상기 제1 전력 계통과 제2 전력 계통이 물리적으로 도통된 이후 기 설정된 시간이 경과되었는지 여부에 따라 결정되는 것을 특징으로 한다. In an embodiment, it is characterized in that it is determined according to whether a preset time has elapsed after the first power system and the second power system are physically connected according to the operation of the cut-off switch.
일 실시 예에 있어서, 상기 제어부는, 상기 차단 스위치의 동작에 따라 상기 제1 전력 계통과 제2 전력 계통이 물리적으로 도통된 이후의 경과 시간을 계측하기 위한 타이머를 더 포함하는 것을 특징으로 한다. In an embodiment, the controller further comprises a timer for measuring an elapsed time after the first power system and the second power system are physically connected according to the operation of the cut-off switch.
일 실시 예에 있어서, 상기 기 설정된 시간은, 상기 제1 전력 계통과 상기 제2 전력 계통 중 적어도 하나의 종류나 특성에 따라 서로 다르게 결정되는 것을 특징으로 한다. In an embodiment, the preset time is determined differently according to a type or characteristic of at least one of the first power system and the second power system.
일 실시 예에 있어서, 상기 제1 전력 계통과 제2 전력 계통이 물리적으로 도통되는 경우, 상기 제1 전력 계통과 상기 제2 전력 계통 사이에 흐르는 전류를 검출하기 위한 전류 센서를 더 포함하고, 상기 제어부는, 상기 전류 센서의 계측 결과에 근거하여 상기 기 설정된 조건의 충족 여부를 판단하는 것을 특징으로 한다. In one embodiment, when the first power system and the second power system are physically connected, a current sensor for detecting a current flowing between the first power system and the second power system, the The control unit may determine whether the preset condition is satisfied based on the measurement result of the current sensor.
일 실시 예에 있어서, 상기 제어부는, 기 설정된 시간 간격에 따라 상기 전류 센서의 계측 결과를 수집하여 전류 특성을 추출하고, 추출된 전류 특성이 기 설정된 돌입 전류 프로파일(profile)에 따른 돌입 전류 전류 특성과 기 설정된 수준 이상 일치하는 경우 상기 기 설정된 조건을 충족하는 것으로 판단하는 것을 특징으로 한다. In an embodiment, the controller collects measurement results of the current sensor according to a preset time interval to extract current characteristics, and the extracted current characteristics are inrush current characteristics according to a preset inrush current profile. and when the preset level or more matches, it is determined that the preset condition is satisfied.
일 실시 예에 있어서, 상기 전류 특성은, 전류 크기의 시간별 변화량 기울기 또는 상기 게이트 단자에 인가되는 제한된 전압에 대비한 전류 계측값의 통계적 산출값 중 어느 하나를 포함하는 것을 특징으로 한다. In an embodiment, the current characteristic is characterized in that it includes any one of a time-dependent gradient of a current magnitude or a statistical calculation value of a current measurement value with respect to a limited voltage applied to the gate terminal.
일 실시 예에 있어서, 상기 제어부는, 비활성화된 상기 전류 센서를, 상기 제1 전력 계통과 제2 전력 계통이 물리적으로 도통되는 경우에 활성화하여 상기 제1 전력 계통과 제2 전력 계통 사이에 흐르는 전류를 계측하고, 상기 기 설정된 조건이 충족되는 경우 상기 전류 센서를 다시 비활성화하는 것을 특징으로 한다. In an embodiment, the controller activates the deactivated current sensor when the first power system and the second power system are physically connected to a current flowing between the first power system and the second power system is measured, and when the preset condition is satisfied, the current sensor is deactivated again.
일 실시 예에 있어서, 상기 제한된 전압은, 상기 반도체 회로 차단기에서 허용되는 기 설정된 허용 전류 크기 미만으로 상기 제1 전력 계통과 제2 전력 계통의 연결 초기에 발생하는 돌입 전류 크기가 제한되도록, 상기 복수의 반도체 스위치의 허용 전류 내량을 제한하는 전압임을 특징으로 한다. In an embodiment, the limited voltage is less than a preset allowable current allowed by the semiconductor circuit breaker so that the inrush current generated at an initial stage of connection between the first power system and the second power system is limited to the plurality of It is characterized in that it is a voltage that limits the allowable current tolerance of the semiconductor switch.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 본 발명은, 반도체 회로 차단기(Solid State Circuit Breaker)의 제어 방법에 있어서, According to one aspect of the present invention to achieve the above or other objects, the present invention, in the control method of a semiconductor circuit breaker (Solid State Circuit Breaker),
상기 반도체 회로 차단기의 차단 스위치를 제어하여 어느 하나의 전력 계통으로부터 상기 반도체 회로 차단기 및 다른 전력 계통을 물리적으로 연결시키는 단계와, 기 설정된 각 게이트 단자의 문턱 전압보다 높고 각 게이트 드라이버의 정상 출력 전압 보다 낮은 게이트 전압이 상기 반도체 회로 차단기에 구비된 각 반도체 스위치의 게이트 단자들에 인가되도록, 제한된 게이트 전압을 각 게이트 단자에 인가하는 게이트 드라이버들을 제어하는 단계와, 기 설정된 조건이 충족되었는지 여부를 판단하는 단계 및, 상기 기 설정된 조건의 충족 여부에 따라, 상기 낮은 게이트 전압이 인가되는 상태를 유지하도록 상기 게이트 드라이버들을 제어하거나, 상기 정상 출력 전압에 대응하는 전압으로 게이트 전압이 복원되도록 상기 게이트 드라이버들을 제어하는 단계를 포함하는 것을 특징으로 한다. Physically connecting the semiconductor circuit breaker and another power system from any one power system by controlling a cut-off switch of the semiconductor circuit breaker; controlling gate drivers to apply a limited gate voltage to each gate terminal so that a low gate voltage is applied to the gate terminals of each semiconductor switch provided in the semiconductor circuit breaker; and determining whether a preset condition is satisfied and controlling the gate drivers to maintain a state in which the low gate voltage is applied, or controlling the gate drivers to restore the gate voltage to a voltage corresponding to the normal output voltage according to whether the predetermined condition is satisfied It is characterized in that it comprises the step of
일 실시 예에 있어서, 상기 기 설정된 조건의 충족 여부는, 상기 차단 스위치의 동작에 따라 상기 제1 전력 계통과 제2 전력 계통이 물리적으로 도통된 이후 기 설정된 시간이 경과되었는지 여부에 따라 결정되는 것을 특징으로 한다. In one embodiment, whether the preset condition is satisfied is determined according to whether a preset time has elapsed after the first power system and the second power system are physically connected according to the operation of the cut-off switch characterized.
일 실시 예에 있어서, 상기 기 설정된 시간은, 상기 제1 전력 계통과 상기 제2 전력 계통 중 적어도 하나의 종류나 특성에 따라 서로 다르게 결정되는 것을 특징으로 한다. In an embodiment, the preset time is determined differently according to a type or characteristic of at least one of the first power system and the second power system.
일 실시 예에 있어서, 상기 기 설정된 조건이 충족되었는지 여부를 판단하는 단계는, 상기 제1 전력 계통과 제2 전력 계통이 물리적으로 도통되는 경우, 상기 제1 전력 계통과 상기 제2 전력 계통 사이에 흐르는 전류를 검출하는 단계 및, 상기 전류 검출 결과에 근거하여 상기 기 설정된 조건의 충족 여부를 판단하는 단계를 더 포함하는 것을 특징으로 한다. In an embodiment, the determining whether the preset condition is satisfied may include, when the first power system and the second power system are physically connected, between the first power system and the second power system. The method may further include detecting a flowing current and determining whether the preset condition is satisfied based on the current detection result.
일 실시 예에 있어서, 상기 전류 검출 결과에 근거하여 상기 기 설정된 조건의 충족 여부를 판단하는 단계는, 상기 전류 검출 결과에 근거하여 상기 제1 전력 계통과 제2 전력 계통 사이에 흐르는 전류의 전류 특성을 추출하는 단계와, 추출된 전류 특성과 기 설정된 돌입 전류 프로파일(profile)에 따른 돌입 전류 전류 특성을 비교하는 단계 및, 상기 비교 결과, 상기 추출된 전류 특성과 상기 돌입 전류 프로파일에 따른 전류 특성이 기 설정된 수준 이상 일치하는지 여부에 따라 상기 기 설정된 조건을 충족하는 단계를 더 포함하는 것을 특징으로 한다. In an embodiment, the determining whether the preset condition is satisfied based on the current detection result may include a current characteristic of a current flowing between the first power system and the second power system based on the current detection result. extracting , comparing the extracted current characteristics and inrush current characteristics according to a preset inrush current profile, and as a result of the comparison, the extracted current characteristics and the current characteristics according to the inrush current profile are It characterized in that it further comprises the step of satisfying the preset condition according to whether or not the preset level or more matches.
일 실시 예에 있어서, 상기 전류 특성은, 전류 크기의 시간별 변화량 기울기 또는 상기 제한된 게이트 전압에 대비한 전류 계측값의 통계적 산출값 중 어느 하나를 포함하는 것을 특징으로 한다. In an embodiment, the current characteristic is characterized in that it includes any one of a gradient of a change amount over time of a current magnitude or a statistical calculation value of a current measurement value with respect to the limited gate voltage.
일 실시 예에 있어서, 상기 제한된 게이트 전압은, 상기 반도체 회로 차단기에서 허용되는 기 설정된 허용 전류 크기 미만으로 상기 제1 전력 계통과 제2 전력 계통의 연결 초기에 발생하는 돌입 전류 크기가 제한되도록, 복수의 반도체 스위치의 허용 전류 내량을 제한하는 전압임을 특징으로 한다. In an embodiment, the limited gate voltage may include a plurality of inrush currents generated at an initial stage of connection between the first power system and the second power system to be less than a preset allowable current allowed by the semiconductor circuit breaker. It is characterized in that it is a voltage that limits the allowable current tolerance of the semiconductor switch.
본 발명에 따른 반도체 회로 차단기 및 반도체 회로 차단기 제어 방법의 효과에 대해 설명하면 다음과 같다.The effects of the semiconductor circuit breaker and the semiconductor circuit breaker control method according to the present invention will be described as follows.
본 발명의 실시 예들 중 적어도 하나에 의하면 본 발명에 따른 반도체 회로 차단기는, 부하의 초기 기동 시에 반도체 스위치의 게이트 드라이버 출력 전압을 제어하여 상기 부하에 인가되는 전류의 크기를 제한함으로써, 반도체 회로 차단기에서 허용하는 전류 수준 내의 돌입 전류가 발생하도록 한다. 따라서 초기 충전 회로 없이도 돌입 전류에 대해 반도체 회로 차단기가 회로를 차단하지 않음으로써, 초기 충전 회로를 제거하여 반도체 회로 차단기의 내부 구조를 보다 단순화하고 크기를 보다 줄일 수 있다는 효과가 있다. According to at least one of the embodiments of the present invention, the semiconductor circuit breaker according to the present invention limits the amount of current applied to the load by controlling the gate driver output voltage of the semiconductor switch when the load is initially started. to generate an inrush current within the current level allowed by Accordingly, since the semiconductor circuit breaker does not block the circuit against inrush current even without the initial charging circuit, the internal structure of the semiconductor circuit breaker can be further simplified and the size of the semiconductor circuit breaker can be further reduced by eliminating the initial charging circuit.
도 1은 본 발명의 실시 예에 따른 반도체 회로 차단기의 회로 구조를 도시한 회로도이다.
도 2는 본 발명의 실시 예에 따른 반도체 회로 차단기를 통해 양방향 전류가 도통되는 예를 설명하기 위한 개념도이다.
도 3은 본 발명의 실시 예에 따른 반도체 회로 차단기에서, 부하의 초기 기동 시에 게이트 드라이버의 출력 전압을 제어하는 동작 과정을 도시한 흐름도이다.
도 4는 통상적인 반도체 회로 차단기(10)의 게이트 드라이버 출력 전압과, 본 발명의 실시 예에 따른 반도체 회로 차단기(10)에서의 게이트 드라이버 출력 전압 변화를 도시한 그래프이다.
도 5는 본 발명의 다른 실시 예에 따른 반도체 회로 차단기의 회로 구조를 도시한 회로도이다.
도 6은, 도 5에서 도시한 반도체 회로 차단기에서 부하의 초기 기동 시에 게이트 드라이버의 출력 전압을 제어하는 동작 과정을 도시한 흐름도이다.
도 7은, 상기 도 6의 동작 과정 중, 전류 센서의 전류 감지 결과에 따라 돌입 전류의 유무를 판단하는 과정을 보다 자세히 도시한 흐름도이다. 1 is a circuit diagram illustrating a circuit structure of a semiconductor circuit breaker according to an embodiment of the present invention.
2 is a conceptual diagram for explaining an example in which a bidirectional current is conducted through a semiconductor circuit breaker according to an embodiment of the present invention.
3 is a flowchart illustrating an operation process of controlling an output voltage of a gate driver when a load is initially started in a semiconductor circuit breaker according to an embodiment of the present invention.
4 is a graph illustrating a gate driver output voltage of a typical
5 is a circuit diagram illustrating a circuit structure of a semiconductor circuit breaker according to another embodiment of the present invention.
FIG. 6 is a flowchart illustrating an operation process of controlling an output voltage of a gate driver when a load is initially started in the semiconductor circuit breaker shown in FIG. 5 .
7 is a flowchart illustrating in more detail a process of determining the presence or absence of an inrush current according to a current sensing result of a current sensor during the operation process of FIG. 6 .
본 명세서에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함 만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다It should be noted that technical terms used herein are used only to describe specific embodiments, and are not intended to limit the present invention. Also, as used herein, the singular expression includes the plural expression unless the context clearly dictates otherwise. The suffixes "module" and "part" for the components used in the following description are given or mixed in consideration of only the ease of writing the specification, and do not have a meaning or role distinct from each other by themselves.
본 명세서에서, "구성된다." 또는 "포함한다." 등의 용어는 명세서 상에 기재된 여러 구성 요소들, 또는 여러 단계를 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.As used herein, "consisting of." or "includes." The term such as, etc., should not be construed as necessarily including all of the various components or steps described in the specification, some of which may not be included, or additional components or steps. It should be construed as being able to include more.
또한, 본 명세서에 개시된 기술을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 기술의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. In addition, in describing the technology disclosed in this specification, if it is determined that a detailed description of a related known technology may obscure the gist of the technology disclosed in this specification, the detailed description thereof will be omitted.
또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 또한 이하에서 설명되는 각각의 실시 예들 뿐만 아니라, 실시 예들의 조합은 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물 내지 대체물로서, 본 발명의 사상 및 기술 범위에 해당될 수 있음은 물론이다.In addition, the accompanying drawings are only for easy understanding of the embodiments disclosed in this specification, and the technical idea disclosed herein is not limited by the accompanying drawings, and all changes included in the spirit and scope of the present invention , should be understood to include equivalents or substitutes. In addition, each of the embodiments described below, as well as combinations of embodiments, are changes, equivalents, or substitutes included in the spirit and scope of the present invention, which may correspond to the spirit and scope of the present invention. .
먼저 본 발명의 완전한 이해를 돕기 위해, 본 발명의 기본 원리를 설명하면 본 발명은, 반도체 스위치에서 출력되는 전류 내량을 결정하는 반도체 스위치의 게이트 드라이버 출력 전압을 제한함으로써, 반도체 스위치의 구동(온(on))에 따른 부하의 초기 기동 시에 발생하는 돌입 전류의 크기를 감소시킬 수 있다. 따라서 초기 충전 회로가 없이도 상기 돌입 전류 발생시에 반도체 회로 차단기가 회로를 차단하지 않을 수 있도록 한다. First, in order to help a complete understanding of the present invention, the basic principle of the present invention is described. The present invention limits the gate driver output voltage of the semiconductor switch, which determines the amount of current output from the semiconductor switch, by limiting the driving (on (on) on)), it is possible to reduce the magnitude of the inrush current that occurs during the initial startup of the load. Accordingly, the semiconductor circuit breaker may not block the circuit when the inrush current is generated even without an initial charging circuit.
도 1은 이러한 본 발명의 실시 예에 따른 반도체 회로 차단기(10)의 회로 구조를 도시한 회로도이다. 그리고 도 2는 본 발명의 실시 예에 따른 반도체 회로 차단기(10)를 통해 양방향 전류가 도통되는 예를 설명하기 위한 개념도이다.1 is a circuit diagram illustrating a circuit structure of a
도 1을 참조하여 살펴보면, 본 발명의 실시 예에 따른 반도체 회로 차단기(10)는 A 계통과 B 계통 사이에, 턴 온(turn on)/턴 오프(turn off)가 가능하며 서로 직렬로 연결되는 제1 반도체 스위치(111)와 제2 반도체 스위치(112)를 포함하는 반도체 스위치부(110), 차단 스위치(150), 제1 및 제2 게이트 드라이버(141, 142), 과전압 억제부(130), 및 제어부(100)를 포함하여 구성될 수 있다. Referring to FIG. 1 , the
여기서 A 계통과 B 계통은 서로 다른 전력 계통일 수 있다. 또는 A 계통과 B 계통 중 어느 하나는 전력 계통이고 다른 하나는 부하일 수 있다. 도 2는 이러한 A 계통과 B 계통 사이에 전류를 도통시키거나 흐르는 전류를 차단할 수 있도록 A 계통과 B 계통 사이에 배치되는 반도체 회로 차단기(10)의 예를 도시한 것이다.Here, system A and system B may be different power systems. Alternatively, one of the grid A and the grid B may be a power grid and the other may be a load. 2 shows an example of a
먼저 도 2의 (a)를 살펴보면, 도 2의 (a)는 A 계통은 전력 계통이고 B 계통은 부하인 경우를 가정한 것이다. 이 경우 A 계통으로부터 B 계통으로의 전류 흐름이 형성될 수 있다. 반면 도 2의 (b)와 같이 A 계통이 부하이고 B 계통이 전력 계통인 경우 B 계통으로부터 A 계통으로의 전류 흐름이 형성될 수 있다. First, referring to (a) of FIG. 2 , in (a) of FIG. 2 it is assumed that system A is a power system and system B is a load. In this case, the current flow from the A system to the B system may be formed. On the other hand, when system A is a load and system B is a power system as shown in FIG. 2(b), a current flow from system B to system A may be formed.
또한 A 계통과 B 계통은 모두 전력 계통일 수 있다. 일 예로 A 계통과 B 계통은 서로 다른 마이크로 그리드(Micro grid)일 수 있다. 이 경우 도 2의 (c)에서 보이고 있는 바와 같이, A 계통으로부터 B 계통으로 뿐만 아니라 B 계통으로부터 A 계통으로의 양방향 전류 흐름이 형성될 수 있다. 그리고 상기 A 계통으로부터 B 계통으로의 전류 흐름, B 계통으로부터 A 계통으로부터의 전류 흐름 및, A 계통과 B 계통 사이의 양방향 전류 흐름이, 본 발명의 실시 예에 따른 반도체 회로 차단기(10)에 의해 차단될 수 있다. In addition, both the A system and the B system may be a power system. For example, system A and system B may be different micro grids. In this case, as shown in (c) of FIG. 2, a bidirectional current flow from system A to system B as well as from system B to system A may be formed. And the current flow from the A system to the B system, the current flow from the B system to the A system, and the bidirectional current flow between the A system and the B system by the
이러한 양방향 차단을 위해, 상기 제1 반도체 스위치(111)와 제2 반도체 스위치(112)는 A 계통에서 B 계통으로 전류가 흐르는 경우 뿐만 아니라, B 계통에서 A 계통으로 전류가 흐르는 경우에도 회로의 차단이 가능하도록 형성될 수 있다. 일 예로 상기 제1 반도체 스위치(111)와 제2 반도체 스위치(112)는 소스(source)와 드레인(drain)이 서로 반대 방향으로 배치된 N-channel MOSFET 소자로 이루어지는 반도체 스위치들일 수 있다.For this bidirectional blocking, the
상기 제1 반도체 스위치(111)와 제2 반도체 스위치(112)는 사고 전류에 의한 회로 차단 시 역전압에 의한 MOSFET 소자의 손상을 방지하기 위해 전류 흐름과 역방향으로 배치되는 제1 및 제2 다이오드(121, 122)를 더 포함할 수 있다. 이 경우 MOSFET 소자(111, 112) 각각의 소스 단자와 드레인 단자에, 상기 제1 및 제2 다이오드(121, 122) 각각의 양극과 음극이 연결될 수 있다.The
따라서 상기 제1 다이오드(121)는 제1 반도체 스위치(111)의 MOSFET 소자와 병렬로 연결되어 A 계통에서 B 계통으로 흐르는 전류와 역방향으로 배치될 수 있다. 그리고 상기 제2 다이오드(122)는 제2 반도체 스위치(112)의 MOSFET 소자와 병렬로 연결되어 B 계통에서 A 계통으로 흐르는 전류와 역방향으로 배치될 수 있다. 이와 같이 본 발명의 실시 예에 따른 반도체 회로 차단기(10)는, 상보 대칭 형태로 구성된 제1 반도체 스위치(111) 및 제2 반도체 스위치(112)를 구비하여, 양방향으로 흐르는 사고 전류를 모두 차단할 수 있도록 형성될 수 있다. Accordingly, the
한편 이하의 설명에서는, 설명의 편의상 A 계통이 전력 계통이고, B 계통이 부하인 경우를 가정하여 설명하기로 한다. 그러나 상술한 바와 같이 본 발명의 실시 예에 따른 반도체 회로 차단기(10)는 양방향으로 흐르는 사고 전류를 모두 차단가능하도록 형성되는 바, 본 발명이 이에 한정되는 것이 아님은 물론이다. Meanwhile, in the following description, it is assumed that system A is the power system and system B is the load for convenience of explanation. However, as described above, the
또한 차단 스위치(150)는 어느 하나의 계통으로부터, 반도체 회로 차단기(10) 및 다른 계통의 연결을 차단할 수 있다. 상기 차단 스위치(150)는 기계적 스위치일 수 있으며, 반도체 회로 차단기(10)를 물리적으로 절연하여 사고가 발생한 전력 계통으로부터 차단할 수 있다. In addition, the cut-
상기 차단 스위치(150)는 도 1에서 보이고 있는 바와 같이 A 계통과 반도체 스위치부(110) 사이에 배치될 수 있다. 한편 차단 스위치(150)의 위치가 이에 한정되는 것이 아님은 물론이며, 얼마든지 다른 위치(예 : B 계통과 반도체 스위치부(110) 사이)에 배치될 수도 있음은 물론이다. The cut-
한편 과전압 억제부(130)는, 반도체 회로 차단기(10)가 사고 전류에 의한 회로 차단 시, 잔류 전류로 인해 상기 반도체 스위치부(110) 양단에 과전압이 형성되는 것을 방지할 수 있다. 상기 과전압 억제부(130)는 스너버(snubber) 회로 또는 과전압 억제를 위한 소자, 예를 들어 TVS((Transient Voltage Suppressor)) 소자를 포함할 수 있다. 또는 상기 과전압 억제부(130)는, 적어도 하나의 다이오드 및 저항으로 형성되며, 상기 반도체 스위치부(110) 양단에 각각 연결되는 프리휠링(free wheeling) 회로들을 포함할 수 있다. Meanwhile, the
한편 제1 및 제2 게이트 드라이버(141, 142)는, 제어부(100)의 제어에 따라 반도체 스위치부(110)를 구성하는 제1 및 제2 반도체 스위치(111, 112)에 각각 게이트 전압을 인가할 수 있다. 이 경우 각 제1 및 제2 반도체 스위치(111, 112)의 문턱 전압을 넘는 게이트 전압이 인가되면, 제1 및 제2 반도체 스위치(111, 112)의 출력단 저항의 크기가 작아지고, 이에 따라 제1 및 제2 반도체 스위치(111, 112)의 입력단과 출력단이 도통되어 A 계통과 B 계통 사이에 회로가 형성될 수 있다. Meanwhile, the first and
이 경우 인가되는 게이트 전압이 높아질수록 제1 및 제2 반도체 스위치(111, 112)의 출력단 저항 크기는 작아질 수 있다. 따라서 반도체 스위치를 통해 전류가 보다 쉽게 흐를 수 있으며, 제1 및 제2 반도체 스위치(111, 112)에서 허용되는 전류 크기, 즉 허용 전류 내량이 더 커질 수 있다. 그러므로 보다 큰 전류가 전력 계통으로부터 부하로 공급될 수 있다. In this case, as the applied gate voltage increases, the resistance of the output terminals of the first and second semiconductor switches 111 and 112 may decrease. Accordingly, a current may flow more easily through the semiconductor switch, and the amount of current allowed by the first and second semiconductor switches 111 and 112 , that is, the allowable current tolerance may be increased. Therefore, a larger current can be supplied from the power grid to the load.
반면 각 제1 및 제2 반도체 스위치(111, 112)의 문턱 전압 보다 낮은 게이트 전압이 인가되면 또는 게이트 전압이 인가되지 않은 경우, 제1 및 제2 반도체 스위치(111, 112)의 출력단 저항 크기는 입력단 저항과 동등하거나 입력단 저항보다 더 클 수 있다. 이에 따라 제1 및 제2 반도체 스위치(111, 112)의 입력단과 출력단이 도통되지 않을 수 있으며, 이에 따라 A 계통과 B 계통이 전기적으로 분리(절연)되어 회로 연결이 차단될 수 있다. On the other hand, when a gate voltage lower than the threshold voltage of each of the first and second semiconductor switches 111 and 112 is applied or when no gate voltage is applied, the output terminal resistance of the first and second semiconductor switches 111 and 112 is It can be equal to or greater than the input resistance. Accordingly, the input and output terminals of the first and second semiconductor switches 111 and 112 may not conduct, and accordingly, the system A and the system B may be electrically separated (insulated) to cut off the circuit connection.
이처럼 반도체 스위치의 경우, 게이트 드라이버를 통해 게이트 단자에 인가되는 전압, 즉 게이트 드라이버 출력 전압에 따라 반도체 스위치 출력단의 저항 크기가 달라질 수 있다. 그리고 반도체 스위치 출력단의 저항 크기에 따라 드레인 전류의 크기, 즉 반도체 스위치들을 통해 공급될 수 있는 전류의 크기가 결정될 수 있다. 따라서 게이트 드라이버 출력 전압에 따라 각 반도체 스위치(111, 112)의 허용 전류 내량이 결정되고, 이에 따라 전력 계통으로부터 부하로 공급되는 전류의 크기가 결정될 수 있다. As such, in the case of the semiconductor switch, the resistance of the semiconductor switch output terminal may vary according to the voltage applied to the gate terminal through the gate driver, that is, the gate driver output voltage. In addition, the magnitude of the drain current, that is, the magnitude of the current that can be supplied through the semiconductor switches, may be determined according to the resistance of the semiconductor switch output terminal. Accordingly, the allowable current tolerance of each of the semiconductor switches 111 and 112 is determined according to the gate driver output voltage, and accordingly, the magnitude of the current supplied from the power system to the load may be determined.
한편, 본 발명의 실시 예에 따른 반도체 회로 차단기(10)의 제어부(100)는 상기 차단 스위치(150)를 제어하여, 상기 반도체 회로 차단기(10)를 A 계통과 연결(차단 스위치 온(on))시키거나, 차단(차단 스위치 오프(off))시킬 수 있다. 여기서 반도체 회로 차단기(10)가 A 계통과 연결되면, 반도체 회로 차단기(10)를 경유하여 A 계통과 B 계통이 도통되어 전기적으로 연결될 수 있으며, 상기 허용 전류 내량의 크기에 따른 전류가 상기 B 계통으로 인가될 수 있다. On the other hand, the control unit 100 of the
한편 제어부(100)는 각 반도체 스위치들(111, 112)의 게이트 단자에 전압을 인가하는 게이트 드라이버를 제어할 수 있다. 일 예로 제어부(100)는 각 게이트 드라이버(141, 142)가 상기 문턱 전압 보다 큰 전압을 각 반도체 스위치의 게이트 단자에 인가하도록, 각 게이트 드라이버(141, 142)의 출력 전압을 제어할 수 있다. 이 경우 게이트 드라이버들(141, 142)을 통해 인가되는 전압(게이트 드라이버 출력 전압)에 의해 각 반도체 스위치(111, 112) 출력단의 저항 크기가 작아지므로, 전력 계통(A 계통)으로부터 공급된 전류가 반도체 스위치들(111, 112)을 통해 부하(B 계통)로 인가될 수 있다. Meanwhile, the controller 100 may control a gate driver that applies a voltage to the gate terminals of each of the semiconductor switches 111 and 112 . For example, the controller 100 may control the output voltage of each of the
한편 본 발명의 실시 예에 따른 반도체 회로 차단기(10)의 제어부(100)는, 전력 계통과 부하가 연결되지 않은 무부하 상태에서, 전력 계통과 부하가 연결되는 경우, 일정 시간이 경과하였는지 여부에 따라 상기 게이트 드라이버 출력 전압이 달라지도록 각 게이트 드라이버(141, 142)를 제어할 수 있다. On the other hand, the control unit 100 of the
즉, 제어부(100)는 상기 무부하 상태에서, 상기 차단 스위치(150)의 구동(차단 스위치 온(on))에 따라 부하와 전력 계통이 연결되어, 상기 부하로의 전류 공급이 시작되는 경우, 일정 시간 동안 게이트 드라이버 출력 전압이 정상적인 전압 이하로 제한되도록 게이트 드라이버들(141, 142)을 제어할 수 있다. 그러면 상기 일정 시간 동안 게이트 드라이버들(141, 142)은 통상적으로 인가되는 게이트 전압(제2 전압)보다 더 낮은 전압(제1 전압)을 각 반도체 스위치(111, 112)의 게이트 단자들에 인가할 수 있으며, 이에 따라 각 반도체 스위치(111, 112)의 허용 전류 내량들이 제한될 수 있다. That is, in the no-load state, the control unit 100 connects the load and the power system according to the driving of the cut-off switch 150 (blocking switch on), and when the current supply to the load starts, a constant The
그러면 허용 전류 내량이 제한됨에 따라, 정상적으로 부하에 공급되는 전류 보다 더 작은 크기의 전류가 반도체 스위치들(111, 112)을 통해 부하로 공급될 수 있다. 따라서 부하의 초기 기동에 의해 발생하는 돌입 전류 역시 작아질 수 있다. Then, as the allowable current tolerance is limited, a current having a smaller magnitude than that normally supplied to the load may be supplied to the load through the semiconductor switches 111 and 112 . Therefore, the inrush current generated by the initial start-up of the load may also be reduced.
한편 상기 일정 시간이 경과되는 경우, 제어부(100)는 게이트 드라이버 출력 전압의 제한을 해제할 수 있다. 따라서 상기 일정 시간이 경과되면 게이트 드라이버들(141, 142)은 통상적으로 인가되는 수준의 게이트 전압(제2 전압)을 각 반도체 스위치(111, 112)의 게이트 단자들에 인가할 수 있으며, 이에 따라 각 반도체 스위치(111, 112)의 허용 전류 내량이 정상적인 크기로 복원될 수 있다. 따라서 상기 일정 시간이 경과하는 경우 전력 계통으로부터 부하로 정상적인 크기의 전류가 공급될 수 있다. Meanwhile, when the predetermined time has elapsed, the controller 100 may release the limit of the gate driver output voltage. Accordingly, when the predetermined time has elapsed, the
따라서 본 발명의 실시 예에 따른 반도체 회로 차단기(10)의 제어부(100)는 전력 계통과 부하가 연결되는 경우, 일정 시간 동안 반도체 스위치들의 허용 전류 내량을 제한함으로써 부하의 초기 기동 시에 발생하는 돌입 전류의 크기를 제한할 수 있다. 이 경우 제한된 돌입 전류의 크기는 상기 반도체 회로 차단기(10)에서 과전류로 검출하는 전류 크기보다 작은 크기일 수 있으며, 이에 따라 본 발명의 실시 예에 따른 반도체 회로 차단기(10)는 초기 충전 회로 없이도, 돌입 전류로 인한 오작동이 방지될 수 있다. 즉, 상기 제1 전압은, 반도체 회로 차단기(10)에 연결된 전력 계통 및/또는 부하에 따라, 상기 전력 계통과 부하의 연결 초기에 발생하는 돌입 전류가, 상기 반도체 회로 차단기(10)에서 허용되는 허용 전류 미만이 되도록, 상기 연결 초기에 상기 부하에 공급되는 전류를 제한하는 게이트 드라이버 출력 전압일 수 있다. Therefore, when the power system and the load are connected, the control unit 100 of the
이처럼 전력 계통과 부하가 연결되는 경우 상기 일정 시간이 경과되었는지 여부를 검출하기 위해, 제어부(100)는 상기 전력 계통과 부하가 연결된 이후 경과된 시간을 측정하기 위한 타이머(101)를 포함할 수 있다. 또한 상기 제어부(100)는 프로그램 가능한 IC(Programable IC) 또는 분압 저항을 통해 상기 일정 시간 동안 각 게이트 드라이버(141, 142)의 출력 전압을 제한하도록 형성될 수 있다. In this way, when the power system and the load are connected, in order to detect whether the predetermined time has elapsed, the control unit 100 may include a
한편 상술한 설명에서는 반도체 스위치가 N-channel MOSFET 소자를 포함하는 것을 예로 들어 설명하였으나, 본 발명이 이에 한정되지 않음은 물론이다. 일 예로 상기 제1 및 제2 반도체 스위치(111, 112)는, 제어부(100)에 의해 인가되는 게이트 드라이브 전압에 의해 턴 온/턴 오프가 가능한 모든 소자, 예를 들어 IGBT, GTO, IGCT 등을 상기 MOSFET 소자 대신 사용할 수도 있음은 물론이다. Meanwhile, in the above description, the semiconductor switch including the N-channel MOSFET device has been described as an example, but the present invention is not limited thereto. For example, the first and second semiconductor switches 111 and 112 include all devices capable of being turned on/off by the gate drive voltage applied by the controller 100, for example, IGBT, GTO, IGCT, etc. Of course, it may be used instead of the MOSFET device.
도 3은 이러한 본 발명의 실시 예에 따른 반도체 회로 차단기(10)에서, 부하의 초기 기동 시에 게이트 드라이버의 출력 전압을 제어하는 동작 과정을 도시한 흐름도이다. 3 is a flowchart illustrating an operation process of controlling the output voltage of the gate driver when the load is initially started in the
본 발명의 실시 예에 따른 반도체 회로 차단기(10)의 제어부(100)는 차단 스위치(150)가 오프된 상태, 즉 전력 계통과 부하가 연결되지 않은 무부하 상태에서, 차단 스위치(150)가 온 되었는지 여부를 검출할 수 있다. 그리고 상기 차단 스위치(150)가 온 되어 전력 계통과 부하가 초기 연결되는 경우, 도 3에서 도시한 동작 과정을 시작할 수 있다. The control unit 100 of the
도 3을 참조하여 살펴보면, 상술한 바와 같이 차단 스위치(150)가 온 되어 전력 계통과 부하가 초기 연결되면, 제어부(100)는 게이트 드라이버 출력 전압이 제1 전압으로 제한되도록 각 게이트 드라이버들(141, 142)을 제어할 수 있다(S300). 이 경우 상기 제1 전압은 반도체 스위치들(111, 112)의 문턱 전압보다는 높은 전압이며, 제한되지 않은 전압, 즉 게이트 드라이버의 정상 출력 전압(제2 전압) 보다는 낮은 전압일 수 있다. Referring to FIG. 3 , when the cut-
이와 같이 게이트 드라이버 출력 전압이 제한됨에 따라 각 반도체 스위치들(111, 112)의 허용 전류 내량이 제한될 수 있다. 따라서 차단 스위치(150) 구동(온)에 따라 전력 계통과 부하가 초기 연결되는 경우, 본 발명의 실시 예에 따른 반도체 회로 차단기(10)는 전력 계통으로부터 부하로 공급되는 전류를 일부 제한함으로써, 제한된 크기의 전류가 부하로 공급될 수 있도록 한다. 이에 따라 상기 초기 연결시 발생하는 돌입 전류의 크기가 작아질 수 있다. As the gate driver output voltage is limited as described above, the allowable current tolerance of each of the semiconductor switches 111 and 112 may be limited. Therefore, when the power system and the load are initially connected according to the driving (on) of the cut-
한편 상기 S300 단계에서 게이트 드라이버의 출력 전압이 제한되는 경우, 제어부(100)는 상기 차단 스위치(150) 구동(온)에 따라 전력 계통과 부하가 초기 연결된 시점으로부터 일정 시간이 경과되었는지 여부를 검출할 수 있다(S302). On the other hand, when the output voltage of the gate driver is limited in step S300, the control unit 100 detects whether a predetermined time has elapsed from the time when the power system and the load are initially connected according to the driving (on) of the cut-
한편 상기 일정 시간은 사용자에 의해 임의로 결정되는 시간일 수 있다. 또는 돌입 전류와 관련하여 복수회 이루어진 실험 결과, 부하의 초기 기동 이후에 발생한 돌입 전류가 사라지는데 소요되는 시간들에 근거하여 결정되는 최적의 시간일 수 있다. Meanwhile, the predetermined time may be a time arbitrarily determined by a user. Alternatively, as a result of a plurality of experiments with respect to the inrush current, it may be the optimal time determined based on the time required for the inrush current generated after the initial start of the load to disappear.
따라서 본 발명은 부하의 초기 기동 시에 일시적으로 발생하는 돌입 전류의 특성 상, 상기 일정 시간 동안 게이트 드라이버들(141, 142)의 출력 전압을 제한함으로써, 상기 돌입 전류의 크기를 제한하고, 상기 돌입 전류가 사라지면 다시 게이트 드라이버들(141, 142)의 출력 전압을 복원함으로써, 전력 계통으로부터 부하로 정상 크기의 전류가 공급될 수 있도록 한다. Therefore, the present invention limits the magnitude of the inrush current by limiting the output voltages of the
여기서 상기 일정 시간은 부하 또는 전력 계통의 종류에 따라 달라질 수 있다. 이 경우 반도체 회로 차단기(10)에 연결된 부하 또는 전력 계통의 종류나 특성에 따라 서로 다른 시간값들을 포함하는 메모리(도시되지 않음)를 더 포함할 수 있으며, 제어부(100)는 현재 연결된 부하 또는 전력 계통의 종류에 근거하여 상기 메모리에 저장된 복수의 시간값 중 어느 하나에 따라 상기 일정 시간을 설정할 수 있다. Here, the predetermined time may vary depending on the type of load or power system. In this case, the
한편 상기 S302 단계에서 경과 시간을 검출한 결과, 상기 일정 시간이 경과되지 않은 상태라면, 제어부(100)는 다시 S300 단계로 진행하여 출력 전압이 제한되도록 각 게이트 드라이버들(141, 142)을 제어할 수 있다. 그리고 다시 S302 단계로 진행하여 상기 전력 계통과 부하가 초기 연결된 시점으로부터 경과된 시간을 다시 검출할 수 있다. Meanwhile, as a result of detecting the elapsed time in step S302, if the predetermined time has not elapsed, the controller 100 proceeds to step S300 again to control the
반면 상기 S302 단계의 검출 결과, 기 설정된 시간이 경과한 경우라면 제어부(100)는 게이트 드라이버 출력 전압의 제한을 해제할 수 있다(S304). 따라서 각 게이트 드라이버(141, 142)의 출력 전압은 정상 출력 전압(제2 전압)으로 복원될 수 있으며, 이에 따라 각 반도체 스위치들(111, 112)의 허용 전류 내량이 복원될 수 있다. 따라서 전력 계통으로부터 부하로 정상적인 크기의 전류가 공급될 수 있다. On the other hand, if the predetermined time has elapsed as a result of the detection in step S302, the control unit 100 may release the limit of the gate driver output voltage (S304). Accordingly, the output voltage of each of the
한편 상기 제1 전압은, 본 발명과 관련하여 이루어진 복수의 실험에 따라 결정되는 크기의 전압으로서, 상기 반도체 회로 차단기(10)에서 허용되는 허용 전류 미만의 크기를 가지는 돌입 전류가 발생되도록 하는 게이트 드라이버 출력 전압일 수 있다. 이에 따라 본 발명의 실시 예에 따른 반도체 회로 차단기(10)는 초기 충전 회로 없이도, 상기 돌입 전류로 인하여 반도체 회로 차단기(10)가 회로를 오차단하는 경우를 방지할 수 있다. Meanwhile, the first voltage is a voltage of a magnitude determined according to a plurality of experiments performed in relation to the present invention, and a gate driver for generating an inrush current having a magnitude less than the allowable current allowed by the
한편 도 4는 통상적인 반도체 회로 차단기의 게이트 드라이버 출력 전압과, 본 발명의 실시 예에 따른 반도체 회로 차단기(10)에서의 게이트 드라이버 출력 전압 변화를 도시한 그래프이다. Meanwhile, FIG. 4 is a graph illustrating a gate driver output voltage of a typical semiconductor circuit breaker and a change in gate driver output voltage of the
먼저 도 4의 (a)는 통상적인 반도체 회로 차단기에서, 게이트 드라이버의 출력 전압을 도시한 것이다. 도 4의 (a)에서 보이고 있는 바와 같이 통상적인 반도체 회로 차단기의 제어부는 게이트 드라이버의 출력 전압을 제어하지 않으므로, 차단 스위치의 동작에 따라 전력 계통과 부하가 연결되면, 정상 출력 전압(V2)이 게이트 드라이버로부터 반도체 스위치의 게이트 단자에 인가될 수 있다. 따라서 제한되지 않은 정상 크기의 전류가 전력 계통으로부터 부하로 공급될 수 있으며, 이에 반도체 회로 차단기의 허용 전류 크기를 넘는 돌입 전류가 발생될 수 있다. 따라서 통상적인 반도체 회로 차단기는 전력 계통으로부터 부하로 공급되는 전류를 제한하기 위한 별도의 초기 충전 회로가 요구된다. First, FIG. 4A shows an output voltage of a gate driver in a typical semiconductor circuit breaker. As shown in (a) of FIG. 4 , since the control unit of a typical semiconductor circuit breaker does not control the output voltage of the gate driver, when the power system and the load are connected according to the operation of the cut-off switch, the normal output voltage V2 is It can be applied from the gate driver to the gate terminal of the semiconductor switch. Accordingly, an unrestricted normal magnitude current may be supplied from the power system to the load, and thus, an inrush current exceeding the allowable current magnitude of the semiconductor circuit breaker may be generated. Therefore, a typical semiconductor circuit breaker requires a separate initial charging circuit for limiting the current supplied to the load from the power system.
이에 반해 도 4의 (b)는 본 발명의 실시 예에 따른 반도체 회로 차단기(10)에서, 차단 스위치의 동작에 따라 전력 계통과 부하가 초기 연결된 이후부터 시간의 흐름에 따른 게이트 드라이버의 출력 전압의 변화를 도시한 것이다. On the other hand, in FIG. 4(b), in the
도 4의 (b)를 참조하여 살펴보면, 상술한 바와 같이 본 발명의 실시 예에 따른 반도체 회로 차단기(10)의 제어부(100)는, 상기 전력 계통과 부하가 초기 연결된 시점으로부터 일정 시간(T) 동안 게이트 드라이버의 출력 전압을 제한하여, 정상 출력 전압(제2 전압, V2)보다 낮은 제1 전압(V1)이 출력되도록 각 게이트 드라이버들(141, 142)을 제어한다. 따라서 상기 일정 시간(T) 동안 정상 출력 전압(제2 전압) 보다 낮은 제1 전압에 따라 제한된 크기의 전류가 전력 계통으로부터 부하로 공급될 수 있으며, 이에 반도체 회로 차단기의 허용 전류 크기 미만의 돌입 전류가 발생될 수 있다. Referring to FIG. 4 (b), as described above, the control unit 100 of the
한편 상기 전력 계통과 부하가 초기 연결된 시점(이하 초기 연결 시점)이후부터 일정 시간(T)이 경과되는 경우, 전력 계통과 부하 사이의 전류가 안정화되고 이에 따라 전류 흐름이 정상 상태로 복귀될 수 있다. 따라서 본 발명의 실시 예에 따른 반도체 회로 차단기(10)의 제어부(100)는 상기 초기 연결 시점이후로부터 상기 일정 시간(T)의 경과하는 경우 게이트 드라이버의 출력 전압 제한을 해제할 수 있다. On the other hand, when a predetermined time (T) has elapsed from the time when the power system and the load are initially connected (hereinafter referred to as the initial connection time), the current between the power system and the load is stabilized, and accordingly, the current flow can be returned to a normal state. . Therefore, the control unit 100 of the
따라서 상기 초기 연결 시점 이후로부터 상기 일정 시간(T)이 경과되는 경우 게이트 드라이버 출력 전압은 정상 상태로 복원되어, 정상 출력 전압(V2)이 게이트 드라이버로부터 반도체 스위치의 게이트 단자에 인가될 수 있다. 따라서 각 반도체 스위치(111, 112)의 허용 전류 내량이 복원되어 전력 계통으로부터 부하로 정상적인 크기의 전류가 공급될 수 있다. Accordingly, when the predetermined time T elapses after the initial connection time, the gate driver output voltage may be restored to a normal state, and the normal output voltage V2 may be applied from the gate driver to the gate terminal of the semiconductor switch. Accordingly, the allowable current tolerance of each of the semiconductor switches 111 and 112 is restored, so that a normal current can be supplied from the power system to the load.
한편 상술한 설명에서는 제어부가 상기 초기 연결 시점으로부터 일정 시간이 경과된 이후에 자동으로 제한된 게이트 드라이버의 출력 전압을 복원시키는 것을 예로 들어 설명하였으나, 이와는 달리 제어부가 돌입 전류의 유무를 검출하고 검출 결과에 따라 상기 제한된 게이트 드라이버의 출력 전압을 복원할 수도 있음은 물론이다. Meanwhile, in the above description, the controller automatically restores the limited output voltage of the gate driver after a certain time has elapsed from the initial connection time as an example. Accordingly, of course, the output voltage of the limited gate driver may be restored.
이러한 경우의 본 발명의 실시 예에 따른 반도체 회로 차단기(20)를 이하에서 설명하기로 한다. 한편 이하의 본 발명의 실시 예에 따른 반도체 회로 차단기(20)를 상기 도 1 내지 도 4에서 설명한 반도체 회로 차단기(10)와 구분하기 위하여, 상기 도 1 내지 도 4에서 설명한 반도체 회로 차단기(10)를 본 발명의 제1 실시 예에 따른 반도체 회로 차단기(10)라고 하기로 하고, 이하에서 설명하는 반도체 회로 차단기를 본 발명의 제2 실시 예에 따른 반도체 회로 차단기(20)라고 하기로 한다. In this case, the
도 5는 본 발명의 제2 실시 예에 따른 반도체 회로 차단기(20)의 회로 구조를 도시한 회로도이다. 5 is a circuit diagram illustrating a circuit structure of a
도 5를 참조하여 살펴보면, 본 발명의 제2 실시 예에 따른 반도체 회로 차단기(20)는 반도체 회로 차단기(20) 내의 전류를 검출하는 전류 센서(210)를 더 포함할 수 있다. 그리고 반도체 회로 차단기(20) 내에서 검출된 전류의 정보를 제어부(200)에 전송할 수 있다. Referring to FIG. 5 , the
상기 전류 센서(210)는, 도 5에서 보이고 있는 바와 같이, 반도체 스위치부(110)와 B 계통 사이에 흐르는 전류를 검출하도록 상기 반도체 스위치부(110)와 B 계통 사이에 배치될 수 있다. 그러나 이에 한정되는 것이 아니고, 얼마든지 다른 위치에 배치될 수 있다. 일 예로 전류 센서(210)는 반도체 스위치부(110)와 차단 스위치(150) 사이에 배치될 수도 있으며, 이 경우 상기 전류 센서(210)는 차단 스위치(150)를 통해 A 계통으로부터 반도체 스위치부(110)로 공급되는 전류를 검출할 수 있다. The
한편 본 발명의 제2 실시 예에 따른 반도체 회로 차단기(20)의 제어부(200)는 전류 센서(210)로부터 수집되는 전류 정보에 근거하여 돌입 전류의 존재 여부를 검출할 수 있다. 일 예로 제어부(200)는, 전력 계통(예 : A 계통)과 부하(예 : B 계통)가 연결되지 않은 상태에서, 차단 스위치의 동작(온)에 따라 상기 전력 계통과 부하가 연결되는 경우, 정상 출력 전압(제2 전압)보다 낮은 제1 전압이 출력되도록 각 게이트 드라이버들(141, 142)을 제어할 수 있다. 따라서 정상 출력 전압(제2 전압) 보다 낮은 제1 전압에 따라 제한된 크기의 전류가 상기 전력 계통으로부터 상기 부하로 공급될 수 있으며, 이에 부하의 초기 기동에 따른 돌입 전류 역시 반도체 회로 차단기(20)의 허용 전류 크기 보다 작은 크기로 발생될 수 있다. Meanwhile, the
한편 상기 차단 스위치의 동작(온)에 따라 상기 전력 계통과 부하가 연결되는 경우(이하 초기 연결이라고 하기로 한다), 제어부(200)는 전류 센서(210)를 제어하여 상기 전력 계통과 부하 사이에 흐르는 전류에 대한 정보를 수집할 수 있다. 일 예로 상기 전류 센서(210)는 전류 크기를 측정하기 위한 홀(hole) 소자를 포함하는 센서일 수 있다. 이 경우 상기 전류 정보는 상기 홀 소자를 통해 계측되는 전류의 크기에 대한 정보일 수 있다. 그러면 제어부(200)는 상기 수집된 전류 크기에 대한 정보에 근거하여, 현재 돌입 전류가 존재하는지 여부를 판단할 수 있다. On the other hand, when the power system and the load are connected according to the operation (on) of the cut-off switch (hereinafter referred to as initial connection), the
그리고 제어부(200)는 상기 판단 결과, 돌입 전류가 없는 경우라면 게이트 드라이버들(141, 142)에 대한 출력 전압 제한을 해제할 수 있다. 따라서 게이트 드라이버 출력 전압은 정상 상태로 복원된 전압이 게이트 드라이버로부터 반도체 스위치의 게이트 단자에 인가될 수 있다. 따라서 각 반도체 스위치(111, 112)의 허용 전류 내량이 복원되어 전력 계통으로부터 부하로 정상적인 크기의 전류가 공급될 수 있다. Also, if there is no inrush current as a result of the determination, the
도 6은, 도 5에서 도시한 본 발명의 제2 실시 예에 따른 반도체 회로 차단기(20)에서 전력 계통과 부하의 연결 초기에 게이트 드라이버의 출력 전압을 제어하는 동작 과정을 도시한 흐름도이다. 6 is a flowchart illustrating an operation process of controlling the output voltage of the gate driver at the initial stage of connection between the power system and the load in the
먼저 본 발명의 실시 예에 따른 반도체 회로 차단기(20)의 제어부(200)는 차단 스위치(150)가 오프된 상태, 즉 전력 계통과 부하가 연결되지 않은 무부하 상태에서, 차단 스위치(150)가 온 되었는지 여부를 검출할 수 있다. 그리고 상기 차단 스위치(150)가 온 되어 전력 계통과 부하가 초기 연결되는 경우, 도 6에서 도시한 동작 과정을 시작할 수 있다. First, in the
도 6을 참조하여 살펴보면, 상술한 바와 같이 차단 스위치(150)가 온 되어 전력 계통과 부하가 초기 연결되면, 제어부(200)는 게이트 드라이버 출력 전압이 제1 전압으로 제한되도록 각 게이트 드라이버들(141, 142)을 제어할 수 있다(S600). 이 경우 상기 제1 전압은 반도체 스위치들(111, 112)의 문턱 전압보다는 높은 전압이며, 제한되지 않은 전압, 즉 게이트 드라이버의 정상 출력 전압(제2 전압) 보다는 낮은 전압일 수 있다. Referring to FIG. 6 , when the cut-
이와 같이 게이트 드라이버 출력 전압이 제한됨에 따라 각 반도체 스위치들(111, 112)의 허용 전류 내량이 제한될 수 있다. 따라서 차단 스위치(150) 구동(온)에 따라 전력 계통과 부하가 초기 연결되는 경우, 본 발명의 실시 예에 따른 반도체 회로 차단기(10)는 전력 계통으로부터 부하로 공급되는 전류를 일부 제한함으로써, 제한된 크기의 전류가 부하로 공급될 수 있도록 한다. 이에 따라 상기 초기 연결 시 발생하는 돌입 전류의 크기가 작아질 수 있다. As the gate driver output voltage is limited as described above, the allowable current tolerance of each of the semiconductor switches 111 and 112 may be limited. Therefore, when the power system and the load are initially connected according to the driving (on) of the cut-
한편 상기 S600 단계에서 게이트 드라이버의 출력 전압이 제한되는 경우, 제어부(200)는 전류 센서(210)를 구동하여 상기 전력 계통과 부하 사이에 흐르는 전류를 감지할 수 있다(S602). 이 경우 상기 전류 센서(210)는 비활성 상태에서 활성 상태로 전환될 수 있으며, 기 설정된 시간 간격으로 상기 전력 계통과 부하 사이에 흐르는 전류의 크기를 계측 및 계측된 결과를 제어부(200)에 전송할 수 있다. Meanwhile, when the output voltage of the gate driver is limited in step S600 , the
그러면 제어부(200)는 전류 센서(210)에서 계측된 전류 크기에 근거하여 돌입 전류를 검출할 수 있다(S604). 즉, 제어부(200)는 전류 센서(210)의 계측 결과에 근거하여 부하의 초기 기동에 따른 돌입 전류가 존재하는지 여부를 판단할 수 있다. 그리고 판단 결과 돌입 전류가 있는 경우라면, 게이트 드라이버들(141, 142)의 출력 전압을 제한하는 상태를 유지하면서, 전력 계통과 부하 사이에 흐르는 전류를 감지 및 감지된 전류에 근거하여 돌입 전류를 검출하는 S602 단계 내지 S604 단계에 이르는 과정을 다시 수행할 수 있다. Then, the
한편 상기 S604 단계의 검출 결과, 전력 계통과 부하 사이에서 돌입 전류가 검출되지 않은 경우라면, 제어부(200)는 게이트 드라이버 출력 전압의 제한을 해제할 수 있다(S606). 따라서 각 게이트 드라이버(141, 142)의 출력 전압은 정상 출력 전압(제2 전압)으로 복원될 수 있으며, 이에 따라 각 반도체 스위치들(111, 112)의 허용 전류 내량이 복원될 수 있다. 따라서 전력 계통으로부터 부하로 정상적인 크기의 전류가 공급될 수 있다. Meanwhile, if the inrush current is not detected between the power system and the load as a result of the detection in step S604 , the
이와 같이 게이트 드라이버(141, 142)의 출력 전압이 복원되는 경우 제어부(200)는 전류 센서(210)를 비활성할 수 있다. 이 경우 불필요한 전류 센서(210)의 구동에 따라 소요되는 전력이 절약될 수 있다. As such, when the output voltages of the
한편 상술한 설명에서는 전류를 감지한 결과에 근거하여 돌입 전류 유무를 판단하는 구성을 언급한 바, 하기 도 7은, 상기 도 6의 S604 단계에서 감지된 전류 특성에 따른 돌입 전류의 유무를 판단하는 과정을 보다 자세히 도시한 흐름도이다. Meanwhile, in the above description, the configuration for determining the presence or absence of inrush current based on the result of sensing the current has been mentioned. A flowchart illustrating the process in more detail.
도 7을 참조하여 살펴보면, 본 발명의 제2 실시 예에 따른 반도체 회로 차단기(20)의 제어부(200)는 전류 센서(210)로부터 기 설정된 시간 간격으로 전력 계통과 부하 사이에 흐르는 전류 크기가 계측되면, 일정 시간 동안 계측된 전류 크기들로부터 전류 특성을 추출할 수 있다(S700). Referring to FIG. 7 , the
여기서 상기 전류 특성은 전류 크기의 시간별 증가량 또는 시간별 감소량, 즉 시간에 따른 전류 크기 변화량(예 : 시간에 따른 전류 크기의 변화량의 기울기)을 포함할 수 있다. 또한 최소 전류 크기와 최대 전류 크기의 비율이나 제한된 게이트 드라이버 출력 전압에 따라 부하로 공급되는 전류에 대비한 평균 전류 크기의 비율, 또는 최소 전류 크기나 최대 전류 크기 및 평균 전류 크기와 같은 통계 정보를 포함할 수도 있다. Here, the current characteristic may include an increase or decrease in the magnitude of the current with time, that is, an amount of change in the magnitude of the current with time (eg, a slope of the amount of change in the magnitude of the current with time). It also contains statistical information such as the ratio of the minimum current magnitude to the maximum current magnitude, or the ratio of the average current magnitude to the current supplied to the load depending on the gate driver output voltage limited, or the minimum current magnitude or the maximum current magnitude and the average current magnitude. You may.
한편 상기 S700 단계에서 전류 특성이 추출되면, 제어부(200)는 추출된 전류 특성이 기 설정된 조건을 충족하는지 여부를 판단할 수 있다(S702). 여기서 상기 기 설정된 조건은 돌입 전류의 전류 특성(돌입 전류 프로파일(profile))에 따라 설정된 조건일 수 있다. Meanwhile, when the current characteristic is extracted in step S700, the
일 예로 전류 크기의 시간별 증가량 또는 감소량(예 : 시간별 변화량 기울기)이 기 설정된 돌입 전류의 프로파일에 따른 시간별 증가량 또는 감소량(예 : 시간별 변화량 기울기) 조건에 충족되는 경우 제어부(200)는 현재 전력 계통과 부하 사이에 돌입 전류가 발생한 것으로 판단할 수 있다. 또는 제어부(200)는 제한된 게이트 드라이버 출력 전압에 따라 부하에 공급되는 전류에 대비한 전류 계측값의 통계적 산출값(예 : 평균 전류 크기 등)이 상기 기 설정된 돌입 전류 프로파일에 따른 전류 특성 조건에 충족되는 경우 현재 전력 계통과 부하 사이에 돌입 전류가 발생한 것으로 판단할 수 있다(S704). As an example, if the amount of increase or decrease by time (eg, the slope of the amount of change by time) of the current magnitude by time (eg, the slope of the amount of change by time) satisfies the condition of the amount of increase or decrease by time (eg, the slope of the amount of change by time) according to the preset inrush current profile, the
이 경우 제어부(200)는 추출된 전류 특성과 상기 돌입 전류 프로파일에 따른 전류 특성을 비교하고, 기 설정된 수준 이상 일치하는 경우 상기 기 설정된 조건을 충족하는 것으로 판단할 수 있다. In this case, the
이를 위해 본 발명의 제2 실시 예에 따른 반도체 회로 차단기(20)는 돌입 전류의 전류 특성에 따른 기 설정된 적어도 하나의 조건에 대한 정보를 포함하는 메모리(도시되지 않음)를 구비할 수 있다. To this end, the
한편 상기 S702 단계의 판단 결과, 돌입 전류가 발생한 것으로 판단되면(S704), 제어부(200)는 상기 도 6의 S604 단계에서 전력 계통과 부하 사이에서 돌입 전류가 검출된 것으로 판단할 수 있다. 그러면 다시 도 6의 S602 단계로 진행하여, 상기 S602 단계 내지 S604 단계에 이르는 과정을 반복 수행할 수 있다. Meanwhile, if it is determined that inrush current has occurred as a result of the determination in step S702 (S704), the
반면 상기 S702 단계의 판단 결과, 돌입 전류가 발생하지 않은 것으로 판단되면(S706), 제어부(200)는 상기 도 6의 S604 단계에서 전력 계통과 부하 사이에서 돌입 전류가 검출되지 않은 것으로 판단할 수 있다. 그러면 도 6의 S606 단계로 진행하여, 게이트 드라이버 출력 전압 제한을 해제하여, 정상적인 전압이 출력되도록 상기 게이트 드라이버들41, 142)을 제어할 수 있다. 따라서 전력 계통으로부터 부하로 정상적인 크기의 전류가 공급될 수 있다. On the other hand, if it is determined that inrush current has not occurred as a result of the determination in step S702 (S706), the
전술한 본 발명과 관련된 반도체 회로 차단기를 제어하는 제어부의 제어 방법은 프로그램이 기록된 매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 매체는, 컴퓨터 시스템에 의하여 판독될 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 매체의 예로는, HDD(Hard Disk Drive), SSD(Solid State Disk), SDD(Silicon Disk Drive), ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장 장치 등이 있으며, 또한 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한, 상기 컴퓨터는 반도체 회로 차단기의 제어부를 포함할 수 있다. The control method of the controller for controlling the semiconductor circuit breaker related to the present invention described above can be implemented as computer-readable codes in a medium in which a program is recorded. The computer-readable medium includes any type of recording device in which data readable by a computer system is stored. Examples of computer-readable media include Hard Disk Drive (HDD), Solid State Disk (SSD), Silicon Disk Drive (SDD), ROM, RAM, CD-ROM, magnetic tape, floppy disk, optical data storage device, etc. There is also a carrier wave (eg, transmission over the Internet) that includes implementation in the form of. In addition, the computer may include a control unit of the semiconductor circuit breaker.
따라서 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.Accordingly, the detailed description should not be construed as restrictive in all respects and should be considered as exemplary. The scope of the present invention should be determined by a reasonable interpretation of the appended claims, and all modifications within the equivalent scope of the present invention are included in the scope of the present invention.
10 : 반도체 회로 차단기
100 : 제어부
101 : 타이머
110 : 반도체 스위치부
111 : 제1 반도체 스위치
112 : 제2 반도체 스위치
121 : 제1 다이오드
122 : 제2 다이오드
130 : 과전압 억제부
141 : 제1 게이트 드라이버
142 : 제2 게이트 드라이버
150 : 차단 스위치10: semiconductor circuit breaker
100: control unit 101: timer
110: semiconductor switch unit 111: first semiconductor switch
112: second semiconductor switch 121: first diode
122: second diode 130: overvoltage suppressor
141: first gate driver 142: second gate driver
150: disconnect switch
Claims (17)
어느 하나의 전력 계통으로부터 상기 반도체 회로 차단기 및 다른 전력 계통을 물리적으로 연결 또는 절연시키는 차단 스위치;
게이트 단자에 인가되는 전압에 따라 상기 제1 전력 계통과 제2 전력 계통을 전기적으로 연결 또는 절연시키는 복수의 반도체 스위치를 포함하는 반도체 스위치부;
상기 복수의 반도체 스위치의 각 게이트 단자에, 게이트 전압을 인가는 복수의 게이트 드라이버; 및,
상기 차단 스위치를 제어하여 상기 제1 전력 계통과 제2 전력 계통을 물리적으로 연결하거나 절연하며,
상기 제1 전력 계통과 제2 전력 계통이 물리적으로 도통되면, 기 설정된 조건이 충족될 때까지 제한된 전압이 상기 게이트 단자에 인가되도록 상기 게이트 드라이버를 제어하는 제어부를 포함하는 것을 특징으로 하는 반도체 회로 차단기. In the semiconductor circuit breaker (Solid State Circuit Breaker) disposed between the first power system and the second power system,
a disconnect switch that physically connects or insulates the semiconductor circuit breaker and another power system from any one power system;
a semiconductor switch unit including a plurality of semiconductor switches that electrically connect or insulate the first power system and the second power system according to a voltage applied to a gate terminal;
a plurality of gate drivers for applying a gate voltage to each gate terminal of the plurality of semiconductor switches; and,
By controlling the cut-off switch to physically connect or insulate the first power system and the second power system,
and a controller for controlling the gate driver so that, when the first power system and the second power system are physically connected, a limited voltage is applied to the gate terminal until a preset condition is satisfied. .
상기 제어부는,
상기 기 설정된 조건이 충족되면 상기 게이트 드라이버의 정상 출력 전압이 상기 게이트 단자에 인가되도록 상기 게이트 드라이버를 제어하며,
상기 제한된 전압은,
상기 게이트 단자의 문턱 전압보다 높은 전압이며, 상기 정상 출력 전압보다 낮은 전압임을 특징으로 하는 반도체 회로 차단기.According to claim 1,
The control unit is
When the preset condition is satisfied, the gate driver is controlled so that a normal output voltage of the gate driver is applied to the gate terminal,
The limited voltage is
A voltage higher than a threshold voltage of the gate terminal and a voltage lower than the normal output voltage.
상기 차단 스위치의 동작에 따라 상기 제1 전력 계통과 제2 전력 계통이 물리적으로 도통된 이후 기 설정된 시간이 경과되었는지 여부에 따라 결정되는 것을 특징으로 하는 반도체 회로 차단기. According to claim 1, wherein whether the predetermined condition is satisfied,
The semiconductor circuit breaker, characterized in that it is determined according to whether a preset time has elapsed after the first power system and the second power system are physically connected according to the operation of the cut-off switch.
상기 차단 스위치의 동작에 따라 상기 제1 전력 계통과 제2 전력 계통이 물리적으로 도통된 이후의 경과 시간을 계측하기 위한 타이머를 더 포함하는 것을 특징으로 하는 반도체 회로 차단기.According to claim 3, wherein the control unit,
The semiconductor circuit breaker further comprising a timer for measuring an elapsed time after the first power system and the second power system are physically connected according to the operation of the cut-off switch.
상기 제1 전력 계통과 상기 제2 전력 계통 중 적어도 하나의 종류나 특성에 따라 서로 다르게 결정되는 것을 특징으로 하는 반도체 회로 차단기.According to claim 3, wherein the preset time,
The semiconductor circuit breaker according to any one of the first power system and the second power system, which is determined differently according to a type or characteristic of at least one.
상기 제1 전력 계통과 제2 전력 계통이 물리적으로 도통되는 경우, 상기 제1 전력 계통과 상기 제2 전력 계통 사이에 흐르는 전류를 검출하기 위한 전류 센서를 더 포함하고,
상기 제어부는,
상기 전류 센서의 계측 결과에 근거하여 상기 기 설정된 조건의 충족 여부를 판단하는 것을 특징으로 하는 반도체 회로 차단기. According to claim 1,
When the first power system and the second power system are physically connected, further comprising a current sensor for detecting a current flowing between the first power system and the second power system,
The control unit is
A semiconductor circuit breaker, characterized in that it is determined whether the predetermined condition is satisfied based on the measurement result of the current sensor.
기 설정된 시간 간격에 따라 상기 전류 센서의 계측 결과를 수집하여 전류 특성을 추출하고, 추출된 전류 특성이 기 설정된 돌입 전류 프로파일(profile)에 따른 돌입 전류 전류 특성과 기 설정된 수준 이상 일치하는 경우 상기 기 설정된 조건을 충족하는 것으로 판단하는 것을 특징으로 하는 반도체 회로 차단기.According to claim 6, wherein the control unit,
The measurement result of the current sensor is collected according to a preset time interval to extract a current characteristic, and when the extracted current characteristic matches the inrush current characteristic according to a preset inrush current profile by more than a preset level, the A semiconductor circuit breaker, characterized in that it is determined that the set condition is satisfied.
전류 크기의 시간별 변화량 기울기 또는 상기 게이트 단자에 인가되는 제한된 전압에 대비한 전류 계측값의 통계적 산출값 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 회로 차단기.According to claim 7, wherein the current characteristic,
A semiconductor circuit breaker comprising any one of a gradient of the amount of change over time of a current magnitude or a statistical calculation value of a current measurement value with respect to a limited voltage applied to the gate terminal.
비활성화된 상기 전류 센서를, 상기 제1 전력 계통과 제2 전력 계통이 물리적으로 도통되는 경우에 활성화하여 상기 제1 전력 계통과 제2 전력 계통 사이에 흐르는 전류를 계측하고, 상기 기 설정된 조건이 충족되는 경우 상기 전류 센서를 다시 비활성화하는 것을 특징으로 하는 반도체 회로 차단기. According to claim 6, wherein the control unit,
The deactivated current sensor is activated when the first power system and the second power system are physically connected to measure the current flowing between the first power system and the second power system, and the preset condition is satisfied A semiconductor circuit breaker, characterized in that the current sensor is deactivated again if it is.
상기 반도체 회로 차단기에서 허용되는 기 설정된 허용 전류 크기 미만으로 상기 제1 전력 계통과 제2 전력 계통의 연결 초기에 발생하는 돌입 전류 크기가 제한되도록, 상기 복수의 반도체 스위치의 허용 전류 내량을 제한하는 전압임을 특징으로 하는 반도체 회로 차단기. The method of claim 1 , wherein the limited voltage is
Voltage limiting the allowable current tolerance of the plurality of semiconductor switches so that the inrush current generated at the initial stage of connection of the first power system and the second power system is limited to less than a preset allowable current size allowed by the semiconductor circuit breaker A semiconductor circuit breaker characterized in that.
상기 반도체 회로 차단기의 차단 스위치를 제어하여 어느 하나의 전력 계통으로부터 상기 반도체 회로 차단기 및 다른 전력 계통을 물리적으로 연결시키는 단계;
기 설정된 각 게이트 단자의 문턱 전압보다 높고 각 게이트 드라이버의 정상 출력 전압 보다 낮은 게이트 전압이 상기 반도체 회로 차단기에 구비된 각 반도체 스위치의 게이트 단자들에 인가되도록, 제한된 게이트 전압을 각 게이트 단자에 인가하는 게이트 드라이버들을 제어하는 단계;
기 설정된 조건이 충족되었는지 여부를 판단하는 단계; 및,
상기 기 설정된 조건의 충족 여부에 따라, 상기 낮은 게이트 전압이 인가되는 상태를 유지하도록 상기 게이트 드라이버들을 제어하거나, 상기 정상 출력 전압에 대응하는 전압으로 게이트 전압이 복원되도록 상기 게이트 드라이버들을 제어하는 단계를 포함하는 것을 특징으로 하는 반도체 회로 차단기의 제어 방법.In the control method of a semiconductor circuit breaker (Solid State Circuit Breaker) disposed between the first power system and the second power system,
physically connecting the semiconductor circuit breaker and another power system from any one power system by controlling a cut-off switch of the semiconductor circuit breaker;
Applying a limited gate voltage to each gate terminal so that a gate voltage that is higher than the preset threshold voltage of each gate terminal and lower than the normal output voltage of each gate driver is applied to the gate terminals of each semiconductor switch provided in the semiconductor circuit breaker controlling the gate drivers;
determining whether a preset condition is satisfied; and,
controlling the gate drivers to maintain a state in which the low gate voltage is applied, or controlling the gate drivers to restore the gate voltage to a voltage corresponding to the normal output voltage according to whether the preset condition is satisfied; Control method of a semiconductor circuit breaker comprising the.
상기 차단 스위치의 동작에 따라 상기 제1 전력 계통과 제2 전력 계통이 물리적으로 도통된 이후 기 설정된 시간이 경과되었는지 여부에 따라 결정되는 것을 특징으로 하는 반도체 회로 차단기의 제어 방법.The method of claim 11, wherein whether the preset condition is satisfied,
The method of controlling a semiconductor circuit breaker, characterized in that it is determined according to whether a preset time has elapsed after the first power system and the second power system are physically connected according to the operation of the cut-off switch.
상기 제1 전력 계통과 상기 제2 전력 계통 중 적어도 하나의 종류나 특성에 따라 서로 다르게 결정되는 것을 특징으로 하는 반도체 회로 차단기의 제어 방법.The method of claim 12, wherein the preset time is,
The control method of a semiconductor circuit breaker, characterized in that the determination is different depending on the type or characteristic of at least one of the first power system and the second power system.
상기 기 설정된 조건이 충족되었는지 여부를 판단하는 단계는,
상기 제1 전력 계통과 제2 전력 계통이 물리적으로 도통되는 경우, 상기 제1 전력 계통과 상기 제2 전력 계통 사이에 흐르는 전류를 검출하는 단계; 및,
상기 전류 검출 결과에 근거하여 상기 기 설정된 조건의 충족 여부를 판단하는 단계를 더 포함하는 것을 특징으로 하는 반도체 회로 차단기의 제어 방법.12. The method of claim 11,
The step of determining whether the preset condition is satisfied,
detecting a current flowing between the first power system and the second power system when the first power system and the second power system are physically connected; and,
The method of controlling a semiconductor circuit breaker further comprising the step of determining whether the preset condition is satisfied based on the current detection result.
상기 전류 검출 결과에 근거하여 상기 기 설정된 조건의 충족 여부를 판단하는 단계는,
상기 전류 검출 결과에 근거하여 상기 제1 전력 계통과 제2 전력 계통 사이에 흐르는 전류의 전류 특성을 추출하는 단계;
추출된 전류 특성과 기 설정된 돌입 전류 프로파일(profile)에 따른 돌입 전류 전류 특성을 비교하는 단계; 및,
상기 비교 결과, 상기 추출된 전류 특성과 상기 돌입 전류 프로파일에 따른 전류 특성이 기 설정된 수준 이상 일치하는지 여부에 따라 상기 기 설정된 조건을 충족하는 단계를 더 포함하는 것을 특징으로 하는 반도체 회로 차단기의 제어 방법.15. The method of claim 14,
The step of determining whether the preset condition is satisfied based on the current detection result,
extracting a current characteristic of a current flowing between the first power system and the second power system based on the current detection result;
comparing the extracted current characteristics and inrush current characteristics according to a preset inrush current profile; and,
As a result of the comparison, the method of controlling a semiconductor circuit breaker further comprising: satisfying the preset condition according to whether the extracted current characteristic and the current characteristic according to the inrush current profile match a predetermined level or more .
전류 크기의 시간별 변화량 기울기 또는 상기 제한된 게이트 전압에 대비한 전류 계측값의 통계적 산출값 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 회로 차단기의 제어 방법.16. The method of claim 15, wherein the current characteristic,
A method for controlling a semiconductor circuit breaker, comprising any one of a gradient of the amount of change over time of a current magnitude or a statistical calculation value of a current measured value with respect to the limited gate voltage.
상기 제한된 게이트 전압은,
상기 반도체 회로 차단기에서 허용되는 기 설정된 허용 전류 크기 미만으로 상기 제1 전력 계통과 제2 전력 계통의 연결 초기에 발생하는 돌입 전류 크기가 제한되도록, 복수의 반도체 스위치의 허용 전류 내량을 제한하는 전압임을 특징으로 하는 반도체 회로 차단기의 제어 방법.12. The method of claim 11,
The limited gate voltage is
It is a voltage that limits the allowable current tolerance of a plurality of semiconductor switches so that the inrush current generated at the initial stage of connection of the first power system and the second power system is limited to less than a preset allowable current size allowed by the semiconductor circuit breaker. A control method of a semiconductor circuit breaker characterized in that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210036788A KR20220131731A (en) | 2021-03-22 | 2021-03-22 | Solid state circuit breaker(sscb) and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210036788A KR20220131731A (en) | 2021-03-22 | 2021-03-22 | Solid state circuit breaker(sscb) and control method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220131731A true KR20220131731A (en) | 2022-09-29 |
Family
ID=83461983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210036788A KR20220131731A (en) | 2021-03-22 | 2021-03-22 | Solid state circuit breaker(sscb) and control method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20220131731A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102600048B1 (en) | 2022-12-27 | 2023-11-08 | 한국전자기술연구원 | bi-directional solid state circuit breaker and control method thereof |
-
2021
- 2021-03-22 KR KR1020210036788A patent/KR20220131731A/en active Search and Examination
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102600048B1 (en) | 2022-12-27 | 2023-11-08 | 한국전자기술연구원 | bi-directional solid state circuit breaker and control method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2827160B1 (en) | Detecting faults in hot-swap applications | |
KR102138138B1 (en) | Power control device and method | |
CN102656763B (en) | Apparatus and method for protecting power semiconductor switch element | |
EP0513344A1 (en) | Fail-resistant solid state interruption system | |
CA2780946A1 (en) | Device and method to break the current of a power transmission or distribution line and current limiting arrangement | |
US8060321B2 (en) | System and method for detecting an electrical short across a static switch of an uninterruptible power supply | |
KR20180005008A (en) | Apparatus for preventing overcharge of battery in eco-vehicle | |
US20220407095A1 (en) | Fuel cell stack protection method, device and fuel cell power supply system | |
CN113741673B (en) | Protection device applied to hot plug server | |
EP3624339B1 (en) | Solid state power controller | |
KR20220131731A (en) | Solid state circuit breaker(sscb) and control method thereof | |
CN107785864B (en) | Monitoring unit for monitoring a circuit breaker and circuit breaker comprising such a unit | |
KR20220135015A (en) | Solid state circuit breaker(sscb), current sensor of the sscb, and control method of the sscb and the current sensor | |
EP3300254A1 (en) | Control circuit for solid state power controller | |
TWI502853B (en) | Short circuit control for high current pulse power supply | |
US20140198549A1 (en) | Energy dissipating device for dc power supplies | |
CN113169563A (en) | Vehicle-mounted standby power supply control device and vehicle-mounted standby power supply | |
EP0661802A1 (en) | Operational amplifier protection circuit using, either in working conditions or at start-up, identical circuit elements for detecting permanent output abnormal conditions | |
CN108370149B (en) | Vehicle control device | |
KR20220131732A (en) | Solid state circuit breaker(sscb) and control method thereof | |
KR20230006299A (en) | Sscb(solid state circuit breaker) and method for controlling the sscb | |
KR20220135014A (en) | Solid state circuit breaker(sscb) | |
US20170316811A1 (en) | Operation of voltage regulator for subsystem in constant current mode and then in constant voltage mode | |
US20240178656A1 (en) | Battery protection unit and control method for battery protection unit | |
CN102246402B (en) | Power circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination |