KR20220130688A - 더 높은 주파수 범위들에서 pbch 페이로드를 위한 방법 및 장치 - Google Patents
더 높은 주파수 범위들에서 pbch 페이로드를 위한 방법 및 장치 Download PDFInfo
- Publication number
- KR20220130688A KR20220130688A KR1020227024311A KR20227024311A KR20220130688A KR 20220130688 A KR20220130688 A KR 20220130688A KR 1020227024311 A KR1020227024311 A KR 1020227024311A KR 20227024311 A KR20227024311 A KR 20227024311A KR 20220130688 A KR20220130688 A KR 20220130688A
- Authority
- KR
- South Korea
- Prior art keywords
- pbch
- coreset
- communication system
- wireless communication
- pdcch
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000004891 communication Methods 0.000 claims abstract description 92
- 238000001228 spectrum Methods 0.000 claims abstract description 67
- 238000012544 monitoring process Methods 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 18
- 239000000969 carrier Substances 0.000 description 37
- 238000012545 processing Methods 0.000 description 29
- 230000003595 spectral effect Effects 0.000 description 19
- 230000005540 biological transmission Effects 0.000 description 18
- 230000002776 aggregation Effects 0.000 description 17
- 238000004220 aggregation Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 14
- 238000013461 design Methods 0.000 description 13
- 125000004122 cyclic group Chemical group 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000011664 signaling Effects 0.000 description 7
- 108700010388 MIBs Proteins 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- FGRBYDKOBBBPOI-UHFFFAOYSA-N 10,10-dioxo-2-[4-(N-phenylanilino)phenyl]thioxanthen-9-one Chemical compound O=C1c2ccccc2S(=O)(=O)c2ccc(cc12)-c1ccc(cc1)N(c1ccccc1)c1ccccc1 FGRBYDKOBBBPOI-UHFFFAOYSA-N 0.000 description 3
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 3
- 101150096310 SIB1 gene Proteins 0.000 description 2
- 230000010267 cellular communication Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H04W72/005—
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/30—Resource management for broadcast services
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
- H04L27/26025—Numerology, i.e. varying one or more of symbol duration, subcarrier spacing, Fourier transform size, sampling rate or down-clocking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W16/00—Network planning, e.g. coverage or traffic planning tools; Network deployment, e.g. resource partitioning or cells structures
- H04W16/14—Spectrum sharing arrangements between different networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W48/00—Access restriction; Network selection; Access point selection
- H04W48/08—Access restriction or access information delivery, e.g. discovery data delivery
- H04W48/12—Access restriction or access information delivery, e.g. discovery data delivery using downlink control channel
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
- H04W56/001—Synchronization between nodes
-
- H04W72/042—
-
- H04W72/0493—
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/20—Control channels or signalling for resource management
- H04W72/23—Control channels or signalling for resource management in the downlink direction of a wireless link, i.e. towards a terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/50—Allocation or scheduling criteria for wireless resources
- H04W72/53—Allocation or scheduling criteria for wireless resources based on regulatory allocation policies
Abstract
본 개시는 4세대(4th-Generation: 4G) 시스템 이후 보다 높은 데이터 레이트들을 지원하기 위한 5세대(5th-Generation: 5G) 통신 시스템을 사물 인터넷(Internet of Things: IoT) 기술과 융합하는 통신 방법 및 시스템에 관한 것이다. 본 개시는 스마트 홈, 스마트 빌딩, 스마트 시티, 스마트 카, 커넥티드 카, 헬스 케어, 디지털 교육, 스마트 소매업, 보안 및 안전 서비스와 같은, 상기 5G 통신 기술 및 IoT-관련 기술에 기반하는 지능형 서비스들에 적용될 수 있다. 무선 통신 시스템에서 동기화 신호들 및 물리 브로드캐스트 채널(synchronization signals and physical broadcast channel: SS/PBCH) 블록을 송신 또는 수신하는 장치들 및 방법들. 사용자 장비(user equipment: UE)를 동작시키는 방법은 SS/PBCH 블록을 수신하는 동작, 상기 SS/PBCH 블록에서 PBCH의 컨텐트(content)를 디코딩하는 동작, 및 상기 PBCH의 컨텐트에 기반하여 상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스로 운용되는지 여부를 결정하는 동작을 포함한다. 상기 방법은, 상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스로 운용된다고 결정하는 것에 기반하여, 제1 방식으로 상기 PBCH의 컨텐트를 결정하는 동작, 또는 상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스 없이 운용된다고 결정하는 것에 기반하여, 제2 방식으로 상기 PBCH의 컨텐트를 결정하는 동작을 더 포함한다.
Description
본 개시는 일반적으로 무선 통신 시스템들에 관한 것으로, 특히 무선 통신 시스템에서 더 높은 주파수 범위(higher frequency range)에서의 물리 브로드캐스트 채널(physical broadcast channel: PBCH) 페이로드 설계에 관한 것이다.
4G 통신 시스템들의 상용화 이후 증가 추세에 있는 무선 데이터 트래픽에 대한 수요를 충족시키기 위해, 개선된 5G 또는 프리-5G(pre-5G) 통신 시스템을 개발하기 위한 노력들이 이루어지고 있다. 따라서, 상기 5G 또는 pre-5G 통신 시스템은 '4G 이후 네트워크(Beyond 4G Network)' 또는 'LTE 이후 시스템(Post LTE System)'이라 불리고 있다. 상기 5G 통신 시스템은 더 높은 데이터 레이트들을 달성하기 위해 더 높은 주파수 (mmWave) 대역들, 예를 들어, 60기가 (60GHz) 대역들에서 구현되는 것이 고려되고 있다. 상기 무선 파형들의 전파 손실을 감소시키고 상기 송신 거리를 증가시키기 위해, 5G 통신 시스템들에서는 상기 빔포밍(beamforming), 매시브 다중 입력 다중 출력(massive multi-input multi-output: massive MIMO), 전차원 다중 MIMO(Full Dimensional MIMO: FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔 포밍(analog beam forming), 대규모 안테나 (large scale antenna) 기술들이 논의되고 있다. 또한, 5G 통신 시스템들에서는, 시스템 네트워크 개선을 위한 개발이 진화된 소형 셀, 진보된 소형 셀(advanced small cell)들, 클라우드 무선 억세스 네트워크(cloud Radio Access Network: cloud RAN)들, 초고밀도 네트워크(ultra-dense network)들, 디바이스 대 디바이스 (device to device: D2D) 통신, 무선 백홀 (wireless backhaul), 이동 네트워크 (moving network), 협력 통신(cooperative communication), CoMP(Coordinated Multi-Points), 수신측 간섭 제거 등을 기반으로 진행되고 있다. 상기 5G 시스템에서는, 진보된 코딩 변조(advanced coding modulation: ACM) 기술인 하이브리드 FSK 및 QAM 변조(Hybrid FSK and QAM Modulation: FQAM) 및 슬라이딩 윈도우 중첩 코딩(sliding window superposition coding: SWSC), 진보된 억세스 기술인 필터 뱅크 다중 캐리어(filter bank multi carrier: FBMC), 비직교 다중 억세스(non-orthogonal multiple access: NOMA) 및 성긴 코드 다중 억세스(sparse code multiple access: SCMA)가 개발되고 있다.
인터넷은 현재 인간이 정보를 생성하고 소비하는 인간 중심의 연결성 네트워크에서, 사물들과 같은 분산된 엔티티(entity)들이 정보를 교환하여 프로세싱하는 사물인터넷 (Internet of Things: IoT)으로 진화하고 있는 중이다. 상기 IoT 기술과 클라우드 서버와의 연결을 통한 빅 데이터 (Big Data) 프로세싱 처리 기술의 결합인, IoE (Internet of Everything)가 등장한 바 있다. IoT를 구현하기 위해서, "센싱 기술", "유/무선 통신 및 네트워크 인프라스트럭쳐", "서비스 인터페이스 기술", 및 "보안 기술"과 같은 기술 엘리먼트들이 요구된 바 있으며, 최근에는 센서 네트워크, 머신-대 머신(Machine to Machine: M2M) 통신, 머신 타입 통신(Machine Type Communication: MTC) 등이 연구되고 있다. 그와 같은 IoT 환경은 연결된 사물들 간에서 생성된 데이터를 수집 및 분석하여 인간의 삶에 새로운 가치를 창출하는 지능형 인터넷 기술 (Internet technology) 서비스들을 제공할 수 있다. IoT는 기존의 정보 기술(Information Technology: IT)과 다양한 산업 어플리케이션들간의 융합 및 결합을 통하여 스마트 홈, 스마트 빌딩, 스마트 시티, 스마트 카 혹은 커넥티드 카들, 스마트 그리드, 헬스 케어, 스마트 가전, 및 첨단 의료 서비스들을 포함하는 다양한 분야들에 적용될 수 있다.
이에, 5G 통신 시스템들을 IoT 네트워크들에 적용하기 위한 다양한 시도들이 이루어지고 있다. 예를 들어, 센서 네트워크, 머신 타입 통신(Machine Type Communication: MTC), 및 머신-대 머신(Machine to Machine: M2M) 통신과 같은 기술들이 빔포밍, MIMO, 및 어레이 안테나들에 의해 구현될 수 있다. 상기에서 설명한 빅 데이터 프로세싱 기술로서 클라우드 무선 억세스 네트워크(Radio Access Network: RAN)의 적용은 또한 5G 기술과 상기 IoT 기술 간의 융합의 일 예라고 고려될 수 있다.
본 개시는 일반적으로 무선 통신 시스템들에 관한 것으로, 특히 무선 통신 시스템에서 더 높은 주파수 범위에서의 PBCH 페이로드 설계에 관한 것이다.
일 실시 예에서, 무선 통신 시스템에서 사용자 장비(user equipment: UE)가 제공된다. 상기 UE는 동기화 신호들 및 물리 브로드캐스트 채널(synchronization signals and physical broadcast channel: SS/PBCH) 블록을 수신하도록 구성되는 송수신기 및 상기 송수신기에 동작 가능하게 연결되는 프로세서를 포함한다. 상기 프로세서는 상기 SS/PBCH 블록에서 PBCH의 컨텐트(content)를 디코딩하고; 상기 PBCH의 컨텐트에 기반하여 상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스로 운용되는지 여부를 결정하고; 상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스로 운용될 경우, 제1 방식으로 상기 PBCH의 컨텐트를 결정하고; 및 상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스 없이 운용될 경우, 제2 방식으로 상기 PBCH의 컨텐트를 결정하도록 구성된다.
다른 실시 예에서, 무선 통신 시스템에서 기지국(base station: BS)이 제공된다. 상기 BS는 상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스로 운용되는지 여부를 결정하고; 상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스로 운용될 경우, 제1 방식에 물리 브로드캐스트 채널(physical broadcast channel: PBCH)의 컨텐트(content)를 구성하고; 상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스 없이 운용될 경우, 제2 방식에 따라 상기 PBCH의 컨텐트를 구성하고; 및 동기화 신호들 및 물리 브로드캐스트 채널(synchronization signals and physical broadcast channel: SS/PBCH) 블록에서 상기 PBCH의 구성된 컨텐트를 인코딩하도록 구성되는 프로세서를 포함한다. 상기 BS는 또한 상기 프로세서에 동작 가능하게 연결되는 송수신기를 포함한다. 상기 송수신기는 다운링크 채널들을 통해 상기 SS/PBCH 블록을 송신하도록 구성된다.
또 다른 실시 예에서, 무선 통신 시스템에서 UE의 방법이 제공된다. 상기 방법은 SS/PBCH 블록을 수신하는 동작, 상기 SS/PBCH 블록에서 PBCH의 컨텐트를 디코딩하는 동작, 및 상기 PBCH의 컨텐트에 기반하여 상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스로 운용되는지 여부를 결정하는 동작을 포함한다. 상기 방법은 상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스로 운용된다고 결정하는 것에 기반하여, 제1 방식으로 상기 PBCH의 컨텐트를 결정하는 동작, 또는 상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스 없이 운용된다고 결정하는 것에 기반하여, 제2 방식으로 상기 PBCH의 컨텐트를 결정하는 동작을 포함한다.
다른 기술적 특징들은 하기의 도면들, 설명들 및 청구항들로부터 당업자에게 쉽게 명백할 수 있을 것이다.
하기에서 발명에 대한 모드를 설명하기에 앞서, 본 특허 문서 전체에 걸쳐 사용되는 특정 단어들과 구문들의 정의를 설명하는 것이 바람직할 수 있다. 용어 "연결한다(couple)"와 그 파생어들은 두 개 혹은 그 이상의 엘리먼트들이 서로 물리적 접촉 상태에 있는지 그렇지 않든지, 상기 엘리먼트들 간의 어떤 직접적이거나 간접적인 통신을 나타낸다. "송신한다(transmit)", "수신한다(receive)", 그리고 "통신한다(communicate)" 라는 용어들뿐 아니라 그 파생어들은 직접 및 간접 통신 둘 다를 포함한다. "포함하다(include)" 및 "구비한다(comprise)"는 용어들 및 그 파생어들은 제한 없는 포함을 의미한다. "또는(or)"이라는 용어는 및/또는(and/or)을 의미하는 포괄적인 용어이다. "~와 연관된다(associated with)" 및 그 파생어들은 포함한다(include), ~ 내에 포함된다(be included within), ~와 상호 연결한다(interconnect with), 포함한다(contain), ~내에 포함된다(be contained within), ~로/와 연결한다(connect to or with), ~로/와 연결한다(couple to or with), ~와 통신할 수 있다(be communicable with), ~와 협력한다(cooperate with), 인터리브한다(interleave), 나란히 놓는다(juxtapose), ~에 근사하다(be proximate to), ~에/와 속박된다(be bound to or with), 가진다(have), ~의 특성을 가진다(have a property of), ~에 대한/와 관계를 가진다(have a relationship to or with)는 등의 의미이다. "제어기(controller)"라는 용어는 적어도 한 동작을 제어하는 임의의 디바이스, 시스템, 또는 그 일부를 의미한다. 상기 제어기는 하드웨어나 하드웨어와 소프트웨어 및/또는 펌웨어의 조합으로 구현될 수 있다. 임의의 특정 제어기와 관련된 기능은 국지적이든 원격으로든 중앙 집중되거나 분산될 수 있다. "적어도 하나의(at least one of)"라는 구문은 아이템들의 리스트와 함께 사용될 때, 나열된 아이템들 중 하나 이상의 서로 다른 조합들이 사용될 수 있고, 그 리스트 내 오직 한 아이템만이 필요로 될 수 있다는 것을 의미한다. 예를 들어, "A, B, 및 C 중 적어도 하나"는 다음과 같은 조합들 중 어느 하나를 포함한다: A, B, C, A 및 B, A 및 C, B 및 C, 및 A와 B와 C.
또한, 하기에서 설명되는 다양한 기능들은 하나 혹은 그 이상의 컴퓨터 프로그램들에 의해 구현되거나 지원될 수 있으며, 그 프로그램들 각각은 컴퓨터 리드 가능 프로그램 코드로 구성되고 컴퓨터 리드 가능 매체에서 실시된다. "애플리케이션" 및 "프로그램"이라는 용어는 하나 혹은 그 이상의 컴퓨터 프로그램들, 소프트웨어 컴포넌트들, 명령(instruction)들의 집합들, 절차들, 함수들, 오브젝트들, 클래스들, 인스턴스들, 관련 데이터, 또는 적합한 컴퓨터 리드 가능 프로그램 코드에서의 구현에 적합한 그 일부를 나타낸다. "컴퓨터 리드 가능 프로그램 코드"라는 구문은 소스 코드, 오브젝트 코드, 및 실행 코드를 포함하는 모든 타입의 컴퓨터 코드를 포함한다. "컴퓨터 리드 가능 매체"라는 구문은 리드 온니 메모리(read only memory: ROM), 랜덤 억세스 메모리(random access memory: RAM), 하드 디스크 드라이브, 컴팩트 디스크(compact disc: CD), 디지털 비디오 디스크(digital video disc: DVD), 또는 어떤 다른 유형의 메모리와 같이, 컴퓨터에 의해 억세스될 수 있는 모든 유형의 매체를 포함한다. "비일시적(non-transitory)" 컴퓨터 리드 가능 매체는 일시적인 전기 또는 기타 신호들을 전송하는 유선, 무선, 광학, 또는 기타 통신 링크들을 배제한다. 비일시적 컴퓨터 리드 가능 매체는 데이터가 영구적으로 저장될 수 있는 매체, 및 재기록 가능 광학 디스크나 삭제 가능 메모리 디바이스와 같이 데이터가 저장되고 나중에 덮어씌어질 수 있는 매체를 포함한다.
다른 특정 단어들 및 구문들에 대한 정의가 본 특허 문서 전체에 걸쳐 제공된다. 당업자는 대부분의 경우들은 아니어도 많은 경우, 그러한 정의들이 그렇게 정의된 단어들 및 문구들의 이전뿐 아니라 이후 사용에도 적용된다는 것을 알 수 있을 것이다.
본 개시 및 그 이점들에 대한 보다 완전한 이해를 위해서, 이제 유사한 참조 번호들이 유사한 파트들을 나타내는 첨부 도면들을 참조하여 다음과 같은 설명이 이루어질 것이다:
도 1은 본 개시의 실시 예들에 따른 예제 무선 네트워크를 도시하고 있다;
도 2는 본 개시의 실시 예들에 따른 예제 gNB를 도시하고 있다;
도 3은 본 개시의 실시 예들에 따른 예제 UE를 도시하고 있다;
도 4 및 5는 본 개시에 따른 예제 무선 송신 및 수신 경로들을 도시하고 있다;
도 6은 본 개시의 실시 예들에 따른 공유 스펙트럼 채널 억세스를 가지는 그리고 가지지 않는 예제 오버랩 대역(overlapping band)을 도시하고 있다;
도 7은 본 개시의 실시 예들에 따른 공유 스펙트럼 채널 억세스를 가지는 또는 가지지 않는 동작의 지시(indication)를 위한 방법의 플로우차트를 도시하고 있다;
도 8은 본 개시의 실시 예들에 따른 SSB와 CORESET#0 사이의 예제 멀티플렉싱 패턴(multiplexing pattern)들을 도시하고 있다;
도 9는 본 개시의 실시 예들에 따른 예제 제2 타입의 채널화 및 동기화 래스터(raster)를 도시하고 있다;
도 10은 본 개시의 실시 예들에 따른 패턴 1에 대한 예제 CORESET#0 BW를 도시하고 있다;
도 11은 본 개시의 실시 예들에 따른 예제 패턴 2를 도시하고 있다;
도 12는 본 개시의 실시 예들에 따른 패턴 2 또는 패턴 3에 대한 예제 CORESET#0 BW를 도시하고 있다;
도 13은 본 개시의 실시 예들에 따른 예제 패턴 3을 도시하고 있다;
도 14는 본 개시의 실시 예들에 따라 큰 대역폭을 달성하기 위한 예제 캐리어 어그리게이션(carrier aggregation)을 도시하고 있다;
도 15는 본 개시의 실시 예들에 따른 캐리어 어그리게이션을 사용하여 광대역을 구성하기 위한 좁은 캐리어들의 예제 집합을 도시하고 있다;
도 16은 본 개시의 실시 예들에 따른 비인가 및 인가 동작들을 위한 예제 동기화 래스터 설계를 도시하고 있다;
도 17A는 본 개시의 실시 예들에 따른 CORESET#0에 대한 예제 크로스-캐리어 지시를 도시하고 있다;
도 17B는 본 개시의 실시 예들에 따른 CORESET#0에 대한 다른 예제 크로스-캐리어 지시를 도시하고 있다; 및
도 18은 본 개시의 실시 예들에 따른 PBCH 컨텐트(content)를 결정하는 방법의 플로우차트를 도시하고 있다.
도 1은 본 개시의 실시 예들에 따른 예제 무선 네트워크를 도시하고 있다;
도 2는 본 개시의 실시 예들에 따른 예제 gNB를 도시하고 있다;
도 3은 본 개시의 실시 예들에 따른 예제 UE를 도시하고 있다;
도 4 및 5는 본 개시에 따른 예제 무선 송신 및 수신 경로들을 도시하고 있다;
도 6은 본 개시의 실시 예들에 따른 공유 스펙트럼 채널 억세스를 가지는 그리고 가지지 않는 예제 오버랩 대역(overlapping band)을 도시하고 있다;
도 7은 본 개시의 실시 예들에 따른 공유 스펙트럼 채널 억세스를 가지는 또는 가지지 않는 동작의 지시(indication)를 위한 방법의 플로우차트를 도시하고 있다;
도 8은 본 개시의 실시 예들에 따른 SSB와 CORESET#0 사이의 예제 멀티플렉싱 패턴(multiplexing pattern)들을 도시하고 있다;
도 9는 본 개시의 실시 예들에 따른 예제 제2 타입의 채널화 및 동기화 래스터(raster)를 도시하고 있다;
도 10은 본 개시의 실시 예들에 따른 패턴 1에 대한 예제 CORESET#0 BW를 도시하고 있다;
도 11은 본 개시의 실시 예들에 따른 예제 패턴 2를 도시하고 있다;
도 12는 본 개시의 실시 예들에 따른 패턴 2 또는 패턴 3에 대한 예제 CORESET#0 BW를 도시하고 있다;
도 13은 본 개시의 실시 예들에 따른 예제 패턴 3을 도시하고 있다;
도 14는 본 개시의 실시 예들에 따라 큰 대역폭을 달성하기 위한 예제 캐리어 어그리게이션(carrier aggregation)을 도시하고 있다;
도 15는 본 개시의 실시 예들에 따른 캐리어 어그리게이션을 사용하여 광대역을 구성하기 위한 좁은 캐리어들의 예제 집합을 도시하고 있다;
도 16은 본 개시의 실시 예들에 따른 비인가 및 인가 동작들을 위한 예제 동기화 래스터 설계를 도시하고 있다;
도 17A는 본 개시의 실시 예들에 따른 CORESET#0에 대한 예제 크로스-캐리어 지시를 도시하고 있다;
도 17B는 본 개시의 실시 예들에 따른 CORESET#0에 대한 다른 예제 크로스-캐리어 지시를 도시하고 있다; 및
도 18은 본 개시의 실시 예들에 따른 PBCH 컨텐트(content)를 결정하는 방법의 플로우차트를 도시하고 있다.
하기에서 설명되는 도 1 내지 도 18과 이 특허 문서에서 본 개시의 원칙들을 설명하기 위해 사용되는 다양한 실시 예들은 오직 예시만을 위한 것이며, 본 개시의 범위를 제한하는 방식으로 이해되어서는 안 된다. 해당 기술 분야의 당업자들은 본 개시의 원칙들이 적합하게 배열된 시스템 또는 디바이스에서 구현될 수 있다는 것을 이해할 것이다.
다음과 같은 문서들이 여기에 완전히 기재된 것과 같이 본 개시에 참조로서 포함된다: 3GPP TS 38.211 v15.7.0, "NR; Physical channels and modulation"; 3GPP TS 38.212 v15.7.0, "NR; Multiplexing and Channel coding"; 3GPP TS 38.213 v15.7.0, "NR; Physical Layer Procedures for Control"; 3GPP TS 38.214 v15.7.0, "NR; Physical Layer Procedures for Data"; 및 3GPP TS 38.331 v15.7.0, "NR; Radio Resource Control (RRC) protocol specification".
하기의 도 1-도 3은 무선 통신 시스템들에서, 그리고 직교 주파수 분할 다중화(orthogonal frequency division multiplexing: OFDM) 혹은 직교 주파수 분할 다중 억세스(orthogonal frequency division multiple access: OFDMA) 통신 기술들을 사용하여 구현되는 다양한 실시 예들을 설명한다. 도 1-도 3의 설명들은 다른 실시 예들이 구현될 수 있는 방식에 대한 물리적 혹은 구조적 제한들을 암시하는 것을 의미하지는 않는다. 본 개시의 다른 실시 예들은 적합하게 배열된 어떤 통신 시스템에서라도 구현될 수 있다.
도 1은 본 개시의 실시 예들에 따른 예제 무선 네트워크를 도시하고 있다. 도 1에 도시되어 있는 상기 무선 네트워크의 실시 예는 오직 예시만을 위한 것이다. 상기 무선 네트워크(100)의 다른 실시 예들은 이 개시의 범위로부터 벗어남이 없이 사용될 수 있다.
도 1에 도시되어 있는 바와 같이, 상기 무선 네트워크는 gNB(101)(예를 들어, 기지국(base station: BS), gNB (102) 및 gNB (103)를 포함한다. 상기 gNB (101)는 상기 gNB (102) 및 gNB (103)와 통신한다. 또한, 상기 gNB (101)는 상기 인터넷, 사유 인터넷 프로토콜(Internet Protocol: IP) 네트워크, 혹은 다른 데이터 네트워크와 같은 적어도 하나의 네트워크(130)와 통신한다.
상기 gNB(102)는 상기 gNB(102)의 커버리지(coverage) 영역(120) 내에서 제1 다수의 사용자 장비(user equipment: UE)들에 대해 상기 네트워크(130)에 대한 무선 광대역 억세스를 제공한다. 상기 제1 다수의 UE들은 스몰 비즈니스(small business)에 위치될 수 있는 UE(111); 엔터프라이즈(enterprise: E)에 위치될 수 있는 UE(112); 와이파이(WiFi) 핫 스팟(hotspot: HS)에 위치될 수 있는 UE(113); 제1 레지던스(residence: R)에 위치될 수 있는 UE(114); 제2 레지던스(residence: R)에 위치될 수 있는 UE(115); 셀룰라 전화기, 무선 랩탑(laptop), 무선 PDA, 등과 같은 이동 디바이스(mobile device: M)가 될 수 있는 UE(116)를 포함한다. 상기 gNB (103)는 상기 gNB (103)의 커버리지 영역(125) 내에서 제2 다수의 UE들에 대해 상기 네트워크(130)에 대한 무선 광대역 억세스를 제공한다. 상기 제2 다수의 UE들은 상기 UE(115) 및 UE(116)를 포함한다. 몇몇 실시 예들에서, 상기 gNB들(101-103) 들 중 하나 혹은 그 이상은 서로 통신할 수 있으며, 5G/NR, LTE, LTE-A, WiMAX, WiFi, 혹은 다른 무선 통신 기술들을 사용하여 상기 UE들(111-116)과 통신할 수 있다.
상기 네트워크 타입을 기반으로, 상기 용어 "기지국" 혹은 "BS"는 송신 포인트(transmit point: TP), 송신-수신 포인트(transmit-receive point: TRP), 진화된 기지국(eNodeB 혹은 eNB), 5G/NR 기지국(5G/NR base station: gNB), 매크로셀, 펨토셀, WiFi 억세스 포인트(access point: AP), 혹은 다른 무선 이네이블 디바이스들과 같은, 네트워크에 대한 무선 억세스를 제공하도록 구성되는 임의의 컴포넌트(혹은 컴포넌트들의 집합)를 나타낼 수 있다. 기지국들은 하나 혹은 그 이상의 무선 프로토콜들, 일 예로 5G/NR 3GPP NR, 롱텀 에볼루션(long term evolution: LTE), 진보된 LTE(LTE advanced: LTE-A), 고속 패킷 억세스(high speed packet access: HSPA), Wi-Fi 802.11a/b/g/n/ac 등에 따른 무선 억세스를 제공할 수 있다. 편의상, 상기 용어들 “BS” 혹은 “TRP”는 이 특허 문서에서 원격 단말기들에게 무선 억세스를 제공하는 네트워크 인프라스트럭쳐 컴포넌트들을 나타내기 위해 상호 교환하여 사용된다. 또한, 상기 네트워크 타입을 기반으로, 용어 “사용자 장비(user equipment)” 혹은 “UE”는 “이동국(mobile station)”, “가입자국(subscriber station)”, “원격 단말기(remote terminal)”, “무선 단말기(wireless terminal)”, "수신 포인트(receive point), 혹은 “사용자 디바이스(user device)”와 같은 임의의 컴포넌트를 나타낼 수 있다. 편의상, 상기 용어들 “사용자 장비” 및 “UE”는 상기 UE가 이동 디바이스(이동 전화기 혹은 스마트 폰과 같은)인지 혹은 노말하게 고정 디바이스(일 예로 데스크 탑 컴퓨터 혹은 자동 판매기와 같은)로 고려되어야 하는 지와 상관없이, 이 특허 문서에서 BS에게 무선으로 억세스하는 원격 무선 장비를 나타내기 위해 사용된다.
점선들은 상기 커버리지 영역들(120, 125)의 대략적 크기들을 나타내고, 이는 오직 예시 및 설명의 목적들만을 위해서 대략적으로 원형으로 도시되어 있다. 상기 커버리지 영역들(120, 125)과 같은, gNB들과 연관되는 상기 커버리지 영역들은 상기 gNB들의 구성 및 자연적인, 그리고 인위적인 장애물들과 연관되는 상기 무선 환경에서의 변경들을 기반으로 불균일한 형태들을 포함하는 다른 형태들을 가질 수 있다는 것이 명백하게 이해되어야만 할 것이다.
하기에서 보다 구체적으로 설명되는 바와 같이, 상기 UE들(111-116) 중 하나 혹은 그 이상은 반-영구(semi-persistent) 및 구성된 그랜트(grant) 송신을 위한, 빔 관리 및 커버리지 향상들을 위한 회로, 프로그래밍, 또는 그 조합을 포함한다. 특정 실시 예들에서, 상기 gNB들(101-103) 중 하나 혹은 그 이상은 반-영구 및 구성된 그랜트 송신을 위한, 빔 관리 및 커버리지 향상들을 위한 회로, 프로그래밍, 또는 그 조합을 포함한다.
도 1이 무선 네트워크의 일 예를 도시하고 있다고 할지라도, 다양한 변경들이 도 1에 대해서 이루어질 수 있다. 일 예로, 상기 무선 네트워크는 적합한 배열로 임의의 개수의 gNB들 및 임의의 개수의 UE들을 포함할 수 있다. 또한, 상기 gNB(101)는 임의의 개수의 UE들과 직접적으로 통신할 수 있고, 상기 UE들에게 상기 네트워크(130)에 대한 무선 광대역 억세스를 제공할 수 있다. 유사하게, 각 gNB (102-103)는 상기 네트워크(130)와 직접적으로 통신할 수 있고, UE들에게 상기 네트워크(130)에 대한 직접적인 무선 광대역 억세스를 제공할 수 있다. 또한, 상기 gNB들(101, 102, 및/혹은 103)은 외부 전화 네트워크들 혹은 다른 타입들의 데이터 네트워크들과 같은 다른 혹은 추가적인 외부 네트워크들에 대한 억세스를 제공할 수 있다.
도 2는 본 개시의 실시 예들에 따른 예제 gNB(102)를 도시하고 있다. 도 2에 도시되어 있는 상기 gNB(102)의 실시 예는 오직 예시만을 위한 것이며, 도 1의 gNB들(101, 103)은 동일하거나 혹은 유사한 구성을 가질 수 있다. 하지만, gNB들에는 다양한 구성들이 도입되며, 따라서 도 2는 이 개시의 범위를 gNB의 임의의 특정한 구현으로 제한하지는 않는다.
도 2에 도시되어 있는 바와 같이, 상기 gNB(102)는 다수의 안테나들(205a-205n)과, 다수의 RF 송수신기들(210a-210n)과, 송신(transmit: TX) 프로세싱 회로(215), 및 수신(receive: RX) 프로세싱 회로(220)를 포함한다. 상기 gNB(102)는 또한 제어기/프로세서(225)와, 메모리(230), 및 백홀(backhaul) 혹은 네트워크 인터페이스(235)를 포함한다.
상기 RF 송수신기들(210a-210n)은 상기 안테나들(205a-205n)로부터 상기 네트워크(100)에서 UE들에 의해 송신된 신호들과 같은, 입력되는 RF 신호들 수신한다. 상기 RF 송수신기들(210a-210n)은 상기 입력되는 RF 신호들을 다운 컨버트(down-convert)하여 IF 혹은 기저대역 신호들로 생성한다. 상기 IF 혹은 기저 대역 신호들은 상기 RX 프로세싱 회로(220)로 송신되고, 상기 RX 프로세싱 회로(220)는 상기 기저대역 혹은 IF 신호들을 필터링, 디코딩, 및/혹은 디지털화하여 프로세싱된 기저대역 신호들을 생성한다. 상기 RX 프로세싱 회로(220)는 추가적인 프로세싱을 위해 상기 프로세싱된 기저대역 신호들을 상기 제어기/프로세서(225)로 송신한다.
상기 TX 프로세싱 회로(215)는 상기 제어기/프로세서(225)로부터 (음성 데이터, 웹 데이터, 이메일, 혹은 양방향 비디오 게임 데이터(interactive video game data)와 같은) 아날로그 혹은 디지털 데이터를 수신한다. 상기 TX 프로세싱 회로(215)는 상기 출력되는 기저 대역 데이터를 인코딩, 다중화 및/혹은 디지털화하여 프로세싱된 기저대역 혹은 IF 신호들을 생성한다. 상기 RF 송수신기들(210a-210n)은 상기 TX 프로세싱 회로(215)로부터 상기 출력되는 프로세싱된 기저대역 혹은 IF 신호들을 수신하고, 상기 기저대역 혹은 IF 신호들을 상기 안테나들(205a-205n)을 통해 송신되는 RF 신호들로 업 컨버팅한다.
상기 제어기/프로세서(225)는 상기 gNB(102)의 전반적인 동작을 제어하는 하나 혹은 그 이상의 프로세서들 혹은 다른 프로세싱 디바이스들을 포함할 수 있다. 일 예로, 상기 제어기/프로세서(225)는 잘 알려져 있는 원칙들에 따라 상기 RF 송수신기들(210a-210n), 상기 RX 프로세싱 회로(220) 및 상기 TX 프로세싱 회로(215)에 의한 순방향 채널 신호들의 수신 및 역방향 채널 신호들의 송신을 제어할 수 있다. 상기 제어기/프로세서(225)는 보다 진보된 무선 통신 기능들과 같은 추가적인 기능들을 지원할 수 있다.
일 예로, 상기 제어기/프로세서(225)는 다수의 안테나들(205a-205n)로부터의 출력되는/입력되는 신호들이 원하는 방향에서/으로부터 상기 출력되는 신호들을 효율적으로 스티어링하기 위해 다르게 가중되는 빔 포밍 혹은 지향성 라우팅 동작들을 지원할 수 있다. 다양한 다른 기능들 중 어느 하나는 상기 gNB (102)에서 상기 제어기/프로세서(225)에 의해 지원될 수 있다.
상기 제어기/프로세서(225)는 또한 OS와 같은, 상기 메모리(230)에 상주하는 프로그램들 및 다른 프로세스들을 실행할 수 있다. 상기 제어기/프로세서(225)는 실행중인 프로세스에 의해 필요로 되는 바와 같은 데이터를 상기 메모리(230)로 혹은 상기 메모리(230)의 외부로 이동시킬 수 있다.
상기 제어기/프로세서(225)는 또한 상기 백홀 혹은 네트워크 인터페이스(235)와 연결된다. 상기 백홀 혹은 네트워크 인터페이스(235)는 상기 gNB(102)가 백홀 연결을 통해 혹은 네트워크를 통해 다른 디바이스들 혹은 시스템들과 통신하는 것을 허락한다. 상기 인터페이스(235)는 임의의 적합한 유선 혹은 무선 연결(들)을 통해 통신들을 지원할 수 있다. 일 예로, 상기 gNB(102)가 (5G/NR, LTE, 혹은 LTE-A를 지원하는 셀룰라 통신 시스템과 같은) 셀룰라 통신 시스템의 일부로 구현될 때, 상기 인터페이스(235)는 상기 gNB(102)가 유선 혹은 무선 백홀 연결을 통해 다른 gNB들과 통신하는 것을 허락할 수 있다. 상기 gNB(102)가 억세스 포인트로서 구현될 때, 상기 인터페이스(235)는 상기 gNB(102)가 유선 혹은 무선 근거리 통신 네트워크(local area network)를 통해 혹은 유선 혹은 무선 연결을 통해 (상기 인터넷과 같은) 더 큰 네트워크로 통신하는 것을 허락할 수 있다. 상기 인터페이스(235)는 이더넷(Ethernet) 혹은 RF 송수신기와 같은 유선 혹은 무선 연결을 통해 통신들을 지원하는 적합한 구조를 포함한다.
상기 메모리(230)는 상기 제어기/프로세서(225)에 연결된다. 상기 메모리(230)의 일부는 RAM을 포함할 수 있고, 상기 메모리(230)의 다른 일부는 플래쉬 메모리 혹은 다른 ROM을 포함할 수 있다.
도 2가 gNB(102)의 일 예를 도시하고 있을 지라도, 다양한 변경들이 도 2에 대해서 이루어질 수 있다. 일 예로, 상기 gNB(102)는 도 2에 도시되어 있는 임의의 개수의 각 컴포넌트를 포함할 수 있다. 특정한 예로서, 억세스 포인트는 다수의 인터페이스들(235)을 포함할 수 있고, 상기 제어기/프로세서(225)는 다른 네트워크 어드레스들간에 데이터를 라우팅하는 라우팅 기능들을 지원할 수 있다. 또 다른 특정한 예로서, TX 프로세싱 회로(215)의 단일 인스턴스(instance)와 RX 프로세싱 회로(220)의 단일 인스턴스를 포함하는 것과 같이 도시되어 있는 반면에, 상기 gNB(102)는 각각(RF 송수신기 별로 1개와 같은)의 다수의 인스턴스들을 포함할 수 있다. 또한, 도 2에서 다양한 컴포넌트들은 조합될 수 있거나, 혹은 추가적으로 다시 분할될 수 있거나, 혹은 생략될 수 있으며, 추가적인 컴포넌트들이 특별한 필요들에 따라 추가될 수 있다.
도 3은 본 개시의 실시 예들에 따른 예제 UE(116)를 도시하고 있다. 도 3에 도시되어 있는 상기 UE(116)의 실시 예는 오직 예시만을 위한 것이며, 도 1의 상기 UE들(111-115)은 동일하거나 혹은 유사한 구성을 가질 수 있다. 하지만, UE들에는 다양한 구성들이 도입되며, 따라서 도 3은 이 개시의 범위를 UE의 임의의 특정한 구현으로 제한하지는 않는다.
도 3에 도시되어 있는 바와 같이, 상기 UE(116)는 안테나(305), 무선 주파수(radio frequency: RF) 송수신기(310), TX 프로세싱 회로(315), 마이크로폰(microphone)(320) 및 RX 프로세싱 회로(325)를 포함한다. 상기 UE(116)는 또한 스피커(330), 프로세서(340), 입/출력(input/output: I/O) 인터페이스(interface: IF)(345), 터치 스크린(350), 디스플레이(display)(355) 및 메모리(360)를 포함한다. 상기 메모리(360)는 운영 시스템(operating system: OS)(361) 및 하나 혹은 그 이상의 어플리케이션(application)들(362)을 포함한다.
상기 RF 송수신기(310)는 상기 안테나(305)로부터 상기 네트워크(100)의 gNB에 의해 송신된, 입력되는 RF 신호를 수신한다. 상기 RF 송수신기(310)는 상기 입력되는 RF 신호를 다운 컨버팅하여 중간 주파수(intermediate frequency: IF) 혹은 기저대역 신호로 생성한다. 상기 IF 혹은 기저 대역 신호는 상기 RX 프로세싱 회로(325)로 송신되고, 상기 RX 프로세싱 회로(325)는 상기 기저대역 혹은 IF 신호를 필터링, 디코딩, 및/혹은 디지털화하여 프로세싱된 기저대역 신호를 생성한다. 상기 RX 프로세싱 회로(325)는 추가적인 프로세싱을 위해 상기 프로세싱된 기저대역 신호를 상기 스피커(330)로(음성 데이터를 위해서와 같이) 혹은 상기 프로세서(340)(웹 브라우징 데이터(web browsing data)를 위해서와 같이)로 송신한다.
상기 TX 프로세싱 회로(315)는 상기 마이크로폰(320)으로부터 아날로그 혹은 디지털 음성 데이터를 수신하거나, 혹은 상기 프로세서(340)로부터 다른 출력 기저 대역 데이터(웹 데이터, 이메일, 혹은 양방향 비디오 게임 데이터(interactive video game data)와 같은)를 수신한다. 상기 TX 프로세싱 회로(315)는 상기 출력 기저 대역 데이터를 인코딩, 다중화 및/혹은 디지털화하여 프로세싱된 기저대역 혹은 IF 신호로 생성한다. 상기 RF 송수신기(310)는 상기 TX 프로세싱 회로(315)로부터 상기 출력되는 프로세싱된 기저대역 혹은 IF 신호를 수신하고, 상기 기저대역 혹은 IF 신호를 상기 안테나(305)를 통해 송신되는 RF 신호로 업 컨버트(up-convert)한다.
상기 프로세서(340)는 하나 혹은 그 이상의 프로세서들 혹은 다른 프로세싱 디바이스들을 포함할 수 있으며, 상기 UE(116)의 전반적인 동작을 제어하기 위해 상기 메모리(360)에 저장되어 있는 상기 OS(361)을 실행할 수 있다. 일 예로, 상기 프로세서(340)는 공지의 원칙들에 따라 상기 RF 송수신기(310), 상기 RX 프로세싱 회로(325) 및 상기 TX 프로세싱 회로(315)에 의한 순방향 채널 신호들의 수신 및 역방향 채널 신호들의 송신을 제어할 수 있다. 몇몇 실시 예들에서, 상기 프로세서(340)는 적어도 하나의 마이크로 프로세서 혹은 마이크로 제어기를 포함한다.
상기 프로세서(340)는 또한 빔 관리를 위한 프로세스들과 같은, 상기 메모리(360)에 내재되어 있는 다른 프로세스들 및 프로그램들을 실행할 수 있다. 상기 프로세서(340)는 데이터를 실행중인 프로세스에 의해 요구될 경우 상기 메모리(360) 내로 혹은 상기 메모리(360)로부터 이동시킬 수 있다. 몇몇 실시 예들에서, 상기 프로세서(340)는 상기 OS 프로그램(361)을 기반으로 혹은 gNB들 혹은 운영자로부터 수신되는 신호들에 응답하여 상기 어플리케이션들(362)을 실행하도록 구성된다. 또한, 상기 프로세서(340)는 상기 I/O 인터페이스(345)에 연결되고, 상기 I/O 인터페이스(345)는 상기 UE(116)에게 랩탑 컴퓨터들 및 핸드헬드(handheld) 컴퓨터들과 같은 다른 디바이스들에 대한 연결 능력을 제공한다. 상기 I/O 인터페이스(345)는 이런 악세사리들과 상기 프로세서(340)간의 통신 경로이다.
상기 프로세서(340)는 또한 상기 터치 스크린(350) 및 상기 디스플레이 유닛(355)에 연결된다. 상기 UE(116)의 운영자는 상기 터치 스크린(350)을 사용하여 상기 UE(116)에 데이터를 입력할 수 있다. 상기 디스플레이(355)는 웹 사이트(web site)들로부터와 같은 텍스트 및/혹은 적어도 제한된 그래픽들을 렌더링(rendering)할 수 있는 액정 크리스탈 디스플레이, 발광 다이오드 디스플레이, 혹은 다른 디스플레이가 될 수 있다.
상기 메모리(360)는 상기 프로세서(340)에 연결된다. 상기 메모리(360)의 일부는 랜덤 억세스 메모리(random access memory: RAM)를 포함할 수 있으며, 상기 메모리(360)의 나머지 부분은 플래시 메모리 혹은 다른 리드 온니 메모리(read-only memory: ROM)를 포함할 수 있다.
도 3이 UE(116)의 일 예를 도시하고 있다고 할지라도, 다양한 변경들이 도 3에 대해서 이루어질 수 있다. 일 예로, 도 3에서의 다양한 컴포넌트들은 조합되거나, 더 추가 분할 되거나, 혹은 생략될 수 있으며, 다른 컴포넌트들이 특별한 필요들에 따라서 추가될 수 있다. 또한, 특별한 예로서, 상기 프로세서(340)는 하나 혹은 그 이상의 중앙 프로세싱 유닛(central processing unit: CPU)들 및 하나 혹은 그 이상의 그래픽 프로세싱 유닛(graphics processing unit: GPU)들과 같은 다수의 프로세서들로 분할될 수 있다. 또한, 도 3에서는 상기 UE(116)가 이동 전화기 혹은 스마트 폰과 같이 구성되어 있다고 할지라도, UE들은 다른 타입들의 이동 혹은 고정 디바이스들로서 동작하도록 구성될 수 있다.
4G 통신 시스템들의 상용화 이후 증가 추세에 있는 무선 데이터 트래픽에 대한 수요를 충족시키기 위해 그리고 다양한 vertical application들을 가능하게 하기 위해, 개선된 5G/NR 또는 프리-5G/NR(pre-5G/NR) 통신 시스템을 개발 및 배치하기 위한 노력들이 이루어지고 있다. 따라서, 상기 5G/NR 또는 pre-5G/NR 통신 시스템은 "4G 이후 네트워크(beyond 4G network)" 또는 "LTE 이후 시스템(post LTE system)"이라 불리고 있다. 상기 5G/NR 통신 시스템은 더 높은 데이터 레이트들을 달성하기 위해, 더 높은 주파수 (mmWave) 대역들, 예를 들어, 28 GHz 또는 60 GHz 대역들에서, 또는 강력한 커버리지 및 이동성 지원을 가능하게 하기 위해 6 GHz와 같은 더 낮은 주파수 대역들에서 구현되는 것이 고려되고 있다. 본 개시의 예제들은 테라헤르츠(terahertz: THz) 대역들을 사용할 수 있는 5G 통신 시스템, 6G 또는 그 이후 릴리즈(release)의 배치에도 적용될 수 있다. 상기 무선 파형들의 전파 손실을 감소시키고 상기 송신 거리를 증가시키기 위해, 5G/NR 통신 시스템들에서는 상기 빔포밍 (beamforming), 매시브 다중 입력 다중 출력(massive multi-input multi-output: massive MIMO), 전차원 다중 MIMO(full dimensional MIMO: FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔 포밍(analog beam forming), 대규모 안테나 (large scale antenna) 기술들이 논의되고 있다.
또한, 5G/NR 통신 시스템들에서는, 시스템 네트워크 개선을 위한 개발이 진화된 소형 셀, 진보된 소형 셀(advanced small cell)들, 클라우드 무선 억세스 네트워크(cloud Radio Access Network: cloud RAN)들, 초고밀도 네트워크(ultra-dense network)들, 디바이스 대 디바이스 (device to device: D2D) 통신, 무선 백홀 (wireless backhaul), 이동 네트워크 (moving network), 협력 통신 (cooperative communication), CoMP (coordinated multi-points), 수신-측 간섭 제거 등에 기반하여 진행되고 있다.
통신 시스템은 기지국 또는 하나 또는 그 이상의 송신 포인트들로부터 UE들로의 송신들을 지칭하는 다운링크(downlink: DL) 및 UE들로부터 기지국 또는 하나 또는 그 이상의 수신 포인트들로의 송신들을 지칭하는 업링크(uplink: UL)를 포함한다.
셀 상에서 DL 시그널링 또는 UL 시그널링을 위한 시간 단위는 슬롯이라고 칭해지며, 하나 또는 그 이상의 심볼들을 포함할 수 있다. 심볼은 추가 시간 단위로도 사용될 수 있다. 주파수(또는 대역폭(bandwidth: BW)) 단위는 자원 블록(resource block: RB)이라고 칭해진다. 하나의 RB는 다수의 서브-캐리어(sub-carrier: SC)들을 포함한다. 예를 들어, 슬롯은 0.5 밀리초 또는 1 밀리초의 듀레이션(duration)을 가질 수 있고, 14개의 심볼들을 포함할 수 있고, RB는 15KHz 또는 30KHz, 등의 SC 간 스페이싱(inter-SC spacing)을 가지는 12개의 SC들을 포함할 수 있다.
DL 신호들은 정보 컨텐트(content)를 전달하는 데이터 신호들, DL 제어 정보(DL control information: DCI)를 전달하는 제어 신호들, 파일럿 신호들이라고도 알려져 있는 기준 신호들(reference signals: RS)을 포함한다. gNB는 물리 DL 공유 채널(physical DL shared channel: PDSCH)들 또는 물리 DL 제어 채널(physical DL control channel: PDCCH)들을 통해 데이터 정보 또는 DCI를 각각 송신한다. PDSCH 또는 PDCCH는 하나의 슬롯 심볼을 포함하는 가변 개수의 슬롯 심볼들을 통해 송신될 수 있다. 간결성을 위해, UE에 의한 PDSCH 수신을 스케줄하는 DCI 포맷이 DL DCI 포맷이라고 칭해지고, UE로부터의 물리 업링크 공유 채널(physical uplink shared channel: PUSCH) 송신을 스케줄하는 DCI 포맷이 UL DCI 포맷이라고 칭해진다.
gNB는 채널 상태 정보 RS(channel state information RS: CSI-RS) 및 복조 RS(demodulation RS: DMRS)를 포함하는 RS의 다수의 타입들 중 하나 또는 그 이상을 송신한다. CSI-RS는 주로 UE들이 측정들을 수행하고 채널 상태 정보(channel state information: CSI)를 gNB에 제공하기 위한 의도를 가진다. 채널 측정을 위해, 논-제로 전력 CSI-RS(non-zero power CSI-RS: NZP CSI-RS) 자원들이 사용된다. 간섭 측정 보고(interference measurement report: IMR)들에 대해서, 제로 전력 CSI-RS(zero power CSI-RS: ZP CSI-RS) 구성과 연관되는 CSI 간섭 측정(CSI interference measurement: CSI-IM) 자원들이 사용된다. CSI 프로세스는 NZP CSI-RS 및 CSI-IM 자원들을 포함한다.
UE는 gNB로부터의, DL 제어 시그널링 또는 무선 자원 제어(radio resource control: RRC) 시그널링과 같은, 상위 계층 시그널링(higher layer signaling)을 통해 CSI-RS 송신 파라미터들을 결정할 수 있다. CSI-RS의 송신 인스턴스(instance)들은 DL 제어 시그널링에 의해 지시되거나 또는 상위 계층 시그널링에 의해 구성될 수 있다. DMRS는 각 PDCCH 또는 PDSCH의 BW에서만 송신되며, UE는 상기 DMRS를 사용하여 데이터 또는 제어 정보를 복조할 수 있다.
도 4 및 도 5는 본 개시에 따른 예제 무선 송신 및 수신 경로들을 도시하고 있다. 하기의 상세한 설명에서, 송신 경로(400)는 gNB(상기 gNB(102)와 같은)에서 구현되는 것으로 설명될 수 있는 반면, 수신 경로(500)는 UE(UE(116)와 같은)에서 구현되는 것으로 설명될 수 있다. 하지만, 상기 수신 경로(500)는 gNB에서 구현될 수 있고, 상기 송신 경로(400)는 UE에서 구현될 수 있다는 것이 이해될 수 있다. 일부 실시 예들에서, 상기 수신 경로(500)는 본 개시의 실시 예들에서 설명되는 바와 같이 2D 안테나 어레이들을 가지는 시스템들에 대한 코드북 설계 및 구조를 지원하도록 구성된다.
도 4에 도시되어 있는 바와 같은 상기 송신 경로(400)는 채널 코딩(channel coding) 및 변조 블록(405), 직렬-대-병렬(serial-to-parallel: S-to-P) 블록(410), 사이즈(size) N 역 고속 푸리에 변환(inverse fast Fourier transform: IFFT) 블록(415), 병렬-대-직렬(parallel-to-serial: P-to-S) 블록(420), 사이클릭 프리픽스(cyclic prefix) 부가 블록(425) 및 업-컨버터(up-converter: UC)(430)를 포함한다. 도 5에 도시되어 있는 바와 같은 상기 수신 경로 회로(500)는 다운-컨버터(down-converter: DC)(555), 사이클릭 프리픽스 제거 블록(560)과, 직렬-대-병렬(serial-to-parallel: S-to-P) 블록(565), 사이즈 N 고속 푸리에 변환(fast Fourier transform: FFT) 블록(570), 병렬-대-직렬(parallel-to-serial: P-to-S) 블록(575) 및 채널 디코딩(channel decoding) 및 복조 블록(580)을 포함한다.
도 400에 도시되어 있는 바와 같이, 상기 채널 코딩 및 변조 블록(405)은 정보 비트들의 집합을 수신하고, 상기 입력 비트들에 코딩(일 예로, LDPC 코딩)을 적용하고, 변조하여(일 예로, 직교 위상 쉬프트 키잉(quadrature phase shift keying: QPSK) 혹은 직교 진폭 변조(quadrature amplitude modulation: QAM)) 주파수-도메인(frequency-domain) 변조 심볼들의 시퀀스로 생성한다.
직렬-대-병렬 블록(410)은 상기 직렬 변조된 심볼들을 병렬 데이터로 변환하여(즉, 디-멀티플렉싱(de-multiplex)하여) N개의 병렬 심볼 스트림(stream)들을 생성하고, 여기서, N은 상기 BS(102) 및 UE(116)에서 사용되는 상기 IFFT/FFT 사이즈이다. 사이즈 N IFFT 블록(415)은 그리고 나서 상기 N개의 병렬 심볼 스트림들에 대해 IFFT 동작을 수행하여 시간-도메인(time-domain) 출력 신호들을 생성한다. 병렬-대-직렬 블록(420)은 상기 사이즈 N IFFT 블록(215)으로부터의 상기 병렬 시간-도메인 출력 심볼들을 변환하여(즉, 멀티플렉싱(multiplex)하여) 직렬 시간-도메인 신호를 생성한다. 사이클릭 프리픽스 부가 블록(425)은 그리고 나서 상기 시간-도메인 신호에 사이클릭 프리픽스를 삽입한다. 상기 업-컨버터(430)는 상기 사이클릭 프리픽스 부가 블록(425)의 출력을 무선 채널을 통한 송신을 위한 RF 주파수로 변조한다(즉, 업-컨버트한다). 상기 신호는 또한 RF 주파수로의 변환 전에 기저대역(baseband)에서 필터될 수 있다.
상기 gNB(102)로부터의 송신 RF 신호는 상기 무선 채널을 통해 통과된 후 상기 UE(116)에 도착되고, 상기 gNB(102)에서의 동작들에 대한 역 동작들이 상기 UE(116)에서 수행된다.
도 5에 도시되어 있는 바와 같이, 상기 다운-컨버터(555)는 상기 수신된 신호를 기저대역 주파수로 다운-컨버트하고, 상기 사이클릭 프리픽스 제거 블록(560)은 상기 사이클릭 프리픽스를 제거하여 직렬 시간-도메인 기저 대역 신호로 생성한다. 상기 직렬-대-병렬 블록(565)은 상기 시간 도메인 기저 대역 신호를 병렬 시간 도메인 신호들로 변환한다. 상기 사이즈 N FFT 블록(570)은 그리고 나서 FFT 알고리즘을 수행하여 N개의 병렬 주파수-도메인 신호들을 생성한다. 상기 병렬-대-직렬 블록(575)은 상기 병렬 주파수-도메인 신호들을 변조된 데이터 심볼들의 시퀀스로 변환한다. 상기 채널 디코딩 및 복조 블록(580)은 상기 변조된 심볼들을 복조하고, 그리고 디코딩하여 상기 오리지널(original) 입력 데이터 스트림으로 복구한다.
상기 gNB들 (101-103) 각각은 상기 다운링크에서 사용자 장비(111-116)로의 송신과 유사한, 도 4에 도시되어 있는 바와 같은 송신 경로(400)를 구현할 수 있고, 상기 업링크에서 UE들(111-116)로부터의 수신과 유사한, 도 5에 도시되어 있는 바와 같은, 수신 경로(500)를 구현할 수 있다. 유사하게, UE들(111-116) 각각은 상기 업링크에서 상기 gNB들 (101-103)로의 송신에 대한 상기 송신 경로(400)를 구현할 수 있고, 상기 다운링크에서 상기 gNB들 (101-103)로부터의 수신에 대한 상기 수신 경로(500)를 구현할 수 있다.
도 4 및 도 5에서의 상기 컴포넌트들 각각은 오직 하드웨어만을 사용하여 또는 하드웨어 및 소프트웨어/펌웨어의 조합을 사용하여 구현될 수 있다. 특정 예로서, 도 4 및 도 5에서 컴포넌트들 중 적어도 일부는 소트프웨어로 구현될 수 있으며, 이에 반해 다른 컴포넌트들은 구성 가능한 하드웨어 혹은 소프트웨어 및 구성 가능한 하드웨어의 혼합으로 구현될 수 있다. 예를 들어, 상기 FFT 블록(570) 및 IFFT 블록(515)은 구성 가능한 소프트웨어 알고리즘들로 구현될 수 있으며, 여기서 상기 사이즈 N의 값은 상기 구현에 따라 수정될 수 있다.
또한, FFT 및 IFFT를 사용하는 것으로 설명되었지만, 이는 예시에 불과하며 본 개시의 범위를 제한하는 것으로 해석되지 않을 수 있다. 이산 푸리에 변환(discrete Fourier transform: DFT) 및 역 이산 푸리에 변환(inverse discrete Fourier transform: IDFT) 기능들과 같은, 다른 타입들의 변환들이 사용될 수 있다. 상기 변수 N의 값은 DFT 및 IDFT 기능들에 대한 임의의 정수(1, 2, 3, 4 등과 같은)일 수 있는 반면, 상기 변수 N의 값은 FFT 및 IFFT 기능들에 대한 2의 거듭 제곱(power)(1, 2, 4, 8, 16 등과 같은)인 임의의 정수일 수 있다는 것이 이해될 수 있다.
도 4 및 도 5는 무선 송신 및 수신 경로들의 예제들을 도시하고 있을 지라도, 도 4 및 도 5에 다양한 변경들이 이루어질 수 있다. 예를 들어, 도 4 및 도 5에서 다양한 컴포넌트들은 결합, 추가 세분화, 또는 생략될 수 있고, 추가적인 컴포넌트들은 특정한 필요들에 따라 추가될 수 있다. 또한, 도 4 및 도 5는 무선 네트워크에서 사용될 수 있는 송신 및 수신 경로들의 타입들의 예제들을 도시하고 있는 것으로 의미된다. 임의의 다른 적합한 아키텍처들이 무선 네트워크에서 무선 통신들을 지원하기 위해 사용될 수 있다.
본 개시는 잠재적으로 더 많은 개수의 후보 동기화 신호/물리 브로드캐스팅 채널(synchronization signal/physical broadcasting channel: SS/PBCH) 블록들을 지원하기 위해, 더 높은 주파수 범위에 대한 상기 PBCH 페이로드 설계에 초점을 맞추고 있다. 상기 PBCH 페이로드의 인터리빙, 상기 PBCH 페이로드의 스크램블링, 및 상기 PBCH의 복조-기준 신호(demodulation-reference signal: DM-RS) 시퀀스에 대한 관련 요구 변경들 역시 본 개시에서 명시된다.
본 개시는 다음의 컴포넌트들 및 예제들을 포함한다: 상기 PHY 비트들의 증가, 상기 PHY 비트들의 재해석, 마스터 정보 블록(master information block: MIB) 및 PHY 비트들의 재구성의 예제들을 포함하는, 물리 계층으로부터 생성된 비트들을 사용하는 지시(indication); PBCH 페이로드에서 QCL(quasi co-locate) 파라미터의 지시; PBCH 페이로드에서 공유 스펙트럼 채널 억세스를 가지는 또는 가지지 않는 동작의 지시; 및 k_SSB의 지시; 상기 PBCH 페이로드의 MIB에서 시스템 프레임 번호(system frame number: SFN)의 제4 최소 유효 비트(least significant bit: LSB)들의 지시; 상기 PBCH 페이로드의 인터리빙에 대한 상응하는 변경들; 상기 PBCH 페이로드의 스크램블링에 대한 상응하는 변경들; 및 상기 PBCH 페이로드의 DM-RS 시퀀스에 대한 상응하는 변경들.
NR Rel-15 및 Rel-16에서, PBCH 페이로드는 상위 계층으로부터의 24개의 비트들과 물리 계층으로부터의 8개의 비트들을 포함하며, 상기 상위 계층으로부터의 24개의 비트들은 23개의 비트들의 MIB (표 1에 요약되어 있는 바와 같은) 및 1개의 MIB 확장 비트를 포함한다. ,,,,,,, 및 에 의해 나타내지는, 상기 물리 계층으로부터의 8개의 비트들은 표 2에 요약되어 있는 바와 같은, 16개의 무선 프레임들 내의 타이밍 정보(timing information)를 나타낸다.
표 1. NR Rel-15 및 Rel-16의 MIB
필드 | 값 | 비트들의 개수 |
systemFrameNumber | BIT STRING (SIZE (6)) | 6 |
subCarrierSpacingCommon | ENUMERATED {scs15or60, scs30or120} | 1 |
ssb-SubcarrierOffset | INTEGER (0..15) | 4 |
dmrs-TypeA-Position | ENUMERATED {pos2, pos3} | 1 |
pdcch-ConfigSIB1 | PDCCH-ConfigSIB1 | 8 |
cellBarred | ENUMERATED {barred, notBarred} | 1 |
intraFreqReselection | ENUMERATED {allowed, notAllowed} | 1 |
spare | BIT STRING (SIZE (1)) | 1 |
표 2. NR Rel-15 및 Rel-16의 PBCH 페이로드에서 물리 계층 파라미터들
비트 | = 4 또는 8 (Rel-15) | = 10 (Rel-16) | = 20 (Rel-16) | = 64 (Rel-15) |
SFN 의 제4 LSB | SFN 의 제4 LSB | SFN 의 제4 LSB | SFN 의 제4 LSB | |
SFN 의 제3 LSB | SFN 의 제3 LSB | SFN 의 제3 LSB | SFN 의 제3 LSB | |
SFN 의 제2 LSB | SFN 의 제2 LSB | SFN 의 제2 LSB | SFN 의 제2 LSB | |
SFN 의 제1 LSB | SFN 의 제1 LSB | SFN 의 제1 LSB | SFN 의 제1 LSB | |
하프 프레임 비트 | 하프 프레임 비트 | 하프 프레임 비트 | 하프 프레임 비트 | |
의 MSB | 의 MSB | 의 MSB | 후보 SSB 인덱스의 제6 LSB | |
예약 | 예약 | 후보 SSB 인덱스의 제5 LSB | 후보 SSB 인덱스의 제5 LSB | |
예약 | 후보 SSB 인덱스의 제4 LSB | 후보 SSB 인덱스의 제4 LSB | 후보 SSB 인덱스의 제4 LSB |
52.6GHz와 71GHz 간의 새로운 캐리어 주파수 범위에 대해서, 더 큰 위상 잡음과 더 큰 캐리어 대역폭을 수용하기 위해, 적어도 더 큰 서브캐리어 스페이싱을 가지는 새로운 뉴멀로러지(numerology)가 지원될 수 있다. 새로운 뉴멀로러지(예를 들어, 새로운 서브캐리어 스페이싱을 포함하는)가 NR에서 지원될 때, 그와 같은 새로운 뉴멀로러지를 지원하기 위해 상기 타이밍 지시 및 상응하는 PBCH 페이로드 설계가 향상될 필요가 있을 수 있다. 본 개시는 더 높은 주파수 범위에 대한 PBCH 페이로드의 구체적인 사항들을 명시하며, 여기서 상기 더 높은 주파수 범위는 적어도 52.6GHz와 71GHz 간의 캐리어 주파수 범위를 포함하고, 상기 주파수 범위에서 인가 대역(예를 들어, 공유 스펙트럼 채널 억세스 없이 운용되는) 및 비인가 대역(예를 들어, 공유 스펙트럼 채널 억세스로 운용되는) 둘 다에 적용 가능할 수 있다.
하기의 예시적인 설명들 및 실시 예들은 OFDM 또는 OFDMA를 가정할지라도, 본 개시는 필터된(filtered) OFDM(filtered OFDM: F-OFDM)과 같은 다른 OFDM-기반 송신 파형들 또는 다중 억세스 방식들로 확장될 수 있다.
일 실시 예에서, 미리 정의되어 있는 시간 기간(예를 들어, 하프 프레임(half frame)) 내에서 64개보다 많은 후보 SS/PBCH 블록들이, 예를 들어 > 64, 존재할 수 있고, 상기 PBCH의 페이로드에서 상기 후보 SS/PBCH 블록 인덱스의 제7 LSB를 지시할 필요가 있다. 일 예에서, 상기 > 64의 지원은 120 kHz (예를 들어, 480 kHz 및/또는 960 kHz) 보다 큰 상기 SS/PBCH 블록의 서브캐리어 스페이싱(subcarrier spacing: SCS)에만 적용 가능하며, 따라서 본 개시에서 설명되어 있는 바와 같이 상기 PBCH의 페이로드에서 상기 후보 SS/PBCH 블록 인덱스의 제7 LSB를 지시하는 예제는 상기 상응하는 SCS에만 적용 가능하다.
일 실시 예에서, 상기 PHY 비트들이 증가된다. 일 실시 예에서, 본 개시에서 고려되는 더 높은 캐리어 주파수 범위에 대해서, 상위 계층에 의해 제공되는 상기 PBCH 페이로드에서의 비트들의 개수는 NR Rel-15 및 Rel-16과 동일하게 유지되고, 상기 물리 계층에 의해 생성되는 PBCH 페이로드에서의 비트들의 개수는 8부터 8 + 까지 증가하고(예를 들어, NR Rel-15 및 Rel-16로부터 증가되는), 여기서 는 양의 정수이다.
일 예에서, 하프 프레임 내에서 후보 SS/PBCH 블록 위치들의 확대된 최대 개수와 관련되는 타이밍 정보에 상응하는 상기 추가적인 개의 비트들, 예를 들어 상기 후보 동기화 신호 블록(SSB, SS/ PBCH 블록) 인덱스의 추가적인 최상위 비트(most significant bit: MSB)들. 예를 들어, > 64일 경우, 이다. 예제들이 표 3에 나타내져 있다.
표 3. PBCH에서 증가된 개수의 비트들 예제
일 예에서, 하프 프레임 내의 후보 SS/PBCH 블록 위치들의 확대된 최대 수와 관련되는 타이밍 정보에 상응하는 추가적인 개의 비트들, 예를 들어, 상기 후보 SSB 인덱스의 추가적인 MSB들, 및 QCL 정보에 대한 파라미터의 지시. 예를 들어, > 64일 경우, 이다. 예제들은 표 4에 나타내져 있다.
표 4. PBCH에서 증가된 개수의 비트들 예제.
또 다른 예에서, 는 {1, 2, 4, 8, 16, 32, 64, "적용 불가능한(not applicable)"}로부터 값들을 취하는 3-비트 필드이고, 여기서 상기 수치 값(numerical value)들은 채널 센싱(channel sensing)(예를 들어, LBT(listen before talk))을 가지는 채널 점유에 적용 가능하고, 상기 비-수치 값(non-numerical value)들은 채널 센싱(예를 들어, LBT)을 가지지 않는 채널 점유에 적용 가능하다.
일 예에서, 는 상기 물리 계층에 의해 생성되는 비트들의 총 개수를 옥텟(octet)으로 하게 하기 위해 8의 정수 배수로 가장 가까운 정수로 반올림될 수 있으며, 정보를 전달하지 않는 비트들이 예약되어 있다.
다른 실시 예에서, 본 개시에서 고려되는 더 높은 캐리어 주파수 범위에 대해서, 상위 계층에 의해 제공되는 상기 PBCH 페이로드에서의 비트들의 개수는 NR Rel-15 및 Rel-16과 동일하게 유지되고, 상기 물리 계층에 의해 생성되는 상기 PBCH 페이로드에서의 비트들의 개수 역시 NR Rel-15 및 Rel-16과 동일하게 유지되지만, 상기 물리 계층에 의해 생성되는 비트들 중 일부는 재해석될 수 있다.
일 예에서, 주기적으로 송신되는 기간 내의 상기 SS/PBCH 블록들의 버스트(burst)는 프레임에서 제1 하프 프레임 내에 국한되도록 제한되고, 따라서 상기 하프 프레임 타이밍을 지시할 필요가 존재하지 않는다. 이 예제에서, 상기 비트 는 다른 목적을 위해 사용될 수 있으며, 여기서 는 Rel-15 및 Rel-16에서 하프 프레임을 지시하기 위해 사용되고 있었다. 예를 들어, 상기 비트 는 상기 후보 SS/PBCH 블록들의 개수가 64를 초과할 경우, 상기 비트 는 후보 SSB 인덱스의 제7 비트를 지시하기 위해 사용될 수 있다. 다른 예를 들어, 상기 비트 는 PBCH 페이로드에서의 다른 비트들과 잠재적으로 결합되어, 상기 QCL 파라미터 를 지시하기 위해 사용될 수 있다. 예제들이 표 5에 나타내져 있다.
다른 예에서, 주기적으로 송신되는 기간 내의 상기 SS/PBCH 블록들의 버스트는 프레임에서 제2 하프 프레임 내에 국한되도록 제한되고, 따라서 상기 하프 프레임 타이밍을 지시할 필요가 존재하지 않는다. 이 예제에서, 상기 비트 는 다른 목적을 위해 사용될 수 있다. 예를 들어, 후보 SS/PBCH 블록들의 개수가 64를 초과할 경우, 상기 비트 는 후보 SSB 인덱스의 제7 LSB를 지시하기 위해 사용될 수 있다. 다른 예에서, 상기 비트 는 PBCH에서의 다른 비트들과 잠재적으로 결합하여 상기 QCL 파라미터 를 지시하기 위해 사용될 수 있다. 예제들이 표 5에 나타내져 있다.
표 5. 더 높은 캐리어 주파수 범위에 대한 예제 PHY 비트들
비트 | 예제 1 | 예제 2 |
SFN의 제4 LSB | SFN의 제4 LSB | |
SFN의 제3 LSB | SFN의 제3 LSB | |
SFN의 제2 LSB | SFN의 제2 LSB | |
SFN의 제1 LSB | SFN의 제1 LSB | |
후보 SSB 인덱스의 제7 LSB | 를 지시함 | |
후보 SSB 인덱스의 제6 LSB | 후보 SSB 인덱스의 제6 LSB | |
후보 SSB 인덱스의 제5 LSB | 후보 SSB 인덱스의 제5 LSB | |
후보 SSB 인덱스의 제4 LSB | 후보 SSB 인덱스의 제4 LSB |
또 다른 예를 들면, 하프 프레임 내 후보 SS/PBCH 블록 위치들의 최대 개수가 64를 초과하고 (예를 들어, > 64), 더 많은 DM-RS 시퀀스들 (예를 들어, 셀 별로 8개를 초과하는)이 지원될 경우, 상기 후보 SS/PBCH 블록 인덱스의 더 많은 LSB들이 상기 DM-RS 시퀀스들에 의해 전달될 수 있고, 상기 물리 계층에 의해 생성되는 비트들은 다른 해석을 가질 수 있다. 예제들이 표 6에 나타내져 있다.
표 6. 더 높은 캐리어 주파수 범위를 위한 예제 PHY 비트들
비트 | 예제 1 (셀 당 16개의 DM-RS 시퀀스들) |
예제 2 (셀 당 32개의 DM-RS 시퀀스들) |
예제 3 (셀 당 64개의 DM-RS 시퀀스들) |
SFN의 제4 LSB | SFN의 제4 LSB | SFN의 제4 LSB | |
SFN의 제3 LSB | SFN의 제3 LSB | SFN의 제3 LSB | |
SFN의 제2 LSB | SFN의 제2 LSB | SFN의 제2 LSB | |
SFN의 제1 LSB | SFN의 제1 LSB | SFN의 제1 LSB | |
하프 프레임 비트 | 하프 프레임 비트 | 하프 프레임 비트 | |
후보 SSB 인덱스의 제7 LSB | 후보 SSB 인덱스의 제8 LSB | 후보 SSB 인덱스의 제9 LSB | |
후보 SSB 인덱스의 제6 LSB | 후보 SSB 인덱스의 제7 LSB | 후보 SSB 인덱스의 제8 LSB | |
후보 SSB 인덱스의 제5 LSB | 후보 SSB 인덱스의 제6 LSB | 후보 SSB 인덱스의 제7 LSB |
또 다른 실시 예에서, 본 개시에서 고려되는 상기 더 높은 캐리어 주파수 범위에 대해서, 상위 계층에 의해 제공되는 상기 PBCH 페이로드에서의 비트들의 개수는 NR Rel-15 및 Rel-16과 동일하게 유지되고, 상기 물리 계층에 의해 생성되는 상기 PBCH 페이로드에서의 비트들의 개수 역시 NR Rel-15 및 Rel-16과 동일하게 유지되지만, 상기 상위 계층에서 제공되는 필드들과 상기 물리 계층에서 생성되는 비트들은 다른 크기와 의미를 가질 수 있다.
일 예에서, 상기 PBCH 페이로드에서 상기 MIB는 SFN의 7개의 MSB들을 포함하고 (예를 들어, SFN의 제4 LSB 역시 MIB에 포함됨), 1 비트 (예를 들어, Rel-15 및 Rel-16에서 1 비트를 가지는 필드 또는 다수의 비트들을 가지는 필드로부터의 1 비트)는 MIB로부터 제거된다.
일 예에서, 상기 MIB로부터 제거되는 1비트는 상기 subCarrierSpacingCommon 필드일 수 있으며, 상기 상응하는 예제 MIB는 표 7에 나타내져 있다.
표 7. 높은 캐리어 주파수 범위에 대한 예제 MIB
필드 | 값 | 비트들의 개수 |
systemFrameNumber-new | BIT STRING (SIZE (7)) | 7 |
ssb-SubcarrierOffset | INTEGER (0..15) | 4 |
dmrs-TypeA-Position | ENUMERATED {pos2, pos3} | 1 |
pdcch-ConfigSIB1 | PDCCH-ConfigSIB1 | 8 |
cellBarred | ENUMERATED {barred, notBarred} | 1 |
intraFreqReselection | ENUMERATED {allowed, notAllowed} | 1 |
spare | BIT STRING (SIZE (1)) | 1 |
다른 예제에서, 상기 MIB로부터 제거되는 1 비트는 상기 pdcch-ConfigSIB1 필드로부터의 1 비트일 수 있고(예를 들어, 8개의 비트들로부터 7개의 비트들까지), 상기 상응하는 예제 MIB는 표 8에 나타내져 있다.
표 8. 더 높은 캐리어 주파수 범위에 대한 예제 MIB
필드 | 값 | 비트들의 개수 |
systemFrameNumber-new | BIT STRING (SIZE (7)) | 7 |
subCarrierSpacingCommon-new | ENUMERATED {scs1-new, scs2-new} | 1 |
ssb-SubcarrierOffset | INTEGER (0..15) | 4 |
dmrs-TypeA-Position | ENUMERATED {pos2, pos3} | 1 |
pdcch-ConfigSIB1-new | PDCCH-ConfigSIB1-new | 7 |
cellBarred | ENUMERATED {barred, notBarred} | 1 |
intraFreqReselection | ENUMERATED {allowed, notAllowed} | 1 |
spare | BIT STRING (SIZE (1)) | 1 |
또 다른 예제에서, 상기 MIB로부터 제거되는 1비트는 상기 spare 필드일 수 있으며, 상기 상응하는 예제 MIB는 표 9에 나타내져 있다.
표 9. 더 높은 캐리어 주파수 범위에 대한 예제 MIB
필드 | 값 | 비트들의 개수 |
systemFrameNumber-new | BIT STRING (SIZE (7)) | 7 |
subCarrierSpacingCommon-new | ENUMERATED {scs1-new, scs2-new} | 1 |
ssb-SubcarrierOffset | INTEGER (0..15) | 4 |
dmrs-TypeA-Position | ENUMERATED {pos2, pos3} | 1 |
pdcch-ConfigSIB1 | PDCCH-ConfigSIB1 | 8 |
cellBarred | ENUMERATED {barred, notBarred} | 1 |
intraFreqReselection | ENUMERATED {allowed, notAllowed} | 1 |
또 다른 예제에서, 상기 MIB에서 필드들은 그들의 명칭 및 비트폭을 유지할 수 있지만, 본 개시의 예제들에서 설명되는 바와 같이, 상기 필드들은 다른 정보를 지시하기 위해 필드가 재해석될 수 있다. 이 예제에 대해서, 상기 PHY 비트들 중 일부는 재해석될 수 있으며, 예제들은 표 10에 나타내져 있다.
표 10. 더 높은 캐리어 주파수 범위에 대한 예제 PHY 비트들
비트 | 예제 1 | 예제 2 |
후보 SSB 인덱스의 제7 LSB | SFN의 제3 LSB | |
SFN의 제3 LSB | SFN의 제2 LSB | |
SFN의 제2 LSB | SFN의 제1 LSB | |
SFN의 제1 LSB | 하프 프레임 비트 | |
하프 프레임 비트 | 후보 SSB 인덱스의 제7 LSB | |
후보 SSB 인덱스의 제6 LSB | 후보 SSB 인덱스의 제6 LSB | |
후보 SSB 인덱스의 제5 LSB | 후보 SSB 인덱스의 제5 LSB | |
후보 SSB 인덱스의 제4 LSB | 후보 SSB 인덱스의 제4 LSB |
일 실시 예에서, 본 개시에서 고려되는 더 높은 캐리어 주파수 범위에 대해서, PBCH 페이로드에서 QCL 가정(QCL assumption)에 대한 파라미터의 지시가 존재하고, 따라서 상기 상응하는 SS/PBCH 블록들에 대한 ( mod )의 값이 동일할 경우, UE는 SS/PBCH 블록들이 SS/PBCH 블록들에 대한 송신 윈도우들 내에서 또는 걸쳐서 QCL되는 것으로(QCLed) 결정하고, 여기서 는 상기 후보 SS/PBCH 블록 인덱스이고, 는 QCL 가정에 대한 상기 지시된 파라미터이다.
일 예에서, 본 개시에서 고려되는 상기 더 높은 캐리어 주파수 범위에 대해서, 는 {1, 4, 16, 64}로부터의 값들을 취하고, PBCH 페이로드에서의 2개의 비트들은 상기 의 지시에 대해서 사용된다.
다른 예에서, 본 개시에서 고려되는 상기 더 높은 캐리어 주파수 범위에 대해서, 는 {1, 2, 4, 8, 16, 32, 64}로부터의 값들을 취하고, PBCH 페이로드에서의 3개의 비트들은 상기 의 지시에 대해서 사용된다.
또 다른 예에서, 본 개시에서 고려되는 상기 더 높은 캐리어 주파수 범위에 대해서, 는 {1, 2, 4, 8, 16, 32, 48, 64}로부터의 값들을 취하고, PBCH 페이로드에서의 3개의 비트들은 상기 의 지시에 대해서 사용된다.
또 다른 예에서, 본 개시에서 고려되는 상기 더 높은 캐리어 주파수 범위에 대해서, 는 {1, 2, 4, 8, 16, 24, 32, 40, 48, 56, 64}로부터의 값들을 취하고, PBCH 페이로드에서의 4개의 비트들은 상기 의 지시에 대해서 사용된다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 LSB들일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 MSB들일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 LSB들일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 MSB들일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB와 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 spare의 1개의 비트와 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 spare의 1개의 비트와 ssb-SubcarrierOffset의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB 및 ssb-SubcarrierOffset의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB 및 ssb-SubcarrierOffset의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB 및 ssb-SubcarrierOffset의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB 및 ssb-SubcarrierOffset의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1 에서 controlResourceSetZero의 1개의 LSB 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 2개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 일 예는 pdcch-ConfigSIB1에서 controlResourceSetZero의 3개의 LSB들일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 3개의 MSB들일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 3개의 LSB들일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 3개의 MSB들일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 LSB들과 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 MSB들과 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 MSB들과 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 LSB들과 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 2개의 LSB들과 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 2개의 MSB들과 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 LSB들과 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 MSB들과 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 MSB들과 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 LSB들과 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 2개의 LSB들과 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 2개의 MSB들과 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 MSB들과 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 LSB들과 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB와 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 MSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB와 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 MSB들과 ssb-SubcarrierOffset의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 LSB들과 ssb-SubcarrierOffset의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB와 ssb-SubcarrierOffset의 2개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB와 ssb-SubcarrierOffset의 2개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 MSB들과 ssb-SubcarrierOffset의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 LSB들과 ssb-SubcarrierOffset의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB와 ssb-SubcarrierOffset의 2개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB와 ssb-SubcarrierOffset의 2개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, subCarrierSpacingCommon의 1개의 비트, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB, subCarrierSpacingCommon의 1개의 비트, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB, subCarrierSpacingCommon의 1개의 비트, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB, subCarrierSpacingCommon의 1개의 비트, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB, subCarrierSpacingCommon의 1개의 비트, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, spare의 1개의 비트, 및 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, spare의 1개의 비트, 및 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, spare의 1개의 비트, 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, spare의 1개의 비트, 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB, pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB, pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB, pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB, 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB, pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB, 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, subCarrierSpacingCommon의 1개의 비트, 및 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, subCarrierSpacingCommon의 1개의 비트, 및 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, subCarrierSpacingCommon의 1개의 비트, 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, subCarrierSpacingCommon의 1개의 비트, 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB, 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 3개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB, 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 3개의 LSB들 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 3개의 MSB들 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 3개의 MSB들 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 3개의 LSB들 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 3개의 LSB들 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 3개의 MSB들 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 3개의 LSB들 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 3개의 MSB들 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 3개의 MSB들 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 3개의 LSB들 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 3개의 LSB들 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 3개의 MSB들 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 3개의 MSB들 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 3개의 LSB들 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 MSB들 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 MSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 LSB들 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 3개의 MSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 3개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 3개의 MSB들 및 ssb-SubcarrierOffset의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 3개의 LSB들 및 ssb-SubcarrierOffset의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 MSB들 및 ssb-SubcarrierOffset의 2개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 LSB들 및 ssb-SubcarrierOffset의 2개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB 및 ssb-SubcarrierOffset의 3개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB 및 ssb-SubcarrierOffset의 3개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 3개의 MSB들 및 ssb-SubcarrierOffset의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 3개의 LSB들 및 ssb-SubcarrierOffset의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 MSB들 및 ssb-SubcarrierOffset의 2개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 LSB들 및 ssb-SubcarrierOffset의 2개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB 및 ssb-SubcarrierOffset의 3개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB 및 ssb-SubcarrierOffset의 3개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 2개의 LSB들, subCarrierSpacingCommon의 1개의 비트, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 LSB들, subCarrierSpacingCommon의 1개의 비트, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 MSB들, subCarrierSpacingCommon의 1개의 비트, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 LSB들, subCarrierSpacingCommon의 1개의 비트, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 MSB들, subCarrierSpacingCommon의 1개의 비트, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 2개의 LSB들, spare의 1개의 비트, 및 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 2개의 LSB들, spare의 1개의 비트, 및 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, spare의 1개의 비트, 및 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, spare의 1개의 비트, 및 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 MSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 2개의 LSB들, spare의 1개의 비트, 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 2개의 LSB들, spare의 1개의 비트, 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, spare의 1개의 비트, 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, spare의 1개의 비트, 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 MSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 MSB들, pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 LSB들, pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB, pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 MSB들, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB, pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 LSB들, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 MSB들, pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB, 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 LSB들, pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB, 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB, pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 MSB들, 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB, pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 LSB들, 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 2개의 LSB들, subCarrierSpacingCommon의 1개의 비트, 및 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 2개의 LSB들, subCarrierSpacingCommon의 1개의 비트, 및 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, subCarrierSpacingCommon의 1개의 비트, 및 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, subCarrierSpacingCommon의 1개의 비트, 및 pdcch-ConfigSIB1에서 searchSpaceZero의 2개의 MSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, subCarrierSpacingCommon의 1개의 비트, 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, subCarrierSpacingCommon의 1개의 비트, 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 2개의 LSB들, subCarrierSpacingCommon의 1개의 비트, 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 2개의 LSB들, subCarrierSpacingCommon의 1개의 비트, 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB, 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 MSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB, 및 pdcch-ConfigSIB1에서 controlResourceSetZero의 2개의 LSB들의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB, pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB, 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB, pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB, 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB, pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB, pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 spare의 1개의 비트, pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB, pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB, 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 spare의 1개의 비트, pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB, pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB, 및 subCarrierSpacingCommon의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, spare의 1개의 비트, pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 LSB, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, spare의 1개의 비트, pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 MSB, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 LSB, spare의 1개의 비트, 및 spare의 1개의 비트의 조합일 수 있다.
를 지시하기 위한 PBCH 페이로드에서의 4개의 비트들을 사용하기 위한 또 다른 예제는 ssb-SubcarrierOffset의 1개의 LSB, pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 MSB, spare의 1개의 비트, 및 spare의 1개의 비트의 조합일 수 있다.
다른 실시 예에서, 본 개시에서 고려되는 더 높은 캐리어 주파수 범위에 대해, 는 SIB (예를 들어, SIB1)에서 지시된다. 추가적인 예제에서, 는 PBCH 페이로드 및 SIB 둘 다에서 지시되고, 상기 PBCH에서의 에 대한 값은 상기 SIB에서 에 대한 값의 부분 집합이다. 예를 들어, 상기 PBCH에서 를 지시하기 위한 필드(들)의 비트폭은 상기 SIB에서 를 지시하기 위한 필드의 비트폭 보다 작다. 상기 SIB에서 지시되는 의 예제 값은 상기 PBCH 페이로드에서 지시되는 의 예제 값을 참조할 수 있다.
일 실시 예에서, 본 개시에서 고려되는 상기 더 높은 캐리어 주파수 범위에 대해, 상기 상응하는 SS/PBCH 블록이 위치하는 주파수 계층이 공유 스펙트럼 채널 억세스로 운용되는지 여부(예를 들어, LBT 절차가 채널 점유를 초기화시킬 때 필요로 되는지 여부)에 대한 지시가 PBCH 페이로드에 존재한다. 예를 들어, 도 6에 도시되어 있는 바와 같이, 제1 대역은 공유 스펙트럼 채널 억세스로 동작될 수 있고(예를 들어, 채널 점유를 초기화할 때 LBT 절차를 필요로 하는), 제2 대역은 공유 스펙트럼 채널 억세스 없이 운용될 수 있고(예를 들어, 채널 점유를 초기화할 때 LBT 절차를 필요로 하지 않는), 여기서 상기 제1 대역과 제2 대역은 주파수 도메인(frequency domain)에서 오버랩(overlap)된다.
SS/PBCH 블록이 상기 오버랩되는 대역폭에 위치하는 경우, PBCH 페이로드에서의 지시는 상기 UE가 상기 상응하는 SS/PBCH 블록이 공유 스펙트럼 채널 억세스로 운용되는지 여부를 구분하는 데 도움을 줄 수 있다. 다른 예를 들어, 하나의 대역은 제1 지리 지역(geography region)에서 공유 스펙트럼 채널 억세스로 운영될 수 있고(예를 들어, 채널 점유를 초기화할 때 LBT 절차를 필요로 하는), 제2 지리 지역에서는 공유 스펙트럼 채널 억세스 없이 운영될 수 있고(예를 들어, 채널 점유를 초기화할 때 LBT 절차를 필요로 하지 않는), PBCH 페이로드에서의 지시는 상기 UE가 상기 상응하는 SS/PBCH 블록이 공유 스펙트럼 채널 억세스로 동작하는지 여부를 구분하는 데 도움을 줄 수 있다.
도 6은 본 개시의 실시 예들에 따른 공유 스펙트럼 채널 억세스를 가지거나 또는 가지지 않는 예제 오버랩 대역(overlapping band)(600)을 도시하고 있다. 도 6에 도시되어 있는 상기 오버랩 대역(600)의 실시 예는 단지 예시를 위한 것이다.
일 실시 예에서, 이 지시에 기반하여, UE는 공유 스펙트럼 채널 억세스를 가지는 동작 및 공유 스펙트럼 채널 억세스를 가지지 않는 동작에 대해 상기 PBCH 컨텐트의 적어도 일부를 다르게 해석할 수 있다. 상기 공유 스펙트럼 채널 억세스를 가지는 또는 가지지 않는 동작의 지시에 기반하여 상기 PBCH의 페이로드를 결정하기 위한 예제 UE 절차가 도 7에 도시되어 있다.
도 7은 본 개시의 실시 예들에 따른 공유 스펙트럼 채널 억세스를 가지는 또는 가지지 않는 동작의 지시를 위한 방법(700)의 플로우차트를 도시하고 있다. 도 7에 도시되어 있는 상기 방법(700)의 일 실시 예는 단지 예시를 위한 것이다. 도 7에 도시되어 있는 상기 컴포넌트들 중 하나 또는 이상은 상기 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있거나, 또는 상기 컴포넌트들 중 하나 또는 그 이상은 상기 언급된 기능들을 수행하기 위한 인스트럭션(instruction)들을 실행하는 하나 또는 그 이상의 프로세서들에 의해 구현될 수 있다.
도 7에 도시되어 있는 바와 같이, 상기 방법(700)은 단계 702에서 시작된다. 단계 702에서, UE(예를 들어, 도 1에 도시되어 있는 바와 같은 111-116)는 PBCH의 페이로드를 디코딩한다. 이후, 상기 UE는 단계 704에서 지시로 공유 스펙트럼 채널 억세스를 가지는 또는 가지지 않는 동작에 대해 결정한다. 다음으로, 상기 UE는 단계 706에서 공유 스펙트럼 채널 억세스가 이루어지는지 여부를 결정한다. 단계 706에서, 그럴 경우, 단계 708에서 상기 UE는 제1 방식으로 상기 PBCH의 페이로드의 적어도 일부를 해석한다. 단계 706에서, 그렇지 않을 경우, 단계 710에서 상기 UE는 상기 PBCH의 페이로드의 적어도 일부를 제2 방식으로 해석한다.
일 예에서, 상기 공유 스펙트럼 채널 억세스를 가지는 또는 가지지 않는 동작의 지시는 상기 PBCH의 페이로드에서의 1개의 비트로 존재할 수 있으며, 여기서 상기 1-비트 지시는 상기 PBCH의 페이로드에서의 1개의 비트의 재해석일 수 있다.
제1 예를 들면, 상기 1-비트 지시는 ssb-SubcarrierOffset의 1개의 비트, 예를 들어 상기 1개의 LSB 또는 MSB를 재해석할 수 있다.
제2 예를 들면, 상기 1-비트 지시는 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 비트, 예를 들어 상기 1개의 LSB 또는 MSB를 재해석할 수 있다.
제3 예를 들면, 상기 1-비트 지시는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 비트, 예를 들어 상기 1개의 LSB 또는 MSB를 재해석할 수 있다.
제4 예를 들면, 상기 1-비트 지시는 subCarrierSpacingCommon의 1개의 비트를 재해석할 수 있다.
제5 예를 들면, 상기 1-비트 지시는 spare의 상기 1개의 비트를 재해석할 수 있다.
다른 예제에서, 상기 공유 스펙트럼 채널 억세스를 가지는 또는 가지지 않는 동작의 지시는 상기 PBCH의 페이로드에서 필드들의 미사용 조합을 사용하고 있는 중일 수 있다.
예를 들어, cellBarred가 "notBarred"로 제공될 때, UE는 intraFreqReselection이 "허용된(allowed)"으로 제공될 경우 상기 주파수 계층이 공유 스펙트럼 채널 억세스로 운영된다고 결정하고; 상기 UE는 intraFreqReselection이 "비허용된(notAllowed)"로 제공될 경우 상기 주파수 계층이 공유 스펙트럼 채널 억세스 없이 운용된다고 결정한다.
다른 예제에서, cellBarred가 "비차단(notBarred)"으로 제공될 때, UE는 ntraFreqReselection이 "allowed"으로 제공될 경우 상기 주파수 계층이 공유 스펙트럼 채널 억세스 없이 운영된다고 결정하고; 상기 UE는 intraFreqReselection이 "notAllowed"으로 제공될 경우 상기 주파수 계층이 공유 스펙트럼 채널 억세스로 운용된다고 결정한다.
예를 들어, 상기 QCL 파라미터 에 대한 비-수치 값은 공유 스펙트럼 채널 억세스가 없는 동작을 지시하기 위해 사용될 수 있다. 일 예에서, 는 {1, 2, 4, 8, 16, 32, 64, "not applicable"}로부터 값들을 취하는 3-비트 필드이고, 여기서 상기 수치 값들은 채널 센싱(예를 들어, LBT)을 가지는 채널 점유를 지시하고, 상기 비-수치 값들은 채널 센싱(예를 들어, LBT)을 가지지 않는 채널 점유를 지시한다.
다른 실시 예에서, RRC 파라미터를 사용하는 상기 주파수 계층이 공유 스펙트럼 채널 억세스로 운용되는지 여부에 대한 지시가 존재할 수 있다. 예를 들어, 상기 지시는 셀 특정 구성, 예를 들어, SIB1 및/또는 ServingCellConfigCommon에 존재할 수 있다. 다른 예를 들면, 상기 지시는 UE-특정 구성에 존재할 수 있다.
일 실시 예에서, 본 개시에서 고려되는 상기 더 높은 캐리어 주파수 범위에 대해서, Rel-15 또는 Rel-16으로부터 재해석되는 1개의 비트를 사용하여, SFN의 제4 LSB에서 MIB에서의 지시가 존재할 수 있다.
제1 예를 들면, 상기 1-비트 지시는 ssb-SubcarrierOffset의 1개의 비트, 예를 들어 상기 1개의 LSB 또는 MSB를 재해석할 수 있다.
제2 예를 들면, 상기 1-비트 지시는 pdcch-ConfigSIB1에서 controlResourceSetZero의 1개의 비트, 예를 들어 상기 1개의 LSB 또는 MSB를 재해석할 수 있다.
제3 예를 들면, 상기 1-비트 지시는 pdcch-ConfigSIB1에서 searchSpaceZero의 1개의 비트, 예를 들어 상기 1개의 LSB 또는 MSB를 재해석할 수 있다.
제4 예를 들면, 상기 1-비트 지시는 subCarrierSpacingCommon의 상기 1개의 비트를 재해석할 수 있다.
제5 예를 들면, 상기 1-비트 지시는 spare의 상기 1개의 비트를 재해석할 수 있다.
일 실시 예에서, 본 개시에서 고려되는 상기 더 높은 캐리어 주파수 범위에 대해서, 상기 양(quantity) 는 공통 자원 블록 에서 서브캐리어 0에서 상기 SS/PBCH 블록의 서브캐리어 0까지의 상기 서브캐리어 오프셋이거나, 또는 값 범위에 기반하여, 다른 셀-정의 SS/PBCH 블록(cell-defining SS/PBCH block)에 대한 정보를 제공하기 위한 것이다.
일 예에서, 본 개시에서 고려되는 상기 더 높은 캐리어 주파수 범위에 대해서, 상기 양 는 상기 CORESET#0의 서브캐리어 스페이싱 측면에서 표현된다. 일 예로, 상기 CORESET#0의 서브캐리어 스페이싱은 상기 SS/PBCH 블록의 서브캐리어 스페이싱과 동일하다. 다른 예를 들어, 상기 CORESET#0의 서브캐리어 스페이싱은 상위 계층 파라미터 subCarrierSpacingCommon에 의해 제공된다.
일 예에서, 상기 ssb-SubcarrierOffset의 LSB가 다른 정보(예를 들어, QCL 파라미터 또는 공유 스펙트럼 채널 억세스를 가지는 또는 가지지 않는 동작, 또는 SFN의 제4 LSB, 등)를 지시하기 위해 사용될 경우, 본 개시의 일 예에서 설명되는 바와 같이, (또는 등가적으로 상기 의 4개의 LSB들)는 상기 상위-계층 파라미터 ssb-SubcarrierOffset에 의해 주어진다. ≥12일 경우, = 이고; 그렇지 않을 경우, = 이다.
다른 예에서, 상기 ssb-SubcarrierOffset의 2개의 LSB들이 다른 정보(예를 들어, QCL 파라미터 또는 공유 스펙트럼 채널 억세스를 가지는 또는 가지지 않는 동작, 또는 SFN의 제4 LSB, 등)를 지시하기 위해 사용될 경우, 본 개시의 일 예에서 설명되는 바와 같이, (또는 등가적으로 상기 의 4개의 LSB들)는 상기 상위-계층 파라미터 ssb-SubcarrierOffset에 의해 주어진다. ≥12일 경우, = 이고; 그렇지 않을 경우, = 이다.
또 다른 예에서, 상기 ssb-SubcarrierOffset의 3개의 LSB들이 다른 정보(예를 들어, QCL 파라미터 또는 공유 스펙트럼 채널 억세스를 가지는 또는 가지지 않는 동작, 또는 SFN의 제4 LSB, 등)를 지시하기 위해 사용될 경우, 본 개시의 일 예에서 설명되는 바와 같이, (또는 등가적으로 상기 의 4개의 LSB들)는 상기 상위-계층 파라미터 ssb-SubcarrierOffset에 의해 주어진다. ≥12일 경우, =이고; 그렇지 않을 경우, 이다.
또 다른 예에서, 상기 필드 ssb-SubcarrierOffset가 다른 정보(예를 들어, QCL 파라미터 또는 공유 스펙트럼 채널 억세스를 가지는 또는 가지지 않는 동작, 또는 SFN의 제4 LSB, 등)를 지시하기 위해 사용될 경우, 본 개시의 일 예에서 설명되는 바와 같이, (또는 등가적으로 상기 의 4개의 LSB들)는 상기 상위-계층 파라미터 ssb-SubcarrierOffset에 의해 주어진다. ≥12일 경우, =이고; 그렇지 않을 경우, = 0이다.
일 실시 예에서, 본 개시에서 고려되는 더 높은 캐리어 주파수 범위에 대해서, 상기 인터리빙 PBCH 페이로드는 PBCH 페이로드들에서 상기 비트들이 재해석될 때 상응하는 변경들을 가질 수 있다.
일 예에서, 상기 PBCH 페이로드에서 물리 계층에 의해 생성되는 비트들의 인터리빙은 다음을 따를 수 있다. 예를 들어, 이 예제는 적어도 표 5에서 예제 1에 적용될 수 있다.
표 11. 상기 PBCH 페이로드에서 물리 계층에 의해 생성되는 비트들의 인터리빙
Let ; ; ; ; for to if is an SFN bit ; ; elseif is a candidate SS/PBCH block index bit ; ; else ; ; end if end for |
다른 예를 들어, 상기 PBCH 페이로드에서 물리 계층에 의해 생성되는 비트들의 인터리빙은 다음을 따를 수 있다. 예를 들면, 이 예제는 적어도 표 5에서 예제 2에 적용될 수 있다.
표 12. 상기 PBCH 페이로드에서 물리 계층에 의해 생성되는 비트들의 인터리빙
Let ; ;; ; ; for to if is an SFN bit ; ; elseif is a bit for indicating ; elseif is a candidate SS/PBCH block index bit ; ; else ; ; end if end for |
또 다른 예를 들어, 상기 PBCH 페이로드에서 물리 계층에 의해 생성되는 비트들의 인터리빙은 다음을 따를 수 있다. 예를 들면, 이 예제는 적어도 표 10에서 예제 1에 적용될 수 있다.
표 13. 상기 PBCH 페이로드에서 물리 계층에 의해 생성되는 비트들의 인터리빙
Let ; ; ; ; ; for to if is an SFN bit ; ; elseif is the half radio frame bit ; elseif is a candidate SS/PBCH block index bit ; if ; else ; end if else ; ; end if end for |
또 다른 예를 들어, 상기 PBCH 페이로드에서 물리 계층에 의해 생성되는 비트들의 인터리빙은 다음을 따를 수 있다. 예를 들면, 이 예제는 적어도 표 10에서 예제 2에 적용될 수 있다.
표 14. 상기 PBCH 페이로드에서 물리 계층에 의해 생성되는 비트들의 인터리빙
Let ; ; ; ; ; for to if is an SFN bit ; ; elseif is the half radio frame bit ; elseif is a candidate SS/PBCH block index bit ; ; else ; ; end if end for |
일 실시 예에서, 본 개시에서 고려되는 더 높은 캐리어 주파수 범위에 대해, 상기 PBCH 페이로드의 스크램블링은 상기 PBCH 페이로드들에서의 비트들이 재해석될 때 상응하는 변경들을 가질 수 있다.
일 실시 예에서, 본 개시에서 고려되는 상기 더 높은 캐리어 주파수 범위에 대해, 셀 당 PBCH에 대한 DM-RS 시퀀스들의 개수가 증가될 수 있다(예를 들어, 8보다 크다).
일 예에서, 상기 PBCH에 대한 DM-RS 시퀀스들의 생성은 셀 당 더 많은 개수의 시퀀스들을 지원하기 위해 상기 생성기의 초기 조건에 대한 변경들과 함께 상기 의사 랜덤 시퀀스 에 기반하고, 상기 초기 조건은 에 따르고, 여기서 는 를 가지는 후보 SS/PBCH 블록 인덱스의 LSB들이고, 는 셀 당 DM-RS 시퀀스들의 개수이다.
본 개시는 상기 CORESET#0 구성에 초점을 맞춘다. 특히, 본 개시의 실시 예들은 공유 스펙트럼 채널 억세스를 가지는 동작에 적어도 적용 가능하다. 상기 구성 설계에 대한 실시 예들은 상기 SS/PBCH 블록과 CORESET#0 간의 멀티플렉싱 패턴에 기반한다. 본 개시의 세부 사항들은 다음을 포함한다: (1) 패턴 1에 대한 CORESET#0 구성; (2) 패턴 2에 대한 CORESET#0 구성; 및 (3) 패턴 3에 대한 CORESET#0 구성.
NR Rel-15 및 Rel-16에서, 상기 PBCH의 페이로드에서 MIB는 Type0-PDCCH 공통 검색 공간(common search space: CSS)을 모니터하기 위한 CORESET의 구성을 포함하는 필드를 포함하며, 이는 CORESET#0으로 나타내진다. NR Rel-15 및 Rel-16에서, 상기 SS/PBCH 블록(SS/PBCH block: SSB)과 CORESET#0 간의 멀티플렉싱 패턴, 상기 CORESET#0의 BW, CORESET#0에 대한 심볼들의 개수, 및 상기 Type0-PDCCH CSS 집합에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스까지의 RB 오프셋은 4개의 비트들, 즉 상기 pdcch-ConfigSIB1에서 controlResourceSetZero의 필드를 사용하여 조인트하게 코딩된다(jointly coded).
NR Rel-15 및 Rel-16에서는, SS/PBCH 블록과 CORESET#0 간의 3개의 멀티플렉싱 패턴들이 지원되고 있다. 패턴 1에서, 상기 SS/PBCH 블록의 대역폭과 상기 CORESET#0의 대역폭은 오버랩되고, 상기 SS/PBCH 블록의 인스턴스와 CORESET#0의 인스턴스는 동시에 발생하지 않는다; 패턴 2에서, 상기 SS/PBCH 블록의 대역폭과 상기 CORESET#0의 대역폭은 오버랩되지 않고, 상기 SS/PBCH 블록의 인스턴스와 CORESET#0의 인스턴스는 동시에 발생하지 않는다; 패턴 3에서, 상기 SS/PBCH 블록의 대역폭과 상기 CORESET#0의 대역폭은 오버랩되지 않고, 상기 SS/PBCH 블록의 인스턴스와 CORESET#0의 인스턴스는 동시에 발생한다. 상기 멀티플렉싱 패턴들의 예시가 도 8에 나타내져 있다.
도 8은 본 개시의 실시 예들에 따른 SSB와 CORESET#0 간의 예제 멀티플렉싱 패턴들(800)을 도시하고 있다. 도 8에 도시되어 있는 상기 멀티플렉싱 패턴들(800)의 일 실시 예는 오직 예시를 위한 것이다.
52.6GHz와 71GHz 간의 새로운 캐리어 주파수 범위에 대해서, 상기 더 큰 위상 잡음과 더 큰 캐리어 대역폭을 수용하기 위해, 적어도 더 큰 서브캐리어 스페이싱을 가지는 새로운 뉴멀로러지가 지원될 수 있다. 새로운 뉴멀로러지(예를 들어, 새로운 서브캐리어 스페이싱을 포함하는)가 NR에서 지원될 때, 그와 같은 새로운 뉴멀로러지를 지원하기 위해 상기 CORESET#0 구성이 향상될 수 있다. 본 개시는 상기 더 높은 주파수 범위에 대한 CORESET#0 구성의 세부 사항들을 명시한다, 여기서 상기 더 높은 주파수 범위는 적어도 상기 52.6GHz와 71GHz 간의 캐리어 주파수 범위를 포함하고, 상기 주파수 범위에서 면허(licensed) 대역(예를 들어, 공유 스펙트럼 채널 억세스 없이 운용되는) 및 비면허(unlicensed) 대역(예를 들어, 공유 스펙트럼 채널 억세스로 운용되는) 둘 다에 적용 가능할 수 있다.
본 개시에서, CORESET#0은 상기 Type0-PDCCH 공통 검색 공간 집합의 제어 자원 집합(control resource set: CORESET)을 나타낸다.
일 실시 예에서, 공통 구성 표는 SS/PBCH 블록의 SCS 및 CORESET#0의 주어진 지원 조합에 대해서, 공유 스펙트럼 채널 억세스를 가지는 동작과 공유 스펙트럼 채널 억세스를 가지지 않는 동작 둘 다에 대해서 사용될 수 있다. 이 예제에 대해서, 본 개시에서의 일 예는 SS/PBCH 블록의 SCS 및 CORESET#0의 주어진 지원 조합에 대해서, 공유 스펙트럼 채널 억세스를 가지는 동작과 공유 스펙트럼 채널 억세스를 가지지 않는 동작 둘 다에 대해서 사용될 수 있다.
다른 실시 예에서, 개별 구성 표는 SS/PBCH 블록의 SCS 및 CORESET#0의 주어진 지원 조합에 대해서, 공유 스펙트럼 채널 억세스를 가지는 동작 또는 공유 스펙트럼 채널 억세스를 가지지 않는 동작에 대해서 사용될 수 있다. 이 예제에 대해서, SS/PBCH 블록의 SCS 및 CORESET#0의 주어진 지원 조합에 대해서, 본 개시에서의 일 예는 공유 스펙트럼 채널 억세스를 가지는 동작에 대해서 사용될 수 있고, 본 개시에서의 다른 예는 공유 스펙트럼 채널 억세스를 가지지 않는 동작에 대해서 사용될 수 있다.
일 실시 예에서, 큰 그래뉴래러티(granularity)(예를 들어, 하나의 공칭 채널(nominal channel) BW만큼 큰)의 채널 래스터 간격(channel raster interval) 및 큰 그래뉴래러티(예를 들어, 하나의 공칭 채널 BW만큼 큰)의 동기화 래스터 간격(synchronization raster interval)이 존재할 수 있으며, 따라서 공칭 채널 BW 내에서 오직 1개의 동기화 래스터 엔트리(synchronization raster entry)가 존재한다. 예를 들어, 상기 채널화 및 동기화 래스터 설계는 공유 스펙트럼 채널 억세스를 가지는 동작에 적용 가능할 수 있으며, 본 개시에서의 상기 예제 CORESET#0 구성은 공유 스펙트럼 채널 억세스를 가지는 동작에 적용 가능하다.
일 예에서, 공칭 채널 BW(예를 들어, BW는 2.16GHz일 수 있다) 내에서, 공칭 채널 내에는 하나의 동기화 래스터 엔트리가 존재하고, 상기 공칭 채널 내에는 하나의 채널 래스터 엔트리가 존재한다. 이 예제의 예시가 도 8에 도시되어 있다.
도 9는 본 개시의 실시 예들에 따른 예제 제2 타입의 채널화 및 동기화 래스터(900)를 도시하고 있다. 도 9에 도시되어 있는 상기 제2 타입의 채널화 및 동기화 래스터(900)의 일 실시 예는 단지 예시를 위한 것이다.
일 실시 예에서, 공칭 채널에 대한 지원되는 SCS는 960kHz일 수 있고, 상기 상응하는 유용한(available) RB들(예를 들어, 보호 대역을 포함하지 않는)의 개수는 일 수 있다. 예를 들어, 약 2GHz의 공칭 BW에 대해서 = 178이다. 다른 예를 들어, 약 2GHz의 공칭 BW에 대해서 = 180이다.
다른 실시 예에서, 공칭 채널에 대한 지원되는 SCS는 480kHz일 수 있고, 상기 상응하는 유용한 RB들(예를 들어, 보호 대역을 포함하지 않는)의 개수는 일 수 있다. 예를 들어, 약 2GHz의 공칭 BW에 대해서 = 275이다. 상기 최대 FFT 사이즈는 4096라고 고려된다.
또 다른 실시 예에서, 패턴 1에 추가하여, 패턴 2 및/또는 패턴 3 중 적어도 하나는 상기 CORESET#0 내에서 상기 SS/PBCH 블록과 Type0-PDCCH 간의 멀티플렉싱 패턴으로 지원될 수 있다. 예를 들어, 패턴 1에 추가하여, 패턴 2와 패턴 3 둘 다가 지원된다.
일 실시 예에서, 적어도 패턴 1은 상기 SS/PBCH 블록과 연관되는 CORESET#0 간의 멀티플렉싱 패턴으로서 지원 및 구성될 수 있다.
일 예에서, 패턴 1은 상기 SS/PBCH 블록의 SCS들과 CORESET#0의 지원되는 조합들 모두에 대해 구성될 수 있다.
다른 실시 예에서, 상기 CORESET#0 내에서 상기 Type0-PDCCH의 SCS(예를 들어, 라고 나타내지는)에 관해서 그리고 RB들의 측면에서 상기 CORESET#0의 BW는 공유 스펙트럼 채널 억세스를 가지는 동작에 대한 레귤레이션(regulation)으로부터의 최소 요구 사항보다 작지 않도록 구성될 수 있다.
예를 들어, 상기 적어도 하나의 구성 가능한 는 6의 배수인 정수, 예를 들어 ≥ 로 양자화된다, 여기서 는 상기 레귤레이션에서 상기 대역폭 점유(bandwidth occupancy)의 필요로 되는 비율이고, 는 상기 공칭 캐리어 대역폭이다. 예를 들어, = 960 kHz, = 2 GHz, 및 = 70%에 대한, 적어도 하나의 구성 가능한 ≥132 RB. 예를 들어, = 480 kHz, = 2 GHz, 및 = 70%에 대한, 적어도 하나의 구성 가능한 ≥264 RB.
다른 예를 들어, 상기 적어도 하나의 구성 가능한 는 12의 배수인 정수, 예를 들어 ≥ 로 양자화된다, 여기서 는 상기 레귤레이션에서 상기 대역폭 점유의 필요로 되는 비율이고, 는 상기 공칭 캐리어 대역폭이다. 예를 들어, = 960 kHz, = 2 GHz, 및 = 70%에 대한, 적어도 하나의 구성 가능한 ≥132 RB. 다른 예를 들어, = 480 kHz, = 2 GHz, 및 = 70%에 대한, 적어도 하나의 구성 가능한 ≥264 RB.
다른 실시 예에서, 상기 CORESET#0 내에서 상기 Type0-PDCCH의 SCS(예를 들어, 라고 나타내지는)에 관해서 그리고 RB들의 측면에서 상기 CORESET#0의 BW는 공칭 채널과 오버랩되는 모든 지원되는 캐리어들의 채널화로부터 최대 개수의 RB들보다 크지 않도록 구성될 수 있다.
예를 들어, 상기 적어도 하나의 구성 가능한 는 6의 배수인 정수로 양자화된다. 예를 들어, = 960 kHz에 대해서는 ≤이다, 예를 들어, = 960 kHz에 대해서는 ≤174 RB이다. 다른 예를 들어, = 480 kHz에 대해서는 ≤이다, 예를 들어, = 480 kHz에 대해서는 ≤270 RB이다.
다른 예를 들어, 상기 적어도 하나의 구성 가능한 는 12의 배수인 정수로 양자화된다. 예를 들어, = 960 kHz에 대해서는 ≤이다, 예를 들어, = 960 kHz에 대해서는 ≤168 RB이다. 다른 예를 들어, = 480 kHz에 대해서는 ≤이다, 예를 들어, = 480 kHz에 대해서는 ≤264 RB이다.
일 예에서, 패턴 1에 대해서, 상기 CORESET#0 내에서 상기 Type0-PDCCH의 SCS(예를 들어, 라고 나타내지는)에 관해서 그리고 RB들의 측면에서 상기 CORESET#0의 BW는 공칭 채널과 오버랩되는 모든 지원되는 캐리어들의 채널화로부터 최대 개수의 RB들로 고정된다. 일 예에서, 상기 CORESET#0 내에서 상기 Type0-PDCCH의 SCS가 960 kHz이고 패턴 1로 구성될 때, 는 174 (또는 168)개의 RB들로 결정된다. 다른 예에서, 상기 CORESET#0 내에서 상기 Type0-PDCCH의 SCS가 480 kHz이고 패턴 1로 구성될 때, 는 270 (또는 264)개의 RB들로 결정된다.
다른 예에서, 패턴 1에 대해서, 상기 CORESET#0 내에서 상기 Type0-PDCCH의 SCS(예를 들어, 라고 나타내지는)에 관해서 그리고 RB들의 측면에서 상기 CORESET#0의 BW는 공유 스펙트럼 채널 억세스를 가지는 동작에 대한 레귤레이션으로부터의 최소 요구 사항으로 고정된다. 일 예에서, 상기 CORESET#0내에서 상기 Type0-PDCCH의 SCS가 960 kHz이고 패턴 1로 구성될 때, 는 132개의 RB들로 결정된다. 다른 예에서, 상기 CORESET#0내에서 상기 Type0-PDCCH의 SCS가 480 kHz이고 패턴 1로 구성될 때, 는 264개의 RB들로 결정된다.
또 다른 예에서, 패턴 1에 대해서, 상기 CORESET#0 내에서 상기 Type0-PDCCH의 SCS(예를 들어, 라고 나타내지는)에 관해서 그리고 RB들의 측면에서 상기 CORESET#0의 BW는 적어도 공칭 채널과 오버랩되는 모든 지원되는 캐리어들의 채널화로부터의 RB들의 최대 개수 및 상기 공유 스펙트럼 채널 억세스를 가지는 동작에 대한 레귤레이션으로부터의 최소 요구 사항 간의 적어도 하나의 정수로 구성 가능할 수 있다. 일 예에서, 는 정수들의 집합으로부터 구성 가능하며, 여기서 상기 정수들은 상기 CORESET#0 내에서 Type0-PDCCH의 SCS가 960kHz이고 패턴 1로 구성될 때 132 내지 174(또는 168)개의 RB들로부터 선택된다. 다른 예에서, 는 정수들의 집합으로부터 구성 가능하며, 여기서 상기 정수들은 상기 CORESET#0 내에서 Type0-PDCCH의 SCS가 480kHz이고 패턴 1로 구성될 때 264 내지 270개의 RB들로부터 선택된다.
또 다른 예에서, 패턴 1에 대해서, 상기 CORESET#0 내에서 상기 Type0-PDCCH의 SCS(예를 들어, 라고 나타내지는)에 관해서 그리고 RB들의 측면에서 상기 CORESET#0의 BW는, 이 정수일 때 적어도 12·n 로 구성 가능할 수 있고, 따라서 12·n 는 캐리어 당 RB들의 최대 개수보다 크지 않다. 일 예에서, 는 상기 CORESET#0 내에서 Type0-PDCCH의 SCS가 960kHz일 때 {24, 48, 96, }의 집합 또는 부분 집합으로부터 구성 가능하고, 여기서 는 132 내지 174 중 한 정수(예를 들어, 174 또는 168 또는 132)일 수 있다. 다른 예에서, 는 상기 CORESET#0 내에서 상기 Type0-PDCCH의 SCS 및 SS/PBCH 블록의 SCS가 둘 다 480kHz일 때 {24, 48, 96, 192, }의 집합 또는 부분 집합으로부터 구성 가능하고, 여기서 는 264 내지 270 중 한 정수(예를 들어, 264 또는 270)일 수 있다. 또 다른 예에서, 는 상기 CORESET#0 내에서 Type0-PDCCH의 SCS가 480kHz이고 상기 SS/PBCH 블록의 SCS이 960 kHz일 때 {48, 96, 192, }의 집합 또는 부분 집합으로부터 구성 가능하고, 여기서 는 264 내지 270 중 한 정수(예를 들어, 264 또는 270)일 수 있다.
도 10은 본 개시의 실시 예들에 따른 패턴 1에 대한 예제 CORESET#0 BW(1000)를 도시하고 있다. 도 10에 도시되어 있는 상기 CORESET#0 BW(1000)의 일 실시 예는 단지 예시를 위한 것이다.
다른 실시 예에서, 상기 Type0-PDCCH CSS 집합에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스까지의 RB 오프셋은 지원되는 CORESET#0 BW와 연관될 수 있다.
일 예에서, 상기 Type0-PDCCH CSS 집합에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스까지의 RB 오프셋은, 주어진 지원되는 CORESET#0 BW에 대해, 0 RB로 고정될 수 있다. 일 예에서, 이 예제는 상기 CORESET#0 BW가 가 아닌 경우에 적용될 수 있다.
다른 예제에서, 상기 Type0-PDCCH CSS 집합에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스까지의 RB 오프셋은, 주어진 지원되는 CORESET#0 BW에 대해, 구성 가능할 수 있다. 일 예에서, 상기 CORESET#0 BW가 이고, 상기 CORESET#0 내에서 상기 Type0-PDCCH의 SCS가 상기 SS/PBCH 블록의 SCS와 동일할 경우, 상기 RB 오프셋은 상기 {0, 1, 2, 3}의 집합 또는 부분 집합으로부터 구성 가능할 수 있다. 다른 예에서, 상기 CORESET#0 BW가 이고, 상기 CORESET#0 내에서 상기 Type0-PDCCH의 SCS가 상기 SS/PBCH 블록의 SCS보다 클 경우, 상기 RB 오프셋은 상기 {0, 2}의 집합 또는 부분 집합으로부터 구성 가능할 수 있다. 또 다른 예에서, 상기 CORESET#0 BW가 이고, 상기 CORESET#0 내에서 상기 Type0-PDCCH의 SCS가 상기 SS/PBCH 블록의 SCS보다 작을 경우, 상기 RB 오프셋은 상기 {0, 2, 4, 6}의 집합 또는 부분 집합으로부터 구성 가능할 수 있다.
또 다른 실시 예에서, CORESET#0에 대한 심볼들의 개수는, 패턴 1에 대해, 1과 2 사이에서 구성될 수 있다. 하나의 추가적인 예제에서, 상기 CORESET#0의 BW가 48개의 RB들 또는 그보다 작을 경우 상기 CORESET#0에 대한 심볼들의 개수는 3으로 더 구성 가능할 수 있다. {, } = {960 kHz, 960 kHz} 를 가지는 패턴 1에 대한 예제 구성들이 표 15에 나타내져 있고, 적어도 상기 표로부터의 부분 집합이 지원될 수 있으며, 여기서 는 132 내지 174 중 하나의 정수(예를 들어, 174 또는 168 또는 132)일 수 있다.
인덱스 | 멀티플렉싱 패턴 | CORESET#0 BW (RB) | CORESET #0에 대한 심볼들의 개수 | RB-레벨 오프셋 (RB) |
0 | 1 | 1 | 0 | |
1 | 1 | 1 | 1 | |
2 | 1 | 1 | 2 | |
3 | 1 | 1 | 3 | |
4 | 1 | 2 | 0 | |
5 | 1 | 2 | 1 | |
6 | 1 | 2 | 2 | |
7 | 1 | 2 | 3 | |
8 | 1 | 92 | 1 | 0 |
9 | 1 | 92 | 2 | 0 |
10 | 1 | 48 | 1 | 0 |
11 | 1 | 48 | 2 | 0 |
12 | 1 | 48 | 3 | 0 |
13 | 1 | 24 | 1 | 0 |
14 | 1 | 24 | 2 | 0 |
15 | 1 | 24 | 3 | 0 |
{, } = {480 kHz, 960 kHz} 를 가지는 패턴 1에 대한 예제 구성들이 표 16에 나타내져 있고, 적어도 상기 표로부터의 부분 집합이 지원될 수 있으며, 여기서 는 132 내지 174 중 하나의 정수(예를 들어, 174 또는 168 또는 132)일 수 있다.
인덱스 | 멀티플렉싱 패턴 | CORESET#0 BW (RB) | CORESET #0에 대한 심볼들의 개수 | RB-레벨 오프셋 (RB) |
0 | 1 | 1 | 0 | |
1 | 1 | 1 | 2 | |
2 | 1 | 2 | 0 | |
3 | 1 | 2 | 2 | |
4 | 1 | 92 | 1 | 0 |
5 | 1 | 92 | 2 | 0 |
6 | 1 | 48 | 1 | 0 |
7 | 1 | 48 | 2 | 0 |
8 | 1 | 48 | 3 | 0 |
9 | 1 | 24 | 1 | 0 |
10 | 1 | 24 | 2 | 0 |
11 | 1 | 24 | 3 | 0 |
{, } = {960 kHz, 480 kHz}를 가지는 패턴 1에 대한 예제 구성들이 표 17에 나타내져 있고, 적어도 상기 표로부터의 부분 집합이 지원될 수 있으며, 여기서 는 270 또는 264일 수 있다.
인덱스 | 멀티플렉싱 패턴 | CORESET#0 BW (RB) | CORESET #0에 대한 심볼들의 개수 | RB-레벨 오프셋 (RB) |
0 | 1 | 1 | 0 | |
1 | 1 | 1 | 2 | |
2 | 1 | 1 | 4 | |
3 | 1 | 1 | 6 | |
4 | 1 | 2 | 0 | |
5 | 1 | 2 | 2 | |
6 | 1 | 2 | 4 | |
7 | 1 | 2 | 6 | |
8 | 1 | 92 | 1 | 0 |
9 | 1 | 92 | 2 | 0 |
10 | 1 | 48 | 1 | 0 |
11 | 1 | 48 | 2 | 0 |
12 | 1 | 48 | 3 | 0 |
일 실시 예에서, 패턴 2는, 적어도 상기 SS/PBCH 블록과 CORESET#0의 SCS들의 조합들 중 일부에 대해서, 상기 SS/PBCH 블록과 CORESET#0의 멀티플렉싱 패턴으로 지원 및 구성될 수 있다.
일 예에서, 패턴 2는 적어도 상기 SS/PBCH 블록의 SCS가 상기 CORESET#0의 SCS와 동일하지 않은, 예를 들어 상기 SS/PBCH 블록의 SCS가 상기 CORESET#0의 SCS의 2배인 (1101) 또는 상기 SS/PBCH 블록의 SCS가 상기 CORESET#0의 SCS의 1/2인 (1102) 경우에 대해서 구성될 수 있다. 이 예제의 예시는 도 11의 1101 및 1102에 나타내져 있다.
도 11은 본 개시의 실시 예들에 따른 예제 패턴 2(1100)를 도시하고 있다. 도 11에 도시되어 있는 상기 패턴 2(1100)의 일 실시 예는 단지 예시를 위한 것이다.
다른 예제에서, 패턴 2는 적어도 상기 SS/PBCH 블록의 SCS가 상기 CORESET#0의 SCS와 동일한 경우에 대해 구성될 수 있다. 이 예제의 예시는 도 11의 1103에 나타내져 있다.
일 실시 예에서, 도 12에 도시되어 있는 바와 같이, 상기 CORESET#0의 BW (예를 들어, ) 및 상기 SSB의 BW (예를 들어, )는 ++++ = 를 만족시킬 수 있고, 여기서 는 상기 채널 BW이고, 상기 CORESET#0의 SCS가 480 kHz일 경우 로 해석될 수 있거나, 또는 상기 CORESET#0의 SCS가 960 kHz일 경우 로 해석될 수 있다. 는 상기 동기 래스터의 위치에 따른 상기 SSB와 채널 경계(channel boundary) 간의 오프셋이다. 는 부동 동기(floating sync)가 지원될 경우 적어도 1개의 RB일 수 있는 (예를 들어, 는 0보다 클 수 있다), 그리고 상기 SS/PBCH 블록의 SCS가 상기 CORESET#0의 SCS와 동일할 경우 적어도 하나의 추가적인 RB일 수 있는, 상기 SSB와 CORESET#0 간의 오프셋이다. 예를 들어, 상기 의 값은 가 0보다 클 수 있는지 여부에 따른다. 는 상기 CORESET#0과 채널 경계 간의 오프셋이고, 예를 들어, 는 상기 최대 CORESET#0 대역폭을 달성하기 위해 0으로 설정될 수 있다.
그와 같은 실시 예에서, 도 12에 도시되어 있는 바와 같이, 상기 Type0-PDCCH CSS 집합에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스까지의 RB 오프셋은 -(+)로 결정될 수 있고, 여기서 상기 의 값과 는 둘 다 상기 CORESET#0의 SCS에 관한 것이다.
도 12는 본 개시의 실시 예들에 따른 패턴 2 또는 패턴 3에 대한 예제 CORESET#0 BW(1200)를 도시하고 있다. 도 12에 도시되어 있는 상기 CORESET#0 BW (1200)의 일 실시 예는 단지 예시를 위한 것이다.
일 예에서, {, } = {960 kHz, 960 kHz}를 가지는 패턴 2에 대해서, = 0 및 = 0이다. 예를 들어, 상기 Type0-PDCCH CSS 집합에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스까지의 RB 오프셋은 -20으로 결정될 수 있다. 다른 예를 들어, 상기 Type0-PDCCH CSS 집합에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스까지의 RB 오프셋은 > 0일 경우 -25로 결정될 수 있고, = 0일 경우 -26으로 결정될 수 있다.
다른 예에서, {, } = {960 kHz, 960 kHz}를 가지는 패턴 2에 대해서, > 0이다. 예를 들어, 상기 Type0-PDCCH CSS 집합에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스까지의 RB 오프셋은 > 0일 경우 -21로 결정될 수 있고, = 0일 경우 -20으로 결정될 수 있다. 다른 예를 들어, 상기 Type0-PDCCH CSS 집합에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스까지의 RB 오프셋은 -21로 결정될 수 있다.
또 다른 예에서, {, } = {480 kHz, 960 kHz}를 가지는 패턴 2에 대해서, > 0이다. 예를 들어, 상기 Type0-PDCCH CSS 집합에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스까지의 RB 오프셋은 > 0일 경우 -12로 결정될 수 있고, = 0일 경우 -11로 결정될 수 있다. 다른 예를 들어, 상기 Type0-PDCCH CSS 집합에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스까지의 RB 오프셋은 -12로 결정될 수 있다.
또 다른 예에서, {, } = {960 kHz, 480 kHz}를 가지는 패턴 2에 대해서, > 0이다. 예를 들어, 상기 Type0-PDCCH CSS 집합에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스까지의 RB 오프셋은 > 0일 경우 -42로 결정될 수 있고, = 0일 경우 -41로 결정될 수 있다. 다른 예를 들어, 상기 Type0-PDCCH CSS 집합에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스까지의 RB 오프셋은 -42로 결정될 수 있다.
다른 실시 예에서, CORESET#0에 대한 심볼들의 개수는 상기 CORESET#0의 SCS와 상기 SS/PBCH 블록의 SCS 간의 관계에 의존적일 수 있다.
일 예에서, 상기 SS/PBCH 블록의 SCS가 상기 CORESET#0의 SCS의 두 배일 경우(예를 들어, 도 11의 1101), 상기 CORESET#0에 대한 심볼의 개수는 패턴 2에 대해 1로 결정될 수 있다(예를 들어, RMSI의 PDSCH에 대한 심볼들의 개수를 2로 유지하기 위해).
다른 예제에서, 상기 SS/PBCH 블록의 SCS가 상기 CORESET#0의 SCS의 1/2일 경우(예를 들어, 도 11의 1102), 상기 CORESET#0에 대한 심볼들의 개수는 패턴 2에 대해 1과 2 사이에서 구성 가능할 수 있다(예를 들어, RMSI의 PDSCH에 대한 심볼들의 개수를 4로 유지하기 위해).
또 다른 예제에서, 상기 SS/PBCH 블록의 SCS가 상기 CORESET#0의 SCS와 동일할 경우(예를 들어, 도 11의 1103), 상기 CORESET#0에 대한 심볼들의 수는 패턴 2에 대해 1과 2 사이에서 구성 가능할 수 있다(예를 들어, RMSI의 PDSCH에 대한 심볼들의 개수를 4 또는 7로 유지하기 위해).
{, } = {960 kHz, 960 kHz}를 가지는 패턴 2에 대한 예제 구성들이 표 18에 나타내져 있고, 적어도 상기 표로부터의 부분 집합이 지원될 수 있으며, 여기서 는 150 또는 144일 수 있다.
인덱스 | 멀티플렉싱 패턴 | CORESET#0 BW (RB) | CORESET #0에 대한 심볼들의 개수 | RB-레벨 오프셋 (RB) |
0 | 2 | 1 | 일 경우 -26,일 경우 -25 | |
1 | 2 | 2 | 일 경우 -26,일 경우 -25 | |
2 | 2 | 1 | 일 경우 -20,일 경우 -21 | |
3 | 2 | 2 | 일 경우 -20,일 경우 -21 | |
4 | 2 | 96 | 1 | 일 경우 -20,일 경우 -21 |
5 | 2 | 96 | 2 | -20 if ,-21 if |
6 | 2 | 48 | 1 | 일 경우 -20,일 경우 -21 |
7 | 2 | 48 | 2 | 일 경우 -20,일 경우 -21 |
8 | 2 | 24 | 1 | 일 경우 -20,일 경우 -21 |
9 | 2 | 24 | 2 | 일 경우 -20,일 경우 -21 |
{, } = {480 kHz, 960 kHz}를 가지는 패턴 2에 대한 예제 구성들이 표 19에 나타내져 있고, 적어도 상기 표로부터의 부분 집합이 지원될 수 있으며, 여기서 는 162 또는 156일 수 있다.
인덱스 | 멀티플렉싱 패턴 | CORESET#0 BW (RB) | CORESET #0에 대한 심볼들의 개수 | RB-레벨 오프셋 (RB) |
0 | 2 | 1 | 일 경우 -16,일 경우 -15 | |
1 | 2 | 2 | 일 경우 -16,일 경우 -15 | |
2 | 2 | 1 | 일 경우 -11,일 경우 -12 | |
3 | 2 | 2 | 일 경우 -11,일 경우 -12 | |
4 | 2 | 96 | 1 | 일 경우 -11,일 경우 -12 |
5 | 2 | 96 | 2 | 일 경우 -11,일 경우 -12 |
6 | 2 | 48 | 1 | 일 경우 -11,일 경우 -12 |
7 | 2 | 48 | 2 | 일 경우 -11,일 경우 -12 |
8 | 2 | 24 | 1 | 일 경우 -11,일 경우 -12 |
9 | 2 | 24 | 2 | 일 경우 -11,일 경우 -12 |
{, } = {960 kHz, 480 kHz}를 가지는 패턴 2에 대한 예제 구성들이 표 20에 나타내져 있고, 적어도 상기 표로부터의 부분 집합이 지원될 수 있으며, 여기서 는 264 또는 270일 수 있다.
인덱스 | 멀티플렉싱 패턴 | CORESET#0 BW (RB) | CORESET #0에 대한 심볼들의 개수 | RB-레벨 오프셋 (RB) |
0 | 2 | 1 | 일 경우 -77,일 경우 -76 | |
1 | 2 | 2 | 일 경우 -77,일 경우 -76 | |
2 | 2 | 1 | 일 경우 -41,일 경우 -42 | |
3 | 2 | 2 | 일 경우 -41,일 경우 -42 | |
4 | 2 | 192 | 1 | 일 경우 -41,일 경우 -42 |
5 | 2 | 192 | 2 | 일 경우 -41,일 경우 -42 |
6 | 2 | 96 | 1 | 일 경우 -41,일 경우 -42 |
7 | 2 | 96 | 2 | 일 경우 -41,일 경우 -42 |
8 | 2 | 48 | 1 | 일 경우 -41,일 경우 -42 |
9 | 2 | 48 | 2 | 일 경우 -41,일 경우 -42 |
10 | 2 | 24 | 1 | 일 경우 -41,일 경우 -42 |
11 | 2 | 24 | 2 | 일 경우 -41,일 경우 -42 |
{, } = {480 kHz, 480 kHz} 를 가지는 패턴 2에 대한 예제 구성들이 표 21에 나타내져 있고, 적어도 상기 표로부터의 부분 집합이 지원될 수 있으며, 여기서 는 264 또는 270일 수 있다.
인덱스 | 멀티플렉싱 패턴 | CORESET#0 BW (RB) | CORESET #0에 대한 심볼들의 개수 | RB-레벨 오프셋 (RB) |
0 | 2 | 1 | 일 경우 -52,일 경우 -51 | |
1 | 2 | 2 | 일 경우 -52,일 경우 -51 | |
2 | 2 | 1 | 일 경우 -20,일 경우 -21 | |
3 | 2 | 2 | 일 경우 -20,일 경우 -21 | |
4 | 2 | 192 | 1 | 일 경우 -20,일 경우 -21 |
5 | 2 | 192 | 2 | 일 경우 -20,일 경우 -21 |
6 | 2 | 96 | 1 | 일 경우 -20,일 경우 -21 |
7 | 2 | 96 | 2 | 일 경우 -20,일 경우 -21 |
8 | 2 | 48 | 1 | 일 경우 -20,일 경우 -21 |
9 | 2 | 48 | 2 | 일 경우 -20,일 경우 -21 |
10 | 2 | 24 | 1 | 일 경우 -20,일 경우 -21 |
11 | 2 | 24 | 2 | 일 경우 -20,일 경우 -21 |
일 실시 예에서, 패턴 3은, 적어도 상기 SS/PBCH 블록과 CORESET#0의 SCS들의 조합들 중 일부에 대해, 상기 SS/PBCH 블록과 CORESET#0 간의 멀티플렉싱 패턴으로서 지원 및 구성될 수 있다.
일 예에서, 패턴 3은 적어도 상기 SS/PBCH 블록의 SCS가 상기 CORESET#0의 SCS와 동일하지 않은, 예를 들어 상기 SS/PBCH 블록의 SCS가 상기 CORESET#0의 SCS의 1/2인 경우에 대해서 구성될 수 있다. 이 예제의 예시는 도 13의 1301에 나타내져 있다.
도 13은 본 개시의 실시 예들에 따른 예제 패턴 3(1300)을 도시하고 있다. 도 13에 도시되어 있는 상기 패턴 3(1300)의 일 실시 예는 단지 예시를 위한 것이다.
다른 예제에서, 패턴 3은 적어도 상기 SS/PBCH 블록의 SCS가 상기 CORESET#0의 SCS와 동일한 경우에 대해 구성될 수 있다. 이 예제의 예시는 도 13의 1302에 나타내져 있다.
일 실시 예에서, 상기 CORESET#0의 BW(예를 들어, )의 결정은 본 개시에서의 패턴 2와 유사할 수 있다, 예를 들어 ++++ = 이며, 상기 Type0-PDCCH CSS 집합에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스까지의 RB 오프셋은 -(+)로 결정될 수 있고, 여기서 상기 의 값 및 는 둘 다 상기 CORESET#0의 SCS에 관한 것이다. 일 예가 도 12에 도시되어 있다.
{, } = {960 kHz, 960 kHz}를 가지는 패턴 3에 대한 예제 구성들이 표 22에 나타내져 있고, 적어도 상기 표로부터의 부분 집합이 지원될 수 있으며, 여기서 는 150 또는 144일 수 있다.
인덱스 | 멀티플렉싱 패턴 | CORESET#0 BW (RB) | CORESET #0에 대한 심볼들의 개수 | RB-레벨 오프셋 (RB) |
0 | 3 | 1 | 일 경우 -26,일 경우 -25 | |
1 | 3 | 2 | 일 경우 -26,일 경우 -25 | |
2 | 3 | 1 | 일 경우 -20,일 경우 -21 | |
3 | 3 | 2 | 일 경우 -20,일 경우 -21 | |
4 | 3 | 96 | 1 | 일 경우 -20,일 경우 -21 |
5 | 3 | 96 | 2 | 일 경우 -20,일 경우 -21 |
6 | 3 | 48 | 1 | 일 경우 -20,일 경우 -21 |
7 | 3 | 48 | 2 | 일 경우 -20,일 경우 -21 |
8 | 3 | 24 | 1 | 일 경우 -20,일 경우 -21 |
9 | 3 | 24 | 2 | 일 경우 -20,일 경우 -21 |
{, } = {480 kHz, 960 kHz}를 가지는 패턴 3에 대한 예제 구성들이 표 23에 나타내져 있고, 적어도 상기 표로부터의 부분 집합이 지원될 수 있으며, 여기서 는 162 또는 156일 수 있다.
인덱스 | 멀티플렉싱 패턴 | CORESET#0 BW (RB) | CORESET #0에 대한 심볼들의 개수 | RB-레벨 오프셋 (RB) |
0 | 3 | 1 | 일 경우 -16,일 경우 -15 | |
1 | 3 | 2 | 일 경우 -16,일 경우 -15 | |
2 | 3 | 1 | 일 경우 -11,일 경우 -12 | |
3 | 3 | 2 | 일 경우 -11,일 경우 -12 | |
4 | 3 | 96 | 1 | 일 경우 -11,일 경우 -12 |
5 | 3 | 96 | 2 | 일 경우 -11,일 경우 -12 |
6 | 3 | 48 | 1 | 일 경우 -11,일 경우 -12 |
7 | 3 | 48 | 2 | 일 경우 -11,일 경우 -12 |
8 | 3 | 24 | 1 | 일 경우 -11,일 경우 -12 |
9 | 3 | 24 | 2 | 일 경우 -11,일 경우 -12 |
{, } = {960 kHz, 480 kHz}를 가지는 패턴 2에 대한 예제 구성들이 표 24에 나타내져 있고, 적어도 상기 표로부터의 부분 집합이 지원될 수 있으며, 여기서 는 264 또는 270일 수 있다.
인덱스 | 멀티플렉싱 패턴 | CORESET#0 BW (RB) | CORESET #0에 대한 심볼들의 개수 | RB-레벨 오프셋 (RB) |
0 | 3 | 1 | 일 경우 -77,일 경우 -76 | |
1 | 3 | 2 | 일 경우 -77,일 경우 -76 | |
2 | 3 | 1 | 일 경우 -41,일 경우 -42 | |
3 | 3 | 2 | 일 경우 -41,일 경우 -42 | |
4 | 3 | 192 | 1 | 일 경우 -41,일 경우 -42 |
5 | 3 | 192 | 2 | 일 경우 -41,일 경우 -42 |
6 | 3 | 96 | 1 | 일 경우 -41,일 경우 -42 |
7 | 3 | 96 | 2 | 일 경우 -41,일 경우 -42 |
8 | 3 | 48 | 1 | 일 경우 -41,일 경우 -42 |
9 | 3 | 48 | 2 | 일 경우 -41,일 경우 -42 |
10 | 3 | 24 | 1 | 일 경우 -41,일 경우 -42 |
11 | 3 | 24 | 2 | 일 경우 -41,일 경우 -42 |
{, } = {480 kHz, 480 kHz}를 가지는 패턴 3에 대한 예제 구성들이 표 25에 나타내져 있고, 적어도 상기 표로부터의 부분 집합이 지원될 수 있으며, 여기서 는 264 또는 270일 수 있다.
인덱스 | 멀티플렉싱 패턴 | CORESET#0 BW (RB) | CORESET #0에 대한 심볼들의 개수 | RB-레벨 오프셋 (RB) |
0 | 3 | 1 | 일 경우 -52,일 경우 -51 | |
1 | 3 | 2 | 일 경우 -52,일 경우 -51 | |
2 | 3 | 1 | 일 경우 -20,일 경우 -21 | |
3 | 3 | 2 | 일 경우 -20,일 경우 -21 | |
4 | 3 | 192 | 1 | 일 경우 -20,일 경우 -21 |
5 | 3 | 192 | 2 | 일 경우 -20,일 경우 -21 |
6 | 3 | 96 | 1 | 일 경우 -20,일 경우 -21 |
7 | 3 | 96 | 2 | 일 경우 -20,일 경우 -21 |
8 | 3 | 48 | 1 | 일 경우 -20,일 경우 -21 |
9 | 3 | 48 | 2 | 일 경우 -20,일 경우 -21 |
10 | 3 | 24 | 1 | 일 경우 -20,일 경우 -21 |
11 | 3 | 24 | 2 | 일 경우 -20,일 경우 -21 |
본 개시는 캐리어 어그리게이션(carrier aggregation) 시나리오에서 초기 억세스에 초점을 맞춘다. 특히, 본 개시의 실시 예들은 공유 스펙트럼 채널 억세스를 가지는 동작에 적어도 적용 가능하다. 본 개시는 캐리어들의 채널화, 공통 자원 그리드(grid), 동기화 래스터 설계, 및 크로스-캐리어(cross-carrier) CORESET#0 설계를 포함한다.
52.6 GHz와 71 GHz 사이의 새로운 캐리어 주파수 범위에 대해서, 상기 동일한 캐리어 주파수 범위에서 동작하는 Wi-Fi와 공존하기 위해, 예를 들어, 적어도 2.16 GHz와 같은 큰 동작 대역폭을 지원할 필요가 있다. 일 예에서, 더 작은 캐리어 대역폭(예를 들어, 400MHz)을 가지는 다수의 캐리어들로부터의 캐리어 어그리게이션에 의해 상기 큰 대역폭이 달성될 수 있다. 본 개시는 캐리어 어그리게이션을 사용하는 초기 억세스 절차에 대한 설계 예제들의 세부 사항들을 명시하고 있다. 큰 동작 대역폭을 달성하기 위해 캐리어 어그리게이션을 사용하는 예시가 도 14에 도시되어 있다.
도 14는 본 개시의 실시 예들에 따른 큰 대역폭을 달성하기 위한 예제 캐리어 어그리게이션(1400)을 도시하고 있다. 도 14에 도시되어 있는 캐리어 어그리게이션(1400)의 일 실시 예는 단지 예시를 위한 것이다.
본 개시에서, CORESET#0은 상기 Type0-PDCCH 공통 검색 공간 집합의 제어 자원 집합(control resource set: CORESET)을 나타낸다.
일 실시 예에서, 광대역(예를 들어, 2.16GHz 또는 그 이상의 대역폭을 가지는)은 좁은 캐리어들의 집합(예를 들어, 2.16GHz보다 작은 대역폭을 가지는 각각의 좁은 캐리어)으로부터의 캐리어 어그리게이션으로 동작될 수 있다.
일 예에서, 상기 좁은 캐리어들의 집합은 표 26로부터의 적어도 하나의 예제를 포함할 수 있고, 그 예제들의 예시가 도 15에 도시되어 있다. 일 예에서, 주어진 대역폭을 가지는 좁은 캐리어는 최소 서브캐리어 스페이싱과 연관된다. 예를 들어, 400MHz 대역폭은 120kHz의 최소 서브캐리어 스페이싱과 연관된다; 다른 예를 들어, 800MHz 대역폭은 240kHz의 최소 서브캐리어 스페이싱과 연관된다; 또 다른 예를 들어, 1200MHz 또는 1600kHz는 480kHz의 최소 서브캐리어 스페이싱과 연관된다.
도 15는 본 개시의 실시 예들에 따른 캐리어 어그리게이션을 사용하여 광대역을 구성하기 위한 좁은 캐리어들(1500)의 예제 집합을 도시하고 있다. 도 15에 도시되어 있는 좁은 캐리어들(1500)의 집합의 일 실시 예는 단지 예시를 위한 것이다.
표 26. 캐리어 어그리게이션을 사용하여 광대역을 구성하기 위한 좁은 캐리어들의 집합의 예제들.
예제 # | 좁은 캐리어들의 집합의 대역폭 (MHz) |
1 | {400, 400, 400, 400, 400} |
2 | {800, 400, 400, 400} |
3 | {400, 800, 400, 400} |
4 | {400, 400, 800, 400} |
5 | {400, 400, 400, 800} |
6 | {800, 800, 400} |
7 | {800, 400, 800} |
8 | {400, 800, 800} |
9 | {1200, 800} |
10 | {800, 1200} |
11 | {400, 1600} |
12 | {1600, 400} |
일 예에서, 타겟이 되는 광대역에 대해서, 캐리어 어그리게이션을 사용하여 광대역을 구성하기 위한 좁은 캐리어들의 집합은 좁은 캐리어들의 중심이 고정되어 있다는 점에서, 고정된 채널화를 사용할 수 있다. 예를 들어, 표 26의 예제에서 상기 광대역을 구성하는 좁은 캐리어들 각각은 고정 캐리어 중심이 명시되어 있다.
일 예에서, 상기 고정 채널화는 공유 스펙트럼 채널 억세스를 가지는 동작에 적용 가능하다.
다른 실시 예에서, 타겟이 되는 광대역에 대해서, 상기 캐리어 어그리게이션을 사용하여 광대역을 구성하기 위한 좁은 캐리어들의 집합이 구성 가능할 수 있고, 상기 좁은 캐리어들의 위치가 상기 UE에게 지시된다.
일 예에서, 상기 고정 채널화는 공유 스펙트럼 채널 억세스를 가지지 않는 동작에 적용 가능하다.
일 예에서, 상기 좁은 캐리어들의 집합은 동일한 서브캐리어 스페이싱 및 동일한 공통 자원 그리드를 사용하고 있는 중이다. 예를 들어, 상기 좁은 캐리어들의 집합의 공통 자원 그리드들은 동일한 포인트 A(Point A)로부터 결정된다.
일 예에서, 상기 좁은 캐리어들의 집합에 대한 보호 대역들은 상기 공통 자원 그리드의 SCS 측면에서 정수 개의 RB들이다. 예를 들어, 상기 좁은 캐리어들의 집합의 채널화가 고정되어 있을 경우, 상기 좁은 캐리어들의 집합에 대한 보호 대역들 역시 고정된 정수개의 RB들이다. 다른 예를 들어, 상기 좁은 캐리어들의 집합의 채널화가 구성될 경우, 상기 좁은 캐리어들의 집합에 대한 보호 대역들 역시 정수 개의 RB들로서 구성 가능하다.
일 예에서, 공유 스펙트럼 채널 억세스를 가지는 동작에 대해서, 상기 협대역들의 집합의 각 캐리어는 단일 동기화 래스터 포인트를 갖는다.
일 예에서, 상기 단일 동기화 래스터 포인트는 글로벌 동기화 채널 번호(global synchronization channel number: GSCN)에 상응한다.
다른 예에서, 공유 스펙트럼 채널 억세스를 가지지 않는 동작에 대해서, 상기 협대역들의 집합의 각 캐리어는 적어도 하나의 동기화 래스터 포인트를 갖는다.
일 예에서, 상기 적어도 하나의 동기화 래스터 포인트는 GSCN(들)에 상응한다.
일 예에서, 공유 스펙트럼 채널 억세스를 가지는 동작(예를 들어, 비면허 동작(unlicensed operation))을 위한 동기화 래스터 포인트들의 집합은 공유 스펙트럼 채널 억세스를 가지지 않는 동작(예를 들어, 면허 동작(licensed operation))에 대한 동기화 래스터 포인트들의 집합의 부분 집합이다.
이 예제의 예시가 도 16에 나타내져 있다(예를 들어, (a)에 도시되어 있는 바와 같이). 이 예제에 대해서, 상기 광대역에 대한 동기화 래스터 포인트들의 총 개수는 더 작을 수 있으며, UE는 면허 또는 비면허 동작들을 구별하기 위해 상기 동기화 래스터 포인트들의 위치에 의존할 필요가 없다. UE가 면허 및 비면허 동작들 둘 다에 대한 상기 동기화 래스터 포인트에 위치하고 있는 SS/PBCH 블록을 검출할 경우, 상기 UE는 다른 지시(indication)에 기반하여 상기 SS/PBCH 블록이 면허 또는 비면허 동작들을 가지는지 구별할 수 있다.
도 16은 본 개시의 실시 예들에 따른 면허 및 비면허 동작들에 대한 예제 동기화 래스터 설계(1600)를 도시하고 있다. 도 16에 도시되어 있는 상기 동기화 래스터 설계(1600)의 일 실시 예는 단지 예시를 위한 것이다.
다른 예제에서, 상기 공유 스펙트럼 채널 억세스를 가지는 동작(예를 들어, 비면허 동작)에 대한 동기화 래스터 포인트들의 집합은 상기 공유 스펙트럼 채널 억세스를 가지지 않는 동작(예를 들어, 면허 동작)에 대한 동기화 래스터 포인트들의 집합과 오버랩되지 않는다. 상기 공유 스펙트럼 채널 억세스를 가지는 동작에 대한 동기화 래스터 포인트들의 집합에 상응하는 GSCN 값들은 상기 공유 스펙트럼 채널 억세스를 가지지 않는 동작에 대한 동기화 래스터 포인트들의 집합에 상응하는 GSCN 값들과 다르다.
이 예제의 예시가 도 16에 도시되어 있다(예를 들어, (b)에 도시되어 있는 바와 같이). 이 예제에 대해서, 상기 UE는 상기 동기화 래스터 값에 기반하여 상기 검출된 SS/PBCH가 면허 또는 비면허 동작을 가지는지 구별할 수 있다.
일 예에서, 좁은 캐리어들의 집합이 캐리어 어그리게이션을 사용하여 광대역을 구성하고 SS/PBCH 블록이 상기 좁은 캐리어들의 집합 내의 좁은 캐리어들 중 하나에서 검출될 때, 상기 SS/PBCH 블록의 연관된 CORESET#0은 상기 좁은 캐리어들의 집합 내에서 다른 좁은 캐리어에 위치하도록 구성될 수 있다. 예를 들어, 상기 MIB에 의한 CORESET#0에 대한 구성들의 집합 내에서, 크로스-캐리어 CORESET#0에 상응하는 적어도 하나의 구성이 존재한다.
일 예에서, 초기 DL BWP는 상기 검출된 SSB와 동일한 캐리어 내에 위치하지 않으며, 여기서 상기 초기 DL BWP의 BW는 상기 CORESET#0의 BW와 동일하다.
다른 예에서, 상기 크로스-캐리어 CORESET#0은 패턴 2 또는 패턴 3과 같은 상기 CORESET#0 및 SS/PBCH 블록의 멀티플렉싱 패턴에만 적용 가능하다.
또 다른 예에서, 상기 Type0-PDCCH CSS 집합(예를 들어, CORESET #0)에 대한 CORESET의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 오버랩되는 상기 공통 RB의 가장 작은 RB 인덱스까지의 오프셋은 상기 검출된 SS/PBCH 블록의 MIB에 의해 지시될 수 있다. 이 예제의 예시가 도 17A 및 도 17B에 도시되어 있다.
도 17A는 본 개시의 실시 예들에 따른 CORESET#0에 대한 예제 크로스-캐리어 지시(1700)를 도시하고 있다. 도 17A에 도시되어 있는 상기 크로스-캐리어 지시(1700)의 일 실시 예는 단지 예시를 위한 것이다.
도 17B는 본 개시의 실시 예들에 따른 CORESET#0에 대한 예제 크로스-캐리어 지시(1750)를 도시하고 있다. 도 17B에 도시되어 있는 상기 크로스-캐리어 지시(1750)의 일 실시 예는 단지 예시를 위한 것이다.
일 예에서, 상기 집합의 좁은 캐리어들이 동일한 공통 자원 그리드를 가질 경우, 상기 양 는 상기 공통 자원 블록 에서 서브캐리어 0으로부터 상기 SS/PBCH 블록의 서브캐리어 0까지의 서브캐리어 오프셋이고, 여기서 상기 자원 블록 의 서브캐리어 0의 중심은 상기 공통 자원 블록의 서브캐리어 0의 중심과 일치한다.
다른 예에서, 공통 자원 그리드의 정렬(alignment)에 대한 요구 사항이 존재하지 않을 경우, 상기 양 은 상기 공통 자원 블록 의 서브캐리어 0으로부터 상기 SS/PBCH 블록의 서브캐리어 0까지의 서브캐리어 오프셋이고, 여기서 상기 자원 블록 의 서브캐리어 0의 중심은 상기 CORESET#0을 포함하는 캐리어에 대한 공통 자원 블록의 서브캐리어 0의 중심과 일치한다.
일 예에서, 도 17A에 도시되어 있는 바와 같이, CORESET#0은 상기 검출된 SS/PBCH 블록을 포함하는 캐리어보다 더 높은 주파수를 가지는 캐리어에 위치한다. 1부터 (예를 들어, 도 17A에서는 = 3 이다)까지 인덱스되는 더 낮은 주파수에서 더 높은 주파수에서의 캐리어들을 나타내고, 상기 검출된 SS/PBCH 블록은 인덱스 1을 가지는 캐리어에 위치하고, 반면에 CORESET#0은 인덱스 (예를 들어, > 1)를 가지는 캐리어에 위치하고, 상기 CORESET#0의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스까지의 상기 주파수 오프셋은 수학식 1과 같이 주어질 수 있다.
수학식 1에서, 는 상기 CORESET#0의 SCS에 관해 RB 단위의 인덱스 를 가지는 캐리어의 대역폭이고, 는 상기 CORESET#0의 SCS에 관해 RB 단위의 인덱스들 및 +1을 가지는 인접 캐리어들 간의 보호 대역폭의 대역폭이고, 는 상기 CORESET#0의 가장 작은 RB 인덱스로부터 상기 CORESET#0을 포함하는 캐리어(예를 들어, 인덱스 를 가지는 캐리어)의 가장 작은 RB 인덱스까지의 오프셋이고, 는 상기 검출된 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스로부터 상기 SS/PBCH 블록을 포함하는 캐리어(예를 들어, 인덱스 1을 가지는 캐리어)의 가장 작은 RB 인덱스까지의 오프셋이다.
다른 예에서, 도 17B에 도시되어 있는 바와 같이, CORESET#0은 상기 검출된 SS/PBCH 블록을 포함하는 캐리어보다 더 낮은 주파수를 가지는 캐리어에 위치한다. 1부터 (예를 들어, 도 17B에서는 = 3 이다)까지 인덱스되는 더 낮은 주파수에서 더 높은 주파수에서의 캐리어들을 나타내고, 상기 검출된 SS/PBCH 블록은 인덱스 (예를 들어, > 1)을 가지는 캐리어에 위치하고, 반면에 CORESET#0은 인덱스 1을 가지는 캐리어에 위치하고, 상기 CORESET#0의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스까지의 상기 주파수 오프셋은 수학식 2와 같이 주어질 수 있다.
수학식 2에서, 는 상기 CORESET#0의 SCS에 관해 RB 단위의 인덱스 를 가지는 캐리어의 대역폭이고, 는 상기 CORESET#0의 SCS에 관해 RB 단위의 인덱스들 및 +1을 가지는 인접 캐리어들 간의 보호 대역폭의 대역폭이고, 는 상기 CORESET#0의 가장 작은 RB 인덱스로부터 상기 CORESET#0을 포함하는 캐리어(예를 들어, 인덱스 1을 가지는 캐리어)의 가장 작은 RB 인덱스까지의 오프셋이고, 는 상기 검출된 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스로부터 상기 SS/PBCH 블록을 포함하는 캐리어(예를 들어, 인덱스 을 가지는 캐리어)의 가장 작은 RB 인덱스까지의 오프셋이다.
일 예에서, 상기 좁은 캐리어들의 집합의 채널화가 고정적이고, 캐리어 내에서 상기 CORESET#0의 위치 역시 고정적일 때(예를 들어, 는 고정적이고, 상기 UE에 알려짐), 상기 UE는 수학식 1 또는 수학식 2에 따라 상기 오프셋 를 도출할 수 있고, 상기 오프셋 값의 명시적 지시에 대한 필요가 존재하지 않는다.
다른 예에서, 상기 좁은 캐리어들의 집합의 채널화가 고정적일 때, 상기 UE에게는 상기 CORESET#0에 대한 캐리어의 인덱스가 제공될 수 있고, 상기 UE는 수학식 1 또는 수학식 2에 따라 상기 오프셋 을 도출할 수 있고, 상기 오프셋 값의 명시적 지시에 대한 필요가 존재하지 않는다. 하나의 하위-예를 들면, 수학식 1 또는 수학식 2는 수학식 3으로 간략화될 수 있으며, 여기서 는 상기 보호 대역과 함께 상기 좁은 캐리어들의 집합 내에서 가장 작은 대역폭을 가지는 캐리어에 대한 RB의 개수이고(예를 들어, )이고, 이고, 상기 인덱스 는 상기 gNB에 의해 제공되고 상기 UE에게 지시된다(예를 들어, PBCH 페이로드에 의해). 는 수학식 1 또는 수학식 2에 상응하게 각각 양수 또는 음수일 수 있다.
또 다른 예에서, 상기 UE는 MIB에 의해 명시적으로 오프셋 값으로 구성되며, 여기서 상기 오프셋 값은 CORESET#0에 대한 다른 파라미터들, 예를 들어, SS/PBCH 블록과의 멀티플렉싱 패턴, CORESET#0에 대한 심볼들의 개수, 및/또는 CORESET#0의 대역폭과 조인트하게 코딩될 수 있다. 예를 들어, 표 27으로부터의 적어도 하나의 예제에서, 여기서 은 상기 보호 대역(예를 들어, ) 및 와 함께 상기 좁은 캐리어들의 집합 내에서 가장 작은 대역폭을 가지는 캐리어에 대한 RB의 개수이다.
표 27. MIB에 의해 제공되는 크로스-캐리어 CORESET#0 구성의 예제.
인덱스 | 멀티플렉싱 패턴 | CORESET#0 BW (RB) | CORESET #0에 대한 심볼들의 개수 | RB 오프셋 (RB) |
0 | 2 또는 3 | 24 또는 48 또는 96 | 1 또는 2 | |
1 | 2 또는 3 | 24 또는 48 또는 96 | 1 또는 2 | |
2 | 2 또는 3 | 24 또는 48 또는 96 | 1 또는 2 | |
3 | 2 또는 3 | 24 또는 48 또는 96 | 1 또는 2 | |
4 | 2 또는 3 | 24 또는 48 또는 96 | 1 또는 2 | |
5 | 2 또는 3 | 24 또는 48 또는 96 | 1 또는 2 | |
6 | 2 또는 3 | 24 또는 48 또는 96 | 1 또는 2 | |
7 | 2 또는 3 | 24 또는 48 또는 96 | 1 또는 2 |
또 다른 예에서, 상기 UE는 상기 검출된 SS/PBCH 블록의 MIB에 의해 제공되는 오프셋으로 구성되고, 상기 UE에게는 (예를 들어, PBCH 페이로드에 의해) 상기 CORESET#0을 포함하는 캐리어의 정보가 더 제공되고, 그리고 나서 상기 UE는 상기 MIB로부터의 지시되는 오프셋 및 상기 CORESET#0를 포함하는 캐리어의 정보에 기반하는 자체 계산에 의해 상기 CORESET#0의 가장 작은 RB 인덱스로부터 상기 검출된 SS/PBCH 블록의 제1 RB와 오버랩되는 공통 RB의 가장 작은 RB 인덱스까지의 주파수 오프셋을 도출할 수 있다 (상기 오프셋 값의 명시적 지시에 대한 필요가 없음). 이 예제에서, 수학식 1 또는 수학식 2의 간략화로서 수학식 4가 사용될 수 있고, 여기서 는 상기 MIB에 의해 제공되는 오프셋이고, 는 상기 보호 대역(예를 들어, )과 함께 상기 좁은 캐리어들의 집합 내에서 가장 작은 대역폭을 가지는 캐리어에 대한 RB의 개수이고, 는 상기 캐리어 인덱스 차이(carrier index difference)이다. 는 수학식 1 또는 수학식 2에 상응하게 각각 양수 또는 음수일 수 있다.
일 예에서, 상기 CORESET#0 내의 type0-PDCCH의 SCS가 120kHz일 때 = 284이고, 상기 CORESET#0 내의 type0-PDCCH의 SCS가 240kHz일 때, = 142이고, 상기 CORESET#0 내의 type0-PDCCH의 SCS가 480 kHz일 때 = 71 또는 72이다.
또 다른 예제에서, 상기 SS/PBCH 블록의 SCS가 상기 CORESET#0 내의 type0-PDCCH의 SCS와 동일하고 = 일 경우 = 0이고, 여기서 는 상기 SS/PBCH 블록의 SCS이고, 는 상기 CORESET#0 내의 type0-PDCCH의 SCS의 SCS이다.
상기한 예제들의 또 다른 예제에서, UE에게는 상기 CORESET#0을 포함하는 캐리어의 인덱스가 제공되고, 상기 UE는 상기 CORESET#0을 포함하는 캐리어와 상기 검출된 SS/PBCH 블록을 포함하는 캐리어 간의 캐리어 인덱스 차이를 결정하여, 예를 들어, 상기 의 값을 결정하고, 따라서 ∈ {-3,-2,-1,0,1,2,3}이다.
도 18은 UE에 의해 수행될 수 있는 바와 같은(예를 들어, 도 1에 도시되어 있는 111-116와 같은), 본 개시의 실시 예들에 따라 PBCH 컨텐트 결정하기 위한 방법(1800)의 플로우 차트를 도시하고 있다. 상응하고 상보적인 프로세스는 도 1의 BS(102)와 같은 BS에 의해 수행될 수 있다. 도 18에 도시되어 있는 방법(1800)의 일 실시 예는 단지 예시를 위한 것이다. 도 18에 도시되어 있는 컴포넌트들 중 하나 또는 그 이상은 상기 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있거나, 또는 상기 컴포넌트들 중 하나 또는 그 이상은 상기 언급된 기능들을 수행하기 위한 인스트럭션들을 실행하는 하나 또는 그 이상의 프로세서들에 의해 구현될 수 있다.
상기 방법은 상기 UE가 SS/PBCH 블록을 수신하는 것으로 시작한다(단계 1802). 예를 들어, 단계 1802에서, 상기 UE SS/PBCH 블록은 상기 BS로부터 수신될 수 있다. 상기 UE는 그리고 나서 상기 SS/PBCH 블록에서 PBCH의 컨텐트를 디코딩한다(단계 1804).
이후, 상기 UE는 상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스로 운용되는지 여부를 결정한다(단계 1806). 예를 들어, 단계 1806에서, 상기 UE는 상기 PBCH의 디코딩된 컨텐트에 기반하여 상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스로 운용되는지 여부를 결정한다. 일 예에서, 상기 PBCH의 컨텐트에서 QCL 파라미터()가 수치 값으로 결정될 경우, 상기 무선 통신 시스템은 공유 스펙트럼 채널 억세스로 운용되고 있다고 결정된다. 다른 예에서, 상기 PBCH의 컨텐트에서 QCL 파라미터()가 비-수치 값으로 결정될 경우 상기 무선 통신 시스템은 공유 스펙트럼 채널 억세스 없이 운용되고 있다고 결정된다.
상기 UE가 무선 통신 시스템이 공유 스펙트럼 채널 억세스로 운용된다고 결정할 경우, 상기 UE는 제1 방식으로 상기 PBCH의 컨텐트를 결정한다(단계 1808). 예를 들어, 단계 1808에서, 상기 PBCH의 컨텐트를 결정하는 제1 방식에 대해서, 상기 UE는 상기 PBCH의 컨텐트에서 비트()를 후보 SS/PBCH 블록 인덱스의 제7 LSB로 결정한다. 다른 예에서, 상기 PBCH의 컨텐트를 결정하는 제1 방식에 대해서, 상기 UE는 상기 PBCH의 컨텐트에서 MIB에서 제1 필드를 SFN의 제4 LSB로 결정한다. 다른 예에서, 상기 PBCH의 컨텐트를 결정하는 제1 방식에 대해서, 상기 UE는 상기 PBCH의 컨텐트에서 MIB에서 제2 필드를 Type0-PDCCH를 모니터하기 위한 CORESET의 구성으로 결정한다. 일 예에서, 상기 CORESET의 구성은 상기 CORESET과 SS/PBCH 블록 간의 멀티플렉싱 패턴을 포함하고, 상기 멀티플렉싱 패턴은 상기 CORESET의 SCS와 상기 SS/PBCH 블록의 SCS의 조합에 대한 제1, 제2, 또는 제3 패턴 중 하나이다. 다른 예에서, 상기 CORESET의 구성은 상기 CORESET의 제1 자원 블록으로부터 상기 SS/PBCH 블록의 제1 자원 블록까지의 주파수 오프셋을 포함한다.
하지만, 상기 UE가 무선 통신 시스템이 공유 스펙트럼 채널 억세스 없이 운용된다고 결정할 경우, 상기 UE는 제2 방식으로 상기 PBCH의 컨텐트를 결정한다(단계 1810). 예를 들어, 단계 1810에서, 상기 UE는 상기에서 논의된 제1 방식과 다르게 상기 PBCH의 컨텐트를 결정할 수 있다.
상기와 같은 플로우차트들은 본 개시의 원리들에 따라 구현될 수 있는 예제 방법들을 도시하고 있으며, 다양한 변경들이 여기에서의 플로우차트들에서 도시되고 있는 방법들에 대해서 이루어질 수 있다. 예를 들어, 일련의 단계들로 도시되어 있지만, 각 도면에서의 다양한 단계들은 오버랩되거나, 병렬로 발생하거나, 다른 순서로 발생하거나, 다수 번 발생할 수 있다. 다른 예를 들어, 단계들은 생략되거나 또는 다른 단계들로 대체될 수 있다.
본 개시는 예시적인 실시 예들로 설명되었을 지라도, 다양한 변경들 및 수정들이 해당 기술 분야의 당업자에게 제안될 수 있다. 본 개시는 첨부된 청구항들의 범위 내에 속하는 그와 같은 변경들 및 수정들을 포함하도록 의도된다. 본 출원의 어떠한 설명도 임의의 특정 엘리먼트, 단계, 또는 기능이 청구항들 범위에 포함되어야만 하는 필수 엘리먼트임을 암시하는 것으로 해석되어서는 안 된다. 특허되는 주제의 범위는 상기 청구항들에 의해 정의된다.
Claims (15)
- 무선 통신 시스템에서 사용자 장비(user equipment: UE)의 방법에 있어서,
동기화 신호들 및 물리 브로드캐스트 채널(synchronization signals and physical broadcast channel: SS/PBCH) 블록을 수신하는 동작;
상기 SS/PBCH 블록에서 PBCH의 컨텐트(content)를 디코딩하는 동작;
상기 PBCH의 컨텐트에 기반하여 상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스로 운용되는지 여부를 결정하는 동작;
상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스로 운용될 경우, 제1 방식으로 상기 PBCH의 컨텐트를 결정하는 동작; 및
상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스 없이 운용될 경우, 제2 방식으로 상기 PBCH의 컨텐트를 결정하는 동작을 포함하는 무선 통신 시스템에서 UE의 방법.
- 제1항에 있어서,
상기 PBCH의 컨텐트를 결정하는 제1 방식은 상기 PBCH의 컨텐트에서 마스터 정보 블록(master information block: MIB)에서 제1 필드를 시스템 프레임 번호 system frame number: SFN)의 제4 최소 유효 비트(lowest significant bit: LSB)로 결정하는 동작을 포함함을 특징으로 하는 무선 통신 시스템에서 UE의 방법.
- 제1항에 있어서,
상기 PBCH의 컨텐트를 결정하는 제1 방식은 상기 PBCH의 컨텐트에서 MIB에서 제2 필드는 타입 0 물리 다운링크 제어 채널(Type0 physical downlink control channel: Type0-PDCCH)을 모니터링하기 위한 제어 자원 집합(control resource set: CORESET)의 구성으로 결정하는 동작을 포함함을 특징으로 하는 무선 통신 시스템에서 UE의 방법.
- 제5항에 있어서,
상기 CORESET의 구성은 상기 CORESET과 상기 SS/PBCH 블록 간의 멀티플렉싱 패턴(multiplexing pattern)을 포함하고, 및
상기 멀티플렉싱 패턴은 상기 CORESET의 서브-캐리어 스페이싱(sub-carrier spacing: SCS)과 상기 SS/PBCH 블록의 SCS의 조합에 대한 제1, 제2, 또는 제3 패턴 중 하나임을 특징으로 하는 무선 통신 시스템에서 UE의 방법.
- 제5항에 있어서,
상기 CORESET의 구성은 상기 CORESET의 제1 자원 블록으로부터 상기 SS/PBCH 블록의 제1 자원 블록까지의 주파수 오프셋을 포함함을 특징으로 하는 무선 통신 시스템에서 UE의 방법.
- 무선 통신 시스템에서 기지국의 방법에 있어서,
상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스로 운용되는지 여부를 결정하는 동작;
상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스로 운용될 경우, 제1 방식에 물리 브로드캐스트 채널(physical broadcast channel: PBCH)의 컨텐트(content)를 구성하는 동작;
상기 무선 통신 시스템이 공유 스펙트럼 채널 억세스 없이 운용될 경우, 제2 방식에 따라 상기 PBCH의 컨텐트를 구성하는 동작; 및
동기화 신호들 및 물리 브로드캐스트 채널(synchronization signals and physical broadcast channel: SS/PBCH) 블록에서 상기 PBCH의 구성된 컨텐트를 인코딩하는 동작; 및
다운링크 채널들을 통해 상기 SS/PBCH 블록을 송신하는 동작을 포함하는 무선 통신 시스템에서 기지국의 방법.
- 제8항에 있어서,
상기 PBCH의 컨텐트를 결정하는 제1 방식은 상기 PBCH의 컨텐트에서 마스터 정보 블록(master information block: MIB)에서 제1 필드를 시스템 프레임 번호 system frame number: SFN)의 제4 최소 유효 비트(lowest significant bit: LSB)로 결정하는 동작을 포함함을 특징으로 하는 무선 통신 시스템에서 기지국의 방법.
- 제8항에 있어서,
상기 PBCH의 컨텐트를 결정하는 제1 방식은 상기 PBCH의 컨텐트에서 MIB에서 제2 필드는 타입 0 물리 다운링크 제어 채널(Type0 physical downlink control channel: Type0-PDCCH)을 모니터링하기 위한 제어 자원 집합(control resource set: CORESET)의 구성으로 결정하는 동작을 포함함을 특징으로 하는 무선 통신 시스템에서 기지국의 방법.
- 제12항에 있어서,
상기 CORESET의 구성은 상기 CORESET과 상기 SS/PBCH 블록 간의 멀티플렉싱 패턴(multiplexing pattern)을 포함하고,
상기 멀티플렉싱 패턴은 상기 CORESET의 서브-캐리어 스페이싱(sub-carrier spacing: SCS)과 상기 SS/PBCH 블록의 SCS의 조합에 대한 제1, 제2, 또는 제3 패턴 중 하나, 및
상기 CORESET의 제1 자원 블록으로부터 상기 SS/PBCH 블록의 제1 자원 블록까지의 주파수 오프셋임을 특징으로 하는 무선 통신 시스템에서 기지국의 방법.
- 무선 통신 시스템에서 사용자 장비(user equipment: UE)에 있어서,
송수신기; 및
상기 송수신기에 동작 가능하게 연결되어 있는 프로세서를 포함하며,
상기 프로세서는 청구항 1 내지 청구항 7 중 하나에 따른 방법을 수행하도록 구성되는 무선 통신 시스템에서 UE.
- 무선 통신 시스템에서 기지국(base station: BS)에 있어서,
송수신기; 및
상기 송수신기에 동작 가능하게 연결되어 있는 프로세서를 포함하며,
상기 프로세서는 청구항 8 내지 청구항 13 중 하나에 따른 방법을 수행하도록 구성되는 무선 통신 시스템에서 BS.
Applications Claiming Priority (15)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202062964209P | 2020-01-22 | 2020-01-22 | |
US62/964,209 | 2020-01-22 | ||
US202062964819P | 2020-01-23 | 2020-01-23 | |
US62/964,819 | 2020-01-23 | ||
US202063076613P | 2020-09-10 | 2020-09-10 | |
US63/076,613 | 2020-09-10 | ||
US202063079247P | 2020-09-16 | 2020-09-16 | |
US63/079,247 | 2020-09-16 | ||
US202063118508P | 2020-11-25 | 2020-11-25 | |
US63/118,508 | 2020-11-25 | ||
US202063122242P | 2020-12-07 | 2020-12-07 | |
US63/122,242 | 2020-12-07 | ||
US17/248,175 US11723047B2 (en) | 2020-01-22 | 2021-01-12 | Method and apparatus for PBCH payload in higher frequency ranges |
US17/248,175 | 2021-01-12 | ||
PCT/KR2021/000778 WO2021150009A1 (en) | 2020-01-22 | 2021-01-20 | Method and apparatus for pbch payload in higher frequency ranges |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220130688A true KR20220130688A (ko) | 2022-09-27 |
Family
ID=76970641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020227024311A KR20220130688A (ko) | 2020-01-22 | 2021-01-20 | 더 높은 주파수 범위들에서 pbch 페이로드를 위한 방법 및 장치 |
Country Status (5)
Country | Link |
---|---|
US (2) | US11723047B2 (ko) |
EP (1) | EP4079049A4 (ko) |
KR (1) | KR20220130688A (ko) |
CN (1) | CN115004785A (ko) |
WO (1) | WO2021150009A1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11658783B2 (en) * | 2018-08-10 | 2023-05-23 | Telefonaktiebolaget Lm Ericsson (Publ) | SSB transmissions in unlicensed spectrum |
US20220022048A1 (en) * | 2020-07-15 | 2022-01-20 | Samsung Electronics Co., Ltd. | Method and apparatus for operation mode on unlicensed spectrum |
US11778477B2 (en) * | 2021-06-16 | 2023-10-03 | Qualcomm Incorporated | Base station resource selection |
WO2023007204A1 (en) * | 2021-07-30 | 2023-02-02 | Orope France Sarl | Determination by ue of ssb candidate index according to ssb index bit |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10470191B2 (en) * | 2016-12-09 | 2019-11-05 | Samsung Electronics Co., Ltd. | Method and apparatus of broadcast signals and channels for system information transmission |
US11070333B2 (en) | 2017-12-21 | 2021-07-20 | Samsung Electronics Co., Ltd. | Method and apparatus for SS/PBCH block frequency location indication |
CN110034835B (zh) * | 2018-01-12 | 2024-04-12 | 华为技术有限公司 | 信号检测的方法和装置 |
WO2020032691A1 (ko) * | 2018-08-09 | 2020-02-13 | 엘지전자 주식회사 | 비면허 대역을 지원하는 무선 통신 시스템에서 단말과 기지국의 동작 방법 및 이를 지원하는 장치 |
WO2020030983A1 (en) * | 2018-08-10 | 2020-02-13 | Lenovo (Singapore) Pte. Ltd. | Identifying synchronization signal/physical broadcast channel block occasions |
WO2020164142A1 (zh) * | 2019-02-15 | 2020-08-20 | Oppo广东移动通信有限公司 | 同步信号块信息处理方法、装置及通信装置 |
US20210051485A1 (en) * | 2019-08-16 | 2021-02-18 | Mediatek Inc. | Radio resource management (rrm) procedure in a shared spectrum |
EP4038997A1 (en) * | 2019-10-02 | 2022-08-10 | Telefonaktiebolaget LM Ericsson (publ) | Synchronization signal/ physical broadcast channel block method detection and management |
-
2021
- 2021-01-12 US US17/248,175 patent/US11723047B2/en active Active
- 2021-01-20 KR KR1020227024311A patent/KR20220130688A/ko active Search and Examination
- 2021-01-20 WO PCT/KR2021/000778 patent/WO2021150009A1/en unknown
- 2021-01-20 CN CN202180010253.5A patent/CN115004785A/zh active Pending
- 2021-01-20 EP EP21743903.3A patent/EP4079049A4/en active Pending
-
2023
- 2023-08-07 US US18/366,543 patent/US20240073931A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US11723047B2 (en) | 2023-08-08 |
WO2021150009A1 (en) | 2021-07-29 |
EP4079049A1 (en) | 2022-10-26 |
US20210235419A1 (en) | 2021-07-29 |
US20240073931A1 (en) | 2024-02-29 |
EP4079049A4 (en) | 2023-06-14 |
CN115004785A (zh) | 2022-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102586209B1 (ko) | 진보된 무선 시스템의 re 매핑 및 레이트 매칭 방법 및 장치 | |
EP3756400B1 (en) | Method and apparatus for beam management for multi-stream transmission | |
CN111316610B (zh) | 无线通信系统中rmsi coreset配置的方法和装置 | |
CN112385278B (zh) | 用于nr侧行链路ss/pbch块的方法和装置 | |
CN114531330B (zh) | 用于在无线通信系统中发送初始接入信号的方法和装置 | |
KR102542055B1 (ko) | 무선 시스템에서의 동기 신호 블록 인덱스 및 타이밍 지시를 위한 방법 및 장치 | |
CN113206728B (zh) | 用于无线通信系统中的系统信息传递的方法和装置 | |
EP4050830B1 (en) | Method and apparatus for transmitting and receiving reference signals in wireless communication | |
EP3469748B1 (en) | Method and apparatus for measurement reference signal and synchronization | |
KR20220146608A (ko) | 빔 지시 채널을 지원하기 위한 방법 및 장치 | |
KR20220130688A (ko) | 더 높은 주파수 범위들에서 pbch 페이로드를 위한 방법 및 장치 | |
CN116076135A (zh) | 用于快速波束指示的方法和设备 | |
EP3881458B1 (en) | Method and apparatus for s-ssb transmission | |
CN116171535A (zh) | 用于小区间下行链路和上行链路波束指示、测量和报告的方法和装置 | |
US11622340B2 (en) | Method and apparatus for SS/PBCH block patterns in higher frequency ranges | |
KR20220139327A (ko) | 감소된 pdcch 모니터링 방법 및 장치 | |
KR20220137685A (ko) | 채널 센싱 임계값을 조정하는 방법 및 장치 | |
KR20220087533A (ko) | 비면허 대역들의 coreset 구성을 위한 방법 및 장치 | |
US20230028000A1 (en) | Method and apparatus of interlace based sidelink resource pool | |
KR20220088374A (ko) | 비면허 스펙트럼에서 ss/pbch 블록들을 인덱싱하기 위한 방법 및 장치 | |
US20220263619A1 (en) | Method and apparatus of pdcch enhancement for higher frequency range | |
US20220287063A1 (en) | Method and apparatus for span pattern repetitions over multiple slots | |
US20220022048A1 (en) | Method and apparatus for operation mode on unlicensed spectrum | |
CN116636175A (zh) | 增强独立操作的方法和装置 | |
CN116250350A (zh) | 上行链路传输中的信道接入响应 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination |