KR20220087533A

KR20220087533A - 비면허 대역들의 coreset 구성을 위한 방법 및 장치

Info

Publication number: KR20220087533A
Application number: KR1020227017518A
Authority: KR
Inventors: 홍보 시; 잉쩌 리
Original assignee: 삼성전자주식회사
Priority date: 2019-10-24
Filing date: 2020-10-23
Publication date: 2022-06-24
Also published as: EP4049500A1; CN113508613A; US11395167B2; WO2021080389A1; US20210127283A1; US20220338040A1; EP4049500A4; US11864012B2

Abstract

본 개시는 IOT(Internet of Things) 기술을 이용하여 4G(4^th-Generation) 시스템보다 높은 데이터 전송률을 지원하는 5G 통신 시스템을 컨버징하기 위한 통신 방법 및 시스템에 관한 것이다. 본 개시는 스마트 홈, 스마트 빌딩, 스마트 시티, 스마트 카, 커넥티드 카, 헬스 케어, 디지털 교육, 스마트 소매, 보안 및 안전 서비스들과 같은 IoT 관련 기술 및 5G 통신 기술에 기반한 지능형 서비스들에 적용될 수 있다. 무선 통신 시스템에서의 방법 및 장치가 제공된다.

Description

비면허 대역들의 CORESET 구성을 위한 방법 및 장치

본 개시는 일반적으로 무선 통신 시스템에 관한 것이며, 보다 구체적으로, 본 개시는 비면허 대역들에서의 제어 리소스 세트(control resource set, CORESET) 구성에 관한 것이다.

4G 통신 시스템 구축 이후 증가하는 무선 데이터 트래픽에 대한 수요를 충족하기 위해 개선된 5G 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 또는 pre-5G 통신 시스템은 '비욘드(Beyond) 4G 네트워크' 또는 '포스트(Post) LTE 시스템'이라 불리어지고 있다. 더 높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역(예를 들어, 60GHz 대역)에서의 구현이 고려되고 있다. 무선파의 전파 손실을 줄이고 송신 거리를 늘리기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(Full Dimensional MIMO, FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔포밍(analog beam forming), 및 대규모 안테나(large scale antenna) 기술들이 논의되고 있다. 또한, 시스템 네트워크 개선을 위해, 5G 통신 시스템에서는 개선된 소형 셀(advanced small cell), 클라우드 무선 액세스 네트워크(cloud radio access network, cloud RAN), 초고밀도 네트워크(ultra-dense network), D2D(device-to-device) 통신, 무선 백홀(wireless backhaul), 이동 네트워크, 협력 통신, CoMP(Coordinated Multi-Points), 및 수신단 간섭 제거 등의 기술 개발이 이루어지고 있다. 5G 시스템에서는, 진보된 코딩 변조(advanced coding modulation, ACM) 기술인 FQAM(hybrid frequency shift keying and quadrature amplitude modulation) 및 SWSC(sliding window superposition coding)와, 진보된 액세스 기술인 FBMC(filter bank multi carrier), NOMA(non-orthogonal multiple access), 및 SCMA(sparse code multiple access) 등이 개발되고 있다.

인간이 정보를 생성하고 소비하는 인간 중심의 연결 네트워크인 인터넷은 이제 사물과 같은 분산된 엔티티들이 인간의 개입없이 정보를 교환하고 처리하는 IOT(Internet of Things)로 진화하고 있다. 클라우드 서버와의 연결을 통해 IoT 기술과 빅 데이터 처리 기술이 결합된 IoE(Internet of Everything)가 등장했다. IoT 구현을 위한 "센싱 기술", "유/무선 통신 및 네트워크 인프라스트럭처", "서비스 인터페이스 기술" 및 "보안 기술"과 같은 기술 요소들이 요구됨에 따라 센서 네트워크, M2M(Machine-to-Machine) 통신, MTC(Machine Type Communication) 등이 최근 연구되고 있다. 이러한 IoT 환경은 연결된 사물들간에 생성되는 데이터를 수집하고 분석함으로써 인간의 삶에 새로운 가치를 창출하는 지능형 인터넷 기술 서비스를 제공할 수 있다. IoT는 기존의 정보 기술(IT)과 다양한 산업 응용들 간의 융합 및 결합을 통해 스마트 홈, 스마트 빌딩, 스마트 시티, 스마트 카 또는 커넥티드 카, 스마트 그리드, 헬스 케어, 스마트 가전 및 고급 의료 서비스 등의 다양한 분야에 적용될 수 있다.

이에 따라, 5G 통신 시스템을 IoT 네트워크에 적용하기 위한 다양한 시도가 이루어지고 있다. 예를 들어, 센서 네트워크, MTC(Machine Type Communication) 및 M2M(Machine-to-Machine) 통신과 같은 기술은 빔포밍, MIMO 및 어레이 안테나로 구현될 수 있다. 또한, 전술한 빅 데이터 처리 기술로서 클라우드 RAN(Radio Access Network)의 응용은 5G 기술과 IoT 기술 간의 컨버전스의 예로 간주될 수 있다.

본 개시는 무선 통신 시스템에 관한 것이며, 보다 구체적으로, 본 개시는 비면허 대역에서의 CORESET 구성에 관한 것이다.

최근, 무선 통신 서비스 가입자는 50 억 명을 넘었으며 빠르게 성장하고 있다. 무선 데이터 트래픽에 대한 수요는 스마트 폰과 태블릿, "노트 패드" 컴퓨터, 넷북, eBook 리더 및 머신 유형 장치와 같은 기타 모바일 데이터 장치의 소비자와 기업 사이에서 인기가 높아지면서 빠르게 증가하고 있다. 모바일 데이터 트래픽의 높은 성장을 충족하고 새로운 애플리케이션 및 배치를 지원하기 위해서는, 무선 인터페이스 효율성 및 커버리지의 개선이 가장 중요하다.

일 실시예에서, 무선 통신 시스템의 사용자 장비(UE)가 제공된다. UE는 동기화 신호들 및 물리적 브로드캐스트 채널(SS/PBCH) 블록을 수신하도록 구성된 트랜시버를 포함한다. UE는 트랜시버에 동작 가능하게 연결된 프로세서를 더 포함하고, 프로세서는 서브캐리어 간격들의 세트 {

,

}로부터 SS/PBCH 블록의 서브캐리어 간격을 결정하고, 제어 리소스 세트(control resource set, CORESET)에서의 type0 물리적 다운링크 제어 채널(Type0-PDCCH) 공통 탐색 공간(common search space, CSS) 세트의 서브캐리어 간격을 결정하고 - Type0-PDCCH CSS 세트의 서브캐리어 간격은 SS/PBCH 블록의 서브캐리어 간격과 동일함 -, SS/PBCH 블록의 MIB(master information block)에 기초하여 CORESET의 대역폭을 결정하고, MIB에 기초하여 CORESET의 심볼 수를 결정하고, SS/PBCH 블록의 MIB 및 서브캐리어 간격에 기초하여, 주파수 오프셋들의 세트 {

,

}로부터 주파수 오프셋을 결정하며 - 주파수 오프셋은 CORESET의 가장 작은 리소스 블록(RB) 인덱스로부터 SS/PBCH 블록의 제 1 RB와 중첩되는 공통 RB의 가장 작은 RB 인덱스까지인 것으로 결정됨 -, 또한 결정된 주파수 오프셋에 기초하여 CORESET의 주파수 위치를 결정하도록 구성되고, 트랜시버는 결정된 CORESET의 대역폭, 심볼 수 및 주파수 위치에 기초하여, Type0-PDCCH를 수신하도록 더 구성된다.

다른 실시예에서, 무선 통신 시스템의 기지국(BS)이 제공된다. BS는 동기화 신호들 및 물리적 브로드캐스트 채널(SS/PBCH) 블록을 송신하고; 또한 제어 리소스 세트(CORESET)의 대역폭, 심볼 수 및 주파수 위치에 기초하여, type0 물리적 다운링크 제어 채널(Type0-PDCCH)을 송신하도록 구성되는 트랜시버를 포함하며, 여기서: CORESET의 대역폭은 SS/PBCH 블록의 MIB(master information block)에 기초하여 결정되고; CORESET의 심볼 수는 MIB에 기초하여 결정되고; CORESET의 주파수 위치는 서브캐리어 간격들의 세트 {

,

}로부터 결정되는 SS/PBCH 블록의 MIB 및 서브캐리어 간격에 기초하여 주파수 오프셋들의 세트 {

,

}로부터 결정되는 주파수 오프셋에 기초하여 결정되며 - 주파수 오프셋은 CORESET의 가장 작은 리소스 블록(RB) 인덱스로부터 SS/PBCH 블록의 제 1 RB와 중첩되는 공통 RB의 가장 작은 RB 인덱스까지인 것으로 결정됨 -; 또한 CORESET에서의 Type0-PDCCH 공통 탐색 공간(CSS) 세트의 서브캐리어 간격은 SS/PBCH 블록의 서브캐리어 간격과 동일하도록 구성된다.

또 다른 실시예에서, 무선 통신 시스템에서 사용자 장비(UE)의 방법이 제공된다. 이 방법은 동기화 신호들 및 물리적 브로드캐스트 채널(SS/PBCH) 블록을 수신하는 단계; 서브캐리어 간격들의 세트 {

,

}로부터 SS/PBCH 블록의 서브캐리어 간격을 결정하는 단계; 제어 리소스 세트(CORESET)에서의 type0 물리적 다운 링크 제어 채널(Type0-PDCCH) 공통 탐색 공간(CSS) 세트의 서브캐리어 간격을 결정하는 단계 - Type0-PDCCH CSS 세트의 서브캐리어 간격은 SS/PBCH 블록의 서브캐리어 간격과 동일함 -; SS/PBCH 블록의 MIB(master information block)에 기초하여 CORESET의 대역폭을 결정하는 단계; MIB에 기초하여 CORESET의 심볼 수를 결정하는 단계; SS/PBCH 블록의 MIB 및 서브캐리어 간격에 기초하여, 주파수 오프셋들의 세트 {

,

}로부터 주파수 오프셋을 결정하는 단계 - 주파수 오프셋은 CORESET의 가장 작은 리소스 블록(RB) 인덱스로부터 SS/PBCH 블록의 제 1 RB와 중첩되는 공통 RB의 가장 작은 RB 인덱스까지인 것으로 결정됨 -; 결정된 주파수 오프셋에 기초하여 CORESET의 주파수 위치를 결정하는 단계; 및 결정된 CORESET의 대역폭, 심볼 수 및 주파수 위치에 기초하여, Type0-PDCCH를 수신하는 단계를 포함한다.

다른 기술적 특징은 다음의 도면, 설명 및 청구 범위로부터 당업자에게 쉽게 명백해질 수 있다.

아래의 상세한 설명에 들어가기 전에, 본 특허 명세서 전체에 걸쳐 사용되는 특정 단어 및 어구들의 정의를 기재하는 것이 도움이 될 수 있다. 용어 "커플(couple)" 및 그 파생어는 두 개 이상의 요소 사이의 어떤 직접 또는 간접 통신을 나타내거나, 이들 요소가 서로 물리적으로 접촉하고 있는지의 여부를 나타낸다. 용어 "송신(transmit)", "수신(receive)" 및 "통신(communicate)" 그리고 그 파생어는 직접 통신 및 간접 통신 모두를 포함한다. 용어 "포함한다(include)" 및 "구성한다(comprise)" 그리고 그 파생어는 제한이 아닌 포함을 의미한다. 용어 "또는(or)"은 포괄적 용어로써, '및/또는'을 의미한다. 어구 "~와 관련되다(associated with)" 및 그 파생어는 ~을 포함한다(include), ~에 포함된다(be included within), ~와 결합하다(interconnect with), ~을 함유하다(contain), ~에 함유되어 있다(be contained within), ~에 연결한다(connect to or with), ~와 결합하다(couple to or with), ~ 전달한다(be communicable with), 와 협력하다(cooperate with), ~를 끼우다(interleave), ~을 나란히 놓다(juxtapose), ~에 인접하다(be proximate to), 구속하다/구속되다(be bound to or with), 소유하다(have), 속성을 가지다(have a property of), ~와 관계를 가지다(have a relationship to or with) 등을 의미한다. 용어 "제어기(controller)"는 적어도 하나의 동작을 제어하는 어떤 장치, 시스템 또는 그 일부를 의미한다. 이러한 제어기는 하드웨어 또는 하드웨어와 소프트웨어의 조합 및/또는 펌웨어로 구현될 수 있다. 특정 제어기와 관련된 기능은 로컬 또는 원격으로 중앙 집중식으로 처리(centralized)되거나 또는 분산식으로 처리(distributed)될 수 있다. 어구 "적어도 하나"는, 그것이 항목들의 나열과 함께 사용될 경우, 나열된 항목들 중 하나 이상의 상이한 조합이 사용될 수 있음을 의미한다. 예를 들어, "A, B, 및 C 중 적어도 하나"는 다음의 조합, 즉 A, B, C, A와 B, A와 C, B와 C, 그리고 A와 B와 C 중 어느 하나를 포함한다.

또한, 후술하는 각종 기능들은 컴퓨터 판독 가능한 프로그램 코드로 형성되고 컴퓨터 판독 가능한 매체에서 구현되는 하나 이상의 컴퓨터 프로그램 각각에 의해 구현 또는 지원될 수 있다. 용어 "애플리케이션" 및 "프로그램"은 하나 이상의 컴퓨터 프로그램, 소프트웨어 컴포넌트, 명령 세트, 프로시저, 함수, 객체, 클래스, 인스턴스, 관련 데이터, 혹은 적합한 컴퓨터 판독 가능한 프로그램 코드에서의 구현용으로 구성된 그것의 일부를 지칭한다. 어구 "컴퓨터 판독 가능한 프로그램 코드"는 소스 코드, 오브젝트 코드, 및 실행 가능한 코드를 포함하는 컴퓨터 코드의 종류를 포함한다. 어구 "컴퓨터 판독 가능한 매체"는 ROM(read only memory), RAM(random access memory), 하드 디스크 드라이브, 컴팩트 디스크(CD), 디지털 비디오 디스크(DVD), 혹은 임의의 다른 타입의 메모리와 같은, 컴퓨터에 의해 액세스될 수 있는 임의의 타입의 매체를 포함한다. "비-일시적인" 컴퓨터 판독 가능한 매체는 유선, 무선, 광학, 일시적인 전기적 또는 다른 신호들을 전달시키는 통신 링크를 제외한다. 비-일시적 컴퓨터 판독 가능한 매체는 데이터가 영구적으로 저장되는 매체 그리고 재기록이 가능한 광디스크 또는 소거 가능한 메모리 장치와 같은, 데이터가 저장되어 나중에 덮어 씌어지는 매체를 포함한다.

다른 특정 단어 및 어구에 대한 정의가 이 특허 명세서 전반에 걸쳐 제공된다. 당업자는 대부분의 경우가 아니더라도 다수의 경우에 있어서, 이러한 정의는 종래에 뿐만 아니라 그러한 정의된 단어 및 어구의 향후 사용에 적용될 수 있음을 이해해야 한다.

본 명세서의 실시예들의 주된 목적은 비면허 대역들에서 UE에 대한 효율적인 CORESET 구성을 위한 방법 및 시스템을 제공하는 것이다.

본 개시 및 그 이점의 보다 완전한 이해를 위해, 첨부된 도면과 관련하여 취해진 다음 설명을 참조하도록 하며, 여기서 유사한 참조 번호는 유사한 부분을 나타낸다.
도 1은 본 개시의 실시예들에 따른 예시적인 무선 네트워크를 도시한 것이다.
도 2는 본 개시의 실시예들에 따른 예시적인 gNB를 도시한 것이다.
도 3은 본 개시의 실시예들에 따른 예시적인 UE를 도시한 것이다.
도 4는 본 개시의 실시예들에 따른 예시적인 DL 슬롯 구조를 도시한 것이다.
도 5는 본 개시의 실시예들에 따른 PUSCH 송신 또는 PUCCH 송신을 위한 예시적인 UL 슬롯 구조를 도시한 것이다.
도 6a는 본 개시의 실시예들에 따른 51 개의 RB를 갖는 캐리어들에서의 예시적인 플로팅 CORESET #0을 도시한 것이다.
도 6b는 본 개시의 실시예들에 따른 50 개의 RB를 갖는 캐리어들에서의 예시적인 플로팅 CORESET #0을 도시한 것이다.
도 6c는 본 개시의 실시예들에 따른 50 개의 RB를 갖는 캐리어들에서의 또 다른 예시적인 플로팅 CORESET #0을 도시한 것이다.
도 7은 본 개시의 실시예들에 따른 SCS들 간의 예시적인 매핑 관계를 도시한 것이다.
도 8은 본 개시의 실시예들에 따른 CORESET을 구성하기 위한 방법의 흐름도를 도시한 것이다.

이하에 설명되는 도 1 내지 도 8, 및 이 특허 명세서에 있어서의 본 개시의 원리들을 설명하기 위해 사용되는 각종 실시예들은 단지 설명을 위한 것이며, 어떠한 방식으로도 본 개시의 범위를 제한하는 방식으로 해석되어서는 안된다. 본 개시의 원리들은 임의의 적절하게 구성된 시스템 또는 장치에서 구현될 수 있다는 것을 당업자는 이해할 수 있을 것이다.

다음의 문헌들 즉, 3GPP TS 38.211 v15.4.0, "NR; Physical channels and modulation"; 3GPP TS 38.212 v15.4.0, "NR; Multiplexing and Channel coding"; 3GPP TS 38.213 v15.4.0, "NR; Physical Layer Procedures for Control"; 3GPP TS 38.214 v15.4.0, "NR; Physical Layer Procedures for Data"; 및 3GPP TS 38.331 v15.4.0, "NR; Radio Resource Control(RRC) Protocol Specification."은 본 명세서에서 완전히 설명된 것처럼 참조로서 본 개시에 통합된다.

아래의 도 1 내지 도 3에서는 무선 통신 시스템들에서 구현되고 또한 OFDM(orthogonal frequency division multiplexing) 또는 OFDMA(orthogonal frequency division multiple access) 통신 기술들을 사용하여 구현되는 다양한 실시예들을 설명한다. 도 1 내지 도 3의 설명은 상이한 실시예들이 구현될 수 있는 방식에 대한 물리적 또는 구조적 제한을 나타내는 것을 의미하지 않는다. 본 개시의 상이한 실시예들은 임의의 적절하게 구성된 통신 시스템에서 구현될 수 있다.

도 1은 본 개시의 실시예들에 따른 예시적 무선 네트워크를 도시한 것이다. 도 1에 나타낸 무선 네트워크의 실시예는 단지 설명을 위한 것이다. 무선 네트워크(100)에 대한 다른 실시예들이 본 개시의 범위를 일탈하지 않는 범위 내에서 사용될 수 있다.

도 1에 도시된 바와 같이, 무선 네트워크는 gNB(101)(예를 들면, 기지국(BS)), gNB(102), 및 gNB(103)을 포함한다. gNB(101)는 gNB(102) 및 gNB(103)과 통신한다. 또한, gNB(101)는 적어도 하나의 네트워크(130), 예를 들어, 인터넷, 전용 IP(Internet Protocol) 네트워크, 또는 다른 데이터 네트워크와도 통신한다.

gNB(102)는 gNB(102)의 커버리지 영역(120) 내에 있는 제 1 복수의 사용자 장비(UE)들에게, 네트워크(130)에의 무선 광대역 액세스를 제공한다. 제 1 복수의 UE들은 중소기업(SB)에 위치할 수 있는 UE(111); 대기업(E)에 위치할 수 있는 UE(112); 와이파이 핫 스팟(HS)에 위치할 수 있는 UE(113); 제 1 주거지역(R)에 위치할 수 있는 UE(114); 제 2 주거지역(R)에 위치할 수 있는 UE(115); 및 휴대 전화, 무선 랩탑, 무선 PDA 등과 같은 모바일 장치(M)일 수 있는 UE(116)를 포함한다. gNB(103)은 gNB(103)의 커버리지 영역 내에 있는 제 2 복수의 UE들에게, 네트워크(130)에의 무선 광대역 액세스를 제공한다. 제 2 복수의 UE들은 UE(115) 및 UE(116)를 포함한다. 몇몇 실시예들에서, gNB들(101-103) 중 하나 이상의 gNB들은 5G/NR, LTE, LTE-A, WiMAX, WiFi 또는 다른 무선 통신 기술들을 사용하여 서로 간에 및 UE들(111-116)과 통신할 수 있다.

네트워크 타입에 따라 "기지국" 또는 "BS"라는 용어는 네트워크에 무선 액세스를 제공하도록 구성된 컴포넌트(또는 컴포넌트 집합), 예를 들면, 송신 포인트(TP), 송-수신 포인트(TRP), 향상된 기지국(eNodeB 또는 eNB), 5G/NR 기지국(gNB), 매크로셀, 펨토셀, WiFi 액세스 포인트(AP) 또는 기타 무선 가능 장치를 지칭할 수 있다. 기지국은 하나 이상의 무선 통신 프로토콜, 예컨대 5G/NR 3GPP 새로운 무선 인터페이스/액세스(NR), LTE(long term evolution), LTE-A(LTE-advanced), HSPA(high speed packet access), Wi-Fi 802.11a/b/g/n/ac 등에 따라 무선 액세스를 제공할 수 있다. 편의상, 용어 "BS" 및 "TRP"는 본 특허 명세서에서 원격 단말에 대한 무선 액세스를 제공하는 네트워크 인프라스트럭처를 나타내기 위해 상호 교환적으로 사용된다. 또한, 네트워크 타입에 따라, "사용자 장비" 또는 "UE"라는 용어는 "이동국", "가입자국", "원격 단말", "무선 단말", "수신 포인트" 또는 "사용자 장치"와 같은 임의의 컴포넌트를 지칭할 수 있다. 편의상, 용어들 "사용자 장비" 및 "UE"는, UE가 이동 장치(예컨대, 휴대 전화기 또는 스마트 폰)이든 일반적으로 고려되는 고정 장치(예컨대, 데스크탑 컴퓨터 또는 벤딩 머신)이든 간에, BS에 무선으로 액세스하는 원격 무선 장비를 지칭하는 것으로 본 특허 명세서에서는 사용된다.

점선은, 단지 예시 및 설명의 목적으로 대략의 원형으로 나타낸 커버리지 영역들(120 및 125)의 대략적인 범위들을 나타낸다. gNB들과 연관된 커버리지 영역들, 예를 들어 커버리지 영역들(120 및 125)은 gNB들의 구성, 및 자연 및 인공 장애물들과 관련된 무선 환경의 변화에 따라, 불규칙한 형태들을 포함하는 다른 형태들을 가질 수 있음을 명확하게 이해해야 한다.

아래에서 더 상세히 설명되는 바와 같이, UE들(111-116) 중 하나 이상은 UE들에 대한 효율적인 CORESET 구성을 위한 회로, 프로그래밍 또는 이들의 조합을 포함한다. 특정 실시예들에서, gNB(101-103) 중 하나 이상은 UE에 대한 효율적인 CORESET 구성을 위한 회로, 프로그래밍 또는 이들의 조합을 포함한다.

도 1이 무선 네트워크의 일 예를 도시한 것이지만, 다양한 변화들이 도 1에 대하여 이루어질 수 있다. 예를 들어, 무선 네트워크는 임의의 적절한 배열로 임의의 개수의 gNB들 및 임의의 개수의 UE들을 포함할 수 있다. 또한, gNB(101)는 임의의 개수의 UE들과 직접 통신하여, 이 UE들에게 네트워크(130)로의 무선 광대역 액세스를 제공할 수 있다. 이와 유사하게, 각 gNB(102-103)은 네트워크(130)와 직접 통신하여, UE들에게 네트워크(130)로의 직접 무선 광대역 액세스를 제공할 수 있다. 또한, gNB들(101, 102, 및/또는 103)은 외부 전화 네트워크들 또는 다른 타입의 데이터 네트워크들과 같은 다른 또는 추가의 외부 네트워크들에의 액세스를 제공할 수 있다.

도 2는 본 개시의 실시예들에 따른 예시적 gNB(102)를 도시한 것이다. 도 2에 도시된 gNB(102)의 실시예는 단지 설명을 위한 것이며, 도 1의 gNB들(101 및 103)은 동일하거나 유사한 구성을 가질 수 있다. 그러나, gNB들은 각종의 다양한 구성들로 이루어지며, 도 2는 gNB에 대한 임의의 특정 구현으로 본 개시의 범위를 제한하지 않는다.

도 2에 도시된 바와 같이, gNB(102)는 복수의 안테나들(205a-205n), 복수의 RF 트랜시버들(210a-210n), 송신(TX) 처리 회로(215), 및 수신(RX) 처리 회로(220)를 포함한다. 또한, gNB(102)는 컨트롤러/프로세서(225), 메모리(230), 백홀 또는 네트워크 인터페이스(235)를 포함한다.

RF 트랜시버들(210a-210n)은, 안테나들(205a-205n)으로부터, 네트워크(100) 내에서 UE들에 의해 송신되는 신호들과 같은 내향(incoming) RF 신호들을 수신한다. RF 트랜시버들(210a-210n)은 내향 RF 신호들을 하향 변환(down-convert)하여, IF 또는 기저대역 신호들을 생성한다. IF 또는 기저대역 신호들은, 기저대역 또는 IF 신호들을 필터링하고, 디코딩하고, 및/또는 디지털화하는 것에 의하여 처리된 기저대역 신호들을 생성하는 RX 처리 회로(220)로 전송된다. RX 처리 회로(220)는 이 처리된 기저대역 신호들을, 추가의 처리를 위하여 컨트롤러/프로세서(225)로 송신한다.

TX 처리 회로(215)는, 컨트롤러/프로세서(225)로부터 아날로그 또는 디지털 데이터(예컨대, 음성 데이터, 웹 데이터, 이-메일, 또는 쌍방향 비디오 게임 데이터)를 수신한다. TX 처리 회로(215)는, 외향(outgoing) 기저대역 데이터를 인코딩, 다중화, 및/또는 디지털화하여, 처리된 기저대역 또는 IF 신호들을 생성한다. RF 트랜시버들(210a-210n)은 TX 처리 회로(215)로부터, 외향 처리된 기저대역 또는 IF 신호들을 수신하고, 그 기저대역 또는 IF 신호들을, 안테나들(205a-205n)을 통해 송신되는 RF 신호들로 상향 변환한다.

컨트롤러/프로세서(225)는 gNB(102)의 전반적인 동작을 제어하는 하나 이상의 프로세서들 또는 다른 처리 장치들을 포함할 수 있다. 예를 들어, 컨트롤러/프로세서(225)는, 잘 알려진 원리들에 따라 RF 트랜시버들(210a-210n), RX 처리 회로(220), 및 TX 처리 회로(215)에 의해 순방향 채널 신호들의 수신 및 역방향 채널 신호들의 송신을 제어할 수 있다. 컨트롤러/프로세서(225)는 보다 진보된 무선 통신 기능들과 같은 추가 기능들도 지원할 수 있다. 예를 들어, 컨트롤러/프로세서(225)는 복수의 안테나들(205a-205n)로부터의 외향 신호들이 원하는 방향으로 효과적으로 조종하기 위해 다르게 가중처리되는 빔포밍 또는 지향성 라우팅 동작들을 지원할 수 있다. 다양한 다른 기능들 중 임의의 기능이 컨트롤러/프로세서(225)에 의해 gNB(102)에서 지원될 수 있다.

또한, 컨트롤러/프로세서(225)는 메모리(230)에 상주하는 프로그램들 및 다른 프로세스들, 예를 들어 OS를 실행할 수 있다. 컨트롤러/프로세서(225)는 실행 프로세스에 의한 요구에 따라 데이터를 메모리(230) 내로 또는 외부로 이동시킬 수 있다.

또한, 컨트롤러/프로세서(225)는 백홀 또는 네트워크 인터페이스(235)에 커플링된다. 백홀 또는 네트워크 인터페이스(235)는, gNB(102)가 백홀 연결을 통해 또는 네트워크를 통해 다른 장치들 또는 시스템들과 통신하는 것을 가능하게 한다. 인터페이스(235)는 임의의 적절한 유선 또는 무선 연결(들)을 통한 통신들을 지원할 수 있다. 예를 들어, gNB(102)가 셀룰러 통신 시스템(예컨대, 5G/NR, LTE, 또는 LTE-A를 지원하는 것)의 일부로서 구현되는 경우, 인터페이스(235)는, gNB(102)가 유선 또는 무선 백홀 연결을 통해 다른 gNB들과 통신하는 것을 가능하게 할 수 있다. gNB(102)가 액세스 포인트로서 구현되는 경우, 인터페이스(235)는, gNB(102)가 유선 또는 무선 로컬 영역 네트워크를 통해 또는 유선 또는 무선 연결을 통해 더 큰 네트워크(예컨대, 인터넷)로 전송하는 것을 가능하게 한다. 인터페이스(235)는 유선 또는 무선 연결, 예를 들어 이더넷 또는 RF 트랜시버를 통한 통신들을 지원하는 임의의 적절한 구조를 포함한다.

메모리(230)는 컨트롤러/프로세서(225)에 커플링된다. 메모리(230)의 일부는 RAM을 포함할 수 있으며, 메모리(230)의 다른 일부는 플래시 메모리 또는 다른 ROM을 포함할 수 있다.

도 2가 gNB(102)의 일 예를 도시하고 있지만, 다양한 변화들이 도 2에 대하여 이루어질 수 있다. 예를 들어, gNB(102)는 도 2에 나타낸 각 컴포넌트에 대한 임의의 개수를 포함할 수 있다. 일 특정 예로서, 액세스 포인트는 다수의 인터페이스들(235)을 포함할 수 있고, 컨트롤러/프로세서(225)는 상이한 네트워크 주소들 사이에서 데이터를 라우팅하는 라우팅 기능들을 지원할 수 있다. 다른 특정 예로서, 단일 인스턴스의 TX 처리 회로(215) 및 단일 인스턴스의 RX 처리 회로(220)를 포함하는 것으로 도시되어 있지만, gNB(102)는 각각에 대한 복수의 인스턴스들을 포함할 수 있다(예컨대, RF 트랜시버당 하나). 또한, 도 2의 각종 컴포넌트들이 조합되거나, 더 세분화되거나, 생략될 수 있으며, 특정 필요들에 따라 추가의 컴포넌트들이 부가될 수도 있다.

도 3은 본 개시의 실시예들에 따른 예시적 UE(116)를 도시한 것이다. 도 3에 도시된 UE(116)의 실시예는 단지 설명을 위한 것이며, 도 1의 UE들(111-115)은 동일하거나 유사한 구성을 가질 수 있다. 그러나, UE들은 각종의 다양한 구성들로 이루어지며, 도 3은 UE에 대한 임의의 특정 구현으로 본 개시의 범위를 제한하지 않는다.

도 3에 도시된 바와 같이, UE(116)는 안테나(305), 무선 주파수(radio frequency, RF) 트랜시버(310), TX 처리 회로(315), 마이크로폰(320), 및 수신(RX) 처리 회로(325)를 포함한다. 또한, UE(116)는 스피커(330), 프로세서(340), 입/출력(I/O) 인터페이스(IF)(345), 터치스크린(350), 디스플레이(355), 및 메모리(360)를 포함한다. 메모리(360)는 운영 시스템(OS)(361) 및 하나 이상의 애플리케이션들(362)을 포함한다.

RF 트랜시버(310)는 네트워크(100)의 gNB에 의해 송신되는 내향 RF 신호를 안테나(305)로부터 수신한다. RF 트랜시버(310)는 내향 RF 신호를 하향-변환하여, 중간 주파수(intermediate frequency, IF) 또는 기저대역 신호를 생성한다. IF 또는 기저대역 신호는, 그 기저대역 또는 IF 신호를 필터링하고, 디코딩하고, 및/또는 디지털화하는 것에 의해 처리된 기저대역 신호를 생성하는 RX 처리 회로(325)로 전송된다. RX 처리 회로(325)는 그 처리된 기저대역 신호를, 스피커(330)로 송신하거나(예컨대, 음성 데이터), 또는 추가 처리를 위해 프로세서(340)로 송신한다(예컨대, 웹 브라우징 데이터).

TX 처리 회로(315)는 마이크로폰(320)으로부터 아날로그 또는 디지털 음성 데이터를 수신하거나 또는 프로세서(340)로부터 다른 외향 기저대역 데이터(예컨대, 웹 데이터, 이-메일, 또는 쌍방향 비디오 게임 데이터)를 수신한다. TX 처리 회로(315)는 그 외향 기저대역 데이터를 인코딩, 다중화, 및/또는 디지털화하여, 처리된 기저대역 또는 IF 신호를 생성한다. RF 트랜시버(310)는 TX 처리 회로(315)로부터 외향 처리된 기저대역 또는 IF 신호를 수신하고, 그 기저대역 또는 IF 신호를, 안테나(305)를 통해 송신되는 RF 신호로 상향 변환한다.

프로세서(340)는 하나 이상의 프로세서들 또는 다른 처리 장치들을 포함할 수 있으며, 메모리(360)에 저장된 OS(361)를 실행함으로써 UE(116)의 전반적인 동작을 제어할 수 있다. 예를 들어, 프로세서(340)는 잘 알려진 원리들에 따라 RF 트랜시버(310), RX 처리 회로(325), 및 TX 처리 회로(315)에 의해 순방향 채널 신호들의 수신 및 역방향 채널 신호들을 송신을 제어할 수 있다. 몇몇 실시예들에서, 프로세서(340)는 적어도 하나의 마이크로프로세서 또는 마이크로컨트롤러를 포함한다.

프로세서(340)는 또한 빔 관리를 위한 프로세스와 같이 메모리(360)에 상주하는 다른 프로세스 및 프로그램을 실행할 수 있다. 프로세서(340)는 실행 프로세스에 의한 요구에 따라 메모리(360) 내로 또는 외부로 데이터를 이동할 수 있다. 몇몇 실시예들에서, 프로세서(340)는 OS(361)에 기초하여 또는 gNB들 또는 오퍼레이터로부터 수신된 신호들에 따라 애플리케이션들(362)을 실행하도록 구성된다. 또한, 프로세서(340)는, 랩탑 컴퓨터 및 휴대용 컴퓨터와 같은 다른 장치들에 연결되는 능력을 UE(116)에게 제공하는 I/O 인터페이스(345)에 커플링되어 있다. I/O 인터페이스(345)는 이 주변기기들과 프로세서(340) 간의 통신 경로이다.

또한, 프로세서(340)는 터치스크린(350) 및 디스플레이(355)에 커플링된다. UE(116)의 오퍼레이터는 터치스크린(350)을 사용하여 UE(116)에 데이터를 입력할 수 있다. 디스플레이(355)는 예를 들어, 웹 사이트들로부터의 텍스트 및/또는 적어도 제한된 그래픽들을 렌더링할 수 있는 액정 표시 장치, 발광 다이오드 디스플레이, 또는 다른 디스플레이일 수 있다.

메모리(360)는 프로세서(340)에 커플링된다. 메모리(360)의 일부는 랜덤 액세스 메모리(random access memory, RAM)를 포함할 수 있으며, 메모리(360)의 다른 일부는 플래시 메모리 또는 다른 판독 전용 메모리(read-only memory, ROM)를 포함할 수 있다.

도 3이 UE(116)의 일 예를 도시하고 있지만, 다양한 변화들이 도 3에 대하여 이루어질 수 있다. 예를 들어, 도 3의 각종 컴포넌트들은 조합되거나, 더 세분화되거나, 생략될 수 있으며, 특정 필요들에 따라 추가 컴포넌트들이 부가될 수도 있다. 일 특정 예로서, 프로세서(340)는 복수의 프로세서들, 예를 들어 하나 이상의 중앙 처리 유닛(CPU)들 및 하나 이상의 그래픽 처리 유닛(GPU)들로 분할될 수 있다. 또한, 도 3이 모바일 전화기나 스마트 폰과 같이 구성된 UE(116)를 도시하고 있지만, UE들은 다른 타입의 모바일 또는 고정 장치들로서 동작하도록 구성될 수도 있다.

4G 통신 시스템 구축 이후 증가한 무선 데이터 트래픽에 대한 수요를 충족하고 다양한 수직적 애플리케이션을 가능하게 하기 위해 개선된 5G/NR 또는 pre-5G/NR 통신 시스템을 개발 및 구축하기 위한 노력이 이루어지고 있다. 따라서, 5G/NR 또는 pre-5G/NR 통신 시스템은 "비욘드(Beyond) 4G 네트워크" 또는 "포스트(Post) LTE 시스템"이라고도 한다. 5G/NR 통신 시스템은 더 높은 데이터 속도를 달성하기 위해 더 높은 주파수(mmWave) 대역(예를 들면, 28GHz 대역 또는 60GHz 대역)에서 구현되거나 로버스트 커버리지 및 이동성 지원을 가능하게 하기 위해, 6GHz와 같은 더 낮은 주파수 대역에서 구현되는 것으로 간주된다. 본 개시의 양태들은 또한 5G 통신 시스템, 6G 또는 심지어 테라 헤르츠(THz) 대역을 사용할 수 있는 이후 릴리스의 배치에 적용될 수 있다. 무선파의 전파 손실을 줄이고 송신 거리를 늘리기 위해 빔포밍, MIMO(Massum Multiple-Input Multiple-Output), FD-MIMO(Full dimensional MIMO), 어레이 안테나, 아날로그 빔포밍, 대규모 안테나 기술이 5G/NR 통신 시스템에서 논의되고 있다.

또한, 5G/NR 통신 시스템에서는, 개선된 소형 셀(advanced small cell), 클라우드 무선 액세스 네트워크(cloud radio access network, cloud RAN), 초고밀도 네트워크(ultra-dense network), D2D(device-to-device) 통신, 무선 백홀(wireless backhaul), 이동 네트워크, 협력 통신, CoMP(Coordinated Multi-Points), 및 수신단 간섭 제거 등의 기술 개발이 이루어지고 있다.

통신 시스템은 기지국 또는 하나 이상의 송신 포인트에서 UE로의 송신을 나타내는 다운링크(DL) 및 UE에서 기지국 또는 하나 이상의 수신 포인트로의 송신을 나타내는 업링크(UL)를 포함한다.

셀에서의 DL 시그널링 또는 UL 시그널링을 위한 시간 유닛을 슬롯이라고 하며 하나 이상의 심볼을 포함할 수 있다. 심볼은 추가 시간 유닛으로도 사용할 수 있다. 주파수(또는 대역폭(BW)) 유닛을 리소스 블록(RB)이라고 한다. 하나의 RB는 다수의 서브캐리어(SC)를 포함한다. 예를 들어, 슬롯은 0.5 밀리 초 또는 1 밀리 초의 듀레이션을 가질 수 있고, 14 개의 심볼을 포함할 수 있으며, RB는 15KHz 또는 30KHz 등의 SC-간 간격이 있는 12 개의 SC를 포함할 수 있다.

DL 신호는 정보 컨텐츠를 전달하는 데이터 신호, DL 제어 정보(DCI)를 전달하는 제어 신호 및 파일럿 신호라고도 알려진 기준 신호(RS)를 포함한다. gNB는 각각의 물리적 DL 공유 채널(PDSCH) 또는 물리적 DL 제어 채널(PDCCH)을 통해 데이터 정보 또는 DCI를 송신한다. PDSCH 또는 PDCCH는 하나의 슬롯 심볼을 포함하는 가변 개수의 슬롯 심볼을 통해 송신될 수 있다. 간결성을 위해, UE에 의한 PDSCH 수신을 스케줄링하는 DCI 포맷을 DL DCI 포맷이라 하고, UE로부터 PUSCH 송신을 스케줄링하는 DCI 포맷을 UL DCI 포맷이라 한다.

gNB는 채널 상태 정보 RS(CSI-RS) 및 복조 RS(DMRS)를 포함하는 여러 유형의 RS 중 하나 이상을 송신한다. CSI-RS는 주로 UE들이 측정을 수행하고 채널 상태 정보(CSI)를 gNB에 제공하기 위한 것이다. 채널 측정을 위해, 넌-제로 전력 CSI-RS(NZP CSI-RS) 리소스가 사용된다. 간섭 측정 보고(IMR)의 경우, 제로 전력 CSI-RS(ZP CSI-RS) 구성과 관련된 CSI-IM(CSI interference measurement) 리소스가 사용된다. CSI 프로세스는 NZP CSI-RS 및 CSI-IM 리소스로 구성된다.

UE는 gNB로부터 DL 제어 시그널링 또는 RRC(Radio Resource Control) 시그널링과 같은 상위 계층 시그널링을 통해 CSI-RS 송신 파라미터들을 결정할 수 있다. CSI-RS의 송신 인스턴스들은 DL 제어 시그널링에 의해 표시되거나 상위 계층 시그널링에 의해 구성될 수 있다. DMRS는 각 PDCCH 또는 PDSCH의 BW에서만 송신되며 UE는 DMRS를 사용하여 데이터를 복조하거나 정보를 제어할 수 있다.

도 4 및 도 5는 본 개시에 따른 예시적인 무선 송신 및 수신 경로를 도시한 것이다. 다음의 설명에서, 송신 경로(400)는 (gNB(102)와 같은) gNB에서 구현되는 것으로 설명될 수 있는 반면, 수신 경로(500)는 (UE(116)와 같은) UE에서 구현되는 것으로 설명될 수 있다. 그러나, 수신 경로(500)는 gNB에서 구현될 수 있고, 송신 경로(400)는 UE에서 구현될 수 있다는 것이 이해될 것이다. 일부 실시예에서, 수신 경로(500)는 본 개시의 실시예에서 설명된 바와 같이 2D 안테나 어레이를 갖는 시스템에 대한 코드북 설계 및 구조를 지원하도록 설정된다.

도 4에 도시된 송신 경로(400)는 채널 코딩 및 변조 블록(405), 직렬-병렬(S-to-P) 블록(410), 크기 N 역 고속 푸리에 변환(Inverse Fast Fourier Transform, IFFT) 블록(415), 병렬-직렬(P-to-S) 블록(420), 부가 사이클릭 프리픽스 블록(add cyclic prefix block)(425) 및 상향 변환기(up-converter, UC)(430)를 포함한다. 도 5에 도시된 수신 경로(500)는 하향 변환기(down-converter, DC)(555), 제거 사이클릭 프리픽스 블록(560), 직렬-병렬(S-to-P) 블록(565), 크기 N 고속 푸리에 변환(Fast Fourier Transform, FFT) 블록(570), 병렬-직렬(P-to-S) 블록(575), 및 채널 디코딩 및 복조 블록(580)을 포함한다.

도 4에 도시된 바와 같이, 채널 코딩 및 변조 블록(405)은 한 세트의 정보 비트를 수신하고, (LDPC(low-density parity-check) 코딩과 같은) 코딩을 적용하며, 일련의 주파수 도메인 변조 심볼을 생성하기 위해 입력 비트를 (QPSK(Quadrature Phase Shift Keying) 또는 QAM(Quadrature Amplitude Modulation)과 같이) 변조시킨다.

직렬-병렬 블록(410)은 N이 gNB(102) 및 UE(116)에서 사용되는 IFFT/FFT 크기인 N개의 병렬 심볼 스트림을 생성하기 위해 직렬 변조된 심볼을 병렬 데이터로 변환한다(예컨대, 역다중화한다). 크기 N IFFT 블록(415)은 시간 도메인 출력 신호를 생성하기 위해 N개의 병렬 심볼 스트림 상에서 IFFT 연산을 수행한다. 병렬-직렬 블록(420)은 직렬 시간 도메인 신호를 생성하기 위해 크기 N IFFT 블록(415)으로부터의 병렬 시간 도메인 출력 심볼을 변환한다(예컨대, 다중화한다). 부가 사이클릭 프리픽스 블럭(425)은 사이클릭 프리픽스를 시간 도메인 신호에 삽입한다. 상향 변환기(430)는 무선 채널을 통한 송신을 위해 부가 사이클릭 프리픽스 블록(425)의 출력을 RF 주파수로 변조시킨다(예컨대, 상향 변환시킨다). 신호는 또한 RF 주파수로 변환하기 전에 기저 대역에서 필터링될 수 있다.

gNB(102)로부터 송신된 RF 신호는 무선 채널을 통과한 후에 UE(116)에 도달하고, gNB(102)에서의 동작과의 역 동작이 UE(116)에서 수행된다.

도 5에 도시된 바와 같이, 하향 변환기(555)는 수신된 신호를 기저 대역 주파수로 하향 변환하고, 제거 사이클릭 프리픽스 블록(560)은 직렬 시간 도메인 기저 대역 신호를 생성하기 위해 사이클릭 프리픽스를 제거한다. 직렬-병렬 블록(565)은 시간 도메인 기저 대역 신호를 병렬 시간 도메인 신호로 변환한다. 크기 N FFT 블록(570)은 N개의 병렬 주파수 도메인 신호를 생성하기 위해 FFT 알고리즘을 수행한다. 병렬-직렬 블록(575)은 병렬 주파수 도메인 신호를 일련의 변조된 데이터 심볼로 변환한다. 채널 디코딩 및 복조 블록(580)은 원래의 입력 데이터 스트림을 복원하기 위해 변조된 심볼을 복조하여 디코딩한다.

gNB(101-103)의 각각은 다운링크에서 UE(111-116)로 송신하는 것과 유사한 도 4에 도시된 송신 경로(400)를 구현할 수 있고, 업링크에서 UE(111-116)로부터 수신하는 것과 유사한 도 5에 도시된 수신 경로(500)를 구현할 수 있다. 마찬가지로, UE(111-116)의 각각은 업링크에서 gNB(101-103)로 송신하기 위한 송신 경로(400)를 구현할 수 있고, 다운링크에서 gNB(101-103)로부터 수신하기 위한 수신 경로(500)를 구현할 수 있다.

도 4 및 도 5의 구성 요소의 각각은 하드웨어만을 사용하거나 하드웨어 및 소프트웨어/펌웨어의 조합을 사용하여 구현될 수 있다. 특정 예로서, 도 4 및 5의 구성 요소 중 적어도 일부는 소프트웨어로 구현될 수 있지만, 다른 구성 요소는 설정 가능한 하드웨어 또는 소프트웨어 및 설정 가능한 하드웨어의 혼합에 의해 구현될 수 있다. 예를 들어, FFT 블록(570) 및 IFFT 블록(515)은 설정 가능한 소프트웨어 알고리즘으로서 구현될 수 있으며, 여기서 크기 N의 값은 구현에 따라 수정될 수 있다.

더욱이, FFT 및 IFFT를 사용하는 것으로 설명되었지만, 이것은 예시만을 위한 것이며, 본 개시 내용의 범위를 제한하는 것으로 해석되지 않아야 한다. DFT(Discrete Fourier Transform) 및 IDFT(Inverse Discrete Fourier Transform) 함수와 같은 다른 타입의 변환이 사용될 수 있다. 변수 N의 값은 DFT 및 IDFT 함수에 대한 (1, 2, 3, 4 등과 같은) 임의의 정수일 수 있지만, 변수 N의 값은 FFT 및 IFFT 함수에 대한 (1, 2, 4, 8, 16 등과 같은) 2의 거듭 제곱인 임의의 정수일 수 있다는 것이 이해될 것이다.

도 4 및 도 5는 무선 송신 및 수신 경로의 예를 도시하지만, 도 4 및 5에 대한 다양한 변경이 이루어질 수 있다. 예를 들어, 도 4 및 도 5에서의 다양한 구성 요소는 조합되거나, 더 세분화되거나 생략될 수 있으며, 특정 필요에 따라 부가적인 구성 요소가 부가될 수 있다. 또한, 도 4 및 도 5는 무선 네트워크에서 사용될 수 있는 송신 및 수신 경로의 타입의 예를 도시하기 위한 것이다. 임의의 다른 적절한 아키텍처는 무선 네트워크에서 무선 통신을 지원하기 위해 사용될 수 있다.

본 개시는 비면허 대역에 대한 SS/PBCH 블록(SSB)과 CORESET #0 사이의 오프셋을 결정할 수 있는 메커니즘 및 방법을 제공하며, 여기서 CORESET #0은 type0 PDCCH에 대한 제어 리소스 세트이다. 본 개시는 다음의 컴포넌트들을 포함한다: CORESET #0에 대한 주파수 도메인 오프셋, 서브-RB-레벨 오프셋 표시; 및 CORESET #0 구성.

본 개시는 동기화 래스터의 다른 특성과 면허 대역과 비면허 대역 사이의 채널 래스터 설계의 차이를 고려하여, 비면허 대역(예를 들어, 공유 스펙트럼 채널 액세스를 통한 동작)에 대한 CORESET #0(주파수 도메인 오프셋 포함)의 구성을 제공하며, 여기서 CORESET #0의 구성은 SSB의 MIB에 포함될 수 있다.

일 실시예에서, SS/PBCH 블록(예를 들어, SSB)과 CORESET #0 사이의 주파수 도메인 오프셋은 SS/PBCH 블록의 가장 낮은 RE와 연관된 CORESET #0의 가장 낮은 RE 사이의 차이로서 정의되며, 여기서 오프셋은 RB-레벨 오프셋(예를 들어, CORESET #0의 서브캐리어 간격(SCS)에 대한 것) 및 서브-RB-레벨 오프셋(예를 들어, FR1에 대한 15 kHz의 SCS에 대한 것)을 포함한다. 일 예에서, 서브-RB-레벨 오프셋은 SSB의 가장 낮은 RE와 공통 리소스 그리드 사이의 오프셋도 또한 정의한다.

일 예에서, 주어진 캐리어 대역폭에 대한 채널 래스터는 비면허 대역에서 고정된다. 다른 예에서는, 공칭 캐리어 대역폭(예를 들면, 20MHz) 내의 동기화 래스터가 고정된다.

일 예에서, CORESET #0이 채널의 가장 낮은 에지에 있을 때, SSB와 CORESET #0 사이의 주파수 오프셋은 주어진 캐리어 대역폭 및 주어진 SSB의 SCS와 CORESET #0의 조합에 대해, 고정 동기화 래스터 및 고정 채널 래스터를 기반으로 계산될 수 있다.

일 예에서, RB-레벨 오프셋은

F_RB = floor(

F / (SCS_CORESET*N_SC))에 의해 주어질 수 있으며; 서브-RB-레벨 오프셋은

F_subRB = (

F - (SCS_CORESET*N_SC)*

F_RB)/SCS_ref에 의해 주어질 수 있고; 여기서

F = (F_sync - N_SSB/2*SCS_SSB*N_SC) - (F_channel - N_carrier/2*SCS_CORESET*N_SC)이고, F_sync는 동기화 래스터 항목의 주파수이고, F_channel은 채널 래스터 항목의 주파수이고, N_SSB는 SSB 대역폭(예를 들면, 20 RB)에 대한 RB 수이고, N_carrier는 캐리어 대역폭에 대한 RB 수이고, SCS_SSB는 SSB의 서브캐리어 간격이고, SCS_CORESET은 CORESET #0의 서브캐리어 간격이고, N_SC는 RB의 서브캐리어 수(예를 들면, 12)이고, SCC_ref는 공통 리소스 그리드를 정의하기 위한 기준 서브캐리어 간격(예를 들면, FR1의 경우 15 kHz)이다.

20 MHz 채널 및 {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대한 예시적인 오프셋들이 표 1-1에 나와 있다.

[표 1-1]

40 MHz 채널 및 {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대한 예시적인 오프셋들이 표 1-2에 나와 있다.

표 1-2. 40 MHz 채널 및 {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대한 예시적인 오프셋들

[표 1-2]

60 MHz 채널 및 {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대한 예시적인 오프셋들이 표 1-3에 나와 있다.

표 1-3. 60 MHz 채널 및 {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대한 예시적인 오프셋들

[표 1-3]

80 MHz 채널 및 {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대한 예시적인 오프셋들이 표 1-4에 나와 있다.

표 1-4. 80 MHz 채널 및 {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대한 예시적인 오프셋들

[표 1-4]

20 MHz 채널 및 {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대한 예시적인 오프셋들이 표 1-5에 나와 있다.

표 1-5. 20 MHz 채널 및 {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대한 예시적인 오프셋들

[표 1-5]

40 MHz 채널 및 {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대한 예시적인 오프셋들이 표 1-6에 나와 있다.

표 1-6. 40 MHz 채널 및 {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대한 예시적인 오프셋들

[표 1-6]

다른 예에서, CORESET #0이 채널의 가장 높은 에지에 있을 때, SSB와 CORESET #0 사이의 주파수 오프셋은 주어진 캐리어 대역폭 및 주어진 SSB의 SCS와 CORESET #0의 조합에 대해, 고정 동기화 래스터 및 고정 채널 래스터를 기반으로 계산될 수 있다.

일 예에서, RB-레벨 오프셋은

F_RB = N_CORESET - ceiling(

F/(SCS_CORESET*N_SC)) - N_SSB에 의해 주어질 수 있으며, 서브-RB-레벨 오프셋은

F_subRB =(N_CORESET +(SCS_CORESET*N_SC)*

F_RB + N_SSB -

F)/ SCS_ref에 의해 주어질 수 있고; 여기서

F = (F_channel + N_carrier/2*SCS_CORESET*N_SC) -(F_sync + N_SSB/2*SCS_SSB*N_SC)이고, F_sync는 동기화 래스터 항목의 주파수이고, F_channel은 채널 래스터 항목의 주파수이고, N_SSB는 SSB 대역폭(예를 들면, 20 RB)에 대한 RB 수이고, N_carrier는 캐리어 대역폭에 대한 RB 수이고, N_CORESET은 CORESET#0에 대한 RB 수이고, SCS_SSB는 SSB의 서브캐리어 간격이고, SCS_CORESET은 CORESET #0의 서브캐리어 간격이고, N_SC는 RB의 서브캐리어 수(예를 들면, 12)이고, SCC_ref는 공통 리소스 그리드를 정의하기 위한 기준 서브캐리어 간격(예를 들면, FR1의 경우 15 kHz)이다.

지원되는 모든 대역폭이 있는 채널들에 대한 RB-레벨 오프셋 및 RE-레벨 오프셋의 요약이 표 2-1 내지 표 2-4에 나와 있다.

표 2-1. 20 MHz 채널에 대한 예시적인 오프셋들.

[표 2-1]

표 2-2. 40 MHz 채널에 대한 예시적인 오프셋들.

[표 2-2]

표 2-3. 60 MHz 채널에 대한 예시적인 오프셋들.

[표 2-3]

표 2-4. 80 MHz 채널에 대한 예시적인 오프셋들.

[표 2-4]

도 6a는 본 개시의 실시예들에 따른 51 개의 RB를 갖는 캐리어들에서의 예시적인 플로팅(floating) CORESET #0(600)을 도시한 것이다. 도 6a에 도시된 51 개의 RB를 갖는 캐리어들에서 플로팅 CORESET #0(600)의 실시예는 단지 설명을 위한 것이다. 도 6a에 도시된 하나 이상의 구성 요소는 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있거나 또는 하나 이상의 구성 요소는 언급된 기능들을 수행하기 위한 명령어들을 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다.

일 예에서, 20 MHz LBT 대역폭을 30 kHz에 대한 51 개의 RB로서 채널화하는 경우, NR-U에서 지원되는 각 주어진 채널에 대해, 가능한 오프셋들이 도 6a에 도시되어 있으며, 대응하는 테이블이 표 3-1에 나와 있다. 그러면, (0, 2) 또는 (0, 3) 또는 (0, 4)로 선택된 두 개의 CORESET #0 오프셋이 모든 경우에 대해 작동할 수 있다(도 6a는 두 개의 CORESET #0 오프셋이 (0, 4)로 표시됨).

표 3-1. 51 개의 RB에 필요한 CORESET #0 오프셋들.

[표 3-1]

또 다른 예에서, 20 MHz LBT 대역폭을 30 kHz에 대한 50 개의 RB로서 채널화하는 경우, NR-U에서 지원되는 각 주어진 채널에 대해, 가능한 오프셋들이 도 6b 및 6c에 도시되어 있으며, 대응하는 테이블이 표 3-2에 나와 있다. 51 개의 RB에서 가장 높은 RB(도 6c) 또는 가장 낮은 RB(도 6b)가 트렁케이션되는 두 가지 경우가 있다(예를 들면, 가드 대역(guard band) 요구 사항으로 인해). 그러면, (0, 3)으로 선택된 두 개의 CORESET #0 오프셋이 모든 경우에 대해 작동할 수 있거나(도 6b 및 도 6c는 두 개의 CORESET #0 오프셋이 (0, 3)으로 표시됨), 또는 (0, 2)가 가장 낮은 RB가 트렁케이션된 경우들에 대해 작동할 수 있다.

도 6b는 본 개시의 실시예들에 따른 50 개의 RB를 갖는 캐리어들에서의 예시적인 플로팅 CORESET #0(650)을 도시한 것이다. 도 6b에 도시된 50 개의 RB를 갖는 캐리어들에서 플로팅 CORESET #0(650)의 실시예는 단지 설명을 위한 것이다. 도 6b에 도시된 하나 이상의 구성 요소는 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있거나 또는 하나 이상의 구성 요소는 언급된 기능들을 수행하기 위한 명령어들을 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다.

도 6c는 본 개시의 실시예들에 따른 50 개의 RB를 갖는 캐리어들에서의 또 다른 예시적인 플로팅 CORESET #0(670)을 도시한 것이다. 도 6c에 도시된 50 개의 RB를 갖는 캐리어들에서 플로팅 CORESET #0(670)의 실시예는 단지 설명을 위한 것이다. 도 6c에 도시된 하나 이상의 구성 요소는 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있거나 또는 하나 이상의 구성 요소는 언급된 기능들을 수행하기 위한 명령어들을 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다.

표 3-2. 50 개의 RB에 필요한 CORESET #0 오프셋들.

[표 3-2]

20 MHz LBT 대역폭을 30 kHz에 대한 49 개의 RB로서 채널화하는 경우, NR-U에서 지원되는 각 채널에 대해, 가능한 오프셋들이 표 3-3에 나와 있다. 51 개의 RB에서 가장 높은 2 개의 RB 또는 가장 낮은 2 개의 RB 또는 가장 높은 RB와 가장 낮은 RB가 트렁케이션되는(예를 들면, 가드 대역 요구 사항으로 인해) 세 가지 경우가 있다. 그러면, (0, 2, 4)로 선택된 3 개의 CORESET #0 오프셋이 모든 경우에 작동할 수 있다.

표 3-3. 49 개의 RB에 필요한 CORESET #0 오프셋들.

[표 3-3]

20 MHz LBT 대역폭을 30 kHz에 대한 48 개의 RB로 채널화하는 경우, NR-U에서 지원되는 각 채널에 대해, 가능한 오프셋들이 표 3-4에 나와 있다. 51 개의 RB에서 가장 높은 3 개의 RB 또는 가장 높은 2 개의 RB와 가장 낮은 1 개의 RB, 또는 가장 높은 1 개의 RB와 가장 낮은 2 개의 RB, 또는 가장 낮은 3 개의 RB가 트렁케이션되는 경우가 있다(예를 들면, 가드 대역 요구 사항으로 인해). 그러면, 6 개의 CORESET #0 오프셋이 모든 경우에 작동할 수 있다.

표 3-4. 48 개의 RB에 필요한 CORESET #0 오프셋들.

[표 3-4]

일 실시예에서, 서브-RB-레벨 오프셋이 사양에서 하드 코딩된다. 일 예에서, 주어진 동기화 래스터 항목 및 주어진 캐리어 대역폭에 대한, 서브-RB-레벨 오프셋은 표 1-1 내지 표 1-6의 예들에 의해 주어진 것과 같다.

일 예에서, 서브-RB-레벨 오프셋이 PBCH 페이로드에 표시된다. 예를 들어, 서브-RB-레벨 오프셋을 나타내는데 5 비트가 사용되며(예를 들어, Rel-15와 동일), k_SSB로 표시된다. 다른 예에서, 서브-RB-레벨 오프셋에 대한 후보 값들은 {0, 2, 4, 6, 8, 10, 12, 14, 16, 18, 20, 22}에 의해 주어지며, 4 비트(예를 들면, MIB에서)가 이 목적에 충분하다. 또 다른 예에서, sub-RB-레벨 오프셋에 대한 후보 값들은 {0, 4, 8, 12, 16, 20}에 의해 주어지며, 3 비트(예를 들어, MIB에서)가 이 목적에 충분하다.

일 실시예에서, RB-레벨 오프셋이 사양에서 하드 코딩된다. 일 예에서, 주어진 동기화 래스터 항목과 주어진 캐리어 대역폭에 대한, RB-레벨 오프셋은 표 1-1 내지 표 1-6의 예들에 의해 주어진 것과 같다.

다른 실시예에서, RB-레벨 오프셋은 SSB를 사용한 다중화 패턴, CORESET #0에 대한 심볼 수 및 CORESET #0의 대역폭과 함께 PBCH 페이로드(예를 들어, MIB)에 의해 CORESET #0 구성의 일부로서 표시된다.

일 예에서, {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}의 경우, RB-레벨 오프셋이 {0, 1, 2, 3, 4, 5}로부터 구성될 수 있으며(이 세트는 {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대해 본 개시에서 계산되는 모든 필요한 가능한 값들임에 유의한다), 예시적인 구성 테이블이 표 4-1에 나와 있다. 일 예에서, 예비된 행들을 표 4-1에 추가하여, 행들의 총 개수가 16 개가 되도록 할 수 있다(예를 들면, Rel-15와 동일한 테이블 크기 유지).

표 4-1. {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 4-1]

다른 예에서, {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}의 경우, RB-레벨 오프셋은 {0, 1, 2, 3, 4, 5}의 서브세트로부터 구성될 수 있다. 일 예에서, CORESET #0은 CORESET #0의 BW가 캐리어의 BW보다 작다는 점에 주목함으로써 캐리어 내에서 플로팅될 수 있으며, 따라서 RB-레벨 오프셋의 하나의 구성이 여러 캐리어에 재사용될 수 있다. 예를 들어, {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}의 경우, SSB의 BW는 48 개의 RB이고, CORESET #0의 BW는 20 MHz에 대해 51 개의 RB이고, 그러면 RB-레벨 오프셋의 하나의 구성은 4 개의 서로 다른 연속 RB-레벨 오프셋 값을 가진 캐리어들에 재사용될 수 있으며 본 개시의 계산에 기초하여, {0, 1, 2, 3, 4, 5}로부터 최대 6 개의 서로 다른 연속 RB-레벨 오프셋 값들이 나타난다. 따라서, RB-레벨 오프셋에 대한 최소 2 개의 구성으로 충분하다.

캐리어 내 플로팅 CORESET #0의 예시가 표 4-1에 나와 있다. 한 가지 고려 사항으로, 필요한 오프셋의 최소 수가 2 개이지만, NR Rel-15에서와 같이 전체 구성 수가 4 비트에 맞춰질 수 있는 한, 구성될 지원 오프셋의 수는 더 나은 유연성을 허용하기 위해 2 개보다 많을 수 있다. 예시적인 구성 테이블들이 표 4-2 내지 표 4-8에 나와 있다. 예시적인 테이블들에 대한 한 가지 고려 사항으로, 예비된 행들을 표 4-2 내지 표 4-8에 추가하여, 행들의 총 개수가 16 개가 되도록 할 수 있다(예를 들면, Rel-15와 동일한 테이블 크기 유지).

표 4-2. {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 4-2]

표 4-3. {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 4-3]

표 4-4. {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 4-4]

표 4-5. {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 4-5]

표 4-6. {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 4-6]

표 4-7. {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 4-7]

표 4-8. {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 4-8]

또 다른 예에서, {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}의 경우, RB-레벨 오프셋은 {13, 14, 15, 16, 17, 18, 19, 20}로부터 구성될 수 있으며(이 세트는 {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대해 본 개시에서 계산되는 모든 필요한 가능한 값들임에 유의한다), 예시적인 구성 테이블이 표 5-1에 나와 있다. 이 예에서는 SSB의 SCS가 15 kHz일 때 테이블을 설계하기 위한 기준으로서 SSB가 동기화 래스터에 배치되는 것으로 가정함에 유의한다.

표 5-1. {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 5-1]

또 다른 예에서, {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}의 경우, RB-레벨 오프셋은 {0, 1, 2, 3, 4, 5, 6, 7}로부터 구성될 수 있으며(이 세트는 {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대해 본 개시에서 계산되는 모든 필요한 가능한 값들임에 유의한다), 예시적인 구성 테이블이 표 5-2에 나와 있다. 이 예에서는 SSB의 SCS가 15 kHz일 때 테이블을 설계하기 위한 기준으로서 SSB가 동기화 래스터로부터 13 개의 RB에 배치되는 것으로 가정함에 유의한다.

표 5-2. {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 5-2]

또 다른 예에서, {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}의 경우, CORESET #0은 CORESET #0의 BW가 캐리어의 BW보다 작다는 점에 주목함으로써 캐리어 내에서 플로팅될 수 있으며, 따라서 RB-레벨 오프셋의 하나의 구성이 여러 캐리어에 재사용될 수 있다. 예를 들어, {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}의 경우, SSB의 BW는 96 개의 RB이고, CORESET #0의 BW는 20 MHz에 대해 106 개의 RB이고, 그러면 RB-레벨 오프셋의 하나의 구성은 11 개의 서로 다른 연속 RB-레벨 오프셋 값을 가진 캐리어들에 재사용될 수 있으며 본 개시의 계산에 기초하여, 최대 11 개의 서로 다른 연속 RB-레벨 오프셋 값이 표 1-5 및 표 1-6에서 나타난다. 따라서, 예시적인 구성 테이블이 표 5-3에 의해 주어지며, 여기서 X는 {10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21}로부터 선택되는 값일 수 있다(예를 들면, X=10, 또는 X=13, 또는 X=20, 또는 X=21, 또는 X=17, 또는 X=11). 이 예에서는 SSB의 SCS가 15 kHz일 때 테이블을 설계하기 위한 기준으로서 SSB가 동기화 래스터에 배치되는 것으로 가정함에 유의한다.

표 5-3. {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 5-3]

또 다른 예에서, {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}의 경우, CORESET #0은 CORESET #0의 BW가 캐리어의 BW보다 작다는 점에 주목함으로써 캐리어 내에서 플로팅될 수 있으며, 따라서 RB-레벨 오프셋의 하나의 구성이 여러 캐리어에 재사용될 수 있다. 예를 들어, {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}의 경우, SSB의 BW는 96 개의 RB이고, CORESET #0의 BW는 20 MHz에 대해 106 개의 RB이고, 그러면 RB-레벨 오프셋의 하나의 구성은 11 개의 서로 다른 연속 RB-레벨 오프셋 값을 가진 캐리어들에 재사용될 수 있으며 본 개시의 계산에 기초하여, 최대 11 개의 서로 다른 연속 RB-레벨 오프셋 값이 표 1-5 및 표 1-6에서 나타난다. 따라서, 예시적인 구성 테이블이 표 5-3에 의해 주어지며, 여기서 X는 {0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11}로부터 선택되는 값일 수 있다(예를 들면, X=0, 또는 X=3). 이 예에서는 SSB의 SCS가 15 kHz일 때 테이블을 설계하기 위한 기준으로서 SSB가 동기화 래스터로부터 10 개의 RB 또는 13 개의 RB에 배치되는 것으로 가정함에 유의한다.

또 다른 예에서, {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}의 경우, CORESET #0은 CORESET #0의 BW가 캐리어의 BW보다 작다는 점에 주목함으로써 캐리어 내에서 플로팅될 수 있으며, 따라서 RB-레벨 오프셋의 하나의 구성이 여러 캐리어에 재사용될 수 있다. 예를 들어, {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}의 경우, SSB의 BW는 96 개의 RB이고, CORESET #0의 BW는 20 MHz에 대해 106 개의 RB이며, 그러면 RB-레벨 오프셋의 하나의 구성은 11 개의 서로 다른 연속 RB-레벨 오프셋 값을 가진 캐리어들에 재사용될 수 있다.

따라서, 예시적인 구성 테이블이 표 5-4에 의해 주어지며, 여기서 X와 Y는 Y-X

10이 되도록 {10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21}로부터 선택되는 값일 수 있으며, 예를 들면, {X, Y} = {10, 20}, 또는 {X, Y} = {13, 20}, 또는 {X, Y} = {13, 14}, 또는 {X, Y} = {19, 20}, 또는 {X, Y} = {20, 21}, 또는 {X, Y} = {10, 11}, 또는 {X, Y} = {10, 12}, 또는 {X , Y} = {10, 14}, 또는 {X, Y} = {10, 16}, 또는 {X, Y} = {10, 18}, 또는 {X, Y} = {13, 21}, 또는 {X, Y} = {11, 21}이다. 이 예에서는 SSB의 SCS가 15 kHz일 때 테이블을 설계하기 위한 기준으로서 SSB가 동기화 래스터에 배치되는 것으로 가정함에 유의한다.

표 5-4. {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 5-4]

또 다른 예에서, {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}의 경우, CORESET #0은 CORESET #0의 BW가 캐리어의 BW보다 작다는 점에 주목함으로써 캐리어 내에서 플로팅될 수 있으며, 따라서 RB-레벨 오프셋의 하나의 구성이 여러 캐리어에 재사용될 수 있다. 예를 들어, {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}의 경우, SSB의 BW는 96 개의 RB이고, CORESET #0의 BW는 20 MHz에 대해 106 개의 RB이며, 그러면 RB-레벨 오프셋의 하나의 구성은 11 개의 서로 다른 연속 RB-레벨 오프셋 값을 가진 캐리어들에 재사용될 수 있다. 따라서, 예시적인 구성 테이블이 표 5-4에 의해 주어지며, 여기서 X와 Y는 Y-X

10이 되도록 {0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11}로부터 선택되는 값일 수 있으며, 예를 들면, {X, Y} = {0, 10}, 또는 {X, Y} = {3, 10}, 또는 {X, Y} = {0, 7}, 또는 {X, Y} = {0, 1}, 또는 {X, Y} = {3, 4}, 또는 {X, Y} = {9, 10}, 또는 {X, Y} = {10, 11}, 또는 {X, Y} = {0, 2}, 또는 {X, Y} = {0, 4}, 또는 {X, Y} = {0, 6}, 또는 {X, Y} = {0, 8}이다. 이 예에서는 SSB의 SCS가 15 kHz일 때 테이블을 설계하기 위한 기준으로서 SSB가 동기화 래스터로부터 10 개의 RB 또는 13 개의 RB에 배치되는 것으로 가정함에 유의한다.

또 다른 예에서, {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}의 경우, {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 수는 {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 수와 동일하며, 또한 {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 값은 {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 값과 일대일 매핑을 갖고, 예를 들면, O_15 = O_30*2 + 10이며, 여기서 O_15는 {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 값이고, O_30은 {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 값이다.

이 예의 매핑 관계를 사용하는, 표 6-1 내지 표 6-8에 대응하는, {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대한 예시적인 구성 테이블들이 표 6-1 내지 표 6-8에 나와 있다. 일 예에서, 예비된 행들을 표 6-1 내지 표 6-8에 추가하여, 행들의 총 개수가 16 개가 되도록 할 수 있다(예를 들면, Rel-15와 동일한 테이블 크기 유지).

표 6-1. {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 6-1]

표 6-2. {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 6-2]

표 6-3. {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 6-3]

표 6-4. {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 6-4]

표 6-5. {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 6-5]

표 6-6. {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 6-6]

표 6-7. {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 6-7]

표 6-8. {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대한 예시적인 CORESET #0 구성 테이블

[표 6-8]

일 예에서, SS/PBCH 블록 및 CORESET 다중화 패턴 1에 대하여, SS/PBCH 블록 및 이것의 연관된 CORESET #0에 대해 다중 SCS가 지원되는 경우, 주어진 CORESET #0의 구성 대역폭에 대한, 주어진 CORESET #0 대역폭에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 수는, 지원되는 모든 SCS들에 대해 동일하며, 주어진 CORESET #0 대역폭에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 값은 지원되는 모든 SCS들 사이에서 일대일 매핑 관계를 갖는다.

예를 들어, 주어진 CORESET #0의 구성 대역폭, 그리고 첫 번째 지원되는 SCS_1(즉, {SCS_SSB, SCS_CORESET} = {SCS_1, SCS_1}) 및 두 번째 지원되는 SCS_2(즉, {SCS_SSB, SCS_CORESET} = {SCS_2, SCS_2})에 대한, 첫 번째 SCS에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 값(O_1로 표시) 및 두 번째 SCS에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 값(O_2로 표시)의 관계는 O_2 = O_1*R_SCS + BW_SSB*R_SCS/2 - BW_SSB/2이며, 여기서 R_SCS = SCS_1/SCS_2는 SCS들의 비율이고, BW_SSB는 SCS 관점에서 SS/PBCH 블록의 BW이다(예를 들면, BW_SSB = 20 개의 RB). 이 예의 일반화는 서로 다른 SCS들을 가진 SS/PBCH 블록들이 동일한 기준 주파수 위치(예를 들면, 동기화 래스터 항목)에 중앙 정렬된다는 가정을 기반으로 하며, 서로 다른 SCS들 사이의 매핑 관계에 대한 설명이 도 7에 나와 있다.

도 7은 본 개시의 실시예들에 따른 SCS들 사이의 예시적인 매핑 관계(700)를 도시한 것이다. 도 7에 도시된 SCS들 사이의 매핑 관계(700)의 실시예는 단지 설명을 위한 것이다. 도 7에 도시된 하나 이상의 구성 요소는 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있거나 또는 하나 이상의 구성 요소는 언급된 기능들을 수행하기 위한 명령어들을 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다.

또 다른 예에서, {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}의 경우, {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 수는 {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 수와 동일하며, 또한 {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 값은 {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 값과 일대일 매핑을 갖고, 예를 들면, O_15 = O_30*2 + Z이며, 여기서 O_15는 {SCS_SSB, SCS_CORESET} = {15 kHz, 15 kHz}에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 값이고, O_30은 {SCS_SSB, SCS_CORESET} = {30 kHz, 30 kHz}에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 값이며, Z는 상수 정수이다(예를 들면, Z = 13).

일 예에서, SS/PBCH 블록 및 CORESET 다중화 패턴 1에 대하여, SS/PBCH 블록 및 이것의 연관된 CORESET #0에 대해 다중 SCS가 지원되는 경우, 주어진 CORESET #0의 구성 대역폭에 대한, 주어진 CORESET #0 대역폭에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 수는, 지원되는 모든 SCS들에 대해 동일하며, 주어진 CORESET #0 대역폭에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 값은 지원되는 모든 SCS들 사이에서 일대일 매핑 관계를 갖는다. 예를 들어, 주어진 CORESET #0의 구성 대역폭, 첫 번째 지원되는 SCS_1(즉, {SCS_SSB, SCS_CORESET} = {SCS_1, SCS_1}) 및 두 번째 지원되는 SCS_2(즉, {SCS_SSB, SCS_CORESET} = {SCS_2, SCS_2})에 대한, 첫 번째 SCS에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 값(O_1로 표시) 및 두 번째 SCS에 대응하는 구성 가능한 오프셋들의 세트에서의 오프셋 값(O_2로 표시)의 관계는 O_2 = O_1*R_SCS + Z이며, 여기서 R_SCS = SCS_1/SCS_2는 SCS들의 비율이고, Z는 상수 정수이다(예를 들면, Z = 0).

도 8은 사용 장비(UE)(예를 들어, 도 1에 도시된 111-116)에 의해 수행될 수 있는, 본 개시의 실시예들에 따른 CORESET을 구성하기 위한 방법(800)의 흐름도를 도시한 것이다. 도 8에 도시된 방법(800)의 실시예는 단지 설명을 위한 것이다. 도 8에 도시된 하나 이상의 구성 요소는 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있거나 또는 하나 이상의 구성 요소는 언급된 기능들을 수행하기 위한 명령어들을 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다.

도 8에 도시된 바와 같이, 방법(800)은 단계 802에서 시작한다. 단계 802에서, UE는 동기 신호들과 물리적 브로드캐스트 채널(SS/PBCH) 블록을 수신한다.

그 후, 단계 804에서 UE는 서브캐리어 간격들의 세트 {

,

}로부터 SS/PBCH 블록의 서브캐리어 간격을 결정한다.

그 후, 단계 806에서 UE는 제어 리소스 세트(CORESET)에서의 type0 물리적 다운링크 제어 채널(Type0-PDCCH) 공통 탐색 공간(common search space, CSS) 세트의 서브캐리어 간격을 결정하며, 여기서 Type0-PDCCH CSS 세트의 서브캐리어 간격은 SS/PBCH 블록의 서브캐리어 간격과 동일하다.

그 후, 단계 808에서 UE는 SS/PBCH 블록의 MIB(Master Information Block)에 기초하여 CORESET의 대역폭을 결정한다.

그 후, 단계 810에서 UE는 MIB에 기초하여 CORESET의 심볼 수를 결정한다.

다음으로, 단계 812에서 UE는 SS/PBCH 블록의 MIB 및 서브캐리어 간격에 기초하여, 주파수 오프셋들의 세트 {

,

}로부터 주파수 오프셋을 결정하며, 여기서 주파수 오프셋은 CORESET의 가장 작은 리소스 블록(RB) 인덱스로부터 SS/PBCH 블록의 제 1 RB와 중첩되는 공통 RB의 가장 작은 RB 인덱스까지인 것으로 결정된다.

단계 812에서,

및

는

에 의해 주어지는 바와 같은, 일대일 매핑에 기초하여 결정되며 여기서

이고,

는 RB 단위에서의 SS/PBCH 블록의 대역폭이다.

일 실시예에서,

및

는

에 의해 주어지는 바와 같은, 일대일 매핑에 기초하여 결정된다.

다음으로, 단계 814에서 UE는 결정된 주파수 오프셋에 기초하여 CORESET의 주파수 위치를 결정한다.

마지막으로, 단계 816에서 UE는 결정된 대역폭, 심볼 수 및 CORESET의 주파수 위치에 기초하여 Type0-PDCCH를 수신한다.

일 실시예에서, UE는 SS/PBCH 블록의 서브캐리어 간격을

로 결정한 것에 기초하여 주파수 오프셋을

로 결정하고, SS/PBCH 블록의 서브캐리어 간격을

로 결정한 것에 기초하여 주파수 오프셋을

로 결정한다.

일 실시예에서, UE는 주파수 범위 1(FR1)에서 공유 스펙트럼 채널 액세스가 지원되는지 여부를 결정하고, FR1에서 공유 스펙트럼 채널 액세스가 지원된다고 결정한 것에 기초하여

을 30kHz,

를 15kHz로,

를 20개의 RB로 설정한다.

일 실시예에서, UE는 SS/PBCH 블록의 MIB에 기초하여 SS/PBCH 블록의 서브캐리어 간격을 30 kHz로 결정하고, 주파수 오프셋을 0, 1, 2 또는 3 RB 중 하나로 결정한다.

일 실시예에서, UE는 SS/PBCH 블록의 MIB에 기초하여 SS/PBCH 블록의 서브캐리어 간격을 15 kHz로 결정하고, 주파수 오프셋을 10, 12, 14 또는 16 RB 중 하나로 결정한다.

상기한 흐름도들은 본 개시의 원리들에 따라 구현될 수 있는 예시적인 방법들을 예시한 것이며, 여기의 흐름도에 예시된 방법들에 대해 다양한 변경이 이루어질 수 있다. 예를 들어, 일련의 단계들로 도시되어 있지만, 각 도면의 다양한 단계들은 중첩되거나, 병렬로 발생하거나, 다른 순서로 발생하거나, 여러 번 발생할 수 있다. 다른 예에서, 단계들은 생략되거나 다른 단계들로 대체될 수도 있다.

본 개시가 예시적인 실시예들로 설명되었지만, 다양한 변경 및 수정이 당업자에게 제안될 수 있다. 본 개시는 첨부된 청구항의 범위 내에 있는 그러한 변경 및 수정을 포함하는 것으로 의도된다. 본원의 어떠한 설명도 특정 요소, 단계 또는 기능이 청구 범위에 포함되어야 하는 필수 요소임을 나타내는 것으로 해석되어서는 안된다. 특허 대상의 범위는 청구 범위에 의해 정의된다.

Claims

무선 통신 시스템에서의 사용자 장비(UE)에 있어서,
동기화 신호들 및 물리적 브로드캐스트 채널(SS/PBCH) 블록을 수신하도록 구성되는 트랜시버; 및
상기 트랜시버에 동작 가능하게 연결되는 프로세서를 포함하며, 상기 프로세서는,
서브캐리어 간격들의 세트 {
,
}로부터 상기 SS/PBCH 블록의 서브캐리어 간격을 결정하고,
제어 리소스 세트(control resource set, CORESET)에서의 type0 물리적 다운링크 제어 채널(Type0-PDCCH) 공통 탐색 공간(common search space, CSS) 세트의 서브캐리어 간격을 결정하고 - 상기 Type0-PDCCH CSS 세트의 서브캐리어 간격은 상기 SS/PBCH 블록의 서브캐리어 간격과 동일함 -,
상기 SS/PBCH 블록의 MIB(master information block)에 기초하여 상기 CORESET의 대역폭을 결정하고,
상기 MIB에 기초하여 상기 CORESET의 심볼 수를 결정하고,
상기 SS/PBCH 블록의 상기 MIB 및 상기 서브캐리어 간격에 기초하여, 주파수 오프셋들의 세트 {
,
}로부터 주파수 오프셋을 결정하며 - 상기 주파수 오프셋은 상기 CORESET의 가장 작은 리소스 블록(RB) 인덱스로부터 상기 SS/PBCH 블록의 제 1 RB와 중첩되는 공통 RB의 가장 작은 RB 인덱스까지인 것으로 결정됨 -, 또한
상기 결정된 주파수 오프셋에 기초하여 상기 CORESET의 주파수 위치를 결정하도록 구성되고,
상기 트랜시버는 상기 결정된 상기 CORESET의 대역폭, 심볼 수 및 주파수 위치에 기초하여, Type0-PDCCH를 수신하도록 더 구성되는, 사용자 장비(UE).
제 1 항에 있어서,
상기 프로세서는,
상기 SS/PBCH 블록의 상기 서브캐리어 간격을
로 결정한 것에 기초하여 상기 주파수 오프셋을
로 결정하고; 또한
상기 SS/PBCH 블록의 상기 서브캐리어 간격을
로 결정한 것에 기초하여 상기 주파수 오프셋을
로 결정하도록 더 구성되는, 사용자 장비(UE).
제 1 항에 있어서,

및
는
에 의해 주어지는, 일대일 매핑에 기초하여 결정되며,
여기서
이고,
는 RB 단위에서의 상기 SS/PBCH 블록의 대역폭인, 사용자 장비(UE).
제 1 항에 있어서,
상기 프로세서는,
주파수 범위 1(FR1)에서 공유 스펙트럼 채널 액세스가 지원되는지 여부를 결정하고; 또한
상기 FR1에서 상기 공유 스펙트럼 채널 액세스가 지원된다고 결정한 것에 기초하여
을 30 kHz,
를 15 kHz로,
를 20 개의 RB로 설정하도록 더 구성되는, 사용자 장비(UE).
제 1 항에 있어서,

및
는
에 의해 주어지는, 일대일 매핑에 기초하여 결정되는, 사용자 장비(UE).
무선 통신 시스템에서의 기지국(BS)에 있어서,
트랜시버로서,
동기화 신호들 및 물리적 브로드캐스트 채널(SS/PBCH) 블록을 송신하고; 또한
제어 리소스 세트(CORESET)의 대역폭, 심볼 수 및 주파수 위치에 기초하여, type0 물리적 다운링크 제어 채널(Type0-PDCCH)을 송신하도록 구성되는, 상기 트랜시버를 포함하며,
여기서,
상기 CORESET의 상기 대역폭은 상기 SS/PBCH 블록의 MIB(master information block)에 기초하여 결정되고;
상기 CORESET의 상기 심볼 수는 상기 MIB에 기초하여 결정되고;
상기 CORESET의 상기 주파수 위치는 서브캐리어 간격들의 세트 {
,
}로부터 결정되는 상기 SS/PBCH 블록의 상기 MIB 및 상기 서브캐리어 간격에 기초하여 주파수 오프셋들의 세트 {
,
}로부터 결정되는 주파수 오프셋에 기초하여 결정되며 - 상기 주파수 오프셋은 상기 CORESET의 가장 작은 리소스 블록(RB) 인덱스로부터 상기 SS/PBCH 블록의 제 1 RB와 중첩되는 공통 RB의 가장 작은 RB 인덱스까지인 것으로 결정됨 -; 또한
상기 CORESET에서의 Type0-PDCCH 공통 탐색 공간(CSS) 세트의 서브캐리어 간격은 상기 SS/PBCH 블록의 서브캐리어 간격과 동일하도록 구성되는, 기지국(BS).
제 6 항에 있어서,
상기 주파수 오프셋은
로 설정된 상기 SS/PBCH 블록의 서브캐리어 간격에 기초하여
로 결정되고; 또한
상기 주파수 오프셋은
로 설정된 상기 SS/PBCH 블록의 서브캐리어 간격에 기초하여
로 결정되는, 기지국(BS).
제 6 항에 있어서,

및
는
에 의해 주어지는, 일대일 매핑에 기초하여 결정되며,
여기서
이고,
는 RB 단위에서의 상기 SS/PBCH 블록의 대역폭인, 기지국(BS).
제 6 항에 있어서,
주파수 범위 1(FR1)에서 공유 스펙트럼 채널 액세스를 지원하는 UE 능력에 기초하여,
이 30 kHz로 설정되고,
가 15 kHz로 설정되고,
가 20 개의 RB로 설정되는, 기지국(BS).
제 6 항에 있어서,

및
는
에 의해 주어지는, 일대일 매핑에 기초하여 결정되는, 기지국(BS).
무선 통신 시스템에서 사용자 장비(UE)의 방법에 있어서,
동기화 신호들 및 물리적 브로드캐스트 채널(SS/PBCH) 블록을 수신하는 단계;
서브캐리어 간격들의 세트 {
,
}로부터 상기 SS/PBCH 블록의 서브캐리어 간격을 결정하는 단계;
제어 리소스 세트(CORESET)에서의 type0 물리적 다운 링크 제어 채널(Type0-PDCCH) 공통 탐색 공간(CSS) 세트의 서브캐리어 간격을 결정하는 단계 - 상기 Type0-PDCCH CSS 세트의 서브캐리어 간격은 상기 SS/PBCH 블록의 서브캐리어 간격과 동일함 -;
상기 SS/PBCH 블록의 MIB(master information block)에 기초하여 상기 CORESET의 대역폭을 결정하는 단계;
상기 MIB에 기초하여 상기 CORESET의 심볼 수를 결정하는 단계;
상기 SS/PBCH 블록의 상기 MIB 및 상기 서브캐리어 간격에 기초하여, 주파수 오프셋들의 세트 {
,
}로부터 주파수 오프셋을 결정하는 단계 - 상기 주파수 오프셋은 상기 CORESET의 가장 작은 리소스 블록(RB) 인덱스로부터 상기 SS/PBCH 블록의 제 1 RB와 중첩되는 공통 RB의 가장 작은 RB 인덱스까지인 것으로 결정됨 -;
상기 결정된 주파수 오프셋에 기초하여 상기 CORESET의 주파수 위치를 결정하는 단계; 및
상기 결정된 상기 CORESET의 대역폭, 심볼 수 및 주파수 위치에 기초하여, Type0-PDCCH를 수신하는 단계
를 포함하는, 방법.
제 11 항에 있어서,
상기 SS/PBCH 블록의 상기 서브캐리어 간격을
로 결정한 것에 기초하여 상기 주파수 오프셋을
로 결정하는 단계; 및
상기 SS/PBCH 블록의 상기 서브캐리어 간격을
로 결정한 것에 기초하여 상기 주파수 오프셋을
로 결정하는 단계를 더 포함하는, 방법.
제 11 항에 있어서,

및
는
에 의해 주어지는, 일대일 매핑에 기초하여 결정되며,
여기서
이고,
는 RB 단위에서의 상기 SS/PBCH 블록의 대역폭인, 방법.
제 11 항에 있어서,
주파수 범위 1(FR1)에서 공유 스펙트럼 채널 액세스가 지원되는지 여부를 결정하는 단계; 및
상기 FR1에서 상기 공유 스펙트럼 채널 액세스가 지원된다고 결정한 것에 기초하여
을 30 kHz,
를 15 kHz로,
를 20 개의 RB로 설정하는 단계를 더 포함하는, 방법.
제 11 항에 있어서,

및
는
에 의해 주어지는, 일대일 매핑에 기초하여 결정되는, 방법.