KR20220127053A - Solar Cell and Method of manufacturing the same - Google Patents

Solar Cell and Method of manufacturing the same Download PDF

Info

Publication number
KR20220127053A
KR20220127053A KR1020210031590A KR20210031590A KR20220127053A KR 20220127053 A KR20220127053 A KR 20220127053A KR 1020210031590 A KR1020210031590 A KR 1020210031590A KR 20210031590 A KR20210031590 A KR 20210031590A KR 20220127053 A KR20220127053 A KR 20220127053A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
transparent conductive
forming
solar cell
Prior art date
Application number
KR1020210031590A
Other languages
Korean (ko)
Other versions
KR102578719B1 (en
Inventor
김재호
황철주
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020210031590A priority Critical patent/KR102578719B1/en
Publication of KR20220127053A publication Critical patent/KR20220127053A/en
Application granted granted Critical
Publication of KR102578719B1 publication Critical patent/KR102578719B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/074—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a heterojunction with an element of Group IV of the Periodic Table, e.g. ITO/Si, GaAs/Si or CdTe/Si solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0687—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/078—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers including different types of potential barriers provided for in two or more of groups H01L31/062 - H01L31/075
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L51/422—
    • H01L51/44—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/10—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising heterojunctions between organic semiconductors and inorganic semiconductors
    • H10K30/15—Sensitised wide-bandgap semiconductor devices, e.g. dye-sensitised TiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

A solar cell and a manufacturing method thereof are provided. The solar cell includes: a semiconductor substrate; a first semiconductor layer provided on one surface of the semiconductor substrate; a second semiconductor layer provided on one surface of the first semiconductor layer; a first transparent conductive layer provided on one surface of the second semiconductor layer; and a first electrode provided on one surface of the first transparent conductive layer. The second semiconductor layer is made of an n-type semiconductor material including SnO provided between the first semiconductor layer and the first transparent conductive layer.

Description

태양 전지 및 그 제조 방법{Solar Cell and Method of manufacturing the same}Solar cell and method of manufacturing the same

본 발명은 태양 전지에 관한 것으로서 특히 반도체 기판을 이용한 태양 전지에 관한 것이다. The present invention relates to a solar cell, and more particularly, to a solar cell using a semiconductor substrate.

반도체 기판을 이용한 태양 전지는 반도체 기판 상에 복수의 반도체층을 형성하여 제조된다. A solar cell using a semiconductor substrate is manufactured by forming a plurality of semiconductor layers on the semiconductor substrate.

일 예로서, 종래의 태양 전지는 반도체 기판의 일면 상에 형성된 n형 반도체층, 반도체 기판의 타면 상에 형성된 p형 반도체층, 및 상기 n형 반도체층 상에 형성된 투명 도전층을 포함하여 이루어진다. As an example, a conventional solar cell includes an n-type semiconductor layer formed on one surface of a semiconductor substrate, a p-type semiconductor layer formed on the other surface of the semiconductor substrate, and a transparent conductive layer formed on the n-type semiconductor layer.

이때, 상기 투명 도전층의 두께가 두꺼울 경우 광투과율이 떨어져 태양 전지의 효율이 저하되는 문제가 있다. 따라서, 광투과율을 증가시키기 위해서 상기 투명 도전층의 두께를 얇게 형성하는 것이 바람직하지만, 그 경우 상기 투명 도전층의 전기저항이 커지는 문제가 있다. In this case, when the thickness of the transparent conductive layer is thick, there is a problem in that the light transmittance is lowered and the efficiency of the solar cell is lowered. Therefore, it is preferable to form the transparent conductive layer thin in order to increase the light transmittance, but in that case, there is a problem in that the electrical resistance of the transparent conductive layer is increased.

또한, 종래의 태양 전지의 경우 상기 n형 반도체층으로서 n형 비정질 실리콘층을 이용하였는데, 이 경우 비정질 실리콘의 밴드갭이 작아서 태양 전지의 개방전압(Open-Circuit Voltage; Voc)이 낮은 문제가 있다. In addition, in the case of a conventional solar cell, an n-type amorphous silicon layer is used as the n-type semiconductor layer. In this case, the band gap of the amorphous silicon is small, so the open-circuit voltage (Voc) of the solar cell is low .

본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 반도체 기판 상에 형성되는 투명도전층의 두께를 줄여서 광투과율을 향상시키면서도 그로 인해 전기저항이 커지는 문제를 방지할 수 있고, 또한 n형 반도체층의 밴드갭을 크게 하여서 태양 전지의 개방전압을 높일 수 있는 태양 전지 및 그 제조 방법을 제공하는 것을 목적으로 한다. The present invention has been devised to solve the above-mentioned conventional problems, and the present invention can reduce the thickness of a transparent conductive layer formed on a semiconductor substrate to improve light transmittance while preventing the problem of increasing electrical resistance, and also n An object of the present invention is to provide a solar cell capable of increasing the open circuit voltage of the solar cell by increasing the band gap of the type semiconductor layer, and a method for manufacturing the same.

상기 목적을 달성하기 위해서, 본 발명은 반도체 기판; 상기 반도체 기판의 일면 상에 구비된 제1 반도체층; 상기 제1 반도체층의 일면 상에 구비된 제2 반도체층; 상기 제2 반도체층의 일면 상에 구비된 제1 투명도전층; 및 상기 제1 투명도전층의 일면 상에 구비된 제1 전극을 포함하고, 상기 제2 반도체층은 Sn을 포함한 n형 반도체 물질을 포함하여 이루어진 태양 전지를 제공한다. In order to achieve the above object, the present invention is a semiconductor substrate; a first semiconductor layer provided on one surface of the semiconductor substrate; a second semiconductor layer provided on one surface of the first semiconductor layer; a first transparent conductive layer provided on one surface of the second semiconductor layer; and a first electrode provided on one surface of the first transparent conductive layer, wherein the second semiconductor layer includes an n-type semiconductor material including Sn.

상기 제1 반도체층은 진성 비정질 실리콘층으로 이루어지고, 상기 제1 반도체층과 상기 제2 반도체층 사이에 n형 비정질 실리콘층이 추가로 구비될 수 있다. The first semiconductor layer may include an intrinsic amorphous silicon layer, and an n-type amorphous silicon layer may be additionally provided between the first semiconductor layer and the second semiconductor layer.

상기 제2 반도체층의 두께는 10Å 내지 100Å 의 범위로 형성되고, 상기 제1 투명도전층의 두께는 100Å 내지 500Å 의 범위로 형성될 수 있다. A thickness of the second semiconductor layer may be formed in a range of 10 Å to 100 Å, and a thickness of the first transparent conductive layer may be formed in a range of 100 Å to 500 Å.

상기 제1 투명도전층은 인듐을 포함하는 투명산화막으로 이루어지고, 상기 투명산화막 내에서 인듐의 농도는 1원자% 내지 5원자% 범위일 수 있다. The first transparent conductive layer may be formed of a transparent oxide film containing indium, and the concentration of indium in the transparent oxide film may be in the range of 1 atomic % to 5 atomic %.

상기 제1 투명도전층의 상면에서의 상기 인듐의 농도가 상기 제1 투명도전층의 하면에서의 상기 인듐의 농도보다 클 수 있다. The concentration of the indium on the upper surface of the first transparent conductive layer may be greater than the concentration of the indium on the lower surface of the first transparent conductive layer.

상기 제1 투명도전층의 하면에서 상기 제1 투명도전층의 상면으로 갈수록 상기 인듐의 농도가 점차로 증가할 수 있다. The concentration of the indium may gradually increase from the lower surface of the first transparent conductive layer to the upper surface of the first transparent conductive layer.

상기 제2 반도체층의 밴드갭은 상기 n형 비정질 실리콘층의 밴드갭보다 크고 상기 제2 반도체층의 전도대 최소 에너지 레벨은 상기 n형 비정질 실리콘층의 전도대 최소 에너지 레벨보다 높을 수 있다. A bandgap of the second semiconductor layer may be greater than a bandgap of the n-type amorphous silicon layer, and a conduction band minimum energy level of the second semiconductor layer may be higher than a conduction band minimum energy level of the n-type amorphous silicon layer.

상기 반도체 기판의 타면 상에 구비된 제3 반도체층; 상기 제3 반도체층의 타면 상에 구비된 p형 제4 반도체층; 상기 p형 제4 반도체층의 타면 상에 구비된 제2 투명도전층; 및 상기 제2 투명도전층의 타면 상에 구비된 제2 전극을 추가로 포함할 수 있다. a third semiconductor layer provided on the other surface of the semiconductor substrate; a p-type fourth semiconductor layer provided on the other surface of the third semiconductor layer; a second transparent conductive layer provided on the other surface of the p-type fourth semiconductor layer; and a second electrode provided on the other surface of the second transparent conductive layer.

상기 제1 투명도전층과 상기 제1 전극 사이에 구비된 페로브 스카이트 태양 전지를 추가로 포함하고, 상기 페로브 스카이트 태양 전지는 상기 제1 투명도전층과 접하는 정공 전달층으로 이루어진 제1 도전성 전하 전달층; 상기 제1 도전성 전하 전달층 상에 구비된 페로브스카이트 화합물로 이루어진 광흡수층; 및 상기 광흡수층 상에 구비된 전자 전달층으로 이루어진 제2 도전성 전하 전달층을 포함하여 이루어질 수 있다. Further comprising a perovskite solar cell provided between the first transparent conductive layer and the first electrode, wherein the perovskite solar cell is a first conductive charge comprising a hole transport layer in contact with the first transparent conductive layer transmission layer; a light absorption layer made of a perovskite compound provided on the first conductive charge transfer layer; and a second conductive charge transport layer including an electron transport layer provided on the light absorption layer.

본 발명은 또한 반도체 기판의 일면 상에 제1 반도체층을 형성하는 공정; 상기 제1 반도체층의 일면 상에 제2 반도체층을 형성하는 공정; 상기 제2 반도체층의 일면 상에 제1 투명도전층을 형성하는 공정; 및 상기 제1 투명도전층 상에 제1 전극을 형성하는 공정을 포함하고, 상기 제2 반도체층의 형성 공정 및 상기 제1 투명도전층의 형성 공정은 동일한 공정 장비 내에서 수행되는 연속 공정으로 이루어진 태양 전지의 제조 방법을 제공한다. The present invention also provides a process for forming a first semiconductor layer on one surface of a semiconductor substrate; forming a second semiconductor layer on one surface of the first semiconductor layer; forming a first transparent conductive layer on one surface of the second semiconductor layer; and a process of forming a first electrode on the first transparent conductive layer, wherein the process of forming the second semiconductor layer and the process of forming the first transparent conductive layer are continuous processes performed in the same process equipment. It provides a manufacturing method of

상기 제1 반도체층의 형성 공정과 상기 제2 반도체층의 형성 공정 사이에 n형 비정질 실리콘층을 형성하는 공정을 추가로 포함하고, 상기 제1 반도체층의 형성 공정 및 상기 n형 비정질 실리콘층의 형성 공정은 동일한 공정 장비 내에서 수행되는 연속 공정으로 이루어질 수 있다. Further comprising a step of forming an n-type amorphous silicon layer between the step of forming the first semiconductor layer and the step of forming the second semiconductor layer, the step of forming the first semiconductor layer and the n-type amorphous silicon layer The forming process may be a continuous process performed within the same process equipment.

상기 제2 반도체층의 형성 공정은 챔버 내에서 Sn을 포함하는 재료와 O를 포함하는 재료를 투입하여 SnO를 형성하는 공정으로 이루어지고, 상기 제1 투명도전층의 형성 공정은 상기 챔버 내에서 상기 Sn을 포함하는 재료, 상기 O를 포함하는 재료 및 인듐을 포함하는 재료를 투입하여 인듐을 포함하는 투명산화막을 형성하는 공정으로 이루어질 수 있다. The process of forming the second semiconductor layer includes a process of forming SnO by adding a material containing Sn and a material containing O in a chamber, and the process of forming the first transparent conductive layer is performed with the Sn in the chamber. It may consist of a process of forming a transparent oxide film containing indium by introducing a material containing

상기 제2 반도체층의 형성 공정 및 상기 제1 투명도전층의 형성 공정은 챔버 내에서 Sn을 포함하는 재료와 O를 포함하는 재료를 투입하여 SnO층을 형성한 후 여기에 인듐을 추가로 도핑함으로써 인듐이 도핑되지 않은 SnO층으로 이루어진 상기 제2 반도체층과 상기 인듐이 도핑되어 상기 인듐을 포함하는 투명산화막으로 이루어진 상기 제1 투명도전층을 형성하는 공정으로 이루어질 수 있다. In the process of forming the second semiconductor layer and the process of forming the first transparent conductive layer, a SnO layer is formed by adding a material containing Sn and a material containing O in a chamber, and then indium is additionally doped thereto. and forming the second semiconductor layer made of the undoped SnO layer and the first transparent conductive layer made of the transparent oxide layer containing the indium doped with indium.

상기 반도체 기판의 타면 상에 제3 반도체층을 형성하는 공정; 상기 제3 반도체층의 타면 상에 제4 반도체층을 형성하는 공정; 상기 제4 반도체층의 타면 상에 제2 투명도전층을 형성하는 공정; 및 상기 제2 투명도전층의 타면 상에 제2 전극을 형성하는 공정을 추가로 포함하여 이루어질 수 있다. forming a third semiconductor layer on the other surface of the semiconductor substrate; forming a fourth semiconductor layer on the other surface of the third semiconductor layer; forming a second transparent conductive layer on the other surface of the fourth semiconductor layer; and forming a second electrode on the other surface of the second transparent conductive layer.

상기 제1 투명도전층과 상기 제1 전극 사이에 페로브 스카이트 태양 전지를 형성하는 공정을 추가로 포함하고, 상기 페로브 스카이트 태양 전지를 형성하는 공정은 상기 제1 투명도전층과 접하는 정공 전달층으로 이루어진 제1 도전성 전하 전달층을 형성하는 공정; 상기 제1 도전성 전하 전달층 상에 페로브스카이트 화합물로 이루어진 광흡수층을 형성하는 공정; 및 상기 광흡수층 상에 전자 전달층으로 이루어진 제2 도전성 전하 전달층을 형성하는 공정을 포함하여 이루어질 수 있다. Further comprising the step of forming a perovskite solar cell between the first transparent conductive layer and the first electrode, the step of forming the perovskite solar cell is a hole transport layer in contact with the first transparent conductive layer Forming a first conductive charge transport layer made of; forming a light absorption layer made of a perovskite compound on the first conductive charge transport layer; and forming a second conductive charge transport layer including an electron transport layer on the light absorption layer.

이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above, there are the following effects.

본 발명의 일 실시예에 따르면, 제2 반도체층이 전기전도도가 우수한 SnO을 포함하여 이루어지기 때문에, 상기 제2 반도체층 위에 형성된 제1 투명도전층의 두께를 줄인다 하여도 전기저항이 커지는 문제를 방지할 수 있다. According to an embodiment of the present invention, since the second semiconductor layer includes SnO having excellent electrical conductivity, the problem of increasing electrical resistance even if the thickness of the first transparent conductive layer formed on the second semiconductor layer is reduced is prevented. can do.

또한, 본 발명의 일 실시예에 따르면, 제2 반도체층이 밴드갭이 큰 SnO을 포함하여 이루어지기 때문에, 태양 전지의 개방전압을 높일 수 있다. In addition, according to an embodiment of the present invention, since the second semiconductor layer includes SnO having a large band gap, the open circuit voltage of the solar cell can be increased.

또한, 본 발명의 일 실시예에 따르면, 제2 반도체층이 SnO을 포함하여 이루어지고 상기 제2 반도체층 위에 형성된 제1 투명도전층이 SnO에 인듐이 포함되어 이루어짐으로써, 상기 제2 반도체층과 상기 제1 투명도전층을 동일한 장비 내에서 연속 공정으로 형성할 수 있는 장점이 있다. In addition, according to an embodiment of the present invention, the second semiconductor layer is formed by including SnO and the first transparent conductive layer formed on the second semiconductor layer is formed by including indium in SnO, so that the second semiconductor layer and the There is an advantage that the first transparent conductive layer can be formed in a continuous process in the same equipment.

도 1은 본 발명의 일 실시예에 따른 태양 전지의 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 태양 전지의 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 태양 전지의 제조 공정 단면도이다.
도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 태양 전지의 제조 공정 단면도이다.
도 7a 내지 도 7d는 본 발명의 또 다른 실시예에 따른 태양 전지의 제조 공정 단면도이다.
도 8a 내지 도 8d는 본 발명의 또 다른 실시예에 따른 태양 전지의 제조 공정 단면도이다.1 is a cross-sectional view of a solar cell according to an embodiment of the present invention.
2 is a cross-sectional view of a solar cell according to another embodiment of the present invention.
3 is a cross-sectional view of a solar cell according to another embodiment of the present invention.
4 is a cross-sectional view of a solar cell according to another embodiment of the present invention.
5A to 5C are cross-sectional views illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.
6A to 6C are cross-sectional views illustrating a manufacturing process of a solar cell according to another embodiment of the present invention.
7A to 7D are cross-sectional views illustrating a manufacturing process of a solar cell according to another embodiment of the present invention.
8A to 8D are cross-sectional views illustrating a manufacturing process of a solar cell according to another embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, and only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the technical field to which the present invention belongs It is provided to fully inform the possessor of the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are illustrative and the present invention is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the case in which the plural is included is included unless specifically stated otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is interpreted as including an error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' Alternatively, one or more other parts may be positioned between two parts unless 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, 'immediately' or 'directly' when a temporal relationship is described as 'after', 'following', 'after', 'before', etc. It may include cases that are not continuous unless this is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다. Each feature of the various embodiments of the present invention may be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be implemented independently of each other or may be implemented together in a related relationship. may be

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 태양 전지의 단면도이다. 1 is a cross-sectional view of a solar cell according to an embodiment of the present invention.

도 1에서 알 수 있듯이, 본 발명의 일 실시예에 따른 태양 전지는 반도체 기판(100), 제1 반도체층(210), 제2 반도체층(220), 제3 반도체층(230), 제4 반도체층(240), 제1 투명도전층(310), 제2 투명도전층(320), 제1 전극(410) 및 제2 전극(420)을 포함하여 이루어진다. As can be seen from FIG. 1 , the solar cell according to an embodiment of the present invention includes a semiconductor substrate 100 , a first semiconductor layer 210 , a second semiconductor layer 220 , a third semiconductor layer 230 , and a fourth It includes a semiconductor layer 240 , a first transparent conductive layer 310 , a second transparent conductive layer 320 , a first electrode 410 , and a second electrode 420 .

상기 반도체 기판(100)은 N형 반도체 웨이퍼로 이루어질 수 있다. 상기 반도체 기판(100)의 일면과 타면, 구체적으로 상면과 하면은 요철 구조로 형성될 수 있다. 그에 따라, 상기 반도체 기판(100)의 일면 상에 적층되는 다수의 층들 및 상기 반도체 기판(100)의 타면 상에 적층되는 다수의 층들은 상기 반도체 기판(100)의 요철 구조에 대응하는 요철 구조로 적층될 수 있다. 다만, 상기 반도체 기판(100)의 일면과 타면 중 어느 하나의 면에만 요철 구조가 형성되는 것도 가능하고, 상기 반도체 기판(100)의 일면과 타면 모두에 요철 구조가 형성되지 않을 수도 잇다. The semiconductor substrate 100 may be formed of an N-type semiconductor wafer. One surface and the other surface of the semiconductor substrate 100, specifically, an upper surface and a lower surface may be formed in a concave-convex structure. Accordingly, the plurality of layers stacked on one surface of the semiconductor substrate 100 and the plurality of layers stacked on the other surface of the semiconductor substrate 100 have an uneven structure corresponding to the uneven structure of the semiconductor substrate 100 . can be stacked. However, the concave-convex structure may be formed on only one of the one surface and the other surface of the semiconductor substrate 100 , and the concave-convex structure may not be formed on both the one surface and the other surface of the semiconductor substrate 100 .

상기 제1 반도체층(210)은 상기 반도체 기판(100)의 일면, 예로서 상면에 형성된다. 상기 제1 반도체층(210)은 화학 기상 증착법(Chemical Vapor Deposition; CVD) 또는 원자층 증착법(Atomic Layer Deposition; ALD) 등과 같은 박막 증착 공정을 통해 형성되며, 진성 반도체층, 예로서 진성 비정질 실리콘층으로 이루어질 수 있다. 다만, 경우에 따라서 상기 제1 반도체층(210)이 미량의 도펀트, 예로서 미량의 n형 도펀트가 도핑된 반도체층, 예로서 미량의 n형 도펀트가 도핑된 비정질 실시콘층으로 이루어질 수도 있다. The first semiconductor layer 210 is formed on one surface, for example, an upper surface of the semiconductor substrate 100 . The first semiconductor layer 210 is formed through a thin film deposition process such as chemical vapor deposition (CVD) or atomic layer deposition (ALD), and is an intrinsic semiconductor layer, for example, an intrinsic amorphous silicon layer. can be made with However, in some cases, the first semiconductor layer 210 may be formed of a semiconductor layer doped with a trace amount of dopant, for example, a trace amount of an n-type dopant, for example, an amorphous silicon layer doped with a trace amount of an n-type dopant.

상기 제2 반도체층(220)은 상기 제1 반도체층(210)의 일면, 예로서 상면에 형성된다. 상기 제2 반도체층(220)은 박막 증착 공정을 통해 형성되며, 상기 반도체 기판(100) 또는 상기 제1 반도체층(210)과 동일한 극성인, 예로서, n형 반도체층으로 이루어질 수 있다. The second semiconductor layer 220 is formed on one surface, for example, an upper surface of the first semiconductor layer 210 . The second semiconductor layer 220 is formed through a thin film deposition process, and may be formed of, for example, an n-type semiconductor layer having the same polarity as that of the semiconductor substrate 100 or the first semiconductor layer 210 .

상기 제2 반도체층(220)은 원자층 증착법을 이용하여 형성된 Sn을 포함한 n형 반도체 물질, 구체적으로 SnO을 포함하여 이루어질 수 있다. SnO는 n형 반도체 물질로서 전기전도도가 우수하기 때문에, 상기 제2 반도체층(220)이 SnO을 포함하여 이루어진 경우, 상기 제2 반도체층(220) 위에 형성된 상기 제1 투명도전층(310)의 두께를 줄일 수 있는 장점이 있다. The second semiconductor layer 220 may include an n-type semiconductor material including Sn, specifically SnO, formed by using an atomic layer deposition method. Since SnO is an n-type semiconductor material and has excellent electrical conductivity, when the second semiconductor layer 220 includes SnO, the thickness of the first transparent conductive layer 310 formed on the second semiconductor layer 220 is has the advantage of reducing

상기 제2 반도체층(220)의 재료로서 Al, Ag, 및 Lif 등과 같은 물질을 이용하는 것도 가능하지만, 상기 SnO는 상기 Al, Ag, 및 Lif에 비하여 밴드갭이 크기 때문에, 상기 제2 반도체층(220)이 SnO로 이루어진 경우 태양전지의 개방전압(Open-Circuit Voltage; Voc)을 높일 수 있는 장점이 있다. 한편, Cs2CO3는 SnO에 비하여 밴드갭이 더 크기 때문에, 상기 제2 반도체층(220)으로서 Cs2CO3를 이용하는 것도 가능하지만, 상기 제2 반도체층(220)을 SnO로 형성하게 되면, 동일한 공정 장비 내에서 인듐(indium)을 추가하는 간단한 공정으로 상기 제1 투명도전층(310)을 ITO로 형성할 수 있는 장점이 있다. It is also possible to use a material such as Al, Ag, and Lif as the material of the second semiconductor layer 220, but since the SnO has a larger bandgap than the Al, Ag, and Lif, the second semiconductor layer ( 220) is made of SnO, there is an advantage in that the open-circuit voltage (Voc) of the solar cell can be increased. On the other hand, since Cs 2 CO 3 has a larger bandgap than SnO, it is also possible to use Cs 2 CO 3 as the second semiconductor layer 220 , but when the second semiconductor layer 220 is formed of SnO, , there is an advantage that the first transparent conductive layer 310 can be formed of ITO by a simple process of adding indium in the same process equipment.

상기 제2 반도체층(220)의 두께는 10Å 내지 100Å의 범위가 바람직할 수 있다. 만약, 상기 제2 반도체층(220)의 두께가 10Å 미만이면 상기 제2 반도체층(220) 내에서의 전하의 이동이 원활하지 못할 수 있고, 상기 제2 반도체층(220)의 두께가 100Å를 초과하게 되면 상기 제2 반도체층(220)의 투과율이 저하될 수 있다. The thickness of the second semiconductor layer 220 may be in a range of 10 Å to 100 Å. If the thickness of the second semiconductor layer 220 is less than 10 Å, the movement of charges in the second semiconductor layer 220 may not be smooth, and the thickness of the second semiconductor layer 220 may be 100 Å. When it exceeds, the transmittance of the second semiconductor layer 220 may be reduced.

상기 제3 반도체층(230)은 상기 반도체 기판(100)의 타면, 예로서 하면에 형성된다. 상기 제3 반도체층(230)은 박막 증착 공정을 통해 형성되며, 진성 반도체층, 예로서 진성 비정질 실리콘층으로 이루어질 수 있다. 다만, 경우에 따라서 상기 제3 반도체층(230)이 미량의 도펀트, 예로서 미량의 p형 도펀트가 도핑된 비정질 실리콘층으로 이루어질 수도 있다. 이때, 상기 제3 반도체층(230)에 도핑된 도펀트의 극성은 상기 제1 반도체층(210)에 도핑된 도펀트의 극성과 반대이다. The third semiconductor layer 230 is formed on the other surface, for example, the lower surface of the semiconductor substrate 100 . The third semiconductor layer 230 is formed through a thin film deposition process, and may be formed of an intrinsic semiconductor layer, for example, an intrinsic amorphous silicon layer. However, in some cases, the third semiconductor layer 230 may be formed of an amorphous silicon layer doped with a small amount of dopant, for example, a small amount of a p-type dopant. In this case, the polarity of the dopant doped in the third semiconductor layer 230 is opposite to the polarity of the dopant doped in the first semiconductor layer 210 .

상기 제4 반도체층(240)은 상기 제3 반도체층(230)의 타면, 예로서 하면에 형성된다. 상기 제4 반도체층(240)은 박막 증착 공정을 통해 형성되며, 소정의 도펀트가 도핑된 반도체층으로 이루어질 수 있다. 이때, 상기 제4 반도체층(240)에 도핑된 도펀트의 극성은 상기 제2 반도체층(220)에 도핑된 도펀트의 극성과 반대이다. 상기 제4 반도체층(240)은 p형 비정질 실리콘층으로 이루어질 수 있다. The fourth semiconductor layer 240 is formed on the other surface, for example, the lower surface of the third semiconductor layer 230 . The fourth semiconductor layer 240 is formed through a thin film deposition process, and may be formed of a semiconductor layer doped with a predetermined dopant. In this case, the polarity of the dopant doped in the fourth semiconductor layer 240 is opposite to the polarity of the dopant doped in the second semiconductor layer 220 . The fourth semiconductor layer 240 may be formed of a p-type amorphous silicon layer.

상기 제1 투명도전층(310)은 상기 제2 반도체층(220)의 일면, 예로서 상면에 형성된다. 상기 제1 투명도전층(310)은 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD) 등과 같은 박막 증착 공정을 통해 형성된다. The first transparent conductive layer 310 is formed on one surface, for example, an upper surface of the second semiconductor layer 220 . The first transparent conductive layer 310 is formed through a thin film deposition process such as chemical vapor deposition (CVD) or atomic layer deposition (ALD).

전술한 바와 같이, 상기 제2 반도체층(220)의 전기전도도가 우수하기 때문에 상기 제1 투명도전층(310)의 두께를 얇게 형성할 수 있으며, 구체적으로 상기 제1 투명도전층(310)의 두께는 100Å 내지 500Å의 범위로 형성될 수 있다. 만약, 상기 제1 투명도전층(310)의 두께가 100Å 미만이면 상기 제1 투명도전층(310)의 저항이 커질 수 있고, 상기 제1 투명도전층(310)의 두께가 500Å를 초과하게 되면 상기 제1 투명도전층(310)의 투과율이 저하될 수 있다. As described above, since the electrical conductivity of the second semiconductor layer 220 is excellent, the thickness of the first transparent conductive layer 310 can be formed thin, and specifically, the thickness of the first transparent conductive layer 310 is It may be formed in the range of 100 Å to 500 Å. If the thickness of the first transparent conductive layer 310 is less than 100 Å, the resistance of the first transparent conductive layer 310 may increase, and when the thickness of the first transparent conductive layer 310 exceeds 500 Å, the first Transmittance of the transparent conductive layer 310 may be reduced.

상기 제1 투명도전층(310)은 인듐을 포함하는 투명산화막, 예로서 ITO로 이루어질 수 있으며, 그에 따라 전술한 바와 같이 상기 제2 반도체층(220)과 상기 제1 투명도전층(310)을 동일한 공정 장비 내에서 연속 공정으로 형성할 수 있다. The first transparent conductive layer 310 may be made of a transparent oxide film containing indium, for example, ITO. Accordingly, as described above, the second semiconductor layer 220 and the first transparent conductive layer 310 are subjected to the same process. It can be formed in a continuous process within the equipment.

상기 제1 투명도전층(310)이 인듐을 포함하는 투명산화막으로 이루어진 경우, 상기 투명산화막 내에서 인듐(Indium)의 농도는 1원자% 내지 5원자% 범위인 것이 바람직할 수 있다. 만약, 상기 투명산화막 내에서 인듐의 농도가 1원자% 미만일 경우 상기 제1 투명도전층(310)의 전기전도도가 떨어질 수 있고, 상기 투명산화막 내에서 인듐의 농도가 5원자%를 초과하게 되면 상기 제1 투명도전층(310)의 투과율이 저하될 수 있다. When the first transparent conductive layer 310 is formed of a transparent oxide film containing indium, the concentration of indium in the transparent oxide film may be preferably in the range of 1 atomic % to 5 atomic %. If the concentration of indium in the transparent oxide film is less than 1 atomic %, the electrical conductivity of the first transparent conductive layer 310 may decrease, and when the concentration of indium in the transparent oxide film exceeds 5 atomic %, the second 1 The transmittance of the transparent conductive layer 310 may be reduced.

또한, 상기 제1 투명도전층(310) 내에서 상기 인듐의 농도가 일정하지 않을 수 있다. 구체적으로, 상기 제1 투명도전층(310)의 상면에서 상기 인듐의 농도가 상기 제1 투명도전층(310)의 하면에서 상기 인듐의 농도보다 클 수 있으며, 특히, 상기 제1 투명도전층(310)의 하면에서 상기 제1 투명도전층(310)의 상면으로 갈수록 상기 인듐의 농도가 점차로 증가할 수 있다. Also, the concentration of the indium in the first transparent conductive layer 310 may not be constant. Specifically, the concentration of indium on the upper surface of the first transparent conductive layer 310 may be greater than the concentration of indium on the lower surface of the first transparent conductive layer 310 , and in particular, the concentration of indium on the lower surface of the first transparent conductive layer 310 . The concentration of the indium may gradually increase from the lower surface to the upper surface of the first transparent conductive layer 310 .

상기 제2 투명도전층(320)은 상기 제4 반도체층(240)의 일면, 예로서 하면에 형성된다. 상기 제2 투명도전층(320)은 ITO로 이루어질 수 있다. 상기 제2 투명도전층(320)은 그 위에 형성된 p형 비정질 실리콘층으로 이루어지는 상기 제4 반도체층(240)과 연속공정으로 형성하기가 어렵다. 따라서, 상기 제2 투명도전층(320)은 상기 제4 반도체층(240)의 형성 공정과는 별개의 공정인 스퍼터링(Sputtering) 공정으로 형성될 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 상기 제2 투명도전층(320)도 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD) 등과 같은 박막 증착 공정을 통해 형성될 수도 있다.The second transparent conductive layer 320 is formed on one surface, for example, a lower surface of the fourth semiconductor layer 240 . The second transparent conductive layer 320 may be made of ITO. It is difficult to form the second transparent conductive layer 320 in a continuous process with the fourth semiconductor layer 240 made of the p-type amorphous silicon layer formed thereon. Accordingly, the second transparent conductive layer 320 may be formed by a sputtering process that is separate from the process of forming the fourth semiconductor layer 240 . However, the present invention is not limited thereto, and the second transparent conductive layer 320 may also be formed through a thin film deposition process such as chemical vapor deposition (CVD) or atomic layer deposition (ALD).

상기 제1 전극(410)은 상기 제1 투명도전층(310)의 일면, 예로서 상면에 형성된다. 구체적으로, 상기 제1 전극(410)은 태양광이 입사하는 입사 면에 형성되며 따라서 상기 제1 전극(410)으로 인해서 태양광의 입사 량이 감소하는 것을 방지하기 위해서, 상기 제1 전극(410)은 소정 형태로 패턴 형성된다. 상기 제1 전극(410)은 당업계에 공지된 다양한 금속 물질로 이루어질 수 있으며, 스크린 프린팅 등 당업계에 공지된 다양한 패턴 형성공정으로 형성될 수 있다. The first electrode 410 is formed on one surface, for example, an upper surface of the first transparent conductive layer 310 . Specifically, the first electrode 410 is formed on the incident surface on which sunlight is incident, and thus, in order to prevent a decrease in the amount of sunlight incident due to the first electrode 410, the first electrode 410 is A pattern is formed in a predetermined shape. The first electrode 410 may be made of various metal materials known in the art, and may be formed by various pattern forming processes known in the art, such as screen printing.

상기 제2 전극(420)은 상기 제2 투명도전층(320)의 타면, 예로서 하면에 형성된다. 상기 제2 전극(420)은 태양광이 입사하는 입사 면과 반대 면에 형성되므로, 상기 제2 투명도전층(320)의 하면 전체에 형성될 수도 있다. 다만, 전술한 제1 전극(410)과 유사하게 상기 제2 전극(420)도 소정 형태로 패턴 형성됨으로써 태양광의 반사광이 상기 제2 투명도전층(320)의 통해서 태양 전지 내부로 입사될 수 있도록 구성될 수 있다. 상기 제2 전극(420)은 당업계에 공지된 다양한 금속 물질로 이루어질 수 있으며, 스크린 프린팅 등 당업계에 공지된 다양한 패턴 형성공정으로 형성될 수 있다.The second electrode 420 is formed on the other surface, for example, the lower surface of the second transparent conductive layer 320 . Since the second electrode 420 is formed on a surface opposite to the incident surface on which sunlight is incident, it may be formed on the entire lower surface of the second transparent conductive layer 320 . However, similar to the above-described first electrode 410, the second electrode 420 is also patterned in a predetermined shape so that the reflected light of sunlight can be incident into the solar cell through the second transparent conductive layer 320. can be The second electrode 420 may be made of various metal materials known in the art, and may be formed by various pattern forming processes known in the art, such as screen printing.

도 2는 본 발명의 다른 실시예에 따른 태양 전지의 단면도이다. 2 is a cross-sectional view of a solar cell according to another embodiment of the present invention.

도 2에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 태양 전지는 반도체 기판(100), 제1 반도체층(210), 제2 반도체층(220), 제3 반도체층(230), 제4 반도체층(240), 제5 반도체층(250), 제1 투명도전층(310), 제2 투명도전층(320), 제1 전극(410) 및 제2 전극(420)을 포함하여 이루어진다. As can be seen from FIG. 2 , the solar cell according to another embodiment of the present invention includes a semiconductor substrate 100 , a first semiconductor layer 210 , a second semiconductor layer 220 , a third semiconductor layer 230 , and a fourth It includes a semiconductor layer 240 , a fifth semiconductor layer 250 , a first transparent conductive layer 310 , a second transparent conductive layer 320 , a first electrode 410 , and a second electrode 420 .

도 2에 도시한 본 발명의 다른 실시예에 따른 태양 전지는 제5 반도체층(250)이 추가된 점을 제외하고 전술한 도 1에 따른 태양 전지와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다. The solar cell according to another embodiment of the present invention shown in FIG. 2 is the same as the solar cell according to FIG. 1 described above except that the fifth semiconductor layer 250 is added. Accordingly, the same reference numerals are assigned to the same components, and only different components will be described below.

도 2에서 알 수 있듯이, 본 발명의 다른 실시예에 따르면, 제1 반도체층(210)과 제2 반도체층(220) 사이에 제5 반도체층(250)이 추가로 형성되어 있다. 즉, 상기 제5 반도체층(250)은 상기 제1 반도체층(210)의 상면 및 상기 제2 반도체층(220)의 하면 사이에 형성된다. As can be seen from FIG. 2 , according to another embodiment of the present invention, a fifth semiconductor layer 250 is additionally formed between the first semiconductor layer 210 and the second semiconductor layer 220 . That is, the fifth semiconductor layer 250 is formed between the upper surface of the first semiconductor layer 210 and the lower surface of the second semiconductor layer 220 .

상기 제5 반도체층(250)은 박막 증착 공정을 통해 형성되며, 상기 제2 반도체층(220)과 동일한 극성의 도펀트, 예로서 n형 도펀트가 도핑된 반도체층으로 이루어질 수 있다. 이때, 상기 제5 반도체층(250)은 상기 SnO로 이루어진 제2 반도체층(220)보다 밴드갭이 작은 물질로 이루어진 것이 바람직하며, 구체적으로, 상기 제5 반도체층(250)은 n형 비정질 실리콘층으로 이루어질 수 있다. 상기 SnO로 이루어진 제2 반도체층(220)의 일함수는 상기 n형 비정질 실리콘층으로 이루어진 제5 반도체층(250)의 일함수보다 작을 수 있다. 또한, 상기 SnO로 이루어진 제2 반도체층(220)의 전도대(conduction band) 최소 에너지 레벨은 상기 n형 비정질 실리콘층으로 이루어진 제5 반도체층(250)의 전도대 최소 에너지 레벨보다 높은 것이 바람직하다. 특히, 상기 제5 반도체층(250)이 n형 비정질 실리콘층으로 이루어진 경우 상기 제1 반도체층(210)과 상기 제2 반도체층(220) 사이의 계면특성이 향상될 수 있다. The fifth semiconductor layer 250 is formed through a thin film deposition process, and may be formed of a semiconductor layer doped with a dopant having the same polarity as that of the second semiconductor layer 220 , for example, an n-type dopant. In this case, the fifth semiconductor layer 250 is preferably made of a material having a bandgap smaller than that of the second semiconductor layer 220 made of SnO. Specifically, the fifth semiconductor layer 250 is made of n-type amorphous silicon. It may consist of layers. The work function of the second semiconductor layer 220 made of SnO may be smaller than the work function of the fifth semiconductor layer 250 made of the n-type amorphous silicon layer. In addition, the minimum energy level of the conduction band of the second semiconductor layer 220 made of SnO is preferably higher than the minimum energy level of the conduction band of the fifth semiconductor layer 250 made of the n-type amorphous silicon layer. In particular, when the fifth semiconductor layer 250 is formed of an n-type amorphous silicon layer, an interface characteristic between the first semiconductor layer 210 and the second semiconductor layer 220 may be improved.

도 3은 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다. 3 is a cross-sectional view of a solar cell according to another embodiment of the present invention.

도 3에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따른 태양 전지는 반도체 기판(100), 제1 반도체층(210), 제2 반도체층(220), 제3 반도체층(230), 제4 반도체층(240), 제1 투명도전층(310), 제2 투명도전층(320), 제1 전극(410), 제2 전극(420) 및 페로브스카이트(Perovskite) 태양 전지(500)를 포함하여 이루어진다. As can be seen from FIG. 3 , the solar cell according to another embodiment of the present invention includes a semiconductor substrate 100 , a first semiconductor layer 210 , a second semiconductor layer 220 , a third semiconductor layer 230 , and a second semiconductor layer 230 . 4 The semiconductor layer 240, the first transparent conductive layer 310, the second transparent conductive layer 320, the first electrode 410, the second electrode 420 and the perovskite (Perovskite) solar cell 500 made including

도 3에 도시한 본 발명의 또 다른 실시예에 따른 태양 전지는 페로브스카이트(Perovskite) 태양 전지(500)가 추가된 점을 제외하고 전술한 도 1에 따른 태양 전지와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다. The solar cell according to another embodiment of the present invention shown in FIG. 3 is the same as the solar cell according to FIG. 1 described above except that a perovskite solar cell 500 is added. Accordingly, the same reference numerals are assigned to the same components, and only different components will be described below.

도 3에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따르면, 전술한 도 1의 구조에서 제1 투명도전층(310)과 제1 전극(410) 사이에 페로브스카이트(Perovskite) 태양 전지(500)가 추가로 형성되어 있다. As can be seen from FIG. 3 , according to another embodiment of the present invention, a perovskite solar cell (Perovskite) between the first transparent conductive layer 310 and the first electrode 410 in the structure of FIG. 1 described above. 500) is additionally formed.

따라서, 본 발명의 또 다른 실시예에 따른 태양 전지는, 상기 반도체 기판(100), 제1 반도체층(210), 제2 반도체층(220), 제3 반도체층(230), 제4 반도체층(240), 제1 투명도전층(310), 및 제2 투명도전층(320)을 포함하는 기판형 태양 전지, 및 상기 기판형 태양 전지 위에 형성된 상기 페로브스카이트 태양 전지(500)를 포함한 탠덤(tandem) 구조의 태양 전지가 된다. Accordingly, in the solar cell according to another embodiment of the present invention, the semiconductor substrate 100 , the first semiconductor layer 210 , the second semiconductor layer 220 , the third semiconductor layer 230 , and the fourth semiconductor layer (240), a substrate-type solar cell including a first transparent conductive layer 310, and a second transparent conductive layer 320, and a tandem including the perovskite solar cell 500 formed on the substrate-type solar cell ( tandem) structure of the solar cell.

이때, 상기 제1 투명도전층(310)이 상기 기판형 태양 전지와 상기 페로브스카이트 태양 전지(500) 사이의 버퍼층으로 기능할 수 있어서 별도의 버퍼층이 필요하지 않다. In this case, since the first transparent conductive layer 310 may function as a buffer layer between the substrate-type solar cell and the perovskite solar cell 500 , a separate buffer layer is not required.

상기 페로브스카이트 태양 전지(500)는 도전성 전하 전달층(520, 530) 및 광흡수층(510)을 포함한다.The perovskite solar cell 500 includes conductive charge transfer layers 520 and 530 and a light absorption layer 510 .

상기 페로브스카이트 태양 전지(500)는 하나 이상의 도전성 전하 전달층(520, 530)을 포함할 수 있다. 예를 들어, 상기 페로브스카이트 태양 전지(500)는 상기 제1 투명도전층(310) 상에서 상기 제1 투명도전층(310)과 접하는 제1 도전성 전하 전달층(520), 상기 제1 도전성 전하 전달층(520) 상에 구비된 광흡수층(510), 및 상기 광흡수층(510) 상에 구비된 제2 도전성 전하 전달층(530)을 포함하여 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니고, 상기 도전성 전하 전달층(520, 530)이 상기 광흡수층(510)의 양면 중 어느 하나의 면에만 배치될 수도 있다.The perovskite solar cell 500 may include one or more conductive charge transport layers 520 and 530 . For example, the perovskite solar cell 500 has a first conductive charge transfer layer 520 in contact with the first transparent conductive layer 310 on the first transparent conductive layer 310 , and the first conductive charge transfer It may include a light absorption layer 510 provided on the layer 520 , and a second conductive charge transfer layer 530 provided on the light absorption layer 510 . However, the present invention is not limited thereto, and the conductive charge transfer layers 520 and 530 may be disposed on only one of both surfaces of the light absorption layer 510 .

상기 제1 도전성 전하 전달층(520)은 상기 제2 반도체층(220)과 상이한 극성, 예로서 p형 극성을 가지도록 구성되고, 상기 제2 도전성 전하 전달층(530)은 상기 제1 도전성 전하 전달층(520)과 상이한 극성, 예로서 n형 극성을 가지도록 구성될 수 있다. 그에 따라, 상기 제1 도전성 전하 전달층(520)은 정공 전달층(Hole transporting layer; HTL)으로 이루어지고 상기 제2 도전성 전하 전달층(530)은 전자 전달층(Electron transporting layer; ETL)으로 이루어질 수도 있다. The first conductive charge transport layer 520 is configured to have a polarity different from that of the second semiconductor layer 220 , for example, a p-type polarity, and the second conductive charge transport layer 530 has the first conductive charge It may be configured to have a polarity different from that of the transport layer 520 , for example, an n-type polarity. Accordingly, the first conductive charge transport layer 520 is formed of a hole transporting layer (HTL) and the second conductive charge transport layer 530 is formed of an electron transporting layer (ETL). may be

상기 정공 전달층은 Spiro-MeO-TAD, Spiro-TTB, 폴리아닐린, 폴리피놀, 폴리-3,4-에틸렌다이옥시싸이오펜-폴리스타이렌설포네이트(PEDOT-PSS), 또는 폴리-[비스(4-페닐)(2,4,6-트리메틸페닐)아민](PTAA), Poly(3-hexylthiophene-2,5-diyl) (P3HT) 등과 같은 당업계에 공지된 다양한 P-type 유기물을 포함하여 이루어질 수도 있고, Ni산화물, Mo산화물 또는 V산화물, W산화물, Cu 산화물 등과 같은 당업계에 공지된 다양한 P-type 금속 산화물과 그에 더불어 다양한 P-type 유기 또는 무기물을 포함한 화합물로 이루어질 수도 있다. The hole transport layer is Spiro-MeO-TAD, Spiro-TTB, polyaniline, polypinol, poly-3,4-ethylenedioxythiophene-polystyrenesulfonate (PEDOT-PSS), or poly-[bis(4-phenyl) )(2,4,6-trimethylphenyl)amine](PTAA), Poly(3-hexylthiophene-2,5-diyl) (P3HT), etc. , Ni oxide, Mo oxide or V oxide, W oxide, Cu oxide, etc., known in the art may be made of various P-type metal oxides and a compound including various P-type organic or inorganic materials.

상기 전자 전달층은 BCP(Bathocuproine), C60, 또는 PCBM(Phenyl-C61-butyric acid methyl ester) 등과 같은 N-type 유기물 또는 ZnO, c-TiO2/mp-TiO2, SnO2, 또는 IZO와 같은 당업계에 공지된 다양한 N-type 금속 산화물과 그에 더불어 다양한 N-type 유기 또는 무기물을 포함한 화합물로 이루어질 수 있다. The electron transport layer is an N-type organic material such as BCP (Bathocuproine), C60, or PCBM (Phenyl-C61-butyric acid methyl ester), or a sugar such as ZnO, c-TiO2/mp-TiO 2 , SnO 2 , or IZO It may be composed of various N-type metal oxides known in the art and compounds including various N-type organic or inorganic materials.

상기 광흡수층(510)은 당업계에 공지된 페로브스카이트 화합물로 이루어진다. The light absorption layer 510 is made of a perovskite compound known in the art.

도 4는 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다. 4 is a cross-sectional view of a solar cell according to another embodiment of the present invention.

도 4에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따른 태양 전지는 반도체 기판(100), 제1 반도체층(210), 제2 반도체층(220), 제3 반도체층(230), 제4 반도체층(240), 제5 반도체층(250), 제1 투명도전층(310), 제2 투명도전층(320), 제1 전극(410), 제2 전극(420) 및 페로브스카이트(Perovskite) 태양 전지(500)를 포함하여 이루어진다. As can be seen from FIG. 4 , a solar cell according to another embodiment of the present invention includes a semiconductor substrate 100 , a first semiconductor layer 210 , a second semiconductor layer 220 , a third semiconductor layer 230 , and a second semiconductor layer 230 . 4 semiconductor layer 240 , fifth semiconductor layer 250 , first transparent conductive layer 310 , second transparent conductive layer 320 , first electrode 410 , second electrode 420 and perovskite ( Perovskite), including a solar cell (500).

도 4에 도시한 본 발명의 또 다른 실시예에 따른 태양 전지는 페로브스카이트 태양 전지(500)가 추가된 점을 제외하고 전술한 도 2에 따른 태양 전지와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다. The solar cell according to another embodiment of the present invention shown in FIG. 4 is the same as the solar cell according to FIG. 2 described above except that a perovskite solar cell 500 is added. Accordingly, the same reference numerals are assigned to the same components, and only different components will be described below.

도 4에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따르면, 전술한 도 2의 구조에서 제1 투명도전층(310)과 제1 전극(410) 사이에 페로브스카이트 태양 전지(500)가 추가로 형성되어 있다. As can be seen from FIG. 4 , according to another embodiment of the present invention, the perovskite solar cell 500 is disposed between the first transparent conductive layer 310 and the first electrode 410 in the structure of FIG. 2 described above. formed in addition.

따라서, 본 발명의 또 다른 실시예에 따른 태양 전지는, 상기 반도체 기판(100), 제1 반도체층(210), 제2 반도체층(220), 제3 반도체층(230), 제4 반도체층(240), 제5 반도체층(250), 제1 투명도전층(310), 및 제2 투명도전층(320)을 포함하는 기판형 태양 전지, 및 상기 기판형 태양 전지 위에 형성된 상기 페로브스카이트 태양 전지(500)를 포함한 탠덤(tandem) 구조의 태양 전지가 된다. Accordingly, in the solar cell according to another embodiment of the present invention, the semiconductor substrate 100 , the first semiconductor layer 210 , the second semiconductor layer 220 , the third semiconductor layer 230 , and the fourth semiconductor layer A substrate-type solar cell including 240 , a fifth semiconductor layer 250 , a first transparent conductive layer 310 , and a second transparent conductive layer 320 , and the perovskite solar cell formed on the substrate-type solar cell It becomes a solar cell of a tandem structure including the cell 500 .

이때, 상기 제1 투명도전층(310)이 상기 기판형 태양 전지와 상기 페로브스카이트 태양 전지(500) 사이의 버퍼층으로 기능할 수 있어서 별도의 버퍼층이 필요하지 않다. In this case, since the first transparent conductive layer 310 may function as a buffer layer between the substrate-type solar cell and the perovskite solar cell 500 , a separate buffer layer is not required.

상기 페로브스카이트 태양 전지(500)는 전술한 도 3에서와 같이 도전성 전하 전달층(520, 530) 및 광흡수층(510)을 포함하여 이루어질 수 있으며, 그에 대한 반복 설명은 생략하기로 한다. The perovskite solar cell 500 may include the conductive charge transfer layers 520 and 530 and the light absorption layer 510 as in FIG. 3 described above, and a repeated description thereof will be omitted.

도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 태양 전지의 제조 공정 단면도로서, 이는 전술한 도 1에 따른 태양 전지의 제조 공정에 관한 것이다. 이하에서는, 재료 등과 같은 동일한 구성에 대한 반복 설명은 생략하기로 한다. 5A to 5C are cross-sectional views illustrating a manufacturing process of a solar cell according to an embodiment of the present invention, which relates to the manufacturing process of the solar cell according to FIG. 1 described above. Hereinafter, repeated descriptions of the same components, such as materials, will be omitted.

우선, 도 5a에서 알 수 있듯이, 반도체 기판(100)의 일면, 예로서 상면에 제1 반도체층(210)을 형성하고, 상기 제1 반도체층(210)의 일면, 예로서 상면에 제2 반도체층(220)을 형성하고, 상기 제2 반도체층(220)의 일면, 예로서 상면에 제1 투명도전층(310)을 형성한다. First, as shown in FIG. 5A , a first semiconductor layer 210 is formed on one surface, for example, an upper surface of a semiconductor substrate 100 , and a second semiconductor layer 210 is formed on one surface, for example, an upper surface of the first semiconductor layer 210 . A layer 220 is formed, and a first transparent conductive layer 310 is formed on one surface, for example, an upper surface of the second semiconductor layer 220 .

상기 제1 반도체층(210)은 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD) 등과 같은 박막 증착 공정을 통해 진성 반도체층, 예로서 진성 비정질 실리콘층, 또는 미량의 n형 도펀트가 도핑된 반도체층, 예로서 미량의 n형 도펀트가 도핑된 비정질 실시콘층으로 형성할 수 있다. The first semiconductor layer 210 is an intrinsic semiconductor layer, for example, an intrinsic amorphous silicon layer, or a semiconductor doped with a trace n-type dopant through a thin film deposition process such as chemical vapor deposition (CVD) or atomic layer deposition (ALD). A layer, for example, an amorphous silicon layer doped with a trace amount of n-type dopant may be formed.

상기 제2 반도체층(220)은 원자층 증착법(ALD)을 이용하여 SnO로 형성할 수 있고, 상기 제1 투명도전층(310)은 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD)을 이용하여 인듐을 포함하는 투명산화막으로 형성할 수 있다. The second semiconductor layer 220 may be formed of SnO using an atomic layer deposition method (ALD), and the first transparent conductive layer 310 may be formed using a chemical vapor deposition method (CVD) or an atomic layer deposition method (ALD). It may be formed of a transparent oxide film containing indium.

이때, 상기 제2 반도체층(220)과 상기 제1 투명도전층(310)은 동일한 공정 장비 내에서 연속 공정으로 형성할 수 있다. 예로서, 챔버 내에서 Sn을 포함하는 재료와 O를 포함하는 재료를 투입하여 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD)을 이용하여 상기 SnO로 이루어진 제2 반도체층(220)을 형성하고, 이어서 상기 Sn을 포함하는 재료와 상기 O를 포함하는 재료에 인듐(Indium)을 포함하는 재료를 추가로 투입하여 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD)을 이용하여 상기 인듐을 포함하는 투명산화막으로 이루어진 제1 투명도전층(310)을 형성할 수 있다. In this case, the second semiconductor layer 220 and the first transparent conductive layer 310 may be formed in a continuous process in the same process equipment. For example, the second semiconductor layer 220 made of SnO is formed using a chemical vapor deposition (CVD) or atomic layer deposition (ALD) method by putting a material containing Sn and a material containing O in the chamber, and , followed by adding a material containing indium to the material containing Sn and the material containing O, and using chemical vapor deposition (CVD) or atomic layer deposition (ALD) to include the indium The first transparent conductive layer 310 made of a transparent oxide film may be formed.

경우에 따라서, 상기 챔버 내에서 Sn을 포함하는 재료와 O를 포함하는 재료를 투입하여 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD)을 이용하여 SnO층을 형성한 후 여기에 인듐을 추가로 도핑함으로써 인듐이 도핑되지 않은 SnO층으로 이루어진 제2 반도체층(220)과 상기 인듐이 도핑되어 상기 인듐을 포함하는 투명산화막으로 이루어진 제1 투명도전층(310)을 형성할 수도 있다. In some cases, a SnO layer is formed using a chemical vapor deposition method (CVD) or an atomic layer deposition method (ALD) by adding a material containing Sn and a material containing O in the chamber, and then adding indium thereto By doping, the second semiconductor layer 220 made of the SnO layer undoped with indium and the first transparent conductive layer 310 made of the transparent oxide layer doped with indium and including the indium may be formed.

다음, 도 5b에서 알 수 있듯이, 상기 반도체 기판(100)의 타면, 예로서 하면에 제3 반도체층(230)을 형성하고, 상기 제3 반도체층(230)의 타면, 예로서 하면에 제4 반도체층(240)을 형성하고, 상기 제4 반도체층(240)의 타면, 예로서 하면에 제2 투명도전층(320)을 형성한다. Next, as can be seen from FIG. 5B , a third semiconductor layer 230 is formed on the other surface, for example, the lower surface, of the semiconductor substrate 100 , and the fourth semiconductor layer 230 is formed on the other surface, for example, the lower surface of the third semiconductor layer 230 . A semiconductor layer 240 is formed, and a second transparent conductive layer 320 is formed on the other surface, for example, the lower surface of the fourth semiconductor layer 240 .

상기 제3 반도체층(230)은 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD) 등과 같은 박막 증착 공정을 통해 진성 반도체층, 예로서 진성 비정질 실리콘층, 또는 미량의 p형 도펀트가 도핑된 반도체층, 예로서 미량의 p형 도펀트가 도핑된 비정질 실시콘층으로 형성할 수 있다. The third semiconductor layer 230 is an intrinsic semiconductor layer, for example, an intrinsic amorphous silicon layer, or a semiconductor doped with a trace p-type dopant through a thin film deposition process such as chemical vapor deposition (CVD) or atomic layer deposition (ALD). A layer, for example, an amorphous silicon layer doped with a trace amount of p-type dopant may be formed.

상기 제4 반도체층(240)은 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD) 등과 같은 박막 증착 공정을 통해 p형 도펀트가 도핑된 반도체층, 예로서 p형 도펀트가 도핑된 비정질 실시콘층으로 형성할 수 있다. The fourth semiconductor layer 240 is a semiconductor layer doped with a p-type dopant, for example, an amorphous silicon layer doped with a p-type dopant through a thin film deposition process such as chemical vapor deposition (CVD) or atomic layer deposition (ALD). can be formed

이때, 상기 제3 반도체층(230)과 상기 제4 반도체층(240)은 동일한 공정 장비 내에서 연속 공정으로 형성할 수 있다. 구체적으로, 챔버 내에서 Si의 소스 물질을 투입하여 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD)으로 진성 비정질 실리콘층으로 이루어진 상기 제3 반도체층(230)을 형성하고, 이어서 상기 Si의 소스 물질에 p형 도펀트 물질을 추가로 투입하여 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD)으로 p형 비정질 실리콘층으로 이루어진 제4 반도체층(240)을 형성할 수 있다. In this case, the third semiconductor layer 230 and the fourth semiconductor layer 240 may be formed in a continuous process in the same process equipment. Specifically, the third semiconductor layer 230 made of an intrinsic amorphous silicon layer is formed by chemical vapor deposition (CVD) or atomic layer deposition (ALD) by introducing a source material of Si into the chamber, and then the source of Si The fourth semiconductor layer 240 including the p-type amorphous silicon layer may be formed by chemical vapor deposition (CVD) or atomic layer deposition (ALD) by additionally adding a p-type dopant material to the material.

상기 제2 투명도전층(320)은 스퍼터링(Sputtering), 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD) 등과 같은 박막 증착 공정을 통해 ITO로 형성할 수 있다. The second transparent conductive layer 320 may be formed of ITO through a thin film deposition process such as sputtering, chemical vapor deposition (CVD), or atomic layer deposition (ALD).

한편, 도 5a 공정과 도 5b 공정 사이에 특별한 순서가 있는 것은 아니다. 즉, 도 5b 공정을 먼저 수행하고, 그 후에 도 5a 공정을 수행하는 것도 가능하다. Meanwhile, there is no special order between the process of FIG. 5A and the process of FIG. 5B. That is, it is also possible to perform the process of FIG. 5B first, and then perform the process of FIG. 5A after that.

다음, 도 5c에서 알 수 있듯이, 상기 제1 투명도전층(310)의 일면, 예로서 상면에 제1 전극(410)을 형성하고 상기 제2 투명도전층(320)의 타면, 예로서 하면에 제2 전극(420)을 형성한다. Next, as can be seen in FIG. 5C , a first electrode 410 is formed on one surface, for example, an upper surface, of the first transparent conductive layer 310 , and the second surface of the second transparent conductive layer 320 is formed on the other surface, for example, a lower surface. An electrode 420 is formed.

상기 제1 전극(410)의 형성 공정과 상기 제2 전극(420)의 형성 공정 사이에 특별한 순서가 있는 것은 아니다. There is no particular order between the process of forming the first electrode 410 and the process of forming the second electrode 420 .

상기 제1 전극(410)과 상기 제2 전극(420)은 스크린 프린팅 등 당업계에 공지된 다양한 패턴 형성공정을 통해서 형성할 수 있다. The first electrode 410 and the second electrode 420 may be formed through various pattern forming processes known in the art, such as screen printing.

도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 태양 전지의 제조 공정 단면도로서, 이는 전술한 도 2에 따른 태양 전지의 제조 공정에 관한 것이다. 이하에서는, 재료 등과 같은 동일한 구성에 대한 반복 설명은 생략하기로 한다. 6A to 6C are cross-sectional views illustrating a manufacturing process of a solar cell according to another embodiment of the present invention, which relates to the manufacturing process of the solar cell according to FIG. 2 described above. Hereinafter, repeated descriptions of the same components, such as materials, will be omitted.

우선, 도 6a에서 알 수 있듯이, 반도체 기판(100)의 일면, 예로서 상면에 제1 반도체층(210)을 형성하고, 상기 제1 반도체층(210)의 일면, 예로서 상면에 제5 반도체층(250)을 형성하고, 상기 제5 반도체층(250)의 일면, 예로서 상면에 제2 반도체층(220)을 형성하고, 상기 제2 반도체층(220)의 일면, 예로서 상면에 제1 투명도전층(310)을 형성한다. First, as can be seen from FIG. 6A , a first semiconductor layer 210 is formed on one surface, for example, an upper surface of a semiconductor substrate 100 , and a fifth semiconductor layer 210 is formed on one surface, for example, an upper surface of the first semiconductor layer 210 . A layer 250 is formed, a second semiconductor layer 220 is formed on one surface, for example, an upper surface of the fifth semiconductor layer 250 , and a second semiconductor layer 220 is formed on one surface, for example, an upper surface of the second semiconductor layer 220 . 1 A transparent conductive layer 310 is formed.

상기 제1 반도체층(210)은 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD) 등과 같은 박막 증착 공정을 통해 진성 반도체층, 예로서 진성 비정질 실리콘층, 또는 미량의 n형 도펀트가 도핑된 반도체층, 예로서 미량의 n형 도펀트가 도핑된 비정질 실시콘층으로 형성할 수 있다. The first semiconductor layer 210 is an intrinsic semiconductor layer, for example, an intrinsic amorphous silicon layer, or a semiconductor doped with a trace n-type dopant through a thin film deposition process such as chemical vapor deposition (CVD) or atomic layer deposition (ALD). A layer, for example, an amorphous silicon layer doped with a trace amount of n-type dopant may be formed.

상기 제5 반도체층(250)은 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD) 등과 같은 박막 증착 공정을 통해 n형 도펀트가 도핑된 반도체층, 예로서 n형 도펀트가 도핑된 비정질 실시콘층으로 형성할 수 있다. The fifth semiconductor layer 250 is a semiconductor layer doped with an n-type dopant, for example, an amorphous silicon layer doped with an n-type dopant through a thin film deposition process such as chemical vapor deposition (CVD) or atomic layer deposition (ALD). can be formed

이때, 상기 제1 반도체층(210)과 상기 제5 반도체층(250)은 동일한 공정 장비 내에서 연속 공정으로 형성할 수 있다. 구체적으로, 챔버 내에서 Si의 소스 물질을 투입하여 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD)으로 진성 비정질 실리콘층으로 이루어진 상기 제1 반도체층(210)을 형성하고, 이어서 상기 Si의 소스 물질에 n형 도펀트 물질을 추가로 투입하여 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD)으로 n형 비정질 실리콘층으로 이루어진 제5 반도체층(250)을 형성할 수 있다. In this case, the first semiconductor layer 210 and the fifth semiconductor layer 250 may be formed in a continuous process in the same process equipment. Specifically, the first semiconductor layer 210 made of an intrinsic amorphous silicon layer is formed by chemical vapor deposition (CVD) or atomic layer deposition (ALD) by introducing a source material of Si in the chamber, and then the source of Si The fifth semiconductor layer 250 including the n-type amorphous silicon layer may be formed by chemical vapor deposition (CVD) or atomic layer deposition (ALD) by additionally adding an n-type dopant material to the material.

상기 제2 반도체층(220)은 원자층 증착법(ALD)을 이용하여 SnO로 형성할 수 있고, 상기 제1 투명도전층(310)은 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD)을 이용하여 인듐을 포함하는 투명산화막으로 형성할 수 있다. The second semiconductor layer 220 may be formed of SnO using an atomic layer deposition method (ALD), and the first transparent conductive layer 310 may be formed using a chemical vapor deposition method (CVD) or an atomic layer deposition method (ALD). It may be formed of a transparent oxide film containing indium.

이때, 상기 제2 반도체층(220)과 상기 제1 투명도전층(310)은 동일한 공정 장비 내에서 연속 공정으로 형성할 수 있다. 예로서, 챔버 내에서 Sn을 포함하는 재료와 O를 포함하는 재료를 투입하여 원자층 증착법(ALD)을 이용하여 상기 SnO로 이루어진 제2 반도체층(220)을 형성하고, 이어서 상기 Sn을 포함하는 재료와 상기 O를 포함하는 재료에 인듐(Indium)을 포함하는 재료를 추가로 투입하여 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD)을 이용하여 상기 인듐을 포함하는 투명산화막으로 이루어진 제1 투명도전층(310)을 형성할 수 있다. In this case, the second semiconductor layer 220 and the first transparent conductive layer 310 may be formed in a continuous process in the same process equipment. For example, a material containing Sn and a material containing O are put in a chamber to form the second semiconductor layer 220 made of SnO using atomic layer deposition (ALD), and then the Sn containing A first transparency made of a transparent oxide film containing indium using chemical vapor deposition (CVD) or atomic layer deposition (ALD) by additionally adding a material containing indium to the material and the material containing O The entire layer 310 may be formed.

경우에 따라서, 상기 챔버 내에서 Sn를 포함하는 재료와 O를 포함하는 재료를 투입하여 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD)을 이용하여 SnO층을 형성한 후 여기에 인듐을 추가로 도핑함으로써 인듐이 도핑되지 않은 SnO층으로 이루어진 제2 반도체층(220)과 상기 인듐이 도핑되어 상기 인듐을 포함하는 투명산화막으로 이루어진 제1 투명도전층(310)을 형성할 수도 있다. In some cases, a SnO layer is formed using a chemical vapor deposition method (CVD) or an atomic layer deposition method (ALD) by adding a material containing Sn and a material containing O in the chamber, and then adding indium thereto By doping, the second semiconductor layer 220 made of the SnO layer undoped with indium and the first transparent conductive layer 310 made of the transparent oxide layer doped with indium and including the indium may be formed.

다음, 도 6b에서 알 수 있듯이, 상기 반도체 기판(100)의 타면, 예로서 하면에 제3 반도체층(230)을 형성하고, 상기 제3 반도체층(230)의 타면, 예로서 하면에 제4 반도체층(240)을 형성하고, 상기 제4 반도체층(240)의 타면, 예로서 하면에 제2 투명도전층(320)을 형성한다. Next, as can be seen from FIG. 6B , a third semiconductor layer 230 is formed on the other surface, for example, the lower surface of the semiconductor substrate 100 , and the fourth semiconductor layer 230 is formed on the other surface, for example, the lower surface of the third semiconductor layer 230 . A semiconductor layer 240 is formed, and a second transparent conductive layer 320 is formed on the other surface, for example, the lower surface of the fourth semiconductor layer 240 .

상기 제3 반도체층(230)은 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD) 등과 같은 박막 증착 공정을 통해 진성 반도체층, 예로서 진성 비정질 실리콘층, 또는 미량의 p형 도펀트가 도핑된 반도체층, 예로서 미량의 p형 도펀트가 도핑된 비정질 실시콘층으로 형성할 수 있다. The third semiconductor layer 230 is an intrinsic semiconductor layer, for example, an intrinsic amorphous silicon layer, or a semiconductor doped with a trace p-type dopant through a thin film deposition process such as chemical vapor deposition (CVD) or atomic layer deposition (ALD). A layer, for example, an amorphous silicon layer doped with a trace amount of p-type dopant may be formed.

상기 제4 반도체층(240)은 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD) 등과 같은 박막 증착 공정을 통해 p형 도펀트가 도핑된 반도체층, 예로서 p형 도펀트가 도핑된 비정질 실시콘층으로 형성할 수 있다. The fourth semiconductor layer 240 is a semiconductor layer doped with a p-type dopant, for example, an amorphous silicon layer doped with a p-type dopant through a thin film deposition process such as chemical vapor deposition (CVD) or atomic layer deposition (ALD). can be formed

이때, 상기 제3 반도체층(230)과 상기 제4 반도체층(240)은 동일한 공정 장비 내에서 연속 공정으로 형성할 수 있다. 구체적으로, 챔버 내에서 Si의 소스 물질을 투입하여 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD)으로 진성 비정질 실리콘층으로 이루어진 상기 제3 반도체층(230)을 형성하고, 이어서 상기 Si의 소스 물질에 p형 도펀트 물질을 추가로 투입하여 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD)으로 p형 비정질 실리콘층으로 이루어진 제4 반도체층(240)을 형성할 수 있다. In this case, the third semiconductor layer 230 and the fourth semiconductor layer 240 may be formed in a continuous process in the same process equipment. Specifically, the third semiconductor layer 230 made of an intrinsic amorphous silicon layer is formed by chemical vapor deposition (CVD) or atomic layer deposition (ALD) by introducing a source material of Si into the chamber, and then the source of Si The fourth semiconductor layer 240 including the p-type amorphous silicon layer may be formed by chemical vapor deposition (CVD) or atomic layer deposition (ALD) by additionally adding a p-type dopant material to the material.

상기 제2 투명도전층(320)은 스퍼터링(Sputtering), 화학 기상 증착법(CVD) 또는 원자층 증착법(ALD) 등과 같은 박막 증착 공정을 통해 ITO로 형성할 수 있다. The second transparent conductive layer 320 may be formed of ITO through a thin film deposition process such as sputtering, chemical vapor deposition (CVD), or atomic layer deposition (ALD).

한편, 도 6a 공정과 도 6b 공정 사이에 특별한 순서가 있는 것은 아니다. 즉, 도 6b 공정을 먼저 수행하고, 그 후에 도 6a 공정을 수행하는 것도 가능하다. Meanwhile, there is no special order between the process of FIG. 6A and the process of FIG. 6B. That is, it is possible to perform the process of FIG. 6B first, and then perform the process of FIG. 6A after that.

다음, 도 6c에서 알 수 있듯이, 상기 제1 투명도전층(310)의 일면, 예로서 상면에 제1 전극(410)을 형성하고 상기 제2 투명도전층(320)의 타면, 예로서 하면에 제2 전극(420)을 형성한다. Next, as can be seen from FIG. 6C , the first electrode 410 is formed on one surface, for example, the upper surface of the first transparent conductive layer 310 , and the second surface of the second transparent conductive layer 320 is formed on the other surface, for example, the lower surface. An electrode 420 is formed.

상기 제1 전극(410)의 형성 공정과 상기 제2 전극(420)의 형성 공정 사이에 특별한 순서가 있는 것은 아니다. There is no particular order between the process of forming the first electrode 410 and the process of forming the second electrode 420 .

상기 제1 전극(410)과 상기 제2 전극(420)은 스크린 프린팅 등 당업계에 공지된 다양한 패턴 형성공정을 통해서 형성할 수 있다. The first electrode 410 and the second electrode 420 may be formed through various pattern forming processes known in the art, such as screen printing.

도 7a 내지 도 7d는 본 발명의 또 다른 실시예에 따른 태양 전지의 제조 공정 단면도로서, 이는 전술한 도 3에 따른 태양 전지의 제조 공정에 관한 것이다. 7A to 7D are cross-sectional views illustrating a manufacturing process of a solar cell according to another embodiment of the present invention, which relates to the above-described manufacturing process of the solar cell according to FIG. 3 .

우선, 도 7a에서 알 수 있듯이, 반도체 기판(100)의 일면, 예로서 상면에 제1 반도체층(210)을 형성하고, 상기 제1 반도체층(210)의 일면, 예로서 상면에 제2 반도체층(220)을 형성하고, 상기 제2 반도체층(220)의 일면, 예로서 상면에 제1 투명도전층(310)을 형성한다. First, as can be seen from FIG. 7A , a first semiconductor layer 210 is formed on one surface, for example, an upper surface of a semiconductor substrate 100 , and a second semiconductor layer 210 is formed on one surface, for example, an upper surface of the first semiconductor layer 210 . A layer 220 is formed, and a first transparent conductive layer 310 is formed on one surface, for example, an upper surface of the second semiconductor layer 220 .

도 7a의 공정은 전술한 도 5a의 공정과 동일하므로 반복 설명은 생략하기로 한다. Since the process of FIG. 7A is the same as the process of FIG. 5A described above, a repeated description will be omitted.

다음, 도 7b에서 알 수 있듯이, 상기 반도체 기판(100)의 타면, 예로서 하면에 제3 반도체층(230)을 형성하고, 상기 제3 반도체층(230)의 타면, 예로서 하면에 제4 반도체층(240)을 형성하고, 상기 제4 반도체층(240)의 타면, 예로서 하면에 제2 투명도전층(320)을 형성한다. Next, as shown in FIG. 7B , a third semiconductor layer 230 is formed on the other surface, for example, the lower surface of the semiconductor substrate 100 , and the fourth semiconductor layer 230 is formed on the other surface, for example, the lower surface of the third semiconductor layer 230 . A semiconductor layer 240 is formed, and a second transparent conductive layer 320 is formed on the other surface, for example, the lower surface of the fourth semiconductor layer 240 .

도 7b의 공정은 전술한 도 5b의 공정과 동일하므로 반복 설명은 생략하기로 한다. Since the process of FIG. 7B is the same as the process of FIG. 5B described above, a repeated description will be omitted.

한편, 도 7a 공정과 도 7b 공정 사이에 특별한 순서가 있는 것은 아니다. 즉, 도 7b 공정을 먼저 수행하고, 그 후에 도 7a 공정을 수행하는 것도 가능하다. Meanwhile, there is no special order between the process of FIG. 7A and the process of FIG. 7B. That is, it is also possible to perform the process of FIG. 7B first, and then perform the process of FIG. 7A after that.

다음, 도 7c에서 알 수 있듯이, 상기 제1 투명도전층(310)의 일면, 예로서 상면에 페로브스카이트 태양 전지(500)를 형성한다. Next, as can be seen from FIG. 7C , a perovskite solar cell 500 is formed on one surface, for example, an upper surface of the first transparent conductive layer 310 .

상기 페로브스카이트 태양 전지(500)의 형성 공정은 상기 제1 투명도전층(310)의 상면 상에 제1 도전성 전하 전달층(520)을 형성하고, 상기 제1 도전성 전하 전달층(520)의 상면 상에 광흡수층(510)을 형성하고, 상기 광흡수층(510)의 상면 상에 제2 도전성 전하 전달층(530)을 형성하는 공정을 포함할 수 있다. In the process of forming the perovskite solar cell 500 , a first conductive charge transfer layer 520 is formed on the upper surface of the first transparent conductive layer 310 , and the first conductive charge transfer layer 520 is formed. The process may include forming the light absorption layer 510 on the upper surface and forming the second conductive charge transfer layer 530 on the upper surface of the light absorption layer 510 .

상기 제1 도전성 전하 전달층(520)의 형성 공정은 증발법(Evaporation) 등과 같은 박막 증착 공정을 통해서 유기물로 이루어진 정공 전달층(HTL)을 형성하는 공정으로 이루어질 수 있고, 상기 제2 도전성 전하 전달층(530)의 형성 공정은 증발법(Evaporation) 등과 같은 박막 증착 공정을 통해서 유기물로 이루어진 전자 전달층(ETL)을 형성하는 공정으로 이루어질 수 있다. The process of forming the first conductive charge transfer layer 520 may be a process of forming a hole transport layer (HTL) made of an organic material through a thin film deposition process such as evaporation, and the second conductive charge transfer The process of forming the layer 530 may be a process of forming an electron transport layer (ETL) made of an organic material through a thin film deposition process such as evaporation.

상기 광흡수층(510)의 형성 공정은 용액 공정 또는 화학 기상 증착법(CVD) 등과 같은 박막 증착 공정을 통해 페로브스카이트 화합물을 형성하는 공정으로 이루어질 수 있다. The process of forming the light absorption layer 510 may be a process of forming a perovskite compound through a solution process or a thin film deposition process such as chemical vapor deposition (CVD).

다음, 도 7d에서 알 수 있듯이, 상기 페로브스카이트 태양 전지(500)의 일면, 예로서 상면에 제1 전극(410)을 형성하고 상기 제2 투명도전층(320)의 타면, 예로서 하면에 제2 전극(420)을 형성한다. Next, as can be seen from FIG. 7D , a first electrode 410 is formed on one surface, for example, an upper surface of the perovskite solar cell 500 and the other surface of the second transparent conductive layer 320, for example, on a lower surface. A second electrode 420 is formed.

상기 제1 전극(410)의 형성 공정과 상기 제2 전극(420)의 형성 공정 사이에 특별한 순서가 있는 것은 아니다. 상기 제1 전극(410)과 상기 제2 전극(420)은 스크린 프린팅 등 당업계에 공지된 다양한 패턴 형성공정을 통해서 형성할 수 있다. There is no particular order between the process of forming the first electrode 410 and the process of forming the second electrode 420 . The first electrode 410 and the second electrode 420 may be formed through various pattern forming processes known in the art, such as screen printing.

도 8a 내지 도 8d는 본 발명의 또 다른 실시예에 따른 태양 전지의 제조 공정 단면도로서, 이는 전술한 도 4에 따른 태양 전지의 제조 공정에 관한 것이다. 8A to 8D are cross-sectional views illustrating a manufacturing process of a solar cell according to another embodiment of the present invention, which relates to the manufacturing process of the solar cell according to FIG. 4 described above.

우선, 도 8a에서 알 수 있듯이, 반도체 기판(100)의 일면, 예로서 상면에 제1 반도체층(210)을 형성하고, 상기 제1 반도체층(210)의 일면, 예로서 상면에 제5 반도체층(250)을 형성하고, 상기 제5 반도체층(250)의 일면, 예로서 상면에 제2 반도체층(220)을 형성하고, 상기 제2 반도체층(220)의 일면, 예로서 상면에 제1 투명도전층(310)을 형성한다. First, as can be seen from FIG. 8A , a first semiconductor layer 210 is formed on one surface, for example, an upper surface of a semiconductor substrate 100 , and a fifth semiconductor layer 210 is formed on one surface, for example, an upper surface of the first semiconductor layer 210 . A layer 250 is formed, a second semiconductor layer 220 is formed on one surface, for example, an upper surface of the fifth semiconductor layer 250 , and a second semiconductor layer 220 is formed on one surface, for example, an upper surface of the second semiconductor layer 220 . 1 A transparent conductive layer 310 is formed.

도 8a의 공정은 전술한 도 6a의 공정과 동일하므로 반복 설명은 생략하기로 한다. Since the process of FIG. 8A is the same as the process of FIG. 6A described above, a repeated description will be omitted.

다음, 도 8b에서 알 수 있듯이, 상기 반도체 기판(100)의 타면, 예로서 하면에 제3 반도체층(230)을 형성하고, 상기 제3 반도체층(230)의 타면, 예로서 하면에 제4 반도체층(240)을 형성하고, 상기 제4 반도체층(240)의 타면, 예로서 하면에 제2 투명도전층(320)을 형성한다. Next, as shown in FIG. 8B , a third semiconductor layer 230 is formed on the other surface, for example, the lower surface of the semiconductor substrate 100 , and the fourth semiconductor layer 230 is formed on the other surface, for example, the lower surface of the third semiconductor layer 230 . A semiconductor layer 240 is formed, and a second transparent conductive layer 320 is formed on the other surface, for example, the lower surface of the fourth semiconductor layer 240 .

도 8b의 공정은 전술한 도 6b의 공정과 동일하므로 반복 설명은 생략하기로 한다. Since the process of FIG. 8B is the same as the process of FIG. 6B described above, a repeated description will be omitted.

한편, 도 8a 공정과 도 8b 공정 사이에 특별한 순서가 있는 것은 아니다. 즉, 도 8b 공정을 먼저 수행하고, 그 후에 도 8a 공정을 수행하는 것도 가능하다. Meanwhile, there is no special order between the process of FIG. 8A and the process of FIG. 8B. That is, it is also possible to perform the process of FIG. 8B first, and then perform the process of FIG. 8A after that.

다음, 도 8c에서 알 수 있듯이, 상기 제1 투명도전층(310)의 일면, 예로서 상면에 페로브스카이트 태양 전지(500)를 형성한다. Next, as shown in FIG. 8C , a perovskite solar cell 500 is formed on one surface, for example, an upper surface of the first transparent conductive layer 310 .

상기 페로브스카이트 태양 전지(500)의 형성 공정은 상기 제1 투명도전층(310)의 상면 상에 제1 도전성 전하 전달층(520)을 형성하고, 상기 제1 도전성 전하 전달층(520)의 상면 상에 광흡수층(510)을 형성하고, 상기 광흡수층(510)의 상면 상에 제2 도전성 전하 전달층(530)을 형성하는 공정을 포함할 수 있다. In the forming process of the perovskite solar cell 500 , a first conductive charge transfer layer 520 is formed on the upper surface of the first transparent conductive layer 310 , and the first conductive charge transfer layer 520 is formed. The process may include forming the light absorption layer 510 on the upper surface and forming the second conductive charge transfer layer 530 on the upper surface of the light absorption layer 510 .

상기 제1 도전성 전하 전달층(520)의 형성 공정은 증발법(Evaporation) 등과 같은 박막 증착 공정을 통해서 유기물로 이루어진 정공 전달층(HTL)을 형성하는 공정으로 이루어질 수 있고, 상기 제2 도전성 전하 전달층(530)의 형성 공정은 증발법(Evaporation) 등과 같은 박막 증착 공정을 통해서 유기물로 이루어진 전자 전달층(ETL)을 형성하는 공정으로 이루어질 수 있다. The process of forming the first conductive charge transfer layer 520 may be a process of forming a hole transport layer (HTL) made of an organic material through a thin film deposition process such as evaporation, and the second conductive charge transfer The process of forming the layer 530 may be a process of forming an electron transport layer (ETL) made of an organic material through a thin film deposition process such as evaporation.

상기 광흡수층(510)의 형성 공정은 용액 공정 또는 화학 기상 증착법(CVD) 등과 같은 박막 증착 공정을 통해 페로브스카이트 화합물을 형성하는 공정으로 이루어질 수 있다. The process of forming the light absorption layer 510 may be a process of forming a perovskite compound through a solution process or a thin film deposition process such as chemical vapor deposition (CVD).

다음, 도 8d에서 알 수 있듯이, 상기 페로브스카이트 태양 전지(500)의 일면, 예로서 상면에 제1 전극(410)을 형성하고 상기 제2 투명도전층(320)의 타면, 예로서 하면에 제2 전극(420)을 형성한다. Next, as can be seen in FIG. 8D , a first electrode 410 is formed on one surface, for example, an upper surface of the perovskite solar cell 500 and the other surface of the second transparent conductive layer 320, for example, on a lower surface. A second electrode 420 is formed.

상기 제1 전극(410)의 형성 공정과 상기 제2 전극(420)의 형성 공정 사이에 특별한 순서가 있는 것은 아니다. 상기 제1 전극(410)과 상기 제2 전극(420)은 스크린 프린팅 등 당업계에 공지된 다양한 패턴 형성공정을 통해서 형성할 수 있다. There is no particular order between the process of forming the first electrode 410 and the process of forming the second electrode 420 . The first electrode 410 and the second electrode 420 may be formed through various pattern forming processes known in the art, such as screen printing.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made within the scope without departing from the technical spirit of the present invention. . Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to illustrate, and the scope of the technical spirit of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present invention should be construed by the claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

100: 반도체 기판
210, 220, 230, 240, 250: 제1, 제2, 제3, 제4, 제5 반도체층
310, 320: 제1, 제2 투명도전층
410, 420: 제1, 제2 전극
500: 페로브스카이트 태양 전지 510: 광흡수층
520, 530: 제1, 제2 도전성 전하 전달층100: semiconductor substrate
210, 220, 230, 240, 250: first, second, third, fourth, and fifth semiconductor layers
310 and 320: first and second transparent conductive layers
410, 420: first and second electrodes
500: perovskite solar cell 510: light absorption layer
520 and 530: first and second conductive charge transport layers

Claims (15)

반도체 기판;
상기 반도체 기판의 일면 상에 구비된 제1 반도체층;
상기 제1 반도체층의 일면 상에 구비된 제2 반도체층;
상기 제2 반도체층의 일면 상에 구비된 제1 투명도전층; 및
상기 제1 투명도전층의 일면 상에 구비된 제1 전극을 포함하고,
상기 제2 반도체층은 Sn을 포함한 n형 반도체 물질을 포함하여 이루어진 태양 전지. semiconductor substrate;
a first semiconductor layer provided on one surface of the semiconductor substrate;
a second semiconductor layer provided on one surface of the first semiconductor layer;
a first transparent conductive layer provided on one surface of the second semiconductor layer; and
and a first electrode provided on one surface of the first transparent conductive layer,
The second semiconductor layer is a solar cell comprising an n-type semiconductor material including Sn. 제1항에 있어서,
상기 제1 반도체층은 진성 비정질 실리콘층으로 이루어지고,
상기 제1 반도체층과 상기 제2 반도체층 사이에 n형 비정질 실리콘층이 추가로 구비되어 있는 태양 전지. According to claim 1,
The first semiconductor layer is made of an intrinsic amorphous silicon layer,
A solar cell in which an n-type amorphous silicon layer is further provided between the first semiconductor layer and the second semiconductor layer. 제1항에 있어서,
상기 제2 반도체층의 두께는 10Å 내지 100Å의 범위로 형성되고, 상기 제1 투명도전층의 두께는 100Å 내지 500Å의 범위로 형성된 태양 전지. According to claim 1,
The thickness of the second semiconductor layer is formed in the range of 10 Å to 100 Å, and the thickness of the first transparent conductive layer is formed in the range of 100 Å to 500 Å. 제1항에 있어서,
상기 제1 투명도전층은 인듐을 포함하는 투명산화막으로 이루어지고, 상기 투명산화막 내에서 인듐의 농도는 1원자% 내지 5원자% 범위인 태양 전지. According to claim 1,
The first transparent conductive layer is made of a transparent oxide film containing indium, and the concentration of indium in the transparent oxide film is in the range of 1 atomic % to 5 atomic %. 제4항에 있어서,
상기 제1 투명도전층의 상면에서의 상기 인듐의 농도가 상기 제1 투명도전층의 하면에서의 상기 인듐의 농도보다 큰 태양 전지. 5. The method of claim 4,
The solar cell in which the concentration of the indium on the upper surface of the first transparent conductive layer is greater than the concentration of the indium on the lower surface of the first transparent conductive layer. 제5항에 있어서,
상기 제1 투명도전층의 하면에서 상기 제1 투명도전층의 상면으로 갈수록 상기 인듐의 농도가 점차로 증가하는 태양 전지. 6. The method of claim 5,
A solar cell in which the concentration of indium gradually increases from a lower surface of the first transparent conductive layer to an upper surface of the first transparent conductive layer. 제2항에 있어서,
상기 제2 반도체층의 밴드갭은 상기 n형 비정질 실리콘층의 밴드갭보다 크고,
상기 제2 반도체층의 전도대 최소 에너지 레벨은 상기 n형 비정질 실리콘층의 전도대 최소 에너지 레벨보다 높은 태양 전지. 3. The method of claim 2,
The band gap of the second semiconductor layer is larger than the band gap of the n-type amorphous silicon layer,
The conduction band minimum energy level of the second semiconductor layer is higher than the conduction band minimum energy level of the n-type amorphous silicon layer. 제1항에 있어서,
상기 반도체 기판의 타면 상에 구비된 제3 반도체층;
상기 제3 반도체층의 타면 상에 구비된 p형 제4 반도체층;
상기 p형 제4 반도체층의 타면 상에 구비된 제2 투명도전층; 및
상기 제2 투명도전층의 타면 상에 구비된 제2 전극을 추가로 포함하여 이루어진 태양 전지. According to claim 1,
a third semiconductor layer provided on the other surface of the semiconductor substrate;
a p-type fourth semiconductor layer provided on the other surface of the third semiconductor layer;
a second transparent conductive layer provided on the other surface of the p-type fourth semiconductor layer; and
A solar cell comprising a second electrode provided on the other surface of the second transparent conductive layer. 제1항에 있어서,
상기 제1 투명도전층과 상기 제1 전극 사이에 구비된 페로브 스카이트 태양 전지를 추가로 포함하고,
상기 페로브 스카이트 태양 전지는
상기 제1 투명도전층과 접하는 정공 전달층으로 이루어진 제1 도전성 전하 전달층;
상기 제1 도전성 전하 전달층 상에 구비된 페로브스카이트 화합물로 이루어진 광흡수층; 및
상기 광흡수층 상에 구비된 전자 전달층으로 이루어진 제2 도전성 전하 전달층을 포함하여 이루어진 태양 전지. According to claim 1,
Further comprising a perovskite solar cell provided between the first transparent conductive layer and the first electrode,
The perovskite solar cell is
a first conductive charge transport layer comprising a hole transport layer in contact with the first transparent conductive layer;
a light absorption layer made of a perovskite compound provided on the first conductive charge transfer layer; and
A solar cell comprising a second conductive charge transport layer comprising an electron transport layer provided on the light absorption layer. 반도체 기판의 일면 상에 제1 반도체층을 형성하는 공정;
상기 제1 반도체층의 일면 상에 제2 반도체층을 형성하는 공정;
상기 제2 반도체층의 일면 상에 제1 투명도전층을 형성하는 공정; 및
상기 제1 투명도전층 상에 제1 전극을 형성하는 공정을 포함하고,
상기 제2 반도체층의 형성 공정 및 상기 제1 투명도전층의 형성 공정은 동일한 공정 장비 내에서 수행되는 연속 공정으로 이루어진 태양 전지의 제조 방법. forming a first semiconductor layer on one surface of a semiconductor substrate;
forming a second semiconductor layer on one surface of the first semiconductor layer;
forming a first transparent conductive layer on one surface of the second semiconductor layer; and
and forming a first electrode on the first transparent conductive layer,
The method of manufacturing a solar cell comprising the process of forming the second semiconductor layer and the process of forming the first transparent conductive layer are continuous processes performed in the same process equipment. 제10항에 있어서,
상기 제1 반도체층의 형성 공정과 상기 제2 반도체층의 형성 공정 사이에 n형 비정질 실리콘층을 형성하는 공정을 추가로 포함하고,
상기 제1 반도체층의 형성 공정 및 상기 n형 비정질 실리콘층의 형성 공정은 동일한 공정 장비 내에서 수행되는 연속 공정으로 이루어진 태양 전지의 제조 방법. 11. The method of claim 10,
Further comprising a step of forming an n-type amorphous silicon layer between the step of forming the first semiconductor layer and the step of forming the second semiconductor layer,
The method of manufacturing a solar cell comprising the process of forming the first semiconductor layer and the process of forming the n-type amorphous silicon layer is a continuous process performed in the same process equipment. 제10항에 있어서,
상기 제2 반도체층의 형성 공정은 챔버 내에서 Sn을 포함하는 재료와 O를 포함하는 재료를 투입하여 SnO를 형성하는 공정으로 이루어지고,
상기 제1 투명도전층의 형성 공정은 상기 챔버 내에서 상기 Sn을 포함하는 재료, 상기 O를 포함하는 재료 및 인듐을 포함하는 재료를 투입하여 인듐을 포함하는 투명산화막을 형성하는 공정으로 이루어진 태양 전지의 제조 방법. 11. The method of claim 10,
The forming process of the second semiconductor layer consists of a process of forming SnO by injecting a material containing Sn and a material containing O in a chamber,
The forming process of the first transparent conductive layer includes a process of forming a transparent oxide film including indium by adding the Sn-containing material, the O-containing material, and the indium-containing material in the chamber. manufacturing method. 제10항에 있어서,
상기 제2 반도체층의 형성 공정 및 상기 제1 투명도전층의 형성 공정은 챔버 내에서 Sn을 포함하는 재료와 O를 포함하는 재료를 투입하여 SnO층을 형성한 후 여기에 인듐을 추가로 도핑함으로써 인듐이 도핑되지 않은 SnO층으로 이루어진 상기 제2 반도체층과 상기 인듐이 도핑되어 상기 인듐을 포함하는 투명산화막으로 이루어진 상기 제1 투명도전층을 형성하는 공정으로 이루어진 태양 전지의 제조 방법. 11. The method of claim 10,
In the process of forming the second semiconductor layer and the process of forming the first transparent conductive layer, a SnO layer is formed by adding a material containing Sn and a material containing O in a chamber, and then indium is additionally doped thereto. and forming the second semiconductor layer made of the undoped SnO layer and the first transparent conductive layer made of the transparent oxide film containing the indium doped with indium. 제10항에 있어서,
상기 반도체 기판의 타면 상에 제3 반도체층을 형성하는 공정;
상기 제3 반도체층의 타면 상에 제4 반도체층을 형성하는 공정;
상기 제4 반도체층의 타면 상에 제2 투명도전층을 형성하는 공정; 및
상기 제2 투명도전층의 타면 상에 제2 전극을 형성하는 공정을 추가로 포함하여 이루어진 태양 전지의 제조 방법. 11. The method of claim 10,
forming a third semiconductor layer on the other surface of the semiconductor substrate;
forming a fourth semiconductor layer on the other surface of the third semiconductor layer;
forming a second transparent conductive layer on the other surface of the fourth semiconductor layer; and
A method of manufacturing a solar cell comprising the step of forming a second electrode on the other surface of the second transparent conductive layer. 제10항에 있어서,
상기 제1 투명도전층과 상기 제1 전극 사이에 페로브 스카이트 태양 전지를 형성하는 공정을 추가로 포함하고,
상기 페로브 스카이트 태양 전지를 형성하는 공정은
상기 제1 투명도전층과 접하는 정공 전달층으로 이루어진 제1 도전성 전하 전달층을 형성하는 공정;
상기 제1 도전성 전하 전달층 상에 페로브스카이트 화합물로 이루어진 광흡수층을 형성하는 공정; 및
상기 광흡수층 상에 전자 전달층으로 이루어진 제2 도전성 전하 전달층을 형성하는 공정을 포함하여 이루어진 태양 전지의 제조 방법. 11. The method of claim 10,
Further comprising the step of forming a perovskite solar cell between the first transparent conductive layer and the first electrode,
The process of forming the perovskite solar cell is
forming a first conductive charge transport layer including a hole transport layer in contact with the first transparent conductive layer;
forming a light absorption layer made of a perovskite compound on the first conductive charge transport layer; and
and forming a second conductive charge transport layer including an electron transport layer on the light absorption layer.
KR1020210031590A 2021-03-10 2021-03-10 Solar Cell and Method of manufacturing the same KR102578719B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210031590A KR102578719B1 (en) 2021-03-10 2021-03-10 Solar Cell and Method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210031590A KR102578719B1 (en) 2021-03-10 2021-03-10 Solar Cell and Method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20220127053A true KR20220127053A (en) 2022-09-19
KR102578719B1 KR102578719B1 (en) 2023-09-14

Family

ID=83460729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210031590A KR102578719B1 (en) 2021-03-10 2021-03-10 Solar Cell and Method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102578719B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117597A (en) * 2006-11-02 2008-05-22 Fujikura Ltd Transparent conductive board and its manufacturing method
KR101886832B1 (en) * 2017-11-20 2018-08-08 충남대학교산학협력단 Silicon Solar Cell having Carrier Selective Contact
KR20190089394A (en) * 2018-01-22 2019-07-31 엘지전자 주식회사 Solar cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117597A (en) * 2006-11-02 2008-05-22 Fujikura Ltd Transparent conductive board and its manufacturing method
KR101886832B1 (en) * 2017-11-20 2018-08-08 충남대학교산학협력단 Silicon Solar Cell having Carrier Selective Contact
KR20190089394A (en) * 2018-01-22 2019-07-31 엘지전자 주식회사 Solar cell

Also Published As

Publication number Publication date
KR102578719B1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
JP4966653B2 (en) Tandem photovoltaic cell with shared organic electrode and method for manufacturing the same
US9431621B2 (en) Metal oxide charge transport material doped with organic molecules
EP2942826A2 (en) Doped perovskites and their use as active and/or charge transport layers in optoelectronic devices
WO2019227083A1 (en) Interconnection structures for perovskite tandem solar cells
US20110237019A1 (en) Method for Improving the Efficiency of Flexible Organic Solar Cells
US11410818B2 (en) Semiconductor elements and method for manufacturing the same
EP4322235A1 (en) Perovskite solar cell and tandem solar cell comprising same
KR20190053374A (en) Tandem solar cell
US20200161483A1 (en) Hole blocking layers for electronic devices and method of producing an electronic device having a hole-blocking layer
US11205735B2 (en) Low temperature p-i-n hybrid mesoporous optoelectronic device
CN212934664U (en) Perovskite solar cell with composite transmission layer
US20240204117A1 (en) Solar cell and manufacturing method therefor
KR102578719B1 (en) Solar Cell and Method of manufacturing the same
KR20220127054A (en) Solar Cell and Method of manufacturing the same
KR101161582B1 (en) Transparent optical multilayer and transparent photovoltaic cell having the same
US20230345743A1 (en) Multilayer junction photoelectric conversion element and method for manufacturing the same
KR102667799B1 (en) Solar cell and method for manufacturing the same
US20240107785A1 (en) Simplified structure of two-terminal tandem solar cells with transparent conducting oxide junction material
KR20230082159A (en) Transparent solar cell including light absorbing layer
KR20230070706A (en) Tandem solar cell
KR20230120370A (en) Solar cell, tandem solar cell containing conductive passibation layer and manufacturing method thereof
KR20240002917A (en) Perovskite solar cell and Method of manufacturing the same
KR20220162951A (en) Solar Cell and Method of manufacturing the same
WO2012092972A1 (en) Electronic or optoelectronic component comprising organic layers

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant