KR20220123024A - 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 - Google Patents

반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 Download PDF

Info

Publication number
KR20220123024A
KR20220123024A KR1020227025686A KR20227025686A KR20220123024A KR 20220123024 A KR20220123024 A KR 20220123024A KR 1020227025686 A KR1020227025686 A KR 1020227025686A KR 20227025686 A KR20227025686 A KR 20227025686A KR 20220123024 A KR20220123024 A KR 20220123024A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
emitting device
layer
individual pixel
Prior art date
Application number
KR1020227025686A
Other languages
English (en)
Inventor
김정섭
정연홍
문성현
김명수
김윤철
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of KR20220123024A publication Critical patent/KR20220123024A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명에 따른 디스플레이 장치는 기판, 상기 기판에 배치되는 반도체 발광소자들, 상기 반도체 발광소자들을 덮도록 형성되는 평탄화층 및 상기 반도체 발광소자들과 전기적으로 연결되는 배선 전극을 포함하고, 상기 기판은 상기 반도체 발광소자들이 배치되는 개별 화소 영역들을 포함하며, 상기 개별 화소 영역들은, 상기 반도체 발광소자들이 배치되며 상기 반도체 발광소자에서 출력된 광을 방출하는 제1 개별 화소 영역; 및 인접한 제1 개별 화소 영역에서 출력된 광을 방출하도록 리페어층이 배치되는 제2 개별 화소 영역 중 어느 하나에 해당하는 것을 특징으로 한다.

Description

반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
본 발명은 반도체 발광소자, 특히, 수 내지 수십 ㎛ 크기의 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법에 관한 것이다.
최근에는 디스플레이 기술분야에서 대면적 디스플레이를 구현하기 위하여, 액정 디스플레이(LCD), 유기 발광소자 디스플레이(OLED), 그리고 마이크로 LED 디스플레이 등이 경쟁하고 있다.
이들 중 100 ㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자(마이크로 LED)를 이용한 디스플레이는 편광판 등을 사용하여 빛을 흡수하지 않기 때문에 매우 높은 효율을 제공할 수 있다.
그러나 마이크로 LED 디스플레이의 경우 대면적을 구현하기 위해서는 수백만 개의 반도체 발광소자들을 필요로 하기 때문에 다른 기술들에 비해 소자들을 전사하는 것이 어려운 문제가 있다.
마이크로 LED의 전사공정으로 현재 개발되고 있는 기술은 픽앤플레이스(pick & place), 레이저 리프트 오프법(Laser Lift-Off, LLO) 또는 자가조립 등이 있다.
본 발명은 새로운 리페어 방식을 적용한 디스플레이 장치 및 이의 제조방법을 제공하는 것을 목적으로 한다.
구체적으로, 본 발명은 결함 있는 반도체 발광소자를 대체하여 주변에 배치된 반도체 발광소자에서 출력되는 광을 이용하는 구조의 디스플레이 장치 및 이의 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 디스플레이 장치는 기판, 상기 기판에 배치되는 반도체 발광소자들, 상기 반도체 발광소자들을 덮도록 형성되는 평탄화층 및 상기 반도체 발광소자들과 전기적으로 연결되는 배선 전극을 포함하고, 상기 기판은 상기 반도체 발광소자들이 배치되는 개별 화소 영역들을 포함하며, 상기 개별 화소 영역들은, 상기 반도체 발광소자들이 배치되며 상기 반도체 발광소자에서 출력된 광을 방출하는 제1 개별 화소 영역; 및 인접한 제1 개별 화소 영역에서 출력된 광을 방출하도록 리페어층이 배치되는 제2 개별 화소 영역 중 어느 하나에 해당하는 것을 특징으로 한다.
본 발명에 따르면, 상기 기판은 인접한 복수의 개별 화소 영역들로 구성되는 단위 화소 영역들을 포함하며, 상기 단위 화소 영역들은, 상기 제1 개별 화소 영역들만으로 구성되는 제1 단위 화소 영역; 상기 제2 개별 화소 영역들만으로 구성되는 제2 단위 화소 영역; 및 상기 제1 및 제2 개별 화소 영역들로 구성되는 제3 단위 화소 영역 중 어느 하나에 해당하는 것을 특징으로 한다.
본 발명에 따르면, 상기 제2 단위 화소 영역은, 상기 제2 단위 화소 영역을 구성하는 복수의 개별 화소 영역들에 걸쳐 연속적으로 리페어층이 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 제3 단위 화소 영역을 구성하는 복수의 개별 화소 영역들을 둘러싸도록 형성되는 확장 리페어층을 더 포함하며, 상기 확장 리페어층은, 불연속적인 지점을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 리페어층은, 상기 평탄화층보다 작은 굴절률을 갖는 물질로 형성되는 것을 특징으로 한다.
본 발명에 따르면, 상기 리페어층은, 산란체 또는 반사체를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 평탄화층은, 제1 굴절률을 갖는 제1 평탄화층; 및 상기 제1 굴절률보다 작은 제2 굴절률을 갖는 제2 평탄화층을 포함하며, 상기 제1 평탄화층은, 상기 제3 단위 화소 영역을 구성하는 개별 화소 영역들을 덮도록 형성되는 것을 특징으로 한다.
본 발명에 따르면, 상기 제1 평탄화층은, 상기 제3 단위 화소 영역과 인접한 제1 단위 화소 영역으로 연장되어 상기 인접한 제1 단위 화소 영역을 구성하는 개별 화소 영역들을 덮도록 형성되는 것을 특징으로 한다.
본 발명에 따르면, 상기 제1 평탄화층은, 상기 제3 단위 화소 영역 및 상기 제3 단위 화소 영역과 인접한 제1 단위 화소 영역의 적어도 일부를 덮도록 형성되는 것을 특징으로 한다.
본 발명에 따른 디스플레이 장치의 제조방법은 기판의 개별 화소 영역에 반도체 발광소자들을 배치하는 단계; 상기 반도체 발광소자들을 덮도록 평탄화층을 형성하고, 상기 평탄화층 상에 상기 반도체 발광소자와 전기적으로 연결되는 배선 전극을 형성하는 단계; 상기 반도체 발광소자들 중 결함 있는 불량 반도체 발광소자, 상기 불량 반도체 발광소자를 덮는 평탄화층 및 상기 불량 반도체 발광소자와 전기적으로 연결된 배선 전극을 제거하는 단계; 및 상기 불량 반도체 발광소자가 제거된 개별 화소 영역 상에 리페어층을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 불량 반도체 발광소자와 인접한 반도체 발광소자, 상기 반도체 발광소자를 덮는 평탄화층 및 상기 반도체 발광소자와 전기적으로 연결된 배선 전극을 제거하는 단계를 더 포함하며, 상기 리페어층은, 상기 불량 반도체 발광소자가 제거된 개별 화소 영역에서 상기 불량 반도체 발광소자와 인접한 상기 반도체 발광소자가 제거된 개별 화소 영역으로 연장 형성되는 것을 특징으로 한다.
본 발명에 따르면, 상기 불량 반도체 발광소자 및 상기 불량 반도체 발광소자와 인접한 반도체 발광소자 주변의 평탄화층을 일부 제거하는 단계; 및 상기 평탄화층이 제거된 영역 상에 상기 리페어층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명에 따른 디스플레이 장치의 제조방법은 기판에 배선 전극을 형성하고, 상기 기판의 개별 화소 영역에 상기 배선 전극과 전기적으로 연결되도록 반도체 발광소자들을 배치하는 단계; 상기 반도체 발광소자들 중 결함 있는 불량 반도체 발광소자 및 상기 불량 반도체 발광소자와 전기적으로 연결된 배선 전극을 제거하는 단계; 상기 불량 반도체 발광소자가 제거된 개별 화소 영역 상에 리페어층을 형성하는 단계; 및 상기 반도체 발광소자들 및 상기 리페어층을 덮도록 평탄화층을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 상기 평탄화층을 형성하는 단계는, 적어도 상기 리페어층 및 상기 리페어층과 인접한 반도체 발광소자를 덮도록 제1 평탄화층을 형성하는 단계; 및 상기 기판의 전면에 대하여 제2 평탄화층을 형성하는 단계를 포함하며, 상기 제1 평탄화층은 상기 제2 평탄화층보다 굴절률이 큰 것을 특징으로 한다.
본 발명은 결함 있는 반도체 발광소자를 대체하여 주변에 배치된 반도체 발광소자에서 출력되는 광을 이용함으로써 후공정은 간소화하면서 디스플레이 패널의 품질은 유지할 수 있는 효과가 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 B-B 및 C-C를 따라 취한 단면도들이다.
도 4는 도 3의 플립칩 타입 반도체 발광소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립칩 타입 반도체 발광소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 취한 단면도이다.
도 9는 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
도 10 및 도 14는 디스플레이 장치의 단위 화소 유닛들과 불량 반도체 발광소자를 포함하는 단위 화소 유닛의 단면도이다.
도 11 내지 도 13은 도 10에 따른 디스플레이 장치에 적용되는 리페어 구조의 다양한 실시예를 설명하기 위한 개념도들이다.
도 15 내지 도 17은 도 14에 따른 디스플레이 장치에 적용되는 리페어 구조의 다양한 실시예를 설명하기 위한 개념도들이다.
도 18a 내지 도 18c는 각각 도 11 내지 도 13에 따른 리페어 구조를 제작하는 방법을 설명하기 위한 개념도들이다.
도 19a 내지 도 19c는 각각 도 15 내지 도 17에 따른 리페어 구조를 제작하는 방법을 설명하기 위한 개념도들이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 “모듈” 및 “부”는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니된다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 “상(on)”에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있는 것으로 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰(mobile phone), 스마트폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistant), PMP(portable multimedia player), 네비게이션, 슬레이트 PC(slate PC), 테ㄹ블릿 PC(tablet PC), 울트라북(ultrabook), 디지털 TV(digital TV), 데스크톱 컴퓨터(desktop computer) 등이 포함될 수 있다. 그러나 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태라도 디스플레이를 포함할 수 있다면 적용될 수 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display) 상에 표시될 수 있다. 플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나, 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
플렉서블 디스플레이가 휘어지지 않은 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 ‘제1상태’라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 사태, 이하 ‘제2상태’라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각정보가 될 수 있다. 이러한 시각정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광을 독자적으로 제어함으로써 구현된다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자의 일 종류로서 발광 다이오드(light emitting diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
이하에서는, 첨부된 도면을 참조하여 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 보다 상세하게 설명한다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이고, 도 4는 도 3의 플립칩 타입 반도체 발광소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립칩 타입 반도체 발광소자와 관련하여 컬러를 구현하는 여러 가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b는, 반도체 발광소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광소자에도 적용 가능하다.
상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 기판(110)은 플렉서블한 성능을 구현하기 위하여 유리 또는 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도, 기판(110)의 성분으로 PEN(Polyethylene Naphthalate), PET (Polyethylene Terephthalate) 등과 같이 절연성이 있고 유연성이 있는 재질이 사용될 수도 있다. 또한, 기판(110)은 투명한 재질 또는 불투명한 재질 중 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판일 수 있으며, 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 적층되어 형성된 것일 수 있으며, 절연층(160)에는 보조전극(170)이 배치될 수 있다. 이 경우, 기판(110) 상에 절연층(160)이 적층되어 형성된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 PI, PEN, PET 등과 같이 절연성 있고 유연성 있는 재질로서, 상기 기판 (110)과 일체로 이루어져 하나의 배선기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광소자(150)를 전기적으로 연결하는 전극으로서 절연층(160) 상에 위치하고 제1전극(120) 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아홀에 도전물질이 채워짐으로써 형성될 수 있다.
첨부된 도면에 의하면, 절연층(160)의 일면에는 전도성 접착층 (130)이 형성되나 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130) 사이에는 특정 기능을 수행하는 레이어가 형성될 수 있으며, 절연층(160) 없이 전도성 접착층(130)이 기판 상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판 상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 전도성 접착층(130)은 전도성을 갖는 물질과 접착성을 갖는 물질이 혼합되어 형성될 수 있따. 또한, 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플랙서블 기능을 가능하게 할 수 있다.
일례로, 전도성 접착층(130)은 이방성 전도성 필름(anisotropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 전도성 접착층(130)은 두께를 관통하는 z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 x-y 방향으로는 전기 절연성의 레이어로 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 z축 전도층으로 명명될 수 있다(다만, 이하에서는 ‘전도성 접착층’이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분에 한하여 이방성 전도매질에 의한 전도성을 가지게 된다. 본 명세서에서는 상기 이방성 전도성 필름에 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도 필름이 부분적인 전도성을 가지게 하기 위하여 다른 방법(예를 들어, 열 및 압력 중 어느 하나만이 가해지거나 UV 경화에 의하는 방법)에 의할 수도 있다.
또한, 상기 이방성 전도매질은 도전볼이나 도전성 입자일 수 있다. 도시에 의하면, 이방성 전도 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 도전볼에 의하여 특정 부분만 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 형태의 입자들이 함유된 상태일 수 있으며, 이 경우 열 및 압력이 가해진 부분에 함유된 입자들의 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이 때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적으로, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 z축 방향의 전기적 연결이 부분적으로 형성될 수 있다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태일 수 있다. 이 경우, 열 및 압력이 가해진 부분의 전도성 물질이 변형되면서(눌러 붙음) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하며, 이 때, 전도성 물질은 뾰족한 단부를 가질 수 있다.
도시에 의하면, 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도필름(fixed array ACF)일 수 있다. 절연성 베이스 부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스 부재의 바닥 부분에 집중적으로 배치되어 상기 베이스 부재로부터 열 및 압력이 가해지면 상기 도전볼과 함께 변형되어 수직방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스 부재에 도전볼이 랜덤하게 혼입된 형태, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 입자 또는 나노 입자를 함유한 형태의 솔루션이 될 수 있다.
첨부된 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에 열 및 압력을 가하여 반도체 발광소자 (150)를 플립 칩 형태로 접속시키면, 상기 반도체 발광소자(150)는 제1전극 (120) 및 제2전극(140)과 전기적으로 연결된다.
반도체 발광소자(150)는 도 4와 같이 플립 칩 타입(flip chip type)의 발광소자 일 수 있다.
예를 들어, 상기 반도체 발광소자(150)는 p형 전극(156), p형 전극 (156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층 (153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극 (152)을 포함한다. 이 경우, p형 전극(156)은 전도성 접착층(130)에 의하여 보조전극(170)과 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극 (140)과 전기적으로 연결될 수 있다.
도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일 방향으로 길게 형성됨으로써 하나의 보조전극(170)이 복수의 반도체 발광소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극(170)을 중ㅇ심으로 좌우의 반도체 발광소자들(150)의 p형 전극(156)들이 하나의 보조전극에 전기적으로 연결될 수 있다.
구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광소자(150)가 압입되며, 이를 통해 반도체 발광소자(150)의 p형 전극(156) 및 보조전극(170) 사이의 부분과, 반도체 발광소자(150)의 n형 전극(152) 및 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광소자(150)의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광소자(150)와 보조전극(170) 사이 및 반도체 발광소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적으로 연결시킬 수 있다.
또한, 복수의 반도체 발광소자(150)는 발광소자 어레이(array)를 구성하며, 발광소자 어레이에는 형광체층(180)이 형성된다.
발광소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광소자 (150)들을 포함할 수 있다. 각각의 반도체 발광소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극 (120)은 복수 개일 수 있고, 반도체 발광소자(150)들은 수 열로 배치되며, 각 열의 반도체 발광소자(150)들은 상기 복수 개의 제1전극(120) 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광소자(150)들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광소자(150)들을 이용할 수 있다. 상기 반도체 발광소자(150)들은 예를 들어, 질화물 반도체 발광소자일 수 있다. 반도체 발광소자(150)는 휘도가 우수하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.
도면을 참조하면, 반도체 발광소자(150)의 사이에는 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스 부재가 상기 격벽(190)을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비 (contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 별도의 반사성 격벽이 구비될 수 있다. 이 경우, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙 또는 화이트 절연체를 포함할 수 있다. 화이트 절연체의 격벽(190)을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우 반사 특성을 갖는 동시에 대비비를 증가시킬 수 있다.
형광체층(180)은 반도체 발광소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광소자(150)는 청색(B)광을 발광하는 청색 반도체 발광소자인 경우, 상기 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행할 수 있다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광소자 (151) 상에는 청색(B) 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체 (181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광소자(151) 상에 청색(B) 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광소자(151)만이 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체(180)가 적층될 수 있으며, 따라서 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체(180) 대신에 반도체 발광소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 명암의 대조를 향상시키기 위하여 각각의 형광체층(180)들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광소자(150)는 질화갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 색의 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광소자(150)는 각각의 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광소자로 구비될 수 있다. 예를 들어, 적색, 녹색 및 청색 반도체 발광소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광소자에 의하여 적색, 녹색 및 청색의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통해 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광소자(150)는 황색 형광체층이 개별 소자마다 구비된 백색 발광소자(W)일 수 있다. 이 경우, 단위 화소를 이루기 위하여 백색 발광소자(W) 상에 적색 형광체층(181), 녹색 형광체층 (182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광소자(W) 상에 적색, 녹색 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182) 및 청색 형광체층(183)이 구비될 수 있다. 이와 같이, 반도체 발광소자(150)는 가시광선 영역뿐만 아니라 자외선까지 전 영역에 사용 가능하며, 자외선이 상부 형광체의 여기원(excitation source)으로 사용 가능한 반도체 발광소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광소자(150)는 전도성 접착층 (130) 상에 위치되어 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광소자(150)는 휘도가 우수하여 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광소자(150)의 크기는 한 변의 길이가 80㎛ 이하의 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20×80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 구현될 수 있다. 따라서 단위 화소의 크기가 한변이 600㎛, 나머지 한 변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광소자(150)의 거리가 상대적으로 충분히 크게되어 HD 화질의 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
이상에서 설명된 반도체 발광소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있는 바, 이하에서는 도 6을 참조하여 상기 제조방법에 대하여 설명한다.
도 6을 참조하면, 먼저 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층 (160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 제1전극(120)과 제2전극(150)은은 상호 직교하는 방향으로 배치될 수 있다. 또한, 플렉서블 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위해 절연층(160)에 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음으로, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고 개별 화소를 구성하는 복수의 반도체 발광소자(150)가 위치된 제2기판(112)을 상기 반도체 발광소자(150)가 보조전극(170) 및 제2전극(140)과 대향하도록 배치한다.
이 경우 제2기판(112)은 반도체 발광소자(150)를 성장시키는 성장기판으로, 사파이어 기판 또는 실리콘 기판이 될 수 있다.
상기 반도체 발광소자(150)는 웨이퍼 단위로 형성될 때 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써 디스플레이 장치에 효과적으로 이용될 수 있다.
다음으로, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head를 적용하여 열압착 될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광소자(150)와 보조전극(170) 및 제2전극(140) 사이의 부분만 전도성을 가지게 되며, 전극들은 반도체 발광소자(150)와 전기적으로 연결될 수 있다. 이 때, 반도체 발광소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통해 반도체 발광소자(150) 사이에 격벽이 형성될 수 있다.
다음으로, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판 (112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용항 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광소자(150)를 외부로 노출시킨다. 필요에 따라 반도체 발광소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등으로 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광소자를 이용한 디스플레이 장치의 제조방법이나 구조는 여러 가지 형태로 변형되어 실시될 수 있다. 그 예로, 이상에서 설명된 디스플레이 장치에는 수직형 반도체 발광소자가 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.
또한, 이하에서 설명되는 변형예 도는 실시예는 앞선 예와 동일 또는 유사한 구조에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음의 설명으로 갈음된다.
도 7은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이고, 도 9는 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층 (230), 제2전극(240) 및 복수의 반도체 발광소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플랙서블 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있으며, 이외에도 절연성 및 유연성 있는 재질이라면 어느 것이라도 사용할 수 있다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(220)은 데이터 전극의 역할을 할 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210) 상에 형성된다. 플립 칩 타입(flip chip type)의 발광소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(ACF), 이방성 전도 페이스트, 전도성 입자를 함유한 솔루션 등이 될 수 있다. 다만, 본 실시예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후 반도체 발광소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 반도체 발광소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이 이방성 전도성 필름에 열 및 압력이 가해지면 두께방향으로 부분적인 전도성을 가지기 때문에 생성된다. 따라서 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분 (231)과 전도성을 가지지 않는 부분(232)으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광소자(250)와 제1전극(220) 사이에서 전기적 연결 뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광소자(150)는 전도성 접착층 (130) 상에 위치되어 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광소자 (150)는 휘도가 우수하여 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광소자(150)의 크기는 한 변의 길이가 80㎛ 이하의 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20×80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광소자(250)는 수직형 구조일 수 있다.
수직형 반도체 발광소자(250)들 사이에는 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광소자(250)와 각각 전기적으로 연결되는 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254) 상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 전도성 접착층(230)에 의하여 제1전극(220)과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 장점을 갖는다.
도 8을 참조하면, 상기 반도체 발광소자(250)의 일면에는 형광체층 (280)이 형성될 수 있다. 예를 들어, 반도체 발광소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서 청색 반도체 발광소자 (251) 상에는 청색(B) 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체 (281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는 청색 반도체 발광소자(251) 상에 청색(B) 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광소자(251)가 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입 (flip chip type)의 발광소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
본 실시예를 살펴보면, 제2전극(240)은 반도체 발광소자(250)들 사이에 위치하고, 반도체 발광소자(250)들과 전기적으로 연결된다. 예를 들어, 반도체 발광소자(250)들은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광소자(250)들의 열 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광소자(250)들 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극(220)과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광소자(250)는 제2전극(240)에서 돌출된 전극에 의해 전기적으로 연결될 수 있다. 구체적으로, 상기 연결 전극이 반도체 발광소자(250)의 n형 전극(252)이 될 수 있다. 예를 들어, n형 전극(252)은 오믹 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극 (240)은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광소자(250)의 n형 전극(252)이 전기적으로 연결될 수 있다.
도시에 의하면, 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있으며, 필요에 따라 반도체 발광소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층 형성 후 제2전극(240)을 위치시킬 경우, 상기 제2전극 (240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
반도체 발광소자(250) 상에 제2전극(240)을 위치시킴에 있어 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용하는 경우, ITO 물질은 n형 반도체층(253)과는 접착성이 좋지 않은 문제가 있다. 따라서 본 발명은 반도체 발광소자(250) 사이에 제2전극(240)을 위치시킴으로써 ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서 투명한 재료의 선택에 구속되지 않고, n형 반도체층(253)과 접착성이 좋은 전도성 물질을 수평전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
도면을 참조하면, 반도체 발광소자(250)의 사이에는 격벽(290)이 위치할 수 있다. 개별 화소를 이루는 반도체 발광소자(250)를 격리시키기 위하여 수직형 반도체 발광소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스 부재가 상기 격벽(290)을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없이도 격벽(290)은 반사 특성을 가지는 동시에 대비비가 증가될 수 있다.
다른 예로서, 격벽(290)은 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙 또는 화이트 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광소자(250) 사이의 전도성 접착층 (230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광소자(250) 및 제2전극(240)의 사이에 위치될 수 있다. 따라서 반도체 발광소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광소자(250) 사이에 위치시킬 수 있으며, HD 화질의 플렉서블 디스플레이 장치를 구혈할 수 있는 효과가 있다.
또한, 명암의 대조를 향상시키기 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다.
설명한 것과 같이, 반도체 발광소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광소자(250)는 휘도가 우수하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 따라서 반도체 발광소자(250)에 의하여 적색(R), 녹색(G) 및 청색 (B)의 단위 화소들이 하나의 화소를 이루는 풀 칼라 디스플레이가 구현될 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 디스플레이 장치 및 이의 제조방법에 대하여 설명한다.
본 발명은 새로운 리페어 방식을 적용한 디스플레이 장치 및 이의 제조방법에 관한 것이다.
전술한 바와 같이 수 내지 수십 ㎛ 크기의 반도체 발광소자를 이용한 디스플레이 장치의 경우 대면적을 구현하기 위해서는 수백만 개의 반도체 발광소자들을 필요로 한다. 따라서 디스플레이 패널의 품질을 유지하기 위해서는 불량 반도체 발광소자 및 전사 수율에 대한 해결책이 특히 요구된다.
현재는 아래와 같은 방식으로 반도체 발광소자 불량이나 전사 수율 문제를 해결하고 있다.
첫 번째, 반도체 발광소자 전사 공정의 후공정으로 불량 반도체 발광소자를 정상 반도체 발광소자로 교체하거나 반도체 발광소자가 미전사된 영역에 반도체 발광소자를 삽입하는 리페어 공정을 거치는 방식이다.
리페어 공정은 반도체 발광소자의 타입에 따라 상이하게 진행된다.
예를 들어, 수평형 또는 수직형 반도체 발광소자의 리페어 공정은 불량 반도체 발광소자를 제거하는 단계(제1 단계); 기판 표면을 세척하는 단계(제2 단계); 기판을 정렬시키고 불량 반도체 발광소자가 제거된 위치에 새로운 반도체 발광소자를 배치하는 단계(제3 단계); 및 새로운 반도체 발광소자와 연결되는 전극 패턴을 형성하는 단계(제4 단계)로 진행된다. 반도체 발광소자가 미전사된 영역에 대한 리페어 공정의 경우 (제1 단계)는 생략할 수 있다.
한편, 플립칩 타입 반도체 발광소자의 리페어 공정은 불량 반도체 발광소자를 제거하는 단계(제1 단계); 반도체 발광소자가 접합되는 부분(예를 들어, 금속 솔더 또는 ACF 필름 등)을 교체하는 단계(제2 단계); 기판을 정렬시키고 열압착을 통해 불량 반도체 발광소자가 제거된 위치에 새로운 반도체 발광소자를 배치 및 접합시키는 단계(제3 단계)로 진행되며, 마찬가지로 반도체 발광소자가 미전사된 영역에 대한 리페어 공정의 경우 (제1 단계)는 생략할 수 있다.
리페어 공정은 불량 반도체 발광소자를 선택적으로 제거하기 위해 정밀한 얼라인이 요구되고, 수 ㎛ 폭의 전극 패턴을 형성하는 과정을 추가적으로 거치는 등 복잡하고 난이도 높은 공정을 필요로 한다.
두 번째, 반도체 발광소자 전사 공정 시 여분의 리던던시용 반도체 발광소자를 함께 전사하는 방식(이하, 리던던시 방식)이다.
리던던시 방식은 2배의 반도체 발광소자가 사용되므로 반도체 발광소자의 구동을 위한 회로 설계가 복잡해지며, 무엇보다 비용적인 측면에서 매우 비효율적이다.
본 발명은 새로운 리페어 방식을 적용한 디스플레이 장치 및 이의 제조방법을 제시한다.
본 발명에 따른 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식 또는 액티브 매트릭스(Active Matrix, AM) 방식으로 구현 가능하다. 본 명세서에서는 이에 관한 자세한 설명은 생략한다.
본 발명에 따른 디스플레이 장치는 기판(1000)과 기판(1000)에 배치되는 반도체 발광소자들(1050)을 포함한다. 본 발명에 따른 디스플레이 장치는 수 내지 수십 ㎛ 크기의 반도체 발광소자(1050)를 이용한 것으로, 수 내지 수십 ㎛ 크기의 반도체 발광소자(1050)는 수평형, 수직형 또는 플립칩 타입일 수 있다.
또한, 본 발명에 따른 디스플레이 장치는 반도체 발광소자들(1050)을 덮도록 형성되는 평탄화층(1100)과 반도체 발광소자들(1050)과 전기적으로 연결되는 배선 전극(1200)을 포함한다.
기판(1000)은 반도체 발광소자들(1050)이 배치되는 개별 화소 영역들(1210)을 포함한다. 다시 말해, 반도체 발광소자들(1050)은 기판(1000)에 미리 정해진 개별 화소 영역들(1210) 상에 배치될 수 있다. 개별 화소 영역들(1210)은 기판(1000)의 행 및 열 방향으로 배열될 수 있다.
개별 화소 영역들(1210)에는 동일한 색상을 발광하는 반도체 발광소자들(1050)이 배치되거나 또는 서로 다른 색상을 발광하는 반도체 발광소자들(1050)이 배치될 수 있다. 예를 들어, 개별 화소 영역들(1210)에는 청색(B)을 발광하는 반도체 발광소자들이 배치되거나 또는 적색(R), 녹색(G) 및 청색(B)을 발광하는 반도체 발광소자들이 배치될 수 있다. 적색(R), 녹색(G) 및 청색(B)을 발광하는 반도체 발광소자들은 개별 화소 영역들(1210)에 순차적으로 배치될 수 있다.
또한, 기판(1000)은 인접한 복수의 개별 화소 영역들(1210)로 구성되는 단위 화소 영역들(1200)을 포함할 수 있다. 일 실시예로, 단위 화소 영역들(1200)은 첨부된 도면들을 기준으로 기판(1000)의 행 방향으로 배열되는 인접한 3개의 개별 화소 영역들(1210)로 구성될 수 있으며, 특히, 적색(R), 녹색(G) 및 청색(B)을 발광하는 반도체 발광소자들이 개별 화소 영역들(1210)에 배치되는 경우, 하나의 단위 화소 영역(1200)은 적색(R), 녹색(G) 및 청색(B) 반도체 발광소자들이 배치되는 개별 화소 영역들(1210)로 구성될 수 있다.
다만, 개별 화소 영역들(1210) 및 단위 화소 영역들(1200)에 관한 설명은 하나의 실시예에 불과하며, 이에 한정하지 않는다.
이하에서는, 반도체 발광소자(1050)의 종류에 따라 새로운 리페어 방식이 적용된 디스플레이 장치와 이의 제조방법에 대해 설명한다.
본 명세서에서는 수평형 반도체 발광소자(1050a) 및 플립칩 타입 반도체 발광소자(1050b)를 이용한 경우에 대하여 설명하며, 수직형 반도체 발광소자는 배선 구조를 제외하고는 본 명세서에서 설명하는 수평형 반도체 발광소자(1050a)를 이용한 경우가 동일하게 적용될 수 있다.
먼저, 도 10 내지 도 13 및 도 18a 내지 도 18c를 참조하여 수평형 반도체 발광소자(1050a)를 이용한 디스플레이 장치 및 이의 제조방법에 대해 설명한다.
도 10은 디스플레이 장치의 단위 화소 유닛들과 불량 반도체 발광소자를 포함하는 단위 화소 유닛의 단면도이고, 도 11 내지 도 13은 도 10에 따른 디스플레이 장치에 적용되는 리페어 구조의 다양한 실시예를 설명하기 위한 개념도들이다.
도면을 참조하면, 개별 화소 영역들(1210)은 제1 개별 화소 영역(1211) 및 제2 개별 화소 영역(1212)을 포함할 수 있다.
제1 개별 화소 영역(1211)은 반도체 발광소자들(1050)이 배치되며 반도체 발광소자(1050)에서 출력된 광을 방출하는 영역이고, 제2 개별 화소 영역(1212)는 리페어층(1300)이 배치되며 인접한 제1 개별 화소 영역(1211)에서 출력된 광을 방출하는 영역일 수 있다.
본 발명에 따르면 개별 화소 영역들(1210)은 제1 개별 화소 영역(1211) 및 제2 개별 화소 영역(1212) 중 어느 하나에 해당할 수 있다.
또한, 도면을 참조하면, 단위 화소 영역들(1200)은 제1 단위 화소 영역(1200a), 제2 단위 화소 영역(1200b) 및 제3 단위 화소 영역(1200c)을 포함할 수 있다.
제1 단위 화소 영역(1200a)은 제1 개별 화소 영역들(1211)만으로 구성되는 영역이고, 제2 단위 화소 영역(1200b)은 제2 단위 화소 영역들(1212)만으로 구성되는 영역이며, 제3 단위 화소 영역(1200c)은 제1 및 제2 개별 화소 영역들(1211, 1212)로 구성되는 영역일 수 있다.
본 발명에 따르면 단위 화소 영역들(1200)은 제1 단위 화소 영역(1200a), 제2 단위 화소 영역(1200b) 및 제3 단위 화소 영역(1200c) 중 어느 하나에 해당할 수 있다.
일 실시예로, 도 10 및 도 11을 참조하면, 제2 개별 화소 영역(1212)은 불량 반도체 발광소자(1050')가 배치되었던 개별 화소 영역일 수 있다. 이 경우, 불량 반도체 발광소자(1050'), 불량 반도체 발광소자(1050')를 덮는 평탄화층(1100) 및 불량 반도체 발광소자(1050')와 전기적으로 연결된 배선 전극(1200)을 선택적으로 제거한 후, 해당 개별 화소 영역(1210) 상에 리페어층(1300)을 형성할 수 있다.
이러한 실시예에 따르면, 기판(1000)은 제1 개별 화소 영역들(1211)만으로 구성되는 제1 단위 화소 영역(1200a)과 제1 및 제2 개별 화소 영역들(1211, 1212)로 구성되는 제3 단위 화소 영역(1200c)을 포함할 수 있다.
다른 실시예로, 도 10 및 도 12를 참조하면, 제2 개별 화소 영역(1212)은 불량 반도체 발광소자(1050')가 배치되었던 개별 화소 영역 및 상기 개별 화소 영역과 인접한 개별 화소 영역들일 수 있다. 여기서, 인접한 개별 화소 영역들은 동일한 단위 화소 영역 내에 포함된 개별 화소 영역들일 수 있다. 이 경우, 불량 반도체 발광소자(1050')를 포함하는 단위 화소 영역에 배치된 반도체 발광소자들(1050, 1050'), 이들을 덮도록 형성된 평탄화층(1100) 및 이들과 전기적으로 연결된 배선 전극(1200)을 모두 제거한 후, 각각의 개별 화소 영역(1210) 상에 리페어층(1300)을 형성할 수 있다.
이러한 실시예에 따르면, 기판(1000)은 제1 개별 화소 영역들(1211)만으로 구성되는 제1 단위 화소 영역(1200a)과 제2 개별 화소 영역들(1212)만으로 구성되는 제2 단위 화소 영역(1200b)을 포함할 수 있다.
또한, 제2 단위 화소 영역(1200b)의 리페어층(1300)은 제2 단위 화소 영역(1200b)을 구성하는 복수의 개별 화소 영역들(1210)에 걸쳐 연속적으로 형성될 수 있다. 즉, 하나의 단위 화소 영역(1200)이 하나의 제2 개별 화소 영역(1212)을 포함하는 것처럼 보이도록 각각의 개별 화소 영역들(1210) 및 이들 사이의 영역에도 리페어층(1300)을 형성할 수 있다. 이 때, 리페어층(1300)은 기판(1000)의 적층 방향에 대해 수직한 단면이, 도 12와 같이, 사각형 형상일 수 있으며, 이외에도 원형, 타원형 등 다양한 형상일 수 있다.
또 다른 실시예로, 도 10 및 도 13을 참조하면, 제2 개별 화소 영역(1212)은 불량 반도체 발광소자(1050')가 배치되었던 개별 화소 영역일 수 있다. 이 경우, 불량 반도체 발광소자(1050'), 불량 반도체 발광소자(1050')를 덮는 평탄화층(1100) 및 불량 반도체 발광소자(1050')와 전기적으로 연결된 배선 전극(1200)을 선택적으로 제거한 후, 해당 개별 화소 영역(1210) 상에 리페어층(1300)을 형성할 수 있다.
이러한 실시예에 따르면, 기판(1000)은 제1 개별 화소 영역들(1211)만으로 구성되는 제1 단위 화소 영역(1200a)과 제1 및 제2 개별 화소 영역들(1211, 1212)로 구성되는 제3 단위 화소 영역(1200c)을 포함할 수 있다.
한편, 본 실시예에 따르면, 도 13과 같이, 제3 단위 화소 영역(1200c)을 구성하는 복수의 개별 화소 영역들(1211, 1212)을 둘러싸도록 형성되는 확장 리페어층(1310)을 더 포함할 수 있다. 확장 리페어층(1310)은 인접한 단위 화소 영역(1200)에서 출력되는 더욱 많은 양의 광을 기판(1000)의 상부로 방출시킬 수 있다.
확장 리페어층(1310)은 수 ㎛의 폭으로 형성될 수 있다. 또한, 확장 리페어층(1310)은 불연속적인 지점(1311a, 1311b)을 포함할 수 있다. 확장 리페어층(1310)은 제3 단위 화소 영역(1200c)을 구성하는 제1 개별 화소 영역(1211)에 배치된 반도체 발광소자들(1050)과 전기적으로 연결되는 배선 전극(1200)을 손상시키지 않도록 불연속적인 지점(1311a, 1311b)을 포함할 수 있다.
전술한 실시예들에 있어서, 리페어층(1300)은 평탄화층(1100)보다 작은 굴절률을 갖는 물질로 형성될 수 있다. 예를 들어, 리페어층(1300)은 평탄화층(1100)보다 작은 굴절률을 갖는 폴리머 또는 레진으로 형성될 수 있다. 또는 리페어층(1300)은 다공성 물질로 형성될 수도 있다.
또한, 리페어층(1300)은 산란체 또는 반사체를 포함할 수 있다. 리페어층(1300)에 포함되는 산란체 또는 반사체는 예를 들어, SiO2, TiO2, ZrO2, Al2O3, Sb2O3, ZnO, MgO 등과 같은 물질일 수 있다.
이와 같이 리페어층(1300)은 평탄화층(1100)보다 작은 굴절률을 갖는 물질로 형성되므로 인접한 제1 개별 화소 영역(1211) 또는 단위 화소 영역(1200)에서 출력된 광은 평탄화층(1100)을 타고 리페어층(1300)으로 유도될 수 있다. 나아가, 리페어층(1300)에는 산란체 또는 반사체가 포함되므로 리페어층(1300)으로 유도된 광은 기판(1000)의 상부로 방출될 수 있다.
따라서 제2 개별 화소 영역(1212)은 반도체 발광소자(1050)를 포함하지 않더라도 전술한 원리에 따라 주위에서 출력된 광이 리페어층(1300)을 통해 방출되므로 발광체가 존재하는 것과 같은 효과를 나타낼 수 있다.
한편, 본 발명에 따른 디스플레이 장치 구동 시 제3 단위 화소 영역(1200c)에서 제1 개별 화소 영역(1211)에 배치된 반도체 발광소자들(1050)은 표현해야할 색상과 휘도를 고려하여 구동될 수 있다. 구체적인 구동 방법은 다음과 같다.
(구동 예 1) 하나의 제2 개별 화소 영역(1212)과 두 개의 제1 개별 화소 영역(1211)으로 구성된 제3 단위 화소 영역(1200c)에서 제1 개별 화소 영역(1211)에 배치된 반도체 발광소자(1050)의 구동 방법
먼저, 리페어 효율 값(또는 리페어 화소 휘도 감소 값, a)을 정의한다. 리페어 효율 값은 제3 단위 화소 영역(1200c)을 둘러싼 주변 단위 화소 영역들(1200)에서 상기 제2 개별 화소 영역(1212)에 해당하는 색상을 모두 발광시켜 이 때의 광의 세기(제1값)를 측정하고, 상기 제2 개별 화소 영역(1212)에서 산란 또는 반사된 광의 세기(제2값)를 측정하여, (제2값)을 (제1값)으로 나누었을 때 도출되는 값이다.
만일 제3 단위 화소 영역(1200c)이 표현해야 할 색상이 두 개의 제1 개별 화소 영역(1211)에 배치된 반도체 발광소자들(1050)의 조합으로 구성된 색상인 경우에는, 두 개의 제1 개별 화소 영역(1211)에 배치된 반도체 발광소자들(1050)을 정상 구동시키되 제2 개별 화소 영역(1212)이 산란체를 포함하는 것을 고려하여 휘도(x)는 1-a ＜ x ＜ 1으로 보정하여 구동할 수 있다.
한편, 제3 단위 화소 영역(1200c)이 표현해야 할 색상이 하나의 제2 개별 화소 영역(1212)에 배치된 반도체 발광소자(1050)를 필요로 하는 색상인 경우에는, 상기 두 개의 제1 개별 화소 영역(1211)에 배치된 반도체 발광소자들(1050)을 구동시키지 않거나 또는 휘도(x)를 x ＜ a·y로 보정하여 구동할 수 있다. 여기서, y는 본래 요구되는 휘도를 의미한다.
(구동 예 2) 두 개의 제2 개별 화소 영역(1212)과 하나의 제1 개별 화소 영역(1211)으로 구성된 제3 단위 화소 영역(1200c)에서 제1 개별 화소 영역(1211)에 배치된 반도체 발광소자(1050)의 구동 방법
먼저, 리페어 효율 값(또는 리페어 화소 휘도 감소 값, a)을 정의한다.
리페어 효율 값은 제3 단위 화소 영역(1200c)을 둘러싼 주변 단위 화소 영역들(1200)에서 상기 두 개의 제2 개별 화소 영역(1212)에 해당하는 색상을 1:1의 휘도로 발광시켜 이 때의 광의 세기(제1값)를 측정하고, 상기 제2 개별 화소 영역들(1212)에서 산란 또는 반사된 광의 세기(제2값)를 측정하여, (제2값)을 (제1값)으로 나누었을 때 도출되는 값이다.
만일 제3 단위 화소 영역(1200c)이 표현해야 할 색상이 하나의 제1 개별 화소 영역(1211)에 배치된 반도체 발광소자로 표현 가능한 경우에는, 하나의 제1 개별 화소 영역(1211)에 배치된 반도체 발광소자(1050)를 1-a의 휘도(x)로 구동할 수 있다.
한편, 제3 단위 화소 영역(1200c)이 표현해야 할 색상이 두 개의 제2 개별 화소 영역(1212)에 해당하는 색상을 필요로 하는 경우에는, 상기 제1 개별 화소 영역(1211)에 배치된 반도체 발광소자(1050)의 휘도(x)를 x ＜ a·y로 보정하여 구동할 수 있다. 여기서, y는 본래 요구되는 휘도를 의미한다.
이와 같은 구동 방법은 제2 개별 화소 영역(1212) 또는 제2 개별 화소 영역(1212)을 포함하는 제2 또는 제3 단위 화소 영역(1200b, 1200c)에서 방출되는 광이 제1 개별 화소 영역(1211) 또는 제1 단위 화소 영역(1200a)에서 방출되는 광과 유사하게, 그리고 자연스럽게 인식될 수 있도록 하는데 기여할 수 있다.
도 18a 내지 도 18c는 각각 도 11 내지 도 13에 따른 리페어 구조를 제작하는 방법을 설명하기 위한 개념도들이다.
먼저, 기판(1000)의 개별 화소 영역(1210)에 반도체 발광소자들(1050)을 배치하는 단계가 수행될 수 있다. 본 단계에서, 반도체 발광소자들(1050)은 다양한 방식으로 기판(1000)에 전사되어 배치될 수 있다.
다음으로, 반도체 발광소자들(1050)을 덮도록 평탄화층(1100)을 형성하고, 평탄화층(1100) 상에 반도체 발광소자(1050)와 전기적으로 연결되는 배선 전극(1200)을 형성하는 단계가 수행될 수 있다.
다음으로, 반도체 발광소자들(1050) 중 결함 있는 불량 반도체 발광소자(1050'), 불량 반도체 발광소자(1050')를 덮는 평탄화층(1100) 및 불량 반도체 발광소자(1050')와 전기적으로 연결된 배선 전극(1200)을 제거하는 단계가 수행되고, 이어서 불량 반도체 발광소자(1050')가 제거된 개별 화소 영역(1210) 상에 리페어층(1300)을 형성하는 단계가 수행될 수 있다.
이하에서는, 도 18a 내지 도 18c를 참조하여 불량 반도체 발광소자(1050') 등을 제거하고, 리페어층(1300)을 형성하는 단계에 대해 자세하게 설명한다.
도 18a는 도 11에 따른 리페어 구조를 제작하는 방법을 나타낸 것이다.
도 18a에 따르면, 먼저, 불량 반도체 발광소자(1050')를 제거하는 단계가 수행될 수 있다. 구체적으로, 개별 화소 영역(1210)에 배치된 불량 반도체 발광소자(1050')는 레이저(laser)에 의해 선택적으로 제거될 수 있다. 이 때, 불량 반도체 발광소자(1050')를 덮는 평탄화층(1100) 및 불량 반도체 발광소자(1050')와 전기적으로 연결된 배선 전극(1200)은 함께 제거될 수 있다.
다음으로, 불량 반도체 발광소자(1050')가 제거된 개별 화소 영역(1210)에 리페어층(1300)을 형성하는 단계가 수행될 수 있다. 본 단계는 불량 반도체 발광소자(1050')가 제거된 개별 화소 영역(1210)에 디스펜싱 또는 잉크젯 등의 방식으로 평탄화층(1100)보다 작은 굴절률을 갖는 폴리머 또는 레진을 채운 후, 열 또는 UV를 가해 경화시킴으로써 수행될 수 있다. 이 때, 폴리머 또는 레진은 산란체 또는 반사체를 포함할 수 있다.
도 18b는 도 12에 따른 리페어 구조를 제작하는 방법을 나타낸 것이다.
도 18b에 따르면, 먼저, 불량 반도체 발광소자(1050') 및 이와 인접한 반도체 발광소자들(1050)을 제거하는 단계가 수행될 수 있다. 이 때, 불량 반도체 발광소자(1050')와 인접한 반도체 발광소자들(1050)은 불량 반도체 발광소자(1050')와 동일한 단위 화소 영역(1200)에 배치된 반도체 발광소자들(1050)을 의미할 수 있다. 즉, 본 실시예에 따르면, 불량 반도체 발광소자(1050')를 포함하는 하나의 단위 화소 영역(1200)에 배치된 모든 반도체 발광소자들(1050)이 제거될 수 있다. 또한. 이들을 덮도록 형성된 평탄화층(1100)과 이들과 전기적으로 연결된 배선 전극(1200)도 함께 제거될 수 있다.
다음으로, 반도체 발광소자(1050)가 제거된 개별 화소 영역들(1210)에 리페어층(1300)을 형성하는 단계가 수행될 수 있다. 본 실시예에 따르면, 리페어층(1300)은 불량 반도체 발광소자(1050')가 제거된 개별 화소 영역(1210)에서 불량 반도체 발광소자(1050')와 인접한 반도체 발광소자(1050)까 제거된 개별 화소 영역(1210)으로 연장 형성될 수 있다. 즉, 리페어층(1300)은 복수의 개별 화소 영역들(1210)에 걸쳐 연속적으로 형성될 수 있다.
도 18c는 도 13에 따른 리페어 구조를 제작하는 방법을 나타낸 것이다.
도 18c에 따르면, 먼저, 불량 반도체 발광소자(1050')를 제거하는 단계가 수행될 수 있다. 구체적으로, 개별 화소 영역(1210)에 배치된 불량 반도체 발광소자(1050')는 레이저(laser)에 의해 선택적으로 제거될 수 있다. 이 때, 불량 반도체 발광소자(1050')를 덮는 평탄화층(1100) 및 불량 반도체 발광소자(1050')와 전기적으로 연결된 배선 전극(1200)은 함께 제거될 수 있다.
또한, 본 실시예에 따르면, 불량 반도체 발광소자(1050')를 포함하는 단위 화소 영역(1200) 주변의 평탄화층(1100) 일부가 더 제거될 수 있다. 예를 들어, 평탄화층(1100)은 상기 단위 화소 영역(1200)을 둘러싸는 패턴으로 제거될 수 있으며, 일부 불연속적인 지점(1311a, 1311b), 즉, 제거되지 않는 부분을 포함할 수 있다.
다음으로, 불량 반도체 발광소자(1050')가 제거된 개별 화소 영역들(1210)에 및 불량 반도체 발광소자(1050')를 포함하는 단위 화소 영역(1200) 주변의 평탄화층(1100)이 제거된 영역 상에 리페어층(1300)을 형성하는 단계가 수행될 수 있다. 단위 화소 영역(1200) 주변에 형성되는 리페어층(1300)은 전술한 확장 리페어층(1310)에 해당한다.
한편, 도 18a 내지 도 18c는 불량 반도체 발광소자(1050')를 포함하는 경우를 예로 들어 설명하였으나, 개별 화소 영역(1210)에 반도체 발광소자(1050)가 미전사된 경우에도 전술한 단계들이 동일하게 적용될 수 있다. 이 경우, 불량 반도체 발광소자(1050')를 제거하는 단계에서는 평탄화층(1100) 및 배선 전극(1200)이 제거될 수 있다.
다음으로, 도 14 내지 도 17 및 도 19a 내지 도 19c를 참조하여 플립칩 반도체 발광소자(1050b)를 이용한 디스플레이 장치 및 이의 제조방법에 대해 설명한다.
도 14는 디스플레이 장치의 단위 화소 유닛들과 불량 반도체 발광소자를 포함하는 단위 화소 유닛의 단면도이고, 도 15 내지 도 17은 도 14에 따른 디스플레이 장치에 적용되는 리페어 구조의 다양한 실시예를 설명하기 위한 개념도들이다.
도면을 참조하면, 개별 화소 영역들(1210)은 제1 개별 화소 영역(1211) 및 제2 개별 화소 영역(1212)을 포함할 수 있다.
제1 개별 화소 영역(1211)은 반도체 발광소자들(1050)이 배치되며 반도체 발광소자(1050)에서 출력된 광을 방출하는 영역이고, 제2 개별 화소 영역(1212)는 리페어층(1300)이 배치되며 인접한 제1 개별 화소 영역(1211)에서 출력된 광을 방출하는 영역일 수 있다.
본 발명에 따르면 개별 화소 영역들(1210)은 제1 개별 화소 영역(1211) 및 제2 개별 화소 영역(1212) 중 어느 하나에 해당할 수 있다.
또한, 도면을 참조하면, 단위 화소 영역들(1200)은 제1 단위 화소 영역(1200a), 제2 단위 화소 영역(1200b) 및 제3 단위 화소 영역(1200c)을 포함할 수 있다.
제1 단위 화소 영역(1200a)은 제1 개별 화소 영역들(1211)만으로 구성되는 영역이고, 제2 단위 화소 영역(1200b)은 제2 단위 화소 영역들(1212)만으로 구성되는 영역이며, 제3 단위 화소 영역(1200c)은 제1 및 제2 개별 화소 영역들(1211, 1212)로 구성되는 영역일 수 있다.
본 발명에 따르면 단위 화소 영역들(1200)은 제1 단위 화소 영역(1200a), 제2 단위 화소 영역(1200b) 및 제3 단위 화소 영역(1200c) 중 어느 하나에 해당할 수 있다.
일 실시예로, 도 14 및 도 15를 참조하면, 제2 개별 화소 영역(1212)은 불량 반도체 발광소자(1050')가 배치되었던 개별 화소 영역일 수 있다. 이 경우, 불량 반도체 발광소자(1050') 및 불량 반도체 발광소자(1050')와 전기적으로 연결되는 배선 전극(1200)을 선택적으로 제거한 후, 해당 개별 화소 영역(1210) 상에 리페어층(1300)을 형성할 수 있다.
이러한 실시예에 따르면, 기판(1000)은 제1 개별 화소 영역들(1211)만으로 구성되는 제1 단위 화소 영역(1200a)과 제1 및 제2 개별 화소 영역들(1211, 1212)로 구성되는 제3 단위 화소 영역(1200c)을 포함할 수 있다.
한편, 본 실시예에 따른 디스플레이 장치는 반도체 발광소자들(1050) 및 리페어층(1300)을 덮도록 기판(1000)의 전면에 형성된 평탄화층(1100)을 포함할 수 있다. 즉, 기판(1000)에는 단일 평탄화층(1100)이 형성될 수 있다.
다른 실시예로, 도 14 및 도 16을 참조하면, 제2 개별 화소 영역(1212)은 불량 반도체 발광소자(1050')가 배치되었던 개별 화소 영역일 수 있다. 이 경우, 불량 반도체 발광소자(1050') 및 불량 반도체 발광소자(1050')와 전기적으로 연결되는 배선 전극(1200)을 선택적으로 제거한 후, 해당 개별 화소 영역(1210) 상에 리페어층(1300)을 형성할 수 있다.
이러한 실시예에 따르면, 기판(1000)은 제1 개별 화소 영역들(1211)만으로 구성되는 제1 단위 화소 영역(1200a)과 제1 및 제2 개별 화소 영역들(1211, 1212)로 구성되는 제3 단위 화소 영역(1200c)을 포함할 수 있다.
한편, 본 실시예에 따른 디스플레이 장치는 상이한 굴절률을 갖는 2개의 평탄화층(1110, 1120)을 포함할 수 있다. 구체적으로, 평탄화층(1100)은 제1 굴절률을 갖는 제1 평탄화층(1110)과 제1 굴절률보다 작은 제2 굴절률을 갖는 제2 평탄화층(1120)을 포함할 수 있다.
제1 평탄화층(1110)은 적어도 제2 개별 화소 영역(1212)을 포함하는 제3 단위 화소 영역(1200c)을 구성하는 개별 단위 화소 영역들(1210)을 덮도록 형성될 수 있다.
바람직하게는, 제1 평탄화층(1110)은 제3 단위 화소 영역(1200c)과 인접한 제1 단위 화소 영역(1200a)으로 연장되어 인접한 제1 단위 화소 영역(1200a)을 구성하는 개별 화소 영역들(1210)을 덮도록 형성될 수 있다.
또 다른 실시예로, 도 14 및 도 17을 참조하면, 제2 개별 화소 영역(1212)은 불량 반도체 발광소자(1050')가 배치되었던 개별 화소 영역일 수 있다. 이 경우, 불량 반도체 발광소자(1050') 및 불량 반도체 발광소자(1050')와 전기적으로 연결되는 배선 전극(1200)을 선택적으로 제거한 후, 해당 개별 화소 영역(1210) 상에 리페어층(1300)을 형성할 수 있다.
이러한 실시예에 따르면, 기판(1000)은 제1 개별 화소 영역들(1211)만으로 구성되는 제1 단위 화소 영역(1200a)과 제1 및 제2 개별 화소 영역들(1211, 1212)로 구성되는 제3 단위 화소 영역(1200c)을 포함할 수 있다.
한편, 본 실시예에 따른 디스플레이 장치 또한 전술한 제1 및 제2 평탄화층(1110, 1120)을 포함할 수 있다.
바람직하게는, 제1 평탄화층(1110)은 제3 단위 화소 영역(1200c) 및 제3 단위 화소 영역(1200c)과 인접한 제1 단위 화소 영역(1200a)의 적어도 일부를 덮도록 형성될 수 있으며, 예를 들어, 인접한 제1 단위 화소 영역(1200a)에서 제1 개별 화소 영역들(1211)을 제외한 나머지 영역들을 덮도록 형성될 수 있다.
도 16 및 도 17과 같이 제1 평탄화층(1110)을 인접한 제1 단위 화소 영역(1200a)으로 연장 형성하는 경우 산란광이 극대화될 수 있다. 자세하게는, 인접한 제1 단위 화소 영역(1200a)에서 출력된 광 중 제3 단위 화소 영역(1200c)으로 유도되는 광량이 증가하어 최종적으로 산란광이 극대화될 수 있는 효과가 있다.
한편, 도 16과 같이, 제1 평탄화층(1110)이 인접한 제1 단위 화소 영역(1200a)을 구성하는 제1 개별 화소 영역들(1211)을 덮도록 형성되는 경우, 상기 제1 개별 화소 영역들(1211)에서 방출되는 일부 광은 제3 단위 화소 영역(1200c)으로 유도되어 상기 제1 단위 화소 영역(1200a)의 광 추출 효율이 낮아지게 된다. 따라서, 이 경우에는 상기 제1 단위 단위 화소 영역(1200a)을 구성하는 제1 개별 화소 영역들(1211)은 입력 신호 대비 높은 출력을 내도록 보상하여 구동될 수 있다.
도 19a 내지 도 19c는 각각 도 15 내지 도 17에 따른 리페어 구조를 제작하는 방법을 설명하기 위한 개념도들이다.
먼저, 기판(1000)에 배선 전극(1200)을 형성하고, 기판(1000)의 개별 화소 영역(1210)에 배선 전극(1200)과 전기적으로 연결되도록 반도체 발광소자들(1050)을 배치하는 단계가 수행될 수 있다. 본 단계에서, 반도체 발광소자들(1050)은 다양한 방식으로 기판(1000)에 전사되어 배치될 수 있다.
다음으로, 반도체 발광소자들(1050) 중 결함 있는 불량 반도체 발광소자(1050') 및 불량 반도체 발광소자(1050')와 전기적으로 연결된 배선 전극(1200)을 제거하는 단계가 수행될 수 있다. 구체적으로, 개별 화소 영역(12 도 19b는 도 16에 따른 리페어 구조를 제작하는 방법을 나타낸 것이다.
10)에 배치된 불량 반도체 발광소자(1050')는 레이저(laser)에 의해 선택적으로 제거될 수 있다. 이 때, 불량 반도체 발광소자(1050')와 전기적으로 연결된 배선 전극(1200)이 함께 제거될 수 있다.
다음으로, 불량 반도체 발광소자(1050')가 제거된 개별 화소 영역(1210)에 리페어층(1300)을 형성하는 단계가 수행될 수 있다. 본 단계는 불량 반도체 발광소자(1050')가 제거된 개별 화소 영역(1210)에 디스펜싱 또는 잉크젯 등의 방식으로 평탄화층(1100)보다 작은 굴절률을 갖는 폴리머 또는 레진을 채운 후, 열 또는 UV를 가해 경화시킴으로써 수행될 수 있다. 이 때, 폴리머 또는 레진은 산란체 또는 반사체를 포함할 수 있다.
이하에서는, 도 19a 내지 도 19c를 참조하여 평탄화층(1100)을 형성하는 단계에 대해 자세하게 설명한다.
도 19a는 도 15에 따른 리페어 구조를 제작하는 방법을 나타낸 것이다.
도 19a에 따르면, 반도체 발광소자들(1050) 및 리페어층(1300)을 덮도록 평탄화층(1100)을 형성하는 단계가 수행될 수 있다. 평탄화층(1100)은 기판(1000)의 전면에 대하여 형성될 수 있으며, 단일 평탄화층(1100)이 형성될 수 있다.
도 19b는 도 16에 따른 리페어 구조를 제작하는 방법을 나타낸 것이다.
도 19b에 따르면, 제1 평탄화층(1110) 및 제2 평탄화층(1120)이 형성될 수 있다. 구체적으로, 제1 평탄화층(1110)은 적어도 리페어층(1300) 및 리페어층(1300)과 인접한 반도체 발광소자들(1050)을 덮도록 형성될 수 있다. 여기서, 리페어층(1300)과 인접한 반도체 발광소자들(1050)은 리페어층(1300)과 동일한 단위 화소 영역(1200)에 배치된 반도체 발광소자들(1050)일 수 있다.
도 19b에 따르면, 제1 평탄화층(1110)은 리페어층(1300), 리페어층(1300)과 인접한 반도체 발광소자들(1050) 및 상기 리페어층(1300) 및 리페어층(1300)과 인접한 반도체 발광소자들(1050)을 포함하는 제3 단위 화소 영역(1200c)과 인접한 제1 단위 화소 영역(1200a)의 개별 화소 영역들(1210)까지 연장 형성될 수 있다.
다음으로, 기판(1000)의 전면에 대해 제2 평탄화층(1120)을 형성하는 단계가 수행될 수 있다. 따라서 제2 평탄화층(1120)은 반도체 발광소자들(1050)뿐만 아니라 제1 평탄화층(1110)을 덮도록 형성된다.
도 19c는 도 17에 따른 리페어 구조를 제작하는 방법을 나타낸 것이다.
도 19c에 따르면, 도 19b와 마찬가지로 제1 평탄화층(1110) 및 제2 평탄화층(1120)이 형성될 수 있으며, 제1 평탄화층(1110)은 적어도 리페어층(1300) 및 리페어층(1300)과 인접한 반도체 발광소자들(1050), 즉, 리페어층(1300)과 동일한 단위 화소 영역(1200)에 배치된 반도체 발광소자들(1050)을 덮도록 형성될 수 있다.
도 19c에 따르면, 제1 평탄화층(1110)은 리페어층(1300), 리페어층(1300)과 인접한 반도체 발광소자들(1050) 및 상기 리페어층(1300) 및 리페어층(1300)과 인접한 반도체 발광소자들(1050)을 포함하는 제3 단위 화소 영역(1200c)과 인접한 제1 단위 화소 영역(1200a)까지 연장 형성될 수 있으며, 이 때, 상기 제1 단위 화소 영역(1200a)에서 상기 제1 단위 화소 영역(1200a)을 구성하는 제1 개별 화소 영역들(1211)을 제외한 나머지 영역들을 덮도록 형성될 수 있다.
다음으로, 기판(1000)의 전면에 대해 제2 평탄화층(1120)을 형성하는 단계가 수행될 수 있다. 따라서 제2 평탄화층(1120)은 반도체 발광소자들(1050)뿐만 아니라 제1 평탄화층(1110)을 덮도록 형성된다.
한편, 제1 평탄화층(1110)은 제2 평탄화층(1120)보다 큰 굴절률을 갖는 층일 수 있다. 따라서, 제2 평탄화층(1120)으로 덮힌 단위 화소 영역(1200)에서 방출되는 광은 제1 평탄화층(1110)으로 유도될 수 있으며, 따라서 리페어층(1300)을 포함하는 제3 단위 화소 영역(1200c)은 발광체가 존재하는 것처럼 인식될 수 있다.
한편, 도 19a 내지 도 19c는 불량 반도체 발광소자(1050')를 포함하는 경우를 예로 들어 설명하였으나, 개별 화소 영역(1210)에 반도체 발광소자(1050)가 미전사된 경우에도 전술한 단계들이 동일하게 적용될 수 있다. 이 경우, 불량 반도체 발광소자(1050')를 제거하는 단계에서는 배선 전극(1200)이 제거될 수 있다.
본 발명에 따른 디스플레이 장치는 불량 반도체 발광소자(1050')가 제거된 위치에 새로운 반도체 발광소자(1050)를 삽입하지 않고 리페어층(1300)을 형성하여 주변의 광을 산란 및 반사시키는 방식에 의하므로 디스플레이 패널의 품질은 유지함과 동시에 종래 리페어 공정과 같이 교체된 반도체 발광소자(1050)와 전기적으로 연결되는 배선 전극(1200)을 형성할 필요가 없으므로 후공정을 간소화할 수 있다.

Claims (14)

  1. 기판,
    상기 기판에 배치되는 반도체 발광소자들,
    상기 반도체 발광소자들을 덮도록 형성되는 평탄화층 및
    상기 반도체 발광소자들과 전기적으로 연결되는 배선 전극을 포함하고,
    상기 기판은 상기 반도체 발광소자들이 배치되는 개별 화소 영역들을 포함하며,
    상기 개별 화소 영역들은, 상기 반도체 발광소자들이 배치되며 상기 반도체 발광소자에서 출력된 광을 방출하는 제1 개별 화소 영역; 및
    인접한 제1 개별 화소 영역에서 출력된 광을 방출하도록 리페어층이 배치되는 제2 개별 화소 영역 중 어느 하나에 해당하는 것을 특징으로 하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 기판은 인접한 복수의 개별 화소 영역들로 구성되는 단위 화소 영역들을 포함하며,
    상기 단위 화소 영역들은, 상기 제1 개별 화소 영역들만으로 구성되는 제1 단위 화소 영역;
    상기 제2 개별 화소 영역들만으로 구성되는 제2 단위 화소 영역; 및
    상기 제1 및 상기 제2 개별 화소 영역들로 구성되는 제3 단위 화소 영역 중 어느 하나에 해당하는 것을 특징으로 하는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제2 단위 화소 영역은, 상기 제2 단위 화소 영역을 구성하는 복수의 개별 화소 영역들에 걸쳐 연속적으로 리페어층이 형성된 것을 특징으로 하는, 디스플레이 장치.
  4. 제2항에 있어서,
    상기 제3 단위 화소 영역을 구성하는 복수의 개별 화소 영역들을 둘러싸도록 형성되는 확장 리페어층을 더 포함하며,
    상기 확장 리페어층은, 불연속적인 지점을 포함하는 것을 특징으로 하는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 리페어층은, 상기 평탄화층보다 작은 굴절률을 갖는 물질로 형성되는 것을 특징으로 하는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 리페어층은, 산란체 또는 반사체를 포함하는 것을 특징으로 하는, 디스플레이 장치.
  7. 제2항에 있어서,
    상기 평탄화층은, 제1 굴절률을 갖는 제1 평탄화층; 및
    상기 제1 굴절률보다 작은 제2 굴절률을 갖는 제2 평탄화층을 포함하며,
    상기 제1 평탄화층은, 상기 제3 단위 화소 영역을 구성하는 개별 화소 영역들을 덮도록 형성되는 것을 특징으로 하는, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제1 평탄화층은, 상기 제3 단위 화소 영역과 인접한 제1 단위 화소 영역으로 연장되어 상기 인접한 제1 단위 화소 영역을 구성하는 개별 화소 영역들을 덮도록 형성되는 것을 특징으로 하는, 디스플레이 장치.
  9. 제7항에 있어서,
    상기 제1 평탄화층은, 상기 제3 단위 화소 영역 및 상기 제3 단위 화소 영역과 인접한 제1 단위 화소 영역의 적어도 일부를 덮도록 형성되는 것을 특징으로 하는, 디스플레이 장치.
  10. 기판의 개별 화소 영역에 반도체 발광소자들을 배치하는 단계;
    상기 반도체 발광소자들을 덮도록 평탄화층을 형성하고, 상기 평탄화층 상에 상기 반도체 발광소자와 전기적으로 연결되는 배선 전극을 형성하는 단계;
    상기 반도체 발광소자들 중 결함 있는 불량 반도체 발광소자, 상기 불량 반도체 발광소자를 덮는 평탄화층 및 상기 불량 반도체 발광소자와 전기적으로 연결된 배선 전극을 제거하는 단계; 및
    상기 불량 반도체 발광소자가 제거된 개별 화소 영역 상에 리페어층을 형성하는 단계를 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  11. 제10항에 있어서,
    상기 불량 반도체 발광소자와 인접한 반도체 발광소자, 상기 반도체 발광소자를 덮는 평탄화층 및 상기 반도체 발광소자와 전기적으로 연결된 배선 전극을 제거하는 단계를 더 포함하며,
    상기 리페어층은, 상기 불량 반도체 발광소자가 제거된 개별 화소 영역에서 상기 불량 반도체 발광소자와 인접한 반도체 발광소자가 제거된 개별 화소 영역으로 연장 형성되는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  12. 제10항에 있어서,
    상기 불량 반도체 발광소자 및 상기 불량 반도체 발광소자와 인접한 반도체 발광소자 주변의 평탄화층을 일부 제거하는 단계; 및
    상기 평탄화층이 제거된 영역 상에 상기 리페어층을 형성하는 단계를 더 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  13. 기판에 배선 전극을 형성하고, 상기 기판의 개별 화소 영역에 상기 배선 전극과 전기적으로 연결되도록 반도체 발광소자들을 배치하는 단계;
    상기 반도체 발광소자들 중 결함 있는 불량 반도체 발광소자 및 상기 불량 반도체 발광소자와 전기적으로 연결된 배선 전극을 제거하는 단계;
    상기 불량 반도체 발광소자가 제거된 개별 화소 영역 상에 리페어층을 형성하는 단계; 및
    상기 반도체 발광소자들 및 상기 리페어층을 덮도록 평탄화층을 형성하는 단계를 포함하는 것을 특징으로 하는, 디스플레이 장치의 제조방법.
  14. 제12항에 있어서,
    상기 평탄화층을 형성하는 단계는, 적어도 상기 리페어층 및 상기 리페어층과 인접한 반도체 발광소자를 덮도록 제1 평탄화층을 형성하는 단계; 및
    상기 기판의 전면에 대하여 제2 평탄화층을 형성하는 단계를 포함하며,
    상기 제1 평탄화층은 상기 제2 평탄화층보다 굴절률이 큰 것을 특징으로 하는, 디스플레이 장치의 제조방법.
KR1020227025686A 2020-03-13 2020-03-13 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법 KR20220123024A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/003504 WO2020122695A2 (ko) 2020-03-13 2020-03-13 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20220123024A true KR20220123024A (ko) 2022-09-05

Family

ID=71076581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227025686A KR20220123024A (ko) 2020-03-13 2020-03-13 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Country Status (3)

Country Link
US (1) US20230127225A1 (ko)
KR (1) KR20220123024A (ko)
WO (1) WO2020122695A2 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361179B2 (en) * 2016-05-20 2019-07-23 Innolux Corporation Display device
KR102393071B1 (ko) * 2017-03-27 2022-05-03 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102448104B1 (ko) * 2018-02-08 2022-09-29 삼성디스플레이 주식회사 발광 장치 및 그의 제조 방법
KR102559514B1 (ko) * 2018-04-13 2023-07-27 삼성디스플레이 주식회사 표시 장치
KR20200014868A (ko) * 2020-01-22 2020-02-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
US20230127225A1 (en) 2023-04-27
WO2020122695A2 (ko) 2020-06-18
WO2020122695A3 (ko) 2021-01-21

Similar Documents

Publication Publication Date Title
KR101947643B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
CN107017273B (zh) 使用半导体发光器件的显示装置及其制造方法
KR102227085B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102412409B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200106039A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102206782B1 (ko) 디스플레이 장치
KR20190099149A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20200104876A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20190092330A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
US20230017298A1 (en) Display apparatus using semiconductor light emitting device and method for manufacturing same
US20230216004A1 (en) Semiconductor light-emitting element and display device using same
KR101761209B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102462881B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20200006952A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200005096A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102613757B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20180135335A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102459573B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20220123024A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102328944B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR101771463B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102557580B1 (ko) 반도체 발광 소자 패키지 및 디스플레이 장치
KR102243768B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102721662B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR102423202B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal