KR20220117995A - 집적회로 칩의 외부 단선 진단 장치 및 방법 - Google Patents

집적회로 칩의 외부 단선 진단 장치 및 방법 Download PDF

Info

Publication number
KR20220117995A
KR20220117995A KR1020210021541A KR20210021541A KR20220117995A KR 20220117995 A KR20220117995 A KR 20220117995A KR 1020210021541 A KR1020210021541 A KR 1020210021541A KR 20210021541 A KR20210021541 A KR 20210021541A KR 20220117995 A KR20220117995 A KR 20220117995A
Authority
KR
South Korea
Prior art keywords
signal
integrated circuit
output
circuit chip
pin
Prior art date
Application number
KR1020210021541A
Other languages
English (en)
Other versions
KR102512726B1 (ko
Inventor
구현재
Original Assignee
주식회사 현대케피코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대케피코 filed Critical 주식회사 현대케피코
Priority to KR1020210021541A priority Critical patent/KR102512726B1/ko
Publication of KR20220117995A publication Critical patent/KR20220117995A/ko
Application granted granted Critical
Publication of KR102512726B1 publication Critical patent/KR102512726B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/56—Testing of electric apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 집적회로 칩의 외부 단선 진단 장치에 관한 것으로, 외부 단선 진단 대상이 되는 집적회로 칩의 출력단자에서 출력되는 신호와 지정된 기준 전압을 비교하여, 그 비교 결과를 출력하는 신호 비교부; 및 상기 집적회로 칩에서 진단할 대상 핀을 선택하여 해당 진단 대상 핀 선택 신호를 상기 신호 비교부에 출력하여 상기 기준 전압을 조정하게 하며, 상기 신호 비교부에서 출력되는 신호를 바탕으로 진단할 대상 핀의 단선 여부를 판단하는 제어부;를 포함한다.

Description

집적회로 칩의 외부 단선 진단 장치 및 방법{APPARATUS FOR DIAGNOSING EXTERNAL DISCONNECTION OF INTEGRATED CIRCUIT CHIP AND METHOD THEREOF}
본 발명은 집적회로 칩의 외부 단선 진단 장치 및 방법에 관한 것으로, 보다 상세하게는 집적회로 칩의 외부에 연결되는 전원 및 접지 핀의 단선을 모두 진단할 수 있도록 하는, 집적회로 칩의 외부 단선 진단 장치 및 방법에 관한 것이다.
일반적으로 차량의 내부에는 기능별 복수의 전자회로기판(즉, 기능별 각종 전자부품이 부착된 인쇄회로기판)이 내장된다.
상기 전자회로기판에는 전원, 접지 및 전자부품들을 연결하는 회로가 패턴(Pattern)화 되어 있으며, 이 전자회로기판의 중심에는 기능별 집적회로 칩(IC chip)이 부착되고, 이 집적회로 칩의 주변에 복수의 수동소자들이 납땜되어 부착되는 것이 일반적이다.
그리고 상기 전자회로기판 및 집적회로 칩(IC chip)에는 커넥터를 통해 외부에서 전원이 공급된다. 보다 구체적으로 상기 커넥터에는 전원, 접지 및 신호 입출력을 위한 복수의 핀(또는 단자)이 구비된다. 따라서 상기 커넥터가 정상적으로 연결되지 않을 경우(예 : 전원 핀 및 접지 핀에 외부 단선이 발생할 경우)에는 상기 집적회로 칩(IC chip)이 정상적으로 구동되지 않게 된다.
이에 따라 상기 집적회로 칩(IC chip)의 내부적으로 외부 핀의 단선(즉, 커넥터나 회로 패턴을 통해 외부에서 칩에 연결되는 핀의 단선)을 진단할 수 있는 회로가 구현될 수 있으나, 경제적인 이유나 회로 구현상의 이유로 인해, 통상적으로는 외부 핀 단선 진단 기능이 구비되지 않는 집적회로 칩(IC chip)이 대부분이다.
그러나 집적회로 칩(IC chip)의 동작 중 기본적으로 연결되어야 할 전원 및 접지 핀에 외부 단선(예 : 커넥터 연결 불량, 냉납 등)이 발생할 경우 기능상의 치명적인 문제가 발생할 수 있다.
따라서 특히 집적회로 칩의 외부에 연결되는 전원 및 접지 핀의 외부 단선을 모두 진단할 수 있도록 하는 장치가 필요한 상황이다.
본 발명의 배경기술은 대한민국 공개특허 10-2014-0138893호(2014.12.04. 공개, 집적 회로 내의 단선된 와이어 상태를 검출하는 방법 및 장치)에 개시되어 있다.
본 발명의 일 측면에 따르면, 본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 집적회로 칩의 외부에 연결되는 전원 및 접지 핀의 단선을 모두 진단할 수 있도록 하는, 집적회로 칩의 외부 단선 진단 장치 및 방법을 제공하는 데 그 목적이 있다.
본 발명의 일 측면에 따른 집적회로 칩의 외부 단선 진단 장치는, 외부 단선 진단 대상이 되는 집적회로 칩의 출력단자에서 출력되는 신호와 지정된 기준 전압을 비교하여, 그 비교 결과를 출력하는 신호 비교부; 및 상기 집적회로 칩에서 진단할 대상 핀을 선택하여 해당 진단 대상 핀 선택 신호를 상기 신호 비교부에 출력하여 상기 기준 전압을 조정하게 하며, 상기 신호 비교부에서 출력되는 신호를 바탕으로 진단할 대상 핀의 단선 여부를 판단하는 제어부;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 집적회로 칩에서 단선을 진단할 대상 핀은, 상기 집적회로 칩의 외부에 연결되는 전원 핀; 및 접지 핀;이 모두 진단 대상으로 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 집적회로 칩의 출력 핀은, 푸쉬-풀(Push-Pull) 또는 오픈-드레인(Open-Drain) 형태로 구성되는 것을 특징으로 한다.
본 발명에 있어서, 상기 제어부는, 상기 신호 비교부에 하이 레벨 또는 로우 레벨의 진단 대상 핀 선택 신호를 출력하는 것을 특징으로 한다.
본 발명에 있어서, 상기 집적회로 칩의 출력단자에서 출력되는 신호는, 하이 레벨 또는 로우 레벨의 신호가 지정된 주파수에 따라 출력되는 신호인 것을 특징으로 한다.
본 발명에 있어서, 상기 신호 비교부는, 상기 제어부에서 출력하는 진단 대상 핀 선택 신호에 따라 온오프 스위칭되어 기준 전압을 조정하는 트랜지스터; 및 상기 트랜지스터의 스위칭에 따라 조정된 기준 전압과 상기 집적회로 칩의 출력단자에서 출력되는 신호를 비교하여 그 비교 결과를 상기 제어부의 디지털 입력 단자에 출력하는 비교기;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제어부는, 접지 핀의 단선 진단 시, 상기 집적회로 칩의 출력단자에서 하이 레벨의 신호가 출력될 때 상기 신호 비교부에서도 하이 레벨의 신호가 출력되고, 상기 집적회로 칩의 출력단자에서 로우 레벨의 신호를 출력될 때 상기 신호 비교부에서도 로우 레벨의 신호가 출력되면 접지 핀이 정상 상태인 것으로 판단하고, 상기 집적회로 칩의 출력단자에서 출력되는 신호의 레벨에 관계없이, 상기 신호 비교부에서 지속적으로 하이 레벨의 신호가 출력되면 접지 핀에 단선이 발생한 것으로 판단하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제어부는, 전원 핀의 단선 진단 시, 상기 집적회로 칩의 출력단자에서 하이 레벨의 신호가 출력될 때 상기 신호 비교부에서도 하이 레벨의 신호가 출력되고, 상기 집적회로 칩의 출력단자에서 로우 레벨의 신호를 출력될 때 상기 신호 비교부에서도 로우 레벨의 신호가 출력되면 전원 핀이 정상 상태인 것으로 판단하고, 상기 집적회로 칩의 출력단자에서 출력되는 신호의 레벨에 관계없이, 상기 신호 비교부에서 지속적으로 로우 레벨의 신호가 출력되면 전원 핀에 단선이 발생한 것으로 판단하는 것을 특징으로 한다.
본 발명에 있어서, 상기 신호 비교부의 기준 전압은, 접지 핀 단선 진단 시, 접지 레벨 보다는 높고 오프셋 전압보다 미리 지정된 레벨 더 낮은 전압으로 설정되고, 전원 핀 단선 진단 시, 전원 레벨 보다는 낮고 플로팅 전압보다 미리 지정된 레벨 더 높은 전압으로 설정되는 것을 특징으로 한다.
본 발명의 다른 측면에 따른 집적회로 칩의 외부 단선 진단 방법은, 제어부가 신호 비교부를 통해 외부 단선 진단 대상이 되는 집적회로 칩의 출력단자에서 출력되는 신호와 지정된 기준 전압을 비교하여 그 비교 결과를 입력받는 단계; 상기 제어부가 상기 집적회로 칩에서 진단할 대상 핀을 선택하여 해당 진단 대상 핀 선택 신호를 상기 신호 비교부에 출력하여 상기 기준 전압을 조정하게 하는 단계; 및 상기 제어부가 상기 신호 비교부에서 출력되는 신호를 바탕으로 진단할 대상 핀의 단선 여부를 판단하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 집적회로 칩에서 진단할 대상 핀을 선택하여 해당 진단 대상 핀 선택 신호를 상기 신호 비교부에 출력하는 단계에서, 상기 제어부는, 상기 신호 비교부에 하이 레벨 또는 로우 레벨의 진단 대상 핀 선택 신호를 출력하는 것을 특징으로 한다.
본 발명에 있어서, 상기 집적회로 칩의 출력단자에서 출력되는 신호는, 하이 레벨 또는 로우 레벨의 신호가 지정된 주파수에 따라 출력되는 신호인 것을 특징으로 한다.
본 발명에 있어서, 상기 신호 비교부에서 출력되는 신호를 바탕으로 진단할 대상 핀의 단선 여부를 판단하는 단계에서, 접지 핀의 단선 진단 시, 상기 제어부는, 상기 집적회로 칩의 출력단자에서 하이 레벨의 신호가 출력될 때 상기 신호 비교부에서도 하이 레벨의 신호가 출력되고, 상기 집적회로 칩의 출력단자에서 로우 레벨의 신호를 출력될 때 상기 신호 비교부에서도 로우 레벨의 신호가 출력되면 접지 핀이 정상 상태인 것으로 판단하고, 상기 집적회로 칩의 출력단자에서 출력되는 신호의 레벨에 관계없이, 상기 신호 비교부에서 지속적으로 하이 레벨의 신호가 출력되면 접지 핀에 단선이 발생한 것으로 판단하는 것을 특징으로 한다.
본 발명에 있어서, 상기 신호 비교부에서 출력되는 신호를 바탕으로 진단할 대상 핀의 단선 여부를 판단하는 단계에서, 전원 핀의 단선 진단 시, 상기 제어부는, 상기 집적회로 칩의 출력단자에서 하이 레벨의 신호가 출력될 때 상기 신호 비교부에서도 하이 레벨의 신호가 출력되고, 상기 집적회로 칩의 출력단자에서 로우 레벨의 신호를 출력될 때 상기 신호 비교부에서도 로우 레벨의 신호가 출력되면 전원 핀이 정상 상태인 것으로 판단하고, 상기 집적회로 칩의 출력단자에서 출력되는 신호의 레벨에 관계없이, 상기 신호 비교부에서 지속적으로 로우 레벨의 신호가 출력되면 전원 핀에 단선이 발생한 것으로 판단하는 것을 특징으로 한다.
본 발명에 있어서, 상기 신호 비교부의 기준 전압은, 접지 핀 단선 진단 시, 접지 레벨 보다는 높고 오프셋 전압보다 미리 지정된 레벨 더 낮은 전압으로 설정되고, 전원 핀 단선 진단 시, 전원 레벨 보다는 낮고 플로팅 전압보다 미리 지정된 레벨 더 높은 전압으로 설정되는 것을 특징으로 한다.
본 발명의 일 측면에 따르면, 본 발명은 집적회로 칩의 외부에 연결되는 전원 및 접지 핀의 단선을 모두 진단할 수 있도록 한다.
도 1은 본 발명의 일 실시예에 따른 집적회로 칩의 외부 단선 진단 장치의 개략적인 구성을 보인 예시도.
도 2는 본 발명의 다른 일 실시예에 따른 집적회로 칩의 외부 단선 진단 장치의 개략적인 구성을 보인 예시도.
도 3은 상기 도 1 또는 도 2에 있어서, 신호 비교부의 상세한 구성을 보인 예시도.
도 4는 상기 도 1 또는 도 2에 있어서, 제어부가 집적회로(IC) 칩의 진단 대상 핀에 대한 단선 여부를 판단하는 방법을 설명하기 위하여 보인 흐름도.
이하, 첨부된 도면을 참조하여 본 발명에 따른 집적회로 칩의 외부 단선 진단 장치 및 방법의 일 실시예를 설명한다.
이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 집적회로 칩의 외부 단선 진단 장치의 개략적인 구성을 보인 예시도이고, 도 2는 본 발명의 다른 일 실시예에 따른 집적회로 칩의 외부 단선 진단 장치의 개략적인 구성을 보인 예시도이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 집적회로 칩의 외부 단선 진단 장치는, 외부 단선 진단 대상이 되는 집적회로(IC) 칩(10), 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 신호를 지정된 기준 레벨 신호와 비교하여 그 비교 결과를 출력하는 신호 비교부(100), 상기 집적회로(IC) 칩(10)에서 진단할 대상 핀(예 : 전원 핀, 접지 핀)을 선택하여 해당 진단 대상 핀 선택 신호를 상기 신호 비교부(100)에 출력하며, 상기 신호 비교부(100)에서 출력되는 신호를 바탕으로 진단할 대상 핀(예 : 전원 핀, 접지 핀)의 단선 여부를 판단하는 제어부(200)를 포함한다.
상기 집적회로(IC) 칩(10)은 차량에서 특정 기능을 수행하기 위해 제어기(또는 전자회로기판)에 실장된 집적회로 반도체이다.
상기 신호 비교부(100)는 복수의 수동 소자(R1~R6), 트랜지스터(Q1)와 비교기(OP1) 등을 포함한 회로이다.
또한 상기 신호 비교부(100)는 상기 제어부(200)에서 상기 집적회로(IC) 칩(10)에서 단선 여부를 진단할 대상 핀(예 : 전원 핀, 접지 핀)을 선택하여 출력하는 진단 대상 핀 선택 신호를 입력받고, 상기 진단 대상 핀 선택 신호에 따라, 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 신호를 지정된 기준 레벨 신호와 비교하여 그 비교 결과를 출력한다(도 3 참조).
참고로 상기 신호 비교부(100)를 적용하기 위해서, 상기 집적회로(IC) 칩(10)의 출력 핀(output)은 푸쉬-풀(Push-Pull) 또는 오픈-드레인(Open-Drain) 형태로 구성되어야 한다(예 : SPI(Serial Peripheral Interface) MISO(Master In, Slave Out) 핀).
상기 제어부(200)는 지정된 출력 단자(GPIO1)를 통해서 상기 신호 비교부(100)에 진단 대상 핀 선택 신호(예 : High 또는 Low 레벨의 신호)를 출력한다.
예컨대 상기 제어부(200)의 지정된 디지털 출력 단자(GPIO1)를 통해서 출력되는 진단 대상 핀 선택 신호(예 : High 또는 Low 레벨의 신호)가 하이(High)일 경우에는 전원 핀의 단선을 진단하고, 상기 진단 대상 핀 선택 신호(예 : High 또는 Low 레벨의 신호)가 로우(Low)일 경우에는 접지 핀의 단선을 진단하는 것이다.
이 때 도면에는 구체적으로 도시되어 있지 않지만, 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 하이 또는 로우 레벨의 신호가 지정된 주파수에 따라 출력되는 것으로 가정한다.
한편 상기 도 1과 도 2는, 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 신호가 상기 신호 비교부(100)를 통해서 상기 제어부(200)에 입력될 경우, 상기 출력단자(output)에서 출력되는 신호에 지연이 발생할 수 있기 때문에 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 신호를 별도의 디지털 입력 단자(GPIO3)를 통해 직접 입력 받을 수 있도록 구현된 점에서 차이가 있으며, 나머지 상기 신호 비교부(100) 및 제어부(200)의 구성과 동작에는 다른 차이가 없으므로, 도 2에 대한 별도의 설명은 생략하기로 한다.
도 3은 상기 도 1 또는 도 2에 있어서, 신호 비교부의 상세한 구성을 보인 예시도이다.
도 3에 도시된 바와 같이, 상기 신호 비교부(100)는 상기 제어부(200)에서 출력하는 진단 대상 핀 선택 신호(예 : High 또는 Low 레벨의 신호)에 따라 온오프 스위칭되어 기준 전압을 조정하는 트랜지스터(Q1)와 상기 트랜지스터(Q1)의 스위칭에 따라 조정된 기준 전압과 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 신호를 비교하여 그 비교 결과를 상기 제어부(200)의 디지털 입력 단자(GPIO2)에 출력하는 비교기(OP1)를 포함한다.
또한 도면에는 도시되어 있지 않지만, 상기 비교기(OP1)의 입출력단에 노이즈 필터용 저항, 커패시터 등이 추가로 포함될 수 있으며, 또한 비교기(OP1)에 따라 피드백 저항 등이 추가로 포함될 수도 있다.
상기 제어부(200)는 상기 신호 비교부(100)에서 출력되는 신호를 바탕으로 진단할 대상 핀(예 : 전원 핀, 접지 핀)의 단선 여부를 판단한다.
도 3을 참조하면, 상기 집적회로(IC) 칩(10)의 외부에 연결되는 접지 핀의 단선 시, 상기 집적회로(IC) 칩(10)의 접지(GND)와 제어기(또는 전자회로기판)의 접지 사이에 전압차가 발생하게 된다.
가령, 단선이 없는 정상적인 집적회로(IC) 칩(10)의 출력단자(output)를 통해 로우(LOW) 레벨의 신호를 출력할 경우, 상기 집적회로(IC) 칩(10)의 접지를 기준으로 출력하게 된다. 그러나 만약 접지 핀 단선이 발생된 집적회로(IC) 칩(10)의 출력단자(output)를 통해 로우(Low) 레벨의 신호를 출력할 경우에는 상기 집적회로(IC) 칩(10)과 상기 제어기(또는 전자회로기판)의 접지 사이의 전압차로 인한 오프셋 전압이 포함되어 레벨 상향된 신호를 출력하게 된다.
따라서 접지 핀 진단 모드에서, 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 신호(즉, 접지 핀 단선 진단 시 출력단자에서 출력되는 로우 레벨의 신호)를 상기 신호 비교부(100)에서 지정된 기준 전압(즉, 접지 핀 단선 진단을 위해 설정된 기준 전압)과 비교한다.
이에 따라 상기 접지 핀이 정상 상태일 경우, 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 신호의 로우 레벨이 접지 핀 단선 진단을 위해 설정된 기준 전압보다 낮게 되며, 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 하이(High) 레벨의 신호를 출력되면 상기 신호 비교부(100)에서도 동일하게 하이 레벨의 신호가 출력되고, 또한 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 로우(Low) 레벨의 신호를 출력되면 상기 신호 비교부(100)에서도 동일하게 로우 레벨의 신호가 출력된다.
그러나 상기 집적회로(IC) 칩(10)에 접지 핀 단선이 발생한 상태일 경우, 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 로우 레벨의 신호는 오프셋 전압이 포함되어 레벨 상향된 신호를 출력하게 된다.
이에 따라 상기 신호 비교부(100)는 상기 출력단자(output)에서 출력된 로우(Low) 레벨의 신호(실제로는 레벨 상향된 로우 레벨 신호)가 미리 설정된 기준 전압(즉, 접지 핀 단선 진단을 위해 설정된 기준 전압)의 레벨보다 높게 되어 하이 레벨의 신호를 출력하고, 또한 상기 출력단자(output)에서 하이(High) 레벨의 신호를 출력하면 상기 신호 비교부(100)에서도 동일하게 하이 레벨의 신호를 출력한다.
따라서 상기 제어부(200)는 접지 핀 단선 진단 시, 상기 출력단자(output)에서 출력하는 신호의 레벨에 관계없이, 상기 신호 비교부(100)에서 지속적으로 하이(High) 레벨의 신호가 출력되는 경우, 상기 집적회로(IC) 칩(10)에 접지 핀 단선이 발생한 것으로 판단한다.
한편 상기 집적회로(IC) 칩(10)의 외부에 연결되는 전원 핀이 단선될 경우, 상기 집적회로(IC) 칩(10)의 출력단자(output)가 플로팅되어 정상적인 하이 레벨의 신호를 출력하지 못한다.
예컨대 상기 전원 핀이 정상 상태일 경우, 상기 출력단자(output)에서 하이(High) 레벨의 신호를 출력할 경우 상기 신호 비교부(100)에서도 동일하게 하이 레벨의 신호를 출력하고, 상기 출력단자(output)에서 로우(Low) 레벨의 신호를 출력할 경우 상기 신호 비교부(100)에서도 동일하게 로우 레벨의 신호를 출력한다.
그러나 상기 집적회로(IC) 칩(10)의 전원 핀이 단선될 경우, 상기 출력단자(output)에서 하이 레벨의 신호를 출력하더라도 상기 신호 비교부(100)에 설정된 기준 전압보다 낮은 레벨의 신호가 입력됨으로써, 전원 핀 단선 진단 시 지속적으로 로우(LOW) 출력을 발생시킨다. 즉, 상기 출력단자(output)에서 하이(High) 레벨의 신호를 출력하더라도 상기 신호 비교부(100)에 설정된 기준 전압보다 낮은 레벨이므로 상기 신호 비교부(100)에서 로우 레벨의 신호를 출력하고, 또한 상기 출력단자(output)에서 로우(Low) 레벨의 신호를 출력하면 상기 신호 비교부(100)에서도 동일하게 로우 레벨의 신호를 출력한다.
따라서 상기 제어부(200)는 전원 핀 단선 진단 시, 상기 출력단자(output)에서 출력하는 신호의 레벨에 관계없이 상기 신호 비교부(100)에서 지속적으로 로우(Low) 레벨의 신호를 출력하는 경우, 상기 집적회로(IC) 칩(10)에 전원 핀 단선이 발생한 것으로 판단한다.
이 때 상기 제어부(200)는 디지털 출력단자(GPIO1)를 통해 상기 신호 비교부(100)에 진단 대상 핀 선택 신호를 출력하여, 상기 신호 비교부(100) 내부의 기준 전압을 조정할 수 있다.
예컨대 접지 핀 단선 진단 시 상기 신호 비교부(100)에 설정되는 기준 전압은 접지 레벨 보다는 높고 오프셋 전압보다 미소하게(미리 설정된 레벨) 더 낮은 전압으로 설정될 수 있고, 전원 핀 단선 진단 시 상기 신호 비교부(100)에 설정되는 기준 전압은 전원 레벨 보다는 낮고 플로팅 전압보다 미소하게(미리 설정된 레벨) 더 높은 전압으로 설정될 수 있다.
따라서 상기 제어부(200)는 주기적으로(또는 사용자의 지정에 따라) 하이(High) 또는 로우(Low) 레벨의 진단 대상 핀 선택 신호를 상기 신호 비교부(100)에 출력함으로써, 상기 신호 비교부(100) 내부의 기준 전압을 변경하여, 상기 변경된 기준 전압과 상기 출력단자(output)에서 출력되는 신호의 레벨을 비교한 결과에 기초하여 상기 집적회고(IC) 칩(10)의 외부 전원 핀 또는 접지 핀의 단선 여부를 진단할 수 있다.
도 4는 상기 도 1 또는 도 2에 있어서, 제어부가 집적회로(IC) 칩의 진단 대상 핀에 대한 단선 여부를 판단하는 방법을 설명하기 위하여 보인 흐름도이다.
도 4를 참조하면, 제어부(200)가 집적회로(IC) 칩(10)의 전원 핀에 대한 단선을 진단하고자 할 경우(S101의 예), 상기 제어부(200)가 신호 비교부(100)에 지정된 진단 대상 핀 선택 신호(예 : 하이(High) 레벨 신호)를 출력한다(S102).
이에 따라 상기 신호 비교부(100)의 내부 기준 전압이 조정된다.
예컨대 전원 핀 단선 진단 시, 상기 신호 비교부(100)에 설정되는 기준 전압은 플로팅 전압보다 미소하게 높은 전압으로 설정될 수 있다.
이에 따라 상기 신호 비교부(100)는 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 로우 레벨과 하이 레벨이 주기적으로 출력되는 신호와 상기 기준 전압(전원 핀 단선 진단을 위해 플로팅 전압보다 미리 지정된 레벨 더 높게 설정된 전압)을 비교하여 상기 제어부(200)에 출력한다(S104).
이 때 만약 상기 집적회로(IC) 칩(10)의 전원 핀이 단선인 경우, 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 신호가 로우 레벨과 하이 레벨로 주기적으로 바뀌더라도 상기 신호 비교부(100)에서는 지속해서 한 가지 레벨(예 : 로우 레벨)의 신호만 출력된다.
따라서 상기 제어부(200)에 지정된 시간 이상, 상기 신호 비교부(100)로부터 해당 진단 핀(즉, 전원 핀)의 정상 레벨 신호(즉, 로우 레벨과 하이 레벨이 주기적으로 바뀌는 신호)가 입력되는 경우(S105의 예), 상기 제어부(200)는 해당 진단 핀(즉, 전원 핀)이 단선되지 않은 정상 상태인 것으로 판단한다(S106).
그러나 상기 제어부(200)에 지정된 시간 이상, 상기 신호 비교부(100)로부터 해당 진단 핀(즉, 전원 핀)의 이상 레벨 신호(즉, 지속적인 로우 레벨 신호)가 입력되는 경우(S105의 아니오), 상기 제어부(200)는 해당 진단 핀(즉, 전원 핀)이 단선된 상태인 것으로 판단한다(S107).
한편 상기 제어부(200)가 집적회로(IC) 칩(10)의 접지 핀에 대한 단선을 진단하고자 할 경우(S101의 아니오), 상기 제어부(200)가 신호 비교부(100)에 지정된 진단 대상 핀 선택 신호(예 : 로우(High) 레벨 신호)를 출력한다(S103).
이에 따라 상기 신호 비교부(100)의 내부 기준 전압이 조정된다.
예컨대 접지 핀 단선 진단 시, 상기 신호 비교부(100)에 설정되는 기준 전압은 오프셋 전압보다 미소하게 높은 전압으로 설정될 수 있다.
이에 따라 상기 신호 비교부(100)는 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 로우 레벨과 하이 레벨이 주기적으로 출력되는 신호와 상기 기준 전압(접지 핀 단선 진단을 위해 오프셋 전압보다 미리 지정된 레벨 더 낮게 설정된 전압)을 비교하여 상기 제어부(200)에 출력한다(S104).
이 때 만약 상기 집적회로(IC) 칩(10)의 접지 핀이 단선인 경우, 상기 집적회로(IC) 칩(10)의 출력단자(output)에서 출력되는 신호가 로우 레벨과 하이 레벨로 주기적으로 바뀌더라도 상기 신호 비교부(100)에서는 지속해서 한 가지 레벨(예 : 하이 레벨)의 신호만 출력된다.
따라서 상기 제어부(200)에 지정된 시간 이상, 상기 신호 비교부(100)로부터 해당 진단 핀(즉, 접지 핀)의 정상 레벨 신호(즉, 로우 레벨과 하이 레벨이 주기적으로 바뀌는 신호)가 입력되는 경우(S105의 예), 상기 제어부(200)는 해당 진단 핀(즉, 접지 핀)이 단선되지 않은 정상 상태인 것으로 판단한다(S106).
그러나 상기 제어부(200)에 지정된 시간 이상, 상기 신호 비교부(100)로부터 해당 진단 핀(즉, 접지 핀)의 이상 레벨 신호(즉, 지속적인 하이 레벨 신호)가 입력되는 경우(S105의 아니오), 상기 제어부(200)는 해당 진단 핀(즉, 접지 핀)이 단선된 상태인 것으로 판단한다(S107).
상기와 같이 본 실시예는 집적회로 칩의 외부에 연결되는 전원 및 접지 핀의 단선을 모두 진단할 수 있도록 하는 효과가 있다.
이상으로 본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다. 또한 본 명세서에서 설명된 구현은, 예컨대, 방법 또는 프로세스, 장치, 소프트웨어 프로그램, 데이터 스트림 또는 신호로 구현될 수 있다. 단일 형태의 구현의 맥락에서만 논의(예컨대, 방법으로서만 논의)되었더라도, 논의된 특징의 구현은 또한 다른 형태(예컨대, 장치 또는 프로그램)로도 구현될 수 있다. 장치는 적절한 하드웨어, 소프트웨어 및 펌웨어 등으로 구현될 수 있다. 방법은, 예컨대, 컴퓨터, 마이크로프로세서, 집적 회로 또는 프로그래밍 가능한 로직 디바이스 등을 포함하는 프로세싱 디바이스를 일반적으로 지칭하는 프로세서 등과 같은 장치에서 구현될 수 있다. 프로세서는 또한 최종-사용자 사이에 정보의 통신을 용이하게 하는 컴퓨터, 셀 폰, 휴대용/개인용 정보 단말기(personal digital assistant: "PDA") 및 다른 디바이스 등과 같은 통신 디바이스를 포함한다.
10 : 외부 단선 진단 대상이 되는 집적회로(IC) 칩
100 : 신호 비교부
200 : 제어부

Claims (15)

  1. 외부 단선 진단 대상이 되는 집적회로 칩의 출력단자에서 출력되는 신호와 지정된 기준 전압을 비교하여, 그 비교 결과를 출력하는 신호 비교부; 및
    상기 집적회로 칩에서 진단할 대상 핀을 선택하여 해당 진단 대상 핀 선택 신호를 상기 신호 비교부에 출력하여 상기 기준 전압을 조정하게 하며, 상기 신호 비교부에서 출력되는 신호를 바탕으로 진단할 대상 핀의 단선 여부를 판단하는 제어부;를 포함하는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 장치.
  2. 제 1항에 있어서, 상기 집적회로 칩에서 단선을 진단할 대상 핀은,
    상기 집적회로 칩의 외부에 연결되는 전원 핀; 및 접지 핀;이 모두 진단 대상으로 포함하는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 장치.
  3. 제 1항에 있어서, 상기 집적회로 칩의 출력 핀은,
    푸쉬-풀(Push-Pull) 또는 오픈-드레인(Open-Drain) 형태로 구성되는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 장치.
  4. 제 1항에 있어서, 상기 제어부는,
    상기 신호 비교부에 하이 레벨 또는 로우 레벨의 진단 대상 핀 선택 신호를 출력하는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 장치.
  5. 제 1항에 있어서, 상기 집적회로 칩의 출력단자에서 출력되는 신호는,
    하이 레벨 또는 로우 레벨의 신호가 지정된 주파수에 따라 출력되는 신호인 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 장치.
  6. 제 1항에 있어서, 상기 신호 비교부는,
    상기 제어부에서 출력하는 진단 대상 핀 선택 신호에 따라 온오프 스위칭되어 기준 전압을 조정하는 트랜지스터; 및
    상기 트랜지스터의 스위칭에 따라 조정된 기준 전압과 상기 집적회로 칩의 출력단자에서 출력되는 신호를 비교하여 그 비교 결과를 상기 제어부의 디지털 입력 단자에 출력하는 비교기;를 포함하는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 장치.
  7. 제 1항에 있어서, 상기 제어부는,
    접지 핀의 단선 진단 시,
    상기 집적회로 칩의 출력단자에서 하이 레벨의 신호가 출력될 때 상기 신호 비교부에서도 하이 레벨의 신호가 출력되고, 상기 집적회로 칩의 출력단자에서 로우 레벨의 신호를 출력될 때 상기 신호 비교부에서도 로우 레벨의 신호가 출력되면 접지 핀이 정상 상태인 것으로 판단하고,
    상기 집적회로 칩의 출력단자에서 출력되는 신호의 레벨에 관계없이, 상기 신호 비교부에서 지속적으로 하이 레벨의 신호가 출력되면 접지 핀에 단선이 발생한 것으로 판단하는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 장치.
  8. 제 1항에 있어서, 상기 제어부는,
    전원 핀의 단선 진단 시,
    상기 집적회로 칩의 출력단자에서 하이 레벨의 신호가 출력될 때 상기 신호 비교부에서도 하이 레벨의 신호가 출력되고, 상기 집적회로 칩의 출력단자에서 로우 레벨의 신호를 출력될 때 상기 신호 비교부에서도 로우 레벨의 신호가 출력되면 전원 핀이 정상 상태인 것으로 판단하고,
    상기 집적회로 칩의 출력단자에서 출력되는 신호의 레벨에 관계없이, 상기 신호 비교부에서 지속적으로 로우 레벨의 신호가 출력되면 전원 핀에 단선이 발생한 것으로 판단하는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 장치.
  9. 제 1항에 있어서, 상기 신호 비교부의 기준 전압은,
    접지 핀 단선 진단 시, 접지 레벨 보다는 높고 오프셋 전압보다 미리 지정된 레벨 더 낮은 전압으로 설정되고,
    전원 핀 단선 진단 시, 전원 레벨 보다는 낮고 플로팅 전압보다 미리 지정된 레벨 더 높은 전압으로 설정되는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 장치.
  10. 제어부가 신호 비교부를 통해 외부 단선 진단 대상이 되는 집적회로 칩의 출력단자에서 출력되는 신호와 지정된 기준 전압을 비교하여 그 비교 결과를 입력받는 단계;
    상기 제어부가 상기 집적회로 칩에서 진단할 대상 핀을 선택하여 해당 진단 대상 핀 선택 신호를 상기 신호 비교부에 출력하여 상기 기준 전압을 조정하게 하는 단계; 및
    상기 제어부가 상기 신호 비교부에서 출력되는 신호를 바탕으로 진단할 대상 핀의 단선 여부를 판단하는 단계;를 포함하는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 방법.
  11. 제 10항에 있어서, 상기 집적회로 칩에서 진단할 대상 핀을 선택하여 해당 진단 대상 핀 선택 신호를 상기 신호 비교부에 출력하는 단계에서,
    상기 제어부는,
    상기 신호 비교부에 하이 레벨 또는 로우 레벨의 진단 대상 핀 선택 신호를 출력하는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 방법.
  12. 제 10항에 있어서, 상기 집적회로 칩의 출력단자에서 출력되는 신호는,
    하이 레벨 또는 로우 레벨의 신호가 지정된 주파수에 따라 출력되는 신호인 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 방법.
  13. 제 10항에 있어서, 상기 신호 비교부에서 출력되는 신호를 바탕으로 진단할 대상 핀의 단선 여부를 판단하는 단계에서,
    접지 핀의 단선 진단 시,
    상기 제어부는, 상기 집적회로 칩의 출력단자에서 하이 레벨의 신호가 출력될 때 상기 신호 비교부에서도 하이 레벨의 신호가 출력되고, 상기 집적회로 칩의 출력단자에서 로우 레벨의 신호를 출력될 때 상기 신호 비교부에서도 로우 레벨의 신호가 출력되면 접지 핀이 정상 상태인 것으로 판단하고,
    상기 집적회로 칩의 출력단자에서 출력되는 신호의 레벨에 관계없이, 상기 신호 비교부에서 지속적으로 하이 레벨의 신호가 출력되면 접지 핀에 단선이 발생한 것으로 판단하는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 방법.
  14. 제 10항에 있어서, 상기 신호 비교부에서 출력되는 신호를 바탕으로 진단할 대상 핀의 단선 여부를 판단하는 단계에서,
    전원 핀의 단선 진단 시,
    상기 제어부는, 상기 집적회로 칩의 출력단자에서 하이 레벨의 신호가 출력될 때 상기 신호 비교부에서도 하이 레벨의 신호가 출력되고, 상기 집적회로 칩의 출력단자에서 로우 레벨의 신호를 출력될 때 상기 신호 비교부에서도 로우 레벨의 신호가 출력되면 전원 핀이 정상 상태인 것으로 판단하고,
    상기 집적회로 칩의 출력단자에서 출력되는 신호의 레벨에 관계없이, 상기 신호 비교부에서 지속적으로 로우 레벨의 신호가 출력되면 전원 핀에 단선이 발생한 것으로 판단하는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 방법.
  15. 제 10항에 있어서, 상기 신호 비교부의 기준 전압은,
    접지 핀 단선 진단 시, 접지 레벨 보다는 높고 오프셋 전압보다 미리 지정된 레벨 더 낮은 전압으로 설정되고,
    전원 핀 단선 진단 시, 전원 레벨 보다는 낮고 플로팅 전압보다 미리 지정된 레벨 더 높은 전압으로 설정되는 것을 특징으로 하는 집적회로 칩의 외부 단선 진단 방법.
KR1020210021541A 2021-02-18 2021-02-18 집적회로 칩의 외부 단선 진단 장치 및 방법 KR102512726B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210021541A KR102512726B1 (ko) 2021-02-18 2021-02-18 집적회로 칩의 외부 단선 진단 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210021541A KR102512726B1 (ko) 2021-02-18 2021-02-18 집적회로 칩의 외부 단선 진단 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20220117995A true KR20220117995A (ko) 2022-08-25
KR102512726B1 KR102512726B1 (ko) 2023-03-22

Family

ID=83111315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210021541A KR102512726B1 (ko) 2021-02-18 2021-02-18 집적회로 칩의 외부 단선 진단 장치 및 방법

Country Status (1)

Country Link
KR (1) KR102512726B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09264929A (ja) * 1996-03-29 1997-10-07 Nec Corp 論理回路のテスト方法およびそのテスト回路
JPH10288647A (ja) * 1997-04-15 1998-10-27 Matsushita Electric Ind Co Ltd 集積回路の検査装置および検査方法
KR20030083237A (ko) * 2002-04-19 2003-10-30 삼성전자주식회사 반도체 집적회로의 온-칩 터미네이터, 그 제어 회로 및 그제어 방법
JP2011232036A (ja) * 2010-04-23 2011-11-17 Elpida Memory Inc 半導体装置
JP2014003158A (ja) * 2012-06-19 2014-01-09 Renesas Electronics Corp 半導体集積回路装置
JP2014163851A (ja) * 2013-02-26 2014-09-08 Hitachi Information & Telecommunication Engineering Ltd オープン検出端子付き半導体集積回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09264929A (ja) * 1996-03-29 1997-10-07 Nec Corp 論理回路のテスト方法およびそのテスト回路
JPH10288647A (ja) * 1997-04-15 1998-10-27 Matsushita Electric Ind Co Ltd 集積回路の検査装置および検査方法
KR20030083237A (ko) * 2002-04-19 2003-10-30 삼성전자주식회사 반도체 집적회로의 온-칩 터미네이터, 그 제어 회로 및 그제어 방법
JP2011232036A (ja) * 2010-04-23 2011-11-17 Elpida Memory Inc 半導体装置
JP2014003158A (ja) * 2012-06-19 2014-01-09 Renesas Electronics Corp 半導体集積回路装置
JP2014163851A (ja) * 2013-02-26 2014-09-08 Hitachi Information & Telecommunication Engineering Ltd オープン検出端子付き半導体集積回路

Also Published As

Publication number Publication date
KR102512726B1 (ko) 2023-03-22

Similar Documents

Publication Publication Date Title
US6691201B1 (en) Dual mode USB-PS/2 device
US9136801B2 (en) Semiconductor integrated circuit device, electronic device, and radio communication device
US8395424B2 (en) Semiconductor device and operation mode switch method
US20120131243A1 (en) Multiplexing pin control circuit for computer system
US11296494B2 (en) Circuit for and method of protecting overvoltage in universal serial bus interface
WO2019056864A1 (zh) 印刷电路板及其与柔性电路板之间插接状态的判定方法
CN110750378A (zh) 一种多电源下电时序电路和下电方法
US7913002B2 (en) Test apparatus, configuration method, and device interface
KR102512726B1 (ko) 집적회로 칩의 외부 단선 진단 장치 및 방법
US5729062A (en) Active plug-in circuit
US20010001228A1 (en) Input/output buffer capable of supporting a multiple of transmission logic buses
US20040117673A1 (en) Method and apparatus to provide platform load lines
CN210136712U (zh) 显示驱动芯片、显示面板、显示设备及显示系统
CN109388602B (zh) 电子装置、逻辑芯片与逻辑芯片的通讯方法
KR101824518B1 (ko) 전자 기기에서 디바이스 제어 방법 및 장치
CN112290640A (zh) 一种充电接口电路和电子设备
CN110996497A (zh) 柔性线路板及终端设备
CN110688260B (zh) 基于耳机接口的ec复位电路以及电子设备
CN220067434U (zh) 一种射频调试电路及通信装置
CN216356793U (zh) 电子设备
US6563338B2 (en) Control circuit and chipset on motherboard for saving terminal resistors and method for realizing the same
US7285976B2 (en) Integrated circuit with programmable-impedance output buffer and method therefor
KR100330220B1 (ko) 프로세서 상태 모니터링 장치
US6320475B1 (en) Printed circuit board suppressing ringing in signal waveforms
US7394304B2 (en) Semiconductor integrated circuit, electronic device using the same, and controlling method of semiconductor integrated circuit

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right