KR20220117781A - Display apparatus including display driving ic and display panel - Google Patents

Display apparatus including display driving ic and display panel Download PDF

Info

Publication number
KR20220117781A
KR20220117781A KR1020210066824A KR20210066824A KR20220117781A KR 20220117781 A KR20220117781 A KR 20220117781A KR 1020210066824 A KR1020210066824 A KR 1020210066824A KR 20210066824 A KR20210066824 A KR 20210066824A KR 20220117781 A KR20220117781 A KR 20220117781A
Authority
KR
South Korea
Prior art keywords
display
display panel
data
horizontal period
pixel groups
Prior art date
Application number
KR1020210066824A
Other languages
Korean (ko)
Inventor
김원석
이우녕
장영신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/589,997 priority Critical patent/US11769436B2/en
Priority to CN202210136558.7A priority patent/CN114944122A/en
Publication of KR20220117781A publication Critical patent/KR20220117781A/en
Priority to US18/241,177 priority patent/US20230410708A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

Disclosed is a display device including a display driving circuit and a display panel. According to one aspect of the present disclosure, the display driving circuit connected to a display panel including a plurality of pixel groups, comprises: a controller for determining a driving order of a plurality of pixel groups within a first horizontal period, and generating a selection signal and image data included in a first voltage range; a data driver for generating an image signal on the basis of the image data, and including a plurality of driving units, wherein each of the driving units transmits the image signal to a plurality of data lines in the first horizontal period; a plurality of output pads respectively connected to the pixel groups through the data lines; and a data switching circuit for providing the image signal for a display panel through at least one of the output pads on the basis of control of the selection signal. Therefore, operating speed can be improved and power consumption can be reduced.

Description

디스플레이 구동 회로 및 디스플레이 패널을 포함하는 디스플레이 장치{DISPLAY APPARATUS INCLUDING DISPLAY DRIVING IC AND DISPLAY PANEL}A display device comprising a display driving circuit and a display panel {DISPLAY APPARATUS INCLUDING DISPLAY DRIVING IC AND DISPLAY PANEL}

본 개시의 기술적 사상은 디스플레이 장치에 관한 것으로서, 상세하게는 디스플레이 구동 회로 및 디스플레이 패널을 포함하는 디스플레이 장치에 관한 것이다.The technical idea of the present disclosure relates to a display device, and more particularly, to a display device including a display driving circuit and a display panel.

디스플레이 패널은 비정질 실리콘 또는 다결정 실리콘을 반도체층으로 이용하는 박막 트랜지스터(Thin Film Transistor, TFT)를 포함할 수 있다. 비정질 실리콘은 전자 이동도가 낮고, 박막 트랜지스터의 채널 저항이 높아 신호의 전송 속도가 떨어짐에 따라 효율이 떨어질 수 있다. 다결정 실리콘은 비정질 실리콘에 비해 전자 이동도가 높지만, 단결정 실리콘에 비해서는 여전히 전자 이동도 및 균질성이 떨어진다. 따라서 디스플레이 패널 내 박막 트랜지스터를 스위치로 사용하는 경우, 패널 소비 전력이 증가하고, 스위칭 속도가 느리고 TFT의 문턱 전압 산포 차이로 무라(mura) 결함이 발생할 수 있는 우려가 있다.The display panel may include a thin film transistor (TFT) using amorphous silicon or polycrystalline silicon as a semiconductor layer. Amorphous silicon has a low electron mobility and a high channel resistance of a thin film transistor, so that efficiency may decrease as a signal transmission speed decreases. Polycrystalline silicon has higher electron mobility than amorphous silicon, but still has poor electron mobility and homogeneity compared to single crystal silicon. Therefore, when the thin film transistor in the display panel is used as a switch, panel power consumption increases, the switching speed is slow, and there is a concern that a mura defect may occur due to a difference in the threshold voltage distribution of the TFT.

본 개시의 기술적 사상이 해결하려는 과제는, 데이터 라인과 연결된 스위치를 포함함으로써 복수의 픽셀 그룹들을 시분할적으로 구동하는 디스플레이 구동 회로를 포함하는 디스플레이 구동 회로 및 디스플레이 패널을 포함하는 디스플레이 장치를 제공하는 데 있다.The problem to be solved by the technical idea of the present disclosure is to provide a display device including a display driving circuit including a display driving circuit for time-divisionally driving a plurality of pixel groups by including a switch connected to a data line and a display panel. have.

상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 복수의 픽셀 그룹들을 포함하는 디스플레이 패널과 연결되는 디스플레이 구동 회로는, 제1 수평 기간 내에서 상기 복수의 픽셀 그룹들 각각의 구동 순서를 결정하며, 제1 전압 범위에 속하는 선택 신호 및 영상 데이터를 생성하는 컨트롤러와 상기 영상 데이터를 기초로 영상 신호를 생성하고, 복수의 구동 유닛들을 포함하는 데이터 드라이버로서, 각 구동 유닛은 상기 제1 수평 기간에 복수의 데이터 라인들로 상기 영상 신호를 전송하는 데이터 드라이버와 상기 복수의 데이터 라인들을 통해 상기 복수의 픽셀 그룹들과 각각 연결되는 복수의 출력 패드들과 상기 선택 신호의 제어에 기초하여, 상기 복수의 출력 패드들 중 적어도 하나를 통해 상기 영상 신호를 상기 디스플레이 패널로 제공하는 데이터 스위칭 회로를 포함하는 것을 특징으로 한다.In order to achieve the above object, a display driving circuit connected to a display panel including a plurality of pixel groups according to an aspect of the technical concept of the present disclosure includes, in a first horizontal period, each of the plurality of pixel groups. A data driver comprising: a controller that determines a driving sequence and generates a selection signal and image data belonging to a first voltage range; and a data driver that generates an image signal based on the image data, and includes a plurality of driving units, each driving unit comprising: A data driver for transmitting the image signal to a plurality of data lines in a first horizontal period, a plurality of output pads respectively connected to the plurality of pixel groups through the plurality of data lines, and control of the selection signal and a data switching circuit that provides the image signal to the display panel through at least one of the plurality of output pads.

상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 디스플레이 구동 회로에 연결되는 디스플레이 패널은 복수의 데이터 라인들과 각각 연결되며, 상기 복수의 데이터 라인들 각각을 통해 상기 디스플레이 구동 회로로부터 제1 수평 기간 내에서 시분할적으로 영상 신호를 수신하는 복수의 입력 패드들과 상기 복수의 입력 패드들과 각각 연결되며, 상기 영상 신호를 수신함에 따라 각각 구동되는 복수의 픽셀 그룹들을 포함하는 것을 특징으로 한다.In order to achieve the above object, a display panel connected to a display driving circuit according to an aspect of the present disclosure is connected to a plurality of data lines, respectively, and driving the display through each of the plurality of data lines. a plurality of input pads for receiving an image signal in a time divisional manner within a first horizontal period from a circuit, and a plurality of pixel groups respectively connected to the plurality of input pads and each driven in response to receiving the image signal characterized in that

상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 디스플레이 장치는 복수의 출력 패드들과 영상 데이터 및 선택 신호를 생성하는 컨트롤러와 상기 영상 데이터를 기초로 영상 신호를 생성하고, 복수의 구동 유닛을 포함하는 데이터 드라이버로서, 각 구동 유닛은 제1 수평 기간 내에서 복수의 데이터 라인들을 구동하는 데이터 드라이버와 상기 복수의 구동 유닛들 각각에 연결되는 복수의 스위치들을 포함하고, 상기 제1 수평 기간 내에서 상기 복수의 스위치들을 시분할적으로 제어하는 상기 선택 신호의 제어에 기초하여, 상기 복수의 출력 패드들을 통해 상기 영상 신호를 출력하는 데이터 스위칭 회로를 포함하는 디스플레이 구동 회로와 상기 영상 신호를 수신하는 복수의 입력 패드들과 상기 복수의 입력 패드들 각각에 연결되고, 상기 영상 신호에 기초하여 선택적으로 구동되는 복수의 픽셀 그룹들;을 포함하는 디스플레이 패널을 포함하는 것을 특징으로 한다.In order to achieve the above object, a display device according to an aspect of the technical idea of the present disclosure generates an image signal based on a plurality of output pads, a controller generating image data and a selection signal, and the image data, A data driver including a plurality of driving units, each driving unit including a data driver for driving a plurality of data lines within a first horizontal period and a plurality of switches connected to each of the plurality of driving units, a display driving circuit including a data switching circuit for outputting the image signal through the plurality of output pads based on control of the selection signal for time-divisionally controlling the plurality of switches within one horizontal period and the image signal and a display panel comprising: a plurality of input pads for receiving

본 개시의 기술적 사상의 디스플레이 구동 회로 및 디스플레이 패널을 포함하는 디스플레이 장치에 따르면, 디스플레이 구동 회로가 데이터 스위칭 회로를 포함함에 따라, 동작 속도가 향상되고 소모 전력을 절감할 수 있다. According to the display device including the display driving circuit and the display panel according to the technical concept of the present disclosure, as the display driving circuit includes the data switching circuit, the operation speed may be improved and power consumption may be reduced.

또한 본 개시의 기술적 사상의 디스플레이 구동 회로 및 디스플레이 패널을 포함하는 디스플레이 장치에 따르면, 디스플레이 패널은 데이터 스위칭 회로 및 이를 제어하는 신호를 수신하기 위한 입력 패드가 생략됨에 따라, 디스플레이 패널의 데드 스페이스(dead space)가 최소화되어, 디스플레이 장치의 디자인 자유도가 증가될 수 있다. Also, according to the display device including the display driving circuit and the display panel of the technical idea of the present disclosure, the display panel omits the input pad for receiving the data switching circuit and the signal controlling the data switching circuit, so that the display panel has a dead space (dead space). space) is minimized, so that the design freedom of the display device can be increased.

도 1은 본 개시의 예시적인 실시예에 따른 디스플레이 장치의 일부를 나타내는 블록도이다.
도 2는 본 개시의 예시적인 실시예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 3은 본 개시의 예시적인 실시예에 따른 디스플레이 장치를 나타내는 예시도이다.
도 4는 비교예에 따른 디스플레이 장치의 일부를 나타내는 블록도이다.
도 5 및 도 6은 본 개시의 예시적인 실시예에 따른 디스플레이 장치의 동작을 나타내는 예시도이다.
도 7은 본 개시의 예시적인 실시예에 따른 데이터 스위칭 회로의 동작을 나타내는 타이밍도이다.
도 8은 본 개시의 예시적인 실시예에 따른 디스플레이 장치를 나타내는 예시도이다.
도 9 내지 도 11은 본 개시의 예시적인 실시예에 따른 디스플레이 장치의 동작을 나타내는 예시도이다.
도 12는 본 개시의 예시적인 실시예에 따른 데이터 스위칭 회로의 동작을 나타내는 타이밍도이다.
도 13은 본 개시의 예시적인 실시예에 따른 디스플레이 장치를 구비하는 전자 시스템의 블록도이다.1 is a block diagram illustrating a part of a display device according to an exemplary embodiment of the present disclosure.
2 is a block diagram illustrating a display device according to an exemplary embodiment of the present disclosure.
3 is an exemplary diagram illustrating a display device according to an exemplary embodiment of the present disclosure.
4 is a block diagram illustrating a part of a display device according to a comparative example.
5 and 6 are exemplary views illustrating an operation of a display device according to an exemplary embodiment of the present disclosure.
7 is a timing diagram illustrating an operation of a data switching circuit according to an exemplary embodiment of the present disclosure.
8 is an exemplary diagram illustrating a display device according to an exemplary embodiment of the present disclosure.
9 to 11 are exemplary views illustrating an operation of a display device according to an exemplary embodiment of the present disclosure.
12 is a timing diagram illustrating an operation of a data switching circuit according to an exemplary embodiment of the present disclosure.
13 is a block diagram of an electronic system including a display device according to an exemplary embodiment of the present disclosure.

도 1은 본 개시의 예시적인 실시예에 따른 디스플레이 장치의 일부를 나타내는 블록도이다. 1 is a block diagram illustrating a part of a display device according to an exemplary embodiment of the present disclosure.

도 1을 참조하면, 디스플레이 장치(10)는 디스플레이 구동 회로(Display Driving IC)(100) 및 디스플레이 패널(200)을 포함할 수 있다. Referring to FIG. 1 , the display device 10 may include a display driving circuit 100 and a display panel 200 .

본 개시의 다양한 실시예에 따른 디스플레이 장치(10)는, 이미지 표시기능이 포함된 전자 장치일 수 있다. 예를 들면, 전자 장치는 스마트 폰(smartphone), 태블릿 PC(tablet personal computer), 이동 전화기(mobile phone), 화상전화기, 전자북 리더기(e-book reader), 데스크탑 PC(desktop personal computer), 랩탑 PC(laptop personal computer), 넷북 컴퓨터(netbook computer), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 모바일 의료기기, 카메라(camera), 또는 웨어러블 장치(wearable device)(예: 전자 안경과 같은 head-mounted-device(HMD), 전자 의복, 전자 팔찌, 전자 목걸이, 전자 앱세서리(appcessory), 전자 문신, 또는 스마트 와치(smart watch))중 적어도 하나를 포함할 수 있다. 한 실시예들에 따르면, 디스플레이 장치(10)는 이미지 표시 기능을 갖춘 스마트 가전 제품(smart home appliance)일 수도 있다. The display device 10 according to various embodiments of the present disclosure may be an electronic device including an image display function. For example, the electronic device includes a smart phone, a tablet personal computer, a mobile phone, a video phone, an e-book reader, a desktop personal computer, and a laptop. PC (laptop personal computer), netbook computer (netbook computer), PDA (personal digital assistant), PMP (portable multimedia player), MP3 player, mobile medical device, camera, or wearable device (eg: It may include at least one of a head-mounted-device (HMD) such as electronic glasses, an electronic garment, an electronic bracelet, an electronic necklace, an electronic accessory, an electronic tattoo, or a smart watch. According to one embodiment, the display device 10 may be a smart home appliance having an image display function.

디스플레이 패널(200)은 복수의 픽셀 그룹들을 포함할 수 있으며, 각 픽셀 그룹은 복수의 픽셀들을 포함할 수 있다. 예를 들어 하나의 데이터 라인에 연결되는 픽셀들은 하나의 픽셀 그룹에 포함될 수 있다. 자세한 내용은 도 2를 통해 후술한다.The display panel 200 may include a plurality of pixel groups, and each pixel group may include a plurality of pixels. For example, pixels connected to one data line may be included in one pixel group. Details will be described later with reference to FIG. 2 .

디스플레이 패널(200)은 복수의 입력 패드들(210)을 포함할 수 있다. 복수의 입력 패드들(210)을 통해 디스플레이 구동 회로(100)로부터 영상 신호(SIG)를 수신할 수 있다. 복수의 입력 패드들(210)은 복수의 데이터 라인들과 각각 연결되고, 디스플레이 구동 회로(100)의 복수의 출력 패드들과 각각 연결될 수 있다. The display panel 200 may include a plurality of input pads 210 . The image signal SIG may be received from the display driving circuit 100 through the plurality of input pads 210 . The plurality of input pads 210 may be respectively connected to a plurality of data lines and may be respectively connected to a plurality of output pads of the display driving circuit 100 .

디스플레이 구동 회로(100)는 컨트롤러(110), 데이터 드라이버(120), 데이터 스위칭 회로(130) 및 복수의 출력 패드들(140)을 포함할 수 있다. 디스플레이 구동 회로(100)는 복수의 출력 패드들(140)을 통해 디스플레이 패널(200)로 영상 신호(SIG)를 출력할 수 있다. The display driving circuit 100 may include a controller 110 , a data driver 120 , a data switching circuit 130 , and a plurality of output pads 140 . The display driving circuit 100 may output the image signal SIG to the display panel 200 through the plurality of output pads 140 .

컨트롤러(110)는 디스플레이 패널(200)에 영상을 표시하기 위한 영상 데이터를 생성할 수 있다. 컨트롤러(110)는 영상 데이터를 데이터 드라이버(120)로 제공할 수 있다. 컨트롤러(110)는 디스플레이 패널(200)의 복수의 픽셀 그룹들을 선택적으로 구동하기 위한 선택 신호(CLS)를 생성할 수 있다. 한 실시예에 따르면, 컨트롤러(110)는 복수의 픽셀 그룹들을 하나의 수평 기간 동안 시분할적으로 구동할 수 있다. 예를 들어, 컨트롤러(110)는 1/2 수평 기간 동안 제1 픽셀 그룹을 구동하기 위한 제1 선택 신호(예를 들어, 도 2의 CLA)를 생성하고, 1/2 수평 기간 동안 제2 픽셀 그룹을 구동하기 위한 제2 선택 신호(예를 들어, 도 2의 CLB)를 생성할 수 있다. 한편 선택 신호(CLS)는 제1 전압 범위에 속하는 디지털 신호일 수 있다. 제1 전압 범위는 중전압(middle voltage) 범위로 지칭될 수도 있다. 컨트롤러(110)는 선택 신호(CLS)를 데이터 스위칭 회로(130)에 제공할 수 있다. The controller 110 may generate image data for displaying an image on the display panel 200 . The controller 110 may provide image data to the data driver 120 . The controller 110 may generate a selection signal CLS for selectively driving a plurality of pixel groups of the display panel 200 . According to an embodiment, the controller 110 may time-divisionally drive a plurality of pixel groups during one horizontal period. For example, the controller 110 generates a first selection signal (eg, the CLA of FIG. 2 ) for driving the first pixel group for a 1/2 horizontal period, and generates a second pixel for a 1/2 horizontal period. A second selection signal (eg, CLB of FIG. 2 ) for driving the group may be generated. Meanwhile, the selection signal CLS may be a digital signal belonging to the first voltage range. The first voltage range may be referred to as a middle voltage range. The controller 110 may provide the selection signal CLS to the data switching circuit 130 .

데이터 드라이버(120)는 컨트롤러(110)의 제어에 기초하여, 영상 데이터를 영상 신호(SIG)로 변환할 수 있다. 한 실시예로서, 영상 신호(SIG)는 아날로그 신호일 수 있다. 데이터 드라이버(120)는 영상 신호(SIG)를 데이터 스위칭 회로(130)에 제공할 수 있다. 데이터 드라이버(120)는 복수의 구동 유닛들을 포함할 수 있다. 각 구동 유닛은 복수의 데이터 라인들과 연결될 수 있으며, 하나의 수평 기간 동안 복수의 데이터 라인을 시분할적으로 구동할 수 있다. 자세한 내용은 도 3을 통해 후술한다. The data driver 120 may convert image data into an image signal SIG based on the control of the controller 110 . As an embodiment, the image signal SIG may be an analog signal. The data driver 120 may provide the image signal SIG to the data switching circuit 130 . The data driver 120 may include a plurality of driving units. Each driving unit may be connected to a plurality of data lines, and may time-divisionally drive the plurality of data lines during one horizontal period. Details will be described later with reference to FIG. 3 .

데이터 스위칭 회로(130)는 컨트롤러(110)로부터 선택 신호(CLS)를 수신하고, 데이터 드라이버(120)로부터 영상 신호(SIG)를 수신할 수 있다. 데이터 스위칭 회로(130)는 복수의 스위치들을 포함할 수 있다. 데이터 스위칭 회로(130)는 선택 신호(CLS)에 기초하여 복수의 스위치들을 선택적으로 구동하고, 영상 신호(SIG)를 선택적으로 출력할 수 있다. 복수의 스위치들은 제1 전압 범위에 속하는 선택 신호(CLS)에 의해 턴-온될 수 있다. The data switching circuit 130 may receive the selection signal CLS from the controller 110 and the image signal SIG from the data driver 120 . The data switching circuit 130 may include a plurality of switches. The data switching circuit 130 may selectively drive a plurality of switches based on the selection signal CLS and selectively output the image signal SIG. The plurality of switches may be turned on by the selection signal CLS belonging to the first voltage range.

데이터 스위칭 회로(130)는 복수의 출력 패드들(140)과 연결될 수 있다. 복수의 출력 패드들(140)은 복수의 데이터 라인들과 각각 연결되고, 복수의 데이터 라인들을 통해 디스플레이 패널(200)의 복수의 입력 패드들(210)과 각각 연결될 수 있다. 따라서, 데이터 스위칭 회로(130)는 디스플래이 패널의 복수의 픽셀 그룹들과 연결될 수 있다. The data switching circuit 130 may be connected to a plurality of output pads 140 . The plurality of output pads 140 may be respectively connected to a plurality of data lines, and may be respectively connected to a plurality of input pads 210 of the display panel 200 through the plurality of data lines. Accordingly, the data switching circuit 130 may be connected to a plurality of pixel groups of the display panel.

한 실시예에 따르면, 데이터 스위칭 회로(130)는 시분할적으로 생성되는 선택 신호(CLS)에 기초하여 스위치를 구동함으로써 시분할적으로 영상 신호(SIG)를 출력할 수 있다. 예를 들어 데이터 스위칭 회로(130)에서 1/2 수평 기간 동안 수신하는 제1 선택 신호에 기초하여 제1 스위치가 턴-온되고, 제1 픽셀 그룹에 제1 영상 신호를 제공할 수 있다. 그리고 1/2 수평 기간 동안 수신하는 제2 선택 신호에 기초하여 제2 스위치가 턴-온되고, 제2 픽셀 그룹에 제2 영상 신호를 제공할 수 있다. 이하 데이터 스위칭 회로(130)에 대한 자세한 내용은 도 3을 통해 후술한다.According to an embodiment, the data switching circuit 130 may time-divisionally output the image signal SIG by driving the switch based on the time-divisionally generated selection signal CLS. For example, the first switch may be turned on based on the first selection signal received by the data switching circuit 130 during the 1/2 horizontal period, and the first image signal may be provided to the first pixel group. In addition, the second switch may be turned on based on the second selection signal received during the 1/2 horizontal period, and a second image signal may be provided to the second pixel group. Hereinafter, details of the data switching circuit 130 will be described with reference to FIG. 3 .

본 개시의 실시예에 따르면, 디스플레이 구동 회로(100)는 하나의 수평 기간 동안 복수의 픽셀 그룹들 각각에 순차적으로 영상 신호(SIG)를 제공할 수 있다. 이때, 영상 신호(SIG)를 선택적으로 제공하기 위한 데이터 스위칭 회로(130)는 디스플레이 구동 회로(100)에 포함될 수 있다. 이에 따라 데이터 스위칭 회로(130)를 구동하는 선택 신호(CLS)는 디스플레이 구동 회로(100) 내부에서 사용되는 제1 전압 범위에 속할 수 있다. 한편, 디스플레이 패널(200)에 구비되는 스위치들은 제2 전압 범위의 신호에 의해 턴-온될 수 있고, 제2 전압 범위는 고전압 범위로 지칭될 수도 있다. 한 실시예로서, 제2 전압 범위는 제1 전압 범위보다 높은 범위일 수 있다. 즉 선택 신호(CLS)를 디스플레이 패널(200)로 전송하지 않음에 따라, 선택 신호(CLS)를 제1 전압 범위에서 제2 전압 범위로 변경하는 동작을 생략할 수 있다. According to an embodiment of the present disclosure, the display driving circuit 100 may sequentially provide the image signal SIG to each of the plurality of pixel groups during one horizontal period. In this case, the data switching circuit 130 for selectively providing the image signal SIG may be included in the display driving circuit 100 . Accordingly, the selection signal CLS driving the data switching circuit 130 may belong to the first voltage range used in the display driving circuit 100 . Meanwhile, the switches provided in the display panel 200 may be turned on by a signal of a second voltage range, and the second voltage range may be referred to as a high voltage range. As an embodiment, the second voltage range may be higher than the first voltage range. That is, since the selection signal CLS is not transmitted to the display panel 200 , the operation of changing the selection signal CLS from the first voltage range to the second voltage range may be omitted.

한편, 디스플레이 구동 회로(100)는 단결정 실리콘으로 형성되는 기판에 포함될 수 있고, 디스플레이 패널(200)은 다결정 실리콘 또는 비정질 실리콘으로 형성되는 기판에 형성될 수 있다. 본 개시의 실시예에 따르면, 데이터 스위칭 회로(130)가 디스플레이 구동 회로(100)에 포함됨에 따라, 단결정 실리콘으로 형성되는 박막 트랜지스터(Thin Film Transistor, TFT)를 스위치로 사용하여 동작 속도를 향상시킬 수 있다. 또한 디스플레이 구동 회로(100)에서 소모되는 전력을 절감할 수 있다. Meanwhile, the display driving circuit 100 may be included in a substrate formed of single crystal silicon, and the display panel 200 may be formed in a substrate formed of polycrystalline silicon or amorphous silicon. According to the embodiment of the present disclosure, as the data switching circuit 130 is included in the display driving circuit 100, a thin film transistor (TFT) formed of single crystal silicon is used as a switch to improve the operation speed. can In addition, power consumed in the display driving circuit 100 may be reduced.

또한 선택 신호(CLS)를 디스플레이 패널(200)로 제공하기 위한 입출력 패드들 및 패턴들이 생략되고, 디스플레이 패널(200)이 데이터 스위칭 회로(130)를 포함하지 않을 수 있다. 따라서 디스플레이 패널(200)의 베젤 또는 데드 스페이스(dead space)가 최소화되고, 디스플레이 패널(200)의 디자인 자유도는 증가될 수 있다. Also, input/output pads and patterns for providing the selection signal CLS to the display panel 200 may be omitted, and the display panel 200 may not include the data switching circuit 130 . Accordingly, the bezel or dead space of the display panel 200 may be minimized, and the degree of freedom in design of the display panel 200 may be increased.

도 2는 본 개시의 예시적인 실시예에 따른 디스플레이 장치를 나타내는 블록도이다. 디스플레이 장치(20)는 도 1의 디스플레이 장치(10)의 한 실시예에 해당할 수 있다. 2 is a block diagram illustrating a display device according to an exemplary embodiment of the present disclosure. The display device 20 may correspond to an embodiment of the display device 10 of FIG. 1 .

도 2를 참조하면, 디스플레이 장치(20)는 컨트롤러(110), 데이터 드라이버(120), 데이터 스위칭 회로(130), 게이트 드라이버(230) 및 디스플레이 패널(220)을 포함할 수 있다. 본 개시의 실시예에 따르면, 컨트롤러(110), 데이터 드라이버(120) 및 데이터 스위칭 회로(130)는 디스플레이 구동 회로(100)에 포함될 수 있고, 게이트 드라이버(230)는 디스플레이 패널(220) 상에 형성될 수 있다. Referring to FIG. 2 , the display device 20 may include a controller 110 , a data driver 120 , a data switching circuit 130 , a gate driver 230 , and a display panel 220 . According to an embodiment of the present disclosure, the controller 110 , the data driver 120 , and the data switching circuit 130 may be included in the display driving circuit 100 , and the gate driver 230 is disposed on the display panel 220 . can be formed.

디스플레이 패널(220)은 매트릭스 형태로 배열되는 복수의 픽셀(PX)들을 포함하며, 프레임 단위로 이미지를 표시할 수 있다. 디스플레이 패널(220)은 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(organic LED) 디스플레이, AMOLED(active-matrix OLED) 디스플레이, 마이크로 LED 디스플레이, ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 중 하나로 구현될 수 있고, 그 밖에 다른 종류의 평판 디스플레이 또는 플렉서블 디스플레이로 구현될 수 있다. 이하에서는 OLED 패널을 예를 들어 설명하나, 이에 제한되는 것은 아니다. The display panel 220 includes a plurality of pixels PXs arranged in a matrix form, and may display an image in units of frames. The display panel 220 includes a liquid crystal display (LCD), a light emitting diode (LED) display, an organic LED (OLED) display, an active-matrix OLED (AMOLED) display, a micro LED display, an electrochromic display (ECD), and a digital display (DMD). Mirror Device), AMD (Actuated Mirror Device), GLV (Grating Light Value), PDP (Plasma Display Panel), ELD (Electro Luminescent Display), VFD (Vacuum Fluorescent Display), It may be implemented as a flat panel display or a flexible display. Hereinafter, an OLED panel will be described as an example, but the present invention is not limited thereto.

디스플레이 패널(220)은 행방향으로 배열된 게이트 라인들(GL1~GLn), 열방향으로 배열된 데이터 라인들(DL1~DLm) 및 상기 게이트 라인들(GL1~GLn) 및 데이터 라인들(DL1~DLm)의 교차 지점에 형성된 픽셀(PX)들을 구비할 수 있다. 디스플레이 패널(220)은 복수의 수평 라인을 포함하며, 하나의 수평 라인은 하나의 게이트 라인에 연결되는 픽셀(PX)들로 구성될 수 있다. 수평 기간 동안, 하나의 수평 라인의 픽셀(PX)들이 구동되며, 다음 수평 기간 동안, 다른 하나의 수평 라인의 픽셀(PX)들이 구동될 수 있다. 하나의 수평 기간은 1H(horizontal) 기간으로 지칭될 수도 있다. The display panel 220 includes gate lines GL1 to GLn arranged in a row direction, data lines DL1 to DLm arranged in a column direction, and the gate lines GL1 to GLn and data lines DL1 to DL1 . The pixels PXs formed at the intersections of the DLm may be provided. The display panel 220 includes a plurality of horizontal lines, and one horizontal line may include pixels PX connected to one gate line. During the horizontal period, the pixels PX of one horizontal line may be driven, and during the next horizontal period, the pixels PX of the other horizontal line may be driven. One horizontal period may be referred to as 1H (horizontal) period.

디스플레이 패널(220)에서, 적색(R), 녹색(G), 청색(B) 광을 출력하는 픽셀(PX)들(이하, 적색 픽셀, 녹색 픽셀 및 청색 픽셀이라고 지칭한다)이 반복 배열될 수 있다. 한 실시예에 따르면, 픽셀(PX)들은 R,G,B 또는 B,G,R 순서로 반복 배열될 수 있다. 이러한 픽셀(PX)들의 배열 구조는 RGB 스트라이프 구조로 지칭될 수 있다. 한 실시예에 따르면, 픽셀(PX)들이 R,G,B,G 또는 B,G,R,G 등의 순서로 반복 배열될 수도 있다. 이러한 픽셀(PX)들의 배열 구조는 펜타일(pentile) 구조로 지칭될 수 있다. 펜타일 구조의 디스플레이 패널(220)은 픽셀(PX)들이 R, G, B, G 순서로 배열되는 오드(odd) 라인, B, G, R, G 순서로 배열되는 이븐(even) 라인들로 구성될 수 있다.In the display panel 220 , pixels PX (hereinafter, referred to as red pixels, green pixels, and blue pixels) emitting red (R), green (G), and blue (B) light may be repeatedly arranged. have. According to an embodiment, the pixels PX may be repeatedly arranged in R, G, B or B, G, R order. Such an arrangement structure of the pixels PX may be referred to as an RGB stripe structure. According to an exemplary embodiment, the pixels PX may be repeatedly arranged in the order of R, G, B, G or B, G, R, G, or the like. Such an arrangement structure of the pixels PX may be referred to as a pentile structure. The display panel 220 having the pentile structure includes an odd line in which the pixels PX are arranged in an R, G, B, G order, and even lines in which the pixels PX are arranged in an R, G, B, G order. can be configured.

픽셀(PX)들은 발광 다이오드(Light Emitting Diode)와 그 발광 다이오드를 독립적으로 구동하는 구동 회로를 포함할 수 있다. 구체적으로, 픽셀(PX)는 어느 하나의 게이트 라인과 데이터 라인에 접속된 다이오드 구동 회로, 및 다이오드 구동 회로와 전원 전압(예컨대 접지 전압) 사이에 접속되는 발광 다이오드를 구비할 수 있다. The pixels PX may include a light emitting diode and a driving circuit independently driving the light emitting diode. Specifically, the pixel PX may include a diode driving circuit connected to any one gate line and a data line, and a light emitting diode connected between the diode driving circuit and a power supply voltage (eg, a ground voltage).

다이오드 구동 회로는 게이트 라인에 접속된 스위칭 소자, 예컨대 박막 트랜지스터를 포함할 수 있다. 게이트 라인으로부터 게이트 온 신호가 인가되어, 스위칭 소자가 턴-온되면, 다이오드 구동 회로는 다이오드 구동 회로에 연결된 데이터 라인으로부터 수신되는 영상 신호를 발광 다이오드로 공급할 수 있다. 다이오드는 영상 신호에 대응하는 광 신호를 출력할 수 있다. The diode driving circuit may include a switching element connected to the gate line, for example, a thin film transistor. When a gate-on signal is applied from the gate line and the switching element is turned on, the diode driving circuit may supply an image signal received from a data line connected to the diode driving circuit to the light emitting diode. The diode may output an optical signal corresponding to the image signal.

게이트 드라이버(230)는 게이트 제어신호(CTRL1)에 응답하여, 게이트 라인들(GL1~GLn)에 순차적으로 게이트 온 신호를 공급할 수 있다. 예를 들어, 게이트 제어신호(CTRL1)는 게이트 온 신호의 출력 시작을 지시하는 게이트 스타트 펄스(Gate Start Pulse, GSP) 및 게이트 온 신호의 출력 시기를 제어하는 게이트 쉬프트 클럭(Gate Shift Clock, GSC) 등을 포함할 수 있다. 게이트 드라이버(230)는 게이트 스타트 펄스(GSP)가 인가되면, 게이트 쉬프트 클럭(GSC)에 응답하여, 게이트 온 신호(예를 들어, 로직 로우 레벨의 게이트 전압)을 순차적으로 생성하고, 게이트 온 신호를 게이트 라인들(GL1~GLn)에 순차적으로 공급할 수 있다. 이때, 게이트 라인들(GL1~GLn)에 게이트 온 신호가 공급되지 않는 기간에는 게이트 오프 신호(예를 들어, 로직 하이 레벨의 게이트 전압)가 게이트 라인들(GL1~GLn)에 공급될 수 있다. The gate driver 230 may sequentially supply a gate-on signal to the gate lines GL1 to GLn in response to the gate control signal CTRL1 . For example, the gate control signal CTRL1 includes a gate start pulse (GSP) instructing the start of outputting the gate-on signal and a gate shift clock (GSC) controlling an output timing of the gate-on signal. and the like. When the gate start pulse GSP is applied, the gate driver 230 sequentially generates a gate-on signal (eg, a gate voltage of a logic low level) in response to the gate shift clock GSC, and the gate-on signal may be sequentially supplied to the gate lines GL1 to GLn. In this case, during a period in which the gate-on signal is not supplied to the gate lines GL1 to GLn, a gate-off signal (eg, a gate voltage of a logic high level) may be supplied to the gate lines GL1 to GLn.

데이터 드라이버(120)는 데이터 제어신호(CTRL2)에 응답하여, 영상 데이터(DATA)를 영상 신호들(예를 들어, 픽셀 데이터에 대응하는 계조 전압)로 변환하고, 영상 신호들을 복수의 채널들(CH1~CHk)을 통해 출력할 수 있다. 예를 들어, 데이터 제어신호(CTRL2)는 소스 스타트 신호(Source Start Pulse, SSP), 소스 쉬프트 클럭(Source Shift Clock, SSC), 소스 출력 인에이블(Source Output Enable, SOE) 신호 등을 포함할 수 있다. 데이터 드라이버(120)는 하나의 수평 기간 동안, 하나의 수평 라인분의 영상 신호를 데이터 라인들(DL1~DLm)에 제공하는 복수의 구동 유닛들을 포함할 수 있다. 각 구동 유닛은 각 구동 유닛에 연결된 데이터 라인들을 활성화할 수 있다. The data driver 120 converts the image data DATA into image signals (eg, a grayscale voltage corresponding to pixel data) in response to the data control signal CTRL2, and converts the image signals to a plurality of channels ( It can be output through CH1~CHk). For example, the data control signal CTRL2 may include a source start signal (Source Start Pulse, SSP), a source shift clock (SSC), a source output enable (SOE) signal, and the like. have. The data driver 120 may include a plurality of driving units that provide an image signal corresponding to one horizontal line to the data lines DL1 to DLm during one horizontal period. Each driving unit may activate data lines connected to each driving unit.

데이터 스위칭 회로(130)는 복수의 스위치들로 구성된 복수의 멀티플렉서 회로들을 포함할 수 있다. 각 스위치는 제1 전압 범위의 신호에 의해 제어될 수 있다. 데이터 스위칭 회로(130)는 컨트롤러(110)로부터 입력되는 선택 신호들(CLS)에 따라 복수의 채널들(CH1~CHk) 각각을 적어도 두개의 데이터 라인들에 순차적으로 연결할 수 있다. The data switching circuit 130 may include a plurality of multiplexer circuits configured with a plurality of switches. Each switch may be controlled by a signal in a first voltage range. The data switching circuit 130 may sequentially connect each of the plurality of channels CH1 to CHk to at least two data lines according to the selection signals CLS input from the controller 110 .

데이터 스위칭 회로(130)는 선택 신호들(CLS)에 따라 복수의 픽셀 그룹을 순차적으로 선택할 수 있다. 이에 따라, 하나의 수평 기간 동안 데이터 드라이버(120)로부터 출력되는 영상 신호들은 데이터 스위칭 회로(130)를 통해 적어도 두개의 픽셀 그룹에 순차적으로 제공될 수 있다. The data switching circuit 130 may sequentially select a plurality of pixel groups according to the selection signals CLS. Accordingly, the image signals output from the data driver 120 during one horizontal period may be sequentially provided to at least two pixel groups through the data switching circuit 130 .

컨트롤러(110)는 외부(예를 들어, 호스트 장치(미도시))로부터 제어 신호(예를 들어, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 클럭 신호(DCLK) 및 데이터 인에이블 신호(DE))를 수신하고, 수신된 신호들에 기초하여 게이트 드라이버(230), 데이터 드라이버(120) 및 데이터 스위칭 회로(130)를 제어하기 위한 제어 신호(CONT1, CONT2, CLS)를 생성할 수 있다. 제어 신호(CONT1, CONT2, CLS)에 따라 게이트 드라이버(230), 데이터 드라이버(120) 및 데이터 스위칭 회로(130)의 다양한 동작 타이밍이 제어될 수 있다. The controller 110 provides a control signal (eg, a horizontal synchronization signal Hsync, a vertical synchronization signal Vsync, a clock signal DCLK) and a data enable signal from an external (eg, a host device (not shown)). (DE)) and generate control signals CONT1 , CONT2 , CLS for controlling the gate driver 230 , the data driver 120 , and the data switching circuit 130 based on the received signals. have. Various operation timings of the gate driver 230 , the data driver 120 , and the data switching circuit 130 may be controlled according to the control signals CONT1 , CONT2 , and CLS.

또한, 컨트롤러(110)는 외부로부터 영상 데이터(RGB)를 수신하고, 수신한 영상 데이터(RGB)를 영상 처리하거나 또는 영상 데이터(RGB)를 디스플레이 패널(220)의 구조에 맞도록 변환할 수 있다. 컨트롤러(110)는 변환된 영상 데이터(DATA)를 데이터 드라이버(120)에 전송할 수 있다. In addition, the controller 110 may receive image data RGB from the outside, process the received image data RGB, or convert the image data RGB to fit the structure of the display panel 220 . . The controller 110 may transmit the converted image data DATA to the data driver 120 .

본 개시의 실시예에 따른 컨트롤러(110)는 디스플레이 패널(220)의 하나의 수평 라인의 픽셀 그룹들의 구동 순서를 결정할 수 있다. 즉 컨트롤러(110)는 하나의 수평 기간을 시분할하여 복수의 픽셀 그룹들 각각을 구동할 수 있다. 컨트롤러(110)는 복수의 픽셀 그룹들을 구동하는 순서를 제어하기 위한 복수의 선택 신호들을 생성할 수 있다. 복수의 선택 신호들은 제1 전압 범위에 속할 수 있다. 한 실시예로서, 선택 신호들(CLS)은 제1 선택 신호(CLA) 및 제2 선택 신호(CLB)를 포함하며, 제1 픽셀 그룹은 제1 선택 신호(CLA)에 응답하여 선택되고, 제2 픽셀 그룹은 제2 선택 신호(CLB)에 응답하여 선택될 수 있다. The controller 110 according to an embodiment of the present disclosure may determine the driving order of pixel groups of one horizontal line of the display panel 220 . That is, the controller 110 may time-division one horizontal period to drive each of the plurality of pixel groups. The controller 110 may generate a plurality of selection signals for controlling the driving order of the plurality of pixel groups. The plurality of selection signals may belong to the first voltage range. In one embodiment, the selection signals CLS include a first selection signal CLA and a second selection signal CLB, and the first pixel group is selected in response to the first selection signal CLA, The two pixel groups may be selected in response to the second selection signal CLB.

컨트롤러(110)는 매 수평 라인에 대하여 제1 픽셀 그룹 및 제2 픽셀 그룹을 구동하기 위한 제1 선택 신호(CLA) 및 제2 선택 신호(CLB)가 생성할 수 있다. 선택 신호가 생성됨으로써 선택 신호가 인가되는 스위치가 턴-온될 수 있다. The controller 110 may generate a first selection signal CLA and a second selection signal CLB for driving the first pixel group and the second pixel group for each horizontal line. By generating the selection signal, the switch to which the selection signal is applied may be turned on.

한편, 도시되지는 않았으나, 디스플레이 장치(20)는 전압 생성 회로 및 인터페이스를 더 구비할 수 있다. 전압 생성 회로는 디스플레이 패널(220) 및 구동 회로들에서 사용되는 각종 전압들을 생성할 수 있다. 예를 들어, 전압 생성 회로는 디스플레이 구동 회로(100)에서 사용되는 제1 전압 범위의 전압들을 생성하고, 디스플레이 패널(220)에서 사용되는 제2 전압 범위의 전압들을 생성할 수 있다. 예를 들어 제1 전압 범위는 저전압 및/또는 중전압 범위, 제2 전압 범위는 고전압 범위일 수 있다. Meanwhile, although not shown, the display device 20 may further include a voltage generating circuit and an interface. The voltage generating circuit may generate various voltages used in the display panel 220 and driving circuits. For example, the voltage generation circuit may generate voltages in a first voltage range used in the display driving circuit 100 and may generate voltages in a second voltage range used in the display panel 220 . For example, the first voltage range may be a low voltage and/or medium voltage range, and the second voltage range may be a high voltage range.

인터페이스는 예컨대, RGB 인터페이스, CPU 인터페이스, 시리얼 인터페이스(serial interface), MDDI(Mobile display digital interface), I2C(inter integrated circuit) 인터페이스, SPI(serial pheripheral interface), MCU(micro controller unit) 인터페이스, MIPI(Mobile industry processor interface), eDP(embedded displayport) 인터페이스, D-sub(D-subminiature), 광 인터페이스(optical interface)(4076)또는 D-sub(D-subminiature) 또는 HDMI(highdefinition multimedia interface) 중 하나를 포함할 수 있다. 이외에도, 인터페이스는 이외에도 다양한 직렬 또는 병렬 인터페이스를 포함할 수 있다. Interfaces include, for example, RGB interface, CPU interface, serial interface, MDDI (Mobile display digital interface), I2C (inter integrated circuit) interface, SPI (serial pheripheral interface), MCU (micro controller unit) interface, MIPI ( Mobile industry processor interface), embedded displayport (eDP) interface, D-sub (D-subminiature), optical interface 4076 or D-sub (D-subminiature) or HDMI (high definition multimedia interface) may include In addition, the interface may include various serial or parallel interfaces in addition.

한 실시예에 따르면, 컨트롤러(110), 데이터 드라이버(120) 및 데이터 스위칭 회로(130)는 하나의 반도체 칩에 구현되고, 게이트 드라이버(230)는 디스플레이 패널(220) 상에 집적될 수 있다. 한 실시예에 따르면, 상기 반도체 칩은 단결정 실리콘(single crystal silicon)을 포함하는 반도체 기판을 포함할 수 있다. 따라서 디스플레이 구동 회로(100)는 단결정 실리콘 박막 트랜지스터로 구성되는 구동 소자 및/또는 스위치를 포함할 수 있다. 한 실시예에 따르면, 상기 디스플레이 패널(220)은 비정질 실리콘(amorphous Si, a-Si) 또는 다결정 실리콘(p oly crystalline Si, poly-Si)을 포함하는 반도체 기판을 포함할 수 있다. 따라서 디스플레이 패널(220)은 비정질 실리콘 박막 트랜지스터로 구성되는 구동 소자 및/또는 스위치를 포함하거나, 다결정 실리콘 박막 트랜지스터로 구성되는 구동 소자 및/또는 스위치를 포함할 수 있다.According to an embodiment, the controller 110 , the data driver 120 , and the data switching circuit 130 may be implemented on a single semiconductor chip, and the gate driver 230 may be integrated on the display panel 220 . According to an embodiment, the semiconductor chip may include a semiconductor substrate including single crystal silicon. Accordingly, the display driving circuit 100 may include a driving element and/or a switch formed of a single crystal silicon thin film transistor. According to one embodiment, the display panel 220 may include a semiconductor substrate including amorphous silicon (amorphous Si, a-Si) or polycrystalline silicon (poly-crystalline Si, poly-Si). Accordingly, the display panel 220 may include a driving element and/or a switch made of an amorphous silicon thin film transistor, or a driving element and/or a switch made of a polycrystalline silicon thin film transistor.

한편 한 실시예에 따르면, 데이터 스위칭 회로(130)와 디스플레이 패널(220)을 연결하는 패드가 구비될 수 있다. 예를 들어, 데이터 스위칭 회로(130)는 복수의 출력 패드들을 포함하고, 디스플레이 패널(220)은 복수의 입력 패드들을 포함할 수 있다. 복수의 출력 패드들와 복수의 입력 패드들을 연결하는 각각의 패턴은 데이터 라인이라고 지칭될 수 있다. 한 실시예에 따르면, 복수의 출력 패드들의 개수, 복수의 입력 패드들의 개수 및 복수의 데이터 라인들의 개수는 서로 동일할 수 있다. Meanwhile, according to an embodiment, a pad connecting the data switching circuit 130 and the display panel 220 may be provided. For example, the data switching circuit 130 may include a plurality of output pads, and the display panel 220 may include a plurality of input pads. Each pattern connecting the plurality of output pads and the plurality of input pads may be referred to as a data line. According to an embodiment, the number of the plurality of output pads, the number of the plurality of input pads, and the number of the plurality of data lines may be the same.

도 3은 본 개시의 예시적인 실시예에 따른 디스플레이 장치를 나타내는 예시도이다. 도 3의 디스플레이 구동 회로(100) 및 디스플레이 패널(200)은 도 1 및 도 2를 통해 전술된 디스플레이 구동 회로(100) 및 디스플레이 패널(200)의 예시적인 실시예에 해당할 수 있다. 3 is an exemplary diagram illustrating a display device according to an exemplary embodiment of the present disclosure. The display driving circuit 100 and the display panel 200 of FIG. 3 may correspond to the exemplary embodiments of the display driving circuit 100 and the display panel 200 described above with reference to FIGS. 1 and 2 .

도 3을 참조하면, 디스플레이 구동 회로(100)는 컨트롤러(110), 데이터 드라이버(120), 데이터 스위칭 회로(130) 및 복수의 출력 패드들(140_1, 140_2)을 포함할 수 있다. 데이터 드라이버(120)는 제1 구동 유닛(121)을 포함하는 복수의 구동 유닛들을 포함할 수 있고, 데이터 스위칭 회로(130)는 제1 먹스(131)를 포함하는 복수의 먹스들을 포함할 수 있다. 복수의 출력 패드들(140_1, 140_2)은 제1 및 제2 출력 패드(140_1, 140_2)를 포함할 수 있다. 이하에서, 제1 구동 유닛(121), 제1 먹스(131) 및 제1 및 제2 출력 패드(140_1, 140_2)를 예로 들어 설명하나 이에 제한되는 것은 아니다.Referring to FIG. 3 , the display driving circuit 100 may include a controller 110 , a data driver 120 , a data switching circuit 130 , and a plurality of output pads 140_1 and 140_2 . The data driver 120 may include a plurality of driving units including the first driving unit 121 , and the data switching circuit 130 may include a plurality of multiplexes including the first mux 131 . . The plurality of output pads 140_1 and 140_2 may include first and second output pads 140_1 and 140_2 . Hereinafter, the first driving unit 121 , the first mux 131 , and the first and second output pads 140_1 and 140_2 will be described as examples, but the present invention is not limited thereto.

제1 구동 유닛(121)은 디코더(122) 및 채널 앰프(123)를 포함하고, 수신되는 영상 데이터(DATA)를 영상 신호(SIG)로 변환하여 제1 채널(CH1)을 통해 출력할 수 있다. 구체적으로, 디코더(122)는 복수의 감마 전압(미도시) 및 데이터(DATA)를 수신하고, 복수의 감마 전압들 중 데이터(DATA)에 대응하는 감마 전압을 선택하여 출력할 수 있다. 채널 앰프(123)는 디코더(122)로부터 수신되는 감마 전압을 영상 신호(SIG)로서 출력할 수 있다. 채널 앰프(123)는 대응하는 채널, 예를 들어 제1 채널(CH1)을 통해 영상 신호(SIG)를 출력할 수 있다. 채널 앰프(123)가 제1 및 제2 데이터 라인(DL1, DL2)과 연결됨에 따라, 제1 구동 유닛(121)은 제1 및 제2 데이터 라인(DL1, DL2)의 구동을 제어할 수 있다. 한 실시예로서, 제1 구동 유닛(121)은 하나의 수평 기간 내에서 제1 및 제2 데이터 라인(DL1, DL2)을 순차적으로 구동할 수 있다. The first driving unit 121 may include a decoder 122 and a channel amplifier 123 , and may convert the received image data DATA into an image signal SIG and output it through the first channel CH1 . . Specifically, the decoder 122 may receive a plurality of gamma voltages (not shown) and data DATA, and may select and output a gamma voltage corresponding to the data DATA from among the plurality of gamma voltages. The channel amplifier 123 may output the gamma voltage received from the decoder 122 as an image signal SIG. The channel amplifier 123 may output the image signal SIG through a corresponding channel, for example, the first channel CH1. As the channel amplifier 123 is connected to the first and second data lines DL1 and DL2 , the first driving unit 121 may control driving of the first and second data lines DL1 and DL2 . . As an embodiment, the first driving unit 121 may sequentially drive the first and second data lines DL1 and DL2 within one horizontal period.

제1 먹스(131)는 제1 및 제2 스위치(SW1, SW2)를 포함할 수 있다. 제1 스위치(SW1)는 제1 채널(CH1)과 제1 데이터 라인(DL1)을 연결하고, 제2 스위치(SW2)는 제1 채널(CH1)과 제2 데이터 라인(DL2)을 연결할 수 있다. 제1 및 제2 스위치(SW1, SW2)는 각각 제1 및 제2 선택 신호(CLA, CLB)에 의해 턴-온될 수 있다. 스위치가 턴-온됨에 따라, 스위치에 연결된 데이터 라인이 구동될 수 있다. 한 실시예로서, 제1 스위치(SW1)가 제1 선택 신호(CLA)에 의해 턴-온됨으로써, 제1 데이터 라인(DL1)이 구동되고, 제2 스위치(SW2)가 제2 선택 신호(CLB)에 의해 턴-온됨으로써, 제2 데이터 라인(DL2)이 구동될 수 있다. 제1 및 제2 선택 신호(CLA, CLB)는 제1 전압 범위에 속할 수 있다. 또한 제1 및 제2 선택 신호(CLA, CLB)는 제1 전압 범위를 유지한 채로 제1 및 제2 스위치(SW1, SW2)로 각각 제공될 수 있다. 제1 먹스(131)는 제1 및 제2 출력 패드(140_1, 140_2)를 통해 각각 제1 및 제2 데이터 라인(DL1, DL2)과 연결될 수 있다. The first mux 131 may include first and second switches SW1 and SW2 . The first switch SW1 may connect the first channel CH1 and the first data line DL1, and the second switch SW2 may connect the first channel CH1 and the second data line DL2. . The first and second switches SW1 and SW2 may be turned on by the first and second selection signals CLA and CLB, respectively. As the switch is turned on, the data line connected to the switch may be driven. As an embodiment, as the first switch SW1 is turned on by the first selection signal CLA, the first data line DL1 is driven and the second switch SW2 is activated by the second selection signal CLB ), the second data line DL2 may be driven. The first and second selection signals CLA and CLB may belong to a first voltage range. Also, the first and second selection signals CLA and CLB may be respectively provided to the first and second switches SW1 and SW2 while maintaining the first voltage range. The first mux 131 may be connected to the first and second data lines DL1 and DL2 through the first and second output pads 140_1 and 140_2 , respectively.

데이터 라인이 구동됨에 따라, 데이터 라인에 연결된 픽셀 그룹들로 영상 신호(SIG)가 제공될 수 있다. 한 실시예로서, 제1 데이터 라인(DL1)이 구동됨에 따라 제1 및 제2 픽셀(PX11, PX21)이 구동되고, 제2 데이터 라인(DL2)이 구동됨에 따라 제3 및 제4 픽셀(PX12, PX22)이 구동될 수 있다. As the data line is driven, the image signal SIG may be provided to pixel groups connected to the data line. As an embodiment, the first and second pixels PX11 and PX21 are driven as the first data line DL1 is driven, and the third and fourth pixels PX12 are driven as the second data line DL2 is driven. , PX22) can be driven.

디스플레이 패널(200)은 제1 및 제2 입력 패드(210_1, 210_2)와 제1 및 제2 픽셀 그룹(PX12, PX22)을 포함할 수 있다. 제1 픽셀 그룹(PX11, PX21)은 제1 입력 패드(210_1)를 통해 제1 데이터 라인(DL1)과 연결되고, 구동 유닛으로부터 영상 신호(SIG)를 수신할 수 있다. 제2 픽셀 그룹(PX12, PX22)은 제2 입력 패드(210_2)를 통해 제2 데이터 라인(DL2)과 연결되고, 구동 유닛으로부터 영상 신호(SIG)를 수신할 수 있다. 제1 픽셀 그룹(PX11, PX21)의 제1 픽셀(PX11) 및 제2 픽셀 그룹(PX12, PX22)의 제3 픽셀(PX12)은 제1 수평 기간에 구동되고, 제1 픽셀 그룹(PX11, PX21)의 제2 픽셀(PX21) 및 제2 픽셀 그룹(PX12, PX22)의 제4 픽셀(PX22)은 제2 수평 기간에 구동될 수 있다. The display panel 200 may include first and second input pads 210_1 and 210_2 and first and second pixel groups PX12 and PX22. The first pixel groups PX11 and PX21 may be connected to the first data line DL1 through the first input pad 210_1 and receive the image signal SIG from the driving unit. The second pixel groups PX12 and PX22 may be connected to the second data line DL2 through the second input pad 210_2 and receive the image signal SIG from the driving unit. The first pixel PX11 of the first pixel group PX11 and PX21 and the third pixel PX12 of the second pixel group PX12 and PX22 are driven in the first horizontal period, and the first pixel group PX11 and PX21 ) and the fourth pixel PX22 of the second pixel groups PX12 and PX22 may be driven in the second horizontal period.

한 실시예로서, 디스플레이 패널(200)이 펜타일 구조인 경우, 제1 내지 제4 픽셀(PX11, PX21, PX12, PX22)의 배열은 각각 (R, B, G, G), (B, R, G, G), (G, G, R, B), (G, G, B, R) 중 어느 하나에 해당할 수 있다. As an embodiment, when the display panel 200 has a pentile structure, the arrangement of the first to fourth pixels PX11, PX21, PX12, and PX22 is (R, B, G, G), (B, R), respectively. , G, G), (G, G, R, B), may correspond to any one of (G, G, B, R).

한편, 디스플레이 구동 회로(100)는 제2 구동 유닛(미도시), 제2 구동 유닛과 연결되는 제3 및 제4 스위치(미도시), 제3 스위치(SW3)와 제3 픽셀 그룹을 연결하는 제3 데이터 라인(미도시), 제4 스위치와 제4 픽셀 그룹을 연결하는 제4 데이터 라인(미도시)을 더 포함할 수도 있다. 제3 및 제4 스위치는 각각 제1 및 제2 선택 신호(CLA, CLB)에 의해 구동될 수 있는 바, 제1 선택 신호(CLA)가 생성되는 분할 수평 기간에서 제1 및 제3 픽셀 그룹이 구동될 수 있다. 또한 제2 선택 신호(CLB)가 생성되는 분할 수평 기간에서 제2 및 제4 픽셀 그룹이 구동될 수 있다. Meanwhile, the display driving circuit 100 includes a second driving unit (not shown), third and fourth switches (not shown) connected to the second driving unit, and a third switch (SW3) connecting the third pixel group. A third data line (not shown) and a fourth data line (not shown) connecting the fourth switch and the fourth pixel group may be further included. The third and fourth switches may be driven by the first and second selection signals CLA and CLB, respectively, so that the first and third pixel groups are selected in the divided horizontal period in which the first selection signal CLA is generated. can be driven In addition, the second and fourth pixel groups may be driven in the divided horizontal period in which the second selection signal CLB is generated.

도 4는 비교예에 따른 디스플레이 장치의 일부를 나타내는 블록도이다. 4 is a block diagram illustrating a part of a display device according to a comparative example.

도 4를 참조하면, 비교예에 따른 디스플레이 구동 회로(300)는 도 1 내지 도 3을 통해 전술한 디스플레이 구동 회로(100)에 비해 고전압 발생기(330)를 더 포함할 수 있다. 또한 비교예에 따른 디스플레이 패널(400)은 도 1 내지 도 3을 통해 전술한 디스플레이 패널(200)에 비해 데이터 스위칭 회로(420)를 더 포함할 수 있다.Referring to FIG. 4 , the display driving circuit 300 according to the comparative example may further include a high voltage generator 330 compared to the display driving circuit 100 described above with reference to FIGS. 1 to 3 . In addition, the display panel 400 according to the comparative example may further include a data switching circuit 420 compared to the display panel 200 described above with reference to FIGS. 1 to 3 .

데이터 스위칭 회로(420)는 제2 전압 범위에 속하는 선택 신호(CLS_H)에 의해 구동될 수 있다. 따라서 디스플레이 구동 회로(300)는 제1 전압 범위에 속하는 선택 신호(CLS_S)를 제2 전압 범위로 변환하여 디스플레이 패널(400)로 제공한다. 이에 따라 디스플레이 장치(40)는 선택 신호(CLS_H)를 제공하기 위한 입출력 패드(341, 342, 411, 412)를 구비해야 하고, 고전압 발생기(330) 및 데이터 스위칭 회로(420)에 의해 전력 소모가 크게 발생할 수 있다. The data switching circuit 420 may be driven by the selection signal CLS_H belonging to the second voltage range. Accordingly, the display driving circuit 300 converts the selection signal CLS_S belonging to the first voltage range into the second voltage range and provides it to the display panel 400 . Accordingly, the display device 40 must include input/output pads 341 , 342 , 411 , and 412 for providing the selection signal CLS_H, and power consumption is reduced by the high voltage generator 330 and the data switching circuit 420 . can occur greatly.

본 개시의 실시예에 따르면, 데이터 스위칭 회로(130)가 디스플레이 구동 회로(100)에 구비됨에 따라, 선택 신호(CLS)를 고전압으로 변환할 필요가 없게 되어, 전력 소모를 줄일 수 있다. 또한 디스플레이 패널(200)의 베젤 영역이 줄어들고, 선택 신호(CLS)의 전송을 위한 입출력 패드를 생략할 수 있어 디스플레이 장치(10, 20, 30)의 디자인 자유도를 향상시킬 수 있다. According to the exemplary embodiment of the present disclosure, as the data switching circuit 130 is provided in the display driving circuit 100 , it is not necessary to convert the selection signal CLS to a high voltage, thereby reducing power consumption. In addition, the bezel area of the display panel 200 is reduced, and the input/output pad for transmitting the selection signal CLS can be omitted, so that the design freedom of the display apparatuses 10 , 20 , and 30 can be improved.

도 5 및 도 6은 본 개시의 예시적인 실시예에 따른 디스플레이 장치의 동작을 나타내는 예시도이고, 도 7은 본 개시의 예시적인 실시예에 따른 데이터 스위칭 회로의 동작을 나타내는 타이밍도이다. 하나의 수평 기간은 복수의 분할 수평 기간들로 분할될 수 있다. 한 실시예로서, 제1 수평 기간(H1)은 제1 및 제2 분할 수평 기간들을 포함할 수 있다. 수평 기간은 수평 동기 신호(Hsync)의 주기를 지칭할 수 있다. 수평 기간이 분할되는 개수는, 수평 기간에 제1 구동 유닛(121)이 구동하는 데이터 라인의 개수에 따라 결정될 수 있다. 한 실시예로서, 도 5는 제1 분할 수평 기간의 디스플레이 장치를 나타내고, 도 6은 제2 분할 수평 기간의 디스플레이 장치를 나타내는 것일 수 있다. 5 and 6 are exemplary diagrams illustrating an operation of a display device according to an exemplary embodiment of the present disclosure, and FIG. 7 is a timing diagram illustrating an operation of a data switching circuit according to an exemplary embodiment of the present disclosure. One horizontal period may be divided into a plurality of divided horizontal periods. As an embodiment, the first horizontal period H1 may include first and second divided horizontal periods. The horizontal period may refer to a period of the horizontal synchronization signal Hsync. The number of divided horizontal periods may be determined according to the number of data lines driven by the first driving unit 121 in the horizontal period. As an embodiment, FIG. 5 may show a display device of a first divided horizontal period, and FIG. 6 may show a display device of a second divided horizontal period.

도 5를 참조하면, 컨트롤러(110)는 제1 분할 수평 기간에서 제1 선택 신호(CLA)를 생성할 수 있다. 제1 선택 신호(CLA)에 의해 제1 스위치(SW1)가 턴-온될 수 있다. 이에 따라 제1 구동 유닛(121)의 채널 앰프(123)는 제1 데이터 라인(DL1)으로 영상 신호(SIG)를 출력할 수 있다. 제1 데이터 라인(DL1)이 구동됨에 따라 제1 픽셀 그룹(PX11, PX21)이 활성화될 수 있다. 예를 들어 제1 픽셀 그룹(PX11, PX21)의 제1 픽셀(PX11)이 영상 신호(SIG)를 수신하여 구동될 수 있다. Referring to FIG. 5 , the controller 110 may generate the first selection signal CLA in the first divided horizontal period. The first switch SW1 may be turned on by the first selection signal CLA. Accordingly, the channel amplifier 123 of the first driving unit 121 may output the image signal SIG to the first data line DL1 . As the first data line DL1 is driven, the first pixel groups PX11 and PX21 may be activated. For example, the first pixel PX11 of the first pixel group PX11 and PX21 may be driven by receiving the image signal SIG.

도 6을 참조하면, 컨트롤러(110)는 제2 분할 수평 기간에서 제2 선택 신호(CLB)를 생성할 수 있다. 제2 선택 신호(CLB)에 의해 제2 스위치(SW2)가 턴-온될 수 있다. 이에 따라 제1 구동 유닛(121)의 채널 앰프(123)는 제2 데이터 라인(DL2)으로 영상 신호(SIG)를 출력할 수 있다. 제2 데이터 라인(DL2)이 구동됨에 따라 제2 픽셀 그룹(PX12, PX22)이 활성화될 수 있다. 예를 들어 제2 픽셀 그룹(PX12, PX22)의 제3 픽셀이 영상 신호(SIG)를 수신하여 구동될 수 있다. Referring to FIG. 6 , the controller 110 may generate the second selection signal CLB in the second divided horizontal period. The second switch SW2 may be turned on by the second selection signal CLB. Accordingly, the channel amplifier 123 of the first driving unit 121 may output the image signal SIG to the second data line DL2 . As the second data line DL2 is driven, the second pixel groups PX12 and PX22 may be activated. For example, the third pixel of the second pixel group PX12 and PX22 may be driven by receiving the image signal SIG.

도 7을 참조하면, 제1 내지 제4 수평 기간(H1~H4)에서 전술한 동작들이 주기적으로 수행될 수 있다. 예를 들어 제2 수평 기간(H2)은 제3 및 제4 분할 수평 기간으로 분할될 수 있다. 제3 분할 수평 기간에서, 제1 선택 신호(CLA)가 턴-온됨에 따라 채널 앰프(123)는 제1 데이터 라인(DL1)을 통해 제3 픽셀로 영상 신호(SIG)를 출력할 수 있다. 제4 분할 수평 기간에서, 제2 선택 신호(CLB)가 턴-온됨에 따라 채널 앰프(123)는 제2 데이터 라인(DL2)을 통해 제4 픽셀로 영상 신호(SIG)를 출력할 수 있다. 한편, 제1 및 제2 선택 신호(CLA, CLB)가 생성되는 순서와, 제1 및 제2 스위치(SW1, SW2)가 구동되는 순서는 이에 제한되지 않는다. Referring to FIG. 7 , the above-described operations may be periodically performed in the first to fourth horizontal periods H1 to H4 . For example, the second horizontal period H2 may be divided into third and fourth divided horizontal periods. In the third divided horizontal period, as the first selection signal CLA is turned on, the channel amplifier 123 may output the image signal SIG to the third pixel through the first data line DL1 . In the fourth divided horizontal period, as the second selection signal CLB is turned on, the channel amplifier 123 may output the image signal SIG to the fourth pixel through the second data line DL2 . Meanwhile, the order in which the first and second selection signals CLA and CLB are generated and the order in which the first and second switches SW1 and SW2 are driven are not limited thereto.

도 8은 본 개시의 예시적인 실시예에 따른 디스플레이 장치를 나타내는 예시도이다. 도 8의 디스플레이 장치(50)는 도 3, 도 5, 도 6의 디스플레이 장치(30, 31a, 31b)와 유사할 수 있는바 이하 중복되는 설명은 생략한다. 8 is an exemplary diagram illustrating a display device according to an exemplary embodiment of the present disclosure. The display apparatus 50 of FIG. 8 may be similar to the display apparatuses 30 , 31a , and 31b of FIGS. 3 , 5 , and 6 , and thus a redundant description will be omitted.

도 8을 참조하면, 제1 먹스(531)는 제3 스위치(SW3)를 더 포함할 수 있다. 제3 스위치(SW3)가 채널 앰프(523)와 제3 데이터 라인(DL3)을 연결함에 따라, 데이터 드라이버 내 제1 구동 유닛(521)은 제1 내지 제3 데이터 라인(DL1~DL3)을 구동할 수 있다. 예를 들어, 제1 구동 유닛(521)은 하나의 수평 기간 내에서 제1 내지 제3 데이터 라인(DL1~DL3)을 순차적으로 구동할 수 있다.Referring to FIG. 8 , the first mux 531 may further include a third switch SW3 . As the third switch SW3 connects the channel amplifier 523 and the third data line DL3 , the first driving unit 521 in the data driver drives the first to third data lines DL1 to DL3 . can do. For example, the first driving unit 521 may sequentially drive the first to third data lines DL1 to DL3 within one horizontal period.

컨트롤러(510)는 제1 내지 제3 스위치(SW1~SW3)를 구동하기 위한 제1 내지 제3 선택 신호(CLA, CLB, CLC)를 생성할 수 있다. 예를 들어 제1 내지 제3 선택 신호(CLA, CLB, CLC)는 하나의 수평 기간 내에서 순차적으로 생성될 수 있다. 제1 내지 제3 선택 신호(CLA, CLB, CLC)는 제1 전압 범위에 속할 수 있다. 또한 제1 내지 제3 선택 신호(CLA, CLB, CLC)는 제1 전압 범위를 유지한 채로 제1 내지 제3 스위치(SW1~SW3)로 각각 제공될 수 있다.The controller 510 may generate first to third selection signals CLA, CLB, and CLC for driving the first to third switches SW1 to SW3 . For example, the first to third selection signals CLA, CLB, and CLC may be sequentially generated within one horizontal period. The first to third selection signals CLA, CLB, and CLC may belong to a first voltage range. Also, the first to third selection signals CLA, CLB, and CLC may be respectively provided to the first to third switches SW1 to SW3 while maintaining the first voltage range.

한 실시예로서, 제1 스위치(SW1)가 제1 선택 신호(CLA)에 의해 턴-온됨으로써, 제1 데이터 라인(DL1)이 구동되고, 제2 스위치(SW2)가 제2 선택 신호(CLB)에 의해 턴-온됨으로써, 제2 데이터 라인(DL2)이 구동되고, 제3 스위치(SW3)가 제3 선택 신호(CLC)에 의해 턴-온됨으로써, 제3 데이터 라인(DL3)이 구동될 수 있다. 제1 먹스(531)는 제1 내지 제3 출력 패드(540_1, 540_2, 540_3)를 통해 각각 제1 내지 제3 데이터 라인(DL1~DL3)과 연결될 수 있다.As an embodiment, as the first switch SW1 is turned on by the first selection signal CLA, the first data line DL1 is driven and the second switch SW2 is activated by the second selection signal CLB ), the second data line DL2 is driven, and the third switch SW3 is turned on by the third selection signal CLC, so that the third data line DL3 is driven. can The first mux 531 may be connected to the first to third data lines DL1 to DL3 through the first to third output pads 540_1 , 540_2 , and 540_3 , respectively.

데이터 라인이 구동됨에 따라, 데이터 라인에 연결된 픽셀 그룹들로 영상 신호(SIG)가 제공될 수 있다. 한 실시예로서, 제1 데이터 라인(DL1)이 구동됨에 따라 제1 및 제2 픽셀(PX11, PX21)이 구동되고, 제2 데이터 라인(DL2)이 구동됨에 따라 제3 및 제4 픽셀(PX12, PX22)이 구동되고, 제3 데이터 라인(DL3)이 구동됨에 따라 제5 및 제6 픽셀(PX13, PX23)이 구동될 수 있다.As the data line is driven, the image signal SIG may be provided to pixel groups connected to the data line. As an embodiment, the first and second pixels PX11 and PX21 are driven as the first data line DL1 is driven, and the third and fourth pixels PX12 are driven as the second data line DL2 is driven. , PX22 are driven, and as the third data line DL3 is driven, the fifth and sixth pixels PX13 and PX23 may be driven.

디스플레이 패널(600)은 제3 입력 패드(610_3)와 제3 픽셀 그룹(PX13, PX23)을 더 포함할 수 있다. 예를 들어, 제1 픽셀 그룹(PX11, PX21)의 제1 픽셀(PX11), 제2 픽셀 그룹(PX12, PX22)의 제3 픽셀(PX12) 및 제3 픽셀 그룹(PX13, PX23)의 제5 픽셀(PX13)은 제1 수평 기간(H1)에 구동되고, 제1 픽셀 그룹(PX11, PX21)의 제2 픽셀(PX21), 제2 픽셀 그룹(PX12, PX22)의 제4 픽셀(PX22) 및 제3 픽셀 그룹(PX13, PX23)의 제6 픽셀(PX23)은 제2 수평 기간(H2)에 구동될 수 있다. The display panel 600 may further include a third input pad 610_3 and third pixel groups PX13 and PX23. For example, the first pixel PX11 of the first pixel group PX11 and PX21, the third pixel PX12 of the second pixel group PX12 and PX22, and the fifth pixel of the third pixel group PX13 and PX23 The pixel PX13 is driven in the first horizontal period H1, and the second pixel PX21 of the first pixel groups PX11 and PX21, the fourth pixel PX22 of the second pixel group PX12 and PX22, and The sixth pixel PX23 of the third pixel group PX13 and PX23 may be driven in the second horizontal period H2 .

한 실시예로서, 디스플레이 패널(600)이 RGB 스트라이프 구조인 경우, 제1 내지 제6 픽셀(PX11, PX21, PX12, PX22, PX13, PX23)의 배열은 각각 (R, R, G, G, B, B), (G, G, B, B, R, R), (B, B, R, R, G, G) 중 어느 하나에 해당할 수 있다. As an embodiment, when the display panel 600 has an RGB stripe structure, the arrangement of the first to sixth pixels PX11, PX21, PX12, PX22, PX13, PX23 is (R, R, G, G, B), respectively. , B), (G, G, B, B, R, R), (B, B, R, R, G, G) may correspond to any one of.

한편, 디스플레이 구동 회로(500)는 제2 구동 유닛(미도시), 제2 구동 유닛과 연결되는 제4 내지 제6 스위치(미도시), 제4 스위치와 제4 픽셀 그룹을 연결하는 제4 데이터 라인(미도시), 제5 스위치와 제5 픽셀 그룹을 연결하는 제5 데이터 라인(미도시) 및 제6 스위치와 제6 픽셀 그룹을 연결하는 제6 데이터 라인(미도시)을 더 포함할 수도 있다. 제4 내지 제6 스위치는 각각 제1 내지 제3 선택 신호(CLA, CLB, CLC)에 의해 구동될 수 있는 바, 제1 선택 신호(CLA)가 생성되는 분할 수평 기간에서 제1 및 제4 픽셀 그룹이 구동될 수 있다. 또한 제2 선택 신호(CLB)가 생성되는 분할 수평 기간에서 제2 및 제5 픽셀 그룹이 구동될 수 있고, 제3 선택 신호(CLC)가 생성되는 분할 수평 기간에서 제3 및 제6 픽셀 그룹이 구동될 수 있다.Meanwhile, the display driving circuit 500 includes a second driving unit (not shown), fourth to sixth switches (not shown) connected to the second driving unit, and fourth data connecting the fourth switch and the fourth pixel group. It may further include a line (not shown), a fifth data line (not shown) connecting the fifth switch and the fifth pixel group, and a sixth data line (not shown) connecting the sixth switch and the sixth pixel group. have. The fourth to sixth switches may be driven by the first to third selection signals CLA, CLB, and CLC, respectively, and the first and fourth pixels in the divided horizontal period in which the first selection signal CLA is generated. Groups can be driven. In addition, the second and fifth pixel groups may be driven in the divided horizontal period in which the second selection signal CLB is generated, and the third and sixth pixel groups are configured in the divided horizontal period in which the third selection signal CLC is generated. can be driven

도 9 내지 도 11은 본 개시의 예시적인 실시예에 따른 디스플레이 장치의 동작을 나타내는 예시도이고, 도 12는 본 개시의 예시적인 실시예에 따른 데이터 스위칭 회로의 동작을 나타내는 타이밍도이다. 예를 들어 제1 수평 기간(H1)은 제1 내지 제3 분할 수평 기간들을 포함할 수 있다. 한 실시예로서, 도 9는 제1 분할 수평 기간의 디스플레이 장치를 나타내고, 도 10은 제2 분할 수평 기간의 디스플레이 장치를 나타내고, 도 11은 제3 분할 수평 기간의 디스플레이 장치를 나타내는 것일 수 있다. 9 to 11 are exemplary diagrams illustrating an operation of a display device according to an exemplary embodiment of the present disclosure, and FIG. 12 is a timing diagram illustrating an operation of a data switching circuit according to an exemplary exemplary embodiment of the present disclosure. for example The first horizontal period H1 may include first to third divided horizontal periods. As an embodiment, FIG. 9 shows a display device in a first divided horizontal period, FIG. 10 shows a display device in a second divided horizontal period, and FIG. 11 shows a display device in a third divided horizontal period.

도 9를 참조하면, 컨트롤러(510)는 제1 분할 수평 기간에서 제1 선택 신호(CLA)를 생성할 수 있다. 제1 선택 신호(CLA)에 의해 제1 스위치(SW1)가 턴-온될 수 있다. 이에 따라 제1 구동 유닛(521)의 채널 앰프(523)는 제1 데이터 라인(DL1)으로 영상 신호(SIG)를 출력할 수 있다. 제1 데이터 라인(DL1)이 구동됨에 따라 제1 픽셀 그룹(PX11, PX21)이 활성화될 수 있다. 예를 들어 제1 픽셀 그룹(PX11, PX21)의 제1 픽셀(PX11)이 영상 신호(SIG)를 수신하여 구동될 수 있다.Referring to FIG. 9 , the controller 510 may generate the first selection signal CLA in the first divided horizontal period. The first switch SW1 may be turned on by the first selection signal CLA. Accordingly, the channel amplifier 523 of the first driving unit 521 may output the image signal SIG to the first data line DL1 . As the first data line DL1 is driven, the first pixel groups PX11 and PX21 may be activated. For example, the first pixel PX11 of the first pixel group PX11 and PX21 may be driven by receiving the image signal SIG.

도 10을 참조하면, 컨트롤러(510)는 제2 분할 수평 기간에서 제2 선택 신호(CLB)를 생성할 수 있다. 제2 선택 신호(CLB)에 의해 제2 스위치(SW2)가 턴-온될 수 있다. 이에 따라 제1 구동 유닛(521)의 채널 앰프(523)는 제2 데이터 라인(DL2)으로 영상 신호(SIG)를 출력할 수 있다. 제2 데이터 라인(DL2)이 구동됨에 따라 제2 픽셀 그룹(PX12, PX22)이 활성화될 수 있다. 예를 들어 제2 픽셀 그룹(PX12, PX22)의 제3 픽셀이 영상 신호(SIG)를 수신하여 구동될 수 있다.Referring to FIG. 10 , the controller 510 may generate the second selection signal CLB in the second divided horizontal period. The second switch SW2 may be turned on by the second selection signal CLB. Accordingly, the channel amplifier 523 of the first driving unit 521 may output the image signal SIG to the second data line DL2 . As the second data line DL2 is driven, the second pixel groups PX12 and PX22 may be activated. For example, the third pixel of the second pixel group PX12 and PX22 may be driven by receiving the image signal SIG.

도 11을 참조하면, 컨트롤러(510)는 제3 분할 수평 기간에서 제3 선택 신호(CLC)를 생성할 수 있다. 제3 선택 신호(CLC)에 의해 제3 스위치(SW3)가 턴-온될 수 있다. 이에 따라 제1 구동 유닛(521)의 채널 앰프(523)는 제3 데이터 라인(DL3)으로 영상 신호(SIG)를 출력할 수 있다. 제3 데이터 라인(DL3)이 구동됨에 따라 제3 픽셀 그룹(PX13, PX23)이 활성화될 수 있다. 예를 들어 제3 픽셀 그룹(PX13, PX23)의 제5 픽셀이 영상 신호(SIG)를 수신하여 구동될 수 있다.Referring to FIG. 11 , the controller 510 may generate a third selection signal CLC in the third divided horizontal period. The third switch SW3 may be turned on by the third selection signal CLC. Accordingly, the channel amplifier 523 of the first driving unit 521 may output the image signal SIG to the third data line DL3 . As the third data line DL3 is driven, the third pixel groups PX13 and PX23 may be activated. For example, the fifth pixel of the third pixel group PX13 and PX23 may be driven by receiving the image signal SIG.

도 12를 참조하면, 제1 내지 제4 수평 기간(H1~H4)에서 전술한 동작들이 주기적으로 수행될 수 있다. 예를 들어 제2 수평 기간(H2)은 제4 내지 제6 분할 수평 기간들로 분할될 수 있다. 제4 분할 수평 기간에서, 제1 선택 신호(CLA)가 턴-온됨에 따라 채널 앰프(523)는 제1 데이터 라인(DL1)을 통해 제2 픽셀(PX21)로 영상 신호(SIG)를 출력할 수 있다. 제5 분할 수평 기간에서, 제2 선택 신호(CLB)가 턴-온됨에 따라 채널 앰프(523)는 제2 데이터 라인(DL2)을 통해 제4 픽셀(PX22)로 영상 신호(SIG)를 출력할 수 있다. 제6 분할 수평 기간에서, 제3 선택 신호(CLC)가 턴-온됨에 따라 채널 앰프(523)는 제3 데이터 라인(DL3)을 통해 제6 픽셀(PX23)로 영상 신호(SIG)를 출력할 수 있다. 한편, 제1 내지 제3 선택 신호(CLA, CLB, CLC)가 생성되는 순서와, 제1 내지 제3 스위치(SW1~SW3)가 구동되는 순서는 이에 제한되지 않는다. Referring to FIG. 12 , the above-described operations may be periodically performed in the first to fourth horizontal periods H1 to H4 . For example, the second horizontal period H2 may be divided into fourth to sixth divided horizontal periods. In the fourth divided horizontal period, as the first selection signal CLA is turned on, the channel amplifier 523 may output the image signal SIG to the second pixel PX21 through the first data line DL1. can In the fifth divided horizontal period, as the second selection signal CLB is turned on, the channel amplifier 523 may output the image signal SIG to the fourth pixel PX22 through the second data line DL2. can In the sixth divided horizontal period, as the third selection signal CLC is turned on, the channel amplifier 523 may output the image signal SIG to the sixth pixel PX23 through the third data line DL3. can Meanwhile, the order in which the first to third selection signals CLA, CLB, and CLC are generated and the order in which the first to third switches SW1 to SW3 are driven are not limited thereto.

도 13은 본 개시의 예시적인 실시예에 따른 디스플레이 장치를 구비하는 전자 시스템의 블록도이다.13 is a block diagram of an electronic system including a display device according to an exemplary embodiment of the present disclosure.

도 13을 참조하면, 전자 시스템(3000)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치, 예컨대 이동 전화기, PDA, PMP, 또는 스마트 폰으로 구현될 수 있다. Referring to FIG. 13 , the electronic system 3000 may be implemented as a data processing device capable of using or supporting the MIPI interface, for example, a mobile phone, PDA, PMP, or smart phone.

전자 시스템(3000)은 어플리케이션 프로세서(3110), 이미지 센서(3140), 및 디스플레이 장치(3150)를 포함할 수 있다. 디스플레이 장치(3150)는 전술한 본 개시의 실시예에 따른 디스플레이 장치(10, 20, 30, 50)일 수 있다. 따라서 디스플레이 장치(3150)는 디스플레이 패널(미도시)의 하나의 수평 기간 내에 복수의 픽셀 그룹들을 시분할적으로 구동하는 디스플레이 구동 회로(미도시)를 포함할 수 있다.The electronic system 3000 may include an application processor 3110 , an image sensor 3140 , and a display device 3150 . The display device 3150 may be the display devices 10 , 20 , 30 , and 50 according to the above-described embodiments of the present disclosure. Accordingly, the display device 3150 may include a display driving circuit (not shown) for time-divisionally driving a plurality of pixel groups within one horizontal period of a display panel (not shown).

어플리케이션 프로세서(3110)에 구현된 CSI 호스트(3112)는 카메라 시리얼 인터페이스(camera serial interface(CSI))를 통하여 이미지 센서(3140)의 CSI 장치(3141)와 시리얼 통신할 수 있다. 이때, 예컨대, 상기 CSI 호스트(3112)에는 광 디시리얼라이저가 구현될 수 있고, CSI 장치(3141)에는 광 시리얼라이저가 구현될 수 있다. The CSI host 3112 implemented in the application processor 3110 may serially communicate with the CSI device 3141 of the image sensor 3140 through a camera serial interface (CSI). In this case, for example, an optical deserializer may be implemented in the CSI host 3112 , and an optical serializer may be implemented in the CSI device 3141 .

어플리케이션 프로세서(3110)에 구현된 DSI 호스트(3111)는 디스플레이 시리얼 인터페이스(display serial interface(DSI))를 통하여 디스플레이(3150)의 DSI 장치(3151)와 시리얼 통신할 수 있다. 이때, 예컨대, DSI 호스트(3111)에는 광 시리얼라이저가 구현될 수 있고, DSI 장치(3151)에는 광 디시리얼라이저가 구현될 수 있다. The DSI host 3111 implemented in the application processor 3110 may serially communicate with the DSI device 3151 of the display 3150 through a display serial interface (DSI). In this case, for example, an optical serializer may be implemented in the DSI host 3111 , and an optical deserializer may be implemented in the DSI device 3151 .

전자 시스템(3000)은 어플리케이션 프로세서(3110)와 통신할 수 있는 RF 칩(3160)을 더 포함할 수 있다. 전자 시스템(3000)의 PHY(3113)와 RF 칩(3160)의 PHY(3161)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다. The electronic system 3000 may further include an RF chip 3160 capable of communicating with the application processor 3110 . The PHY 3113 of the electronic system 3000 and the PHY 3161 of the RF chip 3160 may exchange data according to MIPI DigRF.

전자 시스템(3000)은 GPS(3120), 스토리지(3170), 마이크(3180), DRAM(3185) 및 스피커(3190)를 더 포함할 수 있으며, 상기 전자 시스템(3000)은 Wimax(3230), WLAN(3220) 및 UWB(3210) 등을 이용하여 통신할 수 있다.The electronic system 3000 may further include a GPS 3120 , a storage 3170 , a microphone 3180 , a DRAM 3185 , and a speaker 3190 , wherein the electronic system 3000 includes a Wimax 3230 , a WLAN 3220 and UWB 3210 may be used to communicate.

이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.Exemplary embodiments have been disclosed in the drawings and specification as described above. Although the embodiments have been described using specific terms in the present specification, these are used only for the purpose of explaining the technical spirit of the present disclosure, and are not used to limit the meaning or the scope of the present disclosure described in the claims. Therefore, it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the true technical protection scope of the present disclosure should be defined by the technical spirit of the appended claims.

Claims (20)

복수의 픽셀 그룹들을 포함하는 디스플레이 패널과 연결되는 디스플레이 구동 회로에 있어서,
제1 수평 기간 내에서 상기 복수의 픽셀 그룹들 각각의 구동 순서를 결정하며, 제1 전압 범위에 속하는 선택 신호 및 영상 데이터를 생성하는 컨트롤러;
상기 영상 데이터를 기초로 영상 신호를 생성하고, 복수의 구동 유닛들을 포함하는 데이터 드라이버로서, 각 구동 유닛은 상기 제1 수평 기간에 복수의 데이터 라인들로 상기 영상 신호를 전송하는 데이터 드라이버;
상기 복수의 데이터 라인들을 통해 상기 복수의 픽셀 그룹들과 각각 연결되는 복수의 출력 패드들; 및
상기 선택 신호의 제어에 기초하여, 상기 복수의 출력 패드들 중 적어도 하나를 통해 상기 영상 신호를 상기 디스플레이 패널로 제공하는 데이터 스위칭 회로;
를 포함하는 것을 특징으로 하는 디스플레이 구동 회로.A display driving circuit connected to a display panel including a plurality of pixel groups, the display driving circuit comprising:
a controller that determines a driving order of each of the plurality of pixel groups within a first horizontal period and generates a selection signal and image data belonging to a first voltage range;
a data driver generating an image signal based on the image data and including a plurality of driving units, each driving unit transmitting the image signal to a plurality of data lines in the first horizontal period;
a plurality of output pads respectively connected to the plurality of pixel groups through the plurality of data lines; and
a data switching circuit configured to provide the image signal to the display panel through at least one of the plurality of output pads based on the control of the selection signal;
Display driving circuit comprising a. 제1항에 있어서,
상기 데이터 스위칭 회로는 복수의 스위치들을 포함하고,
각 스위치는 상기 각 구동 유닛과 각 출력 패드와 연결되고, 상기 제1 수평 기간에 상기 선택 신호의 제어에 의해 구동되는 것을 특징으로 하는 디스플레이 구동 회로.According to claim 1,
The data switching circuit includes a plurality of switches,
and each switch is connected to each of the driving units and each output pad, and is driven by the control of the selection signal in the first horizontal period. 제2항에 있어서,
상기 복수의 픽셀 그룹들은 제1 및 제2 픽셀 그룹을 포함하고,
상기 제1 수평 기간은 제1 및 제2 분할 수평 기간을 포함하고,
상기 컨트롤러는,
상기 제1 분할 수평 기간에 상기 제1 픽셀 그룹을 구동하기 위한 제1 선택 신호를 생성하고, 상기 제2 분할 수평 기간에 상기 제2 픽셀 그룹을 구동하기 위한 제2 선택 신호를 생성하는 것을 특징으로 하는 디스플레이 구동 회로.3. The method of claim 2,
wherein the plurality of pixel groups include first and second pixel groups;
The first horizontal period includes first and second divided horizontal periods,
The controller is
generating a first selection signal for driving the first pixel group in the first divided horizontal period and generating a second selection signal for driving the second pixel group in the second divided horizontal period display driving circuit. 제3항에 있어서,
상기 복수의 스위치들은 제1 및 제2 스위치를 포함하고,
상기 제1 및 제2 선택 신호는,
상기 제1 전압 범위를 유지한 채로 상기 컨트롤러로부터 상기 제1 및 제2 스위치에 각각 제공되는 것을 특징으로 하는 디스플레이 구동 회로.4. The method of claim 3,
The plurality of switches include first and second switches,
The first and second selection signals are
and respectively provided from the controller to the first and second switches while maintaining the first voltage range. 제4항에 있어서,
상기 제1 스위치는 상기 제1 분할 수평 기간에 턴-온됨으로써, 제1 데이터 라인을 구동하고,
상기 제2 스위치는 상기 제2 분할 수평 기간에 턴-온됨으로써, 제2 데이터 라인을 구동하는 것을 특징으로 하는 디스플레이 구동 회로.5. The method of claim 4,
the first switch is turned on in the first divided horizontal period to drive a first data line;
and the second switch is turned on in the second divided horizontal period to drive a second data line. 제5항에 있어서,
상기 제1 및 제2 데이터 라인은,
상기 제1 및 제2 선택 신호에 의해 상기 제1 및 제2 스위치가 순차적으로 턴-온됨에 따라 순차적으로 구동되는 것을 특징으로 하는 디스플레이 구동 회로.6. The method of claim 5,
The first and second data lines are
The display driving circuit according to claim 1, wherein the first and second switches are sequentially turned on in response to the first and second selection signals. 제1항에 있어서,
상기 복수의 출력 패드들의 개수는 상기 복수의 데이터 라인들의 개수와 동일한 것을 특징으로 하는 디스플레이 구동 회로.According to claim 1,
The number of the plurality of output pads is the same as the number of the plurality of data lines. 제1항에 있어서,
상기 데이터 스위칭 회로는, 단결정 실리콘 기판에 형성된 박막 트랜지스터(Thin Film Transistor, TFT)를 포함하는 것을 특징으로 하는 디스플레이 구동 회로.According to claim 1,
The data switching circuit comprises a thin film transistor (TFT) formed on a single crystal silicon substrate. 디스플레이 구동 회로에 연결되는 디스플레이 패널로서,
복수의 데이터 라인들과 각각 연결되며, 상기 복수의 데이터 라인들 각각을 통해 상기 디스플레이 구동 회로로부터 제1 수평 기간 내에서 시분할적으로 영상 신호를 수신하는 복수의 입력 패드들; 및
상기 복수의 입력 패드들과 각각 연결되며, 상기 영상 신호를 수신함에 따라 각각 구동되는 복수의 픽셀 그룹들;
을 포함하는 것을 특징으로 하는 디스플레이 패널.A display panel connected to a display driving circuit, comprising:
a plurality of input pads respectively connected to a plurality of data lines and receiving an image signal in a time divisional manner within a first horizontal period from the display driving circuit through each of the plurality of data lines; and
a plurality of pixel groups respectively connected to the plurality of input pads and respectively driven in response to receiving the image signal;
A display panel comprising a. 제9항에 있어서,
상기 복수의 데이터 라인들 중 적어도 2개의 데이터 라인은,
상기 디스플레이 구동 회로의 데이터 드라이버 내 제1 구동 유닛에 연결되고, 상기 제1 수평 기간 내에 순차적으로 구동되는 것을 특징으로 하는 디스플레이 패널.10. The method of claim 9,
At least two data lines among the plurality of data lines,
The display panel of claim 1, wherein the display panel is connected to a first driving unit in the data driver of the display driving circuit, and is sequentially driven within the first horizontal period. 제9항에 있어서,
상기 복수의 입력 패드들의 개수는 상기 복수의 픽셀 그룹들의 개수와 동일한 것을 특징으로 하는 디스플레이 패널.10. The method of claim 9,
The number of the plurality of input pads is the same as the number of the plurality of pixel groups. 제9항에 있어서,
상기 디스플레이 패널은,
RGB 스트라이프 구조의 패널 및 펜타일 구조의 패널 중 적어도 하나를 포함하는 것을 특징으로 하는 디스플레이 패널.10. The method of claim 9,
The display panel is
A display panel comprising at least one of a panel having an RGB stripe structure and a panel having a pentile structure. 제12항에 있어서,
상기 디스플레이 패널은 상기 RGB 스트라이프 구조의 패널을 포함하고,
상기 복수의 픽셀 그룹들은 제1 및 제2 픽셀 그룹을 포함하고,
상기 디스플레이 패널은,
상기 디스플레이 구동 회로에서 생성되고, 상기 영상 신호의 출력 순서를 제어하는 제1 및 제2 선택 신호에 기초하여, 제1 및 제2 입력 패드를 통해 각각 상기 제1 및 제2 영상 신호를 순차적으로 수신하고, 상기 제1 및 제2 픽셀 그룹을 순차적으로 구동하는 것을 특징으로 하는 디스플레이 패널.13. The method of claim 12,
The display panel includes a panel of the RGB stripe structure,
wherein the plurality of pixel groups include first and second pixel groups;
The display panel is
The first and second image signals are sequentially received through first and second input pads, respectively, based on first and second selection signals generated by the display driving circuit and controlling an output order of the image signals and sequentially driving the first and second pixel groups. 제12항에 있어서,
상기 디스플레이 패널은 상기 펜타일 구조의 패널을 포함하고,
상기 복수의 픽셀 그룹들은 제1 내지 제3 픽셀 그룹을 포함하고,
상기 디스플레이 패널은,
상기 디스플레이 구동 회로에서 생성되고, 상기 영상 신호의 출력 순서를 제어하는 제1 내지 제3 선택 신호에 기초하여, 제1 내지 제3 입력 패드를 통해 각각 제1 내지 제3 영상 신호를 순차적으로 수신하고, 상기 제1 내지 제3 픽셀 그룹을 순차적으로 구동하는 것을 특징으로 하는 디스플레이 패널.13. The method of claim 12,
The display panel includes a panel of the pentile structure,
The plurality of pixel groups includes first to third pixel groups,
The display panel is
first to third image signals are sequentially received through the first to third input pads, respectively, based on first to third selection signals generated by the display driving circuit and controlling an output order of the image signals; , a display panel characterized in that the first to third pixel groups are sequentially driven. 제9항에 있어서,
상기 디스플레이 패널은,
AMOLED(active-matrix OLED) 디스플레이 패널, LCD(liquid crystal display) 디스플레이 패널, LED(light emitting diode) 디스플레이 패널, micro LED(light emitting diode) 디스플레이 패널 중 적어도 하나를 포함하는 것을 특징으로 하는 디스플레이 패널.10. The method of claim 9,
The display panel is
A display panel comprising at least one of an active-matrix OLED (AMOLED) display panel, a liquid crystal display (LCD) display panel, a light emitting diode (LED) display panel, and a micro LED (light emitting diode) display panel. 복수의 출력 패드들;
영상 데이터 및 선택 신호를 생성하는 컨트롤러;
상기 영상 데이터를 기초로 영상 신호를 생성하고, 복수의 구동 유닛을 포함하는 데이터 드라이버로서, 각 구동 유닛은 제1 수평 기간 내에서 복수의 데이터 라인들을 구동하는 데이터 드라이버; 및
상기 복수의 구동 유닛들 각각에 연결되는 복수의 스위치들을 포함하고, 상기 제1 수평 기간 내에서 상기 복수의 스위치들을 시분할적으로 제어하는 상기 선택 신호의 제어에 기초하여, 상기 복수의 출력 패드들을 통해 상기 영상 신호를 출력하는 데이터 스위칭 회로; 를 포함하는 디스플레이 구동 회로;
상기 영상 신호를 수신하는 복수의 입력 패드들; 및
상기 복수의 입력 패드들 각각에 연결되고, 상기 영상 신호에 기초하여 선택적으로 구동되는 복수의 픽셀 그룹들;을 포함하는 디스플레이 패널;
을 포함하는 것을 특징으로 하는 디스플레이 장치.a plurality of output pads;
a controller for generating image data and a selection signal;
a data driver generating an image signal based on the image data and including a plurality of driving units, each driving unit driving a plurality of data lines within a first horizontal period; and
a plurality of switches connected to each of the plurality of driving units, and based on control of the selection signal for time-divisionally controlling the plurality of switches within the first horizontal period, through the plurality of output pads a data switching circuit for outputting the image signal; A display driving circuit comprising a;
a plurality of input pads receiving the image signal; and
a display panel including a plurality of pixel groups connected to each of the plurality of input pads and selectively driven based on the image signal;
A display device comprising a. 제16항에 있어서,
상기 선택 신호는,
상기 컨트롤러에 의해 제1 전압 범위에 속하도록 생성되고, 상기 제1 전압 범위를 유지한 채로 상기 복수의 스위치들로 제공되는 것을 특징으로 하는 디스플레이 장치.17. The method of claim 16,
The selection signal is
The display device is generated to belong to a first voltage range by the controller and is provided to the plurality of switches while maintaining the first voltage range. 제16항에 있어서,
상기 복수의 데이터 라인들은 제1 구동 유닛에 연결되는 제1 및 제2 데이터 라인을 포함하고,
상기 제1 및 제2 데이터 라인은,
상기 제1 수평 기간 내에서 제1 및 제2 스위치가 순차적으로 턴-온됨에 따라 구동되는 것을 특징으로 하는 디스플레이 장치.17. The method of claim 16,
the plurality of data lines include first and second data lines connected to a first driving unit;
The first and second data lines are
The display apparatus according to claim 1 , wherein the first and second switches are sequentially turned on within the first horizontal period and are driven. 제16항에 있어서,
상기 디스플레이 구동 회로는 제1 실리콘 기판에 형성된 박막 트랜지스터(Thin Film Transistor, TFT)를 포함하고,
상기 디스플레이 패널은 제2 실리콘 기판에 형성된 TFT를 포함하는 것을 특징으로 하는 디스플레이 장치.17. The method of claim 16,
The display driving circuit includes a thin film transistor (TFT) formed on a first silicon substrate,
wherein the display panel includes a TFT formed on a second silicon substrate. 제19항에 있어서,
상기 제1 실리콘 기판은 단결정 실리콘 기판을 포함하고,
상기 제2 실리콘 기판은 다결정 실리콘 기판 및 비정질 실리콘 기판 중 적어도 하나를 포함하는 것을 특징으로 하는 디스플레이 장치.20. The method of claim 19,
The first silicon substrate comprises a single crystal silicon substrate,
The second silicon substrate comprises at least one of a polycrystalline silicon substrate and an amorphous silicon substrate.
KR1020210066824A 2021-02-17 2021-05-25 Display apparatus including display driving ic and display panel KR20220117781A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/589,997 US11769436B2 (en) 2021-02-17 2022-02-01 Display apparatus including display driving circuit and display panel
CN202210136558.7A CN114944122A (en) 2021-02-17 2022-02-15 Display device including display driving circuit and display panel
US18/241,177 US20230410708A1 (en) 2021-02-17 2023-08-31 Display driving circuit and method of operating same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210021140 2021-02-17
KR1020210021140 2021-02-17

Publications (1)

Publication Number Publication Date
KR20220117781A true KR20220117781A (en) 2022-08-24

Family

ID=83111864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210066824A KR20220117781A (en) 2021-02-17 2021-05-25 Display apparatus including display driving ic and display panel

Country Status (1)

Country Link
KR (1) KR20220117781A (en)

Similar Documents

Publication Publication Date Title
US10078980B2 (en) Data driver, display driving circuit, and operating method of display driving circuit
KR100496545B1 (en) Connector And Apparatus Of Driving Liquid Crystal Display Using The Same
KR102426668B1 (en) Display driving circuit and display device comprising thereof
KR20170111788A (en) Display driving circuit and display device comprising thereof
US20140320464A1 (en) Charge sharing method for reducing power consumption and apparatuses performing the same
US8659583B2 (en) Display apparatus
KR102621755B1 (en) Data driver and display driving
KR20150042371A (en) Display drive circuit, display device and portable terminal comprising thereof
KR20150082901A (en) Display device
KR20040002632A (en) Display control drive device and display system
KR20150079233A (en) Liquid crystal display device
US20190164470A1 (en) Display device and interface method thereof
KR20160113416A (en) Display device
CN112397003A (en) Display device and driving method thereof
KR101957738B1 (en) Image display device and method of fabricating the same
KR20070066654A (en) Liquid crystal display and method for driving thereof
TW202219926A (en) Display driving apparatus and method
KR102135923B1 (en) Apparature for controlling charging time using input video information and method for controlling the same
KR20140046844A (en) Display system for reducing power consumption and method for driving thereof
KR101973405B1 (en) Liquid crystal display device
KR20220117781A (en) Display apparatus including display driving ic and display panel
KR20080048324A (en) Liquid crystal display device and driving method thereof
KR100962502B1 (en) Apparatus of Driving Liquid Crystal Display Device
US11769436B2 (en) Display apparatus including display driving circuit and display panel
KR20150021616A (en) Driving apparatus for image display device using an inter-integrated circuit communication and method for driving the same