KR20220116632A - 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치 - Google Patents

스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치 Download PDF

Info

Publication number
KR20220116632A
KR20220116632A KR1020210019704A KR20210019704A KR20220116632A KR 20220116632 A KR20220116632 A KR 20220116632A KR 1020210019704 A KR1020210019704 A KR 1020210019704A KR 20210019704 A KR20210019704 A KR 20210019704A KR 20220116632 A KR20220116632 A KR 20220116632A
Authority
KR
South Korea
Prior art keywords
temperature
performance
storage device
control signal
thermoelectric element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020210019704A
Other languages
English (en)
Other versions
KR102903372B1 (ko
Inventor
변재범
심억수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210019704A priority Critical patent/KR102903372B1/ko
Priority claimed from KR1020210019704A external-priority patent/KR102903372B1/ko
Priority to US17/531,204 priority patent/US11983084B2/en
Priority to CN202210131357.8A priority patent/CN114942684A/zh
Publication of KR20220116632A publication Critical patent/KR20220116632A/ko
Application granted granted Critical
Publication of KR102903372B1 publication Critical patent/KR102903372B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3485—Performance evaluation by tracing or monitoring for I/O devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Read Only Memory (AREA)
  • Power Sources (AREA)

Abstract

스토리지 장치의 구동 방법에서, 온도 센서로부터 온도 정보를 수신한다. 온도 정보에 기초하여, 적어도 하나의 파워 제어 신호 및 적어도 하나의 성능 제어 신호를 교번적으로 출력한다. 적어도 하나의 파워 제어 신호에 기초하여 열전 소자의 냉각(cooling) 성능을 제어하는 제1 온도 제어 동작, 및 적어도 하나의 성능 제어 신호에 기초하여 스토리지 장치의 성능 스로틀링(throttling) 동작을 제어하는 제2 온도 제어 동작을 교번적으로 수행한다.

Description

스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치{METHOD OF OPERATING STORAGE DEVICE AND STORAGE DEVICE PERFORMING THE SAME}
본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 스토리지 장치의 구동 방법 및 상기 구동 방법을 수행하는 스토리지 장치에 관한 것이다.
최근에는 메모리 장치를 이용하는 SSD(solid state drive)와 같은 스토리지 장치가 널리 사용되고 있다. 상기와 같은 스토리지 장치는 기계적인 구동부가 없어 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 최근 들어 노트북과 같은 전자 시스템뿐만 아니라, 자동차, 항공기, 드론(drone) 등과 같은 다양한 종류의 시스템에 전자 회로가 적용됨에 따라, 스토리지 장치 역시 다양한 종류의 시스템에서 사용되고 있다.
스토리지 장치의 동작 특성은 구동 및 저장 온도에 따라 크게 달라질 수 있다. 고온에서는 보다 나은 어닐링(annealing)으로 인해 내구성이 향상되지만 아레니우스(Arrhenius) 방정식에 따라 데이터 보존이 저하될 수 있다. 또한, 스토리지 장치가 구동됨에 따라 많은 양의 열이 발생하게 되며, 특정 한계 온도 이상이 되면 스토리지 장치는 더 이상 정상적으로 구동하기 어려울 수 있다. 이에 따라 한계 온도에 도달하기 이전에 스토리지 장치의 온도를 제어하기 위한 다양한 기술들이 연구되고 있다.
본 발명의 일 목적은 성능 감소를 최소화하면서 온도 제어를 효과적으로 수행할 수 있는 스토리지 장치의 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은 성능 감소를 최소화하면서 온도 제어를 효과적으로 수행할 수 있는 스토리지 장치를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법에서, 온도 센서로부터 온도 정보를 수신한다. 상기 온도 정보에 기초하여, 적어도 하나의 파워 제어 신호 및 적어도 하나의 성능 제어 신호를 교번적으로 출력한다. 상기 적어도 하나의 파워 제어 신호에 기초하여 열전 소자의 냉각(cooling) 성능을 제어하는 제1 온도 제어 동작, 및 상기 적어도 하나의 성능 제어 신호에 기초하여 스토리지 장치의 성능 스로틀링(throttling) 동작을 제어하는 제2 온도 제어 동작을 교번적으로 수행한다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 스토리지 장치는 온도 센서, 열전 소자, 열전 소자 컨트롤러 및 스토리지 컨트롤러를 포함한다. 상기 온도 센서는 온도 정보를 출력한다. 상기 열전 소자는 상기 스토리지 장치의 온도를 조절한다. 상기 열전 소자 컨트롤러는 상기 온도 정보에 기초하여 적어도 하나의 파워 제어 신호를 출력하고, 상기 적어도 하나의 파워 제어 신호에 기초하여 열전 소자의 냉각(cooling) 성능을 제어하는 제1 온도 제어 동작을 수행한다. 상기 스토리지 컨트롤러는 상기 온도 정보에 기초하여 적어도 하나의 성능 제어 신호를 출력하고, 상기 적어도 하나의 성능 제어 신호에 기초하여 상기 스토리지 장치의 성능 스로틀링(throttling) 동작을 제어하는 제2 온도 제어 동작을 수행한다. 상기 적어도 하나의 파워 제어 신호 및 상기 적어도 하나의 성능 제어 신호는 교번적으로 출력되고, 상기 제1 온도 제어 동작 및 상기 제2 온도 제어 동작은 교번적으로 수행된다.
상기와 같은 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법 및 스토리지 장치에서는, 성능 스로틀링 동작 및 열전 소자를 함께 이용하여 스토리지 장치에 대한 온도 제어를 수행할 수 있다. 구체적으로, 스토리지 장치의 동작 온도가 상승하여 특정 온도까지 도달 시에 스토리지 장치의 성능을 단계적으로 감소시키는 성능 스로틀링 동작에 더하여, 열전 소자를 냉각 성능을 단계적으로 증가시키는 열전 소자의 냉각 성능 제어 동작을 추가적으로 수행할 수 있다. 이 때, 냉각 성능 제어 동작과 성능 스로틀링 동작을 시간적으로 번갈아 가며 수행하고, 특히 성능 스로틀링 동작에 앞서 선제적으로 열전 소자를 동작시킬 수 있다. 따라서, 스토리지 장치의 동작 온도를 빠르게 제어하여 열 응답성이 우수하고, 스토리지 장치의 성능을 최소한으로 감소시키며, 열전 소자를 동작시키기 위한 파워 또한 최소화할 수 있다. 특히, 본 발명의 실시예들과 같이 온도 상승의 정도에 따라 스토리지 장치의 성능을 단계적으로 감소시키는 것과 열전 소자의 냉각 성능을 단계적으로 상승시키는 것을 교번적으로 제어함으로써, 열전 소자를 한 번에 온/오프하는 경우 또는 성능 감소 및 냉각 성능 상승을 동시에 제어하는 경우와 비교하여, 파워 손실 및 성능 감소를 적게 할 수 있고, 따라서 스토리지 장치가 보다 우수한 경쟁력을 가질 수 있다.
도 1은 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법을 나타내는 순서도이다.
도 2는 본 발명의 실시예들에 따른 스토리지 장치 및 이를 포함하는 스토리지 시스템을 나타내는 블록도이다.
도 3은 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 스토리지 컨트롤러의 일 예를 나타내는 블록도이다.
도 4는 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 비휘발성 메모리의 일 예를 나타내는 블록도이다.
도 5는 본 발명의 실시예들에 따른 비휘발성 메모리 및 이를 포함하는 메모리 시스템을 나타내는 블록도이다.
도 6은 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 열전 소자의 일 예를 나타내는 도면이다.
도 7은 도 6의 열전 소자의 동작을 설명하기 위한 도면이다.
도 8은 도 1의 적어도 하나의 파워 제어 신호 및 적어도 하나의 성능 제어 신호를 교번적으로 출력하는 단계의 일 예를 나타내는 순서도이다.
도 9는 도 1의 제1 온도 제어 동작 및 제2 온도 제어 동작을 교번적으로 수행하는 단계의 일 예를 나타내는 순서도이다.
도 10은 본 발명의 실시예들에 따른 스토리지 장치의 동작의 구체적인 일 예를 나타내는 도면이다.
도 11 및 12는 도 8의 적어도 하나의 파워 제어 신호 및 적어도 하나의 성능 제어 신호를 교번적으로 출력하는 동작의 구체적인 일 예를 나타내는 순서도들이다.
도 13 및 14는 도 9의 제1 온도 제어 동작 및 제2 온도 제어 동작을 교번적으로 수행하는 동작의 구체적인 일 예를 나타내는 순서도들이다.
도 15는 도 10의 스토리지 장치의 성능 제어 동작의 구체적인 일 예를 나타내는 순서도이다.
도 16은 본 발명의 실시예들에 따른 스토리지 장치의 동작의 구체적인 다른 예를 나타내는 도면이다.
도 17 및 18은 도 8의 적어도 하나의 파워 제어 신호 및 적어도 하나의 성능 제어 신호를 교번적으로 출력하는 동작의 구체적인 다른 예를 나타내는 순서도들이다.
도 19 및 20은 도 9의 제1 온도 제어 동작 및 제2 온도 제어 동작을 교번적으로 수행하는 동작의 구체적인 다른 예를 나타내는 순서도들이다.
도 21은 도 16의 스토리지 장치의 성능 제어 동작의 구체적인 일 예를 나타내는 순서도이다.
도 22a, 22b 및 22c는 본 발명의 실시예들에 따른 스토리지 장치에서 열전 소자의 배치를 나타내는 단면도들이다.
도 23a 및 23b는 본 발명의 실시예들에 따른 스토리지 장치 및 이를 포함하는 스토리지 시스템을 나타내는 블록도들이다.
도 24는 본 발명의 실시예들에 따른 스토리지 장치가 스토리지 서버에 응용된 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법을 나타내는 순서도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 구동 방법을 수행하는 스토리지 장치는 데이터를 저장하는 복수의 비휘발성 메모리들 및 상기 복수의 비휘발성 메모리들의 동작을 제어하는 스토리지 컨트롤러를 포함한다. 또한, 상기 스토리지 장치는 온도 측정을 위한 온도 센서, 온도 조절을 위한 냉각(cooling) 기능을 가지는 열전 소자 및 상기 열전 소자를 제어하는 열전 소자 컨트롤러를 포함하여 구현된다. 상기 스토리지 장치 및 이를 포함하는 스토리지 시스템의 구체적인 구조에 대해서는 도 2 등을 참조하여 후술하도록 한다.
본 발명의 실시예들에 따른 스토리지 장치의 구동 방법에서, 상기 온도 센서로부터 온도 정보를 수신한다(단계 S100). 예를 들어, 상기 온도 센서는 상기 스토리지 장치의 동작 온도를 측정하여 주기적으로 상기 온도 정보를 출력하며, 상기 온도 정보는 상기 스토리지 컨트롤러 및 상기 열전 소자 컨트롤러에 제공될 수 있다. 다른 예에서, 상기 온도 센서는 상기 스토리지 컨트롤러 및 상기 열전 소자 컨트롤러의 요청에 기초하여 상기 온도 정보를 출력할 수 있다.
상기 온도 정보에 기초하여, 적어도 하나의 파워 제어 신호 및 적어도 하나의 성능 제어 신호를 교번적으로 출력한다(단계 S300). 예를 들어, 상기 적어도 하나의 파워 제어 신호는 상기 열전 소자의 냉각 성능을 제어하는데 이용되며, 상기 열전 소자 컨트롤러는 상기 스토리지 장치의 동작 온도가 특정 기준 온도까지 상승 또는 하강하는 경우에 상기 적어도 하나의 파워 제어 신호를 활성화 또는 비활성화하여 출력할 수 있다. 예를 들어, 상기 적어도 하나의 성능 제어 신호는 상기 스토리지 장치의 동작 성능을 제어하는데 이용되며, 상기 스토리지 컨트롤러는 상기 스토리지 장치의 동작 온도가 특정 기준 온도까지 상승 또는 하강하는 경우에 상기 적어도 하나의 성능 제어 신호를 활성화 또는 비활성화하여 출력할 수 있다. 단계 S300에 대해서는 도 8 등을 참조하여 후술하도록 한다.
일 실시예에서, 상기 적어도 하나의 파워 제어 신호를 활성화 또는 비활성화하기 위한 기준 온도는 상기 적어도 하나의 성능 제어 신호를 활성화 또는 비활성화하기 위한 기준 온도와 상이하며, 이에 따라 상기 적어도 하나의 파워 제어 신호 및 상기 적어도 하나의 성능 제어 신호를 교번적으로 출력할 수 있다. 예를 들어, 상기 스토리지 장치의 동작 온도가 상승하는 경우에는, 하나의 파워 제어 신호가 먼저 활성화되고, 이후에 하나의 성능 제어 신호가 활성화되고, 이후에 다른 하나의 파워 제어 신호가 활성화되며, 이후에 다른 하나의 성능 제어 신호가 활성화되는 방식으로, 상술한 교번적 신호 출력 동작이 수행될 수 있다. 예를 들어, 상기 스토리지 장치의 동작 온도가 하강하는 경우에는, 하나의 성능 제어 신호가 먼저 비활성화되고, 이후에 하나의 파워 제어 신호가 비활성화되고, 이후에 다른 하나의 성능 제어 신호가 비활성화되며, 이후에 다른 하나의 파워 제어 신호가 비활성화되는 방식으로, 상술한 교번적 신호 출력 동작이 수행될 수 있다.
상기 적어도 하나의 파워 제어 신호에 기초하여 상기 열전 소자의 냉각 성능을 제어하는 제1 온도 제어 동작, 및 상기 적어도 하나의 성능 제어 신호에 기초하여 상기 스토리지 장치의 성능 스로틀링(throttling) 동작을 제어하는 제2 온도 제어 동작을 교번적으로 수행한다(단계 S500). 상기 성능 스로틀링 동작은 열적 스로틀링(thermal throttling) 또는 동적 열적 스로틀링(Dynamic Thermal Throttling; DTT)이라 부를 수도 있다. 단계 S500에 대해서는 도 9 등을 참조하여 후술하도록 한다.
일 실시예에서, 상기 스토리지 장치의 동작 온도가 상승할수록, 상기 적어도 하나의 파워 제어 신호를 기초로 상기 제1 온도 제어 동작을 수행하여 상기 열전 소자의 냉각 성능을 증가시키고, 상기 적어도 하나의 성능 제어 신호를 기초로 상기 제2 온도 제어 동작을 수행하여 상기 스토리지 장치의 동작 성능을 감소시킬 수 있다. 이 때, 상술한 것처럼, 상기 스토리지 장치의 동작 온도가 상승하는 경우에는, 상기 파워 제어 신호가 먼저 활성화되고 이후에 상기 성능 제어 신호가 활성화되는 방식으로 상기 교번적 신호 출력 동작이 수행되며, 따라서 상기 제1 온도 제어 동작이 먼저 수행되고 상기 제2 온도 제어 동작이 나중에 수행될 수 있다.
일 실시예에서, 상기 열전 소자의 냉각 성능을 증가시키고 상기 스토리지 장치의 동작 성능을 감소시킨 이후에는, 상기 스토리지 장치의 동작 온도가 하강할수록, 상기 적어도 하나의 파워 제어 신호를 기초로 상기 제1 온도 제어 동작을 수행하여 상기 열전 소자의 냉각 성능을 감소시키고, 상기 적어도 하나의 성능 제어 신호를 기초로 상기 제2 온도 제어 동작을 수행하여 상기 스토리지 장치의 동작 성능을 증가시킬 수 있다. 이 때, 상술한 것처럼, 상기 스토리지 장치의 동작 온도가 하강하는 경우에는, 상기 성능 제어 신호가 먼저 비활성화되고 이후에 상기 파워 제어 신호가 비활성화되는 방식으로 상기 교번적 신호 출력 동작이 수행되며, 따라서 상기 제2 온도 제어 동작이 먼저 수행되고 상기 제1 온도 제어 동작이 나중에 수행될 수 있다.
본 발명의 실시예들에 따른 스토리지 장치의 구동 방법에서는, 상기 성능 스로틀링 동작 및 상기 열전 소자를 함께 이용하여 상기 스토리지 장치에 대한 온도 제어를 수행할 수 있다. 구체적으로, 상기 스토리지 장치의 동작 온도가 상승하여 특정 온도까지 도달 시에 상기 스토리지 장치의 성능을 단계적으로 감소시키는 상기 성능 스로틀링 동작에 더하여, 상기 열전 소자를 냉각 성능을 단계적으로 증가시키는 상기 열전 소자의 냉각 성능 제어 동작을 추가적으로 수행할 수 있다. 이 때, 상기 냉각 성능 제어 동작과 상기 성능 스로틀링 동작을 시간적으로 번갈아 가며 수행하고, 특히 상기 성능 스로틀링 동작에 앞서 선제적으로 상기 열전 소자를 동작시킬 수 있다. 따라서, 상기 스토리지 장치의 동작 온도를 빠르게 제어하여 열 응답성이 우수하고, 상기 스토리지 장치의 성능을 최소한으로 감소시키며, 상기 열전 소자를 동작시키기 위한 파워 또한 최소화할 수 있다.
도 2는 본 발명의 실시예들에 따른 스토리지 장치 및 이를 포함하는 스토리지 시스템을 나타내는 블록도이다.
도 2를 참조하면, 스토리지 시스템(100)은 호스트 장치(200) 및 스토리지 장치(300)를 포함한다.
호스트 장치(200)는 스토리지 시스템(100)의 전반적인 동작을 제어한다. 호스트 장치(200)는 호스트 프로세서(210) 및 호스트 메모리(220)를 포함할 수 있다.
호스트 프로세서(210)는 호스트 장치(200)의 동작을 제어할 수 있다. 예를 들어, 호스트 프로세서(210)는 운영 체제(Operating System; OS)를 실행할 수 있다. 예를 들어, 상기 운영 체제는 파일 관리를 위한 파일 시스템(file system), 및 스토리지 장치(300)를 포함하는 주변 기기를 상기 운영 체제 레벨에서 제어하기 위한 장치 드라이버(device driver)를 포함할 수 있다. 예를 들어, 호스트 프로세서(210)는 CPU(Central Processing Unit)와 같은 임의의 프로세서를 포함할 수 있다.
호스트 메모리(220)는 호스트 프로세서(210)에 의해 실행 및 처리되는 명령어(instruction) 및 데이터를 저장할 수 있다. 예를 들어, 호스트 메모리(220)는 DRAM(Dynamic Random Access Memory) 등과 같은 휘발성 메모리를 포함할 수 있다.
스토리지 장치(300)는 호스트 장치(200)에 의해 액세스된다. 스토리지 장치(300)는 스토리지 컨트롤러(310), 복수의 비휘발성 메모리들(NVM)(320a, 320b, 320c), 버퍼 메모리(330), 온도 센서(temperature sensor)(TSEN)(350), 열전 소자(thermoelectric element)(TE)(360) 및 열전 소자 컨트롤러(340)를 포함할 수 있다.
스토리지 컨트롤러(310)는 스토리지 장치(300)의 동작을 제어할 수 있다. 예를 들어, 스토리지 컨트롤러(310)는 호스트 장치(200)로부터 수신된 커맨드 및 데이터에 기초하여 복수의 비휘발성 메모리들(320a, 320b, 320c)의 동작을 제어할 수 있다.
온도 센서(350)는 스토리지 장치(300)의 동작 온도를 나타내는 온도 정보(TINF)를 출력할 수 있다. 예를 들어, 온도 센서(350)는 온도 정보(TINF)를 주기적으로 출력할 수 있다. 도시하지는 않았으나, 스토리지 장치(300)는 온도 정보(TINF)를 주기적으로 출력하기 위한 카운터 및/또는 타이머를 더 포함할 수 있다. 온도 정보(TINF)는 스토리지 컨트롤러(310) 및 열전 소자 컨트롤러(340)에 제공될 수 있다.
열전 소자(360)는 스토리지 장치(300)의 온도 조절을 위한 구성일 수 있다. 예를 들어, 열전 소자(360)는 스토리지 장치(300)의 동작 온도를 감소시키기 위한 냉각 기능을 수행하며, TEC(thermoelectric cooler)라고 부를 수도 있다. 예를 들어, 열전 소자(360)의 냉각 성능은 열전 소자(360)의 구동 전압의 레벨에 비례할 수 있다. 열전 소자(360)의 예시적인 구조 및 동작에 대해서는 도 6 및 7을 참조하여 후술하도록 한다.
열전 소자 컨트롤러(340)는 열전 소자(360)의 동작을 제어할 수 있다. 예를 들어, 열전 소자 컨트롤러(340)는 열전 소자(360)의 온/오프 및 냉각 성능을 제어할 수 있다. 예를 들어, 열전 소자 컨트롤러(340)는 전압 레귤레이터(Voltage Regulator; VR) 또는 PMIC(Power Management Integrated Circuit)를 포함할 수 있다. 도 2의 예에서, 열전 소자 컨트롤러(340)는 스토리지 컨트롤러(310) 내에 배치될 수 있다.
스토리지 컨트롤러(310), 열전 소자 컨트롤러(340), 온도 센서(350) 및 열전 소자(360)는 도 1을 참조하여 상술한 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법을 수행하도록 구현될 수 있다. 예를 들어, 열전 소자 컨트롤러(340)는 온도 정보(TINF)에 기초하여 적어도 하나의 파워 제어 신호(PWRC)를 출력하고, 적어도 하나의 파워 제어 신호(PWRC)에 기초하여 열전 소자(360)의 냉각 성능을 제어하는 제1 온도 제어 동작을 수행할 수 있다. 스토리지 컨트롤러(310)는 온도 정보(TINF)에 기초하여 적어도 하나의 성능 제어 신호(PERFC)를 출력하고, 적어도 하나의 성능 제어 신호(PERFC)에 기초하여 스토리지 장치(300)의 성능 스로틀링 동작을 제어하는 제2 온도 제어 동작을 수행할 수 있다. 이 때, 적어도 하나의 파워 제어 신호(PWRC) 및 적어도 하나의 성능 제어 신호(PERFC)는 교번적으로 출력되고, 이에 기초하여 상기 제1 및 제2 온도 제어 동작들은 교번적으로 수행된다.
복수의 비휘발성 메모리들(320a, 320b, 320c)은 복수의 데이터들을 저장할 수 있다. 예를 들어, 복수의 비휘발성 메모리들(320a, 320b, 320c)은 메타 데이터들 및 그 밖의 사용자 데이터들을 저장할 수 있다.
일 실시예에서, 복수의 비휘발성 메모리들(320a, 320b, 320c) 각각은 NAND 플래시 메모리(Flash Memory)를 포함할 수 있다. 다른 실시예에서, 복수의 비휘발성 메모리들(320a, 320b, 320c) 각각은 EEPROM(Electrically Erasable Programmable Read-Only Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 또는 이와 유사한 메모리를 포함할 수 있다.
버퍼 메모리(330)는 스토리지 컨트롤러(310)에 의해 실행 및 처리되는 명령어 및 데이터를 저장할 수 있고, 복수의 비휘발성 메모리들(320a, 320b, 320c)에 저장되어 있거나 저장하고자 하는 데이터를 임시로 저장할 수 있다. 예를 들어, 버퍼 메모리(330)는 SRAM(Static Random Access Memory), DRAM 등과 같은 휘발성 메모리를 포함할 수 있다.
일 실시예에서, 스토리지 장치(300)는 SSD(Solid State Drive)일 수 있다. 다른 실시예에서, 스토리지 장치(300)는 UFS(Universal Flash Storage), MMC(Multi Media Card) 또는 eMMC(embedded MMC)일 수 있다. 또 다른 실시예에서, SD(Secure Digital) 카드, 마이크로 SD 카드, 메모리 스틱(memory stick), 칩 카드(chip card), USB(Universal Serial Bus) 카드, 스마트 카드(smart card), CF(Compact Flash) 카드 또는 이와 유사한 형태로 구현될 수 있다.
일 실시예에서, 스토리지 컨트롤러(310), 복수의 비휘발성 메모리들(320a, 320b, 320c) 및 버퍼 메모리(330) 각각은 적어도 하나의 반도체 칩(chip)을 형성할 수 있다. 예를 들어, 하나의 반도체 칩은 하나의 반도체 패키지의 형태로 구현될 수 있다. 다시 말하면, 스토리지 컨트롤러(310) 및 버퍼 메모리(330) 각각은 하나의 반도체 패키지의 형태로 제공되고, 복수의 비휘발성 메모리들(320a, 320b, 320c)은 복수의 반도체 패키지들의 형태로 제공될 수 있다.
일 실시예에서, 스토리지 장치(300)는 SATA(Serial Advanced Technology Attachment) 버스, SCSI(Small Computer Small Interface) 버스, NVMe(Non-Volatile Memory Express) 버스, SAS(Serial Attached SCSI) 버스, UFS, eMMC 등의 버스를 포함하는 블록 액세서블 인터페이스(block accessible interface)를 통해 호스트 장치(200)와 연결되고, 호스트 장치(200)에 의해 상기 블록 액세서블 인터페이스를 통하여 블록 단위로 액세스될 수 있다.
일 실시예에서, 스토리지 시스템(100)은 PC(Personal Computer), 서버 컴퓨터(server computer), 데이터 센터(data center), 워크스테이션(workstation), 디지털 TV(digital television), 셋-탑 박스(set-top box) 등의 임의의 컴퓨팅 시스템일 수 있다. 다른 실시예에서, 스토리지 시스템(100)은 휴대폰(mobile phone), 스마트 폰(smart phone), 태블릿(tablet) PC(Personal Computer), 노트북(laptop computer), PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 디지털 카메라(digital camera), 캠코더(camcorder), 휴대용 게임 콘솔(portable game console), 음악 재생기(music player), 동영상 재생기(video player), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(Internet of Things) 기기, e-북(e-book), VR(Virtual Reality) 기기, AR(Augmented Reality) 기기, 드론(drone), ADAS(Advanced Driver Assistance System), 자율 주행(Automatic Driving) 시스템 등의 임의의 모바일 시스템일 수 있다.
도 3은 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 스토리지 컨트롤러의 일 예를 나타내는 블록도이다.
도 3을 참조하면, 스토리지 컨트롤러(400)는 프로세서(410), 메모리(420), 열전 소자 컨트롤러(430), 호스트 인터페이스(440), ECC(Error Correction Code) 엔진(450), 메모리 인터페이스(460) 및 AES(Advanced Encryption Standard) 엔진(470)을 포함할 수 있다.
프로세서(410)는 호스트 장치(예를 들어, 도 2의 200)로부터 호스트 인터페이스(440)를 통하여 수신된 커맨드에 응답하여 스토리지 컨트롤러(400)의 동작을 제어할 수 있다. 예를 들어, 프로세서(410)는 스토리지 장치(예를 들어, 도 2의 300)의 동작을 제어하며, 스토리지 장치(300)를 구동하기 위한 펌웨어(Firmware)를 채용하여 각각의 구성들을 제어할 수 있다.
메모리(420)는 프로세서(410)에 의해 실행 및 처리되는 명령어 및 데이터를 저장할 수 있다. 예를 들어, 메모리(420)는 SRAM, DRAM 등과 같은 휘발성 메모리로 구현될 수 있다.
열전 소자 컨트롤러(430)는 도 2의 열전 소자 컨트롤러(340)와 실질적으로 동일할 수 있다. 실시예에 따라서, 열전 소자 컨트롤러(430)의 일부 또는 전부는 하드웨어의 형태로 구현될 수도 있고 소프트웨어(즉, 프로그램)의 형태로 구현될 수도 있다.
에러 정정을 위한 ECC 엔진(450)은 BCH(Bose-Chaudhuri-Hocquenghem) 코드, LDPC(Low Density Parity Check) 코드, 터보 코드(Turbo Code), 리드-솔로몬 코드(Reed-Solomon Code), 콘볼루션 코드(Convolution Code), RSC(Recursive Systematic Code), TCM(Trellis-Coded Modulation), BCM(Block Coded Modulation) 등의 부호화된 변조(Coded Modulation), 또는 다른 에러 정정 코드를 이용하여 ECC 인코딩 및 ECC 디코딩을 수행할 수 있다.
호스트 인터페이스(440)는 호스트 장치(200)와 스토리지 장치(300) 사이의 물리적 연결을 제공할 수 있다. 즉, 호스트 인터페이스(440)는 호스트 장치(200)의 버스 포맷(bus format)에 대응하여 스토리지 장치(300)와의 인터페이싱을 제공할 수 있다. 일 실시예에서, 호스트 장치(200)의 버스 포맷은 SCSI 또는 SAS일 수 있다. 다른 실시예에서, 호스트 장치(200)의 버스 포맷은 USB, PCIe(peripheral component interconnect express), ATA, PATA, SATA, NVMe 등일 수 있다.
메모리 인터페이스(460)는 비휘발성 메모리(예를 들어, 도 2의 320a, 320b, 320c)와 데이터를 교환할 수 있다. 메모리 인터페이스(460)는 데이터를 비휘발성 메모리(320a, 320b, 320c)에 전송할 수 있고, 비휘발성 메모리(320a, 320b, 320c)로부터 독출된 데이터를 수신할 수 있다. 예를 들어, 메모리 인터페이스(460)는 토글(Toggle) 혹은 온파이(ONFI)와 같은 표준 규약을 준수하도록 구현될 수 있다.
AES 엔진(470)은 스토리지 컨트롤러(400)로 입력되는 데이터에 대한 암호화(encryption) 동작과 복호화(decryption) 동작 중 적어도 하나를, 대칭 키 알고리즘(symmetric-key algorithm)을 이용하여 수행할 수 있다. 상세하게 도시하지는 않았으나, AES 엔진(470)은 암호화 모듈 및 복호화 모듈을 포함할 수 있다. 실시예에 따라서, 상기 암호화 모듈 및 상기 복호화 모듈은 서로 별개의 모듈로 구현될 수도 있고 하나의 모듈로 구현될 수도 있다.
도 4는 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 비휘발성 메모리의 일 예를 나타내는 블록도이다.
도 4를 참조하면, 비휘발성 메모리(500)는 메모리 셀 어레이(510), 어드레스 디코더(520), 페이지 버퍼 회로(530), 데이터 입출력 회로(540), 전압 생성기(550) 및 제어 회로(560)를 포함한다.
메모리 셀 어레이(510)는 복수의 스트링 선택 라인들(SSL), 복수의 워드 라인들(WL) 및 복수의 접지 선택 라인들(GSL)을 통해 어드레스 디코더(520)와 연결된다. 또한, 메모리 셀 어레이(510)는 복수의 비트 라인들(BL)을 통해 페이지 버퍼 회로(530)와 연결된다. 메모리 셀 어레이(510)는 복수의 워드 라인들(WL) 및 복수의 비트 라인들(BL)에 연결되는 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이(510)는 각각 메모리 셀들을 포함하는 복수의 메모리 블록들(BLK1, BLK2, ..., BLKz)로 구분될 수 있다. 또한, 메모리 블록들(BLK1~BLKz) 각각은 복수의 페이지들로 구분될 수 있다.
실시예에 따라서, 메모리 셀 어레이(510)는 2차원 어레이(array) 구조 또는 3차원 수직 어레이 구조로 형성될 수 있다. 수직형(또는 3차원) 메모리 셀 어레이에 대한 자세한 설명은 본 명세서에 참고 문헌으로 결합된 미국 등록 번호 7,679,133; 8,553,466; 8,654,587; 8,559,235 및 미국 공개 번호 2011/0233648에 기술되어 있다.
제어 회로(560)는 외부(예를 들어, 도 2의 스토리지 컨트롤러(310))로부터 커맨드(CMD) 및 어드레스(ADDR)를 수신하고, 커맨드(CMD) 및 어드레스(ADDR)에 기초하여 비휘발성 메모리(500)의 소거 루프, 프로그램 루프 및 독출 동작을 제어한다. 여기서 프로그램 루프는 프로그램 동작과 프로그램 검증 동작을 포함하고, 소거 루프는 소거 동작과 소거 검증 동작을 포함할 수 있다. 여기서 독출 동작은 노멀 독출 동작과 데이터 리커버리 독출 동작을 포함할 수 있다.
예를 들어, 제어 회로(560)는 커맨드(CMD)에 기초하여 전압 생성기(550)를 제어하기 위한 제어 신호들(CON) 및 페이지 버퍼 회로(530)를 제어하기 위한 제어 신호들(PBC)을 생성하고, 어드레스(ADDR)에 기초하여 로우 어드레스(R_ADDR) 및 컬럼 어드레스(C_ADDR)를 생성할 수 있다. 제어 회로(560)는 로우 어드레스(R_ADDR)를 어드레스 디코더(520)에 제공하고, 컬럼 어드레스(C_ADDR)를 데이터 입출력 회로(540)에 제공할 수 있다.
어드레스 디코더(520)는 복수의 스트링 선택 라인들(SSL), 복수의 워드 라인들(WL) 및 복수의 접지 선택 라인들(GSL)을 통해 메모리 셀 어레이(510)와 연결된다.
예를 들어, 소거/프로그램/독출 동작 시에, 어드레스 디코더(520)는 로우 어드레스(R_ADDR)에 응답하여, 복수의 워드 라인들(WL) 중 적어도 하나를 선택 워드 라인으로 결정하고, 복수의 워드 라인들(WL) 중에서 상기 선택 워드 라인을 제외한 나머지 워드 라인들을 비선택 워드 라인들로 결정할 수 있다.
또한, 소거/프로그램/독출 동작 시에, 어드레스 디코더(520)는 로우 어드레스(R_ADDR)에 응답하여, 복수의 스트링 선택 라인들(SSL) 중 적어도 하나를 선택 스트링 선택 라인으로 결정하고, 나머지 스트링 선택 라인들을 비선택 스트링 선택 라인들로 결정할 수 있다.
또한, 소거/프로그램/독출 동작 시에, 어드레스 디코더(520)는 로우 어드레스(R_ADDR)에 응답하여, 복수의 접지 선택 라인들(GSL) 중 적어도 하나를 선택 접지 선택 라인으로 결정하고, 나머지 접지 선택 라인들을 비선택 접지 선택 라인들로 결정할 수 있다.
전압 생성기(550)는 전원 전압(PWR) 및 제어 신호들(CON)에 기초하여 비휘발성 메모리(500)의 동작에 필요한 전압들(VS)을 생성할 수 있다. 전압들(VS)은 어드레스 디코더(520)를 통해 복수의 스트링 선택 라인들(SSL), 복수의 워드 라인들(WL) 및 복수의 접지 선택 라인들(GSL)에 인가될 수 있다. 또한, 전압 생성기(550)는 전원 전압(PWR) 및 제어 신호들(CON)에 기초하여 소거 동작에 필요한 소거 전압(VERS)을 생성할 수 있다.
예를 들어, 소거 동작 시에, 전압 생성기(550)는 메모리 블록들(BLK1~BLKz)의 공통 소스 라인 및/또는 비트 라인(BL)에 소거 전압(VERS)을 인가하고, 어드레스 디코더(520)를 통해 하나의 메모리 블록의 모든 워드 라인들에 소거 허용 전압(예를 들어, 접지 전압)을 인가할 수 있다. 소거 검증 동작 시에, 전압 생성기(550)는 어드레스 디코더(520)를 통해 하나의 메모리 블록의 모든 워드 라인들에 소거 검증 전압을 동시에 인가하거나 워드 라인 단위로 순차적으로 인가할 수 있다.
예를 들어, 프로그램 동작 시에, 전압 생성기(550)는 어드레스 디코더(520)를 통해 상기 선택 워드 라인에 프로그램 전압을 인가하고, 상기 비선택 워드 라인들에는 프로그램 금지 전압을 인가할 수 있다. 프로그램 검증 동작 시에, 전압 생성기(550)는 어드레스 디코더(520)를 통해 상기 선택 워드 라인에 프로그램 검증 전압을 인가하고, 상기 비선택 워드 라인들에는 검증 패스 전압을 인가할 수 있다.
또한, 노멀 독출 동작 시에, 전압 생성기(550)는 어드레스 디코더(520)를 통해 상기 선택 워드 라인에 독출 전압을 인가하고, 상기 비선택 워드 라인들에는 독출 패스 전압을 인가할 수 있다. 또한 데이터 리커버리 독출 동작 시에, 전압 생성기(550)는 어드레스 디코더(520)를 통해 상기 선택 워드 라인에 인접한 워드 라인에 독출 전압을 인가하고, 상기 선택 워드 라인에는 리커버리 독출 전압을 인가할 수 있다.
페이지 버퍼 회로(530)는 복수의 비트 라인들(BL)을 통해 메모리 셀 어레이(510)와 연결될 수 있다. 페이지 버퍼 회로(530)는 복수의 페이지 버퍼들을 포함할 수 있다. 일 실시예에서, 하나의 페이지 버퍼에 하나의 비트 라인이 연결될 수 있다. 다른 실시예에서, 하나의 페이지 버퍼에 두 개 이상의 비트 라인들이 연결될 수 있다.
페이지 버퍼 회로(530)는 메모리 셀 어레이(510)에 프로그램 될 기입 데이터(DAT)를 저장하거나 혹은 메모리 셀 어레이(510)로부터 감지된 독출 데이터(DAT)를 저장할 수 있다. 즉, 페이지 버퍼 회로(530)는 비휘발성 메모리(500)의 동작 모드에 따라 기입 드라이버로서 또는 감지 증폭기로서 동작할 수 있다.
데이터 입출력 회로(540)는 데이터 라인들(DL)을 통해 페이지 버퍼 회로(530)와 연결될 수 있다. 데이터 입출력 회로(540)는 컬럼 어드레스(C_ADDR)에 응답하여, 데이터(DAT)를 페이지 버퍼 회로(530)를 거쳐서 메모리 셀 어레이(510)에 제공하거나 메모리 셀 어레이(510)로부터 페이지 버퍼 회로(530)를 거쳐서 출력되는 데이터(DAT)를 외부에 제공할 수 있다.
한편, NAND 플래시 메모리에 기초하여 본 발명의 실시예들에 따른 비휘발성 메모리를 설명하였으나, 본 발명의 실시예들에 따른 비휘발성 메모리는 PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 임의의 비휘발성 메모리일 수 있다.
도 5는 본 발명의 실시예들에 따른 비휘발성 메모리 및 이를 포함하는 메모리 시스템을 나타내는 블록도이다.
도 5를 참조하면, 메모리 시스템(600)은 메모리 장치(610) 및 메모리 컨트롤러(620)를 포함할 수 있다. 메모리 시스템(600)은 복수의 채널들(CH1, CH2, ..., CHm)을 지원할 수 있고, 메모리 장치(610)와 메모리 컨트롤러(620)는 복수의 채널들(CH1~CHm)을 통해 연결될 수 있다. 예를 들어, 메모리 시스템(600)은 SSD, UFS와 같은 스토리지 장치로 구현되며, 도 2의 스토리지 장치(300)에 대응할 수 있다.
메모리 장치(610)는 복수의 비휘발성 메모리들(NVM11, NVM12, ..., NVM1n, NVM21, NVM22, ..., NVM2n, NVMm1, NVMm2, ..., NVMmn)을 포함할 수 있다. 예를 들어, 비휘발성 메모리들(NVM11~NVMmn)은 도 2의 비휘발성 메모리들(320a, 320b, 320c)에 대응할 수 있다. 비휘발성 메모리들(NVM11~NVMmn) 각각은 대응하는 웨이(way)를 통해 복수의 채널들(CH1~CHm) 중 하나에 연결될 수 있다. 예를 들어, 비휘발성 메모리들(NVM11~NVM1n)은 웨이들(W11, W12, ..., W1n)을 통해 제1 채널(CH1)에 연결되고, 비휘발성 메모리들(NVM21~NVM2n)은 웨이들(W21, W22, ..., W2n)을 통해 제2 채널(CH2)에 연결되며, 비휘발성 메모리들(NVMm1~NVMmn)은 웨이들(Wm1, Wm2, ..., Wmn)을 통해 제m 채널(CHm)에 연결될 수 있다. 예시적인 실시예에서, 비휘발성 메모리들(NVM11~NVMmn) 각각은 메모리 컨트롤러(620)로부터의 개별적인 명령에 따라 동작할 수 있는 임의의 메모리 단위로 구현될 수 있다. 예를 들어, 비휘발성 메모리들(NVM11~NVMmn) 각각은 칩(chip) 또는 다이(die)로 구현될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
메모리 컨트롤러(620)는 복수의 채널들(CH1~CHm)을 통해 메모리 장치(610)와 신호들을 송수신할 수 있다. 예를 들어, 메모리 컨트롤러(620)는 도 2의 스토리지 컨트롤러(310)에 대응할 수 있다. 예를 들어, 메모리 컨트롤러(620)는 채널들(CH1~CHm)을 통해 메모리 장치(610)로 커맨드들(CMDa, CMDb, ..., CMDm), 어드레스들(ADDRa, ADDRb, ..., ADDRm) 및 데이터(DATAa, DATAb, ..., DATAm)를 전송하거나, 메모리 장치(610)로부터 데이터(DATAa~DATAm)를 수신할 수 있다.
메모리 컨트롤러(620)는 각각의 채널을 통해 해당 채널에 연결된 비휘발성 메모리들 중 하나를 선택하고, 선택된 비휘발성 메모리와 신호들을 송수신할 수 있다. 예를 들어, 메모리 컨트롤러(620)는 제1 채널(CH1)에 연결된 비휘발성 메모리들(NVM11~NVM1n) 중 비휘발성 메모리(NVM11)를 선택할 수 있다. 메모리 컨트롤러(620)는 선택된 비휘발성 메모리(NVM11)로 제1 채널(CH1)을 통해 커맨드(CMDa), 어드레스(ADDRa) 및 데이터(DATAa)를 전송하거나, 선택된 비휘발성 메모리(NVM11)로부터 데이터(DATAa)를 수신할 수 있다.
메모리 컨트롤러(620)는 서로 다른 채널들을 통해 메모리 장치(610)와 신호들을 병렬적으로 송수신할 수 있다. 예를 들어, 메모리 컨트롤러(620)는 제1 채널(CH1)을 통해 메모리 장치(610)로 커맨드(CMDa)를 전송하는 동안 제2 채널(CH2)을 통해 메모리 장치(610)로 커맨드(CMDb)를 전송할 수 있다. 예를 들어, 메모리 컨트롤러(620)는 제1 채널(CH1)을 통해 메모리 장치(610)로부터 데이터(DATAa)를 수신하는 동안 제2 채널(CH2)을 통해 메모리 장치(610)로부터 데이터(DATAb)를 수신할 수 있다.
메모리 컨트롤러(620)는 메모리 장치(610)의 전반적인 동작을 제어할 수 있다. 메모리 컨트롤러(620)는 채널들(CH1~CHm)로 신호를 전송하여 채널들(CH1~CHm)에 연결된 비휘발성 메모리들(NVM11~NVMmn) 각각을 제어할 수 있다. 예를 들어, 메모리 컨트롤러(620)는 제1 채널(CH1)로 커맨드(CMDa) 및 어드레스(ADDRa)를 전송하여 비휘발성 메모리들(NVM11~NVM1n) 중 선택된 하나를 제어할 수 있다.
비휘발성 메모리들(NVM11~NVMmn) 각각은 메모리 컨트롤러(620)의 제어에 따라 동작할 수 있다. 예를 들어, 비휘발성 메모리(NVM11)는 제1 채널(CH1)로 제공되는 커맨드(CMDa), 어드레스(ADDRa) 및 데이터(DATAa)에 따라 데이터(DATAa)를 프로그램할 수 있다. 예를 들어, 비휘발성 메모리(NVM21)는 제2 채널(CH2)로 제공되는 커맨드(CMDb) 및 어드레스(ADDRb)에 따라 데이터(DATAb)를 독출하고, 독출된 데이터(DATAb)를 메모리 컨트롤러(620)로 전송할 수 있다.
도 5에서는 메모리 장치(610)가 m개의 채널을 통해 메모리 컨트롤러(620)와 통신하고, 메모리 장치(610)가 각각의 채널에 대응하여 n개의 비휘발성 메모리를 포함하는 것으로 도시하였으나, 채널들의 개수와 하나의 채널에 연결된 비휘발성 메모리의 개수는 다양하게 변경될 수 있다.
도 6은 본 발명의 실시예들에 따른 스토리지 장치에 포함되는 열전 소자의 일 예를 나타내는 도면이다. 도 7은 도 6의 열전 소자의 동작을 설명하기 위한 도면이다.
도 6을 참조하면, 열전 소자(700)는 반도체들(730, 740), 열전도 플레이트들(750, 760) 및 절연체들(770, 780)을 포함할 수 있다.
열전 소자(700)는 양 측면을 가지며, DC(direct current) 전류가 열전 소자(700)를 통해 흐르게 되면, 한 측면에서 다른 측면으로 열을 이동시킬 수 있다. 냉각하고자 하는 면은 냉각 플레이트(710)에 부착되고, 뜨거워지는 면은 방열 플레이트(720)에 부착될 수 있다. 열전 소자(700)는 2개의 고유한 반도체들(730, 740)로 형성될 수 있으며, 예를 들어 반도체(730)는 p형 반도체이고 반도체(740)는 n형 반도체일 수 있다. 반도체들(730, 740)은 열적으로 서로 평행하게 그리고 전기적으로 직렬로 배치된 다음, 각 면에서 열전도 플레이트들(750, 760)과 결합되며, 그 옆에는 절연체들(770, 780)이 배치될 수 있다. 2개의 반도체들(730, 740)의 자유 단에 전압이 인가되면 반도체들(730, 740)의 접합부를 가로지르는 DC 전류가 흐르면서 온도 차가 발생하고, 냉각 플레이트(710)가 있는 면은 열을 흡수한 다음 방열 플레이트(720)가 있는 다른 면으로 이동할 수 있다.
방열 플레이트(720)로 전류가 공급되면, 전류는 p형 및 n형의 반도체들(730, 740)을 따라 공급될 수 있다. 여기서, 방열 플레이트(720)에서는 열이 발산되는 반면에 냉각 플레이트(710)에서는 열이 흡수될 수 있다. 열전 소자(700)에 펠티어 효과가 열전 소자(700)에서 발현되도록 하는 전류를 열전 소자(700)로 공급하기 위한 전압이 인가될 수 있다. 이러한 전압은 임의의 단자를 통해 열전 소자(700)로 공급될 수 있다. 예를 들어, 상기 전압에 의해 방열 플레이트(720)로 공급된 전류는, 반도체들(730, 740)을 순차적으로 흘러서, 최종적으로는 방열 플레이트(720)를 통해 열전 소자(700) 밖으로 빠져나갈 수 있다. 이와 같이 전류가 흐를 경우, 펠티어 효과에 의해, 방열 플레이트(720)에서는 열이 발산되는 반면에 냉각 플레이트(710)에서는 열이 흡수될 수 있다. 다만 상술한 전류의 흐름은 예시적인 것으로서, 열전 소자(700)의 구조 및/또는 구성 물질에 따라 변경될 수 있다.
도 7을 참조하면, 열전 소자(700)에 인가되는 구동 전압과 그에 따른 온도 감소 효과를 나타내고 있다.
제1 전압 레벨(V1)에서 제2 전압 레벨(V2) 사이의 상기 구동 전압이 열전 소자(700)에 인가되는 경우에, 상기 구동 전압이 증가할수록 열전 소자(700)의 냉각 성능은 증가하고, 이에 따라 열전 소자(700) 주변의 온도가 감소할 수 있다. 다시 말하면, 열전 소자(700)의 상기 구동 전압과 상기 냉각 성능은 비례할 수 있다.
다만, 제2 전압 레벨(V2)보다 높은 상기 구동 전압이 열전 소자(700)에 인가되는 경우에, 상기 구동 전압이 증가할수록 열전 소자(700)의 냉각 성능은 제2 전압 레벨(V2)을 가지는 상기 구동 전압이 인가될 때보다 감소하고, 이에 따라 열전 소자(700) 주변의 온도가 증가할 수 있다.
따라서, 본 발명의 실시예들에서는 제1 전압 레벨(V1)에서 제2 전압 레벨(V2) 사이의 상기 구동 전압이 인가되도록 열전 소자(700)를 제어할 수 있다.
도 8은 도 1의 적어도 하나의 파워 제어 신호 및 적어도 하나의 성능 제어 신호를 교번적으로 출력하는 단계의 일 예를 나타내는 순서도이다.
도 1 및 8을 참조하면, 상기 적어도 하나의 파워 제어 신호 및 상기 적어도 하나의 성능 제어 신호를 교번적으로 출력하는데 있어서(단계 S300), 상기 온도 정보에 기초하여 온도 상승 구간인지 온도 하강 구간인지 판단할 수 있다(단계 S310). 예를 들어, 상기 온도 정보가 주기적으로 수신되는 경우에, 이전에 수신된 온도 정보에 포함된 이전 온도와 현재 수신된 온도 정보에 포함된 현재 온도를 비교하여, 상기 현재 온도가 상기 이전 온도보다 높은 경우에 상기 온도 상승 구간인 것으로 판단하고, 상기 현재 온도가 상기 이전 온도보다 낮은 경우에 상기 온도 하강 구간인 것으로 판단할 수 있다.
상기 온도 상승 구간인 것으로 판단된 경우에(단계 S310: 예), 상기 온도 정보에 기초하여 상기 현재 온도가 복수의 상승 기준 온도들 중 하나에 도달하였는지 판단할 수 있다(단계 S330). 상기 복수의 상승 기준 온도들은 상기 적어도 하나의 파워 제어 신호 및 상기 적어도 하나의 성능 제어 신호를 활성화하기 위한 조건을 나타내는 기준 온도일 수 있다.
상기 현재 온도가 상기 복수의 상승 기준 온도들 중 하나에 도달한 것으로 판단된 경우에(단계 S330: 예), 상기 적어도 하나의 파워 제어 신호 및 상기 적어도 하나의 성능 제어 신호를 교번적으로 활성화시킬 수 있다(단계 S350). 이 때, 상기 적어도 하나의 파워 제어 신호를 먼저 활성화하고 상기 적어도 하나의 성능 제어 신호를 나중에 활성화하는 방식으로 단계 S350이 수행될 수 있다.
단계 S330 및 S350에 대해서는 도 11, 17 등을 참조하여 상세하게 후술하도록 한다.
상기 온도 하강 구간인 것으로 판단된 경우에(단계 S310: 아니오), 상기 온도 정보에 기초하여 상기 현재 온도가 복수의 하강 기준 온도들 중 하나에 도달하였는지 판단할 수 있다(단계 S370). 상기 복수의 하강 기준 온도들은 상기 적어도 하나의 파워 제어 신호 및 상기 적어도 하나의 성능 제어 신호를 비활성화하기 위한 조건을 나타내는 기준 온도일 수 있다. 실시예에 따라서, 상기 복수의 하강 기준 온도들 중 적어도 일부는 상기 복수의 상승 기준 온도들 중 적어도 일부와 동일할 수 있다.
상기 현재 온도가 상기 복수의 하강 기준 온도들 중 하나에 도달한 것으로 판단된 경우에(단계 S370: 예), 상기 적어도 하나의 파워 제어 신호 및 상기 적어도 하나의 성능 제어 신호를 교번적으로 비활성화시킬 수 있다(단계 S390). 이 때, 상기 적어도 하나의 성능 제어 신호를 먼저 비활성화하고 상기 적어도 하나의 파워 제어 신호를 나중에 비활성화하는 방식으로 단계 S390이 수행될 수 있다. 다시 말하면, 단계 S390에서 수행되는 신호들의 비활성화 순서는 단계 S350에서 수행되는 신호들의 활성화 순서와 반대일 수 있다.
단계 S370 및 S390에 대해서는 도 12, 18 등을 참조하여 상세하게 후술하도록 한다.
한편, 상기 현재 온도가 상기 복수의 상승 기준 온도들 또는 상기 복수의 하강 기준 온도들에 도달하지 못한 것으로 판단된 경우에(단계 S330: 아니오 또는 단계 S370: 아니오), 단계 S310, S330 및 S370이 반복될 수 있다.
도 9는 도 1의 제1 온도 제어 동작 및 제2 온도 제어 동작을 교번적으로 수행하는 단계의 일 예를 나타내는 순서도이다. 이하 도 8과 중복되는 설명은 생략한다.
도 1 및 9를 참조하면, 상기 제1 온도 제어 동작 및 상기 제2 온도 제어 동작을 교번적으로 수행하는데 있어서(단계 S500), 단계 S510, S530 및 S570은 도 8의 단계 S310, S330 및 S370과 각각 실질적으로 동일할 수 있다. 단계 S300에서 단계 S310, S330 및 S370이 수행된 경우에, 단계 S510, S530 및 S570의 판단 동작은 생략될 수 있다.
상기 현재 온도가 상기 복수의 상승 기준 온도들 중 하나에 도달한 것으로 판단된 경우에(단계 S530: 예), 단계 S350에서 활성화된 상기 파워 제어 신호 및 상기 성능 제어 신호에 기초하여, 상기 열전 소자의 냉각 성능 증가를 위한 상기 제1 온도 제어 동작 및 상기 스토리지 장치의 성능 감소를 위한 상기 제2 온도 제어 동작을 교번적으로 수행할 수 있다(단계 S550). 이 때, 상기 열전 소자의 냉각 성능 증가 동작을 먼저 수행하고 상기 스토리지 장치의 성능 감소 동작을 나중에 수행하는 방식으로 단계 S550이 수행될 수 있다.
상기 현재 온도가 상기 복수의 하강 기준 온도들 중 하나에 도달한 것으로 판단된 경우에(단계 S570: 예), 단계 S390에서 비활성화된 상기 파워 제어 신호 및 상기 성능 제어 신호에 기초하여, 상기 열전 소자의 냉각 성능 감소를 위한 상기 제1 온도 제어 동작 및 상기 스토리지 장치의 성능 증가를 위한 상기 제2 온도 제어 동작을 교번적으로 수행할 수 있다(단계 S590). 이 때, 상기 스토리지 장치의 성능 증가 동작을 먼저 수행하고 상기 열전 소자의 냉각 성능 감소 동작을 나중에 수행하는 방식으로 단계 S590이 수행될 수 있다. 다시 말하면, 단계 S590에서 수행되는 상기 제1 및 제2 온도 제어 동작들의 순서는 단계 S350에서 수행되는 상기 제1 및 제2 온도 제어 동작들의 순서와 반대일 수 있다.
단계 S530 및 S550에 대해서는 도 13, 19 등을 참조하여 상세하게 후술하도록 하고, 단계 S570 및 S580에 대해서는 도 14, 20 등을 참조하여 상세하게 후술하도록 한다.
도 10은 본 발명의 실시예들에 따른 스토리지 장치의 동작의 구체적인 일 예를 나타내는 도면이다. 도 11 및 12는 도 8의 적어도 하나의 파워 제어 신호 및 적어도 하나의 성능 제어 신호를 교번적으로 출력하는 동작의 구체적인 일 예를 나타내는 순서도들이다. 도 13 및 14는 도 9의 제1 온도 제어 동작 및 제2 온도 제어 동작을 교번적으로 수행하는 동작의 구체적인 일 예를 나타내는 순서도들이다. 도 11, 12, 13 및 14는 도 10의 동작을 구체적으로 나타낸다.
도 10에서, TINF는 상기 온도 정보를 나타내고, TEMP는 상기 온도 정보에 포함되는 시간의 흐름에 따른 동작 온도의 변화를 나타낸다. SD는 상기 스토리지 장치를 나타내고, SD_PERF1은 본 발명의 실시예들이 적용되는 경우에 시간의 흐름 및 동작 온도의 변화에 따른 상기 스토리지 장치의 동작 성능의 변화를 나타낸다. TE는 상기 열전 소자를 나타내고, TE_PERF1은 본 발명의 실시예들이 적용되는 경우에 시간의 흐름 및 동작 온도의 변화에 따른 상기 열전 소자의 냉각 성능의 변화를 나타낸다.
도 10은 2단계의 상기 제1 온도 제어 동작(즉, 냉각 성능 제어 동작) 및 2단계의 상기 제2 온도 제어 동작(즉, 성능 스로틀링 동작)을 교번적으로 수행하는 경우를 나타내고 있다. 도 10에서, 스토리지 장치(SD)의 동작 성능(SD_PERF1) 및 열전 소자(TE)의 냉각 성능(TE_PERF1)은 약 0%에서 100% 사이에서 계단 형태로 단계적으로 변화할 수 있다.
도 8, 10 및 11을 참조하면, 스토리지 장치(SD)가 구동됨에 따라 스토리지 장치(SD)의 동작 온도가 상승할 수 있다.
단계 S330에서, 온도 정보(TINF)에 기초하여 스토리지 장치(SD)의 동작 온도가 제1 온도(P11)까지 상승하였는지 판단할 수 있다(단계 S331). 스토리지 장치(SD)의 동작 온도가 제1 온도(P11)까지 상승하지 않은 경우에(단계 S331: 아니오), 추가 동작 없이 온도 정보(TINF)를 계속 체크할 수 있다. 스토리지 장치(SD)의 동작 온도가 계속 상승하여 제1 온도(P11)까지 상승한 경우에(단계 S331: 예), 단계 S350에서, 제1 파워 제어 신호를 활성화시킬 수 있다(단계 S351).
스토리지 장치(SD)의 동작 온도가 제1 온도(P11)까지 상승한 이후에, 단계 S330에서, 온도 정보(TINF)에 기초하여 스토리지 장치(SD)의 동작 온도가 제1 온도(P11)보다 높은 제2 온도(C11)까지 상승하였는지 판단할 수 있다(단계 S333). 스토리지 장치(SD)의 동작 온도가 제2 온도(C11)까지 상승하지 않은 경우에(단계 S333: 아니오), 추가 동작 없이 온도 정보(TINF)를 계속 체크할 수 있다. 스토리지 장치(SD)의 동작 온도가 계속 상승하여 제2 온도(C11)까지 상승한 경우에(단계 S333: 예), 단계 S350에서, 제1 성능 제어 신호를 활성화시킬 수 있다(단계 S353).
스토리지 장치(SD)의 동작 온도가 제2 온도(C11)까지 상승한 이후에, 단계 S330에서, 온도 정보(TINF)에 기초하여 스토리지 장치(SD)의 동작 온도가 제2 온도(C11)보다 높은 제3 온도(P21)까지 상승하였는지 판단할 수 있다(단계 S335). 스토리지 장치(SD)의 동작 온도가 제3 온도(P21)까지 상승하지 않은 경우에(단계 S335: 아니오), 추가 동작 없이 온도 정보(TINF)를 계속 체크할 수 있다. 스토리지 장치(SD)의 동작 온도가 계속 상승하여 제3 온도(P21)까지 상승한 경우에(단계 S335: 예), 단계 S350에서, 제2 파워 제어 신호를 활성화시킬 수 있다(단계 S355).
스토리지 장치(SD)의 동작 온도가 제3 온도(P21)까지 상승한 이후에, 단계 S330에서, 온도 정보(TINF)에 기초하여 스토리지 장치(SD)의 동작 온도가 제3 온도(P21)보다 높은 제4 온도(C21)까지 상승하였는지 판단할 수 있다(단계 S337). 스토리지 장치(SD)의 동작 온도가 제4 온도(C21)까지 상승하지 않은 경우에(단계 S337: 아니오), 추가 동작 없이 온도 정보(TINF)를 계속 체크할 수 있다. 스토리지 장치(SD)의 동작 온도가 계속 상승하여 제4 온도(C21)까지 상승한 경우에(단계 S337: 예), 단계 S350에서, 제2 성능 제어 신호를 활성화시킬 수 있다(단계 S357).
한편, 특정 단계(예를 들어, 단계 S353)까지 수행된 이후에 상기 온도 하강 구간으로 전환되는 경우에는, 이후의 단계들(예를 들어, 단계 S335, S355, S337, S357)은 수행되지 않을 수 있다.
도 8, 10 및 12를 참조하면, 온도 제어 동작이 수행됨에 따라 스토리지 장치(SD)의 동작 온도가 하강할 수 있다.
스토리지 장치(SD)의 동작 온도가 제4 온도(C21)까지 상승한 이후에, 단계 S370에서, 온도 정보(TINF)에 기초하여 스토리지 장치(SD)의 동작 온도가 제4 온도(C21)보다 낮은 제5 온도(C'11)까지 하강하였는지 판단할 수 있다(단계 S371). 예를 들어, 제5 온도(C'11)는 제2 온도(C11)와 동일할 수 있으나, 본 발명은 이에 한정되지 않을 수 있다. 스토리지 장치(SD)의 동작 온도가 제5 온도(C'11)까지 하강하지 않은 경우에(단계 S371: 아니오), 추가 동작 없이 온도 정보(TINF)를 계속 체크할 수 있다. 스토리지 장치(SD)의 동작 온도가 계속 하강하여 제5 온도(C'11)까지 하강한 경우에(단계 S371: 예), 단계 S390에서, 상기 제2 성능 제어 신호를 비활성화시킬 수 있다(단계 S391).
스토리지 장치(SD)의 동작 온도가 제5 온도(C'11)까지 하강한 이후에, 단계 S370에서, 온도 정보(TINF)에 기초하여 스토리지 장치(SD)의 동작 온도가 제5 온도(C'11)보다 낮은 제6 온도(P'11)까지 하강하였는지 판단할 수 있다(단계 S373). 예를 들어, 제6 온도(P'11)는 제1 온도(P11)와 동일할 수 있으나, 본 발명은 이에 한정되지 않을 수 있다. 스토리지 장치(SD)의 동작 온도가 제6 온도(P'11)까지 하강하지 않은 경우에(단계 S373: 아니오), 추가 동작 없이 온도 정보(TINF)를 계속 체크할 수 있다. 스토리지 장치(SD)의 동작 온도가 계속 하강하여 제6 온도(P'11)까지 하강한 경우에(단계 S373: 예), 단계 S390에서, 상기 제2 파워 제어 신호를 비활성화시킬 수 있다(단계 S393).
스토리지 장치(SD)의 동작 온도가 제6 온도(P'11)까지 하강한 이후에, 단계 S370에서, 온도 정보(TINF)에 기초하여 스토리지 장치(SD)의 동작 온도가 제6 온도(P'11)보다 낮은 제7 온도(C'01)까지 하강하였는지 판단할 수 있다(단계 S375). 스토리지 장치(SD)의 동작 온도가 제7 온도(C'01)까지 하강하지 않은 경우에(단계 S375: 아니오), 추가 동작 없이 온도 정보(TINF)를 계속 체크할 수 있다. 스토리지 장치(SD)의 동작 온도가 계속 하강하여 제7 온도(C'01)까지 하강한 경우에(단계 S375: 예), 단계 S390에서, 상기 제1 성능 제어 신호를 비활성화시킬 수 있다(단계 S395).
스토리지 장치(SD)의 동작 온도가 제7 온도(C'01)까지 하강한 이후에, 단계 S370에서, 온도 정보(TINF)에 기초하여 스토리지 장치(SD)의 동작 온도가 제7 온도(C'01)보다 낮은 제8 온도(P'01)까지 하강하였는지 판단할 수 있다(단계 S377). 스토리지 장치(SD)의 동작 온도가 제8 온도(P'01)까지 하강하지 않은 경우에(단계 S377: 아니오), 추가 동작 없이 온도 정보(TINF)를 계속 체크할 수 있다. 스토리지 장치(SD)의 동작 온도가 계속 하강하여 제8 온도(P'01)까지 하강한 경우에(단계 S377: 예), 단계 S390에서, 상기 제1 파워 제어 신호를 비활성화시킬 수 있다(단계 S397).
한편, 특정 단계(예를 들어, 단계 S393)까지 수행된 이후에 상기 온도 상승 구간으로 전환되는 경우에는, 이후의 단계들(예를 들어, 단계 S375, S395, S377, S397)은 수행되지 않을 수 있다.
도 9, 10 및 13을 참조하면, 동작 초기에 스토리지 장치(SD)는 제1 동작 성능(NP)을 가지고, 열전 소자(TE)는 구동되지 않을 수 있다. 예를 들어, 제1 동작 성능(NP)은 스토리지 장치(SD)의 정상 상태의 동작 성능, 즉 약 100%의 동작 성능을 나타내고, 열전 소자(TE)의 냉각 성능(CP0)은 비구동 상태의 냉각 성능, 즉 약 0%의 냉각 성능을 나타낼 수 있다.
단계 S531, S533, S535 및 S537은 도 11의 단계 S331, S333, S335 및 S337과 실질적으로 동일하고, 단계 S331, S333, S335 및 S337이 수행된 경우에 생략되며, 도 11과 중복되는 설명은 생략하도록 한다.
단계 S530에서, 스토리지 장치(SD)의 동작 온도가 제1 온도(P11)까지 상승한 경우에(단계 S531: 예), 단계 S550에서, 활성화된 상기 제1 파워 제어 신호에 기초하여 제1 냉각 성능(CP11)을 가지도록 열전 소자(TE)를 구동할 수 있다(단계 S551).
단계 S530에서, 스토리지 장치(SD)의 동작 온도가 제2 온도(C11)까지 상승한 경우에(단계 S533: 예), 단계 S550에서, 활성화된 상기 제1 성능 제어 신호에 기초하여 스토리지 장치(SD)의 동작 성능을 제1 동작 성능(NP)에서 제2 동작 성능(DTT11)으로 감소시킬 수 있다(단계 S553).
일 실시예에서, 도 5를 참조하여 상술한 것처럼, 스토리지 장치(SD)는 복수의 채널들 및 복수의 웨이들을 통해 연결되는 스토리지 컨트롤러 및 복수의 비휘발성 메모리들을 포함할 수 있다. 스토리지 장치(SD)가 제1 동작 성능(NP)을 가지는 경우에, 상기 복수의 채널들 및 상기 복수의 웨이들이 모두 활성화되며, 스토리지 장치(SD)가 제2 동작 성능(DTT11)을 가지는 경우에, 상기 복수의 채널들 및 상기 복수의 웨이들 중 일부만이 활성화될 수 있다.
단계 S530에서, 스토리지 장치(SD)의 동작 온도가 제3 온도(P21)까지 상승한 경우에(단계 S535: 예), 단계 S550에서, 활성화된 상기 제2 파워 제어 신호에 기초하여 제1 냉각 성능(CP11)보다 높은 제2 냉각 성능(CP21)을 가지도록 열전 소자(TE)를 구동할 수 있다(단계 S555). 예를 들어, 제2 냉각 성능(CP21)은 약 100%의 냉각 성능을 나타낼 수 있다.
일 실시예에서, 도 7을 참조하여 상술한 것처럼, 열전 소자(TE)의 구동 전압(즉, 파워)이 증가할수록 열전 소자(TE)의 냉각 성능은 증가할 수 있다. 열전 소자(TE)가 제1 냉각 성능(CP11)을 가지는 경우에, 제1 전압 레벨을 가지는 상기 구동 전압에 기초하여 열전 소자(TE)를 구동하며, 열전 소자(TE)가 제2 냉각 성능(CP21)을 가지는 경우에, 상기 제1 전압 레벨보다 높은 제2 전압 레벨을 가지는 상기 구동 전압에 기초하여 열전 소자(TE)를 구동할 수 있다.
단계 S530에서, 스토리지 장치(SD)의 동작 온도가 제4 온도(C21)까지 상승한 경우에(단계 S537: 예), 단계 S550에서, 활성화된 상기 제2 성능 제어 신호에 기초하여 스토리지 장치(SD)의 동작 성능을 제2 동작 성능(DTT11)에서 제3 동작 성능(DTT21)으로 감소시킬 수 있다(단계 S557). 예를 들어, 제3 동작 성능(DTT21)은 비구동 상태의 동작 성능, 즉 약 0%의 동작 성능을 나타낼 수 있다.
도 9, 10 및 14를 참조하면, 단계 S571, S573, S575 및 S577은 도 12의 단계 S371, S373, S375 및 S377과 실질적으로 동일하고, 단계 S371, S373, S375 및 S377이 수행된 경우에 생략되며, 도 12와 중복되는 설명은 생략하도록 한다.
단계 S570에서, 스토리지 장치(SD)의 동작 온도가 제5 온도(C'11)까지 하강한 경우에(단계 S571: 예), 단계 S590에서, 비활성화된 상기 제2 성능 제어 신호에 기초하여 스토리지 장치(SD)의 동작 성능을 제3 동작 성능(DTT21)에서 제2 동작 성능(DTT11)으로 증가시킬 수 있다(단계 S591).
단계 S570에서, 스토리지 장치(SD)의 동작 온도가 제6 온도(P'11)까지 하강한 경우에(단계 S573: 예), 단계 S590에서, 비활성화된 상기 제2 파워 제어 신호에 기초하여 제2 냉각 성능(CP21)보다 낮은 제1 냉각 성능(CP11)을 가지도록 열전 소자(TE)를 구동할 수 있다(단계 S593).
단계 S570에서, 스토리지 장치(SD)의 동작 온도가 제7 온도(C'01)까지 하강한 경우에(단계 S575: 예), 단계 S590에서, 비활성화된 상기 제1 성능 제어 신호에 기초하여 스토리지 장치(SD)의 동작 성능을 제2 동작 성능(DTT11)에서 제1 동작 성능(NP)으로 증가시킬 수 있다(단계 S595).
단계 S570에서, 스토리지 장치(SD)의 동작 온도가 제8 온도(P'01)까지 하강한 경우에(단계 S577: 예), 단계 S590에서, 비활성화된 상기 제1 파워 제어 신호에 기초하여 냉각 성능(CP0)을 가지도록 열전 소자(TE)를 구동할 수 있다(즉, 열전 소자(TE)를 구동하지 않을 수 있다)(단계 S597).
도 15는 도 10의 스토리지 장치의 성능 제어 동작의 구체적인 일 예를 나타내는 순서도이다.
도 10 및 15를 참조하면, 온도 정보(TINF)에 기초하여 설정된 스토리지 장치(SD)의 상태(즉, 동작 성능)를 판단할 수 있다(단계 S610).
스토리지 장치(SD)가 제1 동작 성능(NP)을 가지는 경우에(단계 S610: NP), 스토리지 장치(SD)에 포함되는 상기 채널들 및 상기 웨이들을 모두 활성화시킬 수 있다(단계 S621). 스토리지 장치(SD)가 제2 동작 성능(DTT11)을 가지는 경우에(단계 S610: DTT11), 상기 채널들 및 상기 웨이들을 일부만 활성화시킬 수 있다(단계 S623). 스토리지 장치(SD)가 제3 동작 성능(DTT21)을 가지는 경우에(단계 S610: DTT21), 상기 채널들 및 상기 웨이들을 모두 비활성화시킬 수 있다(단계 S625). 예를 들어, 스토리지 장치(SD)가 8개의 채널들/웨이들을 포함하는 경우에, 단계 S621, S623 및 S625에서 활성화되는 채널들/웨이들의 개수는 각각 8개, 4개 및 0개일 수 있다.
도 16은 본 발명의 실시예들에 따른 스토리지 장치의 동작의 구체적인 다른 예를 나타내는 도면이다. 도 17 및 18은 도 8의 적어도 하나의 파워 제어 신호 및 적어도 하나의 성능 제어 신호를 교번적으로 출력하는 동작의 구체적인 다른 예를 나타내는 순서도들이다. 도 19 및 20은 도 9의 제1 온도 제어 동작 및 제2 온도 제어 동작을 교번적으로 수행하는 동작의 구체적인 다른 예를 나타내는 순서도들이다. 도 17, 18, 19 및 20은 도 16의 동작을 구체적으로 나타낸다. 이하 도 10, 11, 12, 13 및 14와 중복되는 설명은 생략한다.
도 16은 4단계의 상기 제1 온도 제어 동작(즉, 냉각 성능 제어 동작) 및 4단계의 상기 제2 온도 제어 동작(즉, 성능 스로틀링 동작)을 교번적으로 수행하는 경우를 나타내고 있다. 도 16에서, 스토리지 장치(SD)의 동작 성능(SD_PERF2) 및 열전 소자(TE)의 냉각 성능(TE_PERF2)은 약 0%에서 100% 사이에서 계단 형태로 단계적으로 변화할 수 있다.
도 8, 16, 17 및 19를 참조하면, 단계 S330 및 S530에서, 스토리지 장치(SD)의 동작 온도가 제1 온도(P12)까지 상승한 경우에(단계 S331a: 예 & S531a: 예), 단계 S350에서, 제1 파워 제어 신호를 활성화시키고(단계 S351), 단계 S550에서, 제1 냉각 성능(CP12)을 가지도록 열전 소자(TE)를 구동할 수 있다(단계 S551).
스토리지 장치(SD)의 동작 온도가 제2 온도(C12)까지 상승한 경우에(단계 S333a: 예 & S533a: 예), 제1 성능 제어 신호를 활성화시키고(단계 S353), 스토리지 장치(SD)의 동작 성능을 제1 동작 성능(NP)에서 제2 동작 성능(DTT12)으로 감소시킬 수 있다(단계 S553).
상세하게 도시하지는 않았으나, 이후에 스토리지 장치(SD)의 동작 온도가 제3 온도(P22)까지 상승한 경우에, 제2 파워 제어 신호를 활성화시키고, 제1 냉각 성능(CP12)보다 높은 제2 냉각 성능(CP22)을 가지도록 열전 소자(TE)를 구동할 수 있다. 스토리지 장치(SD)의 동작 온도가 제4 온도(C22)까지 상승한 경우에, 제2 성능 제어 신호를 활성화시키고, 스토리지 장치(SD)의 동작 성능을 제2 동작 성능(DTT12)에서 제3 동작 성능(DTT22)으로 감소시킬 수 있다. 스토리지 장치(SD)의 동작 온도가 제5 온도(P32)까지 상승한 경우에, 제3 파워 제어 신호를 활성화시키고, 제2 냉각 성능(CP22)보다 높은 제3 냉각 성능(CP32)을 가지도록 열전 소자(TE)를 구동할 수 있다. 스토리지 장치(SD)의 동작 온도가 제6 온도(C32)까지 상승한 경우에, 제3 성능 제어 신호를 활성화시키고, 스토리지 장치(SD)의 동작 성능을 제3 동작 성능(DTT22)에서 제4 동작 성능(DTT32)으로 감소시킬 수 있다.
이후에, 스토리지 장치(SD)의 동작 온도가 제7 온도(P42)까지 상승한 경우에(단계 S339: 예 & S539: 예), 제4 파워 제어 신호를 활성화시키고(단계 S359), 제3 냉각 성능(CP32)보다 높은 제4 냉각 성능(CP42)을 가지도록 열전 소자(TE)를 구동할 수 있다(단계 S559). 스토리지 장치(SD)의 동작 온도가 제8 온도(C42)까지 상승한 경우에(단계 S341: 예 & S541: 예), 제4 성능 제어 신호를 활성화시키고(단계 S361), 스토리지 장치(SD)의 동작 성능을 제4 동작 성능(DTT32)에서 제5 동작 성능(DTT42)으로 감소시킬 수 있다(단계 S561).
도 9, 16, 18 및 20을 참조하면, 단계 S370 및 S570에서, 스토리지 장치(SD)의 동작 온도가 제9 온도(C'32)까지 하강한 경우에(단계 S378: 예 & S578: 예), 단계 S390에서, 상기 제4 성능 제어 신호를 비활성화시키고(단계 S398), 단계 S590에서, 스토리지 장치(SD)의 동작 성능을 제4 동작 성능(DTT32)으로 증가시킬 수 있다(단계 S598).
스토리지 장치(SD)의 동작 온도가 제10 온도(P'32)까지 하강한 경우에(단계 S379: 예 & S579: 예), 상기 제4 파워 제어 신호를 비활성화시키고(단계 S399), 제3 냉각 성능(CP32)을 가지도록 열전 소자(TE)를 구동할 수 있다(단계 S599).
상세하게 도시하지는 않았으나, 이후에 스토리지 장치(SD)의 동작 온도가 제11 온도(C'22)까지 하강한 경우에, 상기 제3 성능 제어 신호를 비활성화시키고, 스토리지 장치(SD)의 동작 성능을 제3 동작 성능(DTT22)으로 증가시킬 수 있다. 스토리지 장치(SD)의 동작 온도가 제12 온도(P'22)까지 하강한 경우에, 상기 제3 파워 제어 신호를 비활성화시키고, 제2 냉각 성능(CP22)을 가지도록 열전 소자(TE)를 구동할 수 있다. 스토리지 장치(SD)의 동작 온도가 제13 온도(C'12)까지 하강한 경우에, 상기 제2 성능 제어 신호를 비활성화시키고, 스토리지 장치(SD)의 동작 성능을 제2 동작 성능(DTT12)으로 증가시킬 수 있다. 스토리지 장치(SD)의 동작 온도가 제14 온도(P'12)까지 하강한 경우에, 상기 제2 파워 제어 신호를 비활성화시키고, 제1 냉각 성능(CP12)을 가지도록 열전 소자(TE)를 구동할 수 있다.
이후에, 스토리지 장치(SD)의 동작 온도가 제15 온도(C'02)까지 하강한 경우에(단계 S375a: 예 & S575a: 예), 상기 제1 성능 제어 신호를 비활성화시키고(단계 S395), 스토리지 장치(SD)의 동작 성능을 제1 동작 성능(NP)으로 증가시킬 수 있다(단계 S595). 스토리지 장치(SD)의 동작 온도가 제16 온도(P'02)까지 하강한 경우에(단계 S377a: 예 & S577a: 예), 상기 제1 파워 제어 신호를 비활성화시키고(단계 S397), 냉각 성능(CP0)을 가지도록 열전 소자(TE)를 구동할 수 있다(즉, 열전 소자(TE)를 구동하지 않을 수 있다)(단계 S597).
도 21은 도 16의 스토리지 장치의 성능 제어 동작의 구체적인 일 예를 나타내는 순서도이다. 이하 도 15와 중복되는 설명은 생략한다.
도 16 및 21을 참조하면, 단계 S610, S631 및 S639는 도 15의 단계 S610, S621 및 S625와 각각 실질적으로 동일할 수 있다. 단계 S633, S635 및 S637은 도 15의 단계 S623과 유사할 수 있다. 단계 S633의 제1 개수는 단계 S635의 제2 개수보다 많으며, 상기 제2 개수는 단계 S637의 제3 개수보다 많을 수 있다. 예를 들어, 스토리지 장치(SD)가 8개의 채널들/웨이들을 포함하는 경우에, 단계 S631, S633, S635, S637 및 S639에서 활성화되는 채널들/웨이들의 개수는 각각 8개, 6개, 4개, 2개 및 0개일 수 있다.
한편, 2단계 및 4단계의 상기 제1 및 제2 온도 제어 동작들을 교번적으로 수행하는 경우에 기초하여 본 발명의 실시예들을 설명하였으나, 본 발명은 이에 한정되지 않으며, 임의의 K(K는 2 이상의 자연수)단계의 상기 제1 및 제2 온도 제어 동작들을 교번적으로 수행하는 경우에 본 발명이 확대 적용될 수 있다.
도 22a, 22b 및 22c는 본 발명의 실시예들에 따른 스토리지 장치에서 열전 소자의 배치를 나타내는 단면도들이다.
도 22a를 참조하면, 스토리지 장치(800a)는 케이스(801), 기판(803), 도전성 범프들(805) 및 복수의 전자 부품들(810, 820, 830, 850, 860)을 포함할 수 있다. 도 22a는 스토리지 장치(800a)가 SSD로 구현된 경우를 나타내고 있다.
기판(803)은 서로 마주보는 상부면과 하부면을 갖는 단층 또는 다층 회로 기판일 수 있다. 예를 들어, 기판(803)은 인쇄 회로 기판(Printed Circuit Board; PCB)일 수 있다.
복수의 전자 부품들(810, 820, 830, 850, 860)은 기판(803) 상에 실장되고, 스토리지 컨트롤러(CTRL)(810), 비휘발성 메모리들(820), 버퍼 메모리(BUF)(830), 온도 센서(850) 및 열전 소자(860)를 포함하며, 각각 도 2의 스토리지 컨트롤러(310), 비휘발성 메모리들(320a, 320b, 320c), 버퍼 메모리(330), 온도 센서(350) 및 열전 소자(360)에 대응할 수 있다. 스토리지 컨트롤러(810), 비휘발성 메모리들(820) 및 버퍼 메모리(830) 각각은 하나의 반도체 패키지(또는 반도체 칩)의 형태로 제공될 수 있다. 도 22a의 예에서, 열전 소자(860)는 기판(803) 상에 직접 배치될 수 있다.
기판(803) 및 복수의 전자 부품들(810, 820, 830, 850, 860)은 케이스(801) 내부에 결합되어 케이스(801) 내부에 고정적으로 위치할 수 있다. 복수의 전자 부품들(810, 820, 830, 850, 860) 중 적어도 일부는 도전성 범프들(805), 예를 들어 솔더 범프들을 매개로 기판(803) 상에 실장될 수 있다.
도 22b를 참조하면, 스토리지 장치(800b)는 복수의 열전 소자들(860a, 860b)을 포함하는 것을 제외하면 도 22a의 스토리지 장치(800a)와 실질적으로 동일할 수 있다. 이하 도 22a와 중복되는 설명은 생략한다.
도 22b의 예에서, 열전 소자(860a)는 기판(803) 상에 직접 배치되고, 열전 소자(860b)는 상기 반도체 패키지, 예를 들어 비휘발성 메모리들(820) 중 적어도 일부의 상부에 배치될 수 있다. 실시예에 따라서, 열전 소자는 스토리지 컨트롤러(810), 버퍼 메모리(830)의 상부에 배치될 수도 있다. 실시예에 따라서, 열전 소자들(860a, 860b)은 개별적으로 및/또는 그룹화하여 제어될 수도 있고, 복수 개의 열전 소자 컨트롤러들 및 온도 센서들을 이용하여 제어될 수도 있으며, 그룹화하여 제어되는 경우에는 그룹 내의 전체 파워를 기준으로 열전 소자의 성능을 제어할 수 있다.
도 22c를 참조하면, 반도체 패키지(900)는 베이스 기판(또는 패키지 기판)(910), 복수의 반도체 장치들(920), 접착 부재(930), 복수의 도전성 범프들(940), 밀봉 부재(950) 및 열전 소자(960)를 포함할 수 있다. 반도체 패키지(900)는 도 22a 및 22b의 스토리지 컨트롤러(810), 비휘발성 메모리들(820) 및 버퍼 메모리(830) 중 하나에 대응할 수 있다.
반도체 장치들(920)은 베이스 기판(910) 상에 순차적으로 적층되며, 각각 입출력 패드들(IOPAD)을 포함할 수 있다. 반도체 장치들(920)은 입출력 패드들(IOPAD) 및 본딩 와이어(BW)를 통해 서로 전기적으로 연결될 수 있다. 열전 소자(960)는 반도체 패키지(900)의 내부에 배치되며, 반도체 장치들(920)의 상부에 배치될 수 있다.
반도체 장치들(920) 및 열전 소자(960)는 밀봉 부재(950)로 고정될 수 있고, 반도체 장치들(920) 사이에는 접착 부재(930)가 개재될 수 있다. 베이스 기판(910)의 하면에는 외부 장치와의 전기적인 연결을 위한 도전성 범프들(940)이 형성될 수 있다.
도 23a 및 23b는 본 발명의 실시예들에 따른 스토리지 장치 및 이를 포함하는 스토리지 시스템을 나타내는 블록도들이다. 이하 도 2와 중복되는 설명은 생략한다.
도 23a를 참조하면, 스토리지 시스템(100a)은 호스트 장치(200) 및 스토리지 장치(300a)를 포함하며, 스토리지 장치(300a)에 포함되는 열전 소자 컨트롤러(340)가 스토리지 컨트롤러(310a)의 외부에 배치되는 것을 제외하면 도 2의 스토리지 시스템(100)과 실질적으로 동일할 수 있다.
도 23b를 참조하면, 스토리지 시스템(100b)은 호스트 장치(200) 및 스토리지 장치(300b)를 포함하며, 스토리지 장치(300a)에 포함되는 온도 센서(350)가 스토리지 컨트롤러(310b) 내에 배치되는 것을 제외하면 도 2의 스토리지 시스템(100)과 실질적으로 동일할 수 있다. 실시예에 따라서, 온도 센서(350)는 기판(예를 들어, 도 22a의 803) 내에 배치될 수도 있다.
한편, 본 발명의 실시예들은 컴퓨터로 판독 가능한 매체에 저장된 컴퓨터로 판독 가능한 프로그램 코드를 포함하는 제품 등의 형태로 구현될 수도 있다. 상기 컴퓨터로 판독 가능한 프로그램 코드는 다양한 컴퓨터 또는 다른 데이터 처리 장치의 프로세서로 제공될 수 있다. 상기 컴퓨터로 판독 가능한 매체는 컴퓨터로 판독 가능한 신호 매체 또는 컴퓨터로 판독 가능한 기록 매체일 수 있다. 상기 컴퓨터로 판독 가능한 기록 매체는 명령어 실행 시스템, 장비 또는 장치 내에 또는 이들과 접속되어 프로그램을 저장하거나 포함할 수 있는 임의의 유형적인 매체일 수 있다. 예를 들어, 상기 컴퓨터로 판독 가능한 매체는 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, 비일시적은 저장 매체가 신호(signal)를 포함하지 않으며 실재(tangible)한다는 것을 의미할 뿐 데이터가 저장 매체에 반영구적 또는 임시적으로 저장됨을 구분하지 않는다.
도 24는 본 발명의 실시예들에 따른 스토리지 장치가 스토리지 서버에 응용된 예를 나타내는 도면이다.
도 24를 참조하면, 스토리지 서버(1100)는 서버(1110), 서버(1110)를 구동하는데 필요한 데이터를 저장하는 복수의 스토리지 장치들(1000) 및 복수의 스토리지 장치들(1000)을 제어하기 위한 RAID(Redundant Array of Independent Drives) 컨트롤러(1150)를 포함한다.
RAID는 상대적으로 중요한 데이터를 가지고 있는 서버에 주로 사용되며, 여러 개의 저장 장치가 있을 때 동일한 데이터를 서로 다른 위치에 중복해서 저장하는 방법이다. RAID 컨트롤러(1150)는 RAID 레벨 정보에 따라 다수의 RAID 레벨들 중에서 선택된 하나의 RAID 레벨을 인에이블시키고 인에이블된 RAID 레벨(또는 RAID 프로토콜)에 따라 서버(1110)와 복수의 스토리지 장치들(1000) 사이에서 주고받는 데이터를 인터페이싱할 수 있다.
복수의 스토리지 장치들(1000) 각각은 스토리지 컨트롤러(1010), 비휘발성 메모리들(1020), 버퍼 메모리(1030), 열전 소자 컨트롤러(TECON)(1012), 온도 센서(1050) 및 열전 소자(1060)를 포함하고, 도 1 내지 23을 참조하여 상술한 본 발명의 실시예들에 따른 스토리지 장치(300)에 대응하고 본 발명의 실시예들에 따른 구동 방법을 수행할 수 있다. 서버(1110)는 호스트 장치(200)에 대응하며, 복수의 스토리지 장치들(1000)을 제어할 수 있다.
본 발명의 실시예들은 스토리지 장치 및 스토리지 시스템을 포함하는 임의의 전자 장치 및 시스템에 유용하게 이용될 수 있다. 예를 들어, 본 발명의 실시예들은 PC(Personal Computer), 서버 컴퓨터(server computer), 데이터 센터(data center), 워크스테이션(workstation), 노트북(laptop), 핸드폰(cellular), 스마트 폰(smart phone), MP3 플레이어, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(Internet of Things) 기기, IoE(Internet of Everything) 기기, e-북(e-book), VR(Virtual Reality) 기기, AR(Augmented Reality) 기기, 드론(drone), ADAS(Advanced Driver Assistance System), 자율 주행(Automatic Driving) 시스템 등과 같은 전자 시스템에 더욱 유용하게 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 온도 센서로부터 온도 정보를 수신하는 단계;
    상기 온도 정보에 기초하여, 적어도 하나의 파워 제어 신호 및 적어도 하나의 성능 제어 신호를 교번적으로 출력하는 단계; 및
    상기 적어도 하나의 파워 제어 신호에 기초하여 열전 소자의 냉각(cooling) 성능을 제어하는 제1 온도 제어 동작, 및 상기 적어도 하나의 성능 제어 신호에 기초하여 스토리지 장치의 성능 스로틀링(throttling) 동작을 제어하는 제2 온도 제어 동작을 교번적으로 수행하는 단계를 포함하는 스토리지 장치의 구동 방법.
  2. 제 1 항에 있어서,
    상기 스토리지 장치의 동작 온도가 상승할수록, 상기 적어도 하나의 파워 제어 신호를 기초로 상기 제1 온도 제어 동작을 수행하여 상기 열전 소자의 냉각 성능을 증가시키고, 상기 적어도 하나의 성능 제어 신호를 기초로 상기 제2 온도 제어 동작을 수행하여 상기 스토리지 장치의 동작 성능을 감소시키는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  3. 제 2 항에 있어서,
    상기 스토리지 장치의 동작 온도가 상승하는 경우에, 상기 제1 온도 제어 동작이 먼저 수행되고 상기 제2 온도 제어 동작이 나중에 수행되는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  4. 제 1 항에 있어서, 상기 적어도 하나의 파워 제어 신호 및 상기 적어도 하나의 성능 제어 신호를 교번적으로 출력하는 단계는,
    상기 온도 정보에 기초하여 상기 스토리지 장치의 동작 온도가 제1 온도까지 상승한 것으로 판단된 경우에, 제1 파워 제어 신호를 활성화시키는 단계; 및
    상기 온도 정보에 기초하여 상기 스토리지 장치의 동작 온도가 상기 제1 온도보다 높은 제2 온도까지 상승한 것으로 판단된 경우에, 제1 성능 제어 신호를 활성화시키는 단계를 포함하는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  5. 제 4 항에 있어서, 상기 제1 온도 제어 동작 및 상기 제2 온도 제어 동작을 교번적으로 수행하는 단계는,
    상기 제1 파워 제어 신호에 기초하여 제1 냉각 성능을 가지도록 상기 열전 소자를 구동하는 단계; 및
    상기 제1 성능 제어 신호에 기초하여 상기 스토리지 장치의 동작 성능을 제1 동작 성능에서 제2 동작 성능으로 감소시키는 단계를 포함하는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  6. 제 5 항에 있어서,
    상기 스토리지 장치는 복수의 채널들 및 복수의 웨이(way)들을 통해 연결되는 스토리지 컨트롤러 및 복수의 비휘발성 메모리들을 포함하고,
    상기 스토리지 장치가 상기 제1 동작 성능을 가지는 경우에, 상기 복수의 채널들 및 상기 복수의 웨이들이 모두 활성화되며,
    상기 스토리지 장치가 상기 제2 동작 성능을 가지는 경우에, 상기 복수의 채널들 및 상기 복수의 웨이들 중 일부만이 활성화되는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  7. 제 5 항에 있어서, 상기 적어도 하나의 파워 제어 신호 및 상기 적어도 하나의 성능 제어 신호를 교번적으로 출력하는 단계는,
    상기 온도 정보에 기초하여 상기 스토리지 장치의 동작 온도가 상기 제2 온도보다 높은 제3 온도까지 상승한 것으로 판단된 경우에, 제2 파워 제어 신호를 활성화시키는 단계; 및
    상기 온도 정보에 기초하여 상기 스토리지 장치의 동작 온도가 상기 제3 온도보다 높은 제4 온도까지 상승한 것으로 판단된 경우에, 제2 성능 제어 신호를 활성화시키는 단계를 더 포함하는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  8. 제 7 항에 있어서, 상기 제1 온도 제어 동작 및 상기 제2 온도 제어 동작을 교번적으로 수행하는 단계는,
    상기 제2 파워 제어 신호에 기초하여 상기 제1 냉각 성능보다 높은 제2 냉각 성능을 가지도록 상기 열전 소자를 구동하는 단계; 및
    상기 제2 성능 제어 신호에 기초하여 상기 스토리지 장치의 동작 성능을 상기 제2 동작 성능에서 제3 동작 성능으로 감소시키는 단계를 더 포함하는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  9. 제 8 항에 있어서,
    상기 열전 소자의 구동 전압이 증가할수록 상기 열전 소자의 냉각 성능은 증가하고,
    상기 열전 소자가 상기 제1 냉각 성능을 가지는 경우에, 제1 전압 레벨을 가지는 상기 구동 전압에 기초하여 상기 열전 소자를 구동하며,
    상기 열전 소자가 상기 제2 냉각 성능을 가지는 경우에, 상기 제1 전압 레벨보다 높은 제2 전압 레벨을 가지는 상기 구동 전압에 기초하여 상기 열전 소자를 구동하는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  10. 온도 정보를 출력하는 온도 센서;
    스토리지 장치의 온도 조절을 위한 열전 소자; 및
    상기 온도 정보에 기초하여 적어도 하나의 파워 제어 신호를 출력하고, 상기 적어도 하나의 파워 제어 신호에 기초하여 열전 소자의 냉각(cooling) 성능을 제어하는 제1 온도 제어 동작을 수행하는 열전 소자 컨트롤러; 및
    상기 온도 정보에 기초하여 적어도 하나의 성능 제어 신호를 출력하고, 상기 적어도 하나의 성능 제어 신호에 기초하여 상기 스토리지 장치의 성능 스로틀링(throttling) 동작을 제어하는 제2 온도 제어 동작을 수행하는 스토리지 컨트롤러를 포함하고,
    상기 적어도 하나의 파워 제어 신호 및 상기 적어도 하나의 성능 제어 신호는 교번적으로 출력되고, 상기 제1 온도 제어 동작 및 상기 제2 온도 제어 동작은 교번적으로 수행되는 스토리지 장치.
KR1020210019704A 2021-02-15 2021-02-15 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치 Active KR102903372B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210019704A KR102903372B1 (ko) 2021-02-15 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치
US17/531,204 US11983084B2 (en) 2021-02-15 2021-11-19 Controlling cooling performance of thermoelectric element of storage device and number of channels or ways in storage device in response to temperature changes
CN202210131357.8A CN114942684A (zh) 2021-02-15 2022-02-11 操作存储设备的方法以及执行该方法的存储设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210019704A KR102903372B1 (ko) 2021-02-15 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치

Publications (2)

Publication Number Publication Date
KR20220116632A true KR20220116632A (ko) 2022-08-23
KR102903372B1 KR102903372B1 (ko) 2025-12-24

Family

ID=

Also Published As

Publication number Publication date
US20220261326A1 (en) 2022-08-18
US11983084B2 (en) 2024-05-14
CN114942684A (zh) 2022-08-26

Similar Documents

Publication Publication Date Title
US10467094B2 (en) Method and apparatus for performing data recovery in a raid storage
TW201837724A (zh) 記憶體系統及其操作方法
US11797221B2 (en) Method of operating storage device for improving QoS latency and storage device performing the same
KR102861472B1 (ko) 가변 크기 맵핑 기반의 스토리지 장치의 데이터 관리 방법 및 이를 이용한 구동 방법
KR20200143107A (ko) 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치
JP2010009548A (ja) 記憶装置、制御装置、記憶システム、および記憶方法
CN114942684A (zh) 操作存储设备的方法以及执行该方法的存储设备
US11861223B2 (en) Memory controller and storage device for scheduling addresses
US12045470B2 (en) Method of writing data in nonvolatile memory device and nonvolatile memory device performing the same
CN110442490A (zh) 存储器装置、存储装置和操作该存储装置的方法
KR20180023189A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190102778A (ko) 전자 장치 및 그것의 동작 방법
KR20190113438A (ko) 메모리 장치 및 그것의 동작방법
CN114300033A (zh) 存储装置及其操作方法
KR20190130719A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20230059229A (ko) 메모리 장치를 위한 커맨드 스케줄링 방법 및 이를 수행하는 메모리 시스템
US11231882B2 (en) Data storage device with improved read performance and operating method thereof
US12067245B2 (en) Memory controller and method of operating the same
KR102697889B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102903372B1 (ko) 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치
KR102730176B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102655360B1 (ko) 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법
US12118246B2 (en) Method of operating storage device for retention enhancement and storage device performing the same
KR102653852B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20250131113A (ko) 스토리지 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002