KR20220111872A - 인덕터 일체형 트랜스포머 - Google Patents

Abstract

본 발명은 인덕터가 일체로 구비된 트랜스포머에 관한 것이다. 본 발명의 하나의 실시예의 인덕터 일체형 트랜스포머는, 트랜스포머와 상기 트랜스포머 위로 적층된 인덕터를 포함한다. 상기 트랜스포머는, 1차 코일; 2차 코일; 및 상기 1차 및 2차 코일을 관통해 나와 양측으로 분기된 후 상기 코일들 반대측으로 다시 회귀하는 자력선 통로를 제공하는 트랜스포머 코어를 구비한다. 그리고, 상기 인덕터는, 인덕터 코일; 및 상기 인덕터 코일을 관통해 나와 양측으로 분기된 후 상기 인덕터 코일 반대측으로 다시 회귀하는 자력선 통로를 제공하는 인덕터 코어를 구비한다. 여기서, 상기 트랜스포머 코어 및 상기 인덕터 코어는 그 자력선 통로를 확장하도록 해당 코어보다 포화자속밀도가 더 높은 재질의 리본으로 그 외면이 둘러싸인다.

Description

인덕터 일체형 트랜스포머 {Transformer with Integrated Inductor}

본 발명은 인덕터가 일체로 구비된 트랜스포머에 관한 것이다.

최근 전기자동차[xEV; 하이브리드 자동차(HEV), 플러그인 하이브리드 자동차(PHEV), 전기자동차(EV) 등의 통칭]의 연비향상을 위해 DC-DC 컨버터, OBC, 인버터 등의 핵심 모듈에 대한 시스템 효율 향상, 고밀도, 경량화의 기술 연구가 가속화 되고 있다. 특히, 대형 차량 메이커의 경우 가격 경쟁력 만큼 우선시 되는 것이 컴팩트화 및 고효율인데 한정된 공간에 고성능의 모듈 특성을 구현하기 위해서는 모듈에 적용되는 Main 자성부품의 고밀도 고성능 설계가 필수적이라 할 수 있다.

전기자동차는 전기 모터를 구동하기 위한 고전압 배터리와 전장 부하에 전원을 공급하기 위한 보조 배터리가 함께 구비되는 것이 보통이며, 보조 배터리는 고전압 배터리의 전력을 통해 충전될 수 있다.

이때, 보조 배터리의 충전을 위해서는 고전압 배터리의 직류 전원을 보조 배터리의 전압에 해당하는 직류 전원으로 전압을 강하하여 변환할 필요가 있으며, 이를 위해 직류 컨버터(DC-DC CONVERTER)가 사용된다.

일반적으로, 직류 컨버터는, 고전압 배터리와 보조 배터리 사이에 배치되며, 구동회로, 트랜스포머 및 출력 회로를 포함한다.

직류 컨버터는 위 구성 이외에, 비상시를 대비하여 백업 유닛을 포함할 수 있으며, 백업 유닛은 메인 DC-DC 컨버터가 갑자기 동작을 멈추는 등의 경우에, 비상적으로 작동하여 차량 주행에 있어 필수 기능을 유지시키는 보조 전원 회로 유닛(back-up power supply unit)이다.

백업 유닛은 비상시를 대비한 보조 유닛이기에, 최대 3kW 전력에서 구동되는 메인 DC-DC 컨버터와는 달리 그 보다 훨씬 낮은 저전력(예컨대, 150W)에서 구동되는 전력 변환 장치이다.

백업 유닛은 동작 중 효율 및 부품의 발열 온도 뿐만 아니라 최소한의 시스템 동작이 목적이므로 보호회로 작동 시 조건 검증이 매우 중요 하다. 이 중 트랜스포머의 특성 영향을 많이 받는 UVP(Under Voltage Protection, 최소 동작 전압; 전압의 저하 또는 결손으로 동작하며, 주 회로에 대한 전력 공급을 차단하도록 하는 장치의 작용)와 인덕터 특성 영향을 많이 받는 OCP(Over Current Protection, 과전류 보호; 전원공급기의 전체 출력 용량의 출력을 실시간 모니터링하는 OPP를 보완하는 하위 개념으로 일반적으로 전원공급기의 각 출력 채널에 독립적으로 OCP를 구현하여 허용치 이상의 전류가 흐르는 것을 차단해 시스템을 보호) 항목의 만족이 필수적이다.

백업 유닛에 사용 중인 트랜스포머 및 인덕터는 Mn-Zn 페라이트 재질을 사용하고 있으나 포화자속 밀도가 낮기 때문에 같은 사이즈일 경우 허용 전류가 상대적으로 낮다. 이는 UVP의 경우 트랜스 포머의 인덕턴스 값에 의존하며, OCP의 경우는 인덕터의 인덕턴스 값에 절대적으로 의존하기 때문이다.

이를 해결하기 위해 트랜스포머와 인덕터의 에어갭을 통해 UVP와 OCP 성능을 향상할 수 있지만, 초기 인덕턴스 값이 작아져 트랜스포머에서 효율 감소와 인덕터의 인덕턴스 관리에 한계가 발생한다.

본 발명은 전술한 바와 같은 문제를 적어도 하나 해결하는 것을 목적으로 한다.

외형의 크기를 컴팩트하게 유지하면서, 백업 유닛에 적용되어 UVP를 낮추고, OCP를 효과적으로 높일 수 있는 인덕터 일체형 트랜스포머를 제공한다.

본 발명의 하나의 실시예의 인덕터 일체형 트랜스포머는, 트랜스포머와 상기 트랜스포머 위로 적층된 인덕터를 포함한다.

상기 트랜스포머는, 1차 코일; 2차 코일; 및 상기 1차 및 2차 코일을 관통해 나와 양측으로 분기된 후 상기 코일들 반대측으로 다시 회귀하는 자력선 통로를 제공하는 트랜스포머 코어를 구비한다.

그리고, 상기 인덕터는, 인덕터 코일; 및 상기 인덕터 코일을 관통해 나와 양측으로 분기된 후 상기 인덕터 코일 반대측으로 다시 회귀하는 자력선 통로를 제공하는 인덕터 코어를 구비한다.

여기서, 상기 트랜스포머 코어 및 상기 인덕터 코어는 그 자력선 통로를 확장하도록 해당 코어보다 포화자속밀도가 더 높은 재질의 금속리본으로 그 외면이 둘러싸인다.

본 발명의 적어도 하나의 실시예에서, 상기 금속리본은, 상기 트랜스포머 코어를 둘러싸는 제1 금속리본과, 상기 인덕터 코어를 둘러싸는 제2 금속리본을 포함한다.

또한, 본 발명의 적어도 하나의 실시예에서, 상기 금속리본은 적어도 3 층 이상으로 둘러싼다.

본 발명의 적어도 하나의 실시예에서, 상기 금속리본의 재질은 비정질금속(바람직하게는, Fe-si-B, Fe-Si-Cu-Nb-B)이다.

본 발명의 적어도 하나의 실시예에서, 상기 트랜스포머 코어와 상기 인덕터 코어는 각각 전면과 후면에 관통홈이 형성되고, 상기 1차 코일은 상기 트랜스포머 전면에 형성된 관통홈을 통해 입력부와 전기적으로 연결되며, 상기 2차 코일은 상기 트랜스포머 후면에 형성된 관통홈을 통해 출력부와 전기적으로 연결되고, 상기 인덕터 코일은 상기 인덕터 코어 후면에 형성된 관통홈을 통해 상기 출력부와 전기적으로 연결된다.

또한, 본 발명의 적어도 하나의 실시예에서, 상기 금속리본은 상기 트랜스포머 및/또는 상기 인덕터 코어에 있어 상기 전면과 후면 사이에 형성된 외측면을 둘러싼다.

그리고, 바람직하게는, 상기 금속리본은 상기 외측면을 완전히 감싸도록 둘러싼다.

컴팩트한 구조를 가지면서, 백업 유닛에 적용되어 UVP를 낮추고, OCP를 높일 수 있는 인덕터 일체형 트랜스포머를 얻을 수 있다.

본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 하나의 실시예에 있어서 인덕터 일체형 트랜스포머에 대한 평면도를 나타낸다.
도 2는 도 1의 트랜스포머에 대한 정면도 모습을 나타낸다.
도 3은 도 1의 트랜스포머에 대한 배면도 모습을 나타낸다.
도 4는 도 1의 트랜스포머에 대한 전기 회로도이다.
도 5는 도 1의 트랜스포머에 대해 상부의 인덕터와 트랜스포머 코어 중 상부 코어를 제거하고 나타낸 모습이다.
도 6은 도 1의 트랜스포머에 대해 상부의 인덕터 코어 중 상부 코어를 제거하고 나타낸 모습이다.
도 7은 도 1의 인덕터 일체형 트랜스포머의 분해 사시도를 나타낸다.
도 8은 도 1의 트랜스포머에 금속리본이 함께 구비된 상태의 사시도를 나타낸다.
도 9는 비정질금속과 페라이트의 포화자속밀도 선도이다.
도 10은 도 8의 인덕터 일체형 트랜스포머에 있어서 트랜스포머의 인덕턴스 변화를 금속리본 적용 전과 비교한 선도이다.
도 11은 도 8의 인덕터 일체형 트랜스포머에 있어서 인덕터의 인덕턴스 변화를 금속리본 적용 전과 비교한 선도이다.
도 12는은 금속리본의 층 수에 따른 투자율 변화를 나타낸 선도이다.
도 13은 금속리본의 적용 범위에 따른 투자율 변화를 보이기 위한 선도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

본 명세서에서 사용되는 접미사 "모듈" 및 "부"는 단지 구성요소 간에 명칭적인 구분만을 위해 사용되는 것일 뿐으로, 물리화학적으로 구분 또는 분리되어 있다거나 그렇게 구분 또는 분리될 수 있음을 전제하는 것으로 해석되어서는 안된다.

“제1”, “제2” 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

“및/또는”이라는 용어는 그 대상이 되는 복수 항목들의 여하한 조합의 경우를 모두 포함하기 위해 사용된다. 예컨대, “A 및/또는 B”는 “A”, “B”, “A 및 B” 등 3 가지 경우를 모두 포함하는 의미이다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.

실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조들이 기판, 각층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 또한, “상/위” 또는 “하/아래”에 대한 기준은, 구성요소들 각각 또는 그들간의 속성이나 명세서에서 달리 표현하지 않는 한, 원칙적으로 편의상 도면에 도시된 모습을 기준으로 하며, 구성요소들 간의 상대적인 위치 관계를 편의상 나타내기 위해 사용될 뿐, 실제 구성요소들의 위치를 한정하는 것으로 이해되서는 안 된다. 예컨대, “A 위 B”는 달리 언급되지 않거나 또는 A나 B의 속성 상 A가 B 위에 위치되지 않으면 안되는 경우가 아니라면, 도면 상에서 A 위에 B가 도시되어 있음을 나타내는 것일 뿐이며, 실제 실시 제품 등에서는 B가 A 밑에 위치할 수도 있고, B와 A가 옆으로 좌우 배치될 수도 있는 것이다.

또한, 도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 의미하는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안된다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

먼저, 도 1은 본 발명의 하나의 실시예인 인덕터 일체형 트랜스포머(금속리본 제외)에 대한 평면도를 나타내며, 도 2는 도 1의 트랜스포머에 대한 정면도 모습, 도 3은 도 1의 트랜스포머에 대한 배면도 모습, 도 4는 도 1의 트랜스포머에 대한 전기 회로도, 도 5는 도 1의 트랜스포머에 대해 상부의 인덕터와 트랜스포머 코어(10) 중 상부 코어를 제거하고 나타낸 모습, 도 6은 도 1의 트랜스포머에 대해 상부의 인덕터 코어(20) 중 상부 코어를 제거하고 나타낸 모습, 도 7은 도 1의 인덕터 일체형 트랜스포머의 분해 사시도를 나타낸다.

그리고, 도 8은 도 1의 트랜스포머에 금속리본이 함께 구비된 상태의 사시도를 나타내고, 도 9는 비정질금속과 페라이트의 포화자속밀도 선도, 도 10은 도 8의 인덕터 일체형 트랜스포머에 있어서 트랜스포머의 인덕턴스 변화를 금속리본 적용 전과 비교한 선도, 도 11은 도 8의 인덕터 일체형 트랜스포머에 있어서 인덕터의 인덕턴스 변화를 금속리본 적용 전과 비교한 선도, 도 12는 금속리본의 층 수에 따른 투자율 변화를 나타낸 선도, 도 13은 금속리본의 넓이에 따른 투자율 변화를 보이기 위한 선도이다.

도 1 내지 도 7을 통해, 상기 인덕터 일체형 트랜스포머에 대한 전체적인 구성을 설명한다.

상기 인덕터 일체형 트랜스포머는 하부에 트랜스포머가 구비되고, 상부에 인덕터가 구비된다.

하부의 트랜스포머는 트랜스포머 코어(10)를 구비하는데, 트랜스포머 코어(10)는 일반적으로 상부 코어(10-1) 및 하부 코어(10-2)가 맞닿은 구조로서, 상부 코어(10-1)와 하부 코어(10-2)는 좌우 양측으로 외족(14, 15)을 가지고 그 한 쌍의 외족(14, 15) 사이로 제1 중족(11)이 형성되어 있으며, 서로 맞닿는 면을 기준으로 대칭적 형상을 갖는다. 이러한 코어 구조는 일반적인 내용이기 때문에 더 이상의 상세한 설명은 생략한다.

트랜스포머 코어(10)의 전면(12)과 후면(13)에는 각각 관통홈이 형성되어 있으며, 전면(12)의 관통홈을 통해서 1차 코일(30, 40)이 입력부(I)와 전기적으로 연결되고, 후면(13)의 관통홈을 통해서 2차 코일(50)은 출력부(O)와 전기적으로 연결된다.

이러한 트랜스포머 코어(10)는 1차 코일(30, 40) 및 2차 코일(50)을 관통해 나와 양측으로 분기된 후 코일들 반대측으로 다시 회귀하는 자력선 통로를 제공한다.

트랜스포머는 1차 코일과 2차 코일(50)을 구비하는데, 본 실시예에서, 1차 코일은 PCB 형태 코일이며, 2차 코일(50)은 평각선을 나선형으로 권선하여 적층한 코일이 이용된다.

1차 코일을 위한 PCB로, 본 실시예에서는 제1 PCB(30)와 제2 PCB(40)가 이용된다.

제1 PCB(30)는 중앙에 코일부(31)가 구비되고, 코일부(31)로부터 전후 방향으로는 일체로 연장된 제1 연장부(32) 및 제2 연장부(33)가 구비된다.

도 5에 보이는 바와 같이, 제1 PCB(30)에서 코일부(31)는 중앙홀(31a)이 형성되어 있으며, 중앙홀(31a)을 중심으로 소정 수의 턴을 가지고 나선적으로 권선된 금속 도금의 도전성 패턴(미도시)이 포함된다. 도전성 패턴은 코일부(31)에 대하여 상면 및 저면 양측면에 각각 형성될 수 있으며, 각 면의 도전성 패턴은 나선 패턴의 반경 방향 내측 끝단에서 PCB를 관통하며 전기적으로 연결될 수 있다.

코일부(31)의 중앙홀(31a)은 트랜스포머의 제1 중족(11)에 형상 결합되는데, 이때 그 형상 결합에 의해 제1 중족(11)에 대한 위 도전성 패턴의 동심적 위치 결정이 달성되도록 할 수 있다.

코일부(31)의 전방 측(도 5에서 하방 측)으로는 코일부(31)로부터 일체로 연장되어 나온 제1 연장부(32)가 구비되고, 후방 측(도 5에서 상방 측)으로는 코일부(31)로부터 일체로 연장 형성된 제2 연장부(33)가 구비된다.

제1 연장부(32)는 복수의 입력단자홀(32a, 32c)이 구비되고, 제2 연장부(33)에는 복수의 출력단자홀(33a, 33b, 33c)이 구비된다. 도 5를 보면, 제1 연장부(32)에 제1 입력단자홀(32a)과 제2 입력단자홀(32c)이 구비되고, 제2 연장부(33)에는 제1 출력단자홀(33a)과, 제2 출력단자홀(33b)과, 제3 출력단자홀(33c)이 구비된다. 도 5에서 제1 입력단자홀(32a)과 제2 입력단자홀(32c) 사이에는 후술하는 제1 연결핀홀(32b)이 구비된다.

본 실시예에서 입력단자는 핀 형태로 이루어져 입력부(I)를 구성하는데, 제1 입력단자홀(32a)에 관통 삽입되는 제1 입력측 핀(1)과 제2 입력단자홀(32c)에 관통 삽입되는 제2 입력측 핀(5)으로 구비된다.

또한, 마찬가지로 출력단자도 핀 형태로 이루어지며, 출력부(O)를 구성하는데, 제1 출력단자홀(33a)에 관통 삽입되는 제1 출력측 핀(6)과 제2 출력단자홀(33b)에 관통 삽입되는 제2 출력측 핀(8)과 제3 출력단자홀(33c)에 관통 삽입되는 제3 출력측 핀(9)으로 구비된다.

여기서, 도시하지는 않았지만, 입력단자와 상기 도전성 나선 패턴 사이에 필요한 전기적 연결은 소정의 도전성 패턴을 통해 이루어질 수 있다.

제1 연장부(32)는 코일부(31)로부터의 연장 방향을 가로지르는 방향에 대해 일측 방향(도 5에서 좌측 방향)으로 돌출 연장된 돌출부(34)를 포함한다.

그리고, 돌출부(34)에는 제1 입력단자홀(32a)이 구비된다.

제1 PCB(30)에서 제1 입력단자홀(32a)은 소정의 도전성 패턴을 통해 코일부(31)에 있어 상면 상의 나선형 도전성 패턴으로 연결되며, 상면 나선 패턴의 반경 방향 내측 끝단은 PCB를 관통해 코일부(31)의 저면에 형성된 다른 나선 패턴과 전기적으로 연결되고, 저면의 나선 패턴의 반경 방향 외측 끝단은 소정의 도전성 패턴을 통해 제1 연결핀홀(32b)과 전기적으로 연결된다.

제2 PCB(40)는 외형적 형상은 제1 PCB(30)와 동일한 형상을 가진다. 즉, 중앙홀을 갖는 코일부(41)가 구비되고, 전후 방향 양측으로 연장부(42, 43)들이 형성되며, 연장부들에는 제1 입력단자홀(32a) 및 제2 입력단자홀(32c)에 각각 대응하는 제3 및 제4 입력단자홀들(42a, 42c)과, 제1 연결핀홀(32b)에 대응하는 제2 연결핀홀(42b) 및 제1 출력단자홀(33a)과 제2 출력단자홀(33b)과 제3 출력단자홀(33c)에 대응하는 제4, 제5 및 제6 출력단자홀(43a, 43b, 43c)이 구비된다.

제2 PCB(40)의 코일부(31)에도 양면으로 나선형 도전성 패턴이 구비되어 있다. 제2 PCB(40)의 상면 측 도전성 나선 패턴은 제2 연결핀홀(42b)과 소정의 도전성 패턴에 의해 전기적으로 연결되며, 나선 패턴의 반경방향 내측 끝단에서 PCB를 관통하여 저면 측 나선 패턴의 반경방향 내측 끝단과 전기적으로 연결되고, 저면 측 나선 패턴의 반경방향 외측 끝단은 소정의 도전성 패턴을 통해 제4 입력단자홀(42c)로 전기적으로 연결된다.

제2 PCB(40)는 인덕터 코어의 하부 코어에 안착되어 설치될 때, 지지판(2)을 사이에 두고 설치되어 지지판(2)에 의해 지지된다. 지지판(2)은 제2 PCB(40)의 코일부(41) 와 동일한 형상의 중앙부를 가지며, 제2 PCB(40)의 연장부(42, 43) 길이의 절반 정도만큼 중앙부에서 연장된 연장부를 갖는다. 지지판(2)은 제2 PCB(40)가 하방으로 눌릴 경우 연장부(42, 43)가 꺾여 손상되는 것을 방지한다.

도 2에 보이는 바와 같이, 제1 PCB(30)와 제2 PCB(40)가 상하로 배치된 상태에서 제1 입력측 핀(1)은 제1 입력단자홀(32a)과 제3 입력단자홀(42a)을 관통하고, 제2 입력측 핀(5)은 제2 입력단자홀(32c)과 제4 입력단자홀(42c)을 관통한다.

제1 연결핀홀(32b)과 제2 연결핀홀(42b)에는 연결핀(3)이 삽입되며, 이에 의해 제1 PCB(30)의 도전성 나선 패턴과 제2 PCB(40)의 도전성 나선 패턴이 서로 전기적으로 연결되며 1차 코일을 형성한다.

2차 코일(50)은 제1 중족(11)을 중심으로 평각선을 나선형으로 권선하여 적층한 형태이며, 제1 PCB(30)와 제2 PCB(40) 사이로 배치된다.

2차 코일(50)에 있어 양단은 출력단자에 연결되는데, 이를 위해, 도 3에 도시된 바와 같이 2차 코일(50)의 하측 단부(51)는 제1 출력단자홀(33a)과 제4 출력단자(43a)홀을 관통하는 제1 출력측 핀(6)이 관통하면서 전기적으로 연결되고, 2차 코일(50)의 상측 단부(52)는 제2 출력단자홀(33b)과 제5 출력단자홀(43b)을 관통하는 제2 출력측 핀(8)이 관통하면서 전기적으로 연결된다.

한편, 인덕터는 트랜스포머 위로 설치되어 일체 형성되는데, 인덕터 코어(20)와 인덕터 코일(60)을 포함한다.

인덕터 코어(20)는 트랜스포머 코어(10) 위로 적층되는데, 그 형상 및 구조는 트랜스포머 코어(10)와 동일하고 다만 크기에 있어 높이가 더 높은 형태이다. 즉, 높이를 제외하고는 도 1의 평면도를 기준으로 하면 인덕터 코어(20)는 트랜스 코어와 동일한 치수를 갖는다.

또한, 재질에 있어서도, 트랜스포머 코어(10)와 동일한 재질로 만들어지며, 본 실시예에서는 Mn-Zn계 페라이트 코어가 사용된다.

인덕터 코어(20)도, 상부 코어(20-1)와 하부 코어(20-2)가 맞닿아 이루어지며, 한 쌍의 외족(24, 25)과 그 사이의 제2 중족(21)이 구비된다. 도 2 및 도 3에서 도면부호 '22'와 '23'은 각각 '전면' 및 '후면'을 나타낸다.

인덕터 코어(20)의 전면(22)과 후면(23)에는 각각 관통홈이 형성되어 있으며, 전면(22)의 관통홈을 통해서 인덕터 코일(60)이 출력부(O)와 전기적으로 연결된다.

이러한 인덕터 코어(20)는 인덕터 코일(60)을 관통해 나와 양측으로 분기된 후 인덕터 코일(60) 반대측으로 다시 회귀하는 자력선 통로를 제공한다.

인덕터 코일(60)은 2차 코일(50)과 나선형 권선의 턴수 및 그로 인한 높이를 제외하고는 평각선에 의해 만들어져 대략 동일한 형상 및 구조를 가지며, 제2 중족(21)을 중심으로 나선형으로 권선된 구조이다.

즉, 도 6을 참조하며, 인덕터 코일(60)은 제2 중족(21)을 둘러싸며 권선된 권선부(61)와 권선부(61) 일단으로부터 연장되어 나와 출력단자(출력측 핀)와 연결되는 단자 연결부(61, 62)를 포함한다.

도 6은 도 1의 평면도에서 인덕터 코어(20)의 상부 코어(20-1)를 제거하고 나타낸 모습인데, 인덕터 코일(60)의 양단으로 제2 출력측 핀(8)과 제3 출력측 핀(9)이 관통하여 삽입되어 있다.

도 3 및 도 6을 통해 인덕터 코일(60)의 전기적 연결 관계를 설명하면, 먼저, 인덕터 코일(60)의 하측 단부(61; 하측 단자 연결부)는 제1 핀홀(63a)이 구비되며, 상측 단부(62; 상측 단자 연결부)에는 제2 핀홀(63b)이 구비된다.

제1 핀홀(63a) 및 제2 출력단자홀(33b)과 제5 출력단자홀(43b)은 도 6의 평면도를 기준으로 동일한 위치로 정렬되며, 제2 핀홀(63b)은 제3 출력단자홀(33c) 및 제6 출력단자홀(43c)와 정렬되어 위치된다.

제2 출력측 핀(8)은 제1 핀홀(63a) 및 제2 출력단자홀(33b)과 제5 출력단자홀(43b)을 관통하고, 제3 출력측 핀(9)은 제2 핀홀(63b) 및 제3 출력단자홀(33c)과 제6 출력단자홀(43c)을 관통한다.

인덕터 코일(60)은 제2 출력측 핀(8)을 통해 하부의 2차 코일(50)과 전기적으로 연결되며, 제3 출력측 핀(9)은 인덕터의 출력 단자로 작용한다.

이와 같은 구조의 인덕터 일체형 트랜스포머에 대한 전기기호도를 도시하면 도 4와 같다.

도 4에서, 번호 1, 5, 6, 8, 9는 각각 전술한 입력측 핀들(1, 5) 및 출력측 핀들(6, 8, 9)의 도면 부호와 일치한다.

본 실시에서, PCB로 이루어진 1차 코일은 각각 19회 턴의 도전성 패턴을 가지는 2 장의 제1 PCB(30)와 제2 PCB(40)에 의해 이루어져 총 38회의 턴수를 가지며, 2차 코일(50)은 평각선에 의한 6회 턴수의 코일로 이루어지고, 인덕터 코일(60)은 평각선에 의한 20회 턴수의 코일로 이루어진다.

본 실시예에서, 도 5를 참조하면, 제1 입력측 핀(1) 및 제2 입력측 핀(5)과 트랜스포머 코어(10)의 제1 면(12) 사이의 최단 거리(Y)는 제1 출력측 핀(6), 제2 출력측 핀(8) 및 제3 출력측 핀(9)과 트랜스포머 코어(10)의 제2 면(13) 사이의 최단 거리(X)와의 관계에서 아래를 만족한다.

X x 1.2 ≤ Y ≤ X x 1.5

(Y) 거리가 (X) 거리에 대해 1.2배 미만일 경우, 트랜스포머와 인덕터 간의 거리 감소에 따라 기생 커패시턴스(Parasitic Capacitance)가 증가하고, 1.5배를 초과할 경우에는, 코일의 충격 강도가 저감하고, 아래 수식과 같이 직류저항(DCR)의 증가에 따른 코일 손실이 상승하는 문제가 있다.

한편, 본 실시예에서 입력단자인 제1 입력측 핀(1)은 돌출부(34)에 형성된 제1 입력단자홀(32a)에 삽입되어 위치되기 때문에, 1차 측 전원(예컨대, 고전압 배터리측 전원)과 트랜스포머 코어(12) 간의 절연거리가 추가로 증가하는 효과가 있다. 본 실시예에서는 제1 입력측 핀(1)을 기준으로 40% 증가한 효과를 낸다.

DCR = ρx l/A → P = I² x DCR

( 여기서, DCR : 직류저항, ρ: 비저항, l : 길이, A : 면적, P : 코일 손실 전력, I : 전류 )

또한, 본 실시예에서, 도 6을 참조하면, 인덕터 코일(60)은 권선부(61)로부터 제1 핀홀(63a) 또는 제2 핀홀(63b)까지의 최단 거리(L)는 권선부(61)에서의 인덕터 코일(60) 선의 폭(M)에 대해, 아래와 같은 관계를 만족한다. 이때, 권선부(61)는 복수의 평각선 턴이 인덕터 코어의 두께방향으로 중첩되어 이루는 가상의 원으로 정의될 수 있다.

M x 0.4 ≤ L ≤ M x 0.6

(L) 거리가 선의 폭(M)에 대해 0.4배 미만일 경우, 전류밀도 상승으로 발열이 증가하고 공정 상 불량(예컨대, 솔더링 불량)이 증가하며, 0.6배를 초과할 경우에는 평탄도 관리 및 조립이 어려우며 저항 특성의 열화를 야기하는 문제가 있다.

한편, 도 8은 본 발명의 일 실시예인 금속리본이 적용된 모습을 나타낸다. 도시되는 바와 같이, 트랜스포머 코어(10)를 제1 금속리본(70)으로 둘러싸고 있으며, 인덕터 코어(20)를 제2 금속리본(80)으로 둘러싸고 있다.

상기 제1 금속리본(70) 및 제2 금속리본(80)은 각각 트랜스포머 코어(10) 및 인덕터 코어(20)의 자력선 통로를 확장하는 역할을 한다.

제1 금속리본(70)은 트랜스포머 코어(10)에 있어서 관통홈이 있는 전면(12) 및 후면(13) 사이의 외측 둘레면을 감싸도록 트랜스포머 코어(10)를 둘러싼다.

제2 금속리본(80)은 인덕터 코어(20)에 있어서 관통홈이 있는 전면(22) 및 후면(23) 사이의 외측 둘레면을 감싸도록 인덕터 코어(20)를 둘러싼다.

그리고, 제1 금속리본(70) 및 제2 금속리본(80)은, 바람직하게는 Fe-Si계 비정질 또는 결정질 합금 으로 이루어진다.

도 9는 금속리본과 페라이트의 포화자속밀도를 비교한 선도인데, 도면에 보이는 바와 같이 금속리본의 포화자속밀도는 페라이트에 비하여 월등히 높음을 알 수 있다.

제1 금속리본(70)과 제2 금속리본(80)은 바람직하게는, 20 ~ 30 ㎛의 두께를 가지며, 폭은 트랜스포머 코어(10) 및 인덕터 코어(20)의 전후방향 치수[전면(12, 22)와 후면(13, 23) 사이의 거리]의 ±5% 이내로 형성되어 배치될 수 있다.

또한, 금속리본(70, 80)으로 코어(10, 20)를 둘러싸는 적층(layer) 수에 있어서는 도 8에 도시되는 바와 같이 3 층 이상이 바람직하다.

위와 같이 금속리본(70, 80)이 적용된 상태에서, 트랜스포머의 인덕턴스 변화를 금속리본(70, 80) 적용 전과 비교하여 도 10에 나타내었으며, 마찬가지로 인덕터의 인덕턴스 변화를 금속리본(70, 80) 적용 전과 비교하여 도 11에 나타내었다.

도 10 및 도 11에 보이는 바와 같이, 도 8과 같이 금속리본(70, 80)을 적용할 경우 적용하지 않을 때에 비하여 트랜스포머 및 인덕터의 인덕턴스가 증가함을 알 수 있다.

이러한, 인덕턴스의 증가로 인하여 백업 유닛에 적용될 경우 UVP는 작아지고 OCP는 상승하게 되는 효과를 얻을 수 있다.

표 1에는 본 발명의 실시예와 비교예 1 및 비교예 2에 대해 인덕턴스, 발열온도, OCP 및 UVP를 측정해 비교하여 나타낸 것이다.

실시예

트랜스포머와 인덕터를 개별적으로 각각 1 금속리본(70)과 제2 금속리본(80)으로 둘러싼 경우

비교예 1

금속리본을 전혀 적용하지 않은 경우

비교예 2

트랜스포머와 인덕터를 개별적으로 각각 금속리본으로 둘러싸지 않고, 트랜스포머 위로 인덕터가 안착된 상태에서 전체적으로 하나의 금속리본으로 둘러싼 경우

< 표 1 >

표 1에 보이는 바와 같이, 비교예들에 비하여 실시예의 인덕턴스가 증가하였으며, 발열온도는 대략 유사한 정도로 유지되었고, 특히, 중요하게는 OCP는 상승하고, UVP는 감소하였다.

이로써, 본 발명의 실시예의 경우 OCP는 상승하고, UVP는 감소하는 효과를 낸다는 것이 확인되었다.

이하에서는 금속리본(70, 80)의 적층(layer) 수에 따른 효과에 대해 설명한다.

먼저, 아래와 같은 관계식을 고려하면, 동일한 인덕턴스를 구현하기 위해서 적층 수가 작을 경우, 투자율이 상승하여(표 2 참조) 인가 전류가 증가할수록 인덕턴스(투자율) 감소가 커 3 층 이상으로 적층하여야 16 A에서 4 μH이상 구현 가능하다.

(L : 인덕턴스, μr : 투자율, Ae : 단면적, le : 자로장 길이, N : 코일 턴수)

< 표 2 >

도 12는 층수에 따른 투자율을 나타낸다.

한편, 금속리본(70, 80)의 폭, 즉 코어(10, 20)의 전후방향 폭에 대한 금속리본(70, 80)의 적용 범위에 대해 설명한다.

위 관계식에서 알 수 있듯이, 인덕턴스는 투자율과 단면적과 코일 턴수의 제곱에 비례한다.

또한, 아래 관계식으로부터, 금속리본(70, 80) 적용 단면적이 동일할 경우 자로장(magnetic mean path) 길이(le)가 작을 경우, 즉, 적용면적이 작으면 상대적으로 자기력(H) 값이 커져 투자율(인덕턴스)이 하락해 효과가 감소한다.

(H : 자기력 [Oe], I : 전류 [A], N : 코일 턴수)

도 13은 금속리본(70, 80) 적용 범위에 따른 투자율 차이를 보이기 위한 선도이다.

도 13에서 '중족외부(원통)'은 코어(10, 20)의 전후방향 폭에 있어서 중앙부분으로서 중족(11, 21)이 폭에 해당하는 정도로만 금속리본(70, 80)을 감은 경우[경우 (1)]이고, 경우 (2) '인덕터 외부(하부 제외)'는 전후방향 폭 전체에 걸쳐 금속리본이 적용되되 위 비교예 2와 같이 인덕터 코어(20)의 하면 및 트랜스포머 코어(10)의 상면은 금속리본이 적용되지 않은 경우[경우 (2)]이며, '인덕터 외부 전체'는 전후방향 폭 전체에 걸쳐 금속리본이 적용되되 위 실시예와 같이 인덕터 코어(20)의 하면 및 트랜스포머 코어(10)의 상면에도 금속리본이 적용된 경우[경우 (3)]를 나타낸다. 여기서, 제1 금속리본(70)과 제2 금속리본(80)의 폭은 코어(10, 20)의 전후방향 폭에 대하여 ±5% 이내까지 허용될 수 있다.

도 13의 각 경우에 대한 자로장, 자기력, 인덕턴스 감소율 등을 나타내면 아래 표 3과 같다.

< 표 3 >

본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.

1 : 제1 입력측 핀 3 : 연결핀
5 : 제3 입력측 핀 6 : 제1 출력측 핀
8 : 제2 출력측 핀 9 : 제3 출력측 핀
10 : 트랜스포머 코어 11 : 제1 중족
12 : 제1 면 13 : 제2 면
20 : 인덕터 코어 21 : 제2 중족
30 : 제1 PCB 31 : 코일부
31a : 중앙홀 32 : 제1 연장부
32a : 제1 입력단자홀 32b : 제1 연결핀홀
32c : 제2 입력단자홀 33 : 제2 연장부
33a : 제1 출력단자홀 33b : 제2 출력단자홀
33c : 제3 출력단자홀 34 : 돌출부
40 : 제2 PCB 50 : 2차 코일
51 : 2차 코일 하측 단부 52 : 2차 코일 상측 단부
60 : 인덕터 코일 61 : 권선부
62 : 단자 연결부 63a : 제1 핀홀
63b : 제2 핀홀

Claims (9)

1. 트랜스포머 및 상기 트랜스포머 상에 배치된 인덕터를 포함하고,
   상기 트랜스포머는:
   상부 코어 및 하부 코어를 포함하는 트랜스포머 코어; 및
   상기 트랜스포머 코어 내에 배치되는 1차 코일 및 2차 코일;을 포함하고,
   상기 인덕터는:
   상부 코어 및 하부 코어를 포함하는 인덕터 코어; 및
   인덕터 코일;을 포함하고,
   상기 트랜스포머 코어 및 상기 인덕터 코어의 외측면 상에 배치된 금속리본을 포함하는
   인덕터 일체형 트랜스포머.
2. 제1항에 있어서,
   상기 금속리본은,
   상기 트랜스포머 코어를 둘러싸는 제1 금속리본과,
   상기 인덕터 코어를 둘러싸는 제2 금속리본을 포함하는,
   인덕터 일체형 트랜스포머.
3. 제1항에 있어서,
   상기 금속리본은 적어도 3 층 이상으로 적층된,
   인덕터 일체형 트랜스포머.
4. 제1항에 있어서,
   상기 금속리본은 상기 트랜스포머 코어 및 인덕터 코어보다 포화자속밀도가 더 높은 재질로 만들어진,
   인덕터 일체형 트랜스포머.
5. 제1항에 있어서,
   상기 금속리본은 Fe-Si을 포함하는 인덕터 일체형 트랜스포머.
6. 제1항에 있어서,
   상기 트랜스포머 코어와 상기 인덕터 코어는 각각 전면과 후면에 관통홈이 형성되고,
   상기 1차 코일은 상기 트랜스포머 전면에 형성된 관통홈을 통해 입력부와 전기적으로 연결되며,
   상기 2차 코일은 상기 트랜스포머 후면에 형성된 관통홈을 통해 출력부와 전기적으로 연결되고,
   상기 인덕터 코일은 상기 인덕터 코어 후면에 형성된 관통홈을 통해 상기 출력부와 전기적으로 연결되는,
   인덕터 일체형 트랜스포머.
7. 제6항에 있어서,
   상기 외측면은 상기 트랜스포머 코어 및 상기 인덕터 코어의 상기 전면과 후면 사이에 형성된 면인,
   인덕터 일체형 트랜스포머.
8. 제7항에 있어서,
   상기 금속리본은 상기 외측면을 완전히 감싸도록 둘러싸는,
   인덕터 일체형 트랜스포머.
9. 제7항에 있어서,
   상기 금속리본의 폭은 상기 트랜스포머 코어 및 인덕터 코어의 상기 전후면 사이 거리의 ±5% 이내인,
   인덕터 일체형 트랜스포머.

Images