KR20220105253A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20220105253A
KR20220105253A KR1020210007670A KR20210007670A KR20220105253A KR 20220105253 A KR20220105253 A KR 20220105253A KR 1020210007670 A KR1020210007670 A KR 1020210007670A KR 20210007670 A KR20210007670 A KR 20210007670A KR 20220105253 A KR20220105253 A KR 20220105253A
Authority
KR
South Korea
Prior art keywords
opening
openings
auxiliary
layer
pixel electrode
Prior art date
Application number
KR1020210007670A
Other languages
English (en)
Inventor
전시완
김장일
안재헌
이명종
이성연
홍석준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210007670A priority Critical patent/KR20220105253A/ko
Priority to US17/523,785 priority patent/US20220231087A1/en
Priority to CN202210035221.7A priority patent/CN114823794A/zh
Priority to EP22151917.6A priority patent/EP4030485A1/en
Publication of KR20220105253A publication Critical patent/KR20220105253A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/38Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H01L27/322
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00Optical elements other than lenses
    • G02B5/20Filters
    • G02B5/206Filters comprising particles embedded in a solid matrix
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0013Means for improving the coupling-in of light from the light source into the light guide
    • G02B6/0023Means for improving the coupling-in of light from the light source into the light guide provided by one optical element, or plurality thereof, placed between the light guide and the light source, or around the light source
    • G02B6/0026Wavelength selective element, sheet or layer, e.g. filter or grating
    • H01L27/3244
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2251/5369
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/331Nanoparticles used in non-emissive layers, e.g. in packaging layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Compounds Of Unknown Constitution (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)

Abstract

본 발명은 제조과정에서 불량 발생 가능성을 낮출 수 있는 디스플레이 장치를 위하여, 제1기판과, 상기 제1기판 상에 위치하며 제1개구들과 제2개구들과 제3개구들 및 보조개구들을 포함하며 상기 제1개구들과 상기 제2개구들 및 상기 제3개구들을 정의하는 격벽의 두께는 상기 보조개구 내에 위치하는 보조격벽의 두께보다 두꺼운 뱅크와, 상기 제1개구들 내에 위치하는 제1양자점층과, 상기 제2개구들 내에 위치하는 제2양자점층을 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 제조과정에서 불량 발생 가능성을 낮출 수 있는 디스플레이 장치에 관한 것이다.
디스플레이 장치는 복수개의 화소들을 갖는다. 풀컬러 디스플레이 장치를 위해서 복수개의 화소들은 상이한 색의 광을 방출할 수 있다. 이를 위해 디스플레이 장치의 적어도 일부 화소들은 색변환부를 갖는다. 이에 따라 일부 화소의 발광부에서 생성된 제1색의 광은 대응하는 색변환부를 거치면서 제2색의 광으로 변환되어 외부로 취출된다.
그러나 이러한 종래의 디스플레이 장치에는 제조과정에서 불량이 발생할 가능성이 높다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 제조과정에서 불량 발생 가능성을 낮출 수 있는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1기판과, 상기 제1기판 상에 위치하며 제1개구들과 제2개구들과 제3개구들 및 보조개구들을 포함하며 상기 제1개구들과 상기 제2개구들 및 상기 제3개구들을 정의하는 격벽의 두께는 상기 보조개구 내에 위치하는 보조격벽의 두께보다 두꺼운 뱅크와, 상기 제1개구들 내에 위치하는 제1양자점층과, 상기 제2개구들 내에 위치하는 제2양자점층을 구비하는, 디스플레이 장치가 제공된다.
상기 제1양자점층은 통과하는 제1파장대역에 속하는 파장의 광을 제2파장대역에 속하는 파장의 광으로 변환시키고, 상기 제2양자점층은 통과하는 제1파장대역에 속하는 파장의 광을 제3파장대역에 속하는 파장의 광으로 변환시킬 수 있다.
상기 제3개구들 내에 위치하며 입사광을 통과시키는 투광층을 더 구비할 수 있다.
상기 뱅크가 사이에 위치하도록 상기 제1기판 하부에 위치하는 제2기판과, 상기 제2기판 상에 상호 이격되도록 배치된 상기 제1개구에 대응하는 제1화소전극과 상기 제2개구에 대응하는 제2화소전극 및 상기 제3개구에 대응하는 제3화소전극과, 상기 제1화소전극과 상기 제2화소전극 및 상기 제3화소전극 각각의 가장자리를 덮으며 상기 제1화소전극의 중앙부를 노출시키는 개구와 상기 제2화소전극의 중앙부를 노출시키는 개구 및 상기 제3화소전극의 중앙부를 노출시키는 개구를 갖는 화소정의막과, 상기 제1화소전극 내지 상기 제3화소전극 상에 위치하며 제1파장대역에 속하는 파장의 광을 방출할 수 있는 발광층과, 상기 발광층 상에 위치하는 대향전극을 구비하는, 디스플레이 장치가 제공된다.
상기 보조개구들 각각은 상기 보조격벽에 의해 복수개의 보조공간들로 구획될 수 있다.
상기 복수개의 보조공간들 각각의 넓이는 상기 제1개구, 상기 제2개구 및 상기 제3개구 중 최인접 개구의 넓이의 33% 이하일 수 있다.
상기 제1기판에 수직인 방향에서 바라볼 시, 상기 보조공간들 각각은 내각이 둔각인 다각형 형상을 가질 수 있다.
상기 제1기판에 수직인 방향에서 바라볼 시, 상기 보조공간들 각각은 모따기된 형상을 가질 수 있다.
상기 제1개구들, 상기 제2개구들 및 상기 제3개구들은 복수개의 라인들 상에 위치하고, 상기 보조개구들은 상기 복수개의 라인들 사이에 위치할 수 있다.
상기 복수개의 라인들 각각 상에는 상기 제1개구, 상기 제2개구 및 상기 제3개구의 조합이 반복하여 배열될 수 있다.
상기 조합은 상기 제1개구, 상기 제2개구 및 상기 제3개구가 순차로 배열된 조합일 수 있다.
상기 복수개의 라인들 중 제1라인 상의 상기 제1개구의 중심은 상기 복수개의 라인들 중 상기 제1라인에 최인접한 제2라인 상의 상기 제2개구와 상기 제3개구 사이에 대응하도록 위치할 수 있다.
상기 보조개구들 각각은 상기 보조격벽에 의해 복수개의 보조공간들로 구획되고, 상기 복수개의 라인들 각각이 연장된 제1방향에 있어서, 상기 복수개의 보조공간들 각각의 길이는 상기 제1개구, 상기 제2개구 및 상기 제3개구 각각의 길이보다 짧을 수 있다.
상기 보조개구들 각각은 상기 보조격벽에 의해 복수개의 보조공간들로 구획되고, 상기 복수개의 라인들 각각이 연장된 제1방향에 수직인 제2방향에 있어서, 상기 복수개의 보조공간들 각각의 길이는 상기 제1개구, 상기 제2개구 및 상기 제3개구 각각의 길이보다 짧을 수 있다.
상기 제1기판에 수직인 방향에서 바라볼 시, 상기 제1개구들, 상기 제2개구들 및 상기 제3개구들 각각은 내각이 둔각인 다각형 형상을 가질 수 있다.
상기 제1기판에 수직인 방향에서 바라볼 시, 상기 제1개구들, 상기 제2개구들 및 상기 제3개구들 각각은 모따기된 형상을 가질 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 제조과정에서 불량 발생 가능성을 낮출 수 있는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 2는 도 1의 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 3은 도 2의 디스플레이 장치를 도 2의 III-III'선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 4는 도 3의 A 부분을 확대하여 도시하는 평면도이다.
도 5는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 6은 도 5의 디스플레이 장치를 도 5의 VI-VI'선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 8은 도 7의 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이고, 도 2는 도 1의 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이며, 도 3은 도 2의 디스플레이 장치를 도 2의 III-III'선을 따라 취한 단면을 개략적으로 도시하는 단면도이다. 참고로 도 1은 도 2의 II-II'선을 따라 취한 단면인 것으로 이해될 수 있다.
본 실시예에 따른 디스플레이 장치는 하부기판이라 할 수 있는 제2기판(100), 제2기판(100) 상에 배치되는 제1화소전극(311), 제2화소전극(321) 및 제3화소전극(331), 화소정의막(150), 상부기판이라 할 수 있는 제1기판(400) 및 뱅크(500)를 구비한다.
제2기판(100)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 제2기판(100)은 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 제2기판(100)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
제2기판(100) 상에는 제1화소전극(311), 제2화소전극(321) 및 제3화소전극(331)이 위치한다. 물론 제2기판(100) 상에는 제1화소전극(311), 제2화소전극(321) 및 제3화소전극(331) 외에도 이들에 전기적으로 연결되는 제1박막트랜지스터(210), 제2박막트랜지스터(220) 및 제3박막트랜지스터(230)도 위치할 수 있다. 즉, 도 1에 도시된 것과 같이 제1화소전극(311)이 제1박막트랜지스터(210)에 전기적으로 연결되고, 제2화소전극(321)이 제2박막트랜지스터(220)에 전기적으로 연결되며, 제3화소전극(331)이 제3박막트랜지스터(230)에 전기적으로 연결될 수 있다. 제1화소전극(311), 제2화소전극(321) 및 제3화소전극(331)은 제2기판(100) 상에 위치하는 후술하는 평탄화층(140) 상에 위치할 수 있다.
제1박막트랜지스터(210)는 비정질실리콘, 다결정실리콘, 유기반도체물질 또는 산화물반도체물질을 포함하는 제1반도체층(211), 제1게이트전극(213), 제1소스전극(215a) 및 제1드레인전극(215b)을 포함할 수 있다. 제1게이트전극(213)은 다양한 도전성 물질을 포함하며 다양한 층상구조를 가질 수 있는데, 예컨대 Mo층과 Al층을 포함할 수 있다. 이 경우 제1게이트전극(213)은 Mo/Al/Mo의 층상구조를 가질 수 있다. 또는 제1게이트전극(213)은 TiNx층, Al층 및/또는 Ti층을 포함할 수도 있다. 제1소스전극(215a)과 제1드레인전극(215b) 역시 다양한 도전성 물질을 포함하며 다양한 층상구조를 가질 수 있는데, 예컨대 Ti층, Al층 및/또는 Cu층을 포함할 수 있다. 이 경우 제1소스전극(215a)과 제1드레인전극(215b)은 Ti/Al/Ti의 층상구조를 가질 수 있다.
제1반도체층(211)과 제1게이트전극(213)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 게이트절연막(121)이 제1반도체층(211)과 제1게이트전극(213) 사이에 개재될 수 있다. 아울러 제1게이트전극(213)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 층간절연막(131)이 배치될 수 있으며, 제1소스전극(215a) 및 제1드레인전극(215b)은 그러한 층간절연막(131) 상에 배치될 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD(chemical vapor deposition) 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
이러한 구조의 제1박막트랜지스터(210)와 제2기판(100) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(110)이 개재될 수 있다. 이러한 버퍼층(110)은 제2기판(100)의 상면의 평활성을 높이거나 제2기판(100) 등으로부터의 불순물이 제1박막트랜지스터(210)의 제1반도체층(211)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
제2화소(PX2)에 위치하는 제2박막트랜지스터(220)는 제1반도체층(221), 제2게이트전극(223), 제2소스전극(225a) 및 제2드레인전극(225b)을 포함할 수 있다. 제3화소(PX3)에 위치하는 제3박막트랜지스터(230)는 제3반도체층(231), 제3게이트전극(233), 제3소스전극(235a) 및 제3드레인전극(235b)을 포함할 수 있다. 제2박막트랜지스터(220)의 구조와 제3박막트랜지스터(230)의 구조는 제1화소(PX1)에 위치하는 제1박막트랜지스터(210)의 구조와 동일하거나 유사하므로, 이에 대한 설명은 생략한다.
그리고 제1박막트랜지스터(210) 상에는 평탄화층(140)이 배치될 수 있다. 예컨대 도 1에 도시된 것과 같이 제1박막트랜지스터(210) 상부에 제1화소전극(311)을 포함하는 유기발광소자가 배치될 경우, 평탄화층(140)은 제1박막트랜지스터(210)를 덮는 보호막 상부를 대체로 평탄화하는 역할을 할 수 있다. 이러한 평탄화층(140)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물을 포함할 수 있다. 도 1에서는 평탄화층(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다.
제1화소(PX1)에는 제1화소전극(311), 대향전극(305) 및 그 사이에 개재되며 발광층을 포함하는 중간층(303)을 갖는 유기발광소자가 위치할 수 있다. 제1화소전극(311)은 도 1에 도시된 것과 같이 평탄화층(140) 등에 형성된 컨택홀을 통해 제1소스전극(215a) 및 제1드레인전극(215b) 중 어느 하나와 컨택하여 제1박막트랜지스터(210)와 전기적으로 연결된다. 제1화소전극(311)은 ITO, In2O3 또는 IZO 등의 투광성인 도전성 산화물로 형성된 투광성 도전층과, Al 또는 Ag 등과 같은 금속으로 형성된 반사층을 포함한다. 예컨대 제1화소전극(311)은 ITO/Ag/ITO의 3층 구조를 가질 수 있다.
제2화소(PX2)에도 제2화소전극(321), 대향전극(305) 및 그 사이에 개재되며 발광층을 포함하는 중간층(303)을 갖는 유기발광소자가 위치할 수 있다. 그리고 제3화소(PX3)에도 제3화소전극(331), 대향전극(305) 및 그 사이에 개재되며 발광층을 포함하는 중간층(303)을 갖는 유기발광소자가 위치할 수 있다. 제2화소전극(321)은 평탄화층(140) 등에 형성된 컨택홀을 통해 제2소스전극(225a) 및 제2드레인전극(225b) 중 어느 하나와 컨택하여 제2박막트랜지스터(220)와 전기적으로 연결된다. 제3화소전극(331)은 평탄화층(140) 등에 형성된 컨택홀을 통해 제3소스전극(235a) 및 제3드레인전극(235b) 중 어느 하나와 컨택하여 제3박막트랜지스터(230)와 전기적으로 연결된다. 제2화소전극(321) 및 제3화소전극(331)에는 전술한 제1화소전극(311)에 대한 설명이 적용될 수 있다.
상술한 것과 같이, 발광층을 포함하는 중간층(303)은 제1화소(PX1)의 제1화소전극(311) 뿐만 아니라 제2화소(PX2)의 제2화소전극(321) 및 제3화소(PX3)의 제3화소전극(331) 상에도 위치할 수 있다. 이러한 중간층(303)은 제1화소전극(311), 제2화소전극(321) 및 제3화소전극(331)에 걸쳐 일체(一體)인 형상을 가질 수 있다. 물론 필요에 따라 중간층(303)은 제1화소전극(311), 제2화소전극(321) 및 제3화소전극(331) 상에 패터닝되어 위치할 수도 있다. 중간층(303)은 발광층 외에도 필요에 따라 정공주입층, 정공수송층 및/또는 전자수송층 등도 포함할 수 있는데, 이러한 중간층(303)이 포함하는 층들 중 일부는 제1화소전극(311) 내지 제3화소전극(331)에 걸쳐 일체인 형상을 갖고, 다른 층은 제1화소전극(311), 제2화소전극(321) 및 제3화소전극(331) 상에 패터닝되어 위치할 수도 있다.
중간층(303) 상의 대향전극(305) 역시 제1화소전극(311) 내지 제3화소전극(331)에 걸쳐 일체인 형상을 가질 수 있다. 대향전극(305)은 ITO, In2O3 또는 IZO으로 형성된 투광성 도전층을 포함할 수 있고, 또한 Al, Li, Mg, Yb 또는 Ag 등과 같은 금속을 포함하는 반투과막을 포함할 수 있다. 예컨대 대향전극(305)은 MgAg, AgYb, Yb/MgAg 또는 Li/MgAg를 포함하는 반투과막일 수 있다.
평탄화층(140) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 각 화소들에 대응하는 개구를 갖는다. 즉, 화소정의막(150)은 제1화소전극(311), 제2화소전극(321) 및 제3화소전극(331) 각각의 가장자리를 덮으며, 제1화소전극(311)의 중앙부를 노출시키는 개구, 제2화소전극(321)의 중앙부를 노출시키는 개구 및 제3화소전극(331)의 중앙부를 노출시키는 개구를 갖는다. 이처럼 화소정의막(150)은 화소를 정의하는 역할을 할 수 있다. 또한, 도 1에 도시된 것과 같이, 화소정의막(150)은 제1화소전극(311), 제2화소전극(321) 및 제3화소전극(331) 각각의 가장자리와 대향전극(305)과의 거리를 증가시킴으로써, 제1화소전극(311), 제2화소전극(321) 및 제3화소전극(331)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물을 포함할 수 있다.
중간층(303)이 포함하는 발광층은 제1파장대역에 속하는 파장의 광을 방출할 수 있다. 제1파장대역은 예컨대 450nm 내지 495nm일 수 있다.
제1기판(400)은 제2기판(100) 상부에 위치하여, 제1화소전극(311), 제2화소전극(321) 및 제3화소전극(331) 등이 제1기판(400)과 제2기판(100) 사이에 개재되도록 한다. 제1기판(400)은 글래스 또는 고분자 수지를 포함할 수 있다. 제1기판(400)은 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 제1기판(400)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다. 이러한 제1기판(400)은 플렉서블 또는 벤더블 특성을 가질 수 있다.
제1기판(400)의 제2기판(100) 방향(-z 방향)의 하면(400b) 상에는 뱅크(500)가 위치한다. 즉, 뱅크(500)는 제1기판(400)과 제2기판(100) 사이에 위치한다. 뱅크(500)는 제1개구(501)들, 제2개구(502)들, 제3개구(503)들 및 보조개구(510)들을 포함한다. 이때, 제1개구(501)들, 제2개구(502)들 및 제3개구(503)들을 정의하는 격벽의 두께(d11a, d11c, d12, d13, d21a, d21d, d23, d31b)는 보조개구(510) 내에 위치하는 보조격벽의 두께(dab, dac, dbc, dcd)보다 두껍다. 이에 대해서는 후술한다.
뱅크(500)의 제1개구(501)는 화소정의막(150)의 제1화소전극(311)을 노출시키는 개구에 대응하고, 뱅크(500)의 제2개구(502)는 화소정의막(150)의 제2화소전극(321)을 노출시키는 개구에 대응하며, 뱅크(500)의 제3개구(503)는 화소정의막(150)의 제3화소전극(331)을 노출시키는 개구에 대응한다. 즉, 제1기판(400)의 상면(400a)에 수직인 방향(z축 방향)에서 바라볼 시, 뱅크(500)의 제1개구(501)는 화소정의막(150)의 제1화소전극(311)을 노출시키는 개구와 중첩하고, 뱅크(500)의 제2개구(502)는 화소정의막(150)의 제2화소전극(321)을 노출시키는 개구와 중첩하며, 뱅크(500)의 제3개구(503)는 화소정의막(150)의 제3화소전극(331)을 노출시키는 개구와 중첩한다. 이에 따라 제1기판(400)의 상면(400a)에 수직인 방향(z축 방향)에서 바라볼 시, 뱅크(500)의 제1개구(501) 내지 제3개구(503) 각각의 가장자리의 형상은, 화소정의막(150)의 대응하는 개구의 가장자리의 형상과 동일하거나 유사할 수 있다. 이에 따라 뱅크(500)의 제1개구(501)는 제1화소전극(311)에 대응하고, 뱅크(500)의 제2개구(502)는 제2화소전극(321)에 대응하며, 뱅크(500)의 제3개구(503)는 제3화소전극(331)에 대응한다.
뱅크(500)은 다양한 물질로 형성될 수 있는데, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물로 형성될 수 있다. 필요에 따라서는 뱅크(500)은 포토리지스트 물질을 포함할 수도 있는데, 이를 통해 노광 및 현상 등의 과정을 거쳐 용이하게 뱅크(500)을 형성할 수 있다.
뱅크(500)의 제1개구(501)들 내에는 제1양자점층(415)이 위치할 수 있다. 이러한 제1양자점층(415)은 제1기판(400)의 상면(400a)에 수직인 방향(z축 방향)에서 바라볼 시 제1화소전극(311)과 중첩할 수 있다. 제1양자점층(415)은 제1양자점층(415)을 통과하는 제1파장대역에 속하는 파장의 광을 제2파장대역에 속하는 파장의 광으로 변환시킬 수 있다. 제2파장대역은 예컨대 630nm 내지 780nm일 수 있다. 물론 본 발명이 이에 한정되는 것은 아니며, 제1양자점층(415)이 변환시키는 대상인 파장이 속하는 파장대역과 변환 후의 파장이 속하는 파장대역은 이와 달리 변형될 수 있다.
제1양자점층(415)은 수지 내에 양자점들이 분산되어 있는 형태를 가질 수 있다. 본 실시예, 후술하는 실시예들 및 그 변형예들에 있어서, 양자점은 반도체 화합물의 결정을 의미하며, 결정의 크기에 따라 다양한 발광 파장의 광을 방출할 수 있는 임의의 물질을 포함할 수 있다. 이러한 양자점의 직경은 예컨대 대략 1nm 내지 10nm일 수 있다.
양자점은 습식 화학 공정, 유기 금속 화학 증착 공정, 분자선 에피택시 공정 또는 이와 유사한 공정 등에 의해 합성될 수 있다. 습식 화학 공정은 유기 용매와 전구체 물질을 혼합한 후 양자점 입자 결정을 성장시키는 방법이다. 습식 화학 공정의 경우 결정이 성장할 때 유기 용매가 자연스럽게 양자점 결정 표면에 배위된 분산제 역할을 하고 결정의 성장을 조절하기 때문에, 유기 금속 화학 증착(MOCVD, Metal Organic Chemical Vapor Deposition)이나 분자선 에피택시(MBE, Molecular Beam Epitaxy) 등의 기상 증착법보다 더 용이하다. 아울러 습식 화학 공정의 경우, 저비용의 공정이면서도 양자점 입자의 성장을 제어할 수 있다.
이러한 양자점은, III-VI족 반도체 화합물, II-VI족 반도체 화합물, III-V족 반도체 화합물, III-VI족 반도체 화합물, I-III-VI족 반도체 화합물, IV-VI족 반도체 화합물, IV족 원소 또는 화합물 또는 이의 임의의 조합을 포함할 수 있다.
III-VI족 반도체 화합물의 예는 In2S3와 같은 이원소 화합물이나, AgInS, AgInS2, CuInS 또는 CuInS2 등과 같은 삼원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
II-VI족 반도체 화합물의 예는 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe 또는 MgS 등과 같은 이원소 화합물이나, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe 또는 MgZnS 등과 같은 삼원소 화합물이나, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe 또는 HgZnSTe 등과 같은 사원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
III-V족 반도체 화합물의 예는 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs 또는 InSb 등과 같은 이원소 화합물이나, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InNP, InAlP, InNAs, InNSb, InPAs, InPSb 또는 GaAlNP 등과 같은 삼원소 화합물이나, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs 또는 InAlPSb 등과 같은 사원소 화합물이나, 이의 임의의 조합을 포함할 수 있다. 한편, III-V족 반도체 화합물은 II족 원소를 더 포함할 수 있다. II족 원소를 더 포함한 III-V족 반도체 화합물의 예는, InZnP, InGaZnP 또는 InAlZnP 등을 포함할 수 있다.
III-VI족 반도체 화합물의 예는, GaS, GaSe, Ga2Se3, GaTe, InS, InSe, In2Se3 또는 InTe 등과 같은 이원소 화합물이나, InGaS3 또는 InGaSe3 등과 같은 삼원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
I-III-VI족 반도체 화합물의 예는, AgInS, AgInS2, CuInS, CuInS2, CuGaO2, AgGaO2 또는 AgAlO2 등과 같은 삼원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
IV-VI족 반도체 화합물의 예는 SnS, SnSe, SnTe, PbS, PbSe 또는 PbTe 등과 같은 이원소 화합물이나, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe 또는 SnPbTe 등과 같은 삼원소 화합물이나, SnPbSSe, SnPbSeTe 또는 SnPbSTe 등과 같은 사원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
IV족 원소 또는 화합물은 Si 또는 Ge 등과 같은 단일원소 화합물이나, SiC 또는 SiGe 등과 같은 이원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
이원소 화합물, 삼원소 화합물 및 사원소 화합물과 같은 다원소 화합물에 포함된 각각의 원소는 균일한 농도 또는 불균일한 농도로 입자 내에 존재할 수 있다.
한편, 양자점은 해당 양자점에 포함된 각각의 원소의 농도가 균일한 단일 구조 또는 코어-쉘의 이중 구조를 가질 수 있다. 예컨대, 코어에 포함된 물질과 쉘에 포함된 물질은 서로 상이할 수 있다. 양자점의 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 쉘은 단층 또는 다중층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다. 금속 또는 비금속의 산화물의 예는 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4 또는 NiO 등과 같은 이원소 화합물이나, MgAl2O4, CoFe2O4, NiFe2O4 또는 CoMn2O4 등과 같은 삼원소 화합물이나, 이의 임의의 조합을 포함할 수 있다. 반도체 화합물의 예는, 전술한 바와 같은, III-VI족 반도체 화합물, II-VI족 반도체 화합물, III-V족 반도체 화합물, III-VI족 반도체 화합물, I-III-VI족 반도체 화합물, IV-VI족 반도체 화합물 또는 이의 임의의 조합을 포함할 수 있다. 예컨대, 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb 또는 이의 임의의 조합을 포함할 수 있다.
양자점은 약 45nm 이하, 구체적으로 약 40nm 이하, 더욱 구체적으로 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되기에, 광 시야각이 향상될 수 있다.
또한, 양자점의 형태는 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm) 또는 입방체(cubic)의, 나노 입자, 나노 튜브, 나노와이어, 나노 섬유 또는 나노 판상 입자 등의 형태일 수 있다.
이러한 양자점의 크기를 조절함으로써 에너지 밴드 갭의 조절이 가능하므로, 양자점 발광층에서 다양한 파장대의 빛을 얻을 수 있다. 따라서 서로 다른 크기의 양자점을 사용함으로써, 여러 파장의 빛을 방출하는 발광 소자를 구현할 수 있다. 구체적으로, 양자점의 크기는 적색, 녹색 및/또는 청색광이 방출되도록 선택될 수 있다. 또한, 양자점의 크기는 다양한 색의 빛이 결합되어, 백색광을 방출하도록 구성될 수 있다.
제1양자점층(415)은 산란체를 포함할 수 있다. 제1양자점층(415)이 포함하는 산란체에 의해 입사광이 산란되도록 하여, 입사광이 제1양자점층(415) 내에서 양자점에 의해 효율적으로 변환되도록 할 수 있다. 산란체는 산란체와 투광성 수지 사이에 광학 계면을 형성하여 투과광을 부분적으로 산란시킬 수 있는 재료이면 특별히 제한되지 않는데, 예컨대 금속 산화물 입자 또는 유기 입자일 수 있다. 산란체용 금속 산화물로는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등을 들 수 있고, 산란체용 유기물로는 아크릴계 수지 또는 우레탄계 수지 등을 들 수 있다. 산란체는 입사되는 광의 파장을 실질적으로 변환시키지 않으면서 입사각과 무관하게 여러 방향으로 광을 산란시킬 수 있다. 이를 통해 산란체는 디스플레이 장치의 측면 시인성을 향상시킬 수 있다. 또한 제1양자점층(415)이 포함하는 산란체는 제1양자점층(415)에 입사한 입사광이 양자점과 만날 확률을 높임으로써 광변환효율을 높일 수 있다.
제1양자점층(415)이 포함하는 수지는 산란체에 대한 분산 특성이 우수하면서도 투광성인 물질이라면 어떤 것이든 사용 가능하다. 예컨대, 아크릴계 수지, 이미드계 수지, 에폭시계 수지, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane)와 같은 고분자 수지를 제1양자점층(415) 형성용 물질로 이용할 수 있다. 이러한 제1양자점층(415) 형성용 물질은 잉크젯 프린팅법을 통해, 제1화소전극(311)과 중첩하는 뱅크(500)의 제1개구(501) 내에 위치할 수 있다.
뱅크(500)의 제2개구(502)들 내에는 제2양자점층(425)이 위치할 수 있다. 이러한 제2양자점층(425)은 제1기판(400)의 상면(400a)에 수직인 방향(z축 방향)에서 바라볼 시 제2화소전극(321)과 중첩할 수 있다. 제2양자점층(425)은 제2양자점층(425)을 통과하는 제1파장대역에 속하는 파장의 광을 제3파장대역에 속하는 파장의 광으로 변환시킬 수 있다. 제3파장대역은 예컨대 495nm 내지 570nm일 수 있다. 물론 본 발명이 이에 한정되는 것은 아니며, 제2양자점층(425)이 변환시키는 대상인 파장이 속하는 파장대역과 변환 후의 파장이 속하는 파장대역은 이와 달리 변형될 수 있다.
제2양자점층(425)은 수지 내에 양자점들이 분산되어 있는 형태를 가질 수 있다. 본 실시예, 후술하는 실시예들 및 그 변형예들에 있어서, 양자점은 반도체 화합물의 결정을 의미하며, 결정의 크기에 따라 다양한 발광 파장의 광을 방출할 수 있는 임의의 물질을 포함할 수 있다. 이러한 양자점의 직경은 예컨대 대략 1nm 내지 10nm일 수 있다. 제2양자점층(425)이 포함하는 양자점에 대해서는 전술한 제1양자점층(415)이 포함하는 양자점에 대한 설명이 적용될 수 있으므로, 제2양자점층(425)이 포함하는 양자점에 대한 설명은 생략한다.
제2양자점층(425)은 산란체를 포함할 수 있다. 제2양자점층(425)이 포함하는 산란체에 의해 입사광이 산란되도록 하여, 입사광이 제2양자점층(425) 내에서 양자점에 의해 효율적으로 변환되도록 할 수 있다. 산란체는 산란체와 투광성 수지 사이에 광학 계면을 형성하여 투과광을 부분적으로 산란 시킬 수 있는 재료이면 특별히 제한되지 않는데, 예컨대 금속 산화물 입자 또는 유기 입자일 수 있다. 산란체용 금속 산화물이나 산란체용 유기물에 대해서는 전술한 바와 같다. 산란체는 입사되는 광의 파장을 실질적으로 변환시키지 않으면서 입사각과 무관하게 여러 방향으로 광을 산란시킬 수 있다. 이를 통해 산란체는 디스플레이 장치의 측면 시인성을 향상시킬 수 있다. 또한 제2양자점층(425)이 포함하는 산란체는 제2양자점층(425)에 입사한 입사광이 양자점과 만날 확률을 높임으로써 광변환효율을 높일 수 있다.
제2양자점층(425)이 포함하는 수지는 산란체에 대한 분산 특성이 우수하면서도 투광성인 물질이라면 어떤 것이든 사용 가능하다. 예컨대, 아크릴계 수지, 이미드계 수지, 에폭시계 수지, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane)와 같은 고분자 수지를 제2양자점층(425) 형성용 물질로 이용할 수 있다. 이러한 제2양자점층(425) 형성용 물질은 잉크젯 프린팅법을 통해, 제2화소전극(321)과 중첩하는 뱅크(500)의 제2개구(502) 내에 위치할 수 있다.
제3화소(PX3)에서는 발광층을 포함하는 중간층(303)에서 생성된 제1파장대역에 속하는 파장의 광을 파장 변환 없이 제1기판(400)을 통해 외부로 방출한다. 따라서 제3화소(PX3)는 양자점층을 갖지 않는다. 그러므로 제3화소전극(331)과 중첩하는 뱅크(500)의 제3개구(503) 내에는 투광성 수지를 포함하는 투광층(435)이 위치할 수 있다. 투광층(435)은 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane)를 포함할 수 있다. 이 외에도 투광층(435)은 산란체도 포함할 수 있다. 물론 경우에 따라 도 1에 도시된 것과 달리 뱅크(500)의 제3개구(503) 내에 투광층(435)이 존재하지 않을 수도 있다.
제1양자점층(415), 제2양자점층(425) 및 투광층(435)을 보호하기 위해, 도 1 및 도 3에 도시된 것과 같이 제1양자점층(415), 제2양자점층(425) 및 투광층(435)의 제2기판(100) 방향의 면 상에 보호층(600)이 위치할 수 있다. 이러한 보호층(600)은 실리콘옥사이드 또는 실리콘나이트라이드와 같은 무기물을 포함할 수 있다. 예컨대 보호층(600)은 실리콘옥사이드층과 실리콘나이트라이드층을 포함하는 2층 구조를 가질 수 있다. 보조개구(510) 내에 아무런 물질이 존재하지 않을 경우, 보호층(600)은 도 3에 도시된 것과 같이 보조개구(510)의 내측면과 저면을 덮을 수 있다.
전술한 것과 같이 제1양자점층(415) 및 제2양자점층(425)은 잉크젯 프린팅법으로 형성될 수 있다. 즉, 제1기판(400) 상에 제1개구(501), 제2개구(502) 및 제3개구(503)를 갖는 뱅크(500)를 형성한 후, 제1개구(501) 내에 제1양자점층(415) 형성용 물질을 잉크젯 프린팅법으로 도팅하고, 제2개구(502) 내에 제2양자점층(425) 형성용 물질을 잉크젯 프린팅법으로 도팅하여, 제1양자점층(415)과 제2양자점층(425)을 형성할 수 있다.
이때, 잉크젯 프린팅법으로 제1양자점층(415) 형성용 물질을 도팅하는 과정에서 해당 물질이 제1개구(501) 내에 위치하지 않게 될 수도 있고, 제2양자점층(425) 형성용 물질을 도팅하는 과정에서 해당 물질이 제2개구(502) 내에 위치하지 않게 될 수도 있다. 그러한 경우 제1양자점층(415) 형성용 물질이 제2개구(502)나 제3개구(503) 내에 위치하게 되는 확률을 낮추고 제2양자점층(425) 형성용 물질이 제1개구(501)나 제3개구(503) 내에 위치하게 되는 확률을 낮추기 위해, 본 실시예에 따른 디스플레이 장치는 도 2 및 도 3에 도시된 것과 같이 뱅크(500)가 보조개구(510)들을 갖는다.
이에 따라 잉크젯 프린팅법으로 제1양자점층(415) 형성용 물질을 도팅하는 과정에서 해당 물질이 제1개구(501) 내에 위치하지 않게 되더라도 해당 물질이 보조개구(510) 내에 위치하도록 하여, 해당 물질이 제2개구(502)나 제3개구(503)에 위치할 확률을 낮출 수 있다. 또한 잉크젯 프린팅법으로 제2자점층(42) 형성용 물질을 도팅하는 과정에서 해당 물질이 제2구(502 내에 위치하지 않게 되더라도 해당 물질이 보조개구(510) 내에 위치하도록 하여, 해당 물질이 구(501나 제3개구(503)에 위치할 확률을 낮출 수 있다.
한편, 보조개구(510)들 각각은 도 2에 도시된 것과 같이 보조격벽에 의해 복수개의 보조공간들(510a, 510b, 510c, 510d)로 구획될 수 있다. 제조 과정에서 뱅크(500)의 격벽의 일부가 의도치 않게 유실될 수 있다. 예컨대 제1개구(501)를 정의하는 격벽 중 제1개구(501)와 보조개구(510) 사이에 위치한 격벽의 일부가 유실될 수 있으며, 이 경우 제1개구(501) 내에 잉크젯 프린팅법으로 도팅되는 제1양자점층(415) 형성용 물질이 제1개구(501) 내에 위치하지 않고 보조개구(510)로 흘러나올 수 있다. 보조개구(510)로 흘러나오는 제1양자점층(415) 형성용 물질의 양이 과도하게 많게 되면, 제1개구(501) 내에 충분한 두께의 제1양자점층(415)이 형성되지 않게 되며, 이는 해당 화소가 불량화소가 되는 원인이 된다.
본 실시예에 따른 디스플레이 장치의 경우, 보조개구(510)들 각각은 도 2에 도시된 것과 같이 보조격벽에 의해 복수개의 보조공간들(510a, 510b, 510c, 510d)로 구획될 수 있다. 이에 따라 예컨대 제1개구(501)를 정의하는 격벽 중 제1개구(501)와 보조개구(510) 사이에 위치한 격벽의 일부가 유실되어 제1개구(501) 내에 잉크젯 프린팅법으로 도팅되는 제1양자점층(415) 형성용 물질이 제1개구(501) 내에 위치하지 않고 보조개구(510)로 흘러나오더라도, 보조개구(510)의 면적보다 좁은 면적의 보조공간(510c) 또는 보조공간(510a) 내로 흘러나오게 된다. 따라서 보조공간(510c) 또는 보조공간(510a)으로 흘러나오는 제1양자점층(415) 형성용 물질의 양이 과도하게 많아지는 것을 효과적으로 방지할 수 있다.
이는 다른 개구들에 있어서도 마찬가지이다. 제2개구(502)를 정의하는 격벽 중 제2개구(502)와 보조개구(510) 사이에 위치한 격벽의 일부가 유실되어 제2개구(502) 내에 잉크젯 프린팅법으로 도팅되는 제2양자점층(425) 형성용 물질이 제2개구(502) 내에 위치하지 않고 보조개구(510)로 흘러나오더라도, 보조개구(510)의 면적보다 좁은 면적의 보조공간(510d) 또는 보조공간(510a) 내로 흘러나오게 된다. 따라서 보조공간(510d) 또는 보조공간(510a)으로 흘러나오는 제2양자점층(425) 형성용 물질의 양이 과도하게 많아지는 것을 효과적으로 방지할 수 있다.
제3개구(503) 내에는 전술한 것과 같이 투광층(435)이 위치한다. 제3개구(503)를 정의하는 격벽의 일부가 유실되어 제조과정 중 잉크젯 프린팅법으로 도팅되는 투광층(435) 형성용 물질이 제3개구(503) 외부로 유출된다 하더라도, 제조 후 제3화소(PX3)에서 방출되는 광량에는 매우 큰 변화가 발생하지 않을 수 있다. 하지만 투광층(435)이 산란체 등을 포함하기에, 가급적 투광층(435) 형성용 물질이 유출되는 양을 최소화하는 것이 바람직하다. 본 실시예에 따른 디스플레이 장치의 경우, 제3개구(503)를 정의하는 격벽 중 제3개구(503)와 보조개구(510) 사이에 위치한 격벽의 일부가 유실되어 제3개구(503) 내에 잉크젯 프린팅법으로 도팅되는 투광층(435) 형성용 물질이 제3개구(503) 내에 위치하지 않고 보조개구(510)로 흘러나오더라도, 보조개구(510)의 면적보다 좁은 면적의 보조공간(510d) 또는 보조공간(510b) 내로 흘러나오게 된다. 따라서 보조공간(510d) 또는 보조공간(510b)으로 흘러나오는 투광층(435) 형성용 물질의 양이 과도하게 많아지는 것을 효과적으로 방지할 수 있다.
한편, 전술한 것과 같이 보조개구(510)는 제1양자점층(415) 형성용 물질이나 제2양자점층(425) 형성용 물질을 잉크젯 프린팅법으로 도팅할 시, 해당 물질이 의도된 개구 내에 위치하지 않게 될 경우, 그러한 잘못된 위치에 도팅된 물질의 위치를 제한하는 역할을 할 수 있다. 예컨대 잉크젯 프린팅법으로 제1양자점층(415) 형성용 물질이 도팅되는 과정에서 해당 물질이 제1개구(501)을 벗어난 위치에 도팅될 시, 보조개구(510)는 제1양자점층(415) 형성용 물질이 보조개구(510) 내에 위치하도록 하여, 제2개구(502)나 제3개구(503) 내에 위치하게 되는 확률을 낮출 수 있다. 이를 위해서는 제1기판(400)에 수직인 방향(z축 방향)에서 바라볼 시 보조개구(510)도 충분한 면적을 확보할 필요가 있다. 본 실시예에 따른 디스플레이 장치의 경우, 보조개구(510)를 복수개의 보조공간들(510a, 510b, 510c, 510d)로 구획하는 보조격벽의 두께(dab, dac, dbc, dcd)를 얇게 함으로써, 보조개구(510)의 면적을 충분히 넓힐 수 있다.
아울러, 본 실시예에 따른 디스플레이 장치의 경우 제1개구(501), 제2개구(502) 및 제3개구(503)를 정의하는 격벽의 두께(d11a, d11c, d12, d13, d21a, d21d, d23, d31b)는 충분히 두껍게 함으로써, 제1개구(501), 제2개구(502) 또는 제3개구(503)를 정의하는 격벽의 일부가 유실되는 것을 방지할 수 있다. 결과적으로, 본 실시예에 따른 디스플레이 장치는 제1개구(501)들, 제2개구(502)들 및 제3개구(503)들을 정의하는 격벽의 두께(d11a, d11c, d12, d13, d21a, d21d, d23, d31b)가 보조개구(510) 내에 위치하는 보조격벽의 두께(dab, dac, dbc, dcd)보다 두껍게 하여, 이러한 효과들을 달성할 수 있다. 예컨대 제1개구(501)들, 제2개구(502)들 및 제3개구(503)들을 정의하는 격벽의 두께(d11a, d11c, d12, d13, d21a, d21d, d23, d31b)는 20um이고, 보조개구(510) 내에 위치하는 보조격벽의 두께(dab, dac, dbc, dcd)는 14um일 수 있다.
한편 전술한 것과 같이, 보조개구(510)로 흘러나오는 제1양자점층(415) 형성용 물질의 양이 과도하게 많게 되면, 제1개구(501) 내에 충분한 두께의 제1양자점층(415)이 형성되지 않게 되며, 이는 제1화소(PX1)가 불량화소가 되는 원인이 된다. 이는 제2화소(PX2)에 위치하는 제2개구(502)에 형성되는 제2양자점층(425)에 있어서도 마찬가지이다. 따라서 복수개의 보조공간들(510a, 510b, 510c, 510d) 각각의 넓이가, 제1개구(501), 제2개구(502) 및 제3개구(503) 중 최인접 개구의 넓이의 33% 이하가 되도록 할 수 있다.
어느 한 보조공간에 인접한 개구들의 개수는 2개 이상일 수 있다. 그 2개의 개구들 중 어느 한 개구의 중심에서 상기 보조공간의 중심까지의 거리가, 다른 한 개구의 중심에서 상기 보조공간의 중심까지의 거리보다 짧다면, 그 어느 한 개구가 상기 보조공간의 최인접 개구라 할 수 있다. 만일 그러한 2개의 개구들 중 어느 한 개구의 중심에서 상기 보조공간의 중심까지의 거리가 다른 한 개구의 중심에서 상기 보조공간의 중심까지의 거리와 동일하다면, 상기 보조공간의 넓이는 그러한 개구들의 넓이들 중 좁은 것의 33% 이하가 되도록 할 수 있다.
참고로 제1양자점층(415)이나 제2양자점층(425)의 (z축 방향으로의) 두께는 9um가 되도록 할 수 있으며, 만일 그 두께가 2.5um 이상 줄어들게 되면 해당 화소는 의도된 휘도보다 낮은 휘도의 광을 방출하게 되어, 불량화소가 된다. 복수개의 보조공간들(510a, 510b, 510c, 510d) 각각의 넓이가, 제1개구(501), 제2개구(502) 및 제3개구(503) 중 최인접 개구의 넓이의 33% 이하가 되도록 하는 것은, 예컨대 제1개구(501)를 정의하는 격벽의 일부가 유실되어 제1개구(501) 내에 형성되는 제1양자점층(415)이 두께가 줄어들더라도, 2.5um 이상 줄어드는 것을 방지하기 위함이다.
뱅크(500)의 제1개구(501)들, 제2개구(502)들 및 제3개구(503)들은 복수개의 라인들 상에 위치하고, 뱅크(500)의 보조개구(510)들은 복수개의 라인들 사이에 위치할 수 있다. 도 2에서는 예컨대 제1개구(501)들, 제2개구(502)들 및 제3개구(503)들이 x축과 평행하되 y축 방향으로 상호 이격된 가상의 제1라인(IL1)과 가상의 제2라인(IL2) 상에 위치하고, 보조개구(510)들은 가상의 제1라인(IL1)과 가상의 제2라인(IL2) 사이에 위치하는 것으로 도시하고 있다. 가상의 제1라인(IL1)과 가상의 제2라인(IL2) 각각 상에는 제1개구(501), 제2개구(502) 및 제3개구(503)의 조합이 반복하여 배열될 수 있는데, 도 2에서는 제1개구(501), 제2개구(502) 및 제3개구(503)가 -x 방향으로 순차로 배열된 조합이 x축을 따라 반복되는 것으로 도시하고 있다.
한편, 복수개의 라인들 중 일 라인인 가상의 제1라인(IL1) 상의 제1개구(501)의 중심은, 복수개의 라인들 중 가상의 제1라인(IL1)에 최인접한 가상의 제2라인(IL2) 상의 제2개구(502)와 제3개구(503) 사이에 대응하도록 할 수 있다. 즉, 제2개구(502)와 제3개구(503) 사이의 격벽이 제1개구(501)의 중심에 대략 대응할 수 있다. 이를 통해 뱅크(500)의 전체적인 구조를 더욱 강건하게 할 수 있다.
아울러, 복수개의 라인들 각각이 연장된 제1방향(x축 방향)에 있어서, 복수개의 보조공간들(510a, 510b, 510c, 510d) 각각의 길이는 제1개구(501), 제2개구(502) 및 제3개구(503) 각각의 길이보다 짧도록 할 수 있다. 또는, 복수개의 라인들 각각이 연장된 제1방향(x축 방향)에 있어서, 복수개의 보조공간들(510a, 510b, 510c, 510d) 각각의 길이는 제1개구(501), 제2개구(502) 및 제3개구(503) 각각의 길이 이하가 되도록 할 수 있다. 또한, 복수개의 라인들 각각이 연장된 제1방향(x축 방향)에 수직인 제2방향(y축 방향)에 있어서, 복수개의 보조공간들(510a, 510b, 510c, 510d) 각각의 길이가 제1개구(501), 제2개구(502) 및 제3개구(503) 각각의 길이보다 짧도록 할 수 있다. 이를 통해 제1개구(501), 제2개구(502) 및 제3개구(503)의 면적을 충분히 확보하여, 고휘도의 고품질 이미지를 디스플레이하는 디스플레이 장치를 구현할 수 있다.
한편, 도 2에 도시된 것과 같이 제1기판(400)에 수직인 방향(z축 방향)에서 바라볼 시, 보조공간들(510a, 510b, 510c, 510d) 각각은 내각이 둔각인 다각형 형상을 갖도록 할 수 있다. 이는 제1기판(400)에 수직인 방향(z축 방향)에서 바라볼 시, 보조공간들(510a, 510b, 510c, 510d) 각각이 모따기된 형상을 갖는 것으로 이해될 수 있다. 이는 도 3의 A 부분을 확대하여 도시하는 평면도인 도 4에 명확하게 도시되어 있다. 도 4에서는 모따기된 부분을 점선의 동그라므로 표시하고 있다. 예컨대 모따기된 길이(dch1, dch2)는 5um일 수 있다.
이와 같은 본 실시예에 따른 디스플레이 장치의 경우, 제1개구(501), 제2개구(502) 및 제3개구(503)를 정의하는 격벽과, 보조개구(510) 내에 위치하는 보조격벽이 만나는 부분이, 충분히 두꺼워지도록 할 수 있다. 또한, 보조개구(510) 내에 위치하는 보조격벽들이 서로 만나는 부분이 충분히 두꺼워지도록 할 수 있다. 이를 통해 뱅크(500)가 갖는 격벽의 구조적인 안정성을 획기적으로 높일 수 있다.
이는 제1개구(501)들, 제2개구(502)들 및 제3개구(503)들에 있어서도 마찬가지이다. 즉, 제1기판(400)에 수직인 방향(z축 방향)에서 바라볼 시, 제1개구(501)들, 제2개구(502)들 및 제3개구(503)들 각각은 내각이 둔각인 다각형 형상을 가질 수 있다. 이는 제1기판(400)에 수직인 방향(z축 방향)에서 바라볼 시, 제1개구(501)들, 제2개구(502)들 및 제3개구(503)들 각각이 모따기된 형상을 갖는 것으로 이해될 수 있다.
한편, 도 1 및 도 3에 도시된 것과 같이, 제1기판(400)의 제2기판(100) 방향(-z 방향)의 하면(400b)과 제1양자점층(415), 제2양자점층(425) 및 투광층(435) 사이에는, 칼라필터층이 위치할 수 있다. 즉, 제1기판(400)과 제1양자점층(415) 사이에는 제1칼라필터층(410)이 위치하고, 제1기판(400)과 제2양자점층(425) 사이에는 제2칼라필터층(420)이 위치하며, 제1기판(400)과 투광층(435) 사이에는 제3칼라필터층(430)이 위치할 수 있다. 제1칼라필터층(410)은 630nm 내지 780nm에 속하는 파장의 광만을 통과시키는 층일 수 있다. 제2칼라필터층(420)은 450nm 내지 495nm에 속하는 파장의 광만을 통과시키는 층일 수 있다. 제3칼라필터층(430)은 495nm 내지 570nm에 속하는 파장의 광만을 통과시키는 층일 수 있다.
이러한 제1칼라필터층(410) 내지 제3칼라필터층(430)은 외부로 방출되는 광의 색순도를 높여 디스플레이되는 이미지의 품질을 높일 수 있다. 또한, 제1칼라필터층(410) 내지 제3칼라필터층(430)은 외부로부터 디스플레이 장치로 입사하는 외광이 제1화소전극(311) 내지 제3화소전극(331)에서 반사된 후 다시 외부로 방출되는 비율을 낮춤으로써, 외광반사를 줄이는 역할을 할 수 있다. 제1칼라필터층(410) 내지 제3칼라필터층(430) 사이에는 필요에 따라 블랙매트릭스가 위치할 수 있다.
제3칼라필터층(430)은 도 1에 도시된 것과 같이 제1영역(A1)을 노출시키는 개구(421)를 갖는다. 개구(421)는 제1화소(PX1)의 영역을 정의하는 역할을 할 수 있다. 제1칼라필터층(410)은 적어도 이러한 개구(421)를 채운다. 또한 제3칼라필터층(430)은 도 1에 도시된 것과 같이 제2영역(A2)을 노출시키는 개구(412)를 갖는다. 개구(412)는 제2화소(PX2)의 영역을 정의하는 역할을 할 수 있다. 제2칼라필터층(420)은 적어도 이러한 개구(412)를 채운다. 한편, 제1칼라필터층(410)의 제3개구(503)방향의 끝단과 제2칼라필터층(420)의 제3개구(503) 방향의 끝단은 제3영역(A3)을 노출시키는 개구(423)를 정의한다. 개구(423)는 제3화소(PX3)의 영역을 정의하는 역할을 할 수 있다.
한편, 제1칼라필터층(410)과 제3칼라필터층(430)이 중첩된 부분, 제2칼라필터층(420)과 제3칼라필터층(430)이 중첩된 부분, 그리고 제1칼라필터층(410)과 제2칼라필터층(420)이 중첩된 부분은, 블랙매트릭스와 같은 역할을 할 수 있다. 예컨대 제1칼라필터층(410)은 630nm 내지 780nm에 속하는 파장의 광만을 통과시키고 제3칼라필터층(430)은 450nm 내지 495nm에 속하는 파장의 광만을 통과시킨다면, 제1칼라필터층(410)과 제3칼라필터층(430)이 중첩된 부분에서는 제1칼라필터층(410)과 제3칼라필터층(430)을 모두 통과할 수 있는 광이 이론상으로 존재하지 않기 때문이다.
한편, 충진재가 제1기판(400)과 제2기판(100)의 사이를 채울 수 있다. 예컨대 도 1에 도시된 것과 같은 디스플레이 장치의 경우 충진재가 보호층(600)과 대향전극(305)의 사이를 채울 수 있다. 그러한 충진재는 투광성인 물질을 포함할 수 있다. 예컨대 충진재는 아크릴계 수지 또는 에폭시계 수지를 포함할 수 있다.
도 5는 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이고, 도 6은 도 5의 디스플레이 장치를 도 5의 VI-VI'선을 따라 취한 단면을 개략적으로 도시하는 단면도이다. 도 6에 도시된 것과 같이 본 실시예에 따른 디스플레이 장치는 스페이서(700)를 가져, 제2기판(100)과 제1기판(400) 사이의 간격을 일정하게 유지하도록 할 수 있다. 이를 위해 도 5에서 B로 표시한 부분과 같이, 뱅크(500)는 이러한 스페이서(700)가 위치하기 위한 공간을 가질 수 있다. 이에 따라 일 보조개구(510)의 보조공간들(510a, 510b, 510c, 510d) 중 일 보조공간(510a')은, 다른 보조개구(510)의 보조공간들(510a, 510b, 510c, 510d) 중 대응하는 보조공간(510a)보다 좁은 면적을 가질 수 있다.
도 7은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이고 도 8은 도 7의 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다. 본 실시예에 따른 디스플레이 장치의 경우, 제1양자점층(415), 제2양자점층(425), 투광층(435) 및 뱅크(500)와, 제1칼라필터층(410), 제2칼라필터층(420) 및 제3칼라필터층(430) 사이에 저굴절률층(900)을 더 구비한다. 그리고 제1양자점층(415), 제2양자점층(425), 투광층(435) 및 뱅크(500)와 저굴절률층(900) 사이에 추가보호층(800)을 더 구비한다.
저굴절률층(900)은 굴절률이 낮은 유기물을 포함할 수 있으며, 제1양자점층(415) 및 제2양자점층(425) 등을 통과한 광이 제1기판(400)을 통해 외부로 취출되는 취출 효율을 높이는 역할을 할 수 있다. 추가보호층(800)은 실리콘옥사이드나 실리콘나이트라이드를 포함할 수 있으며, 보호층(600)과 함께 제1양자점층(415) 및 제2양자점층(425) 등에 외부로부터의 불순물이 침투하는 것을 방지하여 제1양자점층(415) 및 제2양자점층(425) 등을 보호하는 역할을 할 수 있다. 보조개구(510) 내에 아무런 물질이 존재하지 않는 경우, 보호층(600)은 보조개구(510) 내에서 추가보호층(800)과 컨택할 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
PX1: 제1화소 PX2: 제2화소
PX3: 제3화소 100: 제2기판
110: 버퍼층 131: 층간절연막
140: 평탄화층 150: 화소정의막
210: 제1박막트랜지스터 220: 제2박막트랜지스터
230: 제3박막트랜지스터 303: 중간층
305: 대향전극 311: 제1화소전극
321: 제2화소전극 331: 제3화소전극
400: 제1기판 410: 제1칼라필터층
415: 제1양자점층 420: 제2칼라필터층
425: 제2양자점층 430: 제3칼라필터층
435: 투광층 500: 뱅크
501: 제1개구 502: 제2개구
503: 제3개구 510: 보조개구
600: 보호층 700: 스페이서
800: 추가보호층 900: 저굴절률층

Claims (16)

  1. 제1기판;
    상기 제1기판 상에 위치하며, 제1개구들, 제2개구들, 제3개구들 및 보조개구들을 포함하며, 상기 제1개구들, 상기 제2개구들 및 상기 제3개구들을 정의하는 격벽의 두께는 상기 보조개구 내에 위치하는 보조격벽의 두께보다 두꺼운, 뱅크;
    상기 제1개구들 내에 위치하는 제1양자점층; 및
    상기 제2개구들 내에 위치하는 제2양자점층;
    을 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1양자점층은 통과하는 제1파장대역에 속하는 파장의 광을 제2파장대역에 속하는 파장의 광으로 변환시키고, 상기 제2양자점층은 통과하는 제1파장대역에 속하는 파장의 광을 제3파장대역에 속하는 파장의 광으로 변환시키는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제3개구들 내에 위치하며 입사광을 통과시키는 투광층;
    을 더 구비하는, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 뱅크가 사이에 위치하도록 상기 제1기판 하부에 위치하는 제2기판;
    상기 제2기판 상에 상호 이격되도록 배치된, 상기 제1개구에 대응하는 제1화소전극, 상기 제2개구에 대응하는 제2화소전극 및 상기 제3개구에 대응하는 제3화소전극;
    상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극 각각의 가장자리를 덮으며, 상기 제1화소전극의 중앙부를 노출시키는 개구, 상기 제2화소전극의 중앙부를 노출시키는 개구 및 상기 제3화소전극의 중앙부를 노출시키는 개구를 갖는, 화소정의막;
    상기 제1화소전극 내지 상기 제3화소전극 상에 위치하며 제1파장대역에 속하는 파장의 광을 방출할 수 있는 발광층; 및
    상기 발광층 상에 위치하는 대향전극;
    을 구비하는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 보조개구들 각각은 상기 보조격벽에 의해 복수개의 보조공간들로 구획되는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 복수개의 보조공간들 각각의 넓이는 상기 제1개구, 상기 제2개구 및 상기 제3개구 중 최인접 개구의 넓이의 33% 이하인, 디스플레이 장치.
  7. 제5항에 있어서,
    상기 제1기판에 수직인 방향에서 바라볼 시, 상기 보조공간들 각각은 내각이 둔각인 다각형 형상을 갖는, 디스플레이 장치.
  8. 제5항에 있어서,
    상기 제1기판에 수직인 방향에서 바라볼 시, 상기 보조공간들 각각은 모따기된 형상을 갖는, 디스플레이 장치.
  9. 제1항에 있어서,
    상기 제1개구들, 상기 제2개구들 및 상기 제3개구들은 복수개의 라인들 상에 위치하고, 상기 보조개구들은 상기 복수개의 라인들 사이에 위치하는, 디스플레이 장치.
  10. 제9항에 있어서,
    상기 복수개의 라인들 각각 상에는 상기 제1개구, 상기 제2개구 및 상기 제3개구의 조합이 반복하여 배열된, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 조합은 상기 제1개구, 상기 제2개구 및 상기 제3개구가 순차로 배열된 조합인, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 복수개의 라인들 중 제1라인 상의 상기 제1개구의 중심은 상기 복수개의 라인들 중 상기 제1라인에 최인접한 제2라인 상의 상기 제2개구와 상기 제3개구 사이에 대응하도록 위치하는, 디스플레이 장치.
  13. 제9항에 있어서,
    상기 보조개구들 각각은 상기 보조격벽에 의해 복수개의 보조공간들로 구획되고,
    상기 복수개의 라인들 각각이 연장된 제1방향에 있어서, 상기 복수개의 보조공간들 각각의 길이는 상기 제1개구, 상기 제2개구 및 상기 제3개구 각각의 길이보다 짧은, 디스플레이 장치.
  14. 제9항에 있어서,
    상기 보조개구들 각각은 상기 보조격벽에 의해 복수개의 보조공간들로 구획되고,
    상기 복수개의 라인들 각각이 연장된 제1방향에 수직인 제2방향에 있어서, 상기 복수개의 보조공간들 각각의 길이는 상기 제1개구, 상기 제2개구 및 상기 제3개구 각각의 길이보다 짧은, 디스플레이 장치.
  15. 제1항에 있어서,
    상기 제1기판에 수직인 방향에서 바라볼 시, 상기 제1개구들, 상기 제2개구들 및 상기 제3개구들 각각은 내각이 둔각인 다각형 형상을 갖는, 디스플레이 장치.
  16. 제1항에 있어서,
    상기 제1기판에 수직인 방향에서 바라볼 시, 상기 제1개구들, 상기 제2개구들 및 상기 제3개구들 각각은 모따기된 형상을 갖는, 디스플레이 장치.
KR1020210007670A 2021-01-19 2021-01-19 디스플레이 장치 KR20220105253A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210007670A KR20220105253A (ko) 2021-01-19 2021-01-19 디스플레이 장치
US17/523,785 US20220231087A1 (en) 2021-01-19 2021-11-10 Display apparatus
CN202210035221.7A CN114823794A (zh) 2021-01-19 2022-01-13 显示装置和形成显示装置的方法
EP22151917.6A EP4030485A1 (en) 2021-01-19 2022-01-18 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210007670A KR20220105253A (ko) 2021-01-19 2021-01-19 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20220105253A true KR20220105253A (ko) 2022-07-27

Family

ID=80447686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210007670A KR20220105253A (ko) 2021-01-19 2021-01-19 디스플레이 장치

Country Status (4)

Country Link
US (1) US20220231087A1 (ko)
EP (1) EP4030485A1 (ko)
KR (1) KR20220105253A (ko)
CN (1) CN114823794A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230069273A (ko) * 2021-11-11 2023-05-19 삼성디스플레이 주식회사 표시 패널

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009244296A (ja) * 2008-03-28 2009-10-22 Fuji Electric Holdings Co Ltd 色変換フィルタ
JP5312909B2 (ja) * 2008-11-11 2013-10-09 シャープ株式会社 カラー有機elディスプレイ用色変換フィルタパネルおよびカラー有機elディスプレイ
KR20180083020A (ko) * 2017-01-11 2018-07-20 삼성디스플레이 주식회사 표시 장치
KR102455695B1 (ko) * 2017-07-21 2022-10-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102572718B1 (ko) * 2018-09-14 2023-08-31 삼성디스플레이 주식회사 컬러 필터 및 이를 포함하는 표시 장치
KR20200039059A (ko) * 2018-10-04 2020-04-16 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR20200083813A (ko) * 2018-12-28 2020-07-09 삼성디스플레이 주식회사 표시 장치
KR20210086162A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20210147123A (ko) * 2020-05-27 2021-12-07 삼성디스플레이 주식회사 표시패널 및 표시패널의 제조방법
KR20210152058A (ko) * 2020-06-04 2021-12-15 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
EP4030485A1 (en) 2022-07-20
CN114823794A (zh) 2022-07-29
US20220231087A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
KR20220008995A (ko) 표시 패널
US20230240098A1 (en) Display apparatus
EP4030485A1 (en) Display apparatus
KR20220021079A (ko) 디스플레이 장치
US20230284483A1 (en) Display apparatus
CN219644494U (zh) 显示装置
US20230403905A1 (en) Display apparatus
US20230189575A1 (en) Display apparatus
CN219305335U (zh) 显示设备
US12069899B2 (en) Display apparatus having a bank on a pixel defining layer
US20230101498A1 (en) Display apparatus and method of manufacturing the same
US20240324427A1 (en) Display apparatus
US20240121991A1 (en) Display apparatus
US20240215414A1 (en) Display apparatus and method of manufacturing the same
US20230422569A1 (en) Display device
US20240155906A1 (en) Display apparatus
US20230209950A1 (en) Display apparatus
US20230125691A1 (en) Display apparatus and method of providing the same
US20240016024A1 (en) Display apparatus
US20230380239A1 (en) Display apparatus
US20230180533A1 (en) Display apparatus and method of manufacturing display apparatus
KR20240077579A (ko) 디스플레이 장치