KR20220102739A - Semiconductor device, Method for forming semiconductor nanorods, and Manufacturing the Same - Google Patents
Semiconductor device, Method for forming semiconductor nanorods, and Manufacturing the Same Download PDFInfo
- Publication number
- KR20220102739A KR20220102739A KR1020210005033A KR20210005033A KR20220102739A KR 20220102739 A KR20220102739 A KR 20220102739A KR 1020210005033 A KR1020210005033 A KR 1020210005033A KR 20210005033 A KR20210005033 A KR 20210005033A KR 20220102739 A KR20220102739 A KR 20220102739A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- nanorods
- metal
- substrate
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 239000002073 nanorod Substances 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000002184 metal Substances 0.000 claims abstract description 97
- 229910052751 metal Inorganic materials 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 76
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 42
- 239000003054 catalyst Substances 0.000 claims description 22
- 239000002105 nanoparticle Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000011888 foil Substances 0.000 claims description 6
- 239000002861 polymer material Substances 0.000 claims description 5
- 239000007787 solid Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 20
- 239000010949 copper Substances 0.000 description 18
- 230000008569 process Effects 0.000 description 17
- 229910052802 copper Inorganic materials 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 239000010409 thin film Substances 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 150000002739 metals Chemical class 0.000 description 9
- 239000004205 dimethyl polysiloxane Substances 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 8
- 229920000139 polyethylene terephthalate Polymers 0.000 description 8
- 239000005020 polyethylene terephthalate Substances 0.000 description 8
- 239000002243 precursor Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 239000002082 metal nanoparticle Substances 0.000 description 5
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 5
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000000635 electron micrograph Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 238000005054 agglomeration Methods 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000002923 metal particle Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000003917 TEM image Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 description 2
- -1 polydimethylsiloxane Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910000807 Ga alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004033 diameter control Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
- H10N30/853—Ceramic compositions
-
- H01L41/187—
-
- H01L41/0805—
-
- H01L41/193—
-
- H01L41/29—
-
- H01L41/316—
-
- H01L41/39—
-
- H01L41/45—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
- H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/09—Forming piezoelectric or electrostrictive materials
- H10N30/093—Forming inorganic materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/09—Forming piezoelectric or electrostrictive materials
- H10N30/098—Forming organic materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/1051—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
- H10N30/857—Macromolecular compositions
Abstract
Description
본 발명은 반도체 나노막대를 성장시키는 방법에 관한 것으로, 보다 구체적으로는, 반도체 소재가 아닌 금속지지대 상에 반도체 나노막대를 형성하는 방법에 관한 것이다. The present invention relates to a method of growing semiconductor nanorods, and more particularly, to a method of forming semiconductor nanorods on a metal support other than a semiconductor material.
반도체 소재를 이종의 기판 위에 성장하고자 하는 시도는 서로 다른 물질 특성을 하나의 소자 내에서 통합할 수 있는 가능성을 제공한다는 점에서 매우 큰 중요성을 가지고 있으며, 반도체 소재 개발의 초기부터 활발하게 연구되어 온 분야이다. Attempts to grow semiconductor materials on heterogeneous substrates are of great importance in that they provide the possibility to integrate different material properties into one device, and have been actively studied since the early days of semiconductor material development. is the field
이중에서도 특히 반도체 소재를 금속기판에 성장하는 것은 오래된 연구분야이다. 반도체와 금속은 매우 이질적인 특성을 갖는 소재이다. 금속은 뛰어난 열전도도 및 전기전도도를 가져 전기 배선 및 히트싱크(heat sink)로서 우수한 특성을 갖는다. 반도체는 도핑을 통해 다이오드, 트랜지스터 등의 기능성 능동소자를 제작할 수 있다. Among them, the growth of semiconductor materials on metal substrates is an old research field. Semiconductors and metals are materials with very different properties. Metals have excellent thermal and electrical conductivity, and thus have excellent properties as electrical wirings and heat sinks. By doping semiconductors, functional active devices such as diodes and transistors can be manufactured.
통상적으로 우수한 특성의 소자를 제작하기 위해서는 위의 두 가지 특성이 적절히 결합해야 하는데, 특히 고출력 광/전력 소자에서는 활성층의 발열에 의한 온도상승을 억제하기 위하여 낮은 오믹 저항과 우수한 열전도 특성을 갖는 금속 기판위에 반도체 소자를 구현하는 것이 바람직하다. 그러나 현재 기술적 한계로 반도체 소재를 직접 금속 기판 위에 성장하는 것은 매우 어렵다. 그러나, 금속은 높은 열전도도 및 전기전도도를 가지고 있으며, 유연성과 높은 가공성을 보이므로 금속 상부에 반도체 소재를 성장할 수 있다면 다양한 응용에서 큰 장점을 가지게 될 것이다In general, in order to manufacture a device with excellent characteristics, the above two characteristics must be properly combined. In particular, in a high-output optical/power device, a metal substrate having low ohmic resistance and excellent thermal conductivity in order to suppress the temperature rise due to heat generation of the active layer. It is desirable to implement a semiconductor device above. However, it is very difficult to directly grow a semiconductor material on a metal substrate due to current technical limitations. However, since metal has high thermal and electrical conductivity, flexibility and high workability, if a semiconductor material can be grown on the metal, it will have great advantages in various applications.
반도체 소재를 직접 금속 기판 위에 성장하는 것이 난해한 이유 중 하나로, 많은 금속들은 녹는점이 반도체 소재의 성장온도와 비슷하거나 낮고, 반도체와 매우 다른 결정구조를 가지고 있어 우수한 결정질을 갖는 박막형태의 반도체 성장은 매우 어려운 것이다. 또한 금속과 반도체는 매우 다른 열팽창 특성을 보이므로 고온에서 반도체 박막을 성장한 후 상온으로 온도를 떨어뜨리는 과정에서 박막 내의 크랙 형성과 기판으로부터의 박막 분리 등의 문제점을 가지고 있었다.One of the reasons why it is difficult to grow a semiconductor material directly on a metal substrate is that many metals have a melting point similar to or lower than the growth temperature of a semiconductor material, and have a crystal structure very different from that of a semiconductor. It would be difficult. In addition, since metals and semiconductors exhibit very different thermal expansion characteristics, they had problems such as crack formation in the thin film and separation of the thin film from the substrate in the process of growing the semiconductor thin film at high temperature and then lowering the temperature to room temperature.
본 발명의 목적은 금속지지대, 예를 들어 금속기판 위에 반도체 소재를 결합시키는 방법으로 반도체 나노막대를 성장하여 결함이 없는 우수한 결정질의 소재를 제작하고자 한다. An object of the present invention is to produce an excellent crystalline material without defects by growing a semiconductor nanorod by a method of bonding a semiconductor material on a metal support, for example, a metal substrate.
상술한 목적을 달성하기 위한 수단으로서, 본 발명의 일측면은 금속지지대; 상기 금속지지대 상부에 형성된 그래핀층; 및 상기 그래핀층 상부에 수직으로 형성된 반도체 나노막대들을 구비하는 반도체 디바이스를 제공한다.As a means for achieving the above object, one aspect of the present invention is a metal support; a graphene layer formed on the metal support; and semiconductor nanorods vertically formed on the graphene layer.
바람직하게는, 상기 반도체 나노막대들 사이에 지지를 위해서 형성된 폴리머물질이 추가로 구비될 수 있고, 상기 반도체 나노막대들 상부에 형성된 상부전극이 더 구비되는 것도 가능하다. Preferably, a polymer material formed for support between the semiconductor nanorods may be additionally provided, and an upper electrode formed on the semiconductor nanorods may be further provided.
바람직하게는, 상기 금속지지대는 호일 형태의 금속기판이고, 상기 금속기판은 지지력을 강화하기 위하여 PET 기판에 고정된다. Preferably, the metal support is a metal substrate in the form of a foil, and the metal substrate is fixed to the PET substrate in order to strengthen the supporting force.
본 발명의 다른 측면은, 반도체 나노막대 형성방법에 있어서, 금속지지대 상부에 그래핀층을 형성하는 단계; 및 상기 그래핀층 상부에 수직으로 형성된 반도체 나노막대들을 형성하는 단계를 구비하는 반도체 나노막대 형성방법을 제공한다.Another aspect of the present invention provides a method for forming a semiconductor nanorod, the method comprising: forming a graphene layer on a metal support; and forming semiconductor nanorods vertically formed on the graphene layer.
바람직하게는, 상기 반도체 나노막대들을 형성하는 단계는 상기 그래핀층을 확산 방지층으로 하여 그래핀층 위에 금속 촉매 나노입자를 제작한 후, 기체-액체-고체 성장법으로 반도체 나노막대를 성장한다. Preferably, in the forming of the semiconductor nanorods, the metal catalyst nanoparticles are prepared on the graphene layer using the graphene layer as a diffusion barrier layer, and then the semiconductor nanorods are grown by a gas-liquid-solid growth method.
바람직하게는, 상기 반도체 나노막대들 사이에 지지를 위해서 형성된 폴리머물질을 추가하는 단계를 더 구비할 수 있다.Preferably, the step of adding a polymer material formed for support between the semiconductor nanorods may be further included.
바람직하게는, 그래핀층을 형성하는 단계는 화학기상증착방식을 이용한다.Preferably, the step of forming the graphene layer uses a chemical vapor deposition method.
본 발명의 또 다른 측면은, 반도체 디바이스 제조방법에 있어서, 상술한 반도체 나노막대들을 형성하는 단계; 및 상기 반도체 나노막대들 상부에 상부전극을 형성하는 반도체 디바이스 제조방법을 제공한다.Another aspect of the present invention provides a method for manufacturing a semiconductor device, comprising: forming the above-described semiconductor nanorods; and a method of manufacturing a semiconductor device for forming an upper electrode on the semiconductor nanorods.
바람직하게는, 상기 금속지지대는 호일 형태의 금속기판이고, 상기 금속기판은 지지력을 강화하기 위하여 PET 기판에 고정된다.Preferably, the metal support is a metal substrate in the form of a foil, and the metal substrate is fixed to the PET substrate in order to strengthen the supporting force.
본 발명에 의하면, 반도체 나노막대를 금속 기판 위에 성장할 수 있게 됨으로써 반도체 기반의 소자를 우수한 열전도 및 전기전도 특성이 있는 금속 기판 위에 제작할 수 있는 가능성을 제시하였다. 특히 이러한 특성은 고전력/고출력 소자에서 큰 장점을 가질 것이다. According to the present invention, since the semiconductor nanorods can be grown on a metal substrate, the possibility of fabricating a semiconductor-based device on a metal substrate having excellent thermal and electrical conductivity is suggested. In particular, these characteristics will have great advantages in high-power/high-output devices.
도 1은 본 발명의 일실시예에 따른 반도체 나노막대 형성방법을 도시하고 있다.
도 2는 본 발명의 일실시예에 따른 반도체 디바이스이다.
도 3은 본 발명의 나노막대 형성방법에 있어, 그래핀 없이 구리기판 성장된 GaN 나노막대의 전자현미경 사진이고, 도 4는 그래핀이 증착된 구리기판 위에 성장된 GaN 나노막대의 전자현미경 사진이다.
도 5는 본 발명의 실시예에 따라서 성장된 GaN 나노막대의 결정성을 조사하기 위한 투과전자현미경 사진이다. 1 shows a method of forming a semiconductor nanorod according to an embodiment of the present invention.
2 is a semiconductor device according to an embodiment of the present invention.
3 is an electron micrograph of GaN nanorods grown on a copper substrate without graphene in the method for forming nanorods of the present invention, and FIG. 4 is an electron micrograph of GaN nanorods grown on a copper substrate on which graphene is deposited. .
5 is a transmission electron micrograph for examining the crystallinity of GaN nanorods grown according to an embodiment of the present invention.
본 명세서에 개시된 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서가 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하고, 본 명세서가 속하는 기술 분야의 통상의 기술자(이하 '당업자')에게 본 명세서의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서의 권리 범위는 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the invention disclosed herein, and methods of achieving them, will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present specification is not limited to the embodiments disclosed below, but may be implemented in various different forms, and only the present embodiments allow the disclosure of the present specification to be complete, and those of ordinary skill in the art to which this specification belongs. It is provided to fully inform those skilled in the art (hereinafter 'those skilled in the art') the scope of the present specification, and the scope of the present specification is only defined by the scope of the claims.
이하, 구리 기판에 성장된 GaN 나노막대의 예를 들어 설명하고자 한다. 하지만 이는 설명의 편의를 위한 것으로, 본 발명이 범위는 모든 종류의 금속 기판 위에 유사한 공정을 통해 구현된 모든 반도체 나노막대를 포괄하는 것으로 이해되어야 한다. Hereinafter, an example of GaN nanorods grown on a copper substrate will be described. However, this is for convenience of description, and it should be understood that the scope of the present invention encompasses all semiconductor nanorods implemented through a similar process on all kinds of metal substrates.
금속 기판은 높은 열전도도와 전기전도도로 특히 고출력 및 고전력 반도체 소자를 제작하는데 유용한 특성을 가지고 있다. 그러나 금속과 반도체의 상이한 결정구조, 큰 열팽창계수의 차이, 그리고 금속은 일반적으로 다결정 형태로 가공된다는 점 때문에 우수한 물성을 갖는 단일결정 형태의 반도체 소재를 금속 위에 성장하는 것은 매우 어려운 일이다. 이러한 이유로 고전력 소자는 반도체 기판 위에 제작된 후 금속 기판과 접착 공정을 거치고, 기존 반도체 기판으로부터 분리하는 복잡한 공정을 거치게 된다. 이는 공정비용의 상승과 낮은 수율의 문제점을 가지고 있어, 분리공정이 없는 반도체 소재-금속 기판 구조의 제작법은 반도체 공정의 중요한 돌파구가 될 것이다. Metal substrates have high thermal and electrical conductivity, and are particularly useful for manufacturing high-power and high-power semiconductor devices. However, it is very difficult to grow a single-crystal semiconductor material with excellent physical properties on a metal because of the different crystal structures of metals and semiconductors, large differences in thermal expansion coefficients, and the fact that metals are generally processed into polycrystalline forms. For this reason, a high-power device is fabricated on a semiconductor substrate, undergoes an adhesion process with a metal substrate, and then undergoes a complicated process of separating from the existing semiconductor substrate. This has problems of an increase in process cost and a low yield, so a method of manufacturing a semiconductor material-metal substrate structure without a separation process will be an important breakthrough in the semiconductor process.
이러한 목적으로는 반도체 나노구조가 더 의미있는 해결책이 되는데, 기존 박막형태의 반도체 필름은 격자구조의 불일치나 열팽창의 차이로 인한 스트레스의 효과로 인해 박막 내부에 다수의 결함을 생성하게 된다. 반면 반도체 나노막대는 구조의 기하학적 형태로 인해 기판으로부터 가해지는 스트레스를 완화시킬 수 있어 우수한 결정질을 유지할 수 있게 된다. For this purpose, a semiconductor nanostructure is a more meaningful solution. Conventional thin-film semiconductor films generate a number of defects in the thin film due to the effect of stress due to mismatch of lattice structure or difference in thermal expansion. On the other hand, the semiconductor nanorods can relieve the stress applied from the substrate due to the geometry of the structure, thereby maintaining excellent crystalline quality.
반도체 나노막대의 성장방법은 크게 두 가지로 나눌 수 있다. 첫 번째는 기판 위에 나노크기의 패턴을 제작하고, 패턴 위에 반도체 나노막대를 성장하는 방법이다. 이 방법은 우수한 품질의 반도체 나노막대를 정해진 모양과 밀도로 성장할 수 있지만, 나노 패턴의 제작이 저수율, 고비용이며, 높은 종횡비를 구현하기 어렵다는 단점이 있다. 두번째 방법은 기체-액체-고체 (Vapor-Liquid-Solid: VLS) 성장법으로 금속 촉매를 이용하여 반도체 나노막대를 성장하는 것이다. VLS 성장법의 공정은 다음과 같다. 기판 위에 아주 얇은 금속 층을 증착한 후 고온에서 어닐링을 하면 금속의 큰 표면장력으로 인해 반구형의 나노 크기의 입자들이 형성되는데, 이를 금속 괴상화(agglomeration)이라 한다. 성장 온도에서 나노 크기의 금속 입자들은 액체가 되는데, 여기에 적절한 전구체를 흘려주면 전구체 분자가 금속에 용해되게 된다. 금속 입자 내에서 전구체 농도가 포화농도 이상이 되면 기판과의 경계에서 반도체 증착이 일어나게 되고, 이 때 금속 입자의 모양에 따라 반도체 나노막대 구조가 생성된다. VLS 성장법은 다양한 기판 위에 높은 밀도의 반도체 나노막대를 저비용으로 성장할 수 있으므로, 반도체 나노막대의 상업적 이용에 효과적인 방법이다. 또한 과포화된 금속 촉매에서의 석출 반응을 통해 결정성장이 이루어지므로 기판의 결정성이나 결정방향과 무관한 반도체 나노막대의 성장이 가능한 장점이 있다. 본 발명은 상술한 두가지 방법 모두 적용이 가능하지만, VLS를 이용한 반도체 나노막대 성장법을 위주로 설명하고 있다. VLS 성장법은 금속 기판위에 반도체 나노막대를 성장하는 가장 가능성이 높은 방법이기 때문이다. There are two main methods for growing semiconductor nanorods. The first is a method of manufacturing a nano-sized pattern on a substrate and growing a semiconductor nanorod on the pattern. Although this method can grow high-quality semiconductor nanorods with a predetermined shape and density, the fabrication of nanopatterns has disadvantages in that it is difficult to achieve a low yield, high cost, and high aspect ratio. The second method is a vapor-liquid-solid (VLS) growth method to grow semiconductor nanorods using a metal catalyst. The process of the VLS growth method is as follows. When a very thin metal layer is deposited on a substrate and annealed at a high temperature, hemispherical nano-sized particles are formed due to the large surface tension of the metal, which is called metal agglomeration. At the growth temperature, the nano-sized metal particles become liquid, and if an appropriate precursor is flowed therein, the precursor molecules are dissolved in the metal. When the precursor concentration in the metal particles is higher than the saturation concentration, semiconductor deposition occurs at the boundary with the substrate, and at this time, a semiconductor nanorod structure is generated according to the shape of the metal particles. The VLS growth method is an effective method for commercial use of semiconductor nanorods because high-density semiconductor nanorods can be grown at low cost on various substrates. In addition, since crystal growth is performed through a precipitation reaction in a supersaturated metal catalyst, there is an advantage that semiconductor nanorods can be grown regardless of the crystallinity or crystal direction of the substrate. Although the present invention can be applied to both of the above-described methods, the semiconductor nanorod growth method using VLS is mainly described. This is because the VLS growth method is the most promising method for growing semiconductor nanorods on a metal substrate.
그러나 본 발명자들은 VLS 성장법으로 반도체 나노막대의 성장시 사용하는 금속 촉매가 높은 성장온도에서 액상으로 존재하고, 결과적으로 기판과 반응하여 합금을 형성하는 문제가 존재하는 것을 발견하였다. 이는 금속 기판에 손상을 가하며, 최적의 성장을 위한 금속 촉매의 조성을 유지하지 못 하도록 한다. 결과적으로 균일하고 밀도가 높은 반도체 나노막대를 금속 기판 위에 성장하기 어려운 문제점이 존재한다. However, the present inventors have discovered that there is a problem in that the metal catalyst used for growth of semiconductor nanorods by the VLS growth method exists in a liquid phase at a high growth temperature, and consequently reacts with the substrate to form an alloy. This damages the metal substrate and prevents the composition of the metal catalyst from being maintained for optimal growth. As a result, there is a problem in that it is difficult to grow uniform and dense semiconductor nanorods on a metal substrate.
이에 대한 해결책으로 본 발명자들은 금속기판 위에 얇은 그래핀 층을 도포하여 금속 기판과 금속촉매와의 혼합을 막고, 잘 제어된 금속촉매 조성에서 우수한 물성의 반도체 나노막대 성장을 구현할 수 있음을 확인하였다. 그래핀(graphene)은 육각형으로 배열된 탄소 단원자층으로써, 높은 전기전도도, 광투과성, 유연성, 화학적 안정성을 지니고 있다. 그래핀은 구리 기판 위에 화학기상증착법으로 성장되는데, 좋은 결정성의 고순도 그래핀을 높은 커버리지로 성장할 수 있다. As a solution to this, the present inventors applied a thin graphene layer on a metal substrate to prevent mixing of the metal substrate and the metal catalyst, and confirmed that it is possible to realize the growth of semiconductor nanorods with excellent physical properties in a well-controlled metal catalyst composition. Graphene is a carbon monoatomic layer arranged in a hexagon, and has high electrical conductivity, light transmittance, flexibility, and chemical stability. Graphene is grown by chemical vapor deposition on a copper substrate, and high-purity graphene with good crystallinity can be grown with high coverage.
이러한 배경 하에서, 본 발명은 금속 기판 위에 그래핀을 성장한 후 그 위에 기체-액체-고체 성장법(VLS) 성장의 촉매역할을 하는 금속을 증착하는 방식으로 금속 나노입자를 형성하는 방법을 제시한다. 결과적으로 나노입자를 구성하는 금속과 기판으로 사용한 금속 사이의 확산을 억제할 수 있어 금속 촉매의 조성을 일정하게 유지할 수 있고, 좋은 특성의 반도체 나노막대 성장이 가능하도록 한다.Under this background, the present invention proposes a method of forming metal nanoparticles by depositing a metal that serves as a catalyst for gas-liquid-solid growth (VLS) growth on a metal substrate after growing graphene. As a result, diffusion between the metal constituting the nanoparticles and the metal used as the substrate can be suppressed, so that the composition of the metal catalyst can be kept constant, and the growth of semiconductor nanorods with good properties is possible.
도 1은 본 발명의 일실시예에 따른 반도체 나노막대 형성방법을 도시하고 있다. 1 shows a method of forming a semiconductor nanorod according to an embodiment of the present invention.
도 1의 (a)를 참조하면, 먼저 금속지지물을 준비한다. 금속지지물이라 함은 적어도 일면의 상부에 금속층이나 일정 이상의 두께를 가지는 벌크 형태가 구비되어 있어서 그 위에 반도체 소재가 형성될 수 있는 구조물의 총칭하는 개념으로 이해되어야 한다. 금속지지물은 예를 들어 금속기판(100)이다. 금속기판(100)은 구리, 금, 은, 니켈 등 모든 종류의 금속을 포함하며, 기판의 구조는 상부에 반도체 소재가 형성될 수 있는 얇은 판의 형태를 갖는다. 이하 금속기판(100)으로 지칭한다. 바람직하게는, 구리 기판은 고순도 그래핀을 직접 성장할 수 있다는 점에서 다른 금속 기판에 비해 공정을 단순화할 수 있다. 따라서 구리 기판 위에 고출력 소자를 집적하는데 있어서 유리할 것으로 보인다. Referring to Figure 1 (a), first, a metal support is prepared. The metal support should be understood as a general term for a structure on which a semiconductor material can be formed because a metal layer or a bulk shape having a predetermined thickness or more is provided on at least one surface thereof. The metal support is, for example, the metal substrate 100 . The metal substrate 100 includes all kinds of metals such as copper, gold, silver, nickel, and the like, and the structure of the substrate has the form of a thin plate on which a semiconductor material can be formed. Hereinafter referred to as a metal substrate 100 . Preferably, the copper substrate can simplify the process compared to other metal substrates in that high-purity graphene can be directly grown. Therefore, it is expected to be advantageous in integrating high-power devices on a copper substrate.
금속기판(100) 상부에 그래핀층(110)을 형성한다. 그래핀층(110)을 형성하는 방식은 특별히 한정되지 않은 다양한 방식으로 가능한 바, 금속기판(100) 위에 바로 형성하는 것도 가능하고, 다른 기판에서 성장한 그래핀층(110)을 전사시키는 것도 가능하다. 예를 들어 구리 기판의 경우 기판 위에 그래핀층(110)은 화학기상증착법으로 바로 성장을 할 수 있고, 기타 금속의 경우 구리 위에 성장된 그래핀층(110)을 전사공정을 통해 이동시킬 수 있다. 그래핀층(110)을 화학기상증착으로 성장하는 경우, CVD 공정기술의 한계로 구리 기판의 전체 면에 그래핀을 성장하지 못할 수도 있다. 그래서 전체 면적 대비 그래핀 성장 영역의 비율이 문제시 된다. 본 발명의 경우, 전체 면적 대비 그래핀 성장 영역이 크면 클수록 더 넓은 영역에서 반도체 나노막대를 얻을 수 있으므로 더 유리하다. 본 발명의 일실시예에 따르면, 적어도 90% 이상이 되는 것이 효과적일 수 있다.A
다음으로, 도 1(b)를 참조하면, 그래핀층(110)의 표면에 얇은 금속층을 전자선증착법 또는 스퍼터링 방법으로 증착한다. Next, referring to FIG. 1B , a thin metal layer is deposited on the surface of the
표면에 증착되는 금속층은 열처리와 괴상화 과정을 거쳐 나노입자로 변화하게 된다. 이때 금속층의 두께가 나노입자의 크기와 밀도를 결정하는 중요한 요소가 된다. 그리고 금속층이 너무 두꺼운 경우 나노입자로 형상이 변화되지 않고 여전히 박막형태로 남아 있게 되어 반도체 나노막대 성장에 사용할 수 없다. 따라서, 바람직한 범위는 0.1 내지 10 nm 정도이고, 더욱 바람직하게는, 수 nm 두께를 사용가능하다. The metal layer deposited on the surface is changed into nanoparticles through heat treatment and agglomeration process. At this time, the thickness of the metal layer becomes an important factor in determining the size and density of nanoparticles. And if the metal layer is too thick, the shape is not changed to nanoparticles and still remains in the form of a thin film, so it cannot be used for growing semiconductor nanorods. Therefore, the preferable range is about 0.1 to 10 nm, and more preferably, a thickness of several nm can be used.
이 금속층은 이후 GaN 나노막대 성장의 촉매로 이용되므로 최적의 성장특성을 지닌 물질을 사용해야 한다. 통상적으로 Au, Ni, 또는 Au-In-Ga 합금이 금속 촉매로 사용된다. 이 금속층은 고온의 열처리를 통해 금속 나노입자들(120)의 형상으로 변형된다. 열처리 과정에서 표면에너지를 최적화하기 위한 금속박막의 변형이 일어나며, 이를 괴상화 (agglomeration) 현상이라 한다. 열처리의 온도는 사용하는 금속의 종류에 따라 달라지는데, 일반적으로 700-900℃의 온도가 사용된다. This metal layer is then used as a catalyst for GaN nanorod growth, so a material with optimal growth characteristics must be used. Typically, Au, Ni, or an Au-In-Ga alloy is used as the metal catalyst. The metal layer is transformed into the shape of the
한편, VLS 방법에 의한 반도체 나노막대 성장은 GaN 외에도 GaAs, InP, InAs 등 다양한 화합물반도체 나노막대가 가능하고. 금속촉매는 Au, Ni 이 바람직하지만, 다른 금속들도 필요시 채용가능하다.On the other hand, semiconductor nanorod growth by the VLS method is possible in addition to GaN, various compound semiconductor nanorods such as GaAs, InP, and InAs. The metal catalyst is preferably Au or Ni, but other metals can also be employed if necessary.
도 1의 (c)를 참조하면, 금속 나노입자들(120)이 형성된 기판을 반도체 성장을 위한 유기금속화학기상증착법 (MOCVD) 또는 분자선증착법(MBE) 장치에 로딩한 후 결정성장 온도까지 가열한다. 성장 온도에서 금속 나노입자들은 융해되어 액상으로 변하는데, 그 결과 VLS 성장법의 촉매로서 작용할 수 있다. 이 상태에서 GaN 전구체를 반응기로 흘려주면 금속 촉매와 기판의 경계면에서 GaN의 성장이 이루어지는데, 이때 나노입자의 형상에 따라 반도체 나노막대(130)의 모양으로 GaN이 형성되게 된다. Referring to (c) of FIG. 1, the substrate on which the
한편, 금속나노입자들은 VLS 성장의 촉매로 이용되기 때문에 성장과정에서 소모되지 않고 반도체 나노막대의 상부 표면에 남아있게 된다. 소자 공정에 나노입자가 방해가 되는 경우 금속 제거 공정으로 제거할 수도 있고, 또는 소자 동작에 문제가 되지 않는다면 그냥 놔둔 채로 사용하는 것도 가능하다.Meanwhile, since the metal nanoparticles are used as catalysts for VLS growth, they are not consumed during the growth process and remain on the upper surface of the semiconductor nanorods. If the nanoparticles interfere with the device process, they can be removed by a metal removal process, or if there is no problem with the device operation, it can be used as it is.
도 2는 본 발명의 일실시예에 따른 반도체 디바이스이다. 2 is a semiconductor device according to an embodiment of the present invention.
본 발명의 반도체 디바이스는 금속지지물, 예컨대 금속기판(100)과, 그 상부에 형성된 그래핀층(110), 그리고, 그래핀 상에 형성된 반도체 나노막대들(130)을 포함하여 구성될 수 있는데, 여기에 추가로 반도체 나노막대들을 고정시키기 위하여 폴리머 물질(145)이 반도체 반도체 나노막대들 사이에 게재되어 매트릭스 형상이 될 수 있다. 그리고, 반도체 나노막대들(130)의 상부에는 상부전극(150)이 포함된다. 이 경우, 금속기판(100)은 하부전극으로서의 역할을 수행하게 되고 상부전극과 하부전극의 사이에 반도체 나노막대들이 게재되어 있다.The semiconductor device of the present invention may include a metal support, for example, a metal substrate 100, a
도 3은 본 발명의 반도체 나노막대 형성방법에 있어, 그래핀 없이 구리기판 성장된 GaN 나노막대의 전자현미경 사진이고, 도 4는 그래핀이 증착된 구리기판 위에 성장된 GaN 나노막대의 전자현미경 사진이다.3 is an electron micrograph of GaN nanorods grown on a copper substrate without graphene in the method for forming semiconductor nanorods of the present invention, and FIG. 4 is an electron micrograph of GaN nanorods grown on a copper substrate on which graphene is deposited. to be.
도 3를 참조하면, 그래핀이 없는 구리 기판에서 성장된 GaN 나노막대의 형상은 대부분의 금속 촉매에서 반도체 나노막대가 성장이 되지 않았으며, 성장된 반도체 나노막대의 밀도가 매우 낮은 것을 알 수 있다. Referring to FIG. 3, the shape of the GaN nanorods grown on the graphene-free copper substrate showed that the semiconductor nanorods were not grown in most metal catalysts, and the density of the grown semiconductor nanorods was very low. .
반면 도 4는 구리 기판 위에 그래핀을 증착하고, GaN 나노막대 성장공정을 수행한 후의 사진이다. 균일한 지름을 갖는 높은 종횡비의 GaN 나노막대가 기판의 전면에 걸쳐 높은 밀도로 성장되었음을 확인할 수 있다. 이로부터 그래핀에 의한 금속 촉매와 기판 간의 상호 확산 억제가 균일한 특성의 반도체 나노막대를 성장하는데 있어 매우 중요한 효과를 갖는 것을 알 수 있다.On the other hand, FIG. 4 is a photograph after depositing graphene on a copper substrate and performing a GaN nanorod growth process. It can be seen that GaN nanorods of high aspect ratio with uniform diameter were grown at high density over the entire surface of the substrate. From this, it can be seen that the inhibition of interdiffusion between the metal catalyst and the substrate by graphene has a very important effect in growing semiconductor nanorods with uniform characteristics.
도 5는 본 발명의 실시예에 따라서 성장된 GaN 나노막대의 결정성을 조사하기 위한 투과전자현미경 사진이다. 도 5를 참조하면, 균일한 계면을 갖는 우수한 특성의 반도체 나노막대 형성을 확인할 수 있었으며, 원자 이미지로부터 단일결정의 반도체 나노막대가 성장되었음을 알 수 있다. 이는 구리 위에 단일결정 반도체 구조가 성장이 된 상황을 잘 나타내고 있다. 5 is a transmission electron micrograph for examining the crystallinity of GaN nanorods grown according to an embodiment of the present invention. Referring to FIG. 5 , it was confirmed that the semiconductor nanorods having excellent properties having a uniform interface were formed, and it can be seen that the single crystal semiconductor nanorods were grown from the atomic image. This well represents the situation in which a single crystal semiconductor structure is grown on copper.
(실험예)(Experimental example)
GaN 나노막대 성장GaN nanorod growth
그래핀으로 코팅된 Cu 포일에서 GaN 나노막대를 성장시키기 위해, MOCVD를 사용한 VLS 기술을 이용했다. 먼저 35 ㎛의 두께의 Cu 포일 위에 95 % 이상의 커버리지를 가진 단층 그래핀이 CVD에 의해 코팅되었다. 성장된 그래핀의 도메인 크기는 3 - 12 ㎛이고 시트 모빌리티(sheet mobility)는 3500 cm2v-1s-1 였다. VLS 성장 모드를 위한 금속촉매를 형성하기 위해, 0.7nm 두께의 Au 박막을 전자빔 증발기를 사용하여 증착했다. 그런 다음 Au/In/Ga 금속-합금 촉매를 형성하기 위한 목적으로, In 및 Ga 증착을 위해 샘플을 MOCVD 반응기에 로드했다. Ga 및 In의 저온 in-situ 증착은 각각 Ga 및 In에 대한 전구체로 trimethylindium 및 trimethylgallium (TMGa)을 사용하여 수행되었다. 그런 다음 샘플은 800 ℃에서 900 초 동안 30 Torr의 H2 분위기에서 어닐링했다. 그 결과, Au, In, Ga 박막이 응집되고 나노 크기의 Au/In/Ga 구형 합금 입자가 형성되어 VLS 성장의 촉매 역할을 했다. To grow GaN nanorods on graphene-coated Cu foils, the VLS technique using MOCVD was used. First, single-layer graphene with a coverage of 95% or more was coated by CVD on a 35 μm-thick Cu foil. The domain size of the grown graphene was 3 - 12 μm and the sheet mobility was 3500 cm 2 v −1 s −1 . To form a metal catalyst for the VLS growth mode, a 0.7 nm thick Au thin film was deposited using an electron beam evaporator. The samples were then loaded into a MOCVD reactor for In and Ga deposition, with the aim of forming Au/In/Ga metal-alloy catalysts. Low-temperature in-situ deposition of Ga and In was performed using trimethylindium and trimethylgallium (TMGa) as precursors for Ga and In, respectively. The samples were then annealed in an H 2 atmosphere of 30 Torr at 800 °C for 900 s. As a result, Au, In, and Ga thin films were aggregated and nano-sized Au/In/Ga spherical alloy particles were formed, which served as a catalyst for VLS growth.
금속-합금 촉매가 성공적으로 응집된 후, Ga 및 질소에 대한 전구체가 MOCVD 반응기에 도입되어 GaN 코어 나노막대를 성장시킨다. 이때 TMGa 및 NH3가 각각 Ga와 질소의 전구체로 사용되었다. TMGa 및 NH3의 유량은 58의 V/III 비율로, 53.4 μmol min-1 및 3.11 mmol min-1로 각각 유지되었다. GaN 코어 나노막대의 성장 시간은 3600 초 동안 고정되었고 온도와 압력은 820 ℃와 25 Torr로 설정되었다. MOCVD를 사용하여 GaN 코어 나노막대 주변의 측면 성장 기능을 입증하기 위해, GaN 나노막대의 쉘 성장도 직경 제어로 이어지는 VS 성장 모드를 채택하여 수행되었다. 성장 모드를 VLS에서 VS로 전환하기 위해 V / III 비율을 18,000까지 높이고 반응기 압력도 300 Torr로 높였다. TMGa 및 NH의 유량은 23.73 μmol min-1 및 427.3 mmol min-1 로 고정되었다. GaN 쉘의 시간은 H2 분위기 에서 2800 초로 고정되었다. 이러한 과정을 통해서 반도체 나노막대의 지름을 25 nm에서 100 nm 이상까지 조절할 수 있었다.After the metal-alloy catalyst is successfully agglomerated, precursors for Ga and nitrogen are introduced into the MOCVD reactor to grow GaN core nanorods. In this case, TMGa and NH 3 were used as precursors of Ga and nitrogen, respectively. The flow rates of TMGa and NH 3 were maintained at a V/III ratio of 58, 53.4 μmol min −1 and 3.11 mmol min −1 , respectively. The growth time of the GaN core nanorods was fixed for 3600 s, and the temperature and pressure were set at 820 °C and 25 Torr. To demonstrate the lateral growth function around GaN core nanorods using MOCVD, the shell growth of GaN nanorods was also performed by adopting the VS growth mode leading to diameter control. To switch the growth mode from VLS to VS, the V/III ratio was increased to 18,000 and the reactor pressure was also increased to 300 Torr. The flow rates of TMGa and NH were fixed at 23.73 μmol min −1 and 427.3 mmol min −1 . The GaN shell time was fixed at 2800 s in H 2 atmosphere. Through this process, the diameter of the semiconductor nanorods could be controlled from 25 nm to more than 100 nm.
디바이스 제작Device Fabrication
디바이스를 제작하기 위해, Cu 포일에서 성장한 반도체 나노막대에 폴리 디 메틸 실록산 (PDMS)를 코팅하여 NW-PDMS 매트릭스를 형성했다. 그런 다음 NW-PDMS 매트릭스가 형성된 Cu 포일을 PDMS 코팅된 PET(Polyethylene terephthalate) 기판 위에 올린 후, PDMS를 140℃에서 16 분 동안 경화시켜 고정하였다. Cu는 maleable하지만 탄력적이지 않기 때문에 PET 가 호스트 기질로 사용되도록 선택되었다. PET 기판과 Cu 포일 사이의 우수한 접착력을 보장하기 위해, PDMS를 PET 기판에 코팅하고 GaN NW 성장된 Cu 포일을 로드한 후 경화를 수행했다. PET 기판은 장치의 기계적 강도를 높이는 데 사용되며 PDMS로 캡슐화하면 디바이스에 내수성을 부여할 수 있다. 본 실험예에 의하면, Cu 포일이 하부전극을 역할을 수행한다. 상부컨택은 전자빔 증발법을 이용하였으며, 섀도우 마스크 접근 방식을 통해 200nm 두께의 Au 박막을 증착하여 상부 전극을 형성하였다.To fabricate the device, polydimethylsiloxane (PDMS) was coated on semiconductor nanorods grown on Cu foils to form a NW-PDMS matrix. Then, the Cu foil on which the NW-PDMS matrix was formed was placed on a PDMS-coated PET (polyethylene terephthalate) substrate, and then the PDMS was cured at 140° C. for 16 minutes and fixed. Because Cu is maleable but not elastic, PET was chosen to be used as the host substrate. In order to ensure good adhesion between the PET substrate and Cu foil, PDMS was coated on the PET substrate and cured after loading the GaN NW-grown Cu foil. PET substrates are used to increase the mechanical strength of the device, and encapsulation with PDMS can give the device water resistance. According to this experimental example, the Cu foil serves as the lower electrode. The upper contact was formed by electron beam evaporation, and a 200 nm thick Au thin film was deposited through a shadow mask approach to form the upper electrode.
GaN과 같은 반도체는 비 중심 대칭 결정 구조를 가지고 있다. 즉, GaN에 응력이 가해지면 양이온의 중심과 음이온의 균형이 맞지 않아 각 단위 셀에서 작은 쌍극자 모멘트를 생성하며 이러한 쌍극자 모멘트의 중첩은 GaN을 가로 지르는 압전 전위의 생성으로 이어진다. 따라서, 상술한 반도체 디바이스의 하나의 응용은 압전전위를 발생시키는 에너지 하베스터로서의 활용이다. Semiconductors such as GaN have a non-centrosymmetric crystal structure. That is, when GaN is stressed, the center of cations and anions are out of balance, creating a small dipole moment in each unit cell, and the superposition of these dipole moments leads to the creation of piezoelectric dislocations across GaN. Accordingly, one application of the above-described semiconductor device is utilization as an energy harvester for generating a piezoelectric potential.
본 실험예에 의한 디바이스의 경우, 최대 압전 출력 전압 및 전류 밀도가 각각 19.7V 및 1.9 mA cm-2로 기록되었고, 굽힘, 진동, 공기 흐름, 손가락 누르기, 발 치기, 유체 흐름 및 수직 힘과 같은 다양한 주변 작동 소스에서 에너지를 수집하는 에너지 하베스터가 될 수 있음을 보여주었다. 이와 같은 높은 변환 효율로 인해 본 디바이스는 여러 LED에 전원을 공급할 수 있으므로 전자 장치에 전원을 공급하는 데 사용할 수 있을 것으로 보인다. 더 중요한 것은 본 디바이스가 400 만 번 이상의 작동주기 후에도 성능을 유지하여 자체 동력 시스템을 위한 생체 역학 및 주변 작동 소스를 사용하는 실제 응용 분야에 적용가능할 것으로 보인다. In the case of the device according to this experimental example, the maximum piezoelectric output voltage and current density were recorded as 19.7V and 1.9 mA cm -2 , respectively, such as bending, vibration, air flow, finger press, foot stroke, fluid flow and vertical force. It has been shown that it can be an energy harvester that collects energy from a variety of ambient operating sources. Due to this high conversion efficiency, the device can power multiple LEDs and thus can be used to power electronic devices. More importantly, the device maintains its performance after more than 4 million actuation cycles, making it feasible for practical applications using biomechanical and ambient actuation sources for self-powered systems.
본 발명의 실험예와 관련된 사항들은 본 발명자들에 의하여 공개된 논문 Highly Durable Piezoelectric Nanogenerator by Heteroepitaxy of GaN Nanowires on Cu Foil for Enhanced Output Using Ambient Actuation Sources(Adv. Energy Mater. 2020, 2002608)에 기록된 사항들이 본 명세서에 병합된다. Matters related to the experimental examples of the present invention are those recorded in the paper Highly Durable Piezoelectric Nanogenerator by Heteroepitaxy of GaN Nanowires on Cu Foil for Enhanced Output Using Ambient Actuation Sources (Adv. Energy Mater. 2020, 2002608) published by the present inventors are incorporated herein.
전술한 본 발명에 따른 에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.Although the above-described preferred embodiments for according to the present invention have been described, the present invention is not limited thereto, and it is possible to carry out various modifications within the scope of the claims, the detailed description of the invention, and the accompanying drawings. Also belongs to the present invention.
Claims (10)
상기 금속지지대 상부에 형성된 그래핀층; 및
상기 그래핀층 상부에 수직으로 형성된 반도체 나노막대들을 구비하는 반도체 디바이스.
metal support;
a graphene layer formed on the metal support; and
A semiconductor device comprising semiconductor nanorods vertically formed on the graphene layer.
상기 반도체 나노막대들 사이에 지지를 위해서 형성된 폴리머물질이 추가로 구비된 반도체 디바이스.
The method of claim 1,
A semiconductor device further comprising a polymer material formed for support between the semiconductor nanorods.
상기 반도체 나노막대들 상부에 형성된 상부전극이 더 구비되는 반도체 디바이스.
3. The method of claim 2,
A semiconductor device further comprising an upper electrode formed on the semiconductor nanorods.
상기 금속지지대는 호일 형태의 금속기판이고,
상기 금속기판은 지지력을 강화하기 위하여 PET 기판에 고정되는 반도체 디바이스.
The method of claim 1,
The metal support is a metal substrate in the form of a foil,
The metal substrate is a semiconductor device fixed to the PET substrate in order to strengthen the supporting force.
금속지지대 상부에 그래핀층을 형성하는 단계; 및
상기 그래핀층 상부에 수직으로 형성된 반도체 나노막대들을 형성하는 단계를 구비하는 반도체 나노막대 형성방법.
A method for forming a semiconductor nanorod, comprising:
forming a graphene layer on the metal support; and
and forming semiconductor nanorods vertically formed on the graphene layer.
상기 반도체 나노막대들을 형성하는 단계는 상기 그래핀층을 확산 방지층으로 하여 그래핀층 위에 금속 촉매 나노입자를 제작한 후, 기체-액체-고체 성장법으로 반도체 나노막대를 성장하는 반도체 나노막대 형성방법.
6. The method of claim 5,
In the step of forming the semiconductor nanorods, the semiconductor nanorods are grown by a gas-liquid-solid growth method after manufacturing metal catalyst nanoparticles on the graphene layer using the graphene layer as a diffusion barrier layer.
상기 반도체 나노막대들 사이에 지지를 위해서 형성된 폴리머물질을 추가하는 단계를 더 구비하는 반도체 나노막대 형성방법.
6. The method of claim 5,
The method of forming semiconductor nanorods further comprising the step of adding a polymer material formed for support between the semiconductor nanorods.
상기 그래핀층을 형성하는 단계는 화학기상증착방식을 이용하는 반도체 나노막대 형성방법.
6. The method of claim 5,
The step of forming the graphene layer is a method of forming a semiconductor nanorod using a chemical vapor deposition method.
제5 항 내지 제8 항 중 어느 한 항에 따른 반도체 나노막대들을 형성하는 단계; 및
상기 반도체 나노막대들 상부에 상부전극을 형성하는 반도체 디바이스 제조방법.
A method for manufacturing a semiconductor device, comprising:
9. A method comprising: forming semiconductor nanorods according to any one of claims 5 to 8; and
A method of manufacturing a semiconductor device for forming an upper electrode on the semiconductor nanorods.
상기 금속지지대는 호일 형태의 금속기판이고,
상기 금속기판은 지지력을 강화하기 위하여 PET 기판에 고정되는 반도체 디바이스의 제조방법.
10. The method of claim 9,
The metal support is a metal substrate in the form of a foil,
The method of manufacturing a semiconductor device in which the metal substrate is fixed to a PET substrate in order to strengthen the supporting force.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210005033A KR102618807B1 (en) | 2021-01-14 | 2021-01-14 | Semiconductor device, Method for forming semiconductor nanorods, and Manufacturing the Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210005033A KR102618807B1 (en) | 2021-01-14 | 2021-01-14 | Semiconductor device, Method for forming semiconductor nanorods, and Manufacturing the Same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220102739A true KR20220102739A (en) | 2022-07-21 |
| KR102618807B1 KR102618807B1 (en) | 2023-12-28 |
Family
ID=82610304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210005033A KR102618807B1 (en) | 2021-01-14 | 2021-01-14 | Semiconductor device, Method for forming semiconductor nanorods, and Manufacturing the Same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102618807B1 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100132932A (en) * | 2009-06-10 | 2010-12-20 | 성균관대학교산학협력단 | Method for growing of vertical nanowire using anodic oxide with matrix array of pores |
| KR20110110538A (en) * | 2010-04-01 | 2011-10-07 | 성균관대학교산학협력단 | Nanostructured film on the graphene by electrochemistry |
| KR20120092466A (en) * | 2011-02-11 | 2012-08-21 | 성균관대학교산학협력단 | Paper-based nanogenerator |
| KR20140052514A (en) * | 2012-10-24 | 2014-05-07 | 한국과학기술원 | Carbon nanotube membrane having regular pores and method for manufacturing the same |
| KR20160120572A (en) * | 2015-04-08 | 2016-10-18 | 전북대학교산학협력단 | Photoconductive device based on a nanowire grown using graphene and Method for manufacturing the same |
| KR20170083551A (en) | 2014-11-07 | 2017-07-18 | 레키스포르트 아게 | Cross-country ski pole handle |
-
2021
- 2021-01-14 KR KR1020210005033A patent/KR102618807B1/en active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100132932A (en) * | 2009-06-10 | 2010-12-20 | 성균관대학교산학협력단 | Method for growing of vertical nanowire using anodic oxide with matrix array of pores |
| KR20110110538A (en) * | 2010-04-01 | 2011-10-07 | 성균관대학교산학협력단 | Nanostructured film on the graphene by electrochemistry |
| KR20120092466A (en) * | 2011-02-11 | 2012-08-21 | 성균관대학교산학협력단 | Paper-based nanogenerator |
| KR20140052514A (en) * | 2012-10-24 | 2014-05-07 | 한국과학기술원 | Carbon nanotube membrane having regular pores and method for manufacturing the same |
| KR20170083551A (en) | 2014-11-07 | 2017-07-18 | 레키스포르트 아게 | Cross-country ski pole handle |
| KR20160120572A (en) * | 2015-04-08 | 2016-10-18 | 전북대학교산학협력단 | Photoconductive device based on a nanowire grown using graphene and Method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102618807B1 (en) | 2023-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Yu et al. | Van der Waals epitaxy of iii‐nitride semiconductors based on 2D materials for flexible applications | |
| US7666791B2 (en) | Systems and methods for nanowire growth and harvesting | |
| US7951422B2 (en) | Methods for oriented growth of nanowires on patterned substrates | |
| TWI711072B (en) | Processes for growing nanowires or nanopyramids | |
| Tomioka et al. | Selective-area growth of vertically aligned GaAs and GaAs/AlGaAs core–shell nanowires on Si (111) substrate | |
| US7785922B2 (en) | Methods for oriented growth of nanowires on patterned substrates | |
| CN101510504B (en) | Transversal epitaxial growth method for nano area of semiconductor film | |
| Mazid Munshi et al. | Advances in semiconductor nanowire growth on graphene | |
| CN103378239B (en) | Epitaxial structure | |
| JP5795527B2 (en) | Fabrication method of nanowire | |
| KR20140112061A (en) | A nanowire device having graphene top and bottom electrodes and method of making such a device | |
| CN106960781A (en) | A kind of gallium nitride film and preparation method thereof and graphene film and preparation method thereof | |
| CN103378236A (en) | Epitaxy structural body with microstructure | |
| JP5655228B2 (en) | Manufacturing method of semiconductor structure | |
| CN112490112A (en) | Gallium oxide film and heteroepitaxial growth method and application thereof | |
| CN103378235A (en) | Light emitting diode | |
| Song et al. | Recent Advances in Mechanically Transferable III‐Nitride Based on 2D Buffer Strategy | |
| Hong et al. | Van der Waals heteroepitaxy of semiconductor nanowires | |
| Tang et al. | Twinning in TiSi 2-island catalyzed Si nanowires grown by gas-source molecular-beam epitaxy | |
| KR102161547B1 (en) | FABRICATING METHOD OF β-Ga2O3 THIN FILM LAYER WITH EXCELLENT ELECTRICAL AND THERMAL PROPERTIES | |
| KR102618807B1 (en) | Semiconductor device, Method for forming semiconductor nanorods, and Manufacturing the Same | |
| KR101137514B1 (en) | Method for manufacturing nitride semiconductor device using nano particle | |
| CN114678257A (en) | Nitride template based on metal substrate and preparation method and application thereof | |
| Waseem et al. | Cu2O heterostructured GaN thin film and GaN nanowire piezoelectric nanogenerators | |
| WO2011014408A1 (en) | Nanowire synthesis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |