KR20220099540A - 표시 장치, 표시 모듈, 및 전자 기기 - Google Patents

표시 장치, 표시 모듈, 및 전자 기기 Download PDF

Info

Publication number
KR20220099540A
KR20220099540A KR1020227014441A KR20227014441A KR20220099540A KR 20220099540 A KR20220099540 A KR 20220099540A KR 1020227014441 A KR1020227014441 A KR 1020227014441A KR 20227014441 A KR20227014441 A KR 20227014441A KR 20220099540 A KR20220099540 A KR 20220099540A
Authority
KR
South Korea
Prior art keywords
transistor
layer
light
light emitting
pixel electrode
Prior art date
Application number
KR1020227014441A
Other languages
English (en)
Inventor
슌뻬이 야마자끼
šœ뻬이 야마자끼
겐이찌 오까자끼
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20220099540A publication Critical patent/KR20220099540A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K65/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element and at least one organic radiation-sensitive element, e.g. organic opto-couplers
    • H01L27/288—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H01L27/3234—
    • H01L27/3248—
    • H01L27/3262—
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by at least one potential or surface barrier
    • H01L31/173—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by at least one potential or surface barrier formed in, or on, a common substrate
    • H01L51/5056—
    • H01L51/5092—
    • H01L51/5206—
    • H01L51/5225—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Abstract

표시 장치는 수광 소자 및 제 1 트랜지스터를 포함하는 제 1 화소 회로, 및 발광 소자 및 제 2 트랜지스터를 포함하는 제 2 화소 회로를 포함한다. 수광 소자는 제 1 화소 전극과 공통 전극 사이에 활성층을 포함하고, 발광 소자는 제 2 화소 전극과 공통 전극 사이에 발광층을 포함한다. 제 1 화소 전극과 제 2 화소 전극은 동일한 면에 위치한다. 활성층 및 발광층은 상이한 유기 화합물을 함유한다. 제 1 트랜지스터의 소스 또는 드레인은 제 1 화소 전극에 전기적으로 접속되고, 제 2 트랜지스터의 소스 또는 드레인은 제 2 화소 전극에 전기적으로 접속된다. 제 1 트랜지스터는 금속 산화물을 함유하는 제 1 반도체층을 포함하고, 제 2 트랜지스터는 다결정 실리콘을 함유하는 제 2 반도체층을 포함한다.

Description

표시 장치, 표시 모듈, 및 전자 기기
본 발명의 일 형태는 표시 장치에 관한 것이다. 본 발명의 일 형태는 촬상 기능을 가지는 표시 장치에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에 개시(開示)된 본 발명의 일 형태의 기술분야의 예에는 반도체 장치, 표시 장치, 발광 장치, 전력 저장 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 및 이들의 제작 방법이 포함된다. 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 말한다.
근년, 정보 단말기(예를 들어, 스마트폰, 태블릿 단말, 및 노트북형 퍼스널 컴퓨터(PC)), 텔레비전 장치, 및 모니터 장치 등의 다양한 장치에 표시 장치가 사용되고 있다. 또한 근년, 표시 장치는 화상을 표시하는 기능에 더하여, 터치 패널 기능 및 인증을 위하여 지문을 촬상하는 기능 등의 다양한 기능을 가지는 것이 요구되고 있다.
표시 장치로서, 발광 소자를 포함하는 발광 장치가 개발되고 있다. 일렉트로루미네선스를 이용한 발광 소자(이하, EL 소자라고 함)는, 박형화 및 경량화의 용이성, 입력 신호에 대한 고속 응답성, 및 직류 저전압 구동이 가능 등의 특징을 가지고, 표시 장치에 사용되고 있다. 예를 들어, 특허문헌 1에 유기 EL 소자가 사용된 플렉시블 발광 장치가 개시(開示)되어 있다.
일본 공개특허공보 특개2014-197522호
본 발명의 일 형태의 과제는 촬상 기능을 가지는 표시 장치를 제공하는 것이다. 본 발명의 일 형태의 과제는 기능성이 높은 표시 장치를 제공하는 것이다. 본 발명의 일 형태의 과제는 표시 품질이 높은 화상을 표시할 수 있는 표시 장치를 제공하는 것이다. 본 발명의 일 형태의 과제는 양호하게 촬상할 수 있는 표시 장치를 제공하는 것이다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하지 않는다. 본 발명의 일 형태는 상기 과제 모두를 달성할 필요는 없다. 명세서, 도면, 및 청구항 등의 기재로부터 이들 이외의 과제를 추출할 수 있다.
본 발명의 일 형태는 제 1 화소 회로 및 제 2 화소 회로를 포함하는 표시 장치이다. 제 1 화소 회로는 수광 소자 및 제 1 트랜지스터를 포함한다. 제 2 화소 회로는 발광 소자 및 제 2 트랜지스터를 포함한다. 수광 소자는 제 1 화소 전극, 활성층, 및 공통 전극을 포함한다. 발광 소자는 제 2 화소 전극, 발광층, 및 공통 전극을 포함한다. 제 1 화소 전극과 제 2 화소 전극은 동일한 면에 위치한다. 활성층은 제 1 화소 전극 위에 위치하고 제 1 유기 화합물을 함유한다. 발광층은 제 2 화소 전극 위에 위치하고 제 1 유기 화합물과 다른 제 2 유기 화합물을 함유한다. 공통 전극은 활성층을 개재(介在)하여 제 1 화소 전극과 중첩되는 부분 및 발광층을 개재하여 제 2 화소 전극과 중첩되는 부분을 포함한다. 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 화소 전극에 전기적으로 접속되고, 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 제 2 화소 전극에 전기적으로 접속된다. 제 1 트랜지스터 및 제 2 트랜지스터는 각각 반도체층에 다결정 실리콘을 함유한다.
상기에 있어서, 제 1 트랜지스터 및 제 2 트랜지스터의 각각은 반도체층을 개재하여 서로 중첩되는 제 1 게이트와 제 2 게이트를 포함하는 것이 바람직하다. 이 경우, 제 1 게이트와 제 2 게이트는 서로 전기적으로 접속되는 것이 바람직하다.
본 발명의 다른 일 형태는 제 1 화소 회로 및 제 2 화소 회로를 포함하는 표시 장치이다. 제 1 화소 회로는 수광 소자 및 제 1 트랜지스터를 포함한다. 제 2 화소 회로는 발광 소자 및 제 2 트랜지스터를 포함한다. 수광 소자는 제 1 화소 전극, 활성층, 및 공통 전극을 포함한다. 발광 소자는 제 2 화소 전극, 발광층, 및 공통 전극을 포함한다. 제 1 화소 전극과 제 2 화소 전극은 동일한 면에 위치한다. 활성층은 제 1 화소 전극 위에 위치하고 제 1 유기 화합물을 함유한다. 발광층은 제 2 화소 전극 위에 위치하고 제 1 유기 화합물과 다른 제 2 유기 화합물을 함유한다. 공통 전극은 활성층을 개재하여 제 1 화소 전극과 중첩되는 부분 및 발광층을 개재하여 제 2 화소 전극과 중첩되는 부분을 포함한다. 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 화소 전극에 전기적으로 접속되고, 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 제 2 화소 전극에 전기적으로 접속된다. 제 1 트랜지스터는 금속 산화물을 함유하는 제 1 반도체층을 포함하고, 제 2 트랜지스터는 다결정 실리콘을 함유하는 제 2 반도체층을 포함한다.
상기에 있어서, 제 1 트랜지스터는 제 1 반도체층 위에 위치하는 제 3 게이트 및 제 1 반도체층을 개재하여 제 3 게이트와 중첩되는 제 4 게이트를 포함하는 것이 바람직하다. 제 2 트랜지스터는 제 2 반도체층 위에 위치하는 제 5 게이트 및 제 2 반도체층을 개재하여 제 5 게이트와 중첩되는 제 6 게이트를 포함하는 것이 바람직하다. 이 경우, 제 4 게이트와 제 5 게이트는 동일한 면에 위치하고 동일한 금속 원소를 함유하는 것이 바람직하다.
상기에 있어서, 제 1 트랜지스터의 소스 및 드레인과 제 2 트랜지스터의 소스 및 드레인은 동일한 면에 위치하고 동일한 금속 원소를 함유하는 것이 바람직하다.
또한, 상기에 있어서, 공통층을 포함하는 것이 바람직하다. 이 경우, 공통층은 제 1 화소 전극과 공통 전극 사이에서 활성층과 중첩되는 부분 및 제 2 화소 전극과 공통 전극 사이에서 발광층과 중첩되는 부분을 포함하는 것이 바람직하다.
또는, 상기에 있어서, 제 1 공통층 및 제 2 공통층을 포함하는 것이 바람직하다. 이 경우, 제 1 공통층은 제 1 화소 전극과 활성층 사이에 위치하는 부분 및 제 2 화소 전극과 발광층 사이에 위치하는 부분을 포함하는 것이 바람직하다. 제 2 공통층은 활성층과 공통 전극 사이에 위치하는 부분 및 발광층과 공통 전극 사이에 위치하는 부분을 포함하는 것이 바람직하다.
상기에 있어서, 제 1 화소 회로는 제 3 트랜지스터를 포함하는 것이 바람직하다. 이 경우, 제 3 트랜지스터는 반도체층에 다결정 실리콘을 함유하는 것이 바람직하다.
상기에 있어서, 제 2 화소 회로는 제 4 트랜지스터를 포함하는 것이 바람직하다. 이 경우, 제 4 트랜지스터는 반도체층에 금속 산화물을 함유하는 것이 바람직하다.
상기에 있어서, 제 1 기판 및 제 2 기판을 포함하는 것이 바람직하다. 이 경우, 제 1 트랜지스터 및 제 2 트랜지스터는 제 1 기판과 제 2 기판 사이에 위치하는 것이 바람직하다. 또한, 제 1 화소 전극이 제 1 트랜지스터와 제 2 기판 사이에 위치하고, 제 2 화소 전극이 제 2 트랜지스터와 제 2 기판 사이에 위치하는 것이 바람직하다. 또한, 제 1 기판 및 제 2 기판은 가요성을 가지는 것이 바람직하다.
본 발명의 다른 일 형태는 상기 표시 장치들 중 어느 하나와, 커넥터 또는 집적 회로를 포함하는 표시 모듈이다.
본 발명의 다른 형태는 상술한 표시 모듈과, 안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 및 조작 버튼 중 적어도 하나를 포함하는 전자 기기이다.
본 발명의 일 형태에 의하여, 촬상 기능을 가지는 표시 장치를 제공할 수 있다. 또는 기능성이 높은 표시 장치를 제공할 수 있다. 또는 표시 품질이 높은 화상을 표시할 수 있는 표시 장치를 제공할 수 있다. 또는 양호하게 촬상할 수 있는 표시 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하지 않는다. 본 발명의 일 형태는 상기 효과 모두를 가질 필요는 없다. 명세서, 도면, 및 청구항 등의 기재로부터 이들 이외의 효과를 추출할 수 있다.
첨부 도면에 있어서:
도 1의 (A)는 표시 장치의 구조예를 도시한 것이고, 도 1의 (B) 및 (C)는 화소 회로의 회로도이고,
도 2의 (A) 및 (B)는 표시 장치의 구동 방법을 각각 나타낸 타이밍 차트이고,
도 3의 (A) 및 (B)는 각각 화소 회로의 회로도이고,
도 4의 (A) 내지 (C)는 각각 화소 회로의 회로도이고,
도 5의 (A) 및 (B)는 각각 표시 장치의 단면 개략도이고,
도 6의 (A) 및 (B)는 각각 표시 장치의 단면 개략도이고,
도 7의 (A), (B), (D), 및 (F) 내지 (H)는 표시 장치의 구조예를 도시한 것이고, 도 7의 (C) 및 (E)는 화상의 예를 도시한 것이고,
도 8의 (A) 내지 (D)는 표시 장치의 구조예를 도시한 것이고,
도 9의 (A) 내지 (C)는 각각 표시 장치의 구조예를 도시한 것이고,
도 10의 (A) 및 (B)는 각각 표시 장치의 구조예를 도시한 것이고,
도 11의 (A) 내지 (C)는 각각 표시 장치의 구조예를 도시한 것이고,
도 12는 표시 장치의 구조예를 도시한 것이고,
도 13은 표시 장치의 구조예를 도시한 것이고,
도 14는 표시 장치의 구조예를 도시한 것이고,
도 15의 (A)는 표시 시스템의 구조예를 도시한 것이고, 도 15의 (B) 및 (C)는 표시 시스템의 사용예를 도시한 것이고,
도 16의 (A) 및 (B)는 전자 기기의 구조예를 도시한 것이고,
도 17의 (A) 내지 (D)는 전자 기기의 구조예를 도시한 것이고,
도 18의 (A) 내지 (F)는 전자 기기의 구조예를 도시한 것이다.
이하에서는 실시형태에 대하여 도면을 참조하여 설명한다. 또한 실시형태는 다른 많은 형태로 실시할 수 있고, 그 취지 및 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 통상의 기술자에 의하여 쉽게 이해될 것이다. 그러므로, 본 발명은 이하의 실시형태의 기재에 한정되어 해석되지 말아야 한다.
또한 이하에서 설명하는 발명의 구조에서, 같은 부분 또는 비슷한 기능을 가지는 부분은 다른 도면에서 같은 부호로 나타내어지고, 이의 설명은 반복하지 않는다. 비슷한 기능을 가지는 부분에는 같은 해칭 패턴을 사용하고, 그 부분을 특정의 부호로 나타내지 않은 경우가 있다.
또한, 본 명세서에서 설명하는 각 도면에서 각 구성 요소의 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서, 크기, 층의 두께, 또는 영역은 도시된 스케일에 한정되지 않는다.
또한 본 명세서 등에서 "제 1" 및 "제 2" 등의 서수사는 구성 요소 간의 혼동을 피하기 위하여 사용되는 것이며, 구성 요소의 수를 한정하는 것은 아니다.
트랜지스터는 반도체 소자의 일종이고, 전류 또는 전압의 증폭, 및 도통 또는 비도통을 제어하기 위한 스위칭 동작 등이 가능하다. 본 명세서에서의 트랜지스터는, 그 범주에 IGFET(insulated-gate field effect transistor) 및 TFT(thin film transistor)를 포함한다.
또한 "소스"와 "드레인"의 기능은, 예를 들어 극성이 반대인 트랜지스터가 적용되거나, 또는 회로 동작에서 전류가 흐르는 방향이 변화될 때 교체될 수 있다. 따라서, 본 명세서에서 "소스" 및 "드레인"이라는 용어는 서로 바뀔 수 있다.
본 명세서 등에서 "전기적으로 접속"이라는 용어는 구성 요소들이 "어떠한 전기적 작용을 가지는 물체"를 통하여 접속되어 있는 경우를 포함한다. "어떤 전기적 작용을 가지는 것"은 그 물체를 통하여 접속된 구성 요소들 사이에서 전기 신호가 송수신될 수 있기만 하면, 특별한 한정은 없다. "어떠한 전기적 작용을 가지는 물체"의 예로서는 전극 및 배선에 더하여, 트랜지스터 등의 스위칭 소자, 저항 소자, 코일, 용량 소자, 및 다양한 기능을 가지는 소자가 있다.
본 명세서 등에서 표시 장치의 일 형태인 표시 패널은 표시면에 화상 등을 표시(출력)하는 기능을 가진다. 따라서 표시 패널은 출력 장치의 일 형태이다.
본 명세서 등에서 표시 패널의 기판에 FPC(flexible printed circuit) 또는 TCP(tape carrier package) 등의 커넥터가 장착된 구조, 또는 COG(chip on glass) 방식 등에 의하여 기판에 집적 회로(IC)가 실장된 구조를 표시 패널 모듈 또는 표시 모듈이라고 하거나 단순히 표시 패널 등이라고 하는 경우가 있다.
또한 본 명세서 등에서 표시 장치의 일 형태인 터치 패널은 표시면에 화상 등을 표시하는 기능 및 표시면에 대한 손가락 또는 스타일러스 등의 검지 대상의 접촉, 가압, 또는 접근 등을 검지할 수 있는 터치 센서의 기능을 가진다. 따라서 터치 패널은 입출력 장치의 일 형태이다.
터치 패널은 예를 들어, 터치 센서를 가지는 표시 패널(또는 표시 장치) 또는 터치 센서 기능을 가지는 표시 패널(또는 표시 장치)이라고도 할 수 있다. 터치 패널에는 표시 패널 및 터치 센서 패널이 포함될 수 있다. 또는, 터치 패널은 표시 패널의 내부 또는 표시 패널의 표면에 터치 센서의 기능을 가질 수 있다.
본 명세서 등에서 터치 패널의 기판에 커넥터 또는 IC 등이 장착된 구조를 터치 패널 모듈 또는 표시 모듈이라고 하거나 단순히 터치 패널 등이라고 하는 경우가 있다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에 대하여 설명한다.
본 발명의 일 형태의 표시 장치는 표시부에 수광 소자(수광 디바이스라고도 함) 및 발광 소자(발광 디바이스라고도 함)를 포함한다. 발광 소자는 표시부에서 매트릭스로 배열되고, 발광 소자를 사용하여 표시부에 화상을 표시할 수 있다. 또한, 수광 소자는 표시부에서 매트릭스로 배열되므로 표시부는 수광부로서 기능한다. 표시부에 제공된 복수의 수광 소자에 의하여 촬상할 수 있기 때문에, 표시 장치는 이미지 센서 또는 터치 패널 등으로서 기능할 수 있다. 즉, 표시부는 촬상할 수 있고 물체(예를 들어 손가락 또는 펜)의 접근 및 접촉을 검지할 수 있다. 또한, 표시부에 제공된 발광 소자는 수광할 때 광원으로서 사용할 수 있어 표시 장치와 따로 광원을 제공할 필요가 없기 때문에, 전자 기기의 부품 점수를 늘리지 않고 기능성이 높은 표시 장치를 제공할 수 있다.
본 발명의 일 형태에 있어서, 표시부에 포함되는 발광 소자로부터 방출된 광을 물체가 반사할 때, 수광 소자는 상기 반사광을 검지할 수 있기 때문에, 어두운 환경에서도 촬상 및 터치(비접촉을 포함함) 검지를 수행할 수 있다.
또한, 손가락 또는 손바닥 등이 본 발명의 일 형태의 표시 장치의 표시부를 터치할 때, 지문 또는 장문 등을 촬상할 수 있다. 그러므로, 본 발명의 일 형태의 표시 장치를 포함하는 전자 기기는 촬상된 지문을 사용하여 개인 인증을 수행할 수 있다. 따라서, 지문 인증 또는 장문 인증을 위한 촬상 장치를 추가로 제공할 필요가 없어, 전자 기기의 부품 점수를 줄일 수 있다. 또한, 수광 소자가 표시부에서 매트릭스로 배열되기 때문에 표시부의 어느 부분에서도 지문 또는 장문 등을 촬상할 수 있고, 이에 의하여 편리한 전자 기기를 제공할 수 있다.
발광 소자로서, OLED(organic light-emitting diode) 또는 QLED(quantum-dot light-emitting diode) 등의 EL 소자를 사용하는 것이 바람직하다. EL 소자에 포함되는 발광 물질로서, 형광을 방출하는 물질(형광 재료), 인광을 방출하는 물질(인광 재료), 열 활성화 지연 형광을 나타내는 물질(열 활성화 지연 형광(TADF) 재료), 또는 무기 화합물(예를 들어 퀀텀닷(quantum dot) 재료) 등을 사용할 수 있다. 또는, 마이크로 LED 등의 발광 다이오드(LED)를 발광 소자로서 사용할 수 있다.
수광 소자로서, 예를 들어 PN형 포토다이오드 또는 PIN형 포토다이오드를 사용할 수 있다. 수광 소자는 수광 소자에 입사하는 광을 검지하고 전하를 생성하는 광전 변환 소자로서 기능한다. 광전 변환 소자에서 생성되는 전하의 양은 입사하는 광의 양에 따라 결정된다. 수광 소자로서, 유기 화합물을 함유하는 층을 포함한 유기 포토다이오드를 사용하는 것이 특히 바람직하다. 박형화, 경량화, 및 대면적화하기 쉽고, 형태 및 설계의 자유도가 높은 유기 포토다이오드는 다양한 표시 장치에 사용될 수 있다.
발광 소자는 예를 들어 한 쌍의 전극 사이에 발광층을 포함하는 적층 구조를 가질 수 있다. 수광 소자는 한 쌍의 전극 사이에 활성층을 포함하는 적층 구조를 가질 수 있다. 수광 소자의 활성층에는 반도체 재료가 사용될 수 있다. 예를 들어, 실리콘 등의 무기 반도체 재료가 사용될 수 있다.
수광 소자의 활성층에는 유기 화합물을 사용하는 것이 바람직하다. 이 경우, 발광 소자의 한쪽 전극(화소 전극)과 수광 소자의 한쪽 전극(화소 전극)을 동일한 면에 제공하는 것이 바람직하다. 발광 소자의 다른 쪽 전극과 수광 소자의 다른 쪽 전극을 연속된 하나의 도전층을 사용하여 형성되는 전극(공통 전극)으로 하는 것이 더 바람직하다. 발광 소자 및 수광 소자가 공통층을 포함하는 것이 더욱 바람직하다. 이에 의하여, 발광 소자 및 수광 소자의 제작 공정을 간략화할 수 있기 때문에, 제작 비용을 줄일 수 있고 제작 수율을 높일 수 있다.
여기서, 표시부는 수광 소자 및 하나 이상의 트랜지스터를 각각 포함하는 제 1 화소 회로가 매트릭스로 배열되고 발광 소자 및 하나 이상의 트랜지스터를 각각 포함하는 제 2 화소 회로가 매트릭스로 배열된 구조를 가질 수 있다.
본 발명의 일 형태의 표시 장치에 있어서, 수광 소자를 포함하는 제 1 화소 회로 및 발광 소자를 포함하는 제 2 화소 회로에 포함되는 모든 트랜지스터로서, 채널이 형성되는 반도체층에 실리콘을 함유하는 트랜지스터를 사용하는 것이 바람직하다. 실리콘의 예에는 단결정 실리콘, 다결정 실리콘, 및 비정질 실리콘이 포함된다. 특히, 반도체층에 LTPS(low-temperature polysilicon)를 함유한 트랜지스터(이러한 트랜지스터를 이하에서 LTPS 트랜지스터라고 함)를 사용하는 것이 바람직하다. LTPS 트랜지스터는 전계 효과 이동도가 높고 주파수 특성이 우수하다.
LTPS 트랜지스터 등의 실리콘을 사용한 트랜지스터를 사용함으로써, 높은 주파수로 구동하는 것이 요구되는 회로(예를 들어, 소스 드라이버 회로)를 표시부와 동일한 기판에 형성할 수 있다. 이에 의하여, 표시 장치에 실장되는 외부 회로의 간략화와, 부품 비용 및 실장 비용 등의 삭감을 할 수 있다.
제 1 화소 회로 및 제 2 화소 회로에 포함되는 트랜지스터 중 적어도 하나로서, 채널이 형성되는 반도체층에 금속 산화물(이하에서 산화물 반도체라고도 함)을 함유하는 트랜지스터(이하에서 이러한 트랜지스터를 OS 트랜지스터라고도 함)를 사용하는 것이 바람직하다. OS 트랜지스터는 비정질 실리콘을 함유하는 트랜지스터보다 전계 효과 이동도가 매우 높다. 또한, OS 트랜지스터는 오프 상태일 때의 소스와 드레인 사이의 누설 전류(이하에서 상기 누설 전류를 오프 상태 전류라고도 함)가 매우 낮고, 트랜지스터와 직렬로 접속된 용량 소자에 축적된 전하가 장기간 유지될 수 있다. 또한, OS 트랜지스터를 사용함으로써 표시 장치의 소비 전력을 저감할 수 있다.
제 1 화소 회로 및 제 2 화소 회로에 포함되는 하나 이상의 트랜지스터로서 LTPS 트랜지스터를 사용하고 나머지로서 OS 트랜지스터를 사용하면, 소비 전력이 낮고 구동 능력이 높은 표시 장치로 할 수 있다. 적합한 예로서는, 배선의 도통와 비도통을 제어하는 스위치로서 기능하는 트랜지스터로서 OS 트랜지스터를 사용하고, 전류를 제어하는 트랜지스터로서 LTPS 트랜지스터를 사용하는 것이 바람직하다.
제 1 화소 회로에 제공되는 트랜지스터들 중 하나(제 1 트랜지스터)는 수광 소자에서 생성된 전하를 전송(轉送)하기 위한 트랜지스터로서 기능한다. 트랜지스터의 소스 및 드레인 중 하나는 수광 소자의 화소 전극에 전기적으로 접속된다.
제 2 화소 회로에 제공되는 트랜지스터들 중 하나(제 2 트랜지스터)는 발광 소자를 흐르는 전류를 제어하기 위한 트랜지스터로서 기능한다. 이 트랜지스터의 소스 및 드레인 중 하나는 발광 소자의 화소 전극에 전기적으로 접속된다.
여기서, 제 1 트랜지스터 및 제 2 트랜지스터로서는 LTPS 트랜지스터를 사용하는 것이 바람직하다. 이 구조는 제 1 화소 회로에서의 전하의 전송에 걸리는 시간을 단축할 수 있다. 또한, 제 2 화소 회로의 발광 소자를 흐르는 전류를 증가시킬 수 있다.
또는, 제 1 트랜지스터로서 OS 트랜지스터를 사용하고 제 2 트랜지스터로서 LTPS 트랜지스터를 사용하는 것이 바람직하다. 이 구조에 의하여, 제 1 화소 회로의 수광 소자와 유지 노드 사이의 누설 전류를 저감할 수 있어, 노이즈가 적은 고품질의 촬상이 가능하다. 또한, 유기 노드에 전하가 장기간 유지될 수 있기 때문에 글로벌 셔터 구동을 실현할 수 있다. 또한, 제 2 화소 회로의 발광 소자를 흐르는 전류를 증가시킬 수 있다.
더 구체적인 구조예에 대해서는 도면을 참조하여 이하에서 설명한다.
[표시 장치의 구조예]
도 1의 (A)는 표시 장치(10)의 블록도이다. 표시 장치(10)는 표시부(11), 구동 회로부(12), 구동 회로부(13), 구동 회로부(14), 및 회로부(15) 등을 포함한다.
표시부(11)는 매트릭스로 배열된 복수의 화소(30)를 포함한다. 화소(30)는 각각 부화소(21R), 부화소(21G), 부화소(21B), 및 촬상 화소(22)를 포함한다. 부화소(21R), 부화소(21G), 및 부화소(21B)는 각각 표시 소자로서 기능하는 발광 소자를 포함한다. 촬상 화소(22)는 광전 변환 소자로서 기능하는 수광 소자를 포함한다.
화소(30)는 배선(GL), 배선(SLR), 배선(SLG), 배선(SLB), 배선(TX), 배선(SE), 배선(RS), 및 배선(WX) 등에 전기적으로 접속된다. 배선(SLR), 배선(SLG), 및 배선(SLB)은 구동 회로부(12)에 전기적으로 접속된다. 배선(GL)은 구동 회로부(13)에 전기적으로 접속된다. 구동 회로부(12)는 소스선 구동 회로(소스 드라이버라고도 함)로서 기능한다. 구동 회로부(13)는 게이트선 구동 회로(게이트 드라이버라고도 함)로서 기능한다.
화소(30)는 각각 부화소(21R), 부화소(21G), 및 부화소(21B)를 포함한다. 예를 들어, 부화소(21R)는 적색을 나타내고, 부화소(21G)는 녹색을 나타내고, 부화소(21B)는 청색을 나타낸다. 따라서, 표시 장치(10)는 풀 컬러 표시를 수행할 수 있다. 또한 여기서는 화소(30)가 각각 세 가지 색의 부화소를 포함한 예를 나타내었지만, 네 가지 색 이상의 부화소를 포함하여도 좋다.
부화소(21R)는 적색 광을 방출하는 발광 소자를 포함한다. 부화소(21G)는 녹색 광을 방출하는 발광 소자를 포함한다. 부화소(21B)는 청색 광을 방출하는 발광 소자를 포함한다. 또한 화소(30)는 다른 색의 광을 방출하는 발광 소자를 포함하는 부화소를 포함하여도 좋다. 예를 들어, 화소(30)는 상술한 3개의 부화소에 더하여, 백색 광을 방출하는 발광 소자를 포함하는 부화소 또는 황색 광을 방출하는 발광 소자를 포함하는 부화소를 포함하여도 좋다.
배선(GL)은 행 방향(배선(GL)의 연장 방향)으로 배열된 부화소(21R), 부화소(21G), 및 부화소(21B)에 전기적으로 접속된다. 배선(SLR), 배선(SLG), 및 배선(SLB)은 각각 열 방향(배선(SLR)의 연장 방향)으로 배열된 부화소(21R), 부화소(21G), 및 부화소(21B)에 전기적으로 접속된다.
화소(30)에 포함되는 촬상 화소(22)는 배선(TX), 배선(SE), 배선(RS), 및 배선(WX)에 전기적으로 접속된다. 배선(TX), 배선(SE), 및 배선(RS)은 구동 회로부(14)에 전기적으로 접속되고, 배선(WX)은 회로부(15)에 전기적으로 접속된다.
구동 회로부(14)는 촬상 화소(22)를 구동하기 위한 신호를 생성하고, 배선(SE), 배선(TX), 및 배선(RS)을 통하여 촬상 화소(22)에 상기 신호를 출력하는 기능을 가진다. 회로부(15)는 촬상 화소(22)로부터 배선(WX)을 통하여 출력되는 신호를 수신하고 화상 데이터로서 상기 신호를 외부로 출력하는 기능을 가진다. 회로부(15)는 판독 회로로서 기능한다.
[화소 회로의 구조예 1]
도 1의 (B)는 부화소(21R), 부화소(21G), 및 부화소(21B)로서 사용될 수 있는 화소(21)의 회로도의 예를 도시한 것이다. 화소(21)는 트랜지스터(M1), 트랜지스터(M2), 트랜지스터(M3), 용량 소자(C1), 및 발광 소자(EL)를 포함한다. 배선(GL) 및 배선(SL)은 화소(21)에 전기적으로 접속된다. 배선(SL)은 도 1의 (A)에 도시된 배선(SLR), 배선(SLG), 및 배선(SLB) 중 어느 것에 대응한다.
트랜지스터(M1)의 게이트는 배선(GL)에 전기적으로 접속되고, 트랜지스터(M1)의 소스 및 드레인 중 한쪽은 배선(SL)에 전기적으로 접속되고, 트랜지스터(M1)의 소스 및 드레인 중 다른 쪽은 용량 소자(C1)의 한쪽 전극 및 트랜지스터(M2)의 게이트에 전기적으로 접속된다. 트랜지스터(M2)의 소스 및 드레인 중 한쪽은 배선(AL)에 전기적으로 접속되고, 트랜지스터(M2)의 소스 및 드레인 중 다른 쪽은 발광 소자(EL)의 한쪽 전극, 용량 소자(C1)의 다른 쪽 전극, 및 트랜지스터(M3)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(M3)의 게이트는 배선(GL)에 전기적으로 접속되고, 트랜지스터(M3)의 소스 및 드레인 중 다른 쪽은 배선(RL)에 전기적으로 접속된다. 발광 소자(EL)의 다른 쪽 전극은 배선(CL)에 전기적으로 접속된다.
트랜지스터(M1) 및 트랜지스터(M3)는 스위치로서 기능한다. 트랜지스터(M2)는 발광 소자(EL)를 흐르는 전류를 제어하기 위한 트랜지스터로서 기능한다.
여기서, 트랜지스터(M1 내지 M3) 모두로서 LTPS 트랜지스터를 사용하는 것이 바람직하다. 또는, 트랜지스터(M1) 및 트랜지스터(M3)로서 OS 트랜지스터를 사용하고, 트랜지스터(M2)로서 LTPS 트랜지스터를 사용하는 것이 바람직하다.
채널이 형성되는 반도체층에 산화물 반도체를 사용한 트랜지스터를 OS 트랜지스터로서 사용할 수 있다. 예를 들어, 반도체층은 인듐, M(M은 갈륨, 알루미늄, 실리콘, 붕소, 이트륨, 주석, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 중 하나 이상), 및 아연을 함유하는 것이 바람직하다. 특히, M은 알루미늄, 갈륨, 이트륨, 및 주석 중 하나 이상인 것이 바람직하다. OS 트랜지스터의 반도체층에 인듐, 갈륨, 및 아연을 함유하는 산화물(IGZO라고도 함)을 사용하는 것이 특히 바람직하다. 또는, 인듐, 주석, 및 아연을 함유하는 산화물을 사용하는 것이 바람직하다. 또는, 인듐, 갈륨, 주석, 및 아연을 함유하는 산화물을 사용하는 것이 바람직하다.
실리콘보다 밴드 갭이 넓고 캐리어 밀도가 낮은 산화물 반도체를 사용한 트랜지스터는 매우 낮은 오프 상태 전류를 실현할 수 있다. 이와 같이 오프 상태 전류가 낮으면 트랜지스터에 직렬로 접속된 용량 소자에 축적된 전하가 장기간 유지될 수 있다. 그러므로, 용량 소자(C1)에 직렬로 접속되는 트랜지스터(M1) 및 트랜지스터(M3)의 각각으로서 산화물 반도체가 함유된 트랜지스터를 사용하는 것이 특히 바람직하다. 트랜지스터(M1) 및 트랜지스터(M3)의 각각으로서 산화물 반도체가 함유된 트랜지스터를 사용함으로써, 용량 소자(C1)에 유지된 전하가 트랜지스터(M1) 또는 트랜지스터(M3)를 통하여 누설되는 것을 방지할 수 있다. 또한, 용량 소자(C1)에 유지된 전하가 장기간 유지될 수 있기 때문에, 화소(21)의 데이터를 재기록하지 않고 정지 화상을 장기간 표시할 수 있다.
배선(SL)에는 데이터 전위 D가 공급된다. 배선(GL)에는 선택 신호가 공급된다. 선택 신호에는 트랜지스터를 온으로 하는 전위 및 트랜지스터를 오프로 하는 전위가 포함된다.
배선(RL)에는 리셋 전위가 공급된다. 배선(AL)에는 애노드 전위가 공급된다. 배선(CL)에는 캐소드 전위가 공급된다. 화소(21)에서, 애노드 전위는 캐소드 전위보다 높다. 배선(RL)에 공급된 리셋 전위는, 리셋 전위와 캐소드 전위의 전위차가 발광 소자(EL)의 문턱 전압보다 낮게 되도록 설정될 수 있다. 리셋 전위는 캐소드 전위보다 높은 전위, 캐소드 전위와 동일한 전위, 또는 캐소드 전위보다 낮은 전위로 할 수 있다.
도 1의 (A)에 도시된 부화소(21R, 21G, 및 21B)의 각각에 화소(21)의 구조가 적용된 경우의 구동 방법예에 대하여 도 2의 (A)의 타이밍 차트를 참조하여 설명한다. 도 2의 (A)는 배선(GL), 배선(SLR), 배선(SLG), 및 배선(SLB)에 입력되는 신호의 예를 나타낸 것이다.
<시각(T11) 전>
시각(T11) 전에는 부화소(21R), 부화소(21G), 및 부화소(21B)는 비선택 상태이다. 시각(T11) 전에는 트랜지스터(M1) 및 트랜지스터(M3)가 오프가 되는 전위(여기서는 저레벨 전위)가 배선(GL)에 공급된다.
<기간(T11 내지 T12)>
시각(T11)부터 시각(T12)까지의 기간은 화소에 데이터가 기록되는 기간에 상당한다. 시각(T11)에서, 트랜지스터(M1) 및 트랜지스터(M3)가 온이 되는 전위(여기서는 고레벨 전위)가 배선(GL)에 공급되고, 데이터 전위 DR, 데이터 전위 DG, 및 데이터 전위 DB가 각각 배선(SLR), 배선(SLG), 및 배선(SLB)에 공급된다. 이때, 트랜지스터(M1)가 온이 되고, 데이터 전위가 배선(SLR), 배선(SLG), 또는 배선(SLB)으로부터 트랜지스터(M2)의 게이트에 공급된다. 또한, 트랜지스터(M3)가 온이 되고, 리셋 전위가 배선(RL)으로부터 발광 소자(EL)의 한쪽 전극에 공급된다. 따라서, 기록 기간 동안 발광 소자(EL)로부터의 발광을 방지할 수 있다.
<시각(T12) 후>
시각(T12) 후의 기간은 다음의 행에 데이터가 기록되는 기간에 상당한다. 시각(T12)에서, 트랜지스터(M1) 및 트랜지스터(M3)가 오프가 되는 전위가 배선(GL)에 공급되어, 트랜지스터(M1) 및 트랜지스터(M3)가 오프가 된다. 그러므로, 트랜지스터(M2)의 게이트 전위에 대응하는 전류가 발광 소자(EL)에 흘러, 발광 소자(EL)는 원하는 휘도의 광을 방출한다.
이상이 화소(21)의 구동 방법예에 대한 설명이다.
[화소 회로의 구조예 2]
도 1의 (C)는 촬상 화소(22)의 회로도의 예를 도시한 것이다. 촬상 화소(22)는 트랜지스터(M5), 트랜지스터(M6), 트랜지스터(M7), 트랜지스터(M8), 용량 소자(C2), 및 수광 소자(PD)를 포함한다.
트랜지스터(M5)의 게이트는 배선(TX)에 전기적으로 접속되고, 트랜지스터(M5)의 소스 및 드레인 중 한쪽은 수광 소자(PD)의 애노드 전극에 전기적으로 접속되고, 트랜지스터(M5)의 소스 및 드레인 중 다른 쪽은 트랜지스터(M6)의 소스 및 드레인 중 한쪽, 용량 소자(C2)의 제 1 전극, 및 트랜지스터(M7)의 게이트에 전기적으로 접속된다. 트랜지스터(M6)의 게이트는 배선(RS)에 전기적으로 접속되고, 트랜지스터(M6)의 소스 및 드레인 중 다른 쪽은 배선(V1)에 전기적으로 접속된다. 트랜지스터(M7)의 소스 및 드레인 중 한쪽은 배선(V3)에 전기적으로 접속되고, 트랜지스터(M7)의 소스 및 드레인 중 다른 쪽은 트랜지스터(M8)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(M8)의 게이트는 배선(SE)에 전기적으로 접속되고, 트랜지스터(M8)의 소스 및 드레인 중 다른 쪽은 배선(WX)에 전기적으로 접속된다. 수광 소자(PD)의 캐소드 전극은 배선(CL)에 전기적으로 접속된다. 용량 소자(C2)의 제 2 전극은 배선(V2)에 전기적으로 접속된다.
트랜지스터(M5), 트랜지스터(M6), 및 트랜지스터(M8)는 스위치로서 기능한다. 트랜지스터(M7)는 증폭 소자(증폭기)로서 기능한다.
트랜지스터(M5 내지 M8) 모두로서 LTPS 트랜지스터를 사용하는 것이 바람직하다. 또는, 트랜지스터(M5) 및 트랜지스터(M6)로서 OS 트랜지스터를 사용하고 트랜지스터(M7)로서 LTPS 트랜지스터를 사용하는 것이 바람직하다. 이 경우, 트랜지스터(M8)는 OS 트랜지스터 및 LTPS 트랜지스터 중 어느 쪽이어도 좋다.
트랜지스터(M5) 및 트랜지스터(M6)로서 OS 트랜지스터를 사용함으로써, 수광 소자(PD)에서 생성된 전하에 기초하여 트랜지스터(M7)의 게이트에 유지되는 전위가 트랜지스터(M5) 또는 트랜지스터(M6)를 통하여 누설되는 것을 방지할 수 있다.
예를 들어, 글로벌 셔터 시스템을 사용하여 촬상하는 경우, 전하의 전송 동작의 종료부터 판독 동작의 시작까지의 기간(전하 유지 기간)은 화소들 간에서 다르다. 모든 화소에서 계조가 동일한 화상을 촬상할 때, 모든 화소의 출력 신호가 동일한 레벨의 전위를 가지는 것이 이상적이다. 그러나, 전하 유지 기간의 길이가 행마다 다른 경우, 각 행의 화소의 노드에 축적되는 전하가 시간의 경과에 따라 누설되면, 화소의 출력 신호의 전위는 행마다 달라져, 화상 데이터의 계조가 행마다 달라진다. 그러므로, 트랜지스터(M5) 및 트랜지스터(M6)로서 OS 트랜지스터를 사용하면, 이러한 화소의 노드에서의 전위 변화를 매우 작게 할 수 있다. 즉, 글로벌 셔터 시스템을 사용하여 촬상하여도 전하 유지 기간의 길이의 차이로 인한 화상 데이터의 계조의 변동을 억제할 수 있고, 촬상된 화상의 품질을 향상시킬 수 있다.
한편, 트랜지스터(M7)로서는 반도체층에 저온 폴리실리콘을 함유하는 LTPS 트랜지스터를 사용하는 것이 바람직하다. LTPS 트랜지스터는 OS 트랜지스터보다 높은 전계 효과 이동도를 가질 수 있고, 구동 능력 및 전류 능력이 우수하다. 따라서, 트랜지스터(M7)는 트랜지스터(M5) 및 트랜지스터(M6)보다 고속으로 동작할 수 있다. 트랜지스터(M7)로서 LTPS 트랜지스터를 사용함으로써, 수광 소자(PD)의 수광량에 기초한 매우 낮은 전위에 따른 출력을 트랜지스터(M8)에 빠르게 공급할 수 있다.
바꿔 말하면, 촬상 화소(22)에서 트랜지스터(M5) 및 트랜지스터(M6)는 누설 전류가 낮고 트랜지스터(M7)의 구동 능력이 높으면, 수광 소자(PD)가 수광할 때, 트랜지스터(M5)를 통하여 전송된 전하가 누설없이 유지될 수 있고 고속 판독이 수행될 수 있다.
트랜지스터(M5 내지 M7)에 요구되는 낮은 오프 상태 전류 및 고속 동작 등은 트랜지스터(M7)로부터의 출력을 배선(WX)에 공급하는 스위치로서 기능하는 트랜지스터(M8)에 요구될 필요는 없다. 이러한 이유로, 트랜지스터(M8)의 반도체층에는 저온 폴리실리콘 및 산화물 반도체 중 어느 쪽이 사용되어도 좋다.
도 1의 (B) 및 (C)에는 n채널형 트랜지스터를 나타내었지만, p채널형 트랜지스터를 사용할 수도 있다.
화소(21) 및 촬상 화소(22)에 포함되는 트랜지스터는 동일한 기판 위에 배열되는 것이 바람직하다.
도 1의 (C)에 나타낸 촬상 화소(22)의 구동 방법예에 대하여 도 2의 (B)의 타이밍 차트를 참조하여 설명한다. 도 2의 (B)는 배선(TX), 배선(SE), 배선(RS), 및 배선(WX)에 입력되는 신호를 나타낸 것이다.
<시각(T21) 전>
시각(T21) 전에는 배선(TX), 배선(SE), 및 배선(RS)에 저레벨 전위가 공급된다. 데이터는 배선(WX)에 출력되지 않고, 여기서 배선(WX)은 저레벨 전위로 설정되는 것으로 간주된다. 또한 배선(WX)에 소정의 전위가 공급되어도 좋다.
<기간(T21 내지 T22)>
시각(T21)에서, 트랜지스터가 온이 되는 전위(여기서는 고레벨 전위)가 배선(TX) 및 배선(RS)에 공급된다. 또한, 트랜지스터가 오프가 되는 전위(여기서는 저레벨 전위)가 배선(SE)에 공급된다.
이때, 트랜지스터(M5) 및 트랜지스터(M6)가 온이 되면, 수광 소자(PD)의 캐소드 전극의 전위보다 낮은 전위가 배선(V1)으로부터 트랜지스터(M6) 및 트랜지스터(M5)를 통하여 수광 소자(PD)의 애노드 전극에 공급된다. 즉, 수광 소자(PD)에 역바이어스 전압이 인가된다.
또한, 배선(V1)의 전위는 용량 소자(C2)의 제 1 전극에도 공급되어, 용량 소자(C2)에 전하가 저장된다.
기간(T21 내지 T22)은 리셋(초기화) 기간이라고도 할 수 있다.
<기간(T22 내지 T23)>
시각(T22)에서, 배선(TX) 및 배선(RS)에 저레벨 전위가 공급된다. 따라서, 트랜지스터(M5) 및 트랜지스터(M6)는 오프가 된다.
트랜지스터(M5)가 오프가 되므로, 수광 소자(PD)에 역바이어스 전압이 유지된다. 여기서, 수광 소자(PD)에 입사하는 광에 의하여 광전 변환이 일어나고, 수광 소자(PD)의 애노드 전극에 전하가 축적된다.
기간(T22 내지 T23)은 노광 기간이라고도 할 수 있다. 노광 기간은 수광 소자(PD)의 감도 또는 입사광의 양 등에 따라 설정되고, 적어도 리셋 기간보다 충분히 길게 설정되는 것이 바람직하다.
또한, 기간(T22 내지 T23)에서, 트랜지스터(M5) 및 트랜지스터(M6)가 오프가 되어, 용량 소자(C2)의 제 1 전극의 전위가 배선(V1)으로부터 공급되는 저레벨 전위로 유지된다.
<기간(T23 내지 T24)>
시각(T23)에서, 배선(TX)에 고레벨 전위가 공급된다. 따라서, 트랜지스터(M5)가 온이 되고, 수광 소자(PD)에 축적된 전하가 트랜지스터(M5)를 통하여 용량 소자(C2)의 제 1 전극에 전송된다. 따라서, 용량 소자(C2)의 제 1 전극이 접속된 노드의 전위는 수광 소자(PD)에 축적된 전하의 양에 따라 높아진다. 이 결과, 수광 소자(PD)의 노광량에 대응하는 전위가 트랜지스터(M7)의 게이트에 공급된다.
<기간(T24 내지 T25)>
시각(T24)에서, 배선(TX)에 저레벨 전위가 공급된다. 따라서, 트랜지스터(M5)가 오프가 되고, 트랜지스터(M7)의 게이트가 접속되는 노드가 부유 상태가 된다. 수광 소자(PD)가 연속적으로 노광되기 때문에, 기간(T23 내지 T24)의 전송 동작이 완료된 후에 트랜지스터(M5)를 오프로 함으로써 트랜지스터(M7)의 게이트가 접속되는 노드의 전위가 변화하는 것을 방지할 수 있다.
<기간(T25 내지 T26)>
시각(T25)에서, 배선(SE)에 고레벨 전위가 공급된다. 따라서, 트랜지스터(M8)는 온이 된다. 기간(T25 내지 T26)은 판독 기간이라고도 할 수 있다.
예를 들어, 트랜지스터(M7)와, 회로부(15)에 포함되는 트랜지스터로 소스 폴로어 회로를 구성하여, 데이터를 판독할 수 있다. 이 경우, 배선(WX)에 출력되는 데이터 전위 DS는 트랜지스터(M7)의 게이트 전위에 따라 결정된다. 구체적으로는, 트랜지스터(M7)의 게이트 전위에서 트랜지스터(M7)의 문턱 전압을 뺀 전위가 데이터 전위 DS로서 배선(WX)에 출력되고, 상기 전위는 회로부(15)에 포함되는 판독 회로에 의하여 판독된다.
또한, 트랜지스터(M7)와, 회로부(15)에 포함되는 트랜지스터로 소스 접지 회로를 구성하여, 회로부(15)에 포함되는 판독 회로에 의하여 데이터를 판독할 수 있다.
<시각(T26) 이후>
시각(T26)에서, 배선(SE)에 저레벨 전위가 공급된다. 따라서, 트랜지스터(M8)가 오프가 된다. 따라서, 촬상 화소(22)에서의 데이터 판독이 완료된다. 시각(T26) 후에, 데이터 판독 동작이 다음 행에서 순차적으로 수행된다.
도 2의 (B)에 나타낸 구동 방법을 사용하면, 노광 기간 및 판독 기간을 독립적으로 설정할 수 있으므로, 표시부(11)의 촬상 화소(22) 모두에 노광을 동시에 수행할 수 있고, 그 후, 데이터를 순차적으로 판독할 수 있다. 따라서, 소위 글로벌 셔터 구동을 실현할 수 있다. 글로벌 셔터 구동을 수행하는 경우, 오프 상태에서의 누설 전류가 매우 낮은 산화물 반도체를 포함한 트랜지스터를 촬상 화소(22)의 스위치로서 기능하는 트랜지스터(특히, 트랜지스터(M5) 및 트랜지스터(M6)의 각각)로서 사용하는 것이 바람직하다.
이상이 촬상 화소(22)의 구동 방법예에 대한 설명이다.
[화소 회로의 변형예]
상술한 것과 다른 화소(21) 및 촬상 화소(22)의 구조예에 대하여 이하에서 설명한다.
반도체층을 개재하여 서로 중첩되는 한 쌍의 게이트를 각각 포함하는 트랜지스터를 화소(21) 및 촬상 화소(22)에 포함되는 트랜지스터로서 사용할 수 있다. 한 쌍의 게이트를 포함하는 LTPS 트랜지스터 및 한 쌍의 게이트를 포함하는 OS 트랜지스터의 구체적인 예에 대하여 이하에서 자세히 설명한다.
한 쌍의 게이트를 포함하는 트랜지스터에서, 서로 전기적으로 접속되는 한 쌍의 게이트에 동일한 전위가 공급됨으로써, 트랜지스터의 온 상태 전류가 증가될 수 있고 포화 특성이 향상될 수 있다. 트랜지스터의 문턱 전압을 제어하는 전위가 한 쌍의 게이트 중 한쪽에 공급되어도 좋다. 또한, 한 쌍의 게이트 중 한쪽에 정전위가 공급되면, 트랜지스터의 전기 특성의 안정성이 향상될 수 있다. 예를 들어, 트랜지스터의 게이트들 중 한쪽이 정전위가 공급되는 배선에 전기적으로 접속되어도 좋고, 트랜지스터의 소스 또는 드레인에 전기적으로 접속되어도 좋다.
도 3의 (A)의 화소(21)는 한 쌍의 게이트를 가진 트랜지스터를 트랜지스터(M1 및 M3) 각각으로서 사용한 예이다. 게이트는 트랜지스터(M1 및 M3) 각각에서 서로 전기적으로 접속된다. 이러한 구조로 함으로써, 화소(21)에 데이터를 기록하는 기간을 단축할 수 있다.
도 3의 (B)의 화소(21)는 트랜지스터(M1 및 M3)에 더하여 트랜지스터(M2)로서도 한 쌍의 게이트를 포함한 트랜지스터를 사용한 예이다. 트랜지스터(M2)의 게이트는 서로 전기적으로 접속된다. 이러한 구조를 가진 트랜지스터(M2)는 포화 특성을 향상시킬 수 있기 때문에, 발광 소자(EL)의 발광 휘도를 쉽게 제어할 수 있고 표시 품질을 향상시킬 수 있다.
도 4의 (A)의 촬상 화소(22)는 트랜지스터(M5 및 M6)의 각각으로서 서로 접속된 한 쌍의 게이트를 가진 트랜지스터를 사용한 예이다. 이러한 구조로 함으로써, 리셋 동작 및 전송 동작에 요구되는 시간을 단축할 수 있다.
도 4의 (B)의 촬상 화소(22)는 도 4의 (A)에 도시된 구조에서 트랜지스터(M8)로서 서로 접속된 한 쌍의 게이트를 가진 트랜지스터를 사용한 예이다. 이러한 구조로 함으로써, 판독에 요구되는 시간을 단축할 수 있다.
도 4의 (C)의 촬상 화소(22)는 도 4의 (B)에 도시된 구조에서 트랜지스터(M7)로서 서로 접속된 한 쌍의 게이트를 가진 트랜지스터를 사용한 예이다. 이러한 구조로 함으로써, 판독에 요구되는 시간을 더 단축할 수 있다.
[표시 장치의 단면 구조예]
상기 표시 장치에 사용될 수 있는 트랜지스터, 수광 소자, 및 발광 소자의 구조예에 대하여 이하에서 설명한다.
[구조예 1]
도 5의 (A)는 트랜지스터(310) 및 발광 소자(330)를 포함하는 단면 개략도이다.
트랜지스터(310)는 반도체층에 다결정 실리콘을 함유하는 트랜지스터이다. 도 5의 (A)에 도시된 구조에서, 예를 들어 트랜지스터(310)는 화소(21)의 트랜지스터(M2)에 대응하고, 발광 소자(330)는 발광 소자(EL)에 대응한다. 바꿔 말하면, 도 5의 (A)는 트랜지스터(310)의 소스 및 드레인 중 한쪽이 발광 소자(330)의 화소 전극에 전기적으로 접속되는 예를 도시한 것이다.
도 5의 (A)에서, 트랜지스터(310) 및 발광 소자(330)는 기판(301)과 기판(302) 사이에 제공된다.
트랜지스터(310)는 반도체층(311), 절연층(312), 및 도전층(313) 등을 포함한다. 반도체층(311)은 채널 형성 영역(311i) 및 저저항 영역(311n)을 포함한다. 반도체층(311)은 실리콘을 함유한다. 반도체층(311)은 다결정 실리콘을 함유하는 것이 바람직하다. 절연층(312)의 일부는 게이트 절연층으로서 기능한다. 도전층(313)의 일부는 게이트 전극으로서 기능한다.
저저항 영역(311n)은 불순물 원소를 함유한다. 예를 들어, 트랜지스터(310)가 n채널형 트랜지스터인 경우, 저저항 영역(311n)에 인 또는 비소 등을 첨가한다. 트랜지스터(310)가 p채널형 트랜지스터인 경우, 저저항 영역(311n)에 붕소 또는 알루미늄 등을 첨가한다. 또한, 트랜지스터(310)의 문턱 전압을 제어하기 위하여, 상술한 불순물을 채널 형성 영역(311i)에 첨가하여도 좋다.
절연층(321)은 기판(301) 위에 제공된다. 반도체층(311)은 절연층(321) 위에 제공된다. 절연층(312)은 반도체층(311) 및 절연층(321)을 덮어 제공된다. 도전층(313)은 반도체층(311)과 중첩되도록 절연층(312) 위에 제공된다.
절연층(322)은 도전층(313) 및 절연층(312)을 덮어 제공된다. 도전층(314a) 및 도전층(314b)은 절연층(322) 위에 제공된다. 도전층(314a) 및 도전층(314b)은 절연층(322) 및 절연층(312)에 제공된 개구에서 저저항 영역(311n)에 전기적으로 접속된다. 도전층(314a)의 일부는 소스 전극 및 드레인 전극 중 한쪽으로서 기능하고, 도전층(314b)의 일부는 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다. 절연층(323)은 도전층(314a), 도전층(314b), 및 절연층(322)을 덮어 제공된다.
발광 소자(330)는 기판(301) 측으로부터 도전층(331), 발광층(332), 및 도전층(333)을 포함한다. 도전층(331)은 화소 전극으로서 기능한다. 도전층(333)은 공통 전극으로서 기능한다.
도전층(331)은 절연층(323) 위에 제공된다. 도전층(331)은 절연층(323)에 제공된 개구를 통하여 도전층(314b)에 전기적으로 접속된다. 절연층(324)은 도전층(331)의 단부 및 개구를 덮어 제공된다. 발광층(332)은 도전층(331)의 일부 및 절연층(324)의 일부를 덮어 제공된다. 도전층(333)은 발광층(332) 및 절연층(324)을 덮어 제공된다.
접착층(325)은 도전층(333) 위에 제공되고, 기판(301)과 기판(302)은 접착층(325)에 의하여 서로 접합되어 있다.
[구조예 2]
도 5의 (B)는 한 쌍의 게이트 전극을 포함하는 트랜지스터(310a)를 도시한 것이다. 도 5의 (B)의 트랜지스터(310a)는 도전층(315) 및 절연층(316)이 제공되는 점에서 도 5의 (A)의 트랜지스터(310)와 주로 다르다.
도전층(315)은 절연층(321) 위에 제공된다. 절연층(316)은 도전층(315) 및 절연층(321)을 덮어 제공된다. 반도체층(311)은 적어도 채널 형성 영역(311i)이 절연층(316)을 개재하여 도전층(315)과 중첩되도록 제공된다.
도 5의 (B)의 트랜지스터(310a)에서, 도전층(313)의 일부는 제 1 게이트 전극으로서 기능하고, 도전층(315)의 일부는 제 2 게이트 전극으로서 기능한다. 이 경우, 절연층(312)의 일부는 제 1 게이트 절연층으로서 기능하고, 절연층(316)의 일부는 제 2 게이트 절연층으로서 기능한다.
제 1 게이트 전극과 제 2 게이트 전극이 서로 전기적으로 접속되는 경우, 도전층(313)과 도전층(315)은 절연층(312) 및 절연층(316)에 제공된 개구를 통하여 서로 전기적으로 접속된다. 제 2 게이트 전극이 소스 또는 드레인에 전기적으로 접속되는 경우, 도전층(314a) 또는 도전층(314b)은 절연층(322), 절연층(312), 및 절연층(316)에 제공된 개구를 통하여 도전층(315)에 전기적으로 접속된다.
또한 상술한 구조예 1 및 구조예 2에서는, 트랜지스터(310) 또는 트랜지스터(310a)가 발광 소자(330)에 전기적으로 접속되는 경우에 대하여 설명하였다. 발광 소자(330)를 수광 소자로 치환하면, 트랜지스터(310) 또는 트랜지스터(310a)는 수광 소자에 전기적으로 접속될 수 있다. 발광 소자(330)에 포함되는 발광층(332)을 후술하는 활성층으로 치환하면 이 구조를 실현할 수 있다. 이 경우, 트랜지스터(310) 또는 트랜지스터(310a)의 소스 및 드레인 중 한쪽이 수광 소자의 화소 전극에 전기적으로 접속된다. 예를 들어, 도 1의 (C) 등의 촬상 화소(22)의 트랜지스터(M5)는 트랜지스터(310) 또는 트랜지스터(310a)에 대응하고, 도 1의 (C) 등의 수광 소자(PD)는 상기 수광 소자에 대응한다.
화소(21) 및 촬상 화소(22)에 포함되는 트랜지스터 모두가 LTPS 트랜지스터인 경우, 도 5의 (A)에 도시된 트랜지스터(310) 또는 도 5의 (B)에 도시된 트랜지스터(310a)를 사용할 수 있다. 이 경우, 화소(21) 및 촬상 화소(22)에 포함되는 트랜지스터 모두로서 각각 제 2 게이트를 포함하는 트랜지스터(310a)를 사용하여도 좋고, 상기 트랜지스터 모두로서 제 2 게이트가 없는 트랜지스터(310)를 사용하여도 좋고, 각각 제 2 게이트를 포함하는 트랜지스터(310a)와 제 2 게이트가 없는 트랜지스터(310)를 조합하여 사용하여도 좋다.
[구조예 3]
반도체층에 실리콘을 함유하는 트랜지스터와 반도체층에 금속 산화물을 함유하는 트랜지스터의 양쪽을 포함하는 구조의 예에 대하여 이하에서 설명한다.
도 6의 (A)는 트랜지스터(310a), 트랜지스터(350), 발광 소자(330), 및 수광 소자(340)의 단면 개략도이다.
트랜지스터(310a) 및 발광 소자(330)에 대해서는 상술한 구조예 2를 참조할 수 있다.
트랜지스터(350)는 반도체층에 금속 산화물을 함유하는 트랜지스터이다. 도 6의 (A)에 도시된 구조에서, 예를 들어 트랜지스터(350)는 촬상 화소(22)의 트랜지스터(M5)에 대응하고, 수광 소자(340)는 수광 소자(PD)에 대응한다. 바꿔 말하면, 도 6의 (A)는 트랜지스터(350)의 소스 및 드레인 중 한쪽이 수광 소자(340)의 화소 전극에 전기적으로 접속된 예를 도시한 것이다.
도 6의 (A)는 트랜지스터(350)가 한 쌍의 게이트를 포함하는 예를 도시한 것이다.
트랜지스터(350)는 도전층(355), 절연층(322), 반도체층(351), 절연층(352), 및 도전층(353) 등을 포함한다. 도전층(353)의 일부는 트랜지스터(350)의 제 1 게이트로서 기능하고, 도전층(355)의 일부는 트랜지스터(350)의 제 2 게이트로서 기능한다. 절연층(352)의 일부는 트랜지스터(350)의 제 1 게이트 절연층으로서 기능하고, 절연층(322)의 일부는 트랜지스터(350)의 제 2 게이트 절연층으로서 기능한다.
도전층(355)은 절연층(312) 위에 제공된다. 절연층(322)은 도전층(355)을 덮어 제공된다. 반도체층(351)은 절연층(322) 위에 제공된다. 절연층(352)은 반도체층(351) 및 절연층(322)을 덮어 제공된다. 도전층(353)은 절연층(352) 위에 제공되고, 반도체층(351) 및 도전층(355)과 중첩되는 영역을 포함한다.
절연층(326)은 절연층(352) 및 도전층(353)을 덮어 제공된다. 도전층(354a) 및 도전층(354b)은 절연층(326) 위에 제공된다. 도전층(354a) 및 도전층(354b)은 절연층(326) 및 절연층(352)에 제공된 개구에서 반도체층(351)에 전기적으로 접속된다. 도전층(354a)의 일부는 소스 전극 및 드레인 전극 중 한쪽으로서 기능하고, 도전층(354b)의 일부는 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다. 절연층(323)은 도전층(354a), 도전층(354b), 및 절연층(326)을 덮어 제공된다.
여기서, 트랜지스터(310a)에 전기적으로 접속되는 도전층(314a) 및 도전층(314b)은 도전층(354a) 및 도전층(354b)과 동일한 도전막을 가공하여 형성되는 것이 바람직하다. 도 6의 (A)에서, 도전층(314a), 도전층(314b), 도전층(354a), 및 도전층(354b)은 동일한 면에(즉, 절연층(326)의 상면과 접촉되게) 형성되고, 동일한 금속 원소를 함유한다. 이 경우, 도전층(314a) 및 도전층(314b)은 절연층(326), 절연층(352), 절연층(322), 및 절연층(312)에 제공된 개구를 통하여 저저항 영역(311n)에 전기적으로 접속된다. 이는 제작 공정을 간략화할 수 있기 때문에 바람직하다.
또한, 트랜지스터(310a)의 제 1 게이트 전극으로서 기능하는 도전층(313) 및 트랜지스터(350)의 제 2 게이트 전극으로서 기능하는 도전층(355)은 동일한 도전막을 가공하여 형성되는 것이 바람직하다. 도 6의 (A)에서, 도전층(313) 및 도전층(355)은 동일한 면에(즉, 절연층(312)의 상면과 접촉되게) 형성되고, 동일한 금속 원소를 함유한다. 이는 제작 공정을 간략화할 수 있기 때문에 바람직하다.
수광 소자(340)는 도전층(341), 활성층(342), 및 도전층(333)을 포함한다.
도전층(331) 및 도전층(341)은 절연층(323) 위에 제공된다. 도전층(331) 및 도전층(341)은 동일한 도전막을 가공하여 형성되는 것이 바람직하다. 도전층(341)은 절연층(323)에 형성된 개구를 통하여 도전층(354b)에 전기적으로 접속된다.
절연층(324)은 도전층(341)의 단부 및 개구를 덮어 제공된다. 활성층(342)은 도전층(341)의 일부 및 절연층(324)의 일부를 덮어 제공된다.
활성층(342) 및 발광층(332)은 각각 섬 형상의 상면을 가진다. 공통 전극으로서 기능하는 도전층(333)은 발광층(332) 및 활성층(342)을 덮어 제공된다. 도전층(333)은 발광층(332)을 개재하여 도전층(331)과 중첩되는 부분 및 활성층(342)을 개재하여 도전층(341)과 중첩되는 부분을 포함한다.
이러한 식으로, 발광 소자(330)의 화소 전극 및 수광 소자(340)의 화소 전극이 동일한 면에 형성되고, 발광층(332) 및 활성층(342)이 각각 섬 형상을 가지도록 형성되고, 도전층(333)이 공통 전극으로서 사용되면, 발광층(332) 및 활성층(342)만을 따로따로 형성함으로써 발광 소자(330) 및 수광 소자(340)를 형성할 수 있다. 그러므로, 기능성이 높은 표시 장치를 낮은 비용으로 제작할 수 있다.
도 6의 (A)에서, 트랜지스터(350)의 제 1 게이트 절연층으로서 기능하는 절연층(352)은 반도체층(351)의 단부를 덮지만, 도 6의 (B)에 도시된 트랜지스터(350a)와 같이 절연층(352)이 도전층(353)과 실질적으로 동일한 상면 형상을 가지도록 가공되어도 좋다.
또한 본 명세서 등에서, "실질적으로 동일한 상면 형상"이라는 표현은 적어도 쌓인 층들의 윤곽이 부분적으로 서로 중첩되는 것을 의미한다. 예를 들어, 상기 표현에는 동일한 마스크 패턴을 사용하여 위층과 아래층을 패터닝 또는 부분적으로 패터닝하는 경우도 포함된다. "실질적으로 동일한 상면 형상"이라는 표현에는 상기 윤곽이 서로 완벽히 중첩되지 않는 경우도 포함되고, 예를 들어 위층의 단부가 아래층의 단부의 내측 또는 외측에 위치하여도 좋다.
이상이 표시 장치의 단면 구조예에 대한 설명이다.
본 실시형태의 적어도 일부는 본 명세서에서 설명된 임의의 다른 실시형태와 적절히 조합하여 실시될 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에 대하여 설명한다. 이하에서 설명하는 표시 장치는 발광 소자 및 수광 소자를 포함한다. 표시 장치는 화상을 표시하는 기능, 검지되는 물체로부터의 반사광을 사용하여 위치 검지를 수행하는 기능, 및 검지되는 물체로부터의 반사광을 사용하여 지문 등을 촬상하는 기능을 가진다. 이하에서 설명하는 표시 장치는 터치 패널의 기능 및 지문 센서의 기능을 가진다고도 간주할 수 있다.
본 발명의 일 형태의 표시 장치는 제 1 광을 방출하는 발광 소자 및 상기 제 1 광을 수광하는 수광 소자를 포함한다. 즉, 수광 소자는 수광 파장 영역이 발광 소자의 발광 파장을 포함하는 광전 변환 소자인 것이 바람직하다. 제 1 광으로서, 가시광 또는 적외광이 사용될 수 있다. 제 1 광으로서 적외광이 사용되는 경우, 제 1 광을 방출하는 발광 소자에 더하여 가시광을 방출하는 발광 소자가 포함될 수 있다.
또한, 표시 장치는 한 쌍의 기판(제 1 기판 및 제 2 기판이라고도 함)을 포함한다. 발광 소자 및 수광 소자는 제 1 기판과 제 2 기판 사이에 위치한다. 제 1 기판은 표시면 측에 위치하고, 제 2 기판은 표시면 측의 반대 측에 위치한다. 발광 소자를 밀봉하는 밀봉 기판 또는 보호막 등을 제 1 기판에 사용할 수 있다. 또한, 제 1 기판과 제 2 기판을 서로 접착하기 위하여 제 1 기판과 제 2 기판 사이에 수지층이 제공되어도 좋다.
발광 소자로부터 제 1 기판을 통하여 외부로 가시광이 방출된다. 매트릭스로 배열된 복수의 발광 소자가 표시 장치에 포함되면, 화상이 표시될 수 있다.
발광 소자로부터 방출된 제 1 광은 제 1 기판의 표면에 도달한다. 여기서, 물체가 제 1 기판의 표면에 닿으면, 제 1 기판과 상기 물체 사이의 계면에서 제 1 광이 산란되고, 그 후 산란광의 일부가 수광 소자에 입사한다. 수광 소자가 제 1 광을 수광하면, 수광 소자는 제 1 광의 강도에 따라 제 1 광을 전기 신호로 변환하고 상기 전기 신호를 출력할 수 있다. 표시 장치에 매트릭스로 배열된 복수의 수광 소자가 포함되는 경우, 제 1 기판에 닿은 물체의 위치 정보 또는 형상 등을 검지할 수 있다. 즉, 표시 장치는 이미지 센서 패널 또는 터치 센서 패널 등으로서 기능할 수 있다.
또한 물체가 제 1 기판의 표면에 닿지 않는 경우이더라도, 제 1 기판을 통과한 제 1 광은 물체의 표면에서 반사 또는 산란되고, 이 반사광 또는 산란광이 제 1 기판을 통하여 수광 소자에 입사한다. 따라서, 표시 장치는 비접촉 터치 센서 패널(니어 터치 패널이라고도 함)로서 사용할 수도 있다.
제 1 광으로서 가시광을 사용하는 경우, 화상 표시에 사용되는 제 1 광은 터치 센서의 광원으로서 사용할 수 있다. 이 경우, 발광 소자는 표시 소자의 기능 및 광원의 기능을 가지므로, 표시 장치의 구조를 간략화할 수 있다. 한편, 제 1 광으로서 적외광을 사용하는 경우, 사용자는 적외광을 감지하지 않으므로, 표시된 화상의 시인성을 저하시키지 않고 수광 소자에 의하여 촬상 또는 검지를 수행할 수 있다.
제 1 광으로서 적외광을 사용하는 경우, 근적외광을 포함하는 것이 바람직하다. 특히, 파장 700nm 이상 2500nm 이하의 범위에 하나 이상의 피크를 가지는 근적외광을 적합하게 사용할 수 있다. 특히, 파장 750nm 이상 1000nm 이하의 범위에 하나 이상의 피크를 가지는 광을 사용하면 수광 소자의 활성층에 사용되는 재료의 선택의 폭이 넓어지기 때문에 바람직하다.
표시 장치의 표면에 손끝이 닿으면, 지문을 촬상할 수 있다. 지문은 볼록부 및 오목부를 가진다. 손가락이 제 1 기판에 닿으면, 제 1 기판의 표면에 닿은 지문의 볼록부에 의하여 제 1 광이 산란되기 쉽다. 그러므로, 지문의 볼록부와 중첩되는 수광 소자에 입사하는 산란광의 강도는 높고, 지문의 오목부와 중첩되는 수광 소자에 입사하는 산란광의 강도는 낮다. 따라서, 지문을 촬상할 수 있다. 본 발명의 일 형태의 표시 장치를 포함하는 디바이스는 촬상된 지문 화상을 이용하여 생체 인증의 일종인 지문 인증을 수행할 수 있다.
또한, 표시 장치는 손가락 또는 손 등의 혈관, 특히 정맥을 촬상할 수도 있다. 예를 들어, 파장 760nm 및 그 근방의 광은 정맥 내의 환원 헤모글로빈에 의하여 흡수되지 않기 때문에, 손바닥 또는 손가락 등으로부터의 반사광을 수광 소자에 의하여 수광하여 화상을 작성함으로써 정맥의 위치를 검지할 수 있다. 본 발명의 일 형태의 표시 장치를 포함하는 디바이스는 촬상된 정맥의 화상을 이용함으로써 생체 인증의 일종인 정맥 인증을 수행할 수 있다.
또한, 본 발명의 일 형태의 표시 장치를 포함하는 디바이스는 터치 센싱, 지문 인증, 및 정맥 인증을 동시에 수행할 수 있다. 따라서, 보안성이 높은 생체 인증을 부품 점수를 늘리지 않고 낮은 비용으로 수행할 수 있다.
수광 소자는 가시광 및 적외광을 수광할 수 있는 소자인 것이 바람직하다. 이 경우, 발광 소자로서 적외광을 방출하는 발광 소자와 가시광을 방출하는 발광 소자의 양쪽을 포함하는 것이 바람직하다. 이로써, 가시광은 사용자의 손가락에 의하여 반사되고 반사광은 수광 소자에 의하여 수광되기 때문에, 지문을 촬상할 수 있다. 또한, 적외광을 사용하여 정맥의 형상을 촬상할 수 있다. 따라서, 지문 인증과 정맥 인증의 양쪽을 하나의 표시 장치에서 수행할 수 있다. 또한, 지문 인증과 정맥 인증을 상이한 타이밍에서 수행하여도 좋고 동시에 수행하여도 좋다. 지문의 촬상 및 정맥의 촬상이 동시에 수행되는 경우, 지문의 정보와 정맥의 형상의 정보의 양쪽을 포함하는 화상 데이터를 얻을 수 있기 때문에, 보다 정밀도가 높은 생체 인증을 실현할 수 있다.
또는, 본 발명의 일 형태의 표시 장치는 사용자의 건강 상태를 검지하는 기능을 가져도 좋다. 예를 들어, 혈중 산소 포화도의 변화에 따라 가시광 및 적외광에 대한 반사율 및 투과율이 변화되는 것을 이용하여 산소 포화도의 시간 변화를 얻음으로써, 심박수를 측정할 수 있다. 또한, 진피의 글루코스 농도 또는 혈중 중성 지방 농도 등도 적외광 또는 가시광을 사용하여 측정할 수 있다. 본 발명의 일 형태의 표시 장치를 포함하는 디바이스는 사용자의 건강 상태의 지표 데이터를 얻을 수 있는 헬스케어 디바이스로서 사용할 수 있다.
이하에서, 더 구체적인 예에 대하여 도면을 참조하여 설명한다.
[표시 패널의 구조예 1]
[구조예 1-1]
도 7의 (A)는 표시 패널(50)의 모식도이다. 표시 패널(50)은 기판(51), 기판(52), 수광 소자(53), 발광 소자(57R), 발광 소자(57G), 발광 소자(57B), 및 기능층(55) 등을 포함한다. 발광 소자(57R, 57G, 및 57B) 및 수광 소자(53)는 기판(51)과 기판(52) 사이에 제공된다.
발광 소자(57R), 발광 소자(57G), 및 발광 소자(57B)는 각각 적색(R) 광, 녹색(G) 광, 및 청색(B) 광을 방출한다.
표시 패널(50)은 매트릭스로 배열된 복수의 화소를 포함한다. 하나의 화소는 적어도 하나의 부화소를 포함한다. 하나의 부화소는 하나의 발광 소자를 포함한다. 예를 들어 화소는 3개의 부화소(예를 들어, R, G, 및 B의 3색 또는 황색(Y), 시안(C), 및 마젠타(M)의 3색) 또는 4개의 부화소(예를 들어, R, G, B, 및 백색(W)의 4색 또는 R, G, B, 및 Y의 4색)를 포함할 수 있다. 화소는 수광 소자(53)를 더 포함한다. 수광 소자(53)는 모든 화소에 제공되어도 좋고 일부의 화소에 제공되어도 좋다. 또한, 하나의 화소는 복수의 수광 소자(53)를 포함하여도 좋다.
도 7의 (A)는 손가락(60)이 기판(52)의 표면에 닿은 상태를 나타낸 것이다. 발광 소자(57G)로부터 방출되는 광의 일부는 기판(52)과 손가락(60)의 접촉 부분에 의하여 반사 또는 산란된다. 반사광 또는 산란광의 일부는 수광 소자(53)에 입사하면, 손가락(60)과 기판(52)의 접촉이 검지될 수 있다. 즉, 표시 패널(50)은 터치 패널로서 기능할 수 있다.
기능층(55)은 발광 소자(57R, 57G, 및 57B)를 구동하기 위한 회로 및 수광 소자(53)를 구동하기 위한 회로를 포함한다. 기능층(55)은 스위치, 트랜지스터, 용량 소자, 및 배선 등을 포함한다. 또한, 발광 소자(57R, 57G, 및 57B) 및 수광 소자(53)가 패시브 매트릭스법에 의하여 구동되는 경우에는, 기능층(55)은 스위치 및 트랜지스터를 포함할 필요는 없다.
표시 패널(50)은 손가락(60)의 지문을 검지하는 기능을 가져도 좋다. 도 7의 (B)는 손가락(60)이 기판(52)에 닿을 때의 접촉 부분의 확대도를 모식적으로 나타낸 것이다. 도 7의 (B)는 교대로 배열된 발광 소자(57)와 수광 소자(53)를 나타낸 것이다.
손가락(60)의 지문은 오목부 및 볼록부로 형성되어 있다. 그러므로, 도 7의 (B)에 나타낸 바와 같이, 지문의 볼록부가 기판(52)에 닿고, 지문의 볼록부가 기판(52)에 닿는 표면에서 산란광(파선 화살표로 나타냄)이 일어난다.
도 7의 (B)에 나타낸 바와 같이, 손가락(60)이 기판(52)에 닿는 표면에서의 산란광의 강도 분포에서, 접촉면에 대하여 거의 수직인 광의 강도가 가장 높고, 비스듬한 방향으로 각도가 커질수록 광의 강도는 낮아진다. 그러므로, 접촉면의 바로 아래에 위치하는(즉, 접촉면과 중첩되는 부분에 위치하는) 수광 소자(53)가 수광하는 광의 강도는 가장 높다. 소정의 산란 각도 이상의 산란광은 기판(52)의 다른 쪽 면(접촉면의 반대면)에서 전반사되고 수광 소자(53)를 통과하지 않는다. 이 결과, 선명한 지문을 촬상할 수 있다.
수광 소자들(53) 사이의 배열 간격이 지문의 2개의 볼록부 사이의 거리, 바람직하게는 서로 인접한 오목부와 볼록부 사이의 거리보다 작은 경우, 선명한 지문 화상을 얻을 수 있다. 사람의 지문의 오목부와 볼록부 사이의 거리는 약 200μm이므로, 수광 소자들(53) 사이의 배열 간격은 예를 들어 400μm 이하, 바람직하게는 200μm 이하, 더 바람직하게는 150μm 이하, 더욱 바람직하게는 100μm 이하, 더욱더 바람직하게는 50μm 이하 1μm 이상, 바람직하게는 10μm 이상, 더 바람직하게는 20μm 이상이다.
도 7의 (C)는 표시 패널(50)을 사용하여 촬상한 지문 화상의 예를 나타낸 것이다. 도 7의 (C)에서, 촬상 범위(63) 내에, 손가락(60)의 윤곽을 파선으로 나타내고, 접촉부(61)의 윤곽을 일점쇄선으로 나타내었다. 접촉부(61)에서, 수광 소자(53)에 입사한 광의 차이에 의하여 콘트라스트가 높은 지문(62)을 촬상할 수 있다.
표시 패널(50)은 터치 패널 또는 펜 태블릿으로서 기능할 수도 있다. 도 7의 (D)는 스타일러스(65)의 끝(tip)이 기판(52)에 닿은 채로 파선 화살표로 나타낸 방향으로 스타일러스(65)의 끝을 슬라이드한 상태를 나타낸 것이다.
도 7의 (D)에 나타낸 바와 같이, 스타일러스(65)의 끝과 기판(52)의 접촉면에 의하여 산란되는 광이 접촉면과 중첩되는 수광 소자(53)에 입사하면, 스타일러스(65)의 끝의 위치를 높은 정밀도로 검지할 수 있다.
도 7의 (E)는 표시 패널(50)에 의하여 검지된 스타일러스(65)의 궤적(66)의 예를 나타낸 것이다. 표시 패널(50)은 스타일러스(65) 등, 검지되는 물체의 위치를 높은 정밀도로 검지할 수 있어, 묘화 애플리케이션 등을 사용하여 고정세(高精細)의 묘화를 수행할 수 있다. 정전 용량 방식의 터치 센서 또는 전자기 유도 방식의 터치 펜 등을 사용하는 경우와 달리, 표시 패널(50)은 검지되는 물체의 절연성이 높아도 위치를 검지할 수 있고, 스타일러스(65)의 끝 부분의 재료는 한정되지 않고, 다양한 필기 용품(예를 들어, 붓, 유리 펜, 및 깃펜 등)을 사용할 수 있다.
여기서, 도 7의 (F) 내지 (H)는 표시 패널(50)에 사용될 수 있는 화소의 예를 나타낸 것이다.
도 7의 (F) 및 (G)에 나타낸 화소는 각각 발광 소자(57R, 57G, 및 57B) 및 수광 소자(53)를 포함한다. 화소는 각각 발광 소자(57R, 57G, 및 57B) 및 수광 소자(53)를 구동하기 위한 화소 회로를 포함한다.
도 7의 (F)는 3개의 발광 소자와 하나의 수광 소자가 2Х2의 매트릭스로 배열된 예를 나타낸 것이다. 도 7의 (G)는 3개의 발광 소자가 한 줄로 배열되고, 상기 3개의 발광 소자 아래에 가로로 긴 하나의 수광 소자(53)가 제공되는 예를 나타낸 것이다.
도 7의 (H)에 나타낸 화소는 백색(W)의 발광 소자(57W)를 포함한다. 여기서, 4개의 발광 소자가 한 줄로 배열되고, 상기 4개의 발광 소자 아래에 수광 소자(53)가 제공되어 있다.
또한 화소 구조는 상술한 구조에 한정되지 않고, 다양한 화소 배열을 채용할 수 있다.
[구조예 1-2]
이하에서, 가시광을 방출하는 발광 소자, 적외광을 방출하는 발광 소자, 및 수광 소자를 포함하는 구조의 예에 대하여 설명한다.
도 8의 (A)에 나타낸 표시 패널(50A)은 도 7의 (A)에 나타낸 구성 요소에 더하여 발광 소자(57IR)를 포함한다. 발광 소자(57IR)는 적외광(IR)을 방출하는 발광 소자이다. 또한, 이 경우, 적어도 발광 소자(57IR)로부터 방출되는 적외광(IR)을 수광할 수 있는 소자를 수광 소자(53)로서 사용하는 것이 바람직하다. 수광 소자(53)로서, 가시광 및 적외광을 수광할 수 있는 소자를 사용하는 것이 더 바람직하다.
도 8의 (A)에 나타낸 바와 같이, 손가락(60)이 기판(52)에 닿으면, 발광 소자(57IR)로부터 방출되는 적외광(IR)은 손가락(60)에 의하여 반사 또는 산란되고, 반사광 또는 산란광의 일부가 수광 소자(53)에 입사함으로써 손가락(60)의 위치 정보를 얻을 수 있다.
도 8의 (B) 내지 (D)는 표시 패널(50A)에 사용될 수 있는 화소의 예를 나타낸 것이다.
도 8의 (B)는 3개의 발광 소자가 한 줄로 배열되고, 상기 3개의 발광 소자 아래에 발광 소자(57IR) 및 수광 소자(53)가 수평 방향으로 배열되는 예를 나타낸 것이다. 도 8의 (C)는 발광 소자(57IR)를 포함하는 4개의 발광 소자가 한 줄로 배열되고 상기 4개의 발광 소자 아래에 수광 소자(53)가 제공된 예를 나타낸 것이다.
도 8의 (D)는 발광 소자(57IR)를 중심으로 3개의 발광 소자 및 수광 소자(53)가 모든 방향으로 배열된 예를 나타낸 것이다.
또한 도 8의 (B) 내지 (D)에 나타낸 화소에서, 발광 소자들의 위치는 교환이 가능하고, 또는 발광 소자와 수광 소자의 위치는 교환이 가능하다.
[표시 패널의 구조예 2]
[구조예 2-1]
도 9의 (A)는 표시 패널(100A)의 단면 개략도이다.
표시 패널(100A)은 한 쌍의 기판(기판(151) 및 기판(152)) 사이에 수광 소자(110), 발광 소자(190), 트랜지스터(131), 및 트랜지스터(132) 등을 포함한다.
트랜지스터(131) 및 트랜지스터(132)로서, 실시형태 1에서 설명한 트랜지스터(310) 또는 트랜지스터(350) 등을 사용할 수 있다.
수광 소자(110)는 화소 전극(111), 공통층(112), 활성층(113), 공통층(114), 및 공통 전극(115)을 포함한다. 발광 소자(190)는 화소 전극(191), 공통층(112), 발광층(193), 공통층(114), 및 공통 전극(115)을 포함한다.
화소 전극(111), 화소 전극(191), 공통층(112), 활성층(113), 발광층(193), 공통층(114), 및 공통 전극(115)은 각각 단층 구조를 가져도 좋고 적층 구조를 가져도 좋다.
화소 전극(111) 및 화소 전극(191)은 절연층(214) 위에 위치한다. 화소 전극(111) 및 화소 전극(191)은 동일한 단계에서 동일한 재료를 사용하여 형성될 수 있다.
공통층(112)은 화소 전극(111) 및 화소 전극(191) 위에 위치한다. 공통층(112)은 수광 소자(110) 및 발광 소자(190)에 의하여 공유된다.
활성층(113)은 공통층(112)을 개재하여 화소 전극(111)과 중첩된다. 발광층(193)은 공통층(112)을 개재하여 화소 전극(191)과 중첩된다. 활성층(113)은 제 1 유기 화합물을 함유하고, 발광층(193)은 제 1 유기 화합물과 다른 제 2 유기 화합물을 함유한다.
공통층(114)은 공통층(112), 활성층(113), 및 발광층(193) 위에 위치한다. 공통층(114)은 수광 소자(110) 및 발광 소자(190)에 의하여 공유된다.
공통 전극(115)은 공통층(112), 활성층(113), 및 공통층(114)을 개재하여 화소 전극(111)과 중첩되는 부분을 포함한다. 공통 전극(115)은 공통층(112), 발광층(193), 및 공통층(114)을 개재하여 화소 전극(191)과 중첩되는 부분을 더 포함한다. 공통 전극(115)은 수광 소자(110) 및 발광 소자(190)에 의하여 공유된다.
본 실시형태의 표시 패널에서는, 수광 소자(110)의 활성층(113)에 유기 화합물이 사용된다. 수광 소자(110)에서, 활성층(113) 이외의 층을 발광 소자(190)(EL 소자)의 층과 공통으로 할 수 있다. 그러므로, 발광 소자(190)의 제작 공정에 활성층(113)의 퇴적 단계를 추가하는 것만으로 발광 소자(190)의 형성과 동시에 수광 소자(110)를 형성할 수 있다. 발광 소자(190) 및 수광 소자(110)는 하나의 기판 위에 형성될 수 있다. 따라서, 제작 단계 수를 크게 늘리지 않고 표시 패널에 수광 소자(110)를 포함시킬 수 있다.
표시 패널(100A)은 수광 소자(110)의 활성층(113)과 발광 소자(190)의 발광층(193)이 따로따로 형성되는 점을 제외하고 수광 소자(110)와 발광 소자(190)가 공통된 구조를 가지는 예를 나타낸 것이다. 또한 수광 소자(110) 및 발광 소자(190)의 구조는 이에 한정되지 않는다. 수광 소자(110) 및 발광 소자(190)는 활성층(113) 및 발광층(193) 외에 따로따로 형성된 층을 포함하여도 좋다(후술하는 표시 패널(100D, 100E, 및 100F) 참조). 수광 소자(110) 및 발광 소자(190)는 적어도 하나의 공통적으로 사용되는 층(공통층)을 포함하는 것이 바람직하다. 그러므로, 제작 단계 수를 크게 늘리지 않고 표시 패널에 수광 소자(110)를 포함시킬 수 있다.
수광 소자(110)에서, 화소 전극(111)과 공통 전극(115) 사이에 위치하는 공통층(112), 활성층(113), 및 공통층(114)은 각각 유기층(유기 화합물을 함유하는 층)이라고 할 수 있다. 화소 전극(111)은 가시광을 반사하는 기능을 가지는 것이 바람직하다. 화소 전극(111)의 단부는 격벽(216)으로 덮여 있다. 공통 전극(115)은 가시광을 투과시키는 기능을 가진다.
수광 소자(110)는 광을 검지하는 기능을 가진다. 구체적으로, 수광 소자(110)는 기판(152)을 통하여 외부로부터 들어오는 광(122)을 수광하고 상기 광(122)을 전기 신호로 변환하는 광전 변환 소자이다.
기판(152)의 기판(151) 측의 면에 차광층(BM)이 제공된다. 차광층(BM)은 수광 소자(110)와 중첩되는 위치 및 발광 소자(190)와 중첩되는 위치에 개구를 가진다. 차광층(BM)을 제공함으로써 수광 소자(110)가 광을 검지하는 범위를 제어할 수 있다.
차광층(BM)에는 발광 소자로부터 방출되는 광을 차단하는 재료를 사용할 수 있다. 차광층(BM)은 가시광을 흡수하는 것이 바람직하다. 차광층(BM)으로서, 예를 들어 금속 재료, 또는 안료(예를 들어 카본 블랙) 또는 염료를 함유하는 수지 재료를 사용하여 블랙 매트릭스를 형성할 수 있다. 차광층(BM)은 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터의 적층 구조를 가져도 좋다.
여기서, 발광 소자(190)로부터 방출되는 광의 일부는 표시 패널(100A)에서 반사되고 수광 소자(110)에 입사하는 경우가 있다. 차광층(BM)은 이러한 미광의 영향을 줄일 수 있다. 예를 들어, 차광층(BM)이 제공되지 않는 경우, 발광 소자(190)로부터 방출되는 광(123a)은 기판(152)에 의하여 반사되고 반사광(123b)은 수광 소자(110)에 입사하는 경우가 있다. 차광층(BM)을 제공함으로써 반사광(123b)이 수광 소자(110)로 들어가는 것을 억제할 수 있다. 따라서, 노이즈를 저감할 수 있고, 수광 소자(110)를 사용한 센서의 감도를 높일 수 있다.
발광 소자(190)에서, 화소 전극(191)과 공통 전극(115) 사이에 위치하는 공통층(112), 발광층(193), 및 공통층(114)은 각각 EL층이라고 할 수 있다. 화소 전극(191)은 가시광을 반사하는 기능을 가지는 것이 바람직하다. 화소 전극(191)의 단부는 격벽(216)으로 덮여 있다. 화소 전극(111)과 화소 전극(191)은 격벽(216)에 의하여 서로 전기적으로 절연된다. 공통 전극(115)은 가시광을 투과시키는 기능을 가진다.
발광 소자(190)는 가시광을 방출하는 기능을 가진다. 구체적으로, 발광 소자(190)는 화소 전극(191)과 공통 전극(115) 사이에 전압이 인가될 때 기판(152)을 향하여 광(121)을 방출하는 전계 발광 소자이다.
발광층(193)은 수광 소자(110)의 수광 영역과 중첩되지 않도록 형성되는 것이 바람직하다. 이로써, 발광층(193)이 광(122)을 흡수하는 것을 억제할 수 있어, 수광 소자(110)에 조사되는 광의 양을 증가시킬 수 있다.
화소 전극(111)은 절연층(214)에 제공된 개구를 통하여 트랜지스터(131)의 소스 또는 드레인에 전기적으로 접속된다. 화소 전극(111)의 단부는 격벽(216)으로 덮여 있다.
화소 전극(191)은 절연층(214)에 제공된 개구를 통하여 트랜지스터(132)의 소스 또는 드레인에 전기적으로 접속된다. 화소 전극(191)의 단부는 격벽(216)으로 덮여 있다. 트랜지스터(132)는 발광 소자(190)의 구동을 제어하는 기능을 가진다.
트랜지스터(131)와 트랜지스터(132)는 동일한 층(도 9의 (A)의 기판(151)) 상에서 접촉한다.
수광 소자(110)에 전기적으로 접속되는 회로의 적어도 일부는 발광 소자(190)에 전기적으로 접속되는 회로와 동일한 단계에서 동일한 재료를 사용하여 형성되는 것이 바람직하다. 이로써, 2개의 회로를 따로따로 형성하는 경우에 비하여 표시 패널의 두께를 줄일 수 있고, 제작 공정을 간략화할 수 있다.
수광 소자(110) 및 발광 소자(190)는 보호층(195)으로 덮이는 것이 바람직하다. 도 9의 (A)에서, 보호층(195)은 공통 전극(115) 상에서 접촉하여 제공된다. 보호층(195)을 제공함으로써, 물 등의 불순물이 수광 소자(110) 및 발광 소자(190)에 들어가는 것을 억제할 수 있어, 수광 소자(110) 및 발광 소자(190)의 신뢰성을 높일 수 있다. 보호층(195)과 기판(152)은 접착층(142)에 의하여 서로 접착되어 있다.
또한, 도 10의 (A)에 나타낸 바와 같이, 보호층은 수광 소자(110) 및 발광 소자(190) 위에 제공될 필요는 없다. 도 10의 (A)에서, 공통 전극(115)과 기판(152)은 접착층(142)에 의하여 서로 접착되어 있다.
도 10의 (B)에 나타낸 바와 같이, 차광층(BM)은 제공될 필요는 없다. 이 구조에 의하여, 수광 소자(110)의 수광 면적을 증가시킬 수 있어, 센서의 감도를 더 높일 수 있다.
[구조예 2-2]
도 9의 (B)는 표시 패널(100B)의 단면도이다. 또한 표시 패널에 대한 이하의 설명에서, 상술한 표시 패널과 비슷한 구성 요소에 대한 설명은 생략하는 경우가 있다.
도 9의 (B)에 나타낸 표시 패널(100B)은 표시 패널(100A)의 구성 요소에 더하여 렌즈(149)를 포함한다.
렌즈(149)는 수광 소자(110)와 중첩되는 위치에 제공된다. 표시 패널(100B)에서, 렌즈(149)는 기판(152)과 접촉하여 제공된다. 표시 패널(100B)에 포함되는 렌즈(149)는 기판(151) 측에 볼록면을 가지는 볼록 렌즈이다. 또한, 기판(152) 측에 볼록면을 가지는 볼록 렌즈는 수광 소자(110)와 중첩되는 영역에 제공되어도 좋다.
차광층(BM) 및 렌즈(149)가 기판(152)의 동일한 면에 형성되는 경우, 이들의 형성 순서는 한정되지 않는다. 도 9의 (B)는 렌즈(149)가 먼저 형성되는 예를 나타내었지만, 차광층(BM)이 먼저 형성되어도 좋다. 도 9의 (B)에서, 렌즈(149)의 단부는 차광층(BM)으로 덮여 있다.
표시 패널(100B)에서, 광(122)은 렌즈(149)를 통하여 수광 소자(110)에 입사한다. 렌즈(149)를 가지면, 렌즈(149)를 제공하지 않는 경우와 비교하여, 수광 소자(110)에 입사하는 광(122)의 양을 증가시킬 수 있다. 이에 의하여, 수광 소자(110)의 감도를 높일 수 있다.
본 실시형태의 표시 패널에 사용되는 렌즈의 형성 방법으로서, 마이크로렌즈 등의 렌즈를 기판 또는 수광 소자 위에 직접 형성하여도 좋고, 따로 형성된 마이크로렌즈 어레이 등의 렌즈 어레이를 기판에 접착하여도 좋다.
[구조예 2-3]
도 9의 (C)는 표시 패널(100C)의 단면 개략도이다. 표시 패널(100C)은 기판(151), 기판(152), 및 격벽(216)이 포함되지 않고 기판(153), 기판(154), 접착층(155), 절연층(212), 및 격벽(217)이 포함되는 점에서 표시 패널(100A)과 다르다.
기판(153)과 절연층(212)은 접착층(155)에 의하여 서로 접착된다. 기판(154)과 보호층(195)은 접착층(142)에 의하여 서로 접착된다.
표시 패널(100C)은 형성 기판 위에 형성된 절연층(212), 트랜지스터(131), 트랜지스터(132), 수광 소자(110), 및 발광 소자(190) 등을 기판(153)으로 전치(轉置)하는 식으로 형성된다. 기판(153) 및 기판(154)은 가요성을 가지는 것이 바람직하다. 이로써, 표시 패널(100C)은 높은 가요성을 가질 수 있다. 예를 들어, 기판(153) 및 기판(154) 각각에 수지를 사용하는 것이 바람직하다.
기판(153) 및 기판(154) 각각에는, 예를 들어 폴리에틸렌테레프탈레이트(PET) 및 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로나이트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에터설폰(PES) 수지, 폴리아마이드 수지(예를 들어 나일론 및 아라미드), 폴리실록세인 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리우레탄 수지, 폴리염화바이닐 수지, 폴리염화바이닐리덴 수지, 폴리프로필렌 수지, 폴리테트라플루오로에틸렌(PTFE) 수지, ABS 수지, 및 셀룰로스 나노 섬유 중 임의의 것을 사용할 수 있다. 기판(153) 및 기판(154) 중 한쪽 또는 양쪽에 가요성을 가질 만큼 얇은 유리를 사용하여도 좋다.
본 실시형태의 표시 패널에 포함되는 기판에 광학적 등방성이 높은 필름을 사용하여도 좋다. 광학적 등방성이 높은 필름의 예에는 트라이아세틸셀룰로스(TAC, 셀룰로스트라이아세테이트라고도 함) 필름, 사이클로올레핀폴리머(COP) 필름, 사이클로올레핀 공중합체(COC) 필름, 및 아크릴 필름이 포함된다.
격벽(217)은 발광 소자로부터 방출되는 광을 흡수하는 것이 바람직하다. 격벽(217)으로서, 예를 들어 안료 또는 염료를 함유하는 수지 재료를 사용하여 블랙 매트릭스가 형성될 수 있다. 격벽(217)은 갈색 레지스트 재료 등의 착색된 절연 재료를 사용하여 형성될 수 있다.
발광 소자(190)로부터 방출된 광(123c)은 기판(154) 및 격벽(217)에 의하여 반사되고 반사광(123d)이 수광 소자(110)에 입사하는 경우가 있다. 광(123c)은 격벽(217)을 통과하고 트랜지스터 또는 배선 등에 의하여 반사되어, 수광 소자(110)에 반사광(123d)이 입사하는 경우도 있다. 격벽(217)이 광(123c)을 흡수하면, 반사광(123d)이 수광 소자(110)에 입사하는 것을 억제할 수 있다. 따라서, 노이즈를 줄일 수 있고, 수광 소자(110)를 사용한 센서의 감도를 높일 수 있다.
격벽(217)은 적어도 수광 소자(110)에 의하여 검지되는 파장을 가진 광을 흡수하는 것이 바람직하다. 예를 들어, 수광 소자(110)가 발광 소자(190)로부터 방출되는 적색 광을 검지하는 경우, 격벽(217)은 적어도 적색 광을 흡수하는 것이 바람직하다. 예를 들어, 격벽(217)이 청색의 컬러 필터를 포함하면, 격벽(217)은 적색 광(123c)을 흡수할 수 있기 때문에, 반사광(123d)이 수광 소자(110)에 입사하는 것을 억제할 수 있다.
[구조예 2-4]
상술한 예에서 발광 소자 및 수광 소자는 2개의 공통층을 포함하지만, 본 발명의 일 형태는 이에 한정되지 않는다. 이하에서, 공통층들이 상이한 구조를 가지는 예에 대하여 설명한다.
도 11의 (A)는 표시 패널(100D)의 단면 개략도이다. 표시 패널(100D)은 공통층(114)이 포함되지 않고 버퍼층(184) 및 버퍼층(194)이 포함되는 점에서 표시 패널(100A)과 다르다. 버퍼층(184) 및 버퍼층(194)은 각각 단층 구조이어도 좋고 적층 구조이어도 좋다.
표시 패널(100D)에서, 수광 소자(110)는 화소 전극(111), 공통층(112), 활성층(113), 버퍼층(184), 및 공통 전극(115)을 포함한다. 표시 패널(100D)에서, 발광 소자(190)는 화소 전극(191), 공통층(112), 발광층(193), 버퍼층(194), 및 공통 전극(115)을 포함한다.
표시 패널(100D)에서, 공통 전극(115)과 활성층(113) 사이의 버퍼층(184)과, 공통 전극(115)과 발광층(193) 사이의 버퍼층(194)을 따로따로 형성하는 예를 나타내었다. 버퍼층(184) 및 버퍼층(194)으로서, 예를 들어 전자 주입층 및 전자 수송층 중 한쪽 또는 양쪽을 형성할 수 있다.
도 11의 (B)는 표시 패널(100E)의 단면 개략도이다. 표시 패널(100E)은 공통층(112)이 포함되지 않고 버퍼층(182) 및 버퍼층(192)이 포함되는 점에서 표시 패널(100A)과 다르다. 버퍼층(182) 및 버퍼층(192)은 각각 단층 구조이어도 좋고 적층 구조이어도 좋다.
표시 패널(100E)에서, 수광 소자(110)는 화소 전극(111), 버퍼층(182), 활성층(113), 공통층(114), 및 공통 전극(115)을 포함한다. 표시 패널(100E)에서, 발광 소자(190)는 화소 전극(191), 버퍼층(192), 발광층(193), 공통층(114), 및 공통 전극(115)을 포함한다.
표시 패널(100E)에서, 화소 전극(111)과 활성층(113) 사이의 버퍼층(182)과, 화소 전극(191)과 발광층(193) 사이의 버퍼층(192)을 따로따로 형성하는 예를 나타내었다. 버퍼층(182) 및 버퍼층(192)으로서, 예를 들어 정공 주입층 및 정공 수송층 중 한쪽 또는 양쪽을 형성할 수 있다.
도 11의 (C)는 표시 패널(100F)의 단면 개략도이다. 표시 패널(100F)은 공통층(112 및 114)이 포함되지 않고 버퍼층(182, 184, 192, 및 194)이 포함되는 점에서 표시 패널(100A)과 다르다.
표시 패널(100F)에서, 수광 소자(110)는 화소 전극(111), 버퍼층(182), 활성층(113), 버퍼층(184), 및 공통 전극(115)을 포함한다. 표시 패널(100F)에서, 발광 소자(190)는 화소 전극(191), 버퍼층(192), 발광층(193), 버퍼층(194), 및 공통 전극(115)을 포함한다.
수광 소자(110)와 발광 소자(190)를 제작할 때, 활성층(113) 및 발광층(193)뿐만 아니라 다른 층도 따로따로 형성할 수 있다.
표시 패널(100F)의 예에서는, 수광 소자(110) 및 발광 소자(190)의 각각에서 공통층이 한 쌍의 전극(화소 전극(111 또는 191) 및 공통 전극(115)) 사이에 제공되지 않는다. 표시 패널(100F)에 포함되는 수광 소자(110) 및 발광 소자(190)는, 동일한 단계에서 동일한 재료를 사용하여 절연층(214) 위에 화소 전극(111) 및 화소 전극(191)을 형성하고; 버퍼층(182), 활성층(113), 및 버퍼층(184)을 화소 전극(111) 위에 형성하고; 버퍼층(192), 발광층(193), 및 버퍼층(194)을 화소 전극(191) 위에 형성하고; 그 후, 공통 전극(115)을 버퍼층(184) 및 버퍼층(194) 등을 덮어 형성하는 식으로 제작할 수 있다.
또한 버퍼층(182), 활성층(113), 및 버퍼층(184)의 적층 구조와, 버퍼층(192), 발광층(193), 및 버퍼층(194)의 적층 구조의 제작 순서는 특별히 한정되지 않는다. 예를 들어, 버퍼층(182), 활성층(113), 및 버퍼층(184)이 퇴적된 후에, 버퍼층(192), 발광층(193), 및 버퍼층(194)이 퇴적되어도 좋다. 반대로, 버퍼층(182), 활성층(113), 및 버퍼층(184)이 퇴적되기 전에 버퍼층(192), 발광층(193), 및 버퍼층(194)이 퇴적되어도 좋다. 또는, 예를 들어 버퍼층(182), 버퍼층(192), 활성층(113), 및 발광층(193)이 이 순서대로 퇴적되어도 좋다.
[표시 패널의 구조예 3]
이하에서, 표시 패널의 더 구체적인 구조예에 대하여 설명한다.
[구조예 3-1]
도 12는 표시 패널(200A)의 사시도이다.
표시 패널(200A)에서, 기판(151)과 기판(152)은 서로 접착된다. 도 12에서, 기판(152)은 파선으로 나타내어진다.
표시 패널(200A)은 표시부(162), 회로(164), 및 배선(165) 등을 포함한다. 도 12는 표시 패널(200A)에 집적 회로(IC)(173) 및 FPC(172)가 실장된 예를 나타낸 것이다. 따라서, 도 12에 나타낸 구조는 표시 패널(200A), IC, 및 FPC를 포함하는 표시 모듈로 간주할 수 있다.
회로(164)로서, 주사선 구동 회로를 사용할 수 있다.
배선(165)은 표시부(162) 및 회로(164)에 신호 및 전력을 공급하는 기능을 가진다. 상기 신호 및 전력은 FPC(172)를 통하여 외부로부터 또는 IC(173)로부터 배선(165)에 입력된다.
도 12는 COG(chip on glass)법 또는 COF(chip on film)법 등에 의하여 IC(173)가 기판(151) 위에 제공되는 예를 나타낸 것이다. IC(173)로서, 예를 들어 주사선 구동 회로 또는 신호선 구동 회로 등을 포함하는 IC를 사용할 수 있다. 또한, 표시 패널(200A) 및 표시 모듈에는 IC가 제공될 필요는 없다. IC는 COF법 등에 의하여 FPC에 실장되어도 좋다.
도 13은 도 12에 나타낸 표시 패널(200A)의, FPC(172)를 포함하는 영역의 일부, 회로(164)를 포함하는 영역의 일부, 표시부(162)를 포함하는 영역의 일부, 및 단부를 포함하는 영역의 일부의 단면의 예를 나타낸 것이다.
표시 패널(200A)은 기판(151)과 기판(152) 사이에 트랜지스터(208), 트랜지스터(209), 트랜지스터(210), 발광 소자(190), 및 수광 소자(110) 등을 포함한다.
트랜지스터(208) 및 트랜지스터(210)는 각각 채널이 형성되는 반도체층에 저온 폴리실리콘을 함유한다. 트랜지스터(209)는 채널이 형성되는 반도체층에 금속 산화물을 함유한다.
트랜지스터(208), 트랜지스터(209), 및 트랜지스터(210)는 기판(151) 위에 형성된다. 이들 트랜지스터는 그 적어도 일부가 동일한 단계에서 동일한 재료를 사용하여 제작될 수 있다.
절연층(261), 절연층(262), 절연층(263), 절연층(264), 및 절연층(265)은 이 순서대로 기판(151) 위에 제공된다. 절연층(261)의 일부는 트랜지스터(208)의 제 2 게이트 절연층으로서 기능한다. 절연층(262)의 일부는 트랜지스터(208)의 제 1 게이트 절연층으로서 기능한다. 절연층(263)은 트랜지스터(208)를 덮어 제공되고, 절연층(263)의 일부는 트랜지스터(209)의 제 2 게이트 절연층으로서 기능한다. 절연층(264)은 트랜지스터(208)를 덮어 제공되고, 절연층(264)의 일부는 트랜지스터(209)의 제 1 게이트 절연층으로서 기능한다. 절연층(265)은 트랜지스터(208) 및 트랜지스터(209)를 덮어 제공된다. 절연층(214)은 절연층(265) 위에 제공된다. 절연층(214)은 평탄화층으로서 기능한다. 또한 게이트 절연층의 개수 및 트랜지스터를 덮는 절연층의 개수는 한정되지 않고, 하나이어도 좋고, 2개 이상이어도 좋다.
트랜지스터를 덮는 절연층 중 적어도 하나에 물 및 수소 등의 불순물이 쉽게 확산되지 않는 재료를 사용하는 것이 바람직하다. 이는 이러한 절연층이 배리어층으로서 기능할 수 있기 때문이다. 이러한 구조에 의하여 외부로부터 트랜지스터로 불순물이 확산되는 것을 효과적으로 억제하고 표시 장치의 신뢰성을 높일 수 있다.
절연층(261, 262, 263, 264, 및 265) 각각으로서 무기 절연막을 사용하는 것이 바람직하다. 무기 절연막으로서, 예를 들어 질화 실리콘막, 산화질화 실리콘막, 산화 실리콘막, 질화산화 실리콘막, 산화 알루미늄막, 또는 질화 알루미늄막 등의 무기 절연막을 사용할 수 있다. 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 또는 산화 네오디뮴막 등을 사용하여도 좋다. 상술한 절연막을 2개 이상 포함하는 적층을 사용하여도 좋다.
여기서, 유기 절연막은 무기 절연막보다 배리어성이 낮은 경우가 많다. 그러므로, 유기 절연막은 표시 패널(200A)의 단부 근방에 개구를 가지는 것이 바람직하다. 이에 의하여, 표시 패널(200A)의 단부로부터 유기 절연막을 통하여 불순물이 들어가는 것을 억제할 수 있다. 또는, 유기 절연막을 그 단부가 표시 패널(200A)의 단부보다 내측에 위치되도록 형성하여, 표시 패널(200A)의 단부에서 유기 절연막이 노출되는 것을 방지하여도 좋다.
유기 절연막은 평탄화층으로서 기능하는 절연층(214)에 적합하다. 유기 절연막에 사용할 수 있는 재료의 예에는 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록세인 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 및 이들 수지의 전구체가 포함된다.
트랜지스터(208 및 210) 각각은 제 2 게이트로서 기능하는 도전층(221), 제 2 게이트 절연층으로서 기능하는 절연층(261), 채널 형성 영역(231i) 및 한 쌍의 저저항 영역(231n)을 포함하는 반도체층, 저저항 영역(231n) 중 한쪽과 접속되는 도전층(222a), 저저항 영역(231n) 중 다른 쪽과 접속되는 도전층(222b), 제 1 게이트 절연층으로서 기능하는 절연층(262), 제 1 게이트로서 기능하는 도전층(223), 및 도전층(223)을 덮는 절연층(263)을 포함한다. 절연층(261)의 일부는 도전층(221)과 채널 형성 영역(231i) 사이에 위치한다. 절연층(262)의 일부는 도전층(223)과 채널 형성 영역(231i) 사이에 위치한다.
도전층(222a) 및 도전층(222b)은 절연층(262), 절연층(263), 절연층(264), 및 절연층(265)에 제공된 개구를 통하여 저저항 영역(231n)에 접속된다. 도전층들(222a 및 222b) 중 한쪽은 소스 전극으로서 기능하고, 다른 쪽은 드레인 전극으로서 기능한다.
트랜지스터(209)는 제 2 게이트로서 기능하는 도전층(251), 제 2 게이트 절연층으로서 기능하는 절연층(263), 채널 형성 영역(232i) 및 한 쌍의 저저항 영역(232n)을 포함하는 반도체층, 저저항 영역(232n) 중 한쪽과 접속되는 도전층(252a), 저저항 영역(232n) 중 다른 쪽과 접속되는 도전층(252b), 제 1 게이트 절연층으로서 기능하는 절연층(264), 제 1 게이트로서 기능하는 도전층(253), 및 도전층(253)을 덮는 절연층(265)을 포함한다. 절연층(263)의 일부는 도전층(251)과 채널 형성 영역(232i) 사이에 위치한다. 절연층(264)의 일부는 도전층(253)과 채널 형성 영역(232i) 사이에 위치한다.
도전층(252a) 및 도전층(252b)은 절연층(264) 및 절연층(265)에 제공된 개구를 통하여 저저항 영역(232n)에 접속된다. 도전층들(252a 및 252b) 중 한쪽은 소스 전극으로서 기능하고, 다른 쪽은 드레인 전극으로서 기능한다.
본 실시형태의 표시 패널에 포함되는 트랜지스터의 구조에 특별한 제한은 없다. 예를 들어, 플레이너(planar)형 트랜지스터, 스태거형 트랜지스터, 또는 역 스태거형 트랜지스터를 사용할 수 있다. 톱 게이트 트랜지스터 또는 보텀 게이트 트랜지스터를 사용할 수 있다. 또는, 채널이 형성되는 반도체층의 위아래에 게이트가 제공되어도 좋다.
트랜지스터(208, 209, 및 210) 각각은 채널이 형성되는 반도체층이 2개의 게이트 사이에 형성된 구조를 가진다. 2개의 게이트를 서로 접속하고, 같은 신호를 공급하여 트랜지스터를 동작시켜도 좋다. 또는, 2개의 게이트 중 한쪽에 문턱 전압을 제어하기 위한 전위를 인가하고 2개의 게이트 중 다른 쪽에 구동을 위한 전위를 인가함으로써 트랜지스터의 문턱 전압을 제어하여도 좋다.
트랜지스터에 사용되는 반도체 재료의 결정성은 특별히 한정되지 않고, 비정질 반도체, 단결정 반도체, 및 단결정 외의 결정성을 가지는 반도체(미결정 반도체, 다결정 반도체, 또는 일부에 결정 영역을 포함하는 반도체) 중 어느 것을 사용하여도 좋다. 트랜지스터 특성의 열화를 억제할 수 있기 때문에, 단결정 반도체 또는 결정성을 가지는 반도체를 사용하는 것이 바람직하다.
트랜지스터(208, 209, 및 210)의 각각에, 실리콘을 함유하는 반도체층을 사용하는 것이 바람직하다.
또는, 트랜지스터(209)의 반도체층이 금속 산화물(산화물 반도체라고도 함)을 함유하는 것이 바람직하다. 트랜지스터(208 및 210) 각각의 반도체층은 실리콘을 함유하는 것이 바람직하다. 실리콘의 예에는 비정질 실리콘 및 결정성 실리콘(예를 들어 저온 폴리실리콘 또는 단결정 실리콘)이 포함된다.
금속 산화물을 함유하는 반도체층은 예를 들어 인듐, M(M은 갈륨, 알루미늄, 실리콘, 붕소, 이트륨, 주석, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 중 하나 이상), 및 아연을 함유하는 것이 바람직하다. 구체적으로 M은 알루미늄, 갈륨, 이트륨, 및 주석 중 하나 이상인 것이 바람직하다.
금속 산화물을 함유하는 반도체층에 인듐, 갈륨, 및 아연을 함유하는 산화물(IGZO라고도 함)을 사용하는 것이 특히 바람직하다.
반도체층이 In-M-Zn 산화물인 경우, In-M-Zn 산화물을 퇴적하기 위하여 사용하는 스퍼터링 타깃에서의 M에 대한 In의 원자수비는 1 이상인 것이 바람직하다. 이러한 스퍼터링 타깃의 금속 원소의 원자수비는 예를 들어 In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=2:1:3, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:3, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5:1:8, In:M:Zn=6:1:6, 또는 In:M:Zn=5:2:5이다.
스퍼터링 타깃으로서는 다결정 산화물을 함유하는 타깃을 사용하면, 결정성을 가지는 반도체층을 형성하기 용이해지므로 바람직하다. 또한 퇴적되는 반도체층의 원자수비는 상기 스퍼터링 타깃에 함유되는 임의의 금속 원소의 원자수비에서 ±40%의 범위에서 편차가 있다. 예를 들어, 반도체층에 사용되는 스퍼터링 타깃의 조성이 In:Ga:Zn=4:2:4.1[원자수비]인 경우, 퇴적되는 반도체층의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방인 경우가 있다.
또한 원자수비가 In:Ga:Zn=4:2:3 또는 그 근방이라고 기재되는 경우, In의 원자수의 비율을 4로 하였을 때, Ga의 원자수의 비율이 1 이상 3 이하이고 Zn의 원자수의 비율이 2 이상 4 이하인 경우가 포함된다. 또한 원자수비가 In:Ga:Zn=5:1:6 또는 그 근방이라고 기재되는 경우, In의 원자수의 비율을 5로 하였을 때, Ga의 원자수의 비율이 0.1보다 크고 2 이하이고 Zn의 원자수의 비율이 5 이상 7 이하인 경우가 포함된다. 또한 원자수비가 In:Ga:Zn=1:1:1 또는 그 근방이라고 기재되는 경우, In의 원자수의 비율을 1로 하였을 때, Ga의 원자수의 비율이 0.1보다 크고 2 이하이고 Zn의 원자수의 비율이 0.1보다 크고 2 이하인 경우가 포함된다.
회로(164)에 포함되는 트랜지스터 및 표시부(162)에 포함되는 트랜지스터는 동일한 구조이어도 좋고, 상이한 구조이어도 좋다. 회로(164)에 포함되는 복수의 트랜지스터에는 하나의 구조 또는 2종류 이상의 구조가 채용되어도 좋다. 마찬가지로, 표시부(162)에 포함되는 트랜지스터에는 하나의 구조 또는 2종류 이상의 구조가 채용되어도 좋다.
여기서, 회로(164)에 포함되는 트랜지스터(210)로서 트랜지스터(208)와 동일한 구조를 가진 트랜지스터를 도시하였다. 회로(164)는, 각각 트랜지스터(210)와 동일한 구조를 가진 트랜지스터를 사용하여 형성되어도 좋다. 또는, 트랜지스터(208)와 동일한 구조를 가진 트랜지스터와 트랜지스터(209)와 동일한 구조를 가진 트랜지스터를 조합하여 회로(164)에 사용하여도 좋다.
여기서, 도전층(251) 및 도전층(223)은 동일한 면 상에 위치하고 동일한 도전막을 가공함으로써 형성된다. 도전층(222a), 도전층(222b), 도전층(252a), 및 도전층(252b) 등은 동일한 면 상에 위치하고 동일한 도전막을 가공함으로써 형성된다.
발광 소자(190)는 화소 전극(191), 공통층(112), 발광층(193), 공통층(114), 및 공통 전극(115)이 절연층(214) 측으로부터 이 순서대로 적층된 적층 구조를 가진다. 화소 전극(191)은 절연층(214)에 제공된 개구를 통하여 트랜지스터(208)에 포함되는 도전층(222b)에 접속된다. 트랜지스터(208)는 발광 소자(190)를 흐르는 전류를 제어하는 기능을 가진다. 화소 전극(191)의 단부는 격벽(216)으로 덮여 있다. 화소 전극(191)은 가시광을 반사하는 재료를 함유하고 공통 전극(115)은 가시광을 투과시키는 재료를 함유한다.
수광 소자(110)는 화소 전극(111), 공통층(112), 활성층(113), 공통층(114), 및 공통 전극(115)이 절연층(214) 측으로부터 이 순서대로 적층된 적층 구조를 가진다. 화소 전극(111)은 절연층(214)에 제공된 개구를 통하여 트랜지스터(209)에 포함되는 도전층(252b)에 전기적으로 접속된다. 화소 전극(111)의 단부는 격벽(216)으로 덮여 있다. 화소 전극(111)은 가시광을 반사하는 재료를 함유하고 공통 전극(115)은 가시광을 투과시키는 재료를 함유한다.
발광 소자(190)로부터의 광은 기판(152)을 향하여 방출된다. 광은 기판(152) 및 접착층(142)을 통하여 수광 소자(110)에 입사한다. 기판(152)에 가시광 투과성이 높은 재료를 사용하는 것이 바람직하다.
화소 전극(111) 및 화소 전극(191)은 동일한 단계에서 동일한 재료를 사용하여 형성될 수 있다. 수광 소자(110)와 발광 소자(190)의 양쪽에 공통층(112), 공통층(114), 및 공통 전극(115)이 사용된다. 수광 소자(110) 및 발광 소자(190)는 활성층(113) 및 발광층(193)을 제외하고 공통된 구성 요소를 가질 수 있다. 따라서, 제작 단계 수를 크게 늘리지 않고 수광 소자(110)를 표시 패널(200A)에 포함시킬 수 있다.
보호층(195)은 수광 소자(110) 및 발광 소자(190)를 덮어 제공된다. 보호층(195)은 물 등의 불순물이 수광 소자(110) 및 발광 소자(190)로 확산되는 것을 억제하여, 수광 소자(110) 및 발광 소자(190)의 신뢰성을 높일 수 있다.
도 13에 나타낸 영역(228)에서, 절연층(214)에 개구가 형성되어 있다. 이에 의하여, 절연층(214)으로서 유기 절연막이 사용되어도 절연층(214)을 통하여 외부로부터 표시부(162)로 불순물이 들어가는 것을 억제할 수 있다. 따라서, 표시 패널(200A)의 신뢰성을 높일 수 있다.
표시 패널(200A)의 단부 근방의 영역(228)에서, 절연층(265)과 보호층(195)이 절연층(214)의 개구를 통하여 서로 접촉되는 것이 바람직하다. 특히, 절연층(265)에 포함되는 무기 절연막과 보호층(195)에 포함되는 무기 절연막이 서로 접촉되는 것이 바람직하다. 그러므로, 유기 절연막을 통하여 외부로부터 표시부(162)로 불순물이 확산되는 것을 억제할 수 있다. 따라서, 표시 패널(200A)의 신뢰성을 높일 수 있다.
보호층(195)은 유기 절연막과 무기 절연막의 적층 구조를 가지는 것이 바람직하다. 예를 들어, 보호층(195)은 공통 전극(115) 위에 무기 절연층, 유기 절연층, 및 무기 절연층의 3층 구조를 가지는 것이 바람직하다. 이 경우, 무기 절연층의 단부는 유기 절연층의 단부를 넘어 연장되어 있는 것이 바람직하다.
표시 패널(200A)에서, 보호층(195)과 기판(152)은 접착층(142)에 의하여 서로 접착된다. 접착층(142)은 수광 소자(110) 및 발광 소자(190)와 중첩되도록 제공된다. 즉, 표시 패널(200A)은 고체 밀봉 구조를 가진다.
기판(152)에서 기판(151)이 중첩되지 않는 영역에는 접속부(204)가 제공된다. 접속부(204)에서, 배선(165)은 도전층(166) 및 접속층(242)을 통하여 FPC(172)에 전기적으로 접속된다. 접속부(204)의 상면에서는, 화소 전극(191)과 동일한 도전막을 가공함으로써 얻은 도전층(166)이 노출된다. 따라서, 접속부(204)와 FPC(172)는 접속층(242)을 통하여 서로 전기적으로 접속될 수 있다.
다양한 광학 부재를 기판(152)의 외측 면에 배치할 수 있다. 광학 부재의 예에는 편광판, 위상차판, 광 확산층(예를 들어 확산 필름), 반사 방지층, 및 집광 필름이 포함된다. 또한, 먼지의 부착을 방지하는 대전 방지막, 오염의 부착을 억제하는 발수막, 사용에 의하여 일어나는 손상의 발생을 억제하는 하드 코트막, 또는 충격 흡수층 등을 기판(152)의 외측 면에 배치하여도 좋다. 기판(152)의 외측 면에 터치 센서 패널을 제공하여도 좋다. 터치 센서 패널에 포함되는 터치 센서로서, 저항 방식, 정전 용량 방식, 적외선 방식, 전자기 유도 방식, 및 표면 탄성파 방식 등의 다양한 형식 중 어느 것의 터치 센서를 사용할 수 있다. 터치 센서로서, 정전 용량 방식의 터치 센서가 특히 바람직하다.
기판(151 및 152) 각각에는 유리, 석영, 세라믹, 사파이어, 또는 수지 등을 사용할 수 있다. 가요성을 가지는 재료를 사용하여 기판(151 및 152) 각각을 형성하면, 표시 패널의 가요성을 높일 수 있다.
접착층으로서는 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제, 및 자외선 경화형 접착제 등의 광 경화형 접착제 등 다양한 경화형 접착제를 사용할 수 있다. 이들 접착제의 예에는 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, 폴리바이닐클로라이드(PVC) 수지, 폴리바이닐뷰티랄(PVB) 수지, 및 에틸렌바이닐아세테이트(EVA) 수지가 포함된다. 특히, 에폭시 수지 등의 투습성이 낮은 재료가 바람직하다. 2성분 혼합형(two-component-mixture-type) 수지를 사용하여도 좋다. 접착 시트 등을 사용하여도 좋다.
접속층(242)으로서 ACF(anisotropic conductive film) 또는 ACP(anisotropic conductive paste) 등을 사용할 수 있다.
발광 소자(190)는 톱 이미션형, 보텀 이미션형, 또는 듀얼 이미션형 발광 소자 등이어도 좋다. 광을 추출하는 전극으로서는 가시광을 투과시키는 도전막을 사용한다. 광을 추출하지 않는 전극으로서는 가시광을 반사하는 도전막을 사용하는 것이 바람직하다.
발광 소자(190)는 적어도 발광층(193)을 포함한다. 발광층(193)에 더하여, 발광 소자(190)는 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 정공 블로킹 재료, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 전자 블로킹 재료, 및 양극성을 가지는 물질(전자 수송성 및 정공 수송성이 높은 물질) 등 중 임의의 것을 함유하는 층을 더 포함하여도 좋다. 예를 들어, 공통층(112)은 정공 주입층 및 정공 수송층 중 한쪽 또는 양쪽을 포함하는 것이 바람직하다. 예를 들어, 공통층(114)은 전자 수송층 및 전자 주입층 중 한쪽 또는 양쪽을 포함하는 것이 바람직하다.
공통층(112), 발광층(193), 및 공통층(114)에는 저분자 화합물 및 고분자 화합물 중 어느 쪽도 사용될 수 있고, 또한 무기 화합물이 함유되어도 좋다. 공통층(112), 발광층(193), 및 공통층(114)에 포함되는 층은 예를 들어 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 및 도포법 중 임의의 방법에 의하여 형성될 수 있다.
발광층(193)은 퀀텀닷 등의 무기 화합물을 함유하여도 좋다.
수광 소자(110)의 활성층(113)은 반도체를 함유한다. 반도체의 예에는 실리콘 등의 무기 반도체 및 유기 화합물을 포함하는 유기 반도체가 포함된다. 본 실시형태에서는 활성층에 함유되는 반도체로서 유기 반도체가 사용된 예를 나타낸다. 유기 반도체를 사용함으로써 발광 소자(190)의 발광층(193) 및 수광 소자(110)의 활성층(113)을 동일한 방법(예를 들어 진공 증착법)으로 형성할 수 있어 동일한 제조 장치를 사용할 수 있기 때문에 바람직하다.
활성층(113)에 함유된 n형 반도체 재료의 예에는 풀러렌(예를 들어 C60 및 C70) 및 풀러렌 유도체 등의 전자 수용성을 가진 유기 반도체 재료가 포함된다. 풀러렌은 축구공과 같은 형상을 가지고, 이는 에너지적으로 안정적이다. 풀러렌의 HOMO 준위 및 LUMO 준위는 둘 다 깊다(낮다). LUMO 준위가 깊으므로 풀러렌은 전자 수용성(억셉터성)이 매우 높다. 벤젠에서와 같이 평면에 π전자 공액(공명)이 확장되면, 보통 전자 공여성(도너성)이 높아진다. 구체 형상을 가진 풀러렌에서 π전자가 널리 확장되지만 그 전자 수용성은 높다. 높은 전자 수용성은 고속의 전하 분리를 효율적으로 일으키고 수광 디바이스에 있어 유익하다. C60 및 C70은 둘 다 가시광 영역에 넓은 흡수대를 가지고, C70은 C60보다 π전자 공액계가 크고, 장파장 영역에 넓은 흡수대를 가지기 때문에 특히 바람직하다.
활성층(113)에 함유되는 n형 반도체 재료의 다른 예에는 퀴놀린 골격을 가지는 금속 착체, 벤조퀴놀린 골격을 가지는 금속 착체, 옥사졸 골격을 가지는 금속 착체, 싸이아졸 골격을 가지는 금속 착체, 옥사다이아졸 유도체, 트라이아졸 유도체, 이미다졸 유도체, 옥사졸 유도체, 싸이아졸 유도체, 페난트롤린 유도체, 퀴놀린 유도체, 벤조퀴놀린 유도체, 퀴녹살린 유도체, 다이벤조퀴녹살린 유도체, 피리딘 유도체, 바이피리딘 유도체, 피리미딘 유도체, 나프탈렌 유도체, 안트라센 유도체, 쿠마린 유도체, 로다민 유도체, 트라이아진 유도체, 및 퀴논 유도체가 포함된다.
활성층(113)에 함유되는 p형 반도체 재료의 예에는 구리(II)프탈로사이아닌(CuPc), 테트라페닐다이벤조페리플란텐(DBP), 아연프탈로사이아닌(ZnPc), 주석프탈로사이아닌(SnPc), 및 퀴나크리돈 등의 전자 공여성을 가진 유기 반도체 재료가 포함된다.
p형 반도체 재료의 예에는 카바졸 유도체, 싸이오펜 유도체, 퓨란 유도체, 및 방향족 아민 골격을 가지는 화합물이 포함된다. p형 반도체 재료의 다른 예에는 나프탈렌 유도체, 안트라센 유도체, 피렌 유도체, 트라이페닐렌 유도체, 플루오렌 유도체, 피롤 유도체, 벤조퓨란 유도체, 벤조싸이오펜 유도체, 인돌 유도체, 다이벤조퓨란 유도체, 다이벤조싸이오펜 유도체, 인돌로카바졸 유도체, 포르피린 유도체, 프탈로사이아닌 유도체, 나프탈로사이아닌 유도체, 퀴나크리돈 유도체, 폴리페닐렌바이닐렌 유도체, 폴리파라페닐렌 유도체, 폴리플루오렌 유도체, 폴리바이닐카바졸 유도체, 및 폴리싸이오펜 유도체가 포함된다.
예를 들어, 활성층(113)은 n형 반도체와 p형 반도체의 공증착에 의하여 형성되는 것이 바람직하다. 또는, 활성층(113)은 n형 반도체와 p형 반도체를 적층함으로써 형성되어도 좋다.
트랜지스터의 게이트, 소스, 및 드레인, 그리고 표시 패널에 포함되는 배선 및 전극으로서 기능하는 도전층의 재료로서, 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 텅스텐, 및 나이오븀 등의 금속 중 어느 것, 또는 이들 금속 중 하나 이상을 함유하는 합금을 사용할 수 있다. 이들 재료 중 임의의 것을 포함하는 막을 포함하는 단층 구조 또는 적층 구조를 사용할 수 있다.
광 투과성 도전 재료로서, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 또는 갈륨을 함유하는 산화 아연 등의 도전성 산화물, 혹은 그래핀을 사용할 수 있다. 또는, 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 또는 타이타늄 등의 금속 재료, 또는 이들 금속 재료 중 임의의 것을 포함하는 합금 재료 등을 사용할 수 있다. 또는, 이 금속 재료의 질화물(예를 들어, 질화 타이타늄) 등을 사용하여도 좋다. 또한 금속 재료 또는 합금 재료(또는 이들의 질화물)를 사용하는 경우, 광이 투과할 정도로 두께를 얇게 하는 것이 바람직하다. 또는 상술한 재료 중 임의의 것의 적층막을 도전층에 사용할 수 있다. 예를 들어, 인듐 주석 산화물과, 은과 마그네슘의 합금의 적층막을 사용하면, 도전성을 높일 수 있기 때문에 바람직하다. 이들 재료는 표시 패널에 포함되는 배선 및 전극 등의 도전층, 및 표시 소자에 포함되는 도전층(예를 들어 화소 전극 또는 공통 전극으로서 기능하는 도전층) 등에도 사용될 수 있다.
절연층에 사용될 수 있는 절연 재료의 예에는 아크릴, 에폭시, 또는 폴리이미드 등의 수지 재료, 및 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 또는 산화 알루미늄 등의 무기 절연 재료가 포함된다.
[구조예 3-2]
도 14는 표시 패널(200B)의 단면도이다. 표시 패널(200B)은 기판 구조가 표시 패널(200A)과 주로 다르다.
표시 패널(200B)은 기판(151)도 기판(152)도 포함하지 않고, 기판(153), 기판(154), 접착층(155), 및 절연층(212)을 포함한다.
기판(153)과 절연층(212)은 접착층(155)에 의하여 서로 접착된다. 기판(154)과 보호층(195)은 접착층(142)에 의하여 서로 접착된다.
표시 패널(200B)은 형성 기판 위에 형성된 절연층(212), 트랜지스터(208), 트랜지스터(209), 수광 소자(110), 및 발광 소자(190) 등이 기판(153) 상으로 전치되는 식으로 형성된다. 기판(153) 및 기판(154)은 가요성을 가지는 것이 바람직하다. 이로써, 표시 패널(200B)은 높은 가요성을 가질 수 있다.
절연층(261), 절연층(262), 절연층(263), 절연층(264), 및 절연층(265)으로서 사용할 수 있는 무기 절연막을 절연층(212)으로서 사용할 수 있다. 또는, 절연층(212)으로서 유기 절연막과 무기 절연막의 적층막을 사용하여도 좋다. 이 경우, 트랜지스터(208) 측의 막은 무기 절연막인 것이 바람직하다.
이상이 표시 패널의 구조예에 대한 설명이다.
[금속 산화물]
이하에서, 반도체층에 사용할 수 있는 금속 산화물에 대하여 설명한다.
또한 본 명세서 등에서는, 질소를 함유하는 금속 산화물도 금속 산화물이라고 하는 경우가 있다. 이에 더하여, 질소를 함유하는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 하여도 좋다. 예를 들어 아연 산질화물(ZnON) 등 질소를 함유하는 금속 산화물을 반도체층에 사용하여도 좋다.
또한 본 명세서 등에서 "CAAC(c-axis aligned crystal)" 및 "CAC(cloud-aligned composite)"라는 용어가 나올 수 있다. CAAC는 결정 구조의 일례를 말하고, CAC는 기능 또는 재료 조성의 일례를 말한다.
예를 들어, CAC-OS(cloud-aligned composite oxide semiconductor)를 반도체층에 사용할 수 있다.
CAC-OS 또는 CAC-metal oxide는 재료의 일부에서는 도전성 기능을 가지고, 재료의 다른 일부에서는 절연성 기능을 가지고, 전체로서는 CAC-OS 또는 CAC-metal oxide는 반도체의 기능을 가진다. 또한 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 반도체층에 사용하는 경우, 도전성 기능은 캐리어로서 기능하는 전자(또는 정공)를 흘리는 기능이고, 절연성 기능은 캐리어로서 기능하는 전자를 흘리지 않는 기능이다. 도전성 기능과 절연성 기능의 상보적인 작용에 의하여, CAC-OS 또는 CAC-metal oxide에 스위칭 기능(온/오프 기능)을 부여할 수 있다. CAC-OS 또는 CAC-metal oxide에서는, 상기 기능을 분리함으로써 각 기능을 극대화할 수 있다.
또한, CAC-OS 또는 CAC-metal oxide는 도전성 영역 및 절연성 영역을 포함한다. 도전성 영역은 상술한 도전성 기능을 가지고, 절연성 영역은 상술한 절연성 기능을 가진다. 또한 재료 내에서 도전성 영역과 절연성 영역은 나노 입자 레벨로 분리되어 있는 경우가 있다. 또한 재료 내에서 도전성 영역과 절연성 영역은 고르지 않게 분포되어 있는 경우가 있다. 또한 도전성 영역은 그 경계가 흐릿해져 클라우드상(cloud-like)으로 연결되어 관찰되는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide에서, 도전성 영역 및 절연성 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기를 가지고, 재료 내에서 분산되어 있는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide는 밴드 갭이 상이한 성분을 포함한다. 예를 들어 CAC-OS 또는 CAC-metal oxide는 절연성 영역에 기인하는 와이드 갭(wide gap)을 가지는 성분과 도전성 영역에 기인하는 내로 갭(narrow gap)을 가지는 성분을 포함한다. 이 구조의 경우, 캐리어를 흘릴 때, 내로 갭을 가지는 성분에 캐리어가 주로 흐른다. 또한 내로 갭을 가지는 성분이 와이드 갭을 가지는 성분을 보완하고, 내로 갭을 가지는 성분과 연동하여 와이드 갭을 가지는 성분에도 캐리어가 흐른다. 따라서 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 트랜지스터의 온 상태에서의 높은 전류 구동 능력, 즉 높은 온 상태 전류 및 높은 전계 효과 이동도를 얻을 수 있다.
바꿔 말하면 CAC-OS 또는 CAC-metal oxide를 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 할 수도 있다.
산화물 반도체(금속 산화물)는 단결정 산화물 반도체와 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체의 예에는 CAAC-OS(c-axis aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체가 포함된다.
CAAC-OS는 c축 배향을 가지고, 복수의 나노 결정이 a-b면 방향에서 연결되어 있고, 그 결정 구조가 변형을 가진다. 또한, 변형은 복수의 나노 결정이 연결된 영역에서, 균일한 격자 배열을 가지는 영역과 균일한 격자 배열을 가지는 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 말한다.
나노 결정은 기본적으로 육각형이지만 반드시 정육각형인 것은 아니고, 비정육각형인 경우가 있다. 또한 변형에는 오각형의 격자 배열 및 칠각형의 격자 배열 등이 포함되는 경우가 있다. 또한 CAAC-OS의 변형 근방에서도 명확한 결정립계(그레인 바운더리라고도 함)를 관찰하는 것은 어렵다. 즉 격자 배열의 변형으로 인하여 결정립계의 형성이 억제된다. 이는, a-b면 방향에서 산소 원자의 배열의 밀도가 낮은 것, 및 금속 원소의 치환에 의하여 원자간 결합 거리가 변화되는 것 등에 의하여 CAAC-OS가 변형을 허용할 수 있기 때문이다.
또한 CAAC-OS는, 인듐 및 산소를 포함하는 층(이하, In층이라고 함), 그리고 원소 M, 아연, 및 산소를 포함하는 층(이하, (M, Zn)층이라고 함)이 적층된 층상 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환할 수 있고, (M, Zn)층의 원소 M이 인듐과 치환되면, 상기 층을 (In, M, Zn)층이라고 할 수도 있다. 또한 In층의 인듐이 원소 M과 치환되면, 상기 층을 (In, M)층이라고 할 수도 있다.
CAAC-OS는 결정성이 높은 금속 산화물이다. 한편, CAAC-OS에서는, 명확한 결정립계를 관찰하기 어렵기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한, 불순물의 혼합 또는 결함의 형성 등에 의하여 금속 산화물의 결정성이 저하될 수 있기 때문에, CAAC-OS는 불순물 및 결함(예를 들어 산소 결손(VO))의 양이 적은 금속 산화물이라고 할 수도 있다. 따라서 CAAC-OS를 포함하는 금속 산화물은 물리적으로 안정적이다. 그러므로 CAAC-OS를 포함하는 금속 산화물은 내열성이 있고 신뢰성이 높다.
nc-OS에서, 미소한 영역(예를 들어, 크기가 1nm 이상 10nm 이하인 영역, 특히 크기가 1nm 이상 3nm 이하인 영역)은 주기적인 원자 배열을 가진다. 또한 nc-OS에서 상이한 나노 결정들 사이에 결정 배향의 규칙성은 없다. 따라서 막 전체에서 배향이 관찰되지 않는다. 그러므로 분석 방법에 따라서는 nc-OS를 a-like OS 또는 비정질 산화물 반도체와 구별할 수 없다.
또한, 인듐, 갈륨, 및 아연을 함유하는 금속 산화물의 일종인 인듐 갈륨 아연 산화물(이하 IGZO라고 함)은 상기 나노 결정으로 형성되면 안정적인 구조를 가지는 경우가 있다. 특히 IGZO 결정은 대기 중에서 성장하지 않는 경향이 있기 때문에, 큰 결정(여기서는 크기가 수mm 또는 수cm의 결정)보다 작은 결정(예를 들어 상기 나노 결정)으로 IGZO가 형성되는 경우에 안정적인 구조가 얻어지는 경우가 있다.
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 금속 산화물이다. a-like OS는 공동(void) 또는 밀도가 낮은 영역을 포함한다. 즉, a-like OS는 nc-OS 및 CAAC-OS보다 결정성이 낮다.
산화물 반도체(금속 산화물)는 상이한 특성을 가진 다양한 구조를 가진다. 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, nc-OS, 및 CAAC-OS 중 2종류 이상이 본 발명의 일 형태의 산화물 반도체에 포함되어도 좋다.
반도체층으로서 기능하는 금속 산화물막은 불활성 가스 및 산소 가스 중 어느 한쪽 또는 양쪽을 사용하여 퇴적될 수 있다. 또한 금속 산화물막의 퇴적 시의 산소 유량비(산소 분압)에 특별한 한정은 없다. 그러나, 전계 효과 이동도가 높은 트랜지스터를 얻기 위해서는, 금속 산화물막의 퇴적 시의 산소 유량비(산소 분압)는 0% 이상 30% 이하가 바람직하고, 5% 이상 30% 이하가 더 바람직하고, 7% 이상 15% 이하가 더욱 바람직하다.
금속 산화물의 에너지 갭은 2eV 이상이 바람직하고, 2.5eV 이상이 더 바람직하고, 3eV 이상이 더욱 바람직하다. 이러한 에너지 갭이 넓은 금속 산화물을 사용함으로써, 트랜지스터의 오프 상태 전류를 저감할 수 있다.
금속 산화물막의 퇴적 시의 기판 온도는 350℃ 이하가 바람직하고, 실온 이상 200℃ 이하가 더 바람직하고, 실온 이상 130℃ 이하가 더욱 바람직하다. 금속 산화물막의 퇴적 시의 기판 온도를 실온으로 하면 생산성을 높일 수 있기 때문에 바람직하다.
금속 산화물막은 스퍼터링법에 의하여 형성할 수 있다. 또는 PLD법, PECVD법, 열 CVD법, ALD법, 또는 진공 증착법 등을 사용하여도 좋다.
이상이 금속 산화물에 대한 설명이다.
본 실시형태의 적어도 일부는 본 명세서에서 설명된 임의의 다른 실시형태와 적절히 조합하여 실시될 수 있다.
(실시형태 3)
본 실시형태에서, 본 발명의 일 형태의 표시 장치 중 임의의 것을 사용한 표시 시스템에 대하여 설명한다.
본 발명의 일 형태의 표시 시스템은 화상을 표시하는 표시부(화면이라고도 함)를 가지는 표시 장치 및 레이저 광을 방출하는 발광 장치를 포함한다. 발광 장치는 레이저 포인터로서 사용할 수 있다.
발광 장치는 가시 레이저 광을 방출하는 광원 및 비가시광을 방출하는 광원을 포함한다. 비가시광은 가시광을 포함하지 않고, 자외광, 적외광, 또는 적외광보다 파장이 긴 전자기파(전파)를 포함하여도 좋다. 비가시광으로서는, 가시광보다 파장이 긴 광을 사용하는 것이 바람직하고, 특히 적외광을 사용하는 것이 바람직하다.
표시 장치의 표시부에서는, 화상을 표시하기 위한 복수의 화소가 매트릭스로 배열된다. 각각의 화소는 적어도 하나의 표시 소자 및 수광 소자를 포함한다. 수광 소자는 상술한 가시 레이저 광을 수광하여 상기 레이저 광을 전기 신호(제 1 신호라고도 함)로 변환한다. 수광 소자가 표시부에서 매트릭스로 배열됨으로써, 표시 장치는 가시 레이저 광이 조사된 위치의 정보를 얻을 수 있다.
표시 장치는 표시부가 제공되지 않은 위치에 상술한 비가시광을 수광하는 수광부를 포함한다.
표시 장치에서, 수광부가 비가시광을 수광할 때, 가시 레이저 광이 조사된 부분의 위치의 정보에 기초하여 다양한 형태의 처리를 실행할 수 있다. 예를 들어, 화면에 표시되는 물체의 선택, 실행, 또는 이동 등의 처리에 더하여 문자 입력 기능 또는 묘화 기능 등을 위한 처리를 실행할 수 있다. 또한 가시 레이저 광이 조사된 위치의 궤적에 따라, 제스처 입력 기능을 위한 처리를 실행할 수도 있다. 또한 여기서 든 처리의 형태는 표시 시스템이 실행할 수 있는 처리의 예에 불과하고, 표시 시스템에 포함된 애플리케이션 소프트웨어에 따라 다양한 형태의 처리가 실행될 수 있다.
상술한 바와 같이, 본 발명의 일 형태의 표시 시스템에서, 레이저 포인터로서 기능하는 발광 장치는 포인팅 디바이스 등의 입력 디바이스로서도 기능할 수 있다. 이에 의하여 종래 필요하였던 마우스 또는 터치 패드 등의 입력 디바이스가 불필요해지므로, 편리성이 높아진다.
또한, 발광 장치로부터 방출되는 비가시광에 정보가 포함되면, 표시 시스템을 훨씬 더 편리하게 할 수 있다. 예를 들어, 비가시광이 발광 장치의 식별 정보를 포함하면, 복수의 사용자가 동시에 표시 시스템을 조작할 수 있다. 또한, 비가시광은 비가시광의 제어를 위한 스위치의 구조 또는 조작 방법에 따른 정보를 포함할 수 있다. 예를 들어, 비가시광의 발광의 시간 또는 타이밍 등을 정보로서 사용함으로써, 마우스의 클릭, 더블 클릭, 또는 길게 누르기와 동등한 기능을 실행할 수 있다. 또한, 비가시광을 제어하기 위한 스위치를 복수 제공하는 것 또는 상기 스위치로서 터치 패드 또는 다이얼 등의 입력 수단을 사용하는 것 등에 의하여 아날로그 입력을 실현할 수 있다. 비가시광에 정보가 포함되는 경우, 상기 정보는 PPM(pulse position modulation) 등의 변조 방식에 의하여 비가시광과 중첩되는 것이 바람직하다.
여기서 표시 장치의 표시부에 제공되는 표시 소자 및 수광 소자는 동일 기판 위에 형성되는 것이 바람직하다. 이 경우, 발광층에 유기 화합물을 함유하는 유기 전계 발광 소자(유기 EL 소자)를 표시 소자로서 사용하는 것이 바람직하고, 활성층에 유기 화합물을 함유하는 유기 포토다이오드를 수광 소자로서 사용하는 것이 바람직하다. 또한, 표시 소자의 제작 단계의 일부가 수광 소자의 제작 단계의 일부로서도 기능함으로써, 제조 비용을 저감할 수 있고, 제작 수율을 높일 수 있다.
도 15의 (A)는 표시 시스템(800)의 모식도이다. 표시 시스템(800)은 표시 장치(811) 및 발광 장치(812)를 포함한다.
발광 장치(812)는 하우징에 제공되는 스위치(851) 및 스위치(852)를 포함한다. 발광 장치(812)는 하우징의 선단으로부터 가시광(VL) 및 적외광(IR)을 방출할 수 있다. 가시광(VL)은 스위치(851)의 조작에 의하여 방출되고, 적외광(IR)은 스위치(852)의 조작에 의하여 방출된다. 여기서는, 스위치(851) 및 스위치(852)의 각각으로서 물리 스위치가 사용된 예를 나타내었다.
가시광(VL)은 지향성이 높은 광이고, 적외광(IR)은 가시광(VL)보다 지향성이 낮은 광이다.
가시광(VL)으로서는 레이저 광을 사용하는 것이 바람직하다. 예를 들어, 적색 레이저 광(예를 들어 620nm 이상 700nm 이하의 피크 파장을 가진 광) 또는 녹색 레이저 광(예를 들어 500nm 이상 550nm 이하, 대표적으로 532nm 부근의 피크 파장을 가진 광)을 사용하는 것이 바람직하다. 또한, 레이저 광은 상술한 것에 한정되지 않고, 가시광 영역(예를 들어 350nm 내지 750nm)에 피크 파장을 가진 광으로 할 수 있다. 예를 들어 청색, 황색, 주황색, 남색, 또는 자색 등의 다양한 색의 레이저 광을 사용할 수도 있다.
적외광(IR)으로서 근적외 영역(750nm 이상 2500nm 이하)의 피크 파장을 가진 광을 사용하는 것이 바람직하다. 또한, 발광 강도의 지향 특성(예를 들어 시야각 또는 반치 전각(full angle at half maximum))이 가시광(VL)보다 넓은 것이 바람직하다. 예를 들어, 30° 이상, 바람직하게는 40° 이상, 더 바람직하게는 50° 이상이고 180° 이하의 반치 전각을 가진 광을 사용하는 것이 바람직하다. 따라서, 후술하는 표시 장치(811)의 표시부(821)에 가시광(VL)이 조사된 상태에서, 표시부(821)의 외부에 제공된 수광부(830)에 적외광(IR)이 조사될 수 있다.
표시 장치(811)는 표시부(821) 및 수광부(830)를 포함한다.
표시부(821)는 표시 장치(811)에서 화상이 표시되는 영역이고, 화면이라고도 할 수 있다. 표시부(821)는 발광 장치(812)로부터 방출되는 가시광(VL)을 수광하고 가시광(VL)이 조사되는 조사 영역(859)의 위치 정보를 얻는 기능을 가진다.
복수의 표시 소자(823) 및 복수의 수광 소자(824)가 표시부(821)에 매트릭스로 배열된다. 표시부(821)의 일부의 확대도를 도 15의 (A)에 나타내었다. 하나의 화소(822)가, 적색 광을 방출하는 표시 소자(823R), 청색 광을 방출하는 표시 소자(823B), 녹색 광을 방출하는 표시 소자(823G)(이하, 상기 표시 소자들을 통틀어 표시 소자(823)라고 하는 경우가 있음), 및 가시광을 수광하고 가시광을 전기 신호로 변환하는 수광 소자(824)를 포함하는 예를 나타낸 것이다.
수광부(830)는 발광 장치(812)로부터 방출되는 적외광(IR)을 수광하고 적외광(IR)을 전기 신호로 변환하는 기능을 가진다. 수광부(830)에는 적외광(IR)을 수광하는 복수의 수광 소자 또는 하나의 수광 소자가 제공되어도 좋다. 수광부(830)가 표시부(821)의 외부에 제공된 예를 도시하였지만, 수광부(830)는 표시부(821)의 윤곽보다 내측에 위치하여도 좋다. 또는, 가시광(VL) 및 적외광(IR)의 양쪽을 수광할 수 있는 소자를 수광 소자(824)로서 사용하여도 좋고, 표시부(821)가 수광부(830)로서 기능하여도 좋다.
도 15의 (B)는 표시 장치(811), 및 발광 장치(812)를 사용하여 화면을 조작하는 사용자(860)를 모식적으로 도시한 것이다.
발광 장치(812)의 스위치(851)를 조작하면, 사용자(860)는 가시광(VL)을 방출시킬 수 있다. 또한, 발광 장치(812)의 스위치(852)를 조작함으로써, 표시 시스템(800)은 적외광(IR)(미도시)으로 다양한 형태의 처리를 실행할 수 있다.
표시부(821)에는 물체(861)가 표시되어 있다.
도 15의 (B)는 사용자(860)가 발광 장치(812)를 사용하여 표시부(821)에 표시된 물체(861)를 이동시키는 상태를 도시한 것이다.
조사 영역(859)이 물체(861)의 일부(도 15의 (B)의 물체(861)의 상부)에 위치하도록 가시광(VL)이 방출되고 조사 영역(859)이 이동되면, 물체(861)는 조사 영역(859)의 궤적을 따라 이동될 수 있다.
이 조작은 마우스를 사용한 경우의 드래그 조작에 상당한다. 예를 들어, 사용자(860)는 스위치(852)를 누른 상태에서 조사 영역(859)을 이동시킴으로써 물체(861)를 드래그할 수 있고, 스위치(852)에서 손을 뗌으로써 물체(861)의 위치를 결정할 수 있다.
도 15의 (C)는 표시 시스템(800)이 묘화 기능을 실시한 상태를 도시한 것이다. 사용자(860)는 발광 장치(812)를 조작함으로써, 조작 영역(859)의 궤적을 따른 도형(물체(862))을 표시부(821)에 묘화할 수 있다.
여기서는 도시하지 않았지만, 예를 들어 묘화하는 선의 굵기, 종류, 또는 색 등을 바꾸기 위한 아이콘을 표시부(821)에 표시하여도 좋다. 선에 더하여, 직사각형, 다각형, 원형, 타원형, 및 반원형 등의 다양한 도형을 묘화하는 기능을 가져도 좋다.
본 발명의 일 형태에 따르면, 표시부에 조사되는 가시 레이저 광의 위치 정보 및 수광부에 의하여 수광되는 비가시광에 포함되는 정보에 기초하여 처리를 실행하고, 처리 결과를 표시에 반영할 수 있는 표시 시스템을 제공할 수 있다. 본 발명의 일 형태는 상기 표시 시스템을 실현할 수 있는 표시 장치이고, 본 발명의 다른 일 형태는 상기 표시 시스템을 실현할 수 있는 발광 장치이다. 표시 시스템을 구성할 수 있는 표시 장치 및 발광 장치는 서로 개별적으로 제작 및 판매될 수 있다.
본 발명의 일 형태에 따르면, 편리성이 높은 표시 시스템, 레이저 포인터를 사용하여 화면을 쉽게 조작할 수 있는 표시 시스템, 또는 복수의 사용자에 의하여 화면이 조작될 수 있는 표시 시스템 등을 실현할 수 있다. 예를 들어, 표시 시스템은 회의 또는 프레젠테이션, 혹은 디지털 사이니지 또는 멀티플레이어 게임에 적합하게 사용할 수 있다.
본 실시형태의 적어도 일부는 본 명세서에서 설명된 임의의 다른 실시형태와 적절히 조합하여 실시될 수 있다.
(실시형태 4)
본 실시형태에서, 본 발명의 일 형태의 표시 장치를 포함할 수 있는 전자 기기에 대하여, 도 16의 (A) 및 (B), 도 17의 (A) 내지 (D), 및 도 18의 (A) 내지 (F)를 참조하여 설명한다.
본 실시형태의 전자 기기는 본 발명의 일 형태의 표시 장치를 포함한다. 표시 장치는 광을 검지하는 기능을 가지기 때문에, 표시부로 생체 인증을 수행하고 접촉 또는 접근(비접촉)을 검지할 수 있다. 본 발명의 일 형태의 전자 기기는 부정 사용이 어렵고, 즉 전자 기기는 보안 수준이 매우 높다. 또한, 전자 기기는 예를 들어 기능성 및 편리성이 향상될 수 있다.
전자 기기의 예에는 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터 등의 모니터, 디지털 사이니지, 및 파칭코기 등의 대형 게임기 등 비교적 큰 화면을 가지는 전자 기기에 더하여, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 및 음향 재생 장치가 포함된다.
본 실시형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 소리, 시간, 경도, 전계, 전류, 전압, 전력, 방사선, 유량, 습도, 기울기, 진동, 냄새, 또는 적외선을 측정하는 기능을 가지는 센서)를 포함하여도 좋다.
본 실시형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 전자 기기는 다양한 정보(정지 화상, 동영상, 및 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 및 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 및 기록 매체에 저장된 프로그램 또는 데이터를 판독하는 기능을 가질 수 있다.
도 16의 (A)의 전자 기기(6500)는 스마트폰으로서 사용할 수 있는 휴대 정보 단말기이다.
전자 기기(6500)는 하우징(6501), 표시부(6502), 전원 버튼(6503), 버튼(6504), 스피커(6505), 마이크로폰(6506), 카메라(6507), 및 광원(6508) 등을 포함한다. 표시부(6502)는 터치 패널 기능을 가진다.
표시부(6502)에 본 발명의 일 형태의 표시 장치를 사용할 수 있다.
도 16의 (B)는 하우징(6501)의 마이크로폰(6506) 측의 단부를 포함한 단면 개략도이다.
광을 투과시키는 보호 부재(6510)가 하우징(6501)의 표시면 측에 제공된다. 하우징(6501) 및 보호 부재(6510)로 둘러싸인 공간 내에 표시 패널(6511), 광학 부재(6512), 터치 센서 패널(6513), 인쇄 회로 기판(6517), 및 배터리(6518) 등이 제공된다.
보호 부재(6510)에는 표시 패널(6511), 광학 부재(6512), 및 터치 센서 패널(6513)이 접착층(미도시)에 의하여 고정되어 있다.
표시 패널(6511)의 일부는 표시부(6502)의 외측의 영역에서 접히고, 상기 접힌 부분에 FPC(6515)가 접속되어 있다. FPC(6515)에는 IC(6516)가 실장되어 있다. FPC(6515)는 인쇄 회로 기판(6517)에 제공된 단자에 접속된다.
표시 패널(6511)로서는 본 발명의 일 형태의 플렉시블 디스플레이를 사용할 수 있다. 그러므로 매우 가벼운 전자 기기를 제공할 수 있다. 표시 패널(6511)이 매우 얇기 때문에 전자 기기의 두께를 늘리지 않고 대용량 배터리(6518)를 실장할 수 있다. 표시 패널(6511)의 일부를 접어 FPC(6515)와 접속되는 부분을 화소부의 뒤쪽에 배치하면 프레임이 좁은 전자 기기를 얻을 수 있다.
도 17의 (A)는 텔레비전 장치의 예를 도시한 것이다. 텔레비전 장치(7100)에서는, 하우징(7101)에 표시부(7000)가 포함된다. 여기서는, 하우징(7101)이 스탠드(7103)에 의하여 지지된 구조를 도시하였다.
표시부(7000)에 본 발명의 일 형태의 표시 장치를 사용할 수 있다.
도 17의 (A)에 도시된 텔레비전 장치(7100)는 하우징(7101)에 제공된 조작 스위치 또는 별체의 리모트 컨트롤러(7111)로 조작될 수 있다. 또는 표시부(7000)는 터치 센서를 포함하여도 좋고, 텔레비전 장치(7100)는 손가락 등으로 표시부(7000)를 터치함으로써 조작되어도 좋다. 리모트 컨트롤러(7111)에는 상기 리모트 컨트롤러(7111)로부터 출력되는 정보를 표시하는 표시부가 제공되어도 좋다. 리모트 컨트롤러(7111)에 제공된 터치 패널 또는 조작 키에 의하여, 채널 및 음량을 제어할 수 있고, 표시부(7000)에 표시되는 영상을 제어할 수 있다.
또한 텔레비전 장치(7100)에는 수신기 및 모뎀 등이 제공된다. 수신기에 의하여 일반 텔레비전 방송을 수신할 수 있다. 텔레비전 장치를 모뎀을 통하여 유선 또는 무선으로 통신 네트워크에 접속함으로써, 단방향(송신자로부터 수신자) 또는 쌍방향(예를 들어 송신자와 수신자 사이 또는 수신자들 사이)의 데이터 통신을 수행할 수 있다.
도 17의 (B)에는 노트북형 퍼스널 컴퓨터의 예를 도시하였다. 노트북형 퍼스널 컴퓨터(7200)는 하우징(7211), 키보드(7212), 포인팅 디바이스(7213), 및 외부 접속 포트(7214) 등을 포함한다. 하우징(7211)에는 표시부(7000)가 포함된다.
표시부(7000)에 본 발명의 일 형태의 표시 장치를 사용할 수 있다.
도 17의 (C) 및 (D)에 디지털 사이니지의 일례를 도시하였다.
도 17의 (C)에 도시된 디지털 사이니지(7300)는 하우징(7301), 표시부(7000), 및 스피커(7303) 등을 포함한다. 또한, 디지털 사이니지는 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 다양한 센서, 및 마이크로폰 등을 포함할 수 있다.
도 17의 (D)는 원주 형상의 기둥(7401)에 장착된 디지털 사이니지(7400)를 도시한 것이다. 디지털 사이니지(7400)는 기둥(7401)의 곡면을 따라 제공된 표시부(7000)를 포함한다.
본 발명의 일 형태의 표시 장치는 도 17의 (C) 및 (D) 각각에 도시된 표시부(7000)에 사용될 수 있다.
표시부(7000)의 면적이 클수록 한번에 제공할 수 있는 정보량을 늘릴 수 있다. 표시부(7000)가 클수록 더 눈에 띄기 때문에, 예를 들어 광고의 효과를 높일 수 있다.
표시부(7000)에 터치 패널을 사용하면, 표시부(7000)에 정지 화상 또는 동영상이 표시될 뿐만 아니라, 사용자에 의한 직관적인 조작이 가능하기 때문에 바람직하다. 또한, 노선 정보 또는 교통 정보 등의 정보의 제공에 적용하면, 직관적인 조작에 의하여 사용성을 높일 수 있다.
도 17의 (C) 및 (D)에 도시된 바와 같이, 디지털 사이니지(7300) 또는 디지털 사이니지(7400)는 사용자의 스마트폰 등의 정보 단말기(7311) 또는 정보 단말기(7411)와 무선 통신에 의하여 연계하는 것이 바람직하다. 예를 들어, 표시부(7000)에 표시되는 광고의 정보는 정보 단말기(7311) 또는 정보 단말기(7411)의 화면에 표시될 수 있다. 정보 단말기(7311) 또는 정보 단말기(7411)의 조작에 의하여, 표시부(7000)의 표시를 전환할 수 있다.
디지털 사이니지(7300) 또는 디지털 사이니지(7400)에 의하여, 정보 단말기(7311) 또는 정보 단말기(7411)의 화면을 조작 수단(컨트롤러)으로서 사용한 게임을 실행할 수 있다. 따라서, 불특정 다수의 사용자가 동시에 게임에 참가하고 즐길 수 있다.
도 18의 (A) 내지 (F)에 도시된 전자 기기에는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 소리, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 기울기, 진동, 냄새, 또는 적외선을 측정하는 기능을 가지는 센서), 및 마이크로폰(9008) 등이 포함된다.
도 18의 (A) 내지 (F)에 도시된 전자 기기는 다양한 기능을 가진다. 예를 들어, 전자 기기는 표시부에 다양한 정보(정지 화상, 동영상, 및 텍스트 화상 등)를 표시하는 기능, 터치 패널 기능, 달력, 날짜, 및 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 사용하여 처리를 제어하는 기능, 무선 통신 기능, 및 기록 매체에 저장된 프로그램 또는 데이터를 판독하고 처리하는 기능을 가질 수 있다. 또한, 전자 기기의 기능은 이에 한정되지 않고, 전자 기기는 다양한 기능을 가질 수 있다. 전자 기기는 복수의 표시부를 포함하여도 좋다. 전자 기기는 카메라 등을 포함하고, 정지 화상 또는 동영상을 촬영하고 촬영한 화상을 기록 매체(외부 기록 매체 또는 카메라에 포함되는 기록 매체)에 저장하는 기능, 또는 촬영한 화상을 표시부에 표시하는 기능 등을 가져도 좋다.
이하에서, 도 18의 (A) 내지 (F)에 도시된 전자 기기에 대하여 자세히 설명한다.
도 18의 (A)는 휴대 정보 단말기(9101)를 도시한 사시도이다. 예를 들어 휴대 정보 단말기(9101)는 스마트폰으로서 사용할 수 있다. 또한, 휴대 정보 단말기(9101)에는 스피커(9003), 접속 단자(9006), 또는 센서(9007) 등이 제공되어도 좋다. 휴대 정보 단말기(9101)는 문자 및 화상 정보를 그 복수의 면에 표시할 수 있다. 도 18의 (A)는 3개의 아이콘(9050)을 표시한 예를 도시한 것이다. 파선의 직사각형으로 나타낸 정보(9051)를 표시부(9001)의 다른 면에 표시할 수 있다. 정보(9051)의 예에는 전자 메일, SNS 메시지, 또는 전화의 착신의 알림, 전자 메일 또는 SNS 메시지 등의 제목 및 송신자, 날짜, 시각, 배터리의 잔량, 및 안테나의 수신 강도가 포함된다. 또는 정보(9051)가 표시되는 위치에는 아이콘(9050) 등을 표시하여도 좋다.
도 18의 (B)는 휴대 정보 단말기(9102)를 도시한 사시도이다. 휴대 정보 단말기(9102)는 표시부(9001)의 3개 이상의 면에 정보를 표시하는 기능을 가진다. 여기서는 정보(9052), 정보(9053), 및 정보(9054)가 다른 면에 표시되어 있는 예를 나타내었다. 예를 들어 사용자는, 자신의 옷의 가슴 포켓에 휴대 정보 단말기(9102)를 넣은 상태에서, 휴대 정보 단말기(9102) 위쪽으로부터 관찰할 수 있는 위치에 표시된 정보(9053)를 확인할 수 있다. 사용자는 휴대 정보 단말기(9102)를 포켓에서 꺼내지 않고 표시를 확인하고, 예를 들어 전화를 받을지 여부를 판단할 수 있다.
도 18의 (C)는 손목시계형 휴대 정보 단말기(9200)를 도시한 사시도이다. 표시부(9001)의 표시면은 만곡되어 있고, 만곡된 표시면을 따라 표시를 할 수 있다. 또한 예를 들어 휴대 정보 단말기(9200)와 무선 통신 가능한 헤드세트 간의 상호 통신을 수행할 수 있으므로, 핸즈프리로 통화할 수 있다. 휴대 정보 단말기(9200)의 접속 단자(9006)에 의하여, 다른 정보 단말기와의 상호 데이터 전송(傳送) 및 충전을 할 수 있다. 또한 충전 동작은 무선 급전에 의하여 수행하여도 좋다.
도 18의 (D), (E), 및 (F)는 접을 수 있는 휴대 정보 단말기(9201)를 나타낸 사시도이다. 도 18의 (D)는 휴대 정보 단말기(9201)를 펼친 상태의 사시도이고, 도 18의 (F)는 이를 접은 상태의 사시도이고, 도 18의 (E)는 도 18의 (D) 및 (F) 중 한쪽에서 다른 쪽으로 변화되는 도중의 상태의 사시도이다. 휴대 정보 단말기(9201)는 접은 상태에서는 휴대성이 높고, 펼친 상태에서는 이음매가 없고 큰 표시 영역에 의하여 열람성이 높다. 휴대 정보 단말기(9201)의 표시부(9001)는 힌지(9055)에 의하여 연결된 3개의 하우징(9000)에 의하여 지지된다. 예를 들어 표시부(9001)는 곡률 반경 0.1mm 이상 150mm 이하로 접을 수 있다.
본 실시형태의 적어도 일부는 본 명세서에서 설명된 임의의 다른 실시형태와 적절히 조합하여 실시될 수 있다.
C1, C2: 용량 소자, M1 내지 M3, M5 내지 M8: 트랜지스터, V1, V2, V3: 배선, 10: 표시 장치, 11: 표시부, 12 내지 14: 구동 회로부, 15: 회로부, 21, 30: 화소, 21B, 21G, 21R: 부화소, 22: 촬상 화소, 310, 310a, 350, 350a: 트랜지스터, 311, 351: 반도체층, 311i: 채널 형성 영역, 311n: 저저항 영역, 312, 316, 321 내지 326, 352: 절연층, 313, 314a, 314b, 315, 331, 333, 341, 353, 354a, 354b, 355: 도전층, 330: 발광 소자, 332: 발광층, 340: 수광 소자, 및 342: 활성층.
본 출원은 2019년 11월 8일에 일본 특허청에 출원된 일련번호 2019-203123의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

Claims (12)

  1. 표시 장치로서,
    제 1 화소 회로; 및
    제 2 화소 회로를 포함하고,
    상기 제 1 화소 회로는 수광 소자 및 제 1 트랜지스터를 포함하고,
    상기 제 2 화소 회로는 발광 소자 및 제 2 트랜지스터를 포함하고,
    상기 수광 소자는 제 1 화소 전극, 활성층, 및 공통 전극을 포함하고,
    상기 발광 소자는 제 2 화소 전극, 발광층, 및 공통 전극을 포함하고,
    상기 제 1 화소 전극과 상기 제 2 화소 전극은 동일한 면에 위치하고,
    상기 활성층은 상기 제 1 화소 전극 위에 위치하고,
    상기 활성층은 제 1 유기 화합물을 포함하고,
    상기 발광층은 상기 제 2 화소 전극 위에 위치하고,
    상기 발광층은 상기 제 1 유기 화합물과 다른 제 2 유기 화합물을 포함하고,
    상기 공통 전극은 상기 활성층을 개재(介在)하여 상기 제 1 화소 전극과 중첩되는 부분 및 상기 발광층을 개재하여 상기 제 2 화소 전극과 중첩되는 부분을 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 화소 전극에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 화소 전극에 전기적으로 접속되고,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 각각 반도체층에 다결정 실리콘을 포함하는, 표시 장치.
  2. 제 1 항에 있어서,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 각각은 상기 반도체층을 개재하여 서로 중첩되는 제 1 게이트와 제 2 게이트를 포함하고,
    상기 제 1 게이트와 상기 제 2 게이트는 서로 전기적으로 접속되는, 표시 장치.
  3. 표시 장치로서,
    제 1 화소 회로; 및
    제 2 화소 회로를 포함하고,
    상기 제 1 화소 회로는 수광 소자 및 제 1 트랜지스터를 포함하고,
    상기 제 2 화소 회로는 발광 소자 및 제 2 트랜지스터를 포함하고,
    상기 수광 소자는 제 1 화소 전극, 활성층, 및 공통 전극을 포함하고,
    상기 발광 소자는 제 2 화소 전극, 발광층, 및 공통 전극을 포함하고,
    상기 제 1 화소 전극과 상기 제 2 화소 전극은 동일한 면에 위치하고,
    상기 활성층은 상기 제 1 화소 전극 위에 위치하고,
    상기 활성층은 제 1 유기 화합물을 포함하고,
    상기 발광층은 상기 제 2 화소 전극 위에 위치하고,
    상기 발광층은 상기 제 1 유기 화합물과 다른 제 2 유기 화합물을 포함하고,
    상기 공통 전극은 상기 활성층을 개재하여 상기 제 1 화소 전극과 중첩되는 부분 및 상기 발광층을 개재하여 상기 제 2 화소 전극과 중첩되는 부분을 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 화소 전극에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 화소 전극에 전기적으로 접속되고,
    상기 제 1 트랜지스터는 금속 산화물을 포함하는 제 1 반도체층을 포함하고,
    상기 제 2 트랜지스터는 다결정 실리콘을 포함하는 제 2 반도체층을 포함하는, 표시 장치.
  4. 제 3 항에 있어서,
    상기 제 1 트랜지스터는 상기 제 1 반도체층 위에 위치하는 제 3 게이트 및 상기 제 1 반도체층을 개재하여 상기 제 3 게이트와 중첩되는 제 4 게이트를 포함하고,
    상기 제 2 트랜지스터는 상기 제 2 반도체층 위에 위치하는 제 5 게이트 및 상기 제 2 반도체층을 개재하여 상기 제 5 게이트와 중첩되는 제 6 게이트를 포함하고,
    상기 제 4 게이트와 상기 제 5 게이트는 동일한 면에 위치하고 동일한 금속 원소를 포함하는, 표시 장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 제 1 트랜지스터의 상기 소스 및 상기 드레인과 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인은 동일한 면에 위치하고 동일한 금속 원소를 포함하는, 표시 장치.
  6. 제 1 항 또는 제 3 항에 있어서,
    공통층을 더 포함하고,
    상기 공통층은 상기 제 1 화소 전극과 상기 공통 전극 사이에서 상기 활성층과 중첩되는 부분 및 상기 제 2 화소 전극과 상기 공통 전극 사이에서 상기 발광층과 중첩되는 부분을 포함하는, 표시 장치.
  7. 제 1 항 또는 제 3 항에 있어서,
    제 1 공통층; 및
    제 2 공통층을 더 포함하고,
    상기 제 1 공통층은 상기 제 1 화소 전극과 상기 활성층 사이에 위치하는 부분 및 상기 제 2 화소 전극과 상기 발광층 사이에 위치하는 부분을 포함하고,
    상기 제 2 공통층은 상기 활성층과 상기 공통 전극 사이에 위치하는 부분 및 상기 발광층과 상기 공통 전극 사이에 위치하는 부분을 포함하는, 표시 장치.
  8. 제 1 항 또는 제 3 항에 있어서,
    상기 제 1 화소 회로는 제 3 트랜지스터를 포함하고,
    상기 제 3 트랜지스터는 반도체층에 다결정 실리콘을 포함하는, 표시 장치.
  9. 제 1 항 또는 제 3 항에 있어서,
    상기 제 2 화소 회로는 제 4 트랜지스터를 포함하고,
    상기 제 4 트랜지스터는 반도체층에 금속 산화물을 포함하는, 표시 장치.
  10. 제 1 항 또는 제 3 항에 있어서,
    제 1 기판; 및
    제 2 기판을 더 포함하고,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 상기 제 1 기판과 상기 제 2 기판 사이에 위치하고,
    상기 제 1 화소 전극은 상기 제 1 트랜지스터와 상기 제 2 기판 사이에 위치하고,
    상기 제 2 화소 전극은 상기 제 2 트랜지스터와 상기 제 2 기판 사이에 위치하고,
    상기 제 1 기판 및 상기 제 2 기판은 가요성을 가지는, 표시 장치.
  11. 표시 모듈로서,
    제 1 항 또는 제 3 항에 따른 표시 장치; 및
    커넥터 또는 집적 회로를 포함하는, 표시 모듈.
  12. 전자 기기로서,
    제 11 항에 따른 표시 모듈; 및
    안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 및 조작 버튼 중 적어도 하나를 포함하는, 전자 기기.
KR1020227014441A 2019-11-08 2020-10-26 표시 장치, 표시 모듈, 및 전자 기기 KR20220099540A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2019-203123 2019-11-08
JP2019203123 2019-11-08
PCT/IB2020/060014 WO2021090105A1 (en) 2019-11-08 2020-10-26 Display device, display module, and electronic device

Publications (1)

Publication Number Publication Date
KR20220099540A true KR20220099540A (ko) 2022-07-13

Family

ID=75849813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227014441A KR20220099540A (ko) 2019-11-08 2020-10-26 표시 장치, 표시 모듈, 및 전자 기기

Country Status (6)

Country Link
US (1) US20220384526A1 (ko)
JP (1) JP2021076836A (ko)
KR (1) KR20220099540A (ko)
CN (1) CN114616676A (ko)
TW (1) TW202119380A (ko)
WO (1) WO2021090105A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11847942B2 (en) 2020-02-21 2023-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20230077265A1 (en) * 2021-09-03 2023-03-09 Lg Display Co., Ltd. Thin film transistor, fabricating method thereof and display device comprising the same
CN116259079A (zh) * 2021-12-09 2023-06-13 群创光电股份有限公司 电子装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014197522A (ja) 2012-05-09 2014-10-16 株式会社半導体エネルギー研究所 発光装置及び電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008262176A (ja) * 2007-03-16 2008-10-30 Hitachi Displays Ltd 有機ｅｌ表示装置
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
KR102205856B1 (ko) * 2014-06-11 2021-01-21 삼성디스플레이 주식회사 센서를 포함하는 유기 발광 표시 장치
US10431164B2 (en) * 2016-06-16 2019-10-01 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP7245611B2 (ja) * 2017-07-04 2023-03-24 三星電子株式会社 近赤外線有機光センサが組み込まれた有機発光ダイオードパネル及びこれを含む表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014197522A (ja) 2012-05-09 2014-10-16 株式会社半導体エネルギー研究所 発光装置及び電子機器

Also Published As

Publication number Publication date
CN114616676A (zh) 2022-06-10
US20220384526A1 (en) 2022-12-01
JP2021076836A (ja) 2021-05-20
WO2021090105A1 (en) 2021-05-14
TW202119380A (zh) 2021-05-16

Similar Documents

Publication Publication Date Title
US11487373B2 (en) Display device, authentication method, and program
US11789568B2 (en) Display device
US20220384526A1 (en) Display Device, Display Module, and Electronic Device
WO2021250507A1 (ja) 表示装置の駆動方法
KR20210114960A (ko) 표시 장치 및 전자 기기
US11817053B2 (en) Display device
KR20220084091A (ko) 표시 장치, 표시 모듈, 및 전자 기기
US20240105120A1 (en) Display apparatus
US20220253517A1 (en) Composite device and program
JP7195387B2 (ja) 半導体装置、撮像装置、および表示装置
US20220246694A1 (en) Display apparatus, display module, and electronic device
US20230232645A1 (en) Display device, display module, and electronic device
US20230196843A1 (en) Electronic device and authentication method of electronic device
JP7482733B2 (ja) 表示装置
US20230165055A1 (en) Display device, display module, and electronic device