KR20220095974A - 전자 장치 및 전자 장치의 제어 방법 - Google Patents

전자 장치 및 전자 장치의 제어 방법 Download PDF

Info

Publication number
KR20220095974A
KR20220095974A KR1020200188031A KR20200188031A KR20220095974A KR 20220095974 A KR20220095974 A KR 20220095974A KR 1020200188031 A KR1020200188031 A KR 1020200188031A KR 20200188031 A KR20200188031 A KR 20200188031A KR 20220095974 A KR20220095974 A KR 20220095974A
Authority
KR
South Korea
Prior art keywords
electronic device
combination
delay time
information
load
Prior art date
Application number
KR1020200188031A
Other languages
English (en)
Other versions
KR102625723B1 (ko
Inventor
김대훈
강기동
박형원
박경서
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020200188031A priority Critical patent/KR102625723B1/ko
Publication of KR20220095974A publication Critical patent/KR20220095974A/ko
Application granted granted Critical
Publication of KR102625723B1 publication Critical patent/KR102625723B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G06F9/4893—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues taking into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

전자 장치 및 전자 장치의 제어 방법이 개시된다. 구체적으로, 본 개시에 따른 전자 장치는 전자 장치의 부하에 대한 정보를 획득하고, 부하에 대한 정보를 바탕으로 적어도 하나의 어플리케이션에 대한 목표 지연 시간을 결정하며, 기 정의된 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 중 목표 지연 시간을 만족하는 적어도 하나의 조합을 식별하고, 적어도 하나의 조합들 중 에너지 소모량이 가장 적은 하나의 조합을 식별하며, 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 전자 장치를 제어한다.

Description

전자 장치 및 전자 장치의 제어 방법{ELECTRONIC DEVICE AND CONTROLLING METHOD OF ELECTRONIC DEVICE}
본 개시는 전자 장치 및 전자 장치의 제어 방법에 관한 것으로서, 구체적으로는 전자 장치의 전력 상태 및 인터럽트의 발생 속도를 제어할 수 있는 전자 장치 및 전자 장치의 제어 방법에 관한 것이다.
근래에는 전자 장치의 에너지 효율을 높이기 위해, 프로세서를 구동하기 위한 전압 및 주파수를 동적으로 제어하기 위한 DVFS (Dynamic Voltage and Frequency Scaling) 등과 같은 전력 관리 기법이 적용되고 있다. 구체적으로, DVFS 기법에 따르면, 프로세서의 각 코어 별 사용률이 높을 때에는 고성능을 지원하기 위하여 높은 전압 및 주파수가 설정되고, 사용률이 낮을 때 에너지 소모량을 줄이기 위해 낮은 전압 및 주파수가 설정될 수 있다.
그런데, 위와 같은 전력 관리 기법만으로는 지연 시간에 민감한 애플리케이션들(latency-critical application)에 대해 충분한 반응성을 제공하지 못한다는 한계가 지적되고 있다. 한편, 어플리케이션의 응답 속도를 보장하면서도 에너지 소모량을 줄이기 위한 기술로서, 어플리케이션의 요청이 큐잉(queuing)된 길이에 비례하도록 프로세서를 구동하기 위한 전압 및 주파수를 설정하는 기술이 개발되었으나, 이러한 기술에 따른 전력 관리 기법은 지연 시간에 민감한 애플리케이션들을 다룸에도 불구하고 인터럽트로 인한 오버헤드를 고려하지 않기 때문에 에너지 효율 측면에서 비효율적으로 동작하는 문제가 있다.
한편, 인터럽트로 인한 오버헤드를 해결하기 위한 기술로서, CPU와 NIC 사이의 통신에 있어서 네트워크 패킷 및 바이트 수의 합계에 따라 인터럽트의 발생 속도를 제어하는 기술, 그리고, 호스트와 저장 장치 사이의 통신에 있어서 호스트의 CPU 부하 및 지연된 입출력의 개수에 따라 인터럽트의 발생 속도를 제어하는 기술 등이 존재하지만, 이와 같은 기술들은 단지 인터럽트의 발생 속도를 제어하기 위한 것일 뿐, 프로세서의 에너지 효율에 대해서는 고려하지 않는다는 한계가 있다.
본 개시는 상술한 바와 같은 종래 기술의 한계를 극복하기 위한 것으로서, 본 개시의 목적은 전자 장치의 전력 상태 및 인터럽트의 발생 속도를 통합적으로 제어함으로써, 종래 기술에 비해 현저하게 향상된 에너지 효율성을 갖는 전자 장치 및 전자 장치의 제어 방법을 제공함에 있다.
상술한 바와 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따르면, 전자 장치는 적어도 하나의 인스트럭션(instruction)을 저장하는 메모리 및 상기 적어도 하나의 인스트럭션을 실행하는 프로세서를 포함하고, 상기 프로세서는 상기 전자 장치의 부하에 대한 정보를 획득하고, 상기 부하에 대한 정보를 바탕으로 적어도 하나의 어플리케이션에 대한 목표 지연 시간을 결정하며, 기 정의된 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 중 상기 목표 지연 시간을 만족하는 적어도 하나의 조합을 식별하고, 상기 적어도 하나의 조합들 중 에너지 소모량이 가장 적은 하나의 조합을 식별하며, 상기 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 상기 전자 장치를 제어한다.
여기서, 상기 프로세서는 상기 메모리에 저장된 지연 시간 테이블 정보를 바탕으로 상기 목표 지연 시간을 만족하는 적어도 하나의 조합을 식별하며, 상기 지연 시간 테이블 정보는 상기 복수의 전력 상태 및 상기 복수의 인터럽트 발생 속도의 조합들 각각에 대한 지연 시간 정보를 포함할 수 있다.
여기서, 상기 지연 시간 정보는 95 번째 백분위 수에 해당하는 지연 시간(95th percentile latency)에 대한 정보를 포함할 수 있다.
한편, 상기 프로세서는 상기 메모리에 저장된 에너지 소모량 테이블 정보를 바탕으로 상기 하나의 조합을 식별하며, 상기 에너지 소모량 테이블 정보는 상기 복수의 전력 상태 및 상기 복수의 인터럽트 발생 속도의 조합들 각각에 대한 에너지 소모량 정보를 포함할 수 있다.
한편, 상기 부하에 대한 정보는 상기 프로세서의 사용률 및 임계 구간 동안 발생된 입출력 요청의 개수를 바탕으로 획득될 수 있다.
한편, 상기 복수의 전력 상태는 상기 프로세서를 구동하기 위한 전압 및 주파수 중 적어도 하나에 따라 결정될 수 있다.
한편, 상기 프로세서는 상기 부하에 대한 정보를 바탕으로 제어 구간을 결정하고, 상기 제어 구간 동안, 상기 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 상기 전자 장치를 제어하며, 상기 제어 구간이 경과되면, 상기 전자 장치의 부하에 대한 정보를 다시 획득할 수 있다.
한편, 상기 프로세서는 복수의 코어(core)를 포함하고, 상기 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 상기 복수의 코어 각각을 제어할 수 있다.
상술한 바와 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따르면, 전자 장치의 제어 방법은 상기 전자 장치의 부하에 대한 정보를 획득하는 단계, 상기 부하에 대한 정보를 바탕으로 적어도 하나의 어플리케이션에 대한 목표 지연 시간을 결정하는 단계, 기 정의된 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 중 상기 목표 지연 시간을 만족하는 적어도 하나의 조합을 식별하는 단계, 상기 적어도 하나의 조합들 중 에너지 소모량이 가장 적은 하나의 조합을 식별하는 단계 및 상기 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 상기 전자 장치를 제어하는 단계를 포함한다.
상술한 바와 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따르면, 전자 장치의 제어 방법을 실행하는 프로그램을 포함하는 비일시적 컴퓨터 판독 가능 기록매체에 있어서, 상기 전자 장치의 제어 방법은 상기 전자 장치의 부하에 대한 정보를 획득하는 단계, 상기 부하에 대한 정보를 바탕으로 적어도 하나의 어플리케이션에 대한 목표 지연 시간을 결정하는 단계, 기 정의된 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 중 상기 목표 지연 시간을 만족하는 적어도 하나의 조합을 식별하는 단계, 상기 적어도 하나의 조합들 중 에너지 소모량이 가장 적은 하나의 조합을 식별하는 단계 및 상기 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 상기 전자 장치를 제어하는 단계를 포함한다.
도 1은 본 개시의 일 실시 예에 따른 전자 장치의 제어 방법을 나타내는 흐름도,
도 2 및 도 3는 각각 본 개시에 따른 지연 시간 테이블 정보 및 에너지 소모량 테이블 정보를 나타내는 도면,
도 4는 본 개시의 다른 실시 예에 따른 전자 장치의 제어 방법을 나타내는 흐름도,
도 5는 본 개시의 일 실시 예에 따른 전자 장치의 구성을 간략하게 나타내는 블록도, 그리고,
도 6은 본 개시의 일 실시 예에 따른 전자 장치의 구성을 상세하게 나타내는 블록도이다.
본 실시 예들은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 특정한 실시 형태에 대해 범위를 한정하려는 것이 아니며, 본 개시의 실시 예의 다양한 변경(modifications), 균등물(equivalents), 및/또는 대체물(alternatives)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
본 개시를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
덧붙여, 하기 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 개시의 기술적 사상의 범위가 하기 실시 예에 한정되는 것은 아니다. 오히려, 이들 실시 예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 개시의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 개시에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 권리범위를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 개시에서, "가진다," "가질 수 있다," "포함한다," 또는 "포함할 수 있다" 등의 표현은 해당 특징(예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.
본 개시에서, "A 또는 B," "A 또는/및 B 중 적어도 하나," 또는 "A 또는/및 B 중 하나 또는 그 이상"등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. 예를 들면, "A 또는 B," "A 및 B 중 적어도 하나," 또는 "A 또는 B 중 적어도 하나"는, (1) 적어도 하나의 A를 포함, (2) 적어도 하나의 B를 포함, 또는 (3) 적어도 하나의 A 및 적어도 하나의 B 모두를 포함하는 경우를 모두 지칭할 수 있다.
본 개시에서 사용된 "제1," "제2," "첫째," 또는 "둘째,"등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "(기능적으로 또는 통신적으로) 연결되어((operatively or communicatively) coupled with/to)" 있다거나 "접속되어(connected to)" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다.
반면에, 어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(예: 제3 구성요소)가 존재하지 않는 것으로 이해될 수 있다.
본 개시에서 사용된 표현 "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, "~에 적합한(suitable for)," "~하는 능력을 가지는(having the capacity to)," "~하도록 설계된(designed to)," "~하도록 변경된(adapted to)," "~하도록 만들어진(made to)," 또는 "~를 할 수 있는(capable of)"과 바꾸어 사용될 수 있다. 용어 "~하도록 구성된(또는 설정된)"은 하드웨어적으로 "특별히 설계된(specifically designed to)" 것만을 반드시 의미하지 않을 수 있다.
대신, 어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다. 예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(generic-purpose processor)(예: CPU 또는 application processor)를 의미할 수 있다.
실시 예에 있어서 '모듈' 혹은 '부'는 적어도 하나의 기능이나 동작을 수행하며, 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 또한, 복수의 '모듈' 혹은 복수의 '부'는 특정한 하드웨어로 구현될 필요가 있는 '모듈' 혹은 '부'를 제외하고는 적어도 하나의 모듈로 일체화되어 적어도 하나의 프로세서로 구현될 수 있다.
한편, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
이하에서는 첨부한 도면을 참고하여 본 개시에 따른 실시 예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 개시의 일 실시 예에 따른 전자 장치의 제어 방법을 나타내는 흐름도이다. 그리고, 도 2 및 도 3는 각각 본 개시에 따른 지연 시간 테이블 정보 및 에너지 소모량 테이블 정보를 나타내는 도면이다. 이하에서는 도 1 내지 도 3을 함께 참조하여 본 개시의 일 실시 예에 대해 설명한다.
본 개시에 따른 전자 장치는 전자 장치의 전력 상태를 제어할 수 있다. 구체적으로, 전자 장치는 Dynamic Voltage and Frequency Scaling (DVFS) 등과 같은 기법을 이용하여 전자 장치를 구동하기 위한 전압 및 주파수 중 적어도 하나를 동적으로 조절함으로써, 에너지 소모량을 절감시킬 수 있다. 구체적으로, 전자 장치는 프로세서의 각 코어 별 사용률이 높을 때에는 고성능을 지원하기 위하여 높은 전압 및 주파수를 설정하고, 사용률이 낮을 때 에너지 소모량을 줄이기 위해 낮은 전압 및 주파수를 설정할 수 있다.
한편, 전자 장치는 인터럽트(interrupt)의 발생 속도를 제어할 수 있다. 구체적으로, 전자 장치는 프로세서가 프로그램을 실행하고 있을 때 입출력 장치(input/output device, I/O device)가 입출력 요청의 수신 및 입출력 요청에 따른 동작의 완료 등을 프로세서에게 알리기 위한 인터럽트가 발생되는 속도를 제어할 수 있다. 여기서, '입출력 장치'는 전자 장치에 포함된 네트워크 인터페이스 카드(Network Interface Card (NIC)) 또는 전자 장치 내부에 포함되거나 전자 장치의 외부에서 전자 장치와 연결될 수 있는 저장 장치(storage device)일 수 있으며, 전자 장치와 연결된 외부 서버 등과 같은 외부 장치일 수도 있다.
한편, 본 개시에 따른 전자 장치는 특히 PC(personal computer), 서버, 스마트 폰 또는 태블릿 PC 등으로 구현될 수 있다. 다만 본 개시에 따른 전자 장치의 유형에 특별한 제한이 따르는 것은 아니다. 즉, 전술한 바와 같이 전자 장치의 전력 상태를 동적으로 제어할 수 있고 인터럽트의 발생 속도를 제어할 수 있도록 구성된 장치라면 모두 본 개시에 따른 전자 장치에 해당될 수 있다. 이하에서는 본 개시에 따른 전자 장치를 '전자 장치(100)'이라고 지칭한다.
도 1에 도시된 바와 같이, 전자 장치(100)는 전자 장치(100)의 부하에 대한 정보를 획득할 수 있다(S110).
여기서, 전자 장치(100)의 '부하(load)'란 전자 장치(100)가 수행해야 할 프로세스의 양을 나타내는 척도를 말하며, '시스템 부하' 등과 같은 용어로 지칭될 수도 있다. 구체적으로, 부하는 전자 장치(100)를 구성하는 시스템 전체에서 실행 중인 프로세스의 양과 대기 중인 프로세스의 양을 합친 전체 프로세서의 양을 말한다. 즉, 부하가 높다는 것은 많은 수의 프로세스가 실행 중이거나 입출력 요청을 처리하기 위한 대기 상태에 있다는 것을 말하며 부하가 낮다는 것은 상대적으로 적은 수의 프로세스가 실행 중이거나 대기 중이라는 것을 말한다.
구체적으로, 전자 장치(100)는 기 설정된 주기에 따라 지속적으로 전자 장치(100)의 부하를 모니터링할 수 있다. 여기서, '기 설정된 주기'는 사용자 또는 개발자의 설정에 따라 변경될 수 있다. 제어 주기에 대한 실시 예에 대해서는 도 4를 참조하여 후술한다. 한편, 전자 장치(100)의 부하는 프로세서의 사용률(utilization) 및 임계 구간 동안 발생된 입출력 요청(input/output request, I/O request)의 개수 등과 같은 다양한 지표를 바탕으로 획득될 수 있다.
부하에 대한 정보가 획득되면, 전자 장치(100)는 부하에 대한 정보를 바탕으로 적어도 하나의 어플리케이션에 대한 목표 지연 시간을 결정할 수 있다(S120).
구체적으로, 전자 장치(100)는 부하에 대한 정보를 바탕으로, 측정된 부하에 매칭되는 목표 지연 시간을 결정할 수 있다. 이를 위해, 각각의 부하 별로 매칭되는 목표 지연 시간에 대한 정보는 사전에 정의되어 메모리에 저장될 수 있다. 한편, 목표 지연 시간은 사용자 또는 개발자의 설정에 따라 결정될 수도 있다.
한편, '적어도 하나의 어플리케이션'은 전자 장치(100)에 의해 실행될 수 있는 다양한 종류의 어플리케이션들 중 사용자 또는 개발자에 의해 선택된 어플리케이션일 수 있다. 특히, 적어도 하나의 어플리케이션은 예를 들어 Memcached 및 Nginx 등과 같이, 지연 시간에 민감한 어플리케이션(latency-critical application)을 포함할 수 있다.
목표 지연 시간이 결정되면, 전자 장치(100)는 기 정의된 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 중 목표 지연 시간을 만족하는 적어도 하나의 조합을 식별할 수 있다(S130).
목표 지연 시간을 만족하는 적어도 하나의 조합을 식별하는 과정은 도 2에 도시된 바와 같은 '지연 시간 테이블'을 이용하여 수행될 수 있다. 도 2의 지연 시간 테이블에 대한 정보는 사전에 정의되어 전자 장치(100)의 메모리에 저장될 수 있다. 또한, 지연 시간 테이블에 대한 정보는 외부 장치로부터 수신되어 업데이트 될 수도 있다.
구체적으로, 도 2는 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 각각에 대한 지연 시간을 나타내는 테이블이다. 도 2의 테이블에 나타난 수치들(예: 3.1, 2.7, 2.8 등)은 복수의 전력 상태(p-state)와 복수의 인터럽트 발생 속도(interrupt rate)의 조합 각각에 따른 지연 시간을 밀리초(msec) 단위로 나타낸 것이다. 특히, 도 2에서는 95 번째 백분위 수에 해당하는 지연 시간(95th percentile latency)을 나타내었다.
'복수의 전력 상태'는 프로세서를 구동하기 위한 전압 및 주파수 중 적어도 하나에 따라 결정될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 복수의 전력 상태는 P0 상태 내지 P4 상태를 포함할 수 있으며, 이 때 P0 상태 내지 P4 상태 각각에 대응되는 동작 주파수는 3.2GHz, 2.8GHz, 2.4GHz, 2.0GHz, 1.6GHz일 수 있다.
'복수의 인터럽트 발생 속도'는 전자 장치(100)의 시스템 내에서 초당 발생되는 인터럽트의 개수에 따라 구분될 수 있다. 예를 들어, 도 2에서 1Kirq/s란 초당 1*1000 개의 인터럽트가 발생된다는 것을 나타낸다. 특히, 지나치게 많은 개수의 인터럽트 발생 속도를 복수의 전력 상태와 조합하는 경우에는 과도한 탐색 오버헤드가 발생될 수 있기 때문에, 복수의 전력 상태와 조합되는 인터럽트의 발생 속도의 개수는 탐색 오버헤드를 발생시키지 않는 범위 내에서 결정되는 것이 바람직할 수 있다.
지연 시간 테이블에 대한 정보가 메모리에 저장된 상태에서 목표 지연 시간이 결정되면, 전자 장치(100)는 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 다양한 조합들 중 목표 지연 시간 이하(또는 미만)의 지연 시간을 갖는 적어도 하나의 조합을 식별할 수 있다. 도 2의 예에서, 목표 지연 시간이 2.7msec로 결정되면, 전자 장치(100)는 복수의 전력 상태 및 복수의 인터럽트 발생 속도 각각의 조합에 따른 지연 시간 중 2.7msec 이하의 지연 시간들(도 2에 음영 처리함)에 대응되는 조합들(도 2에 음영 처리된 지연 시간들에 대응되는 전력 상태 및 인터럽트 발생 속도의 조합들)을 식별할 수 있다.
목표 지연 시간을 만족하는 적어도 하나의 조합들이 식별되면, 전자 장치(100)는 목표 지연 시간을 만족하는 것으로 식별된 적어도 하나의 조합들 중 에너지 소모량이 가장 적은 하나의 조합을 식별할 수 있다(S140).
에너지 소모량이 가장 적은 하나의 조합을 식별하는 과정은 도 3에 도시된 바와 같은 '에너지 소모량 테이블'을 이용하여 수행될 수 있다. 도 3의 에너지 소모량 테이블에 대한 정보는 사전에 정의되어 전자 장치(100)의 메모리에 저장될 수 있다. 또한, 에너지 소모량 테이블에 대한 정보는 외부 장치로부터 수신되어 업데이트 될 수도 있다.
구체적으로, 도 3는 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 각각에 대한 에너지 소모량을 나타내는 테이블이다. 도 3의 테이블에 나타난 수치들(예: 53.3, 55.2 53.9 등)은 도 2의 지연 시간 테이블과 동일한 복수의 전력 상태(p-state)와 복수의 인터럽트 발생 속도(interrupt rate)의 조합 각각에 따른 초당 에너지 소모량을 와트(W) 단위로 나타낸 것이다.
에너지 소모량 테이블에 대한 정보가 메모리에 저장된 상태에서 목표 지연 시간을 만족하는 적어도 하나의 조합들이 식별되면, 전자 장치(100)는 목표 지연 시간을 만족하는 적어도 하나의 조합들 중 에너지 소모량이 가장 적은 하나의 조합을 식별할 수 있다. 도 3의 예에서, 목표 지연 시간을 만족하는 적어도 하나의 조합들 각각에 따른 에너지 소모량(도 3에 음영 처리함) 중 가장 적은 에너지 소모량(39.5W, 도 3에서 참조부호 310로 표시함)를 갖는 하나의 조합(P2 상태 및 64Kirq/s, 도 3에서 각각 참조부호 320 및 330으로 표시함)을 식별할 수 있다.
상술한 바와 같이 에너지 소모량이 가장 적은 하나의 조합이 식별되면, 전자 장치(100)는 식별된 하나의 조합에 따른 전력 상태 및 인터럽트의 발생 속도를 바탕으로 전자 장치(100)를 제어할 수 있다(S150). 구체적으로, 전자 장치(100)는 식별된 하나의 조합에 따른 전력 상태를 바탕으로 프로세서에 인가되는 전압 및/또는 주파수를 제어할 수 있으며, 인터럽트의 발생 속도를 식별된 하나의 조합에 따른 인터럽트 발생 속도로 설정할 수 있다.
다시 도 2 및 도 3의 예를 참조하면, 식별된 하나의 조합이 P2 상태라는 전력 상태 및 64Kirq/s라는 인터럽트 발생 속도를 갖는 경우, 전자 장치(100)는 프로세서가 P2 상태의 주파수인 2.4GHz의 동작 주파수로 동작하도록 제어하고, 인터럽트 발생 속도를 64Kirq/s로 설정할 수 있다.
한편, 이상에서는 프로세서에 포함된 코어(core)의 개수에 대해서는 고려하지 않고 설명하였으나, 본 개시에 따른 프로세서는 복수의 코어를 포함할 수 있다, 그리고, 프로세서가 복수의 코어를 포함하는 경우, 전자 장치는 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 복수의 코어 각각을 제어할 수 있다.
도 1 내지 도 3을 참조하여 상술한 실시 예에 따르면, 전자 장치(100)는 전자 장치의 전력 상태 및 인터럽트의 발생 속도를 통합적으로 제어함으로써, 종래 기술에 비해 에너지 효율성을 현저하게 향상시킬 수 있게 된다. 또한, 본 개시가 에너지 소모량에 따른 유지 비용이 큰 전자 장치 또는 시스템(예: 데이터 센터)에 적용되는 경우, 추가적인 도입 비용 없이도 유지 비용이 크게 절감되는 효과를 얻을 수 있게 된다.
도 4는 본 개시의 다른 실시 예에 따른 전자 장치(100)의 제어 방법을 나타내는 흐름도이다.
이상에서는 식별된 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 전자 장치(100)를 제어할 수 있다는 점 자체에 대해서만 설명하였으나, 본 개시에 따른 전자 장치(100)는 소정의 제어 구간 동안 프로세서의 전력 상태 및 인터럽트의 발생 속도를 제어한 후, 전자 장치(100)의 부하에 대한 정보를 다시 획득하고, 새롭게 획득된 부하를 기준으로 도 1의 제어 방법을 반복할 수 있다.
도 4에 도시된 바와 같이, 전자 장치(100)는 적어도 하나의 조합들 중 에너지 소모량이 가장 적은 하나의 조합을 식별할 수 있다(S410). 그리고, 전자 장치(100)는 식별된 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 전자 장치(100)를 제어하기에 앞서, 부하에 대한 정보를 바탕으로 제어 구간을 결정할 수 있다(S420). 여기서, '제어 구간'이란 본 개시에 따라 전력 상태 및 인터럽트 발생 속도를 변경하는 주기 및 전자 장치(100)의 부하에 대한 정보를 획득하는 주기에 대응되는 구간을 말한다.
일 실시 예에 따르면, 전자 장치(100)는 전자 장치(100)의 부하가 클수록 제어 구간을 길게 결정할 수 있다. 즉, 전자 장치(100)는 부하가 클수록 에너지 효율성이 크게 저하될 수도 있다는 점을 고려하여, 본 개시에 따라 전력 상태 및 인터럽트 발생 속도를 제어하는 구간을 길게 결정할 수 있다.
다른 실시 예에 따르면, 전자 장치(100)는 전자 장치(100)의 부하를 측정하는 동안 부하의 변화가 클수록 제어 구간을 길게 결정할 수도 있다. 즉, 전자 장치(100)는 부하의 변화가 클수록 에너지 효율에 대한 안정성이 크게 저하될 수도 있다는 점을 고려하여, 본 개시에 따라 전력 상태 및 인터럽트 발생 속도를 제어하는 구간을 길게 결정할 수도 있다. 한편, 제어 구간은 사용자 또는 개발자의 설정에 따라 결정될 수도 있다.
제어 구간이 결정되면, 전자 장치(100)는 제어 구간 동안 식별된 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 전자 장치(100)를 제어할 수 있다(S430). 즉, 제어 구간이 경과되기 전까지는(S440-N) 식별된 조합에 따른 전력 상태 및 인터럽트 발생 속도가 유지될 수 있다.
한편, 제어 구간이 경과되면, 전자 장치(100)는 도 1을 참조하여 상술한 바와 같은 단계 S110 내지 S140에 따른 동작을 다시 수행할 수 있다.
구체적으로, 전자 장치(100)는 전자 장치(100)의 부하에 대한 정보를 다시 획득하고(S110), 새롭게 획득된 부하에 대한 정보를 바탕으로 적어도 하나의 어플리케이션에 대한 목표 지연 시간을 결정하며(S120), 기 정의된 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 중 결정된 목표 지연 시간을 만족하는 적어도 하나의 조합을 식별하고(S130), 목표 지연 시간을 만족하는 것으로 식별된 적어도 하나의 조합들 중 에너지 소모량이 가장 적은 하나의 조합을 식별할 수 있다(S140).
그리고, 에너지 소모량이 가장 적은 하나의 조합이 식별되면, 전자 장치(100)는 다시 부하에 대한 정보를 바탕으로 제어 구간을 결정하고(S420), 결정된 제어 구간 동안, 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 전자 장치(100)를 제어할 수 있다(S430).
도 5는 본 개시의 일 실시 예에 따른 전자 장치의 구성을 간략하게 나타내는 블록도이고, 도 6은 본 개시의 일 실시 예에 따른 전자 장치의 구성을 상세하게 나타내는 블록도이다.
도 5에 도시된 바와 같이, 본 개시의 일 실시 예에 따른 전자 장치(100)는 메모리(110) 및 프로세서(120)를 포함한다. 또한, 도 6에 도시된 바와 같이, 본 개시에 따른 복수의 모듈은 부하 모니터링 모듈(121), 목표 지연 시간 결정 모듈(122), 조합 식별 모듈(123), 전력 상태 제어 모듈(124) 및 인터럽트 발생 제어 모듈(125)을 포함할 수 있다. 그러나, 도 5 및 도 6에 도시된 바와 같은 구성들은 예시적인 것에 불과할 뿐이며, 본 개시를 실시함에 있어 도 5 및 도 6에 도시된 바와 같은 구성에 더하여 새로운 구성이 추가되거나 일부 구성이 생략될 수 있음은 물론이다.
메모리(110)에는 전자 장치(100)에 관한 적어도 하나의 인스트럭션(instruction)이 저장될 수 있다. 그리고, 메모리(110)에는 전자 장치(100)를 구동시키기 위한 O/S(Operating System)가 저장될 수 있다. 또한, 메모리(110)에는 본 개시의 다양한 실시 예들에 따라 전자 장치(100)가 동작하기 위한 각종 소프트웨어 프로그램이나 애플리케이션이 저장될 수도 있다. 그리고, 메모리(110)는 플래시 메모리(Flash Memory) 등과 같은 반도체 메모리나 하드디스크(Hard Disk) 등과 같은 자기 저장 매체 등을 포함할 수 있다.
구체적으로, 메모리(110)에는 본 개시의 다양한 실시 예에 따라 전자 장치(100)가 동작하기 위한 각종 소프트웨어 모듈이 저장될 수 있으며, 프로세서(120)는 메모리(110)에 저장된 각종 소프트웨어 모듈을 실행하여 전자 장치(100)의 동작을 제어할 수 있다. 즉, 메모리(110)는 프로세서(120)에 의해 액세스되며, 프로세서(120)에 의한 데이터의 독취/기록/수정/삭제/갱신 등이 수행될 수 있다.
한편, 본 개시에서 메모리(110)라는 용어는 메모리(110), 프로세서(120) 내 롬(미도시), 램(미도시) 또는 전자 장치(100)에 장착되는 메모리 카드(미도시)(예를 들어, micro SD 카드, 메모리 스틱)를 포함하는 의미로 사용될 수 있다.
특히, 본 개시에 따른 다양한 실시 예에 있어서, 메모리(110)에는 도 6에 도시된 바와 같이, 지연 시간 테이블 정보 및 에너지 소모량 테이블 정보가 저장될 수 있다. 여기서, '지연 시간 테이블 정보'는 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 각각에 대한 지연 시간을 나타내는 정보를 말하며, '에너지 소모량 테이블 정보'는 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 각각에 대한 에너지 소모량을 나타내는 정보를 말한다.
또한, 메모리(110)에는 본 개시에 따라 획득되는 부하에 대한 정보, 목표 지연 시간에 대한 정보, 부하 별로 매칭되는 목표 지연 시간에 대한 정보 등이 저장될 수 있으며, 본 개시에 따른 복수의 모듈 및 복수의 모듈에 관련된 다양한 정보/데이터가 저장될 수도 있다. 그 밖에도 본 개시의 목적을 달성하기 위한 범위 내에서 필요한 다양한 정보가 메모리(110)에 저장될 수 있으며, 메모리(110)에 저장된 정보는 외부 장치로부터 수신되거나 사용자에 의해 입력됨에 따라 갱신될 수도 있다.
프로세서(120)는 전자 장치(100)의 전반적인 동작을 제어한다. 구체적으로, 프로세서(120)는 메모리(110)를 포함하는 전자 장치(100)의 구성과 연결되며, 상술한 바와 같은 메모리(110)에 저장된 적어도 하나의 인스트럭션을 실행함으로써, 전자 장치(100)의 동작을 전반적으로 제어할 수 있다.
프로세서(120)는 다양한 방식으로 구현될 수 있다. 예를 들어, 프로세서(120)는 주문형 집적 회로(Application Specific Integrated Circuit, ASIC), 임베디드 프로세서, 마이크로 프로세서, 하드웨어 컨트롤 로직, 하드웨어 유한 상태 기계(hardware Finite State Machine, FSM), 디지털 신호 프로세서(Digital Signal Processor, DSP) 중 적어도 하나로 구현될 수 있다. 한편, 본 개시에서 프로세서(120)라는 용어는 CPU(Central Processing Unit), GPU(Graphic Processing Unit) 및 MPU(Main Processing Unit)등을 포함하는 의미로 사용될 수 있다.
특히, 본 개시에 따른 다양한 실시 예에 있어서, 프로세서(120)는 전자 장치(100)의 부하에 대한 정보를 획득하고, 부하에 대한 정보를 바탕으로 적어도 하나의 어플리케이션에 대한 목표 지연 시간을 결정하며, 기 정의된 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 중 목표 지연 시간을 만족하는 적어도 하나의 조합을 식별하고, 적어도 하나의 조합들 중 에너지 소모량이 가장 적은 하나의 조합을 식별하며, 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 전자 장치(100)를 제어할 수 있다.
한편, 상술한 바와 같은 프로세서(120)의 제어 과정은 부하 모니터링 모듈(121), 목표 지연 시간 결정 모듈(122), 조합 식별 모듈(123), 전력 상태 제어 모듈(124) 및 인터럽트 발생 제어 모듈(125) 등과 같은 복수의 모듈을 통해 수행될 수 있다. 본 개시에 따른 복수의 모듈들은 소프트웨어 모듈로 구현될 수 있으며, 다만 복수의 모듈 중 적어도 하나는 하드웨어 모듈로 구현될 수도 있다. 한편, 복수의 모듈에 관련된 데이터는 메모리(110)에 저장될 수 있으며, 프로세서(120)는 메모리(110)에 액세스하여 복수의 모듈을 로딩함으로써 복수의 모듈을 이용할 수 있다.
'부하 모니터링 모듈(121)'은 전자 장치(100)의 부하를 모니터링하여 부하에 대한 정보를 획득할 수 있는 모듈을 말한다. 구체적으로, 부하 모니터링 모듈(121)은 기 설정된 주기로 프로세서(120)의 사용률 및 임계 구간 동안 발생된 입출력 요청의 개수를 바탕으로 전자 장치(100)의 부하를 실시간으로 측정할 수 있다.
'목표 지연 시간 결정 모듈(122)'은 측정된 부하에 매칭되는 목표 지연 시간을 결정할 수 있는 모듈을 말한다, 구체적으로, 부하 모니터링 모듈(121)로부터 부하에 대한 정보가 수신되면, 목표 지연 시간 결정 모듈(122)은 각각의 부하 별로 매칭되는 목표 지연 시간에 대한 정보를 이용하여, 측정된 부하에 매칭되는 목표 지연 시간을 결정할 수 있다. 한편, 목표 지연 시간을 직접 설정하기 위한 사용자 명령이 수신되면, 목표 지연 시간 결정 모듈(122)은 수신된 사용자 명령에 따라 목표 지연 시간을 결정할 수 있다.
'조합 식별 모듈(123)'은 목표 지연 시간을 만족하며 에너지 소모량을 최소화할 수 있는 전력 상태와 인터럽트 발생 속도의 조합을 식별할 수 있는 모듈을 말한다. 구체적으로, 목표 지연 시간 결정 모듈(122)로부터 목표 지연 시간에 대한 정보가 수신되면, 조합 식별 모듈(123)은 기 정의된 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 중 목표 지연 시간을 만족하는 적어도 하나의 조합을 식별할 수 있다. 그리고, 목표 지연 시간을 만족하는 적어도 하나의 조합이 식별되면, 조합 식별 모듈(123)은 식별된 적어도 하나의 조합들 중 에너지 소모량이 가장 적은 하나의 조합을 식별할 수 있다.
'전력 상태 제어 모듈(124)'은 식별된 조합에 따른 전력 상태를 바탕으로 전자 장치(100)를 제어할 수 있는 모듈을 말한다. 구체적으로, 조합 식별 모듈(123)로부터 식별된 하나의 조합에 대한 정보가 수신되면, 전력 상태 제어 모듈(124)은 식별된 조합에 따른 전력 상태를 바탕으로 프로세서(120)에 인가되는 전압 또는 주파수를 제어할 수 있다.
'인터럽트 발생 제어 모듈(125)'은 식별된 조합에 따른 인터럽트 발생 속도를 바탕으로 전자 장치(100)를 제어할 수 있는 모듈을 말한다. 구체적으로, 조합 식별 모듈(123)로부터 식별된 하나의 조합에 대한 정보가 수신되면, 인터럽트 발생 제어 모듈(125)은 인터럽트의 발생 속도를 식별된 하나의 조합에 따른 인터럽트 발생 속도로 설정할 수 있다.
그 밖의 프로세서(120)의 제어를 바탕으로 한 본 개시에 따른 다양한 실시 예에 대해서는 도 1 내지 도 4를 참조하여 상술하였으므로 중복 설명은 생략한다.
한편, 상술한 실시 예에 따른 전자 장치(100)의 제어 방법은 프로그램으로 구현되어 전자 장치(100)에 제공될 수 있다. 특히, 전자 장치(100)의 제어 방법을 포함하는 프로그램은 비일시적 판독 가능 매체(non-transitory computer readable medium)에 저장되어 제공될 수 있다.
구체적으로, 전자 장치(100)의 제어 방법을 실행하는 프로그램을 포함하는 비일시적 컴퓨터 판독 가능 기록매체에 있어서, 전자 장치(100)의 제어 방법은 전자 장치(100)의 부하에 대한 정보를 획득하는 단계, 부하에 대한 정보를 바탕으로 적어도 하나의 어플리케이션에 대한 목표 지연 시간을 결정하는 단계, 기 정의된 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 중 목표 지연 시간을 만족하는 적어도 하나의 조합을 식별하는 단계, 적어도 하나의 조합들 중 에너지 소모량이 가장 적은 하나의 조합을 식별하는 단계 및 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 전자 장치(100)를 제어하는 단계를 포함할 수 있다.
기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적 저장매체'는 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다. 예로, '비일시적 저장매체'는 데이터가 임시적으로 저장되는 버퍼를 포함할 수 있다.
일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품(예: 다운로더블 앱(downloadable app))의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리(110)와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
이상에서 프로세서(120)의 제어 과정, 그리고 전자 장치(100)의 제어 방법을 실행하는 프로그램을 포함하는 컴퓨터 판독 가능 기록매체에 대해 간략하게 설명하였으나, 이는 중복 설명을 생략하기 위한 것일 뿐이며, 전자 장치(100)의 제어 방법에 대한 다양한 실시 예는 프로세서(120)의 제어 과정, 그리고 전자 장치(100)의 제어 방법을 실행하는 프로그램을 포함하는 컴퓨터 판독 가능 기록매체에 대해서도 마찬가지로 적용될 수 있음은 물론이다.
이상에서 상술한 바와 같은 본 개시의 다양한 실시 예들에 따른 구성 요소(예: 모듈 또는 프로그램) 각각은 단수 또는 복수의 개체로 구성될 수 있으며, 전술한 해당 서브 구성 요소들 중 일부 서브 구성 요소가 생략되거나, 또는 다른 서브 구성 요소가 다양한 실시 예에 더 포함될 수 있다. 대체적으로 또는 추가적으로, 일부 구성 요소들(예: 모듈 또는 프로그램)은 하나의 개체로 통합되어, 통합되기 이전의 각각의 해당 구성 요소에 의해 수행되는 기능을 동일 또는 유사하게 수행할 수 있다.
다양한 실시 예들에 따른, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱하게 실행되거나, 적어도 일부 동작이 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다.
한편, 본 개시에서 사용된 용어 "부" 또는 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구성된 유닛을 포함하며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. "부" 또는 "모듈"은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 모듈은 ASIC(application-specific integrated circuit)으로 구성될 수 있다.
본 개시의 다양한 실시 예들은 기기(machine)(예: 컴퓨터)로 읽을 수 있는 저장 매체(machine-readable storage media에 저장된 명령어를 포함하는 소프트웨어로 구현될 수 있다. 기기는 저장 매체로부터 저장된 명령어를 호출하고, 호출된 명령어에 따라 동작이 가능한 장치로서, 개시된 실시 예들에 따른 전자 장치(예: 전자 장치(100))를 포함할 수 있다.
상기 명령이 프로세서에 의해 실행될 경우, 프로세서가 직접 또는 상기 프로세서의 제어 하에 다른 구성요소들을 이용하여 상기 명령에 해당하는 기능을 수행할 수 있다. 명령은 컴파일러 또는 인터프리터에 의해 생성 또는 실행되는 코드를 포함할 수 있다.
이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 개시가 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
100: 전자 장치 110: 메모리
120: 프로세서

Claims (10)

  1. 전자 장치에 있어서,
    적어도 하나의 인스트럭션(instruction)을 저장하는 메모리; 및
    상기 적어도 하나의 인스트럭션을 실행하는 프로세서; 를 포함하고,
    상기 프로세서는,
    상기 전자 장치의 부하에 대한 정보를 획득하고,
    상기 부하에 대한 정보를 바탕으로 적어도 하나의 어플리케이션에 대한 목표 지연 시간을 결정하며,
    기 정의된 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 중 상기 목표 지연 시간을 만족하는 적어도 하나의 조합을 식별하고,
    상기 적어도 하나의 조합들 중 에너지 소모량이 가장 적은 하나의 조합을 식별하며,
    상기 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 상기 전자 장치를 제어하는 전자 장치.
  2. 제1 항에 있어서,
    상기 프로세서는,
    상기 메모리에 저장된 지연 시간 테이블 정보를 바탕으로 상기 목표 지연 시간을 만족하는 적어도 하나의 조합을 식별하며,
    상기 지연 시간 테이블 정보는 상기 복수의 전력 상태 및 상기 복수의 인터럽트 발생 속도의 조합들 각각에 대한 지연 시간 정보를 포함하는 전자 장치.
  3. 제2 항에 있어서,
    상기 지연 시간 정보는 95 번째 백분위 수에 해당하는 지연 시간(95th percentile latency)에 대한 정보를 포함하는 전자 장치.
  4. 제1 항에 있어서,
    상기 프로세서는,
    상기 메모리에 저장된 에너지 소모량 테이블 정보를 바탕으로 상기 하나의 조합을 식별하며,
    상기 에너지 소모량 테이블 정보는 상기 복수의 전력 상태 및 상기 복수의 인터럽트 발생 속도의 조합들 각각에 대한 에너지 소모량 정보를 포함하는 전자 장치.
  5. 제1 항에 있어서,
    상기 부하에 대한 정보는,
    상기 프로세서의 사용률 및 임계 구간 동안 발생된 입출력 요청의 개수를 바탕으로 획득되는 전자 장치.
  6. 제1 항에 있어서,
    상기 복수의 전력 상태는 상기 프로세서를 구동하기 위한 전압 및 주파수 중 적어도 하나에 따라 결정되는 전자 장치.
  7. 제1 항에 있어서,
    상기 프로세서는,
    상기 부하에 대한 정보를 바탕으로 제어 구간을 결정하고,
    상기 제어 구간 동안, 상기 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 상기 전자 장치를 제어하며,
    상기 제어 구간이 경과되면, 상기 전자 장치의 부하에 대한 정보를 다시 획득하는 전자 장치.
  8. 제1 항에 있어서,
    상기 프로세서는,
    복수의 코어(core)를 포함하고,
    상기 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 상기 복수의 코어 각각을 제어하는 전자 장치.
  9. 전자 장치의 제어 방법에 있어서,
    상기 전자 장치의 부하에 대한 정보를 획득하는 단계;
    상기 부하에 대한 정보를 바탕으로 적어도 하나의 어플리케이션에 대한 목표 지연 시간을 결정하는 단계;
    기 정의된 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 중 상기 목표 지연 시간을 만족하는 적어도 하나의 조합을 식별하는 단계;
    상기 적어도 하나의 조합들 중 에너지 소모량이 가장 적은 하나의 조합을 식별하는 단계; 및
    상기 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 상기 전자 장치를 제어하는 단계; 를 포함하는 전자 장치의 제어 방법.
  10. 전자 장치의 제어 방법을 실행하는 프로그램을 포함하는 비일시적 컴퓨터 판독 가능 기록매체에 있어서,
    상기 전자 장치의 제어 방법은,
    상기 전자 장치의 부하에 대한 정보를 획득하는 단계;
    상기 부하에 대한 정보를 바탕으로 적어도 하나의 어플리케이션에 대한 목표 지연 시간을 결정하는 단계;
    기 정의된 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 중 상기 목표 지연 시간을 만족하는 적어도 하나의 조합을 식별하는 단계;
    상기 적어도 하나의 조합들 중 에너지 소모량이 가장 적은 하나의 조합을 식별하는 단계; 및
    상기 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 상기 전자 장치를 제어하는 단계; 를 포함하는 컴퓨터 판독 가능 기록매체.
KR1020200188031A 2020-12-30 2020-12-30 전자 장치 및 전자 장치의 제어 방법 KR102625723B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200188031A KR102625723B1 (ko) 2020-12-30 2020-12-30 전자 장치 및 전자 장치의 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200188031A KR102625723B1 (ko) 2020-12-30 2020-12-30 전자 장치 및 전자 장치의 제어 방법

Publications (2)

Publication Number Publication Date
KR20220095974A true KR20220095974A (ko) 2022-07-07
KR102625723B1 KR102625723B1 (ko) 2024-01-17

Family

ID=82397562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200188031A KR102625723B1 (ko) 2020-12-30 2020-12-30 전자 장치 및 전자 장치의 제어 방법

Country Status (1)

Country Link
KR (1) KR102625723B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023115380A1 (de) 2022-08-02 2024-02-08 Lg Display Co., Ltd. Anzeigevorrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150077788A (ko) * 2013-12-30 2015-07-08 전자부품연구원 전력 소비 패턴에 기반한 가전 에너지 관리 방법 및 시스템
KR20170081531A (ko) * 2016-01-04 2017-07-12 한국전자통신연구원 중앙처리장치의 동적 주파수 조절 장치 및 그 방법
KR20170131738A (ko) * 2016-05-19 2017-11-30 삼성전자주식회사 적응 인터럽트 제어를 수행하는 컴퓨터 시스템 및 그것의 인터럽트 제어 방법
KR102135100B1 (ko) * 2013-08-23 2020-07-17 삼성전자주식회사 전자 장치의 동적 전압 주파수 제어 방법 및 장치
KR20200092365A (ko) * 2017-11-29 2020-08-03 어드밴스드 마이크로 디바이시즈, 인코포레이티드 컴퓨팅 시스템의 동적 인터럽트 속도 제어

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102135100B1 (ko) * 2013-08-23 2020-07-17 삼성전자주식회사 전자 장치의 동적 전압 주파수 제어 방법 및 장치
KR20150077788A (ko) * 2013-12-30 2015-07-08 전자부품연구원 전력 소비 패턴에 기반한 가전 에너지 관리 방법 및 시스템
KR20170081531A (ko) * 2016-01-04 2017-07-12 한국전자통신연구원 중앙처리장치의 동적 주파수 조절 장치 및 그 방법
KR20170131738A (ko) * 2016-05-19 2017-11-30 삼성전자주식회사 적응 인터럽트 제어를 수행하는 컴퓨터 시스템 및 그것의 인터럽트 제어 방법
KR20200092365A (ko) * 2017-11-29 2020-08-03 어드밴스드 마이크로 디바이시즈, 인코포레이티드 컴퓨팅 시스템의 동적 인터럽트 속도 제어

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023115380A1 (de) 2022-08-02 2024-02-08 Lg Display Co., Ltd. Anzeigevorrichtung

Also Published As

Publication number Publication date
KR102625723B1 (ko) 2024-01-17

Similar Documents

Publication Publication Date Title
JP7313381B2 (ja) ハードウェアアクセラレーションのためのハードウェアリソースの埋込みスケジューリング
KR102210355B1 (ko) 적응적 전력 제어 루프
KR101700567B1 (ko) 와트당 최적 성능을 위한 지능형 멀티코어 제어
KR101529016B1 (ko) 멀티-코어 시스템 에너지 소비 최적화
US9501137B2 (en) Virtual machine switching based on processor power states
CN104380257A (zh) 在处理器核之间调度任务
US10089266B2 (en) Power saving feature for storage subsystems
WO2014092840A1 (en) Closed loop cpu performance control
CN113641457A (zh) 容器创建方法、装置、设备、介质及程序产品
JP6072084B2 (ja) 仮想計算機システムおよび仮想計算機システムのデータ転送制御方法
US9244740B2 (en) Information processing device, job scheduling method, and job scheduling program
US9733982B2 (en) Information processing device and method for assigning task
EP2808789A2 (en) Multi-core apparatus and job scheduling method thereof
TW201403312A (zh) 管理運算系統的操作之技術
KR20100074920A (ko) 멀티코어 시스템에서의 로드 밸런싱 장치 및 방법
WO2017172051A1 (en) Method and apparatus to coordinate and authenticate requests for data
KR20220095974A (ko) 전자 장치 및 전자 장치의 제어 방법
KR20210080009A (ko) 가속기, 가속기의 동작 방법 및 가속기를 포함한 디바이스
CN110795323A (zh) 负载统计方法、装置、存储介质及电子设备
JP2007172322A (ja) 分散処理型マルチプロセッサシステム、制御方法、マルチプロセッサ割り込み制御装置及びプログラム
CN115756322A (zh) 数据存储方法、装置、电子设备及存储介质
US20230103633A1 (en) System and method for current flow management
CN109558210A (zh) 一种虚拟机应用主机gpu设备的方法及系统
JP5668505B2 (ja) クロック周波数制御プログラム、クロック周波数制御装置
TW201727435A (zh) 具有多核心處理器的電子裝置以及多核心處理器的管理方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)