KR20220095708A - All Digital Optical Signal Detection Circuit Using a Counter Inside a Clock Data Recovery IC - Google Patents

All Digital Optical Signal Detection Circuit Using a Counter Inside a Clock Data Recovery IC Download PDF

Info

Publication number
KR20220095708A
KR20220095708A KR1020200187484A KR20200187484A KR20220095708A KR 20220095708 A KR20220095708 A KR 20220095708A KR 1020200187484 A KR1020200187484 A KR 1020200187484A KR 20200187484 A KR20200187484 A KR 20200187484A KR 20220095708 A KR20220095708 A KR 20220095708A
Authority
KR
South Korea
Prior art keywords
counter
optical signal
detection circuit
signal
signal detection
Prior art date
Application number
KR1020200187484A
Other languages
Korean (ko)
Inventor
박진호
Original Assignee
주식회사 포인투테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포인투테크놀로지 filed Critical 주식회사 포인투테크놀로지
Priority to KR1020200187484A priority Critical patent/KR20220095708A/en
Publication of KR20220095708A publication Critical patent/KR20220095708A/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/941Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated using an optical detector
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • H03K21/02Input circuits
    • H03K21/026Input circuits comprising logic circuits

Landscapes

  • Optical Communication System (AREA)

Abstract

According to one embodiment of the present disclosure, provided is a digital light signal detection circuit. The digital light signal detection circuit may comprise: a first counter that counts the number of 1s from an electrical signal converted in a light element and outputs a high signal when a counted value is greater than 1; a second counter that counts the number of 0s from the electrical signal converted in the light element and outputs the high signal when the counted value is greater than 1; and an AND gate that determines whether a light signal exists based on the output signal from the first counter and the second counter. The first counter and the second counter may be reset every 32 times of the data rate by the reference clock. Therefore, the present invention can be operated more stably.

Description

CDR 내장용 카운터와 레퍼런스 클럭을 이용한 올 디지털 광신호 감지 회로{All Digital Optical Signal Detection Circuit Using a Counter Inside a Clock Data Recovery IC}All Digital Optical Signal Detection Circuit Using a Counter Inside a Clock Data Recovery IC

본 개시 내용은 광신호 감지 회로에 관한 것이며, 보다 상세하게는 CDR 내장용 카운터와 레퍼런스 클럭을 이용한 올 디지털 광신호 감지 회로에 관한 것이다.The present disclosure relates to an optical signal detection circuit, and more particularly, to an all-digital optical signal detection circuit using a counter and reference clock for built-in CDR.

유선통신에서 대역폭에 대한 수요가 증가하고 있고, 이로 인해 소형 광모듈의 사용이 증가하고 있다. 따라서 저비용, 고효율 및 안정적인 광신호 감지 기법이 요구된다.The demand for bandwidth in wired communication is increasing, and thus the use of small optical modules is increasing. Therefore, a low-cost, high-efficiency and stable optical signal sensing technique is required.

기존의 정교한 비교기(comparator)를 이용한 방법이나 아날로그 필터를 사용하는 방법은 모두 아날로그 방식으로서 정교한 회로 설계 기법이 필요하거나 공정변화나 주변 환경 변화에 민감할 수 있다.The conventional method using a sophisticated comparator or analog filter is an analog method that requires sophisticated circuit design techniques or may be sensitive to process changes or changes in the surrounding environment.

이러한 문제점을 해결하기 위한 본 개시 내용은 CDR 내장용 카운터와 레퍼런스 클럭을 이용한 올 디지털 광신호 감지 회로를 제공하는 것을 목적으로 한다.An object of the present disclosure to solve this problem is to provide an all-digital optical signal sensing circuit using a counter for a CDR built-in and a reference clock.

본 개시 내용의 일 실시예에 따르면 디지털 광신호 감지 회로가 제공된다. 상기 디지털 광신호 감지 회로는, 광소자에서 변환된 전기 신호로부터 1의 개수를 카운트하고 카운팅된 값이 1보다 클 경우 하이(HIGH) 신호를 출력하는 제 1 카운터; 상기 광소자에서 변환된 전기 신호로부터 0의 개수를 카운트하고 카운팅된 값이 1보다 클 경우 하이 신호를 출력하는 제 2 카운터; 상기 제 1 카운터 및 상기 제 2 카운터로부터의 출력 신호에 기초하여 광신호의 존재여부를 결정하는 엔드(AND) 게이트를 포함할 수 있다. 상기 제 1 카운터 및 상기 제 2 카운터는 레퍼런스 클럭에 의해 데이터레이트의 32배마다 리셋될 수 있다.According to an embodiment of the present disclosure, a digital optical signal sensing circuit is provided. The digital optical signal detection circuit may include: a first counter that counts the number of 1's from the electrical signal converted by the optical device and outputs a HIGH signal when the counted value is greater than 1; a second counter for counting the number of zeros from the electrical signal converted by the optical device and outputting a high signal when the counted value is greater than one; and an AND gate that determines whether an optical signal is present based on output signals from the first counter and the second counter. The first counter and the second counter may be reset every 32 times the data rate by a reference clock.

본 개시 내용에 따른 광신호 감지 회로는 모두 디지털 회로이기 때문에 쉽게 합성하여 만들 수 있으며, 아날로그 회로 방식에 비해 공정이나 환경에 예민하지 않아, 더욱 안정적으로 동작할 수 있다.Since all of the optical signal sensing circuits according to the present disclosure are digital circuits, they can be easily synthesized and operated more stably because they are not sensitive to the process or environment compared to the analog circuit method.

또한, 본 개시 내용에 따른 광신호 감지 회로는 모두 디지털 회로이고 게이트 숫자가 적기 때문에 공간을 적게 점유하고 따라서 비용도 적게 들며, 정확한 레퍼런스 클럭을 사용하기 때문에 감지 정확성이 높으며, 디지털 회로기 때문에 감지기능의 필터링 등 후처리가 용이하다.In addition, the optical signal sensing circuit according to the present disclosure is a digital circuit and occupies less space because the number of gates is small and thus the cost is low, the detection accuracy is high because an accurate reference clock is used, and the sensing function is a digital circuit Post-processing such as filtering is easy.

도 1은 본 개시 내용의 일 실시예에 따른 디지털 광신호 감지 회로를 나타내는 도식적인 도면이다.1 is a schematic diagram illustrating a digital optical signal sensing circuit according to an embodiment of the present disclosure;

본 개시 내용의 다양한 양상들이 아래에서 설명된다. 여기에서 제시되는 발명들은 폭넓은 다양한 형태들로 구현될 수 있으며 여기에서 제시되는 임의의 특정한 구조, 기능 또는 이들 모두는 단지 예시적이라는 것을 이해하도록 한다. 여기에서 제시되는 발명들에 기반하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 여기에서 제시되는 하나의 양상이 임의의 다른 양상들과 독립적으로 구현될 수 있으며 둘 이상의 이러한 양상들이 다양한 방식들로 결합될 수 있다는 것을 이해할 것이다. 예를 들어, 여기에서 설명되는 임의의 수의 양상들을 이용하여 장치가 구현될 수 있거나 또는 방법이 실시될 수 있다. 또한, 여기에서 설명되는 하나 이상의 양상들에 더하여 또는 이들 양상들이 아닌 다른 구조, 기능 또는 구조 및 기능을 이용하여 이러한 장치가 구현될 수 있거나 또는 이러한 방법이 실시될 수 있다.Various aspects of the present disclosure are described below. It is to be understood that the inventions presented herein may be embodied in a wide variety of forms and that any specific structure, function, or both, presented herein is exemplary only. Based on the inventions presented herein, those of ordinary skill in the art will recognize that one aspect presented herein may be implemented independently of any other aspects, and that two or more of these aspects may vary in various ways. It will be understood that they can be combined with For example, an apparatus may be implemented or a method may be practiced using any number of the aspects set forth herein. Moreover, such an apparatus may be implemented or such a method may be practiced using other structure, function, or structure and functionality in addition to or other than one or more aspects described herein.

본 개시 내용에 따르면, 소형 광모듈은 광신호를 받아서 전기신호로 변환하는 광소자(수신단은 ROSA, 송신단은 TOSA) 및 광소자에서 변환된 전기신호를 받아서 신호와 클럭을 복원해주는 CDR IC(Clock Data Recovery IC)를 포함할 수 있다. 또한, 광모듈에는 크리스털(Crystal)을 이용한 레퍼런스 클럭이 존재할 수 있다.According to the present disclosure, a small optical module receives an optical signal and converts an optical signal into an electrical signal (receiving end is ROSA, transmitting end is TOSA) and CDR IC (Clock) that receives the electrical signal converted from the optical device and restores the signal and clock data recovery IC). In addition, a reference clock using a crystal may exist in the optical module.

유선통신망의 신호의 패턴은 항상 PRBS 신호의 패턴을 가지고 있으며, 그 패턴 중에 가장 신호의 평균 주파수와 차이가 나는 패턴은 PRBS-31이다. 즉, 주파수 입장에서 최악의 경우는 31개의 신호가 연속되는 경우일 수 있으며, 예를 들면, 1이 발생한 이후에 0의 신호가 31번 연속되는 경우일 수 있다.The signal pattern of the wired communication network always has that of a PRBS signal, and the pattern that most differs from the average frequency of the signal is PRBS-31. That is, the worst case in terms of frequency may be a case in which 31 signals are consecutive, for example, a case in which a signal of 0 is consecutive 31 times after a 1 is generated.

따라서, 본 개시 내용의 광신호 감지 회로는 광소자에서 변환된 전기신호가 CDR로 입력되어 32개의 데이터 길이 동안의 구간 안에 1 혹은 0이 한번이라도 발생하면 광신호가 존재한다고 감지하도록 구성될 수 있다.Accordingly, the optical signal detection circuit of the present disclosure may be configured to detect the presence of an optical signal when an electrical signal converted in an optical device is input to a CDR and 1 or 0 occurs even once within a section for 32 data lengths.

도 1은 본 개시 내용의 일 실시예에 따른 디지털 광신호 감지 회로를 나타내는 도식적인 도면이다.1 is a schematic diagram illustrating a digital optical signal sensing circuit according to an embodiment of the present disclosure;

도 1에 도시된 바와 같이, 광신호 감지 회로는 두 개의 카운터들 및 AND 게이트를 포함할 수 있다. 두 개의 카운터들은 각각 리셋(reset)이 발생한 시점 이후부터 (여기서 리셋은 레퍼런스 클럭을 이용한 데이터레이트의 32배에 해당할 수 있다) 0의 개수와 1의 개수를 카운트할 수 있다. 두 개의 카운터들 각각은 카운팅된 값이 1보다 클 경우 출력 신호로서 HIGH 신호를 발생시킬 수 있으며, 두 개의 카운터들 각각의 출력 신호는 AND 게이트로 입력될 수 있다. 1 , the optical signal sensing circuit may include two counters and an AND gate. The two counters can count the number of 0's and 1's, respectively, from the point in time when the reset occurs (where the reset may correspond to 32 times the data rate using the reference clock). Each of the two counters may generate a HIGH signal as an output signal when the counted value is greater than 1, and the output signal of each of the two counters may be input to an AND gate.

AND 게이트의 아웃풋은 최종적으로 광신호가 존재하는지를 감지한 결과가 될 수 있다. 예를 들어, AND 게이트로 입력된 카운터들로부터의 신호들이 모두 HIGH 신호인 경우, AND 게이트는 HIGH 신호를 출력할 수 있으며, 광신호 감지 회로는 AND 게이트의 HIGH 신호 출력에 의해 광신호가 존재한다고 결정할 수 있다.The output of the AND gate may be a result of finally detecting whether an optical signal is present. For example, when signals from counters input to the AND gate are all HIGH signals, the AND gate may output a HIGH signal, and the optical signal detection circuit determines that an optical signal exists by outputting the HIGH signal of the AND gate. can

제시된 실시예들에 대한 설명은 임의의 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 이용하거나 또는 실시할 수 있도록 제공된다. 이러한 실시예들에 대한 다양한 변형들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 범위를 벗어남이 없이 다른 실시예들에 적용될 수 있다. 그리하여, 본 발명은 여기에 제시된 실시예들로 한정되는 것이 아니라, 여기에 제시된 원리들 및 신규한 특징들과 일관되는 최광의의 범위에서 해석되어야 할 것이다. The description of the presented embodiments is provided to enable any person skilled in the art to make or use the present invention. Various modifications to these embodiments will be readily apparent to those skilled in the art, and the generic principles defined herein may be applied to other embodiments without departing from the scope of the invention. Thus, the present invention is not to be limited to the embodiments presented herein, but is to be construed in the widest scope consistent with the principles and novel features presented herein.

Claims (1)

디지털 광신호 감지 회로로서,
광소자에서 변환된 전기 신호로부터 1의 개수를 카운트하고 카운팅된 값이 1보다 클 경우 하이(HIGH) 신호를 출력하는 제 1 카운터;
상기 광소자에서 변환된 전기 신호로부터 0의 개수를 카운트하고 카운팅된 값이 1보다 클 경우 하이 신호를 출력하는 제 2 카운터;
상기 제 1 카운터 및 상기 제 2 카운터로부터의 출력 신호에 기초하여 광신호의 존재여부를 결정하는 엔드(AND) 게이트를 포함하고,
상기 제 1 카운터 및 상기 제 2 카운터는 레퍼런스 클럭에 의해 데이터레이트의 32배마다 리셋되는,
디지털 광신호 감지 회로.


A digital optical signal sensing circuit comprising:
a first counter that counts the number of 1s from the electrical signal converted by the optical device and outputs a HIGH signal when the counted value is greater than 1;
a second counter for counting the number of zeros from the electrical signal converted by the optical device and outputting a high signal when the counted value is greater than one;
and an AND gate for determining the presence of an optical signal based on output signals from the first counter and the second counter;
the first counter and the second counter are reset every 32 times the data rate by a reference clock;
Digital optical signal detection circuit.


KR1020200187484A 2020-12-30 2020-12-30 All Digital Optical Signal Detection Circuit Using a Counter Inside a Clock Data Recovery IC KR20220095708A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200187484A KR20220095708A (en) 2020-12-30 2020-12-30 All Digital Optical Signal Detection Circuit Using a Counter Inside a Clock Data Recovery IC

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200187484A KR20220095708A (en) 2020-12-30 2020-12-30 All Digital Optical Signal Detection Circuit Using a Counter Inside a Clock Data Recovery IC

Publications (1)

Publication Number Publication Date
KR20220095708A true KR20220095708A (en) 2022-07-07

Family

ID=82397726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200187484A KR20220095708A (en) 2020-12-30 2020-12-30 All Digital Optical Signal Detection Circuit Using a Counter Inside a Clock Data Recovery IC

Country Status (1)

Country Link
KR (1) KR20220095708A (en)

Similar Documents

Publication Publication Date Title
JP2007519005A (en) Method and apparatus for measuring jitter
EP2208077B1 (en) Current integrator with wide dynamic range
EP3368994A1 (en) Electrical fast transient tolerant input/output (i/o) communication system
JP2011191178A (en) Time-width measuring device
US4949364A (en) Count error detecting device for count type measuring instruments
US8724762B2 (en) Clock regeneration method, reference-less receiver, and crystal-less system
KR20220095708A (en) All Digital Optical Signal Detection Circuit Using a Counter Inside a Clock Data Recovery IC
CN101233704B (en) Light receiving apparatus, testing apparatus, light receiving method, testing method, test module, and semiconductor chip
US7370247B2 (en) Dynamic offset compensation based on false transitions
JP2016063345A (en) Receiver circuit
CN1333529C (en) Clock signal detection method and apparatus in electronic devices
JP5056583B2 (en) Signal detection device, signal reception device, and signal detection method
US9083456B2 (en) Method and apparatus for detecting uncharacteristic power level changes of an optical signal
JP2010091560A (en) Device and method for detecting target using high-speed sampling device
CN109302230B (en) Optical interface calibration method and device
CN109143310B (en) Timing circuit, readout circuit, scintillation detector and timing method
JP2000295141A (en) Fault detection device for communication system
JP2001069083A (en) Optical reception level monitor circuit
US11418314B2 (en) Reception circuit
KR101619506B1 (en) Signal generating device, active cable, and method for signal generating
CN111355623A (en) Method for detecting gigabit Ethernet SerDes signal jitter
JP7278393B2 (en) receiver
TWI427942B (en) Communication apparatus with transmission rate detecting function and method thereof
KR100295759B1 (en) Apparatus for decting los of optic path
JPH06326566A (en) Reception device for digital signal