KR20220092357A - Circuit Board - Google Patents

Circuit Board Download PDF

Info

Publication number
KR20220092357A
KR20220092357A KR1020210138563A KR20210138563A KR20220092357A KR 20220092357 A KR20220092357 A KR 20220092357A KR 1020210138563 A KR1020210138563 A KR 1020210138563A KR 20210138563 A KR20210138563 A KR 20210138563A KR 20220092357 A KR20220092357 A KR 20220092357A
Authority
KR
South Korea
Prior art keywords
layer
electrode layer
circuit board
surface treatment
copper
Prior art date
Application number
KR1020210138563A
Other languages
Korean (ko)
Inventor
박기준
노성진
이준구
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to TW110145876A priority Critical patent/TWI837555B/en
Priority to US17/554,144 priority patent/US20220210923A1/en
Priority to CN202111591553.5A priority patent/CN114745842B/en
Publication of KR20220092357A publication Critical patent/KR20220092357A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

A circuit board comprises: a base layer; an electrode layer which is formed on the base layer; a passivation layer which is formed on the electrode layer while opening a portion of the electrode layer; and a surface treatment layer which is formed on an opened surface of the electrode layer. The surface treatment layer includes 70 to 40 % of copper and 30 to 60 % of nickel.

Description

회로 기판{Circuit Board}Circuit Board

본 발명은 회로 기판에 관한 것으로, 상세하게는 금속 전극층의 부식을 방지하는 표면 처리층의 밀착력 감소, 면저항 증가, 환경신뢰성 저하 등을 방지 내지 최소화할 수 있는 회로 기판에 관한 것이다.The present invention relates to a circuit board, and more particularly, to a circuit board capable of preventing or minimizing a decrease in adhesion of a surface treatment layer that prevents corrosion of a metal electrode layer, an increase in sheet resistance, and a decrease in environmental reliability.

회로 기판은 기재층, 기재층에 형성되는 전극층 등을 포함할 수 있다. 전극층은 보통 금속으로 구성하는데, 금속은 노출될 경우 수분 등에 의해 부식될 수 있다. 이러한 전극층의 부식을 막기 위해, 전극층에는 표면 처리층을 형성하고 있다.The circuit board may include a base layer, an electrode layer formed on the base layer, and the like. The electrode layer is usually made of metal, and when exposed to metal, it may be corroded by moisture or the like. In order to prevent corrosion of the electrode layer, a surface treatment layer is formed on the electrode layer.

한국 특허공개 제10-2014-0000608호(패키지 온 패키지 소자와 반도체 다이를 패키징하는 방법)는 금속 기둥의 측벽에 보호층을 형성하고 있는데, 이러한 보호층을 주석(Sn), 금(Au), 구리게르마늄합금(CuGe), 구리(Cu), 니켈(Ni), 납(Pd), 유기화합물(Organic Solderability Preservative:OSP) 등으로 형성하고 있다.Korean Patent Laid-Open No. 10-2014-0000608 (a method of packaging a package-on-package device and a semiconductor die) forms a protective layer on the sidewall of a metal pillar, and the protective layer is formed of tin (Sn), gold (Au), Copper germanium alloy (CuGe), copper (Cu), nickel (Ni), lead (Pd), organic compound (Organic Solderability Preservative: OSP) is formed.

그런데, 한국 특허공개 제10-2014-0000608호에서 제시하고 있는 재질의 보호층은 밀착력, 면저항, 환경신뢰성(부식) 등에서 원하는 기준을 충족시키는데 어려움이 있다.However, the protective layer of the material presented in Korean Patent Laid-Open No. 10-2014-0000608 has difficulty in meeting desired standards in adhesion, sheet resistance, and environmental reliability (corrosion).

[선행특허문헌][Prior Patent Literature]

한국 특허공개 제10-2014-0000608호(패키지 온 패키지 소자와 반도체 다이를 패키징하는 방법)Korean Patent Laid-Open No. 10-2014-0000608 (Method of packaging a package-on-package device and a semiconductor die)

본 발명은 이러한 종래기술의 문제점을 해결하기 위한 것으로, 표면 처리층의 밀착력, 면저항, 환경신뢰성(부식) 등을 원하는 기준을 높일 수 있는 회로 기판을 제공하고자 한다.The present invention is to solve the problems of the prior art, and an object of the present invention is to provide a circuit board capable of increasing desired standards for adhesion, sheet resistance, and environmental reliability (corrosion) of a surface treatment layer.

이러한 목적을 달성하기 위한 본 발명의 회로 기판은 기재층, 전극층, 패시베이션층, 표면 처리층 등을 포함하여 구성할 수 있다.The circuit board of the present invention for achieving this object may be configured to include a base layer, an electrode layer, a passivation layer, a surface treatment layer, and the like.

전극층은 기재층에 형성할 수 있다.The electrode layer may be formed on the base layer.

패시베이션층은 전극층의 일부를 개방하면서 전극층에 형성할 수 있다.The passivation layer may be formed on the electrode layer while a part of the electrode layer is opened.

표면 처리층은 전극층의 개방면에 형성할 수 있다.The surface treatment layer may be formed on the open surface of the electrode layer.

본 발명의 회로 기판에서, 기재층은 유리로 구성할 수 있다.In the circuit board of the present invention, the base layer may be made of glass.

본 발명의 회로 기판은 기재층과 전극층 사이에 형성되는 시드층을 더 포함할 수 있다.The circuit board of the present invention may further include a seed layer formed between the base layer and the electrode layer.

본 발명의 회로 기판에서, 표면 처리층은 구리와 니켈의 합금으로 형성할 수 있다.In the circuit board of the present invention, the surface treatment layer may be formed of an alloy of copper and nickel.

본 발명의 회로 기판에서, 표면 처리층은 구리 70~40%와 니켈 30~60%을 포함할 수 있다.In the circuit board of the present invention, the surface treatment layer may include 70 to 40% copper and 30 to 60% nickel.

본 발명의 회로 기판에서, 전극층은 제1 전극층과 제2 전극층을 포함할 수 있다. 이 경우, 제1 전극층과 제2 전극층 사이에는 절연층을 형성할 수 있다.In the circuit board of the present invention, the electrode layer may include a first electrode layer and a second electrode layer. In this case, an insulating layer may be formed between the first electrode layer and the second electrode layer.

본 발명의 회로 기판은 절연층을 관통하여 제1 전극층과 제2 전극층을 연결하는 비아를 포함할 수 있다.The circuit board of the present invention may include a via for connecting the first electrode layer and the second electrode layer through the insulating layer.

본 발명의 회로 기판에서, 패시베이션층은 제2 전극층의 일부를 개방하면서 제2 전극층, 절연층, 및 비아에 형성할 수 있다.In the circuit board of the present invention, the passivation layer may be formed on the second electrode layer, the insulating layer, and the via while partially opening the second electrode layer.

본 발명의 회로 기판에서, 표면 처리층은 제2 전극층의 개방면에 형성할 수 있다.In the circuit board of the present invention, the surface treatment layer may be formed on the open surface of the second electrode layer.

본 발명의 회로 기판에서, 표면 처리층이 형성된 제2 전극층의 개방면은 LED가 실장되는 LED 랜딩 패드로 기능할 수 있다.In the circuit board of the present invention, the open surface of the second electrode layer on which the surface treatment layer is formed may function as an LED landing pad on which the LED is mounted.

본 발명의 회로 기판에서, 제2 전극층은 LED 랜딩 패드에 공통으로 연결되는 공통 배선과 LED 랜딩 패드에 개별로 연결되는 개별 배선을 포함할 수 있다.In the circuit board of the present invention, the second electrode layer may include a common wire commonly connected to the LED landing pad and an individual wire individually connected to the LED landing pad.

본 발명의 회로 기판에서, 제1 전극층 또는 제2 전극층은 LED 랜딩 패드에 연결되지 않는 더미 배선을 포함할 수 있다.In the circuit board of the present invention, the first electrode layer or the second electrode layer may include a dummy wire not connected to the LED landing pad.

이러한 구성을 갖는 본 발명의 회로 기판은 표면 처리층을 구리와 니켈의 합금으로 구성하고, 나아가 구리 70~40%와 니켈 30~60%로 구성함으로써, 표면 처리층이 밀착력, 면저항, 환경신뢰성(부식)의 기준을 충족시킬 수 있다.In the circuit board of the present invention having such a configuration, the surface treatment layer is composed of an alloy of copper and nickel, and further comprises 70 to 40% copper and 30 to 60% nickel, so that the surface treatment layer has adhesion, sheet resistance, environmental reliability ( corrosion) can be satisfied.

도 1은 본 발명에 따른 회로 기판의 구조를 도시하는 단면도이다.1 is a cross-sectional view showing the structure of a circuit board according to the present invention.

이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 회로 기판의 구조를 도시하는 단면도이다.1 is a cross-sectional view showing the structure of a circuit board according to the present invention.

도 1에 도시한 바와 같이, 본 발명의 회로 기판은 기재층(110), 시드층(120), 제1 전극층(130), 절연층(140), 제2 전극층(150), 비아(160), 표면 처리층(170), 패시베이션층(180) 등을 포함하여 구성할 수 있다.As shown in FIG. 1 , the circuit board of the present invention has a base layer 110 , a seed layer 120 , a first electrode layer 130 , an insulating layer 140 , a second electrode layer 150 , and a via 160 . , a surface treatment layer 170 , a passivation layer 180 , and the like.

기재층(110)은 회로 기판의 기재로서, 유리 재질로 구성할 수 있다. 기재층(110)은 예를 들어 1,100 × 1,250 ㎜의 사이즈를 구성할 수 있고, 두께는 0.4~0.7 ㎜의 범위로 구성할 수 있다. The substrate layer 110 is a substrate of the circuit board and may be made of a glass material. The base layer 110 may have a size of, for example, 1,100 × 1,250 mm, and a thickness may be configured in a range of 0.4 to 0.7 mm.

기재층(110)은 유리 외에 필름 형태, 예를 들어 PI 필름, COP 필름, PET 필름 등으로도 구성할 수 있다.In addition to glass, the substrate layer 110 may be configured in a film form, for example, a PI film, a COP film, a PET film, or the like.

시드층(120)은 기재층(110)에 형성할 수 있다. 시드층(120)은 상부에 결합하는 제1 전극층(130)을 기재층(110)에 견고하게 결합하는 기능을 수행할 수 있다. 시드층(120)은 제1 전극층(130)과 동일한 패턴을 가질 수 있다.The seed layer 120 may be formed on the base layer 110 . The seed layer 120 may perform a function of firmly bonding the first electrode layer 130 coupled thereto to the base layer 110 . The seed layer 120 may have the same pattern as the first electrode layer 130 .

시드층(120)은 크롬, 니켈, 크롬/니켈 합금 등의 도전 금속으로 구성하거나 인듐아연산화물(IZO), 인듐주석산화물(ITO), 알루미늄아연산화물(AZO), 아연산화물(ZnOx), 티타늄산화물(TiO2), 산화알루미늄(Al2O3) 등의 금속 산화물로 구성할 수 있다. The seed layer 120 is made of a conductive metal such as chromium, nickel, or a chromium/nickel alloy, or indium zinc oxide (IZO), indium tin oxide (ITO), aluminum zinc oxide (AZO), zinc oxide (ZnOx), titanium oxide. (TiO 2 ) and aluminum oxide (Al 2 O 3 ) may be formed of a metal oxide.

시드층(120)은 회로 패턴을 형성하는 방법으로 형성할 수 있는데, 예를 들어 포토 공정, 스퍼터링 공정 등을 활용할 수 있다. The seed layer 120 may be formed by a method of forming a circuit pattern, for example, a photo process, a sputtering process, or the like may be used.

포토 공정은 기재층(110)에 금속 산화물을 형성한 후 레지스트층을 형성하고, 노광, 현상 처리, 에칭, 레지스트층 박리 등의 과정을 거칠 수 있다.In the photo process, a metal oxide is formed on the base layer 110 , a resist layer is formed, and processes such as exposure, development, etching, and peeling of the resist layer may be performed.

스퍼터링 공정은 금속 산화물을 타깃으로 하여 아르곤 등의 불활성 분위기 하에서 스퍼터링을 수행하거나, 금속을 타깃으로 하여 산소를 포함하는 분위기 하에서 스퍼터링을 수행할 수 있다.In the sputtering process, sputtering may be performed under an inert atmosphere such as argon by targeting a metal oxide, or sputtering may be performed by targeting a metal in an atmosphere containing oxygen.

제1 전극층(130)은 시드층(120)에 형성할 수 있다. 제1 전극층(130)은 도전 금속을 패터닝하여 구성할 수 있다. 도전 금속은 예를 들어 은(Ag), 구리(Cu), 금(Au), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 크롬(Cr), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 철(Fe), 코발트(Co), 니켈(Ni), 아연(Zn), 텔레늄(Te), 바나듐(V), 니오븀(Nb), 몰리브덴(Mo) 등을 사용할 수 있다. The first electrode layer 130 may be formed on the seed layer 120 . The first electrode layer 130 may be formed by patterning a conductive metal. The conductive metal is, for example, silver (Ag), copper (Cu), gold (Au), aluminum (Al), platinum (Pt), palladium (Pd), chromium (Cr), tungsten (W), or titanium (Ti). , tantalum (Ta), iron (Fe), cobalt (Co), nickel (Ni), zinc (Zn), telenium (Te), vanadium (V), niobium (Nb), molybdenum (Mo), etc. can be used. have.

제1 전극층(130)은 시인성을 해소하기 위해 메쉬 패턴으로 구성할 수 있다. The first electrode layer 130 may be configured in a mesh pattern to eliminate visibility.

제1 전극층(130)은 전도성 회로층으로 전원 공급, 신호 전달 등에 사용될 수 있다.The first electrode layer 130 is a conductive circuit layer and may be used for power supply, signal transmission, and the like.

제1 전극층(130)은 후술하는 제2 전극층(150)과 상하로 연결되어 다수 부품에 공통으로 연결되는 공통 배선이나 하나의 부품에 개별로 연결되는 개별 배선 등으로 기능할 수 있고, 일부는 전원 등에 연결되지 않는 더미 배선일 수 있다.The first electrode layer 130 may function as a common wiring commonly connected to a plurality of components by being vertically connected to a second electrode layer 150 to be described later or as individual wiring individually connected to one component, and some of the power supply It may be a dummy wire that is not connected to the back.

제1 전극층(130)은 회로 패턴을 형성하는 방법, 예를 들어 포토 공정, 스퍼터링, 도금 공정 등을 활용할 수 있다. The first electrode layer 130 may utilize a method of forming a circuit pattern, for example, a photo process, sputtering, plating process, or the like.

포토 공정은 기재층(110)에 금속을 형성한 후 레지스트층을 형성하고, 노광, 현상 처리, 에칭, 레지스트층 박리 등의 과정을 거칠 수 있다.In the photo process, a metal is formed on the base layer 110 , a resist layer is formed, and processes such as exposure, development, etching, and peeling of the resist layer may be performed.

스퍼터링 공정은 도전 금속을 타깃으로 하여 아르곤 등의 불활성 분위기 하에서 스퍼터링을 수행할 수 있다.The sputtering process may be performed in an inert atmosphere such as argon by targeting a conductive metal.

도금 공정은 시드층(120)을 이용하여 전해 또는 무전해 방식으로 진행하여 도금을 수행할 수 있다.The plating process may be performed using the seed layer 120 in an electrolytic or electroless manner to perform plating.

절연층(140)은 제1 전극층(130)에 형성할 수 있다.The insulating layer 140 may be formed on the first electrode layer 130 .

절연층(140)은 제1 전극층(130)과 제2 전극층(150)을 절연하는 것으로, 절연물, 예를 들어 에폭시 화합물, 아크릴 화합물, 멜라닌 화합물 등과 같은 열경화성 또는 광경화성 유기물로 구성할 수 있다.The insulating layer 140 insulates the first electrode layer 130 and the second electrode layer 150, and may be made of an insulating material, for example, a thermosetting or photocurable organic material such as an epoxy compound, an acrylic compound, or a melanin compound.

제2 전극층(150)은 절연층(140)에 형성할 수 있다.The second electrode layer 150 may be formed on the insulating layer 140 .

제2 전극층(150)은 도전 금속을 패터닝하여 구성할 수 있다. 도전 금속은, 제1 전극층(130)과 동일하게, 예를 들어 은(Ag), 구리(Cu), 금(Au), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 크롬(Cr), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 철(Fe), 코발트(Co), 니켈(Ni), 아연(Zn), 텔레늄(Te), 바나듐(V), 니오븀(Nb), 몰리브덴(Mo) 등을 사용할 수 있다. The second electrode layer 150 may be formed by patterning a conductive metal. The conductive metal is, similarly to the first electrode layer 130 , for example, silver (Ag), copper (Cu), gold (Au), aluminum (Al), platinum (Pt), palladium (Pd), chromium (Cr). ), tungsten (W), titanium (Ti), tantalum (Ta), iron (Fe), cobalt (Co), nickel (Ni), zinc (Zn), thenium (Te), vanadium (V), niobium ( Nb), molybdenum (Mo), etc. may be used.

제2 전극층(150)은, 제1 전극층(130)과 같이, 시인성을 해소하기 위해, 메쉬 패턴으로 구성할 수 있다. Like the first electrode layer 130 , the second electrode layer 150 may be configured in a mesh pattern to eliminate visibility.

제2 전극층(150)은 위에서 설명한 제1 전극층(130)과 같이 전도성 회로층으로 전원 공급, 신호 전달 등에 사용될 수 있다.Like the first electrode layer 130 described above, the second electrode layer 150 is a conductive circuit layer and may be used for power supply, signal transmission, and the like.

제2 전극층(150)은 제1 전극층(130)과 상하로 연결되어 다수 부품에 공통으로 연결되는 공통 배선이나 하나의 부품에 개별적으로 연결되는 개별 배선 등으로 기능할 수 있고, 일부는 전원 등에 연결되지 않는 더미 배선일 수 있다.The second electrode layer 150 is vertically connected to the first electrode layer 130 to function as a common wiring commonly connected to a plurality of components or an individual wiring individually connected to one component, and some are connected to a power source, etc. It may be a dummy wiring that does not work.

도 1에 도시한 바와 같이, 제2 전극층(150)의 일부는 후술하는 패시베이션(180)으로 폐쇄되지 않고 외부로 개방되고(개방 부분의 상면이 후술하는 표면처리층(170)으로 덮이지만 여기서는 제2 전극층(150)을 기준으로 개구부를 형성하는 것으로 설명함), 개구부 영역에는 발광 다이오드(미도시) 등의 다양한 실장 부품이 결합될 수 있다. 이와 같이, 제2 전극층(150)의 개구부 영역은 랜딩 패드로 기능할 수 있으며, 랜딩 패드는 다수를 구비할 수 있다.1, a part of the second electrode layer 150 is not closed by a passivation 180 to be described later, but is opened to the outside (the upper surface of the open part is covered with a surface treatment layer 170 to be described later, but here 2), various mounting components such as a light emitting diode (not shown) may be coupled to the opening region. As such, the opening region of the second electrode layer 150 may function as a landing pad, and a plurality of landing pads may be provided.

제2 전극층(150)의 랜딩 패드에는 공통 배선, 개별 배선 등이 연결될 수 있다. 공통 배선은 다수의 랜딩 패드에 공통으로 연결되고, 개별 배선은 다수의 랜딩 패드에 개별로 연결될 수 있다. 예를 들어, 공통 배선은 회로 기판의 캐소드(cathode) 배선으로 제공될 수 있고, 개별 배선은 회로 기판의 애노드(anode) 배선으로 제공될 수 있다. 이러한 구성을 통해, 랜딩 패드에 결합하는, 예를 들어 발광 다이오드(LED) 등을 개별적으로 제어할 수 있다. A common wire or an individual wire may be connected to the landing pad of the second electrode layer 150 . The common wiring may be commonly connected to the plurality of landing pads, and the individual wirings may be individually connected to the plurality of landing pads. For example, the common wiring may be provided as a cathode wiring of the circuit board, and the individual wiring may be provided as an anode wiring of the circuit board. Through this configuration, it is possible to individually control, for example, a light emitting diode (LED), which is coupled to the landing pad.

제2 전극층(150)은 회로 패턴을 형성하는 방법, 예를 들어 위에서 설명한 포토 공정, 스퍼터링, 도금 공정 등을 이용할 수 있다. The second electrode layer 150 may use a method of forming a circuit pattern, for example, the photo process, sputtering, plating process, etc. described above.

도금 공정은 전해 또는 무전해 방식으로 진행하여 도금을 수행할 수 있다.The plating process may be performed in an electrolytic or electroless manner to perform plating.

비아(160)는 절연층(140)을 관통하여 제1 전극층(130)과 제2 전극층(150)을 연결하거나, 제1 전극층(130)을 외부 접속용 단자와 연결할 수 있다. The via 160 may pass through the insulating layer 140 to connect the first electrode layer 130 and the second electrode layer 150 , or may connect the first electrode layer 130 to an external connection terminal.

비아(160)는, 제1,2 전극층(130,150)과 같이, 도전 금속, 예를 들어 은(Ag), 구리(Cu), 금(Au), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 크롬(Cr), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 철(Fe), 코발트(Co), 니켈(Ni), 아연(Zn), 텔레늄(Te), 바나듐(V), 니오븀(Nb), 몰리브덴(Mo) 등으로 구성할 수 있다.The via 160 is, like the first and second electrode layers 130 and 150, a conductive metal, for example, silver (Ag), copper (Cu), gold (Au), aluminum (Al), platinum (Pt), palladium ( Pd), chromium (Cr), tungsten (W), titanium (Ti), tantalum (Ta), iron (Fe), cobalt (Co), nickel (Ni), zinc (Zn), telenium (Te), vanadium (V), niobium (Nb), molybdenum (Mo), etc. may be configured.

비아(160)는 제2 전극층(150)과 동일 공정에서 형성할 수 있으며, 이 경우 제2 전극층(150)과 비아(160)은 일체형으로 구성될 수 있다.The via 160 may be formed in the same process as the second electrode layer 150 , and in this case, the second electrode layer 150 and the via 160 may be integrally formed.

표면 처리층(170)은 제2 전극층(150)의 개방면 부식을 방지하기 위해 형성하는 것으로, 제2 전극층(150)의 개방면에 형성할 수 있다.The surface treatment layer 170 is formed to prevent corrosion of the open surface of the second electrode layer 150 , and may be formed on the open surface of the second electrode layer 150 .

표면 처리층(170)은 제2 전극층(150)의 개방면에만 형성하는 것이 바람직하지만, 공정에서 제2 전극층(150)의 전체 면에 형성하는 것이 수월할 경우에는 제2 전극층(150)의 전체 면에 형성할 수도 있다. 이 경우, 표면 처리층(170)의 일부는 패시베이션층(180)에 매몰될 수 있다.It is preferable that the surface treatment layer 170 be formed only on the open surface of the second electrode layer 150 , but if it is easy to form the surface treatment layer 170 on the entire surface of the second electrode layer 150 in the process, the entire surface of the second electrode layer 150 . It can also be formed on the surface. In this case, a portion of the surface treatment layer 170 may be buried in the passivation layer 180 .

표면 처리층(170)은 주석(Sn), 금(Au), 구리게르마늄합금(CuGe), 구리(Cu), 니켈(Ni), 납(Pd), 유기화합물(Organic Solderability Preservative:OSP)의 단독 물질로 형성할 수도 있으나, 이 경우 밀착력, 면저항, 환경신뢰성(부식) 등에서 기준값을 충족시키기가 어려우므로, 이들의 합금에 대해 다수의 실험을 수행하였다. 그 결과, 구리(Cu)와 니켈(Ni)을 혼합하여 합금으로 구성하여 사용할 때, 밀착력, 면저항, 환경신뢰성(부식) 등이 상당히 개선됨을 확인하였다.The surface treatment layer 170 is made of tin (Sn), gold (Au), copper-germanium alloy (CuGe), copper (Cu), nickel (Ni), lead (Pd), and an organic compound (Organic Solderability Preservative: OSP) alone. It may be formed of a material, but in this case, it is difficult to meet the standard values in adhesion, sheet resistance, environmental reliability (corrosion), etc., so a number of experiments were performed on these alloys. As a result, it was confirmed that when copper (Cu) and nickel (Ni) were mixed to form an alloy and used, adhesion, sheet resistance, and environmental reliability (corrosion) were significantly improved.

그런데, 구리/니켈 합금을 표면 처리층(170)으로 사용하는 경우에도, 합금의 모든 혼합비에서 밀착력, 면저항, 환경신뢰성(부식) 등의 허용 기준값을 모두 충족시키는 것은 아니었다.However, even when a copper/nickel alloy is used as the surface treatment layer 170 , it does not satisfy all acceptable standard values such as adhesion, sheet resistance, and environmental reliability (corrosion) at all mixing ratios of the alloy.

아래의 표 1은 표면 처리층(170)을 구리/니켈 합금으로 구성할 때, 구리와 니켈의 혼합비에 따른 표면 처리층(170)의 밀착력 변화를 보여주고 있다. 여기서, 밀착력 테스트는 칩(chip)을 표면 처리층(170)에 올려 놓은 상태에서 측정 팁(tip)으로 칩의 측방에 밀 때 칩이 움직이는 힘, 즉 최소 힘을 측정하였다. 나아가, 이러한 밀착력(gf/inch) 측정값이 200 이만이면 ×, 200 초과 1500 미만이면 △, 1500 이상이면 ○로 표시하였다. Table 1 below shows the change in adhesion of the surface treatment layer 170 according to the mixing ratio of copper and nickel when the surface treatment layer 170 is formed of a copper/nickel alloy. Here, in the adhesion test, the force that the chip moves, that is, the minimum force, is measured when the chip is pushed to the side of the chip with a measuring tip in a state in which the chip is placed on the surface treatment layer 170 . Furthermore, if the measured value of the adhesion (gf/inch) was less than 200, it was indicated as ×, if it was greater than 200 and less than 1500, △, if it was greater than or equal to 1500, it was indicated by ○.

함유량(%)content(%) 밀착력(gf/inch)Adhesion (gf/inch) 구리(Cu)Copper (Cu) 니켈(Ni)Nickel (Ni) 실험례 1Experimental Example 1 100100 00 ×× 실험례 2Experimental Example 2 8080 2020 △△ 실험례 3Experimental Example 3 7070 3030 ○○ 실험례 4Experimental Example 4 6060 4040 ○○ 실험례 5Experiment 5 5050 5050 ○○ 실험례 6Experiment 6 4040 6060 ○○ 실험례 7Experiment 7 3030 7070 ○○ 실험례 8Experiment 8 2020 8080 ○○

위의 표 1에서 보면, 구리에 첨가되는 니켈의 함량을 증가시키면 밀착력이 증가하는 것을 확인할 수 있다. 밀착력의 하한 허용값이 1500 gf/inch 임에 비추어 볼 때, 구리/니켈 합금을 표면 처리층(170)으로 사용하는 경우, 니켈의 함유량은 30% 이상 유지하는 것이 바람직할 수 있다.Referring to Table 1 above, it can be seen that the adhesion is increased when the content of nickel added to copper is increased. Considering that the lower limit of the adhesion is 1500 gf/inch, when a copper/nickel alloy is used as the surface treatment layer 170, it may be preferable to maintain the nickel content of 30% or more.

아래의 표 2는 구리/니켈 합금을 표면 처리층(170)으로 구성할 때, 구리와 니켈의 혼합비에 따른 표면 처리층(170)의 면저항 측정값을 보여주고 있다. 여기서, 면저항 측정값은 구리를 100%로 구성할 때의 면저항값을 기준값으로 하여, 니켈 함량의 증가에 따른 면저항 변화를 측정하여 그 증가량을 %로 표시하였다. Table 2 below shows the measured values of the sheet resistance of the surface treatment layer 170 according to the mixing ratio of copper and nickel when the copper/nickel alloy is used as the surface treatment layer 170 . Here, the sheet resistance measurement value was measured by measuring the sheet resistance change according to the increase of the nickel content by using the sheet resistance value when the copper was composed of 100% as a reference value, and the increase amount was expressed in %.

함유량(%)content(%) 면저항 변화(%)Change in sheet resistance (%) 구리(Cu)Copper (Cu) 니켈(Ni)Nickel (Ni) 실험례 1Experimental Example 1 100100 00 기준값reference value 실험례 2Experimental Example 2 8080 2020 + 5.2+ 5.2 실험례 3Experimental Example 3 7070 3030 + 5.9+ 5.9 실험례 4Experimental Example 4 6060 4040 + 6.1+ 6.1 실험례 5Experiment 5 5050 5050 + 6.7+ 6.7 실험례 6Experiment 6 4040 6060 + 6.9+ 6.9 실험례 7Experiment 7 3030 7070 + 10.2+ 10.2 실험례 8Experiment 8 2020 8080 + 15.1+ 15.1

위의 표 2에서 보면, 구리에 첨가되는 니켈의 함량이 증가하면, 면저항도 함께 증가함을 확인할 수 있다. 면저항의 증가 허용값이 구리를 기준으로 하여 10% 미만임을 고려할 때, 구리/니켈 합금을 표면 처리층(170)으로 사용하는 경우에는, 니켈의 함유량을 60% 이하로 유지하는 것이 바람직할 수 있다.Referring to Table 2 above, it can be seen that as the content of nickel added to copper increases, the sheet resistance also increases. Considering that the allowable increase in sheet resistance is less than 10% based on copper, when a copper/nickel alloy is used as the surface treatment layer 170, it may be preferable to maintain the nickel content to 60% or less. .

아래의 표 3은 구리/니켈 합금을 표면 처리층(170)으로 구성할 때, 구리와 니켈의 혼합비에 따른 표면 처리층(170)의 환경신뢰성(부식) 측정값을 보여주고 있다. 여기서, 환경신뢰성은 온도 85℃와 습도 85%의 환경에서 표면 처리층(170)을 120 시간 노출시켰을 때, 표면 처리층(170)의 부식 여부를 측정하여, 부식이 발생하면 ×, 부식이 발생하지 않으면 ○로 표시하였다. Table 3 below shows environmental reliability (corrosion) measurements of the surface treatment layer 170 according to the mixing ratio of copper and nickel when the copper/nickel alloy is used as the surface treatment layer 170 . Here, the environmental reliability is measured by measuring whether the surface treatment layer 170 is corroded when the surface treatment layer 170 is exposed for 120 hours in an environment of 85 ℃ temperature and 85% humidity. Otherwise, it is marked with ○.

함유량(%)content(%) 부식 여부Corrosion or not 구리(Cu)Copper (Cu) 니켈(Ni)Nickel (Ni) 실험례 1Experimental Example 1 100100 00 ×× 실험례 2Experimental Example 2 8080 2020 ○○ 실험례 3Experimental Example 3 7070 3030 ○○ 실험례 4Experimental Example 4 6060 4040 ○○ 실험례 5Experiment 5 5050 5050 ○○ 실험례 6Experiment 6 4040 6060 ○○ 실험례 7Experiment 7 3030 7070 ○○ 실험례 8Experiment 8 2020 8080 ○○

위의 표 3에서 보면, 구리에 첨가되는 니켈의 함량이 증가하면 부식 발생이 저지되는 것을 확인할 수 있으며, 위 표 3에 따르면 니켈의 함유량은 20% 이상으로 유지하는 것이 바람직할 수 있다. Referring to Table 3 above, it can be confirmed that corrosion is prevented when the content of nickel added to copper increases, and according to Table 3 above, it may be preferable to maintain the nickel content at 20% or more.

위의 표 1~3의 결과를 종합하면, 구리/니켈 합금을 표면 처리층(170)으로 사용할 때, 밀착력, 면저항, 환경신뢰성(부식)을 모두 충족시키려면, 구리를 70~40%, 니켈을 30~60%의 혼합비로 구성하는 것이 바람직할 수 있다.Combining the results of Tables 1 to 3 above, when using a copper/nickel alloy as the surface treatment layer 170, in order to satisfy all adhesion, sheet resistance, and environmental reliability (corrosion), 70 to 40% copper, nickel It may be preferable to constitute a mixing ratio of 30 to 60%.

패시베이션층(180)은 제2 전극층(150)의 일부를 개방하면서 제2 전극층(150), 절연층(140), 및 비아(160)에 형성할 수 있다.The passivation layer 180 may be formed on the second electrode layer 150 , the insulating layer 140 , and the via 160 while partially opening the second electrode layer 150 .

패시베이션층(180)은 제2 전극층(150) 등을 절연 보호하는 것으로, 회로 기판과 접속하는 표면 처리층(170)을 개방하는 형태로 구성할 수 있다. 패시베이션층(180)은 일반 절연체, 예를 들어 경화성 프리폴리머, 경화성 폴리머, 가소성 폴리머에서 선택되는 하나 이상의 물질로 구성할 수 있다.The passivation layer 180 insulates and protects the second electrode layer 150 and the like, and may be configured to open the surface treatment layer 170 connected to the circuit board. The passivation layer 180 may be formed of a general insulator, for example, at least one material selected from a curable prepolymer, a curable polymer, and a plastic polymer.

패시베이션층(180)은 필름화가 가능한 바니쉬(varnish) 타입의 재료를 사용할 수도 있는데, 바니쉬 타입의 재료로는 폴리다이메틸실록산(PDMS: polydimethylsiloxane), 폴리오가노실록산(POS: polyorganosiloxane) 등의 폴리실리콘계 또는 폴리이미드계 또는 스판덱스 등의 폴리우레탄계 등이 있다. 이러한 바니쉬 타입의 재료들은 연성 절연물로서 터치센서의 연신성을 높이고 다이나믹 폴딩 능력을 높일 수 있다.The passivation layer 180 may be formed of a varnish-type material capable of forming a film, and the varnish-type material includes polysilicon-based materials such as polydimethylsiloxane (PDMS), polyorganosiloxane (POS), or the like. Polyimide-type or polyurethane-type, such as spandex, etc. exist. These varnish-type materials can increase the stretchability of the touch sensor as a flexible insulator and increase the dynamic folding ability.

이상, 본 발명을 실시예로서 설명하였는데, 이것은 본 발명을 예증하기 위한 것이다. 통상의 기술자라면 이러한 실시예를 다른 형태로 변형하거나 수정할 수 있을 것이다. 그러나, 본 발명의 권리범위는 아래의 특허청구범위에 의해 정해지므로, 그러한 변형이나 수정이 본 발명의 권리범위에 포함되는 것으로 해석될 수 있다.In the above, the present invention has been described by way of examples, which are intended to illustrate the present invention. Those skilled in the art will be able to change or modify these embodiments in other forms. However, since the scope of the present invention is defined by the claims below, such variations or modifications may be construed as being included in the scope of the present invention.

110 : 기재층 120 : 시드층
130 : 제1 전극층 140 : 절연층
150 : 제2 전극층 160 : 비아
170 : 표면 처리층 180 : 패시베이션층110: base layer 120: seed layer
130: first electrode layer 140: insulating layer
150: second electrode layer 160: via
170: surface treatment layer 180: passivation layer

Claims (9)

기재층;
상기 기재층에 형성되는 전극층;
상기 전극층의 일부를 개방하면서 상기 전극층에 형성되는 패시베이션층; 및
상기 전극층의 개방면에 형성되는 표면 처리층을 포함하는, 회로 기판.base layer;
an electrode layer formed on the base layer;
a passivation layer formed on the electrode layer while partially opening the electrode layer; and
A circuit board comprising a surface treatment layer formed on the open surface of the electrode layer. 제1항에 있어서, 상기 기재층은
유리로 구성되는, 회로 기판.According to claim 1, wherein the base layer
A circuit board made of glass. 제2항에 있어서,
상기 기재층과 상기 전극층 사이에 형성되는 시드층을 포함하는, 회로 기판.3. The method of claim 2,
A circuit board comprising a seed layer formed between the base layer and the electrode layer. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 표면 처리층은
구리와 니켈의 합금으로 구성되는, 회로 기판.The method according to any one of claims 1 to 3, wherein the surface treatment layer is
A circuit board composed of an alloy of copper and nickel. 제4항에 있어서, 상기 표면 처리층은
구리 70~40%와 니켈 30~60%을 포함하는, 회로 기판.According to claim 4, wherein the surface treatment layer
A circuit board comprising 70-40% copper and 30-60% nickel. 제5항에 있어서,
상기 전극층은 제1 전극층과 제2 전극층을 포함하고,
상기 제1 전극층과 상기 제2 전극층 사이에 형성되는 절연층; 및
상기 절연층을 관통하여 상기 제1 전극층과 제2 전극층을 연결하는 비아를 포함하고,
상기 패시베이션층은 상기 제2 전극층의 일부를 개방하면서 상기 제2 전극층, 절연층, 및 비아에 형성되고,
상기 표면 처리층은 상기 제2 전극층의 개방면에 형성되는, 회로 기판.6. The method of claim 5,
The electrode layer includes a first electrode layer and a second electrode layer,
an insulating layer formed between the first electrode layer and the second electrode layer; and
a via passing through the insulating layer to connect the first electrode layer and the second electrode layer;
The passivation layer is formed on the second electrode layer, the insulating layer, and the via while opening a part of the second electrode layer,
The surface treatment layer is formed on an open surface of the second electrode layer, the circuit board. 제6항에 있어서, 상기 표면 처리층이 형성된 상기 제2 전극층의 개방면은
LED가 실장되는 LED 랜딩 패드로 기능하는, 회로 기판.The method of claim 6, wherein the open surface of the second electrode layer on which the surface treatment layer is formed is
A circuit board that functions as an LED landing pad on which the LED is mounted. 제7항에 있어서, 상기 제2 전극층은
상기 LED 랜딩 패드에 공통으로 연결되는 공통 배선; 및
상기 LED 랜딩 패드에 개별로 연결되는 개별 배선을 포함하는, 회로 기판. The method of claim 7, wherein the second electrode layer
a common wiring commonly connected to the LED landing pad; and
and individual wires individually coupled to the LED landing pads. 제8항에 있어서, 상기 제1 전극층 또는 제2 전극층은
상기 LED 랜딩 패드에 연결되지 않는 더미 배선을 포함하는, 회로 기판.The method of claim 8, wherein the first electrode layer or the second electrode layer is
and a dummy wire not connected to the LED landing pad.
KR1020210138563A 2020-12-24 2021-10-18 Circuit Board KR20220092357A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110145876A TWI837555B (en) 2020-12-24 2021-12-08 Circuit board
US17/554,144 US20220210923A1 (en) 2020-12-24 2021-12-17 Circuit board
CN202111591553.5A CN114745842B (en) 2020-12-24 2021-12-23 Circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200183397 2020-12-24
KR20200183397 2020-12-24

Publications (1)

Publication Number Publication Date
KR20220092357A true KR20220092357A (en) 2022-07-01

Family

ID=82396739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210138563A KR20220092357A (en) 2020-12-24 2021-10-18 Circuit Board

Country Status (1)

Country Link
KR (1) KR20220092357A (en)

Similar Documents

Publication Publication Date Title
US7396753B2 (en) Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same
KR101892750B1 (en) chip resistor and fabricating method thereof
WO2010052973A1 (en) Semiconductor device and method for manufacturing same
US7233074B2 (en) Semiconductor device with improved contacts
JP2004518022A5 (en)
CN101361181A (en) Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
US20060158304A1 (en) Resistive material, resistive element, resistor, and method for manufacturing resistor
US6529115B2 (en) Surface mounted resistor
KR20220092357A (en) Circuit Board
US20220210923A1 (en) Circuit board
KR102036293B1 (en) Electrode connection structure and touch sensor
TWI837555B (en) Circuit board
KR20050002601A (en) Lead frame for semiconductor packages
US11832385B2 (en) Circuit board
KR20220092358A (en) Circuit Board
US5345038A (en) Multi-layer ceramic packages
KR20120012348A (en) The printed circuit board and the method for manufacturing the same
JPH06177315A (en) Multi-layered lead frame
TW533557B (en) Semiconductor device
US20240112988A1 (en) Semiconductor device
US20230290744A1 (en) Electronic package, package substrate and manufacturing method thereof
CN210123728U (en) Power chip packaging module with heat dissipation function
US9997470B2 (en) Semiconductor device and manufacturing method thereof
CN101488483A (en) Semiconductor chip encapsulation structure
KR100269238B1 (en) Ruthenium plated lead frame

Legal Events

Date Code Title Description
A201 Request for examination