KR20220091462A - 수동 광 네트워크용 수신기 및 수신 방법 - Google Patents

수동 광 네트워크용 수신기 및 수신 방법 Download PDF

Info

Publication number
KR20220091462A
KR20220091462A KR1020227009873A KR20227009873A KR20220091462A KR 20220091462 A KR20220091462 A KR 20220091462A KR 1020227009873 A KR1020227009873 A KR 1020227009873A KR 20227009873 A KR20227009873 A KR 20227009873A KR 20220091462 A KR20220091462 A KR 20220091462A
Authority
KR
South Korea
Prior art keywords
signal
received signal
circuit
soft information
equalizer
Prior art date
Application number
KR1020227009873A
Other languages
English (en)
Inventor
라이네르 스트로벨
라빈드라 싱
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20220091462A publication Critical patent/KR20220091462A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1125—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using different domains for check node and bit node processing, wherein the different domains include probabilities, likelihood ratios, likelihood differences, log-likelihood ratios or log-likelihood difference pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
    • H03M13/4146—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions soft-output Viterbi decoding according to Battail and Hagenauer in which the soft-output is determined using path metric differences along the maximum-likelihood path, i.e. "SOVA" decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6331—Error control coding in combination with equalisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03286—Arrangements for operating in conjunction with other apparatus with channel-decoding circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q11/0071—Provisions for the electrical-optical layer interface
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1301—Optical transmission, optical switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Electromagnetism (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Error Detection And Correction (AREA)

Abstract

수동 광 네트워크용 수신기가 제공된다. 수신기는 아날로그 수신 신호에 기초해서 디지털 수신 신호를 생성하도록 구성된 아날로그-디지털 변환기 회로를 포함한다. 아날로그 수신 신호는 이진 전송 시퀀스로 인코딩된 광 수신 신호에 기초한다. 수신기는 디지털 수신 신호를 선형으로 이퀄라이즈함으로써 이퀄라이즈된 수신 신호를 생성하도록 구성된 선형 이퀄라이저 회로를 더 포함한다. 또한, 이퀄라이즈된 수신 신호 내의 요소들의 각각의 신뢰도를 나타내는 소프트 정보를, 비터비 알고리즘을 사용해서 생성하도록 구성된 2차 이퀄라이저 회로를 포함한다. 나아가, 수신기는 소프트 판정 순방향 에러 정정(forward error correction)을 사용해서 소프트 정보에 기초해서 디지털 출력 신호를 생성하도록 구성된 디코더 회로를 포함한다.

Description

수동 광 네트워크용 수신기 및 수신 방법
본 개시는 PON(Passive Optical Network)용 수신 기술에 관한 것이다. 특히, 예는 PON용 수신기 및 수신 방법에 관한 것이다.
PON의 파장당 데이터 레이트는 증가하고 있다. PON에서는 에러 정정(예를 들어, 순방향 에러 정정, FEC)을 개선하기 위해서, 소프트 정보(즉, 비 이진 입력)를 처리할 수 있는 저밀도 패리티 검사(LDPC) 코드가 도입되어서, 효율성을 높인다. 더욱이, 전송 속도가 높을수록 디지털 이퀄라이제이션이 더 중요하다. 특히 광 수신기 부품이 저가이기 때문에 PON 전송 채널은 매우 비선형적이므로, 비선형의 이퀄라이제이션이 요구되고 있다.
따라서 PON용 소프트 정보 수신 기술이 요구되고 있다.
장치 및/또는 방법의 일부 예들은 단지 예시적인 것으로, 이하 첨부 도면을 참조하면서 설명한다.
도 1은 PON용 수신기의 제 1 예를 도시한다.
도 2는 PON용 수신기의 제 2 예를 도시한다.
도 3은 PON용 수신기의 제 3 예를 도시한다.
도 4는 PON용 수신기의 제 4 예를 도시한다.
도 5는 트렐리스도(Trellis-diagram)의 예를 나타낸다.
도 6은 다양한 이퀄라이제이션 기술에서의 전송 전력에 대한 비트 에러율(BER) 코스의 예시적인 비교를 나타낸다.
도 7은 다양한 이퀄라이제이션 기술에서의 전송 전력에 대한 상호 정보 코스의 예시적인 비교를 나타낸다.
도 8은 다양한 이퀄라이제이션 기술에서의 연속 에러 입력 수에 대한 연속 출력 에러의, 확률의 코스의 예시적인 비교를 도시한다.
도 9는 PON용 방법의 예의 흐름도를 도시한다.
이하, 첨부된 도면을 참조하면서 일부 예를 더 자세하게 설명한다. 그러나, 상세하게 설명되는 이러한 실시예의 특징들로 다른 가능한 예들이 한정되는 것은 아니다. 다른 예는, 기능의 수정뿐만 아니라 기능에 대한 등가물 및 대안을 포함할 수 있다. 또한, 특정한 예를 설명하기 위해 본 명세서에서 사용되는 용어가 추가 가능한 예를 한정하는 것은 아니다.
도면의 설명 전반에 걸쳐서 동일한 혹은 유사한 참조 번호는 동일한 혹은 유사한 요소 및/또는 특징을 나타내며, 이는 동일한 기능 혹은 유사한 기능을 제공하면서 동일한 형태로 혹은 변형된 형태로 구현될 수 있다. 설명을 위해 도면의 선, 계층 및/또는 영역의 두께는 과장될 수도 있다.
두 개의 요소 A와 B가 '또는(or)'을 사용해서 결합되어 있다면, 개개의 경우에서 별도로 명시적으로 정의되지 않는 한, 가능한 모든 조합, 즉 A만, B만, A와 B를 개시하는 것으로 이해되어야 한다. 동일한 조합에 대한 대안의 표현으로 "A와 B 중 적어도 하나" 또는 "A 및/또는 B"가 사용될 수 있다. 이는 2개 이상의 요소가 결합된 경우에도 동일하게 적용된다.
"한(a)", "한(an)" 및 "그(the)"와 같은 단수 형식이 사용되고, 단일 요소만 사용하는 것으로 명시적으로든 또는 묵시적으로든 정의되어 있지 않은 경우, 추가 예에서는 같은 기능을 구현하는데 여러 요소를 사용하는 것도 가능하다. 이하에서 기능이 다수의 요소를 사용해서 구현되는 것으로 설명되어 있는 경우, 추가 예에서는 동일한 기능을 단일 요소 또는 단일 처리 개체를 사용해서 구현할 수도 있다. "포함하다(include)", "포함하는(including)", "포함하다(comprise)" 및/또는 "포함하는(comprising)"이라는 용어가 사용되는 경우, 지정된 기능, 정수, 단계, 동작, 프로세스, 요소, 구성 요소 및 /또는 이들의 그룹을 가리키지만, 하나 이상의 다른 기능, 정수, 단계, 작업, 프로세스, 요소, 구성요소 및/또는 이들의 그룹의 존재 또는 추가를 배제하지 않는다.
도 1은 PON용 수신기(100)를 도시한다. 도 1에 PON은 도시되어 있지 않다. PON은 광섬유 액세스 네트워크로, 송신기 측(예를 들어, 서비스 제공자의 OLT(Optical Line Terminal))과 수신기(100)를 연결하고, 그리고 선택적으로 추가 수신기를 연결한다. PON은 파이버와 수동 스플리터로 구성된다. PON은 네트워크의 엔드포인트들 사이의 능동 요소는 포함하지 않는다(즉, 신호가 네트워크를 지나갈 때 광 전송에는 전력 요구 사항이나 능동 전자 부품은 없다).
수신기(100)는 PON에 연결될 (하드웨어) 인터페이스(160)를 포함한다. 예를 들어, 인터페이스(160)는 PON의 ONT(Optical Network Terminal) 또는 ONU(Optical Network Unit)에 연결될 수 있다. 인터페이스(160)는 PON으로부터 광 신호(101)를 수신하도록 구성된다. 예를 들어, 다운스트림 데이터용 송신기 측에서, EML(Externally Modulated Laser)가 사용되어서, 예를 들어 2레벨(NRZ(Non-Return-to-Zero) 변조)로 강도 변조된 신호를 생성할 수 있으며, 이는 PON을 통해 수신기(100)에서 수신된다. 광 수신 신호(101)는 송신기 측으로부터 수신기(100)로 전송될 이진 전송 시퀀스로 인코딩된다.
수신기는 광 신호(101)를 전기 아날로그 수신 신호(102)로 변환하도록 구성된 광-전기 변환기 회로(150)를 더 포함한다. 예를 들어, 광-전기 변환기 회로(150)는 광 신호(101)를 전기 신호로 변환하기 위한 APD(Avalanche Photo Diode)와 같은 하나 이상의 광 다이오드를 포함할 수 있다. 또한, 광-전기 변환기 회로(150)는 아날로그 수신 신호(102)를 획득하기 위해서 전기 신호의 이득을 조정하기 위한 TIA(Trans-Impedance Amplifier)와 같은 하나 이상의 증폭기를 포함할 수 있다.
나아가, 수신기는 아날로그 수신 신호(102)에 기초해서 디지털 수신 신호(103)를 생성하도록 구성된 아날로그-디지털 변환기(ADC) 회로(110)를 포함한다. ADC 회로(110)는 아날로그 수신 신호(102)를 디지털 수신 신호(103)로 변환하는데 임의의 ADC 기술을 사용할 수 있다.
수신기(100)는 디지털 수신 신호(103)를 선형으로 이퀄라이즈함으로써 이퀄라이즈된 수신 신호(104)를 생성하도록 구성된 선형 이퀄라이저 회로(120)를 더 포함한다. 그러나, 임의의 다른 선형 이퀄라이제이션 기술이 사용될 수도 있다. 나아가, 수신기(100)는 이퀄라이즈된 수신 신호(104)의 요소의 각각의 신뢰도를 나타내는 소프트 정보(105)를 생성하도록 구성된 2차 이퀄라이저 회로(130)를 포함한다. 이퀄라이즈된 수신 신호(104)의 요소들은 예를 들어 펄스, 데이터 비트 또는 데이터 기호일 수 있다. 2차 이퀄라이저 회로(130)는 이퀄라이즈된 수신 신호(104)에 기초해서 소프트 정보(105)를 결정하기 위해 비터비(Viterbi) 알고리즘을 사용한다. 선형 이퀄라이저 회로(120) 및 2차 이퀄라이저 회로(130)는 ADC 회로(110)와 디코더 회로(140) 사이에 직렬로 연결된다. .
일반적으로, 용어 '소프트 정보(soft information)'는 신호 또는 (데이터) 시퀀스의 요소들의 각각의 신뢰도에 관한 정보를 의미한다. 환언하면, 소프트 정보는 신호 또는 시퀀스의 특정 요소가 나타내는 값이 정확하다는 신뢰도를 나타내는 신뢰도 정보이다.
디코더 회로(140)는 소프트 정보(105)에 기초해서 디지털 출력 신호(106)를 생성하도록 구성된다. 디코더 회로(140)는 입력 소프트 정보(105)에 기초하여 디지털 출력 신호(106)를 결정하는데, 소프트 판정 FEC를 사용한다. 예를 들어, 디코더 회로(140)는, 소프트 정보(105)에 기초하여 디지털 출력 신호(106)를 결정하는데 소프트 판정 LDPC 디코딩을 사용하는 소프트 판정 LDPC 디코더를 포함할 수 있다. 디코더 회로(140)는 소프트 판정 FEC를 사용해서 소프트 정보(105)에 기초해서 수신 시퀀스를 결정한다. 디지털 출력 신호(106)는, 디코더 회로(140)에 의해 결정된 수신 시퀀스에서 요소의 각각의 신뢰도를 나타내는 추가 소프트 정보를 나타낸다. 예를 들어, 추가 소프트 정보는 수신 시퀀스의 요소의 각각의 신뢰도를 나타내는 LLR(Log Likelihood Ratio)일 수 있다. 그러나, 디코더 회로(140)는 수신 시퀀스에서 요소의 각각의 신뢰도를 나타내는 임의의 다른 타입의 소프트 정보(예를 들어, 유클리드 거리)를 대안적으로 결정할 수도 있다는 점에 주의해야 한다. 즉, 디코더 회로(140)는 소프트 입력 소프트 출력 디코더 회로일 수도 있다.
전술한 바와 같이 PON 전송 채널은 매우 비선형적이다. 수신기(100)는 비터비 알고리즘에 기초한 소프트 정보 수신기로, 따라서 비선형 이퀄라이제이션를 가능하게 할 수 있다. 특히, 수신기(100)는, ADC 회로(110)가 저해상도인 경우에도, 효과적인 FEC 디코딩을 위해 소프트 정보를 제공하기 위해서 비선형 PON 채널에 대한 디지털 이퀄라이제이션를 가능하게 할 수 있다. 따라서, 수신기(100)는 비선형 PON 전송 채널에서의 성능을 높이는 것은 물론, ADC 회로(110)의 분해능 및 선형 이퀄라이저 회로(120)의 선형성의 요건을 낮출 수 있다. 또한, 제안된 수신기 아키텍처에서는 에러의 전파가 방지될 수 있다.
이하에서, 비터비 기반 2차 이퀄라이저 회로(130)의 예시적인 구현예가 도 2 및 도 4를 참조로 설명된다. 도 2 내지 도 4의 예에서, 간략하게 하기 위해서 PON 및 광-전기 변환기 회로에 대한 인터페이스는 생략된다.
도 2는 수신기(200)의 예를 도시한다. 수신기(100)와 관련해서 위에서 설명된 바와 같이, 수신기(200)는 저해상도 ADC 회로(110)를 포함하며, 선형 이퀄라이저 회로(120)가 후속한다. 도 2의 예에서 선형 이퀄라이저 회로(120)는 선형 FFE로서 구현된다.
수신기(100)와 관련해서 위에서 설명한 것에 더해서, 수신기(200)는 ADC 회로(110)에 대한 샘플링 클록을 복구하기 위한 회로를 더 포함한다. 또한 수신기(100)는 ADC 회로(110)에 대한 샘플링 클록을 복구하기 위한 회로를 더 포함할 수도 있다는 점에 주의한다. 특히, 수신기(200)는, 선형 이퀄라이저 회로(110)에 의해 출력된 이퀄라이즈된 수신 신호(104)에 기초해서, 광 신호를 전송하는데 사용되는 전송 클록에 대한 정보(171)를 결정하도록 구성된 클록 복구 회로(170)를 포함한다. 클록 복구 회로(170)는, PON을 통해 광 신호를 전송하는데 사용되는 전송 클록에 대한 정보(171)를 결정하는데 일반적인 공통 클록 복구 기술을 사용할 수 있다. 또한, 수신기(200)는 전송 클록에 대한 정보(171)에 기초해서 ADC 회로(110)에 대한 클록 신호(181)를 생성하도록 구성된 클록 생성 회로(180)를 포함한다. 클록 생성 회로(180)는 (예를 들어, 디지털) 입력 정보에 기초해서 클록 신호를 생성하기에 적합한 임의의 회로일 수 있다. 예를 들어, 클록 생성 회로(180)는 PLL(Phase-Locked Loop), DLL(Delay-Locked Loop) 또는 DDS(Direct Digital Synthesis)를 사용하는 주파수 합성기일 수 있다. ADC 회로(110)는 클록 신호(181)를 샘플링 클록으로서 사용해서 디지털 수신 신호(102)를 생성한다.
도 2의 예에서, 2차 이퀄라이저 회로(130)는 이퀄라이즈된 수신 신호(104)에 기초해서 가장 가능성이 높은(most likely) 이진 전송 시퀀스(107)를 결정하도록 구성된 MLSE(Maximum Likelihood Sequence Estimation) 이퀄라이저를 포함한다. MLSE 이퀄라이저는 가장 가능성 높는 이진 전송 시퀀스(107)를 결정하기 위해서, 비터비 알고리즘을 사용해서 분산 채널을 통해 이퀄라이즈된 수신 신호(104)를 이퀄라이즈한다. 가장 가능성이 높은 이진 전송 시퀀스(107)란, PON을 통해 수신기(200)로 전송하기 위해서 송신기 측에서 광 신호로 인코딩된 이진 전송 시퀀스의 가장 가능성 높은 표현을 가리킨다.
또한, 2차 이퀄라이저 회로(130)는, 결정된 가장 가능성 높은 이진 전송 시퀀스(107)에 기초해서 이퀄라이즈된 수신 신호(104)의 ISI에 대한 추정치를 결정하도록 구성된 ISI(Inter-Symbol Interference) 추정기(132)를 포함한다. ISI 추정기(132)는 ISI의 추정치를 나타내는 신호(108)를 출력한다. 2차 이퀄라이저 회로(130)의 결합기(133)는, 이퀄라이즈된 수신 신호(104) 및 심볼간 간섭의 추정치를 나타내는 신호(108)를 수정된 수신 신호(109)에 결합(예를 들어 합산 또는 가산)하도록 구성된다.
2차 이퀄라이저 회로(130)는 수정된 수신 신호(109)에 기초하여 소프트 정보(105)를 결정하도록 구성된 소프트 정보 결정 회로(134)를 더 포함한다. 예를 들어, 소프트 정보 결정 회로(134)는 소프트 정보로서 이퀄라이즈된 수신 신호(104)의 요소의 각각의 신뢰도를 나타내는 LLR을 결정하도록 구성될 수 있다. 그러나, 소프트 정보 결정 회로(134)는 다른 방안으로, 이퀄라이즈된 수신 신호(104)에서 요소의 각각의 신뢰도를 나타내는 임의의 다른 타입의 소프트 정보(예를 들어, 유클리드 거리)를 결정할 수도 있다는 점에 주의해야 한다.
수신기(100)에 대해 위에서 설명된 것과 유사하게, 수신기(200)는, 소프트 정보(105)를 수신하고 소프트 판정 FEC를 사용해서 소프트 정보(105)에 기초해서 디지털 출력 신호(106)를 생성하는 디코더 회로(140)를 포함한다. 도 2의 예에서, 디코더 회로(140)는 LDPC 디코더로서 구현된다.
도 3은 다른 수신기(300)의 예를 도시한다. 수신기(300)는 2차 이퀄라이저 회로(130)의 구현만이 수신기(200)와 상이하다. 따라서 수신기(300)의 다른 구성요소에 대해서는 위의 수신기(200)의 설명을 참조한다.
수신기(200)의 2차 이퀄라이저 회로(130)가 MLSE 이퀄라이저(131) 및 추가 회로를 사용하는 반면, 수신기(300)의 2차 이퀄라이저 회로(130)는, 이퀄라이즈된 수신 신호(104)를 수신하고 이퀄라이즈된 수신 신호(104)에 기초해서 소프트 정보(105)를 결정하도록 구성된, BCJR(Bahl, Cocke, Jelinek 및 Raviv) 이퀄라이저로 구현된다. BCJR 이퀄라이저는 BCJR 알고리즘을 사용해서 이퀄라이즈된 수신 신호(104)에 기초해서 소프트 정보(105)를 결정한다. 도 3에 도시된 바와 같이, 소프트 정보(105)는 이퀄라이즈된 수신 신호(104)의 요소들의 각각의 신뢰도를 나타내는 LLRs Lt일 수 있다. 그러나 BCJR 이퀄라이저는 수신 시퀀스의 각각의 시퀀스의 요소들의 각각의 신뢰도를 나타내는 다른 타입의 소프트 정보(예를 들어, 유클리드 거리)를 결정할 수도 있다.
도 4는 수신기(400)의 예를 도시한다. 수신기(400)는 도 3에 도시된 수신기(300)의 확장판이다. 수신기(300)와는 달리, 수신기(400)의 디코더 회로(140)는 디지털 출력 신호(104)를 BCJR 이퀄라이저로 피드백하도록 더 구성된다. 환언하면, 수신 시퀀스의 요소의 각각의 신뢰도를 나타내는 추가적인 소프트 정보(예를 들어, LLR)는 도 4의 예에서 디코더 회로(140)로부터 2차 이퀄라이저 회로(130)로 피드백된다. BCJR 이퀄라이저는, 디지털 출력 신호(106)(즉, 추가 소프트 정보)에 기초해서 소프트 정보(105)를 결정하는데 사용되는 분기 메트릭(branch metric)을 조정하도록 구성된다. BCJR 이퀄라이저에서 소프트 정보(105)를 결정하는 데 사용되는 분기 메트릭을 조정함으로써 BCJR 이퀄라이저에서 이퀄라이제이션을 개선할 수 있다.
이하에서는 도 2 내지 도 4에 도시된 예의 다양한 2차 이퀄라이저 회로에서 이퀄라이제이션 처리의 추가 세부 사항을 제공한다.
도 2 내지 도 4에 도시된 제안된 비터비 기반 수신기의 수신기 구조에서는 (예를 들어 저해상도) ADC(110)를 사용하고 선형 FFE(120)가 후속한다. FFE 출력 신호
Figure pct00001
, 즉 이퀄라이즈된 수신 신호(104)에 기초해서, 샘플링 클록에 대한 클록 복구가 수행되고, 출력 샘플은 MLSE 이퀄라이저(도 2 참조) 또는 BCJR 이퀄라이저(도 3 및 도 4 참조)에 의해 더 처리된다.
PON을 통해 전송되는 광 신호(101)로 인코딩되는 이진 전송 시퀀스
Figure pct00002
는 예를 들어, 펄스 진폭 변조(PAM)를 사용해서 2-PAM 신호
Figure pct00003
로 변조될 수 있으며, 그 결과
Figure pct00004
이다. 전기 변조 및 송신기 레이저를 포함하는 전송 채널은 Nch 샘플 메모리를 가진 이산 비선형 채널로 모델링될 수 있다. 시점 t에 아날로그 수신 신호(102)는 다음의 수학식 (1)로 설명될 수 있다.
Figure pct00005
성분
Figure pct00006
은 주어진 전송 신호 벡터
Figure pct00007
에 대한 아날로그 수신 신호 yt의 평균을 나타내고,
Figure pct00008
는 아날로그 수신 신호 yt의 수신 신호-의존 분산(receive signal-dependent variance)을 나타낸다.
도 2 내지 도 4의 예에서의 MLSE 이퀄라이저 및 BCJR 이퀄라이저는 도 5에 도시된 트렐리스도(Trellis-diagram)(500)과 같은 상태 전이 모델에 기초한다. 도 5는 NMLSE=3 비트 이퀄라이저 길이에 대한 트렐리스도(500)를 나타낸다. 상태
Figure pct00009
는 다음 수학식 (2)에 따라 비트 시퀀스의 Nmlse-1 연속 비트에 따라 달라진다.
Figure pct00010
각각의 새로운 전송된 비트 ut는 트렐리스도에 따라 상태 st-1으로부터 상태 st로의 특정한 전이를 가능하게 한다. 예를 들어, 전송된 비트 ut-2 및 ut-1이 모두 0인 경우, 전송된 비트 ut=0은 0 또는 1로서 수신될 수 있으며, 이로써 트렐리스도(500)의 아래 부분에 도시된 바와 같이 상태 st는 00 또는 01이 될 수 있다. 선형 이퀄라이저
Figure pct00011
의 아날로그 수신 신호 yt 또는 출력, 즉 이퀄라이즈된 수신 신호(104)를 사용해서, 천이 확률
Figure pct00012
이 평가될 수 있다. 이와 관련하여,
Figure pct00013
는 FFE 출력 샘플의 시퀀스이고, 즉 선형 이퀄라이저 회로(120)에 의해 출력되는 샘플/요소의 시퀀스이다.
디코더 회로(140)(예를 들어, LDPC 디코더)로의 입력은 비트 Lt당 하나의 신뢰도 값(예를 들어, LLR 값)이다. 예를 들어, 이퀄라이즈된 수신 신호(104)에서 FFE 출력 샘플의 주어진 벡터
Figure pct00014
에 대해, LLR 값은 다음 수학식(3)과 같이 정의될 수 있으며
Figure pct00015
여기서, 비트 ut가 포함된 모든 전이
Figure pct00016
가 평가된다.
비선형 채널 모델은, 2차 이퀄라이저 회로(130)가 MLSE 이퀄라이저 또는 BCJR 이퀄라이저를 포함하는지 여부에 관계없이, 2차 이퀄라이저 회로(130)에 의해 사용될 수 있다. 예를 들어, 수신기(200)에서, ISI 추정기(132)는 PON의 광 신호에 대해서, 전송 채널의 비선형의 모델을 사용해서 이퀄라이즈된 수신 신호(104)의 ISI에 대한 추정치를 결정하도록 구성될 수 있다. 유사하게, 수신기(300, 400)에서, BCJR 이퀄라이저는 PON의 광 신호에 대한 전송 채널의 비선형 모델을 사용하여해서, 소프트 정보(105)를 결정하도록 구성될 수 있다.
제안된 아키텍처에 따라서 수신기 내부(예를 들어, MLSE 또는 BCJR 기반)에서 비선형 채널 모델이 사용된다. 예를 들어, 전송 채널의 비선형 모델에 대해 2개의 룩업 테이블이 사용될 수 있다. 2차 이퀄라이저 회로(130)는 예를 들어 룩업 테이블을 저장할 수 있다. 2개의 룩업 테이블은 전송 비트 ut 및 트렐리스 상태 st-1이 주어지면, 신호 χt의 평균과 분산(variance)을 리턴한다. 평균값 룩업 테이블은
Figure pct00017
로 기술될 수 있고 분산 룩업 테이블은
Figure pct00018
로 기술될 수 있다. 환언하면, 제 1 룩업 테이블은 전송 채널의 평균 추정치
Figure pct00019
을 나타내고, 제 2 룩업 테이블은 전송 채널의 평균 추정치의 분산
Figure pct00020
을 나타낸다.
전송 채널의 비선형 모델은 트레이닝될 수 있다. 예를 들어, 수신기(100, 200, 300 또는 400) 각각은 2차 이퀄라이저 회로(130)에 의해 사용되는 전송 채널의 비선형 모델을 트레이닝하기 위한 각각의 교정 회로를 포함할 수 있다. 교정 회로는 간략하게 하기 위해서 도 1 내지 도 4에는 도시되지 않았다.
트레이닝 기간 동안, 광 수신 신호는, 도 5에 도시된 트렐리스 도(500)와 같은 사전 정의된 트렐리스 도에서 모든 가능한 상태 전이를 포함하는, (사전 정의된) 이진 트레이닝 시퀀스로 인코딩될 수 있다. 공지된 이진 트레이닝 시퀀스를 사용하면 이퀄라이저 트레이닝의 정확도를 높일 수 있다. 도 5에 도시된 트렐리스 도와 관련해서, 이진 트레이닝 시퀀스는 예를 들어, 0 0 0 1 1 1 0 1 0 0일 수 있으며, 이는 상태 전이 0 0 1 3 3 2 0 1 2 0을 나타낸다.
전송 채널의 비선형 모델을 트레이닝하기 위해, 교정 회로는 트레이닝 기간 동안 2차 이퀄라이저 회로(130)에 의해 결정된 소프트 정보(105)에 기초해서 이진(하드 판정) 출력 시퀀스를 결정하도록 구성된다. 또한, 교정 회로는 결정된 이진 출력 시퀀스에 기초해서 전송 채널의 비선형 모델을 적응시키도록 구성된다.
전송 채널의 비선형 모델을 적응시키기 위해서, 교정 회로는 예를 들어, 결정된 이진 출력 시퀀스의 요소에 대한 트렐리스 도에서 가장 가능성이 높은 상태를 결정하도록 구성될 수 있다. 또한, 교정 회로는 결정된 이진 출력 시퀀스의 요소에 기초해서 가장 가능성이 높은 전송된 요소를 결정하고, 트렐리스 도의 가장 가능성이 높은 상태 및 가장 가능성이 높은 전송된 요소에 기초해서 전송 채널의 비선형 모델을 적응시키도록 구성될 수 있다.
예를 들어, 2차 이퀄라이저 회로(130)에 의해 결정된 소프트 정보(105)가 LLR이라고 가정하면, 하드 판정 출력 신호는 다음 수학식 (4)에서와 같이 비선형 채널 모델을 트레이닝하기 위한 LLR 값으로부터 유도될 수 있다.
Figure pct00021
LLR 값 Lt으로부터의 하드 판정 출력을 기준으로 사용해서,
Figure pct00022
에 따른 가장 가능성이 높은 상태
Figure pct00023
및 가장 가능성이 높은 전송된 비트
Figure pct00024
가 도출되어서, 전송 채널
Figure pct00025
의 평균 추정치
Figure pct00026
및 전송 채널
Figure pct00027
의 평균 추정치의 분산
Figure pct00028
의 추정을 수행할 기준 데이터로서 사용될 수 있다.
(예를 들어, MLSE 기반 또는 BCJR 기반) 2차 이퀄라이저 회로(130)의 선형 이퀄라이저 회로(120) 업스트림을 통해서 성능을 향상시킬 수 있고, 더 짧은 이차(예를 들어, MLSE 또는 BCJR) 이퀄라이저를 가능하게 할 수 있다. 특히, 2차 이퀄라이저 회로(130)의 탭의 수는 선형 이퀄라이저 회로(120)로 인해 감소될 수 있다. 또한, ADC 회로(110)에 대한 클록 복구는 선형 이퀄라이저 회로(120)로 인해 용이하게 될 수 있다.
채널 추정을 위해서는, 수학식 4에 따른 하드 판정 출력 비트
Figure pct00029
와 대응하는 상태
Figure pct00030
를 알아야 한다. 채널 추정
Figure pct00031
에 기초해서, 선형 이퀄라이저 회로(120)는 예를 들어 다음 수학식(5)에 따라 BCJR 채널 추정과 수신 신호 사이의 에러를 최소화하도록 트레이닝될 수 있다.
Figure pct00032
수학식 (5)에서,
Figure pct00033
는 2차 이퀄라이저 회로(130)에 의해 가정되는 PON의 광 신호의 전송 채널의 추정치를 나타낸다. 또한,
Figure pct00034
는 디지털 수신 신호(103)의 요소를 나타낸다. 이를 이용해서, 선형 이퀄라이저 회로(120)는 BCJR 이퀄라이저에 의해 추적되지 않는 ISI를 감소시킬 수 있으며 BCJR 성능을 제한하지 않는다. 선형 이퀄라이저 업데이트 동안에, 채널 추정 룩업 테이블
Figure pct00035
은 업데이트되지 않는다.
환언하면, 선형 이퀄라이저 회로(120)의 전달 함수는, 2차 이퀄라이저 회로(130)에 의해 가정되는 디지털 수신 신호(103)의 ISI를 상쇄시키지 않도록, 트레이닝될 수 있다. 예를 들어, 선형 이퀄라이저 회로(120)의 전달 함수는 다음 수학식 (6)에 비례하는 계수 벡터 gleg로 주어질 수 있다.
Figure pct00036
MLSE 기반 수신기(200)에서는, 가장 가능성이 높은 천이
Figure pct00037
가 검색된다. 시점 t에, 새로운 FFE 출력 샘플
Figure pct00038
이 선형 이퀄라이저 회로(120)에 의해 제공된다(및 이퀄라이즈된 수신 신호(104)의 출력). 가능한 모든 상태 st-1 및
Figure pct00039
의 경우, 다음 수학식 (7)에 따른 거리
Figure pct00040
가 평가된다.
Figure pct00041
각 단계에서,
Figure pct00042
서바이버 경로
Figure pct00043
가 유지된다. 이전 두 상태
Figure pct00044
중에서 더 작은 합 거리
Figure pct00045
를 가진 상태가 유지된다. st-1 및 ut가 최소값 Dsum을 제공하는 경로로부터, 하드 판정 출력이 다음 수학식 (8)에 따라서 유도된다.
Figure pct00046
MLSE 이퀄라이저(131)의 하드 판정 출력값
Figure pct00047
에 기초해서 상태 st는 수학식 (2)을 사용하여 유도된다. 이를 이용해서, 다음 수학식 (9)에 따라 ISI가 추정되어서 감산되며,
Figure pct00048
여기서
Figure pct00049
는
Figure pct00050
에 대한 송신기 측에서의 전기 변조기 출력을 나타낸다.
BCJR 기반 수신기(300, 400)에서, 디코더 회로(140)(예를 들어, LDPC 디코더)로의 입력은, 비트 Lt당 하나의 LLR 값과 같은 소프트 정보(105)이다. 선형 이퀄라이저 회로(110)에 의해 출력되는 주어진 수신 신호 벡터
Figure pct00051
의 경우, 비트 Lt당 LLR 값은 다음 수학식(10)에 따라 정의될 수 있고,
Figure pct00052
여기서 비트 ut가 포함된 모든 전이
Figure pct00053
가 평가된다.
BCJR 알고리즘은 다음 수학식 (11)에 따라 확률
Figure pct00054
을 계산할 수 있으며,
Figure pct00055
Figure pct00056
는 순방향 재귀(forward recursion)이고,
Figure pct00057
는 역방향 재귀이며,
Figure pct00058
는 분기 메트릭이다. 순방향 재귀
Figure pct00059
는 다음 수학식 (12)에 따라 정의될 수 있다.
Figure pct00060
역방향 재귀
Figure pct00061
는 다음 수학식 (13)에 따라 정의될 수 있다.
Figure pct00062
분기 메트릭
Figure pct00063
은 다음 수학식 (14)에 따라 정의될 수 있다.
Figure pct00064
La,t는 예를 들어, 터보 디코딩을 수행할 때 디코더 회로(140)로부터 이용 가능한 사전 정보(priori information)를 나타낸다. PON 채널에 대해, 상태 전이 확률
Figure pct00065
은 설명된 바와 같이 2개의 룩업 테이블로부터 유도될 수 있는 데, 한 룩업 테이블은 평균 추정치
Figure pct00066
에 대한 것이고, 다른 룩업 테이블은 분산
Figure pct00067
에 대한 것으로, 분기 메트릭은 다음 수학식 (15)에 따라 정의될 수 있다.
Figure pct00068
도 4와 관련하여 위에서 설명된 바와 같이, BCJR 이퀄라이제이션의 일부 추가 개선은 터보 이퀄라이제이션을 수행할 때 달성될 수 있으며, 이는 디코더 회로(140)(예를 들어, LDPC 디코더)의 출력 소프트 정보(106)(예를 들어, LLR 값)가, 디코더 회로(140)에 의해 출력되는 소프트 정보(106)로 수학식 (14)의 분기 메트릭의 La,t 값을 설정함으로써, BCJR 디코더로 피드백된다는 것을 의미한다. 예를 들어, 디코더 회로(140)가 수신 시퀀스의 요소의 각각의 신뢰도를 나타내는 LDPC 디코더에 의해 출력된 최종 LLR 값인 경우, 수학식 (14)의 분기 메트릭의 La,t 값은 LDPC 디코더에 의해 출력된 최종 LLR 값으로 설정될 수 있다. 다시 말해서, 디코더 회로(140)는 디지털 출력 신호(106)를 BCJR 이퀄라이저로 피드백하고, BCJR 이퀄라이저는 피드백된 디지털 출력 신호(106)에 기초해서 소프트 정보(105)를 결정하는데 사용되는 분기 메트릭을 조정한다.
제안된 수신 아키텍처의 성능은 이하에서 도 6 내지 도 9를 참조해서 강조될 것이다.
도 6은 다양한 이퀄라이제이션 기술의 전송 전력에 대한 BER 코스의 예시적인 비교를 나타낸다. 구체적으로, 라인(610)은 제안된 수신 아키텍처(예를 들어, 도 2에 도시된 수신기(200))에 따른 MLSE 기반 수신기의 출력 BER의 코스를 나타내고, 라인(620)은 제안된 수신 아키텍처(예를 들어, 도 3 및 도 4에 도시된 수신기(300 및 400) 중 하나)에 따른 BCJR 기반 수신기의 출력 BER의 코스를 나타낸다. 참고로, 라인(630, 640, 650, 660)은 FFE와 DFE(Decision Feedback Equalizer)의 조합, FFE만, EDB(Electrical Duo-Binary) SI 및 EDB 중 하나에 기초한 종래 수신기에 대한 출력 BER의 코스를 나타낸다.
도 6에서 볼 수 있듯이, 제안된 수신 구조에 따른 수신기는 기존 수신기보다 성능이 우수하다. 예를 들어, 제안된 수신 아키텍처에 따른 수신기는 더 낮은 전송 전력에서도 동일한 코딩된 에러 레이트를 달성한다.
도 7은 다양한 이퀄라이제이션 기술의 전송 전력에 대한 상호 정보 코스의 예시적인 비교를 나타낸다. 특히, 라인(710)은 제안된 수신 아키텍처(예를 들어, 도 2에 도시된 수신기(200))에 따른 MLSE 기반 수신기의 상호 정보의 코스를 도시하고, 라인(720)은 제안된 수신 아키텍처(예를 들어, 도 3 및 도 4에 도시된 수신기(300 및 400) 중 하나)에 따른 BCJR 기반 수신기의 상호 정보의 코스를 도시한다. 참고로, 라인(730, 740, 750, 760)은 FFE와 DFE의 조합, FFE만, EDB SI 및 EDB 중 하나에 기초한 종래 수신기에 대한 상호 정보의 코스를 나타낸다.
도 7에서 알 수 있는 바와 같이, 제안된 수신 아키텍처에 따른 수신기는 주어진 전송 전력에 대해 디코더 회로에 제공되는 소프트 정보의 가장 높은 상호 정보(예를 들어, LDPC 디코더에 제공되는 LLR 값)를 달성한다.
도 8은 다양한 이퀄라이제이션 기술에서의 입력 연속 에러 수에 대한 연속 출력 에러 확률의 예시적인 비교를 나타낸다. 특히, 라인(810)은 제안된 수신 아키텍처(예를 들어, 도 2에 도시된 수신기(200))에 따른 MLSE 기반 수신기의 연속 출력 에러의 확률의 코스를 나타내고, 라인(820)은 제안된 수신 아키텍처(예를 들어, 도 3 및 도 4에 도시된 수신기(300 및 400) 중 하나)에 따른 BCJR 기반 수신기의 연속 출력 에러의 확률의 코스를 나타낸다. 참고로, 라인(830)은 FFE와 DFE의 조합에 기초한 수신기의 연속 출력 에러의 확률을 나타낸다. 또한, 라인(840)은 버스트 에러가 발생하지 않은 경우, 연속 출력 에러의 가상적인 확률(hypothetical probability)의 코스를 도시한다.
에러 이벤트가 통계적으로 독립적인 경우에, pe,n 연속 에러의 확률은
Figure pct00069
이고, 여기서 pe,1은 하나의 에러의 확률이다. 이것은 라인(840)으로 도시되어 있다. ISI로 인해서, 연구되는 어떠한 수신기 아키텍처로도 이것은 달성되지 않는다. FFE와 DFE의 조합에 기초한 수신기는 다중 연속 에러의 가능성이 훨씬 더 높다. 제안된 수신 아키텍처에 따른 수신기는 상당히 낮은 버스트 에러 확률을 달성한다. 환언하면, FFE 및 DFE 기반 수신기에 존재하는 버스트 에러 문제는, 제안된 수신 아키텍처를 사용할 때 개선된다.
제안된 아키텍처는 비선형 디지털 이퀄라이제이션에 기초한, PON에 대한 개선된 소프트 정보 수신기의 구현을 가능하게 할 수 있다.
본 개시의 예는 ADC 및 소프트 판정 FEC를 구비한 PON용 수신기 아키텍처에 관한 것일 수 있으며, 이는 FFE 및 이에 이어지는 비터비 기반 소프트 입력 소프트 출력 이퀄라이저(예를 들어, BCJR, 소프트 출력 비터비 이퀄라이저)를 사용한다. FFE는 비터비 기반 이퀄라이저가 사용하는 ISI가 상쇄되지 않도록 트레이닝된다(예를 들어, 수학식 (5)를 만족하는 이퀄라이저를 사용해서). ADC 및 소프트 판정 FEC를 구비한 PON용 수신기 아키텍처가 제공된다.
본 개시의 다른 예는 ADC 및 소프트 판정 FEC를 구비한 PON용 수신기 아키텍처에 관한 것일 수 있으며, 여기서 FFE에 MLSE 이퀄라이저가 이어진다. ISI는 MLSE 하드 판정 출력에 기초해서 추정된다(예를 들어, 수학식(9)에 따라). 또한, 추정된 간섭을 감산한 신호로부터, 소프트 판정 FEC을 위한 소프트 정보가 도출된다.
본 개시의 또 다른 예는 ADC 및 소프트 판정 FEC를 구비한 PON용 수신기 아키텍처에 관한 것일 수 있으며, 여기서 FFE에 BCJR 이퀄라이저가 이어진다. LDPC 디코딩이 실패한 경우, LDPC 코드로부터 출력된 소프트 정보가 BCJR 디코더로 피드백될 수 있다(예를 들어, 도 4 참조).
본 개시의 추가 예는 ADC 및 소프트 판정 FEC를 구비한 PON용 수신기 아키텍처에 관한 것일 수 있으며, 여기서 트렐리스 도의 모든 가능한 전이를 적어도 한 번 포함하도록 기존의 트레이닝 시퀀스가 설계된다.
위에서 설명된 수신 아키텍처를 더 예시하기 위해, 도 9는 PON에 대한 수신 방법(900)의 흐름도를 나타낸다. 수신 방법(900)은 ADC 회로에 의한 아날로그 수신 신호에 기초해서 디지털 수신 신호를 생성하는 단계(902)를 포함한다. 아날로그 수신 신호는 이진 전송 시퀀스로 인코딩된 광 수신 신호에 기초한다. 추가적으로, 수신 방법(900)은 선형 이퀄라이저 회로에 의해 디지털 수신 신호를 선형으로 이퀄라이즈함으로써 이퀄라이즈된 수신 신호를 생성하는 단계(904)를 포함한다. 수신 방법(900)은, 비터비 알고리즘을 사용해서 2차 이퀄라이저 회로에 의해 이퀄라이즈된 수신 신호의 요소의 각각의 신뢰도를 나타내는 소프트 정보를 생성하는 단계(906)를 더 포함한다. 또한, 수신 방법(900)은 소프트 판정 FEC를 사용해서 디코더 회로에 의해, 소프트 정보에 기초해서 디지털 출력 신호를 생성하는 단계(908)를 포함한다.
수신 방법(900)은 비선형(디지털) 이퀄라이제이션으로 PON으로부터의 소프트 정보 수신을 가능하게 할 수 있다.
방법(900)의 더 많은 세부사항 및 측면들은, 제안된 기술 또는 위에서 설명된 하나 이상의 예(예를 들어, 도 1 내지 도 4)와 관련하여 설명된다. 방법(900)은 제안된 기술의 하나 이상의 측면들 또는 위에서 설명된 하나 이상의 예에 대응하는 하나 이상의 추가적인 선택적 특징을 포함할 수 있다.
여기에 설명된 예는 다음과 같이 요약될 수 있다.
예 1은, 수동 광 네트워크용 수신기로서, 아날로그 수신 신호에 기초해서 디지털 수신 신호를 생성하도록 구성된 아날로그-디지털 변환기 회로 - 아날로그 수신 신호는 이진 전송 시퀀스로 인코딩된 광 수신 신호에 기초함 - 와, 디지털 수신 신호를 선형으로 이퀄라이즈함으로써 이퀄라이즈된 수신 신호를 생성하도록 구성된 선형 이퀄라이저 회로와, 이퀄라이즈된 수신 신호 내의 요소들의 각각의 신뢰도를 나타내는 소프트 정보를, 비터비 알고리즘을 사용해서 생성하도록 구성된 2차 이퀄라이저 회로와, 소프트 판정 순방향 에러 정정(forward error correction)을 사용해서 소프트 정보에 기초해서 디지털 출력 신호를 생성하도록 구성된 디코더 회로를 포함한다.
예 2는 예 1의 수신기로서, 선형 이퀄라이저 회로는 피드-포워드 이퀄라이저를 포함한다.
예 3은 예 2의 수신기로서, 선형 이퀄라이저 회로의 전달 함수는, 2차 이퀄라이저 회로에 의해 가정되는 디지털 수신 신호의 심볼간 간섭(inter-symbol interference)을 상쇄시키지 않도록 트레이닝된다.
예 4는 예 2 또는 예 3의 수신기로서, 선형 이퀄라이저 회로의 전달 함수는
Figure pct00070
에 비례하는 계수 벡터 gleg로 주어질 수 있으며,
Figure pct00071
는 2차 이퀄라이저 회로에 의해 가정되는 수동 광 네트워크의 광 신호의 전송 채널의 추정치를 나타내고,
Figure pct00072
는 디지털 수신 신호의 요소를 나타낸다.
예 5는 예 1 내지 예 4의 수신기로서, 2차 이퀄라이저 회로는, 이퀄라이즈된 수신 신호에 기초해서 가장 가능성이 높은 이진 전송 시퀀스(most likely binary transmit sequence)를 결정하도록 구성된 MLSE(Maximum Likelihood Sequence Estimation) 이퀄라이저와, 결정된 가장 가능성이 높은 이진 전송 시퀀스에 기초해서 이퀄라이즈된 수신 신호에서 심볼간 간섭에 대한 추정치를 결정하도록 구성된 심볼간 간섭 추정기와, 이퀄라이즈된 수신 신호와 심볼간 간섭에 대한 추정치를 나타내는 신호를, 수정된 수신 신호로 결합하도록 구성된 결합기와, 수정된 수신 신호에 기초해서 소프트 정보를 결정하도록 구성된 소프트 정보 결정 회로를 포함한다.
예 6은 예 5의 수신기로서, 심볼간 간섭 추정기는, 수동 광 네트워크의 광 신호의 전송 채널의 비선형 모델을 사용해서 이퀄라이즈된 수신 신호에서 심볼간 간섭의 추정치를 결정하도록 구성된다.
예 7은 예 1 내지 예 4의 수신기로서, 2차 이퀄라이저 회로는, 이퀄라이즈된 수신 신호를 수신하고 이퀄라이즈된 수신 신호에 기초해서 소프트 정보를 결정하도록 구성된 BCJR 이퀄라이저를 포함한다.
예 8은 예 7의 수신기로서, BCJR 이퀄라이저는, 수동 광 네트워크의 광 신호의 전송 채널의 비선형 모델을 사용해서 소프트 정보를 결정하도록 구성된다.
예 9는 예 7 또는 예 8의 수신기로서, 디코더 회로는 디지털 출력 신호를 BCJR 이퀄라이저로 피드백하도록 구성되고, BCJR 이퀄라이저는 디지털 출력 신호에 기초해서 소프트 정보를 결정하는 데 사용되는 분기 메트릭(branch metric)을 조정하도록 구성된다.
예 10은 예 1 내지 예 9의 수신기로서, 디지털 출력 신호는, 순방향 에러 정정을 사용해서 소프트 정보에 기초해서 디코더 회로에 의해 결정된 수신 시퀀스의 요소들의 각각의 신뢰도를 나타내는 추가 소프트 정보를 나타낸다.
예 11은 예 10의 수신기로서, 추가 소프트 정보는, 수신 시퀀스의 요소들의 각각의 신뢰도를 나타내는 로그 우도비(log likelihood ratio)이다.
예 12는 예 1 내지 예 11의 수신기로서, 소프트 정보는 이퀄라이즈된 수신 신호의 요소들의 각각의 신뢰도를 나타내는 로그 우도비이다.
예 13은 예 1 내지 예 12의 수신기로서, 수신기는, 2차 이퀄라이저 회로에 의해 사용되는 수동 광 네트워크의 광 신호에 대한 전송 채널의 비선형 모델을 트레이닝하기 위한 교정 회로를 더 포함하고, 광 수신 신호는, 트레이닝 기간 동안에 사전 정의된 트렐리스 도(Trellis diagram)에서 가능한 모든 상태 전이를 포함하는 이진 트레이닝 시퀀스로 인코딩되며, 보정 회로는, 트레이닝 기간 동안 2차 이퀄라이저 회로에 의해 결정된 소프트 정보에 기초해서 이진 출력 시퀀스를 결정하고, 결정된 이진 출력 시퀀스에 기초해서 전송 채널의 비선형 모델을 적응시키도록 구성된다.
예 14는 예 13의 수신기로서, 전송 채널의 비선형 모델을 적응시키기 위해서, 교정 회로는, 결정된 이진 출력 시퀀스의 요소에 대한, 트렐리스 도에서 가장 가능성이 높은 상태를 결정하고, 결정된 이진 출력 시퀀스의 요소에 기초해서, 가장 가능성이 높은 전송된 요소를 결정하며, 트렐리스 도에서 가장 가능성이 높은 상태 및 가장 가능성이 높은 전송된 요소에 기초해서, 전송 채널의 비선형 모델을 적응시키도록 구성된다.
예 15는 예 13 또는 예 14의 수신기로서, 2차 이퀄라이저 회로는, 전송 채널의 비선형 모델을 나타내는 제 1 룩업 테이블 및 제 2 룩업 테이블을 저장하도록 구성되고, 제 1 룩업 테이블은 전송 채널의 평균 추정치를 나타내고, 제 2 룩업 테이블은 전송 채널의 평균 추정치의 분산(variance)을 나타낸다.
예 16은 예 1 내지 예 15의 수신기로서, 디코더 회로는 LDPC(Low-Density Parity-Check) 디코더를 포함한다.
예 17은 예 1 내지 예 16의 수신기로서, 이퀄라이즈된 수신 신호에 기초해서, 광 신호를 전송하는 데 사용되는 전송 클록에 대한 정보를 결정하도록 구성된 클록 복구 회로와, 전송 클록에 대한 정보에 기초해서 아날로그-디지털 변환기 회로에 클럭 신호를 생성하도록 구성된 클럭 생성 회로를 포함하고, 아날로그-디지털 변환기 회로는 클록 신호를 사용해서 디지털 수신 신호를 생성하도록 구성된다.
예 18은 예 17의 수신기로서, 클록 생성 회로는 위상 동기 루프이다.
예 19는 예 1 내지 예 18의 수신기로서, 수동 광 네트워크에 연결하기 위한 인터페이스를 더 포함하고, 인터페이스는 수동 광 네트워크로부터 광 신호를 수신하도록 구성된다.
예 20은 예 19의 수신기로서, 광 신호를 아날로그 수신 신호로 변환하도록 구성된 광-전기 변환기 회로를 더 포함한다.
예 21은 수동 광 네트워크용 수신 방법으로서, 아날로그-디지털 변환기 회로에 의해, 아날로그 수신 신호에 기초해서 디지털 수신 신호를 생성하는 단계 - 아날로그 수신 신호는 이진 전송 시퀀스로 인코딩된 광 수신 신호에 기초함 - 와, 선형 이퀄라이저 회로에 의해, 디지털 수신 신호를 선형으로 이퀄라이즈함으로써 이퀄라이즈된 수신 신호를 생성하는 단계와, 2차 이퀄라이저 회로에 의해, 이퀄라이즈된 수신 신호 내의 요소들의 각각의 신뢰도를 나타내는 소프트 정보를, 비터비 알고리즘을 사용해서 생성하는 단계와, 디코더 회로에 의해 소프트 판정 순방향 에러 정정을 사용해서 소프트 정보에 기초해서 디지털 출력 신호를 생성하는 단계를 포함한다.
예 22는 예 21의 방법으로서, 소프트 정보를 생성하는 단계는, MLSE(Maximum Likelihood Sequence Estimation) 이퀄라이저에 의해, 이퀄라이즈된 수신 신호에 기초해서 가장 가능성이 높은 이진 전송 시퀀스를 결정하는 단계와, 심볼간 간섭 추정기에 의해, 결정된 가장 가능성이 높은 이진 전송 시퀀스에 기초해서 이퀄라이즈된 수신 신호에서 심볼간 간섭에 대한 추정치를 결정하는 단계와, 결합기에 의해, 이퀄라이즈된 수신 신호와 이퀄라이즈된 수신 신호의 심볼간 간섭에 대한 추정치를 나타내는 신호를, 수정된 수신 신호로 결합하는 단계와, 소프트 정보 결정 회로에 의해, 수정된 수신 신호에 기초해서 소프트 정보를 결정하는 단계를 포함한다.
예 23은 예 21의 방법으로서, 소프트 정보를 생성하는 단계는, BCJR 이퀄라이저에서, 이퀄라이즈된 수신 신호를 수신하는 단계와, BCJR 이퀄라이저에 의해, 이퀄라이즈된 수신 신호에 기초해서 소프트 정보를 결정하는 단계를 포함한다.
예 24는 예 23의 방법으로서, 디지털 출력 신호를 BCJR 이퀄라이저로 피드백하는 단계와, BCJR 이퀄라이저에 의해, 디지털 출력 신호에 기초해서 소프트 정보를 결정하는 데 사용되는 분기 메트릭을 조정하는 단계를 더 포함한다.
예 25는 예 21 내지 예 24의 방법으로서, 광 수신 신호는, 트레이닝 기간 동안에 사전 정의된 트렐리스 도에서 가능한 모든 상태 전이를 포함하는 이진 트레이닝 시퀀스로 인코딩되며, 방법은, 트레이닝 기간 동안 2차 이퀄라이저 회로에 의해 결정된 소프트 정보에 기초해서 이진 출력 시퀀스를 결정하는 단계와, 결정된 이진 출력 시퀀스에 기초해서, 2차 이퀄라이저 회로에 의해 사용되는 수동 광 네트워크의 광 신호의 전송 채널의 비선형 모델을 적응시키는 단계를 더 포함한다.
이전 예 중 특정한 예와 관련해서 설명된 측면 및 특징은 추가 예 중 하나 이상과 결합되어서, 추가 예의 동일한 혹은 유사한 특징을 대체하거나 혹은 추가 예에 이 특징을 더 도입할 수도 있다.
예는 프로그램이 컴퓨터, 프로세서 또는 기타 프로그램 가능한 하드웨어 구성 요소에서 실행될 때, 위의 방법 중 하나 이상을 실행하기 위한 프로그램 코드를 포함하는 (컴퓨터) 프로그램일 수도 있고, 이와 관련될 수도 있다. 따라서, 위에서 설명된 방법들 중 다른 방법의 단계, 동작 또는 프로세스가, 프로그래밍된 컴퓨터, 프로세서 또는 기타 프로그래밍 가능한 하드웨어 구성요소에 의해 실행될 수도 있다. 예는 또한 머신-판독가능, 프로세서-판독가능 또는 컴퓨터-판독가능하며, 머신-실행가능, 프로세서-실행가능 또는 컴퓨터-실행가능 프로그램 및 명령을 인코딩하고 및/또는 포함하는, 디지털 데이터 저장 매체와 같은 프로그램 저장 장치를 포함할 수 있다. 프로그램 저장 장치는 예를 들어 디지털 저장 장치, 자기 디스크 및 자기 테이프와 같은 자기 저장 매체, 하드 디스크 드라이브, 또는 광학적으로 판독 가능한 디지털 데이터 저장 매체일 수도 있고, 이를 포함할 수도 있다. 다른 예로는 컴퓨터, 프로세서, 제어 유닛, (필드) 프로그램 가능 논리 어레이((F)PLA), (필드) 프로그램 가능한 게이트 어레이((F)PGA), 그래픽 프로세서 유닛(GPU), 애플리케이션 맞춤 집적 회로(ASIC), 집적 회로(IC) 또는 위에서 설명한 방법의 단계를 실행하도록 프로그래밍된 시스템 온 칩(SoC) 시스템을 들 수 있다.
상세한 설명 또는 청구범위에 여러 단계, 프로세스, 동작 또는 기능이 개시되어 있지만, 개개의 경우에 명시적으로 언급되지 않는 한 혹은 기술적인 필요에 의한 것이 아니라면, 이것이 이러한 동작들이 반드시 설명된 순서에 의존한다는 것을 의미하는 것으로 해석되어서는 안 된다는 것을 이해할 것이다. 따라서, 앞의 설명은, 여러 단계 또는 기능의 실행을 특정한 순서로 한정하는 것은 아니다. 또한, 추가 예에서, 단일 단계, 기능, 프로세스 또는 동작은은 여러 서브-단계, 서브-기능, 서브-프로세스 또는 서브-동작을 포함할 수도 있고 및/또는 이것으로 분할될 수도 있다.
일부 측면이 장치 또는 시스템과 관련하여 설명된 경우, 이러한 측면이 이에 대응하는 방법에 대한 설명인 것으로도 이해되어야 한다. 예를 들어, 장치 또는 시스템의 블록, 장치 또는 기능적 측면은 대응하는 방법의 방법 단계와 같은 특징에 해당할 수 있다. 따라서, 방법과 관련하여 설명된 측면은 또한 대응하는 장치 또는 대응하는 시스템의 대응하는 블록, 대응하는 요소, 속성 또는 기능적 특징에 대한 설명인 것으로도 이해되어야 한다.
이하의 청구항은 상세한 설명에 포함되며, 각 청구항은 그 자체가 별도의 예일 수 있다. 청구항에서 종속항은 하나 이상의 다른 청구항과의 특정 조합을 가리키지만, 다른 예는 종속항과 임의의 다른 종속항 또는 독립항의 청구 대상과의 조합을 포함할 수도 있다. 개별적인 경우에 특정 조합이 의도되지 않는 것으로 명시되지 않는 한, 이러한 조합은 명시적으로 제안된 것이다. 또한, 청구항의 특징은 해당 청구항이 다른 독립 청구항에 직접적으로 종속되는 것으로 정의되지 않더라도 다른 독립 청구항에 대해서도 포함되어야 한다.

Claims (25)

  1. 수동 광 네트워크용 수신기로서,
    아날로그 수신 신호에 기초해서 디지털 수신 신호를 생성하도록 구성된 아날로그-디지털 변환기 회로 - 상기 아날로그 수신 신호는 이진 전송 시퀀스로 인코딩된 광 수신 신호에 기초함 - 와,
    상기 디지털 수신 신호를 선형으로 이퀄라이즈함으로써 이퀄라이즈된 수신 신호를 생성하도록 구성된 선형 이퀄라이저 회로와,
    상기 이퀄라이즈된 수신 신호 내의 요소들의 각각의 신뢰도를 나타내는 소프트 정보를, 비터비 알고리즘을 사용해서 생성하도록 구성된 2차 이퀄라이저 회로와,
    소프트 판정 순방향 에러 정정(forward error correction)을 사용해서 상기 소프트 정보에 기초해서 디지털 출력 신호를 생성하도록 구성된 디코더 회로
    를 포함하는 수신기.
  2. 제 1 항에 있어서,
    상기 선형 이퀄라이저 회로는 피드-포워드 이퀄라이저를 포함하는
    수신기.
  3. 제 2 항에 있어서,
    상기 선형 이퀄라이저 회로의 전달 함수는, 상기 2차 이퀄라이저 회로에 의해 가정되는 상기 디지털 수신 신호의 심볼간 간섭(inter-symbol interference)을 상쇄시키지 않도록 트레이닝되는,
    수신기.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 선형 이퀄라이저 회로의 전달 함수는
    Figure pct00073

    에 비례하는 계수 벡터 gleg로 주어지며,
    Figure pct00074
    는 2차 이퀄라이저 회로에 의해 가정되는 상기 수동 광 네트워크의 광 신호의 전송 채널의 추정치를 나타내고,
    Figure pct00075
    는 상기 디지털 수신 신호의 요소를 나타내는
    수신기.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 2차 이퀄라이저 회로는,
    상기 이퀄라이즈된 수신 신호에 기초해서 가장 가능성이 높은 이진 전송 시퀀스(most likely binary transmit sequence)를 결정하도록 구성된 MLSE(Maximum Likelihood Sequence Estimation) 이퀄라이저와,
    상기 결정된 가장 가능성이 높은 이진 전송 시퀀스에 기초해서 상기 이퀄라이즈된 수신 신호에서 심볼간 간섭에 대한 추정치를 결정하도록 구성된 심볼간 간섭 추정기와,
    상기 이퀄라이즈된 수신 신호와 상기 심볼간 간섭에 대한 상기 추정치를 나타내는 신호를, 수정된 수신 신호로 결합하도록 구성된 결합기와,
    상기 수정된 수신 신호에 기초해서 상기 소프트 정보를 결정하도록 구성된 소프트 정보 결정 회로
    를 포함하는,
    수신기.
  6. 제 5 항에 있어서,
    상기 심볼간 간섭 추정기는, 상기 수동 광 네트워크의 상기 광 신호의 전송 채널의 비선형 모델을 사용해서 상기 이퀄라이즈된 수신 신호에서 상기 심볼간 간섭의 상기 추정치를 결정하도록 구성되는,
    수신기.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 2차 이퀄라이저 회로는, 상기 이퀄라이즈된 수신 신호를 수신하고 상기 이퀄라이즈된 수신 신호에 기초해서 상기 소프트 정보를 결정하도록 구성된 BCJR 이퀄라이저를 포함하는,
    수신기.
  8. 제 7 항에 있어서,
    상기 BCJR 이퀄라이저는, 상기 수동 광 네트워크의 상기 광 신호의 전송 채널의 비선형 모델을 사용해서 상기 소프트 정보를 결정하도록 구성되는,
    수신기.
  9. 제 7 항에 있어서,
    상기 디코더 회로는 상기 디지털 출력 신호를 상기 BCJR 이퀄라이저로 피드백하도록 구성되고,
    상기 BCJR 이퀄라이저는 상기 디지털 출력 신호에 기초해서 상기 소프트 정보를 결정하는 데 사용되는 분기 메트릭(branch metric)을 조정하도록 구성되는,
    수신기.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 디지털 출력 신호는, 순방향 에러 정정을 사용해서 상기 소프트 정보에 기초해서 상기 디코더 회로에 의해 결정된 수신 시퀀스의 요소들의 각각의 신뢰도를 나타내는 추가 소프트 정보를 나타내는,
    수신기.
  11. 제 10 항에 있어서,
    상기 추가 소프트 정보는, 상기 수신 시퀀스의 요소들의 상기 각각의 신뢰도를 나타내는 로그 우도비(log likelihood ratio)인,
    수신기.
  12. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 소프트 정보는 상기 이퀄라이즈된 수신 신호의 요소들의 상기 각각의 신뢰도를 나타내는 로그 우도비인,
    수신기.
  13. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 수신기는, 상기 2차 이퀄라이저 회로에 의해 사용되는 상기 수동 광 네트워크의 상기 광 신호에 대한 전송 채널의 비선형 모델을 트레이닝하기 위한 교정 회로를 더 포함하고,
    상기 광 수신 신호는, 트레이닝 기간 동안에 사전 정의된 트렐리스 도(Trellis diagram)에서 가능한 모든 상태 전이를 포함하는 이진 트레이닝 시퀀스로 인코딩되며,
    상기 보정 회로는,
    상기 트레이닝 기간 동안 상기 2차 이퀄라이저 회로에 의해 결정된 상기 소프트 정보에 기초해서 이진 출력 시퀀스를 결정하고,
    상기 결정된 이진 출력 시퀀스에 기초해서 상기 전송 채널의 상기 비선형 모델을 적응시키도록 구성되는,
    수신기.
  14. 제 13 항에 있어서,
    상기 전송 채널의 상기 비선형 모델을 적응시키기 위해서,
    상기 교정 회로는,
    상기 결정된 이진 출력 시퀀스의 요소에 대한, 상기 트렐리스 도에서 가장 가능성이 높은 상태를 결정하고,
    상기 결정된 이진 출력 시퀀스의 상기 요소에 기초해서, 가장 가능성이 높은 전송된 요소를 결정하며,
    상기 트렐리스 도에서 상기 가장 가능성이 높은 상태 및 상기 가장 가능성이 높은 전송된 요소에 기초해서, 상기 전송 채널의 상기 비선형 모델을 적응시키도록
    구성되는,
    수신기.
  15. 제 13 항에 있어서,
    상기 2차 이퀄라이저 회로는, 상기 전송 채널의 비선형 모델을 나타내는 제 1 룩업 테이블 및 제 2 룩업 테이블을 저장하도록 구성되고,
    상기 제 1 룩업 테이블은 상기 전송 채널의 평균 추정치를 나타내고, 상기 제 2 룩업 테이블은 상기 전송 채널의 상기 평균 추정치의 분산(variance)을 나타내는
    수신기.
  16. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 디코더 회로는 LDPC(Low-Density Parity-Check) 디코더를 포함하는,
    수신기.
  17. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 이퀄라이즈된 수신 신호에 기초해서, 상기 광 신호를 전송하는 데 사용되는 전송 클록에 대한 정보를 결정하도록 구성된 클록 복구 회로와,
    상기 전송 클록에 대한 정보에 기초해서 상기 아날로그-디지털 변환기 회로에 클럭 신호를 생성하도록 구성된 클럭 생성 회로
    를 포함하고,
    상기 아날로그-디지털 변환기 회로는 상기 클록 신호를 사용해서 상기 디지털 수신 신호를 생성하도록 구성되는,
    수신기.
  18. 제 17 항에 있어서,
    상기 클록 생성 회로는 위상 동기 루프인,
    수신기.
  19. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 수동 광 네트워크에 연결하기 위한 인터페이스를 더 포함하고,
    상기 인터페이스는 상기 수동 광 네트워크로부터 상기 광 신호를 수신하도록 구성되는
    수신기.
  20. 제 19 항에 있어서,
    상기 광 신호를 상기 아날로그 수신 신호로 변환하도록 구성된 광-전기 변환기 회로를 더 포함하는 수신기.
    수신기.
  21. 수동 광 네트워크용 수신 방법으로서,
    아날로그-디지털 변환기 회로에 의해, 아날로그 수신 신호에 기초해서 디지털 수신 신호를 생성하는 단계 - 상기 아날로그 수신 신호는 이진 전송 시퀀스로 인코딩된 광 수신 신호에 기초함 - 와,
    선형 이퀄라이저 회로에 의해, 상기 디지털 수신 신호를 선형으로 이퀄라이즈함으로써 이퀄라이즈된 수신 신호를 생성하는 단계와,
    2차 이퀄라이저 회로에 의해, 상기 이퀄라이즈된 수신 신호 내의 요소들의 각각의 신뢰도를 나타내는 소프트 정보를, 비터비 알고리즘을 사용해서 생성하는 단계와,
    디코더 회로에 의해 소프트 판정 순방향 에러 정정을 사용해서 상기 소프트 정보에 기초해서 디지털 출력 신호를 생성하는 단계
    를 포함하는 방법.
  22. 제 21 항에 있어서,
    상기 소프트 정보를 생성하는 단계는,
    MLSE(Maximum Likelihood Sequence Estimation) 이퀄라이저에 의해, 상기 이퀄라이즈된 수신 신호에 기초해서 가장 가능성이 높은 이진 전송 시퀀스를 결정하는 단계와,
    심볼간 간섭 추정기에 의해, 상기 결정된 가장 가능성이 높은 이진 전송 시퀀스에 기초해서 상기 이퀄라이즈된 수신 신호에서 심볼간 간섭에 대한 추정치를 결정하는 단계와,
    결합기에 의해, 상기 이퀄라이즈된 수신 신호와 상기 이퀄라이즈된 수신 신호에서 상기 심볼간 간섭에 대한 상기 추정치를 나타내는 신호를, 수정된 수신 신호로 결합하는 단계와,
    소프트 정보 결정 회로에 의해, 상기 수정된 수신 신호에 기초해서 상기 소프트 정보를 결정하는 단계
    를 포함하는,
    방법.
  23. 제 21 항에 있어서,
    상기 소프트 정보를 생성하는 단계는,
    BCJR 이퀄라이저에서, 상기 이퀄라이즈된 수신 신호를 수신하는 단계와,
    상기 BCJR 이퀄라이저에 의해, 상기 이퀄라이즈된 수신 신호에 기초해서 상기 소프트 정보를 결정하는 단계
    를 포함하는
    방법.
  24. 제 23 항에 있어서,
    상기 디지털 출력 신호를 상기 BCJR 이퀄라이저로 피드백하는 단계와,
    상기 BCJR 이퀄라이저에 의해, 상기 디지털 출력 신호에 기초해서 상기 소프트 정보를 결정하는 데 사용되는 분기 메트릭을 조정하는 단계
    를 더 포함하는 방법.
  25. 제 21 항 내지 제 24 항 중 어느 한 항에 있어서,
    상기 광 수신 신호는, 트레이닝 기간 동안에 사전 정의된 트렐리스 도에서 가능한 모든 상태 전이를 포함하는 이진 트레이닝 시퀀스로 인코딩되며,
    상기 방법은,
    상기 트레이닝 기간 동안 상기 2차 이퀄라이저 회로에 의해 결정된 상기 소프트 정보에 기초해서 이진 출력 시퀀스를 결정하는 단계와,
    상기 결정된 이진 출력 시퀀스에 기초해서, 상기 2차 이퀄라이저 회로에 의해 사용되는 상기 수동 광 네트워크의 상기 광 신호의 전송 채널의 비선형 모델을 적응시키는 단계
    를 더 포함하는 방법.
KR1020227009873A 2019-10-25 2020-09-28 수동 광 네트워크용 수신기 및 수신 방법 KR20220091462A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IN201941043527 2019-10-25
IN201941043527 2019-10-25
PCT/US2020/052994 WO2021080740A1 (en) 2019-10-25 2020-09-28 Receiver and receive method for a passive optical network

Publications (1)

Publication Number Publication Date
KR20220091462A true KR20220091462A (ko) 2022-06-30

Family

ID=75620713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227009873A KR20220091462A (ko) 2019-10-25 2020-09-28 수동 광 네트워크용 수신기 및 수신 방법

Country Status (4)

Country Link
KR (1) KR20220091462A (ko)
CN (1) CN114375550A (ko)
DE (1) DE112020005108T5 (ko)
WO (1) WO2021080740A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021243607A1 (en) * 2020-06-03 2021-12-09 Huawei Technologies Co., Ltd. Equalisation method and apparatus
CN115242584B (zh) * 2022-07-21 2023-12-01 苏州大学 一种优化基于查找表的mlse算法复杂度的方法和装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337948B2 (en) * 2003-06-10 2016-05-10 Alexander I. Soto System and method for performing high-speed communications over fiber optical networks
WO2009152668A1 (zh) * 2008-06-19 2009-12-23 华为技术有限公司 提供无源光网络系统中上行突发数据的方法及装置
GB2542109A (en) * 2015-06-26 2017-03-15 Univ Aston Mode division multiplexed passive optical network
US10142024B2 (en) * 2016-12-14 2018-11-27 Futurewei Technologies, Inc. Higher-level clock and data recovery (CDR) in passive optical networks (PONs)
US10153844B2 (en) * 2017-04-03 2018-12-11 Futurewei Technologies, Inc. Channel recovery in burst-mode, time-division multiplexing (TDM) passive optical networks (PONs)

Also Published As

Publication number Publication date
CN114375550A (zh) 2022-04-19
DE112020005108T5 (de) 2022-07-21
WO2021080740A1 (en) 2021-04-29
US20220286332A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
CN109328451B (zh) 用于预编码超奈奎斯特信令的系统和方法
US7738602B2 (en) Channel estimation and sequence for the reception of optical signal
US8085883B2 (en) Method and apparatus for delayed recursion decoder
KR102179217B1 (ko) Pon들(passive optical networks)에서의 상위-레벨 cdr(clock and data recovery)
US20160099818A1 (en) Hypotheses generation based on multidimensional slicing
WO2017059783A1 (en) Method and apparatus for residual phase noise compensation
KR102333415B1 (ko) 직접수신 광전송 신호처리 장치 및 방법
US20140255037A1 (en) Optical transmission for binary and duobinary modulation formats
KR20220091462A (ko) 수동 광 네트워크용 수신기 및 수신 방법
US7564925B2 (en) Analog-to-digital converter with a decision circuit and an optimized decision threshold
Castrillon et al. A new cycle slip compensation technique for ultra high speed coherent optical communications
US10924259B2 (en) Method and apparatus for binary signal reception, clock data recovery, and soft decoding
Wu et al. DFE state-tracking demapper for soft-input FEC in 800G data center interconnects
US11231740B2 (en) Clock recovery using between-interval timing error estimation
US12028194B2 (en) Receiver and receive method for a passive optical network
CN113055319B (zh) 一种信号均衡方法和装置
Wu et al. Low-Complexity Soft-Decision Detection for Combating DFE Burst Errors in IM/DD Links
NL2032758B1 (en) Reducing DFE-induced error propagation impact on soft-input decoding
US11817975B2 (en) Equalizer and an equalizer training unit for data-dependent distortion compensation
US11901954B2 (en) Electrical duobinary soft information receiver for NRZ modulation fiber transmission
US20240106536A1 (en) Method and apparatus for an equalizer based on viterbi algorithm
US20230308315A1 (en) Reduced-complexity maximum likelihood sequence detector suitable for m-ary signaling
Stojanovic An algorithm for AGC optimization in MLSE dispersion compensation optical receivers