KR20220085562A - 저손실을 위한 트랜스포머 및 이를 포함하는 장치 - Google Patents

저손실을 위한 트랜스포머 및 이를 포함하는 장치 Download PDF

Info

Publication number
KR20220085562A
KR20220085562A KR1020200175726A KR20200175726A KR20220085562A KR 20220085562 A KR20220085562 A KR 20220085562A KR 1020200175726 A KR1020200175726 A KR 1020200175726A KR 20200175726 A KR20200175726 A KR 20200175726A KR 20220085562 A KR20220085562 A KR 20220085562A
Authority
KR
South Korea
Prior art keywords
inductor
primary inductor
transformer
primary
capacitor
Prior art date
Application number
KR1020200175726A
Other languages
English (en)
Inventor
김기현
이상호
김진현
박현철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200175726A priority Critical patent/KR20220085562A/ko
Priority to PCT/KR2021/018978 priority patent/WO2022131753A1/ko
Priority to EP21907057.0A priority patent/EP4216241A4/en
Priority to CN202180083784.7A priority patent/CN116636137A/zh
Publication of KR20220085562A publication Critical patent/KR20220085562A/ko
Priority to US17/963,693 priority patent/US20230031672A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/347—Negative-feedback-circuit arrangements with or without positive feedback using transformers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45621—Indexing scheme relating to differential amplifiers the IC comprising a transformer for phase splitting the input signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 개시(disclosure)는 LTE(Long Term Evolution)와 같은 4G(4th generation) 통신 시스템 이후 보다 높은 데이터 전송률을 지원하기 위한 5G(5th generation) 또는 pre-5G 통신 시스템에 관련된 것이다. 본 개시의 다양한 실시 예들에 따르면, 트랜스포머(transformer)에 있어서, 제1 프라이머리 인덕터(primary inductor), 제2 프라이머리 인덕터 및 세컨더리 인덕터(secondary inductor)를 포함하고, 상기 세컨더리 인덕터는 상기 제1 프라이머리 인덕터 및 상기 제2 프라이머리 인덕터 사이에 배치되고, 상기 세컨더리 인덕터는 상기 제1 프라이머리 인덕터 및 상기 제2 프라이머리 인덕터와 이격되어 배치될 수 있다.

Description

저손실을 위한 트랜스포머 및 이를 포함하는 장치 {TRANSFORMER AND APPARATUS INCLUDING THEREOF FOR LOW LOSS}
본 개시(disclosure)는 일반적으로 무선 통신 시스템에 관한 것으로, 보다 구체적으로 무선 통신 시스템에서 저손실을 위한 트랜스포머(transformer) 및 이를 포함하는 장치에 관한 것이다.
4G(4th generation) 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G(5th generation) 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 4G 네트워크 이후(beyond 4G network) 통신 시스템 또는 LTE(long term evolution) 시스템 이후(post LTE) 시스템이라 불리어지고 있다.
높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파 대역에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive multi-input multi-output, massive MIMO), 전차원 다중입출력(full dimensional MIMO, FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔포밍(analog beam-forming), 및 대규모 안테나(large scale antenna) 기술들이 논의되고 있다.
또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀(advanced small cell), 클라우드 무선 액세스 네트워크(cloud radio access network, cloud RAN), 초고밀도 네트워크(ultra-dense network), 기기 간 통신(device to device communication, D2D), 무선 백홀(wireless backhaul), 이동 네트워크(moving network), 협력 통신(cooperative communication), CoMP(coordinated multi-points), 및 수신 간섭제거(interference cancellation) 등의 기술 개발이 이루어지고 있다.
이 밖에도, 5G 시스템에서는 진보된 코딩 변조(advanced coding modulation, ACM) 방식인 FQAM(hybrid frequency shift keying and quadrature amplitude modulation) 및 SWSC(sliding window superposition coding)과, 진보된 접속 기술인 FBMC(filter bank multi carrier), NOMA(non orthogonal Multiple Access), 및 SCMA(sparse code multiple access) 등이 개발되고 있다.
무선 통신 시스템에서 mmWave(millimeter wave) 대역의 신호를 송수신하는 전자 장치는 RF(radio frequency) 신호 처리를 위하여 RFIC(radio frequency integrated chip)를 포함할 수 있다. 이 때, RFIC는 트랜스포머 및 증폭기(amplifier)(예: 차동 증폭기(differential amplifier))를 포함할 수 있고, 트랜스포머는 출력단에서 증폭기와 연결될 수 있다. RFIC를 설계함에 있어 손실(loss)을 최소화하기 위해, 트랜스포머와 증폭기 사이에서 임피던스 매칭(impedance matching)이 요구될 수 있다. 이 때, 임피던스 매칭을 위해 트랜스포머의 입력단과 출력단에 커패시터(capacitor)가 추가적으로 배치될 필요가 있고, 추가된 커패시터에 의해 손실이 발생할 수 있다. 즉, 임피던스 매칭을 위해 부가되는 소자에 의해 손실이 발생하여 효율이 떨어질 수 있다. 따라서, 트랜스포머의 매칭에 따른 손실을 최소화하기 위하여 별도의 소자를 추가하지 않더라도 효율이 높은 트랜스포머의 구조가 요구된다.
상술한 바와 같은 논의를 바탕으로, 본 개시(disclosure)는, 무선 통신 시스템에서 이중(dual) 프라이머리 인덕터(primary inductor)를 포함하는 트랜스포머의 구조를 이용하여 매칭 손실(matching loss)을 최소화할 수 있는 구조를 제공한다.
또한, 본 개시는, 무선 통신 시스템에서 이중 프라이머리 인덕터를 포함하는 트랜스포머의 구조를 통하여 RFIC(radio frequency integrated circuit)의 사이즈를 최소화할 수 있다.
또한, 본 개시는, 무선 통신 시스템에서 이중(dual) 프라이머리 인덕터를 포함하는 트랜스포머의 구조를 이용하여 트랜스포머의 성능을 높일 수 있는 구조를 제공한다.
본 개시의 다양한 실시 예들에 따르면 트랜스포머(transformer)에 있어서, 제1 프라이머리 인덕터(primary inductor), 제2 프라이머리 인덕터 및 세컨더리 인덕터(secondary inductor)를 포함하고, 상기 세컨더리 인덕터는 상기 제1 프라이머리 인덕터 및 상기 제2 프라이머리 인덕터 사이에 배치되고, 상기 세컨더리 인덕터는 상기 제1 프라이머리 인덕터 및 상기 제2 프라이머리 인덕터와 이격되어 배치될 수 있다.
본 개시의 다양한 실시 예들에 따르면, 무선 통신 시스템의 전자 장치에 있어서, 복수의 RFIC(radio frequency integrated circuit)들을 포함하고, 상기 복수의 RFIC들 중 적어도 하나의 RFIC는 트랜스포머(transformer)를 포함하고, 상기 트랜스포머는 프라이머리 인덕터(primary inductor), 제2 프라이머리 인덕터 및 세컨더리 인덕터(secondary inductor)를 포함하고, 상기 세컨더리 인덕터는 상기 제1 프라이머리 인덕터 및 상기 제2 프라이머리 인덕터 사이에 배치되고, 상기 세컨더리 인덕터는 상기 제1 프라이머리 인덕터 및 상기 제2 프라이머리 인덕터와 이격되어 배치될 수 있다.
본 개시의 다양한 실시 예들에 따른 장치는, 프라이머리 인덕터(primary inductor)의 특정 구조를 통하여 추가 소자를 배치하지 않더라도 증폭기(amplifier)와 임피던스(impedance) 매칭(matching)을 가능하게 하고, 손실(loss)을 최소화할 수 있다.
본 개시의 다양한 실시 예들에 따른 장치는, 특정 구조를 갖는 프라이머리 인덕터를 통하여 RFIC(radio frequency integrated circuit)의 사이즈를 최소화할 수 있다.
본 개시의 다양한 실시 예들에 따른 장치는, 프라이머리 인덕터의 특정 구조를 통해 트랜스포머의 성능을 향상시킬 수 있다.
이 외에, 본 문서를 통해 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있다.
도 1은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템을 도시한다.
도 2a는 본 개시의 일 실시 예에 따른 트랜스포머(transformer)를 설명하기 위한 트랜스포머 구조의 예를 도시한다.
도 2b는 본 개시의 일 실시 예에 따른 트랜스포머 구조의 예를 도시한다.
도 3는 본 개시의 일 실시 예에 따른 트랜스포머 구조의 예를 도시한다.
도 4는 본 개시의 일 실시 예에 따른 트랜스포머 구조의 일부를 측면에서 바라본 사시도이다.
도 5a는 본 개시의 일 실시 예에 따른 전자 장치의 회로도의 예를 도시한다.
도 5b는 본 개시의 일 실시 예에 따른 전자 장치의 회로도의 다른 예를 도시한다.
도 6a는 본 개시의 일 실시 예에 따른 전자 장치의 구조를 나타내는 회로도의 예를 도시한다.
도 6b는 본 개시의 일 실시 예에 따른 트랜스포머의 성능을 도시하는 그래프의 예이다.
도 6c는 본 개시의 일 실시 예에 따른 트랜스포머의 성능을 도시하는 그래프의 다른 예이다.
도 7은 본 개시의 다양한 실시 예들에 따른 전자 장치의 기능적 구성을 도시한다.
도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.
본 개시에서 사용되는 용어들은 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 다른 실시 예의 범위를 한정하려는 의도가 아닐 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 용어들은 본 개시에 기재된 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다. 본 개시에 사용된 용어들 중 일반적인 사전에 정의된 용어들은, 관련 기술의 문맥상 가지는 의미와 동일 또는 유사한 의미로 해석될 수 있으며, 본 개시에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 경우에 따라서, 본 개시에서 정의된 용어일지라도 본 개시의 실시 예들을 배제하도록 해석될 수 없다.
이하에서 설명되는 본 개시의 다양한 실시 예들에서는 하드웨어적인 접근 방법을 예시로서 설명한다. 하지만, 본 개시의 다양한 실시 예들에서는 하드웨어와 소프트웨어를 모두 사용하는 기술을 포함하고 있으므로, 본 개시의 다양한 실시 예들이 소프트웨어 기반의 접근 방법을 제외하는 것은 아니다.
이하 설명에서 사용되는 전자 장치의 부품을 지칭하는 용어(예: 보드 구조, 기판, PCB(print circuit board), FPCB(flexible PCB), 모듈, 안테나, 안테나 소자, 회로, 프로세서, 칩, 구성요소, 기기), 부품의 형상을 지칭하는 용어(예: 구조체, 구조물, 지지부, 접촉부, 돌출부, 개구부), 구조체들 간 연결부를 지칭하는 용어(예: 연결선, 급전선(feeding line), 연결부, 접촉부, 급전부(feeding unit), 지지부, 컨택 구조체, 도전성 부재, 조립체(assembly)), 회로를 지칭하는 용어(예: PCB, FPCB, 신호선, 급전선, 데이터 라인(data line), RF 신호 선, 안테나 선, RF 경로, RF 모듈, RF 회로) 등은 설명의 편의를 위해 예시된 것이다. 따라서, 본 개시가 후술되는 용어들에 한정되는 것은 아니며, 동등한 기술적 의미를 가지는 다른 용어가 사용될 수 있다. 또한, 이하 사용되는 '...부', '...기', '...물', '...체' 등의 용어는 적어도 하나의 형상 구조를 의미하거나 또는 기능을 처리하는 단위를 의미할 수 있다.
mmWave 대역의 신호를 이용하는 전자 장치에 있어서, 전자 장치는 신호의 처리를 위하여 RFIC(radio frequency integrated circuit)을 포함할 수 있다. 이 때, RFIC 내부에 증폭기(예: 차동 증폭기(differential amplifier))와 트랜스포머(transformer)가 배치될 수 있고, 증폭기와 트랜스포머 사이의 임피던스 매칭(impedance matching)을 위해 소자(예: 커패시터(capacitor))를 추가적으로 배치하여 매칭하였다. 그러나, 임피던스 매칭을 위해 소자를 추가적으로 배치함으로써, 추가되는 소자에 의한 손실(loss)이 발생될 수 있어, 전자 장치의 효율이 떨어질 수 있다.
이하, 본 개시에서는 트랜스포머의 입력단에 배치되는 프라이머리 인덕터(primary inductor)를 이중(dual)으로 형성하여 추가적인 소자를 배치하지 않고 임피던스 매칭을 하여 손실을 최소화하기 위한 구조를 제안한다. 프라이머리 인덕터를 이중으로 형성하여 프라이머리 인덕터들과 세컨더리 인덕터(secondary inductor) 사이에 형성되는 기생 커패시터(parasitic capacitor)를 통해 임피던스 매칭을 함으로써 손실을 최소화할 수 있다.
다만, 본 개시에 따른 구조가 이에 한정되는 것은 아니다. 예를 들어, 본 개시의 일 실시 예에 따른 트랜스포머는 하나의 프라이머리 인덕터와 이중으로 형성되는 세컨더리 인덕터를 포함할 수 있다. 다른 예를 들어, 본 개시의 일 실시 예에 따른 트랜스포머는 이중 프라이머리 인덕터가 아닌 3개 이상의 다중(multiple) 프라이머리 인덕터를 포함할 수 있다. 또 다른 예를 들어, 본 개시의 일 실시 예에 따른 트랜스포머는 이중 세컨더리 인덕터가 아닌 3개 이상의 다중 세컨더리 인덕터를 포함할 수 있다. 이하에서는, 설명의 편의를 위하여 이중 프라이머리 인덕터 및 하나의 세컨더리 인덕터를 포함하는 트랜스포머를 기준으로 하여 설명한다.
도 1은 본 개시의 다양한 실시 예들에 따른 무선 통신 시스템을 도시한다. 도 1은 무선 통신 시스템에서 무선 채널을 이용하는 노드(node)들의 일부로서, 기지국(110), 단말(120), 및 단말(130)을 예시한다. 도 1은 하나의 기지국만을 도시하나, 기지국(110)과 동일 또는 유사한 다른 기지국이 더 포함될 수 있다.
기지국(110)은 단말들(120, 130)에게 무선 접속을 제공하는 네트워크 인프라스트럭쳐(infrastructure)이다. 기지국(110)은 신호를 송신할 수 있는 거리에 기초하여 일정한 지리적 영역으로 정의되는 커버리지(coverage)를 가진다. 기지국(110)은 기지국(base station) 외에 '액세스 포인트(access point, AP)', '이노드비(eNodeB, eNB)', '5G 노드(5th generation node)', '무선 포인트(wireless point)', '송수신 포인트(transmission/reception point, TRP)' 또는 이와 동등한 기술적 의미를 가지는 다른 용어로 지칭될 수 있다.
단말(120) 및 단말(130) 각각은 사용자에 의해 사용되는 장치로서, 기지국(110)과 무선 채널을 통해 통신을 수행한다. 경우에 따라, 단말(120) 및 단말(130) 중 적어도 하나는 사용자의 관여 없이 운영될 수 있다. 즉, 단말(120) 및 단말(130) 중 적어도 하나는 기계 타입 통신(machine type communication, MTC)을 수행하는 장치로서, 사용자에 의해 휴대되지 아니할 수 있다. 단말(120) 및 단말(130) 각각은 단말(terminal) 외 '사용자 장비(user equipment, UE)', '이동국(mobile station)', '가입자국(subscriber station)', '고객 댁내 장치'(customer premises equipment, CPE), '원격 단말(remote terminal)', '무선 단말(wireless terminal)', '전자 장치(electronic device)', 또는 '사용자 장치(user device)' 또는 이와 동등한 기술적 의미를 가지는 다른 용어로 지칭될 수 있다.
기지국(110), 단말(120), 단말(130)은 밀리미터 파(mmWave) 대역(예: 28GHz, 30GHz, 38GHz, 60GHz)에서 무선 신호를 송신 및 수신할 수 있다. 이때, 채널 이득의 향상을 위해, 기지국(110), 단말(120), 단말(130)은 빔포밍(beamforming)을 수행할 수 있다. 여기서, 빔포밍은 송신 빔포밍 및 수신 빔포밍을 포함할 수 있다. 즉, 기지국(110), 단말(120), 단말(130)은 송신 신호 또는 수신 신호에 방향성(directivity)을 부여할 수 있다. 이를 위해, 기지국(110) 및 단말들(120, 130)은 빔 탐색(beam search) 또는 빔 관리(beam management) 절차를 통해 서빙(serving) 빔들(112, 113, 121, 131)을 선택할 수 있다. 서빙 빔들(112, 113, 121, 131)이 선택된 후, 이후 통신은 서빙 빔들(112, 113, 121, 131)을 송신한 자원과 QCL(quasi co-located) 관계에 있는 자원을 통해 수행될 수 있다.
본 개시의 일 실시 예에 따른 트랜스포머의 구조는 mmWave 대역의 신호를 송신 또는 수신하는 전자 장치에서 이용될 수 있다. 예를 들어, 도 1의 기지국(110)이 mmWave 대역의 신호를 송신 또는 수신하는 경우, 기지국(110)에 배치되는 트랜스포머는 본 개시의 일 실시 예에 따른 트랜스포머 구조로 형성될 수 있다. 다른 예를 들어, 도 1의 단말들(120, 130)이 mmWave 대역의 신호를 송신 또는 수신하는 경우, 단말들(120, 130)에 배치되는 트랜스포머는 본 개시의 일 실시 예에 따른 트랜스포머 구조로 형성될 수 있다.
이하 도 2a 및 도 2b에서, 기존의 트랜스포머 구조와 대비하여 본 개시의 일 실시 예에 따른 트랜스포머의 구조에 대하여 설명한다.
도 2a는 본 개시의 일 실시 예에 따른 트랜스포머(transformer)를 설명하기 위한 트랜스포머 구조의 예를 도시한다. 도 2a의 왼쪽 도면에는 기존 트랜스포머 구조를 위에서 바라본 사시도가 도시되고, 오른쪽 도면에는 기존 트랜스포머 구조를 측면에서 바라본 사시도가 도시된다. 설명의 편의를 위하여 입력단의 전압을 2배로 출력하는 트랜스포머(즉, 1:2 트랜스포머)를 예시로 도시한다. 다만, 본 개시의 실시 예들이 1:2 이득을 제공하는 트랜스포머 구조에 한정되는 것은 아니다. 예를 들어, 본 개시의 일 실시 예에 따른 트랜스포머 구조는 1:n(n은 1,2,3,4 ??) 트랜스포머에도 적용될 수 있다.
도 2a의 왼쪽 도면을 참고하면, 기존의 트랜스포머(200)는 프라이머리 인덕터(primary inductor)(210)와 세컨더리 인덕터(secondary inductor)(220), 프라이머리 커패시터(primary capacitor)(231) 및 세컨더리 커패시터(secondary capacitor)(232)를 포함할 수 있다. 트랜스포머(200)는 프라이머리 인덕터(210)의 입력단의 전압을 세컨더리 인덕터(220)의 출력단의 전압으로 변환(transform)할 수 있다. 프라이머리 커패시터(231)는 상호 인덕턴스(mutual inductance)에 의한 누설(leakage)을 보상하기 위해 배치될 수 있다. 세컨더리 커패시터(232)는 세컨더리 인덕터(220)와 연결되는 증폭기(amplifier)와 임피던스 매칭을 위하여 배치될 수 있다. 특히, 트랜스포머(200)의 세컨더리 인덕터(220)와 연결되는 증폭기가 소형인 경우, 증폭기의 입력단(즉, 변압기의 출력단)의 입력 임피던스의 크기를 줄이기 위해 세컨더리 커패시터(232)가 요구될 수 있다. 다만, 이와 같은 프라이머리 커패시터(231)와 세컨더리 커패시터(232)가 추가적으로 배치됨으로써, 프라이머리 커패시터(231)와 세컨더리 커패시터(232)에 의한 손실(loss)이 발생될 수 있다.
도 2a의 오른쪽 도면을 참고하면, 프라이머리 인덕터(210)와 세컨더리 인덕터(220)는 특정 영역이 중첩(overlap)되도록 하여 평행하게 배치된다. 이에 따라, 프라이머리 인덕터(210)와 세컨더리 인덕터(220) 사이에는 기생 커패시터(parasitic capacitor, Cpara)가 형성된다. 상술한 도 2a의 기존의 트랜스포머(200) 구조와 비교하여 도 2b에서는 본 개시의 일 실시 예에 따른 프라이머리 인덕터를 이중(dual)으로 형성하고, 두 개의 프라이머리 인덕터들 사이에 세컨더리 인덕터를 배치하는 트랜스포머(이하, 이중 프라이머리 인덕터 트랜스포머) 구조를 설명한다.
도 2b를 참고하면, 본 개시의 일 실시 예에 따른 트랜스포머 구조의 예를 도시한다. 도 2b의 왼쪽 도면에는 기존 트랜스포머 구조를 위에서 바라본 사시도가 도시되고, 오른쪽 도면에는 기존 트랜스포머 구조를 측면에서 바라본 사시도가 도시된다. 설명의 편의를 위하여 입력단의 전압을 2배로 출력하는 트랜스포머(즉, 1:2 트랜스포머)를 예시로 도시한다. 다만, 본 개시의 실시 예들이 1:2 이득을 제공하는 트랜스포머 구조에 한정되는 것은 아니다. 예를 들어, 본 개시의 일 실시 예에 따른 트랜스포머 구조는 1:n(n은 1,2,3,4 ??) 트랜스포머에도 적용될 수 있다.
도 2b의 왼쪽 도면을 참고하면, 트랜스포머(250)는 프라이머리 인덕터(primary inductor)(260) 및 세컨더리 인덕터(secondary inductor)(270)를 포함할 수 있고, 프라이머리 인덕터(260)는 제1 프라이머리 인덕터 (261) 및 제2 프라이머리 인덕터(262)를 포함할 수 있다. 일 실시 예에 따르면, 제1 프라이머리 인덕터(261)는 세컨더리 인덕터(270)의 제1 면에 대응하여 배치될 수 있다. 예를 들어, 제1 프라이머리 인덕터(261)는 세컨더리 인덕터(270)의 상측면을 의미하는 제1 면에 대응하여 배치될 수 있다. 일 실시 예에 따르면, 제1 프라이머리 인덕터(261)는 세컨더리 인덕터(270)와 제1 거리를 이격하여 평행하게 배치될 수 있다. 다만 본 개시가 이에 한정되는 것은 아니며, 다른 일 실시 예에 따라 제1 프라이머리 인덕터(261)는 세컨더리 인덕터(270)와 평행하지 않게 배치될 수 있다. 예를 들어, 인덕터들의 금속 층들이 서로 평행하지 않거나, 인덕터들 간 공간이 서로 다른 유전율들을 갖거나, 혹은 인덕터들 간의 거리의 차이가 있을 수 있다. 그러나, 이러한 경우에도, 전기적으로 평행한 성분 벡터들을 갖는 트랜스포머에도 본 개시의 실시 예들이 적용될 수 있다.
일 실시 예에 따르면, 제1 프라이머리 인덕터(261)는 금속(metal)으로 형성될 수 있다. 후술하는 바와 같이, 세컨더리 인덕터(270) 또한 금속으로 형성될 수 있는 바, 제1 프라이머리 인덕터(261)와 세컨더리 인덕터(270)를 통과하는 전류들에 의해, 기생 커패시터(parasitic capacitor, Cpara)가 형성될 수 있다. Cpara의 커패시턴스(capacitance)는 제1 프라이머리 인덕터(261)와 세컨더리 인덕터(270)를 형성하는 금속, 제1 프라이머리 인덕터(261)와 세컨더리 인덕터(270)가 중첩되는 영역의 면적, 제1 프라이머리 인덕터(261)와 세컨더리 인덕터(270) 사이의 간격인 제1 거리, 제1 프라이머리 인덕터(261)와 세컨더리 인덕터(270) 사이의 영역인 제1 영역의 유전율 중 적어도 하나에 의해 결정될 수 있다.
일 실시 예에 따르면, 제2 프라이머리 인덕터(262)는 제1 프라이머리 인덕터(261)와 동일한 특성을 가질 수 있다. 예를 들어, 제2 프라이머리 인덕터(262)는 제1 프라이머리 인덕터(261)와 동일한 금속에 의해 형성될 수 있다. 다른 예를 들어, 제2 프라이머리 인덕터(262)는 제1 프라이머리 인덕터(261)와 동일한 물리적 구조(예: 길이, 면적, 두께 등)를 통해 형성될 수 있다. 또한, 제2 프라이머리 인덕터(262)는 도 2b의 오른쪽 도면과 같이 제1 프라이머리 인덕터(261)와 연결부(263)에 의해 연결될 수 있다. 제2 프라이머리 인덕터(262)는 제1 프라이머리 인덕터(261)와 연결될 수 있고, 이에 따라 하나의 입력단이 공유될 수 있다. 다만, 도 2b에서는 제1 프라이머리 인덕터(261)보다 제2 프라이머리 인덕터(262)가 넓은 면적을 갖도록 도시되어 있으나, 이는 설명의 편의를 위한 것일 뿐, 본 개시가 이에 한정되는 것은 아니다. 하지만, 본 개시가 이에 한정되는 것은 아니며, 제2 프라이머리 인덕터(262)는 제1 프라이머리 인덕터(261)와 동일한 특성을 가지지 않을 수 있다. 후술하는 바와 같이, 제2 프라이머리 인덕터(262)의 추가에 의해 형성되는 기생 커패시터의 커패시턴스를 고려하여, 제2 프라이머리 인덕터(262)는 제1 프라이머리 인덕터(261)와 다른 금속으로 형성되거나 다른 물리적 구조로 형성될 수 있다.
일 실시 예에 따르면, 제2 프라이머리 인덕터(262)는 세컨더리 인덕터(270)의 제2 면에 대응하여 배치될 수 있다. 예를 들어, 제2 프라이머리 인덕터(262)는 세컨더리 인덕터(270)의 하측면을 의미하는 제2 면에 대응하여 배치될 수 있다. 다시 말해서, 제2 면은 제1 면의 반대방향을 의미할 수 있다. 일 실시 예에 따르면, 제2 프라이머리 인덕터(262)는 세컨더리 인덕터(270)와 제2 거리를 이격하여 평행하게 배치될 수 있다. 다만 본 개시가 이에 한정되는 것은 아니며, 다른 일 실시 예에 따라 제2 프라이머리 인덕터(262)는 세컨더리 인덕터(270)와 평행하지 않게 배치될 수 있다.
일 실시 예에 따르면, 제2 프라이머리 인덕터(262)는 금속(metal)으로 형성될 수 있다. 후술하는 바와 같이, 세컨더리 인덕터(270) 또한 금속으로 형성될 수 있는 바, 제2 프라이머리 인덕터(262)와 세컨더리 인덕터(270)를 통과하는 전류들에 의해, 기생 커패시터(parasitic capacitor, C-add)가 형성될 수 있다. Cadd의 커패시턴스(capacitance)는 제2 프라이머리 인덕터(262)와 세컨더리 인덕터(270)를 형성하는 금속, 제2 프라이머리 인덕터(262)와 세컨더리 인덕터(270)가 중첩되는 영역의 면적, 제2 프라이머리 인덕터(262)와 세컨더리 인덕터(270) 사이의 간격인 제2 거리, 제2 프라이머리 인덕터(262)와 세컨더리 인덕터(270) 사이의 영역인 제2 영역의 유전율 중 적어도 하나에 의해 결정될 수 있다.
일 실시 예에 따르면, 세컨더리 인덕터(secondary inductor)(270)는 적어도 하나의 금속 층(metal layer)에 의해 형성될 수 있다. 예를 들어, 도 2a 및 도 2b와 같이 트랜스포머 구조가 1:2 트랜스포머인 경우, 세컨더리 인덕터(270)는 변압을 위하여 2개의 금속 층들로 형성될 수 있다. 다만 본 개시가 이에 한정되는 것은 아니다. 예를 들어, 세컨더리 인덕터(270)는 하나의 금속층에 의해 형성될 수 있다. 다른 예를 들어, 세컨더리 인덕터(270)는 3개의 금속 층에 의해 형성될 수 있다. 다시 말해서, 트랜스포머의 사용 형태 등을 고려하여 세컨더리 인덕터(270)의 구조는 변경될 수 있다.
일 실시 예에 따르면, 세컨더리 인덕터(270)는 제1 프라이머리 인덕터(261)와 대응되는 방향에 제1 면, 제2 프라이머리 인덕터(262)와 대응되는 방향에 제2 면을 포함할 수 있다. 또한, 세컨더리 인덕터(270)는 제1 프라이머리 인덕터(261)와 제1 거리를 이격하여 평행하게 배치될 수 있고, 제2 프라이머리 인덕터(262)와 제2 거리를 이격하여 평행하게 배치될 수 있다. 다른 일 실시 예에 따르면, 세컨더리 인덕터(270)는 제1 프라이머리 인덕터(261) 및 제2 프라이머리 인덕터(262)와 평행하지 않게 배치될 수 있다.
일 실시 예에 따르면, 세컨더리 인덕터(270)와 제1 프라이머리 인덕터(261)의 사이에는 기생 커패시터로서 Cpara가 형성될 수 있고, 세컨더리 인덕터(270)와 제2 프라이머리 인덕터(262)의 사이에는 기생 커패시터로서 Cadd가 형성될 수 있다. 도 4에서 후술하는 바와 같이, 제1 프라이머리 인덕터(261)와 제2 프라이머리 인덕터(262)가 완전하게 동일한 인덕터이고, 제1 영역 및 제2 영역의 유전율이 동일한 경우, Cadd는 Cpara와 동일하게 형성될 수 있다.
도 2b의 오른쪽 도면을 참고하면, 트랜스포머(250)의 제1 프라이머리 인덕터(261)와 제2 프라이머리 인덕터(262)는 연결부(263)에 의해 연결될 수 있다. 예를 들어, 제1 프라이머리 인덕터(261)는 연결부(263)에 수직으로 연결될 수 있고, 제2 프라이머리 인덕터(262)는 연결부(263)에 수직으로 연결될 수 있다. 따라서, 제1 프라이머리 인덕터(261)와 제2 프라이머리 인덕터(262)는 서로 평행하게 배치될 수 있다. 또한, 제1 프라이머리 인덕터(261), 제2 프라이머리 인덕터(262) 및 세컨더리 인덕터(270)는 서로 평행하게 배치될 수 있다.
상술한 바와 같이, 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머 구조는 두 개의 프라이머리 인덕터들과 하나의 세컨더리 인덕터에 의해 트랜스포머가 형성될 수 있다. 이에 따라, 하나의 프라이머리 인덕터와 세컨더리 인덕터 사이에서 발생되는 기생 커패시터(Cpara)뿐만 아니라, 다른 하나의 프라이머리 인덕터와 세컨더리 인덕터 사이에서 발생되는 추가 기생 커패시터(Cadd)를 통해 트랜스포머 입력단 및 출력단에 커패시터를 추가로 배치하지 않더라도 임피던스 매칭이 가능한 트랜스포머가 형성될 수 있다. 하나의 프라이머리 인덕터를 더 추가함으로써, 커패시터가 추가로 배치되지 않기 때문에 손실(loss)이 최소화될 수 있다.
이하 도 3 및 도 4에서는 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머 구조 및 상기 구조에 따른 인덕터들의 성능 향상을 설명한다. 다만, 본 개시에 따른 구조가 이에 한정되는 것은 아니다. 예를 들어, 본 개시의 일 실시 예에 따른 트랜스포머는 하나의 프라이머리 인덕터와 이중으로 형성되는 세컨더리 인덕터를 포함할 수 있다. 다른 예를 들어, 본 개시의 일 실시 예에 따른 트랜스포머는 이중 프라이머리 인덕터가 아닌 3개 이상의 다중(multiple) 프라이머리 인덕터를 포함할 수 있다. 또 다른 예를 들어, 본 개시의 일 실시 예에 따른 트랜스포머는 이중 세컨더리 인덕터가 아닌 3개 이상의 다중 세컨더리 인덕터를 포함할 수 있다. 이하에서는, 설명의 편의를 위하여 이중 프라이머리 인덕터 및 하나의 세컨더리 인덕터를 포함하는 트랜스포머를 기준으로 하여 설명한다.
도 3은 본 개시의 일 실시 예에 따른 트랜스포머 구조의 예를 도시한다. 도 3은 설명의 편의를 위해, 트랜스포머(300)의 사시도를 도시한다. 또한, 트랜스포머(300)는 입력단의 전압을 2배로 출력하는 트랜스포머(즉, 1:2 트랜스포머)를 예시로 도시한다. 다만, 본 개시의 실시 예들이 1:2 이득을 제공하는 트랜스포머 구조에 한정되는 것은 아니다. 예를 들어, 본 개시의 일 실시 예에 따른 트랜스포머 구조는 1:n(n은 1,2,3,4 ??) 트랜스포머에도 적용될 수 있다.
도 3을 참고하면, 트랜스포머(300)는 프라이머리 인덕터(primary inductor)(310) 및 세컨더리 인덕터(secondary inductor)(320)를 포함할 수 있고, 프라이머리 인덕터(310)는 제1 프라이머리 인덕터(311) 및 제2 프라이머리 인덕터(312)를 포함할 수 있다. 도 3의 트랜스포머(300)는 도 2b의 트랜스포머(250)와 동일하게 이해될 수 있다. 예를 들어, 도 3의 제1 프라이머리 인덕터(311)에 대한 설명은 도 2b의 제1 프라이머리 인덕터(261)에 대한 설명이 적용될 수 있다. 따라서, 이하 동일하게 적용될 수 있는 설명은 생략한다.
도 3을 참고하면, 제1 프라이머리 인덕터(311) 및 제2 프라이머리 인덕터(312)는 xy평면에 평행하게 배치될 수 있고, 세컨더리 인덕터(320)는 xy평면에 평행하게 배치될 수 있다. 또한, 제1 프라이머리 인덕터(311), 제2 프라이머리 인덕터(312) 및 세컨더리 인덕터(320)는 z축에 대응하여 층으로 형성될 수 있다. 즉, 제1 프라이머리 인덕터(311)와 제2 프라이머리 인덕터(312)를 연결하는 연결부는 z축을 따라 형성될 수 있다. 다만, 본 개시가 이에 한정되는 것은 아니며, 상술한 바와 같이 제1 프라이머리 인덕터(310), 제2 프라이머리 인덕터(312) 또는 세컨더리 인덕터(320)가 xy평면에 평행하지 않게 형성되는 경우라도, 전기적으로 평행하게 형성되는 경우에도 본 개시의 일 실시 예로서 적용될 수 있다.
도 4는 본 개시의 일 실시 예에 따른 트랜스포머 구조의 일부를 측면에서 바라본 사시도이다. 즉, 도 4는 도 3의 트랜스포머(300)의 일 부분을 측면에서 바라본 사시도를 의미할 수 있다. 설명의 편의를 위하여, 도 4의 트랜스포머(400)는 실질적으로 평행함을 가정하여 설명하나 상술한 바와 같이 본 개시가 이에 한정되는 것은 아니며, 전기적으로 평행한 경우에도 적용될 수 있다.
도 4를 참고하면, 트랜스포머(400)는 제1 프라이머리 인덕터(311), 제2 프라이머리 인덕터(312) 및 세컨더리 인덕터(320)를 포함할 수 있고, 세컨더리 인덕터(320)는 2개의 금속 층으로 형성될 수 있다. 다만, 본 개시가 이에 한정되는 것은 아니다. 예를 들어, 세컨더리 인덕터(320)는 1개의 금속 층으로 형성될 수 있다. 다른 예를 들어 세컨더리 인덕터(320)는 3개 이상의 금속 층으로 형성될 수 있다. 즉, 세컨더리 인덕터(320)는 적어도 하나의 금속 층에 의해 형성될 수 있다.
일 실시 예에 따르면, 제1 프라이머리 인덕터(311)와 세컨더리 인덕터(320)에 의해 기생 커패시터(Cpara)가 형성될 수 있고, 제1 프라이머리 인덕터(311)에 의해 R1이 형성될 수 있다. 상기 Cpara의 커패시턴스(capacitance)는 제1 프라이머리 인덕터(311)와 세컨더리 인덕터(320)를 형성하는 금속, 제1 프라이머리 인덕터(311)와 세컨더리 인덕터(320)가 중첩되는 영역의 면적, 제1 프라이머리 인덕터(311)와 세컨더리 인덕터(320) 사이의 간격인 제1 거리, 제1 프라이머리 인덕터(311)와 세컨더리 인덕터(320) 사이의 영역인 제1 영역의 유전율 중 적어도 하나에 의해 결정될 수 있다. 상기 R1은 제1 프라이머리 인덕터(311)에 의해 형성되는 저항을 의미할 수 있다.
또한, 제2 프라이머리 인덕터(312)와 세컨더리 인덕터(320)에 의해 추가 기생 커패시터(Cadd)가 형성될 수 있고, 제2 프라이머리 인덕터(312)에 의해 R2가 형성될 수 있다. 상기 Cadd의 커패시턴스(capacitance)는 제2 프라이머리 인덕터(312)와 세컨더리 인덕터(320)를 형성하는 금속, 제2 프라이머리 인덕터(312)와 세컨더리 인덕터(320)가 중첩되는 영역의 면적, 제2 프라이머리 인덕터(312)와 세컨더리 인덕터(320) 사이의 간격인 제2 거리, 제2 프라이머리 인덕터(312)와 세컨더리 인덕터(320) 사이의 영역인 제2 영역의 유전율 중 적어도 하나에 의해 결정될 수 있다. 상기 R2는 제2 프라이머리 인덕터(312)에 의해 형성되는 저항을 의미할 수 있다. 다시 말해서, 제1 프라이머리 인덕터(311)와 제2 프라이머리 인덕터(312)가 동일한 인덕터인 경우, R2와 R1은 동일한 저항을 의미할 수 있다.
일 실시 예에 따르면, 제1 프라이머리 인덕터(311)가 세컨더리 인덕터(320)를 기준으로 대칭되어 제2 프라이머리 인덕터(312)와 동일한 조건으로 형성되는 경우, Cadd는 Cpara--와 동일하게 형성될 수 있다. 상기 동일한 조건으로 형성된다는 것은 제1 거리와 제2 거리가 동일하고, 제1 영역의 유전율과 제2 영역의 유전율이 동일하며, 제1 프라이머리 인덕터(311)와 대응되는 세컨더리 인덕터(320)의 금속 층과 제2 프라이머리 인덕터(312)와 대응되는 세컨더리 인덕터(320)의 금속 층이 동일한 인덕터로 형성되는 경우를 의미할 수 있다.
일 실시 예에 따르면, 제1 프라이머리 인덕터(311)와 제2 프라이머리 인덕터(312)는 연결부(미도시)에 의해 연결되고, 동일한 노드(node)로서 동일한 전위가 형성될 수 있다. 또한, 프라이머리 인덕터들(311, 312)는 입력단과 연결되어 있고, 세컨더리 인덕터(320)는 출력단과 연결되어 있는 바, R1과 R2는 병렬로 연결된 저항들을, Cpara와 Cadd는 병렬로 연결된 커패시터들을 의미할 수 있다.
일 실시 예에 따라, 제1 프라이머리 인덕터(311) 및 세컨더리 인덕터(320)들과 평행하게 제2 프라이머리 인덕터(312)를 추가적으로 배치하는 경우, 트랜스포머(400)를 구성하는 인덕터들의 성능이 향상될 수 있다. 다시 말해서, 제2 프라이머리 인덕터(312)가 제1 프라이머리 인덕터(311) 및 세컨더리 인덕터(320)와 병렬로 연결되는 경우 트랜스포머(400)의 성능이 향상될 수 있다. 예를 들어, 제1 프라이머리 인덕터(311)의 품질 계수(Quality factor)를 Q1이라 하고, 제2 프라이머리 인덕터(312)의 품질 계수를 Q2이라 할 때, 품질 계수는 저항과 반비례하는 관계일 수 있다. 이 때, 도 4의 R1과 R2가 병렬로 연결되어 저항이 감소되는 바, Q1, Q2는 증가될 수 있다. 즉, 프라이머리 인덕터들(311, 312)의 주파수 선택 특성(품질)이 향상될 수 있다. 다른 예를 들어, 프라이머리 인덕터(310)와 세컨더리 인덕터(320) 사이의 결합 계수(coupling factor)를 K라고 할 때, 결합 계수는 인덕터들의 인덕턴스(inductance)들의 곱과 반비례할 수 있다. 이 때, 제1 프라이머리 인덕터(311)와 제2 프라이머리 인덕터(312)는 병렬로 연결될 수 있기 때문에 병렬 연결에 의해 프라이머리 인덕터(310)의 인덕턴스(inductance)가 감소되는 바, 프라이머리 인덕터(310)와 세컨더리 인덕터(320) 사이의 K는 증가될 수 있다.
다시 말해서, 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머는 인덕터들의 성능을 향상시킬 수 있다. 제2 프라이머리 인덕터(312)를 추가함으로써, 제1 프라이머리 인덕터(311) 및 제2 프라이머리 인덕터(312)의 품질 계수들은 증가될 수 있고, 프라이머리 인덕터(310)와 세컨더리 인덕터(320) 사이의 결합 계수도 증가될 수 있다.
이하, 도 5a 및 도 5b에서는 제2 프라이머리 인덕터(312)를 추가로 배치함에 따라 발생되는 Cadd를 세컨더리 인덕터(320)와 연결되는 증폭기(미도시)의 임피던스와 매칭(impedance matching)되도록 구성함으로써 손실(loss)을 최소화함을 설명한다.
도 5a는 본 개시의 일 실시 예에 따른 전자 장치의 회로도의 예를 도시한다. 도 5a는 도 2b 내지 도 4에서 개시된 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머를 포함하는 전자 장치의 회로도의 예를 도시한다. 도 5a는 설명의 편의를 위하여, 입력단의 전압을 2배로 출력하는 트랜스포머(즉, 1:2 트랜스포머)를 예시로 도시한다. 다만, 본 개시의 실시 예들이 1:2 이득을 제공하는 트랜스포머 구조에 한정되는 것은 아니다. 예를 들어, 본 개시의 일 실시 예에 따른 트랜스포머 구조는 1:n(n은 1,2,3,4 ??) 트랜스포머에도 적용될 수 있다.
도 5a를 참고하면, 전자 장치(500)는 트랜스포머(510)와 증폭기(amplifier)를 포함할 수 있다. 일 실시 예에 따르면, 트랜스포머(510)는 제1 프라이머리 인덕터와 제2 프라이머리 인덕터는 하나의 프라이머리 인덕터로 대체되어 입력단에 배치될 수 있고, 세컨더리 인덕터는 출력단에 배치될 수 있다. 이 때, 입력단의 전압을 v1이라 하고, 출력단의 전압을 v2라고 할 때, v1은 프라이머리 인덕터 기준으로 위를 +, 아래를 -로 하여 정의될 수 있고, v2는 세컨더리 인덕터 기준으로 위를 -, 아래를 +로하여 전위가 정의될 수 있다. 도 4에서 도시된 바와 같이, 제1 프라이머리 인덕터와 세컨더리 인덕터 사이에 형성되는 기생 커패시턴스(Cpara)는 입력단과 출력단 사이에 연결되도록 표현될 수 있고, 제2 프라이머리 인덕터와 세컨더리 인덕터 사이에 형성되는 추가 기생 커패시턴스(Cadd)는 입력단과 출력단 사이에 연결되도록 표현될 수 있다. 이 때, 도 4를 참고하면 Cpara와 Cadd는 병렬 연결로 이해될 수 있는 바, 두 커패시터의 커패시턴스합은 Cadd+Cpara로 표현될 수 있다. 일 실시 예에 따르면, 증폭기는 하나의 등가 저항(RTR)과 하나의 등가 커패시터(CTR)로 표현될 수 있다. 또한, 도 5a의 VCT는 중앙탭(center tap) 단자의 전압을 의미할 수 있고, 이는 교류상 GND와 동일하게 이해될 수 있다.
상술한 바와 같이, 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머를 포함하는 전자 장치를 등가 회로로 표현하면 도 5a와 같이 도시될 수 있다. 이 때, 추가된 프라이머리 인덕터(예: 제2 프라이머리 인덕터)에 의해서 형성되는 Cadd는 증폭기의 등가 커패시터인 CTR과 임피던스 매칭(impedance matching)될 수 있다. 이하 도 5b에서는, Cadd가 프라이머리 인덕터 및 세컨더리 인덕터에 병렬로 연결된 커패시터들로 대체될 수 있고, 이에 따라 Cadd가 임피던스 매칭을 가능하게 함을 설명한다.
도 5b는 본 개시의 일 실시 예에 따른 전자 장치의 회로도의 다른 예를 도시한다. 도 5b의 전자 장치(500)는 도 5a의 전자 장치(500)와 동일하게 이해될 수 있다. 즉, 도 5b의 회로는 도 5a의 회로와 등가인 회로를 의미할 수 있다.
도 5b를 참고하면, 전자 장치(500)는 트랜스포머(510)를 포함할 수 있다. 이 때, 트랜스포머(510)는 제1 구조(520), 제1 커패시터(C1) 및 제2 커패시터(C2-)를 ㅋ포함할 수 있다. 일 실시 예에 따르면, 제1 구조(520)는 기존의 트랜스포머(즉, 하나의 프라이머리 인덕터와 하나의 세컨더리 인덕터를 포함하는 트랜스포머)와 동일한 구조를 의미할 수 있다. 다만, 제1 구조(520)는 이중 프라이머리 인덕터를 이용함으로써, 기존의 프라이머리 인덕터에 비하여 높은 품질 계수(Q)를 가질 수 있다.
일 실시 예에 따르면, 프라이머리 인덕터와 세컨더리 인덕터 사이에 형성되는 기생 커패시터(Cpara)가 입력단과 출력단 사이에 연결되도록 형성될 수 있다. 다시 말해서, 제1 구조(520)는 프라이머리 인덕터 중 제1 프라이머리 인덕터와 세컨더리 인덕터 사이에 형성되는 Cpara를 포함할 수 있다. 다만, 제1 구조(520)는 제2 프라이머리 인덕터와 세컨더리 인덕터 사이에 형성되는 Cadd를 포함하지 않을 수 있다.
일 실시 예에 따르면, 도 5b의 트랜스포머(510)는 도 5a의 트랜스포머(510)와 등가 회로라고 가정할 때, C1과 C2는 도 5a의 추가 기생 커패시터(Cadd-----)와 특정한 관계를 갖도록 형성될 수 있다. C1과 Cadd의 관계는 이하의 <수학식 1>과 같다.
Figure pat00001
상기 C1은 트랜스포머의 입력단에 배치되는 제1 커패시터, 상기 Cadd는 제2 프라이머리 인덕터와 세컨더리 인덕터 사이에 형성되는 추가 기생 커패시터, 상기 Av는 트랜스포머에 의한 전압 이득을 의미한다. 이 때, 트랜스포머에 의한 전압 이득 Av는 v2/v1을 의미할 수 있다.
이와 같은 C1과 Cadd의 관계는 밀러 효과(miller effect)의해서 정의될 수 있다. 밀러 효과는 입력 임피던스가 증폭기의 입력단과 출력단 사이에 연결된 임피던스 및 증폭기의 전압 이득과 관련되는 것을 의미한다. 이 때, 트랜스포머는 실질적으로 전압을 증폭할 수 있는 바 동일하게 적용될 수 있다.
또한, <수학식 1>은 키르히호프의 전류 법칙(Kirchhoff's current law)에 따라 정의되는 이하의 <수학식 2> 및 <수학식 3>들의 관계에 기반하여 정의될 수 있다.
Figure pat00002
상기 v1은 입력단의 전압, 상기 v2는 출력단의 전압, 상기 j는 복소수의 허수 단위, 상기 w는 신호의 각주파수, 상기 Cpara는 제1 프라이머리 인덕터와 세컨더리 인덕터 사이에 형성되는 기생 커패시터, 상기 Cadd는 제2 프라이머리 인덕터와 세컨더리 인덕터 사이에 형성되는 추가 기생 커패시터, 상기 RTR은 증폭기의 등가 저항, 상기 CTR은 증폭기의 등가 커패시터를 의미한다.
도 5a에서 키르히호프의 전류 법칙(Kirchhoff's current law)에 따라 입력 전류와 출력 전류가 동일하게 형성되어야 하는 바, 상술한 <수학식 2>와 같이 정의될 수 있다.
Figure pat00003
상기 v1은 입력단의 전압, 상기 v2는 출력단의 전압, 상기 j는 복소수의 허수 단위, 상기 w는 신호의 각주파수, 상기 Cpara는 제1 프라이머리 인덕터와 세컨더리 인덕터 사이에 형성되는 기생 커패시터, 상기 C1은 트랜스포머의 입력단에 배치되는 제1 커패시터, 상기 C2은 트랜스포머의 출력단에 배치되는 제2 커패시터, 상기 RTR은 증폭기의 등가 저항, 상기 CTR은 증폭기의 등가 커패시터를 의미한다.
도 5b에서도 키르히호프의 전류 법칙(Kirchhoff's current law)에 따라 입력 전류와 출력 전류가 동일하게 형성되어야 하는 바, 상술한 <수학식 3>와 같이 정의될 수 있다.
상술한 <수학식 2>와 <수학식 3>의 관계를 정리하고, 입력단의 전하량과 출력단의 전하량이 동일하게 형성되는 바 C1v1=C2v2임을 고려하면, C1과 Cadd는 <수학식 1>과 같은 관계를 가질 수 있다. 또한, C1v1=C2v2 및 Av=v2/v1임을 고려하면, C2=C1/Av와 같이 정의될 수 있다.
상술한 바와 같이, 도 5b의 C1과 C2는 도 5a의 Cadd와 제1 구조(520)의 트랜스포머에 의한 전압 이득에 기반하여 결정될 수 있다. 또한, C1-은 도 2a의 트랜스포머(200)의 CP와 같이 입력단에 병렬로 연결될 수 있고, C2는 도 2a의 트랜스포머(200)의 CS와 같이 출력단에 병렬로 연결될 수 있다. 따라서, Cadd의 값과 제1 구조(520)의 트랜스포머에 의한 전압 이득을 조절함으로써 C1 및 C2를 조절할 수 있다.
다시 말해서, 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머 구조는 제2 프라이머리 인덕터를 통해 추가 기생 커패시터인 Cadd가 형성될 수 있고, Cadd 및 트랜스포머의 전압 이득에 기반하여 C2를 조절함으로써 별도의 소자(예: 커패시터)를 배치하지 않더라도 증폭기의 CTR과 임피던스 매칭을 수행할 수 있다.
이하에서는, 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머 구조를 포함하는 전자 장치는 유사한 주파수 특성을 가지면서 손실(loss)이 최소화될 수 있음을 설명한다.
도 6a는 본 개시의 일 실시 예에 따른 전자 장치의 구조를 나타내는 회로도의 예를 도시한다. 도 6a에서는 설명의 편의를 위하여 증폭기의 등가 저항은 700Ω, 등가 커패시터의 커패시턴스는 700fF임을 가정한다.
도 6a를 참고하면, 전자 장치는 트랜스포머(600), 트랜스포머(600)의 입력단에 연결된 전원부 및 트랜스포머(600)의 출력단에 연결된 증폭기를 포함할 수 있다. 일 실시 예에 따르면, 전원부는 교류 전원과 내부 저항으로 대체될 수 있다. 또한, 증폭기는 병렬로 연결된 등가 저항과 등가 커패시터로 대체될 수 있다. 일 실시 예에 따라, 트랜스포머(600)는 이중 프라이머리 인덕터 및 세컨더리 인덕터에 의해 형성되는 트랜스포머를 의미할 수 있다.
이하 도 6b와 도 6c에서는, 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머 구조 전자 장치와 기존 트랜스포머 구조를 포함하는 전자 장치 간 주파수 대역에 따른 트랜스포머의 손실 특성 및 주파수 특성을 비교하여 설명한다.
도 6b는 본 개시의 일 실시 예에 따른 트랜스포머의 성능을 도시하는 그래프의 예이다. 도 6b의 제1 그래프(620)의 가로축은 주파수(단위: GHz)를 의미하고, 제1 그래프(620)의 세로축은 손실(loss)(단위: dB)를 의미한다. 설명의 편의를 위하여 도 6a와 같이 증폭기의 등가 저항은 700Ω, 등가 커패시터의 커패시턴스는 700fF임을 가정한다. 또한, 기존 트랜스포머 구조를 갖는 전자 장치는 트랜스포머의 입력단과 출력단에 품질 계수(quality factor)가 30인 커패시터를 삽입하여 증폭기와 임피던스 매칭된 것으로 가정하여 설명한다.
도 6b를 참고하면, 제1 그래프(620)는 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머 구조를 포함하는 전자 장치에서 주파수 대역에 따른 손실(loss)을 나타내는 제1 라인(621), 기존 트랜스포머 구조를 갖는 전자 장치에서 주파수 대역에 따른 손실을 나타내는 제2 라인(622)이 도시된다.
제1 라인(621) 및 제2 라인(622)을 비교하면, 주파수가 약 28GHz인 경우, 제1 라인(621)의 손실은 약 -1.5dB로 형성될 수 있다. 이와 달리 제2 라인(622)의 손실은 약 -1.6dB로 형성될 수 있다. 또한, 주파수 대역을 약 26GHz 내지 약 30GHz의 범위에서 변경하더라도, 제1 라인(621)의 손실이 제2 라인(622)의 손실보다 낮게 형성됨을 확인할 수 있다. 다시 말해서, 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머는 기존의 트랜스포머에 비하여 입력단 및 출력단에 추가 커패시터를 부가하지 않음으로써 손실을 최소화할 수 있다.
도 6c는 본 개시의 일 실시 예에 따른 트랜스포머의 성능을 도시하는 그래프의 다른 예이다. 도 6c의 제2 그래프(640)의 가로축은 주파수(단위: GHz)를 의미하고, 제2 그래프(640)의 세로축은 반사 계수(Reflection coefficient)(단위: dB)를 의미한다. 설명의 편의를 위하여 도 6a와 같이 증폭기의 등가 저항은 700Ω, 등가 커패시터의 커패시턴스는 700fF임을 가정한다. 또한, 기존 트랜스포머 구조를 갖는 전자 장치는 트랜스포머의 입력단과 출력단에 품질 계수(quality factor)가 30인 커패시터를 삽입하여 증폭기와 임피던스 매칭된 것으로 가정하여 설명한다.
도 6c를 참고하면, 제2 그래프(640)는 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머 구조를 포함하는 전자 장치에서 주파수 대역에 따른 반사 계수를 나타내는 제3 라인(641), 기존 트랜스포머 구조를 갖는 전자 장치에서 주파수 대역에 따른 반사 계수를 나타내는 제4 라인(642)이 도시된다.
제3 라인(641) 및 제4 라인(642)을 비교하면, 주파수가 약 27.8GHz인 경우, 제3 라인(641)의 반사 계수는 약 -22dB로 형성될 수 있고, 제4 라인(642)의 반사 계수는 약 -23dB로 형성될 수 있다. 즉, 주파수 대역을 변경하더라도, 제3 라인(641)의 반사 계수는 제4 라인(642)의 반사 계수와 유사한 값으로 형성됨을 확인할 수 있다. 또한 제3 라인(641) 및 제4 라인(642)을 주파수 대역폭(bandwidth)을 중심으로 하여 비교하면, 반사 계수가 -16dB을 기준으로 하는 경우, 제3 라인(641)의 주파수 대역폭은 약 27GHz 내지 약 28.4GHz로 형성될 수 있고, 제4 라인(642)의 주파수 대역폭은 약 27.1GHz 내지 약 28.6GHz로 형성될 수 있다. 즉, 동일한 반사 계수를 기준으로 할 때, 제3 라인(641)의 주파수 대역폭은 제4 라인(642)의 주파수 대역폭과 유사하게 형성됨을 확인할 수 있다. 따라서, 반사 계수는 트랜스포머의 정합 특성을 의미할 수 있다.
다시 말해서, 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머는 기존의 트랜스포머에 비하여 입력단 및 출력단에 추가 커패시터를 부가하지 않더라도 주파수 대역에 따른 반사 계수를 유지할 수 있고, 유사한 정합 특성을 가질 수 있다.
도 1, 도 2b 내지 도 6c를 참고하면, 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머 구조는 기존의 트랜스포머와 대비하여 임피던스 매칭(impedance matching)에 따른 손실(loss)을 최소화할 수 있다. 기존의 트랜스포머는 트랜스포머 내부의 인덕터들 간의 상호 인덕턴스(mutual inductance)에 의한 누설(leakage)을 최소화하기 위하여 입력단에 커패시터를 추가적으로 배치하여야 하고, 트랜스포머의 출력단에 연결되는 증폭기(amplifier)(예: 차동 증폭기(differential amplifier))와의 임피던스 매칭을 위해 출력단에 커패시터를 추가적으로 배치해야 한다. 그러나, 추가로 배치되는 커패시터들에 의한 손실이 발생될 수 있다. 이와 달리, 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머 구조는 입력단에 연결되는 프라이머리 인덕터를 추가하고 프라이머리 인덕터들 사이에 세컨더리 인덕터를 배치함으로써 형성되는 기생 커패시터를 통해 증폭기와 임피던스 매칭할 수 있다. 따라서, 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머 구조는 커패시터를 추가로 배치하지 않아 손실이 최소화될 수 있다.
또한, 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머 구조는 기존의 트랜스포머와 비교하여 보다 효율적인 설계를 할 수 있다. 다중 RF 체인(radio frequency chain)들을 포함하는 전자 장치에서는 전력 소모를 최소화하기 위해 증폭기의 사이즈를 최소화하여야 한다. 작은 사이즈의 증폭기에서의 입력 임피던스가 상대적으로 높은 값으로 형성될 수 있는 바, 작은 사이즈의 증폭기는 트랜스포머와 직접적으로 임피던스 매칭되기 어려울 수 있고, 이를 해결하기 위해 트랜스포머의 출력단에는 반드시 커패시터를 배치하여야 한다. 따라서, 커패시터를 추가로 배치함으로써 전자 장치의 사이즈를 최소화하는 것은 한계가 있을 수 있다. 하지만, 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머 구조는 상술한 바와 같이 커패시터를 추가로 배치하지 않더라도 인덕터의 특성, 인덕터들 간의 간격, 인덕터들 사이의 영역의 유전율, 인덕터들 사이의 중첩 영역 등을 조절하여 증폭기와 임피던스 매칭을 수행할 수 있다. 따라서, 전자 장치의 사이즈를 최소화할 수 있고, 특히, 다중 체인 시스템에서는 더 많은 RFIC(radio frequency integrated circuit)를 하나의 RF 체인(chain)내에 실장할 수 있다. 예를 들어, mmWave 대역의 신호를 송수신하기 위해 사용되는 작은 사이즈의 증폭기와 연결하기 위해 1:2 트랜스포머를 사용하는 경우, RFIC의 사이즈는 최소화될 수 있고, RFIC의 손실은 최소화될 수 있다.
일 실시 예에 따라, 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머 구조는 프라이머리 인덕터를 이중으로 하여 배치함으로써, 프라이머리 인덕터에 의한 저항(resistance) 성분을 병렬로 연결하는 효과가 발생되어 프라이머리 인덕터의 품질 계수(quality factor)를 향상시킬 수 있다. 또한, 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머 구조는 프라이머리 인덕터를 이중으로 하여 배치함으로써, 프라이머리 인덕터들의 인덕턴스(inductance) 성분을 병렬로 연결하는 효과가 발생되어, 프라이머리 인덕터들과 세컨더리 인덕터 사이의 결합 계수(coupling factor)를 향상시킬 수 있다.
도 7은 본 개시의 다양한 실시 예들에 따른 전자 장치의 기능적 구성을 도시한다.
도 7을 참고하면, 전자 장치(710)의 예시적인 기능적 구성이 도시된다. 전자 장치(710)는 안테나부(711), 필터부(712), RF(radio frequency) 처리부(713), 제어부(714)를 포함할 수 있다.
안테나부(711)는 다수의 안테나들을 포함할 수 있다. 안테나는 무선 채널을 통해 신호를 송수신하기 위한 기능들을 수행한다. 안테나는 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함할 수 있다. 안테나는 상향 변환된 신호를 무선 채널 상에서 방사하거나 다른 장치가 방사한 신호를 획득할 수 있다. 각 안테나는 안테나 엘리먼트 또는 안테나 소자로 지칭될 수 있다. 일부 실시 예들에서, 안테나부(711)는 복수의 안테나 엘리먼트들이 열(array)을 이루는 안테나 어레이(antenna array)(예: 서브 어레이(sub array))를 포함할 수 있다. 안테나부(711)는 RF 신호선들을 통해 필터부(712)와 전기적으로 연결될 수 있다. 안테나부(711)는 다수의 안테나 엘리먼트들을 포함하는 PCB에 실장될 수 있다. PCB는 각 안테나 엘리먼트와 필터부(712)의 필터를 연결하는 복수의 RF 신호선들을 포함할 수 있다. 이러한 RF 신호선들은 급전 네트워크(feeding network)로 지칭될 수 있다. 안테나부(711)는 수신된 신호를 필터부(712)에 제공하거나 필터부(712)로부터 제공된 신호를 공기중으로 방사할 수 있다. 본 개시의 일 실시 예에 따른 구조의 안테나는 안테나부(711)에 포함될 수 있다.
다양한 실시 예들에 따른 안테나부(711)는 이중 편파 안테나를 갖는 적어도 하나의 안테나 모듈을 포함할 수 있다. 이중 편파 안테나는 일 예로, 크로스-폴(x-pol) 안테나일 수 있다. 이중 편파 안테나는 서로 다른 편파에 대응하는 2개의 안테나 엘리먼트들을 포함할 수 있다. 예를 들어, 이중 편파 안테나는 +45°의 편파를 갖는 제1 안테나 엘리먼트와 -45°의 편파를 갖는 제2 안테나 엘리먼트를 포함할 수 있다. 편파는 +45°, -45° 외에 직교하는 다른 편파들로 형성될 수 있음은 물론이다. 각 안테나 엘리먼트는 급전선(feeding line)과 연결되고, 후술되는 필터부(712), RF 처리부(713), 제어부(714)와 전기적으로 연결될 수 있다.
일 실시 예에 따라, 이중 편파 안테나는 패치 안테나(혹은 마이크로스트립 안테나(microstrip antenna))일 수 있다. 이중 편파 안테나는 패치 안테나의 형태를 가짐으로써, 배열 안테나로의 구현 및 집적이 용이할 수 있다. 서로 다른 편파를 갖는 두 개의 신호들이 각 안테나 포트에 입력될 수 있다. 각 안테나 포트는 안테나 엘리먼트에 대응한다. 높은 효율을 위하여, 서로 다른 편파를 갖는 두 개의 신호들 간 코-폴(co-pol) 특성과 크로스-폴(cross-pol) 특성과의 관계를 최적화시킬 것이 요구된다. 이중 편파 안테나에서, 코-폴 특성은 특정 편파 성분에 대한 특성 및 크로스-폴 특성은 상기 특정 편파 성분과 다른 편파 성분에 대한 특성을 나타낸다.
필터부(712)는 원하는 주파수의 신호를 전달하기 위해, 필터링을 수행할 수 있다. 필터부(712)는 공진(resonance)을 형성함으로써 주파수를 선택적으로 식별하기 위한 기능을 수행할 수 있다. 일부 실시 예들에서, 필터부(712)는 구조적으로 유전체를 포함하는 공동(cavity)을 통해 공진을 형성할 수 있다. 또한, 일부 실시 예들에서 필터부(712)는 인덕턴스 또는 커패시턴스를 형성하는 소자들을 통해 공진을 형성할 수 있다. 또한, 일부 실시 예들에서, 필터부(712)는 BAW(bulk acoustic wave) 필터 혹은 SAW(surface acoustic wave) 필터와 같은 탄성 필터를 포함할 수 있다. 필터부(712)는 대역 통과 필터(band pass filter), 저역 통과 필터(low pass filter), 고역 통과 필터(high pass filter), 또는 대역 제거 필터(band reject filter) 중 적어도 하나를 포함할 수 있다. 즉, 필터부(712)는 송신을 위한 주파수 대역 또는 수신을 위한 주파수 대역의 신호를 얻기 위한 RF 회로들을 포함할 수 있다. 다양한 실시 예들에 따른 필터부(712)는 안테나부(711)와 RF 처리부(713)를 전기적으로 연결할 수 있다.
RF 처리부(713)는 복수의 RF 경로들을 포함할 수 있다. RF 경로는 안테나를 통해 수신되는 신호 혹은 안테나를 통해 방사되는 신호가 통과하는 경로의 단위일 수 있다. 적어도 하나의 RF 경로는 RF 체인으로 지칭될 수 있다. RF 체인은 복수의 RF 소자들을 포함할 수 있다. RF 소자들은 증폭기, 믹서, 오실레이터, DAC, ADC 등을 포함할 수 있다. 예를 들어, RF 처리부(713)는 기저대역(base band)의 디지털 송신신호를 송신 주파수로 상향 변환하는 상향 컨버터(up converter)와, 상향 변환된 디지털 송신신호를 아날로그 RF 송신신호로 변환하는 DAC(digital-to-analog converter)를 포함할 수 있다. 상향 컨버터와 DAC는 송신경로의 일부를 형성한다. 송신 경로는 전력 증폭기(power amplifier, PA) 또는 커플러(coupler)(또는 결합기(combiner))를 더 포함할 수 있다. 또한 예를 들어, RF 처리부(713)는 아날로그RF 수신신호를 디지털 수신신호로 변환하는 ADC(analog-to-digital converter)와 디지털 수신신호를 기저대역의 디지털 수신신호로 변환하는 하향 컨버터(down converter)를 포함할 수 있다. ADC와 하향 컨버터는 수신경로의 일부를 형성한다. 수신 경로는 저전력 증폭기(low-noise amplifier, LNA) 또는 커플러(coupler)(또는 분배기(divider))를 더 포함할 수 있다. RF 처리부의 RF 부품들은 PCB에 구현될 수 있다. 안테나들과 RF 처리부의 RF 부품들은 PCB 상에서 구현될 수 있고, PCB와 PCB 사이에 필터들이 반복적으로 체결되어 복수의 층들(layers)을 형성할 수 있다.
본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머 구조는 도 7의 RF 처리부(713)에 포함될 수 있다. 즉, RF 처리부(713)는 mmWave를 위한 RF 소자로서, RFIC(radio frequency integrated circuit)를 포함할 수 있다. 일 실시 예에 따라, 본 개시의 이중 프라이머리 인덕터 트랜스포머는 RFIC상에 배치될 수 있고, RFIC 내 증폭기(예: 차동 증폭기)의 전단에 배치될 수 있다.
본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머 구조를 통해, RF 처리부(713)에는 트랜스포머와 증폭기 사이의 임피던스 매칭을 위하여 커패시터가 추가적으로 배치될 필요가 없고, 손실(loss)도 최소화될 수 있다. 또한, 커패시터를 추가적으로 배치하지 않기 때문에 RF 처리부(713)가 전자 장치 내부에서 차지하는 면적이 감소될 수 있다. 이에 따라, 전자 장치는 더 많은 RF 구성요소들을 실장하거나 전자 장치의 크기가 소형화될 수 있다. 추가적으로, 본 개시의 일 실시 예에 따른 이중 프라이머리 인덕터 트랜스포머 구조에 의해서 RF 처리부(713)가 차지하는 면적이 감소되어 주변 RF 구성요소들과의 간섭이 최소화될 수 있는 바 추가적인 공정이 필요하지 않기 때문에 전자 장치의 대량 생산에도 용이할 수 있다.
제어부(714)는 전자 장치(710)의 전반적인 동작들을 제어할 수 있다. 제어부 (714)은 통신을 수행하기 위한 다양한 모듈들을 포함할 수 있다. 제어부(714)는 모뎀(modem)과 같은 적어도 하나의 프로세서(processor)를 포함할 수 있다. 제어부(714)는 디지털 신호 처리(digital signal processing)을 위한 모듈들을 포함할 수 있다. 예를 들어, 제어부(714)는 모뎀을 포함할 수 있다. 데이터 송신 시, 제어부(714)는 송신 비트열을 부호화 및 변조함으로써 복소 심벌들을 생성한다. 또한, 예를 들어, 데이터 수신 시, 제어부(714)는 기저대역 신호를 복조 및 복호화를 통해 수신 비트열을 복원한다. 제어부(714)는 통신 규격에서 요구하는 프로토콜 스택(protocol stack)의 기능들을 수행할 수 있다.
도 7에서는 본 개시의 다양한 실시 예들에 따른 장치가 적용될 수 있는 장비로서 전자 장치(710)의 기능적 구성을 서술하였다. 그러나, 도 7에 도시된 예는 도 1 및 도 2b 내지 도 6c를 통해 서술된 본 개시의 다양한 실시 예들에 따른 구조를 위한 장치의 예시적인 구성일 뿐, 본 개시의 실시 예들이 도 7에 도시된 장비의 구성요소들에 한정되는 것은 아니다. 따라서, 이중 프라이머리 인덕터를 포함하는 트랜스포머 구조 그 자체 및 상기 구조를 포함하는 전자 장치 또한 본 개시의 실시 예로써 이해될 수 있다.
또한, 본 개시가 도 2b 내지 도 6c에서 도시된 바와 같은 구조로 한정함을 의미하는 것은 아니다. 예를 들어, 본 개시의 도 2b 내지 도 6c에서는 프라이머리 인덕터들이 동일한 면적을 갖는 것으로 도시하였으나, 상술한 바와 같이 기생 커패시터를 고려하여 다른 면적을 가질 수 있다. 다른 예를 들어, 프라이머리 인덕터들이 세컨더리 인덕터와 동일한 간격으로 이격되어 평행하게 배치되도록 도시하였으나, 기생 커패시터를 고려하여 다른 간격 또는 평행하지 않게 배치될 수 있다. 다시 말해서, 기생 커패시터의 커패시턴스를 조절함으로써 효율적인 임피던스 매칭을 수행하도록 프라이머리 인덕터들 및 세컨더리 인덕터의 구조가 변경될 수 있음을 의미할 수 있다.
이상 도 2b 내지 도 6b에서는, 설명의 편의를 위하여 이중 프라이머리 인덕터 및 하나의 세컨더리 인덕터를 포함하는 트랜스포머를 도시하였으나, 본 개시에 따른 구조가 이에 한정되는 것은 아니다. 예를 들어, 본 개시의 일 실시 예에 따른 트랜스포머는 하나의 프라이머리 인덕터와 이중으로 형성되는 세컨더리 인덕터를 포함할 수 있다. 다른 예를 들어, 본 개시의 일 실시 예에 따른 트랜스포머는 이중 프라이머리 인덕터가 아닌 3개 이상의 다중(multiple) 프라이머리 인덕터를 포함할 수 있다. 또 다른 예를 들어, 본 개시의 일 실시 예에 따른 트랜스포머는 이중 세컨더리 인덕터가 아닌 3개 이상의 다중 세컨더리 인덕터를 포함할 수 있다.
상술된 바와 같은 본 개시의 일 실시 예에 따른, 트랜스포머(transformer)에 있어서, 제1 프라이머리 인덕터(primary inductor), 제2 프라이머리 인덕터 및 세컨더리 인덕터(secondary inductor)를 포함하고, 상기 세컨더리 인덕터는 상기 제1 프라이머리 인덕터 및 상기 제2 프라이머리 인덕터 사이에 배치되고, 상기 세컨더리 인덕터는 상기 제1 프라이머리 인덕터 및 상기 제2 프라이머리 인덕터와 이격되어 배치될 수 있다.
일 실시 예에서, 상기 세컨더리 인덕터는 상기 제1 프라이머리 인덕터와 평행하게 배치되고, 상기 세컨더리 인덕터는 상기 제2 프라이머리 인덕터와 평행하게 배치될 수 있다.
일 실시 예에서, 상기 제1 프라이머리 인덕터 및 상기 세컨더리 인덕터에 의해 제1 커패시터가 형성되고, 상기 제2 프라이머리 인덕터 및 상기 세컨더리 인덕터에 의해 제2 커패시터가 형성될 수 있다.
일 실시 예에서, 상기 제1 프라이머리 인덕터 및 상기 세컨더리 인덕터의 간격을 제1 거리라하고, 상기 제2 프라이머리 인덕터 및 상기 세컨더리 인덕터의 간격을 제2 거리라 할 때, 상기 제1 커패시터의 커패시턴스는 상기 제1 거리와 관련되고, 상기 제2 커패시터의 커패시턴스(capacitance)는 상기 제2 거리와 관련될 수 있다.
일 실시 예에서, 상기 제1 프라이머리 인덕터 및 상기 세컨더리 인덕터 사이를 제1 영역이고, 상기 제2 프라이머리 인덕터 및 상기 세컨더리 인덕터 사이를 제2 영역일 때, 상기 제1 커패시터의 커패시턴스는 상기 제1 영역의 유전율과 관련되고, 상기 제2 커패시터의 커패시턴스(capacitance)는 상기 제2 영역의 유전율과 관련될 수 있다.
일 실시 예에서, 상기 제1 커패시터 및 상기 제2 커패시터의 커패시턴스는 상기 제1 프라이머리 인덕터, 상기 제2 프라이머리 인덕터 및 상기 세컨더리 인덕터를 구성하는 금속과 관련될 수 있다.
일 실시 예에서, 상기 제1 커패시터의 커패시턴스는 상기 제2 커패시턴의 커패시턴스와 동일하게 형성될 수 있다.
일 실시 예에서, 상기 세컨더리 인덕터는 적어도 하나의 금속 층(layer)에 의해 형성될 수 있다.
일 실시 예에서, 상기 적어도 하나의 금속 층은 2개의 금속 층으로 형성될 수 있다.
일 실시 예에서, 상기 세컨더리 인덕터와 연결되는 전력 증폭기(power amplifier)를 더 포함하고, 상기 세컨더리 인덕터와 상기 제2 프라이머리 인덕터 사이에 커패시터가 형성되고, 상기 제2 프라이머리 인덕터는 상기 커패시터와 상기 전력 증폭기가 임피던스 매칭(impedance matching)되도록 구성될 수 있다.
상술된 바와 같은 본 개시의 일 실시 예에 따른, 무선 통신 시스템의 전자 장치에 있어서, 복수의 RFIC(radio frequency integrated circuit)들을 포함하고, 상기 복수의 RFIC들 중 적어도 하나의 RFIC는 트랜스포머(transformer)를 포함하고, 상기 트랜스포머는 제1 프라이머리 인덕터(primary inductor), 제2 프라이머리 인덕터 및 세컨더리 인덕터(secondary inductor)를 포함하고, 상기 세컨더리 인덕터는 상기 제1 프라이머리 인덕터 및 상기 제2 프라이머리 인덕터 사이에 배치되고, 상기 세컨더리 인덕터는 상기 제1 프라이머리 인덕터 및 상기 제2 프라이머리 인덕터와 이격되어 배치될 수 있다.
일 실시 예에서, 상기 세컨더리 인덕터는 상기 제1 프라이머리 인덕터와 평행하게 배치되고, 상기 세컨더리 인덕터는 상기 제2 프라이머리 인덕터와 평행하게 배치될 수 있다.
일 실시 예에서, 상기 제1 프라이머리 인덕터 및 상기 세컨더리 인덕터에 의해 제1 커패시터가 형성되고, 상기 제2 프라이머리 인덕터 및 상기 세컨더리 인덕터에 의해 제2 커패시터가 형성될 수 있다.
일 실시 예에서, 상기 제1 프라이머리 인덕터 및 상기 세컨더리 인덕터의 간격을 제1 거리라하고, 상기 제2 프라이머리 인덕터 및 상기 세컨더리 인덕터의 간격을 제2 거리라 할 때, 상기 제1 커패시터의 커패시턴스는 상기 제1 거리와 관련되고, 상기 제2 커패시터의 커패시턴스(capacitance)는 상기 제2 거리와 관련될 수 있다.
일 실시 예에서, 상기 제1 프라이머리 인덕터 및 상기 세컨더리 인덕터 사이를 제1 영역이고, 상기 제2 프라이머리 인덕터 및 상기 세컨더리 인덕터 사이를 제2 영역일 때, 상기 제1 커패시터의 커패시턴스는 상기 제1 영역의 유전율과 관련되고, 상기 제2 커패시터의 커패시턴스(capacitance)는 상기 제2 영역의 유전율과 관련될 수 있다.
일 실시 예에서, 상기 제1 커패시터 및 상기 제2 커패시터의 커패시턴스는 상기 제1 프라이머리 인덕터, 상기 제2 프라이머리 인덕터 및 상기 세컨더리 인덕터를 구성하는 금속과 관련될 수 있다.
일 실시 예에서, 상기 제1 커패시터의 커패시턴스는 상기 제2 커패시턴의 커패시턴스와 동일하게 형성될 수 있다.
일 실시 예에서, 상기 세컨더리 인덕터는 적어도 하나의 금속 층(layer)에 의해 형성될 수 있다.
일 실시 예에서, 상기 적어도 하나의 금속 층은 2개의 금속 층으로 형성될 수 있다.
일 실시 예에서, 상기 세컨더리 인덕터와 연결되는 전력 증폭기(power amplifier)를 더 포함하고, 상기 세컨더리 인덕터와 상기 제2 프라이머리 인덕터 사이에 커패시터가 형성되고, 상기 제2 프라이머리 인덕터는 상기 커패시터와 상기 전력 증폭기가 임피던스 매칭(impedance matching)되도록 구성될 수 있다.
본 개시의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될(implemented) 수 있다.
소프트웨어로 구현하는 경우, 하나 이상의 프로그램(소프트웨어 모듈)을 저장하는 컴퓨터 판독 가능 저장 매체가 제공될 수 있다. 컴퓨터 판독 가능 저장 매체에 저장되는 하나 이상의 프로그램은, 전자 장치(device) 내의 하나 이상의 프로세서에 의해 실행 가능하도록 구성된다(configured for execution). 하나 이상의 프로그램은, 전자 장치로 하여금 본 개시의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들을 실행하게 하는 명령어(instructions)를 포함한다.
이러한 프로그램(소프트웨어 모듈, 소프트웨어)은 랜덤 액세스 메모리 (random access memory), 플래시(flash) 메모리를 포함하는 불휘발성(non-volatile) 메모리, 롬(read only memory, ROM), 전기적 삭제가능 프로그램가능 롬(electrically erasable programmable read only memory, EEPROM), 자기 디스크 저장 장치(magnetic disc storage device), 컴팩트 디스크 롬(compact disc-ROM, CD-ROM), 디지털 다목적 디스크(digital versatile discs, DVDs) 또는 다른 형태의 광학 저장 장치, 마그네틱 카세트(magnetic cassette)에 저장될 수 있다. 또는, 이들의 일부 또는 전부의 조합으로 구성된 메모리에 저장될 수 있다. 또한, 각각의 구성 메모리는 다수 개 포함될 수도 있다.
또한, 프로그램은 인터넷(Internet), 인트라넷(Intranet), LAN(local area network), WAN(wide area network), 또는 SAN(storage area network)과 같은 통신 네트워크, 또는 이들의 조합으로 구성된 통신 네트워크를 통하여 접근(access)할 수 있는 부착 가능한(attachable) 저장 장치(storage device)에 저장될 수 있다. 이러한 저장 장치는 외부 포트를 통하여 본 개시의 실시 예를 수행하는 장치에 접속할 수 있다. 또한, 통신 네트워크상의 별도의 저장장치가 본 개시의 실시 예를 수행하는 장치에 접속할 수도 있다.
상술한 본 개시의 구체적인 실시 예들에서, 개시에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 개시가 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 본 개시의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 개시의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 개시의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 트랜스포머(transformer)에 있어서,
    제1 프라이머리 인덕터(primary inductor);
    제2 프라이머리 인덕터; 및
    세컨더리 인덕터(secondary inductor)를 포함하고,
    상기 세컨더리 인덕터는 상기 제1 프라이머리 인덕터 및 상기 제2 프라이머리 인덕터 사이에 배치되고,
    상기 세컨더리 인덕터는 상기 제1 프라이머리 인덕터 및 상기 제2 프라이머리 인덕터와 이격되어 배치되는 트랜스포머.
  2. 청구항 1에 있어서,
    상기 세컨더리 인덕터는 상기 제1 프라이머리 인덕터와 평행하게 배치되고,
    상기 세컨더리 인덕터는 상기 제2 프라이머리 인덕터와 평행하게 배치되는 트랜스포머.
  3. 청구항 1에 있어서,
    상기 제1 프라이머리 인덕터 및 상기 세컨더리 인덕터에 의해 제1 커패시터가 형성되고,
    상기 제2 프라이머리 인덕터 및 상기 세컨더리 인덕터에 의해 제2 커패시터가 형성되는 트랜스포머.
  4. 청구항 3에 있어서,
    상기 제1 프라이머리 인덕터 및 상기 세컨더리 인덕터의 간격을 제1 거리라하고, 상기 제2 프라이머리 인덕터 및 상기 세컨더리 인덕터의 간격을 제2 거리라 할 때, 상기 제1 커패시터의 커패시턴스는 상기 제1 거리와 관련되고, 상기 제2 커패시터의 커패시턴스(capacitance)는 상기 제2 거리와 관련되는 트랜스포머.
  5. 청구항 3에 있어서,
    상기 제1 프라이머리 인덕터 및 상기 세컨더리 인덕터 사이를 제1 영역이고, 상기 제2 프라이머리 인덕터 및 상기 세컨더리 인덕터 사이를 제2 영역일 때, 상기 제1 커패시터의 커패시턴스는 상기 제1 영역의 유전율과 관련되고, 상기 제2 커패시터의 커패시턴스(capacitance)는 상기 제2 영역의 유전율과 관련되는 트랜스포머.
  6. 청구항 3에 있어서,
    상기 제1 커패시터 및 상기 제2 커패시터의 커패시턴스는 상기 제1 프라이머리 인덕터, 상기 제2 프라이머리 인덕터 및 상기 세컨더리 인덕터를 구성하는 금속과 관련되는 트랜스포머.
  7. 청구항 3에 있어서,
    상기 제1 커패시터의 커패시턴스는 상기 제2 커패시터의 커패시턴스와 동일하게 형성되는 트랜스포머.
  8. 청구항 1에 있어서,
    상기 세컨더리 인덕터는 적어도 하나의 금속 층(layer)에 의해 형성되는 트랜스포머.
  9. 청구항 8에 있어서,
    상기 적어도 하나의 금속 층은 2개의 금속 층으로 형성되는 트랜스포머.
  10. 청구항 1에 있어서,
    상기 세컨더리 인덕터와 연결되는 전력 증폭기(power amplifier)를 더 포함하고,
    상기 세컨더리 인덕터와 상기 제2 프라이머리 인덕터 사이에 커패시터가 형성되고,
    상기 제2 프라이머리 인덕터는 상기 커패시터와 상기 전력 증폭기가 임피던스 매칭(impedance matching)되도록 구성되는 트랜스포머.
  11. 무선 통신 시스템의 전자 장치에 있어서,
    복수의 RFIC(radio frequency integrated circuit)들을 포함하고,
    상기 복수의 RFIC들 중 적어도 하나의 RFIC는 트랜스포머(transformer)를 포함하고,
    상기 트랜스포머는 제1 프라이머리 인덕터(primary inductor), 제2 프라이머리 인덕터 및 세컨더리 인덕터(secondary inductor)를 포함하고,
    상기 세컨더리 인덕터는 상기 제1 프라이머리 인덕터 및 상기 제2 프라이머리 인덕터 사이에 배치되고,
    상기 세컨더리 인덕터는 상기 제1 프라이머리 인덕터 및 상기 제2 프라이머리 인덕터와 이격되어 배치되는 전자 장치.
  12. 청구항 11에 있어서,
    상기 세컨더리 인덕터는 상기 제1 프라이머리 인덕터와 평행하게 배치되고,
    상기 세컨더리 인덕터는 상기 제2 프라이머리 인덕터와 평행하게 배치되는 전자 장치.
  13. 청구항 11에 있어서,
    상기 제1 프라이머리 인덕터 및 상기 세컨더리 인덕터에 의해 제1 커패시터가 형성되고,
    상기 제2 프라이머리 인덕터 및 상기 세컨더리 인덕터에 의해 제2 커패시터가 형성되는 전자 장치.
  14. 청구항 13에 있어서,
    상기 제1 프라이머리 인덕터 및 상기 세컨더리 인덕터의 간격을 제1 거리라하고, 상기 제2 프라이머리 인덕터 및 상기 세컨더리 인덕터의 간격을 제2 거리라 할 때, 상기 제1 커패시터의 커패시턴스는 상기 제1 거리와 관련되고, 상기 제2 커패시터의 커패시턴스(capacitance)는 상기 제2 거리와 관련되는 전자 장치.
  15. 청구항 13에 있어서,
    상기 제1 프라이머리 인덕터 및 상기 세컨더리 인덕터 사이를 제1 영역이고, 상기 제2 프라이머리 인덕터 및 상기 세컨더리 인덕터 사이를 제2 영역일 때, 상기 제1 커패시터의 커패시턴스는 상기 제1 영역의 유전율과 관련되고, 상기 제2 커패시터의 커패시턴스(capacitance)는 상기 제2 영역의 유전율과 관련되는 전자 장치.
  16. 청구항 13에 있어서,
    상기 제1 커패시터 및 상기 제2 커패시터의 커패시턴스는 상기 제1 프라이머리 인덕터, 상기 제2 프라이머리 인덕터 및 상기 세컨더리 인덕터를 구성하는 금속과 관련되는 전자 장치.
  17. 청구항 13에 있어서,
    상기 제1 커패시터의 커패시턴스는 상기 제2 커패시터의 커패시턴스와 동일하게 형성되는 전자 장치.
  18. 청구항 11에 있어서,
    상기 세컨더리 인덕터는 적어도 하나의 금속 층(layer)에 의해 형성되는 전자 장치.
  19. 청구항 18에 있어서,
    상기 적어도 하나의 금속 층은 2개의 금속 층으로 형성되는 전자 장치.
  20. 청구항 11에 있어서,
    상기 세컨더리 인덕터와 연결되는 전력 증폭기(power amplifier)를 더 포함하고,
    상기 세컨더리 인덕터와 상기 제2 프라이머리 인덕터 사이에 커패시터가 형성되고,
    상기 제2 프라이머리 인덕터는 상기 커패시터와 상기 전력 증폭기가 임피던스 매칭(impedance matching)되도록 구성되는 전자 장치.
KR1020200175726A 2020-12-15 2020-12-15 저손실을 위한 트랜스포머 및 이를 포함하는 장치 KR20220085562A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200175726A KR20220085562A (ko) 2020-12-15 2020-12-15 저손실을 위한 트랜스포머 및 이를 포함하는 장치
PCT/KR2021/018978 WO2022131753A1 (ko) 2020-12-15 2021-12-14 저손실을 위한 트랜스포머 및 이를 포함하는 장치
EP21907057.0A EP4216241A4 (en) 2020-12-15 2021-12-14 LOW LOSS TRANSFORMER AND DEVICE
CN202180083784.7A CN116636137A (zh) 2020-12-15 2021-12-14 低损耗变压器及包括该变压器的设备
US17/963,693 US20230031672A1 (en) 2020-12-15 2022-10-11 Transformer for low loss and apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200175726A KR20220085562A (ko) 2020-12-15 2020-12-15 저손실을 위한 트랜스포머 및 이를 포함하는 장치

Publications (1)

Publication Number Publication Date
KR20220085562A true KR20220085562A (ko) 2022-06-22

Family

ID=82059305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200175726A KR20220085562A (ko) 2020-12-15 2020-12-15 저손실을 위한 트랜스포머 및 이를 포함하는 장치

Country Status (5)

Country Link
US (1) US20230031672A1 (ko)
EP (1) EP4216241A4 (ko)
KR (1) KR20220085562A (ko)
CN (1) CN116636137A (ko)
WO (1) WO2022131753A1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056829A (ja) * 1990-12-28 1993-01-14 Tokin Corp 薄型トランス
JP4403926B2 (ja) * 2004-08-30 2010-01-27 サンケン電気株式会社 直流電源装置
CN102714084B (zh) * 2009-10-12 2015-12-02 意法爱立信(法国)有限公司 具有多个变压比的集成变压器
US8884698B2 (en) * 2011-06-17 2014-11-11 Samsung Electro-Mechanics Co., Ltd. Transformer and CMOS power amplifier including the same
US10134518B2 (en) * 2012-06-15 2018-11-20 Qorvo Us, Inc. Radio frequency transmission line transformer
US20140347154A1 (en) * 2013-05-21 2014-11-27 Coherent, Inc. Interleaved planar pcb rf transformer

Also Published As

Publication number Publication date
EP4216241A1 (en) 2023-07-26
CN116636137A (zh) 2023-08-22
US20230031672A1 (en) 2023-02-02
WO2022131753A1 (ko) 2022-06-23
EP4216241A4 (en) 2024-07-10

Similar Documents

Publication Publication Date Title
US9912071B2 (en) Quasi-yagi-type antenna
CN115803963A (zh) 无线通信系统中的天线滤波器和包括该天线滤波器的电子设备
US12021307B2 (en) Structure of coupler for antenna module and electronic device including same
US10707582B2 (en) Wide-band dipole antenna
US20230387598A1 (en) Antenna structure and electronic device comprising same
US20230231321A1 (en) Antenna structure and electronic device comprising same
US20230231296A1 (en) Antenna structure and electronic device comprising same
US20230187833A1 (en) Antenna module and electronic device including same
US20230155636A1 (en) Antenna filter and electronic device including same in wireless communication system
US11670871B2 (en) Array antenna including multiple polarization ports and electronic device including same
KR20230082515A (ko) 전력 증폭기 및 이를 포함하는 전자 장치
KR20230050949A (ko) 안테나 구조 및 이를 포함하는 전자 장치
KR20220085562A (ko) 저손실을 위한 트랜스포머 및 이를 포함하는 장치
KR20210151615A (ko) 무선 통신 시스템에서 안테나 필터 및 이를 포함하는 전자 장치
EP4391371A1 (en) Power amplifier and electronic device comprising same
EP4148996A1 (en) Antenna filter and electronic device comprising same in wireless communication system
US20230187845A1 (en) Antenna structure and electronic device including the same
EP4231439A1 (en) Transmission line structure for reducing insertion loss, and electronic device comprising same
EP4401243A1 (en) Antenna and electronic device comprising same
KR20220158562A (ko) 안테나 및 이를 포함하는 전자 장치
CN118077100A (zh) 天线结构和包括天线结构的电子装置
KR20220137484A (ko) 안테나 레이돔 및 이를 포함하는 전자 장치
KR20230090193A (ko) 안테나 및 이를 포함하는 전자 장치
CN118511396A (zh) 天线和包括天线的电子装置

Legal Events

Date Code Title Description
A201 Request for examination