KR20220084471A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20220084471A
KR20220084471A KR1020200173960A KR20200173960A KR20220084471A KR 20220084471 A KR20220084471 A KR 20220084471A KR 1020200173960 A KR1020200173960 A KR 1020200173960A KR 20200173960 A KR20200173960 A KR 20200173960A KR 20220084471 A KR20220084471 A KR 20220084471A
Authority
KR
South Korea
Prior art keywords
layer
disposed
electrode
pad
passivation layer
Prior art date
Application number
KR1020200173960A
Other languages
English (en)
Inventor
이충현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200173960A priority Critical patent/KR20220084471A/ko
Publication of KR20220084471A publication Critical patent/KR20220084471A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3258—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 명세서의 실시예에 따른 표시장치는, 영상이 표시되는 전면부와 전면부의 일측에 배치되는 패드부를 포함하는 기판, 기판상에 배치되는 버퍼층, 버퍼층 상에 배치되고, 패드부의 일측에서 이격되어 배치되는 절연막, 및 절연막 상에 배치되는 소스전극과 드레인전극을 포함할 수 있다. 그리고, 소스전극과 드레인전극 상에 배치되는 제1 보호막과 패드부 상의 절연막의 일측에 있는 제2 보호막을 포함할 수 있다.

Description

표시장치 {DISPLAY APPARATUS}
본 명세서는 표시장치에 관한 것이다.
TV, 모니터, 스마트폰, 태블릿 PC, 및 노트북 등에서 영상을 표시하는 표시장치는, 다양한 방식과 형태가 사용되고 있다.
다양한 방식의 표시장치 중 현재까지 이용되고 있는 액정 표시장치(Liquid Crystal Display Device; LCD)에 이어, 유기발광 표시장치(Organic Light Emitting Display Device; OLED)의 이용 및 적용 범위가 점차 확대되고 있다
표시장치는 영상을 구현하기 위하여 복수의 발광소자 또는 액정을 포함하고, 각각의 발광소자 또는 액정의 동작을 개별적으로 제어하기 위한 박막 트랜지스터를 포함하여, 표시하고자 하는 영상을 표시면 상에 표시하도록 한다.
표시장치는 영상을 표시하기 위한 화소가 포함된 전면부와 전면부의 하단에서 연장되어, 전면부에 외부신호를 인가하는 연성회로보드 또는 회로보드가 연결되는 패드부를 포함한다.
표시장치 중 유기발광 표시장치는 화소를 구동하기 위한 박막 트랜지스터와 박막 트랜지스터로부터 신호를 인가 받아 빛을 발생시키는 발광소자를 포함한다.
발광소자는 발광층에 전압을 인가하는 에노드 전극과 공통전극을 인가하는 캐소드 전극을 포함하여 구성된다. 발광층은 에노드 전극과 캐소드 전극 사이에 배치되어, 에노드 전극으로부터 주입된 정공(hole)이 발광층으로 이동되고, 캐소드 전극으로부터 주입된 전자(electron)가 발광층으로 이동되어, 발광층에서 전자와 정공이 재결합하여 여기자(exciton)을 생성하게 된다. 여기자가 여기 상태에서 기저 상태로 변화됨에 따라, 발광층의 형광성 분자가 발광함으로써 화상을 형성하게 된다.
박막 트랜지스터 또는 발광소자의 전극을 형성하는 공정 중 금속물질의 잔막이 발생될 수 있으며, 금속물질의 잔막에 의한 전극 또는 배선에서 쇼트(short)가 발생되어, 표시품질이 저하되는 문제가 있었다.
유기발광 표시장치의 기판 상에 배치되는 절연막은 박막 트랜지스터와 패드부를 포함한 전체적인 영역에 배치된다.
절연막은 각종 신호배선, 전극을 연결하기 위한 컨택홀 등으로 절연막 일부가 제거되며, 절연막의 제거된 부위는 큰 테이퍼 각도를 가지게 되므로, 제조 공정 중에 발생한 금속성분의 잔막이 쌓이게 될 수 있다.
금속성분의 잔막은 이후에 진행되는 제조 공정에서 다른 구성요소와 쇼트(short)를 유발시켜, 화소의 일정 라인 구동이 제어되지 않거나, 구동되지 않는 라인 결함(line defect)이 발생되는 문제점이 있었다.
또한, 금속성분의 잔막으로 인한 이물질이 발광소자로 이동되어, 제1 전극과 제2 전극에 쇼트(short)를 유발시켜, 하나 또는 복수의 화소가 발광하지 않는 암점 불량이 발생되는 문제점이 있었다.
본 명세서는 금속물질의 잔막에 의해 발생되는 표시장치의 화면 이상을 방지하여 표시품질을 향상시키는 것을 목적으로 한다.
본 명세서의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 실시예에 따른 표시장치는, 영상이 표시되는 전면부와 전면부의 일측에 배치되는 패드부를 포함하는 기판, 및 기판 상에 배치되는 버퍼층, 버퍼층 상에 배치되고, 패드부의 일측에서 이격되어 배치되는 절연막을 포함할 수 있다.
그리고, 전면부의 절연막 상에는 소스전극과 드레인전극이 배치되고, 소스전극과 드레인전극 상에는 제1 보호막이 배치되고, 패드부의 절연막의 일측 영역에는 제2 보호막이 배치될 수 있다.
또는, 영상이 표시되는 전면부와 전면부의 일측에 배치되는 패드부를 포함하는 기판과, 기판 상에 배치되는 버퍼층, 버퍼층 상에 배치되고, 패드부의 일측에서 이격되어 배치되는 절연막을 포함할 수 있다.
그리고, 전면부에 배치되는 제1 보호막, 패드부의 일측에서 이격된 절연막의 일측에 배치되는 제2 보호막, 및 패드부에 배치되는 제3 보호막을 포함할 수 있다.
본 명세서의 실시예에 의하면, 표시장치의 제조공정에서 발생되는 금속 성분의 잔막을 유기막으로 덮어 일부 화소가 발광하지 않는 문제를 해결할 수 있다. 이로 인해, 표시장치의 표시품질 및 제품 수명을 향상시키는 효과를 얻을 수 있다.
본 명세서의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 표시장치를 도시한 평면도이다.
도 2a는 도 1의 "B"영역을 확대한 분해 사시도로, 제1 보호막이 배치되기 이전의 구조를 도시한 도면이다.
도 2b는 도 1의 "B"영역을 확대한 분해 사시도로, 제1 보호막이 배치된 구조를 도시한 도면이다.
도 3은 도 1의 A-A'선에 따른 단면도이다.
도 4는 도 3의 "C"영역을 확대한 단면도이다.
도 5는 도 3의 "D"영역을 확대한 단면도이다.
도 6a 내지 도 6e는 패드전극 및 보호막을 형성하는 방법을 도시한 단면도이다.
본 발명을 실시하기 위한 구체적인 내용은, 도면과 함께 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
본 명세서의 표시장치는 유기발광 표시장치에 적용될 수 있으나, 이에 제한되지 않으며, LED 표시장치나 양자점 표시장치와 같은 다양한 표시장치에 적용될 수 있다.
이하에서는, 표시장치의 제조공정에서 발생되는 금속 성분의 잔막을 유기막으로 덮어, 표시품질 및 수명을 향상시키는 표시장치의 실시예에 대하여 도면을 참조하여 설명하도록 한다.
도 1은 표시장치를 도시한 평면도이다. 도 1을 참조하면, 표시장치(10)는 기판 상에 박막 트랜지스터와 발광소자가 배치되어 영상을 표시하는 전면부(FP)와, 전면부(FP)의 일측에서 연장되어 표시장치(10)의 하단부에 배치되는 패드부(PAD)를 포함할 수 있다. 패드부(PAD)에는 패드전극(140)이 형성되어 있어, 연성회로보드(40) 또는 회로보드(50)와 전기적으로 연결되며, 외부신호를 전면부(FP)의 박막 트랜지스터 또는 발광소자에 인가하는 역할을 한다.
전면부(FP)에는 복수의 화소(pixel)가 배치된다. 화소는 복수개의 박막 트랜지스터와 박막 트랜지스터로부터 신호를 인가 받아 빛을 발생하는 발광소자를 포함할 수 있다. 화소는 적색광을 발광하는 적색화소, 녹색광을 발광하는 녹색화소, 청색광을 발광하는 청색화소, 및 백색광을 발광하는 백색화소로 구성될 수 있으며, 각각의 색상을 발광하는 복수의 화소를 조합하여 표시하고자 하는 영상을 나타낼 수 있다.
표시장치(10)는 발광소자가 배치하여 영상이 표시되는 영역인 표시 영역(AA: Active Area)과 표시 영역(AA: Active Area) 이외의 영역인 비표시 영역(NA: Non-Active Area)으로 구분될 수 있다. 비표시 영역(NA)은 발광소자가 위치하지 않는 영역으로, 표시 영역(AA)을 둘러싸는 영역이 될 수 있다.
표시 영역(AA)은 전면부(FP)의 일부분으로 전면부(FP)의 테두리 영역을 제외한 영역일 수 있다. 비표시 영역(NA)은 패드부(PAD)와, 전면부(FP)의 테두리 영역을 포함하는 영역일 수 있다.
표시장치(10)의 표시 영역(AA)에 형성된 화소는 게이트 구동부에서 인가되는 신호와, 데이터 구동부(30)에서 인가되는 신호에 의해 구동이 제어될 수 있다.
게이트 구동부는 타이밍 제어부(60)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 공급한다. 게이트 구동부는 표시 영역(AA)의 일측 또는 양측의 비표시 영역(NA)에 게이트 신호를 생성하는 박막 트랜지스터를 형성하는 GIP(gate driver in panel) 방식으로 형성될 수 있다. 게이트 구동부는 게이트 구동칩으로 구현되어 표시장치(10)의 패드부(PAD) 또는 연성회로보드(40)에 실장될 수도 있다.
데이터 구동부(30)는 타이밍 제어부(60)로부터 디지털 비디오 데이터와 소스 제어신호를 입력 받는다. 데이터 구동부(30)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터전압들로 변환하여 데이터라인들에 공급한다. 데이터 구동부(30)가 데이터 구동칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on panel) 방식으로 연성회로보드(40)에 실장될 수 있다.
연성회로보드(40)는 기판(100)의 패드부(PAD)에 이방성 도전 필름(ACF)을 이용하여 부착하고, 전기적으로 연결할 수 있다.
그리고, 회로보드(50)는 연성회로보드(40)에 부착될 수 있다. 회로보드(50)는 구동칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로보드(50)에는 타이밍 제어부(60)가 실장될 수 있다. 회로보드(50)는 인쇄회로보드(PCB) 또는 연성회로보드(FPCB)일 수 있다.
타이밍 제어부(60)는 회로보드(50)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력 받는다. 타이밍 제어부(60)는 타이밍 신호에 기초하여 게이트 구동부의 동작 타이밍을 제어하기 위한 게이트 제어신호와 데이터 구동부(30)를 제어하기 위한 데이터 제어신호를 발생한다. 타이밍 제어부(60)는 게이트 제어신호를 게이트 구동부에 공급하고, 데이터 제어신호를 데이터 구동부(30)에 공급한다.
전면부(FP)와 패드부(PAD)에는 보호막이 배치될 수 있다. 표시 영역(AA)에 배치되는 보호막은 박막 트랜지스터의 상부 표면을 평탄하게 하고, 발광소자와 박막 트랜지스터를 분리시킬 수 있다. 보호막에 의해 분리된 발광소자와 박막 트랜지스터는 발광소자의 제1 전극을 통해 박막 트랜지스터와 연결할 수 있다. 발광소자의 제1 전극은 보호막의 컨택홀을 통해 박막 트랜지스터와 연결할 수 있다.
발광소자와 박막 트랜지스터 사이에 배치되는 보호막은 표시 영역(AA)에 배치되어 발광소자와 박막 트랜지스터 사이에 배치되는 제1 보호막(PLN1)을 포함할 수 있다. 보호막은 평탄화막일 수 있으며, 용어에 한정되는 것은 아니다.
보호막은 비표시 영역(NA)인 패드부(PAD)에도 배치될 수 있다. 비표시 영역(NA)에 배치되는 보호막은 제조공정 중에 발생하는 금속재질의 잔막을 덮을 수 있는 제2 보호막(PLN2)을 포함할 수 있다. 제2 보호막(PLN2)은 패드부(PAD)의 끝단 또는 일측을 따라 일정한 폭으로 형성될 수 있다.
그리고, 비표시 영역(NA)에는 패드전극(140)을 보호하는 제3 보호막(PLN3)을 더 포함할 수 있다. 제3 보호막(PLN3)은 패드전극(140)이 배치된 영역 또는 패드전극(140)이 배치된 영역에서 기판 양측면까지 연장되어 배치될 수 있다.
도 2a는 도 1의 "B"영역을 확대한 분해 사시도이다. 도 2a는 본 명세서의 실시예인 제2 보호막(PLN2)이 배치되기 전의 구성을 도시한 도면이다.
도 2a는 절연막(111)이 형성된 기판(100) 상에 패드전극(140)이 배치되어 있다. 패드전극(140)은 연성회로보드(40)의 필름전극(45)과 접촉되어 연결되는 구조로, 도 2a는 패드전극(140)과 필름전극(45)이 접촉되기 전의 상태를 도시한 도면이다.
도 2a에서 기판(100)의 끝단 또는 일측은 기판(100) 상에 배치된 각종 신호 배선 및 박막 트랜지스터의 동작 상태를 점검하기 위한 검사전극이 배치된 부분으로, 기판 상의 검사전극이 배치된 부분은 기판 검사가 완료되면, 기판(100)의 커팅라인(100_C)을 따라 절단되어 제거된다.
기판(100)의 검사전극 영역(100_D)은 레이저(laser)를 사용하여 절단하게 되며, 절단된 기판의 끝단 또는 일측에는 미세한 크랙(crack)이 발생할 수 있다. 기판(100)에서 발생된 크랙은 기판(100) 상에 배치되는 절연막(111)에도 전달되어 크랙을 발생시킬 수 있으며, 절연막(111)에 크랙이 발생되는 경우, 절연막(111) 상에 배치되는 패드전극(140)까지 손상되어 발광소자로 신호가 인가되지 않을 수 있다.
크랙은 기판(100)의 커팅라인(100_C)인 절단면에서 시작되어, 시간이 지날수록 패드전극(140)이 위치한 영역으로 진행될 수 있다.
크랙은 절연막(111)을 통해 패드전극(140)까지 영향을 미치므로, 기판(100) 절단면 크랙의 진행으로 인해 발생되는 절연막(111) 크랙을 최대한 방지하기 위해, 절연막(111)은 기판(100)의 절단면인 커팅라인(100_C)에서 일정거리 이격되어(후퇴되어) 형성될 수 있다.
기판(100)의 절단면과 절연막(111)의 끝단 또는 일측이 일정거리를 두고 이격되어 있는 경우, 기판(100)의 절단면에서 발생되어 일정거리까지 진행되는 크랙의 영향을 절연막(111)에서 받지 않을 수 있다.
패드전극(140)도 절연막(111)의 끝단 또는 일측에서 일정거리 이격되어(후퇴되어) 형성될 수 있다. 크랙이 절연막(111)까지 진행되는 경우, 패드전극(140)이 절연막(111) 끝단 또는 일측에서 이격되어 있으므로, 절연막(111) 크랙의 영향을 패드전극(140)에서 받지 않을 수 있다.
기판(100)의 절단면과 절연막(111)의 이격거리(d1)는 크랙의 진행을 고려하여 100㎛ 이상이 될 수 있으며, 150㎛ 이상이 되면 기판(100) 끝단 또는 일측의 강성이 약해질 수 있다.
그리고, 패드전극(140)과 절연막(111) 끝단 또는 일측의 이격거리(d2)는 크랙의 진행을 고려하여, 80㎛ 이상이 될 수 있으며, 110㎛ 이상이 되면 패드전극(140)의 길이가 짧아져 저항이 상승할 수 있다.
절연막(111)의 끝단 또는 일측을 기판(100) 절단면에서 이격시키는 것은, 절연막(111)의 끝단 또는 일측의 일부를 이격거리 만큼 제거하는 것으로, 컨택홀 마스크를 적용한 포토리소그래피(photolithography) 공정을 통해, 절연막(111)의 끝단 또는 일측의 일부를 제거할 수 있다.
절연막(111)의 끝단 또는 일측의 일부를 제거하는 공정은 표시 영역(AA)내의 박막 트랜지스터층의 컨택홀을 형성하는 공정에서 사용하는 컨택홀 마스크를 사용하여, 컨택홀 공정과 함께 진행될 수 있으므로, 절연막(111)의 끝단 또는 일측을 제거하기 위한 별도의 공정을 추가하지 않을 수 있다.
포토리소그래피 공정은 건식 식각 또는 습식 식각을 포함하는 공정이다. 식각은 식각 대상물 상에서 가스 또는 식각액을 이용하여 금속의 표면을 부식시키거나, 제거하여 패터닝을 하는 것으로, 식각 대상물은 상부면에서 가장 많은 식각이 발생하고, 하부면으로 갈수록 식각되는 양이 작아진다. 따라서, 식각이 완료된 영역은 하부면으로 갈수록 제거되는 부분이 작아져, 상부면에서 하부면으로 일정 각도의 경사각을 가지는 테이퍼 형상이 된다.
박막 트랜지스터층의 컨택홀은 액티브층과, 소스전극 또는 드레인전극 사이에 위치한 절연막(111)의 일부를 제거하여 연결하기 위한 컨택홀로, 제1 테이퍼 각도가 작아지면, 컨택홀의 면적이 커지기 때문에, 인접한 신호배선 또는 전극과 간섭이 발생될 수 있다. 제1 테이퍼 각도가 작다는 것은, 컨택홀의 상부 제거영역과 하부 제거영역의 차이가 커서, 컨택홀의 상부에서 완만한 경사를 가지고 하부로 연결되는 것일 수 있다. 예를 들어, 도 4와 도 5를 참조하면, 컨택홀(CH)의 테이퍼 각도(a1) 또는 제1 테이퍼 각도(a1)는 상부 제거영역과 하부 제거영역이 이루는 각도일 수 있다.
제1 테이퍼 각도(a1)가 커질수록 인접한 배선 또는 전극과의 간섭이 방지될 수 있으므로, 제1 테이퍼 각도(a1)는 크게 형성할 수 있다. 이에 따라, 컨택홀(CH)과 동일한 마스크를 사용하는 절연막(111) 끝단의 테이퍼 각도(a2) 또는 제2 테이퍼 각도(a2)도 컨택홀(CH)의 테이퍼 각도(a1)와 같이 크게 형성되게 된다.
제2 테이퍼 각도(a2)가 커지게 되면, 절연막(111) 상에 배치되는 소스전극, 드레인전극, 및 패드전극(140)등을 형성하기 위한 소스전극 물질이 모두 제거되지 않고, 절연막(111)의 끝단 또는 일측 하부에 남게 되어, 소스전극 잔막(S_P)이 형성될 수 있다. 소스전극 물질은 알루미늄(Al)과 티타늄(Ti)의 적층금속이나, 알루미늄(Al)층이 대부분을 차지하는 것으로, 소스전극 잔막(S_P)은 알루미늄(Al) 물질로 구성될 수 있다.
소스전극 잔막(S_P)이 발생되는 원인에 대해, 도 6a를 참조하면, 패드전극(140)을 형성하기 위한 소스전극 물질(S_M)이 큰 테이퍼 각도를 가진 절연막(111)의 끝단 또는 일측 영역에 형성되는 경우, 절연막(111) 끝단 또는 일측의 테이퍼 영역에 배치된 소스전극 물질(S_M)의 두께(t2)는 다른 영역의 두께(t1)보다 두껍게 형성될 수 있다.
이 상태에서 소스전극 물질(S_M)에 건식 식각 공정이 진행되면, 절연막(111)의 끝단 또는 일측의 테이퍼 영역에 배치된 두꺼운 두께(t2)의 소스전극 물질(S_M)은 완벽하게 제거되지 않고, 남는 부분이 일부 발생될 수 있다.
소스전극 물질(S_M)은 알루미늄(Al)과 티타늄(Ti)의 적층 금속으로, 티타늄(Ti), 알루미늄(Al)과 티타늄(Ti)이 순차적으로 적층된 금속일 수 있다. 각 층별 두께는 상하부에 배치되는 티타늄(Ti)이 500Å, 티타늄(Ti) 사이에 배치되는 알루미늄(Al)은 6000Å으로, 식각 공정에 의해 티타늄(Ti)은 대부분 제거가 되고, 가장 두꺼운 알루미늄(Al) 금속의 일부가 잔류하게 되어, 알루미늄(Al) 금속으로 구성된 소스전극 잔막(S_P)이 발생될 수 있다.
도 2a를 참조하면, 소스전극 잔막(S_P)은 패드부(PAD)의 절연막(111) 끝단 또는 일측에 위치하게 되며, 절연막보다 크게 발생되는 소스전극 잔막(S_P)은 연성회로보드(40)가 패드부(PAD)에 부착되는 경우, 연성회로보드(40)의 필름전극(45)과 접촉되어 쇼트(short)를 유발할 수 있다.
또한, 알루미늄(Al) 물질인 소스전극 잔막(S_P)은 발광소자의 제1 전극 물질에 포함되어 있는 은(Ag) 물질과 만나게 되면 갈바닉 효과(Galvanic Effect)를 일으켜 은(Ag) 석출물을 발생시킬 수 있다. 은(Ag) 석출물은 표시 영역(AA)으로 이동되어, 발광소자의 제1 전극과 제2 전극에 접촉되어 쇼트(short)를 유발할 수 있다.
발광소자의 제1 전극은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금과 투명금속(ITO)이 적층된 구조로, 제1 전극을 형성하기 위해 제1 전극물질(121_M)을 기판 상의 전체영역에 형성을 하고, 습식 식각을 통해 필요 없는 부분을 제거하여 제1 전극을 형성한다.
습식 식각 과정에서 제1 전극물질(121_M)과 식각액이 화학반응을 일으켜, 은(Ag)이온이 발생되게 되고, 은(Ag)이온은 알루미늄(Al) 금속의 소스전극 잔막(S_P)과 갈바닉 효과(Galvanic Effect)를 일으켜, 은(Ag) 석출물을 발생시킬 수 있다. 은(Ag) 석출물이 표시 영역(AA)으로 이동되는 경우, 발광소자의 제1 전극과 제2 전극에 접촉되어 쇼트(short)가 발생될 수 있다.
따라서, 도 2b와 같이, 제2 보호막(PLN2)으로 소스전극 잔막(S_P)을 덮을 수 있다. 이에 의해, 필름전극(45)과 소스전극 잔막(S_P)의 접촉을 막을 수 있고, 제1 전극물질(121_M)과 소스전극 잔막(S_P)의 접촉을 막을 수 있으므로, 소스전극 잔막(S_P)에 의한 표시장치(10)의 손상을 방지할 수 있다.
제2 보호막(PLN2)은 소스전극 잔막(S_P)을 덮기 위해, 패드부(PAD)의 절연막(111) 상에서, 절연막(111)이 제거된 기판(100)의 일부 영역까지 연장되어 배치될 수 있다.
패드전극(140)이 형성된 절연막(111) 상에도 제3 보호막이(PLN3)이 배치될 수 있으나, 패드전극(140)과 필름전극(45)의 접촉을 위해, 패드전극(140)과 중첩되는 위치를 제외한 영역에 제3 보호막(PLN3)이 배치될 수 있다.
제3 보호막(PLN3) 상에는 연성회로보드(40)가 부착되며, 연성회로보드(40)는 일정한 온도와 압력을 인가하여 제3 보호막(PLN3)상에 부착될 수 있다. 제3 보호막(PLN3)은 유기막일 수 있으며, 일정한 온도와 압력을 받는 경우, 유기막은 측면으로 퍼지게 되고 인접하게 위치한 제2 보호막(PLN2)을 밀어낼 수 있다. 따라서, 제3 보호막(PLN3)은 제2 보호막(PLN2)과 일정거리를 두고 이격되게 배치될 수 있다.
도 3은 도 1의 A-A'선에 따른 단면도이다.
이하에서는, 도 3을 참조하여, 표시장치(10)의 구조와 본 명세서의 실시예에 따른 보호막의 구성에 대해 설명한다.
본 명세서의 실시예에 따른, 표시장치(10)는 최하단에 박막 트랜지스터층(110)과 발광소자(120)를 지지하기 위한 기판(100)이 배치된다. 기판(100)은 유연성을 갖는 플라스틱 재질로 형성되어 플렉서블(Flexible)한 특성을 가질 수 있다. 기판(100)은 폴리이미드(Polyimide)나 유연성을 갖는 박형의 글라스 재질을 포함할 수 있다.
기판(100)이 폴리이미드로 이루어지는 경우, 수분 성분이 기판(100)을 뚫고 박막 트랜지스터층(110) 또는 발광소자(120)까지 투습이 진행되어 표시장치(10)의 성능을 저하시킬 수 있다. 투습에 의한 표시장치(10)의 성능이 저하되는 것을 방지하기 위해 제1 폴리이미드(101)와 제2 폴리이미드(103)의 2중 폴리이미드 기판(100)으로 구성할 수 있다. 그리고, 2개의 폴리이미드(Polyimide) 사이에 무기막(102)을 형성하여, 수분성분이 제1 폴리이미드(101)를 뚫고 지나가는 것을 차단하여 제품성능 신뢰성을 향상시킬 수 있다.
기판(100) 상에는 버퍼층(105)이 배치될 수 있다. 버퍼층(105)은 제1 버퍼층(107)과 제2 버퍼층(109)을 포함하여 구성될 수 있다. 제1 버퍼층(107)은 기판(100)의 전체 표면 위에 형성되며, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 이루어질 수 있다. 예를 들어, 제1 버퍼층(107)이 다중층인 경우, 제1 버퍼층(107)은 질화 실리콘(SiNx)층과 이산화 규소(SiO2)층으로 이루어진 다중층일 수 있다. 제1 버퍼층(107)은 상부에 형성되는 층들과 기판(100) 간의 접착력을 향상시키고, 기판(100)으로부터 유출되는 알칼리 성분 등을 차단하는 역할을 할 수 있다.
제1 버퍼층(107) 상에는 제2 버퍼층(109)이 배치될 수 있다. 제2 버퍼층(109)은 산화 실리콘(SiOx)의 단일층 또는 다중층으로 이루어져, 투습 방지 역할과 박막 트랜지스터(TFT)의 액티브층(ACT) 형성을 용이하게 하기 위해 배치될 수 있다.
버퍼층(105) 상에는 박막 트랜지스터(TFT)가 배치될 수 있다. 박막 트랜지스터(TFT)는 액티브층(ACT), 게이트전극(G), 소스전극(S), 및 드레인전극(D)을 포함한다. 도 3에서는 게이트전극(G)이 액티브층(ACT)의 상부에 위치하는 탑게이트 방식의 박막 트랜지스터(TFT)를 예시하였으나, 이에 한정되지는 않는다. 게이트전극(G)이 액티브층(ACT)의 하부에 위치하는 바텀게이트 방식 또는 게이트전극(G)이 액티브층(ACT)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로도 형성될 수 있다.
버퍼층(105) 상에는 액티브층(ACT)이 배치된다. 액티브층(ACT)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 절연막(111)과 액티브층(ACT) 사이에는 액티브층(ACT)으로 입사되는 외부광을 차단하기 위한 차광층이 배치될 수 있다.
액티브층(ACT) 상에는 절연막(111)이 배치될 수 있다. 절연막(111)은 제1 절연막(112)과 제2 절연막(113)을 포함할 수 있다. 액티브층(ACT) 상에는 제1 절연막(112)이 배치될 수 있다. 제1 절연막(112)은 무기막, 예를 들어, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있으며, 이에 한정되는 것은 아니다. 제1 절연막(112)은 게이트 절연막일 수 있으며, 용어에 한정되는 것은 아니다.
제1 절연막(112) 상에는 게이트전극(G)과 게이트 라인이 배치될 수 있다. 게이트전극(G)과 게이트 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있으며, 이에 한정되는 것은 아니다.
게이트전극(G)과 게이트 라인 상에는 제2 절연막(113)이 배치될 수 있다. 제2 절연막(113)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있으며, 이에 한정되는 것은 아니다. 제2 절연막(113)은 층간 절연막일 수 있으며, 용어에 한정되는 것은 아니다.
제2 절연막(113) 상에는 소스전극(S), 드레인전극(D), 데이터라인, 및 패드전극(140)이 배치될 수 있다. 소스전극(S)과 드레인전극(D) 각각은 제1 절연막(112)과 제2 절연막(113)의 일부를 제거한 컨택홀을 통해 액티브층(ACT)에 접촉될 수 있다.
절연막(111)은 기판(100) 또는 버퍼층(105)의 크랙이 절연막(111)에 전달되는 것을 방지하기 위해, 패드부(PAD)의 끝단 또는 일측에서 이격되어 형성될 수 있다. 절연막(111)이 형성되지 않은, 패드부(PAD) 끝단 또는 일측 영역에는 버퍼층(105)의 상부 표면이 외부로 노출될 수 있다.
소스전극(S), 드레인전극(D), 및 데이터라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층의 적층구조로 형성될 수 있다.
소스전극(S), 드레인전극(D), 및 데이터라인 상에는 박막 트랜지스터(TFT)를 절연하기 위한 보호막이 배치될 수 있다. 보호막은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
소스전극(S), 드레인전극(D), 및 데이터라인 상에는 박막 트랜지스터(TFT)로 인한 단차를 평탄하게 하기 위한 제1 보호막(PLN1)이 배치될 수 있다. 제1 보호막(PLN1)은 아크릴 수지(acryl resin), 폴리이미드 수지(polyimide resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 등의 유기막으로 형성될 수 있으며, 이에 한정되는 것은 아니다.
제1 보호막(PLN1) 상에는 발광소자(120)가 배치된다. 발광소자(120)는 에노드 전극인 제1 전극(121), 발광층(122), 캐소드 전극인 제2 전극(123), 및 화소 정의막(124)을 포함한다. 제1 전극(121)은 캐소드 전극이 될 수 있고, 제2 전극(123)은 에노드 전극이 될 수 있다.
제1 전극(121)은 표시 영역(AA)의 화소에 배치될 수 있다. 제1 전극(121)과 동일한 물질로 공통전극 연결배선(125)이 배치될 수 있다. 공통전극 연결배선(125)은 제1 전극(121)과 이격되어 동일한 층에 형성되며, 공통배선과 제2 전극(123)을 연결시키는 역할을 한다.
발광소자(120)는 정공 수송층(hole transporting layer) 및 전자 수송층(electron transporting layer)을 더 포함할 수 있다. 제1 전극(121)과 제2 전극(123)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층(122)으로 이동하고, 발광층(122)에서 서로 결합하여 발광하게 된다. 발광소자(120)가 배치된 영역에는 화소가 마련되므로, 발광소자(120)가 배치된 영역은 표시 영역(AA)일 수 있다.
발광소자(120) 상에는 캡핑층(CPL)이 배치될 수 있다. 캡핑층(CPL)은 발광소자(120)와 박막 트랜지스터층(110)을 밀봉하는 역할을 한다.
캡핑층(CPL) 상에는 봉지층(130)이 배치될 수 있다. 봉지층(130)은 발광소자(120)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다.
봉지층(130)은 제1 무기막(131), 유기막(132), 및 제 2 무기막(133)을 포함할 수 있다.
캡핑층(CPL) 상에는 봉지층(130)의 제1 무기막(131)이 배치될 수 있다. 제1 무기막(131)은 비표시 영역(NA)까지 연장되어 데이터 연결배선(150), 댐(DAM) 등을 덮도록 배치될 수 있다. 제1 무기막(131)은 하부에 배치되는 구성에 따라 단차가 발생할 수 있으며, 단차 영역에서 제1 무기막(131)이 배치되지 않는 결함이 발생할 수도 있다. 제1 무기막(131)에서 발생할 수 있는 결함 및 단차를 보상하기 위해서, 제1 무기막(131) 상에는 유기막(132)이 배치된다. 유기막(132)은 이물질이 발광층(122)과 제2 전극(123)에 투입되는 것을 방지하며, 단차를 보상하기 위해 충분한 두께로 형성될 수 있다.
유기막(132) 상에는 제2 무기막(133)이 배치될 수 있다. 제2 무기막(133)은 유기막(132)을 덮도록 배치될 수 있다. 예를 들어, 제2 무기막(133)은 표시 영역(AA)에서 유기막(132)을 덮으며, 비표시 영역(NA)까지 연장되어 댐(DAM) 및 제1 무기막(131)을 덮도록 배치될 수 있다. 제2 무기막(133)은 하부에 배치되는 유기막(132)에 의해서 결함 또는 단차가 발생하지 않으며, 이에 의해 외부의 수분이 장치 내부로 투습되는 경로가 형성되지 않으므로, 표시장치(10)의 신뢰성 및 품질 저하를 방지할 수 있다.
댐(DAM)은 비표시 영역(NA)에 배치되어 봉지층(130)을 구성하는 유기막(132)의 흐름을 차단한다. 댐(DAM)은 표시 영역(AA)의 외곽을 둘러싸도록 배치되어 봉지층(130)을 구성하는 유기막(132)의 흐름을 차단할 수 있다. 또한, 댐(DAM)은 비표시 영역(NA)에 배치되어 봉지층(130)을 구성하는 유기막(132)이 기판(100)의 패드부(PAD)의 노출된 패드로 침범하지 못하도록 유기막(132)의 흐름을 차단할 수 있다. 이를 통해, 댐(DAM)은 봉지층(130)의 유기막(132)이 표시장치(10)의 외부로 노출되거나 패드로 침범하는 것을 방지할 수 있다. 예를 들면, 댐(DAM)은 격벽, 차단막 또는 돌출부 등일 수 있으며, 용어에 한정되는 것은 아니다.
댐(DAM)은 내부댐(DAM1), 외부댐(DAM2) 등의 복수의 댐(DAM)으로 구성될 수 있다. 내부댐(DAM1)은 표시 영역(AA)에 인접하여 배치되며, 표시 영역(AA)의 외곽을 둘러싸도록 배치되어 봉지층(130)을 구성하는 유기막(132)의 흐름을 1차적으로 차단할 수 있다. 외부댐(DAM2)은 내부댐(DAM1)의 외곽을 둘러싸도록 배치되며, 내부댐(DAM1)과 서로 이격되어 나란히 배치된다.
발광소자(120)에 배치된 화소들 각각의 구동 및 제어는 박막 트랜지스터(TFT)를 이용한다. 게이트 라인으로부터 게이트 신호가 박막 트랜지스터(TFT)의 게이트전극(G)에 입력되고, 데이터라인의 데이터 전압이 소스전극(S)과 드레인전극(D)에 입력되어 발광소자(120)의 제1 전극(121)에 소정의 전류를 공급한다. 이로 인해, 화소들 각각의 발광층은 소정의 전류에 따라 소정의 밝기로 발광할 수 있다.
패드부(PAD)의 패드전극(140)은 외부신호를 전면부(FP)의 박막 트랜지스터(TFT) 또는 발광소자(122)에 인가하기 위한 연성회로보드(40)의 필름전극(45)이 접촉될 수 있다. 패드전극(140)은 절연막(111) 상에 배치되며, 패드전극(140)을 통해 인가된 외부신호는 절연막(111)의 하부에 배치된 패드연결배선(145)을 통해 박막 트랜지스터(TFT) 또는 발광소자(122)에 인가하게 된다. 패드전극(140)과 패드연결배선(145)은 절연막(111)에 형성된 패드전극 컨택홀을 통해 연결될 수 있다.
패드연결배선(145)은 표시패널에 따라 게이트전극 물질, 데이터전극 물질 등을 선택하여 형성할 수 있다. 패드연결배선(145)은 발광소자(120)의 공통전극 연결배선(125)과 연결되어, 공통전압을 제2 전극(123)에 인가시키거나, 박막 트랜지스터층(110)의 소스전극(S)에 연결되어, 데이터 신호를 인가시킬 수 있다.
기판(100)의 표시 영역(AA)에 형성된 화소는 게이트 구동부에서 인가되는 신호와, 데이터 구동부(30)에서 인가되는 신호에 의해 구동이 제어될 수 있다.
게이트 구동부는 타이밍 제어부(60)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 공급한다.
데이터 구동부(30)는 타이밍 제어부(60)로부터 디지털 비디오 데이터와 소스 제어신호를 입력 받는다. 데이터 구동부(30)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터전압들로 변환하여 데이터라인들에 공급한다.
박막 트랜지스터층(110)과 발광소자(120) 사이에 배치되는 제1 보호막(PLN1)은 패드부(PAD)에 배치되는 제2 보호막(PLN2) 및 제3 보호막(PLN3)과 같이 형성될 수 있다.
제1 보호막(PLN1), 제2 보호막(PLN2), 및 제3 보호막(PLN3)을 형성하는 공정은, 소스전극(S), 드레인전극(D), 패드전극(140), 및 패드부(PAD) 끝단 또는 일측의 기판 상에 보호막 물질을 전체적으로 도포하고 경화시킨다. 경화된 보호막은 멀티톤 마스크(Multi-tone mask)를 적용한 마스크 공정을 통해 제1 보호막(PLN1), 제2 보호막(PLN2), 및 제3 보호막(PLN3)을 서로 이격되게 형성하고, 각각의 두께를 다르게 형성할 수 있다. 멀티톤 마스크는 마스크의 슬릿 두께 또는 폭을 조절하여, 마스크를 통과되는 빛의 양을 조절할 수 있는 마스크로, 보호막의 두께를 형성하고자 하는 영역별로 다양하게 변경하여 형성할 수 있다.
표시 영역(AA)에 배치되는 제1 보호막(PLN1)의 경우, 박막 트랜지스터층(110)과 발광소자(120)의 신호 간섭을 최소화하기 위해, 가장 두껍게 형성할 수 있다.
비표시 영역(NA)에 배치되는 제2 보호막(PLN2)과 제3 보호막(PLN3)은 제1 보호막(PLN1)보다 얇은 두께로 형성될 수 있다. 패드전극(140) 상에 배치되는 제3 보호막(PLN3)은 연성회로보드(40)의 필름전극(45)과 접촉이 될 수 있도록, 패드전극(140)과 중첩되는 위치를 제외한 영역에 형성될 수 있고, 패드전극(140)을 보호하면서, 패드전극(140)과 필름전극(45)의 접촉이 용이하도록 가장 얇은 두께를 가질 수 있다.
그리고, 제2 보호막(PLN2)은 절연층(111)의 끝단 또는 일측에 형성되는 소스전극 잔막(S_P)을 충분히 덮을 수 있도록, 제3 보호막(PLN3)보다 두껍게 형성될 수 있다.
제1 보호막(PLN1), 제2 보호막(PLN2), 및 제3 보호막(PLN3)은 유기물로 구성되어 있어, 압력을 받는 경우 측면으로 퍼져서, 서로 간섭될 수 있다. 따라서, 보호막 간의 간섭을 피하기 위해 일정거리로 서로 이격시켜 형성하거나, 일체로 형성할 수 있다. 제1 보호막(PLN1), 제2 보호막(PLN2), 및 제3 보호막(PLN3)을 일체로 형성하는 경우, 제조공정을 단순화할 수 있는 이점도 있다.
도 4는 도 3의 "C"영역을 확대한 단면도이고, 도 5는 도 3의 "D"영역을 확대한 단면도이다.
도 4는 드레인전극(D)의 제1 테이퍼 각도(a1)를 도시하며, 도 5는 패드부(PAD) 내의 제2 테이퍼 각도(a2)를 도시하고 있다.
박막 트랜지스터(TFT) 내의 절연막(111)은 소스전극(S) 및 드레인전극(D)과 액티브층(ACT) 사이에 배치되어, 소스전극(S) 및 드레인전극(D)과 액티브층(ACT)을 연결하기 위한 컨택홀(CH)을 포함하고 있다. 제1 테이퍼 각도(a1) 및 높이는 패드부(PAD) 내의 제2 테이퍼 각도(a2) 및 높이와 동일하게 형성될 수 있다.
절연막(111)은 하나의 컨택홀 마스크로 박막 트랜지스터층(110)의 컨택홀(CH)을 형성하고, 패드부(PAD) 끝단(또는 일측) 영역을 제거하는 것으로, 공정을 단순화하는 이점은 있으나, 제2 테이퍼 각도(a2)가 크게 형성되어, 소스전극 잔막(S_P)이 발생될 수 있다.
따라서, 소스전극 잔막(S_P)의 발생을 방지하기 위해, 제2 테이퍼 각도(a2)를 작게 형성할 수 있다. 제2 테이퍼 각도(a2)를 작게 형성하기 위한 방법으로는, 예를 들어, 멀티톤 마스크를 사용할 수 있고, 또는 컨택홀(CH) 형성 공정과 절연막(111) 끝단(또는 일측)을 제거하는 공정을 별도로 진행할 수 있다.
도 6a 내지 도 6e는 본 명세서의 실시예에 따른 패드전극 및 보호막을 형성하는 방법을 도시한 단면도이다.
도 6a를 참조하면, 패드전극(140)을 형성하기 위해, 버퍼층(105), 절연막(111)을 포함하는 기판(100) 상에 컨택홀 마스크를 이용하여 절연막(111) 끝단(또는 일측) 영역을 제거하고, 패드전극(140)과 패드연결배선(145)을 연결하기 위한 컨택홀을 형성한다. 그리고, 알루미늄(Al)과 티타늄(Ti)의 적층금속인 소스전극 물질(S_M)을 패드전극(140)과 패드연결배선(145)을 연결하기 위한 컨택홀에 채워 넣고, 기판 상에도 전체적으로 형성한다. 소스전극 물질(S_M)은 절연막(111) 끝단(또는 일측) 테이퍼 영역과 버퍼층(150)상에도 전체적으로 형성된 상태로, 절연막(111) 끝단(또는 일측) 테이퍼에 형성된 소스전극 물질(S_M)의 두께(t2)는 다른 영역의 두께(t1)보다 두껍게 형성된다.
도 6b는 기판(100) 상에 전체적으로 형성된 소스전극 물질(S_M)을 패터닝하여, 패드전극(140)을 형성하기 위해, 소스전극 물질(S_M)의 필요 없는 부분을 건식 식각으로 제거한 상태를 나타낸 도면으로, 절연막(111) 끝단(또는 일측) 테이퍼 영역의 소스전극 물질(S_M)은 다른 영역보다 두껍기 때문에, 소스전극 잔막(S_P)이 발생될 가능성이 높다.
도 6c는 이후에 전행되는 제조 공정에서 발생하는 불량을 방지하기 위해, 소스전극 잔막(S_P)을 포함한 기판 상의 전체 영역에 보호막을 형성하고, 패터닝하여, 제1 보호막, 제2 보호막(PLN2), 및 제3 보호막(PLN3)을 형성한 상태를 나타낸 도면이다. 제2 보호막(PLN2)은 소스전극 잔막(S_P)을 충분히 덮을 수 있도록 두껍게 형성할 수 있다. 제3 보호막(PLN3)은 패드전극(140)을 보호하면서, 연성회로보드(40)와의 접촉을 용이하게 하기 위해 제2 보호막(PLN2)보다 얇은 두께로 형성할 수 있다.
도 6d는 제2 보호막(PLN2)과 제3 보호막(PLN3)이 형성된 기판 상에 제1 전극을 형성하기 위해, 제1 전극물질(121_M)을 기판 상의 전체영역에 형성한 상태를 나타낸 도면이다. 소스전극 잔막(S_P)이 제2 보호막(PLN2)으로 덮여있어, 제1 전극물질(121_M)과 식각액의 화합물이 소스전극 잔막(S_P)과 접촉되지 않으므로, 은(Ag) 석출물은 발생하지 않는다.
도 6e은 제1 전극물질(121_M)을 포토리소그래피 공정을 통해 패터닝하여, 패드부(PAD)에 형성된 제1 전극물질(121_M)을 모두 제거한 상태를 도시하고 있다.
이와 같이, 패드부 상의 절연막 끝단 또는 일측 영역에 발생되는 금속물질의 잔막을 제2 보호막으로 덮을 수 있으므로, 이후에 발생될 수 있는 불량을 방지할 수 있다. 이에 따라, 표시장치의 표시품질 및 제품 수명을 향상시키는 효과를 얻을 수 있다.
본 명세서의 실시예에 따른 표시장치는, 영상이 표시되는 전면부와 전면부의 일측에 배치되는 패드부를 포함하는 기판, 기판 상에 배치되는 버퍼층, 버퍼층 상에 배치되고, 패드부의 일측에서 이격되어 배치되는 절연막을 포함할 수 있다. 그리고, 절연막 상에 배치되는 소스전극/드레인전극, 소스전극/드레인전극 상에 배치되는 제1 보호막, 및 패드부 상의 절연막의 일측에 위치하는 제2 보호막을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 패드부 상에 배치되는 패드전극, 및 패드전극 상에 배치되는 제3 보호막을 더 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 보호막과 제3 보호막은 이격되어 있을 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 보호막과 제3 보호막은 일체로 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제3 보호막은 패드전극 사이에 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 보호막은 절연막 상에서 버퍼층 일부까지 연장되어 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 기판 상에 배치되는 액티브층과 소스전극 및 드레인전극 사이에 배치되는 게이트전극을 더 포함할 수 있다. 그리고, 절연막은 액티브층과 게이트전극 사이에 배치되는 제1 절연막, 게이트전극과 소스전극 및 드레인전극 사이에 배치되는 제2 절연막, 및 컨택홀을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 컨택홀과 액티브층 사이의 제1 테이퍼 각도는, 절연막의 일측과 버퍼층 사이의 제2 테이퍼 각도와 동일하게 구성할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 컨택홀과 액티브층 사이의 제1 테이퍼 각도는, 절연막의 일측과 버퍼층 사이의 제2 테이퍼 각도보다 클 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제2 보호막의 두께는 제3 보호막의 두께보다 두꺼울 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 보호막의 두께는 제2 보호막의 두께보다 두껍고, 제2 보호막의 두께는 제3 보호막의 두께보다 두꺼울 수 있다.
본 명세서의 몇몇 실시예에 따르면, 버퍼층은 기판의 일측까지 배치되고, 버퍼층의 상면 일부는 외부로 노출될 수 있다.
본 명세서의 실시예에 따른 표시장치는, 영상이 표시되는 전면부와 전면부의 일측에 배치되는 패드부를 포함하는 기판, 기판 상에 배치되는 버퍼층을 포함할 수 있다. 그리고, 버퍼층 상에 배치되고, 패드부의 일측에서 이격되어 배치되는 절연막, 전면부에 배치되는 제1 보호막, 절연막의 일측에 배치되는 제2 보호막, 및 패드부에 배치되는 제3 보호막을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 전면부의 절연막 상에 배치되는 소스전극과 드레인전극, 및 패드부의 절연막 상에 배치되는 패드전극을 포함하고, 제1 보호막은 소스전극과 드레인 전극 상에 배치되고, 제3 보호막은 패드전극 사이에 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 보호막의 두께 t1, 제2 보호막 두께 t2, 및 제3 보호막 두께 t3일 경우, t1>t2>t3 일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 표시장치 FP: 전면부
PAD: 패드부 30: 데이터 구동부
40: 연성회로보드 45: 필름전극
50: 회로보드 60: 타이밍 제어부
100: 기판 100_C: 커팅라인
100_D: 검사전극 영역 105: 버퍼층
107: 제1 버퍼층 109: 제2 버퍼층
110: 박막 트랜지스터층 TFT: 박막 트랜지스터
G: 게이트전극 ACT: 반도체층
S: 소스전극 S_P: 소스전극 잔막
S_M: 소스전극 물질 D: 드레인전극
111: 절연막 112: 제1 절연막
113: 제2 절연막 120: 발광소자
121: 제1 전극 121_M: 제1 전극물질
122: 발광층 123: 제2 전극
124: 화소 정의막 125: 공통전극 연결배선
CPL: 캡핑층 130: 봉지층
131: 제1 무기막 132: 유기막
133: 제2 무기막 140: 패드전극
145: 패드연결배선 150: 데이터연결배선
PLN1: 제1 보호막
PLN2: 제2 보호막 PLN3: 제3 보호막

Claims (15)

  1. 영상이 표시되는 전면부와 상기 전면부의 일측에 배치되는 패드부를 포함하는 기판;
    상기 기판상에 배치되는 버퍼층;
    상기 버퍼층 상에 배치되고, 상기 패드부의 일측에서 이격되어 배치되는 절연막;
    상기 절연막 상에 배치되는 소스전극과 드레인전극;
    상기 소스전극과 드레인전극 상에 배치되는 제1 보호막; 및
    상기 패드부 상의 절연막의 일측에 있는 제2 보호막을 포함하는, 표시장치.
  2. 제1 항에 있어서,
    상기 패드부 상에 배치되는 패드전극; 및
    상기 패드전극 상에 배치되는 제3 보호막을 더 포함하는, 표시장치.
  3. 제2 항에 있어서,
    상기 제1 보호막과 상기 제3 보호막은 이격되어 있는, 표시장치.
  4. 제2 항에 있어서,
    상기 제1 보호막과 상기 제3 보호막은 일체로 배치되는, 표시장치.
  5. 제2 항에 있어서,
    상기 제3 보호막은 상기 패드전극 사이에 배치되는, 표시장치.
  6. 제1 항에 있어서,
    상기 제1 보호막은 상기 절연막 상에서 상기 버퍼층 일부까지 연장되어 배치되는, 표시장치.
  7. 제1 항에 있어서,
    상기 기판 상에 배치되는 액티브층; 및
    상기 액티브층과 상기 소스전극 및 드레인전극 사이에 배치되는 게이트전극을 더 포함하며,
    상기 절연막은 상기 액티브층과 상기 게이트전극 사이에 배치되는 제1 절연막;
    상기 게이트전극과 상기 소스전극 및 드레인전극 사이에 배치되는 제2 절연막; 및
    상기 소스전극 및 드레인전극과 상기 액티브층을 연결하기 위한 컨택홀을 포함하는 표시장치.
  8. 제7 항에 있어서,
    상기 컨택홀과 상기 액티브층 사이의 제1 테이퍼 각도는,
    상기 절연막의 일측과 상기 버퍼층 사이의 제2 테이퍼 각도와 동일한, 표시장치.
  9. 제7 항에 있어서,
    상기 컨택홀과 상기 액티브층 사이의 제1 테이퍼 각도는,
    상기 절연막의 일측과 상기 버퍼층 사이의 제2 테이퍼 각도보다 큰, 표시장치.
  10. 제2 항에 있어서,
    상기 제2 보호막의 두께는 제3 보호막의 두께보다 두꺼운, 표시장치.
  11. 제2 항에 있어서,
    상기 제1 보호막의 두께는 제2 보호막의 두께보다 두껍고,
    상기 제2 보호막의 두께는 제3 보호막의 두께보다 두꺼운, 표시장치.
  12. 제1 항에 있어서,
    상기 버퍼층은 상기 기판의 일측까지 배치되고,
    상기 버퍼층의 상면 일부는 외부로 노출되는, 표시장치.
  13. 영상이 표시되는 전면부와 상기 전면부의 일측에 배치되는 패드부를 포함하는 기판;
    상기 기판 상에 배치되는 버퍼층;
    상기 버퍼층 상에 배치되고, 상기 패드부의 일측에서 이격되어 배치되는 절연막;
    상기 전면부에 배치되는 제1 보호막;
    상기 패드부의 일측에서 이격된 절연막의 일측에 배치되는 제2 보호막; 및
    상기 패드부에 배치되는 제3 보호막을 포함하는, 표시장치.
  14. 제13 항에 있어서,
    상기 전면부의 절연막 상에 배치되는 소스전극과 드레인전극; 및
    상기 패드부의 절연막 상에 배치되는 패드전극을 더 포함하고,
    상기 제1 보호막은 상기 소스전극과 드레인 전극 상에 배치되고,
    상기 제3 보호막은 상기 패드전극 사이에 배치되는, 표시장치.
  15. 제13 항에 있어서,
    상기 제1 보호막의 두께 t1, 상기 제2 보호막 두께 t2, 및 상기 제3 보호막 두께 t3일 경우, t1>t2>t3 인, 표시장치.
KR1020200173960A 2020-12-14 2020-12-14 표시장치 KR20220084471A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200173960A KR20220084471A (ko) 2020-12-14 2020-12-14 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200173960A KR20220084471A (ko) 2020-12-14 2020-12-14 표시장치

Publications (1)

Publication Number Publication Date
KR20220084471A true KR20220084471A (ko) 2022-06-21

Family

ID=82221191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200173960A KR20220084471A (ko) 2020-12-14 2020-12-14 표시장치

Country Status (1)

Country Link
KR (1) KR20220084471A (ko)

Similar Documents

Publication Publication Date Title
US11844231B2 (en) Display device
US9997589B2 (en) Display device
KR102589245B1 (ko) 표시장치와 그의 제조방법
US9166193B2 (en) Light emitting device, method of manufacturing the same, and electronic apparatus
US20180226617A1 (en) Display device
KR102481863B1 (ko) 표시 장치
KR101890469B1 (ko) 표시장치 및 그 제조 방법
KR102482534B1 (ko) 유기 발광 표시 장치 및 그의 제조방법
US11574970B2 (en) Display device with gate conductive layer forming wire pad in pad area and method of fabricating the same
US20210134912A1 (en) Display Device
US20230116992A1 (en) Method of fabricating conductive pattern, display device, and method of fabricating display device
KR20180074139A (ko) 표시장치와 그의 제조방법
KR102533228B1 (ko) 유기발광 표시장치
KR20220084471A (ko) 표시장치
KR102398001B1 (ko) 유기 발광 표시 장치
US20200176707A1 (en) Organic light emitting display device
KR102393315B1 (ko) 디스플레이 장치
KR102465139B1 (ko) 유기 발광 표시 장치 및 그의 제조방법
US20220181417A1 (en) Display device
US20230200115A1 (en) Display device
KR20180078830A (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR20210052953A (ko) 표시장치
KR20210052876A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination