KR20220069401A - Printed circuit board and mehod of manufacturing thereof - Google Patents

Printed circuit board and mehod of manufacturing thereof Download PDF

Info

Publication number
KR20220069401A
KR20220069401A KR1020200156476A KR20200156476A KR20220069401A KR 20220069401 A KR20220069401 A KR 20220069401A KR 1020200156476 A KR1020200156476 A KR 1020200156476A KR 20200156476 A KR20200156476 A KR 20200156476A KR 20220069401 A KR20220069401 A KR 20220069401A
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
pattern
circuit board
printed circuit
Prior art date
Application number
KR1020200156476A
Other languages
Korean (ko)
Inventor
류성욱
남상혁
김동선
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020200156476A priority Critical patent/KR20220069401A/en
Priority to US18/037,825 priority patent/US20230413425A1/en
Priority to PCT/KR2021/017081 priority patent/WO2022108386A1/en
Publication of KR20220069401A publication Critical patent/KR20220069401A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

A printed circuit board according to an embodiment comprises: a first insulating layer; and a first circuit pattern layer disposed on an upper surface of the first insulating layer, wherein the first insulating layer comprises a first area corresponding to a dummy area and a second area other than that of the first area, the first circuit pattern layer comprises a first dummy pattern disposed in the first area of the first insulating layer, and the first dummy pattern exposes an upper surface of the first area of the first insulating layer and comprises a plurality of dot-shaped first openings mutually spaced apart. Therefore, the present invention is capable of providing the printed circuit board capable of removing a remaining basic gas.

Description

인쇄회로기판 및 이의 제조 방법{PRINTED CIRCUIT BOARD AND MEHOD OF MANUFACTURING THEREOF}Printed circuit board and manufacturing method thereof

실시 예는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.The embodiment relates to a printed circuit board and a method of manufacturing the same.

전자부품의 소형화, 경량화, 집적화가 가속되면서 회로의 선폭이 미세화하고 있다. 특히, 반도체 칩의 디자인룰이 나노미터 스케일로 집적화함에 따라, 반도체 칩을 실장하는 패키지기판 또는 인쇄회로기판의 회로 선폭이 수 마이크로미터 이하로 미세화하고 있다.As the miniaturization, weight reduction, and integration of electronic components accelerate, the line width of circuits is getting smaller. In particular, as the design rules of semiconductor chips are integrated on a nanometer scale, the circuit line width of a package board or a printed circuit board on which a semiconductor chip is mounted is reduced to several micrometers or less.

인쇄회로기판의 회로집적도를 증가시키기 위해서, 즉 회로 선폭을 미세화하기 위하여 다양한 공법들이 제안된 바 있다. 동도금 후 패턴을 형성하기 위해 식각하는 단계에서의 회로 선폭의 손실을 방지하기 위한 목적에서, 에스에이피(SAP; semi-additive process) 공법과 앰에스에이피(MSAP; modified semi-additive process) 등이 제안되었다.In order to increase the degree of circuit integration of the printed circuit board, that is, various methods have been proposed in order to miniaturize the circuit line width. In order to prevent the loss of circuit line width in the etching step to form a pattern after copper plating, a semi-additive process (SAP) method and a modified semi-additive process (MSAP) are proposed. became

이후, 보다 미세한 회로패턴을 구현하기 위해서 동박을 절연층 속에 묻어서 매립하는 임베디드 트레이스(Embedded Trace Substrate; 이하 'ETS'라 칭함) 공법이 당업계에서 사용되고 있다. ETS 공법은 동박회로를 절연층 표면에 형성하는 대신에, 절연층 속에 매립형식으로 제조하기 때문에 식각으로 인한 회로손실이 없어서 회로 피치를 미세화하는데 유리하다.Thereafter, an Embedded Trace Substrate (hereinafter referred to as 'ETS') method in which copper foil is buried in an insulating layer to implement a finer circuit pattern has been used in the art. The ETS method is advantageous in reducing the circuit pitch because there is no circuit loss due to etching because the copper foil circuit is manufactured by embedding it in the insulating layer instead of forming it on the surface of the insulating layer.

한편, 상기와 같은 인쇄회로기판은 미세화를 위해 무전해 화학동 도금을 통해 금속층을 형성하고 있다. 상기 무전해 화학동 도금을 통해 형성된 금속층은 회로패턴층을 형성하는데 사용될 수 있다.Meanwhile, in the printed circuit board as described above, a metal layer is formed through electroless chemical copper plating for miniaturization. The metal layer formed through the electroless chemical copper plating may be used to form a circuit pattern layer.

그러나, 상기와 같은 종래의 인쇄회로기판은 절연층과 금속층 사이의 계면에 잔류 염기성 가스가 남아 있어 신뢰성에 영향을 줄 수 있다. 예를 들어, 종래의 인쇄회로기판은 상기 잔류 염기성 가스에 의해 열적 스트레스에 취약하며, 절연층으로부터 금속층이 탈락하는 접합력 불량이 발생할 수 있다.However, in the conventional printed circuit board as described above, the residual basic gas remains at the interface between the insulating layer and the metal layer, which may affect reliability. For example, a conventional printed circuit board is vulnerable to thermal stress due to the residual basic gas, and a bonding strength defect in which a metal layer is detached from an insulating layer may occur.

실시 예에서는 절연층과 회로 패턴층 사이에 잔존하는 염기성 가스를 제거할 수 있는 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.The embodiment provides a printed circuit board capable of removing the basic gas remaining between the insulating layer and the circuit pattern layer, and a method of manufacturing the same.

또한, 실시 예에서는 절연층과 회로 패턴층 사이의 접합력을 향상시킬 수 있는 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.In addition, the embodiment provides a printed circuit board capable of improving bonding strength between an insulating layer and a circuit pattern layer, and a method of manufacturing the same.

또한, 실시 예에서는 회로 패턴층의 도금 편차를 개선할 수 있는 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.In addition, the embodiment provides a printed circuit board capable of improving the plating deviation of the circuit pattern layer and a method of manufacturing the same.

제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Technical tasks to be achieved in the proposed embodiment are not limited to the technical tasks mentioned above, and other technical tasks not mentioned are clear to those of ordinary skill in the art to which the proposed embodiment belongs from the description below. can be understood clearly.

실시 예에 따른 인쇄회로기판은 제1 절연층; 및 상기 제1 절연층의 상면 위에 배치된 제1 회로 패턴층을 포함하고, 상기 제1 절연층은, 더미 영역에 대응하는 제1 영역 및 상기 제1 영역 이외의 제2 영역을 포함하고, 상기 제1 회로 패턴층은, 상기 제1 절연층의 상기 제1 영역에 배치되는 제1 더미 패턴을 포함하고, 상기 제1 더미 패턴은, 상기 제1 절연층의 상기 제1 영역의 상면을 노출하며, 상호 이격되는 도트 형태의 복수의 제1 개구를 포함한다.A printed circuit board according to an embodiment includes a first insulating layer; and a first circuit pattern layer disposed on an upper surface of the first insulating layer, wherein the first insulating layer includes a first region corresponding to a dummy region and a second region other than the first region, wherein The first circuit pattern layer includes a first dummy pattern disposed in the first region of the first insulating layer, wherein the first dummy pattern exposes an upper surface of the first region of the first insulating layer, , and a plurality of first openings in the form of dots that are spaced apart from each other.

또한, 상기 인쇄회로기판은 상기 제1 절연층의 상면 위에 배치되는 제2 절연층; 및 상기 제2 절연층의 상면 위에 배치된 제2 회로 패턴층을 포함하고, 상기 제2 절연층은 상기 제1 절연층 상에 상기 복수의 제1 개구를 채우며 형성된다.In addition, the printed circuit board may include a second insulating layer disposed on the upper surface of the first insulating layer; and a second circuit pattern layer disposed on an upper surface of the second insulating layer, wherein the second insulating layer is formed on the first insulating layer to fill the plurality of first openings.

또한, 상기 제2 회로 패턴층은, 상기 제2 절연층의 더미 영역에 배치되는 제2 더미 패턴을 포함하고, 상기 제2 더미 패턴은, 상기 제2 절연층의 더미 영역의 상면을 노출하며, 상호 이격되는 도트 형태의 복수의 제2 개구를 포함한다.In addition, the second circuit pattern layer includes a second dummy pattern disposed in a dummy region of the second insulating layer, wherein the second dummy pattern exposes an upper surface of the dummy region of the second insulating layer, It includes a plurality of second openings in the form of dots spaced apart from each other.

또한, 상기 복수의 제1 개구의 각각의 직경은 100㎛보다 크다.Further, each diameter of the plurality of first openings is greater than 100 μm.

또한, 상기 복수의 제1 개구 중 인접하는 제1 개구 사이의 간격은 25㎛보다 크다.In addition, an interval between adjacent first openings among the plurality of first openings is greater than 25 μm.

한편, 다른 실시 예에 따른 인쇄회로기판은 제1 절연층; 상기 제1 절연층의 상면 위에 배치된 제1 회로 패턴층; 및 상기 제1 절연층 및 상기 제1 회로 패턴층에 형성된 제1 디가싱부를 포함하고, 상기 제1 절연층은, 더미 영역에 대응하는 제1 영역 및 상기 제1 영역 이외의 제2 영역을 포함하고, 상기 제1 회로 패턴층은, 상기 제1 절연층의 상기 제1 영역에 배치되는 제1 더미 패턴을 포함하고, 상기 제1 디가싱부는, 상기 제1 더미 패턴을 오픈하며 형성되고, 상호 이격되는 도트 형태의 복수의 제1-1 부분과, 상기 제1 절연층을 오픈하며 형성되고, 상기 제1-1 부분과 연결되는 제1-2 부분을 포함한다.On the other hand, a printed circuit board according to another embodiment includes a first insulating layer; a first circuit pattern layer disposed on an upper surface of the first insulating layer; and a first degassing unit formed on the first insulating layer and the first circuit pattern layer, wherein the first insulating layer comprises a first region corresponding to the dummy region and a second region other than the first region. wherein the first circuit pattern layer includes a first dummy pattern disposed in the first region of the first insulating layer, and the first degassing unit is formed by opening the first dummy pattern, , a plurality of first-1-1 portions in the form of dots spaced apart from each other, and a 1-2-th portion formed by opening the first insulating layer and connected to the first-1-1 portion.

또한, 상기 인쇄회로기판은 상기 제1 절연층의 상면 위에 배치되는 제2 절연층; 및 상기 제2 절연층의 상면 위에 배치된 제2 회로 패턴층을 포함하고, 상기 제2 절연층은 상기 제1 절연층 상에 상기 제1 디가싱부의 상기 제1-1 부분 및 상기 제1-2 부분을 채우며 형성된다.In addition, the printed circuit board may include a second insulating layer disposed on the upper surface of the first insulating layer; and a second circuit pattern layer disposed on an upper surface of the second insulating layer, wherein the second insulating layer comprises the first 1-1 portion and the first degassing unit on the first insulating layer. It is formed by filling the -2 part.

또한, 상기 제1 디가싱부의 상기 제1-2 부분은, 상기 제1 절연층을 관통하며 형성된다.In addition, the first second portion of the first degassing unit is formed to penetrate the first insulating layer.

또한, 상기 제1 디가싱부의 상기 제1-2 부분은, 상기 제1 절연층을 비관통하며 형성된다.In addition, the first and second portions of the first degassing portion are formed without penetrating the first insulating layer.

또한, 상기 인쇄회로기판은 상기 제2 절연층 및 상기 제2 회로 패턴층에 형성되는 제2 디가싱부를 포함하고, 상기 제2 회로 패턴층은, 상기 제2 절연층의 더미 영역에 배치되는 제2 더미 패턴을 포함하고, 상기 제2 디가싱부는, 상기 제2 더미 패턴을 오픈하며 형성되고, 상호 이격되는 도트 형태의 복수의 제2-1 부분과, 상기 제2 절연층을 오픈하며 형성되고, 상기 제2-1 부분과 연결되는 제2-2 부분을 포함한다.In addition, the printed circuit board includes a second degassing unit formed on the second insulating layer and the second circuit pattern layer, wherein the second circuit pattern layer is disposed in a dummy region of the second insulating layer. a second dummy pattern, wherein the second degassing unit is formed by opening the second dummy pattern, a plurality of 2-1 portions in the form of dots spaced apart from each other, and the second insulating layer are opened; It is formed and includes a 2-2 part connected to the 2-1 part.

또한, 상기 제1 디가싱부의 상기 제1-1 부분의 직경은 100㎛보다 크다.In addition, a diameter of the 1-1 portion of the first degassing unit is greater than 100 μm.

또한, 상기 제1 디가싱부의 상기 복수의 제1-1 부분 중 인접하는 제1-1 부분 사이의 간격은 25㎛보다 크다.In addition, an interval between adjacent 1-1 parts among the plurality of 1-1 parts of the first degassing unit is greater than 25 μm.

한편, 실시 예에 따른 인쇄회로기판의 제조 방법은 제1 절연층을 준비하고, 상기 제1 절연층의 상면에 제1 회로 패턴층을 형성하고, 상기 제1 절연층 및 상기 제1 회로 패턴층을 오픈하는 제1 디가싱부를 형성하는 것을 포함하고, 상기 제1 절연층은, 더미 영역에 대응하는 제1 영역 및 상기 제1 영역 이외의 제2 영역을 포함하고, 상기 제1 회로 패턴층은, 상기 제1 절연층의 상기 제1 영역에 배치되는 제1 더미 패턴을 포함하고, 상기 제1 디가싱부는, 상기 제1 더미 패턴을 오픈하며 형성되고, 상호 이격되는 도트 형태의 복수의 제1-1 부분과, 상기 제1 절연층을 오픈하며 형성되고, 상기 제1-1 부분과 연결되는 제1-2 부분을 포함한다.Meanwhile, in the method of manufacturing a printed circuit board according to the embodiment, a first insulating layer is prepared, a first circuit pattern layer is formed on an upper surface of the first insulating layer, and the first insulating layer and the first circuit pattern layer are formed. and forming a first degassing part that opens silver includes a first dummy pattern disposed in the first region of the first insulating layer, and the first degassing unit is formed by opening the first dummy pattern and has a plurality of dot-shaped spaces spaced apart from each other. It includes a 1-1 part and a 1-2 part formed by opening the first insulating layer and connected to the 1-1 part.

또한, 상기 제1 절연층의 상면에 제2 절연층을 형성하고, 상기 제2 절연층의 상면에 배치된 제2 회로 패턴층을 형성하는 것을 포함하며, 상기 제2 절연층은 상기 제1 디가싱부의 상기 제1-1 부분 및 상기 제1-2 부분을 채운다.In addition, forming a second insulating layer on the upper surface of the first insulating layer, and forming a second circuit pattern layer disposed on the upper surface of the second insulating layer, wherein the second insulating layer is the first D The 1-1 part and the 1-2 part of the gassing part are filled.

또한, 상기 제1 디가싱부의 상기 제1-2 부분은, 상기 제1 절연층을 관통하며 형성된다.In addition, the first second portion of the first degassing unit is formed to penetrate the first insulating layer.

또한, 상기 제1 디가싱부의 상기 제1-2 부분은, 상기 제1 절연층을 비관통하며 형성된다.In addition, the first and second portions of the first degassing portion are formed without penetrating the first insulating layer.

또한, 상기 제2 절연층 및 상기 제2 회로 패턴층에 제2 디가싱부를 형성하는 것을 포함하고, 상기 제2 회로 패턴층은, 상기 제2 절연층의 더미 영역에 배치되는 제2 더미 패턴을 포함하고, 상기 제2 디가싱부는, 상기 제2 더미 패턴을 오픈하며 형성되고, 상호 이격되는 도트 형태의 복수의 제2-1 부분과, 상기 제2 절연층을 오픈하며 형성되고, 상기 제2-1 부분과 연결되는 제2-2 부분을 포함한다.The method may further include forming a second degassing unit on the second insulating layer and the second circuit pattern layer, wherein the second circuit pattern layer is a second dummy pattern disposed in a dummy region of the second insulating layer. including, wherein the second degassing part is formed by opening the second dummy pattern, a plurality of 2-1 parts in the form of dots spaced apart from each other, and the second insulating layer being opened, the and a 2-2 part connected to the 2-1 part.

실시 예에서는 절연층의 더미 영역에 대응하는 제1 영역(R1)에 더미 패턴이 형성되고, 상기 더미 패턴에 도트 형태를 가지는 복수의 개구를 형성한다. 그리고, 상기 복수의 개구는 절연층에 잔류하는 가스를 디가싱할 수 있도록 한다. 이에 따라 실시 예에서는 절연층과 회로 패턴층 사이에 가스를 제거하여 인쇄회로기판의 신뢰성을 향상시킬 수 있다. 예를 들어, 실시 예에서는 상기 절연층에 잔존하는 가스를 제거함에 따라, 절연층의 열적스트레스를 최소화할 수 있다. 예를 들어, 실시 예에서는 상기 절연층에 잔존하는 가스를 제거함에 따라 절연층으로부터 회로 패턴층이 탈락하는 신뢰성 문제를 해결할 수 있다. 또한, 실시 예에서는 상기와 같이 더미 패턴에 복수의 개구가 포함되도록 하여, 더미 패턴의 면적의 조절을 통해 회로 패턴층의 도금 편차를 개선할 수 있다.In the embodiment, a dummy pattern is formed in the first region R1 corresponding to the dummy region of the insulating layer, and a plurality of openings having a dot shape are formed in the dummy pattern. In addition, the plurality of openings allow the gas remaining in the insulating layer to be degassed. Accordingly, in the embodiment, the reliability of the printed circuit board may be improved by removing the gas between the insulating layer and the circuit pattern layer. For example, in the embodiment, as the gas remaining in the insulating layer is removed, the thermal stress of the insulating layer may be minimized. For example, in the embodiment, as the gas remaining in the insulating layer is removed, the reliability problem in which the circuit pattern layer is detached from the insulating layer can be solved. In addition, in the embodiment, the plating deviation of the circuit pattern layer can be improved by adjusting the area of the dummy pattern by including the plurality of openings in the dummy pattern as described above.

또한, 실시 예에서는 절연층 내로 침투한 가스를 완전히 제거할 수 있고, 이에 따른 신뢰성을 더욱 향상시킬 수 있다. 예를 들어, 실시 예에서는 디가싱을 위한 개구가 더미 패턴뿐 아니라, 절연층에도 형성될 수 있다. 예를 들어, 디가싱을 위한 개구는 더미 패턴에 형성되는 제1 부분과, 상기 제1 부분과 연결되어 절연층에 형성된 제2 부분을 포함한다. 이에 따라, 실시 예에서는 상기 절연층 내로 침투한 가스까지 완전하게 제거할 수 있으며, 이에 따른 신뢰성을 더욱 향상시킬 수 있다.In addition, in the embodiment, it is possible to completely remove the gas that has penetrated into the insulating layer, and thus reliability can be further improved. For example, in an embodiment, an opening for degassing may be formed in the insulating layer as well as the dummy pattern. For example, the opening for degassing includes a first portion formed in the dummy pattern and a second portion connected to the first portion and formed in the insulating layer. Accordingly, in the embodiment, even the gas that has penetrated into the insulating layer can be completely removed, and thus reliability can be further improved.

도 1은 제1 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 2는 비교 예에 따른 인쇄회로기판의 일부 층의 평면도이다.
도 3은 실시 예에 따른 인쇄회로기판의 일부 층의 평면도이다.
도 4는 실시 예에 따른 더미 패턴에 형성되는 개구의 형상의 변형 예이다.
도 5 내지 도 9는 도 1에 도시된 인쇄회로기판의 제조 방법을 공정순으로 나타낸 도면이다.
도 10은 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 11 내지 도 14는 도 10에 도시된 인쇄회로기판의 제조 방법을 공정순으로 나타낸 도면이다.1 is a view showing a printed circuit board according to a first embodiment.
2 is a plan view of some layers of a printed circuit board according to a comparative example.
3 is a plan view of some layers of a printed circuit board according to an embodiment.
4 is a modified example of a shape of an opening formed in a dummy pattern according to an embodiment.
5 to 9 are views showing the manufacturing method of the printed circuit board shown in FIG. 1 in order of process.
10 is a view showing a printed circuit board according to a second embodiment.
11 to 14 are views showing the manufacturing method of the printed circuit board shown in FIG. 10 in order of process.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Hereinafter, the embodiments disclosed in the present specification will be described in detail with reference to the accompanying drawings, but the same or similar components are given the same reference numerals regardless of reference numerals, and redundant description thereof will be omitted. The suffixes "module" and "part" for components used in the following description are given or mixed in consideration of only the ease of writing the specification, and do not have distinct meanings or roles by themselves. In addition, in describing the embodiments disclosed in the present specification, if it is determined that detailed descriptions of related known technologies may obscure the gist of the embodiments disclosed in the present specification, the detailed description thereof will be omitted. In addition, the accompanying drawings are only for easy understanding of the embodiments disclosed in this specification, and the technical idea disclosed herein is not limited by the accompanying drawings, and all changes included in the spirit and scope of the present invention , should be understood to include equivalents or substitutes.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Terms including an ordinal number such as 1st, 2nd, etc. may be used to describe various elements, but the elements are not limited by the terms. The above terms are used only for the purpose of distinguishing one component from another.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.When a component is referred to as being “connected” or “connected” to another component, it may be directly connected or connected to the other component, but it is understood that other components may exist in between. it should be On the other hand, when it is said that a certain element is "directly connected" or "directly connected" to another element, it should be understood that the other element does not exist in the middle.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. The singular expression includes the plural expression unless the context clearly dictates otherwise.

본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In the present application, terms such as “comprises” or “have” are intended to designate that a feature, number, step, operation, component, part, or combination thereof described in the specification exists, but one or more other features It should be understood that this does not preclude the existence or addition of numbers, steps, operations, components, parts, or combinations thereof.

도 1은 제1 실시 예에 따른 인쇄회로기판을 나타낸 도면이고, 도 2는 비교 예에 따른 인쇄회로기판의 일부 층의 평면도이고, 도 3은 실시 예에 따른 인쇄회로기판의 일부 층의 평면도이다.1 is a view showing a printed circuit board according to a first embodiment, FIG. 2 is a plan view of some layers of a printed circuit board according to a comparative example, and FIG. 3 is a plan view of some layers of a printed circuit board according to an embodiment .

도 1 내지 도 3을 참조하면, 인쇄회로기판은 제1 절연층(110), 제2 절연층(120), 제3 절연층(130), 회로 패턴층(140a, 140b, 150a, 150b, 160a, 160b, 170a, 170b) 및 비아(V1, V2, V3)를 포함한다.1 to 3 , the printed circuit board includes a first insulating layer 110 , a second insulating layer 120 , a third insulating layer 130 , and circuit pattern layers 140a, 140b, 150a, 150b, 160a. , 160b, 170a, 170b) and vias V1, V2, V3.

상기 인쇄회로기판은 회로 설계를 근거로 회로 부품을 접속하는 전기 배선을 배선 도형으로 표현하며, 절연층 상에 전기 도체를 재현할 수 있다. 또한, 이러한 인쇄회로기판은 전기 부품을 탑재하고 이들을 회고적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결 기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.The printed circuit board may represent electrical wiring connecting circuit parts based on circuit design as a wiring diagram, and may reproduce an electrical conductor on an insulating layer. In addition, such a printed circuit board may mount electrical components and form wiring that retrospectively connects them, and may mechanically fix components other than the electrical connection function of the components.

이러한, 인쇄회로기판은 절연층(110, 120, 130)을 포함한다. 절연층(110, 120, 130)은 단일 회로 패턴이 형성되는 인쇄회로기판의 지지 기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 어느 하나의 회로 패턴이 형성되어 있는 절연 영역을 의미할 수 있다.Such a printed circuit board includes insulating layers 110 , 120 , and 130 . The insulating layers 110 , 120 , and 130 may be a support substrate of a printed circuit board on which a single circuit pattern is formed, but may mean an insulating region on which any one circuit pattern is formed among printed circuit boards having a plurality of stacked structures. can

절연층(110, 120, 130)은 복수의 적층 구조를 가질 수 있다.The insulating layers 110 , 120 , and 130 may have a plurality of stacked structures.

예를 들어, 인쇄회로기판은 제1 절연층(110)을 포함할 수 있다. 또한, 인쇄회로기판은 제1 절연층(110) 위에 배치된 제2 절연층(120)을 포함할 수 있다. 또한, 인쇄회로기판은 제1 절연층(110) 아래에 배치된 제3 절연층(130)을 포함할 수 있다. 여기에서, 도면 상에는 인쇄회로기판이 3층의 절연층을 포함하는 구조를 가지는 것으로 도시하였으나, 이에 한정되지는 않는다. 예를 들어, 상기 인쇄회로기판은 3층 미만의 절연층을 포함하는 구조를 가질 수 있으며, 이와 다르게 3층보다 많은 절연층을 포함하는 구조를 가질 수도 있을 것이다. 이하에서는 설명의 편의를 위해 인쇄회로기판이 3층의 절연층을 포함하는 구조를 가지는 것으로 하여 설명하기로 한다.For example, the printed circuit board may include the first insulating layer 110 . Also, the printed circuit board may include the second insulating layer 120 disposed on the first insulating layer 110 . Also, the printed circuit board may include a third insulating layer 130 disposed under the first insulating layer 110 . Here, although the printed circuit board is illustrated as having a structure including three insulating layers in the drawings, the present invention is not limited thereto. For example, the printed circuit board may have a structure including less than three insulating layers, or alternatively, may have a structure including more than three insulating layers. Hereinafter, for convenience of description, it is assumed that the printed circuit board has a structure including three insulating layers.

제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 표면에 회로 패턴들을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판, 및 절연 기판을 모두 포함할 수 있다.The first insulating layer 110 , the second insulating layer 120 , and the third insulating layer 130 are substrates on which an electric circuit capable of changing wiring is formed, and are made of an insulating material capable of forming circuit patterns on the surface. It may include all printed, wiring boards, and insulated substrates made.

예를 들어, 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나는 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나는 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나는, 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.For example, at least one of the first insulating layer 110 , the second insulating layer 120 , and the third insulating layer 130 may be rigid or flexible. For example, at least one of the first insulating layer 110 , the second insulating layer 120 , and the third insulating layer 130 may include glass or plastic. In detail, at least one of the first insulating layer 110 , the second insulating layer 120 , and the third insulating layer 130 is chemically strengthened/halved with soda lime glass or aluminosilicate glass. Tempered glass, polyimide (PI), polyethylene terephthalate (PET), propylene glycol (PPG), reinforced or flexible plastic such as polycarbonate (PC), or sapphire can

또한, 상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나는 광등방성 필름을 포함할 수 있다. 일례로, 상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나는 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.In addition, at least one of the first insulating layer 110 , the second insulating layer 120 , and the third insulating layer 130 may include an optical isotropic film. For example, at least one of the first insulating layer 110, the second insulating layer 120, and the third insulating layer 130 is a cyclic olefin copolymer (COC), a cyclic olefin polymer (COP), an optical isotropic polycarbonate ( polycarbonate, PC) or photoisotropic polymethyl methacrylate (PMMA).

또한, 상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나는 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나는 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나는 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.In addition, at least one of the first insulating layer 110 , the second insulating layer 120 , and the third insulating layer 130 may be bent while having a partially curved surface. That is, at least one of the first insulating layer 110 , the second insulating layer 120 , and the third insulating layer 130 may be partially flat and partially curved while having a curved surface. In detail, at least one of the first insulating layer 110 , the second insulating layer 120 , and the third insulating layer 130 has a curved end with a curved end, or has a surface including a random curvature and is bent or bent. can

또한, 상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나는 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나는 커브드(curved) 또는 벤디드(bended) 기판일 수 있다. 이때, 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나는 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나는 전기 부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.In addition, at least one of the first insulating layer 110 , the second insulating layer 120 , and the third insulating layer 130 may be a flexible substrate having a flexible characteristic. In addition, at least one of the first insulating layer 110 , the second insulating layer 120 , and the third insulating layer 130 may be a curved or bent substrate. At this time, at least one of the first insulating layer 110 , the second insulating layer 120 , and the third insulating layer 130 represents the electrical wiring connecting the circuit parts based on the circuit design as a wiring diagram, Electrical conductors can be reproduced in In addition, at least one of the first insulating layer 110 , the second insulating layer 120 , and the third insulating layer 130 may form a wiring for mounting electrical components and connecting them in a circuit, and the electrical connection of the components It can mechanically fix non-functional parts.

한편, 상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130)은 각각 제1 영역(R1) 및 제2 영역(R2)을 포함할 수 있다. Meanwhile, the first insulating layer 110 , the second insulating layer 120 , and the third insulating layer 130 may include a first region R1 and a second region R2 , respectively.

상기 제1 영역(R1)은 더미 패턴들이 형성된 더미 영역일 수 있다. 제2 영역(R2)은 상기 제1 영역(R1)을 제외한 영역일 수 있다. 일반적으로, 인쇄회로기판은 상기 제1 영역(R1)에 대응하는 더미 영역을 포함하며, 상기 더미 영역에 더미 패턴을 형성하여 기판의 신뢰성을 향상시키고 있다. 이때, 제1 실시 예에서의 인쇄회로기판은 상기 더미 패턴이 제1 영역(R1)에 대응하는 더미 영역을 전체적으로 덮는 것이 아닌, 도트 형태의 다수의 개구를 가지도록 하여, 상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130)에 잔류하고 있는 가스를 디가싱(degassing)할 수 있도록 한다.The first region R1 may be a dummy region in which dummy patterns are formed. The second region R2 may be a region excluding the first region R1 . In general, a printed circuit board includes a dummy region corresponding to the first region R1, and a dummy pattern is formed in the dummy region to improve the reliability of the substrate. At this time, in the printed circuit board according to the first embodiment, the dummy pattern does not entirely cover the dummy region corresponding to the first region R1, but has a plurality of openings in the form of dots, so that the first insulating layer ( 110 ), the second insulating layer 120 , and the third insulating layer 130 to allow degassing of the remaining gas.

상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130)의 표면에는 회로 패턴층이 형성될 수 있다. A circuit pattern layer may be formed on the surfaces of the first insulating layer 110 , the second insulating layer 120 , and the third insulating layer 130 .

예를 들어, 상기 제1 절연층(110)의 상면에는 제1 회로 패턴층이 형성될 수 있다. 또한, 상기 제1 절연층(110)의 하면에는 제2 회로 패턴층이 형성될 수 있다. 또한, 제2 절연층(120)의 상면에는 제3 회로 패턴층이 형성될 수 있다. 또한, 제3 절연층(130)의 하면에는 제4 회로 패턴층이 형성될 수 있다. 이러한, 회로 패턴층들은 더미 패턴과 유효 패턴을 포함할 수 있다. 예를 들어, 상기 회로 패턴층은 각각의 절연층의 제1 영역(R1)에 형성되는 더미 패턴과, 제2 영역(R2)에 형성되는 유효 패턴을 포함할 수 있다. 한편, 일반적으로 더미 패턴은 절연층의 더미 영역을 전체적으로 덮으며 형성된다. 예를 들어, 절연층의 더미 영역의 상면은 더미 패턴에 의해 모두 덮인다. 이때, 실시 예에서는 상기 더미 패턴에 개구를 형성하여, 이를 디가싱 홀로 이용한다.For example, a first circuit pattern layer may be formed on the upper surface of the first insulating layer 110 . In addition, a second circuit pattern layer may be formed on a lower surface of the first insulating layer 110 . In addition, a third circuit pattern layer may be formed on the upper surface of the second insulating layer 120 . In addition, a fourth circuit pattern layer may be formed on a lower surface of the third insulating layer 130 . Such circuit pattern layers may include a dummy pattern and an effective pattern. For example, the circuit pattern layer may include a dummy pattern formed in the first region R1 of each insulating layer and an effective pattern formed in the second region R2 of each insulating layer. Meanwhile, in general, the dummy pattern is formed to completely cover the dummy area of the insulating layer. For example, the upper surface of the dummy region of the insulating layer is entirely covered by the dummy pattern. In this case, in the embodiment, an opening is formed in the dummy pattern and used as a degassing hole.

구체적으로, 제1 회로 패턴층은, 제1 절연층(110)의 상면의 제1 영역(R1)에 배치된 제1 더미 패턴(140a)과, 제2 영역(R2)에 배치된 제1 유효 패턴(140b)을 포함할 수 있다. Specifically, the first circuit pattern layer includes a first dummy pattern 140a disposed in the first region R1 of the upper surface of the first insulating layer 110 , and a first effective pattern disposed in the second region R2 . A pattern 140b may be included.

또한, 제2 회로 패턴층은 제1 절연층(110)의 하면의 제1 영역(R1)에 배치된 제2 더미 패턴(150a)과, 제2 영역(R2)에 배치된 제2 유효 패턴(150b)을 포함할 수 있다.In addition, the second circuit pattern layer includes a second dummy pattern 150a disposed in the first region R1 of the lower surface of the first insulating layer 110 and a second effective pattern (150a) disposed in the second region R2. 150b).

또한, 제3 회로 패턴층은 제2 절연층(120)의 상면의 제1 영역(R1)에 배치된 제3 더미 패턴(160a)과, 제2 영역(R2)에 배치된 제3 유효 패턴(160b)을 포함할 수 있다.In addition, the third circuit pattern layer includes a third dummy pattern 160a disposed in the first region R1 of the upper surface of the second insulating layer 120 and a third effective pattern ( 160b).

또한, 제4 회로 패턴층은 제3 절연층(130)의 하면의 제1 영역(R1)에 배치된 제4 더미 패턴(170a)과, 제2 영역(R2)에 배치된 제4 유효 패턴(170b)을 포함할 수 있다. In addition, the fourth circuit pattern layer includes a fourth dummy pattern 170a disposed in the first region R1 of the lower surface of the third insulating layer 130 and a fourth effective pattern (170a) disposed in the second region R2. 170b).

이러한, 제1 내지 제4 회로 패턴층은 전기 전도성이 높은 금속 물질로 형성될 수 있다. 예를 들어, 제1 내지 제4 회로 패턴층은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 예를 들어, 제1 내지 제4 회로 패턴층은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 제1 내지 제4 회로 패턴층은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다. The first to fourth circuit pattern layers may be formed of a metal material having high electrical conductivity. For example, the first to fourth circuit pattern layers may be selected from among gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), and zinc (Zn). It may be formed of at least one metallic material. For example, the first to fourth circuit pattern layers may include gold (Au), silver (Ag), platinum (Pt), titanium (Ti), tin (Sn), copper (Cu), and zinc (Zn) having excellent bonding strength. ) may be formed of a paste or solder paste including at least one metal material selected from among the above. Preferably, the first to fourth circuit pattern layers may be formed of copper (Cu), which has high electrical conductivity and is relatively inexpensive.

상기 제1 내지 제4 회로 패턴층은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다. The first to fourth circuit pattern layers include an additive process, a subtractive process, a modified semi-additive process (MSAP), and a semi-additive process (SAP), which are typical printed circuit board manufacturing processes. It is possible by a method or the like, and a detailed description thereof will be omitted here.

한편, 인쇄회로기판은 비아(V1, V2, V3)를 포함한다. 상기 비아(V1, V2, V3)는 상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나의 절연층을 관통하며 형성될 수 있다. 상기 비아(V1, V2, V3)는 서로 다른 층에 배치된 회로 패턴층을 전기적으로 연결할 수 있다.On the other hand, the printed circuit board includes vias (V1, V2, V3). The vias V1 , V2 , and V3 may be formed to pass through at least one of the first insulating layer 110 , the second insulating layer 120 , and the third insulating layer 130 . The vias V1 , V2 , and V3 may electrically connect circuit pattern layers disposed on different layers.

예를 들어, 제1 절연층(110)에는 제1 비아(V1)가 형성될 수 있다. 상기 제1 비아(V1)는 제1 절연층(110)의 상면에 배치된 제1 회로 패턴층과, 제1 절연층(110)의 하면에 배치된 제2 회로 패턴층을 전기적으로 연결할 수 있다.For example, a first via V1 may be formed in the first insulating layer 110 . The first via V1 may electrically connect the first circuit pattern layer disposed on the upper surface of the first insulating layer 110 and the second circuit pattern layer disposed on the lower surface of the first insulating layer 110 . .

예를 들어, 제2 절연층(120)에는 제2 비아(V2)가 형성될 수 있다. 상기 제2 비아(V2)는 제1 절연층(110)의 상면에 배치된 제1 회로 패턴층과 제2 절연층(120)의 상면에 배치된 제3 회로 패턴층을 전기적으로 연결할 수 있다.For example, a second via V2 may be formed in the second insulating layer 120 . The second via V2 may electrically connect the first circuit pattern layer disposed on the upper surface of the first insulating layer 110 and the third circuit pattern layer disposed on the upper surface of the second insulating layer 120 .

예를 들어, 제3 절연층(130)에는 제3 비아(V3)가 형성될 수 있다. 상기 제3 비아(V3)는 제1 절연층(110)의 하면에 배치된 제2 회로 패턴층과, 상기 제3 절연층(130)의 하면에 배치된 제4 회로 패턴층을 전기적으로 연결할 수 있다.For example, a third via V3 may be formed in the third insulating layer 130 . The third via V3 may electrically connect the second circuit pattern layer disposed on the lower surface of the first insulating layer 110 and the fourth circuit pattern layer disposed on the lower surface of the third insulating layer 130 . have.

한편, 상기 비아(V1, V2, V3)는 상기 복수의 절연층 중 적어도 하나의 절연층을 관통하는 관통 홀(도시하지 않음) 내부를 전도성 물질로 충진하여 형성할 수 있다.Meanwhile, the vias V1 , V2 , and V3 may be formed by filling an inside of a through hole (not shown) penetrating at least one of the plurality of insulating layers with a conductive material.

상기 관통 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 Co2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 복수의 절연층 중 적어도 하나의 절연층을 개방할 수 있다.The through hole may be formed by any one of machining methods, including mechanical, laser, and chemical machining. When the through hole is formed by machining, methods such as milling, drilling, and routing can be used, and when formed by laser processing, UV or Co 2 laser method is used. In the case of being formed by chemical processing, at least one insulating layer among the plurality of insulating layers may be opened by using a chemical containing aminosilane, ketones, or the like.

한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다. On the other hand, the processing by the laser is a cutting method that takes a desired shape by concentrating optical energy on the surface to melt and evaporate a part of the material. Complex formation by a computer program can be easily processed. Even difficult composite materials can be machined.

또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.In addition, the processing by the laser can have a cutting diameter of at least 0.005 mm, and has a wide advantage in a range of possible thicknesses.

상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 Co2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.As the laser processing drill, it is preferable to use a YAG (Yttrium Aluminum Garnet) laser, a Co 2 laser, or an ultraviolet (UV) laser. The YAG laser is a laser that can process both the copper foil layer and the insulating layer, and the CO 2 laser is a laser that can process only the insulating layer.

상기 관통 홀이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 상기 비아(V1, V2, V3)를 형성할 수 있다. 상기 비아(V1, V2, V3)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.When the through hole is formed, the vias V1 , V2 , and V3 may be formed by filling the inside of the through hole with a conductive material. The metal material forming the vias V1, V2, and V3 may include any one selected from copper (Cu), silver (Ag), tin (Sn), gold (Au), nickel (Ni), and palladium (Pd). It may be a material, and the conductive material filling is performed by any one or a combination of electroless plating, electrolytic plating, screen printing, sputtering, evaporation, inkjetting, and dispensing. Available.

한편, 상기와 같은 제1 내지 제4 회로 패턴층은 각각 복수의 층 구조를 가질 수 있다. 예를 들어, 제1 내지 제4 회로 패턴층 각각은, 무전해 도금을 통해 형성된 화학동도금층 및 전해 도금으로 형성된 전해 도금층을 포함할 수 있으나, 이에 한정되는 것은 아니다. Meanwhile, the first to fourth circuit pattern layers as described above may each have a plurality of layer structures. For example, each of the first to fourth circuit pattern layers may include a chemical copper plating layer formed through electroless plating and an electrolytic plating layer formed through electroplating, but is not limited thereto.

한편, 실시 예에서의 각각의 회로 패턴층 중 제1 영역(R1)에 형성된 더미 패턴들은 개구를 포함할 수 있다. 상기 개구는 절연층의 표면을 노출하는 홀일 수 있다.Meanwhile, the dummy patterns formed in the first region R1 of each circuit pattern layer in the embodiment may include openings. The opening may be a hole exposing the surface of the insulating layer.

구체적으로, 상기 제1 더미 패턴(140a)은 상호 이격되는 복수의 제1 개구(140h)를 포함할 수 있다. 상기 복수의 제1 개구(140h)는 상기 제1 절연층(110)의 상면을 노출할 수 있다. 즉, 상기 복수의 제1 개구(140h)는 상기 제1 더미 패턴(140a)의 상면 및 하면을 관통하며 형성될 수 있다. 상기 복수의 제1 개구(140h)는 도트 형태를 가질 수 있다. 즉, 상기 제1 더미 패턴(140a)은 도트 형태를 가지는 복수의 제1 개구(140h)를 포함할 수 있다. 이에 따라, 상기 제1 더미 패턴(140a)이 형성된 상태에서, 상기 복수의 제1 개구(140h)를 통해 상기 제1 절연층(110)의 상면은 노출될 수 있다. 그리고, 상기 제1 절연층(110)에 잔류하는 가스는 상기 제1 개구(140h)를 통해 디가싱(degassing)될 수 있다. 이에 따라, 실시 예에서는 상기 제1 절연층(110)에 잔류하는 가스를 디가싱함에 따라 열적 스트레스를 해소하여 신뢰성을 향상시킬 수 있다. Specifically, the first dummy pattern 140a may include a plurality of first openings 140h spaced apart from each other. The plurality of first openings 140h may expose a top surface of the first insulating layer 110 . That is, the plurality of first openings 140h may be formed to penetrate the upper and lower surfaces of the first dummy pattern 140a. The plurality of first openings 140h may have a dot shape. That is, the first dummy pattern 140a may include a plurality of first openings 140h having a dot shape. Accordingly, in a state in which the first dummy pattern 140a is formed, the upper surface of the first insulating layer 110 may be exposed through the plurality of first openings 140h. In addition, the gas remaining in the first insulating layer 110 may be degassed through the first opening 140h. Accordingly, in the embodiment, as the gas remaining in the first insulating layer 110 is degassed, thermal stress may be relieved and reliability may be improved.

즉, 도 2를 참조하면, 비교 예의 더미 패턴(140a')은 제1 절연층(110')의 제1 영역(R1)을 전체적으로 덮으며 형성된다. 이때, 상기 더미 패턴(140a')이 상기 제1 절연층(110')의 제1 영역(R1)을 전체적으로 덮으며 형성되는 경우, 상기 제1 절연층(110') 내에 가스가 잔류할 수 있고, 이로 인한 신뢰성이 저하될 수 있다.That is, referring to FIG. 2 , the dummy pattern 140a ′ of the comparative example is formed to entirely cover the first region R1 of the first insulating layer 110 ′. In this case, when the dummy pattern 140a ′ is formed to completely cover the first region R1 of the first insulating layer 110 ′, gas may remain in the first insulating layer 110 ′ and , which may reduce reliability.

이와 다르게, 실시 예에서는 상기와 같이 제1 더미 패턴(140a)이 제1 절연층(110)의 제1 영역(R1)의 상면을 노출하는 도트 형태의 복수의 제1 개구(140h)를 가지도록 한다. 이에 따라, 실시 예에서는 상기 제1 더미 패턴(140a)에 형성된 복수의 제1 개구(140h)를 통해 상기 제1 절연층(110)에 잔류하는 가스가 디가싱될 수 있으며, 이에 따른 신뢰성 문제를 해결할 수 있다.Alternatively, in the embodiment, as described above, the first dummy pattern 140a has a plurality of dot-shaped first openings 140h exposing the top surface of the first region R1 of the first insulating layer 110 . do. Accordingly, in the embodiment, the gas remaining in the first insulating layer 110 may be degassed through the plurality of first openings 140h formed in the first dummy pattern 140a, and thus, a reliability problem may arise. can solve

한편, 도 3을 참조하면, 상기 제1 개구(140h)는 복수 개로 구성될 수 있다. 즉, 상기 제1 더미 패턴(140a)에는 상호 일정 간격 이격되는 복수의 제1 개구(140h)를 포함할 수 있다. 즉, 상기 복수의 제1 개구(140h)는 상기 제1 더미 패턴(140a) 상에 도트 형태로 형성될 수 있다.Meanwhile, referring to FIG. 3 , a plurality of first openings 140h may be formed. That is, the first dummy pattern 140a may include a plurality of first openings 140h spaced apart from each other by a predetermined interval. That is, the plurality of first openings 140h may be formed in a dot shape on the first dummy pattern 140a.

상기 복수의 제1 개구(140h)의 각각은 제1 직경(D1)을 가질 수 있다. 예를 들어, 상기 제1 직경(D1)은 100㎛보다 클 수 있다. 여기에서, 상기 제1 개구(140h)가 가지는 제1 직경(D1)이 100㎛보다 작을 경우, 상기 제1 절연층(110) 내에 잔류하는 가스가 정상적으로 디가싱되지 않는 문제가 발생할 수 있다. Each of the plurality of first openings 140h may have a first diameter D1. For example, the first diameter D1 may be greater than 100 μm. Here, when the first diameter D1 of the first opening 140h is smaller than 100 μm, the gas remaining in the first insulating layer 110 may not normally be degassed.

한편, 상기 복수의 제1 개구(140h)는 제1 간격(D2)만큼 상호 이격될 수 있다. 예를 들어, 상기 제1 간격(D2)은 25㎛보다 클 수 있다. 상기 제1 간격(D2)이 25㎛보다 작을 경우, 복수의 제1 개구(140h) 중 서로 인접하는 적어도 2개의 제1 개구가 서로 접촉하는 문제가 발생할 수 있다. 예를 들어, 상기 제1 간격(D2)이 25㎛보다 작을 경우, 상기 제1 개구(140h)에 의한 상기 제1 더미 패턴(140a)의 개구율이 너무 클 수 있으며, 이에 따른 상기 제1 더미 패턴(140a)의 정상적인 기능이 수행되지 않을 수 있다. Meanwhile, the plurality of first openings 140h may be spaced apart from each other by a first interval D2 . For example, the first gap D2 may be greater than 25 μm. When the first gap D2 is smaller than 25 μm, at least two adjacent first openings among the plurality of first openings 140h may contact each other. For example, when the first gap D2 is smaller than 25 μm, the opening ratio of the first dummy pattern 140a by the first opening 140h may be too large, and thus the first dummy pattern The normal function of (140a) may not be performed.

상기 제1 더미 패턴(140a)에 형성된 복수의 제1 개구(140h)는 추가 적층되는 절연층에 의해 채워질 수 있다. 예를 들어, 상기 제1 절연층(110)의 상면 위에는 제2 절연층(120)이 배치된다. 이에 따라, 상기 제1 더미 패턴(140a)에 형성된 복수의 제1 개구(140h)는 상기 제1 절연층(110) 위에 배치되는 제2 절연층(120)에 의해 채워질 수 있다. The plurality of first openings 140h formed in the first dummy pattern 140a may be filled with an additionally stacked insulating layer. For example, the second insulating layer 120 is disposed on the upper surface of the first insulating layer 110 . Accordingly, the plurality of first openings 140h formed in the first dummy pattern 140a may be filled by the second insulating layer 120 disposed on the first insulating layer 110 .

한편, 제1 절연층(110)의 하면에는 제2 더미 패턴(150a)이 형성될 수 있다. 또한, 상기 제2 더미 패턴(150a)은 상호 이격되는 복수의 제2 개구(150h)를 포함할 수 있다. 상기 복수의 제2 개구(150h)는 상기 제1 절연층(110)의 하면을 노출할 수 있다. 즉, 상기 복수의 제2 개구(150h)는 상기 제2 더미 패턴(150a)의 상면 및 하면을 관통하며 형성될 수 있다. 상기 복수의 제2 개구(150h)는 도트 형태를 가질 수 있다. 즉, 상기 제2 더미 패턴(150a)은 도트 형태를 가지는 복수의 제2 개구(150h)를 포함할 수 있다. 이에 따라, 상기 제2 더미 패턴(150a)이 형성된 상태에서, 상기 복수의 제2 개구(150h)를 통해 상기 제1 절연층(110)의 하면은 노출될 수 있다. 그리고, 상기 제1 절연층(110)에 잔류하는 가스는 상기 제2 개구(150h)를 통해 디가싱(degassing)될 수 있다. 이에 따라, 실시 예에서는 상기 제1 절연층(110)에 잔류하는 가스를 디가싱함에 따라 열적 스트레스를 해소하여 신뢰성을 향상시킬 수 있다. Meanwhile, a second dummy pattern 150a may be formed on a lower surface of the first insulating layer 110 . Also, the second dummy pattern 150a may include a plurality of second openings 150h that are spaced apart from each other. The plurality of second openings 150h may expose a lower surface of the first insulating layer 110 . That is, the plurality of second openings 150h may be formed to pass through the upper and lower surfaces of the second dummy pattern 150a. The plurality of second openings 150h may have a dot shape. That is, the second dummy pattern 150a may include a plurality of second openings 150h having a dot shape. Accordingly, in a state in which the second dummy pattern 150a is formed, the lower surface of the first insulating layer 110 may be exposed through the plurality of second openings 150h. In addition, the gas remaining in the first insulating layer 110 may be degassed through the second opening 150h. Accordingly, in the embodiment, as the gas remaining in the first insulating layer 110 is degassed, thermal stress may be relieved and reliability may be improved.

한편, 제2 절연층(120)의 상면에는 제3 더미 패턴(160a)이 형성될 수 있다. 또한, 상기 제3 더미 패턴(160a)은 상호 이격되는 복수의 제3 개구(160h)를 포함할 수 있다. 상기 복수의 제3 개구(160h)는 상기 제2 절연층(120)의 상면을 노출할 수 있다. 즉, 상기 복수의 제3 개구(160h)는 상기 제3 더미 패턴(160a)의 상면 및 하면을 관통하며 형성될 수 있다. 상기 복수의 제3 개구(160h)는 도트 형태를 가질 수 있다. 즉, 상기 제3 더미 패턴(160a)은 도트 형태를 가지는 복수의 제3 개구(160h)를 포함할 수 있다. 이에 따라, 상기 제3 더미 패턴(160a)이 형성된 상태에서, 상기 복수의 제3 개구(160h)를 통해 상기 제2 절연층(120)의 상면은 노출될 수 있다. 그리고, 상기 제2 절연층(120)에 잔류하는 가스는 상기 제3 개구(160h)를 통해 디가싱(degassing)될 수 있다. 이에 따라, 실시 예에서는 상기 제2 절연층(120)에 잔류하는 가스를 디가싱함에 따라 열적 스트레스를 해소하여 신뢰성을 향상시킬 수 있다. Meanwhile, a third dummy pattern 160a may be formed on the upper surface of the second insulating layer 120 . Also, the third dummy pattern 160a may include a plurality of third openings 160h spaced apart from each other. The plurality of third openings 160h may expose a top surface of the second insulating layer 120 . That is, the plurality of third openings 160h may be formed to pass through the upper and lower surfaces of the third dummy pattern 160a. The plurality of third openings 160h may have a dot shape. That is, the third dummy pattern 160a may include a plurality of third openings 160h having a dot shape. Accordingly, in a state in which the third dummy pattern 160a is formed, the upper surface of the second insulating layer 120 may be exposed through the plurality of third openings 160h. In addition, the gas remaining in the second insulating layer 120 may be degassed through the third opening 160h. Accordingly, in the embodiment, as the gas remaining in the second insulating layer 120 is degassed, thermal stress may be relieved and reliability may be improved.

한편, 제3 절연층(130)의 하면에는 제4 더미 패턴(170a)이 형성될 수 있다. 또한, 상기 제4 더미 패턴(170a)은 상호 이격되는 복수의 제4 개구(170h)를 포함할 수 있다. 상기 복수의 제4 개구(170h)는 상기 제3 절연층(130)의 하면을 노출할 수 있다. 즉, 상기 복수의 제4 개구(170h)는 상기 제4 더미 패턴(170a)의 상면 및 하면을 관통하며 형성될 수 있다. 상기 복수의 제4 개구(170h)는 도트 형태를 가질 수 있다. 즉, 상기 제4 더미 패턴(170a)은 도트 형태를 가지는 복수의 제4 개구(170h)를 포함할 수 있다. 이에 따라, 상기 제4 더미 패턴(170a)이 형성된 상태에서, 상기 복수의 제4 개구(170h)를 통해 상기 제3 절연층(130)의 하면은 노출될 수 있다. 그리고, 상기 제3 절연층(130)에 잔류하는 가스는 상기 제4 개구(170h)를 통해 디가싱(degassing)될 수 있다. 이에 따라, 실시 예에서는 상기 제3 절연층(130)에 잔류하는 가스를 디가싱함에 따라 열적 스트레스를 해소하여 신뢰성을 향상시킬 수 있다. Meanwhile, a fourth dummy pattern 170a may be formed on a lower surface of the third insulating layer 130 . Also, the fourth dummy pattern 170a may include a plurality of fourth openings 170h that are spaced apart from each other. The plurality of fourth openings 170h may expose a lower surface of the third insulating layer 130 . That is, the plurality of fourth openings 170h may be formed to penetrate the upper and lower surfaces of the fourth dummy pattern 170a. The plurality of fourth openings 170h may have a dot shape. That is, the fourth dummy pattern 170a may include a plurality of fourth openings 170h having a dot shape. Accordingly, in a state in which the fourth dummy pattern 170a is formed, the lower surface of the third insulating layer 130 may be exposed through the plurality of fourth openings 170h. In addition, the gas remaining in the third insulating layer 130 may be degassed through the fourth opening 170h. Accordingly, in the embodiment, as the gas remaining in the third insulating layer 130 is degassed, thermal stress may be relieved and reliability may be improved.

한편, 상기 제3 더미 패턴(160a)에 형성된 복수의 제3 개구(160h)는 상기 제2 절연층(120) 위에 추가 적층되는 절연층에 의해 채워질 수 있으나, 이에 한정되지는 않는다. 예를 들어, 상기 제2 절연층(120)이 인쇄회로기판의 최상측에 배치된 최외층 절연층인 경우, 상기 제3 개구(160h)는 오픈된 상태를 유지할 수 있다. 예를 들어, 상기 제2 절연층(120)이 인쇄회로기판의 최상측에 배치된 최외층 절연층인 경우, 상기 제3 개구(160h)는 상기 제2 절연층(120) 위에 배치되는 솔더 레지스트층(미도시)에 의해 채워질 수 있다.Meanwhile, the plurality of third openings 160h formed in the third dummy pattern 160a may be filled by an insulating layer additionally stacked on the second insulating layer 120 , but is not limited thereto. For example, when the second insulating layer 120 is an outermost insulating layer disposed on the uppermost side of the printed circuit board, the third opening 160h may remain open. For example, when the second insulating layer 120 is the outermost insulating layer disposed on the uppermost side of the printed circuit board, the third opening 160h is a solder resist disposed on the second insulating layer 120 . It may be filled by a layer (not shown).

이와 마찬가지로, 상기 제4 더미 패턴(170a)에 형성된 복수의 제4 개구(170h)는 상기 제3 절연층(130) 아래에 추가 적층되는 절연층에 의해 채워질 수 있으나, 이에 한정되지는 않는다. 예를 들어, 상기 제3 절연층(130)이 인쇄회로기판의 최하측에 배치된 최외층 절연층인 경우, 상기 제4 개구(170h)는 오픈된 상태를 유지할 수 있다. 예를 들어, 상기 제3 절연층(130)이 인쇄회로기판의 최하측에 배치된 최외층 절연층인 경우, 상기 제4 개구(170h)는 상기 제3 절연층(130) 아래에 배치되는 솔더 레지스트층(미도시)에 의해 채워질 수 있다.Likewise, the plurality of fourth openings 170h formed in the fourth dummy pattern 170a may be filled by an insulating layer additionally stacked under the third insulating layer 130 , but is not limited thereto. For example, when the third insulating layer 130 is an outermost insulating layer disposed on the lowermost side of the printed circuit board, the fourth opening 170h may remain open. For example, when the third insulating layer 130 is an outermost insulating layer disposed on the lowermost side of the printed circuit board, the fourth opening 170h is a solder disposed under the third insulating layer 130 . It may be filled with a resist layer (not shown).

상기와 같이, 실시 예에서는 절연층의 더미 영역에 대응하는 제1 영역(R1)에 더미 패턴이 형성되고, 상기 더미 패턴에 도트 형태를 가지는 복수의 개구를 형성한다. 그리고, 상기 복수의 개구는 절연층에 잔류하는 가스를 디가싱할 수 있도록 한다. 이에 따라 실시 예에서는 절연층과 회로 패턴층 사이에 가스를 제거하여 인쇄회로기판의 신뢰성을 향상시킬 수 있다. 예를 들어, 실시 예에서는 상기 절연층에 잔존하는 가스를 제거함에 따라, 절연층의 열적스트레스를 최소화할 수 있다. 예를 들어, 실시 예에서는 상기 절연층에 잔존하는 가스를 제거함에 따라 절연층으로부터 회로 패턴층이 탈락하는 신뢰성 문제를 해결할 수 있다. 또한, 실시 예에서는 상기와 같이 더미 패턴에 복수의 개구가 포함되도록 하여, 더미 패턴의 면적의 조절을 통해 회로 패턴층의 도금 편차를 개선할 수 있다.As described above, in the embodiment, a dummy pattern is formed in the first region R1 corresponding to the dummy region of the insulating layer, and a plurality of openings having a dot shape are formed in the dummy pattern. In addition, the plurality of openings allow the gas remaining in the insulating layer to be degassed. Accordingly, in the embodiment, the reliability of the printed circuit board may be improved by removing the gas between the insulating layer and the circuit pattern layer. For example, in the embodiment, as the gas remaining in the insulating layer is removed, the thermal stress of the insulating layer may be minimized. For example, in the embodiment, as the gas remaining in the insulating layer is removed, the reliability problem in which the circuit pattern layer is detached from the insulating layer can be solved. In addition, in the embodiment, the plating deviation of the circuit pattern layer can be improved by adjusting the area of the dummy pattern by including the plurality of openings in the dummy pattern as described above.

도 4는 실시 예에 따른 더미 패턴에 형성되는 개구의 형상의 변형 예이다.4 is a modified example of a shape of an opening formed in a dummy pattern according to an embodiment.

먼저, 도 3을 참조하면, 상기 제1 더미 패턴(140a)에는 평면이 원형을 가지는 복수의 제1 개구(140h)가 형성될 수 있다.First, referring to FIG. 3 , a plurality of first openings 140h having a circular plane may be formed in the first dummy pattern 140a.

한편, 상기 제1 더미 패턴(140a)에 형성되는 제1 개구(140h)의 형상은 원형이 아닌 다른 형상을 가질 수도 있다. Meanwhile, the shape of the first opening 140h formed in the first dummy pattern 140a may have a shape other than a circular shape.

예를 들어, 도 4의 (a)에서와 같이, 제1 더미 패턴(140a)에 형성되는 제1 개구(140h-1)는 평면이 사각형일 수 있다. For example, as shown in (a) of FIG. 4 , the first opening 140h - 1 formed in the first dummy pattern 140a may have a quadrangular plane.

예를 들어, 도 4의 (b)에서와 같이, 제1 더미 패턴(140a)에 형성되는 제1 개구(140h-2)는 평면이 마름모일 수 있다.For example, as shown in FIG. 4B , the first opening 140h - 2 formed in the first dummy pattern 140a may have a rhombus planar shape.

다만, 실시 예는 이에 한정되지 않으며, 더미 패턴에 형성되는 개구는 삼각형, 타원, 하트, 별, 부채 형상 등과 같은 다양한 형상으로 변경될 수 있을 것이다.However, the embodiment is not limited thereto, and the opening formed in the dummy pattern may be changed into various shapes such as a triangle, an ellipse, a heart, a star, a fan shape, and the like.

이하에서는 도 1에 도시된 제1 실시 예에 따른 인쇄회로기판의 제조 방법에 대해 설명하기로 한다.Hereinafter, a method of manufacturing the printed circuit board according to the first embodiment shown in FIG. 1 will be described.

도 5 내지 도 9는 도 1에 도시된 인쇄회로기판의 제조 방법을 공정순으로 나타낸 도면이다.5 to 9 are views showing the manufacturing method of the printed circuit board shown in FIG. 1 in order of process.

도 5를 참조하면, 실시 예에서는 인쇄회로기판의 제조에 기초가 되는 제1 절연층(110)을 준비한다. Referring to FIG. 5 , in the embodiment, the first insulating layer 110 that is the basis for manufacturing a printed circuit board is prepared.

제1 절연층(110)은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제1 절연층(110)은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 제1 절연층(110)은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.The first insulating layer 110 may be rigid or flexible. For example, the first insulating layer 110 may include glass or plastic. In detail, the first insulating layer 110 may include chemically strengthened/semi-tempered glass such as soda lime glass or aluminosilicate glass, polyimide (PI), or polyethylene terephthalate. , PET), propylene glycol (PPG), reinforced or soft plastic such as polycarbonate (PC), or may include sapphire.

또한, 상기 제1 절연층(110)은 광등방성 필름을 포함할 수 있다. 일례로, 상기 제1 절연층(110)은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.In addition, the first insulating layer 110 may include an optical isotropic film. For example, the first insulating layer 110 may include cyclic olefin copolymer (COC), cyclic olefin polymer (COP), optical isotropic polycarbonate (PC), or optical isotropic polymethyl methacrylate (PMMA). can

또한, 상기 제1 절연층(110)은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 제1 절연층(110)은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 제1 절연층(110)은 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.Also, the first insulating layer 110 may be bent while having a partially curved surface. That is, the first insulating layer 110 may be bent while partially having a flat surface and partially having a curved surface. In detail, the first insulating layer 110 may have a curved end at an end, or may have a surface including a random curvature, and may be bent or bent.

다음으로, 도 6을 참조하면, 실시 예에서는 제1 절연층(110)의 상면에 제1 회로 패턴층을 형성하고, 제1 절연층(110)의 하면에 제2 회로 패턴층을 형성하며, 상기 제1 절연층(110) 내에 제1 비아(V1)를 형성하는 공정을 진행할 수 있다.Next, referring to FIG. 6 , in the embodiment, a first circuit pattern layer is formed on the upper surface of the first insulating layer 110 , and a second circuit pattern layer is formed on the lower surface of the first insulating layer 110 , A process of forming the first via V1 in the first insulating layer 110 may be performed.

상기 제1 회로 패턴층 및 제2 회로 패턴층 각각은, 무전해 도금을 통해 형성되는 화학동도금층과, 상기 화학동도금층을 시드층으로 도금하여 형성된 전해 도금층을 포함할 수 있다.Each of the first circuit pattern layer and the second circuit pattern layer may include a chemical copper plating layer formed through electroless plating, and an electrolytic plating layer formed by plating the chemical copper plating layer as a seed layer.

이때, 상기 제1 회로 패턴층 및 상기 제2 회로 패턴층 각각은, 제1 절연층(110)의 제1 영역(R1) 및 제2 영역(R2)에 각각 형성될 수 있다. 예를 들어, 상기 제1 회로 패턴층은 제1 절연층(110)의 제1 영역(R1)에 형성된 제1 더미 패턴(140a) 및 제2 영역(R2)에 형성된 제1 유효 패턴(140b)을 포함할 수 있다. 예를 들어, 상기 제2 회로 패턴층은 상기 제1 절연층(110)의 제1 영역(R1)에 형성된 제2 더미 패턴(150a) 및 제2 영역(R2)에 형성된 제2 유효 패턴(150b)을 포함할 수 있다.In this case, each of the first circuit pattern layer and the second circuit pattern layer may be formed in the first region R1 and the second region R2 of the first insulating layer 110 , respectively. For example, the first circuit pattern layer may include a first dummy pattern 140a formed in the first region R1 of the first insulating layer 110 and a first effective pattern 140b formed in the second region R2 of the first insulating layer 110 . may include For example, the second circuit pattern layer may include a second dummy pattern 150a formed in the first region R1 of the first insulating layer 110 and a second effective pattern 150b formed in the second region R2 . ) may be included.

한편, 상기 형성된 제1 더미 패턴(140a)은 상기 제1 절연층(110)의 제1 영역(R1)의 상면을 전체적으로 덮으며 형성될 수 있다. 또한, 상기 제2 더미 패턴(150a)은 상기 제1 절연층(110)의 제1 영역(R1)의 하면을 전체적으로 덮으며 형성될 수 있다.Meanwhile, the formed first dummy pattern 140a may be formed to entirely cover the upper surface of the first region R1 of the first insulating layer 110 . Also, the second dummy pattern 150a may be formed to completely cover the lower surface of the first region R1 of the first insulating layer 110 .

다음으로, 도 7을 참조하면, 실시 예에서는 상기 제1 더미 패턴(140a)에 상호 이격되는 복수의 제1 개구(140h)를 형성하는 공정을 진행할 수 있다. 또한, 실시 예에서는 상기 제2 더미 패턴(150a)에 상호 이격되는 복수의 제2 개구(150h)를 형성하는 공정을 진행할 수 있다. 상기 제1 개구(140h) 및 제2 개구(150h)는 각각 제1 직경(D1)을 가지면서 상호 제1 간격(D2)을 가지고 이격될 수 있다. 상기 복수의 제1 개구(140h) 및 제2 개구(150h)는 각각 도트 형태를 가질 수 있다.Next, referring to FIG. 7 , in the embodiment, a process of forming a plurality of first openings 140h spaced apart from each other in the first dummy pattern 140a may be performed. Also, in an embodiment, a process of forming a plurality of second openings 150h spaced apart from each other in the second dummy pattern 150a may be performed. The first opening 140h and the second opening 150h may each have a first diameter D1 and may be spaced apart from each other by a first distance D2. Each of the plurality of first openings 140h and second openings 150h may have a dot shape.

다음으로, 도 8를 참조하면, 실시 예에서는 제1 절연층(110)의 상면에 제2 절연층(120)을 형성하고, 제1 절연층(110)의 하면에 제3 절연층(130)을 형성하는 공정을 진행할 수 있다.Next, referring to FIG. 8 , in the embodiment, the second insulating layer 120 is formed on the upper surface of the first insulating layer 110 , and the third insulating layer 130 is formed on the lower surface of the first insulating layer 110 . The process of forming can be carried out.

이때, 상기 제1 더미 패턴(140a)에 형성된 복수의 제1 개구(140h)는 상기 적층되는 제2 절연층(120)에 의해 채워질 수 있다. In this case, the plurality of first openings 140h formed in the first dummy pattern 140a may be filled by the stacked second insulating layer 120 .

또한, 상기 제2 더미 패턴(150a)에 형성된 복수의 제2 개구(150h)는 상기 적층되는 제3 절연층(130)에 의해 채워질 수 있다.Also, the plurality of second openings 150h formed in the second dummy pattern 150a may be filled by the stacked third insulating layer 130 .

그리고, 실시 예에서는 상기 제2 절연층(120)의 상면에 제3 회로 패턴층을 형성하고, 상기 제3 절연층(130)의 하면에 제4 회로 패턴층을 형성하는 공정을 진행할 수 있다. 또한, 실시 예에서는 상기 제2 절연층(120) 내에 제2 비아(V2)를 형성하고, 상기 제3 절연층(130) 내에 제3 비아(V3)를 형성하는 공정을 진행할 수 있다.In addition, in an embodiment, a process of forming a third circuit pattern layer on the upper surface of the second insulating layer 120 and forming a fourth circuit pattern layer on the lower surface of the third insulating layer 130 may be performed. Also, in an embodiment, the process of forming the second via V2 in the second insulating layer 120 and forming the third via V3 in the third insulating layer 130 may be performed.

상기 제3 회로 패턴층 및 제4 회로 패턴층 각각은, 무전해 도금을 통해 형성되는 화학동도금층과, 상기 화학동도금층을 시드층으로 도금하여 형성된 전해 도금층을 포함할 수 있다.Each of the third circuit pattern layer and the fourth circuit pattern layer may include a chemical copper plating layer formed through electroless plating, and an electrolytic plating layer formed by plating the chemical copper plating layer as a seed layer.

이때, 상기 제3 회로 패턴층 및 상기 제4 회로 패턴층 각각은, 제2 절연층(120) 및 제3 절연층(130)의 제1 영역(R1) 및 제2 영역(R2)에 각각 형성될 수 있다. 예를 들어, 상기 제3 회로 패턴층은 제2 절연층(120)의 제1 영역(R1)에 형성된 제3 더미 패턴(160a) 및 제2 영역(R2)에 형성된 제3 유효 패턴(160b)을 포함할 수 있다. 예를 들어, 상기 제4 회로 패턴층은 상기 제3 절연층(130)의 제1 영역(R1)에 형성된 제4 더미 패턴(170a) 및 제2 영역(R2)에 형성된 제4 유효 패턴(170b)을 포함할 수 있다.In this case, the third circuit pattern layer and the fourth circuit pattern layer are respectively formed in the first region R1 and the second region R2 of the second insulating layer 120 and the third insulating layer 130 , respectively. can be For example, the third circuit pattern layer includes a third dummy pattern 160a formed in the first region R1 of the second insulating layer 120 and a third effective pattern 160b formed in the second region R2. may include For example, the fourth circuit pattern layer may include a fourth dummy pattern 170a formed in the first region R1 of the third insulating layer 130 and a fourth effective pattern 170b formed in the second region R2 . ) may be included.

한편, 상기 형성된 제3 더미 패턴(160a)은 상기 제2 절연층(120)의 제1 영역(R1)의 상면을 전체적으로 덮으며 형성될 수 있다. 또한, 상기 제4 더미 패턴(170a)은 상기 제3 절연층(130)의 제1 영역(R1)의 하면을 전체적으로 덮으며 형성될 수 있다.Meanwhile, the formed third dummy pattern 160a may be formed to entirely cover the upper surface of the first region R1 of the second insulating layer 120 . In addition, the fourth dummy pattern 170a may be formed to completely cover the lower surface of the first region R1 of the third insulating layer 130 .

다음으로, 도 9를 참조하면, 실시 예에서는 상기 제3 더미 패턴(160a)에 상호 이격되는 복수의 제3 개구(160h)를 형성하는 공정을 진행할 수 있다. 또한, 실시 예에서는 상기 제4 더미 패턴(170a)에 상호 이격되는 복수의 제4 개구(170h)를 형성하는 공정을 진행할 수 있다. 상기 제3 개구(160h) 및 제4 개구(170h)는 각각 제1 직경(D1)을 가지면서 상호 제1 간격(D2)을 가지고 이격될 수 있다. 상기 복수의 제3 개구(160h) 및 제4 개구(170h)는 각각 도트 형태를 가질 수 있다.Next, referring to FIG. 9 , in the embodiment, a process of forming a plurality of third openings 160h spaced apart from each other in the third dummy pattern 160a may be performed. Also, in the embodiment, a process of forming a plurality of fourth openings 170h spaced apart from each other in the fourth dummy pattern 170a may be performed. The third opening 160h and the fourth opening 170h may each have a first diameter D1 and may be spaced apart from each other by a first distance D2. Each of the plurality of third openings 160h and fourth opening 170h may have a dot shape.

상기와 같이 제1 실시 예에서는 절연층의 표면에 배치되는 더미 패턴에 개구를 형성하는 것에 의해, 상기 절연층에 잔류하는 가스를 디가싱하였다. 그러나, 이와 같은 경우, 상기 절연층에 잔류하는 가스가 완전히 디가싱되지 않는 상황이 발생할 수 있다. 이는, 상기 더미 패턴을 형성하는 화학동도금 공정에서, 상기 절연층의 내부로 상기 가스가 침투하는 상황이 발생할 수 있고, 이에 따라 상기 더미 패턴에 개구를 형성하는 것만으로 상기 절연층 내부로 침투한 가스를 완전히 디가싱하기 어렵기 때문이다. 이에 따라, 실시 예에서는 디가싱을 위한 개구를 패턴 형태가 아닌 비아 형태로 형성하여, 상기 절연층에 잔류하는 가수를 완전히 제거할 수 있도록 한다.As described above, in the first embodiment, the gas remaining in the insulating layer is degassed by forming an opening in the dummy pattern disposed on the surface of the insulating layer. However, in this case, the gas remaining in the insulating layer may not be completely degassed. In this case, in the chemical copper plating process of forming the dummy pattern, a situation in which the gas penetrates into the insulating layer may occur. Accordingly, the gas penetrates into the insulating layer only by forming an opening in the dummy pattern. This is because it is difficult to completely degas. Accordingly, in the embodiment, the opening for degassing is formed in the form of a via rather than a pattern, so that valence remaining in the insulating layer can be completely removed.

도 10은 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.10 is a view showing a printed circuit board according to a second embodiment.

도 10을 참조하면, 제2 실시 예에 따른 인쇄회로기판은 제1 절연층(210), 제2 절연층(220), 제3 절연층(230), 회로 패턴층(240a, 240b, 250a, 250b, 260a, 260b, 270a, 270b) 및 비아(V1, V2, V3)를 포함한다.Referring to FIG. 10 , the printed circuit board according to the second embodiment includes a first insulating layer 210 , a second insulating layer 220 , a third insulating layer 230 , and circuit pattern layers 240a, 240b, 250a, 250b, 260a, 260b, 270a, 270b) and vias V1, V2, V3.

여기에서, 도 10의 설명에 앞서, 도 1에 도시된 제1 실시 예의 인쇄회로기판과 실질적으로 동일한 구성에 대해서는 설명을 생략하기로 한다.Here, prior to the description of FIG. 10 , a description of a configuration substantially the same as that of the printed circuit board of the first embodiment shown in FIG. 1 will be omitted.

도 1에서는, 디가싱을 위한 개구가 더미 패턴에만 형성되었다. 이와 다르게, 도 10에서와 같이, 디가싱을 위한 개구는 더미 패턴뿐 아니라, 절연층에도 형성될 수 있다. 이에 의해, 도 10에서와 같은 제2 실시 예에 따른 디가싱을 위한 개구는 더미 패턴에 형성되는 제1 부분과, 절연층에 형성되는 제2 부분으로 분될 수 있다. In Fig. 1, an opening for degassing was formed only in the dummy pattern. Alternatively, as shown in FIG. 10 , an opening for degassing may be formed in the insulating layer as well as in the dummy pattern. Accordingly, the opening for degassing according to the second exemplary embodiment as shown in FIG. 10 may be divided into a first portion formed in the dummy pattern and a second portion formed in the insulating layer.

구체적으로, 제1 회로 패턴층은, 제1 절연층(210)의 상면의 제1 영역(R1)에 배치된 제1 더미 패턴(240a)과, 제2 영역(R2)에 배치된 제1 유효 패턴(240b)을 포함할 수 있다. Specifically, the first circuit pattern layer includes a first dummy pattern 240a disposed on the first region R1 of the upper surface of the first insulating layer 210 , and a first effective pattern disposed on the second region R2 . A pattern 240b may be included.

또한, 제2 회로 패턴층은 제1 절연층(210)의 하면의 제1 영역(R1)에 배치된 제2 더미 패턴(250a)과, 제2 영역(R2)에 배치된 제2 유효 패턴(250b)을 포함할 수 있다.In addition, the second circuit pattern layer includes a second dummy pattern 250a disposed in the first region R1 of the lower surface of the first insulating layer 210 and a second effective pattern (250a) disposed in the second region R2. 250b).

또한, 제3 회로 패턴층은 제2 절연층(220)의 상면의 제1 영역(R1)에 배치된 제3 더미 패턴(260a)과, 제2 영역(R2)에 배치된 제3 유효 패턴(260b)을 포함할 수 있다.In addition, the third circuit pattern layer includes a third dummy pattern 260a disposed in the first region R1 of the upper surface of the second insulating layer 220 and a third effective pattern 260a disposed in the second region R2. 260b).

또한, 제4 회로 패턴층은 제3 절연층(230)의 하면의 제1 영역(R1)에 배치된 제4 더미 패턴(270a)과, 제2 영역(R2)에 배치된 제4 유효 패턴(270b)을 포함할 수 있다. In addition, the fourth circuit pattern layer includes a fourth dummy pattern 270a disposed in the first region R1 of the lower surface of the third insulating layer 230 and a fourth effective pattern 270a disposed in the second region R2. 270b).

한편, 제2 실시 예에서는, 절연층의 제1 영역(R1)과, 상기 제1 영역(R1)에 배치된 더미 패턴에 디가싱을 위한 개구가 형성된다. 한편, 이하에서의 디가싱을 위한 제1 내지 제4 개구는 각각 디가싱부라고도 할 수 있다.Meanwhile, in the second embodiment, an opening for degassing is formed in the first region R1 of the insulating layer and the dummy pattern disposed in the first region R1. Meanwhile, the first to fourth openings for degassing below may also be referred to as degassing units, respectively.

구체적으로, 제1 절연층(210)과 제1 더미 패턴(240a)에는 제1 개구(240h)가 형성될 수 있다. 예를 들어, 상기 제1 개구(240h)는 상기 제1 더미 패턴(240a)의 상면 및 하면을 관통하며 형성된 제1-1 부분(240h-1)을 포함할 수 있다. 상기 제1 개구(240h)의 제1-1 부분(240h-1)은 도 1 및 도 3을 참조하여 설명한 제1 개구(140h)와 실질적으로 동일할 수 있다. 또한, 상기 제1 개구(240h)는 상기 제1-1 부분(240h-1)과 연결되고, 상기 제1 절연층(210)에 형성된 제1-2 부분(240h-2)을 포함할 수 있다. 상기 제1 절연층(210)에 형성된 제1-2 부분(240h-2)은 상기 제1 절연층(210)을 관통하는 구조일 수 있으며, 이와 다르게 비관통하는 구조일 수 있다. 상기와 같이 실시 예에서는 디가싱을 위한 제1 개구(240h)가 상기 제1 더미 패턴(240a)에 형성된 제1-1 부분(240h-1)과, 상기 제1 절연층(210)에 형성된 제1-2 부분(240h-2)을 포함하는 구조를 가진다. 이에 따라, 실시 예에서는 상기 제1 절연층(210) 내로 침투한 가스까지 완전하게 제거할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.Specifically, a first opening 240h may be formed in the first insulating layer 210 and the first dummy pattern 240a. For example, the first opening 240h may include a 1-1 portion 240h-1 formed through the upper and lower surfaces of the first dummy pattern 240a. The 1-1 portion 240h - 1 of the first opening 240h may be substantially the same as the first opening 140h described with reference to FIGS. 1 and 3 . Also, the first opening 240h may be connected to the 1-1 part 240h-1 and include a 1-2 part 240h-2 formed in the first insulating layer 210 . . The 1-2 first portion 240h-2 formed on the first insulating layer 210 may have a structure penetrating the first insulating layer 210 or may have a non-penetrating structure. As described above, in the embodiment, the first opening 240h for degassing is formed in the first-first portion 240h-1 formed in the first dummy pattern 240a, and the first insulating layer 210 is formed. It has a structure including a 1-2-th portion 240h-2. Accordingly, in the embodiment, even the gas penetrating into the first insulating layer 210 can be completely removed, and thus reliability can be improved.

또한, 제1 절연층(210)과 제2 더미 패턴(250a)에는 제2 개구(250h)가 형성될 수 있다. 예를 들어, 상기 제2 개구(250h)는 상기 제2 더미 패턴(250a)의 상면 및 하면을 관통하며 형성된 제2-1 부분(250h-1)을 포함할 수 있다. 상기 제2 개구(250h)의 제2-1 부분(250h-1)은 도 1 및 도 3을 참조하여 설명한 제2 개구(150h)와 실질적으로 동일할 수 있다. 또한, 상기 제2 개구(250h)는 상기 제2-1 부분(250h-1)과 연결되고, 상기 제1 절연층(210)에 형성된 제2-2 부분(250h-2)을 포함할 수 있다. 상기 제1 절연층(210)에 형성된 제2-2 부분(250h-2)은 상기 제1 절연층(210)을 관통하는 구조일 수 있으며, 이와 다르게 비관통하는 구조일 수 있다. 상기와 같이 실시 예에서는 디가싱을 위한 제2 개구(250h)가 상기 제2 더미 패턴(250a)에 형성된 제2-1 부분(250h-1)과, 상기 제1 절연층(210)에 형성된 제2-2 부분(250h-2)을 포함하는 구조를 가진다. 이에 따라, 실시 예에서는 상기 제1 절연층(210) 내로 침투한 가스까지 완전하게 제거할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.Also, a second opening 250h may be formed in the first insulating layer 210 and the second dummy pattern 250a. For example, the second opening 250h may include a second-first portion 250h-1 formed through the upper and lower surfaces of the second dummy pattern 250a. A 2-1 portion 250h - 1 of the second opening 250h may be substantially the same as the second opening 150h described with reference to FIGS. 1 and 3 . Also, the second opening 250h may be connected to the second-first portion 250h-1 and include a second-second portion 250h-2 formed in the first insulating layer 210 . . The second-second portion 250h - 2 formed in the first insulating layer 210 may have a structure penetrating the first insulating layer 210 or may have a non-penetrating structure. As described above, in the embodiment, the second opening 250h for degassing is formed in the second-first portion 250h-1 formed in the second dummy pattern 250a, and the first insulating layer 210 is formed. It has a structure including a second-second portion 250h-2. Accordingly, in the embodiment, even the gas penetrating into the first insulating layer 210 can be completely removed, and thus reliability can be improved.

또한, 제2 절연층(220)과 제3 더미 패턴(260a)에는 제3 개구(260h)가 형성될 수 있다. 예를 들어, 상기 제3 개구(260h)는 상기 제3 더미 패턴(260a)의 상면 및 하면을 관통하며 형성된 제3-1 부분(260h-1)을 포함할 수 있다. 상기 제3 개구(260h)의 제3-1 부분(260h-1)은 도 1 및 도 3을 참조하여 설명한 제3 개구(160h)와 실질적으로 동일할 수 있다. 또한, 상기 제3 개구(260h)는 상기 제3-1 부분(260h-1)과 연결되고, 상기 제2 절연층(220)에 형성된 제3-2 부분(260h-2)을 포함할 수 있다. 상기 제2 절연층(220)에 형성된 제3-2 부분(260h-2)은 상기 제2 절연층(220)을 관통하는 구조일 수 있으며, 이와 다르게 비관통하는 구조일 수 있다. 상기와 같이 실시 예에서는 디가싱을 위한 제3 개구(260h)가 상기 제3 더미 패턴(260a)에 형성된 제3-1 부분(260h-1)과, 상기 제2 절연층(220)에 형성된 제3-2 부분(260h-2)을 포함하는 구조를 가진다. 이에 따라, 실시 예에서는 상기 제2 절연층(220) 내로 침투한 가스까지 완전하게 제거할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.Also, a third opening 260h may be formed in the second insulating layer 220 and the third dummy pattern 260a. For example, the third opening 260h may include a 3-1 part 260h-1 formed through the upper and lower surfaces of the third dummy pattern 260a. A 3 - 1 portion 260h - 1 of the third opening 260h may be substantially the same as the third opening 160h described with reference to FIGS. 1 and 3 . Also, the third opening 260h may be connected to the 3-1 part 260h-1 and include a 3-2 part 260h-2 formed in the second insulating layer 220 . . The third-second portion 260h - 2 formed in the second insulating layer 220 may have a structure penetrating the second insulating layer 220 or may have a non-penetrating structure. As described above, in the embodiment, the third opening 260h for degassing is formed in the 3-1 portion 260h-1 formed in the third dummy pattern 260a and the second insulating layer 220 is formed in the third dummy pattern 260a. It has a structure including a 3-2 th portion 260h - 2 . Accordingly, in the embodiment, even the gas that has penetrated into the second insulating layer 220 can be completely removed, and thus reliability can be improved.

또한, 제3 절연층(230)과 제4 더미 패턴(270a)에는 제4 개구(270h)가 형성될 수 있다. 예를 들어, 상기 제4 개구(270h)는 상기 제4 더미 패턴(270a)의 상면 및 하면을 관통하며 형성된 제4-1 부분(270h-1)을 포함할 수 있다. 상기 제4 개구(270h)의 제4-1 부분(270h-1)은 도 1 및 도 3을 참조하여 설명한 제4 개구(170h)와 실질적으로 동일할 수 있다. 또한, 상기 제4 개구(270h)는 상기 제4-1 부분(270h-1)과 연결되고, 상기 제3 절연층(230)에 형성된 제4-2 부분(270h-2)을 포함할 수 있다. 상기 제3 절연층(230)에 형성된 제4-2 부분(270h-2)은 상기 제3 절연층(230)을 관통하는 구조일 수 있으며, 이와 다르게 비관통하는 구조일 수 있다. 상기와 같이 실시 예에서는 디가싱을 위한 제4 개구(270h)가 상기 제4 더미 패턴(270a)에 형성된 제4-1 부분(270h-1)과, 상기 제3 절연층(230)에 형성된 제4-2 부분(270h-2)을 포함하는 구조를 가진다. 이에 따라, 실시 예에서는 상기 제3 절연층(230) 내로 침투한 가스까지 완전하게 제거할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.In addition, a fourth opening 270h may be formed in the third insulating layer 230 and the fourth dummy pattern 270a. For example, the fourth opening 270h may include a 4-1 th portion 270h-1 formed through the upper and lower surfaces of the fourth dummy pattern 270a. A 4-1 th portion 270h - 1 of the fourth opening 270h may be substantially the same as the fourth opening 170h described with reference to FIGS. 1 and 3 . Also, the fourth opening 270h may be connected to the 4-1 th portion 270h - 1 and include a 4 - 2 th portion 270h - 2 formed in the third insulating layer 230 . . The 4-2 th portion 270h - 2 formed on the third insulating layer 230 may have a structure penetrating the third insulating layer 230 or may have a non-penetrating structure. As described above, in the embodiment, the fourth opening 270h for degassing is formed in the 4-1 th portion 270h - 1 formed in the fourth dummy pattern 270a and the third insulating layer 230 . It has a structure including a 4-2 th portion 270h - 2 . Accordingly, in the embodiment, even the gas penetrating into the third insulating layer 230 can be completely removed, and thus reliability can be improved.

한편, 상기와 같은 개구는 절연층의 적층 공정에서 빌드업 절연층에 의해 채워질 수 있다. 예를 들어, 제1 개구(240h)의 제1-1 부분(240h-1) 및 제1-2 부분(240h-2)은 제2 절연층(220)에 의해 채워질 수 있다. 예를 들어, 제2 개구(250h)의 제2-1 부분(250h-1) 및 제2-2 부분(250h-2)은 제3 절연층(230)에 의해 채워질 수 있다. Meanwhile, the above-described opening may be filled by the build-up insulating layer in the process of laminating the insulating layer. For example, the first-first portion 240h-1 and the first-second portion 240h-2 of the first opening 240h may be filled with the second insulating layer 220 . For example, the second-first portion 250h-1 and the second-second portion 250h-2 of the second opening 250h may be filled with the third insulating layer 230 .

한편, 상기 제3 개구(260h)의 제3-1 부분(260h-1) 및 제3-2 부분(260h-2)은 추가 빌드업 절연층에 의해 채워질 수 있으며, 이와 다르게 솔더 레지스트층에 의해 채워질 수 있다. 이와 마찬가지로, 제4 개구(270h)의 제4-1 부분(270h-1) 및 제4-2 부분(270-2)은 추가 빌드업 절연층에 의해 채워질 수 있으며, 이와 다르게 솔더 레지스트층에 의해 채워질 수 있다.Meanwhile, the 3-1 th part 260h-1 and the 3-2 th part 260h-2 of the third opening 260h may be filled with an additional build-up insulating layer. can be filled Similarly, the 4-1 th portion 270h-1 and the 4-2 th portion 270-2 of the fourth opening 270h may be filled by an additional build-up insulating layer, or alternatively, by a solder resist layer. can be filled

이하에서는 도 10에 도시된 제2 실시 예에 따른 인쇄회로기판의 제조 공정에 대해 설명하기로 한다. Hereinafter, a manufacturing process of the printed circuit board according to the second embodiment shown in FIG. 10 will be described.

도 11 내지 도 14는 도 10에 도시된 인쇄회로기판의 제조 방법을 공정순으로 나타낸 도면이다.11 to 14 are views showing the manufacturing method of the printed circuit board shown in FIG. 10 in order of process.

도 11을 참조하면, 실시 예에서는 인쇄회로기판의 제조에 기초가 되는 제1 절연층(210)을 준비한다. Referring to FIG. 11 , in the embodiment, a first insulating layer 210 that is a basis for manufacturing a printed circuit board is prepared.

그리고, 실시 예에서는 제1 절연층(210)의 상면에 제1 회로 패턴층을 형성하고, 제1 절연층(210)의 하면에 제2 회로 패턴층을 형성하며, 상기 제1 절연층(210) 내에 제1 비아(V1)를 형성하는 공정을 진행할 수 있다.And, in the embodiment, a first circuit pattern layer is formed on the upper surface of the first insulating layer 210 , a second circuit pattern layer is formed on the lower surface of the first insulating layer 210 , and the first insulating layer 210 is formed. ), a process of forming the first via V1 may be performed.

상기 제1 회로 패턴층 및 제2 회로 패턴층 각각은, 무전해 도금을 통해 형성되는 화학동도금층과, 상기 화학동도금층을 시드층으로 도금하여 형성된 전해 도금층을 포함할 수 있다.Each of the first circuit pattern layer and the second circuit pattern layer may include a chemical copper plating layer formed through electroless plating, and an electrolytic plating layer formed by plating the chemical copper plating layer as a seed layer.

이때, 상기 제1 회로 패턴층 및 상기 제2 회로 패턴층 각각은, 제1 절연층(210)의 제1 영역(R1) 및 제2 영역(R2)에 각각 형성될 수 있다. 예를 들어, 상기 제1 회로 패턴층은 제1 절연층(210)의 제1 영역(R1)에 형성된 제1 더미 패턴(240a) 및 제2 영역(R2)에 형성된 제1 유효 패턴(240b)을 포함할 수 있다. 예를 들어, 상기 제2 회로 패턴층은 상기 제1 절연층(210)의 제1 영역(R1)에 형성된 제2 더미 패턴(250a) 및 제2 영역(R2)에 형성된 제2 유효 패턴(250b)을 포함할 수 있다.In this case, each of the first circuit pattern layer and the second circuit pattern layer may be formed in the first region R1 and the second region R2 of the first insulating layer 210 , respectively. For example, the first circuit pattern layer includes a first dummy pattern 240a formed in the first region R1 of the first insulating layer 210 and a first effective pattern 240b formed in the second region R2 of the first insulating layer 210 . may include For example, the second circuit pattern layer may include a second dummy pattern 250a formed in the first region R1 of the first insulating layer 210 and a second effective pattern 250b formed in the second region R2 . ) may be included.

한편, 상기 형성된 제1 더미 패턴(240a)은 상기 제1 절연층(210)의 제1 영역(R1)의 상면을 전체적으로 덮으며 형성될 수 있다. 또한, 상기 제2 더미 패턴(250a)은 상기 제1 절연층(210)의 제1 영역(R1)의 하면을 전체적으로 덮으며 형성될 수 있다.Meanwhile, the formed first dummy pattern 240a may be formed to entirely cover the upper surface of the first region R1 of the first insulating layer 210 . Also, the second dummy pattern 250a may be formed to entirely cover the lower surface of the first region R1 of the first insulating layer 210 .

다음으로, 도 12을 참조하면, 실시 예에서는 제1 개구(240h) 및 제2 개구(250h)를 형성하는 공정을 진행할 수 있다.Next, referring to FIG. 12 , in the embodiment, a process of forming the first opening 240h and the second opening 250h may be performed.

예를 들어, 실시 예에서는 상기 제1 더미 패턴(240a)에 제1 개구(240h)의 제1-1 부분(240h-1)을 형성하고, 상기 제1-1 부분(240h-1)과 연결되도록 상기 제1 절연층(210)에 제1 개구(240h)의 제1-2 부분(240h-2)을 형성할 수 있다.For example, in the embodiment, the 1-1 portion 240h-1 of the first opening 240h is formed in the first dummy pattern 240a, and is connected to the 1-1 portion 240h-1. A first-second portion 240h-2 of the first opening 240h may be formed in the first insulating layer 210 to be possible.

또한, 실시 예에서는 상기 제2 더미 패턴(250a)에 제2 개구(250h)의 제2-1 부분(250h-1)을 형성하고, 상기 제2-1 부분(250h-1)과 연결되도록 상기 제1 절연층(210)에 제2 개구(250h)의 제2-2 부분(250h-2)을 형성할 수 있다.In addition, in the embodiment, a 2-1 part 250h-1 of the second opening 250h is formed in the second dummy pattern 250a and connected to the 2-1 part 250h-1. A second portion 250h - 2 of the second opening 250h may be formed in the first insulating layer 210 .

한편, 상기에서는 제1 개구(240h) 및 제2 개구(250h) 중 제1 절연층(210)에 형성되는 부분이 복수의 부분으로 구분되는 것으로 하였으나, 이에 한정되지는 않는다. 예를 들어, 제1 개구(240h)의 제1-2 부분(240h-2)은 도면에 도시한 제2 개구(250h)의 제2-2 부분(250h-2)까지 포함할 수 있다. 즉, 상기 제1-2 부분(240h-2) 및 제2-2 부분(250h-2)은 일체로 형성한 하나의 부분일 수도 있을 것이다.Meanwhile, in the above description, the portion formed in the first insulating layer 210 among the first opening 240h and the second opening 250h is divided into a plurality of portions, but the present invention is not limited thereto. For example, the 1-2 first portion 240h - 2 of the first opening 240h may include up to the 2 - 2nd portion 250h - 2 of the second opening 250h shown in the drawing. That is, the first-second part 240h-2 and the second-second part 250h-2 may be one integrally formed part.

다음으로, 도 13를 참조하면, 실시 예에서는 제1 절연층(210)의 상면에 제2 절연층(220)을 형성하고, 제1 절연층(210)의 하면에 제3 절연층(230)을 형성하는 공정을 진행할 수 있다.Next, referring to FIG. 13 , in the embodiment, the second insulating layer 220 is formed on the upper surface of the first insulating layer 210 , and the third insulating layer 230 is formed on the lower surface of the first insulating layer 210 . The process of forming can be carried out.

이때, 상기 제1 더미 패턴(240a) 및 제1 절연층(210)에 형성된 제1 개구(240h)는 상기 적층되는 제2 절연층(220)에 의해 채워질 수 있다. In this case, the first opening 240h formed in the first dummy pattern 240a and the first insulating layer 210 may be filled by the stacked second insulating layer 220 .

또한, 상기 제2 더미 패턴(250a) 및 제1 절연층(210)에 형성된 복수의 제2 개구(250h)는 상기 적층되는 제3 절연층(230)에 의해 채워질 수 있다.In addition, the plurality of second openings 250h formed in the second dummy pattern 250a and the first insulating layer 210 may be filled by the stacked third insulating layer 230 .

그리고, 실시 예에서는 상기 제2 절연층(220)의 상면에 제3 회로 패턴층을 형성하고, 상기 제3 절연층(230)의 하면에 제4 회로 패턴층을 형성하는 공정을 진행할 수 있다. 또한, 실시 예에서는 상기 제2 절연층(220) 내에 제2 비아(V2)를 형성하고, 상기 제3 절연층(230) 내에 제3 비아(V3)를 형성하는 공정을 진행할 수 있다.Further, in an embodiment, a process of forming a third circuit pattern layer on the upper surface of the second insulating layer 220 and forming a fourth circuit pattern layer on the lower surface of the third insulating layer 230 may be performed. Also, in an embodiment, the process of forming the second via V2 in the second insulating layer 220 and forming the third via V3 in the third insulating layer 230 may be performed.

상기 제3 회로 패턴층 및 제4 회로 패턴층 각각은, 무전해 도금을 통해 형성되는 화학동도금층과, 상기 화학동도금층을 시드층으로 도금하여 형성된 전해 도금층을 포함할 수 있다.Each of the third circuit pattern layer and the fourth circuit pattern layer may include a chemical copper plating layer formed through electroless plating, and an electrolytic plating layer formed by plating the chemical copper plating layer as a seed layer.

이때, 상기 제3 회로 패턴층 및 상기 제4 회로 패턴층 각각은, 제2 절연층(220) 및 제3 절연층(230)의 제1 영역(R1) 및 제2 영역(R2)에 각각 형성될 수 있다. 예를 들어, 상기 제3 회로 패턴층은 제2 절연층(220)의 제1 영역(R1)에 형성된 제3 더미 패턴(260a) 및 제2 영역(R2)에 형성된 제3 유효 패턴(260b)을 포함할 수 있다. 예를 들어, 상기 제4 회로 패턴층은 상기 제3 절연층(230)의 제1 영역(R1)에 형성된 제4 더미 패턴(270a) 및 제2 영역(R2)에 형성된 제4 유효 패턴(270b)을 포함할 수 있다.In this case, the third circuit pattern layer and the fourth circuit pattern layer are respectively formed in the first region R1 and the second region R2 of the second insulating layer 220 and the third insulating layer 230 , respectively. can be For example, the third circuit pattern layer includes a third dummy pattern 260a formed in the first region R1 of the second insulating layer 220 and a third effective pattern 260b formed in the second region R2 of the second insulating layer 220 . may include For example, the fourth circuit pattern layer may include a fourth dummy pattern 270a formed in the first region R1 of the third insulating layer 230 and a fourth effective pattern 270b formed in the second region R2 of the third insulating layer 230 . ) may be included.

한편, 상기 형성된 제3 더미 패턴(260a)은 상기 제2 절연층(220)의 제1 영역(R1)의 상면을 전체적으로 덮으며 형성될 수 있다. 또한, 상기 제4 더미 패턴(270a)은 상기 제3 절연층(230)의 제1 영역(R1)의 하면을 전체적으로 덮으며 형성될 수 있다.Meanwhile, the formed third dummy pattern 260a may be formed to entirely cover the upper surface of the first region R1 of the second insulating layer 220 . Also, the fourth dummy pattern 270a may be formed to entirely cover the lower surface of the first region R1 of the third insulating layer 230 .

다음으로, 도 14를 참조하면, 실시 예에서는 상기 제3 더미 패턴(260a) 및 제2 절연층(220)에 상호 이격되는 복수의 제3 개구(260h)를 형성하는 공정을 진행할 수 있다. 또한, 실시 예에서는 상기 제4 더미 패턴(270a) 및 제3 절연층(230)에 상호 이격되는 복수의 제4 개구(270h)를 형성하는 공정을 진행할 수 있다. Next, referring to FIG. 14 , in the embodiment, a process of forming a plurality of third openings 260h spaced apart from each other in the third dummy pattern 260a and the second insulating layer 220 may be performed. Also, in the embodiment, a process of forming a plurality of fourth openings 270h spaced apart from each other in the fourth dummy pattern 270a and the third insulating layer 230 may be performed.

즉, 상기 제3 개구(260h)는 상기 제3 더미 패턴(260a)의 상면 및 하면을 관통하며 형성된 제3-1 부분(260h-1) 및 상기 제3-1 부분(260h-1)과 연결되고 상기 제2 절연층(220)에 형성된 제3-2 부분(260h-2)을 포함할 수 있다.That is, the third opening 260h is connected to the 3-1 part 260h-1 and the 3-1 part 260h-1 formed while passing through the top and bottom surfaces of the third dummy pattern 260a. and a third-second portion 260h-2 formed on the second insulating layer 220 .

또한, 상기 제4 개구(270h)는 상기 제4 더미 패턴(270a)의 상면 및 하면을 관통하며 형성된 제4-1 부분(270h-1) 및, 상기 제4-1 부분(270h-1)과 연결되고 상기 제3 절연층(230)에 형성된 제4-2 부분(270h-2)을 포함할 수 있다.In addition, the fourth opening 270h includes a 4-1 th portion 270h-1 and a 4-1 th portion 270h-1 formed while penetrating the top and bottom surfaces of the fourth dummy pattern 270a, and It may include a 4-2 th portion 270h - 2 connected to and formed on the third insulating layer 230 .

실시 예에서는 절연층의 더미 영역에 대응하는 제1 영역(R1)에 더미 패턴이 형성되고, 상기 더미 패턴에 도트 형태를 가지는 복수의 개구를 형성한다. 그리고, 상기 복수의 개구는 절연층에 잔류하는 가스를 디가싱할 수 있도록 한다. 이에 따라 실시 예에서는 절연층과 회로 패턴층 사이에 가스를 제거하여 인쇄회로기판의 신뢰성을 향상시킬 수 있다. 예를 들어, 실시 예에서는 상기 절연층에 잔존하는 가스를 제거함에 따라, 절연층의 열적스트레스를 최소화할 수 있다. 예를 들어, 실시 예에서는 상기 절연층에 잔존하는 가스를 제거함에 따라 절연층으로부터 회로 패턴층이 탈락하는 신뢰성 문제를 해결할 수 있다. 또한, 실시 예에서는 상기와 같이 더미 패턴에 복수의 개구가 포함되도록 하여, 더미 패턴의 면적의 조절을 통해 회로 패턴층의 도금 편차를 개선할 수 있다.In the embodiment, a dummy pattern is formed in the first region R1 corresponding to the dummy region of the insulating layer, and a plurality of openings having a dot shape are formed in the dummy pattern. In addition, the plurality of openings allow the gas remaining in the insulating layer to be degassed. Accordingly, in the embodiment, the reliability of the printed circuit board may be improved by removing the gas between the insulating layer and the circuit pattern layer. For example, in the embodiment, as the gas remaining in the insulating layer is removed, the thermal stress of the insulating layer may be minimized. For example, in the embodiment, as the gas remaining in the insulating layer is removed, the reliability problem in which the circuit pattern layer is detached from the insulating layer can be solved. In addition, in the embodiment, the plating deviation of the circuit pattern layer may be improved by adjusting the area of the dummy pattern by including the plurality of openings in the dummy pattern as described above.

또한, 실시 예에서는 절연층 내로 침투한 가스를 완전히 제거할 수 있고, 이에 따른 신뢰성을 더욱 향상시킬 수 있다. 예를 들어, 실시 예에서는 디가싱을 위한 개구가 더미 패턴뿐 아니라, 절연층에도 형성될 수 있다. 예를 들어, 디가싱을 위한 개구는 더미 패턴에 형성되는 제1 부분과, 상기 제1 부분과 연결되어 절연층에 형성된 제2 부분을 포함한다. 이에 따라, 실시 예에서는 상기 절연층 내로 침투한 가스까지 완전하게 제거할 수 있으며, 이에 따른 신뢰성을 더욱 향상시킬 수 있다.In addition, in the embodiment, it is possible to completely remove the gas that has penetrated into the insulating layer, and thus reliability can be further improved. For example, in an embodiment, an opening for degassing may be formed in the insulating layer as well as the dummy pattern. For example, the opening for degassing includes a first portion formed in the dummy pattern and a second portion connected to the first portion and formed in the insulating layer. Accordingly, in the embodiment, even the gas that has penetrated into the insulating layer can be completely removed, and thus reliability can be further improved.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the above embodiments are included in at least one embodiment, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, etc. illustrated in each embodiment can be combined or modified for other embodiments by those of ordinary skill in the art to which the embodiments belong. Accordingly, the contents related to such combinations and modifications should be interpreted as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the embodiment has been mainly described, but this is only an example and does not limit the embodiment, and those of ordinary skill in the art to which the embodiment belongs are provided with several examples not illustrated above within the range that does not deviate from the essential characteristics of the embodiment. It can be seen that the transformation and application of branches are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the embodiments set forth in the appended claims.

Claims (17)

제1 절연층; 및
상기 제1 절연층의 상면 위에 배치된 제1 회로 패턴층을 포함하고,
상기 제1 절연층은,
더미 영역에 대응하는 제1 영역 및 상기 제1 영역 이외의 제2 영역을 포함하고,
상기 제1 회로 패턴층은,
상기 제1 절연층의 상기 제1 영역에 배치되는 제1 더미 패턴을 포함하고,
상기 제1 더미 패턴은,
상기 제1 절연층의 상기 제1 영역의 상면을 노출하며, 상호 이격되는 도트 형태의 복수의 제1 개구를 포함하는,
인쇄회로기판.a first insulating layer; and
A first circuit pattern layer disposed on the upper surface of the first insulating layer,
The first insulating layer,
a first area corresponding to the dummy area and a second area other than the first area;
The first circuit pattern layer,
a first dummy pattern disposed in the first region of the first insulating layer;
The first dummy pattern is
Exposing a top surface of the first region of the first insulating layer, comprising a plurality of first openings in the form of dots spaced apart from each other,
printed circuit board. 제1항에 있어서,
상기 제1 절연층의 상면 위에 배치되는 제2 절연층; 및
상기 제2 절연층의 상면 위에 배치된 제2 회로 패턴층을 포함하고,
상기 제2 절연층은 상기 제1 절연층 상에 상기 복수의 제1 개구를 채우며 형성되는,
인쇄회로기판.According to claim 1,
a second insulating layer disposed on an upper surface of the first insulating layer; and
A second circuit pattern layer disposed on the upper surface of the second insulating layer,
The second insulating layer is formed on the first insulating layer to fill the plurality of first openings,
printed circuit board. 제2항에 있어서,
상기 제2 회로 패턴층은,
상기 제2 절연층의 더미 영역에 배치되는 제2 더미 패턴을 포함하고,
상기 제2 더미 패턴은,
상기 제2 절연층의 더미 영역의 상면을 노출하며, 상호 이격되는 도트 형태의 복수의 제2 개구를 포함하는,
인쇄회로기판.3. The method of claim 2,
The second circuit pattern layer,
a second dummy pattern disposed in a dummy region of the second insulating layer;
The second dummy pattern,
Exposing a top surface of the dummy region of the second insulating layer, comprising a plurality of second openings in the form of dots spaced apart from each other,
printed circuit board. 제1항에 있어서,
상기 복수의 제1 개구의 각각의 직경은 100㎛보다 큰,
인쇄회로기판.According to claim 1,
each diameter of the plurality of first openings is greater than 100 μm;
printed circuit board. 제1항에 있어서,
상기 복수의 제1 개구 중 인접하는 제1 개구 사이의 간격은 25㎛보다 큰,
인쇄회로기판.According to claim 1,
An interval between adjacent first openings among the plurality of first openings is greater than 25 μm;
printed circuit board. 제1 절연층;
상기 제1 절연층의 상면 위에 배치된 제1 회로 패턴층; 및
상기 제1 절연층 및 상기 제1 회로 패턴층에 형성된 제1 디가싱부를 포함하고,
상기 제1 절연층은,
더미 영역에 대응하는 제1 영역 및 상기 제1 영역 이외의 제2 영역을 포함하고,
상기 제1 회로 패턴층은,
상기 제1 절연층의 상기 제1 영역에 배치되는 제1 더미 패턴을 포함하고,
상기 제1 디가싱부는,
상기 제1 더미 패턴을 오픈하며 형성되고, 상호 이격되는 도트 형태의 복수의 제1-1 부분과,
상기 제1 절연층을 오픈하며 형성되고, 상기 제1-1 부분과 연결되는 제1-2 부분을 포함하는,
인쇄회로기판.a first insulating layer;
a first circuit pattern layer disposed on an upper surface of the first insulating layer; and
a first degassing unit formed on the first insulating layer and the first circuit pattern layer;
The first insulating layer,
a first area corresponding to the dummy area and a second area other than the first area;
The first circuit pattern layer,
a first dummy pattern disposed in the first region of the first insulating layer;
The first degassing unit,
a plurality of 1-1 portions formed by opening the first dummy pattern and having a dot shape spaced apart from each other;
Formed by opening the first insulating layer, comprising a 1-2 part connected to the 1-1 part,
printed circuit board. 제6항에 있어서,
상기 제1 절연층의 상면 위에 배치되는 제2 절연층; 및
상기 제2 절연층의 상면 위에 배치된 제2 회로 패턴층을 포함하고,
상기 제2 절연층은 상기 제1 절연층 상에 상기 제1 디가싱부의 상기 제1-1 부분 및 상기 제1-2 부분을 채우며 형성되는,
인쇄회로기판.7. The method of claim 6,
a second insulating layer disposed on an upper surface of the first insulating layer; and
A second circuit pattern layer disposed on the upper surface of the second insulating layer,
The second insulating layer is formed on the first insulating layer to fill the 1-1 part and the 1-2 part of the first degassing part,
printed circuit board. 제6항에 있어서,
상기 제1 디가싱부의 상기 제1-2 부분은, 상기 제1 절연층을 관통하며 형성되는,
인쇄회로기판.7. The method of claim 6,
The first 1-2 portion of the first degassing unit is formed to penetrate the first insulating layer,
printed circuit board. 제6항에 있어서,
상기 제1 디가싱부의 상기 제1-2 부분은, 상기 제1 절연층을 비관통하며 형성되는,
인쇄회로기판.7. The method of claim 6,
The first and second portions of the first degassing unit are formed without penetrating the first insulating layer,
printed circuit board. 제7항에 있어서,
상기 제2 절연층 및 상기 제2 회로 패턴층에 형성되는 제2 디가싱부를 포함하고,
상기 제2 회로 패턴층은,
상기 제2 절연층의 더미 영역에 배치되는 제2 더미 패턴을 포함하고,
상기 제2 디가싱부는,
상기 제2 더미 패턴을 오픈하며 형성되고, 상호 이격되는 도트 형태의 복수의 제2-1 부분과,
상기 제2 절연층을 오픈하며 형성되고, 상기 제2-1 부분과 연결되는 제2-2 부분을 포함하는,
인쇄회로기판.8. The method of claim 7,
a second degassing unit formed on the second insulating layer and the second circuit pattern layer;
The second circuit pattern layer,
a second dummy pattern disposed in a dummy region of the second insulating layer;
The second degassing unit,
a plurality of 2-1 portions formed by opening the second dummy pattern and spaced apart from each other in the form of dots;
It is formed by opening the second insulating layer and includes a 2-2 part connected to the 2-1 part,
printed circuit board. 제6항에 있어서,
상기 제1 디가싱부의 상기 제1-1 부분의 직경은 100㎛보다 큰,
인쇄회로기판.7. The method of claim 6,
The diameter of the 1-1 portion of the first degassing portion is greater than 100 μm,
printed circuit board. 제6항에 있어서,
상기 제1 디가싱부의 상기 복수의 제1-1 부분 중 인접하는 제1-1 부분 사이의 간격은 25㎛보다 큰,
인쇄회로기판.7. The method of claim 6,
An interval between adjacent 1-1 parts of the plurality of 1-1 parts of the first degassing unit is greater than 25 μm,
printed circuit board. 제1 절연층을 준비하고,
상기 제1 절연층의 상면에 제1 회로 패턴층을 형성하고,
상기 제1 절연층 및 상기 제1 회로 패턴층을 오픈하는 제1 디가싱부를 형성하는 것을 포함하고,
상기 제1 절연층은,
더미 영역에 대응하는 제1 영역 및 상기 제1 영역 이외의 제2 영역을 포함하고,
상기 제1 회로 패턴층은,
상기 제1 절연층의 상기 제1 영역에 배치되는 제1 더미 패턴을 포함하고,
상기 제1 디가싱부는,
상기 제1 더미 패턴을 오픈하며 형성되고, 상호 이격되는 도트 형태의 복수의 제1-1 부분과,
상기 제1 절연층을 오픈하며 형성되고, 상기 제1-1 부분과 연결되는 제1-2 부분을 포함하는,
인쇄회로기판의 제조 방법.Prepare a first insulating layer,
forming a first circuit pattern layer on an upper surface of the first insulating layer;
Comprising forming a first degassing unit for opening the first insulating layer and the first circuit pattern layer,
The first insulating layer,
a first area corresponding to the dummy area and a second area other than the first area;
The first circuit pattern layer,
a first dummy pattern disposed in the first region of the first insulating layer;
The first degassing unit,
a plurality of 1-1 portions formed by opening the first dummy pattern and having a dot shape spaced apart from each other;
Formed by opening the first insulating layer, comprising a 1-2 part connected to the 1-1 part,
A method for manufacturing a printed circuit board. 제13항에 있어서,
상기 제1 절연층의 상면에 제2 절연층을 형성하고,
상기 제2 절연층의 상면에 배치된 제2 회로 패턴층을 형성하는 것을 포함하며,
상기 제2 절연층은 상기 제1 디가싱부의 상기 제1-1 부분 및 상기 제1-2 부분을 채우는,
인쇄회로기판의 제조 방법.14. The method of claim 13,
forming a second insulating layer on the upper surface of the first insulating layer;
It comprises forming a second circuit pattern layer disposed on the upper surface of the second insulating layer,
The second insulating layer fills the 1-1 portion and the 1-2 portion of the first degassing portion,
A method for manufacturing a printed circuit board. 제13항에 있어서,
상기 제1 디가싱부의 상기 제1-2 부분은, 상기 제1 절연층을 관통하며 형성되는,
인쇄회로기판의 제조 방법.14. The method of claim 13,
The first 1-2 portion of the first degassing unit is formed to penetrate the first insulating layer,
A method for manufacturing a printed circuit board. 제13항에 있어서,
상기 제1 디가싱부의 상기 제1-2 부분은, 상기 제1 절연층을 비관통하며 형성되는,
인쇄회로기판의 제조 방법.14. The method of claim 13,
The first and second portions of the first degassing unit are formed without penetrating the first insulating layer,
A method for manufacturing a printed circuit board. 제14항에 있어서,
상기 제2 절연층 및 상기 제2 회로 패턴층에 제2 디가싱부를 형성하는 것을 포함하고,
상기 제2 회로 패턴층은,
상기 제2 절연층의 더미 영역에 배치되는 제2 더미 패턴을 포함하고,
상기 제2 디가싱부는,
상기 제2 더미 패턴을 오픈하며 형성되고, 상호 이격되는 도트 형태의 복수의 제2-1 부분과,
상기 제2 절연층을 오픈하며 형성되고, 상기 제2-1 부분과 연결되는 제2-2 부분을 포함하는,
인쇄회로기판의 제조 방법.15. The method of claim 14,
Comprising forming a second degassing unit on the second insulating layer and the second circuit pattern layer,
The second circuit pattern layer,
a second dummy pattern disposed in a dummy region of the second insulating layer;
The second degassing unit,
a plurality of 2-1 portions formed by opening the second dummy pattern and spaced apart from each other in the form of dots;
It is formed by opening the second insulating layer and includes a 2-2 part connected to the 2-1 part,
A method for manufacturing a printed circuit board.
KR1020200156476A 2020-11-20 2020-11-20 Printed circuit board and mehod of manufacturing thereof KR20220069401A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200156476A KR20220069401A (en) 2020-11-20 2020-11-20 Printed circuit board and mehod of manufacturing thereof
US18/037,825 US20230413425A1 (en) 2020-11-20 2021-11-19 Circuit board
PCT/KR2021/017081 WO2022108386A1 (en) 2020-11-20 2021-11-19 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200156476A KR20220069401A (en) 2020-11-20 2020-11-20 Printed circuit board and mehod of manufacturing thereof

Publications (1)

Publication Number Publication Date
KR20220069401A true KR20220069401A (en) 2022-05-27

Family

ID=81791761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200156476A KR20220069401A (en) 2020-11-20 2020-11-20 Printed circuit board and mehod of manufacturing thereof

Country Status (1)

Country Link
KR (1) KR20220069401A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024039228A1 (en) * 2022-08-18 2024-02-22 엘지이노텍 주식회사 Circuit board and semiconductor package comprising same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024039228A1 (en) * 2022-08-18 2024-02-22 엘지이노텍 주식회사 Circuit board and semiconductor package comprising same

Similar Documents

Publication Publication Date Title
US10872786B2 (en) Printed circuit board
US11039536B2 (en) Printed circuit board and printed circuit board strip
KR20220069401A (en) Printed circuit board and mehod of manufacturing thereof
KR20230066541A (en) Circuit board
US20230049806A1 (en) Circuit board
US11974388B2 (en) Circuit board
JP2023542353A (en) circuit board
KR20220080306A (en) Method for manufacturing circuit board and circuit board manufactured by the method
KR101124784B1 (en) core substrate and method for fabricating the same
KR20210070012A (en) Printed circuit board and mehod of manufacturing thereof
US20230413425A1 (en) Circuit board
KR101034089B1 (en) core substrate and method for fabricating the same
CN113196890B (en) Printed circuit board with improved heat dissipation
US20220418106A1 (en) Printed circuit board
KR20210153458A (en) Printed circuit board and package substrate comprising same
KR20210154512A (en) Circuit board
KR20210070024A (en) Printed circuit board and mehod of manufacturing thereof
KR20220085270A (en) Circuit board and method of manufacturing the same
KR20210146030A (en) Package board and package board and manufacturing method thereof
KR20230071537A (en) Circuit board and package substrate having the same
KR20210065347A (en) Printed circuit board and mehod of manufacturing thereof
KR20210128206A (en) Printed circuit board and mehod of manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination