KR20220068263A - 이기종 메모리 유형들을 사용하는 중복-사본 캐시 - Google Patents

이기종 메모리 유형들을 사용하는 중복-사본 캐시 Download PDF

Info

Publication number
KR20220068263A
KR20220068263A KR1020227014135A KR20227014135A KR20220068263A KR 20220068263 A KR20220068263 A KR 20220068263A KR 1020227014135 A KR1020227014135 A KR 1020227014135A KR 20227014135 A KR20227014135 A KR 20227014135A KR 20220068263 A KR20220068263 A KR 20220068263A
Authority
KR
South Korea
Prior art keywords
data element
performance portion
low performance
cache
high performance
Prior art date
Application number
KR1020227014135A
Other languages
English (en)
Inventor
로케시 모한 굽타
매튜 보릭
카일러 앤더슨
케빈 애쉬
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20220068263A publication Critical patent/KR20220068263A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/225—Hybrid cache memory, e.g. having both volatile and non-volatile portions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/26—Using a specific storage system architecture
    • G06F2212/261—Storage comprising a plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/282—Partitioned cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/283—Plural cache memories
    • G06F2212/284—Plural cache memories being distributed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/285—Redundant cache memory
    • G06F2212/286—Mirrored cache memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/312—In storage controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/50—Control mechanisms for virtual memory, cache or TLB
    • G06F2212/502—Control mechanisms for virtual memory, cache or TLB using adaptive policy

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

이기종 메모리 유형들을 사용하는 중복-사본 캐시(Duplicate-copy CACHE USING heterogeneous memory types)
이기종 메모리 유형들을 포함하는 캐시로부터 데이터를 강등하기 위한 방법은 데이터 엘리멘트가 캐시에서 업데이트될 때마다 증가되는 쓰기 액세스 카운트를, 상기 데이터 엘리멘트에 대해, 유지한다. 상기 캐시는 고 성능 부분 및 저 성능 부분을 포함한다. 상기 방법은 캐시 강등 알고리즘에 따라 고 성능 부분에서 상기 데이터 엘리멘트를 제거한다. 만일 상기 데이터 엘리멘트가 또한 저 성능 부분에 상주하고 쓰기 액세스 카운트가 제1 임계값 아래에 있다면, 상기 방법은 상기 데이터 엘리멘트를 저 성능 부분에 남겨둔다. 만일 상기 데이터 엘리멘트가 또한 저 성능 부분에 상주하고 쓰기 액세스 카운트가 제1 임계값에 있거나 또는 위에 있다면, 상기 방법은 저 성능 부분에서 상기 데이터 엘리멘트를 제거한다.

Description

이기종 메모리 유형들을 사용하는 중복-사본 캐시
[0001] 본 발명은 이종 메모리 유형들(heterogeneous memory types)으로 구성된 캐시를 구현하기 위한 시스템 및 방법에 관한 것이다.
[0002] 컴퓨팅 분야에서 "캐시"는 일반적으로 최근에 액세스했거나 자주 액세스하거나 미래에 액세스할 가능성이 있는 데이터 또는 명령을 저장하는 데 사용되는 작고 빠른 메모리 또는 스토리지 디바이스를 의미한다. 캐시에서 읽거나 캐시에 쓰는 것은 일반적으로 다른 메모리 또는 스토리지 디바이스에 액세스하는 것보다 (액세스 시간 및/또는 자원 활용 면에서) 저렴하다. 일단 데이터가 캐시에 저장되면 데이터를 다시 가져오거나 다시 계산하는 대신 캐시에 액세스할 수 있으므로 시간과 자원들이 모두 절약된다.
[0003] 캐시는 종종 멀티-레벨 캐시들로 제공된다. 예를 들어, 캐싱 시스템은 "기본(primary)" 및 "보조(secondary)" 캐시를 모두 포함할 수 있다. 데이터를 읽을 때 컴퓨팅 시스템 또는 디바이스는 먼저 기본 캐시에서 데이터를 찾고 데이터가 없으면 보조 캐시에서 데이터를 찾는다. 데이터가 캐시에 없는 경우 컴퓨팅 시스템 또는 디바이스는 캐시 뒤에 있는 디스크 드라이브 또는 기타 백엔드 스토리지 디바이스에서 데이터를 검색할 수 있다. 데이터를 쓸 때 컴퓨팅 시스템이나 디바이스는 기본 캐시에 데이터를 쓸 수 있다. 이 데이터는 결국 기본 캐시에 공간을 확보하기 위해 보조 캐시나 스토리지 디바이스로 디스테이지될 수 있다(destaged).
[0004] 플래시 메모리 및 기타 솔리드-스테이트 메모리 디바이스들은 동적 랜덤 액세스 메모리(DRAM) 캐시와 같은 더 비싼 메모리를 사용하는 것보다 훨씬 더 큰 저장 용량들을 갖는 캐시를 잠재적으로 생성할 수 있다. 예를 들어, 비휘발성 NAND 플래시 메모리 유형인 SCM(스토리지 클래스 메모리)은 솔리드 스테이트 드라이브(SSD)보다 훨씬 빠른 액세스 속도들을 제공한다. SCM은 DRAM보다 훨씬 저렴하지만 DRAM보다 대기 시간(latency)이 더 높다(나노초들에 대비되는 마이크로초들임). SCM은 플래시 메모리를 사용하여 데이터를 저장하기 때문에 SCM은 쓰기 주기 제한들 및 데이터 조각화 문제들(write-cycle limits and issues with data fragmentation)과 같은 플래시 메모리와 동일한 제한 사항들 및 결함들을 일부 나타낸다.
[0005] 본 발명은 현재 기술 상태에 응답하여, 특히 현재 이용 가능한 시스템 및 방법에 의해 아직 완전히 해결되지 않은 기술 분야의 문제 및 요구에 응답하여 개발되었다. 따라서, 이기종 메모리 유형들(heterogeneous memory types)을 사용하는 캐시를 구현하기 위한 시스템들 및 방법들이 개발되었다. 본 발명의 특징들 및 이점들은 하기 설명 및 첨부된 특허청구범위로부터 더욱 완전하게 명백해질 것이며, 또는 하기에 기재된 바와 같이 본 발명의 실시에 의해 알 수 있게 될 수 있다.
[0006] 전술한 내용에 따라, 이종 메모리 유형들을 포함하는 캐시로부터 데이터를 강등하기 위한 방법이 개시된다. 상기 방법은 데이터 엘리멘트가 캐시에서 업데이트될 때마다 증가되는 쓰기 액세스 카운트를, 상기 캐시내의 데이터 엘리멘트에 대해, 유지한다. 상기 캐시는 고 성능 부분 및 저 성능 부분을 포함한다. 상기 방법은 캐시 강등 알고리즘에 따라 고 성능 부분에서 상기 데이터 엘리멘트를 제거한다. 만일 상기 데이터 엘리멘트가 또한 저 성능 부분에 상주하고 쓰기 액세스 카운트가 제1 임계값 아래에 있다면, 상기 방법은 상기 데이터 엘리멘트를 저 성능 부분에 남겨둔다. 만일 상기 데이터 엘리멘트가 또한 저 성능 부분에 상주하고 쓰기 액세스 카운트가 제1 임계값에 있거나 또는 위에 있다면, 상기 방법은 저 성능 부분에서 상기 데이터 엘리멘트를 제거한다.
[0007] 대응하는 시스템 및 컴퓨터 프로그램 제품이 또한 개시되고 여기에서 청구된다.
[0008] 본 발명의 이점들이 용이하게 이해될 수 있도록, 첨부된 도면들에 예시된 특정 실시예들을 참조하여 위에서 간략히 설명된 본 발명의 보다 구체적인 설명이 제공될 것이다. 이들 도면들은 본 발명의 전형적인 실시예들만을 도시하므로 따라서 그 범위를 제한하는 것으로 간주되어서는 안 된다는 것을 이해하면서, 본 발명의 실시예들이 첨부 도면들의 사용을 통해 추가적으로 구체적이고 상세하게 기술되고 설명될 것이다.
[0009] 도 1은 본 발명에 따른 시스템 및 방법이 구현될 수 있는 네트워크 환경의 일례를 도시하는 고수준 블록도이다;
[0010] 도 2는 도 1의 네트워크 환경에서 사용하기 위한 스토리지 시스템의 일례를 도시하는 고수준 블록도이다;
[0011] 도 3은 고 성능 부분(예를 들어, DRAM 캐시) 및 저 성능 부분(예를 들어, SCM 캐시)을 포함하는 캐시를 보여주는 고수준 블록도이다;
[0012] 도 4는 본 발명에 따른 캐시 관리 모듈을 나타내는 고수준 블록도이다;
[0013] 도 5는 고 성능 부분에서 읽기 히트에 응답하여 실행될 수 있는 방법의 일 실시예를 도시하는 흐름도이다.
[0014] 도 6은 저 성능 부분에서 읽기 히트에 응답하여 실행될 수 있는 방법의 일 실시예를 도시하는 흐름도이다.
[0015] 도 7은 저 성능 부분에서 읽기 히트에 응답하여 실행될 수 있는 방법의 대안적인 실시예를 도시하는 흐름도이다.
[0016] 도 8은 읽기 미스에 응답하여 실행될 수 있는 방법의 일 실시예를 나타내는 흐름도이다.
[0017] 도 9는 쓰기에 응답하여 실행될 수 있는 방법의 일 실시예를 나타내는 흐름도이다.
[0018] 도 10은 데이터 엘리멘트가 고 성능 부분에서 강등될 때 실행될 수 있는 방법의 일 실시예를 도시하는 흐름도이다.
[0019] 도 11은 데이터 엘리멘트가 저 성능 부분에서 강등될 때 실행될 수 있는 방법의 일 실시예를 보여주는 흐름도이다.
[0020] 도 12는 저 성능 부분에서 읽기 히트에 응답하여 실행될 수 있는 방법의 대안적인 실시예를 도시하는 흐름도이다. 그리고
[0021] 도 13은 데이터 엘리멘트가 고 성능 부분으로부터 강등될 때 실행될 수 있는 방법의 대안적인 실시예를 도시하는 흐름도이다.
[0022] 본 명세서의 도면들에 일반적으로 설명되고 예시된 바와 같이, 본 발명의 컴포넌트들은 매우 다양한 다른 구성들로 배열 및 설계될 수 있다는 점이 쉽게 이해될 것이다. 따라서, 상기 도면들에 나타낸 바와 같이, 본 발명의 실시예들에 대한 다음의 보다 상세한 설명은 청구된 바와 같은 본 발명의 범위를 제한하려는 것이 아니라 본 발명에 따라 현재 고려되는 실시예들의 특정 예들을 나타내는 것일 뿐이다. 현재 설명된 실시예들은 도면들을 참조하여 가장 잘 이해될 것이며, 여기서 유사한 부분들은 전체에 걸쳐 동일한 번호들로 지정된다.
[0023] 본 발명은 시스템, 방법, 및/또는 컴퓨터 프로그램 제품으로서 구현될 수 있다. 컴퓨터 프로그램 제품은 프로세서로 하여금 본 발명의 실시 예들을 수행하게 하기 위한 컴퓨터 판독가능 프로그램 명령을 갖는 컴퓨터 판독가능 스토리지 매체(또는 매체)를 포함할 수 있다.
[0024] 상기 컴퓨터 판독 가능 스토리지 매체는 명령 실행 장치에 의해 사용될 명령들을 유지 및 저장할 수 있는 유형의(tangible) 디바이스일 수 있다. 상기 컴퓨터 판독 가능 스토리지 매체는, 예를 들면, 전자 스토리지 디바이스, 자기 스토리지 디바이스, 광 스토리지 디바이스, 전자기 스토리지 디바이스, 반도체 스토리지 디바이스, 또는 전술한 것들의 모든 적절한 조합일 수 있으며, 그러나 이에 한정되지는 않는다. 컴퓨터 판독 가능 스토리지 매체의 더 구체적인 예들의 비포괄적인 목록에는 다음이 포함될 수 있다: 휴대용 컴퓨터 디스켓, 하드 디스크, 랜덤 액세스 메모리(RAM), 판독-전용 메모리(ROM), 소거 및 프로그램가능 판독-전용 메모리(EPROM 또는 플래시 메모리), 정적 랜덤 액세스 메모리(SRAM), 휴대용 컴팩트 디스크 판독-전용 메모리(CD-ROM), 디지털 다용도 디스크(DVD), 메모리 스틱, 플로피 디스크, 천공-카드들 또는 명령들이 기록된 홈에 있는 융기된 구조들 같이 머신적으로 인코드 된 장치, 및 전술한 것들의 모든 적절한 조합. 본 명세서에서 사용될 때, 컴퓨터 판독 가능 스토리지 매체는 무선 전파들이나 다른 자유롭게 전파되는 전자기파들, 도파 관이나 기타 전송 매체(예를 들어, 광섬유 케이블을 통해 전달되는 광 펄스들)를 통해 전파되는 전자기파들, 또는 선(wire)을 통해 전송되는 전기 신호들 같이 그 자체로 일시적인(transitory) 신호들로 해석되지는 않는다.
[0025] 본 명세서에 기술되는 컴퓨터 판독 가능 명령들은, 예를 들어, 인터넷, 근거리 통신망, 광역 통신망 및/또는 무선 네트워크 등의 통신망(네트워크)을 통해 컴퓨터 판독 가능 스토리지 매체로부터 각각 컴퓨팅/처리 디바이스들로 또는 외부 스토리지 디바이스로부터 외부 컴퓨터로 다운로드 될 수 있다. 상기 통신망은 구리 전송 케이블들, 광 전송 섬유들, 무선 전송, 라우터들, 방화벽들, 스위치들, 게이트웨이 컴퓨터들 및/또는 엣지 서버들을 포함할 수 있다. 각 컴퓨팅/처리 장치 내 네트워크 어댑터 카드 또는 네트워크 인터페이스는 상기 통신망으로부터 컴퓨터 판독 가능 프로그램 명령들을 수신하고 그 컴퓨터 판독 가능 프로그램 명령들을 각각의 컴퓨팅/처리 디바이스 내의 컴퓨터 판독 가능 스토리지 매체에 저장하기 위해 전송한다.
[0026] 본 발명의 연산들을 실행하기 위한 컴퓨터 판독 가능 프로그램 명령들은 Smalltalk, C++ 또는 그와 유사 언어 등의 객체 지향 프로그래밍 언어와 "C" 프로그래밍 언어 또는 그와 유사한 프로그래밍 언어 등의 종래의 절차적 프로그래밍 언어들을 포함하여, 하나 또는 그 이상의 프로그래밍 언어들을 조합하여 작성된(written) 어셈블러 명령들, 명령-세트-아키텍처(ISA) 명령들, 머신 명령들, 머신 종속 명령들, 마이크로코드, 펌웨어 명령들, 상태-셋팅 데이터, 집적회로를 위한 구성 데이터, 또는 소스 코드나 목적 코드일 수 있다.
[0027] 상기 컴퓨터 판독 가능 프로그램 명령들은 전적으로 사용자의 컴퓨터상에서, 부분적으로 사용자의 컴퓨터상에서, 독립형(stand-alone) 소프트웨어 패키지로서, 부분적으로 사용자의 컴퓨터상에서 그리고 부분적으로 원격 컴퓨터상에서 또는 전적으로 원격 컴퓨터나 서버상에서 실행될 수 있다. 위에서 마지막의 경우에, 원격 컴퓨터는 근거리 통신망(LAN) 또는 광역 통신망(WAN)을 포함한 모든 종류의 네트워크를 통해서 사용자의 컴퓨터에 접속될 수 있고, 또는 이 접속은 (예를 들어, 인터넷 서비스 제공자를 이용한 인터넷을 통해서) 외부 컴퓨터에 이루어질 수도 있다. 일부 실시 예들에서, 예를 들어 프로그램 가능 로직 회로, 필드-프로그램 가능 게이트 어레이들(FPGA), 또는 프로그램 가능 로직 어레이들(PLA)을 포함한 전자 회로는 본 발명의 실시 예들을 수행하기 위해 전자 회로를 맞춤화하도록 상기 컴퓨터 판독 가능 프로그램 명령들의 상태 정보를 활용하여 상기 컴퓨터 판독 가능 프로그램 명령들을 실행할 수 있다.
[0028] 본 발명의 특징들이 본 발명의 실시 예들에 따른 방법들, 장치들(시스템들), 및 컴퓨터 프로그램 제품들의 플로 차트 예시도들 및/또는 블록도들을 참조하여 기술된다. 플로 차트 예시도들 및/또는 블록도들의 각 블록과 플로 차트 예시도들 및/또는 블록도들 내 블록들의 조합들은 컴퓨터 판독 가능 프로그램 명령들에 의해 구현될 수 있다는 것을 이해할 수 있을 것이다.
[0029] 이들 컴퓨터 판독 가능 프로그램 명령들은 범용 컴퓨터, 특수목적용 컴퓨터, 또는 기타 프로그램가능 데이터 처리 장치의 프로세서에 제공되어 머신(machine)을 생성하고, 그렇게 하여 그 명령들이 상기 컴퓨터 또는 기타 프로그램가능 데이터 처리 장치의 프로세서를 통해서 실행되어, 상기 플로 차트 및/또는 블록도의 블록 또는 블록들에 명시된 기능들/동작들을 구현하기 위한 수단을 생성할 수 있다. 이들 컴퓨터 판독 가능 프로그램 명령들은 또한 컴퓨터 판독 가능 스토리지 매체에 저장될 수 있으며, 컴퓨터, 프로그램가능 데이터 처리 장치 및/또는 기타 디바이스들에 지시하여 명령들이 저장된 상기 컴퓨터 판독 가능 스토리지 매체가 상기 플로 차트 및/또는 블록도의 블록 또는 블록들에 명시된 기능/동작의 특징들을 구현하는 명령들을 포함하는 제조품(an article of manufacture)을 포함하도록 특정한 방식으로 기능하게 할 수 있다.
[0030] 상기 컴퓨터 판독 가능 프로그램 명령들은 또한 컴퓨터, 기타 프로그램가능 데이터 처리 장치, 또는 다른 디바이스에 로드 되어, 상기 컴퓨터, 기타 프로그램가능 장치 또는 다른 디바이스에서 일련의 동작 단계들이 수행되게 하여 컴퓨터 구현 프로세스를 생성하며, 그렇게 하여 상기 컴퓨터, 기타 프로그램가능 장치, 또는 다른 디바이스 상에서 실행되는 명령들이 플로 차트 및/또는 블록도의 블록 또는 블록들에 명시된 기능들/동작들을 구현할 수 있다.
[0031] 도 1을 참조하면, 네트워크 환경(100)의 일례가 도시되어 있다. 네트워크 환경(100)은 본 발명에 따른 시스템 및 방법이 구현될 수 있는 환경의 일례를 보여주기 위해 제공된다. 네트워크 환경(100)은 제한이 아니라 예로서 제시된다. 실제로, 여기에 개시된 시스템 및 방법은 도시된 네트워크 환경(100)에 더하여 매우 다양한 다른 네트워크 환경들에 적용될 수 있다.
[0032] 도시된 바와 같이, 네트워크 환경(100)은 네트워크(104)에 의해 상호 연결된 하나 또는 그 이상의 컴퓨터들(102, 106)을 포함한다. 네트워크(104)는, 예를 들어, 근거리망(LAN)(104), 광역망(WAN)(104), 인터넷(104), 인트라넷(104) 등을 포함할 수 있다. 특정 실시예들에서, 컴퓨터들(102, 106)은 클라이언트 컴퓨터들(102) 및 서버 컴퓨터들(106)(본 명세서에서 "호스트 시스템들"(106)으로도 지칭됨) 모두를 포함할 수 있다. 일반적으로, 클라이언트 컴퓨터들(102)은 통신 세션을 개시하는 반면, 서버 컴퓨터들(106)은 클라이언트 컴퓨터들(102)로부터의 요청을 기다린다. 특정 실시예들에서, 컴퓨터들(102) 및/또는 서버들(106)은 하나 또는 그 이상의 내부 또는 외부 직접 연결된 스토리지 시스템들(110a)(예를 들어, 하드 디스크 드라이브들의 어레이들, 솔리드 스테이트 드라이브들, 테이프 드라이브들, 등)에 연결될 수 있다. 이들 컴퓨터들(102, 106) 및 직접 연결된 스토리지 시스템들(110a)은 ATA, SATA, SCSI, SAS, 파이버 채널 등과 같은 프로토콜들을 사용하여 통신할 수 있다.
[0033] 특정 실시예들에서, 네트워크 환경(100)은 SAN(storage-area-network)(108) 또는 LAN(108)과 같은 서버(106) 뒤에 있는 스토리지 네트워크(108)를 포함할 수 있다(예를 들어, 네트워크 부착된 스토리지를 사용할 때). 이 네트워크(108)는 하드 디스크 드라이브들 또는 솔리드 스테이트 드라이브들의 어레이들(110b), 테이프 라이브러리들(110c), 개별 하드 디스크 드라이브들(110d) 또는 솔리드 스테이트 드라이브들(110d), 테이프 드라이브들(110e), CD-ROM 라이브러리들 등과 같은 하나 또는 그 이상의 스토리지 시스템들에 서버들(106)을 연결할 수 있다. 스토리지 시스템(110)에 액세스하기 위해, 호스트 시스템(106)은 물리적 연결들을 통해 호스트 시스템(106)의 하나 또는 그 이상의 포트들에서 스토리지 시스템(110)의 하나 또는 그 이상의 포트들로 통신할 수 있다. 연결은 스위치, 패브릭, 직접 연결, 또는 유사한 것을 통해서 이루어질 수 있다. 특정 실시예들에서, 서버들(106) 및 스토리지 시스템들(110)은 파이버 채널(FC)과 같은 네트워킹 표준을 사용하여 통신할 수 있다.
[0034] 도 2를 참조하면, 하드 디스크 드라이브들(204) 및/또는 솔리드 스테이트 드라이브들(204)의 어레이를 포함하는 스토리지 시스템(110)의 일 실시예가 도시되어 있다. 도시된 바와 같이, 스토리지 시스템(110)은 스토리지 컨트롤러(200), 하나 또는 그 이상의 스위치들(202), 및 하드 디스크 드라이브들(204) 또는 솔리드 스테이트 드라이브들(204)(플래시 메모리 기반 드라이브들(204)과 같은)과 같은 하나 또는 그 이상의 스토리지 드라이브(들204)를 포함한다. 스토리지 컨트롤러(200)는 하나 또는 그 이상의 호스트 시스템들(106)(예를 들어, z/OS, zVM 등과 같은 운영 체제들을 실행하는 오픈 시스템 및/또는 메인프레임 서버들(106))이 하나 또는 그 이상의 스토리지 드라이브들(204)의 데이터에 액세스할 수 있도록 할 수 있다.
[0035] 선택된 실시예들에서, 스토리지 컨트롤러(200)는 하나 또는 그 이상의 서버들(206)을 포함한다. 스토리지 컨트롤러(200)는 또한 스토리지 컨트롤러(200)를 호스트 시스템들(106) 및 스토리지 드라이브들(204)에 각각 연결하기 위해 호스트 어댑터들(208) 및 디바이스 어댑터들(210)을 포함할 수 있다. 다수의 서버들(206a, 206b)은 연결된 호스트 시스템들(106)에게 항상 데이터가 이용 가능하도록 중복성(redundancy)을 제공할 수 있다. 따라서, 하나의 서버(206a)가 장애일 때(fail) 다른 서버(206b)가 장애인 서버(206a)의 I/O로드를 가져올 수 있는데(pick up), 이는 I/O가 호스트 시스템(106)과 스토리지 드라이브(204) 사이에서 계속될 수 있도록 하기 위해서이다. 이러한 프로세스를 "장애 조치(failover)"라 한다.
[0036] 선택된 실시예들에서, 각각의 서버(206)는 하나 또는 그 이상의 프로세서들(212) 및 메모리(214)를 포함할 수 있다. 메모리(214)는 휘발성 메모리(예를 들어, RAM) 뿐만 아니라 비휘발성 메모리(예를 들어, ROM, EPROM, EEPROM, 하드 디스크, 플래시 메모리 등)를 포함할 수 있다. 휘발성 및 비휘발성 메모리는, 특정 실시예들에서, 프로세서(들)(212)에서 실행되고 스토리지 드라이브들(204)의 데이터에 액세스하는 데 사용되는 소프트웨어 모듈들을 저장할 수 있다. 이들 소프트웨어 모듈들은 스토리지 드라이브들(204)에서 논리 볼륨들에 대한 모든 읽기 및 쓰기 요청들을 관리할 수 있다.
[0037] 선택된 실시예들에서, 메모리(214)는, DRAM 캐시(218)와 같은, 캐시(218)를 포함한다. 호스트 시스템(106)(예를 들어, 오픈 시스템 또는 메인프레임 서버(106))이 읽기 동작(read operation)을 수행할 때는 언제나, 읽기 동작을 수행하는 서버(206)은 스토리지 드라이브들(204)로부터 데이터를 페치하여 그 것이 다시 필요한 경우에 캐시(218)에 저장할 수 있다. 만일 상기 데이터가 호스트 시스템(106)에 의해 다시 요청된다면, 서버(206)는 스토리지 드라이브들(204)로부터 데이터를 가져오는 대신 캐시(218)로부터 데이터를 가져올 수 있어, 시간과 자원들 모두를 절약할 수 있다. 유사하게, 호스트 시스템(106)이 쓰기를 수행할 때, 쓰기 요청을 수신하는 서버(106)는 쓰기를 자신의 캐시(218)에 저장할 수 있고, 상기 쓰기를 나중에 스토리지 드라이브들(204)에 디스테이지(destage)할 수 있다. 쓰기가 캐시(218)에 저장될 때, 상기 쓰기는 또한 반대편 서버(206)의 비휘발성 스토리지(NVS)(220)에도 저장될 수 있는데, 그 결과 제1 서버(206)가 실패하는 경우에도 상기 쓰기는 반대편 서버(206)에 의해 복구될 수 있다. 특정 실시예들에서, NVS(220)는 반대편 서버(206)에서 배터리-지원 메모리(battery-backed memory) 로서 구현된다.
[0038] 도 2에 예시된 것과 유사한 아키텍처를 갖는 스토리지 시스템(110)의 일례는 IBM DS8000TM 엔터프라이즈 스토리지 시스템이다. IBM DS8000TM 은 계속적인 동작들(continuous operations)을 지원하도록 설계된 디스크 스토리지를 제공하는 고 성능, 고 용량 스토리지 컨트롤러이다. 그럼에도 불구하고, 여기에 공개된 본 발명의 시스템들 및 방법들은 IBM DS8000TM 엔터프라이즈 스토리지 시스템(110)과의 동작으로 제한되지 않으며, 제조업체, 제품 이름, 스토리지 시스템(110)과 연관된 컴포넌트들 또는 컴포넌트 이름들과 상관없이, 스토리지 시스템(110)과 비교할 수 있거나 유사한 모든 시스템과 함께 작동할 수 있다. 또한, 본 발명의 하나 또는 그 이상의 실시예들로부터 이익을 얻을 수 있는 모든 스토리지 시스템은 본 발명의 범위에 속하는 것으로 간주된다. 따라서 IBM DS8000TM 은 예시로 제공되며 제한하려는 의도가 아니다.
[0039] 도 3을 참조하면, 앞서 언급한 바와 같이, 플래시 메모리 및 다른 솔리드-스테이트 메모리 디바이스들은 DRAM 캐시와 같은 더 고가의 메모리를 사용하는 것들보다 훨씬 더 큰 저장 용량들을 갖는 캐시들을 잠재적으로 생성할 수 있다. 예를 들어, 비휘발성 NAND 플래시 메모리 유형인 SCM(스토리지 클래스 메모리)은 솔리드 스테이트 드라이브들(SSDs)보다 훨씬 빠른 액세스 속도를 제공한다. SCM은 DRAM보다 훨씬 저렴하지만 DRAM보다 대기 시간이 높다(나노초들에 비해 마이크로초들). SCM은 플래시 메모리를 사용하여 데이터를 저장할 수 있기 때문에 SCM은 쓰기-주기 제한들 및 데이터 조각화 문제들(write-cycle limits and issues with data fragmentation)과 같은 플래시 메모리와 동일한 한계들 및 결함들을 나타낼 수 있다. 훨씬 더 큰 저장 용량들을 가진 캐시를 생성할 수 있는 가능성 때문에, SCM과 같은, 플래시 메모리를 캐시에 효과적으로 통합하기 위한 시스템과 방법이 필요하다. 이상적으로는, 그러한 시스템들과 방법들도 쓰기-주기 제한 및 데이터 조각화 문제와 같은 플래시 메모리의 한계들와 결함들을 고려해야 한다.
[0040] 도 3은 고 성능 부분(218a) 및 저 성능 부분(218b)을 포함하는 이종 캐시(218)(즉, 이종 메모리 유형들로 구성된 캐시(218))를 도시하는 고수준 블록도 이다. 특정 실시예들에서, 고 성능 부분(218a)은 DRAM 메모리로 구성되고 저 성능 부분(218b)은 SCM 메모리로 구성되지만, 고 성능 부분(218a)과 저 성능 부분(218b) 모두는 이들 유형들의 메모리로 제한되지는 않는다. 고 성능 부분(218a) 및 저 성능 부분(218b)은 IBM DS8000TM 엔터프라이즈 스토리지 시스템과 같은 스토리지 시스템(110) 내에 캐시(218)를 제공하기 위해 함께 사용될 수 있다. 저 성능 부분(218b)을 구성하는 메모리가 고 성능 부분(218a)을 구성하는 메모리보다 더 저렴할 가능성이 있기 때문에, 저 성능 부분(218b)은 고 성능 부분(218a)보다 더 클 수 있고 아마도 훨씬 더 클 수 있다.
[0041] 도시된 바와 같이, 고 성능 부분(218a)은 캐시 디렉토리(300a), LRU(가장 최근에 사용된) 목록(302a), 및 통계(304a)와 연관될 수 있다. 캐시 디렉토리(300a)는 고 성능 부분(218a)에 어떤(which) 데이터 엘리멘트들이 저장되고 어디에(where) 저장되는지를 기록할 수 있다. LRU 목록(302a)은 고 성능 부분(218a)의 어떤 데이터 엘리멘트가 가장 최근에 사용되었는지를 결정하기 위해 사용될 수 있다. 통계(304)는 고 성능 부분(218a)에 상주하는 각각의 데이터 엘리멘트(예를 들어, 트랙)에 대한 읽기 액세스 카운트(306a) 및 쓰기 액세스 카운트(308a)를 포함할 수 있다. 읽기 액세스 카운트(306)는 데이터 엘리멘트가 고 성능 부분(218a)에서 읽혀질(read) 때마다 증가될 수 있다. 쓰기 액세스 카운트(308)는 데이터 엘리멘트가 고 성능 부분(218a)에서 수정될(modified) 때마다 증가될 수 있다.
[0042] 유사하게, 저 성능 부분(218b)도 또한 캐시 디렉토리(300b), LRU 목록(302b), 및 통계(304b)를 포함할 수 있다. 캐시 디렉토리(300b)는 저 성능 부분(218b)에 어떤 데이터 엘리멘트가 저장되고 어디에 저장되는지를 기록할 수 있다. LRU 목록(302b)은 어떤 데이터 엘리멘트가 저 성능 부분(218b)에서 가장 최근에 사용되었는지를 결정하기 위해 사용될 수 있다. 통계(304b)는 저 성능 부분(218b)의 각각의 데이터 엘리멘트(예를 들어, 트랙)에 대한 읽기 액세스 카운트(306b) 및 쓰기 액세스 카운트(308b)를 포함할 수 있다. 읽기 액세스 카운트(306b)는 대응하는 데이터 엘리멘트가 저 성능 부분(218b)에서 읽혀질 때마다 증가될 수 있다. 쓰기 액세스 카운트(308b)는 대응하는 데이터 엘리멘트가 저 성능 부분(218b)에서 수정될 때마다 증가될 수 있다.
[0043] 도 4를 참조하면, 특정 실시예들에서, 캐시 관리 모듈(400)은 도 3에 예시된 것과 같은 이종 캐시(218)를 관리하는 데 사용될 수 있다. 그러한 캐시 관리 모듈(400)은 스토리지 컨트롤러(200) 내에서 호스트 될 수 있다. 캐시 관리 모듈(400)은 다양한 특징들 및 기능들을 제공하기 위한 다양한 서브-모듈들을 포함할 수 있다. 그러한 모듈들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 조합으로 구현될 수 있다. 캐시 관리 모듈(400) 및 관련 서브-모듈들은 제한이 아니라 예로서 제공된다. 더 많거나 더 적은 서브 모듈들이 다른 실시예들에서 제공될 수 있다. 예를 들어, 일부 서브-모듈들의 기능은 단일 또는 더 적은 수의 서브-모듈들로 결합되거나, 또는 단일 서브-모듈의 기능이 여러 서브-모듈들에 분산될 수 있다.
[0044] 도시된 바와 같이, 캐시 관리 모듈(400)은 통계 업데이트 모듈(402), 읽기 히트 모듈(404), 읽기 미스 모듈(406), 쓰기 모듈(408), 및 강등 모듈(demotion module)(410) 중 하나 또는 그 이상을 포함한다. 통계 업데이트 모듈(402)은 이종 캐시(218)과 연관된 통계(304)를 유지한다. 예를 들어, 데이터 엘리멘트가 이종 캐시(218)에서 읽혀질 때마다 통계 업데이트 모듈(402)은 연관된 읽기 액세스 카운트(306)를 업데이트한다. 유사하게, 데이터 엘리멘트가 이종 캐시(218)에서 업데이트될 때마다, 통계 업데이트 모듈(402)은 연관된 쓰기 액세스 카운트(308)를 업데이트한다.
[0045] 읽기 히트 모듈(404)은 이종 캐시(218)에서 읽기 히트가 발생할 때 다양한 조치들(actions)을 수행한다. 이것은 고 성능 부분(218a)에서의 읽기 히트 또는 저 성능 부분(218b)에서의 읽기 히트를 포함할 수 있다. 읽기 히트 모듈(404)에 의해 실행될 수 있는 여러 방법들(500, 600, 700)은 도 5 내지 7과 관련하여 논의될 것이다. 대조적으로, 읽기 미스 모듈(406)은 이종 캐시(218)에서 읽기 미스가 발생할 때 다양한 조치들을 수행할 수 있다. 읽기 미스 모듈(406)에 의해 실행될 수 있는 방법(800)의 일 실시예는 도 8과 관련하여 논의될 것이다.
[0046] 쓰기 모듈(408)은 데이터 엘리멘트들이 이종 캐시(218)에서 업데이트될 때 다양한 조치들을 수행할 수 있다. 쓰기 모듈(408)에 의해 실행될 수 있는 방법(900)의 일 실시예는 도 9와 관련하여 논의될 것이다. 강등 모듈(410)은, 대조적으로, 이기종 캐시(218)의 저장 공간을 비우기 위해 이기종 캐시(218)에서 데이터 엘리멘트의 강등(demotion)과 관련된 조치들을 수행할 수 있다. 강등 모듈(410)에 의해 실행될 수 있는 다양한 방법들(1000, 1100)은 도 10 및 도 11과 관련하여 논의될 것이다.
[0047] 도 5를 참조하면, 이종 캐시(218)의 고 성능 부분(218a)에서 읽기 히트에 응답하여 실행될 수 있는 방법(500)의 일 실시예가 도시되어 있다. 도시된 바와 같이, 방법(500)은 고 성능 부분(218a)에서 읽기 히트가 발생했는지를, 단계(502)에서, 결정한다. 즉, 방법(500)은, 읽기 I/O 요청에 응답하여, 읽기 I/O 요청과 연관된 데이터 엘리멘트가 고 성능 부분(218a)에서 발견되었는지를, 단계(502)에서, 결정한다. 만일 발견되었다면, 방법(500)은 상기 데이터 엘리멘트를 고 성능 부분(218a)으로부터, 단계(504)에서, 검색하고 읽기 요청의 발신자에게, 단계(504)에서, 반환한다. 방법(500)은, 상기 읽기 히트에 응답하여, 상기 데이터 엘리멘트와 연관된 읽기 액세스 카운트(306a)를, 단계(506)에서, 증가한다.
[0048] 도 6을 참조하면, 저 성능 부분(218b)의 읽기 히트에 응답하여 실행될 수 있는 방법(600)의 일 실시예가 도시되어 있다. 도시된 바와 같이, 방법(600)은 이기종 캐시(218)의 낮은 성능 부분(218b)에서 읽기 히트가 발생했는지를, 단계(602)에서, 결정한다. 만일 발생하였다면, 방법(600)은 낮은 성능 부분(218b)으로부터의 읽기 요청과 연관된 데이터 엘리멘트를, 단계(604)에서, 검색하고 읽기 요청의 발신자에게 반환한다. 그 다음, 방법(600)은 데이터 엘리멘트와 연관된 읽기 액세스 카운트(306b)를, 단계(606)에서, 증가한다.
[0049] 읽기 히트에 응답하여, 방법(600)은 또한 데이터 엘리멘트를 수용하기에 충분한 고 성능 부분(218a)에 공간을 할당한다(608). 특정 실시예들에서, 이것은 고 성능 부분(218a)으로부터 가장 최근에 사용된 데이터 엘리멘트를 강등함으로써 고 성능 부분(218a)의 공간을 비우는 것을 포함할 수 있다. 그 다음, 방법(600)은 저 성능 부분(218b)으로부터 고 성능 부분(218a)으로 읽기 요청과 연관된 데이터 엘리멘트를, 단계(610)에서, 복사한다. 그 다음, 상기 데이터 엘리멘트는 저 성능 부분(218b)으로부터 제거될 수 있다(612). 이렇게 함으로써 고 성능 부분(218a)에 상기 데이터 엘리멘트의 단일 사본을 남길 수 있다.
[0050] 도 7을 참조하면, 저 성능 부분(218b)에서 읽기 히트에 응답하여 실행될 수 있는 방법(700)의 대안적인 실시예가 도시되어 있다. 이 방법(700)은 도 6의 방법(600) 대신에 실행될 수 있다. 단계들(702, 704, 706, 708, 710) 각각은 최종 단계(712)를 제외하고는 도 6에 개시된 것과 유사하거나 동일하다. 단계(712)에서, 대안적인 방법(700)은 데이터 엘리멘트와 연관된 읽기 액세스 카운트(306b)가 선택된 임계값 아래에 있는 경우에만 저 성능 부분(218b)으로부터 데이터 엘리멘트를, 단계712)에서, 제거한다. 이 단계(712)는 만일 상기 데이터 엘리멘트가 자주 읽혀진다면 저 성능 부분(218b)에도 상기 데이터 엘리멘트의 제2 사본을 보존한다. 상기 데이터 엘리멘트가 미래 시점에 고 성능 부분(218a)에서 강등되더라도, 상기 데이터 엘리멘트의 사본은 이미 저 성능 부분(218b)에 상주하게 될 것이다. 이렇게 함으로써 상기 데이터 엘리멘트가 강등될 때 고 성능 부분(218a)에서 저 성능 부분(218b)으로 데이터 엘리멘트를 복사할 필요성을 제거하거나 감소시키며, 이는 프로세서 이용을 감소시킨다.
[0051] 도 8을 참조하면, 읽기 미스에 응답하여 실행될 수 있는 방법(800)의 일 실시예가 예시된다. 요청된 데이터 엘리멘트가 이기종 캐시(218)의 고 성능 부분(218a) 또는 저 성능 부분(218b)에서 발견될 수 없을 때 읽기 미스가 발생할 수 있다. 도시된 바와 같이, 읽기 미스가 단계(802)에서 발생하면, 방법(800)은 데이터 엘리멘트를 백엔드 스토리지 드라이브들(204)로부터 이기종 캐시(218)의 고 성능 부분(218)으로 가져온다. 방법(800)은 이 시점에서 데이터 엘리멘트를 저 성능 부분(218b)에 배치하지 않는다(단계(806)).
[0052] 도 9를 참조하면, 이종 캐시(218)의 데이터 엘리멘트를 업데이트하는 것에 응답하여 실행될 수 있는 방법(900)의 일 실시예가 도시되어 있다. 도시된 바와 같이, 방법(900)은 데이터 엘리멘트에 대한 쓰기가 요청되었는지를, 단계(902)에서, 결정한다. 만일 요청이 되었다면, 방법(900)은 이종 캐시(218)의 고 성능 부분(218a)에 데이터 엘리멘트를, 단계(904)에서, 쓰기한다. 방법(900)은 이전에 설명된 바와 같이 중복성(redundancy) 목적들을 위해 NVS(220)에 또한 데이터 엘리멘트를 쓰기한다(단계(906)).
[0053] 이 시점에서, 방법(900)은 상기 데이터 엘리멘트(또는 그것의 이전 버전)가 저 성능 부분(218b)에 포함되었는지를, 단계(908)에서, 결정한다. 만일 상기 데이터 엘리멘트가 저 성능 부분(218b)에 저장되었다면, 방법(900)은 저 성능 부분(218b)에서 고 성능 부분(218a)으로 상기 데이터 엘리멘트와 연관된 통계(304b)(즉, 읽기 액세스 카운트(306b) 및 쓰기 액세스 카운트(308b))를, 단계(910)에서, 복사한다. 그 다음, 방법(900)은 저 성능 부분(218b)으로부터 상기 데이터 엘리멘트를, 단계(910)에서, 제거한다.
[0054] 도 10을 참조하면, 데이터 엘리멘트가 고 성능 부분(218a)에서 강등(즉, 축출)될 때 실행될 수 있는 방법(1000)의 일 실시예가 도시되어 있다. 이러한 강등은 추가 데이터 엘리멘트를 수용하기 위해 고 성능 부분(218a)에 공간이 필요할 때 발생할 수 있다. 도시된 바와 같이, 방법(1000)은 데이터가 고 성능 부분(218a)으로부터 강등될 필요가 있는지 여부를 초기에, 단계(1002)에서, 결정한다. 만일 필요가 있다면, 방법(1000)은 고 성능 부분(218a)과 연관된 LRU 목록(302a)을 분석하여 고 성능 부분(218a)으로부터 제거될 라인에 있는 가장 최근에 사용된 데이터 엘리멘트를 결정한다(단계((1004)). 그 다음, 방법(1000)은 고 성능 부분(218a)으로부터 이 데이터 엘리멘트를 제거(1004)한다.
[0055] 이 시점에서, 방법(1000)은 고 성능 부분(218a)으로부터 제거된 데이터 엘리멘트가 순차 데이터인지를, 단계(1006)에서, 결정한다. 만일 순차 데이터라면, 저 성능 부분(218b)에 순차 데이터를 추가하는 것은 바람직하지 않기 때문에 아무런 조치도 더 이상 수행되지 않는다. 만일 데이터 엘리멘트가 순차적이지 않으면, 방법(1000)은 데이터 엘리멘트와 연관된 읽기 액세스 카운트(306a)가 지정된 임계값보다 큰지를, 단계(1008)에서, 결정하고 상기 데이터 엘리멘트와 연관된 쓰기 액세스 카운트(308a)가 명시된 임계값보다 작은지를, 단계(1010)에서, 결정한다. 만일 이들 조건들 모두가 모두 참이면, 방법(1000)은 고 성능 부분(218a)에서 강등된 데이터 엘리멘트를 저 성능 부분(218b)에 배치(1012)한다. 본질적으로, 방법(1000)은 데이터 엘리멘트가 자주 읽히지만(따라서 데이터 엘리멘트에 대한 향후 읽기 성능이 향상됨) 드물게 쓰여지는 경우 저 성능 부분(218b)에 데이터 엘리멘트를 배치하는데(단계(1012)), 이는 데이터 엘리멘트들에 대한 과도한 쓰기들이 저 성능 부분(218b) 상에 과도한 마모(excessive wear)를 일으킬 수 있기 때문이다.
[0056] 도 11을 참조하면, 데이터 엘리멘트가 저 성능 부분(218b)에서 강등(즉, 축출)될 때 실행될 수 있는 방법(1100)의 일 실시예가 도시되어 있다. 이러한 강등은 낮은 성능 부분(218b)에 공간이 필요할 때 발생할 수 있다. 도시된 바와 같이, 방법(1100)은 데이터가 저 성능 부분(218b)으로부터 강등될 필요가 있는지 여부를 초기에, 단계(1102)에서, 결정한다. 만일 강등될 필요가 있다면, 방법(1100)은 저 성능 부분(218b)과 연관된 LRU 목록(302b)을 분석하여 어떤 데이터 엘리멘트가 저 성능 부분(218b)으로부터 제거될 라인에 있는지를, 단계(1103)에서, 결정한다.
[0057] 이 시점에서, 방법(1100)은 제거될 라인에 있는 데이터 엘리멘트에 대한 읽기 액세스 카운트(306b)가 임계값보다 큰지를, 단계(1104)에서, 결정한다(데이터 엘리멘트가 자주 읽혀지는지를 결정하기 위해). 읽기 액세스 카운트(306b)가 임계값보다 높으면, 방법(1100)은 저 성능 부분(218b)에 데이터 엘리멘트를 남겨두고(단계(1106)), 데이터 엘리멘트에 대한 참조를 LRU 목록(302b)의 MRU(가장 최근에 사용됨) 끝(end)으로 이동시킨다. 다시 말해서, 방법(1100)은 상기 데이터 엘리멘트는 자주 읽혀지는 것이어서 저 성능 부분(218b)에 유지되는 것이 이익이 될 것이라고 결정되었기 때문에 저 성능 부분(218b)으로부터 상기 데이터 엘리멘트를 제거하지 않는다. 방법(1100)은 또한 데이터 엘리멘트와 연관된 읽기 액세스 카운트(306b)를 리세트(단계(1108))(예를 들어, 0으로 세트)한다. 그 다음, 방법(1100)은 상단 단계(top)(즉, 단계 1102))로 돌아가서 저 성능 부분(218b)으로부터 제거될 라인에 있는 다음 데이터 엘리멘트를 분석할 수 있다.
[0058] 한편, 만일 단계(1104)에서, 데이터 엘리멘트와 연관된 읽기 액세스 카운트(306b)가 임계값보다 높지 않다면, 방법(1100)은 저 성능 부분(218b)으로부터 데이터 엘리멘트를 제거한다(단계(1110)).
[0059] 일반적으로 도 12 및 13을 참조하면, 이전에 언급된 바와 같이, 도 5 내지 도 11에 예시된 방법은 일반적으로 이기종 캐시(218)에 데이터 엘리멘트의 단일 사본을 유지하도록 구성된다. 즉, 만일 데이터 엘리멘트가 고 성능 부분(218a)에서 상주한다면, 그것은 일반적으로 저 성능 부분(218b)에 상주하지 않을 것이고(또는 그로부터 제거될 것이다), 그 반대의 경우도 마찬가지이다. 이것은 데이터 엘리멘트가 고 성능 부분(218a)에서 강등될 때 고 성능 부분(218a)에서 저 성능 부분(218b)으로 데이터 엘리멘트를 복사해야 하는 비용으로 최고의 전체 캐시 용량을 제공하여 프로세서 이용도를 증가시킬 수 있다. 따라서 캐시 용량과 프로세서 활용도 사이에는 절충점(a tradeoff)이 존재한다.
[0060] 특정 실시예들에서, 도 5 내지 11에 예시된 방법은, 대부분의 경우, 고 성능 부분(218a) 및 저 성능 부분(218b) 모두에서 데이터 엘리멘트의 사본을 유지하도록 수정될 수 있다. 이것은 전체 캐시 저장 용량을 감소시킬 수 있지만, 고 성능 부분(218a)과 저 성능 부분(218b) 사이에서 데이터 엘리멘트를 복사할 필요성을 줄임으로써 프로세서 이용을 유리하게 감소시킬 수 있다.
[0061] 도 12는 저 성능 부분(218b)에서 읽기 히트에 응답하여 실행될 수 있는 대안적인 방법(1200)을 도시하는 흐름도이다. 이 방법(1200)은 데이터 엘리멘트의 중복 사본들(duplicate copies)이 고 성능 부분(218a) 및 저 성능 부분(218b)에서 유지되는 환경에서 실행될 수 있다. 이 방법(1200)은 도 6에 설명된 방법(600)을 대체하기 위해 사용될 수 있으며, 이는 단일 사본만 유지되는 환경들에서도 사용될 수 있다.
[0062] 도시된 바와 같이, 방법(1200)은 읽기 히트가 저 성능 부분(218b)에서 발생했는지를, 단계(1202)에서, 결정한다. 만일 발생하였다면, 방법(1200)은 저 성능 부분(218b)으로부터 읽기 요청과 연관된 데이터 엘리멘트를 검색하고, 읽기 요청의 발신자에게 반환한다(단계(1204)). 방법(1200)은 데이터 엘리멘트와 연관된 읽기 액세스 카운트(306b)를 증가한다(단계(1206)).
[0063] 읽기 히트에 응답하여, 방법(1200)은 데이터 엘리멘트를 수용하기에 충분한 고 성능 부분(218a)에 공간을 할당한다(단계(1208)). 그 다음, 방법(1200)은 저 성능 부분(218b)으로부터 고 성능 부분(218a)으로 읽기 요청과 연관된 데이터 엘리멘트를 복사한다(단계(1210)). 데이터 엘리멘트는 저 성능 부분(218b)에 남겨질 수 있다(단계(1212)). 이것은 고 성능 부분(218a) 및 저 성능 부분(218b)에 데이터 엘리멘트의 중복 사본들을 제공할 수 있다.
[0064] 도 13은 데이터 엘리멘트가 고 성능 부분(218a)으로부터 강등될 때 실행될 수 있는 대안적인 방법(1300)을 도시하는 흐름도이다. 이 방법(1300)은 또한 데이터 엘리멘트의 중복 사본들이 고 성능 부분(218a) 및 저 성능 부분(218b)에서 유지되는 환경에서 실행될 수 있다. 이 방법(1300)은 도 10에 설명된 방법(1000)을 대체하기 위해 사용될 수 있으며, 이는 단일 사본만 유지되는 환경들에서도 사용될 수 있다.
[0065] 도시된 바와 같이, 방법(1300)은 데이터가 고 성능 부분(218a)으로부터 강등될 필요가 있는지를 초기에 결정한다(단계(1302)). 만일 강등될 필요가 있다면, 방법(1300)은 고 성능 부분(218a)과 연관된 LRU 목록(302a)을 분석하여 고 성능 부분(218a)으로부터 제거될 데이터 엘리멘트가 라인에 있는지를 결정한다(단계(1304)). 그 다음, 방법(1300)은 고 성능 부분(218a)으로부터 이 데이터 엘리멘트를 제거한다(단계(1304)).
[0066] 그 다음, 방법(1300)은 고 성능 부분(218a)에서 제거된 데이터 엘리멘트가 저 성능 부분(218b)에도 존재하는지를 결정한다(단계(1306)). 만일 존재한다면, 방법(1300)은 데이터 엘리멘트와 연관된 쓰기 액세스 카운트(308b)가 임계값 아래에 있는지를 결정한다(단계(1308)). 본질적으로, 이 단계(1308)는 데이터 엘리멘트가 자주 업데이트되는지를 결정한다. 만일 데이터 엘리멘트가 자주 업데이트되지 않다면(즉, 데이터 엘리멘트에 대한 쓰기 액세스 카운트(308b)가 임계값 아래에 있다면), 데이터 엘리멘트가 저 성능 부분(218b)에 과도한 마모를 가하지 않기 때문에 데이터 엘리멘트는 저 성능 부분(218b)에 남겨진다((단계(1310)). 반면에, 만일 데이터 엘리멘트가 자주 업데이트된다면(즉, 데이터 엘리멘트에 대한 쓰기 액세스 카운트(308b)가 임계값보다 높음), 방법(1300)은 저 성능 부분(218b)에서 데이터 엘리멘트를 제거(1312)한다.
[0067] 만일 단계(1306)에서 데이터 엘리멘트가 저 성능 부분(218b)에 없다면, 방법(1300)은 고 성능 부분(218a)에서 제거된 데이터 엘리멘트가 순차 데이터인지를 결정한다(단계(1314)). 만일 순차 데이터라면, 데이터 엘리멘트를 저 성능 부분(218b)에 추가하는 것이 유리하지 않을 것이기 때문에 아무 것도 변경되지 않는다. 만일 데이터 엘리멘트가 순차적이지 않다면, 방법(1300)은 데이터 엘리멘트와 연관된 읽기 액세스 카운트(306b)가 명시된 임계값보다 큰지를 결정하고(단계(1316)), 데이터 엘리멘트와 연관된 쓰기 액세스 카운트(308b)가 명시된 임계값보다 작은지를 결정한다(단계(1318)). 만일 상기 읽기 액세스 카운트(306b)가 명시된 임계값보다 크고 상기 쓰기 액세스 카운트(308b)가 명시된 임계값보다 작다면, 방법(1300)은 저 성능 부분(218b)에 고 성능 부분(218a)에서 강등된 데이터 엘리멘트를 배치한다(단계(1320)). 본질적으로, 방법(1300)은 데이터 엘리멘트가 자주 읽히지만(따라서 데이터 엘리멘트에 대한 향후 읽기 성능이 향상됨) 자주 업데이트되지 않는 경우 저 성능 부분(218b)에 상기 강등된 데이터 엘리멘트를 배치(1320)하는데, 이는 만일 쓰기 사이클 제한들을 갖는 메모리 유형(예를 들어, SCM)으로 구현된다면 과도한 쓰기가 저 성능 부분(218b)에 과도한 마모를 초래할 수 있기 때문이다.
[0068] 도면들 내 플로 차트들 및 블록도들은 본 발명의 여러 실시 예들에 따른 시스템들, 방법들 및 컴퓨터 프로그램 제품들의 가능한 구현들의 아키텍처, 기능(functionality), 및 동작(operation)을 예시한다. 이와 관련하여, 상기 플로 차트 또는 블록도들 내 각 블록은 상기 명시된 논리적 기능(들)을 구현하기 위한 하나 또는 그 이상의 실행 가능한 명령들을 포함한 모듈, 세그먼트 또는 명령들의 일부분을 나타낼 수 있다. 일부 다른 실시 예들에서, 상기 블록에 언급되는 기능들은 도면들에 언급된 순서와 다르게 일어날 수도 있다. 예를 들면, 연속으로 도시된 두 개의 블록들은 실제로는 사실상 동시에 실행될 수도 있고, 또는 이 두 블록들은 때때로 관련된 기능에 따라서는 역순으로 실행될 수도 있다. 블록도들 및/또는 플로 차트 예시도의 각 블록, 및 블록도들 및/또는 플로 차트 예시도 내 블록들의 조합들은 특수목적용 하드웨어 및 컴퓨터 명령들의 명시된 기능들 또는 동작들, 또는 이들의 조합들을 수행하는 특수목적용 하드웨어-기반 시스템들에 의해 구현될 수 있다는 것에 또한 주목해야 한다.

Claims (20)

  1. 이기종 메모리 유형들(heterogeneous memory types)을 포함하는 캐시로부터 데이터를 강등(demoting)하기 위한 방법에 있어서, 상기 방법은:
    데이터 엘리멘트가 캐시에서 업데이트될 때마다 증가되는 쓰기 액세스 카운트를, 상기 데이터 엘리멘트에 대해, 유지하는 단계 - 상기 캐시는 고 성능 부분 및 저 성능 부분(a higher performance portion and a lower performance portion)을 포함함 -;
    캐시 강등 알고리즘에 따라 고 성능 부분에서 상기 데이터 엘리멘트를 제거하는 단계;
    상기 데이터 엘리멘트가 또한 저 성능 부분에 상주하고 쓰기 액세스 카운트가 제1 임계값 아래에 있는지를 결정하는 단계 및, 만일 그렇다면, 상기 데이터 엘리멘트를 저 성능 부분에 남겨두는 단계; 그리고
    상기 데이터 엘리멘트가 또한 저 성능 부분에 있고 쓰기 액세스 카운트가 제1 임계값에 있는지 또는 위에 있는지를 결정하는 단계 및, 만일 그렇다면, 저 성능 부분에서 상기 데이터 엘리멘트를 제거하는 단계를 포함하는
    방법.
  2. 제1항에 있어서, 상기 방법은, 만일, 고 성능 부분으로부터 상기 데이터 엘리멘트를 제거하였을 때, 상기 데이터 엘리멘트가 낮은 성능 부분에도 또한 상주하지 않고, 상기 데이터 엘리멘트와 연관된 쓰기 액세스 카운트가 제1 임계값 아래에 있으며, 그리고 상기 데이터 엘리멘트와 연관된 읽기 액세스 카운트가 제2 임계값 위에 있다면, 상기 데이터 엘리멘트를 저 성능 부분에 배치하는 단계(placing)를 더 포함하는
    방법.
  3. 제2항에 있어서, 상기 방법은 상기 데이터 엘리멘트가 순차 데이터 엘리멘트가 아닌 경우에만 데이터 엘리멘트를 저 성능 부분에 배치하는 단계를 더 포함하는 방법.
  4. 제1항에 있어서, 상기 데이터 엘리멘트는 트랙(a track)인
    방법.
  5. 제1항에 있어서, 상기 고 성능 부분으로부터 상기 데이터 엘리멘트를 제거하는 단계는 상기 고 성능 부분이 가득 찼을(full) 때 상기 고 성능 부분으로부터 상기 데이터 엘리멘트를 제거하는 단계를 포함하는
    방법.
  6. 제1항에 있어서, 상기 고 성능 부분은 동적 랜덤 액세스 메모리(DRAM)로 구성되고, 상기 저 성능 부분은 스토리지 클래스 메모리(SCM)로 구성되는
    방법.
  7. 제1항에 있어서, 상기 저 성능 부분은 상기 고 성능 부분보다 더 큰 저장 용량을 갖는
    방법.
  8. 이기종 메모리 유형들을 포함하는 캐시로부터 데이터를 강등하기 위한 컴퓨터 프로그램 제품에 있어서, 상기 컴퓨터 프로그램 제품은 내부에 구현된 컴퓨터 사용 가능 프로그램 코드를 갖는 비-일시적 컴퓨터 판독 가능 스토리지 매체를 포함하고, 상기 컴퓨터 사용 가능 프로그램 코드는 적어도 하나의 프로세서에 의해 실행될 때 방법을 수행하고, 상기 방법은:
    데이터 엘리멘트가 캐시에서 업데이트될 때마다 증가되는 쓰기 액세스 카운트를, 상기 데이터 엘리멘트에 대해, 유지하는 단계 - 상기 캐시는 고 성능 부분 및 저 성능 부분(a higher performance portion and a lower performance portion)을 포함함 -;
    캐시 강등 알고리즘에 따라 고 성능 부분에서 상기 데이터 엘리멘트를 제거하는 단계;
    상기 데이터 엘리멘트가 또한 저 성능 부분에 상주하고 쓰기 액세스 카운트가 제1 임계값 아래에 있는지를 결정하는 단계 및, 만일 그렇다면, 상기 데이터 엘리멘트를 저 성능 부분에 남겨두는 단계; 그리고
    상기 데이터 엘리멘트가 또한 저 성능 부분에 있고 쓰기 액세스 카운트가 제1 임계값에 있는지 또는 위에 있는지를 결정하는 단계 및, 만일 그렇다면, 저 성능 부분에서 상기 데이터 엘리멘트를 제거하는 단계를 포함하는
    컴퓨터 프로그램 제품.
  9. 제8항에 있어서, 상기 컴퓨터-사용가능 프로그램 코드는 상기 방법은, 만일, 고 성능 부분으로부터 상기 데이터 엘리멘트를 제거하였을 때, 상기 데이터 엘리멘트가 낮은 성능 부분에도 또한 상주하지 않고, 상기 데이터 엘리멘트와 연관된 쓰기 액세스 카운트가 제1 임계값 아래에 있으며, 그리고 상기 데이터 엘리멘트와 연관된 읽기 액세스 카운트가 제2 임계값 위에 있다면, 상기 데이터 엘리멘트를 저 성능 부분에 배치하는 단계(placing)를 수행하도록 더 구성되는
    컴퓨터 프로그램 제품.
  10. 제9항에 있어서, 상기 컴퓨터 사용가능 프로그램 코드는 상기 데이터 엘리멘트가 순차 데이터 엘리멘트가 아닌 경우에만 데이터 엘리멘트를 저 성능 부분에 배치하는 단계를 수행하도록 더 구성되는
    컴퓨터 프로그램 제품.
  11. 제8항에 있어서, 상기 데이터 엘리멘트는 트랙인
    컴퓨터 프로그램 제품.
  12. 제8항에 있어서, 상기 고 성능 부분으로부터 상기 데이터 엘리멘트를 제거하는 단계는 상기 고 성능 부분이 가득 찼을 때 상기 고 성능 부분으로부터 데이터 엘리멘트를 제거하는 단계를 포함하는
    컴퓨터 프로그램 제품.
  13. 제8항에 있어서, 상기 고 성능 부분은 동적 랜덤 액세스 메모리(DRAM)로 구성되고, 상기 저 성능 부분은 스토리지 클래스 메모리(SCM)로 구성되는
    컴퓨터 프로그램 제품.
  14. 제8항에 있어서, 상기 저 성능 부분은 상기 고 성능 부분보다 더 큰 저장 용량을 갖는,
    컴퓨터 프로그램 제품.
  15. 이기종 메모리 유형들을 포함하는 캐시로부터 데이터를 강등하기 위한 시스템에 있어서, 상기 시스템은:
    적어도 하나의 프로세서; 및
    상기 적어도 하나의 프로세서에 작동 가능하게 결합되고 상기 적어도 하나의 프로세서 상에서 실행하기 위한 명령들을 저장하는 적어도 하나의 메모리 디바이스를 포함하고, 상기 명령들은 상기 적어도 하나의 프로세서가 방법을 수행하도록 구성되며, 상기 방법은:
    데이터 엘리멘트가 캐시에서 업데이트될 때마다 증가되는 쓰기 액세스 카운트를, 상기 데이터 엘리멘트에 대해, 유지하는 단계 - 상기 캐시는 고 성능 부분 및 저 성능 부분(a higher performance portion and a lower performance portion)을 포함함 -;
    캐시 강등 알고리즘에 따라 고 성능 부분에서 상기 데이터 엘리멘트를 제거하는 단계;
    상기 데이터 엘리멘트가 또한 저 성능 부분에 상주하고 쓰기 액세스 카운트가 제1 임계값 아래에 있는지를 결정하는 단계 및, 만일 그렇다면, 상기 데이터 엘리멘트를 저 성능 부분에 남겨두는 단계; 그리고
    상기 데이터 엘리멘트가 또한 저 성능 부분에 상주하고 쓰기 액세스 카운트가 제1 임계값에 있는지 또는 위에 있는지를 결정하는 단계 및, 만일 그렇다면, 저 성능 부분에서 상기 데이터 엘리멘트를 제거하는 단계를 포함하는
    시스템.
  16. 제15항에 있어서, 상기 명령들은 상기 적어도 하나의 프로세서가 만일, 고 성능 부분으로부터 상기 데이터 엘리멘트를 제거하였을 때, 상기 데이터 엘리멘트가 낮은 성능 부분에도 또한 상주하지 않고, 상기 데이터 엘리멘트와 연관된 쓰기 액세스 카운트가 제1 임계값 아래에 있으며, 그리고 상기 데이터 엘리멘트와 연관된 읽기 액세스 카운트가 제2 임계값 위에 있다면, 상기 데이터 엘리멘트를 저 성능 부분에 배치하는 단계(placing)를 더 수행하도록 하는
    시스템.
  17. 제16항에 있어서, 상기 명령들은 상기 적어도 하나의 프로세서가 상기 데이터 엘리멘트가 순차 데이터 엘리멘트가 아닌 경우에만 데이터 엘리멘트를 저 성능 부분에 배치하는 단계를 더 수행하도록 하는
    시스템.
  18. 제15항에 있어서, 상기 고 성능 부분으로부터 상기 데이터 엘리멘트를 제거하는 단계는 상기 고 성능 부분이 가득 찼을 때 상기 고 성능 부분으로부터 상기 데이터 엘리멘트를 제거하는 단계를 포함하는
    시스템.
  19. 제15항에 있어서, 상기 고 성능 부분은 DRAM(Dynamic Random Access Memory)으로 구성되고, 상기 저 성능 부분은 SCM(Storage Class Memory)으로 구성되는
    시스템.
  20. 제15항에 있어서, 상기 저 성능 부분은 상기 고 성능 부분보다 더 큰 저장 용량을 갖는
    시스템.
KR1020227014135A 2019-11-14 2020-11-03 이기종 메모리 유형들을 사용하는 중복-사본 캐시 KR20220068263A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/684,291 US11210227B2 (en) 2019-11-14 2019-11-14 Duplicate-copy cache using heterogeneous memory types
US16/684,291 2019-11-14
PCT/IB2020/060304 WO2021094871A1 (en) 2019-11-14 2020-11-03 Duplicate-copy cache using heterogeneous memory types

Publications (1)

Publication Number Publication Date
KR20220068263A true KR20220068263A (ko) 2022-05-25

Family

ID=75909475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227014135A KR20220068263A (ko) 2019-11-14 2020-11-03 이기종 메모리 유형들을 사용하는 중복-사본 캐시

Country Status (8)

Country Link
US (1) US11210227B2 (ko)
JP (1) JP7523535B2 (ko)
KR (1) KR20220068263A (ko)
CN (1) CN114641759A (ko)
AU (1) AU2020382138B2 (ko)
DE (1) DE112020004641B4 (ko)
GB (1) GB2605057B (ko)
WO (1) WO2021094871A1 (ko)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7568068B2 (en) * 2006-11-13 2009-07-28 Hitachi Global Storage Technologies Netherlands B. V. Disk drive with cache having volatile and nonvolatile memory
JP5434738B2 (ja) 2010-03-26 2014-03-05 日本電気株式会社 ディスク装置
US9442858B2 (en) * 2012-07-13 2016-09-13 Ianywhere Solutions, Inc. Solid state drives as a persistent cache for database systems
US9195578B2 (en) 2012-08-24 2015-11-24 International Business Machines Corporation Systems, methods and computer program products memory space management for storage class memory
US20140095778A1 (en) 2012-09-28 2014-04-03 Jaewoong Chung Methods, systems and apparatus to cache code in non-volatile memory
US9128847B2 (en) 2012-10-18 2015-09-08 Hitachi, Ltd. Cache control apparatus and cache control method
WO2015051503A1 (en) * 2013-10-09 2015-04-16 Advanced Micro Devices, Inc. Enhancing lifetime of non-volatile cache by injecting random replacement policy
WO2015051506A1 (en) * 2013-10-09 2015-04-16 Advanced Micro Devices, Inc. Enhancing lifetime of non-volatile cache by reducing intra-block write variation
KR102195896B1 (ko) * 2014-01-10 2020-12-28 삼성전자주식회사 디스크 캐시 제어 장치 및 방법
KR20170109133A (ko) 2016-03-17 2017-09-28 에스케이하이닉스 주식회사 하이브리드 메모리 장치 및 그의 데이터 관리 방법
US9933952B1 (en) * 2016-03-31 2018-04-03 EMC IP Holding Company LLC Balancing allocated cache pages among storage devices in a flash cache
US11237758B2 (en) 2016-08-06 2022-02-01 Wolley Inc. Apparatus and method of wear leveling for storage class memory using address cache
JP2018036711A (ja) 2016-08-29 2018-03-08 富士通株式会社 ストレージシステム，ストレージ制御装置および制御プログラム
US10417141B2 (en) 2017-05-22 2019-09-17 Arm Limited Method and apparatus for hardware management of multiple memory pools
US20190073305A1 (en) 2017-09-05 2019-03-07 Qualcomm Incorporated Reuse Aware Cache Line Insertion And Victim Selection In Large Cache Memory
JP6829172B2 (ja) 2017-09-20 2021-02-10 キオクシア株式会社 半導体記憶装置
CN109960471B (zh) 2019-03-29 2022-06-03 深圳大学 数据存储方法、装置、设备以及存储介质

Also Published As

Publication number Publication date
GB202207396D0 (en) 2022-07-06
CN114641759A (zh) 2022-06-17
AU2020382138B2 (en) 2023-11-09
DE112020004641T5 (de) 2022-06-15
GB2605057B (en) 2023-11-15
AU2020382138A1 (en) 2022-04-28
WO2021094871A1 (en) 2021-05-20
JP7523535B2 (ja) 2024-07-26
US20210149808A1 (en) 2021-05-20
US11210227B2 (en) 2021-12-28
GB2605057A (en) 2022-09-21
DE112020004641B4 (de) 2024-05-29
JP2023502341A (ja) 2023-01-24

Similar Documents

Publication Publication Date Title
US9465554B2 (en) Tiered caching and migration in differing granularities
US9430404B2 (en) Thinly provisioned flash cache with shared storage pool
US20130219122A1 (en) Multi-stage cache directory and variable cache-line size for tiered storage architectures
US11221954B2 (en) Storing metadata in heterogeneous cache to improve I/O performance
US10430305B2 (en) Determine whether to rebuild track metadata to determine whether a track format table has a track format code for the track format metadata
US11157418B2 (en) Prefetching data elements within a heterogeneous cache
US11281594B2 (en) Maintaining ghost cache statistics for demoted data elements
US9471253B2 (en) Use of flash cache to improve tiered migration performance
US11372778B1 (en) Cache management using multiple cache memories and favored volumes with multiple residency time multipliers
US11150840B2 (en) Pinning selected volumes within a heterogeneous cache
US11550732B2 (en) Calculating and adjusting ghost cache size based on data access frequency
US11182307B2 (en) Demoting data elements from cache using ghost cache statistics
AU2020382138B2 (en) Duplicate-copy cache using heterogeneous memory types
US11372764B2 (en) Single-copy cache using heterogeneous memory types
US11194730B2 (en) Application interface to depopulate data from cache
US11379382B2 (en) Cache management using favored volumes and a multiple tiered cache memory
US11372761B1 (en) Dynamically adjusting partitioned SCM cache memory to maximize performance

Legal Events

Date Code Title Description
A201 Request for examination