KR20220062652A

KR20220062652A - 비디오 코딩을 위한 방법 및 장치

Info

Publication number: KR20220062652A
Application number: KR1020227013273A
Authority: KR
Inventors: 신 자오; 롄-페이 천; 샹 리; 산 류
Original assignee: 텐센트 아메리카 엘엘씨
Priority date: 2020-04-16
Filing date: 2021-04-12
Publication date: 2022-05-17
Also published as: JP2022551001A; US20210329271A1; JP7338053B2; EP4018370A1; EP4018370A4; US11445206B2; CN114731447A; WO2021211449A1

Abstract

디코더에서의 비디오 디코딩을 위한 방법이 제공된다. 본 방법에서, 제1 시그널링 정보 및 제2 시그널링 정보가 코딩된 영역의 코딩된 비디오 비트스트림으로부터 결정된다. 제1 시그널링 정보는 제1 예측 모드의 코딩된 영역의 제1 최대 변환 크기를 나타내고, 제2 시그널링 정보는 제2 예측 모드의 코딩된 영역의 제2 최대 변환 크기를 나타낸다. 또한, 변환 시그널링 정보가 코딩된 비디오 비트스트림에 포함되는지는 제1 시그널링 정보 및 제2 시그널링 정보에 기초하여 결정된다. 변환 시그널링 정보는 ACT(adaptive color transform)가 코딩된 영역에 적용되는지를 나타낸다. 코딩된 영역은 변환 시그널링 정보에 기초하여 후속하여 디코딩된다.

Description

비디오 코딩을 위한 방법 및 장치

본 출원은, 2020년 4월 16일자로 출원된 미국 가출원 제63/011,119호, "ADAPTIVE MAX TRANSFORM SIZE CONTROL"의 우선권의 이익을 주장하는, 2021년 3월 24일자로 출원된 미국 특허 출원 제17/211,585호 "METHOD AND APPARATUS FOR VIDEO CODING"의 우선권의 이익을 주장한다. 앞의 출원들의 전체 개시내용은 그 전체가 참조로 이로써 통합된다.

본 개시내용은 일반적으로 비디오 코딩에 관련된 실시예들을 설명한다. 더 구체적으로, 최대 변환 크기를 제어하기 위한 실시예들이 제공된다.

본 명세서에 제공된 배경기술 설명은 본 개시내용의 맥락을 일반적으로 제시하기 위한 것이다. 현재 호명된 발명자들의 연구 - 그 연구가 이 배경기술 섹션에서 설명되는 한 - 뿐만 아니라 출원 시에 종래 기술로서의 자격이 없을 수 있는 설명의 양태들은 명시적으로도 암시적으로도 본 개시내용에 대한 종래 기술로서 인정되지 않는다.

비디오 코딩 및 디코딩은 모션 보상(motion compensation)을 동반한 인터-픽처 예측(inter-picture prediction)을 사용하여 수행될 수 있다. 압축되지 않은 디지털 비디오는 일련의 픽처들을 포함할 수 있고, 각각의 픽처는, 예를 들어, 1920×1080 루미넌스 샘플들 및 연관된 크로미넌스 샘플들의 공간 차원(spatial dimension)을 갖는다. 이 일련의 픽처들은, 예를 들어, 초당 60개 픽처 또는 60Hz의, 고정된 또는 가변 픽처 레이트(비공식적으로 프레임 레이트로도 알려져 있음)를 가질 수 있다. 압축되지 않은 비디오는 상당한 비트레이트 요건들을 갖는다. 예를 들어, 샘플당 8 비트에서의 1080p60 4:2:0 비디오(60Hz 프레임 레이트에서의 1920×1080 루미넌스 샘플 해상도)는 1.5Gbit/s에 근접한 대역폭을 요구한다. 이러한 비디오의 한 시간은 600 기가바이트(GB)를 초과하는 저장 공간을 필요로 한다.

비디오 코딩 및 디코딩의 하나의 목적은, 압축을 통한, 입력 비디오 신호에서의 중복성(redundancy)의 감소일 수 있다. 압축은 전술한 대역폭 또는 저장 공간 요건들을, 일부 경우들에서, 2 자릿수 이상 감소시키는 데 도움이 될 수 있다. 무손실 및 손실 압축 둘 다뿐만 아니라 이들의 조합이 이용될 수 있다. 무손실 압축은 압축된 원래 신호로부터 원래 신호의 정확한 사본이 재구성될 수 있는 기법들을 지칭한다. 손실 압축을 이용할 때, 재구성된 신호는 원래 신호와 동일하지 않을 수 있지만, 원래 신호와 재구성된 신호 사이의 왜곡은 재구성된 신호를 의도된 응용에 유용하게 만들 정도로 충분히 작다. 비디오의 경우, 손실 압축이 널리 이용된다. 용인되는 왜곡의 양은 응용에 의존한다: 예를 들어, 특정 소비자 스트리밍 응용들의 사용자들은 텔레비전 배포 응용들의 사용자들보다 더 높은 왜곡을 용인할 수 있다. 달성가능한 압축비는 더 높은 허용가능한/용인가능한 왜곡이 더 높은 압축비를 산출할 수 있다는 것을 반영할 수 있다.

비디오 인코더 및 디코더는, 예를 들어, 모션 보상, 변환, 양자화, 및 엔트로피 코딩을 포함하여, 몇 개의 광범위한 카테고리로부터의 기법들을 활용할 수 있다.

비디오 코덱 기술은 인트라 코딩으로 알려진 기법을 포함할 수 있다. 인트라 코딩에서, 샘플 값들은 이전에 재구성된 참조 픽처들로부터의 샘플들 또는 다른 데이터를 참조하지 않고 표현된다. 일부 비디오 코덱들에서, 픽처는 샘플들의 블록들로 공간적으로 세분된다. 샘플들의 모든 블록들이 인트라 모드에서 코딩될 때, 그 픽처는 인트라 픽처(intra picture)일 수 있다. 인트라 픽처들 및 독립적인 디코더 리프레시 픽처들(independent decoder refresh pictures)과 같은 그것들의 파생물들은 디코더 상태를 리셋하기 위해 사용될 수 있고, 따라서, 코딩된 비디오 비트스트림 및 비디오 세션에서의 제1 픽처로서, 또는 스틸 이미지로서 사용될 수 있다. 인트라 블록의 샘플들은 변환에 노출될 수 있고, 변환 계수들은 엔트로피 코딩 전에 양자화될 수 있다. 인트라 예측은 사전 변환 도메인에서 샘플 값들을 최소화하는 기법일 수 있다. 일부 경우들에서, 변환 후의 DC 값이 더 작을수록, 그리고 AC 계수들이 더 작을수록, 엔트로피 코딩 후에 블록을 표현하기 위해 주어진 양자화 스텝 크기에서 요구되는 비트들은 더 적어진다.

예를 들어, MPEG-2 세대 코딩 기술로부터 알려진 것과 같은 전통적인 인트라 코딩은 인트라 예측을 사용하지 않는다. 그러나, 일부 더 새로운 비디오 압축 기술들은, 예를 들어, 공간적으로 이웃하는, 그리고 디코딩 순서에서 선행하는 데이터의 블록들의 인코딩/디코딩 동안 획득되는 주위의 샘플 데이터 및/또는 메타데이터로부터 시도하는 기법들을 포함한다. 이러한 기법들은 이후 "인트라 예측" 기법들이라고 불린다. 적어도 일부 경우들에서, 인트라 예측은 참조 픽처들로부터가 아니라 재구성 중인 현재 픽처로부터의 참조 데이터만을 사용한다는 점에 유의한다.

많은 상이한 형식의 인트라 예측이 있을 수 있다. 주어진 비디오 코딩 기술에서 그러한 기술들 중 하나보다 많은 기술이 사용될 수 있는 경우, 사용 중인 기술은 인트라 예측 모드에서 코딩될 수 있다. 특정 경우들에서, 모드들은 서브모드들 및/또는 파라미터들을 가질 수 있고, 이들은 개별적으로 코딩되거나 또는 모드 코드워드에 포함될 수 있다. 주어진 모드/서브모드/파라미터 조합을 위해 어느 코드워드를 사용할지는 인트라 예측을 통해 코딩 효율 이득에 영향을 미칠 수 있고, 따라서 엔트로피 코딩 기술이 코드워드들을 비트스트림으로 변환하기 위해 사용될 수 있다.

인트라 예측의 특정 모드가 H.264로 도입되었고, H.265에서 개선되었고, JEM(joint exploration model), VVC(versatile video coding), 및 BMS(benchmark set)와 같은 더 새로운 코딩 기술들에서 추가로 개선되었다. 이미 이용가능한 샘플들에 속하는 이웃 샘플 값들을 이용하여 예측자 블록이 형성될 수 있다. 이웃 샘플들의 샘플 값들은 방향에 따라 예측자 블록으로 복사된다. 사용 중인 방향에 대한 참조는 비트스트림에서 코딩될 수 있거나, 그 자체가 예측될 수 있다.

본 개시내용의 양태들은 비디오 인코딩/디코딩을 위한 방법들 및 장치들을 제공한다. 일부 예들에서, 비디오 디코딩을 위한 장치는 수신 회로 및 처리 회로를 포함한다.

본 개시내용의 양태에 따르면, 디코더에서의 비디오 디코딩을 위한 방법이 제공된다. 본 방법에서, 제1 시그널링 정보 및 제2 시그널링 정보가 코딩된 영역의 코딩된 비디오 비트스트림으로부터 결정될 수 있다. 제1 시그널링 정보는 제1 예측 모드의 코딩된 영역의 제1 최대 변환 크기를 나타낼 수 있고, 제2 시그널링 정보는 제2 예측 모드의 코딩된 영역의 제2 최대 변환 크기를 나타낼 수 있다. 또한, 변환 시그널링 정보가 코딩된 비디오 비트스트림에 포함되는지가 제1 시그널링 정보 및 제2 시그널링 정보에 기초하여 결정될 수 있다. 변환 시그널링 정보는 ACT(adaptive color transform)가 코딩된 영역에 적용되는지를 나타낼 수 있다. 코딩된 영역은 변환 시그널링 정보에 기초하여 후속하여 디코딩될 수 있다.

이 방법에서, 제1 시그널링 정보는, 제1 시그널링 정보가 제1 값일 때, 코딩된 영역의 제1 최대 변환 크기가 64개 샘플임을 나타낼 수 있다. 제2 시그널링 정보는, 제2 시그널링 정보가 제1 값일 때, 코딩된 영역의 제2 최대 변환 크기가 64개 샘플임을 나타낼 수 있다.

이 방법에서, 코딩된 비디오 비트스트림은 파티션 시그널링 정보를 추가로 포함할 수 있고, 여기서 파티션 시그널링 정보는 이중 트리 파티션(dual tree partition)이 코딩된 영역에 적용되는지를 나타낼 수 있다.

일부 실시예들에서, 변환 시그널링 정보는 (i) 제1 시그널링 정보가 제1 예측 모드의 코딩된 영역의 제1 최대 변환 크기가 32개 샘플인 것을 나타내고, 이중 트리 파티션을 나타내는 파티션 시그널링 정보가 코딩된 영역에 적용되지 않는 것, 및 (ii) 제2 시그널링 정보가 제2 예측 모드의 코딩된 영역의 제2 최대 변환 크기가 32개 샘플인 것을 나타내는 것 중 하나에 기초하여 코딩된 비디오 비트스트림에 포함되는지가 결정될 수 있다.

일부 실시예들에서, 제1 시그널링 정보는 파티션 시그널링 정보가 이중 트리 파티션이 코딩된 영역에 적용되는 것을 나타내는 것에 기초하여 결정될 수 있다.

일부 실시예들에서, 제1 시그널링 정보 및 제2 시그널링 정보는 파티션 시그널링 정보가 이중 트리 파티션이 코딩된 영역에 적용되는 것을 나타내는 것에 기초하여 결정될 수 있다.

일부 실시예들에서, 제1 최대 변환 크기는 파티션 시그널링 정보가 이중 트리 파티션이 코딩된 영역에 적용되지 않는 것을 나타내는 것에 기초하여 제2 최대 변환 크기와 동일할 수 있다.

이 방법에서, 제1 시그널링 정보 및 제2 시그널링 정보는 시퀀스 파라미터 세트, 픽처 파라미터 세트, 및 슬라이스 헤더 중 하나 내의 신택스 요소에 의해 나타내어질 수 있다.

본 개시내용의 또 다른 양태에 따르면, 디코더를 위한 비디오 디코딩 방법이 제공된다. 이 방법에서, 제1 시그널링 정보 및 제2 시그널링 정보가 코딩된 영역의 코딩된 비디오 비트스트림으로부터 수신될 수 있다. 제1 시그널링 정보는 제1 파티션 모드에 기초한 코딩된 영역의 제1 최대 변환 크기를 나타낼 수 있다. 제2 시그널링 정보는 제2 파티션 모드에 기초한 코딩된 영역의 제2 최대 변환 크기를 나타낼 수 있다. 또한, 변환 시그널링 정보는 코딩된 비디오 비트스트림으로부터 결정될 수 있고, 여기서 변환 시그널링 정보는 ACT(adaptive color transform)가 코딩된 영역에 적용되는지를 나타낼 수 있다. 코딩된 영역은 변환 시그널링 정보에 기초하여 후속하여 디코딩될 수 있다.

이 방법에서, 제1 시그널링 정보는 제1 시그널링 정보가 제1 값일 때 코딩된 영역의 제1 최대 변환 크기가 64개 샘플임을 나타낼 수 있고, 제2 시그널링 정보는 제2 시그널링 정보가 제1 값일 때 코딩된 영역의 제2 최대 변환 크기가 64개 샘플임을 나타낼 수 있다.

일부 실시예들에서, 변환 시그널링 정보는 제2 시그널링 정보가 제2 파티션 모드에 기초한 코딩된 영역의 제2 최대 변환 크기가 32개 샘플임을 나타내는 것에 기초하여 결정될 수 있다.

일부 실시예들에서, 제2 파티션 모드가 적용되고 및 변환 시그널링 정보가 ACT가 코딩된 영역에 적용되는 것을 나타내는 것에 기초하여 코딩된 영역의 최대 변환 크기가 32인 것으로 결정될 수 있다.

일부 실시예들에서, 코딩된 영역의 최대 변환 크기는 (i) 제2 파티션 모드가 적용되지 않는 것, 및 (ii) 변환 시그널링 정보가 ACT가 코딩된 영역에 적용되지 않는 것을 나타내는 것 중 하나에 기초하여 64개 샘플인 것으로 결정될 수 있다.

일부 예들에서, 수신 회로 및 처리 회로를 포함하는 비디오 디코딩을 위한 장치가 전술한 방법들 중 하나 이상을 수행하도록 구성된다.

개시된 주제의 추가의 특징들, 본질, 및 다양한 이점들이 다음의 상세한 설명 및 첨부 도면들로부터 더 명백해질 것이다.
도 1은 일 실시예에 따른 통신 시스템(100)의 단순화된 블록도의 개략도이다.
도 2는 일 실시예에 따른 통신 시스템(200)의 단순화된 블록도의 개략도이다.
도 3은 일 실시예에 따른 디코더의 단순화된 블록도의 개략도이다.
도 4는 일 실시예에 따른 인코더의 단순화된 블록도의 개략도이다.
도 5는 또 다른 실시예에 따른 인코더의 블록도를 도시한다.
도 6은 또 다른 실시예에 따른 디코더의 블록도를 도시한다.
도 7a는 QTBT(quad-tree plus binary tree)를 사용하는 것에 의한 예시적인 블록 파티셔닝을 도시한다.
도 7b는 QTBT를 사용하는 것에 의한 예시적인 블록 파티셔닝의 대응하는 트리 표현을 도시한다.
도 8a는 수직 중심-측 트리플-트리 파티셔닝을 도시한다.
도 8b는 수평 중심-측 트리플-트리 파티셔닝을 도시한다.
도 9는 일 실시예에 따른 컬러 공간 변환을 수행하기 위한 예시적인 인코더를 예시한다.
도 10은 일 실시예에 따른 비트스트림을 잔차 신호로 변환하기 위한 예시적인 디코더를 예시한다.
도 11은 본 개시내용의 일부 실시예들에 따른 제1 프로세스 예를 약술하는 흐름도를 도시한다.
도 12는 본 개시내용의 일부 실시예들에 따른 제2 프로세스 예를 약술하는 흐름도를 도시한다.
도 13은 일 실시예에 따른 컴퓨터 시스템의 개략도이다.

도 1은 본 개시내용의 일 실시예에 따른 통신 시스템(100)의 단순화된 블록도를 예시한다. 통신 시스템(100)은, 예를 들어, 네트워크(150)를 통해, 서로 통신할 수 있는 복수의 단말 디바이스를 포함한다. 예를 들어, 통신 시스템(100)은 네트워크(150)를 통해 상호접속되는 제1 쌍의 단말 디바이스들(110 및 120)을 포함한다. 도 1의 예에서, 제1 쌍의 단말 디바이스들(110 및 120)은 데이터의 단방향 송신을 수행한다. 예를 들어, 단말 디바이스(110)는 네트워크(150)를 통해 다른 단말 디바이스(120)로의 송신을 위해 비디오 데이터(예를 들어, 단말 디바이스(110)에 의해 캡처되는 비디오 픽처들의 스트림)를 코딩할 수 있다. 인코딩된 비디오 데이터는 하나 이상의 코딩된 비디오 비트스트림의 형식으로 송신될 수 있다. 단말 디바이스(120)는 네트워크(150)로부터 코딩된 비디오 데이터를 수신하고, 코딩된 비디오 데이터를 디코딩하여 비디오 픽처들을 복구하고 복구된 비디오 데이터에 따라 비디오 픽처들을 디스플레이할 수 있다. 단방향 데이터 송신은 미디어 서빙 응용들(media serving applications) 등에서 일반적일 수 있다.

또 다른 예에서, 통신 시스템(100)은, 예를 들어, 영상 회의 동안 발생할 수 있는 코딩된 비디오 데이터의 양방향 송신을 수행하는 제2 쌍의 단말 디바이스들(130 및 140)을 포함한다. 데이터의 양방향 송신을 위해, 일 예에서, 단말 디바이스들(130 및 140) 중의 각각의 단말 디바이스는 네트워크(150)를 통해 단말 디바이스들(130 및 140) 중의 다른 단말 디바이스로의 송신을 위해 비디오 데이터(예를 들어, 단말 디바이스에 의해 캡처되는 비디오 픽처들의 스트림)를 코딩할 수 있다. 단말 디바이스들(130 및 140) 중의 각각의 단말 디바이스는 또한 단말 디바이스들(130 및 140) 중의 다른 단말 디바이스에 의해 송신된 코딩된 비디오 데이터를 수신할 수 있고, 코딩된 비디오 데이터를 디코딩하여 비디오 픽처들을 복구할 수 있고, 복구된 비디오 데이터에 따라 액세스가능한 디스플레이 디바이스에서 비디오 픽처들을 디스플레이할 수 있다.

도 1의 예에서, 단말 디바이스들(110, 120, 130 및 140)은 서버들, 개인용 컴퓨터들 및 스마트폰들로서 예시될 수 있지만, 본 개시내용의 원리들은 그렇게만 제한되지는 않는다. 본 개시내용의 실시예들은 랩톱 컴퓨터들, 태블릿 컴퓨터들, 미디어 플레이어들 및/또는 전용 영상 회의 장비를 이용한 응용을 찾는다. 네트워크(150)는 예를 들어, 와이어라인(유선) 및/또는 무선 통신 네트워크들을 포함하여, 단말 디바이스들(110, 120, 130 및 140) 사이에서 코딩된 비디오 데이터를 운반하는 임의 수의 네트워크들을 나타낸다. 통신 네트워크(150)는 회선 교환 및/또는 패킷 교환 채널들에서 데이터를 교환할 수 있다. 대표적인 네트워크들은 원거리통신(telecommunications) 네트워크들, 로컬 영역 네트워크들, 광역 네트워크들 및/또는 인터넷을 포함한다. 본 논의의 목적을 위해, 네트워크(150)의 아키텍처 및 토폴로지는 아래에서 본 명세서에서 설명되지 않는 한 본 개시내용의 동작에 중요하지 않을 수 있다.

도 2는, 개시된 주제를 위한 응용에 대한 예로서, 스트리밍 환경에서의 비디오 인코더 및 비디오 디코더의 배치를 예시한다. 개시된 주제는, 예를 들어, 영상 회의, 디지털 TV, CD, DVD, 메모리 스틱 등을 포함하는 디지털 미디어상의 압축된 비디오의 저장 등을 포함하여, 다른 비디오 인에이블 응용들에 동등하게 적용가능할 수 있다.

스트리밍 시스템은, 예를 들어, 압축되지 않은 비디오 픽처들의 스트림(202)을 생성하는 비디오 소스(201), 예를 들어, 디지털 카메라를 포함할 수 있는 캡처 서브시스템(213)을 포함할 수 있다. 일 예에서, 비디오 픽처들의 스트림(202)은 디지털 카메라에 의해 촬영되는 샘플들을 포함한다. 인코딩된 비디오 데이터(204)(또는 코딩된 비디오 비트스트림)와 비교할 때 많은 데이터 볼륨을 강조하기 위해 굵은 라인으로 묘사된 비디오 픽처들의 스트림(202)은 비디오 소스(201)에 결합된 비디오 인코더(203)를 포함하는 전자 디바이스(220)에 의해 처리될 수 있다. 비디오 인코더(203)는 아래에서 더 상세히 설명되는 바와 같이 개시된 주제의 양태들을 가능하게 하거나 구현하기 위해 하드웨어, 소프트웨어, 또는 이들의 조합을 포함할 수 있다. 비디오 픽처들의 스트림(202)과 비교할 때 적은 데이터 볼륨을 강조하기 위해 얇은 라인으로서 묘사된 인코딩된 비디오 데이터(204)(또는 인코딩된 비디오 비트스트림(204))는 미래의 사용을 위해 스트리밍 서버(205)상에 저장될 수 있다. 도 2에서의 클라이언트 서브시스템들(206 및 208)과 같은 하나 이상의 스트리밍 클라이언트 서브시스템은 스트리밍 서버(205)에 액세스하여 인코딩된 비디오 데이터(204)의 사본들(207 및 209)을 검색할 수 있다. 클라이언트 서브시스템(206)은, 예를 들어, 전자 디바이스(230) 내에 비디오 디코더(210)를 포함할 수 있다. 비디오 디코더(210)는 인코딩된 비디오 데이터의 착신 사본(207)을 디코딩하고 디스플레이(212)(예를 들어, 디스플레이 스크린) 또는 다른 렌더링 디바이스(묘사되지 않음)상에 렌더링될 수 있는 비디오 픽처들의 발신 스트림(211)을 생성한다. 일부 스트리밍 시스템들에서, 인코딩된 비디오 데이터(204, 207, 및 209)(예를 들어, 비디오 비트스트림들)는 특정 비디오 코딩/압축 표준들에 따라 인코딩될 수 있다. 해당 표준들의 예들은 ITU-T 권고안(Recommendation) H.265를 포함한다. 일 예에서, 개발 중인 비디오 코딩 표준은 VVC(Versatile Video Coding)로서 비공식적으로 알려져 있다. 개시된 주제는 VVC의 맥락에서 사용될 수 있다.

전자 디바이스들(220 및 230)은 다른 컴포넌트들(도시되지 않음)을 포함할 수 있다는 점에 유의한다. 예를 들어, 전자 디바이스(220)는 비디오 디코더(도시되지 않음)도 포함할 수 있고 전자 디바이스(230)는 비디오 인코더(도시되지 않음)도 포함할 수 있다.

도 3은 본 개시내용의 일 실시예에 따른 비디오 디코더(310)의 블록도를 도시한다. 비디오 디코더(310)는 전자 디바이스(330)에 포함될 수 있다. 전자 디바이스(330)는 수신기(331)(예를 들어, 수신 회로)를 포함할 수 있다. 비디오 디코더(310)는 도 2의 예에서의 비디오 디코더(210) 대신에 사용될 수 있다.

수신기(331)는 비디오 디코더(310)에 의해 디코딩될 하나 이상의 코딩된 비디오 시퀀스를 수신할 수 있다; 동일한 또는 또 다른 실시예에서, 한 번에 하나의 코딩된 비디오 시퀀스 - 각각의 코딩된 비디오 시퀀스의 디코딩은 다른 코딩된 비디오 시퀀스들과 독립적이다. 코딩된 비디오 시퀀스는, 인코딩된 비디오 데이터를 저장하는 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는, 채널(301)로부터 수신될 수 있다. 수신기(331)는 인코딩된 비디오 데이터를 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림들과 함께 수신할 수 있고, 이들은 그것들 각자의 사용 엔티티들(묘사되지 않음)에 포워딩될 수 있다. 수신기(331)는 코딩된 비디오 시퀀스를 다른 데이터로부터 분리할 수 있다. 네트워크 지터를 방지하기 위해, 수신기(331)와 엔트로피 디코더/파서(320)(이후 "파서(320)") 사이에 버퍼 메모리(315)가 결합될 수 있다. 특정 응용들에서, 버퍼 메모리(315)는 비디오 디코더(310)의 일부이다. 다른 것들에서, 그것은 비디오 디코더(310)(묘사되지 않음) 외부에 있을 수 있다. 또 다른 것들에서, 예를 들어, 네트워크 지터를 방지하기 위해, 비디오 디코더(310) 외부의 버퍼 메모리(묘사되지 않음), 그리고 추가로, 예를 들어, 재생 타이밍을 핸들링하기 위해, 비디오 디코더(310) 내부의 또 다른 버퍼 메모리(315)가 존재할 수 있다. 수신기(331)가 충분한 대역폭 및 제어가능성의 저장/포워드 디바이스로부터, 또는 등시 동기식 네트워크(isosynchronous network)로부터 데이터를 수신하고 있을 때, 버퍼 메모리(315)는 필요하지 않을 수 있거나, 작을 수 있다. 인터넷과 같은 베스트 에포트(best effort) 패킷 네트워크들상에서의 사용을 위해, 버퍼 메모리(315)가 요구될 수 있고, 비교적 클 수 있고, 유리하게는 적응적 크기일 수 있고, 비디오 디코더(310) 외부의 운영 체제 또는 유사한 요소들(묘사되지 않음)에서 적어도 부분적으로 구현될 수 있다.

비디오 디코더(310)는 코딩된 비디오 시퀀스로부터 심벌들(321)을 재구성하기 위해 파서(320)를 포함할 수 있다. 해당 심벌들의 카테고리들은 비디오 디코더(310)의 동작을 관리하기 위해 사용되는 정보, 및 잠재적으로, 도 3에 도시된 바와 같이, 전자 디바이스(330)의 일체 부분(integral part)은 아니지만 전자 디바이스(330)에 결합될 수 있는 렌더링 디바이스(312)(예를 들어, 디스플레이 스크린)와 같은 렌더링 디바이스를 제어하기 위한 정보를 포함한다. 렌더링 디바이스(들)에 대한 제어 정보는 SEI 메시지(Supplemental Enhancement Information) 또는 VUI(Video Usability Information) 파라미터 세트 프래그먼트들(묘사되지 않음)의 형식일 수 있다. 파서(320)는 수신되는 코딩된 비디오 시퀀스를 파싱/엔트로피 디코딩할 수 있다. 코딩된 비디오 시퀀스의 코딩은 비디오 코딩 기술 또는 표준에 따를 수 있고, 가변 길이 코딩, 허프만 코딩(Huffman coding), 맥락 민감성(context sensitivity)을 갖거나 갖지 않는 산술 코딩 등을 포함하는 다양한 원리들을 따를 수 있다. 파서(320)는, 코딩된 비디오 시퀀스로부터, 그룹에 대응하는 적어도 하나의 파라미터에 기초하여, 비디오 디코더에서의 픽셀들의 서브그룹들 중 적어도 하나에 대한 서브그룹 파라미터들의 세트를 추출할 수 있다. 서브그룹들은 픽처 그룹들(Groups of Pictures, GOP들), 픽처들, 타일들, 슬라이스들, 매크로블록들, 코딩 유닛들(Coding Units, CU들), 블록들, 변환 유닛들(Transform Units, TU들), 예측 유닛들(Prediction Units, PU들) 등을 포함할 수 있다. 파서(320)는 또한 코딩된 비디오 시퀀스로부터 변환 계수들, 양자화기 파라미터 값들, 모션 벡터들 등과 같은 정보를 추출할 수 있다.

파서(320)는 버퍼 메모리(315)로부터 수신된 비디오 시퀀스에 대해 엔트로피 디코딩/파싱 동작을 수행하여, 심벌들(321)을 생성할 수 있다.

심벌들(321)의 재구성은 코딩된 비디오 픽처 또는 그것의 부분들의 타입(예컨대: 인터 및 인트라 픽처, 인터 및 인트라 블록), 및 다른 인자들에 의존하여 다중의 상이한 유닛을 수반할 수 있다. 어느 유닛들이 수반되는지, 그리고 어떻게 되는지는 파서(320)에 의해 코딩된 비디오 시퀀스로부터 파싱된 서브그룹 제어 정보에 의해 제어될 수 있다. 파서(320)와 아래의 다중의 유닛 사이의 그러한 서브그룹 제어 정보의 흐름은 명확성을 위해 묘사되어 있지 않다.

이미 언급된 기능 블록들 이외에, 비디오 디코더(310)는 아래에 설명되는 바와 같이 개념적으로 다수의 기능 유닛으로 세분될 수 있다. 상업적 제약 하에서 동작하는 실제 구현에서, 이들 유닛 중 다수는 서로 밀접하게 상호작용하고, 적어도 부분적으로 서로 통합될 수 있다. 그러나, 개시된 주제를 설명하기 위한 목적으로, 아래의 기능 유닛들로의 개념적 세분이 적절하다.

제1 유닛은 스케일러/역변환 유닛(351)이다. 스케일러/역변환 유닛(351)은, 파서(320)로부터의 심벌(들)(321)로서, 어느 변환을 사용할지, 블록 크기, 양자화 인자, 양자화 스케일링 행렬들(quantization scaling matrices) 등을 포함하여, 제어 정보뿐만 아니라 양자화된 변환 계수를 수신한다. 스케일러/역변환 유닛(351)은 집계기(aggregator)(355)에 입력될 수 있는 샘플 값들을 포함하는 블록들을 출력할 수 있다.

일부 경우들에서, 스케일러/역변환(351)의 출력 샘플들은 인트라 코딩된 블록에 관련될 수 있다; 즉: 이전에 재구성된 픽처들로부터의 예측 정보를 이용하는 것이 아니라, 현재 픽처의 이전에 재구성된 부분들로부터의 예측 정보를 이용할 수 있는 블록. 그러한 예측 정보는 인트라 픽처 예측 유닛(352)에 의해 제공될 수 있다. 일부 경우들에서, 인트라 픽처 예측 유닛(352)은 현재 픽처 버퍼(358)로부터 페치된 주위의 이미 재구성된 정보를 사용하여, 재구성 중인 블록의 동일한 크기 및 형상의 블록을 생성한다. 현재 픽처 버퍼(358)는, 예를 들어, 부분적으로 재구성된 현재 픽처 및/또는 완전히 재구성된 현재 픽처를 버퍼링한다. 집계기(355)는, 일부 경우들에서, 샘플당 기준으로, 인트라 예측 유닛(352)이 생성한 예측 정보를 스케일러/역변환 유닛(351)에 의해 제공된 출력 샘플 정보에 더한다.

다른 경우들에서, 스케일러/역변환 유닛(351)의 출력 샘플들은 인터 코딩되고, 잠재적으로 모션 보상된 블록에 관련될 수 있다. 그러한 경우에, 모션 보상 예측 유닛(353)은 참조 픽처 메모리(357)에 액세스하여 예측을 위해 사용되는 샘플들을 페치할 수 있다. 블록에 관련된 심벌들(321)에 따라 페치된 샘플들을 모션 보상한 후에, 이들 샘플은 집계기(355)에 의해 스케일러/역변환 유닛(351)의 출력(이 경우 잔차 샘플들 또는 잔차 신호라고 불림)에 더해져서 출력 샘플 정보를 생성할 수 있다. 모션 보상 예측 유닛(353)이 그로부터 예측 샘플들을 페치하는 참조 픽처 메모리(357) 내의 어드레스들은, 예를 들어, X, Y, 및 참조 픽처 컴포넌트들을 가질 수 있는 심벌들(321)의 형식으로 모션 보상 예측 유닛(353)에 이용가능한 모션 벡터들에 의해 제어될 수 있다. 모션 보상은 또한 서브샘플 정확한 모션 벡터들이 사용 중일 때 참조 픽처 메모리(357)로부터 페치된 샘플 값들의 보간, 모션 벡터 예측 메커니즘 등을 포함할 수 있다.

집계기(355)의 출력 샘플들에 대해 루프 필터 유닛(356)에서의 다양한 루프 필터링 기법들이 수행될 수 있다. 비디오 압축 기술들은, 코딩된 비디오 시퀀스(코딩된 비디오 비트스트림이라고도 지칭됨)에 포함된 파라미터들에 의해 제어되고 파서(320)로부터의 심벌들(321)로서 루프 필터 유닛(356)에 이용가능하게 되지만, 코딩된 픽처 또는 코딩된 비디오 시퀀스의 이전(디코딩 순서로) 부분들의 디코딩 동안 획득된 메타-정보에 응답할 뿐만 아니라, 이전에 재구성된 및 루프-필터링된 샘플 값들에 응답할 수도 있는 인-루프 필터(in-loop filter) 기술들을 포함할 수 있다.

루프 필터 유닛(356)의 출력은 렌더링 디바이스(312)에 출력될 뿐만 아니라 미래의 인터-픽처 예측에서 사용하기 위해 참조 픽처 메모리(357)에 저장될 수도 있는 샘플 스트림일 수 있다.

특정 코딩된 픽처들은, 일단 완전히 재구성되면, 미래 예측을 위한 참조 픽처들로서 사용될 수 있다. 예를 들어, 일단 현재 픽처에 대응하는 코딩된 픽처가 완전히 재구성되고 코딩된 픽처가 참조 픽처로서 식별되면(예를 들어, 파서(320)에 의해), 현재 픽처 버퍼(358)는 참조 픽처 메모리(357)의 일부가 될 수 있고, 다음의 코딩된 픽처의 재구성을 개시하기 전에 새로운 현재 픽처 버퍼가 재할당될 수 있다.

비디오 디코더(310)는 ITU-T Rec. H.265와 같은 표준에서의 미리 결정된 비디오 압축 기술에 따라 디코딩 동작들을 수행할 수 있다. 코딩된 비디오 시퀀스가 비디오 압축 기술 또는 표준의 신택스, 또는 비디오 압축 기술 또는 표준에서 문서화된 프로필들 둘 다를 고수한다는 점에서, 코딩된 비디오 시퀀스는 사용 중인 비디오 압축 기술 또는 표준에 의해 특정된 신택스(syntax)를 준수할 수 있다. 구체적으로, 프로필은 비디오 압축 기술 또는 표준에서 이용가능한 모든 도구들로부터 해당 프로필 하에서 사용하기 위해 이용가능한 유일한 도구들로서 특정 도구들을 선택할 수 있다. 또한 준수를 위해 필요한 것은 코딩된 비디오 시퀀스의 복잡성이 비디오 압축 기술 또는 표준의 레벨에 의해 정의된 경계 내에 있는 것일 수 있다. 일부 경우들에서, 레벨들은 최대 픽처 크기, 최대 프레임 레이트, 최대 재구성 샘플 레이트(예를 들어, 초당 메가샘플수로 측정됨), 최대 참조 픽처 크기 등을 제한한다. 레벨들에 의해 설정된 한계들은, 일부 경우들에서, HRD(Hypothetical Reference Decoder) 사양들 및 코딩된 비디오 시퀀스에서 시그널링된 HRD 버퍼 관리를 위한 메타데이터를 통해 추가로 제한될 수 있다.

일 실시예에서, 수신기(331)는 인코딩된 비디오와 함께 추가적인(중복) 데이터를 수신할 수 있다. 이 추가적인 데이터는 코딩된 비디오 시퀀스(들)의 일부로서 포함될 수 있다. 이 추가적인 데이터는 데이터를 적절히 디코딩하고 및/또는 원래의 비디오 데이터를 더 정확하게 재구성하기 위해 비디오 디코더(310)에 의해 사용될 수 있다. 추가적인 데이터는 예를 들어, 시간, 공간, 또는 신호 잡음 비(SNR) 향상 계층들, 중복 슬라이스들, 중복 픽처들, 순방향 오류 정정 코드들 등의 형식일 수 있다.

도 4는 본 개시내용의 일 실시예에 따른 비디오 인코더(403)의 블록도를 도시한다. 비디오 인코더(403)는 전자 디바이스(420)에 포함된다. 전자 디바이스(420)는 송신기(440)(예를 들어, 송신 회로)를 포함한다. 비디오 인코더(403)는 도 2의 예에서의 비디오 인코더(203) 대신에 사용될 수 있다.

비디오 인코더(403)는 비디오 인코더(403)에 의해 코딩될 비디오 이미지(들)를 캡처할 수 있는 비디오 소스(401)(이것은 도 4의 예에서는 전자 디바이스(420)의 일부가 아님)로부터 비디오 샘플들을 수신할 수 있다. 또 다른 예에서, 비디오 소스(401)는 전자 디바이스(420)의 일부이다.

비디오 소스(401)는, 임의의 적합한 비트 심도(예를 들어: 8 비트, 10 비트, 12 비트,...), 임의의 색공간(예를 들어, BT.601Y CrCB, RGB,...), 및 임의의 적합한 샘플링 구조(예를 들어, Y CrCb 4:2:0, Y CrCb 4:4:4)일 수 있는 디지털 비디오 샘플 스트림의 형태로 비디오 인코더(403)에 의해 코딩될 소스 비디오 시퀀스를 제공할 수 있다. 미디어 서빙 시스템에서, 비디오 소스(401)는 이전에 준비된 비디오를 저장하는 저장 디바이스일 수 있다. 영상 회의 시스템에서, 비디오 소스(401)는 비디오 시퀀스로서 로컬 이미지 정보를 캡처하는 카메라일 수 있다. 비디오 데이터는 순차적으로 볼 때 모션을 부여하는 복수의 개별 픽처로서 제공될 수 있다. 픽처들 자체는 픽셀들의 공간 어레이로서 조직될 수 있고, 여기서 각각의 픽셀은 사용 중인 샘플링 구조, 컬러 공간 등에 의존하여 하나 이상의 샘플을 포함할 수 있다. 본 기술분야의 통상의 기술자는 픽셀들과 샘플들 사이의 관계를 용이하게 이해할 수 있다. 이하의 설명은 샘플들에 초점을 맞춘다.

일 실시예에 따르면, 비디오 인코더(403)는 소스 비디오 시퀀스의 픽처들을 실시간으로 또는 응용에 의해 요구되는 임의의 다른 시간 제약들 하에서 코딩된 비디오 시퀀스(443)로 코딩 및 압축할 수 있다. 적절한 코딩 속도를 시행하는 것이 컨트롤러(450)의 하나의 기능이다. 일부 실시예들에서, 컨트롤러(450)는 아래 설명되는 바와 같이 다른 기능 유닛들을 제어하고 다른 기능 유닛들에 기능적으로 결합된다. 결합은 명료성을 위해 묘사되지 않는다. 컨트롤러(450)에 의해 설정된 파라미터들은 레이트 제어 관련 파라미터들(픽처 스킵, 양자화기, 레이트-왜곡 최적화 기법들의 람다 값들,...), 픽처 크기, GOP(group of pictures) 레이아웃, 최대 모션 벡터 검색 범위 등을 포함할 수 있다. 컨트롤러(450)는 특정 시스템 설계에 대해 최적화된 비디오 인코더(403)에 관련된 다른 적합한 기능들을 갖도록 구성될 수 있다.

일부 실시예들에서, 비디오 인코더(403)는 코딩 루프에서 동작하도록 구성된다. 과도하게 단순화된 설명으로서, 일 예에서, 코딩 루프는 소스 코더(430)(예를 들어, 코딩될 입력 픽처, 및 참조 픽처(들)에 기초하여 심벌 스트림과 같은 심벌들을 생성하는 것을 담당함), 및 비디오 인코더(403)에 임베드된(로컬) 디코더(433)를 포함할 수 있다. 디코더(433)는(원격) 디코더가 또한 생성하는 것과 유사한 방식으로 샘플 데이터를 생성하기 위해 심벌들을 재구성한다(심벌들과 코딩된 비디오 비트스트림 사이의 임의의 압축이 개시된 주제에서 고려되는 비디오 압축 기술들에서 무손실이기 때문에). 재구성된 샘플 스트림(샘플 데이터)은 참조 픽처 메모리(434)에 입력된다. 심벌 스트림의 디코딩이 디코더 위치(로컬 또는 원격)와는 독립적으로 비트 정확한(bit-exact) 결과들을 야기하기 때문에, 참조 픽처 메모리(434)에서의 콘텐츠도 또한 로컬 인코더와 원격 인코더 사이에서 비트 정확하다. 다시 말해서, 인코더의 예측 부분은 디코딩 동안 예측을 사용할 때 디코더가 "보는(see)" 것과 정확히 동일한 샘플 값들을 참조 픽처 샘플들로서 "본다". 참조 픽처 동기성의 이 기본적인 원리(그리고 예를 들어, 채널 오류들 때문에 동기성이 유지될 수 없는 경우의 결과적인 드리프트)는 일부 관련 기술들에서도 사용된다.

"로컬" 디코더(433)의 동작은 도 3과 관련하여 위에서 이미 상세히 설명된 비디오 디코더(310)와 같은 "원격" 디코더와 동일할 수 있다. 그러나, 또한 도 3을 잠시 참조하면, 심벌들이 이용가능하고 엔트로피 코더(445) 및 파서(320)에 의한 코딩된 비디오 시퀀스로의 심벌들의 인코딩/디코딩이 무손실일 수 있기 때문에, 버퍼 메모리(315), 및 파서(320)를 포함하는, 비디오 디코더(310)의 엔트로피 디코딩 부분들은 로컬 디코더(433)에서 완전히 구현되지 않을 수 있다.

이 시점에서 이루어질 수 있는 관찰은, 디코더에 존재하는 파싱/엔트로피 디코딩을 제외한 임의의 디코더 기술이 또한 필연적으로, 대응하는 인코더에서, 실질적으로 동일한 기능 형식으로 존재할 필요가 있다는 점이다. 이러한 이유로, 개시된 주제는 디코더 동작에 초점을 맞춘다. 인코더 기술들은 포괄적으로 설명된 디코더 기술들의 역(inverse)이기 때문에 그것들에 대한 설명은 축약될 수 있다. 특정 영역들에서만 더 상세한 설명이 요구되고 아래에 제공된다.

동작 동안, 일부 예들에서, 소스 코더(430)는, "참조 픽처들"로서 지정된 비디오 시퀀스로부터의 하나 이상의 이전에 코딩된 픽처를 참조하여 예측적으로 입력 픽처를 코딩하는, 움직임 보상된 예측 코딩을 수행할 수 있다. 이러한 방식으로, 코딩 엔진(432)은 입력 픽처의 픽셀 블록들과 입력 픽처에 대한 예측 참조(들)로서 선택될 수 있는 참조 픽처(들)의 픽셀 블록들 사이의 차이들을 코딩한다.

로컬 비디오 디코더(433)는, 소스 코더(430)에 의해 생성된 심벌들에 기초하여, 참조 픽처들로서 지정될 수 있는 픽처들의 코딩된 비디오 데이터를 디코딩할 수 있다. 코딩 엔진(432)의 동작들은 유리하게는 손실 프로세스들일 수 있다. 코딩된 비디오 데이터가 비디오 디코더(도 4에 도시되지 않음)에서 디코딩될 수 있는 경우, 재구성된 비디오 시퀀스는 전형적으로 일부 오류들을 갖는 소스 비디오 시퀀스의 복제본(replica)일 수 있다. 로컬 비디오 디코더(433)는 참조 픽처들에 대해 비디오 디코더에 의해 수행될 수 있는 디코딩 프로세스들을 복제하고 재구성된 참조 픽처들이 참조 픽처 캐시(434)에 저장되게 야기할 수 있다. 이러한 방식으로, 비디오 인코더(403)는 (송신 오류들이 없이) 원단(far-end) 비디오 디코더에 의해 획득될 재구성된 참조 픽처들로서 공통 콘텐츠를 갖는 재구성된 참조 픽처들의 사본들을 저장할 수 있다.

예측기(435)는 코딩 엔진(432)에 대한 예측 검색들을 수행할 수 있다. 즉, 코딩될 새로운 픽처에 대해, 예측기(435)는 새로운 픽처들에 대한 적절한 예측 참조로서 역할할 수 있는 참조 픽처 모션 벡터들, 블록 형상들 등과 같은 특정 메타데이터 또는 샘플 데이터(후보 참조 픽셀 블록들로서)에 대해 참조 픽처 메모리(434)를 검색할 수 있다. 예측기(435)는 적절한 예측 참조들을 찾기 위해 샘플 블록-바이-픽셀 블록(sample block-by-pixel block) 기준으로 동작할 수 있다. 일부 경우들에서, 예측기(435)에 의해 획득된 검색 결과들에 의해 결정된 바와 같이, 입력 픽처는 참조 픽처 메모리(434)에 저장된 다수의 참조 픽처로부터 인출된 예측 참조들을 가질 수 있다.

컨트롤러(450)는, 예를 들어, 비디오 데이터를 인코딩하기 위해 사용되는 파라미터들 및 서브그룹 파라미터들의 설정을 포함하여, 소스 코더(430)의 코딩 동작을 관리할 수 있다.

전술한 모든 기능 유닛들의 출력은 엔트로피 코더(445)에서 엔트로피 코딩을 겪을 수 있다. 엔트로피 코더(445)는 다양한 기능 유닛들에 의해 생성된 심벌들을, 허프만 코딩, 가변 길이 코딩, 산술 코딩 등과 같은 기술들에 따라 심벌들을 무손실 압축함으로써, 코딩된 비디오 시퀀스로 변환한다.

송신기(440)는, 인코딩된 비디오 데이터를 저장할 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는, 통신 채널(460)을 통한 송신을 준비하기 위해 엔트로피 코더(445)에 의해 생성된 코딩된 비디오 시퀀스(들)를 버퍼링할 수 있다. 송신기(440)는 비디오 코더(403)로부터의 코딩된 비디오 데이터를 송신될 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림(소스들이 도시되지 않음)과 병합할 수 있다.

컨트롤러(450)는 비디오 인코더(403)의 동작을 관리할 수 있다. 코딩 동안, 컨트롤러(450)는, 각자의 픽처에 적용될 수 있는 코딩 기법들에 영향을 미칠 수 있는, 특정 코딩된 픽처 타입을 각각의 코딩된 픽처에 할당할 수 있다. 예를 들어, 픽처들은 종종 다음 픽처 타입들 중 하나로서 할당될 수 있다:

인트라 픽처(Intra Picture)(I 픽처)는 예측의 소스로서 시퀀스 내의 임의의 다른 픽처를 사용하지 않고 코딩되고 디코딩될 수 있는 것일 수 있다. 일부 비디오 코덱들은, 예를 들어, IDR(Independent Decoder Refresh) 픽처들을 포함하는, 상이한 타입들의 인트라 픽처들을 허용한다. 본 기술분야의 통상의 기술자는 I 픽처들의 해당 변형들 및 그것들 각자의 응용들 및 특징들을 인식한다.

예측 픽처(Predictive picture)(P 픽처)는 각각의 블록의 샘플 값들을 예측하기 위해 많아야 하나의 모션 벡터 및 참조 인덱스를 사용하여 인트라 예측 또는 인터 예측을 사용하여 코딩되고 디코딩될 수 있는 것일 수 있다.

양방향 예측 픽처(Bi-directionally Predictive Picture)(B 픽처)는 각각의 블록의 샘플 값들을 예측하기 위해 많아야 2개의 모션 벡터 및 참조 인덱스를 사용하여 인트라 예측 또는 인터 예측을 사용하여 코딩되고 디코딩될 수 있는 것일 수 있다. 유사하게, 다중-예측 픽처들은 단일 블록의 재구성을 위해 2개보다 많은 참조 픽처 및 연관된 메타데이터를 사용할 수 있다.

소스 픽처들은 흔히 복수의 샘플 블록(예를 들어, 각각 4×4, 8×8, 4×8, 또는 16×16 샘플들의 블록들)으로 공간적으로 세분되고 블록 바이 블록(block-by-block) 기준으로 코딩될 수 있다. 블록들은 블록들의 각자의 픽처들에 적용되는 코딩 할당에 의해 결정된 다른(이미 코딩된) 블록들을 참조하여 예측적으로 코딩될 수 있다. 예를 들어, I 픽처들의 블록들은 비예측적으로 코딩될 수 있거나 그것들은 동일한 픽처의 이미 코딩된 블록들을 참조하여 예측적으로 코딩될 수 있다(공간 예측 또는 인트라 예측). P 픽처의 픽셀 블록들은, 하나의 이전에 코딩된 참조 픽처를 참조하여 공간 예측을 통해 또는 시간 예측을 통해, 예측적으로 코딩될 수 있다. B 픽처들의 블록들은, 하나 또는 2개의 이전에 코딩된 참조 픽처를 참조하여 공간 예측을 통해 또는 시간 예측을 통해, 예측적으로 코딩될 수 있다.

비디오 인코더(403)는 ITU-T Rec. H.265와 같은 표준 또는 미리 결정된 비디오 코딩 기술에 따라 코딩 동작들을 수행할 수 있다. 그것의 동작 중에, 비디오 인코더(403)는, 입력 비디오 시퀀스에서 시간 및 공간 중복성을 활용하는 예측 코딩 동작들을 포함하여, 다양한 압축 동작들을 수행할 수 있다. 따라서, 코딩된 비디오 데이터는 사용 중인 비디오 코딩 기술 또는 표준에 의해 특정된 신택스(syntax)를 준수할 수 있다.

일 실시예에서, 송신기(440)는 인코딩된 비디오와 함께 추가적인 데이터를 송신할 수 있다. 소스 코더(430)는 코딩된 비디오 시퀀스의 일부로서 그러한 데이터를 포함할 수 있다. 추가적인 데이터는 시간/공간/SNR 향상 계층들, 중복 픽처들 및 슬라이스들과 같은 다른 형식의 중복 데이터, SEI 메시지들, VUI 파라미터 세트 프래그먼트들 등을 포함할 수 있다.

비디오는 시간 시퀀스에서 복수의 소스 픽처(비디오 픽처)로서 캡처될 수 있다. 인트라-픽처 예측(종종 인트라 예측으로 축약됨)은 주어진 픽처에서 공간 상관을 이용하고, 인터-픽처 예측은 픽처들 사이의(시간 또는 다른) 상관을 이용한다. 일 예에서, 현재 픽처라고 지칭되는, 인코딩/디코딩 중인 특정 픽처가 블록들로 파티셔닝된다. 현재 픽처에서의 블록이 비디오에서의 이전에 코딩되고 여전히 버퍼링된 참조 픽처에서의 참조 블록과 유사할 때, 현재 픽처에서의 블록은 모션 벡터라고 지칭되는 벡터에 의해 코딩될 수 있다. 모션 벡터는 참조 픽처에서의 참조 블록을 가리키고, 다중의 참조 픽처가 사용 중인 경우, 참조 픽처를 식별하는 제3의 차원을 가질 수 있다.

일부 실시예들에서, 인터-픽처 예측에서 쌍예측(bi-prediction) 기법이 사용될 수 있다. 쌍예측 기법에 따르면, 둘 다 비디오에서의 현재 픽처에 디코딩 순서에서 앞서는(그러나, 디스플레이 순서에서, 과거 및 미래에 제각기 있을 수 있는) 제1 참조 픽처 및 제2 참조 픽처와 같은 2개의 참조 픽처가 사용된다. 현재 픽처에서의 블록은 제1 참조 픽처에서의 제1 참조 블록을 가리키는 제1 모션 벡터, 및 제2 참조 픽처에서의 제2 참조 블록을 가리키는 제2 모션 벡터에 의해 코딩될 수 있다. 블록은 제1 참조 블록과 제2 참조 블록의 조합에 의해 예측될 수 있다.

또한, 코딩 효율을 개선하기 위해 인터-픽처 예측에서 병합 모드(merge mode) 기법이 사용될 수 있다.

본 개시내용의 일부 실시예들에 따르면, 인터-픽처 예측들 및 인트라-픽처 예측들과 같은 예측들이 블록들의 단위로 수행된다. 예를 들어, HEVC 표준에 따르면, 비디오 픽처들의 시퀀스에서의 픽처는 압축을 위해 코딩 트리 유닛들(CTU)로 파티셔닝되고, 픽처에서의 CTU들은 64×64 픽셀들, 32×32 픽셀들, 또는 16×16 픽셀들과 같은 동일한 크기를 갖는다. 일반적으로, CTU는 3개의 코딩 트리 블록(coding tree block, CTB)을 포함하는데, 이는 하나의 루마 CTB 및 2개의 크로마 CTB이다. 각각의 CTU는 하나 또는 다중의 코딩 유닛(CU)으로 재귀적으로 쿼드트리 스플릿(recursively quadtree split)될 수 있다. 예를 들어, 64×64 픽셀들의 CTU는 64×64 픽셀들의 하나의 CU, 또는 32×32 픽셀들의 4개의 CU, 또는 16×16 픽셀들의 16개의 CU로 스플릿될 수 있다. 일 예에서, 각각의 CU는, 인터 예측 타입 또는 인트라 예측 타입과 같은, CU에 대한 예측 타입을 결정하기 위해 분석된다. CU는 시간 및/또는 공간 예측성에 의존하여 하나 이상의 예측 유닛(PU)으로 스플릿된다. 일반적으로, 각각의 PU는 루마 예측 블록(PB), 및 2개의 크로마 PB를 포함한다. 일 실시예에서, 코딩(인코딩/디코딩)에서의 예측 동작은 예측 블록의 단위로 수행된다. 예측 블록의 예로서 루마 예측 블록을 사용하여, 예측 블록은, 8×8 픽셀들, 16×16 픽셀들, 8×16 픽셀들, 16×8 픽셀들 등과 같은, 픽셀들에 대한 값들(예를 들어, 루마 값들)의 행렬을 포함한다.

도 5는 본 개시내용의 또 다른 실시예에 따른 비디오 인코더(503)의 도면을 도시한다. 비디오 인코더(503)는 비디오 픽처들의 시퀀스에서 현재 비디오 픽처 내의 샘플 값들의 처리 블록(예를 들어, 예측 블록)을 수신하고, 처리 블록을 코딩된 비디오 시퀀스의 일부인 코딩된 픽처로 인코딩하도록 구성된다. 일 예에서, 비디오 인코더(503)는 도 2의 예에서의 비디오 인코더(203) 대신에 사용된다.

HEVC 예에서, 비디오 인코더(503)는 8×8 샘플들 등의 예측 블록과 같은 처리 블록에 대한 샘플 값들의 행렬 등을 수신한다. 비디오 인코더(503)는 처리 블록이, 예를 들어, 레이트-왜곡 최적화를 사용하여 인트라 모드, 인터 모드, 또는 쌍예측 모드를 사용하여 최선으로 코딩되는지를 결정한다. 처리 블록이 인트라 모드로 코딩되어야 할 때, 비디오 인코더(503)는 인트라 예측 기법을 이용하여 처리 블록을 코딩된 픽처로 인코딩할 수 있고; 그리고 처리 블록이 인터 모드 또는 쌍예측 모드로 코딩되어야 할 때, 비디오 인코더(503)는 처리 블록을 코딩된 픽처로 인코딩하기 위해 인터 예측 또는 양방향 예측 기법을 제각기 이용할 수 있다. 특정 비디오 코딩 기술들에서, 병합 모드는 예측자들 외부의 코딩된 모션 벡터 성분의 혜택 없이 하나 이상의 모션 벡터 예측자로부터 모션 벡터가 도출되는 인터 픽처 예측 서브모드일 수 있다. 특정 다른 비디오 코딩 기술들에서, 대상 블록에 적용가능한 모션 벡터 성분이 존재할 수 있다. 일 예에서, 비디오 인코더(503)는 처리 블록들의 모드를 결정하기 위한 모드 결정 모듈(도시되지 않음)과 같은 다른 컴포넌트들을 포함한다.

도 5의 예에서, 비디오 인코더(503)는 도 5에 도시된 바와 같이 함께 결합된 인터 인코더(530), 인트라 인코더(522), 잔차 계산기(523), 스위치(526), 잔차 인코더(524), 일반 컨트롤러(521), 및 엔트로피 인코더(525)를 포함한다.

인터 인코더(530)는 현재 블록(예를 들어, 처리 블록)의 샘플들을 수신하고, 블록을 참조 픽처들에서의 하나 이상의 참조 블록(예를 들어, 이전 픽처들 및 나중 픽처들에서의 블록들)과 비교하고, 인터 예측 정보(예를 들어, 인터 인코딩 기법에 따른 중복 정보의 설명, 모션 벡터들, 병합 모드 정보)를 생성하고, 임의의 적합한 기법을 사용하여 인터 예측 정보에 기초하여 인터 예측 결과들(예를 들어, 예측된 블록)을 계산하도록 구성된다. 일부 예들에서, 참조 픽처들은 인코딩된 비디오 정보에 기초하여 디코딩되는 디코딩된 참조 픽처들이다.

인트라 인코더(522)는 현재 블록(예를 들어, 처리 블록)의 샘플들을 수신하고, 일부 경우들에서 블록을 동일한 픽처에서 이미 코딩된 블록들과 비교하고, 변환 후 양자화된 계수들을 생성하고, 일부 경우들에서 또한 인트라 예측 정보(예를 들어, 하나 이상의 인트라 인코딩 기법에 따른 인트라 예측 방향 정보)를 수신하도록 구성된다. 일 예에서, 인트라 인코더(522)는 또한 동일한 픽처에서의 참조 블록들 및 인트라 예측 정보에 기초하여 인트라 예측 결과들(예를 들어, 예측 블록)을 계산한다.

일반 컨트롤러(521)는 일반 제어 데이터를 결정하고 일반 제어 데이터에 기초하여 비디오 인코더(503)의 다른 컴포넌트들을 제어하도록 구성된다. 일 예에서, 일반 컨트롤러(521)는 블록의 모드를 결정하고, 모드에 기초하여 스위치(526)에 제어 신호를 제공한다. 예를 들어, 모드가 인트라 모드일 때, 일반 컨트롤러(521)는 잔차 계산기(523)에 의한 사용을 위해 인트라 모드 결과를 선택하도록 스위치(526)를 제어하고, 인트라 예측 정보를 선택하고 인트라 예측 정보를 비트스트림에 포함시키도록 엔트로피 인코더(525)를 제어하고; 그리고 모드가 인터 모드일 때, 일반 컨트롤러(521)는 잔차 계산기(523)에 의한 사용을 위해 인터 예측 결과를 선택하도록 스위치(526)를 제어하고, 인터 예측 정보를 선택하고 인터 예측 정보를 비트스트림에 포함시키도록 엔트로피 인코더(525)를 제어한다.

잔차 계산기(523)는 수신된 블록과 인트라 인코더(522) 또는 인터 인코더(530)로부터 선택된 예측 결과들 사이의 차이(잔차 데이터)를 계산하도록 구성된다. 잔차 인코더(524)는 잔차 데이터에 기초하여 동작하여 잔차 데이터를 인코딩하여 변환 계수들을 생성하도록 구성된다. 일 예에서, 잔차 인코더(524)는 잔차 데이터를 공간 도메인으로부터 주파수 도메인으로 변환하고, 변환 계수들을 생성하도록 구성된다. 그 후 변환 계수들에 대해 양자화 처리를 수행하여 양자화된 변환 계수들을 획득한다. 다양한 실시예들에서, 비디오 인코더(503)는 잔차 디코더(528)를 또한 포함한다. 잔차 디코더(528)는 역 변환을 수행하고, 디코딩된 잔차 데이터를 생성하도록 구성된다. 디코딩된 잔차 데이터는 인트라 인코더(522) 및 인터 인코더(530)에 의해 적합하게 사용될 수 있다. 예를 들어, 인터 인코더(530)는 디코딩된 잔차 데이터 및 인터 예측 정보에 기초하여 디코딩된 블록들을 생성할 수 있고, 인트라 인코더(522)는 디코딩된 잔차 데이터 및 인트라 예측 정보에 기초하여 디코딩된 블록들을 생성할 수 있다. 디코딩된 블록들은 디코딩된 픽처들을 생성하기 위해 적합하게 처리되고 디코딩된 픽처들은 메모리 회로(도시되지 않음)에 버퍼링되고 일부 예들에서 참조 픽처들로서 사용될 수 있다.

엔트로피 인코더(525)는 인코딩된 블록을 포함하도록 비트스트림을 포맷하도록 구성된다. 엔트로피 인코더(525)는 HEVC 표준과 같은 적합한 표준에 따라 다양한 정보를 포함하도록 구성된다. 일 예에서, 엔트로피 인코더(525)는 일반 제어 데이터, 선택된 예측 정보(예를 들어, 인트라 예측 정보 또는 인터 예측 정보), 잔차 정보, 및 다른 적합한 정보를 비트스트림 내에 포함시키도록 구성된다. 개시된 주제에 따르면, 인터 모드 또는 쌍예측 모드의 병합 서브모드에서 블록을 코딩할 때, 잔차 정보가 존재하지 않는다는 점에 유의한다.

도 6은 본 개시내용의 또 다른 실시예에 따른 비디오 디코더(610)의 도면을 도시한다. 비디오 디코더(610)는 코딩된 비디오 시퀀스의 일부인 코딩된 픽처들을 수신하고, 코딩된 픽처들을 디코딩하여 재구성된 픽처들을 생성하도록 구성된다. 일 예에서, 비디오 디코더(610)는 도 2의 예에서의 비디오 디코더(210) 대신에 사용된다.

도 6의 예에서, 비디오 디코더(610)는 도 6에 도시된 바와 같이 함께 결합된 엔트로피 디코더(671), 인터 디코더(680), 잔차 디코더(673), 재구성 모듈(674), 및 인트라 디코더(672)를 포함한다.

엔트로피 디코더(671)는, 코딩된 픽처로부터, 코딩된 픽처가 구성되는 신택스 요소들을 나타내는 특정 심벌들을 재구성하도록 구성될 수 있다. 그러한 심벌들은, 예를 들어, 블록이 코딩되는 모드(예컨대, 예를 들어, 인트라 모드, 인터 모드, 쌍예측(bi-predicted) 모드, 후자의 둘은 병합 서브모드 또는 또 다른 서브모드에서), 제각기 인트라 디코더(672) 또는 인터 디코더(680)에 의한 예측을 위해 사용되는 특정 샘플 또는 메타데이터를 식별할 수 있는 예측 정보(예컨대, 예를 들어, 인트라 예측 정보 또는 인터 예측 정보), 예를 들어, 양자화된 변환 계수들의 형식으로 된 잔차 정보 등을 포함할 수 있다. 일 예에서, 예측 모드가 인터 또는 쌍예측 모드일 때, 인터 예측 정보가 인터 디코더(680)에 제공된다; 그리고 예측 유형이 인트라 예측 타입일 때, 인트라 예측 정보가 인트라 디코더(672)에 제공된다. 잔차 정보는 역양자화를 겪을 수 있고 잔차 디코더(673)에 제공된다.

인터 디코더(680)는 인터 예측 정보를 수신하고, 인터 예측 정보에 기초하여 인터 예측 결과들을 생성하도록 구성된다.

인트라 디코더(672)는 인트라 예측 정보를 수신하고, 인트라 예측 정보에 기초하여 예측 결과들을 생성하도록 구성된다.

잔차 디코더(673)는 역양자화를 수행하여 탈양자화된(de-quantized) 변환 계수들을 추출하고, 탈양자화된 변환 계수들을 처리하여 잔차를 주파수 도메인으로부터 공간 도메인으로 변환하도록 구성된다. 잔차 디코더(673)는 또한(양자화기 파라미터(QP)를 포함하도록) 특정 제어 정보를 요구할 수 있고, 그 정보는 엔트로피 디코더(671)에 의해 제공될 수 있다(이는 단지 저용량 제어 정보일 수 있으므로 데이터 경로가 묘사되지 않음).

재구성 모듈(674)은, 공간 도메인에서, 잔차 디코더(673)에 의해 출력된 잔차와 예측 결과들(경우에 따라 인터 또는 인트라 예측 모듈에 의해 출력된 것)을 조합하여 재구성된 블록을 형성하도록 구성하고, 재구성된 블록은 재구성된 픽처의 일부일 수 있고, 재구성된 픽처는 결국 재구성된 비디오의 일부일 수 있다. 시각적 품질을 개선하기 위해 디블로킹 동작 등과 같은 다른 적합한 동작들이 수행될 수 있다는 점에 유의한다.

비디오 인코더들(203, 403, 및 503), 및 비디오 디코더들(210, 310, 및 610)은 임의의 적합한 기법을 이용하여 구현될 수 있다는 점에 유의한다. 일 실시예에서, 비디오 인코더들(203, 403, 및 503), 및 비디오 디코더들(210, 310, 및 610)은 하나 이상의 집적 회로를 이용하여 구현될 수 있다. 또 다른 실시예에서, 비디오 인코더들(203, 403, 및 403), 및 비디오 디코더들(210, 310, 및 610)은 소프트웨어 명령어들을 실행하는 하나 이상의 프로세서를 이용하여 구현될 수 있다.

본 개시내용의 양태들은 HEVC(High Efficiency Video Coding)를 넘어서는 차세대 비디오 코딩, 예를 들어, VVC(Versatile Video Coding)를 위한 기법들을 제공한다. 예를 들어, (i) 최대 변환 크기 및(ii) 최대 변환 크기와 변환 파티셔닝 방식들(예를 들어, SBT(sub-block transform) 및 ISP(Intra sub-partitioning)) 사이의 상호작용을 제어하기 위한 방식들이 제공될 수 있다.

HEVC에서, CTU(coding tree unit)는 다양한 로컬 특성들에 적응하기 위해 코딩 트리로서 표시되는 쿼드트리 구조를 사용함으로써 복수의 CU(coding unit)로 스플릿될 수 있다. 픽처 영역을 인터-픽처(시간) 또는 인트라-픽처(공간) 예측을 이용하여 코딩할지에 대한 결정이 CU 레벨에서 이루어질 수 있다. 각각의 CU는 PU(prediction unit) 스플릿 타입에 따라 1개, 2개 또는 4개의 PU가 되도록 더 스플릿될 수 있다. 하나의 PU 내부에서, 동일한 예측 프로세스가 적용될 수 있고, 관련 정보가 PU 기반으로 디코더에 송신될 수 있다. PU 스플릿 타입에 기초하여 예측 프로세스를 적용함으로써 잔차 블록을 획득한 후에, CU는 CU에 대한 코딩 트리와 같은 또 다른 쿼드트리 구조에 따라 TU(transform unit)들이 되도록 파티셔닝될 수 있다. HEVC 구조의 주요 특징은 HEVC가 CU, PU, 및 TU를 포함하는 다중 파티션 개념을 가질 수 있다는 것이다. HEVC에서, CU 또는 TU는 단지 정사각형 형상일 수 있는 한편, PU는 인터 예측된 블록에 대해 정사각형 또는 직사각형 형상일 수 있다. HEVC에서, 하나의 코딩 블록은 4개의 정사각형 서브-블록이 되도록 더 스플릿될 수 있고, 각각의 서브-블록(즉, TU)에 대해 변환이 수행될 수 있다. 각각의 TU는(예를 들어, 쿼드트리 스플릿을 이용하여) 더 작은 TU들이 되도록 재귀적으로 더 스플릿될 수 있으며, 이는 RQT(Residual Quad-Tree)로 불린다.

픽처 경계에서, HEVC는 크기가 픽처 경계에 맞추어질 때까지 블록이 쿼드-트리 스플릿을 유지할 수 있도록 암시적 쿼드-트리 스플릿을 채택할 수 있다.

VVC에서, QT(quad-tree) 더하기 BT(binary tree)를 사용하는 블록 파티셔닝 구조가 제안된다. QTBT 구조는 다중의 파티션 타입 개념을 제거할 수 있다. 예를 들어, QTBT 구조는 CU, PU, 및 TU 개념들의 분리를 제거하고, CU 파티션 형상들에 대한 더 많은 유연성을 지원할 수 있다. QTBT 블록 구조(또는 QTBT 구조)에서, CU는 정사각형 또는 직사각형 형상을 가질 수 있다. 도 7a 및 도 7b에 도시된 바와 같이, CTU는 먼저 쿼드트리 구조에 의해 파티셔닝될 수 있다. 쿼드트리 리프 노드들은 이진 트리 구조에 의해 추가로 파티셔닝될 수 있다. 이진 트리 스플릿에는, 대칭 수평 스플릿 및 대칭 수직 스플릿의 2개의 스플릿 타입이 있다. 이진 트리 리프 노드들은 CU들이라고 불릴 수 있고, 그 세그먼테이션은 임의의 추가 파티셔닝 없이 예측 및 변환 처리를 위해 사용될 수 있다. 따라서, CU, PU, 및 TU는 QTBT 코딩 블록 구조에서 동일한 블록 크기를 가질 수 있다. 실험적 소프트웨어 JEM(Joint Exploration Model)에서, CU는 때때로 상이한 컬러 성분들의 CB(coding block)들을 포함할 수 있다. 예를 들어, 하나의 CU는 4:2:0 크로마 포맷의 P 및 B 슬라이스들의 경우에 하나의 루마 CB 및 2개의 크로마 CB를 포함할 수 있다. 하나의 CU는 때때로 단일 성분의 CB를 포함할 수 있다. 예를 들어, 하나의 CU는 I 슬라이스들의 경우에 단지 하나의 루마 CB 또는 단지 2개의 크로마 CB를 포함할 수 있다.

일부 실시예들에서, QTBT 파티셔닝 방식에 대해 다음의 파라미터들이 정의될 수 있다: (1) CTU 크기는 쿼드트리의 루트 노드 크기를 지칭하는데, 이것은 HEVC에서와 동일한 개념을 갖는다; (2) MinQTSize는 최소 허용 쿼드트리 리프 노드 크기를 지칭한다; (3) MaxBTSize는 최대 허용 이진 트리 루트 노드 크기를 지칭한다; (4) MaxBTDepth는 최대 허용 이진 트리 깊이를 지칭한다; 및 (5) MinBTSize는 최소 허용 이진 트리 리프 노드 크기를 지칭한다.

QTBT 파티셔닝 구조(또는 QTBT 구조)의 일 예에서, CTU 크기는 2개의 대응하는 64×64 블록의 크로마 샘플들을 가지면서 128×128 루마 샘플들로서 설정될 수 있고, MinQTSize는 16×16으로서 설정될 수 있고, MaxBTSize는 64×64로서 설정될 수 있고, MinBTSize(폭과 높이 둘 모두에 대해)는 4×4로서 설정될 수 있고, MaxBTDepth는 4로서 설정될 수 있다. 쿼드트리 파티셔닝은 먼저 CTU에 적용되어 복수의 쿼드트리 리프 노드를 생성할 수 있다. 쿼드트리 리프 노드들은 16×16(즉, MinQTSize) 내지 128×128(즉, CTU 크기)의 크기를 가질 수 있다. 리프 쿼드트리 노드가 128×128인 경우, 리프 쿼드트리는 크기가 MaxBTSize(즉, 64×64)를 초과하기 때문에 이진 트리에 의해 더 스플릿되지 않을 수 있다. 그렇지 않으면, 리프 쿼드트리 노드는 이진 트리에 의해 추가로 파티셔닝될 수 있다. 따라서, 쿼드트리 리프 노드는 또한 이진 트리에 대한 루트 노드일 수 있고, 쿼드트리 리프는 0으로서의 이진 트리 깊이를 가질 수 있다. 이진 트리 깊이가 MaxBTDepth(예를 들어, 4)에 도달할 때, 어떠한 추가 스플릿도 고려되지 않는다. 이진 트리 노드가 MinBTSize(예를 들어, 4)와 동일한 폭을 가질 때, 어떠한 추가의 수평 스플릿도 고려되지 않는다. 유사하게, 이진 트리 노드가 MinBTSize와 동일한 높이를 가질 때, 어떠한 추가의 수직 스플릿도 고려되지 않는다. 이진 트리의 리프 노드들은 어떠한 추가 파티셔닝도 없이 예측 및 변환 처리에 의해 추가로 처리될 수 있다. JEM에서, 최대 CTU 크기는 256×256 루마 샘플일 수 있다.

도 7a는 QTBT를 사용하는 것에 의한 블록 파티셔닝의 예를 도시하고, 도 7b는 대응하는 트리 표현을 도시한다. 실선들은 쿼드트리 스플릿을 표시할 수 있고 점선들은 이진 트리 스플릿을 표시할 수 있다. 이진 트리의 각각의 스플릿(예를 들어, 비-리프) 노드에서, 어느 스플릿 타입(예를 들어, 수평 또는 수직)이 사용되는지를 표시하기 위해 하나의 플래그가 시그널링될 수 있고, 여기서 0은 수평 스플릿을 표시할 수 있고 1은 수직 스플릿을 표시할 수 있다. 쿼드트리 스플릿에 대해서는, 스플릿 타입을 표시할 필요가 없는데 그 이유는 쿼드트리 스플릿은 동일한 크기를 갖는 4개의 서브-블록을 생성하기 위해 블록을 수평으로 및 수직으로 둘 다에서 항상 스플릿하기 때문이다.

또한, QTBT 방식(또는 QTBT 구조)은 루마 및 크로마가 별개의 QTBT 구조를 갖도록 유연성을 제공할 수 있다. 현재, P 및 B 슬라이스들에 대해, 하나의 CTU 내의 루마 및 크로마 CTB들이 동일한 QTBT 구조를 공유한다. 그러나, I 슬라이스들에 대해, 루마 CTB는 QTBT 구조에 의해 CU들이 되도록 파티셔닝되고, 크로마 CTB들은 또 다른 QTBT 구조에 의해 크로마 CU들이 되도록 파티셔닝된다. 따라서, I 슬라이스 내의 CU는 루마 성분의 코딩 블록 또는 2개의 크로마 성분의 코딩 블록들을 포함할 수 있고, P 또는 B 슬라이스 내의 CU는 모두 3개의 컬러 성분의 코딩 블록들을 포함할 수 있다.

HEVC에서, 모션 보상의 메모리 액세스를 감소시키기 위해 작은 블록들에 대한 인터 예측이 제한되어, 4×8 및 8×4 블록들에 대해서는 쌍예측이 지원되지 않고, 4×4 블록들에 대해서는 인터 예측이 지원되지 않는다. JEM-7.0에서 구현되는 바와 같은 QTBT에서, 이러한 제한들은 제거된다.

VCC에서, MTT(Multi-type-tree) 구조가 또한 제안된다. MTT는 QTBT보다 더 유연한 트리 구조이다. MTT에서는, 쿼드-트리 및 이진-트리 이외에, 예를 들어, 도 8a 및 도 8b에 도시된 바와 같이, 수평 및 수직 중심-측 트리플-트리들이 도입된다. 도 8a는 수직 중심-측 트리플-트리 파티셔닝이고, 도 8b는 수평 중심-측 트리플-트리 파티셔닝이다. 트리플-트리 파티셔닝의 주요 이점들은 다음을 포함할 수 있다: (a) 트리플-트리 파티셔닝은 쿼드-트리 및 이진-트리 파티셔닝을 보완할 수 있다. 트리플-트리 파티셔닝은 쿼드-트리 및 이진-트리가 항상 블록 중심을 따라 스플릿되는 동안 블록 중심에 위치한 객체들을 캡처할 수 있다. (b) 제안된 트리플 트리들의 파티션들의 폭 및 높이는 항상 2의 거듭제곱이어서, 어떠한 추가적인 변환들도 필요하지 않다. 2-레벨 트리의 설계는 주로 복잡도 감소에 의해 동기부여된다. 이론적으로, 트리의 트래버싱(traversing)의 복잡도는 T^D이고, 여기서 T는 스플릿 타입들의 수를 나타내고, D는 트리의 깊이이다.

HEVC에서, 1차 변환들은 4-포인트, 8-포인트, 16-포인트, 및 32-포인트 DCT-2일 수 있고, 변환 코어 행렬들은 8-비트 정수들(즉, 8-비트 변환 코어)을 사용하여 표현될 수 있다. 더 작은 DCT-2의 변환 코어 행렬들은 아래에 도시된 바와 같이 더 큰 DCT-2의 일부일 수 있다.

4x4 변환

8x8 변환

16x16 변환

32x32 변환

DCT-2 코어들은 대칭/반대칭(anti-symmetry) 특성들을 보여준다. 따라서, 연산 카운트들(곱셈들, 덧셈들/뺄셈들, 시프트들)의 수를 감소시키기 위해 소위 "파셜 버터플라이(partial butterfly)" 구현이 지원되고, 행렬 곱셈의 동일한 결과들이 파셜 버터플라이를 사용하여 획득될 수 있다.

VVC에서, HEVC에서와 동일한 4-포인트, 8-포인트, 16-포인트, 및 32-포인트 DCT-2 변환들 외에도, 추가적인 2-포인트 및 64-포인트 DCT-2가 또한 포함된다. VVC에서 정의된 64-포인트 DCT-2 코어는 64×64 행렬로서 이하에 나타내어질 수 있다:

여기서

HEVC에서 채택된 DCT-2 및 4×4 DST-7에 더하여, 적응적 다중 변환(AMT(Adaptive Multiple Transform), EMT(Enhanced Multiple Transform), 또는 MTS(Multiple Transform Selection)) 방식이 인터 및 인트라 코딩된 블록들 둘 다에 대한 잔차 코딩을 위해 VVC에서 사용되었다. MTS는 HEVC에서의 현재 변환들 이외의 DCT/DST 패밀리들로부터의 다중의 선택된 변환들을 사용할 수 있다. 새롭게 도입된 변환 행렬들은 DST-7, DCT-8이다. 표 1은 선택된 DST/DCT의 기본 함수들을 보여준다.

VVC에서의 1차 변환 행렬들은 8 비트 표현을 가지며 사용된다. AMT는 폭 및 높이 둘 다가 32 이하인 CU들에 적용되고, AMT를 적용할지 여부는 mts_flag라고 불리는 플래그에 의해 제어될 수 있다. mts_flag가 0과 동일할 때, DCT-2만이 잔차를 코딩하기 위해 적용된다. mts_flag가 1과 동일할 때, 인덱스 mts_idx는 표 2에 따라 사용될 수평 및 수직 변환을 특정하기 위해 2개의 빈(bin)을 사용하여 추가로 시그널링되고, 여기서 값 1은 DST-7을 사용하는 것을 의미하고 값 2는 DCT-8을 사용하는 것을 의미한다.

DST-7의, 기저 벡터들에 의해 구성된 행렬인, 변환 코어는 또한 이하에 표현될 수 있다:

4-포인트 DST-7:

여기서

8-포인트 DST-7:

여기서

16-포인트 DST-7:

여기서

32-포인트 DST-7:

여기서

4-포인트 DCT-8:

여기서

8-포인트 DCT-8:

여기서

16-포인트 DCT-8:

여기서

32-포인트 DCT-8:

여기서

VVC에서, 최대 변환 크기는 64-길이(예를 들어, 64×64 블록) 또는 32-길이(예를 들어, 32×32 블록)로서 지정될 수 있고, 선택은 SPS(sequence parameter set)에서 시그널링될 수 있다. SPS에서의 관련 신택스 및 시맨틱은 다음과 같이 표 3에서 설명될 수 있다:

표 3에 도시된 바와 같이, 최대 변환 크기를 표시하기 위해 최대 변환 크기 플래그(예를 들어, sps_max_luma_transform_size_64_flag)가 적용될 수 있다. 최대 변환 크기 플래그(예를 들어, sps_max_luma_transform_size_64_flag)가 1과 동일한 것은 루마 샘플들에서의 최대 변환 크기가 64와 동일한 것을 지정할 수 있다. 최대 변환 크기 플래그(예를 들어, sps_max_luma_transform_size_64_flag)가 0과 동일한 것은 루마 샘플들에서의 최대 변환 크기가 32와 동일하다는 것을 지정할 수 있다.

또한, CtbSizeY가 64보다 작을 때, sps_max_luma_transform_size_64_flag의 값은 0과 동일할 수 있다. 변수들 MinTbLog2SizeY, MaxTbLog2SizeY, MinTbSizeY, 및 MaxTbSizeY는 수학식들 1-4에서 다음과 같이 도출될 수 있다:

일부 실시예들에서, RGB 비디오 콘텐츠의 효율적인 코딩을 위해, VVC에서와 같이 이미지 블록들의 상이한 특성들을 다루기 위해 인-루프 컬러 변환이 채택될 수 있다. 컬러 변환은 상이한 CU들에 대해 적응적으로 사용될 수 있으므로, 코딩 도구로서의 컬러 변환은 ACT(adaptive color transform)라고 지칭될 수 있다. ACT는 일부 예들에서 잔차 도메인에서 동작할 수 있다. CU-레벨 플래그는 ACT의 사용을 표시하기 위해 시그널링될 수 있다.

예를 들어, 스크린 콘텐츠는 종종 RGB 컬러 공간에서 캡처된다. RGB 컬러 공간에서의 이미지 블록에 대해, 보통, 상이한 컬러 성분들 간에 강한 상관이 있을 수 있어서, 컬러-간 성분 중복성을 제거하는 데 컬러 공간 변환이 유용하도록 한다. 그러나, 스크린 콘텐츠에 대해, 높은 채도의 컬러들을 갖는 상이한 특징들을 포함하는 많은 이미지 블록들이 존재할 수 있으며, 이는 컬러 성분들 사이의 적은 상관으로 이끈다. 그러한 블록들에 대해, RGB 컬러 공간에서의 직접 코딩이 더 효과적일 수 있다. 따라서, 컬러 공간 변환은 상이한 특성들을 갖는 이미지 블록들에 적응적으로 적용될 수 있다.

일 예에서, 순방향 ACT 컬러 변환(예를 들어, 인코더에서 수행되는 변환)은 RGB 컬러 공간에서의 이미지 블록을 YCoCg 컬러 공간으로 변환하기 위해 수학식 5에서 다음과 같이 수행될 수 있다:

역방향 ACT 컬러 변환(예로서, 디코더에서 수행되는 역방향 변환)은 수학식 6에서 다음과 같이 수행될 수 있다:

도 9는 컬러 공간 변환을 수행하기 위한 예시적인 인코더(1100)를 예시한다. 인코더(1100)의 컴포넌트들은, 예를 들어, 처리 회로(예를 들어, 하나 이상의 프로세서), 소프트웨어, 또는 이들의 조합에 의해 구현될 수 있다.

도 9에서, 컬러 공간 변환이 적용되기 전에 예측이 수행된다. 예를 들어, 인터 예측 또는 인트라 예측이 현재 블록에 대해 수행되어 잔차 신호를 산출할 수 있다. 잔차 신호는 순방향 컬러 공간 변환 유닛(1102)에 제공되어 수학식 5에서의 변환과 같은 순방향 변환을 수행할 수 있다. 순방향 컬러 공간 변환의 출력은 CCP(cross component prediction) 유닛(1104)에 제공될 수 있다. CCP 유닛(1104)의 출력은 변환 계수들을 생성하기 위해 DCT(discrete cosine transform)의 타입과 같은 변환을 수행하도록 변환(T) 유닛(1106)에 제공될 수 있다. 변환 유닛(1106)의 출력은 양자화된 계수들을 산출하기 위해 양자화기(Q)(1108)에 제공될 수 있다. 양자화된 계수들은 양자화된 계수들의 빈들을 비트스트림 내의 비트들로 변환하기 위해 엔트로피 코더 유닛(1110)에 제공될 수 있다. 엔트로피 코더 유닛(1110)은 현재 블록과 연관된 인트라 예측 모드 또는 MV(motion vector) 정보를 수신하고, 그 정보를 비트스트림이 되도록 엔트로피 인코딩할 수 있다.

인코더(1100)는 또한 잔차 신호를 재구성하는 컴포넌트들을 포함할 수 있다. 예를 들어, 양자화된 계수들은 IQ(inverse quantizer) 유닛(1112)에 제공될 수 있다. 역양자화기 유닛(IQ)의 출력은 역변환(IT) 유닛(1114)에 제공될 수 있다. 역변환(IT) 유닛(1114)의 출력은 역 CCP 유닛(1116)에 제공될 수 있다. 역 CCP 유닛(1116)의 출력은 역방향 컬러 공간 변환 유닛(1118)에 제공될 수 있으며, 여기서 재구성된 잔차 신호를 생성하기 위해 수학식 6에 예시된 변환과 같은 역방향 컬러 변환이 수행될 수 있다.

도 10은 비트스트림을 잔차 신호가 되도록 변환하기 위한 예시적인 디코더(1200)를 예시한다. 디코더(1200)의 컴포넌트들은 예를 들어, 처리 회로(예컨대, 하나 이상의 프로세서), 소프트웨어, 또는 그 조합에 의해 구현될 수 있다.

도 10에 예시된 비트스트림은 도 9의 예에서 엔트로피 코더(1110)에 의해 산출된 비트스트림일 수 있다. 비트스트림은 엔트로피 디코더 유닛(1202)에 제공될 수 있다. 엔트로피 디코더 유닛(1202)의 출력은 IQ(inverse quantizer) 유닛(1204)에 제공될 수 있다. 역양자화기 유닛(IQ)(1204)의 출력은 역변환(IT) 유닛(1206)에 제공될 수 있다. 역변환(IT) 유닛(1206)의 출력은 역 CCP 유닛(1208)에 제공될 수 있다. 역 CCP 유닛(1208)의 출력은 역방향 컬러 공간 변환 유닛(1210)에 제공될 수 있으며, 여기서 수학식 6에 예시된 변환과 같은 역방향 컬러 변환이 수행되어 잔차 신호를 산출할 수 있다. 현재 블록을 재구성하기 위해 잔차 신호와 조합되는 예측 블록을 생성하기 위해 인트라 예측 또는 인터 예측이 수행될 수 있다.

앞서 유의한 바와 같이, 도 9 및 도 10에 예시된 컴포넌트들은 프로세서에 의해 또는 각각의 유닛의 기능을 수행하도록 설계된 특수 집적 회로와 같은 회로에 의해 실행되는 소프트웨어로 구현될 수 있다.

일부 실시예들에서, ACT가 SPS에서 인에이블될 때, 최대 변환 크기는, 예를 들어, VCC에서, 32-길이(예를 들어, 32×32 블록, 또는 32개의 샘플)가 되도록 제한될 수 있다. 즉, 최대 변환 크기가 64-길이(예컨대, 64×64 블록, 또는 64개의 샘플)로서 시그널링되는 경우, ACT가 적용되지 않을 수 있고 ACT를 가능하게 해주기 위한 관련 SPS 플래그가 시그널링되지 않을 수 있다. 관련된 신택스가 표 4에 도시될 수 있다.

예를 들어, VVC에서, ACT는 이중 트리가 적용될 때 적용되지 않으며, 이는 표 5에 표시될 수 있다.

예를 들어, VVC에서, 최대 변환 크기가 SPS에서 시그널링된다. 그러나, ACT가 적용될 때, 이중 트리 코딩된 슬라이스(예를 들어, 이중 트리 파티션 모드를 통해 코딩되는 슬라이스의 블록들)에 대해, ACT가 이중 트리 코딩된 슬라이스에서 사용되지 않을 수 있더라도 최대 변환 크기는 단지 32-길이일 수 있다. 이는 이중 트리 코딩된 슬라이스의 코딩 성능을 제한할 수 있다.

표 6에 도시된 본 개시내용의 실시예에서, 인트라 슬라이스 및 인터 슬라이스에 적용되는 최대 변환 크기는 디코더에 개별적으로 시그널링될 수 있다. 일 예에서, 인트라 슬라이스는 인트라 예측 모드에 의해 코딩되는 슬라이스를 포함할 수 있다. 인터 슬라이스는 인트라 및 인터 예측 모드들 중 하나 또는 이들의 조합에 의해 코딩되는 블록들을 포함할 수 있다. 예를 들어, 블록들의 제1 부분은 인터 예측 모드에 의해 코딩될 수 있고 블록들의 제2 부분은 인트라 예측 모드에 의해 코딩될 수 있다. 인터 슬라이스는 또한 모두 인트라 예측 모드에 의해 코딩되는 블록들, 또는 모두 인터 예측 모드에 의해 코딩되는 블록들을 포함할 수 있다.

표 6에 도시된 바와 같이, 인트라 슬라이스에 대한 최대 변환 크기 플래그(예를 들어, sps_intra_max_luma_transform_size_64_flag) 및 인터 슬라이스에 대한 최대 변환 크기 플래그(예를 들어, sps_inter_max_luma_transform_size_64_flag)와 같은 개별 플래그들이 시그널링될 수 있다. 최대 변환 크기 플래그들은, 예를 들어, 루마 샘플들에서 최대 변환 크기를 표시할 수 있다. 예를 들어, 최대 변환 크기 플래그들은 최대 변환 크기가 제1 최대값인지 또는 제2 최대값인지를 나타낼 수 있다. 1과 동일한 인트라 슬라이스에 대한 최대 변환 크기 플래그(예로서, sps_intra_max_luma_transform_size_64_flag)는 루마 샘플들 내의 최대 변환 크기 인트라 슬라이스가 64(예로서, 64×64 블록)와 동일하다는 것을 지정할 수 있다. 0과 동일한 인트라 슬라이스에 대한 최대 변환 크기 플래그(예로서, sps_intra_max_luma_transform_size_64_flag)는 루마 샘플들 내의 인트라 슬라이스에서의 최대 변환 크기가 32(예로서, 32×32 블록)와 동일하다는 것을 지정할 수 있다. 또한, 1과 동일한 인터 슬라이스에 대한 최대 변환 크기 플래그(예로서, sps_inter_max_luma_transform_size_64_flag)는 루마 샘플들 내의 최대 변환 크기 인터 슬라이스가 64(예를 들어, 64×64 블록)와 동일하다는 것을 지정할 수 있다. 0과 동일한 인터 슬라이스에 대한 최대 변환 크기 플래그(예로서, sps_inter_max_luma_transform_size_64_flag)는 루마 샘플들 내의 인터 슬라이스에서의 최대 변환 크기가 32(예로서, 32×32 블록)와 동일하다는 것을 지정할 수 있다.

여전히 표 6을 참조하면, 파티션 모드 플래그(예를 들어, qtbtt_dual_tree_intra_flag) 및 ACT 인에이블 플래그(예를 들어, sps_act_enabled_flag)가 시그널링될 수 있다. 파티션 모드 플래그(예를 들어, qtbtt_dual_tree_intra_flag)는 이중 트리 파티션 모드가 인트라 슬라이스에 적용되는지를 나타낼 수 있다. ACT 인에이블 플래그(예를 들어, sps_act_enabled_flag)는 ACT가 인터 슬라이스의 인트라 슬라이스에 적용되는지를 나타낼 수 있다. 표 6에 도시된 바와 같이, 인트라 슬라이스에 대한 최대 변환 크기 플래그(예를 들어, sps_intra_max_luma_transform_size_64_flag)가 0과 동일하고, 파티션 모드 플래그(예를 들어, qtbtt_dual_tree_intra_flag)가 0과 동일하거나, 또는 인터 슬라이스에 대한 최대 변환 크기 플래그(예를 들어, sps_inter_max_luma_transform_size_64_flag)가 0과 동일할 때, ACT 인에이블 플래그(예를 들어, sps_act_enabled_flag)가 시그널링될 수 있다.

일 실시예에서, 인트라 슬라이스에 대한 최대 변환 크기(예를 들어, sps_intra_max_luma_transform_size_64_flag)는 파티션 모드 플래그(예를 들어, qtbtt_dual_tree_intra_flag)가 참으로서(또는 제1 값으로서) 코딩될 때에만, 예를 들어, 이중 트리 파티션 모드가 적용되는 것을 나타낼 때에만 코딩될 수 있다.

일 실시예에서, 인트라 슬라이스 및 인터 슬라이스에 대해 적용되는 최대 변환 크기는 파티션 모드 플래그(예를 들어, 플래그 qtbtt_dual_tree_intra_flag)가 참으로 코딩될 때에만 개별적으로 시그널링될 수 있다. 파티션 모드 플래그(예를 들어, qtbtt_dual_tree_intra_flag)가 참이 아니면, 최대 변환 크기가 시그널링되고 인트라 및 인터 슬라이스 사이에서 공유된다.

최대 변환 크기는 SPS, 슬라이스 헤더 또는 PH(picture header)와 같은 코딩된 비트스트림의 다양한 부분들에서 시그널링될 수 있다.

일부 실시예들에서, 이중 트리 코딩된 슬라이스에 대해 적용되는 최대 변환 크기 및 단일 트리 코딩된 슬라이스에 대한 최대 변환 크기는 개별적으로 시그널링될 수 있다. 관련된 신택스가 표 7에 도시될 수 있다.

표 7에 도시된 바와 같이, 이중 트리 코딩된 슬라이스에 대한 최대 변환 크기 플래그(예컨대, sps_dt_max_luma_transform_size_64_flag), 및 단일 트리 코딩된 슬라이스에 대한 최대 변환 크기 플래그(예컨대, sps_st_max_luma_transform_size_64_flag)가 시그널링될 수 있다. 최대 변환 크기 플래그들은, 예를 들어, 루마 샘플들에서 최대 변환 크기를 표시할 수 있다. 예를 들어, 최대 변환 크기 플래그들은 최대 변환 크기가 제1 최대값인지 또는 제2 최대값인지를 나타낼 수 있다. 1과 동일한 이중 트리 코딩된 슬라이스에 대한 최대 변환 크기 플래그(예를 들어, sps_dt_max_luma_transform_size_64_flag)는 루마 샘플들 내의 이중 트리 코딩된 슬라이스에 대해 적용되는 최대 변환 크기가 64(예를 들어, 64×64 블록)와 동일하다는 것을 지정할 수 있다. 0과 동일한 이중 트리 코딩된 슬라이스에 대한 최대 변환 크기 플래그(예를 들어, sps_dt_max_luma_transform_size_64_flag)는 루마 샘플들 내의 이중 트리 코딩된 슬라이스에 대해 적용되는 최대 변환 크기가 32(예를 들어, 32×32 블록)와 동일하다는 것을 지정할 수 있다. 1과 동일한 단일 트리 코딩된 슬라이스에 대한 최대 변환 크기 플래그(예를 들어, sps_st_max_luma_transform_size_64_flag)는 루마 샘플들 내의 단일 트리 코딩된 슬라이스에 대해 적용되는 최대 변환 크기가 64와 동일하다는 것을 지정할 수 있다. 0과 동일한 단일 트리 코딩된 슬라이스에 대한 최대 변환 크기 플래그(예를 들어, sps_st_max_luma_transform_size_64_flag)는 루마 샘플들 내의 단일 트리 코딩된 슬라이스에 대해 적용되는 최대 변환 크기가 32와 동일하다는 것을 지정할 수 있다.

여전히 표 7을 참조하면, 크로마 어레이 타입이 3(예컨대, 평면 모드)이고, 단일 트리 코딩된 슬라이스에 대한 최대 변환 크기 플래그(예컨대, sps_st_max_luma_transform_size_64_flag)가 0과 동일할 때, ACT 인에이블 플래그(예컨대, sps_act_enabled_flag)가 시그널링될 수 있다.

일부 실시예들에서, 최대 변환 크기는 최대 변환 크기 파라미터에 기초하여, 예를 들어, SPS 헤더(예를 들어, sps_st_max_luma_transform_size_64_flag, 또는 sps_dt_max_luma_transform_size_64_flag)에서 결정될 수 있을 뿐만 아니라,

트리 타입(또는 파티션 트리 타입) 및 ACT(adaptive color transform)가 사용되는지의 여부에 또한 기초하여 결정될 수 있다. 일 예에서, SPS 헤더 내의 ACT 신호가 인에이블되고(예를 들어, sps_act_enabled_flag가 참이고) 현재의 트리 타입이 단일 트리일 때, 현재의 슬라이스에서 적용되는 최대 변환 크기는 32-포인트 변환(예를 들어, 32×32 블록)에 제약될 수 있다. 그렇지 않으면, 64-포인트 변환(예를 들어, 64×64 블록)이 현재 슬라이스에서 적용될 수 있다. 이 예는 다음과 같이 수학식 7 내지 수학식 10에 나타내어질 수 있다.

수학식 7 내지 수학식 10에 나타내어진 바와 같이, 최대 변환 크기 플래그(예컨대, sps_max_luma_transform_size_64_flag)가 1과 동일할 때, 루마 샘플들에서의 최대 변환 크기는 64와 동일하다. 최대 변환 크기 플래그(예컨대, dsps_max_luma_transform_size_64_flag)가 0과 동일할 때, 루마 샘플들에서의 최대 변환 크기는 32와 동일하다. Y 방향의 코딩 유닛 크기(예를 들어, CtbSizeY)가 64 미만일 때, 최대 변환 크기 플래그(예를 들어, sps_max_luma_transform_size_64_flag)의 값은 0과 동일할 수 있다. 또한, 변수들 MinTbLog2SizeY, MaxTbLog2SizeY, MinTbSizeY, 및 MaxTbSizeY는 다음과 같이 수학식 7 내지 수학식 10에서 도출될 수 있다:

수학식 10에 도시된 바와 같이, 트리 타입이 단일 트리이고 ACT 인에이블 플래그(예를 들어, sps_act_enabled_flag)가 참일 때, 루마 샘플들에서의 최대 변환 크기는 32와 동일하다. 그렇지 않고, 트리 타입이 단일 트리가 아니거나, 또는 ACT 인에이블 플래그가 참이 아닌 경우, 루마 샘플들에서의 최대 변환 크기는 64와 동일하다.

또 다른 실시예에서, 표 8에 도시된 바와 같이, ACT 인에이블 플래그(예를 들어, sps_act_enabled_flag)는 독립적으로 SPS에서 시그널링될 수 있다. 따라서, 표 7과 비교하여, ACT 인에이블 플래그(예를 들어, sps_act_enabled_flag)가 시그널링될 수 있고, 최대 변환 크기 플래그(예를 들어, sps_st_max_luma_transform_size_64_flag)와 독립적일 수 있다.

전술한 방법들은 개별적으로 사용되거나 임의의 순서로 조합될 수 있다. 본 개시내용에서, 하이-레벨 신택스 요소는 VPS(Video Parameter Set), SPS, PPS(Picture Parameter Set), 슬라이스 헤더, 타일 헤더, 및 타일 그룹 헤더 중 하나를 지칭할 수 있다. CTU 헤더는(예를 들어, 헤더 정보로서) 각각의 CTU에 대해 시그널링되는 신택스 요소들을 지칭할 수 있다. 본 개시내용에서, 변환 크기는 최대 변환 폭 및/또는 높이, 또는 최대 변환 유닛 영역 크기를 지칭할 수 있다.

도 11 및 도 12는 본 개시내용의 실시예들에 따른 프로세스 1300 및 프로세스 1400을 약술하는 흐름도들을 도시한다. 프로세스들(1300 및 1400)은 코딩된 비디오 비트스트림에 대한 디코딩 프로세스들 동안 사용될 수 있다. 다양한 실시예들에서, 프로세스들(1300 및 1400)은 단말 디바이스들(110, 120, 130 및 140) 내의 처리 회로, 비디오 인코더(203)의 기능들을 수행하는 처리 회로, 비디오 디코더(210)의 기능들을 수행하는 처리 회로, 비디오 디코더(310)의 기능들을 수행하는 처리 회로, 비디오 인코더(403)의 기능들을 수행하는 처리 회로, 디코더(1200)의 기능들을 수행하는 처리 회로, 인코더(1100)의 기능들을 수행하는 처리 회로 등과 같은 처리 회로에 의해 실행될 수 있다. 일부 실시예들에서, 프로세스들(1300 및 1400)은 소프트웨어 명령어들로 구현될 수 있고, 따라서 처리 회로가 소프트웨어 명령어들을 실행할 때, 처리 회로는 프로세스들(1300 및 1400)을 제각기 수행한다.

도 11에 도시된 바와 같이, 프로세스(1300)는 (S1301)에서 시작하여 (S1310)으로 진행한다.

(S1310)에서, 코딩된 영역의 코딩된 비디오 비트스트림으로부터 제1 시그널링 정보 및 제2 시그널링 정보가 결정될 수 있다. 제1 시그널링 정보는 제1 예측 모드의 코딩된 영역의 제1 최대 변환 크기를 나타낼 수 있고, 제2 시그널링 정보는 제2 예측 모드의 코딩된 영역의 제2 최대 변환 크기를 나타낼 수 있다.

(S1320)에서, 변환 시그널링 정보가 코딩된 비디오 비트스트림에 포함되는지는 제1 시그널링 정보 및 제2 시그널링 정보에 기초하여 결정될 수 있다. 예를 들어, 변환 시그널링 정보는 (i) 제1 시그널링 정보가 제1 예측 모드의 코딩된 영역의 제1 최대 변환 크기가 제1 개수의 샘플(예를 들어, 32개의 샘플)임을 나타내고, 파티션 시그널링 정보가 이중 트리 파티션이 코딩된 영역에 적용되지 않음을 나타내거나, 또는 (ii) 제2 시그널링 정보가 제2 예측 모드의 코딩된 영역의 제2 최대 변환 크기가 제2 개수의 샘플(예를 들어, 32개의 샘플)임을 나타낼 때 코딩된 비디오 비트스트림에 포함될 수 있다. 그렇지 않으면, 변환 시그널링 정보는 코딩된 비디오 비트스트림에 포함되지 않을 수 있다. 변환 시그널링 정보는 ACT(adaptive color transform)가 코딩된 영역에 적용되는지를 나타낼 수 있다.

(S1330)에서, 코딩된 영역은 변환 시그널링 정보에 기초하여 후속하여 디코딩될 수 있다.

프로세스(1300)에서, 제1 시그널링 정보는, 제1 시그널링 정보가 제1 값일 때, 제1 예측 모드에 대한 코딩된 영역의 제1 최대 변환 크기가 64개의 샘플과 같은 값임을 나타낼 수 있다. 제2 시그널링 정보는, 제2 시그널링 정보가 제1 값일 때, 제2 예측 모드에 대한 코딩된 영역의 제2 최대 변환 크기가 64개의 샘플과 같은 값임을 나타낼 수 있다.

프로세스(1300)에서, 코딩된 비디오 비트스트림은 파티션 시그널링 정보를 추가로 포함할 수 있고, 여기서 파티션 시그널링 정보는 이중 트리 파티션이 코딩된 영역에 적용되는지를 나타낼 수 있다.

일부 실시예들에서, 변환 시그널링 정보는 (i) 제1 시그널링 정보가 제1 예측 모드의 코딩된 영역의 제1 최대 변환 크기가 제1 개수의 샘플(예를 들어, 32개의 샘플)인 것을 나타내고, 파티션 시그널링 정보가 이중 트리 파티션이 코딩된 영역에 적용되지 않는 것을 나타내는 것, 및 (ii) 제2 시그널링 정보가 제2 예측 모드의 코딩된 영역의 제2 최대 변환 크기가 제2 개수의 샘플(예를 들어, 32개의 샘플)인 것을 나타내는 것 중 하나에 기초하여 코딩된 비디오 비트스트림에 포함되는지가 결정될 수 있다.

일부 실시예들에서, 제1 최대 변환 크기는 파티션 시그널링 정보가 이중 트리 파티션이 코딩된 영역에 적용되지 않음을 나타내는 것에 기초하여 제2 최대 변환 크기와 동일할 수 있다.

도 12에 도시된 바와 같이, 프로세스(1400)는 (S1401)에서 시작하여 (S1410)으로 진행한다.

(S1410)에서, 제1 시그널링 정보 및 제2 시그널링 정보가 코딩된 영역의 코딩된 비디오 비트스트림으로부터 수신될 수 있다. 제1 시그널링 정보는 제1 파티션 모드에 기초한 코딩된 영역의 제1 최대 변환 크기를 나타낼 수 있다. 제2 시그널링 정보는 제2 파티션 모드에 기초한 코딩된 영역의 제2 최대 변환 크기를 나타낼 수 있다.

(S4320)에서, 변환 시그널링 정보가 코딩된 비디오 비트스트림으로부터 결정될 수 있고, 여기서 변환 시그널링 정보는 ACT(adaptive color transform)가 코딩된 영역에 적용되는지를 나타낼 수 있다.

(S1430)에서, 코딩된 영역은 변환 시그널링 정보에 기초하여 후속하여 디코딩될 수 있다.

프로세스(1400)에서, 제1 시그널링 정보는 제1 시그널링 정보가 제1 값일 때 코딩된 영역의 제1 최대 변환 크기가 64개 샘플임을 나타낼 수 있고, 제2 시그널링 정보는 제2 시그널링 정보가 제1 값일 때 코딩된 영역의 제2 최대 변환 크기가 64개 샘플임을 나타낼 수 있다.

일부 실시예들에서, 코딩된 영역의 최대 변환 크기는 제2 파티션 모드가 적용되는 것 및 변환 시그널링 정보가 ACT가 코딩된 영역에 대해 적용됨을 나타내는 것에 기초하여 32개 샘플인 것으로 결정될 수 있다.

위에서 설명된 기법들은 컴퓨터 판독가능 명령어들을 이용하여 컴퓨터 소프트웨어로서 구현되고 하나 이상의 컴퓨터 판독가능 매체에 물리적으로 저장될 수 있다. 예를 들어, 도 13은 개시된 주제의 특정 실시예들을 구현하기에 적합한 컴퓨터 시스템(1500)을 도시한다.

컴퓨터 소프트웨어는, 하나 이상의 컴퓨터 중앙 처리 유닛(CPU), 그래픽 처리 유닛(GPU) 등에 의해, 직접적으로, 또는 해석, 마이크로-코드 실행 등을 통해 실행될 수 있는 명령어들을 포함하는 코드를 생성하기 위해 어셈블리, 컴파일(compilation), 링킹(linking), 또는 유사한 메커니즘들을 겪을 수 있는 임의의 적합한 머신 코드 또는 컴퓨터 언어를 사용하여 코딩될 수 있다.

명령어들은, 예를 들어, 개인용 컴퓨터, 태블릿 컴퓨터, 서버, 스마트폰, 게이밍 디바이스, 사물 인터넷 디바이스 등을 포함하여, 다양한 타입의 컴퓨터들 또는 그것의 컴포넌트들상에서 실행될 수 있다.

컴퓨터 시스템(1500)에 대해 도 13에 도시된 컴포넌트들은 사실상 예시적인 것이며, 본 개시내용의 실시예들을 구현하는 컴퓨터 소프트웨어의 사용 또는 기능성의 범위에 대한 임의의 제한을 시사하도록 의도되지 않는다. 컴포넌트들의 구성이 컴퓨터 시스템(1500)의 예시적인 실시예에서 예시된 컴포넌트들 중 임의의 하나 또는 이들의 조합과 관련하여 임의의 종속성 또는 요건을 갖는 것으로 해석해서도 안 된다.

컴퓨터 시스템(1500)은 특정 휴먼 인터페이스 입력 디바이스들을 포함할 수 있다. 그러한 휴먼 인터페이스 입력 디바이스는, 예를 들어, 촉각 입력(예컨대: 키스트로크, 스와이프, 데이터 글러브 모션), 오디오 입력(예컨대: 음성, 손뼉), 시각적 입력(예컨대, 제스처), 후각적 입력(묘사되지 않음)을 통한 하나 이상의 인간 사용자에 의한 입력에 응답할 수 있다. 휴먼 인터페이스 디바이스들은 또한 오디오(예컨대: 음성, 음악, 주변 사운드), 이미지들(예컨대: 스캐닝된 이미지들, 스틸 이미지 카메라로부터 획득된 사진 이미지들), 비디오(예컨대 2차원 비디오, 입체적 비디오를 포함하는 3차원 비디오)와 같은, 인간에 의한 의식적인 입력과 반드시 직접적으로 관련되는 것은 아닌 특정 미디어를 캡처하기 위해 사용될 수 있다.

입력 휴먼 인터페이스 디바이스들은: 키보드(1501), 마우스(1502), 트랙패드(1503), 터치 스크린(1510), 데이터-글러브(도시되지 않음), 조이스틱(1505), 마이크로폰(1506), 스캐너(1507), 카메라(1508) 중 하나 이상(각각의 하나만이 묘사됨)을 포함할 수 있다.

컴퓨터 시스템(1500)은 또한 특정 휴먼 인터페이스 출력 디바이스들을 포함할 수 있다. 그러한 휴먼 인터페이스 출력 디바이스들은, 예를 들어, 촉각 출력, 사운드, 광, 및 냄새/맛을 통해 하나 이상의 인간 사용자의 감각들을 자극하고 있을 수 있다. 그러한 휴먼 인터페이스 출력 디바이스들은 촉각 출력 디바이스들(예를 들어, 터치-스크린(1510), 데이터-글러브(도시되지 않음), 또는 조이스틱(1505)에 의한 촉각 피드백이지만, 입력 디바이스들로서 역할하지 않는 촉각 피드백 디바이스들도 있을 수 있음), 오디오 출력 디바이스들(예컨대: 스피커들(1509), 헤드폰들(묘사되지 않음)), 시각적 출력 디바이스들(예컨대 CRT 스크린들, LCD 스크린들, 플라즈마 스크린들, OLED 스크린들을 포함하는 스크린들(1510) - 각각은 터치-스크린 입력 능력이 있거나 없고, 각각은 촉각 피드백 능력이 있거나 없고, 이들 중 일부는 스테레오그래픽 출력과 같은 수단을 통해 2차원 시각적 출력 또는 3개보다 많은 차원의 출력을 출력할 수 있음 -; 가상 현실 안경(묘사되지 않음), 홀로그래픽 디스플레이 및 연기 탱크(묘사되지 않음)), 및 프린터(묘사되지 않음)를 포함할 수 있다.

컴퓨터 시스템(1500)은 휴면 액세스 가능 저장 디바이스들 및 그것들과 연관된 매체들, 예컨대 CD/DVD 등의 매체(1521)를 갖는 CD/DVD ROM/RW(1520)를 포함하는 광학 매체, 썸-드라이브(1522), 이동식 하드 드라이브 또는 솔리드 스테이트 드라이브(1523), 테이프 및 플로피 디스크(묘사되지 않음)와 같은 레거시 자기 매체, 보안 동글(묘사되지 않음)과 같은 특수화된 ROM/ASIC/PLD 기반 디바이스들 등을 또한 포함할 수 있다.

본 기술분야의 통상의 기술자들은 현재 개시된 주제와 연계하여 이용된 바와 같은 용어 "컴퓨터 판독가능 매체들"이 송신 매체들, 반송파들, 또는 다른 일시적 신호들을 포괄하지 않는다는 것을 또한 이해해야 한다.

컴퓨터 시스템(1500)은 또한 하나 이상의 통신 네트워크에 대한 인터페이스를 포함할 수 있다. 네트워크들은 예를 들어, 무선, 와이어라인, 광학적일 수 있다. 네트워크들은 추가로 로컬, 광역, 대도시, 차량 및 산업, 실시간, 지연-허용(delay-tolerant) 등일 수 있다. 네트워크들의 예들은 이더넷, 무선 LAN들과 같은 로컬 영역 네트워크들, GSM, 3G, 4G, 5G, LTE 등을 포함하는 셀룰러 네트워크들, 케이블 TV, 위성 TV, 및 지상파 브로드캐스트 TV를 포함하는 TV 와이어라인 또는 무선 광역 디지털 네트워크들, CANBus를 포함하는 차량 및 산업 등을 포함한다. 특정 네트워크들은 일반적으로 특정 범용 데이터 포트들 또는 주변 버스들(1549)(예를 들어, 컴퓨터 시스템(1500)의 USB 포트들 등)에 부착된 외부 네트워크 인터페이스 어댑터들을 요구한다; 다른 것들은 일반적으로 아래에 설명되는 바와 같은 시스템 버스로의 부착에 의해 컴퓨터 시스템(1500)의 코어에 통합된다(예를 들어, PC 컴퓨터 시스템으로의 이더넷 인터페이스 또는 스마트폰 컴퓨터 시스템으로의 셀룰러 네트워크 인터페이스). 이러한 네트워크들 중 임의의 것을 사용하여, 컴퓨터 시스템(1500)은 다른 엔티티들과 통신할 수 있다. 그러한 통신은 단방향성 수신 전용(예를 들어, 브로드캐스트 TV), 단방향성 송신 전용(예를 들어, CANbus 대 특정 CANbus 디바이스들), 또는 예를 들어, 로컬 또는 광역 디지털 네트워크들을 사용하는 다른 컴퓨터 시스템들과의 양방향성일 수 있다. 위에서 설명된 바와 같은 네트워크들 및 네트워크 인터페이스들 각각에 대해 특정 프로토콜들 및 프로토콜 스택들이 사용될 수 있다.

전술한 휴먼 인터페이스 디바이스들, 인간-액세스 가능한 저장 디바이스들, 및 네트워크 인터페이스들은 컴퓨터 시스템(1500)의 코어(1540)에 부착될 수 있다.

코어(1540)는 하나 이상의 중앙 처리 유닛(CPU)(1541), 그래픽 처리 유닛(GPU)(1542), 필드 프로그래머블 게이트 영역(FPGA)(1543)의 형태로 특수화된 프로그래머블 처리 유닛들, 특정 태스크들에 대한 하드웨어 가속기들(1544) 등을 포함할 수 있다. 이들 디바이스는, 판독 전용 메모리(ROM)(1545), 랜덤 액세스 메모리(1546), 내부 비-사용자 액세스가능 하드 드라이브, SSD 등과 같은 내부 대용량 스토리지(1547)와 함께, 시스템 버스(1548)를 통해 접속될 수 있다. 일부 컴퓨터 시스템들에서, 시스템 버스(1548)는 추가적인 CPU들, GPU들 등에 의한 확장을 가능하게 하기 위해 하나 이상의 물리적 플러그의 형태로 액세스 가능할 수 있다. 주변 디바이스들은 코어의 시스템 버스(1548)에 직접, 또는 주변 버스(1549)를 통해 부착될 수 있다. 주변 버스를 위한 아키텍처들은 PCI, USB 등을 포함한다.

CPU들(1541), GPU들(1542), FPGA들(1543), 및 가속기들(1544)은, 조합하여, 전술한 컴퓨터 코드를 구성할 수 있는 특정 명령어들을 실행할 수 있다. 그 컴퓨터 코드는 ROM(1545) 또는 RAM(1546)에 저장될 수 있다. 과도적인 데이터가 또한 RAM(1546)에 저장될 수 있는 반면, 영구 데이터는, 예를 들어, 내부 대용량 저장소(1547)에 저장될 수 있다. 메모리 디바이스들 중 임의의 것에 대한 고속 저장 및 검색은 하나 이상의 CPU(1541), GPU(1542), 대용량 저장소(1547), ROM(1545), RAM(1546) 등과 밀접하게 연관될 수 있는 캐시 메모리의 사용을 통해 가능하게 될 수 있다.

컴퓨터 판독가능 매체는 다양한 컴퓨터 구현 동작을 수행하기 위한 컴퓨터 코드를 그 상에 가질 수 있다. 매체 및 컴퓨터 코드는 본 개시내용의 목적을 위해 특별히 설계되고 구성된 것들일 수 있거나, 또는 그것들은 컴퓨터 소프트웨어 기술분야의 통상의 기술자들에게 잘 알려져 있고 이용가능한 종류의 것일 수 있다.

제한이 아니라 예로서, 아키텍처를 갖는 컴퓨터 시스템(1500), 및 구체적으로 코어(1540)는 프로세서(들)(CPU들, GPU들, FPGA, 가속기들 등을 포함함)가 하나 이상의 유형의(tangible) 컴퓨터 판독가능 매체에 구현된 소프트웨어를 실행하는 결과로서 기능성을 제공할 수 있다. 그러한 컴퓨터 판독가능 매체는 위에 소개된 바와 같은 사용자-액세스 가능한 대용량 저장소뿐만 아니라, 코어-내부 대용량 저장소(1547) 또는 ROM(1545)과 같은 비일시적인 본질의 것인 코어(1540)의 특정 저장소와 연관된 매체일 수 있다. 본 개시내용의 다양한 실시예들을 구현하는 소프트웨어가 이러한 디바이스들에 저장되고 코어(1540)에 의해 실행될 수 있다. 컴퓨터 판독가능 매체는 특정 필요에 따라 하나 이상의 메모리 디바이스 또는 칩을 포함할 수 있다. 소프트웨어는 코어(1540) 및 구체적으로 그 내부의 프로세서들(CPU, GPU, FPGA 등을 포함함)로 하여금, RAM(1546)에 저장된 데이터 구조들을 정의하는 것 및 소프트웨어에 의해 정의된 프로세스들에 따라 그러한 데이터 구조들을 수정하는 것을 포함하여, 본 명세서에 설명된 특정 프로세스들 또는 특정 프로세스들의 특정 부분들을 실행하게 할 수 있다. 추가로 또는 대안으로서, 컴퓨터 시스템은, 본 명세서에 설명된 특정 프로세스들 또는 특정 프로세스들의 특정 부분들을 실행하기 위해 소프트웨어 대신에 또는 그와 함께 동작할 수 있는, 회로(예를 들어: 가속기(1544))에 하드와이어링되거나 다른 방식으로 구현된 로직의 결과로서 기능성을 제공할 수 있다. 소프트웨어에 대한 참조는, 적절한 경우, 로직을 포괄할 수 있고, 그 반대로도 가능하다. 컴퓨터 판독가능 매체에 대한 참조는, 적절한 경우, 실행을 위한 소프트웨어를 저장하는 회로(예컨대 집적 회로(IC)), 또는 실행을 위한 로직을 구체화하는 회로, 또는 둘 다를 포괄할 수 있다. 본 개시내용은 하드웨어 및 소프트웨어의 임의의 적합한 조합을 포괄한다.

부록 A: 두문자어들

HEVC: High Efficiency Video Coding

HDR: high dynamic range

SDR: standard dynamic range

VVC: Versatile Video Coding

JVET: Joint Video Exploration Team

MPM: most probable mode

WAIP: Wide-Angle Intra Prediction

CU: Coding Unit

PU: Prediction Unit

ISP: Intra Sub-Partitions

SBT: Sub-block transform

CBF: Coded block flag

본 개시내용이 여러 예시적인 실시예들을 설명하였지만, 본 개시내용의 범위 내에 속하는 변경들, 치환들, 및 다양한 대체 등가물들이 존재한다. 따라서, 본 기술분야의 통상의 기술자들은, 비록 본 명세서에 명시적으로 도시되거나 설명되지는 않았지만, 본 개시내용의 원리들을 구체화하고 따라서 그것의 사상 및 범위 내에 있는, 수많은 시스템 및 방법을 안출할 수 있을 것이라는 점을 알 것이다.

Claims

디코더를 위한 비디오 디코딩 방법으로서:
코딩된 영역의 코딩된 비디오 비트스트림으로부터 제1 시그널링 정보 및 제2 시그널링 정보를 결정하는 단계 - 상기 제1 시그널링 정보는 제1 예측 모드의 상기 코딩된 영역의 제1 최대 변환 크기를 나타내고, 상기 제2 시그널링 정보는 제2 예측 모드의 상기 코딩된 영역의 제2 최대 변환 크기를 나타냄 -;
상기 제1 시그널링 정보 및 상기 제2 시그널링 정보에 기초하여 변환 시그널링 정보가 상기 코딩된 비디오 비트스트림에 포함되는지를 결정하는 단계 - 상기 변환 시그널링 정보는 ACT(adaptive color transform)가 상기 코딩된 영역에 적용되는지를 나타냄 -; 및
상기 변환 시그널링 정보에 기초하여 상기 코딩된 영역을 디코딩하는 단계를 포함하는 방법.
제1항에 있어서,
상기 제1 시그널링 정보는, 상기 제1 시그널링 정보가 제1 값일 때, 상기 코딩된 영역의 제1 최대 변환 크기가 64개 샘플임을 나타내고,
상기 제2 시그널링 정보는, 상기 제2 시그널링 정보가 상기 제1 값일 때, 상기 코딩된 영역의 제2 최대 변환 크기가 64개 샘플임을 나타내는 방법.
제2항에 있어서, 상기 코딩된 비디오 비트스트림은 파티션 시그널링 정보를 추가로 포함하고, 상기 파티션 시그널링 정보는 이중 트리 파티션이 상기 코딩된 영역에 적용되는지를 나타내는 방법.
제3항에 있어서, 상기 변환 시그널링 정보가 상기 코딩된 비디오 비트스트림에 포함되는지를 결정하는 단계는:
(i) 상기 제1 시그널링 정보가 상기 제1 예측 모드의 상기 코딩된 영역의 제1 최대 변환 크기가 32개 샘플임을 나타내고, 상기 파티션 시그널링 정보가 상기 이중 트리 파티션이 상기 코딩된 영역에 적용되지 않는 것을 나타내는 것, 및
(ii) 상기 제2 시그널링 정보가 상기 제2 예측 모드의 상기 코딩된 영역의 제2 최대 변환 크기가 32개 샘플인 것을 나타내는 것 중
하나에 기초하여 상기 변환 시그널링 정보가 상기 코딩된 비디오 비트스트림에 포함되는지를 결정하는 단계를 추가로 포함하는 방법.
제3항에 있어서,
상기 파티션 시그널링 정보가 상기 이중 트리 파티션이 상기 코딩된 영역에 적용되는 것을 나타내는 것에 기초하여 상기 제1 시그널링 정보를 결정하는 단계를 추가로 포함하는 방법.
제3항에 있어서,
상기 파티션 시그널링 정보가 상기 이중 트리 파티션이 상기 코딩된 영역에 적용되는 것을 나타내는 것에 기초하여 상기 제1 시그널링 정보 및 상기 제2 시그널링 정보를 결정하는 단계를 추가로 포함하는 방법.
제3항에 있어서, 상기 파티션 시그널링 정보가 상기 이중 트리 파티션이 상기 코딩된 영역에 적용되지 않음을 나타내는 것에 기초하여 상기 제1 최대 변환 크기가 상기 제2 최대 변환 크기와 동일한 방법.
제1항에 있어서, 상기 제1 시그널링 정보 및 상기 제2 시그널링 정보는 시퀀스 파라미터 세트, 픽처 파라미터 세트, 및 슬라이스 헤더 중 하나 내의 신택스 요소에 의해 나타내어지는 방법.
디코더를 위한 비디오 디코딩 방법으로서:
코딩된 영역의 코딩된 비디오 비트스트림으로부터 제1 시그널링 정보 및 제2 시그널링 정보를 수신하는 단계 - 상기 제1 시그널링 정보는 제1 파티션 모드에 기초한 상기 코딩된 영역의 제1 최대 변환 크기를 나타내고, 상기 제2 시그널링 정보는 제2 파티션 모드에 기초한 상기 코딩된 영역의 제2 최대 변환 크기를 나타냄 -;
상기 코딩된 비디오 비트스트림으로부터 변환 시그널링 정보를 결정하는 단계 - 상기 변환 시그널링 정보는 ACT(adaptive color transform)가 상기 코딩된 영역에 적용되는지를 나타냄 -; 및
상기 변환 시그널링 정보에 기초하여 상기 코딩된 영역을 디코딩하는 단계를 포함하는 방법.
제9항에 있어서,
상기 제1 시그널링 정보는 상기 제1 시그널링 정보가 제1 값일 때, 상기 코딩된 영역의 제1 최대 변환 크기가 64개 샘플임을 나타내고,
상기 제2 시그널링 정보는 상기 제2 시그널링 정보가 상기 제1 값일 때, 상기 코딩된 영역의 제2 최대 변환 크기가 64개 샘플임을 나타내는 방법.
제10항에 있어서, 상기 변환 시그널링 정보를 수신하는 단계는:
상기 제2 시그널링 정보가 상기 제2 파티션 모드에 기초한 상기 코딩된 영역의 제2 최대 변환 크기가 32개 샘플임을 나타내는 것에 기초하여 상기 변환 시그널링 정보를 결정하는 단계를 추가로 포함하는 방법.
제9항에 있어서,
상기 제2 파티션 모드가 적용되는 것 및 상기 변환 시그널링 정보가 상기 ACT가 상기 코딩된 영역에 적용되는 것을 나타내는 것에 기초하여 상기 코딩된 영역의 최대 변환 크기가 32개 샘플인 것을 결정하는 단계를 추가로 포함하는 방법.
제9항에 있어서,
(i) 상기 제2 파티션 모드가 적용되지 않는 것, 및
(ii) 상기 변환 시그널링 정보가 상기 ACT가 상기 코딩된 영역에 적용되지 않는 것을 나타내는 것 중 하나에 기초하여 상기 코딩된 영역의 최대 변환 크기가 64개 샘플인 것을 결정하는 단계를 추가로 포함하는 방법.
비디오 디코딩을 위한 장치로서:
처리 회로를 포함하고, 상기 처리 회로는:
코드 영역의 코딩된 비디오 비트스트림으로부터 제1 시그널링 정보 및 제2 시그널링 정보를 결정하고 - 상기 제1 시그널링 정보는 제1 예측 모드의 상기 코딩된 영역의 제1 최대 변환 크기를 나타내고, 상기 제2 시그널링 정보는 제2 예측 모드의 상기 코딩된 영역의 제2 최대 변환 크기를 나타냄 -;
상기 제1 시그널링 정보 및 상기 제2 시그널링 정보에 기초하여 변환 시그널링 정보가 상기 코딩된 비디오 비트스트림에 포함되는지를 결정하고 - 상기 변환 시그널링 정보는 ACT(adaptive color transform)가 상기 코딩된 영역에 적용되는지를 나타냄 -; 및
상기 변환 시그널링 정보에 기초하여 상기 코딩된 영역을 디코딩하도록 구성되는 장치.
제14항에 있어서,
상기 제1 시그널링 정보는, 상기 제1 시그널링 정보가 제1 값일 때, 상기 코딩된 영역의 제1 최대 변환 크기가 64개 샘플임을 나타내고,
상기 제2 시그널링 정보는, 상기 제2 시그널링 정보가 상기 제1 값일 때, 상기 코딩된 영역의 제2 최대 변환 크기가 64개 샘플임을 나타내는 장치.
제15항에 있어서, 상기 코딩된 비디오 비트스트림은 파티션 시그널링 정보를 추가로 포함하고, 상기 파티션 시그널링 정보는 이중 트리 파티션이 상기 코딩된 영역에 적용되는지를 나타내는 장치.
제16항에 있어서, 상기 처리 회로는:
(i) 상기 제1 시그널링 정보가 상기 제1 예측 모드의 상기 코딩된 영역의 제1 최대 변환 크기가 32개 샘플임을 나타내고, 상기 파티션 시그널링 정보가 상기 이중 트리 파티션이 상기 코딩된 영역에 적용되지 않는 것을 나타내는 것, 및
(ii) 상기 제2 시그널링 정보가 상기 제2 예측 모드의 상기 코딩된 영역의 제2 최대 변환 크기가 32개 샘플인 것을 나타내는 것
중 하나에 기초하여 상기 변환 시그널링 정보가 상기 코딩된 비디오 비트스트림에 포함되는지를 결정하도록 추가로 구성되는 장치.
제16항에 있어서, 상기 처리 회로는:
상기 파티션 시그널링 정보가 상기 이중 트리 파티션이 상기 코딩된 영역에 적용되는 것을 나타내는 것에 기초하여 상기 제1 시그널링 정보를 결정하도록 추가로 구성되는 장치.
제16항에 있어서, 상기 처리 회로는:
상기 파티션 시그널링 정보가 상기 이중 트리 파티션이 상기 코딩된 영역에 적용되는 것을 나타내는 것에 기초하여 상기 제1 시그널링 정보 및 상기 제2 시그널링 정보를 결정하도록 추가로 구성되는 장치.
제16항에 있어서, 상기 파티션 시그널링 정보가 상기 이중 트리 파티션이 상기 코딩된 영역에 적용되지 않음을 나타내는 것에 기초하여 상기 제1 최대 변환 크기가 상기 제2 최대 변환 크기와 동일한 장치.