KR20220061410A - 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 센싱 시스템 - Google Patents

이미지 센서 및 상기 이미지 센서를 포함하는 이미지 센싱 시스템 Download PDF

Info

Publication number
KR20220061410A
KR20220061410A KR1020200147344A KR20200147344A KR20220061410A KR 20220061410 A KR20220061410 A KR 20220061410A KR 1020200147344 A KR1020200147344 A KR 1020200147344A KR 20200147344 A KR20200147344 A KR 20200147344A KR 20220061410 A KR20220061410 A KR 20220061410A
Authority
KR
South Korea
Prior art keywords
pixel
color filter
area
substrate
disposed
Prior art date
Application number
KR1020200147344A
Other languages
English (en)
Inventor
조인성
김민경
김민관
김지수
김태훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200147344A priority Critical patent/KR20220061410A/ko
Priority to US17/491,905 priority patent/US11735607B2/en
Publication of KR20220061410A publication Critical patent/KR20220061410A/ko
Priority to US18/216,170 priority patent/US20230343797A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H04N9/0455—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

이미지 센서가 제공된다. 상기 이미지 센스는 기판 내에 메쉬 형태로 배치되는 소자 분리막, 상기 기판 내에 상기 소자 분리막에 의해 정의되는 복수의 픽셀 영역으로서, 상기 소자 분리막을 사이로 인접하게 배치되는 제1 픽셀 영역과 제2 픽셀 영역을 포함하는 복수의 픽셀 영역, 상기 제1 픽셀 영역 및 상기 제2 픽셀 영역을 걸쳐서 배치되는 제1 렌즈, 상기 제1 렌즈에 의해 집속되는 광을 상기 제1 및 제2 픽셀 영역으로 통과시키는 제1 컬러 필터 및 상기 제1 컬러 필터가 배치되는 영역을 정의하는 컬러 필터 그리드로, 적어도 일부가 상기 제1 픽셀 영역 및 상기 제2 픽셀 영역와 평면적 관점에서 중첩되는 컬러 필터 그리드를 포함한다.

Description

이미지 센서 및 상기 이미지 센서를 포함하는 이미지 센싱 시스템{A IMAGE SENSOR AND A IMAGE SENSING SYSTEM INCLUDING THE SAME IMAGE SENSOR}
본 발명은 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 센싱 시스템에 관한 것이다.
오토 포커싱(Auto Focusing, 이하에서 AF라 함)을 수행하기 위한 다양한 픽셀 어레이 구조가 제시되고 있고, 그 중에는 일반 픽셀 사이에 슈퍼 PD 픽셀을 포함시키는 것 등을 통해 픽셀 어레이로 입사되는 광의 위상차를 검출하여 오토 포커싱을 수행하는 위상차 검출 오토 포커싱(PDAF)이 있다.
픽셀의 직경이 작아지면서, 마이크로 렌즈 및 전체적인 광학 구조체의 직경이 작아지고 이에 따라 광학 구조체의 높이 또한 낮아지고 있다. 이로 인해, 일반 픽셀의 마이크로 렌즈와 동일한 높이/마스크로 정의되어 형성되는 슈퍼 PD(Phase Detection) 마이크로 렌즈의 높이도 역시 낮아지고 있으며, 이로 인해 AF 분리비 성능 역시 열화되고 있다.
슈퍼 PD의 마이크로 렌즈를 별도의 마스크로 정의하는 이중 패턴 렌즈를 사용하면 공정이 복잡해지고 제조 방법 효율의 하락으로 이어지기 때문에, 동일 마스크를 사용하는 마이크로 렌즈를 사용하면서도, AF 동작의 성능 열화를 방지할 필요성이 대두되고 있다.
본 발명이 해결하고자 하는 기술적 과제는, AF 동작의 성능을 향상시킨 이미지 센서를 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는, 슈퍼 PD 픽셀와 평면적 관점에서 내부 방향으로 중첩되는 부분을 포함하는 컬러 필터 그리드를 포함하는 이미지 센서를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 해당 기술 분야의 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 몇몇 실시 예에 따른 이미지 센서는, 기판 내에 메쉬 형태로 배치되는 소자 분리막, 기판 내에 소자 분리막에 의해 정의되는 복수의 픽셀 영역으로서, 소자 분리막을 사이로 인접하게 배치되는 제1 픽셀 영역과 제2 픽셀 영역을 포함하는 복수의 픽셀 영역, 제1 픽셀 영역 및 제2 픽셀 영역을 걸쳐서 배치되는 제1 렌즈, 제1 렌즈에 의해 집속되는 광을 제1 및 제2 픽셀 영역으로 통과시키는 제1 컬러 필터 및 제1 컬러 필터가 배치되는 영역을 정의하는 컬러 필터 그리드로, 적어도 일부가 제1 픽셀 영역 및 제2 픽셀 영역와 평면적 관점에서 중첩되는 컬러 필터 그리드를 포함한다.
상기 기술적 과제를 달성하기 위한 몇몇 실시 예에 따른 이미지 센서는 소자 분리막을 사이로 인접하게 배치되는 제1 픽셀 영역 및 제2 픽셀 영역을 포함하는 기판, 제1 픽셀 영역 내의 기판 내에 형성되는 제1 광전 변환 소자, 제2 픽셀 영역 내의 기판 내에 형성되는 제2 광전 변환 소자, 제1 픽셀 영역 및 제2 픽셀 영역을 걸쳐서 배치되는 슈퍼 PD 렌즈, 슈퍼 PD 렌즈에 의해 집속되는 광을 제1 및 제2 픽셀 영역으로 통과시키는 제1 컬러 필터 및 제1 컬러 필터가 배치되는 영역을 정의하는 컬러 필터 그리드로, 적어도 일부가 제1 픽셀 영역 및 제2 픽셀 영역과 수직하게 중첩되는 컬러 필터 그리드를 포함한다.
상기 기술적 과제를 달성하기 위한 몇몇 실시 예에 따른 이미지 센싱 시스테은 이미지 신호를 출력하는 이미지 센서 및 이미지 센서와 연결되고 이미지 신호를 제공받아 처리하는 이미지 신호 프로세서를 포함하고, 상기 이미지 센서는 기판, 기판 내에 메쉬 형태로 배치되는 소자 분리막, 기판 내에 소자 분리막에 의해 정의되는 복수의 픽셀 영역으로서, 서로 일렬로 인접하게 배치되는 제1 픽셀 영역, 제2 픽셀 영역 및 제3 픽셀 영역을 포함하는 복수의 픽셀 영역, 제1 픽셀 영역 및 제2 픽셀 영역을 걸쳐서 배치되는 제1 렌즈, 제3 픽셀 영역 상에 배치되는 제2 렌즈, 제1 렌즈에 의해 집속되는 광을 제1 및 제2 픽셀 영역으로 통과시키는 제1 컬러 필터, 제2 렌즈에 의해 집속되는 광을 제3 픽셀 영역으로 통과시키는 제2 컬러 필터 및 제1 및 제2 컬러 필터가 배치되는 영역을 정의하는 컬러 필터 그리드로, 적어도 일부가 제1 픽셀 영역 및 제2 픽셀 영역과 평면적 관점에서 중첩되는 컬러 필터 그리드를 포함한다.
도 1은 본 발명의 몇몇 실시예들에 따른 이미지 센싱 시스템을 설명하기 위한 블록도이다.
도 2는 도 1의 이미지 센서의 개념적인 레이아웃을 설명하기 위한 도면이다.
도 3은 본 발명의 몇몇 실시예들에 따른 센서 어레이 영역을 설명하기 위한 도면이다.
도 4는 도 3의 RG1 영역의 센서 어레이 영역를 설명하기 위한 도면이다.
도 5은 도 4의 A-A'를 따라서 절단한 단면도 및 도 2의 차광 영역, 연결 영역 및 패드 영역을 설명하기 위한 단면도들이다.
도 6은 도 5의 Ra 영역을 확대한 확대도이다.
도 7은 본 발명에 몇몇 실시예들에 따른 센서 어레이 영역의 소자 분리막을 설명하기 위한 도면이다.
도 8는 본 발명에 몇몇 실시예들에 따른 센서 어레이 영역의 컬러 필터 그리드를 설명하기 위한 도면이다.
도 9은 본 발명의 몇몇 실시예들에 따른 이미지 센서의 단위 픽셀을 설명하기 위한 예시적인 회로도이다.
도 10은 본 발명의 또 다른 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다.
도 11는 본 발명의 또 다른 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다.
도 12 내지 도 14은 본 발명의 또 다른 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면들이다.
도 15은 본 발명의 또 다른 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다.
도 16은 본 발명의 또 다른 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다.
도 17는 본 발명의 몇몇 실시예들에 따른 이미지 센서의 효과를 설명하기 위한 그래프이다.
도 18는 본 발명의 몇몇 실시예들에 따른 멀티 카메라 모듈을 포함하는 전자 장치를 나타내는 블록도이다.
도 19은 도 18의 카메라 모듈의 상세 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들에 대해 설명한다. 도 1 내지 도 19의 설명에서 실질적으로 동일한 구성 요소에 대해서는 동일한 도면 부호 사용하며, 해당 구성요소에 대한 중복된 설명은 생략하기로 한다. 또한 본 발명의 여러 도면에 걸쳐서, 유사한 구성요소에 대해서는 유사한 도면 부호가 사용된다.
도 1을 참조하면, 이미지 센싱 시스템(1)은 이미지 센서(10) 및 어플리케이션 프로세서(90)를 포함할 수 있다. 여기서 이미지 센서(10)는 카메라 모듈 내에 배치될 수 있으나, 본 발명의 기술적 사상에 따른 실시예는 이에 제한되지 않는다.
이미지 센서(10)는 입사되는 빛을 이용하여 센싱 대상의 이미지를 센싱하여 이미지 신호(IS)를 생성할 수 있다. 몇몇 실시예에서, 생성된 이미지 신호(IS)는 예를 들어, 디지털 신호일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
이미지 신호(IS)는 어플리케이션 프로세서(90)에 제공되어 처리될 수 있다. 즉, 이미지 신호(IS)는 어플리케이션 프로세서(90)에 포함된 이미지 신호 프로세서(91)에 제공되어 처리될 수 있다. 이미지 신호 프로세서(91)는 이미지 신호(IS)를 디스플레이에 용이하도록 가공하거나 처리할 수 있다.
몇몇 실시예에서, 이미지 센서(10) 및 어플리케이션 프로세서(90)는 도시된 것과 같이 분리되어 배치될 수 있다. 예를 들어, 이미지 센서(10)가 제1 칩에 탑재되고, 어플리케이션 프로세서(90)가 제2 칩에 탑재되어 인터페이스를 통해 서로 통신할 수 있다. 하지만, 본 발명의 기술적 사상에 따른 실시예는 이에 제한되지 않으며, 이미지 센서(10) 및 어플리케이션 프로세서(90)는 하나의 패키지, 예를 들어 MCP(multi chip package)로 구현될 수 있다.
이미지 센서(10)는, 컨트롤 레지스터 블록(20), 타이밍 제네레이터(30), 로우(row) 드라이버(40), 액티브 픽셀 센서 어레이(APS), 리드 아웃 회로(60), 램프신호 생성기(70), 버퍼부(80)를 포함할 수 있다.
컨트롤 레지스터 블록(20)은 이미지 센서(10)의 동작을 전체적으로 제어할 수 있다. 특히, 컨트롤 레지스터 블록(20)은 타이밍 제네레이터(30), 램프신호 생성기(70) 및 버퍼부(80)에 직접적으로 동작 신호를 전송할 수 있다.
타이밍 제네레이터(30)는 이미지 센서(10)의 여러 구성 요소들의 동작 타이밍의 기준이 되는 신호를 발생할 수 있다. 타이밍 제네레이터(30)에서 발생된 동작 타이밍 기준 신호는 로우 드라이버(40), 리드 아웃 회로(60), 램프신호 생성기(70) 등에 전달될 수 있다.
램프신호 생성기(70)는 리드 아웃 회로(60)에 사용되는 램프 신호를 생성하고 전송할 수 있다. 예를 들어, 리드 아웃 회로(60)는 상관 이중 샘플러(CDS), 비교기 등을 포함할 수 있는데, 램프신호 생성기(70)는 상관 이중 샘플러(CDS), 비교기 등에 사용되는 램프 신호를 생성하고 전송할 수 있다.
버퍼부(80)는 예를 들어, 래치부를 포함할 수 있다. 버퍼부(170)는 외부로 제공할 이미지 신호(IS)를 임시적으로 저장할 수 있으며, 이미지 신호(IS)를 외부 메모리 또는 외부 장치로 전송할 수 있다.
액티브 픽셀 센서 어레이(APS)는 광을 수신하여 외부 이미지를 센싱할 수 있다. 액티브 픽셀 센서 어레이(APS)는 복수의 픽셀(또는 단위 픽셀)을 포함할 수 있다. 로우 드라이버(40)는 액티브 픽셀 센서 어레이(APS)의 로우(row)를 선택적으로 활성화시킬 수 있다.
리드 아웃 회로(60)는 액티브 픽셀 센서 어레이(APS)로부터 제공받은 픽셀 신호를 샘플링하고, 이를 램프 신호와 비교한 후, 비교 결과를 바탕으로 아날로그 이미지 신호(데이터)를 디지털 이미지 신호(데이터)로 변환할 수 있다.
도 2는 도 1의 이미지 센서의 개념적인 레이아웃을 설명하기 위한 도면이다.
도 2를 참조하면, 이미지 센서(10)는 제1 방향(예를 들어, 수직 방향)으로 적층된 제1 영역(S1) 및 제2 영역(S2)을 포함할 수 있다. 제1 영역(S1) 및 제2 영역(S2)은 도시된 것과 같이 제1 방향과 교차하는 제2 방향과 제3 방향으로 연장될 수 있으며, 제1 영역(S1) 및 제2 영역(S2)에는 도 1에 도시된 블록들이 배치될 수 있다.
도면에 도시하지는 않았으나, 제2 영역(S2) 하부에는 메모리가 배치된 제3 영역이 배치될 수도 있다. 이 때, 제3 영역에 배치된 메모리는 제1 영역(S1) 및 제2 영역(S2)으로부터 이미지 데이터를 전송받아, 이를 저장하거나 처리하고, 이미지 데이터를 제1 영역(S1) 및 제2 영역(S2)으로 재전송할 수 있다. 이 경우, 메모리는 DRAM(dynamic random access memory) 소자, SRAM(static random access memory) 소자, STT-MRAM(spin transfer torque magnetic random access memory) 소자 및 플래시(flash) 메모리 소자와 같은 메모리 소자를 포함할 수 있다. 메모리가 예를 들어, DRAM 소자를 포함하는 경우, 메모리는 이미지 데이터를 상대적으로 고속으로 전송받아 처리할 수 있다. 또한, 몇몇 실시예에서, 메모리는 제2 영역(S2)에 배치될 수도 있다.
제1 영역(S1)은 센서 어레이 영역(SAR) 및 제1 주변 영역(PH1)을 포함하고, 제2 영역(S2)은 로직 회로 영역(LC) 및 제2 주변 영역(PH2)을 포함할 수 있다. 제1 영역(S1) 및 제2 영역(S2)은 순차적으로 상하로 적층되어 배치될 수 있다.
제1 영역(S1)에서, 센서 어레이 영역(SAR)은 도 1의 액티브 픽셀 센서 어레이(APS)에 대응되는 영역을 포함할 수 있다. 예를 들어, 센서 어레이 영역(SAR) 내에는 2차원적으로(예를 들어, 행렬 형태로) 배열되는 복수의 단위 픽셀들이 형성될 수 있다.
센서 어레이 영역(SAR)은 수광 영역(APS) 및 차광 영역(OB)을 포함할 수 있다. 수광 영역(APS)에는 광을 제공받아 액티브(active) 신호를 생성하는 액티브 픽셀 센서 어레이들이 배열될 수 있다. 차광 영역(OB)에는 광이 차단되어 옵티컬 블랙(optical black) 신호를 생성하는 옵티컬 블랙 픽셀들이 배열될 수 있다. 차광 영역(OB)은 예를 들어, 수광 영역(APS)의 주변을 따라 형성될 수 있으나, 이는 예시적인 것일 뿐이다.
몇몇 실시예에서, 차광 영역(OB)에 인접하는 수광 영역(APS)에 더미 픽셀들(미도시)이 형성될 수도 있다.
제1 주변 영역(PH1)은 연결 영역(CR) 및 패드 영역(PR)을 포함할 수 있다. 연결 영역(CR)은 센서 어레이 영역(SAR)의 주변에 형성될 수 있다. 연결 영역(CR)은 센서 어레이 영역(SAR)의 일측에 형성될 수 있으나, 이는 예시적인 것일 뿐이다. 연결 영역(CR)에는 배선들이 형성되어, 센서 어레이 영역(SAR)의 전기적 신호를 송수신하도록 구성될 수 있다.
패드 영역(PR)은 센서 어레이 영역(SAR)의 주변에 형성될 수 있다. 패드 영역(PR)은 몇몇 실시예에 따른 이미지 센서의 가장자리에 인접하여 형성될 수 있으나, 이는 예시적인 것일 뿐이다. 패드 영역(PR)은 외부 장치 등과 접속되어, 몇몇 실시예에 따른 이미지 센서(10)와 외부 장치 간의 전기적 신호를 송수신하도록 구성될 수 있다.
제2 영역(S2)에서, 로직 회로 영역(LC)은 복수의 트랜지스터들을 포함하는 전자 소자들을 포함할 수 있다. 로직 회로 영역(LC)에 포함된 전자 소자들은 픽셀 어레이(PA)와 전기적으로 연결되어, 액티브 픽셀 센서 어레이(APS)의 각 단위 픽셀에 일정한 신호를 제공하거나 출력 신호를 제어할 수 있다.
로직 회로 영역(LC)에는 예를 들어, 도 1을 참조하여 설명한 컨트롤 레지스터 블록(20), 타이밍 제네레이터(30), 로우 드라이버(40), 리드 아웃 회로(60), 램프신호 생성기(70), 버퍼부(80) 등이 배치될 수 있다. 로직 회로 영역(LC)에는 예를 들어, 도 1의 블록들 중, 액티브 픽셀 센서 어레이(APS) 이외의 블록들이 배치될 수 있다.
제2 영역(S2)에도 제1 영역(S1)의 제1 주변 영역(PH1)에 대응되는 영역에 제2 주변 영역(PH2)이 배치될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
도 3은 본 발명의 몇몇 실시예들에 따른 센서 어레이 영역을 설명하기 위한 도면이다.
도 3을 참조하면 센서 어레이 영역(SAR)은 제1 픽셀(PX1) 및 제2 픽셀(PX2)들을 포함할 수 있다. 제1 픽셀(PX1) 및 제2 픽셀(PX2)들은 2차원으로 배열될 수 있다. 예를 들어, 제1 픽셀(PX1) 및 제2 픽셀(PX2)들은 제1 방향 및 제2 방향으로 반복되어 배치될 수 있다. 제1 픽셀(PX1) 및 제2 픽셀(PX2)들은 제1 방향 및 제2 방향에 따라 일정한 간격을 가지고 배열될 수 있다. 하지만 본 발명의 기술적 사상에 따른 실시예는 이에 제한되지 않으며, 제1 픽셀(PX1) 및 제2 픽셀(PX2)들은 다른 형태로 배열될 수도 있다.
몇몇 실시예에서, 제1 픽셀(PX1)은 슈퍼 PD(Phase Detection) 픽셀로, 2차원으로 제2 픽셀(PX2)이 차지하는 면적에 2배에 대응하는 면적을 차지할 수 있다. 제1 픽셀(PX2)은 제2 픽셀(PX2)에 인접하게 둘러쌓여 배치될 수 있다.
제1 픽셀(PX1)은 제1 마이크로 렌즈(ML1)를 포함하고, 제2 픽셀(PX2)은 제2 마이크로 렌즈(ML2)를 포함할 수 있다. 각각의 마이크로 렌즈(ML1, ML2)는 각각의 단위 픽셀 영역(221, 도 6 참조)의 상부에 배치될 수 있다. 즉, 상부에서 보았을 때, 마이크로 렌즈(ML1, ML2)는 센서 어레이 영역(SAR)의 상면에 배치될 수 있다.
몇몇 실시예에서, 제1 마이크로 렌즈(ML1)는 슈퍼 PD 렌즈로 2차원적 관점에서 타원형의 형태를 포함할 수 있으며, 제2 픽셀(PX2)은 2차원적 관점에서 원형의 형태를 포함할 수 있다. 몇몇 실시예에서, 제1 마이크로 렌즈(ML1)의 장축 길이는 제2 마이크로 렌즈(ML1)의 직경 길이에 두 배일 수 있다.
도 4는 도 3의 RG1 영역의 센서 어레이 영역를 설명하기 위한 도면이다. 도 4를 참조하면, 각각의 픽셀(PX1, PX2)은 복수의 광전 변환 소자(PD, PD1, PD2)를 포함할 수 있다. 제1 픽셀(PX1)은 슈퍼 PD 픽셀로 제1 및 제2 광전 변환 소자(PD1, PD2)를 포함할 수 있고, 각각의 제1 및 제2 광전 변환 소자(PD1, PD2)로 입사되는 광의 위상차를 이용하여 AF 동작을 수행할 수 있다. 제2 픽셀(PX2)은 노멀 픽셀로 광전 변환 소자(PD)를 포함할 수 있다.
센서 어레이 영역(SAR)은 메쉬 형태의 소자 분리막(222, 도 5 및 7 참조)으로 정의되는 복수의 단위 픽셀 영역(221, 도 5 및 7 참조)을 포함할 수 있다. 실시예에 따라 소자 분리막(222, 도 5 및 7 참조)에 의해 정의되는 단위 픽셀 영역(221, 도 5 및 7 참조)이 2차원적으로 차지하는 면적은 서로 동일할 수 있고, 각각의 픽셀 영역(221 도 6 및 8 참조)은 각각 하나의 광전 변환 소자(PD, PD1, PD2)를 포함할 수 있다. 하지만 본 발명의 기술적 사상에 따른 실시예는 이에 제한되지 않으며, 실시예에 따라 하나의 픽셀 영역에 복수의 광전 변환 소자들을 포함할 수도 있다.
도 5은 도 4의 A-A'를 따라서 절단한 단면도 및 도 2의 차광 영역, 연결 영역 및 패드 영역을 설명하기 위한 단면도들이다. 도 6은 도 5의 Ra 영역을 확대한 확대도이다. 도 7은 본 발명에 몇몇 실시예들에 따른 센서 어레이 영역의 소자 분리막을 설명하기 위한 도면이다. 도 8는 본 발명에 몇몇 실시예들에 따른 센서 어레이 영역의 컬러 필터 그리드를 설명하기 위한 도면이다.
도 4 내지 도 8을 참조하면, 몇몇 실시예에 따른 이미지 센서는 제1 기판(110), 제1 배선 구조체(IS1), 제2 기판(220), 제2 배선 구조체(IS2), 제2 기판(220), 제2 배선 구조체(IS2), 표면 절연막(230), 컬러 필터(231, 232, 233), 컬러 필터 그리드(240a) 및 마이크로 렌즈(ML1, ML2)를 포함한다.
제1 기판(110)은 벌크 실리콘 또는 SOI(silicon-on-insulator)일 수 있다. 제1 기판(110)은 실리콘 기판일 수도 있고, 또는 다른 물질, 예를 들어, 실리콘 게르마늄, 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있다. 또는, 제1 기판(110)은 베이스 기판 상에 에피층이 형성된 것일 수도 있다.
제1 기판(110)은 서로 반대되는 제1 면(110a) 및 제2 면(110b)을 포함할 수 있다. 몇몇 실시예에서, 제1 기판(110)의 제1 면(110a)은 제2 기판(220)의 제4 면(220b)과 대향되는 면일 수 있다.
제1 기판(110) 상에는 복수의 전자 소자들이 형성될 수 있다. 예를 들어, 제1 기판(110)의 제1 면(110a) 상에 제2 전자 소자(TR2)가 형성될 수 있다. 제1 전자 소자(TR1)는 센서 어레이 영역(SARa)과 전기적으로 연결되어, 센서 어레이 영역(SARa)의 각각의 단위 픽셀과 전기적 신호를 송수신할 수 있다. 예를 들어, 제1 전자 소자(TR1)는 도 1의 컨트롤 레지스터 블록(20), 타이밍 제네레이터(30), 로우(row) 드라이버(40), 액티브 픽셀 센서 어레이(APS), 리드 아웃 회로(60), 램프신호 생성기(70), 버퍼부(80)를 구성하는 전자 소자들을 포함할 수 있다.
제1 배선 구조체(IS1)는 제1 기판(110) 상에 형성될 수 있다. 예를 들어, 제1 배선 구조체(IS1)는 제1 기판(110)의 제1 면(110a)을 덮을 수 있다. 제1 기판(110) 및 제1 배선 구조체(IS1)는 제1 기판 구조체(100)를 구성할 수 있다.
제1 배선 구조체(IS1)는 제2 배선 구조체(IS2)에 부착될 수 있다. 예를 들어, 도 5에 도시된 것처럼, 제1 배선 구조체(IS1)의 상면은 제2 배선 구조체(IS2)의 바닥면에 부착될 수 있다.
제1 배선 구조체(IS1)는 하나 또는 복수의 배선들로 구성될 수 있다. 예를 들어, 제1 배선 구조체(IS1)는 제1 배선간 절연막(130) 및 제1 배선간 절연막(130) 내의 복수의 배선들(132, 134, 136)을 포함할 수 있다. 도 5에서, 제1 배선 구조체(IS1)를 구성하는 배선들의 층 수 및 그 배치 등은 예시적인 것일 뿐이고, 이에 제한되는 것은 아니다. 제1 배선간 절연막(130)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 실리콘 산화물보다 유전율이 낮은 저유전율(low-k) 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제1 배선 구조체(IS1)는 제2 배선 구조체(IS2)와 동일한 물질을 포함할 수도 있다.
제1 배선 구조체(IS1)의 배선들(132, 134, 136) 중 적어도 일부는 제1 전자 소자(TR1)와 접속될 수 있다. 몇몇 실시예에서, 제1 배선 구조체(IS1)는 센서 어레이 영역(SARa) 내의 제1 배선(132), 연결 영역(CR) 내의 제2 배선(134) 및 패드 영역(PR) 내의 제3 배선(136)을 포함할 수 있다. 몇몇 실시예에서, 제2 배선(134)은 연결 영역(CR) 내의 복수의 배선들 중 최상부의 배선일 수 있고, 제3 배선(136)은 패드 영역(PR) 내의 복수의 배선들 중 최상부의 배선일 수 있다.
제1 배선(132), 제2 배선(134) 및 제3 배선(136)은 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
제2 기판(220)은 반도체 기판일 수 있다. 예를 들어, 제2 기판(220)은 벌크 실리콘 또는 SOI(silicon-on-insulator)일 수 있다. 제2 기판(220)은 실리콘 기판일 수도 있고, 또는 다른 물질, 예를 들어, 실리콘 게르마늄, 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있다. 또는, 제2 기판(220)은 베이스 기판 상에 에피층이 형성된 것일 수도 있다.
제2 기판(220)은 서로 반대되는 제3 면(220a) 및 제4 면(220b)을 포함할 수 있다. 후술되는 실시예들에서, 제3 면(220a)은 제2 기판(220)의 후면(back side)으로 지칭될 수 있고, 제4 면(220b)은 제2 기판(220)의 전면(front side)으로 지칭될 수 있다. 몇몇 실시예에서, 제2 기판(220)의 제3 면(220a)은 광이 입사되는 수광면일 수 있다. 즉, 몇몇 실시예에 따른 이미지 센서는 후면 조사형(BSI) 이미지 센서일 수 있다.
센서 어레이 영역(SARa)의 제2 기판(220)에는 복수의 단위 픽셀 영역(221)들이 형성될 수 있다. 각각의 복수의 단위 픽셀 영역(221) 상에 제1 마이크로 렌즈(ML1)와 제2 마이크로 렌즈(ML2)의 배치 및 컬러 필터(231, 232, 233)의 배치를 통해 제1 픽셀(PX1), 제2 픽셀(PX2)을 형성할 수 있다.
예를 들어, 도 3에 도시된 것처럼, 수광 영역(APS) 내에는 제1 방향(X) 및 제2 방향(Y)을 포함하는 평면에서 2차원적으로(예를 들어, 행렬 형태로) 배열되는 복수의 픽셀들(PX1, PX2)이 형성될 수 있다.
소자 분리막(222A)은 센서 어레이 영역(SARa)의 제2 기판(220) 내에서 메쉬 형태의 격자 모양으로 형성될 수 있다. 소자 분리막(222A)은 예를 들어, 제2 기판(220)이 패터닝되어 형성된 깊은 트렌치(deep trench) 내에 절연 물질이 매립되어 형성될 수 있다. 몇몇 실시예에서, 소자 분리막(222A)은 제2 기판(220)을 관통할 수 있다. 예를 들어, 도 5에 도시된 것처럼, 소자 분리막(222A)은 제3 면(220a)으로부터 제2 면(220b)까지 연장될 수 있다.
소자 분리막(222A)은 복수의 단위 픽셀 영역(221)들을 정의할 수 있다. 소자 분리막(222A)은 평면적 관점에서 메쉬 형태의 격자 모양으로 형성되어 복수의 픽셀들(PX1, PX2)을 서로 분리할 수 있다. 실시예에 따라 각각의 단위 픽셀 영역(221)의 직경(D)은 0.5um 내지 0.9um 범위 내에 있을 수 있으며, 소자 분리막(222A)은 제2 폭(W2)만큼의 두께를 가질 수 있다.
예를 들어, 도 7 도시된 것처럼, 수광 영역(APSa)내에서 따라 배열되는 단위 픽셀 영역(221)을 서로 분리할 수 있다. 이에 따라, 소자 분리막(222A)은 평면적 관점에서 각각의 단위 픽셀 영역(221)을 둘러싸도록 형성될 수 있다. 소자 분리막(222A)은 서로 인접한 단위 픽셀 영역(221)을 포함하는 제2 픽셀(PX2) 내에서 제1 광전 변환 소자(PD1)와 제2 광전 변환 소자(PD2) 사이에 배치되어 제1 광전 변환 소자(PD1)와 제2 광전 변환 소자(PD2)를 분리할 수 있다.
몇몇 실시예에서, 소자 분리막(222A)은 절연 스페이서막(222A_1) 및 필링 도전막(222A_2)을 포함할 수 있다. 절연 스페이서막(222A_1)은 제2 기판(220)내에 형성되는 트렌치의 측면을 따라 연장될 수 있다. 필링 도전막(222A_2)은 절연 스페이서막(222A_1) 상에 형성되어 트렌치의 나머지 영역을 채울 수 있다.
몇몇 실시예에서, 절연 스페이서막(222A_1)은 제2 기판(220)보다 굴절률이 낮은 산화막을 포함할 수 있다. 예를 들어, 절연 스페이서막(222A_1)은 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 제2 기판(220)보다 굴절률이 낮은 절연 스페이서막(222A_1)은 광전 변환 소자(PD)로 비스듬히 입사되는 광을 굴절 또는 반사시킬 수 있다. 또한, 절연 스페이서막(222A_1)은 입사광에 의해 특정 단위 픽셀에서 생성된 광전하들이 랜덤 드리프트(random drift)에 의해 인접하는 단위 픽셀으로 이동하는 것을 방지할 수 있다. 즉, 절연 스페이서막(222A_1)은 광전 변환 소자(PD)의 수광률을 향상시킨다.
몇몇 실시예에서, 필링 도전막(124)은 도전 물질을 포함할 수 있다. 예를 들어, 필링 도전막(222A_2)은 폴리 실리콘(poly Si)을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 도전 물질을 포함하는 필링 도전막(222A_2)에 그라운드 전압 또는 마이너스 전압이 인가될 수 있다. 이에 따라, 몇몇 실시예에 따른 이미지 센서의 ESD(electrostatic discharge) 멍(bruise) 불량이 효과적으로 방지될 수 있다. 여기서, ESD 멍 불량이란, ESD 등에 의해 발생된 전하들이 기판의 표면(예를 들어, 제1 면(110a))에 축적됨으로써 생성되는 이미지에 멍과 같은 얼룩을 발생시키는 현상을 의미한다.
각각의 단위 픽셀은 광전 변환 소자(PD, PD1, PD2)를 포함할 수 있다. 광전 변환 소자(PD, PD1, PD2)는 수광 영역(APSa)의 제2 기판(220) 내에 형성될 수 있다. 광전 변환 소자(PD, PD1, PD2)는 외부로부터 입사되는 광의 양에 비례하여 전하를 생성할 수 있다. 몇몇 실시예에서, 차광 영역(OB)의 일부 내에는 광전 변환 소자(PD)가 형성되지 않을 수 있다. 예를 들어, 광전 변환 소자(PD, PD1, PD2)는 수광 영역(APS)에 인접하는 차광 영역(OB)의 제2 기판(220) 내에 형성될 수 있으나, 수광 영역(APSa)으로부터 이격되는 차광 영역(OB)의 제2 기판(220) 내에는 형성되지 않을 수 있다.
광전 변환 소자(PD, PD1, PD2)는 예를 들어, 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(pinned photo diode), 유기 포토 다이오드(organic photo diode), 퀀텀닷(quantum dot) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
각각의 단위 픽셀은 제2 전자 소자(TR2)를 포함할 수 있다. 몇몇 실시예에서, 제2 전자 소자(TR2)는 제2 기판(220)의 제4 면(220b) 상에 형성될 수 있다. 제2 전자 소자(TR2)는 광전 변환 소자(PD, PD1, PD2)와 연결되어 전기적 신호를 처리하기 위한 다양한 트랜지스터들을 구성할 수 있다. 예를 들어, 제2 전자 소자(TR2)는 후술할 도 9에 관한 설명에서 설명할 전송 트랜지스터(TX), 리셋 트랜지스터(RX), 소스 팔로워 트랜지스터(SF) 또는 선택 트랜지스터(SEL) 등의 트랜지스터들을 구성할 수 있다.
몇몇 실시예에서, 제2 전자 소자(TR2)는 수직형(vertical) 전송 트랜지스터를 포함할 수 있다. 예를 들어, 상술한 전송 트랜지스터(TX)를 구성하는 제2 전자 소자(TR2)는 그 일부가 제2 기판(220) 내로 연장될 수 있다. 이와 같은 전송 트랜지스터(TX)는 단위 픽셀의 면적을 축소시킬 수 있어 이미지 센서의 고집적화를 가능하게 할 수 있다.
제2 배선 구조체(IS2)는 제2 기판(220) 상에 형성될 수 있다. 예를 들어, 제2 배선 구조체(IS2)는 제2 기판(220)의 제4 면(220b)을 덮을 수 있다. 제2 기판(220) 및 제2 배선 구조체(IS2)는 제2 기판 구조체(200)를 구성할 수 있다.
제2 배선 구조체(IS2)는 하나 또는 복수의 배선들로 구성될 수 있다. 예를 들어, 제2 배선 구조체(IS2)는 제2 배선간 절연막(210) 및 제2 배선간 절연막(210) 내의 복수의 배선들(212, 214)을 포함할 수 있다. 도 5에서, 제2 배선 구조체(IS2)를 구성하는 배선들의 층 수 및 그 배치 등은 예시적인 것일 뿐이다. 제2 배선간 절연막(210)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 실리콘 산화물보다 유전율이 낮은 저유전율(low-k) 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제2 배선 구조체(IS2)는 센서 어레이 영역(SARa) 내의 제4 배선(212) 및 연결 영역(CR) 내의 제5 배선(214)을 포함할 수 있다. 제4 배선(212)은 센서 어레이 영역(SARa)의 단위 픽셀과 전기적으로 연결될 수 있다. 예를 들어, 제4 배선(212) 은 제2 전자 소자(TR2)와 접속될 수 있다. 제5 배선(214)은 센서 어레이 영역(SARa)으로부터 연장될 수 있다. 예를 들어, 제 제5 배선(214)은 제4 배선(212)의 적어도 일부와 전기적으로 연결될 수 있다. 이에 따라, 제5 배선(214)은 센서 어레이 영역(SARa)의 단위 픽셀과 전기적으로 연결될 수 있다.
제4 배선(212) 및 제5 배선(214)은 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
표면 절연막(230)은 제2 기판(220)의 제3 면(220a) 상에 형성될 수 있다. 표면 절연막(230)은 제2 기판(220)의 제3 면(220a)을 따라 연장될 수 있다. 몇몇 실시예에서, 표면 절연막(230)의 적어도 일부는 소자 분리막(222A)과 접촉할 수 있다.
표면 절연막(230)은 절연 물질을 포함할 수 있다. 예를 들어, 표면 절연막(230)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 하프늄 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 도면에서 표면 절연막(230)은 단일막으로 도시되었지만 이에 제한되지 않으며, 실시예에 따라 표면 절연막(230)은 다중막으로 형성될 수 있다.
표면 절연막(230)은 반사 방지막으로 기능하여, 제2 기판(220)으로 입사되는 광의 반사를 방지함으로써 광전 변환 소자(PD, PD1, PD2)의 수광률을 향상시킬 수 있다. 또한, 표면 절연막(140)은 평탄화막으로 기능하여, 후술되는 컬러 필터(231, 232, 234) 및 마이크로 렌즈(ML1, ML2)를 균일한 높이로 형성할 수 있다.
컬러 필터(231, 232, 233)는 수광 영역(APS)의 표면 절연막(230) 상에 형성될 수 있다. 몇몇 실시예에서, 컬러 필터(231, 232, 233)는 픽셀(PX1, PX2)에 대응되도록 배열될 수 있다.
예를 들어, 복수의 컬러 필터(231, 232, 233)들은 제1 방향(X) 및 제2 방향(Y)을 포함하는 평면에서 2차원적으로 배열될 수 있다.
제1 컬러 필터(231)는 제1 픽셀(PX1) 내에 배치되며 제1 픽셀(PX1)에 포함되는 복수의 단위 픽셀 영역(221)에 걸쳐서 배치될 수 있다. 즉, 제1 컬러 필터(231)는 제2 기판(220)과 수직한 제3 방향(z)으로 제1 광전 변환 소자(PD1) 및 제2 광전 변환 소자(PD2)와 중첩될 수 있다.
제2 및 제3 컬러 필터(232, 233)은 제2 픽셀(PX2) 내에 배치되며 제2 픽셀(PX2)에 포함되는 단위 픽셀 영역(221)상에 배치될 수 있다. 즉, 제1 컬러 필터(231)는 제2 기판(220)과 수직한 제3 방향(z)으로 제1 광전 변환 소자(PD1) 및 제2 광전 변환 소자(PD2)와 중첩될 수 있다.
컬러 필터(231, 232, 233)는 픽셀에 따라 다양한 컬러 필터를 가질 수 있다. 예를 들어, 컬러 필터(231, 232, 233)는 레드(red) 컬러 필터, 그린(green) 컬러 필터 및 블루(blue) 컬러 필터를 포함하는 베이어 패턴(bayer pattern)으로 배열될 수 있다.
몇몇 실시예에서 제1 컬러 필터(231)는 그린 컬러 필터이고, 제2 컬러 필터(232)는 레드 컬러 필터이고, 제3 컬러 필터(233)는 블루 컬러 필터일 수 있으나, 이는 예시적인 것으로 본원 기술적 사상은 상기 필터 배치에 제한되지 않는다.
실시예에 따라 컬러 필터(231, 232, 233)는 옐로우 필터(yellow filter), 마젠타 필터(magenta filter) 및 시안 필터(cyan filter)를 포함할 수도 있고, 화이트 필터(white filter)를 더 포함할 수도 있다.
도 6 및 8을 참조하면, 컬러 필터 그리드(240a)는 각각의 컬러 필터(231, 232, 233) 사이에 배치될 수 있고, 컬러 필터(231, 232, 233)가 배치되는 영역을 정의할 수 있다. 즉, 컬러 필터 그리드(240a) 사이 공간에 각각의 컬러 필터(231, 232, 233)가 배치될 수 있다.
컬러 필터 그리드(240a)는 저굴절율 물질층(241_1, 241_2)과 하부 금속층(242_1, 242_2)를 포함할 수 있다. 저굴절율 물질층(241_1, 241_2)은 실리콘(Si)보다 굴절률이 낮은 저굴절률(low refractive index) 물질을 포함할 수 있다. 예를 들어, 저굴절율 물질층(241_1, 241_2)은 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물, SICOH 및 이들의 조합 중 적어도 하나를 포함할 수 있으며, 실시예에 따라, 저굴절율 물질층(241_1, 241_2)은 상기 물질들에 보이드(void)를 포함한 다공성층 구조일 수 있다. 상기 다공성층 구조를 통해 컬러 필터(231, 232, 233) 대비 더 낮은 굴절률을 갖으면서도 광손실이 없어질 수 있으며, 굴절률이 낮을수록 얻고자 하는 beam focus 효과를 통한 AF 분리비 상승이 커질 수 있다. 저굴절률 물질을 포함하는 저굴절율 물질층(241_1, 241_2)은 이미지 센서로 비스듬히 입사되는 광을 굴절 또는 반사시킴으로써 이미지 센서의 품질을 향상시킬 수 있다.
저굴절율 물질층(241_1, 241_2)은 제1 두께(d1)를 가지고, 실시예에 따라 200nm 내지 500nm일 수 있으며, 특히 단위 픽셀 영역(221)의 직경(D1)이 0.64um인 경우 제1 두께(d1)가 350nm 내지 390nm 범위 내에 있을 때 이미지 센서(10)의 AF 분리비가 최적화될 수 있다. 저굴절율 물질층(241_1, 241_2)의 하부에 하부 금속층(242_1, 242_2)을 포함하는 경우 제1 두께(d1)가 200nm 내지 300nm 범위 내에 있을 때 이미지 센서(10)의 AF 분리비가 최적화될 수 있다.
하부 금속층(242_1, 242_2)은 텅스텐(W), 알루미늄(Al), Ti, TiN, Ta, TaN 등을 포함할 수 있으나, 본원 발명의 기술적 사상은 이에 제한되지 않는다. 하부 금속층(242_1, 242_2)의 제2 두께(d2)는 3nm 내지 100nm 범위 내에 있을 때 이미지 센서(10)의 AF 분리비가 최적화될 수 있다.
컬러 필터 그리드(240a)는 제1 부분(240_1) 및 제2 부분(240_1)을 포함할 수 있다. 컬러 필터 그리드(240a)는 제1 부분(240_1)을 통해 제2 픽셀(PX2) 상에 배치되는 제2 컬러 필터(232) 및 제3 컬러 필터(233) 사이를 분리할 수 있다. 제1 부분(240_1)은 소자 분리막(222A)의 두께와 동일한 제2 폭(W2)을 가질 수 있으며, 소자 분리막(222A)과 평면적 관점에서 중첩되어 정렬(align)될 수 있다. 따라서, 제1 부분(240_1)은 각각의 단위 픽셀 영역(221)과 비중첩되도록 배치될 수 있다.
컬러 필터 그리드(240a)의 제2 부분(240_2)을 통해 제1 픽셀(PX1) 상에 배치되는 제1 컬러 필터(231)와 제2 픽셀(PX2) 상에 배치되는 제2 컬러 필터(232) 및 제3 컬러 필터(233)의 사이를 분리할 수 있다. 제2 부분(240_2)은 제1 폭(W1)을 가질 수 있으며 제1 폭(W1)보다 제3 폭(W3)만큼 클 수 있다. 제2 부분(240_2)은 제2 폭(W2)만큼 소자 분리막(222A)과 중첩될 수 있으며, 제1 픽셀(PX1)을 향해 제3 폭(W3)만큼 돌출될 수 있다.
제2 부분(240_2)은 제2 픽셀(PX2) 내 단위 픽셀 영역(221)과 평면적 관점에서 제2 픽셀(PX2) 양측에서 제3 폭(W3)만큼 중첩될 수 있으며, 제3 방향(z)으로 제2 기판(220)과 수직하게 단위 픽셀 영역(221)과 중첩될 수 있다.
몇몇 실시예에서, 표면 절연막(230) 및 컬러 필터 그리드(240a) 상에 제1 보호막(245)이 형성될 수 있다. 제1 보호막(245)은 표면 절연막(230)과 컬러 필터(231, 232, 233) 사이 및 컬러 필터 그리드(240a)와 컬러 필터(231, 232, 233) 사이에 개재될 수 있다. 예를 들어, 제1 보호막(245)은 표면 절연막(230)의 상면, 컬러 필터 그리드(240a)의 측면 및 상면의 프로파일을 따라 연장될 수 있다.
제1 보호막(245)은 예를 들어, 알루미늄 산화물을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제1 보호막(245)은 표면 절연막(230)및 컬러 필터 그리드(240a)의 손상을 방지할 수 있다.
마이크로 렌즈(ML1, ML2)는 컬러 필터(231, 232, 233) 상에 형성될 수 있다. 마이크로 렌즈(ML1, ML2)는 각각의 픽셀(PX1, PX2)에 대응되도록 배열될 수 있다. 예를 들어, 마이크로 렌즈(ML1, ML2)는 제1 방향(X) 및 제2 방향(Y)을 포함하는 평면에서 2차원적으로 배열될 수 있다. 제1 마이크로 렌즈(ML1)는 제1 픽셀(PX1) 상에 배치되고, 제2 마이크로 렌즈(ML2)는 제2 픽셀(PX2) 상에 배치될 수 있다.
제1 마이크로 렌즈(ML1)는 제1 픽셀(PX1) 내에 복수의 단위 픽셀 영역(221)에 걸쳐서 배치될 수 있고, 제2 마이크로 렌즈(ML2)는 제2 픽셀(PX2) 내에 복수의 단위 픽셀 영역(221)에 걸쳐서 배치될 수 있다.
제1 마이크로 렌즈(ML1)는 슈퍼 PD 렌즈이고, 따라서 제1 마이크로 렌즈(ML1)의 장축의 길이는 노멀 픽셀의 렌즈인 제2 마이크로 렌즈(ML2)의 직경 길이의 두 배이고, 제2 기판(220)을 기준으로 제1 마이크로 렌즈(ML1)의 최고점의 높이는 제2 마이크로 렌즈(ML2)의 최고점의 높이보다 높게 배치될 수 있다.
마이크로 렌즈(ML1, ML2)는 볼록한 형상을 가지며, 소정의 곡률 반경을 가질 수 있다. 이에 따라, 마이크로 렌즈(ML1, ML2)는 광전 변환 소자(PD)에 입사되는 광을 집속시킬 수 있다. 마이크로 렌즈(ML1, ML2)는 예를 들어, 광투과성 수지를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 마이크로 렌즈(ML1, ML2) 상에 제2 보호막(255)이 형성될 수 있다. 제2 보호막(255)은 마이크로 렌즈(ML1, ML2)의 표면을 따라 연장될 수 있다. 제2 보호막(255)은 예를 들어, 무기물 산화막을 포함할 수 있다. 예를 들어, 제2 보호막(255)은 실리콘 산화물, 티타늄 산화물, 지르코늄 산화물, 하프늄 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제2 보호막(255)은 저온 산화물(LTO; low temperature oxide)을 포함할 수 있다.
제2 보호막(255)은 외부로부터 마이크로 렌즈 마이크로 렌즈(ML1, ML2)를 보호할 수 있다. 예를 들어, 제2 보호막(255)은 무기물 산화막을 포함함으로써, 유기 물질을 포함하는 마이크로 렌즈(ML1, ML2)를 보호할 수 있다. 또한, 제2 보호막(255)은 마이크로 렌즈(ML1, ML2)의 집광 능력을 향상시킬 수 있다. 예를 들어, 제2 보호막(255)은 마이크로 렌즈(ML1, ML2)들 사이의 공간을 채움으로써, 마이크로 렌즈(ML1, ML2)들 사이의 공간으로 도달하는 입사광의 반사, 굴절, 산란 등을 감소시킬 수 있다.
다시 도 5를 참조하면, 몇몇 실시예에 따른 이미지 센서는 제1 연결 구조체(350), 제2 연결 구조체(450) 및 제3 연결 구조체(550)를 더 포함할 수 있다.
제1 연결 구조체(350)는 차광 영역(OB) 내에 형성될 수 있다. 제1 연결 구조체(350)는 차광 영역(OB)의 표면 절연막(140) 상에 형성될 수 있다. 제1 연결 구조체(350)는 소자 분리막(222A)과 접촉할 수 있다. 예를 들어, 차광 영역(OB)의 제2 기판(220) 및 표면 절연막(230) 내에, 소자 분리막(222A)을 노출시키는 제1 트렌치(355t)가 형성될 수 있다. 제1 연결 구조체(350)는 제1 트렌치(355t) 내에 형성되어 차광 영역(OB) 내의 소자 분리막(222A)과 접촉할 수 있다. 몇몇 실시예에서, 제1 연결 구조체(350)는 제1 트렌치(355t)의 측면 및 하면의 프로파일을 따라 연장될 수 있다.
몇몇 실시예에서, 제1 연결 구조체(350)는 소자 분리막(222A)과 전기적으로 연결되어 픽셀 분리 패턴(120)에 그라운드 전압 또는 마이너스 전압을 인가할 수 있다. 이에 따라, ESD 등에 의해 발생된 전하들은 소자 분리막(222A)을 통해 제1 연결 구조체(350)으로 배출될 수 있고, ESD 멍 불량이 효과적으로 방지될 수 있다.
제1 연결 구조체(350)는 제1 트렌치(355t) 내에 차례로 적층되는 티타늄(Ti)막, 티타늄 질화물(TiN)막 및 텅스텐(W)막을 포함할 수 있다.
몇몇 실시예에서, 제1 연결 구조체(350) 상에, 제1 트렌치(355t)를 채우는 제1 패드(355)가 형성될 수 있다. 제1 패드(355)는 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제1 보호막(245)은 제1 연결 구조체(350) 및 제1 패드(355)를 덮을 수 있다. 예를 들어, 제1 보호막(245)은 제1 연결 구조체(350) 및 제1 패드(355)의 프로파일을 따라 연장될 수 있다.
제2 연결 구조체(450)는 연결 영역(CR) 내에 형성될 수 있다. 제2 연결 구조체(450)는 연결 영역(CR)의 표면 절연막(230) 상에 형성될 수 있다. 제2 연결 구조체(450)는 제1 기판 구조체(100)와 제2 기판 구조체(200)를 전기적으로 연결할 수 있다. 예를 들어, 연결 영역(CR)의 제1 기판 구조체(100) 및 제2 기판 구조체(200) 내에, 제2 배선(134)과 제5 배선(214)을 노출시키는 제2 트렌치(455t)가 형성될 수 있다. 제2 연결 구조체(450)는 제2 트렌치(455t) 내에 형성되어 제2 배선(134)과 제5 배선(214)을 연결할 수 있다. 몇몇 실시예에서, 제2 연결 구조체(450)는 제2 트렌치(455t)의 측면 및 하면의 프로파일을 따라 연장될 수 있다.
몇몇 실시예에서, 제2 연결 구조체(450)는 제2 트렌치(455t) 내에 차례로 적층되는 티타늄(Ti)막, 티타늄 질화물(TiN)막 및 텅스텐(W)막을 포함할 수 있다.
몇몇 실시예에서, 제1 보호막(245)은 제2 연결 구조체(450)를 덮을 수 있다. 예를 들어, 제1 보호막(245)은 제2 연결 구조체(450)의 프로파일을 따라 연장될 수 있다.
몇몇 실시예에서, 제2 연결 구조체(450) 상에, 제2 트렌치(455t)를 채우는
제1 필링 절연막(460)이 형성될 수 있다. 제1 필링 절연막(460)은 예를 들어, 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
제3 연결 구조체(550)는 패드 영역(PR) 내에 형성될 수 있다. 제3 연결 구조체(550)는 패드 영역(PR)의 표면 절연막(140) 상에 형성될 수 있다. 제3 연결 구조체(550)는 제1 기판 구조체(100)와 외부 장치 등을 전기적으로 연결될 수 있다.
예를 들어, 패드 영역(PR)의 제1 기판 구조체(100) 및 제2 기판 구조체(200) 내에, 제3 배선(136)을 노출시키는 제3 트렌치(550t)가 형성될 수 있다. 제3 연결 구조체(550)는 제3 트렌치(550t) 내에 형성되어 제3 배선(136)과 접촉할 수 있다.
또한, 패드 영역(PR)의 제2 기판(220) 내에, 제4 트렌치(555t)가 형성될 수 있다. 제3 연결 구조체(550)는 제4 트렌치(555t) 내에 형성되어 노출될 수 있다. 몇몇 실시예에서, 제3 연결 구조체(550)는 제3 트렌치(550t) 및 제4 트렌치(555t)의 측면 및 하면의 프로파일을 따라 연장될 수 있다.
몇몇 실시예에서, 제3 연결 구조체(550) 상에, 제3 트렌치(550t)를 채우는 제2 필링 절연막(560)이 형성될 수 있다. 제2 필링 절연막(560)은 예를 들어, 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제3 연결 구조체(550) 상에, 제4 트렌치(555t)를 채우는 제2 패드(555)가 형성될 수 있다. 제2 패드(555)는 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제3 연결 구조체(550)는 제3 트렌치(550t) 내에 차례로 적층되는 티타늄(Ti)막, 티타늄 질화물(TiN)막 및 텅스텐(W)막을 포함할 수 있다.
몇몇 실시예에서, 제1 보호막(245)은 제3 연결 구조체(550)를 덮을 수 있다. 예를 들어, 제1 보호막(245)은 제3 연결 구조체(550)의 프로파일을 따라 연장될 수 있다. 몇몇 실시예에서, 제1 보호막(245)은 제2 패드(555)를 노출시킬 수 있다.
몇몇 실시예에서, 제2 기판(220) 내에 소자 분리 패턴(115)이 형성될 수 있다. 예를 들어, 제2 기판(220) 내에 제5 트렌치(115t)가 형성될 수 있다. 소자 분리 패턴(115)은 제5 트렌치(115t) 내에 형성될 수 있다.
도 5에서, 소자 분리 패턴(115)은 패드 영역(PR)의 제3 연결 구조체(550)의 주변에만 형성되는 것으로 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 소자 분리 패턴(115)은 차광 영역(OB)의 제1 연결 구조체(350)의 주변 또는 연결 영역(CR)의 제2 연결 구조체(450)의 주변에도 형성될 수 있음은 물론이다.
소자 분리 패턴(115)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 하프늄 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 소자 분리 패턴(115)은 표면 절연막(230)과 동일 레벨에서 형성될 수 있다.
몇몇 실시예에서, 제1 연결 구조체(350) 및 제2 연결 구조체(450) 상에 제4 컬러 필터(234C)가 형성될 수 있다. 예를 들어, 제4 컬러 필터(234C)는 차광 영역(OB) 및 연결 영역(CR) 내의 제1 보호막(245)의 일부를 덮도록 형성될 수 있다.
제4 컬러 필터(234C)는 예를 들어, 청색(blue) 컬러 필터를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제4 컬러 필터(234C) 상에 제3 보호막(380)이 형성될 수 있다. 예를 들어, 제3 보호막(380)은 차광 영역(OB), 연결 영역(CR) 및 패드 영역(PR) 내의 제1 보호막(245)의 일부를 덮도록 형성될 수 있다. 몇몇 실시예에서, 제2 보호막(255)은 제3 보호막(380)의 표면을 따라 연장될 수 있다. 제3 보호막(380)은 예를 들어, 광투과성 수지를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제3 보호막(380)은 마이크로 렌즈(180)와 동일한 물질을 포함할 수 있다.
몇몇 실시예에서, 제2 보호막(255) 및 제3 보호막(380)은 제2 패드(555)를 노출시킬 수 있다. 예를 들어, 제2 보호막(255) 및 제3 보호막(380) 내에, 제2 패드(555)를 노출시키는 노출 개구(ER)가 형성될 수 있다. 이에 따라, 제2 패드(555)는 외부 장치 등과 접속되어, 몇몇 실시예에 따른 이미지 센서와 외부 장치 간의 전기적 신호를 송수신하도록 구성될 수 있다.
도 9은 본 발명의 몇몇 실시예들에 따른 이미지 센서(10)의 단위 픽셀을 설명하기 위한 예시적인 회로도이다.
도 9을 참조하면, 복수의 픽셀(PX)은 매트릭스 형태로 배열될 수 있다. 복수의 픽셀(PX) 각각은 전송 트랜지스터(TX)와 로직 트랜지스터들(RX, SX, DX)을 포함할 수 있다. 여기서, 로직 트랜지스터들은 리셋 트랜지스터(RX), 선택 트랜지스터(SX), 및 드라이브 트랜지스터(DX)(또는 소스 팔로워 트랜지스터)를 포함할 수 있다. 리셋 트랜지스터(RX)는 리셋 게이트(RG)를 포함하고, 선택 트랜지스터(SX)는 선택 게이트(SG)를 포함하며, 전송 트랜지스터(TX)는 전송 게이트(TG)를 포함할 수 있다.
복수의 픽셀(PX) 각각은 광전 변환 소자(PD) 및 플로팅 확산 영역(FD)을 더 포함할 수 있다. 광전 변환 소자(PD)는 도 5에서 설명한 광전 변환 소자(PD, PD1, PD2)에 대응될 수 있다. 광전 변환 소자(PD)는 외부에서 입사된 빛의 양에 비례하여 광전하들을 생성 및 축적할 수 있고, 포토 다이오드, 포토 트랜지스터(phototransistor), 포토 게이트, 핀드 포토 다이오드(Pinned Photo Diode; PPD) 및 이들의 조합이 사용될 수 있다.
전송 게이트(TG)는 광전 변환 소자(PD)에서 생성된 전하를 플로팅 확산 영역(FD)으로 전송할 수 있다. 플로팅 확산 영역(FD)은 광전 변환 소자(PD)에서 생성된 전하를 전송받아 누적으로 저장할 수 있다. 플로팅 확산 영역(FD)에 축적된 광전하들의 양에 따라 드라이브 트랜지스터(DX)가 제어될 수 있다.
리셋 트랜지스터(RX)는 플로팅 확산 영역(FD)에 축적된 전하들을 주기적으로 리셋시킬 수 있다. 리셋 트랜지스터(RX)의 드레인 전극은 플로팅 확산 영역(FD)과 연결되며 소스 전극은 전원 전압(VDD)에 연결된다. 리셋 트랜지스터(RX)가 턴-온(turn-on)되면, 리셋 트랜지스터(RX)의 소스 전극과 연결된 전원 전압(VDD)이 상기 플로팅 확산 영역(FD)로 전달된다. 리셋 트랜지스터(RX)가 턴-온될 때 플로팅 확산 영역(FD)에 축적된 전하들이 배출되어 플로팅 확산 영역(FD)이 리셋될 수 있다.
드라이브 트랜지스터(DX)는 복수의 픽셀(PX) 외부에 위치하는 전류원(도시 생략)과 연결되어 소스 팔로워 버퍼 증폭기(source follower buffer amplifier)로 기능하고, 플로팅 확산 영역(FD)에서의 전위 변화를 증폭하고 이를 출력 라인(VOUT)으로 출력한다.
선택 트랜지스터(SX)는 행 단위로 복수의 픽셀(PX)을 선택할 수 있고, 선택 트랜지스터(SX)가 턴-온될 때 전원 전압(VDD)이 드라이브 트랜지스터(DX)의 소스 전극으로 전달될 수 있다.
도 10은 본 발명의 또 다른 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다.
이하에서, 도 10를 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서 내 센서 어레이 영역(SARb)을 설명한다. 도 6에 도시된 이미지 센서 내 센서 어레이 영역(SARa)들과의 차이점을 중심으로 설명한다.
도 6의 컬러 필터 그리드(240a)와 비교하였을 때, 센서 어레이 영역(SARb)은 단일층의 저굴절율 물질층(241_1, 241_2)을 포함하는 컬러 필터 그리드를 포함한다. 따라서, 표면 절연막(230)의 상부에 저굴절율 물질층(241_1, 241_2)가 배치될 수 있다.
단위 픽셀 영역(221)의 직경(D1)이 0.64um인 경우 저굴절율 물질층(241_1, 241_2)의 두께는 350nm 내지 390nm 범위 내에 있을 때, 이미지 센서(10)의 AF 분리비 성능이 최적화될 수 있다.
도 11은 본 발명의 또 다른 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다.
이하에서, 도 11를 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서 내 센서 어레이 영역(SARc)을 설명한다. 도 6에 도시된 이미지 센서 내 센서 어레이 영역(SARa)들과의 차이점을 중심으로 설명한다.
도 6의 컬러 필터(231, 232, 233)의 배치와 비교하였을 때, 컬러 필터 그리드(240a) 상부에 컬러 필터(231', 232', 233')의 일부가 배치될 수 있다. 따라서, 컬러 필터(231', 232', 233')의 일부는 제1 보호막(245)의 최상면보다 높게 배치될 수 있다.
몇몇 실시예에 따른 컬러 필터(231', 232', 233')는 컬러 필터 그리드(240a)와 마이크로 렌즈(ML1, ML2) 사이에 배치될 수 있고, 평면적 관점에서 컬러 필터(231', 232', 233')간의 경계면은 마이크로 렌즈(ML1, ML2)의 경계면과 정렬(align)될 수 있다.
도 12 내지 도 14은 본 발명의 또 다른 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면들이다.
이하에서, 도 12 내지 14를 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서 내 센서 어레이 영역(SARd)을 설명한다. 도 3 내지 4에 도시된 이미지 센서 내 센서 어레이 영역(SARa)들과의 차이점을 중심으로 설명한다.
도 3의 제1 및 제2 픽셀(PX1, PX2)의 배치와 비교하였을 때, 슈퍼 PD(Phase Detection) 픽셀인 제1 픽셀(PX1)이 제2 방향(y)로 일렬로 배치될 수 있다. 따라서, 제1 픽셀(PX1)이 배치된 픽셀 열 사이에 제2 픽셀(PX2)들이 배치될 수 있다.
도 15은 본 발명의 또 다른 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다.
이하에서, 도 15를 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명한다. 도 5에 도시된 이미지 센서들과의 차이점을 중심으로 설명한다.
도 5의 소자 분리막(222A)과 비교하였을 때, 소자 분리막(222B)의 폭은 제2 기판(220)의 제4 면(220b)으로부터 제2 기판(220)의 제3 면(220a)을 향함에 따라 감소한다.
이는, 소자 분리막(222B)을 형성하기 위한 식각 공정의 특성에 기인할 수 있다. 예를 들어, 소자 분리막(222B)을 형성하기 위해 제2 기판(220)을 식각하는 공정은 제2 기판(220)의 제4 면(220b)에 대해 수행될 수 있다.
몇몇 실시예에서, 소자 분리 패턴(115)의 폭은 제2 기판(220)의 제3 면(220a)으로부터 제2 기판(220)의 제4 면(220b)을 향함에 따라 감소할 수 있다.
이는, 소자 분리 패턴(115)을 형성하기 위한 식각 공정의 특성에 기인할 수 있다. 예를 들어, 소자 분리 패턴(115)을 형성하기 위해 제2 기판(220)을 식각하는 공정은 제2 기판(220)의 제3 면(220a)에 대해 수행될 수 있다.
도 16은 본 발명의 또 다른 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다.
이하에서, 도 16를 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 이미지 센서를 설명한다. 도 15에 도시된 이미지 센서들과의 차이점을 중심으로 설명한다.
도 5의 소자 분리막(222A)과 비교하였을 때, 소자 분리막(222C)의 폭은 제2 기판(220)의 제3 면(220a)으로부터 제2 기판(220)의 제4 면(220b)을 향함에 따라 감소한다.
이는, 소자 분리막(222C)을 형성하기 위한 식각 공정의 특성에 기인할 수 있다. 예를 들어, 소자 분리막(222C)을 형성하기 위해 제2 기판(220)을 식각하는 공정은 제2 기판(220)의 제3 면(220a)에 대해 수행될 수 있다.
몇몇 실시예에서, 소자 분리막(222C)은 제2 기판(220)을 완전히 관통하지 않을 수 있다. 예를 들어, 소자 분리막(222C)은 제2 기판(220)의 제3 면(220a)으로부터 연장되지만, 제2 기판(220)의 제4 면(220b)까지 연장되지 않을 수 있다. 즉, 소자 분리막(222C)의 최하면은 제2 기판(220)의 제4 면(110b)으로부터 이격될 수 있다.
도 17는 본 발명의 몇몇 실시예들에 따른 이미지 센서의 효과를 설명하기 위한 그래프이다. 도 17은 컬러 필터 그리드(240a)의 제1 폭(W1)의 변화에 따라 이미지 센서(10)의 AF 분리비를 나타낸 그래프이다.
본원 발명에서 컬러 필터 그리드(240a)의 제1 폭(W1)은 제1 픽셀(PX1) 내부 방향으로 돌출되면서 연장되고, 컬러 필터 그리드(240a)의 제1 폭(W1)이 증가할수록 제1 픽셀(PX1) 내 단위 픽셀 영역(221)과 컬러 필터 그리드(240a)가 평면적 관점에서 중첩되는 영역이 증가한다.
도 17을 참조하면, 컬러 필터 그리드(240a)가 하부 금속층(242)을 포함하지 않은 경우 컬러 필터 그리드(240a)에 포함되는 제2 부분(240_2)의 제1 폭(W1)이 단위 픽셀 영역(221)의 직경(D)의 0.2배일 때 AF 분리비는 3.1이고, 컬러 필터 그리드(240a)의 제1 폭(W1)이 단위 픽셀 영역(221)의 직경(D)의 0.4배일 때 AF 분리비는 3.5이고, 컬러 필터 그리드(240a)의 제1 폭(W1)이 단위 픽셀 영역(221)의 직경(D)의 0.6배일 때 AF 분리비는 3.9이고, 컬러 필터 그리드(240a)가 하부 금속층(242)을 포함하지 않은 경우 AF 분리비의 4.05까지 상승한다.
컬러 필터 그리드(240a)가 하부 금속층(242)을 포함하는 경우 컬러 필터 그리드(240a)의 제1 폭(W1)이 단위 픽셀 영역(221)의 직경(D)의 0.2배일 때 AF 분리비는 3.65이고, 컬러 필터 그리드(240a)의 제1 폭(W1)이 단위 픽셀 영역(221)의 직경(D)의 0.4배일 때 AF 분리비는 4.4이고, 컬러 필터 그리드(240a)의 제1 폭(W1)이 단위 픽셀 영역(221)의 직경(D)의 0.6배일 때 AF 분리비는 5.1이고, 컬러 필터 그리드(240a)가 하부 금속층(242)을 포함하지 않은 경우 AF 분리비의 5.2까지 상승한다. 컬러 필터 그리드(240a)의 하부 금속층(242)는 단위 픽셀 영역(221)으로 집속될 광의 일부를 흡수할 수 있기 때문에, 컬러 필터 그리드(240a)가 하부 금속층(242)을 포함하는 경우 컬러 필터 그리드(240a)의 제1 폭(W1)이 상대적으로 좁아도 AF 분리비의 최고점에 도달할 수 있다.
하부 금속층(242)을 포함하는 컬러 필터 그리드(240a)의 제1 폭(W1)이 AF 분리비의 최고점에 도달하는 제1 폭(W1)보다 커질 경우, 하부 금속층(242)을 포함하지 않는 컬러 필터 그리드(240a)보다 AF 분리비가 감소하는 폭이 커질 수 있다.
이미지 센서가 고집적화됨에 따라, 단위 픽셀의 크기가 점점 작아지고 있고, 이에 따라 제1 픽셀(PX1)과 같은 슈퍼 PD 렌즈의 직경과 깊이(depth) 또한 작아지고 있다. 이에 따라 제1 픽셀(PX1)에 포함되는 슈퍼 PD 렌즈에 의한 초점 높이와 제2 픽셀(PX2) 내 노멀 렌즈에 의한 초점 높이를 일치시키기 어려워져 AF 분리비의 성능 열화가 발생할 수 있다.
저굴절율 물질층(241)을 포함하는 컬러 필터 그리드(240a)와 제1 픽셀(PX1) 내 단위 픽셀 영역(221)이 중첩시키면서 슈퍼 PD 렌즈에 의한 초점 높이를 조절할 수 있고, 하부 금속층(242)을 통해 단위 픽셀 영역(221)으로 집속되는 광량 또한 조절할 수 있다.
본원 발명의 몇몇 실시예들에서 컬러 필터 그리드(240a)에 포함되는 제2 부분(240_2)의 제1 폭(W1)을 조절하여 AF 분리비의 성능을 향상시킬 수 있다.
도 18는 본 발명의 몇몇 실시예들에 따른 멀티 카메라 모듈을 포함하는 전자 장치를 나타내는 블록도이다. 도 19은 도 18의 카메라 모듈의 상세 블록도이다.
도 18 및 19를 참조하면, 전자 장치(1000)는 카메라 모듈 그룹(1100), 애플리케이션 프로세서(1200), PMIC(1300) 및 외부 메모리(1400)를 포함할 수 있다.
카메라 모듈 그룹(1100)은 복수의 카메라 모듈(1100a, 1100b, 1100c)을 포함할 수 있다. 비록 도면에는 3개의 카메라 모듈(1100a, 1100b, 1100c)이 배치된 실시예가 도시되어 있으나, 실시예들이 이에 제한되는 것은 아니다. 몇몇 실시예에서, 카메라 모듈 그룹(1100)은 2개의 카메라 모듈만을 포함하도록 변형되어 실시될 수 있다. 또한, 몇몇 실시예에서, 카메라 모듈 그룹(1100)은 n개(n은 4 이상의 자연수)의 카메라 모듈을 포함하도록 변형되어 실시될 수도 있다.
이하, 도 19를 참조하여, 카메라 모듈(1100b)의 상세 구성에 대해 보다 구체적으로 설명할 것이나, 이하의 설명은 실시예에 따라 다른 카메라 모듈들(1100a, 1100c)에 대해서도 동일하게 적용될 수 있다.
도 19를 참조하면, 카메라 모듈(1100b)은 프리즘(1105), 광학 경로 폴딩 요소(Optical Path Folding Element, 이하, ˝OPFE˝)(1110), 액츄에이터(1130), 이미지 센싱 장치(1140) 및 저장부(1150)를 포함할 수 있다.
프리즘(1105)은 광 반사 물질의 반사면(1107)을 포함하여 외부로부터 입사되는 광(L)의 경로를 변형시킬 수 있다.
몇몇 실시예에서, 프리즘(1105)은 제1 방향(X)으로 입사되는 광(L)의 경로를 제1 방향(X)에 수직인 제2 방향(Y)으로 변경시킬 수 있다. 또한, 프리즘(1105)은 광 반사 물질의 반사면(1107)을 중심축(1106)을 중심으로 A방향으로 회전시키거나, 중심축(1106)을 B방향으로 회전시켜 제1 방향(X)으로 입사되는 광(L)의 경로를 수직인 제2 방향(Y)으로 변경시킬 수 있다. 이때, OPFE(1110)도 제1 방향(X)및 제2 방향(Y)과 수직인 제3 방향(Z)로 이동할 수 있다.
몇몇 실시예에서, 도시된 것과 같이, 프리즘(1105)의 A방향 최대 회전 각도는 플러스(+) A방향으로는 15도(degree)이하이고, 마이너스(-) A방향으로는 15도보다 클 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 프리즘(1105)은 플러스(+) 또는 마이너스(-) B방향으로 20도 내외, 또는 10도에서 20도, 또는 15도에서 20도 사이로 움직일 수 있고, 여기서, 움직이는 각도는 플러스(+) 또는 마이너스(-) B방향으로 동일한 각도로 움직이거나, 1도 내외의 범위로 거의 유사한 각도까지 움직일 수 있다.
몇몇 실시예에서, 프리즘(1105)은 광 반사 물질의 반사면(1106)을 중심축(1106)의 연장 방향과 평행한 제3 방향(예를 들어, Z방향)으로 이동할 수 있다.
OPFE(1110)는 예를 들어 m(여기서, m은 자연수)개의 그룹으로 이루어진 광학 렌즈를 포함할 수 있다. m개의 렌즈는 제2 방향(Y)으로 이동하여 카메라 모듈(1100b)의 광학 줌 배율(optical zoom ratio)을 변경할 수 있다. 예를 들어, 카메라 모듈(1100b)의 기본 광학 줌 배율을 Z라고할 때, OPFE(1110)에 포함된 m개의 광학 렌즈를 이동시킬 경우, 카메라 모듈(1100b)의 광학 줌 배율은 3Z 또는 5Z 이상의 광학 줌 배율로 변경될 수 있다.
액츄에이터(1130)는 OPFE(1110) 또는 광학 렌즈(이하, 광학 렌즈로 지칭)를 특정 위치로 이동시킬 수 있다. 예를 들어 액츄에이터(1130)는 정확한 센싱을 위해 이미지 센서(1142)가 광학 렌즈의 초점 거리(focal length)에 위치하도록 광학 렌즈의 위치를 조정할 수 있다.
이미지 센싱 장치(1140)는 이미지 센서(1142), 제어 로직(1144) 및 메모리(1146)를 포함할 수 있다. 이미지 센서(1142)는 광학 렌즈를 통해 제공되는 광(L)을 이용하여 센싱 대상의 이미지를 센싱할 수 있다. 제어 로직(1144)은 카메라 모듈(1100b)의 전반적인 동작을 제어할 수 있다. 예를 들어, 제어 로직(1144)은 제어 신호 라인(CSLb)을 통해 제공된 제어 신호에 따라 카메라 모듈(1100b)의 동작을 제어할 수 있다.
메모리(1146)는 캘리브레이션 데이터(1147)와 같은 카메라 모듈(1100b)의 동작에 필요한 정보를 저장할 수 있다. 캘리브레이션 데이터(1147)는 카메라 모듈(1100b)이 외부로부터 제공된 광(L)을 이용하여 이미지 데이터를 생성하는데 필요한 정보를 포함할 수 있다. 캘리브레이션 데이터(1147)는 예를 들어, 앞서 설명한 회전도(degree of rotation)에 관한 정보, 초점 거리(focal length)에 관한 정보, 광학 축(optical axis)에 관한 정보 등을 포함할 수 있다. 카메라 모듈(1100b)이 광학 렌즈의 위치에 따라 초점 거리가 변하는 멀티 스테이트(multi state) 카메라 형태로 구현될 경우, 캘리브레이션 데이터(1147)는 광학 렌즈의 각 위치별(또는 스테이트별) 초점 거리 값과 오토 포커싱(auto focusing)과 관련된 정보를 포함할 수 있다.
저장부(1150)는 이미지 센서(1142)를 통해 센싱된 이미지 데이터를 저장할 수 있다. 저장부(1150)는 이미지 센싱 장치(1140)의 외부에 배치될 수 있으며, 이미지 센싱 장치(1140)를 구성하는 센서 칩과 스택된(stacked) 형태로 구현될 수 있다. 몇몇 실시예에서, 저장부(1150)는 EEPROM(Electrically Erasable Programmable Read-Only Memory)으로 구현될 수 있으나 실시예들이 이에 제한되는 것은 아니다.
도 18과 도 19을 함께 참조하면, 몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 액추에이터(1130)를 포함할 수 있다. 이에 따라, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 그 내부에 포함된 액추에이터(1130)의 동작에 따른 서로 동일하거나 서로 다른 캘리브레이션 데이터(1147)를 포함할 수 있다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 하나의 카메라 모듈(예를 들어, 1100b)은 앞서 설명한 프리즘(1105)과 OPFE(1110)를 포함하는 폴디드 렌즈(folded lens) 형태의 카메라 모듈이고, 나머지 카메라 모듈들(예를 들어, 1100a, 1100c)은 프리즘(1105)과 OPFE(1110)가 포함되지 않은 버티칼(vertical) 형태의 카메라 모듈일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 하나의 카메라 모듈(예를 들어, 1100c)은 예를 들어, IR(Infrared Ray)을 이용하여 깊이(depth) 정보를 추출하는 버티컬 형태의 깊이 카메라(depth camera)일 수 있다. 이 경우, 애플리케이션 프로세서(1200)는 이러한 깊이 카메라로부터 제공받은 이미지 데이터와 다른 카메라 모듈(예를 들어, 1100a 또는 1100b)로부터 제공받은 이미지 데이터를 병합(merge)하여 3차원 깊이 이미지(3D depth image)를 생성할 수 있다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 적어도 두 개의 카메라 모듈(예를 들어, 1100a, 1100b)은 서로 다른 관측 시야(Field of View, 시야각)를 가질 수 있다. 이 경우, 예를 들어, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 적어도 두 개의 카메라 모듈(예를 들어, 1100a, 1100b)의 광학 렌즈가 서로 다를 수 있으나, 이에 제한되는 것은 아니다.
또한, 몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각의 시야각은 서로 다를 수 있다. 이 경우, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 포함된 광학 렌즈 역시 서로 다를 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 서로 물리적으로 분리되어 배치될 수 있다. 즉, 하나의 이미지 센서(1142)의 센싱 영역을 복수의 카메라 모듈(1100a, 1100b, 1100c)이 분할하여 사용하는 것이 아니라, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각의 내부에 독립적인 이미지 센서(1142)가 배치될 수 있다.
다시 도 18을 참조하면, 애플리케이션 프로세서(1200)는 이미지 신호 프로세서(1210), 메모리 컨트롤러(1220), 내부 메모리(1230)를 포함할 수 있다. 애플리케이션 프로세서(1200)는 복수의 카메라 모듈(1100a, 1100b, 1100c)과 분리되어 구현될 수 있다. 예를 들어, 애플리케이션 프로세서(1200)와 복수의 카메라 모듈(1100a, 1100b, 1100c)은 별도의 반도체 칩으로 서로 분리되어 구현될 수 있다.
이미지 신호 프로세서(1210)는 복수의 서브 이미지 프로세서(1212a, 1212b, 1212c), 이미지 생성기(1214) 및 카메라 모듈 컨트롤러(1216)를 포함할 수 있다.
이미지 신호 프로세서(1210)는 복수의 카메라 모듈(1100a, 1100b, 1100c)의 개수에 대응하는 개수의 복수의 서브 이미지 프로세서(1212a, 1212b, 1212c)를 포함할 수 있다.
각각의 카메라 모듈(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터는 서로 분리된 이미지 신호 라인(ISLa, ISLb, ISLc)를 통해 대응되는 서브 이미지 프로세서(1212a, 1212b, 1212c)에 제공될 수 있다. 예를 들어, 카메라 모듈(1100a)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLa)을 통해 서브 이미지 프로세서(1212a)에 제공되고, 카메라 모듈(1100b)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLb)을 통해 서브 이미지 프로세서(1212b)에 제공되고, 카메라 모듈(1100c)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLc)을 통해 서브 이미지 프로세서(1212c)에 제공될 수 있다. 이러한 이미지 데이터 전송은 예를 들어, MIPI(Mobile Industry Processor Interface)에 기반한 카메라 직렬 인터페이스(CSI; Camera Serial Interface)를 이용하여 수행될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
한편, 몇몇 실시예에서, 하나의 서브 이미지 프로세서가 복수의의 카메라 모듈에 대응되도록 배치될 수도 있다. 예를 들어, 서브 이미지 프로세서(1212a)와 서브 이미지 프로세서(1212c)가 도시된 것처럼 서로 분리되어 구현되는 것이 아니라 하나의 서브 이미지 프로세서로 통합되어 구현되고, 카메라 모듈(1100a)과 카메라 모듈(1100c)로부터 제공된 이미지 데이터는 선택 소자(예를 들어, 멀티플렉서) 등을 통해 선택된 후, 통합된 서브 이미지 프로세서에 제공될 수 있다.
각각의 서브 이미지 프로세서(1212a, 1212b, 1212c)에 제공된 이미지 데이터는 이미지 생성기(1214)에 제공될 수 있다. 이미지 생성기(1214)는 이미지 생성 정보(Generating Information) 또는 모드 신호(Mode Signal)에 따라 각각의 서브 이미지 프로세서(1212a, 1212b, 1212c)로부터 제공된 이미지 데이터를 이용하여 출력 이미지를 생성할 수 있다.
구체적으로, 이미지 생성기(1214)는 이미지 생성 정보 또는 모드 신호에 따라, 서로 다른 시야각을 갖는 카메라 모듈들(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터 중 적어도 일부를 병합(merge)하여 출력 이미지를 생성할 수 있다. 또한, 이미지 생성기(1214)는 이미지 생성 정보 또는 모드 신호에 따라, 서로 다른 시야각을 갖는 카메라 모듈들(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다.
몇몇 실시예에서, 이미지 생성 정보는 줌 신호(zoom signal or zoom factor)를 포함할 수 있다. 또한, 몇몇 실시예에서, 모드 신호는 예를 들어, 유저(user)로부터 선택된 모드에 기초한 신호일 수 있다.
이미지 생성 정보가 줌 신호(줌 팩터)이고, 각각의 카메라 모듈(1100a, 1100b, 1100c)이 서로 다른 관측 시야(시야각)를 갖는 경우, 이미지 생성기(1214)는 줌 신호의 종류에 따라 서로 다른 동작을 수행할 수 있다. 예를 들어, 줌 신호가 제1 신호일 경우, 카메라 모듈(1100a)로부터 출력된 이미지 데이터와 카메라 모듈(1100c)로부터 출력된 이미지 데이터를 병합한 후, 병합된 이미지 신호와 병합에 사용하지 않은 카메라 모듈(1100b)로부터 출력된 이미지 데이터를 이용하여, 출력 이미지를 생성할 수 있다. 만약, 줌 신호가 제1 신호와 다른 제2 신호일 경우, 이미지 생성기(1214)는 이러한 이미지 데이터 병합을 수행하지 않고, 각각의 카메라 모듈(1100a, 1100b, 1100c)로부터 출력된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다. 하지만 실시예들이 이에 제한되는 것은 아니며, 필요에 따라 이미지 데이터를 처리하는 방법은 얼마든지 변형되어 실시될 수 있다.
몇몇 실시예에서, 이미지 생성기(1214)는 복수의 서브 이미지 프로세서(1212a, 1212b, 1212c) 중 적어도 하나로부터 노출 시간이 상이한 복수의 이미지 데이터를 수신하고, 복수의 이미지 데이터에 대하여 HDR(high dynamic range) 처리를 수행함으로서, 다이나믹 레인지가 증가된 병합된 이미지 데이터를 생성할 수 있다.
카메라 모듈 컨트롤러(1216)는 각각의 카메라 모듈(1100a, 1100b, 1100c)에 제어 신호를 제공할 수 있다. 카메라 모듈 컨트롤러(1216)로부터 생성된 제어 신호는 서로 분리된 제어 신호 라인(CSLa, CSLb, CSLc)를 통해 대응되는 카메라 모듈(1100a, 1100b, 1100c)에 제공될 수 있다.
복수의 카메라 모듈(1100a, 1100b, 1100c) 중 어느 하나는 줌 신호를 포함하는 이미지 생성 정보 또는 모드 신호에 따라 마스터(master) 카메라(예를 들어, 1100b)로 지정되고, 나머지 카메라 모듈들(예를 들어, 1100a, 1100c)은 슬레이브(slave) 카메라로 지정될 수 있다. 이러한 정보는 제어 신호에 포함되어, 서로 분리된 제어 신호 라인(CSLa, CSLb, CSLc)를 통해 대응되는 카메라 모듈(1100a, 1100b, 1100c)에 제공될 수 있다.
줌 팩터 또는 동작 모드 신호에 따라 마스터 및 슬레이브로서 동작하는 카메라 모듈이 변경될 수 있다. 예를 들어, 카메라 모듈(1100a)의 시야각이 카메라 모듈(1100b)의 시야각보다 넓고, 줌 팩터가 낮은 줌 배율을 나타낼 경우, 카메라 모듈(1100b)이 마스터로서 동작하고, 카메라 모듈(1100a)이 슬레이브로서 동작할 수 있다. 반대로, 줌 팩터가 높은 줌 배율을 나타낼 경우, 카메라 모듈(1100a)이 마스터로서 동작하고, 카메라 모듈(1100b)이 슬레이브로서 동작할 수 있다.
몇몇 실시예에서, 카메라 모듈 컨트롤러(1216)로부터 각각의 카메라 모듈(1100a, 1100b, 1100c)에 제공되는 제어 신호는 싱크 인에이블 신호(sync enable) 신호를 포함할 수 있다. 예를 들어, 카메라 모듈(1100b)이 마스터 카메라이고, 카메라 모듈들(1100a, 1100c)이 슬레이브 카메라인 경우, 카메라 모듈 컨트롤러(1216)는 카메라 모듈(1100b)에 싱크 인에이블 신호를 전송할 수 있다. 이러한 싱크 인에이블 신호를 제공받은 카메라 모듈(1100b)은 제공받은 싱크 인에이블 신호를 기초로 싱크 신호(sync signal)를 생성하고, 생성된 싱크 신호를 싱크 신호 라인(SSL)을 통해 카메라 모듈들(1100a, 1100c)에 제공할 수 있다. 카메라 모듈(1100b)과 카메라 모듈들(1100a, 1100c)은 이러한 싱크 신호에 동기화되어 이미지 데이터를 애플리케이션 프로세서(1200)에 전송할 수 있다.
몇몇 실시예에서, 카메라 모듈 컨트롤러(1216)로부터 복수의 카메라 모듈(1100a, 1100b, 1100c)에 제공되는 제어 신호는 모드 신호에 따른 모드 정보를 포함할 수 있다. 이러한 모드 정보에 기초하여 복수의 카메라 모듈(1100a, 1100b, 1100c)은 센싱 속도와 관련하여 제1 동작 모드 및 제2 동작 모드로 동작할 수 있다.
복수의 카메라 모듈(1100a, 1100b, 1100c)은 제1 동작 모드에서, 제1 속도로 이미지 신호를 생성(예를 들어, 제1 프레임 레이트의 이미지 신호를 생성)하여 이를 제1 속도보다 높은 제2 속도로 인코딩(예를 들어, 제1 프레임 레이트보다 높은 제2 프레임 레이트의 이미지 신호를 인코딩)하고, 인코딩된 이미지 신호를 애플리케이션 프로세서(1200)에 전송할 수 있다. 이때, 제2 속도는 제1 속도의 30배 이하일 수 있다.
애플리케이션 프로세서(1200)는 수신된 이미지 신호, 다시 말해서 인코딩된 이미지 신호를 내부에 구비되는 메모리(1230) 또는 애플리케이션 프로세서(1200) 외부의 스토리지(1400)에 저장하고, 이후, 메모리(1230) 또는 스토리지(1400)로부터 인코딩된 이미지 신호를 독출하여 디코딩하고, 디코딩된 이미지 신호에 기초하여 생성되는 이미지 데이터를 디스플레이할 수 있다. 예컨대 이미지 신호 프로세서(1210)의 복수의 서브 프로세서들(1212a, 1212b, 1212c) 중 대응하는 서브 프로세서가 디코딩을 수행할 수 있으며, 또한 디코딩된 이미지 신호에 대하여 이미지 처리를 수행할 수 있다.
복수의 카메라 모듈(1100a, 1100b, 1100c)은 제2 동작 모드에서, 제1 속도보다 낮은 제3 속도로 이미지 신호를 생성(예를 들어, 제1 프레임 레이트보다 낮은 제3 프레임 레이트의 이미지 신호를 생성)하고, 이미지 신호를 애플리케이션 프로세서(1200)에 전송할수 있다. 애플리케이션 프로세서(1200)에 제공되는 이미지 신호는 인코딩되지 않은 신호일 수 있다. 애플리케이션 프로세서(1200)는 수신되는 이미지 신호에 대하여 이미지 처리를 수행하거나 또는 이미지 신호를 메모리(1230) 또는 스토리지(1400)에 저장할 수 있다.
PMIC(1300)는 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 전력, 예컨대 전원 전압을 공급할 수 있다. 예를 들어, PMIC(1300)는 애플리케이션 프로세서(1200)의 제어 하에, 파워 신호 라인(PSLa)을 통해 카메라 모듈(1100a)에 제1 전력을 공급하고, 파워 신호 라인(PSLb)을 통해 카메라 모듈(1100b)에 제2 전력을 공급하고, 파워 신호 라인(PSLc)을 통해 카메라 모듈(1100c)에 제3 전력을 공급할 수 있다.
PMIC(1300)는 애플리케이션 프로세서(1200)로부터의 전력 제어 신호(PCON)에 응답하여, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 대응하는 전력을 생성하고, 또한 전력의 레벨을 조정할 수 있다. 전력 제어 신호(PCON)는 복수의 카메라 모듈(1100a, 1100b, 1100c)의 동작 모드 별 전력 조정 신호를 포함할 수 있다. 예를 들어, 동작 모드는 저전력 모드(low power mode)를 포함할 수 있으며, 이때, 전력 제어 신호(PCON)는 저전력 모드로 동작하는 카메라 모듈 및 설정되는 전력 레벨에 대한 정보를 포함할 수 있다. 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 제공되는 전력들의 레벨은 서로 동일하거나 또는 서로 상이할 수 있다. 또한, 전력의 레벨은 동적으로 변경될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
220: 제2 기판 221: 단위 픽셀 영역
222: 소자 분리막 230: 표면 절연막
231, 232, 233: 제1 내지 제3 컬러 필터
240: 컬러 필터 그리드 245: 제1 보호막
ML1: 제1 마이크로 렌즈 ML2: 제1 마이크로 렌즈
PX1: 제1 픽셀 PX2: 제2 픽셀

Claims (10)

  1. 기판 내에 메쉬 형태로 배치되는 소자 분리막;
    상기 기판 내에 상기 소자 분리막에 의해 정의되는 복수의 픽셀 영역으로서, 상기 소자 분리막을 사이로 인접하게 배치되는 제1 픽셀 영역과 제2 픽셀 영역을 포함하는 복수의 픽셀 영역;
    상기 제1 픽셀 영역 및 상기 제2 픽셀 영역을 걸쳐서 배치되는 제1 렌즈;
    상기 제1 렌즈에 의해 집속되는 광을 상기 제1 및 제2 픽셀 영역으로 통과시키는 제1 컬러 필터; 및
    상기 제1 컬러 필터가 배치되는 영역을 정의하는 컬러 필터 그리드로, 적어도 일부가 상기 제1 픽셀 영역 및 상기 제2 픽셀 영역와 평면적 관점에서 중첩되는 컬러 필터 그리드를 포함하는 이미지 센서.
  2. 제1항에 있어서,
    상기 복수의 픽셀 영역은 상기 소자 분리막에 의해 정의되고, 상기 제1 픽셀 영역과 상기 소자 분리막을 사이로 인접하게 배치되는 제3 픽셀 영역을 포함하고,
    상기 제3 픽셀 영역 상에 배치되는 제2 렌즈; 및
    상기 제2 렌즈에 의해 집속되는 광을 상기 제3 픽셀 영역으로 통과시키고, 상기 컬러 필터 그리드에 의해 정의되는 제2 컬러 필터를 더 포함하는 이미지 센서.
  3. 제2항에 있어서,
    상기 컬러 필터 그리드는 상기 소자 분리막과 평면적 관점에서 중첩되고, 상기 제3 픽셀 영역과 평면적 관점에서 비중첩되는 이미지 센서.
  4. 제1항에 있어서,
    상기 복수의 픽셀 영역은, 상기 소자 분리막을 사이로 인접하게 배치되는 제4 픽셀 영역과 제5 픽셀 영역을 더 포함하고,
    상기 제4 픽셀 영역 및 상기 제5 픽셀 영역를 걸쳐서 배치되는 제3 렌즈; 및
    상기 제3 렌즈에 의해 집속되는 광을 상기 제4 및 제5 픽셀 영역으로 통과시키는 제3 컬러 필터를 더 포함하는 이미지 센서.
  5. 제1항에 있어서,
    상기 컬러 필터 그리드는 저굴절율 물질(Low refraction index)층을 포함하는 이미지 센서.
  6. 제5항에 대하여
    상기 컬러 필터 그리드는 상기 저굴절율 물질층의 바닥면 하부에 배치되는 하부 금속층을 포함하는 이미지 센서.
  7. 소자 분리막을 사이로 인접하게 배치되는 제1 픽셀 영역 및 제2 픽셀 영역을 포함하는 기판;
    상기 제1 픽셀 영역 내의 상기 기판 내에 형성되는 제1 광전 변환 소자;
    상기 제2 픽셀 영역 내의 상기 기판 내에 형성되는 제2 광전 변환 소자;
    상기 제1 픽셀 영역 및 상기 제2 픽셀 영역을 걸쳐서 배치되는 슈퍼 PD 렌즈;
    상기 슈퍼 PD 렌즈에 의해 집속되는 광을 상기 제1 및 제2 픽셀 영역으로 통과시키는 제1 컬러 필터; 및
    상기 제1 컬러 필터가 배치되는 영역을 정의하는 컬러 필터 그리드로, 적어도 일부가 상기 제1 픽셀 영역 및 상기 제2 픽셀 영역과 수직하게 중첩되는 컬러 필터 그리드를 포함하는 이미지 센서.
  8. 제7항에 있어서,
    상기 소자 분리막은 상기 기판 내에 메쉬 형태로 배치되고,
    상기 기판은 상기 소자 분리막에 의해 정의되고, 상기 제1 픽셀 영역과 상기 소자 분리막을 사이로 인접하게 배치되는 제3 픽셀 영역을 포함하고,
    상기 제3 픽셀 영역 상에 배치되는 렌즈; 및
    상기 렌즈에 의해 집속되는 광을 상기 제3 픽셀 영역으로 통과시키고, 상기 컬러 필터 그리드에 의해 정의되는 제2 컬러 필터를 더 포함하는 이미지 센서.
  9. 제8항에 있어서,
    상기 컬러 필터 그리드는 상기 소자 분리막과 수직하게 중첩되고, 상기 제3 픽셀 영역과 수직하게 비중첩되는 이미지 센서.
  10. 이미지 신호를 출력하는 이미지 센서; 및
    상기 이미지 센서와 연결되고 상기 이미지 신호를 제공받아 처리하는 이미지 신호 프로세서를 포함하고,
    상기 이미지 센서는,
    기판;
    상기 기판 내에 메쉬 형태로 배치되는 소자 분리막;
    상기 기판 내에 상기 소자 분리막에 의해 정의되는 복수의 픽셀 영역으로서, 서로 일렬로 인접하게 배치되는 제1 픽셀 영역, 제2 픽셀 영역 및 제3 픽셀 영역을 포함하는 복수의 픽셀 영역;
    상기 제1 픽셀 영역 및 상기 제2 픽셀 영역을 걸쳐서 배치되는 제1 렌즈;
    상기 제3 픽셀 영역 상에 배치되는 제2 렌즈;
    상기 제1 렌즈에 의해 집속되는 광을 상기 제1 및 제2 픽셀 영역으로 통과시키는 제1 컬러 필터;
    상기 제2 렌즈에 의해 집속되는 광을 상기 제3 픽셀 영역으로 통과시키는 제2 컬러 필터; 및
    상기 제1 및 제2 컬러 필터가 배치되는 영역을 정의하는 컬러 필터 그리드로, 적어도 일부가 상기 제1 픽셀 영역 및 상기 제2 픽셀 영역과 평면적 관점에서 중첩되는 컬러 필터 그리드를 포함하는 이미지 센싱 시스템.
KR1020200147344A 2020-11-06 2020-11-06 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 센싱 시스템 KR20220061410A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200147344A KR20220061410A (ko) 2020-11-06 2020-11-06 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 센싱 시스템
US17/491,905 US11735607B2 (en) 2020-11-06 2021-10-01 Image sensor including color filter grid including portion overlapping super phase detection (PD) pixel
US18/216,170 US20230343797A1 (en) 2020-11-06 2023-06-29 Image sensor including color filter grid including portion overlapping super phase detection (pd) pixel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200147344A KR20220061410A (ko) 2020-11-06 2020-11-06 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 센싱 시스템

Publications (1)

Publication Number Publication Date
KR20220061410A true KR20220061410A (ko) 2022-05-13

Family

ID=81453663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200147344A KR20220061410A (ko) 2020-11-06 2020-11-06 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 센싱 시스템

Country Status (2)

Country Link
US (2) US11735607B2 (ko)
KR (1) KR20220061410A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220156272A (ko) * 2021-05-18 2022-11-25 삼성전자주식회사 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 센싱 시스템

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4872023B1 (ja) 2011-04-22 2012-02-08 パナソニック株式会社 固体撮像装置およびその製造方法
JP2013172292A (ja) * 2012-02-21 2013-09-02 Sony Corp 撮像装置及び撮像素子アレイ
JP2014225536A (ja) 2013-05-15 2014-12-04 キヤノン株式会社 固体撮像装置及びカメラ
US10056426B2 (en) 2013-07-08 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for fabricating a light guiding grid
US9412775B2 (en) 2014-03-20 2016-08-09 Visera Technologies Company Limited Solid-state imaging devices and methods of fabricating the same
US9281333B2 (en) 2014-05-01 2016-03-08 Visera Technologies Company Limited Solid-state imaging devices having light shielding partitions with variable dimensions
US10002899B2 (en) 2015-09-16 2018-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. Microlens for a phase detection auto focus (PDAF) pixel of a composite grid structure
US9786710B2 (en) 2015-09-30 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device with sub-isolation in pixels
US10483310B2 (en) 2017-03-03 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for reducing crosstalk between pixels and fabrication method thereof
US10510788B2 (en) 2017-10-31 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor
KR102570048B1 (ko) 2018-03-20 2023-08-22 에스케이하이닉스 주식회사 이미지 센서
US10886318B2 (en) * 2019-01-30 2021-01-05 Samsung Electronics Co., Ltd. Image sensor
US10797090B2 (en) * 2019-02-27 2020-10-06 Semiconductor Components Industries, Llc Image sensor with near-infrared and visible light phase detection pixels

Also Published As

Publication number Publication date
US11735607B2 (en) 2023-08-22
US20220149091A1 (en) 2022-05-12
US20230343797A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
CN211404505U (zh) 图像传感器
US20230343797A1 (en) Image sensor including color filter grid including portion overlapping super phase detection (pd) pixel
US20220384507A1 (en) Image sensor
KR20220141060A (ko) 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 센싱 시스템
US20220336513A1 (en) Image sensor
US20230057857A1 (en) Image sensor including a light blocking film
US20230411423A1 (en) Image sensor
US20230197754A1 (en) Image sensor
US20230017043A1 (en) Image sensor, camera device including the image sensor, electronic device including the camera device, and method of manufacturing the image sensor
US20230073145A1 (en) Image sensor and method of manufacturing image sensor
US20220359586A1 (en) Image sensors having dual-surface isolation regions and deep through-substrate contacts and methods of forming same
KR20220162016A (ko) 이미지 센서
US20220285415A1 (en) Image sensor with pixels having uniform sensitivity
US20220352216A1 (en) Image sensor
US20240088181A1 (en) Image sensor
KR20230009786A (ko) 이미지 센서, 이를 포함하는 카메라 모듈, 이를 포함하는 전자 장치, 및 그 제조 방법
KR20220156272A (ko) 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 센싱 시스템
TW202312469A (zh) 影像感測器
KR20220108918A (ko) 이미지 센서
JP2024008882A (ja) イメージセンサ
KR20230036678A (ko) 이미지 센서
KR20220084688A (ko) 이미지 센서
JP2024016835A (ja) イメージセンサ
KR20220144087A (ko) 이미지 센서 및 이미지 센싱 시스템
KR20220156172A (ko) 이미지 센서