KR20220057224A - 디스플레이의 픽셀 내 온도를 측정하기 위한 온도 센서 회로 및 이를 포함하는 디스플레이 장치 - Google Patents

디스플레이의 픽셀 내 온도를 측정하기 위한 온도 센서 회로 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20220057224A
KR20220057224A KR1020200142270A KR20200142270A KR20220057224A KR 20220057224 A KR20220057224 A KR 20220057224A KR 1020200142270 A KR1020200142270 A KR 1020200142270A KR 20200142270 A KR20200142270 A KR 20200142270A KR 20220057224 A KR20220057224 A KR 20220057224A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
temperature sensor
transistor unit
sensor circuit
Prior art date
Application number
KR1020200142270A
Other languages
English (en)
Other versions
KR102506745B1 (ko
Inventor
장진
진원봉
이수희
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020200142270A priority Critical patent/KR102506745B1/ko
Priority to US17/237,135 priority patent/US20220136908A1/en
Publication of KR20220057224A publication Critical patent/KR20220057224A/ko
Application granted granted Critical
Publication of KR102506745B1 publication Critical patent/KR102506745B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G01K7/015—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions using microstructures, e.g. made of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133382—Heating or cooling of liquid crystal cells other than for activation, e.g. circuits or arrangements for temperature control, stabilisation or uniform distribution over the cell
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H01L27/32—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/60—Temperature independent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 고 휘도 액티브-매트릭스(active matrix) 마이크로 LED(light emitting diode) 디스플레이의 픽셀에서의 온도 변화를 측정하기 위한 온도 센서 회로 및 이를 포함하는 디스플레이 장치에 관한 것으로, 일실시예에 따른 디스플레이의 픽셀 내 온도를 측정하기 위한 온도 센서 회로는 제1 박막 트랜지스터부, 제1 박막 트랜지스터부와 상호 연결되는 제2 박막 트랜지스터부 및 상기 제1 박막 트랜지스터부와 상기 제2 박막 트랜지스터부의 오프 전류 차이에 따른 출력 전압에 기반하여 온도를 측정하는 온도 측정부를 포함하는 기술이다.

Description

디스플레이의 픽셀 내 온도를 측정하기 위한 온도 센서 회로 및 이를 포함하는 디스플레이 장치{TEMPERATURE SENSOR CIRCUITRY OF MEASURING TEMPERATURE IN PIXEL OF DISPLAY AND DISPLAY APPARATUS INCLUDING THE SAME}
본 발명은 고 휘도 액티브-매트릭스(active matrix) 마이크로 LED(light emitting diode) 디스플레이의 픽셀에서의 온도 변화를 측정하기 위한 온도 센서 회로 및 이를 포함하는 디스플레이 장치에 관한 것으로, 온도 변화에서 온도 센서 회로를 구성하는 박막 트랜지스터들의 오프 전류 특성을 이용하여 고 휘도 액티브-매트릭스 마이크로 LED 디스플레이의 픽셀에서의 온도 변화를 모니터링하는 기술에 관한 것이다.
고효율, 고휘도, 긴 수명, 넓은 색 재현율, 좁은 방출 피크 및 확장 성과 같은 장점으로 인해 마이크로 LED(light emitting diode) 기술은 미래의 평판 디스플레이(flat panel display)를 위한 가장 유망한 후보 중 하나가 되었다.
그러나, 마이크로 LED의 고성능은 LED 제조 관점에서만 아니라 디스플레이의 휘도를 극대화하는 동시에 백플레인(backplane) 설계에도 새로운 문제가 제기되고 있다.
OLED(Organic Light Emitting Diode) 디스플레이의 경우, 피크 밝기 제한은 일반적으로 낮은 밝기 수준(IR 강하가 밝기 제한의 주된 효과가 아닌 경우)에서 OLED 자체에서 발생하며, 이는 HDR(High Dynamic Range) 콘텐츠를 표시 할 때 매우 일반적인 시나리오일 수 있다.
마이크로 LED는 일반적으로 OLED 장치에 비해 수명을 희생하지 않고 훨씬 더 높은 전류와 밝기를 유지할 수 있으므로 밝기 제한의 지배적인 영향이 열 관리, 라우팅 및 기타 측면으로 주목 될 수 있다.
열 관리적 관점에서 하나의 마이크로 LED 픽셀이 지속적인 고전류로 켜지면 축적된 열이 백플레인이나 LED 자체를 손상시키는 문제를 발생시킬 수 있다.
그러나, 지속 시간에 관계없이 모든 픽셀이 과열되지 않도록 고정 전류 제한을 설정할 수 도 있으나, 디스플레이가 단시간에 달성 할 수 있는 피크 밝기가 크게 제한된다.
따라서, 열 손상없이 가능한 최상의 성능을 얻으려면 백플레인의 온도를 동적으로 모니터링 해야할 필요성이 존재한다.
한편, LTPO(Low-Temperature Polycrystalline Oxide) TFT(Thin Film Transistor)는 높은 이동성과 낮은 오프 전류로 LTPS(Low-Temperature Polycrystalline Silicon) 및 산화물 기술의 이점을 모두 얻을 수 있다.
따라서, LTPO TFT는 대형 액티브-매트릭스(active matrix, AM) 마이크로 LED 디스플레이의 백플레인에 대한 유망한 후보가 될 수 있다.
LTPO TFT의 제조 기술 중 단점은 고가의 ELA(Excimer Laser Annealing) 공정이 필요하고, 복잡한 LTPS 및 산화물 결합 공정을 위한 마스크 수 증가로 인한 높은 제조 비용이다.
최근, ELA 공정 기술 대신에 블루 레이저를 이용한 저비용 LTPS 공정 개발로 BLA(blue laser annealing) 공정 기술이 존재하고, 공유 게이트 공정을 통해 LTPO 공정에 필요한 마스크 수를 줄여 제조 비용을 절감 할 수 있다.
일본공개특허 제2018-107444호, "표시 장치" 한국등록특허 제10-2061789호, "유기 발광 디스플레이 장치와, 이를 이용한 온도를 측정하는 방법" 유럽공개특허 제2450954호, "Architecture of analog buffer circuit" 한국공개특허 제10-2019-0027057호, "표시 장치 및 화소"
본 발명은 LPTO(Low-Temperature Polycrystaline Oxide) 박막 트랜지스터를 사용하여 고 휘도 액티브-매트릭스(active matrix) 마이크로 LED(light emitting diode) 디스플레이의 픽셀에서의 온도 변화를 측정하는 것을 목적으로 한다.
본 발명은 실시간 픽셀 내 온도 모니터링으로 고 휘도 액티브-매트릭스(active matrix) 마이크로 LED(light emitting diode) 디스플레이의 성능을 극대화하는 것을 목적으로 한다.
본 발명은 다양한 온도에서 두 가지 유형의 박막 트랜지스터들 간의 오프 전류 변화의 차이를 통해서 추가 감지 구성 요소 또는 재료 없이 LPTO(Low-Temperature Polycrystaline Oxide) 박막 트랜지스터만을 사용한 온도 센서 회로를 제공하는 것을 목적으로 한다.
본 발명은 디스플레이의 백플레인에서 과열에 따른 온도 모니터링 기능의 온도 범위를 커버하는 것을 목적으로 한다.
본 발명은 두 가지 유형의 박막 트랜지스터들 중 N형 산화물 반도체(oxide semiconductor) 박막 트랜지스터의 바이어스 전압을 제어하여 두 가지 유형의 박막 트랜지스터 채널 저항의 균형점을 변경하여 고감도 온도 범위 조정하는 것을 목적으로 한다.
본 발명은 통합 게이트 드라이버를 통해 제작된 액티브 매트릭스 온도 센서 어레이 회로를 제공하는 것을 목적으로 한다.
본 발명의 일실시예에 따르면 디스플레이의 픽셀 내 온도를 측정하기 위한 온도 센서 회로는 제1 박막 트랜지스터부, 상기 제1 박막 트랜지스터부와 상호 연결되는 제2 박막 트랜지스터부 및 상기 제1 박막 트랜지스터부와 상기 제2 박막 트랜지스터부의 오프 전류 차이에 따른 출력 전압에 기반하여 상기 온도를 측정하는 온도 측정부를 포함할 수 있다.
상기 제1 박막 트랜지스터부는 P형 LTPS(Low-Temperature Polycrystaline Silicon) 박막 트랜지스터를 포함하고, 상기 제2 박막 트랜지스터부는 N형 산화물 반도체(oxide semiconductor) 박막 트랜지스터를 포함하며, 상기 제1 박막 트랜지스터부와 상기 제2 박막 트랜지스터부는 서로 다른 유형의 박막 트랜지스터일 수 있다.
상기 제1 박막 트랜지스터부는 제1 드레인단, 제1 게이트단, 제1 소스단을 포함하고, 상기 제2 박막 트랜지스터부는 제2 드레인단, 제2 게이트단, 제2 소스단을 포함하고, 상기 제2 드레인단을 통해 상기 제1 드레인단과 연결 부위를 형성하며, 상기 제1 박막 트랜지스터부와 상기 제2 박막 트랜지스터부는 상기 연결 부위를 통해 상기 출력 전압을 출력할 수 있다.
상기 제1 박막 트랜지스터부는 상기 제1 게이트단을 통해 제1 바이어스 전압을 인가받고, 상기 제2 박막 트랜지스터부는 상기 제2 게이트단을 통해 제2 바이어스 전압을 인가받으며, 상기 제1 바이어스 전압과 상기 제2 바이어스 전압은 서로 다른 유형의 바이어스 전압일 수 있다.
상기 제1 박막 트랜지스터부 및 상기 제2 박막 트랜지스터부는 상기 서로 다른 유형의 바이어스 전압에 기반하여 오프 상태로 설정될 수 있다.
상기 제1 박막 트랜지스터부는 상기 제1 게이트단과 상기 제1 소스단이 연결되고, 상기 제2 박막 트랜지스터부는 상기 제2 게이트단을 통해 제2 바이어스 전압을 인가받거나 상기 제2 게이트단과 상기 제2 소스단이 연결될 수 있다.
상기 연결 부위에 연결되는 제3 박막 트랜지스터부를 더 포함하고, 상기 제3 박막 트랜지스터부는 제3 드레인단, 제3 게이트단 및 제3 소스단을 포함하며, 상기 제3 게이트단에 인가되는 바이어스 전압에 따라 상기 출력 전압을 제어할 수 있다.
상기 제1 박막 트랜지스터부와 상기 제2 박막 트랜지스터부는 서로 다른 채널 길이를 갖고, 상기 제1 박막 트랜지스터부의 채널 길이는 상기 제2 박막 트랜지스터부의 채널 길이에 대비하여 짧을 수 있다.
상기 온도 측정부는 상기 제1 박막 트랜지스터부에 인가되는 드레인 전압의 크기에 비례하는 상기 출력 전압의 크기 변화에 따라 상기 온도의 변화를 측정할 수 있다.
상기 제1 박막 트랜지스터부는 버퍼층 상에 형성되는 제1 채널층, 상기 제1 채널층의 양 옆에 위치하는 제1 드레인 전극 및 제1 소스 전극, 상기 제1 채널층 상에 형성되는 제1 게이트 절연층 및 상기 제1 게이트 절연층 상에 형성되는 제1 게이트 전극을 포함할 수 있다.
상기 제2 박막 트랜지스터부는 상기 버퍼층 상에 형성되는 제2 게이트 절연층, 상기 제2 게이트 절연층 상에 형성되는 제2 게이트 전극, 상기 제2 게이트 전극 상에 형성되는 중간층, 상기 중간층 상에 형성되는 제2 채널층, 상기 제2 채널층 상에 형성되는 제2 드레인 전극 및 제2 소스 전극, 상기 제2 드레인 전극 및 제2 소스 전극 상에 형성되는 제3 게이트 절연층 및 상기 제3 게이트 절연층 상에 형성되는 제3 게이트 전극 및 상기 제3 게이트 전극 상에 형성되는 패시베이션층을 포함할 수 있다.
상기 제1 게이트 전극은 상기 제2 게이트 전극과 동일한 금속층을 공유하여 형성되고, 상기 제1 드레인 전극 및 상기 제1 소스 전극은 상기 제2 드레인 전극 및 제2 소스 전극과 동일한 금속층을 공유하여 형성될 수 있다.
본 발명의 일실시예에 따른 디스플레이의 픽셀 내 온도를 측정하기 위한 온도 센서 어레이 회로는 기판 상에 형성된 제1항 내지 제11항에 따른 온도 센서회로, 상기 온도 센서회로에 게이트 전압을 선택적으로 인가하는 게이트 드라이버부를 포함하고, 상기 온도 센서회로는 상기 온도 센서 어레이 회로의 가로 및 세로의 길이에 따라 복수로 포함될 수 있다.
본 발명의 일실시예에 따른 복수의 온도 센서 회로를 포함하는 디스플레이 장치는 기판 상에 형성된 제1항 내지 제11항 중 어느 한 항에 따른 온도 센서회로 및 상기 온도 센서회로와 전기적으로 연결된 디스플레이 소자를 포함할 수 있다.
상기 디스플레이 소자는 유기 발광 소자 및 무기 발광 소자 중 어느 하나의 발광 소자일 수 있다.
본 발명은 LPTO(Low-Temperature Polycrystaline Oxide) 박막 트랜지스터를 사용하여 고 휘도 액티브-매트릭스(active matrix) 마이크로 LED(light emitting diode) 디스플레이의 픽셀에서의 온도 변화를 측정할 수 있다.
본 발명은 실시간 픽셀 내 온도 모니터링으로 고 휘도 액티브-매트릭스(active matrix) 마이크로 LED(light emitting diode) 디스플레이의 성능을 극대화할 수 있다.
본 발명은 다양한 온도에서 두 가지 유형의 박막 트랜지스터들 간의 오프 전류 변화의 차이를 통해서 추가 감지 구성 요소 또는 재료 없이 LPTO(Low-Temperature Polycrystaline Oxide) 박막 트랜지스터만을 사용한 온도 센서 회로를 제공할 수 있다.
본 발명은 디스플레이의 백플레인에서 과열에 따른 온도 모니터링 기능의 온도 범위를 커버할 수 있다.
본 발명은 두 가지 유형의 박막 트랜지스터들 중 N형 산화물 반도체(oxide semiconductor) 박막 트랜지스터의 바이어스 전압을 제어하여 두 가지 유형의 박막 트랜지스터 채널 저항의 균형점을 변경하여 고감도 온도 범위 조정할 수 있다.
본 발명은 통합 게이트 드라이버를 통해 제작된 액티브 매트릭스 온도 센서 어레이 회로를 제공할 수 있다.
도 1은 본 발명의 일실시예에 따른 온도 센서 회로의 구성 요소를 설명하는 도면이다.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 온도 센서 회로의 연결 구조를 설명하는 도면이다.
도 3은 본 발명의 일실시예에 따른 온도 센서 회로의 광학 이미지를 설명하는 도면이다.
도 4는 본 발명의 일실시예에 따른 온도 센서 회로의 형성 구조를 설명하는 도면이다.
도 5a는 본 발명의 일실시예에 따른 제1 박막 트랜지스터의 온도 변화에 따른 전달 특성을 설명하는 도면이다.
도 5b는 본 발명의 일실시예에 따른 제2 박막 트랜지스터의 온도 변화에 따른 전달 특성을 설명하는 도면이다.
도 6a 내지 도 6c는 본 발명의 일실시예에 따른 온도 센서 회로의 온도 변화 측정 결과를 설명하는 도면이다.
도 7은 본 발명의 일실시예에 따른 복수의 온도 센서 회로를 이용한 온도 변화 측정 결과를 설명하는 도면이다.
도 8은 본 발명의 일실시예에 따른 온도 센서 어레이 회로의 구성 요소를 설명하는 도면이다.
도 9는 본 발명의 일실시예에 따른 온도 센서 어레이 회로의 광학 이미지를 설명하는 도면이다.
도 10a 및 도 10b는 본 발명의 일실시예에 따른 온도 센서 어레이 회로의 온도 측정 결과를 설명하는 도면이다.
이하, 본 문서의 다양한 실시예들이 첨부된 도면을 참조하여 기재된다.
실시예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.
하기에서 다양한 실시예들을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
그리고 후술되는 용어들은 다양한 실시예들에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다.
"제1," "제2," "첫째," 또는 "둘째," 등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 어떤 구성요소가 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다.
본 명세서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다.
어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.
예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or' 이기보다는 포함적인 논리합 'inclusive or' 를 의미할 수 있다.
즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다' 라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미할 수 있다.
이하 사용되는 '..부', '..기' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어, 또는, 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
도 1은 본 발명의 일실시예에 따른 온도 센서 회로의 구성 요소를 설명하는 도면이다.
도 1은 본 발명의 일실시예에 따른 디스플레이의 픽셀 내 온도를 측정하기 위한 온도 센서 회로에서의 온도 변화 측정을 위한 구성 요소를 예시한다.
도 1을 참고하면, 본 발명의 일실시예에 따른 온도 센서 회로(100)는 제1 박막 트랜지스터부(110), 제2 박막 트랜지스터부(120) 및 온도 측정부(130)를 포함한다.
일례로, 제1 박막 트랜지스터부(110)와 제2 박막 트랜지스터부(120)는 서로 다른 유형의 박막 트랜지스터이고, 서로 다른 유형의 박막 트랜지스터에 기반하여 LPTO(Low-Temperature Polycrystaline Oxide) 박막 트랜지스터로 형성될 수 있다.
본 발명의 일실시예에 따르면 제1 박막 트랜지스터부(110)는 P형 LTPS(Low-Temperature Polycrystaline Silicon) 박막 트랜지스터를 포함할 수 있다.
일례로, P형 LTPS 박막 트랜지스터는 채널층이 폴리 실리콘(Polycrystaline Silicon)으로 형성되고, BLA(blue laser annealing) 공정 기술을 이용하여 형성될 수 있다.
본 발명의 일실시예에 따르면 제1 박막 트랜지스터부(110)와 제2 박막 트랜지스터부(120)는 서로 다른 채널 길이를 갖으며, 제1 박막 트랜지스터부(110)는 제2 박막 트랜지스터부(120)에 대비하여 상대적으로 짧은 채널 길이를 갖을 수 있다.
일례로, 제1 박막 트랜지스터부(110)는 제2 박막 트랜지스터부(120)와 상호 연결되며, 서로 다른 바이어스 전압에 의해 제어될 수 있고, 오프 상태로 동작한다.
본 발명의 일실시예에 따르면 제2 박막 트랜지스터부(120)는 제1 박막 트랜지스터부(110)와 상호 연결될 수 있다.
즉, 제2 박막 트랜지스터부(120)는 제1 박막 트랜지스터부(110)와 드레인단을 공유하여 상호 연결된 연결 부위를 형성하고, 형성된 연결 부위를 통해 출력 전압을 출력할 수 있다.
본 발명의 일실시예에 따르면 제2 박막 트랜지스터부(120)는 N형 산화물 반도체(oxide semiconductor) 박막 트랜지스터를 포함할 수 있다.
일례로, 제2 박막 트랜지스터부(120)는 이중 게이트 백 채널 에칭(back channel etching, BCE) 구조를 사용한다.
본 발명의 일실시예에 따르면 제2 박막 트랜지스터부(120)는 듀얼 게이트를 사용하여 임계 값 전압 균일 성과 채널 이동성을 개선하여 온도 센서 회로뿐 만 아니라 게이트 드라이버(gate driver)와 같은 집적 회로 형성에 도움을 제공할 수 있다.
본 발명의 일실시예에 따르면 제1 박막 트랜지스터부(110)와 제2 박막 트랜지스터부(120)는 서로 다른 유형의 바이어스 전압에 기반하여 오프 상태로 설정될 수 있다.
즉, 온도 센서 회로(100)는 제1 박막 트랜지스터부(110)와 제2 박막 트랜지스터부(120)의 오프 상태에 기반하여 디스플레이의 픽셀 내 온도 변화를 측정할 수 있다.
다시 말해, 온도 센서 회로(100)는 제1 박막 트랜지스터부(110)와 제2 박막 트랜지스터부(120)의 오프 상태에 기반한 오프 전류 차이를 이용하여 디스플레이의 픽셀 내 온도 변화를 측정할 수 있다.
따라서, 본 발명은 다양한 온도에서 두 가지 유형의 박막 트랜지스터들 간의 오프 전류 변화의 차이를 통해서 추가 감지 구성 요소 또는 재료 없이 LPTO(Low-Temperature Polycrystaline Oxide) 박막 트랜지스터만을 사용한 온도 센서 회로를 제공할 수 있다.
일례로, 온도 센서 회로(100)는 오프 영역에서 바이어스되므로 출력 전압은 제1 박막 트랜지스터부(110)와 제2 박막 트랜지스터부(120)의 채널 저항에 의해 결정될 수 있다.
본 발명의 일실시예에 따르면 온도 측정부(130)는 제1 박막 트랜지스터부(110)와 제2 박막 트랜지스터부(120)의 오프 전류 차이에 따른 출력 전압에 기반하여 디스플레이의 픽셀 내 온도를 측정할 수 있다.
예를 들어, 디스플레이는 고 휘도 액티브-매트릭스(active matrix) 마이크로 LED(light emitting diode) 디스플레이를 포함할 수 있다.
즉, 온도 측정부(130)는 출력 전압을 측정하고, 측정된 출력 전압에 상응하는 온도를 매칭하여 온도 측정 결과를 수치, 색상 및 그래프 중 적어도 하나의 데이터로 제공할 수 있다.
예를 들어, 온도 측정부(130)는 온도 센서 회로(100) 외부에 위치하는 측정 장비일 수 도 있다.
본 발명의 일실시예에 따르면 온도 측정부(130)는 제1 박막 트랜지스터부에 인가되는 드레인 전압의 크기에 비례하는 출력 전압의 크기 변화에 따라 온도의 변화를 측정할 수 있다.
따라서, 본 발명은 LPTO(Low-Temperature Polycrystaline Oxide) 박막 트랜지스터를 사용하여 고 휘도 액티브-매트릭스(active matrix) 마이크로 LED(light emitting diode) 디스플레이의 픽셀에서의 온도 변화를 측정할 수 있다.
또한, 본 발명은 실시간 픽셀 내 온도 모니터링으로 고 휘도 액티브-매트릭스(active matrix) 마이크로 LED(light emitting diode) 디스플레이의 성능을 극대화할 수 있다.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 온도 센서 회로의 연결 구조를 설명하는 도면이다.
도 2a는 본 발명의 일실시예에 따른 온도 센서 회로에서 서로 다른 유형의 박막 트랜지스터가 서로 다른 유형의 바이어스 전압을 인가받도록 설계된 연결 구조를 예시한다.
도 2a를 참고하면, 본 발명의 일실시예에 따른 온도 센서 회로(200)는 제1 박막 트랜지스터부(201) 및 제2 박막 트랜지스터부(202)를 포함한다.
일례로, 제1 박막 트랜지스터부(201)는 제1 게이트단, 제1 소스단 및 제1 드레인단을 포함하고, 제1 게이트단을 통해서 제1 바이어스 전압(VPBIAS)을 인가받을 수 있다.
본 발명의 일실시예에 따르면 제2 박막 트랜지스터부(202)는 제2 게이트단, 제2 소스단 및 제2 드레인단을 포함하고, 제2 게이트단을 통해서 제2 바이어스 전압(VNBIAS)을 인가받을 수 있다.
본 발명의 일실시예에 따르면 제1 박막 트랜지스터부(201)는 P형 LTPS(Low-Temperature Polycrystaline Silicon) 박막 트랜지스터일 수 있다.
일례로, 제2 박막 트랜지스터부(202)는 N형 산화물 반도체(oxide semiconductor) 박막 트랜지스터일 수 있다.
제1 박막 트랜지스터부(201)와 제2 박막 트랜지스터부(202)는 상호간에 드레인단을 공유한다.
즉, 제1 박막 트랜지스터부(201)와 제2 박막 트랜지스터부(202)는 제1 드레인단과 제2 드레인단이 상호 연결되어 연결 부위를 갖을 수 있다.
본 발명의 일실시예에 따르면 제1 박막 트랜지스터부(201)와 제2 박막 트랜지스터부(202)는 연결 부위를 통해 출력 전압을 제공할 수 있다.
본 발명의 일실시예에 따르면 온도 센서 회로(200)는 제1 박막 트랜지스터부(201)의 제1 소스단을 통해 드레인 전압을 인가받는다.
여기서, 드레인 전압의 크기는 출력 전압의 크기와 비례하며, 출력 전압의 크기는 디스플레이의 픽셀 내 온도에 따라 다르게 측정될 수 있다.
본 발명의 일실시예에 따르면 제1 박막 트랜지스터부(201)와 제2 박막 트랜지스터(202)부는 오프 상태로 설정되기 위한 바이어스 전압을 인가받을 수 있다.
도 2b는 본 발명의 일실시예에 따른 온도 센서 회로에서 서로 다른 유형의 박막 트랜지스터중 제1 박막 트랜지스터부의 게이트단과 소스단이 연결된 구조를 갖고, 제2 박막 트랜지스터부가 바이어스 전압을 인가받도록 설계된 연결 구조를 예시한다.
도 2b를 참고하면, 온도 센서 회로(210)는 제1 박막 트랜지스터부(211)와 제2 박막 트랜지스터부(212)를 포함한다.
일례로, 제1 박막 트랜지스터부(211)는 P형 LTPS(Low-Temperature Polycrystaline Silicon) 박막 트랜지스터일 수 있다.
본 발명의 일실시예에 따르면 제2 박막 트랜지스터부(212)는 N형 산화물 반도체(oxide semiconductor) 박막 트랜지스터일 수 있다.
제1 박막 트랜지스터부(211)와 제2 박막 트랜지스터부(212)는 상호간에 드레인단을 공유한다.
다만, 도 2a의 온도 센서 회로(200)와 대비하여 제1 박막 트랜지스터부(211)의 제1 게이트단과 제1 소스단이 상호 연결된 구조를 가지며, 제1 박막 트랜지스터부(211)는 드레인 전압에 따라 동작된다.
한편, 제2 박막 트랜지스터부(212)는 제2 게이트단을 통해 제2 바이어스 전압(VNBIAS)을 인가받아서 동작된다.
여기서, 제2 바이어스 전압(VNBIAS)은 제2 박막 트랜지스터부(212)의 오프 상태를 유지한다.
도 2c는 본 발명의 일실시예에 따른 온도 센서 회로에서 서로 다른 유형의 박막 트랜지스터중 제1 박막 트랜지스터부의 게이트단과 소스단이 연결된 구조를 갖고, 제2 박막 트랜지스터부가 바이어스 전압을 인가 받도록 설계되며, 제1 박막 트랜지스터부와 제2 박막 트랜지스터부의 연결 부위에 제3 박막 트랜지스터부가 추가 결합되어 온도 센서 회로의 출력을 제어하는 회로 구조를 예시한다.
도 2c를 참고하면, 온도 센서 회로(220)는 제1 박막 트랜지스터부(221), 제2 박막 트랜지스터부(222) 및 제3 박막 트랜지스터부(223)를 포함한다.
일례로, 제1 박막 트랜지스터부(221)는 P형 LTPS(Low-Temperature Polycrystaline Silicon) 박막 트랜지스터일 수 있다.
본 발명의 일실시예에 따르면 제2 박막 트랜지스터부(222)는 N형 산화물 반도체(oxide semiconductor) 박막 트랜지스터일 수 있다.
제1 박막 트랜지스터부(221)와 제2 박막 트랜지스터부(222)는 상호간에 드레인단을 공유한다.
다만, 도 2a의 온도 센서 회로(200)와 대비하여 제1 박막 트랜지스터부(221)의 제1 게이트단과 제1 소스단이 상호 연결된 구조를 가지며, 제1 박막 트랜지스터부(221)는 드레인 전압에 따라 동작된다.
한편, 제2 박막 트랜지스터부(222)는 제2 게이트단을 통해 제2 바이어스 전압(VNBIAS)을 인가받아서 동작된다.
여기서, 제2 바이어스 전압(VNBIAS)은 제2 박막 트랜지스터부(222)의 오프 상태를 유지한다.
본 발명의 일실시예에 따르면 제3 박막 트랜지스터부(223)는 게이트 드라이버로부터 게이트 전압을 인가받아서 온 상태 또는 오프 상태로 동작하여 제1 박막 트랜지스터부(221)와 제2 박막 트랜지스터부(222)로부터의 출력 전압의 출력을 제어한다.
도 2d는 본 발명의 일실시예에 따른 온도 센서 회로에서 서로 다른 유형의 박막 트랜지스터부 중 제1 박막 트랜지스터부 및 제2 박막 트랜지스터부 각각의 게이트단과 소스단이 연결된 구조를 갖고, 제1 박막 트랜지스터부와 제2 박막 트랜지스터부의 연결 부위에 제3 박막 트랜지스터부가 추가 결합되어 온도 센서 회로의 출력을 제어하는 회로 구조를 예시한다.
도 2d를 참고하면, 온도 센서 회로(230)는 제1 박막 트랜지스터부(231), 제2 박막 트랜지스터부(232) 및 제3 박막 트랜지스터부(233)를 포함한다.
일례로, 제1 박막 트랜지스터부(231)는 P형 LTPS(Low-Temperature Polycrystaline Silicon) 박막 트랜지스터일 수 있다.
본 발명의 일실시예에 따르면 제2 박막 트랜지스터부(232)는 N형 산화물 반도체(oxide semiconductor) 박막 트랜지스터일 수 있다.
제1 박막 트랜지스터부(231)와 제2 박막 트랜지스터부(232)는 상호간에 드레인단을 공유한다.
본 발명의 일실시예에 따르면 제3 박막 트랜지스터부(233)는 제3 드레인단, 제3 소스단 및 제3 게이트단을 포함하고, 제3 게이트단에 인가되는 바이어스 전압에 따라 제3 박막 트랜지스터부(233)의 동작이 제어된다.
본 발명의 일실시예에 따르면 제3 박막 트랜지스터부(233)는 게이트 드라이버로부터 게이트 전압을 인가받아서 온 상태 또는 오프 상태로 동작하여 제1 박막 트랜지스터부(231)와 제2 박막 트랜지스터부(232)로부터의 출력 전압을 제어한다.
즉, 제3 박막 트랜지스터부(233)는 제3 게이트단에 인가되는 바이어스 전압에 따라 출력 전압을 제어한다.
본 발명의 일실시예에 따르면 온도 센서 회로(220) 및 온도 센서 회로(230)는 온도 센서 어레이 회로로 이용될 수 있다.
도 3은 본 발명의 일실시예에 따른 온도 센서 회로의 광학 이미지를 설명하는 도면이다.
도 3을 참고하면 온도 센서 회로(300)는 서로 다른 두 종류의 박막 트랜지스터로 구성되며, 서로 다른 두 종류의 박막 트랜지스터는 서로 다른 채널 길이를 갖는다.
본 발명의 일실시예에 따르면 온도 센서 회로(300)는 제1 박막 트랜지스터 및 제2 박막 트랜지스터로 구성되는데 제1 박막 트랜지스터의 채널 폭과 길이는 20㎛ 및 6㎛일 수 있고, 제2 박막 트랜지스터의 채널 폭과 길이는 200㎛ 및 6㎛일 수 있다.
즉, 제1 박막 트랜지스터의 채널 폭보다 제2 박막 트랜지스터의 채널 폭이 더 크고, 채널 폭의 비율은 10 대 1이며 두 박막 트랜지스터 간의 초기 저항 정합을 증가시켜 감지 온도 범위에서 대부분의 감도를 향상시킬 수 있다.
도 4는 본 발명의 일실시예에 따른 온도 센서 회로의 형성 구조를 설명하는 도면이다.
도 4를 참고하면, 본 발명의 일실시예에 다른 온도 센서 회로(400)는 코플라나 구조를 갖고, 제1 박막 트랜지스터부(430)와 제2 박막 트랜지스터부(440)를 포함하고, 제1 박막 트랜지스터부(430)와 제2 박막 트랜지스터부(440)는 기판(410) 상에 위치하는 버퍼층(420) 상에 위치할 수 있다.
먼저, 제1 박막 트랜지스터부(430)는 버퍼층(420) 상에 제1 채널층(431)이 형성되고 제1 채널층(431)의 양 옆(side)에 소스 전극(432) 및 드레인 전극(433)이 위치하고, 제1 채널층(431) 상에 제1 게이트 절연층(434)이 위치하며, 제1 게이트 절연층 상에 제1 게이트 전극이 위치할 수 있다.
한편, 제2 박막 트랜지스터부(440)는 버퍼층(420) 상에 제2 게이트 절연층(441)이 형성되고, 제2 게이트 절연층(441) 상에 제2 게이트 전극(442)이 형성되며, 제2 채널층(444)과 제2 게이트 전극(442) 사이에 중간층(443)이 위치하고, 제2 채널층(444) 상에 소스 전극(445)과 드레인 전극(446)이 위치하며, 제2 채널층(444)과 소스 전극(445)과 드레인 전극(446) 상에 제3 게이트 절연층(447)이 위치하고, 제3 게이트 절연층 상에 제3 게이트 전극(448)이 위치하며, 제3 게이트 전극(448) 상에 패시베이션층(449)이 위치할 수 있다.
기판(410)은 제1 박막 트랜지스터(430) 및 제2 박막 트랜지스터(440)의 여러 구성 요소들을 지지하기 위한 기판으로서, 가요성(flexibility)을 갖는 플렉서블 기판일 수 있다.
플렉서블 기판은 특정 방향으로 벤딩(bending) 또는 폴딩(folding)될 수 있다. 예를 들어, 플렉서블 기판은 가로 방향, 세로 방향 또는 사선 방향으로 폴딩될 수 있다.
기판(410)은 유리, 폴리이미드계 고분자, 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자 또는 이들의 공중합체로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 이루어질 수 있다.
기판(410)으로 플렉서블 기판이 사용되는 경우, 예를 들어, 폴리에스테르(Polyester), 폴리비닐(Polyvinyl), 폴리카보네이트(Polycarbonate), 폴리에틸렌(Polyethylene), 폴리아세테이트(Polyacetate), 폴리이미드(Polyimide), 폴리에테르술폰(Polyethersulphone; PES), 폴리아크릴레이트(Polyacrylate; PAR), 폴리에틸렌나프탈레이트(Polyethylenenaphthelate; PEN) 및 폴리에틸렌에테르프탈레이트(Polyethyleneterephehalate; PET)으로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 이루어질 수 있다.
일 실시예에 따라, 산화물 반도체 박막 트랜지스터가 구비되는 디스플레이 장치가 투명 플렉서블 디스플레이 장치로 구현되는 경우, 기판(410)은 투명한 플렉서블의 물질로 이루어질 수 있다.
기판(410)은 적어도 하나 이상의 박막 트랜지스터 영역을 포함할 수 있다. 박막 트랜지스터(TFT)는 박막 트랜지스터 영역에 배치될 수 있고, 박막 트랜지스터 영역은 기판(410)에서 매트릭스 형태로 배치될 수 있다.
제1 게이트 전극(435) 및 제2 게이트 전극(442)는 동일한 금속 물질로 형성될 수 있으며, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다. 또한, 제1 게이트 전극(435) 및 제2 게이트 전극(442)은 상술한 물질을 포함하는 단일층 또는 복층 구조로 형성될 수 있다.
제1 게이트 전극(435) 및 제2 게이트 전극(442)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.
또한, 제1 게이트 전극(435) 및 제2 게이트 전극(442)은 동일한 금속층을 공유하여 형성될 수 있다.
한편, 제1 박막 트랜지스터(430)의 소스 전극(432) 및 드레인 전극(433)과 제2 박막 트랜지스터(440)의 소스 전극(445)과 드레인 전극(446)도 동일한 금속층을 공유하여 형성될 수 있다.
또한, 제1 박막 트랜지스터(430)의 드레인 전극(433)과 제2 박막 트랜지스터(440)의 드레인 전극(446)은 상호 연결되는 구조를 가진다.
따라서, 온도 센서 회로(400)는 공정 단순화에 따른 비용 절감과 포토 마스크 수를 절감할 수 있다.
본 발명의 일실시예에 따르면 제1 채널층(431)은 폴리 실리콘(Polycrystaline Silicon)으로 형성되고, 제2 채널층(444)은 이그조(Indium Galium Zinc Oxide, IGZO)로 형성될 수 있다.
본 발명의 일실시예에 따르면 제1 채널층(431)의 폭과 제2 채널층(444)의 폭 비율은 1:10일 수 있다.
일례로, 제1 게이트 절연층(434)은 제1 게이트 전극(435)과 제1 채널층(431)을 절연시킬 수 있다.
다시 말해, 제1 박막 트랜지스터부(430)는 버퍼층(420) 상에 형성되는 제1 채널층(431), 제1 채널층(431) 양 옆에 위치하는 제1 드레인 전극(433) 및 제1 소스 전극(432), 제1 채널층(431) 상에 형성되는 제1 게이트 절연층(434) 및 제1 게이트 절연층(434) 사에 형성되는 제1 게이트 전극(435)을 포함할 수 있다.
또한, 제2 박막 트랜지스터부(440)는 버퍼층(420) 상에 형성되는 제2 게이트 절연층(441), 제2 게이트 절연층(441) 상에 형성되는 제2 게이트 전극(442), 제2 게이트 전극 상에 형성되는 중간층(443), 중간층(443) 상에 형성되는 제2 채널층(444), 제2 채널층(444) 상에 형성되는 제2 드레인 전극(445) 및 제2 소스 전극(446), 제2 드레인 전극(445) 및 제2 소스 전극(446) 상에 형성되는 제3 게이트 절연층(447), 제3 게이트 절연층(447) 상에 형성되는 제3 게이트 전극(448) 및 제3 게이트 전극 상에 형성되는 패시베이션층(449)을 포함할 수 있다.
도 5a는 본 발명의 일실시예에 따른 제1 박막 트랜지스터의 온도 변화에 따른 전달 특성을 설명하는 도면이다.
도 5a의 그래프(500)를 참고하면, 그래프(500)는 온도 변화와 관련하여 게이트 전압에 따른 드레인 전류의 변화를 나타낸다.
그래프(500)에 따르면, 제1 박막 트랜지스터는 게이트단에 인가되는 바이어스 전압이 음의 바이어스일 경우, 약 -3A 내지 약 -4A를 나타내지만, 양의 바이어스 전압이 인가될 경우, 온도 변화에 따라 약 -9A 내지 -12.5A의 보다 세분화된 드레인 전류 출력 특정을 나타낸다.
도 5b는 본 발명의 일실시예에 따른 제2 박막 트랜지스터의 온도 변화에 따른 전달 특성을 설명하는 도면이다.
도 5b의 그래프(510)를 참고하면, 그래프(510)는 온도 변화와 관련하여 게이트 전압에 따른 드레인 전류의 변화를 나타낸다.
그래프(510)에 따르면, 제2 박막 트랜지스터는 게이트단에 인가되는 바이어스 전압이 음의 바이어스일 경우, 약 -12.5A 내지 약 -14A를 나타내지만, 양의 바이어스 전압이 인가될 경우, 온도 변화와 무관하게 게이트 전압의 변화에 따라 선형적인 변화를 나타낸다.
따라서, 제2 박막 트랜지스터는 완전히 오프 상태로 유지하기 위하여 음의 전위로 바이어스 된다.
도 6a 내지 도 6c는 본 발명의 일실시예에 따른 온도 센서 회로의 온도 변화 측정 결과를 설명하는 도면이다.
도 6a는 본 발명의 일실시예에 따른 온도 센서 회로의 온도 변화 측정 결과를 드레인 전압(VDD)을 0V 내지 15V로 스위프(sweep)하면서 실온(Room Temperature, RT) 부터 80 ℃까지 변경하면서 출력 전압의 변화를 측정한 결과를 예시한다.
도 6a의 그래프(600)를 참고하면, 드레인 전압(VDD)과 출력 전압은 비례하나, 온도 변화에 따라서 서로 다른 출력 전압이 측정되는 결과를 나타낸다.
예를 들어, 동일한 드레인 전압(VDD)인 8V에서 30℃는 출력 전압이 4V이지만 80 ℃는 8V인 것을 확인할 수 있다.
즉, 온도 센서 회로는 온도가 상대적으로 높을수록 입력된 드레인 전압(VDD)과 유사한 출력 전압이 측정될 수 있다.
도 6b는 본 발명의 일실시예에 따른 온도 센서 회로의 온도 변화 측정 결과를 5V, 10V 및 15V의 세 가지 다른 드레인 전압(VDD)에서 출력 전압 대 온도로 예시한다.
도 6b의 그래프(610)를 참고하면, 온도 센서 회로는 실온(RT) 내지 5V, 10V 및 15V의 세 가지 다른 공급 전압에서 출력 전압 대 온도 변화에 따른 전압 감도(voltage sensitivity)를 예시한다.
그래프(610)에 따르면, 드레인 전압이 5V일 경우, 전압 감도(voltage sensitivity)는 63.2mV/degree를 나타내고, 드레인 전압이 10V일 경우, 전압 감도(voltage sensitivity)는 71.5mV/degree를 나타내며, 드레인 전압이 15V일 경우, 전압 감도(voltage sensitivity)는 71.8mV/degree를 나타낼 수 있다.
도 6b는 본 발명의 일실시예에 따른 온도 센서 회로의 온도 변화 측정 결과를 5V, 10V 및 15V의 세 가지 다른 드레인 전압(VDD)에서 전압 감도를 세분화하여 나타낸다.
도 6c의 그래프(620)를 참고하면, 온도와 출력 전압의 변화에 따른 전압 감도를 예시한다.
그래프(620)를 참고하면, 드레인 전압이 높을수록 출력 전압 및 전압 감도도 높을 수 있다.
예를 들어, 5V, 10V 및 15V의 세 가지 다른 드레인 전압(VDD) 모두에서 온도 30℃에서 출력 전압과 전압 감도가 가장 높다.
본 발명의 일실시예에 따른 온도 센서 회로의 온도 감도는 30
Figure pat00001
에서 약 60
Figure pat00002
까지 우수한 선형성을 나타낼 수 있다.
여기서 제1 박막 트랜지스터부의 오프 전류는 채널 폭이 10 배인 제2 박막 트랜지스터부와 동일한 크기 내에 존재할 수 있다.
일례로, 온도 센서 회로는 온도가 60
Figure pat00003
를 초과하면 제1 박막 트랜지스터부의 채널 저항이 너무 작아 출력 선형성이 양호 해 출력 곡선이 포화되기 시작할 수 있다.
또한, 온도 센서 회로는 15V의 드레인 전압에서, 71.8mV /
Figure pat00004
의 감도를 나타내며 종래 기술에 따른 다른 대 면적 온도 센서 또는 상용 온도 센서에 비해 우수할 수 있다.
도 7은 본 발명의 일실시예에 따른 복수의 온도 센서 회로를 이용한 온도 변화 측정 결과를 설명하는 도면이다.
도 7은 본 발명의 일실시예에 따른 서로 다른 온도를 갖는 기판에서 20mm x 20mm 유리 기판에 분포 된 8 개의 온도 센서의 출력 전압 매핑하여 매핑이미지를 예시한다.
도 7을 참고하면, 제1 매핑 이미지(700)는 기판의 온도가 약 23℃인 경우를 나타내고, 제2 매핑 이미지(710)는 기판의 온도가 약 40℃인 경우를 나타내며, 제3 매핑 이미지(720)는 기판의 온도가 약 80℃인 경우를 나타낼 수 있다.
구체적으로, 제1 매핑 이미지(700) 내지 제3 매핑 이미지(720)는 8 개의 온도 센서 어레이 회로는 온도 센서 회로가 2 x 4 레이아웃으로 배열되어 측정된 결과 있 수 있다.
제1 매핑 이미지(700)에 따르면 기판으로부터 약 5V 내지 7V가 측정 전압으로 측정될 수 있다.
제2 매핑 이미지(710)에 따르면 기판으로부터 약 8V 내지 9V가 측정 전압으로 측정될 수 있고, 40 ℃의 온도에서는 각 온도 센서 회로 간의 출력 편차가 줄어들 수 있다.
제3 매핑 이미지(720)에 따르면 기판으로부터 약 10V가 측정 전압으로 측정될 수 있고, 80 ℃에서는 8 개의 온도 센서 회로가 모두 포화 상태인데, 출력의 균일 성은 온도 상승과 함께 증가 함을 알 수 있다.
여기서, 제1 박막 트랜지스터부의 공정 균일성으로 확인할 수 있는데, 온도 센서 회로가 온 영역이 아닌 제1 박막 트랜지스터부 및 제2 박막 트랜지스터부의 오프 상태 영역을 사용하기 때문에 출력 값은 초기 채널 저항에 매우 민감하여 고온에 비해 낮은 온도에서 출력 전압 분포 범위가 상대적으로 더 넓을 수 도 있다.
도 8은 본 발명의 일실시예에 따른 온도 센서 어레이 회로의 구성 요소를 설명하는 도면이다.
도 8을 참고하면, 본 발명의 일실시예에 따른 온도 센서 어레이 회로(800)는 센서 어레이부(810) 및 게이트 드라이버부(820)를 포함하고, 센서 어레이부(810)는 복수의 온도 센서 회로를 포함하며, 복수의 온도 센서 회로는 온도 센서 회로(811)를 포함한다.
센서 어레이부(810)는 복수의 온도 센서 회로를 64 x 64를 예시하고 있으나, 온도 측정 대상 기판의 면적에 따라 변경될 수 있다.
예를 들어, 복수의 온도 센서 회로는 디스플레이 장치를 구성하는 복수의 픽셀에 대응되도록 배치될 수 있다.
본 발명의 일실시예에 따른 온도 센서 회로(811)는 도 2c 및 도 2d에서 설명하고 있는 온도 센서 회로(220) 및 온도 센서 회로(230)에 대응될 수 있다.
일례로, 온도 센서 회로(811)는 제1 박막 트랜지스터부, 제2 박막 트랜지스터부 및 제3 박막 트랜지스터부를 포함하고, 제3 박막 트랜지스터부의 게이트단에 연결되는 게이트 드라이버(820)의 출력 바이어스에 따라 출력 전압이 제어될 수 있다.
본 발명의 일실시예에 따르면 센서 어레이부(810)는 온도 센서 회로가 배치된 모든 영역에서 온도 변화와 관련된 출력 전압을 출력할 수 있고, 게이트 드라이버부(820)의 바이어스 전압에 따라 출력 전압이 제어될 수 있다.
즉, 게이트 드라이버부(820)는 온도 센서회로(811)에 게이트 전압을 선택적으로 인가할 수 있다.
본 발명의 일실시예에 따르면 센서 어레이부(810)는 온도 센서 어레이 회로의 가로 및 세로의 길이에 따라 복수의 온도 센서 회로를 포함할 수 있다.
도 9는 본 발명의 일실시예에 따른 온도 센서 어레이 회로의 광학 이미지를 설명하는 도면이다.
도 9는 본 발명의 일실시예에 따른 온도 센서 어레이 회로의 광학 이미지를 예시한다.
도 9를 참고하면, 본 발명의 일실시예에 따른 온도 센서 어레이 회로(900)는 도 8에 설명된 온도 센서 어레이 회로(800)에 대응될 수 있다.
광학 이미지(910)는 온도 센서 어레이 회로를 구성하는 온도 센서 회로의 광학 이미지를 예시한다.
온도 센서 어레이 회로(900)의 광학 이미지는 게이트 드라이버가 통합 된 제작 된 64 x 64 액티브 매트릭스 LTPO 온도 센서 어레이의 광학 이미지일 수 있다.
본 발명은 통합 게이트 드라이버를 통해 제작된 액티브 매트릭스 온도 센서 어레이 회로를 제공할 수 있다.
도 10a 및 도 10b는 본 발명의 일실시예에 따른 온도 센서 어레이 회로의 온도 측정 결과를 설명하는 도면이다.
도 10a 및 도 10b는 도 8 및 도 9에서 설명된 온도 센서 어레이 회로 상에 뜨거운 물체를 접촉한 후 측정된 온도 측정 결과 이미지를 예시한다.
여기서, 뜨거운 물체의 접촉 부위와 관련하여 디스플레이의 백플레인에서 과열이 발생한 상황으로 해석 가능하다.
도 10a의 광학 이미지(1000)를 참고하면, 뜨거운 물체가 접촉된 영역이 뜨거운 물체의 온도에 상응하는 이미지로 도출되어 표시된다.
광학 이미지(1000)는 향상된 대비(enhanced contrast)로 원시 판독 결과(raw readout result)를 나타낸다.
도 10b의 광학 이미지(1010)는 이미지(1000)에서의 원시 판독 데이터에서 백그라운드 데이터를 뺀 결과를 예시한다.
광학 이미지(1010)을 참고하면, 뜨거운 물체가 접촉된 영역이 보다 명확하게 확인 될 수 있다.
원시 판독 데이터의 범위는 광학 이미지(1000)과 광학 이미지(1010) 모두 0 내지 250으로 동일하다.
즉, 본 발명의 일실시예에 따른 온도 센서 회로는 디스플레이의 백플레인에 대한 온도 모니터링 기능 제공이 가능하다.
따라서, 본 발명은 디스플레이의 백플레인에서 과열에 따른 온도 모니터링 기능의 온도 범위를 커버할 수 있다.
지금까지 온도 센서 회로 및 온도 센서 회로 제조 방법에 대해 설명하였고, 추가적으로 복수의 온도 센서 회로를 포함하는 온도 센서 어레이 회로를 설명하였으며, 이를 이용한 디스플레이 장치 및 이의 제조 방법 역시 본 발명의 범위에 속할 수 있다.
구체적으로, 본 발명의 실시예들에 따른 온도 센서 회로에서 산화물 박막 반도체는 액정 디스플레이 장치(LCD) 또는 유기 발광 디스플레이 장치(AMOLED) 등의 플렉서블 디스플레이 장치의 화소 소자로 사용될 수 있다.
보다 구체적으로, 상술한 방법을 이용하여 온도 센서 회로를 제조한 후, 소스 및 드레인 전극 중 어느 하나에 전기적으로 연결되는 화소 전극을 형성하는 단계를 거쳐, 디스플레이 장치를 제조할 수 있다.
예를 들어, 도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 디스플레이 장치의 제조 방법은 소스 및 드레인 전극 덮는 패시베이션층을 형성하고, 덮는 패시베이션층의 관통홀을 통해 드레인 전극에 연결되는 화소 전극을 형성할 수 있다.
또한, 본 발명의 일실시예에 따른 디스플레이 장치의 제조 방법은 화소 전극 상에 발광층을 포함하는 중간층을 형성하고, 그 위에 대향전극을 형성함으로써, 유기 발광 디스플레이 장치 또는 마이크로 유기 발광 디스플레이 장치를 제조할 수 있다.
따라서, 본 발명은 고성능 전기적 특성을 가지는 산화물 반도체 박막 트랜지스터를 액정 디스플레이 장치(LCD) 또는 유기 발광 디스플레이 장치(AMOLED) 등의 플렉서블 디스플레이 장치의 화소 소자로 사용할 수 있다.
다시 말해, 본 발명의 일실시예에 따른 디스플레이 장치는 복수의 온도 센서 회로를 포함하고, 복수의 온도 센서 회로 각각과 연결된 디스플레이 소자를 포함하고, 디스플레이 소자는 유기 발광 소자 및 무기 발광 소자 중 어느 하나의 발광 소자일 수 있다.
본 발명의 청구항 또는 명세서에 기재된 실시예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될(implemented) 수 있다.
그러한 소프트웨어는 컴퓨터 판독 가능 저장 매체에 저장될 수 있다. 컴퓨터 판독 가능 저장 매체는, 적어도 하나의 프로그램(소프트웨어 모듈), 전자 장치에서 적어도 하나의 프로세서에 의해 실행될 때 전자 장치가 본 발명의 방법을 실시하게 하는 명령어들(instructions)을 포함하는 적어도 하나의 프로그램을 저장할 수 있다.
이러한 소프트웨어는, 휘발성(volatile) 또는 (ROM: Read Only Memory)과 같은 불휘발성(non-volatile) 저장장치의 형태로, 또는 램(RAM: random access memory), 메모리 칩(memory chips), 장치 또는 집적 회로(integrated circuits)와 같은 메모리의 형태로, 또는 컴팩트 디스크 롬(CD-ROM: Compact Disc-ROM), 디지털 다목적 디스크(DVDs: Digital Versatile Discs), 자기 디스크(magnetic disk) 또는 자기 테이프(magnetic tape) 등과 같은 광학 또는 자기적 판독 가능 매체에, 저장될 수 있다.
저장 장치 및 저장 미디어는, 실행될 때 일실시예들을 구현하는 명령어들을 포함하는 프로그램 또는 프로그램들을 저장하기에 적절한 기계-판독 가능 저장 수단의 실시예들이다.
상술한 구체적인 실시예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시예에 따라 단수 또는 복수로 표현되었다.
그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 상술한 실시예들이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 다양한 실시예들이 내포하는 기술적 사상의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다.
그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며 후술하는 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 할 수 있다.
100: 온도 센서 회로
110: 제1 박막 트랜지스터부 120: 제2 박막 트랜지스터부
130: 온도 측정부

Claims (15)

  1. 디스플레이의 픽셀 내 온도를 측정하기 위한 온도 센서 회로에 있어서,
    제1 박막 트랜지스터부;
    상기 제1 박막 트랜지스터부와 상호 연결되는 제2 박막 트랜지스터부; 및
    상기 제1 박막 트랜지스터부와 상기 제2 박막 트랜지스터부의 오프 전류 차이에 따른 출력 전압에 기반하여 상기 온도를 측정하는 온도 측정부를 포함하는 것을 특징으로 하는
    온도 센서 회로.
  2. 제1항에 있어서,
    상기 제1 박막 트랜지스터부는 P형 LTPS(Low-Temperature Polycrystaline Silicon) 박막 트랜지스터를 포함하고,
    상기 제2 박막 트랜지스터부는 N형 산화물 반도체(oxide semiconductor) 박막 트랜지스터를 포함하며,
    상기 제1 박막 트랜지스터부와 상기 제2 박막 트랜지스터부는 서로 다른 유형의 박막 트랜지스터인 것을 특징으로 하는
    온도 센서 회로.
  3. 제1항에 있어서,
    상기 제1 박막 트랜지스터부는 제1 드레인단, 제1 게이트단, 제1 소스단을 포함하고,
    상기 제2 박막 트랜지스터부는 제2 드레인단, 제2 게이트단, 제2 소스단을 포함하고, 상기 제2 드레인단을 통해 상기 제1 드레인단과 연결 부위를 형성하며,
    상기 제1 박막 트랜지스터부와 상기 제2 박막 트랜지스터부는 상기 연결 부위를 통해 상기 출력 전압을 출력하는 것을 특징으로 하는
    온도 센서 회로.
  4. 제3항에 있어서,
    상기 제1 박막 트랜지스터부는 상기 제1 게이트단을 통해 제1 바이어스 전압을 인가받고,
    상기 제2 박막 트랜지스터부는 상기 제2 게이트단을 통해 제2 바이어스 전압을 인가받으며,
    상기 제1 바이어스 전압과 상기 제2 바이어스 전압은 서로 다른 유형의 바이어스 전압인 것을 특징으로 하는
    온도 센서 회로.
  5. 제4항에 있어서,
    상기 제1 박막 트랜지스터부 및 상기 제2 박막 트랜지스터부는 상기 서로 다른 유형의 바이어스 전압에 기반하여 오프 상태로 설정되는 것을 특징으로 하는
    온도 센서 회로.
  6. 제3항에 있어서,
    상기 제1 박막 트랜지스터부는 상기 제1 게이트단과 상기 제1 소스단이 연결되고,
    상기 제2 박막 트랜지스터부는 상기 제2 게이트단을 통해 제2 바이어스 전압을 인가받거나 상기 제2 게이트단과 상기 제2 소스단이 연결되는 것을 특징으로 하는
    온도 센서 회로.
  7. 제6항에 있어서,
    상기 연결 부위에 연결되는 제3 박막 트랜지스터부를 더 포함하고,
    상기 제3 박막 트랜지스터부는 제3 드레인단, 제3 게이트단 및 제3 소스단을 포함하며, 상기 제3 게이트단에 인가되는 바이어스 전압에 따라 상기 출력 전압을 제어하는 것을 특징으로 하는
    온도 센서 회로.
  8. 제1항에 있어서,
    상기 제1 박막 트랜지스터부와 상기 제2 박막 트랜지스터부는 서로 다른 채널 길이를 갖고,
    상기 제1 박막 트랜지스터부의 채널 길이는 상기 제2 박막 트랜지스터부의 채널 길이에 대비하여 짧은 것을 특징으로 하는
    온도 센서 회로.
  9. 제1항에 있어서,
    상기 온도 측정부는 상기 제1 박막 트랜지스터부에 인가되는 드레인 전압의 크기에 비례하는 상기 출력 전압의 크기 변화에 따라 상기 온도의 변화를 측정하는 것을 특징으로 하는
    온도 센서 회로.
  10. 제1항에 있어서,
    상기 제1 박막 트랜지스터부는
    버퍼층 상에 형성되는 제1 채널층;
    상기 제1 채널층의 양 옆에 위치하는 제1 드레인 전극 및 제1 소스 전극;
    상기 제1 채널층 상에 형성되는 제1 게이트 절연층; 및
    상기 제1 게이트 절연층 상에 형성되는 제1 게이트 전극을 포함하는 것을 특징으로 하는
    온도 센서 회로.
  11. 제10항에 있어서,
    상기 제2 박막 트랜지스터부는
    상기 버퍼층 상에 형성되는 제2 게이트 절연층;
    상기 제2 게이트 절연층 상에 형성되는 제2 게이트 전극;
    상기 제2 게이트 전극 상에 형성되는 중간층;
    상기 중간층 상에 형성되는 제2 채널층;
    상기 제2 채널층 상에 형성되는 제2 드레인 전극 및 제2 소스 전극;
    상기 제2 드레인 전극 및 제2 소스 전극 상에 형성되는 제3 게이트 절연층;
    상기 제3 게이트 절연층 상에 형성되는 제3 게이트 전극; 및
    상기 제3 게이트 전극 상에 형성되는 패시베이션층을 포함하는 것을 특징으로 하는
    온도 센서 회로.
  12. 제11항에 있어서,
    상기 제1 게이트 전극은 상기 제2 게이트 전극과 동일한 금속층을 공유하여 형성되고,
    상기 제1 드레인 전극 및 상기 제1 소스 전극은 상기 제2 드레인 전극 및 제2 소스 전극과 동일한 금속층을 공유하여 형성되는 것을 특징으로 하는
    온도 센서 회로.
  13. 디스플레이의 픽셀 내 온도를 측정하기 위한 온도 센서 어레이 회로에 있어서,
    기판 상에 형성된 제1항 내지 제12항 중 어느 한 항에 따른 온도 센서회로;
    상기 온도 센서회로에 게이트 전압을 선택적으로 인가하는 게이트 드라이버부를 포함하고,
    상기 온도 센서회로는 상기 온도 센서 어레이 회로의 가로 및 세로의 길이에 따라 복수로 포함되는 것을 특징으로 하는
    온도 센서 어레이 회로.
  14. 복수의 온도 센서 회로를 포함하는 디스플레이 장치에 있어서,
    기판 상에 형성된 제1항 내지 제12항 중 어느 한 항에 따른 온도 센서 회로; 및
    상기 온도 센서 회로와 전기적으로 연결된 디스플레이 소자를 포함하는 것을 특징으로 하는
    디스플레이 장치.
  15. 제14항에 있어서,
    상기 디스플레이 소자는 유기 발광 소자 및 무기 발광 소자 중 어느 하나의 발광 소자인 것을 특징으로 하는
    디스플레이 장치.
KR1020200142270A 2020-10-29 2020-10-29 디스플레이의 픽셀 내 온도를 측정하기 위한 온도 센서 회로 및 이를 포함하는 디스플레이 장치 KR102506745B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200142270A KR102506745B1 (ko) 2020-10-29 2020-10-29 디스플레이의 픽셀 내 온도를 측정하기 위한 온도 센서 회로 및 이를 포함하는 디스플레이 장치
US17/237,135 US20220136908A1 (en) 2020-10-29 2021-04-22 Temperature sensor circuit for measuring temperature inside pixel of display and display apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200142270A KR102506745B1 (ko) 2020-10-29 2020-10-29 디스플레이의 픽셀 내 온도를 측정하기 위한 온도 센서 회로 및 이를 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20220057224A true KR20220057224A (ko) 2022-05-09
KR102506745B1 KR102506745B1 (ko) 2023-03-07

Family

ID=81380920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200142270A KR102506745B1 (ko) 2020-10-29 2020-10-29 디스플레이의 픽셀 내 온도를 측정하기 위한 온도 센서 회로 및 이를 포함하는 디스플레이 장치

Country Status (2)

Country Link
US (1) US20220136908A1 (ko)
KR (1) KR102506745B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101738780B1 (ko) * 2015-11-23 2017-05-23 고려대학교 산학협력단 온도측정 디바이스 및 그 제조방법
CN106768437A (zh) * 2015-11-25 2017-05-31 中国科学院微电子研究所 一种温度检测系统及方法
JP2018087888A (ja) * 2016-11-29 2018-06-07 京セラディスプレイ株式会社 温度検出回路および液晶表示パネル
JP2018107444A (ja) 2016-12-23 2018-07-05 株式会社半導体エネルギー研究所 表示装置
KR20190027057A (ko) 2017-09-05 2019-03-14 삼성디스플레이 주식회사 표시 장치 및 화소
US20190226920A1 (en) * 2017-06-13 2019-07-25 Boe Technology Group Co., Ltd. Temperature sensor, display panel, and display apparatus
KR102061789B1 (ko) 2013-08-21 2020-01-03 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이를 이용한 온도를 측정하는 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120104402A1 (en) * 2010-11-03 2012-05-03 Pei-Hua Chen Architecture of analog buffer circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102061789B1 (ko) 2013-08-21 2020-01-03 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이를 이용한 온도를 측정하는 방법
KR101738780B1 (ko) * 2015-11-23 2017-05-23 고려대학교 산학협력단 온도측정 디바이스 및 그 제조방법
CN106768437A (zh) * 2015-11-25 2017-05-31 中国科学院微电子研究所 一种温度检测系统及方法
JP2018087888A (ja) * 2016-11-29 2018-06-07 京セラディスプレイ株式会社 温度検出回路および液晶表示パネル
JP2018107444A (ja) 2016-12-23 2018-07-05 株式会社半導体エネルギー研究所 表示装置
US20190226920A1 (en) * 2017-06-13 2019-07-25 Boe Technology Group Co., Ltd. Temperature sensor, display panel, and display apparatus
KR20190027057A (ko) 2017-09-05 2019-03-14 삼성디스플레이 주식회사 표시 장치 및 화소

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
H. Kim, K. Han. High-Linearity In-Pixel Thermal Sensor Using Low-Temperature Poly-Si Thin-Film Transistors. IEEE Sensors Journal, 2014, 15(2), 963-970 (2014.09.19.)* *
H. Kim. A High-Gain Inverter With Low-Temperature Poly-Si Oxide Thin-Film Transistors. IEEE Electron Device Letters, 2019, 40(3), 411-414 (2019.01.20.)* *
유럽공개특허 제2450954호, "Architecture of analog buffer circuit"

Also Published As

Publication number Publication date
KR102506745B1 (ko) 2023-03-07
US20220136908A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
US11881176B2 (en) Pixel circuit, display panel, display device, and driving method
US9373724B2 (en) Method of driving transistor and device including transistor driven by the method
US9704887B2 (en) TFT substrate structure
US9741780B2 (en) Organic light-emitting diode display
TWI395181B (zh) 薄膜電晶體電路、發光顯示設備及其驅動方法
EP2998996B1 (en) Amoled display with optical feedback compensation
US10585514B2 (en) Pixel circuit, display panel and driving method thereof
US7791082B2 (en) Semiconductor apparatus and method of manufacturing the same
US10804337B2 (en) Touch sensor in-cell type organic electroluminescent device
TWI520119B (zh) 像素電路及顯示裝置
US11004384B2 (en) Display apparatus
JP6165273B2 (ja) 外部補償誘導回路及びその誘導方法、表示装置
US20120075260A1 (en) Active-matrix organic el display device and method for driving same
KR102506745B1 (ko) 디스플레이의 픽셀 내 온도를 측정하기 위한 온도 센서 회로 및 이를 포함하는 디스플레이 장치
JP4956030B2 (ja) 有機ｅｌ表示装置およびその駆動方法
US9040971B2 (en) Thin film transistor and organic light emitting pixel having the same
JP2021196397A (ja) 表示装置
CN118280246A (zh) 显示装置
KR20220096266A (ko) 표시 장치 및 박막 트랜지스터 어레이 기판
Chen et al. 39‐3: Distinguished Student Paper: In‐Pixel Temperature Sensor for High‐Luminance Active‐Matrix Micro‐LED Display using LTPO TFTs
KR20140045259A (ko) 보정경로 다이오드를 포함하는 능동행렬 화소
CN118281008A (zh) 薄膜晶体管基板和包括该薄膜晶体管基板的显示设备
JP2007140342A (ja) 有機エレクトロルミネッセンス表示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant