KR20220054034A - 디스플레이 모듈 및 그 제조 방법 - Google Patents

디스플레이 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20220054034A
KR20220054034A KR1020200138488A KR20200138488A KR20220054034A KR 20220054034 A KR20220054034 A KR 20220054034A KR 1020200138488 A KR1020200138488 A KR 1020200138488A KR 20200138488 A KR20200138488 A KR 20200138488A KR 20220054034 A KR20220054034 A KR 20220054034A
Authority
KR
South Korea
Prior art keywords
glass substrate
conductive member
conductive
display module
tft
Prior art date
Application number
KR1020200138488A
Other languages
English (en)
Inventor
오동건
김용상
김진호
Original Assignee
삼성전자주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020200138488A priority Critical patent/KR20220054034A/ko
Priority to EP21883019.8A priority patent/EP4181197A4/en
Priority to PCT/KR2021/012473 priority patent/WO2022085947A1/ko
Publication of KR20220054034A publication Critical patent/KR20220054034A/ko
Priority to US18/110,714 priority patent/US20230197918A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

디스플레이 모듈이 개시된다. 개시된 디스플레이 모듈은 글라스 기판과, 글라스 기판의 전면에 형성되고 다수의 TFT 전극이 구비된 TFT(Thin Film Transistor)층과, 다수의 TFT 전극에 전기적으로 연결된 다수의 발광 다이오드(Light Emitting Diode)와, 글라스 기판의 에지 영역을 따라 간격을 두고 배치되며, 글라스 기판의 전면 및 후면에 형성된 배선과 각각 전기적으로 연결된 다수의 관통 배선 부재를 포함하며, 다수의 관통 배선 부재는 각각, 글라스 기판의 전면에 형성된 제1 도전 부재와, 글라스 기판의 후면에 형성된 제2 도전 부재와, 글라스 기판을 관통하고 양단부가 제1 및 제2 도전 부재에 각각 적층되는 제3 도전 부재를 포함한다.

Description

디스플레이 모듈 및 그 제조 방법{DISPLAY MODULE AND MANUFACTURING METHOD AS THE SAME}
본 개시는 디스플레이 모듈 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 베젤리스화할 수 있는 디스플레이 모듈 및 그 제조 방법에 관한 것이다.
자발광 디스플레이 소자는 백 라이트 없이 영상을 표시하는 것으로, 스스로 빛을 내는 마이크로 LED를 이용할 수 있다.
디스플레이 모듈은 마이크로 LED로 이루어진 픽셀 또는 서브 픽셀 단위로 동작이 되면서 다양한 색을 표현한다. 각각의 픽셀 또는 서브 픽셀은 복수의 TFT(Thin Film Transistor)에 의해 동작이 제어된다. 복수의 TFT는 연성 가능한 기판, 글라스 기판 또는 플라스틱 기판에 배열되며 이를 TFT 기판이라고 한다. 디스플레이 모듈은 다수를 연결하여 대형 디스플레이 장치를 제작한다.
본 개시의 목적은 TFT 기판의 전면 및 후면을 연결하는 배선을 스루홀 방식으로 형성한 디스플레이 모듈 및 그 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 개시는, 글라스 기판; 상기 글라스 기판의 전면에 형성되고 다수의 TFT 전극이 구비된 TFT(Thin Film Transistor) 층; 상기 다수의 TFT 전극에 전기적으로 연결된 다수의 발광 다이오드(Light Emitting Diode); 및 상기 글라스 기판의 에지 영역을 따라 간격을 두고 배치되며, 상기 글라스 기판의 전면 및 후면에 형성된 배선과 각각 전기적으로 연결된 다수의 관통 배선 부재;를 포함하며, 상기 다수의 관통 배선 부재는 각각, 상기 글라스 기판의 전면에 형성된 제1 도전 부재; 상기 글라스 기판의 후면에 형성된 제2 도전 부재; 및 상기 글라스 기판을 관통하고 양단부가 상기 제1 및 제2 도전 부재에 각각 적층되는 제3 도전 부재;를 포함하는 디스플레이 모듈을 제공한다.
상기 제3 도전 부재는, 상기 제1 도전 부재 상에 적층되며 외부로 노출된 제1 패드부; 상기 제2 도전 부재 상에 적층되며 외부로 노출된 제2 패드부; 및 상기 제1 및 제2 패드와 전기적으로 연결되며 상기 글라스 기판의 스루홀에 배치된 연결부;를 포함할 수 있다.
상기 제1 패드부는 상기 글라스 기판의 전면에 형성된 제1 배선과 전기적으로 연결되고, 상기 제2 패드부는 상기 글라스 기판의 후면에 형성된 제2 배선과 전기적으로 연결될 수 있다.
상기 제1 패드부는 상기 글라스 기판의 전면과 측면이 만나는 모서리에 일측이 접하며, 상기 제2 패드부는 상기 글라스 기판의 후면과 측면이 만나는 모서리에 일측이 접할 수 있다.
상기 제1 패드부는 상기 글라스 기판의 전면과 측면이 만나는 모서리로부터 일측이 이격되며, 상기 제2 패드부는 상기 글라스 기판의 후면과 측면이 만나는 모서리로부터 일측이 이격될 수 있다.
상기 제1 패드부는 상기 제1 도전 부재 전체를 덮고, 상기 제2 패드부는 상기 제2 도전 부재 전체를 덮을 수 있다.
또한, 본 개시는, 전면에 TFT(Thin Film Transistor) 층이 형성된 글라스 기판의 에지 영역에 일정한 간격으로 다수의 제1 및 제2 도전 부재를 형성하는 단계; 상기 다수의 제1 및 제2 도전 부재에 대응하는 위치에 각각 상기 글라스 기판을 관통하는 다수의 스루홀을 형성하는 단계; 각 스루홀을 통해 일단부가 제1 도전 부재에 전기적으로 연결하도록 제1 도전 부재에 적층되고 타단부가 제2 도전 부재에 전기적으로 연결하도록 제2 도전 부재에 적층되는 제3 도전 부재를 형성하는 단계; 상기 글라스 기판의 전면에 각 제3 도전 부재의 일단부에 전기적으로 연결되는 제1 배선과, 상기 글라스 기판의 후면에 각 제3 도전 부재의 타단부에 전기적으로 연결되는 제2 배선을 형성하는 단계; 및 상기 TFT 층 상에 다수의 마이크로 LED를 전사하는 단계;를 포함하며, 하나의 상기 제1 도전 부재, 상기 제1 도전 부재에 대응하는 하나의 상기 제2 도전 부재 및 상기 제1 및 제2 도전 부재와 전기적으로 연결되는 하나의 상기 제3 도전 부재가 하나의 관통 배선 부재를 형성하는, 디스플레이 모듈의 제조 방법을 제공함으로써, 상기 목적을 달성할 수 있다.
상기 제3 도전 부재를 형성하기 전에, 상기 다수의 제1 도전 부재를 제외한 상기 TFT 층을 포함하는 상기 글라스 기판의 전면을 덮도록 제1 포토 레지스트 층을 적층하고, 상기 다수의 제2 도전 부재를 제외한 상기 글라스 기판의 후면을 덮도록 제2 포토 레지스트 층을 적층하는 단계를 더 포함할 수 있다.
상기 제3 도전 부재를 형성하는 단계는, 상기 다수의 제1 및 제2 도전 부재와 상기 제1 및 제2 포토 레지스트 층을 도전 물질로 덮는 단계를 더 포함할 수 있다.
상기 도전 물질은 일부가 상기 다수의 스루홀에 유입되도록 도금 방식을 통해 형성할 수 있다.
상기 제1 포토 레지스트 층은 상기 제1 도전 부재의 두께보다 더 두껍게 형성하고, 상기 제2 포토 레지스트 층은 상기 제2 도전 부재의 두께보다 더 두껍게 형성할 수 있다.
상기 금속 물질에 의해 덮인 상기 제1 및 제2 포토 레지스트 층의 상면이 노출될 때까지 상기 금속 물질의 일부를 제거하는 단계를 더 포함할 수 있다.
상기 금속 물질의 일부를 제거한 후, 상기 제1 및 제2 포토 레지스트 층을 제거하는 단계를 더 포함할 수 있다. 상기 금속 물질의 일부는 평탄화 공정을 통해 일정한 높이만큼 제거할 수 있다.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 모듈을 개략적으로 나타낸 평면도이다.
도 2는 본 개시의 일 실시 예에 따른 디스플레이 모듈을 개략적으로 나타낸 단면도이다.
도 3은 TFT 기판의 에지부에 형성된 관통 배선 부재에 배선이 전기적으로 연결된 예를 나타낸 도면이다.
도 4는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제조 공정을 나타낸 흐름도이다.
도 5a는 TFT 기판의 에지부에 제1 도전 부재를 형성한 예를 나타낸 도면이다.
도 5b는 도 5a에 표시된 A-A 선을 따라 나타낸 단면도이다.
도 6a는 TFT 기판의 전면 및 후면의 전체 영역에서 제1 및 제2 도전 부재가 형성된 영역을 제외한 나머지 영역에 포토 레지스트 층을 형성한 예를 나타낸 도면이다.
도 6b는 도 6a에 표시된 B-B 선을 따라 나타낸 단면도이다.
도 7a는 TFT 기판에 스루홀을 형성한 예를 나타낸 도면이다.
도 7b는 도 7a에 표시된 C-C 선을 따라 나타낸 단면도이다.
도 8a는 TFT 기판에 형성된 스루홀을 채우면서 TFT 기판의 전면 및 후면에 제3 도전 부재를 형성한 예를 나타낸 도면이다.
도 8b는 도 8a에 표시된 D-D 선을 따라 나타낸 단면도이다.
도 9a는 제3 도전 부재의 상부를 포토 레지스트 층의 상면까지 폴리싱한 예를 나타낸 도면이다.
도 9b는 도 9a에 표시된 E-E 선을 따라 나타낸 단면도이다.
도 10a는 TFT 기판의 전면 및 후면에서 포토 레지스트 층을 제거한 예를 나타낸 도면이다.
도 10b는 도 10a에 표시된 F-F 선을 따라 나타낸 단면도이다.
도 11은 관통 배선 부재의 제1 패드부의 X 방향 길이에 따라 배선의 위치 오차를 극복하는 예를 나타낸 도면이다.
도 12는 TFT 기판의 에지부에 형성하는 제1 도전 부재가 TFT 기판의 일단으로부터 Y방향으로 소정 간격(M)으로 이격된 예를 나타낸 도면이다.
도 13은 도 12에 도시된 TFT 기판을 사용하여 관통 배선 부재를 형성한 예를 나타낸 도면이다.
이하에서는 첨부된 도면을 참조하여 다양한 실시 예를 보다 상세하게 설명한다. 본 명세서에 기재된 실시 예는 다양하게 변형될 수 있다. 특정한 실시 예가 도면에서 묘사되고 상세한 설명에서 자세하게 설명될 수 있다. 그러나 첨부된 도면에 개시된 특정한 실시 예는 다양한 실시 예를 쉽게 이해하도록 하기 위한 것일 뿐이다. 따라서, 첨부된 도면에 개시된 특정 실시 예에 의해 기술적 사상이 제한되는 것은 아니며, 발명의 사상 및 기술 범위에 포함되는 모든 균등물 또는 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이러한 구성요소들은 상술한 용어에 의해 한정되지는 않는다. 상술한 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 명세서에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 개시에서, '동일하다'는 표현은 완전하게 일치하는 것뿐만 아니라, 가공 오차 범위를 감안한 정도의 상이함을 포함한다는 것을 의미한다.
그 밖에도, 본 개시를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그에 대한 상세한 설명은 축약하거나 생략한다.
본 개시에서, 디스플레이 모듈은 마이크로 발광 다이오드(마이크로 LED 또는 μLED) 디스플레이 패널일 수 있다. 디스플레이 모듈은 평판 디스플레이 패널 중 하나로 각각 100 마이크로미터 이하인 복수의 무기 발광 다이오드(inorganic LED)로 구성되어 있다. 백라이트가 필요한 액정 디스플레이(LCD) 패널에 비해 마이크로 LED 디스플레이 모듈은 더 나은 대비, 응답 시간 및 에너지 효율을 제공한다. 유기발광 다이오드(organic LED)와 무기 발광 소자인 마이크로 LED는 모두 에너지 효율이 좋지만 마이크로 LED는 OLED보다 밝기, 발광효율, 수명이 길다. 마이크로 LED는 전원이 공급되는 경우 스스로 광을 발산할 수 있는 반도체 칩일 수 있다. 마이크로 LED는 빠른 반응속도, 낮은 전력, 높은 휘도를 가지고 있다. 구체적으로, 마이크로 LED는 기존 LCD(liquid crystal display) 또는 OLED(Organic Light Emitting Diode)에 비해 전기를 광자로 변환시키는 효율이 더 높다. 즉, 기존 LCD 또는 OLED 디스플레이에 비해 "와트당 밝기"가 더 높다. 이에 따라 마이크로 LED는 기존의 LED(가로, 세로, 높이가 각각 100㎛를 초과한다) 또는 OLED에 비해 약 절반 정도의 에너지로도 동일한 밝기를 낼 수 있게 된다. 이외에도 마이크로 LED는 높은 해상도, 우수한 색상, 명암 및 밝기 구현이 가능하여, 넓은 범위의 색상을 정확하게 표현할 수 있으며, 햇빛이 밝은 야외에서도 선명한 화면을 구현할 수 있다. 그리고 마이크로 LED는 번인(burn in) 현상에 강하고 발열이 적어 변형 없이 긴 수명이 보장된다.
본 개시에서, 마이크로 LED는 애노드 및 캐소드 전극이 동일한 제1 면에 형성되고 발광면이 상기 전극들이 형성된 제1 면의 반대 측에 위치한 제2 면에 형성된 플립칩(Flip chip) 구조를 가질 수 있다.
본 개시에서, 글라스 기판은 전면(front surface)에 TFT(Thin Film Transistor) 회로가 형성된 TFT 층이 배치되고, 후면(rear surface)에 TFT 회로에 전원을 공급하는 전원 공급 회로와 데이터 구동 드라이버, 게이트 구동드라이버 및 각 구동 드라이버를 제어하는 타이밍 컨트롤러가 배치될 수 있다. TFT 층에 배열된 다수의 픽셀은 TFT 회로에 의해 구동될 수 있다.
본 개시에서, 글라스 기판의 전면은 활성 영역과 비활성 영역으로 구분될 수 있다. 활성 영역은 글라스 기판의 전면에서 TFT 층이 점유하는 영역에 해당할 수 있고, 비활성 영역은 글라스 기판의 전면에서 TFT 층이 점유하는 영역을 제외한 영역일 수 있다.
본 개시에서, 글라스 기판의 에지 영역은 글라스 기판의 최 외곽 영역일 수 있다. 또한, 글라스 기판의 에지 영역은 글라스 기판의 회로가 형성된 영역을 제외한 나머지 영역일 수 있다. 또한, 글라스 기판의 에지 영역은 글라스 기판의 측면에 인접한 글라스 기판의 전면 일부와 글라스 기판의 측면에 인접한 글라스 기판의 후면 일부를 포함할 수 있다. 글라스 기판은 사각형(quadrangle type)으로 형성될 수 있다. 구체적으로, 글라스 기판은 직사각형(rectangle) 또는 정사각형(square)으로 형성될 수 있다. 글라스 기판의 에지 영역은 글라스 기판의 4변 중 적어도 하나의 변을 포함할 수 있다.
본 개시에서, 디스플레이 모듈은 TFT 기판의 측면으로 드러나지 않도록 형성된 다수의 관통 배선 부재를 마련함에 따라 TFT 기판의 전면에서 비활성 영역을 최소화하고 활성 영역을 최대화함으로써 베젤 리스화 할 수 있고 디스플레이 모듈에 대한 마이크로 LED의 실장 조밀도를 증가시킬 수 있다.
본 개시에서, 베젤 리스화를 구현하는 디스플레이 모듈은 다수를 연결하는 경우 활성 영역을 최대화할 수 있는 대형 사이즈의 멀티 디스플레이 장치를 제공할 수 있다. 이 경우 각 디스플레이 모듈은 비활성 영역을 최소화함에 따라 서로 인접한 디스플레이 모듈의 각 픽셀들 간의 피치를 단일 디스플레이 모듈 내의 각 픽셀들 간의 피치와 동일하게 유지하도록 형성할 수 있다. 이에 따라 각 디스플레이 모듈 사이의 연결부분에서 심(seam)이 나타나는 것을 방지할 수 있다.
본 개시에서, 글라스 기판의 4변에 해당하는 에지 영역들 중 서로 마주하는 2변에 해당하는 에지 영역들에 각각 관통 배선 부재가 일정한 간격을 두고 다수가 형성되는 것을 예로 든다. 하지만, 이에 제한되지 않고, 관통 배선 부재는 서로 인접한 2변에 해당하는 에지 영역들에 일정한 간격을 두고 다수가 형성될 수도 있다. 또한, 본 개시에서 관통 배선 부재는 필요에 따라 4변에 해당하는 에지 영역들 중 1변에 해당하는 에지 영역에만 일정한 간격을 두고 다수가 형성되나 3변에 해당하는 에지 영역들에 일정한 간격을 두고 다수가 형성될 수도 있다.
본 개시에서, 디스플레이 모듈은 다수의 LED가 실장되고 측면 배선이 형성된 글라스 기판을 포함한다. 이와 같은 디스플레이 모듈은 단일 단위로 웨어러블 기기(wearable device), 포터블 기기(portable device), 핸드헬드 기기(handheld device) 및 각종 디스플레이가 필요가 전자 제품이나 전장에 설치되어 적용될 수 있으며, 매트릭스 타입으로 복수의 조립 배치를 통해 PC(personal computer)용 모니터, 고해상도 TV 및 사이니지(signage)(또는, 디지털 사이니지(digital signage)), 전광판(electronic display) 등과 같은 디스플레이 장치에 적용될 수 있다.
이하, 도면을 참고하여 본 개시의 일 실시 예에 따른 디스플레이 모듈을 설명한다.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 모듈을 개략적으로 나타낸 평면도이고, 도 2는 본 개시의 일 실시 예에 따른 디스플레이 모듈을 개략적으로 나타낸 단면도이고, 도 3은 TFT 기판의 에지부에 형성된 관통 배선 부재에 배선이 전기적으로 연결된 예를 나타낸 도면이다.
도 1 및 도 2를 참조하면, 디스플레이 모듈(10)은 TFT 기판(100)과, TFT 기판(100) 상에 배열된 다수의 마이크로 LED(120)를 포함할 수 있다.
TFT 기판(100)은 글라스 기판(110)과, 글라스 기판(110)의 전면에 TFT(Thin Film Transistor) 회로가 포함된 TFT 층(112)과, 글라스 기판(110)의 후면에 배치되어 TFT 회로에 전원을 공급하고 별도의 제어 기판과 전기적으로 연결되는 회로(미도시)와 TFT 층(112)의 TFT 회로를 전기적으로 연결하는 다수의 관통 배선 부재(400)를 포함할 수 있다.
TFT 기판(100)은 전면에 영상을 표현하는 활성 영역(active area)(100a)과 영상을 표현할 수 없는 비활성 영역(dummy area)(100b)을 포함한다.
활성 영역(100a)은 다수의 픽셀이 각각 배열되는 다수의 픽셀 영역(101)으로 구획될 수 있다. 다수의 픽셀 영역(101)은 다양한 형태로 구획될 수 있으며, 일 예로서 매트릭스 형태로 구획될 수 있다. 각 픽셀 영역(101)은 다수의 서브 픽셀이 실장되는 서브 픽셀 영역과, 각 서브 픽셀을 구동하기 위한 픽셀 회로가 배치되는 픽셀 회로 영역을 포함할 수 있다. 여기서 서브 픽셀은 하나의 마이크로 LED를 의미한다.
다수의 마이크로 LED(120)는 TFT 층(112)의 픽셀 회로 영역에 전사되며, 각 마이크로 LED의 전극 패드들은 TFT 층(112)의 서브 픽셀 영역에 형성된 전극 패드들에 각각 전기적으로 연결될 수 있다. 공통 전극 패드는 각 픽셀 영역에 위치하는 적어도 2개의 마이크로 LED(120)의 배열을 고려하여 직선 형태로 형성될 수 있다. 다수의 마이크로 LED는 단일 픽셀을 이루는 서브 픽셀일 수 있다. 본 개시에서 '하나의 마이크로 LED'는 '하나의 서브 픽셀'을 의미하며 해당 용어를 서로 혼용할 수 있다.
본 개시의 일 실시 예에 따른 디스플레이 모듈(10)의 픽셀 구동 방식은 AM(Active Matrix) 구동 방식 또는 PM(Passive Matrix) 구동 방식일 수 있다. 디스플레이 모듈(10)은 AM 구동 방식 또는 PM 구동 방식에 따라 각 마이크로 LED가 전기적으로 접속되는 배선의 패턴을 형성할 수 있다.
비활성 영역(100b)은 글라스 기판(110)의 에지 영역(edge area)에 포함될 수 있다. 예를 들면, 본 개시에서 에지 영역은 다수의 관통 배선 부재(400)가 형성되는 영역으로, 글라스 기판(110)의 측면(100c))에 인접한 글라스 기판(110)의 전면(Front surface) 일부에 대응하는 제1 영역(110a, 도 10 참조)과, 글라스 기판(110)의 측면(100c)에 인접한 글라스 기판(110)의 후면(Rear surface) 일부에 대응하는 제2 영역(110b, 도 10 참조)을 포함할 수 있다.
도 3에서는 설명의 편의상 관통 배선 부재(400)의 일부를 이루는 제1 및 제2 도전 부재(210, 220)의 도시를 생략한다.
도 3을 참조하면, 다수의 관통 배선 부재(400)는 제1 영역(110a)에 형성된 다수의 제1 도전 부재(210)와, 제2 영역(110b)에 형성된 다수의 제2 도전 부재(220)와, 일부분이 각 제1 및 제2 도전 부재(210, 220)에 적층되며 나머지 부분이 글라스 기판(110)을 관통하는 다수의 제3 도전 부재를 포함할 수 있다. 다수의 제1 및 제2 도전 부재는 Cu 또는 도전성이 뛰어난 금속재로 이루어질 수 있다.
다수의 제1 및 제2 도전 부재(210, 220)는 제1 및 제2 영역(110a, 110b)에서 일정한 간격을 두고 배치될 수 있다. 각 제1 및 제2 도전 부재(210, 220)는 일측이 글라스 기판(110)의 측면(110c)에 접하는 모서리에서부터 활성 영역(100a) 측으로 소정 길이(L1, 도 5a 참조)를 갖도록 형성될 수 있다.
제3 도전 부재는 제1 도전 부재(210)에 적층된 제1 패드부(410)와, 제2 도전 부재(220)에 적층된 제2 패드부(420)와, 글라스 기판(110)의 전 후면을 관통하여 제1 및 제2 패드부(410, 420)와 일체로 형성된 연결부(430)를 포함한다.
다수의 제1 패드부(410)는 각각 글라스 기판(110)의 전면에 형성된 다수의 제1 배선(510)을 통해 TFT 층(112)에 구비된 TFT 회로와 전기적으로 연결될 수 있다.
다수의 제2 패드부(420)는 각각 글라스 기판(110)의 후면에 형성된 다수의 제2 배선(520)을 통해 글라스 기판(110)의 후면에 배치된 전원 공급 회로와 데이터 구동 드라이버, 게이트 구동 드라이버 및 각 구동 드라이버를 제어하는 타이밍 컨트롤러가 배치될 수 있다.
이 경우, 전원 공급 회로 및 데이터 구동 드라이버, 게이트 구동 드라이버 및 타이밍 컨트롤러는 별개의 인쇄회로기판에 실장되는 것도 가능하다. 별개의 인쇄회로기판은 FPCB(flexible printed circuit board) 등을 통해 다수의 제2 배선(520)에 전기적으로 연결될 수 있다.
다수의 연결부(430)는 글라스 기판(110)의 에지 영역에 관통 형성된 다수의 스루홀(through hole)(130, 도 7a)에 각각 형성될 수 있다. 이 경우 다수의 스루홀(130)은 글라스 기판(110)의 전면에서부터 후면을 관통하는 방향(또는 글라스 기판(110)의 후면으로부터 전면을 관통하는 방향)으로 형성될 수 있다.
각 연결부(430)는 스루홀(130)을 완전히 메우는 상태로 형성될 수 있다. 하지만, 각 연결부(430)는 이러한 형태로 한정될 필요는 없으며 스루홀(130)을 완전히 메우지 않고 스루홀(130)의 내주면을 따라서 소정의 두께를 갖도록 형성될 수도 있다. 이 경우 각 연결부(430)는 중심부에 소정의 캐비티(cavity)가 형성되는 형태로 이루어질 수 있다.
다수의 관통 배선 부재(400)는 비활성 영역(100b)을 포함한 글라스 기판(110)의 에지 영역을 따라 형성된다. 이와 같이 다수의 관통 배선 부재(400)를 글라스 기판(110)의 최 외곽 부분으로 배치함에 따라, 본 개시의 디스플레이 모듈은 TFT 기판(100)의 활성 영역(100a)을 최대로 넓게 확보할 수 있다.
한편, 비활성 영역(100b)에 형성되는 관통 배선 부재(400)의 개수는 픽셀의 개수에 따라 달라질 수 있고, 활성 영역(100a)에 배치된 TFT 회로의 구동 방식에 따라 달라질 수 있다. 예를 들면, 활성 영역(100a)에 배치된 TFT 회로가 가로 라인 및 세로 라인으로 다수의 픽셀을 구동하는 PM(Passive Matrix) 구동 방식인 경우에 비해 각 픽셀을 개별적으로 구동하는 AM(Active Matrix) 구동 방식이 더 많은 관통 배선 부재(400)와 이에 전기적으로 접속하는 제1 및 제2 배선(510, 520)이 필요할 수 있다.
한편, 본 개시에서 마이크로 LED(120)는 무기 발광물질로 이루어지고, 전원이 공급되는 경우 스스로 광을 발산할 수 있는 반도체 칩일 수 있다. 마이크로 LED(120)는 소정의 두께를 가지며 폭과 길이가 동일한 정사각형이거나, 폭과 길이가 상이한 직사각형으로 이루어질 수 있다. 이와 같은 마이크로 LED는 리얼 HDR(Real High Dynamic Range) 구현이 가능하고 OLED 대비 휘도 및 블랙 표현력 향상 및 높은 명암비를 제공할 수 있다. 마이크로 LED의 크기는 100㎛ 이하이거나 바람직하게는 30㎛ 이하일 수 있다. 마이크로 LED(120)는 한 쌍의 전극(예를 들면, 애노드 및 캐소드 전극)이 동일면에 형성되고 발광면이 상기 한 쌍의 전극이 배치된 면의 반대 면에 형성된 플립칩(Flip chip) 구조를 가질 수 있다.
이하, 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제조 방법을 설명한다.
도 4는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제조 공정을 나타낸 흐름도이다.
먼저, 글라스 기판(110)의 전면에 TFT 회로가 구비된 TFT 층(112)이 형성된 TFT 기판을 제작한다(S11).
글라스 기판(110)의 후면에는 전원 공급 회로와 데이터 구동 드라이버, 게이트 구동드라이버 및 각 구동 드라이버를 제어하는 타이밍 컨트롤러가 실장될 수 있다.
한편, 전원 공급 회로 및 데이터 구동 드라이버, 게이트 구동드라이버 및 타이밍 컨트롤러는 별개의 인쇄회로기판(미도시)에 실장될 수도 있다. 이 경우 별개의 인쇄회로기판이 FPCB(미도시)를 통해 다수의 제2 배선(520)에 전기적으로 연결될 수 있다.
도 5a는 TFT 기판의 에지부에 제1 도전 부재를 형성한 예를 나타낸 도면이고, 도 5b는 도 5a에 표시된 A-A 선을 따라 나타낸 단면도이다.
도 5a 및 도 5b를 참조하면, TFT 기판(100)의 에지 영역에 다수의 제1 및 제2 도전 부재(210, 220)를 형성한다(S12).
예를 들면, 제1 도전 부재(210)는 글라스 기판(110)의 전면 일부에 대응하는 제1 영역(110a)에 형성되고, 제2 도전 부재(220)는 글라스 기판(110)의 후면 일부에 대응하는 제2 영역(110b)에 형성될 수 있다.
다수의 제1 도전 부재(210, 220)는 일 예로서, 타깃에 이온화한 비활성 가스를 충돌시키고 그 충격으로 타깃에서 분리되어 나온 입자를 글라스 기판(110)에 부착시켜 박막을 형성하는 스퍼터링을 통해 형성될 수 있다.
다수의 제1 도전 부재(210, 220)는 스퍼터링을 통해 증착 방식으로 글라스 기판(110)에 형성될 수 있으나, 그 외에 스크린 인쇄 방식, 스탬핑 방식, 잉크 젯 방식 등 다양한 배선 제작 방식을 통해 형성될 수 있다.
제1 영역(110a)에 형성된 다수의 제1 도전 부재(210)는 글라스 기판(110)의 모서리를 따라 일정한 간격을 두고 형성될 수 있다. 제2 영역(110b)에 형성된 다수의 제2 도전 부재(210)는 글라스 기판(110)의 다른 모서리를 따라 일정한 간격을 두고 형성될 수 있다.
이 경우, 다수의 제1 및 제2 도전 부재(210, 220)는 각각 하나씩 대응하여 배치될 수 있다. 이에 따라, 제1 도전 부재들 간의 간격과 제2 도전 부재들 간의 간격은 동일하거나 허용 오차범위의 차이로 거의 유사하게 이루어질 수 있다.
다수의 제1 도전 부재(210) 사이의 간격과 다수의 제2 도전 부재(220) 사이의 간격은 최종적으로 형성되는 다수의 관통 배선 부재(400) 사이의 간격이 될 수 있다.
다수의 제1 도전 부재(210)는 일정한 폭(W1)과 길이(L1)를 가질 수 있다. 다수의 제1 도전 부재(210)의 폭(W1)은 후공정에서 형성되는 제3 도전 부재의 제1 패드부(410)의 폭(W2, 도 11 참조)을 결정할 수 있다. 다수의 제2 도전 부재(220)의 폭과 길이는 제1 도전 부재(210) 폭(W1)과 길이(L1)와 동일하거나 허용 오차범위의 차이로 거의 유사하게 이루어질 수 있다.
다수의 제1 도전 부재(210)의 폭(W1)은 후공정에서 형성되는 제3 도전 부재의 제1 패드부(410)의 폭(W2, 도 11 참조)을 결정할 수 있다. 마찬가지로, 다수의 제2 도전 부재(220)의 폭은 후공정에서 형성되는 제3 도전 부재의 제2 패드부(420)의 폭을 결정할 수 있다.
다수의 제1 및 제2 도전 부재(210, 220)는 일측이 글라스 기판(110)의 측면(110c)에 접하는 모서리에서부터 활성 영역(100a, 도 1 참조) 측으로 소정 길이(L1)를 갖도록 형성할 수 있다.
다수의 제1 및 제2 도전 부재(210, 220)는 각각 중앙 부분에 스루홀(130, 도 7a 참조)에 대응하는 관통 영역(211, 221)이 형성될 수 있다. 관통 영역(211, 221)은 사각형의 구멍으로 이루어질 수 있다. 여기서 관통 영역(211, 221)은 사각형으로 한정될 필요는 없으며, 글라스 기판(110)에 형성될 스루홀(130)의 지름보다 크거나 같으면 족하다.
제1 영역(110a)에 형성된 제1 도전 부재(210)는 제2 영역(110b)에 형성된 제1 도전 부재(210)와 대응하는 위치에 형성될 수 있다.
도 6a는 TFT 기판의 전면 및 후면의 전체 영역에서 제1 및 제2 도전 부재가 형성된 영역을 제외한 나머지 영역에 포토 레지스트 층을 형성한 예를 나타낸 도면이고, 도 6b는 도 6a에 표시된 B-B 선을 따라 나타낸 단면도이다.
도 6a 및 도 6b를 참조하면, TFT 기판의 전면 및 후면에 포토 공정을 통해 제1 및 제2 포토 레지스트 층(310, 320)을 형성한다. 이 경우, 제1 및 제2 포토 레지스트 층(310, 320)은 전체 영역에서 다수의 제1 및 제2 도전 부재(210, 220)가 형성된 영역을 제외한 나머지 영역에 형성한다.
제1 포토 레지스트 층(310)의 두께(t2)는 제1 도전 부재(210)의 두께(t1)보다 더 두껍게 형성될 수 있다. 제2 포토 레지스트 층(310)의 두께는 제1 포토 레지스트 층(310)의 두께(t2)와 동일하거나 허용 오차범위의 차이로 거의 유사하게 이루어질 수 있다. 제2 도전 부재(220)의 두께는 제1 도전 부재(210)의 두께(t1)와 동일하거나 허용 오차범위의 차이로 거의 유사하게 이루어질 수 있다.
제1 및 제2 포토 레지스트 층(310, 320)과 제1 도전 부재(210, 220) 간 두께 차(t1<t2)는 후술하는 제3 도전 부재의 제1 및 제2 패드부(410, 420)의 두께(t3, 도 9b)를 결정할 수 있다.
도 7a는 TFT 기판에 스루홀을 형성한 예를 나타낸 도면이고, 도 7b는 도 7a에 표시된 C-C 선을 따라 나타낸 단면도이다.
도 7a 및 도 7b를 참조하면, 글라스 기판(110)의 에지 영역에 다수의 스루홀(130)을 형성한다(S13).
각 스루홀(130)은 예를 들면 레이저 가공을 통해 각 제1 도전 부재(210)의 관통 영역(211)으로부터 이에 대응하는 각 제2 도전 부재(220)의 관통 영역(221)까지 관통 형성될 수 있다.
레이저 가공을 통해 스루홀(130)을 형성하는 경우, 글라스 기판(110)의 두께(예를 들면, 500~700㎛)에 영향을 받지 않고 우수한 가공 품질을 가질 수 있다.
반면에, 스루홀(130)을 습식 식각(wet etching)을 통해 형성하는 경우에 미세 가공이 매우 어려울 뿐만 아니라 가공 부분에서 칩핑(chipping)이 발생함에 따라 크랙 리스크(crack risk)가 존재한다.
도 8a는 TFT 기판에 형성된 스루홀을 채우면서 TFT 기판의 전면 및 후면에 제3 도전 부재를 형성한 예를 나타낸 도면이고, 도 8b는 도 8a에 표시된 D-D 선을 따라 나타낸 단면도이다.
도 8a 및 도 8b를 참조하면, TFT 기판(100)의 전면 및 후면에 도전층(450)을 적층 형성한다.
예를 들면, TFT 기판(100)을 도전 물질(예를 들면, Cu나 도전성이 우수한 금속재)이 저장된 용기에 장입하여 TFT 기판(100)의 전면 및 후면 전체 영역을 도금한다.
도금 시 도전 물질은 TFT 기판(100)의 전면 및 후면은 물론 다수의 스루홀(130)로 유입되어 각 스루홀(130)을 메운다. 이 경우, 각 스루홀(130)로 유입되는 도전 물질은 레이저 가공을 통해 면 균일도가 높은 스루홀(130)의 내주면에 밀착될 수 있다.
도 9a는 제2 도전 부재의 상부를 포토 레지스트 층의 상면까지 폴리싱한 예를 나타낸 도면이고, 도 9b는 도 9a에 표시된 E-E 선을 따라 나타낸 단면도이다.
도 9a 및 도 9b를 참조하면, TFT 기판(100)의 전면 및 후면에 형성된 도전층(450)의 일부를 제거하여 제3 도전 부재를 형성한다(S14).
예를 들면, CMP(Chemical-Mechanical Planarization) 공정을 통해 TFT 기판(100)의 전면 및 후면에 형성된 도전층(450)의 양면(TFT 기판(100)의 전면 및 후면에 각각 인접한 면)을 폴리싱 함으로써 평탄화 할 수 있다.
이 경우, 도전층(450)은 CMP 공정에 의해 도전층(450)의 표면으로부터 대략 제1 및 제2 포토 레지스트 층(310, 320)의 표면(311, 321)이 노출될 수 있는 깊이까지 제거될 수 있다. 이러한 평탄화 공정을 통해 물리적으로 서로 분리된 다수의 관통 배선 부재(400)를 형성할 수 있다.
또한, 평탄화 깊이는 제1 및 제2 포토 레지스트 층(310, 320)의 표면(311, 321)이 일부 제거되는 깊이까지 형성되는 것도 가능하다. 이 경우, 제1 및 제2 패드부(410, 420)가 제 기능을 수행할 수 있을 정도의 두께를 가질 수 있는 정도인 것이 바람직하다.
도 10a는 TFT 기판의 전면 및 후면에서 포토 레지스트 층을 제거한 예를 나타낸 도면이고, 도 10b는 도 10a에 표시된 F-F 선을 따라 나타낸 단면도이다.
도 10a 및 도 10b를 참조하면, 포토 레지스트 제거 공정을 통해 제1 및 제2 포토 레지스트 층(310, 320)을 TFT 기판(100)의 전면 및 후면으로부터 제거한다.
이 경우, 제1 내지 제3 도전 부재를 포함하는 각 관통 배선 부재(400)는 TFT 기판(100)의 에지 영역에 형성됨에 따라 종래기술에 따른 측면 배선의 역할을 수행할 수 있다.
또한, 본 개시에 따른 관통 배선 부재(400)는 관통 배선 부재(400)의 연결부(430)가 글라스 기판(110)의 내부에 위치하여 외부로 노출되지 않는다. 이에 따라 본 개시에서는 종래기술에 따른 측면 배선이 가지는 문제 즉, 측면 배선이 글라스 기판의 외부로 노출됨에 따라 외부 충격에 의해 단선 되거나 글라스 기판의 모서리를 덮는 상태로 지나가는 측면 배선 일부의 두께가 극히 얇게 형성됨에 따라 단선되는 문제를 근본적으로 해소할 수 있다.
또한, 종래기술에 따른 측면 배선은 글라스 기판의 전면 및 후면에 형성되는 제1 및 제2 배선과 전기적으로 연결하기 위해 글라스 기판의 에지 영역 별도의 접속 패드를 각각 형성하는 공정이 필요하다. 이와 달리, 본 개시에 따른 관통 배선 부재(400)는 글라스 기판(110)의 전면 및 후면에 형성되는 제1 및 제2 배선(510, 520)과 전기적으로 연결되는 제1 및 제2 패드부(410, 420)를 일체로 구비한다. 따라서, 별도의 접속 패드를 형성하기 위한 공정을 생략할 수 있다.
상기한 바와 같이, 다수의 관통 배선 부재(400)를 형성한 후, 도 3과 같이 다수의 관통 배선 부재(400)와 전기적으로 연결되는 제1 및 제2 배선(510, 520)을 형성한다(S15).
제1 배선(510)은 다수로 형성되며, 다수의 제1 패드부(410)와 TFT 층(112)에 구비된 TFT 회로를 전기적으로 연결한다. 제2 배선(520)은 다수로 형성되며, 다수의 제2 패드부(420)와 글라스 기판(110)의 후면에 배치된 전원 공급 회로와 데이터 구동 드라이버, 게이트 구동 드라이버를 전기적으로 연결한다.
이어서, TFT 층(112) 상에 다수의 마이크로 LED(120)를 전사할 수 있다(S16).
다수의 마이크로 LED(120)는 레이저 전사 방식, 정전기 헤드 전상 방식, 롤러블 전사 방식 등의 전사 방식을 통해 TFT 기판(100)에 전사될 수 있다.
마이크로 LED 전사 공정 후, 도 2와 같이 각 마이크로 LED 사이에 블랙 매트릭스(125)를 형성하여, 인접한 마이크로 LED 들에서 발산되는 빛이 혼합되는 문제와 외부 광이 TFT 기판(100)에 반사되는 것을 방지할 수 있다.
또한, TFT 회로와 다수의 마이크로 LED(120)를 외부 충격으로부터 보호하기 위해 도 2와 같이 TFT 기판(100)의 전면을 커버하는 보호층(140)을 형성할 수 있다. 보호층(140)은 합성수지 필름이나 소정 두께의 글라스 재질로 이루어질 수 있다.
도 11은 관통 배선 부재의 제1 패드부의 X 방향 길이에 따라 배선의 위치 오차를 극복하는 예를 나타낸 도면이다.
관통 배선 부재(400)의 제1 패드부(410)는 제1 배선(510) 형성 시 발생하는 제조 오차범위를 벗어난 위치에 형성된 경우에도 제1 배선(510)과의 접속이 가능하도록 소정 넓이의 폭(W2)을 가지도록 형성될 수 있다.
도 11을 참조하면, 제1 패드부(410)의 폭(W2)을 제1 배선(510)의 제조 오차범위를 고려하여 소정 넓이를 갖도록 형성하는 경우, 제1 배선(510')과 같이 제1 배선(51)의 좌측으로 편향되거나 제1 배선(510'')과 같이 우측으로 더 많이 편향되더라도 제1 패드부(410)와의 전기적인 접속이 유지될 수 있다.
또한, 제1 패드부(410)는 글라스 기판(110)의 측면(110c)에 인접한 모서리에서부터 활성 영역(100a, 도 1 참조) 측을 향해 소정 길이(L2)를 갖도록 형성될 수 있다. 이 경우, 제1 패드부(410)의 길이(L2)는 제1 배선(510)과의 접속 가능한 거리를 고려하여 적절한 길이로 형성될 수 있다.
제2 패드부(420)의 폭과 길이는 전술한 제1 패드부(410)의 폭(W2)과 길이(L2)와 동일하거나 허용 오차범위의 차이로 거의 유사하게 이루어질 수 있다.
도 12는 TFT 기판의 에지부에 형성하는 제1 도전 부재가 TFT 기판의 일단으로부터 Y 방향으로 소정 간격(M)으로 이격된 예를 나타낸 도면이고, 도 13은 도 12에 도시된 TFT 기판을 사용하여 관통 배선 부재를 형성한 예를 나타낸 도면이다.
도 12를 참조하면, 글라스 기판(110') 상에서의 다수의 제1 도전 부재(210')의 배치는 전술한 다수의 제1 도전 부재(210, 도 5a 참조)의 배치와 상이하다.
예를 들면, 다수의 제1 도전 부재(210')는 글라스 기판(110')의 측면(110c)에 인접한 모서리로부터 소정 간격(M)만큼 이격된 위치에 배치될 수 있다. 이 경우, 도면에 도시하지는 않았으나 글라스 기판(110')의 후면에 형성된 다수의 제2 도전 부재 역시 다수의 제1 도전 부재(210')와 같이 글라스 기판(110')의 측면(110c)에 인접한 모서리로부터 소정 간격(M)만큼 이격된 위치에 배치될 수 있다.
다수의 제1 도전 부재(210')가 형성된 TFT 기판을 사용하여 디스플레이 모듈을 제조하는 경우, 도 13과 같이 다수의 관통 배선 부재(400')는 글라스 기판(110')의 측면(110c)에 인접한 모서리로부터 소정 간격(M)만큼 이격된 위치에 배치될 수 있다.
이와 같이, 본 개시에서는 다수의 관통 배선 부재(400, 400')를 TFT 기판(100)의 비활성 영역(100b) 내에서 적절한 위치에 배치하는 것이 가능하다.
또한, 스루홀(130)의 형성 위치는 제1 및 제2 도전 부재(210, 220)의 위치에 대응할 수 있으므로 제1 및 제2 도전 부재(210, 220)의 형성 위치에 따라 결정될 수 있다.
이상에서는 본 개시의 다양한 실시예를 각각 개별적으로 설명하였으나, 각 실시예들은 반드시 단독으로 구현되어야만 하는 것은 아니며, 각 실시예들의 구성 및 동작은 적어도 하나의 다른 실시예들과 조합되어 구현될 수도 있다.
또한, 이상에서는 본 개시의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시예에 한정되지 아니하며, 청구범위 상에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
10: 디스플레이 모듈
100: TFT 기판
101: 픽셀 영역
110: 글라스 기판
112: TFT 층
210: 제1 도전 부재
220: 제2 도전 부재
400: 관통 배선 부재
410: 제1 패드부
420: 제2 패드부
430: 연결부
510: 제1 배선
520: 제2 배선

Claims (14)

  1. 글라스 기판;
    상기 글라스 기판의 전면에 형성되고 다수의 TFT 전극이 구비된 TFT(Thin Film Transistor) 층;
    상기 다수의 TFT 전극에 전기적으로 연결된 다수의 발광 다이오드(Light Emitting Diode); 및
    상기 글라스 기판의 에지 영역을 따라 간격을 두고 배치되며, 상기 글라스 기판의 전면 및 후면에 형성된 배선과 각각 전기적으로 연결된 다수의 관통 배선 부재;를 포함하며,
    상기 다수의 관통 배선 부재는 각각,
    상기 글라스 기판의 전면에 형성된 제1 도전 부재;
    상기 글라스 기판의 후면에 형성된 제2 도전 부재; 및
    상기 글라스 기판을 관통하고 양단부가 상기 제1 및 제2 도전 부재에 각각 적층되는 제3 도전 부재;를 포함하는, 디스플레이 모듈.
  2. 제1항에 있어서,
    상기 제3 도전 부재는,
    상기 제1 도전 부재 상에 적층되며 외부로 노출된 제1 패드부;
    상기 제2 도전 부재 상에 적층되며 외부로 노출된 제2 패드부; 및
    상기 제1 및 제2 패드와 전기적으로 연결되며 상기 글라스 기판의 스루홀에 배치된 연결부;를 포함하는, 디스플레이 모듈.
  3. 제2항에 있어서,
    상기 제1 패드부는 상기 글라스 기판의 전면에 형성된 제1 배선과 전기적으로 연결되고,
    상기 제2 패드부는 상기 글라스 기판의 후면에 형성된 제2 배선과 전기적으로 연결된, 디스플레이 모듈.
  4. 제2항에 있어서,
    상기 제1 패드부는 상기 글라스 기판의 전면과 측면이 만나는 모서리에 일측이 접하며,
    상기 제2 패드부는 상기 글라스 기판의 후면과 측면이 만나는 모서리에 일측이 접하는, 디스플레이 모듈.
  5. 제2항에 있어서,
    상기 제1 패드부는 상기 글라스 기판의 전면과 측면이 만나는 모서리로부터 일측이 이격되며,
    상기 제2 패드부는 상기 글라스 기판의 후면과 측면이 만나는 모서리로부터 일측이 이격된, 디스플레이 모듈.
  6. 제2항에 있어서,
    상기 제1 패드부는 상기 제1 도전 부재 전체를 덮고,
    상기 제2 패드부는 상기 제2 도전 부재 전체를 덮는, 디스플레이 모듈.
  7. 전면에 TFT(Thin Film Transistor) 층이 형성된 글라스 기판의 에지 영역에 일정한 간격으로 다수의 제1 및 제2 도전 부재를 형성하는 단계;
    상기 다수의 제1 및 제2 도전 부재에 대응하는 위치에 각각 상기 글라스 기판을 관통하는 다수의 스루홀을 형성하는 단계;
    각 스루홀을 통해 일단부가 제1 도전 부재에 전기적으로 연결하도록 제1 도전 부재에 적층되고 타단부가 제2 도전 부재에 전기적으로 연결하도록 제2 도전 부재에 적층되는 제3 도전 부재를 형성하는 단계;
    상기 글라스 기판의 전면에 각 제3 도전 부재의 일단부에 전기적으로 연결되는 제1 배선과, 상기 글라스 기판의 후면에 각 제3 도전 부재의 타단부에 전기적으로 연결되는 제2 배선을 형성하는 단계; 및
    상기 TFT 층 상에 다수의 마이크로 LED를 전사하는 단계;를 포함하며,
    하나의 상기 제1 도전 부재, 상기 제1 도전 부재에 대응하는 하나의 상기 제2 도전 부재 및 상기 제1 및 제2 도전 부재와 전기적으로 연결되는 하나의 상기 제3 도전 부재가 하나의 관통 배선 부재를 형성하는, 디스플레이 모듈의 제조 방법.
  8. 제7항에 있어서,
    상기 제3 도전 부재를 형성하기 전에,
    상기 다수의 제1 도전 부재를 제외한 상기 TFT 층을 포함하는 상기 글라스 기판의 전면을 덮도록 제1 포토 레지스트 층을 적층하고, 상기 다수의 제2 도전 부재를 제외한 상기 글라스 기판의 후면을 덮도록 제2 포토 레지스트 층을 적층하는 단계를 더 포함하는, 디스플레이 모듈의 제조 방법.
  9. 제8항에 있어서,
    상기 제3 도전 부재를 형성하는 단계는,
    상기 다수의 제1 및 제2 도전 부재와 상기 제1 및 제2 포토 레지스트 층을 도전 물질로 덮는 단계를 더 포함하는, 디스플레이 모듈의 제조 방법.
  10. 제9항에 있어서,
    상기 도전 물질은 일부가 상기 다수의 스루홀에 유입되도록 도금 방식을 통해 형성하는, 디스플레이 모듈의 제조 방법.
  11. 제8항에 있어서,
    상기 제1 포토 레지스트 층은 상기 제1 도전 부재의 두께보다 더 두껍게 형성하고,
    상기 제2 포토 레지스트 층은 상기 제2 도전 부재의 두께보다 더 두껍게 형성하는, 디스플레이 모듈의 제조 방법.
  12. 제11항에 있어서,
    금속 물질에 의해 덮인 상기 제1 및 제2 포토 레지스트 층의 상면이 노출될 때까지 상기 금속 물질의 일부를 제거하는 단계를 더 포함하는, 디스플레이 모듈의 제조 방법.
  13. 제12항에 있어서,
    상기 금속 물질의 일부를 제거한 후,
    상기 제1 및 제2 포토 레지스트 층을 제거하는 단계를 더 포함하는 디스플레이 모듈의 제조 방법.
  14. 제12항에 있어서,
    상기 금속 물질의 일부는 평탄화 공정을 통해 일정한 높이만큼 제거하는, 디스플레이 모듈의 제조 방법.
KR1020200138488A 2020-10-23 2020-10-23 디스플레이 모듈 및 그 제조 방법 KR20220054034A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200138488A KR20220054034A (ko) 2020-10-23 2020-10-23 디스플레이 모듈 및 그 제조 방법
EP21883019.8A EP4181197A4 (en) 2020-10-23 2021-09-14 DISPLAY MODULE AND ITS MANUFACTURING METHOD
PCT/KR2021/012473 WO2022085947A1 (ko) 2020-10-23 2021-09-14 디스플레이 모듈 및 그 제조 방법
US18/110,714 US20230197918A1 (en) 2020-10-23 2023-02-16 Display module and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200138488A KR20220054034A (ko) 2020-10-23 2020-10-23 디스플레이 모듈 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20220054034A true KR20220054034A (ko) 2022-05-02

Family

ID=81289968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200138488A KR20220054034A (ko) 2020-10-23 2020-10-23 디스플레이 모듈 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20230197918A1 (ko)
EP (1) EP4181197A4 (ko)
KR (1) KR20220054034A (ko)
WO (1) WO2022085947A1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160006032A (ko) * 2014-07-08 2016-01-18 삼성전자주식회사 칩, 이를 이용하는 칩 적층 패키지 및 그 제조방법
KR102582059B1 (ko) * 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
WO2019167966A1 (ja) * 2018-02-28 2019-09-06 京セラ株式会社 表示装置、ガラス基板およびガラス基板の製造方法
WO2019204207A1 (en) * 2018-04-18 2019-10-24 Corning Incorporated Systems and methods for forming direct drive microled displays
KR102151099B1 (ko) * 2018-07-04 2020-09-02 삼성전자주식회사 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치
KR102196544B1 (ko) * 2019-02-13 2020-12-30 삼성전자주식회사 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법
KR20200138488A (ko) 2019-05-29 2020-12-10 엘지디스플레이 주식회사 압전체, 압전체를 포함하는 압전 소자, 압전 소자를 포함하는 진동 모듈 및 표시장치

Also Published As

Publication number Publication date
US20230197918A1 (en) 2023-06-22
WO2022085947A1 (ko) 2022-04-28
EP4181197A4 (en) 2023-12-27
EP4181197A1 (en) 2023-05-17

Similar Documents

Publication Publication Date Title
US10451257B2 (en) Micro-light-emitting diode backlight system
US9741785B2 (en) Display tile structure and tiled display
KR102494527B1 (ko) Led 디스플레이 패널 및 이를 이용한 디스플레이 장치
JP5727050B2 (ja) ディスプレイデバイス
CN102187461B (zh) 具有嵌入的芯片驱动部的显示装置
KR20200004751A (ko) 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치
KR20190053347A (ko) 엘이디 구동 유닛들이 형성된 tft 기판을 갖는 엘이디 디스플레이 장치
US11075329B2 (en) Display panel with light emitting diode (LED) power transfer structure and display apparatus including the same
WO2017173815A1 (zh) 显示模组以及显示装置
US20200219862A1 (en) Display apparatus and method of manufacturing display apparatus thereof
US20220246672A1 (en) Display module and manufacturing method thereof
CN116157920A (zh) 显示模块
US20230290919A1 (en) Display module, and method for manufacturing same
KR20220114967A (ko) 디스플레이 모듈 및 그 제조 방법
US20220052080A1 (en) Display module having glass substrate formed with side wirings and, method for manufacturing same
KR102542344B1 (ko) 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 그 제조 방법
KR20220054034A (ko) 디스플레이 모듈 및 그 제조 방법
US11476320B2 (en) Flat panel LED display
US20230170355A1 (en) Display module having side wiring and method for manufacturing same
US20230027671A1 (en) Display module and display apparatus including the same
US11800761B2 (en) LED display with pixel circuitry disposed on a substrate backside
US20240072102A1 (en) Array substrate, display panel and display device
KR20220051782A (ko) 디스플레이 모듈
US20230128273A1 (en) Thin film transistor substrate and display module comprising same
KR20220093972A (ko) 디스플레이 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination