KR20220053455A - Ceramic electronic component - Google Patents

Ceramic electronic component Download PDF

Info

Publication number
KR20220053455A
KR20220053455A KR1020210054242A KR20210054242A KR20220053455A KR 20220053455 A KR20220053455 A KR 20220053455A KR 1020210054242 A KR1020210054242 A KR 1020210054242A KR 20210054242 A KR20210054242 A KR 20210054242A KR 20220053455 A KR20220053455 A KR 20220053455A
Authority
KR
South Korea
Prior art keywords
content
grain boundary
ceramic electronic
electronic component
grains
Prior art date
Application number
KR1020210054242A
Other languages
Korean (ko)
Inventor
정동준
이대희
김현
김윤
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to JP2021133601A priority Critical patent/JP2022068830A/en
Priority to US17/406,456 priority patent/US11784004B2/en
Priority to CN202111214008.4A priority patent/CN114388269A/en
Publication of KR20220053455A publication Critical patent/KR20220053455A/en
Priority to US18/239,916 priority patent/US20230411080A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

A ceramic electronic component according to one embodiment of the present invention comprises: a body comprising a dielectric layer and an internal electrode; and an external electrode disposed on the body and connected to the internal electrode, wherein the dielectric layer comprises a plurality of crystal grains and a crystal grain boundary disposed between the adjacent crystal grains, and a ratio (C2/C1) of an Mg content (C1) of the crystal grain to an Mg content (C2) of the crystal grain boundary is 3 or more. Therefore, the present invention is capable of improving a reliability.

Description

세라믹 전자 부품{CERAMIC ELECTRONIC COMPONENT}Ceramic electronic component {CERAMIC ELECTRONIC COMPONENT}

본 발명은 세라믹 전자 부품에 관한 것이다.The present invention relates to a ceramic electronic component.

세라믹 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.Multi-Layered Ceramic Capacitors (MLCCs), one of ceramic electronic components, are used in imaging devices such as liquid crystal displays (LCDs) and plasma display panels (PDPs), computers, and smartphones. and a chip-type capacitor mounted on a printed circuit board of various electronic products, such as cell phones, to charge or discharge electricity.

이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인해 다양한 전자 장치의 부품으로 사용될 수 있다. 최근 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터의 소형화 및 고용량화에 대한 요구도 증대되고 있다. Such multilayer ceramic capacitors may be used as components of various electronic devices due to their small size, high capacity, and easy mounting. Recently, as various electronic devices such as computers and mobile devices are miniaturized and have high output, the demand for miniaturization and high capacity of multilayer ceramic capacitors is also increasing.

적층 세라믹 커패시터의 소형화 및 고용량화를 달성하기 위해서는 유전체층 및 내부 전극의 두께를 얇게 하여 적층수를 증가시켜야 한다. 현재 유전체층 두께가 약 0.6μm 수준까지 도달한 상태이며, 계속해서 박층화가 진행되고 있다. 그러나, 유전체층의 두께가 얇아질수록 동일한 작동 전압에서 유전체에 인가되는 전계가 커지기 때문에 유전체의 신뢰성 확보가 필수적이다. In order to achieve miniaturization and high capacity of the multilayer ceramic capacitor, it is necessary to increase the number of stacks by reducing the thickness of the dielectric layer and the internal electrode. Currently, the thickness of the dielectric layer has reached the level of about 0.6 μm, and thinning continues. However, as the thickness of the dielectric layer decreases, the electric field applied to the dielectric at the same operating voltage increases, so it is essential to secure the reliability of the dielectric.

본 발명의 여러 목적 중 하나는 신뢰성이 우수한 세라믹 전자 부품을 제공하기 위함이다. One of several objects of the present invention is to provide a ceramic electronic component having excellent reliability.

본 발명의 여러 목적 중 하나는 절연 저항이 향상된 세라믹 전자 부품을 제공하기 위함이다. One of several objects of the present invention is to provide a ceramic electronic component having improved insulation resistance.

본 발명의 여러 목적 중 하나는 고온 신뢰성이 우수한 세라믹 전자 부품을 제공하기 위함이다. One of several objects of the present invention is to provide a ceramic electronic component having excellent high-temperature reliability.

다만, 본 발명의 목적은 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.However, the object of the present invention is not limited to the above, and will be more easily understood in the course of describing specific embodiments of the present invention.

본 발명의 일 실시형태에 따른 세라믹 전자 부품은 유전체층 및 내부 전극을 포함하는 바디; 및 상기 바디에 배치되며 상기 내부 전극과 연결되는 외부 전극; 을 포함하고, 상기 유전체층은 복수의 유전체 결정립 및 인접한 유전체 결정립 사이에 배치된 결정립계를 포함하며, 상기 결정립의 Mg 함량(C1) 대비 상기 결정립계의 Mg 함량(C2)의 비(C2/C1)는 3 이상이다. A ceramic electronic component according to an embodiment of the present invention includes a body including a dielectric layer and an internal electrode; and an external electrode disposed on the body and connected to the internal electrode. including, wherein the dielectric layer includes a plurality of dielectric grains and grain boundaries disposed between adjacent dielectric grains, and the ratio (C2/C1) of the Mg content (C1) of the grain boundaries to the Mg content (C2) of the grain boundaries is 3 More than that.

본 발명의 여러 효과 중 일 효과로서, 유전체 입계에 Mg를 배치함으로써 신뢰성을 향상시킬 수 있다. As one effect among various effects of the present invention, reliability may be improved by disposing Mg at the dielectric grain boundary.

다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다. However, various and beneficial advantages and effects of the present invention are not limited to the above, and will be more easily understood in the course of describing specific embodiments of the present invention.

도 1은 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I' 단면도를 개략적으로 도시한 것이다.
도 3은 도 1의 II-II' 단면도를 개략적으로 도시한 것이다.
도 4는 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 바디를 분해하여 개략적으로 도시한 분해 사시도이다.
도 5는 도 2의 P 영역을 확대한 도면이다.
도 6은 시험번호 1의 폭 방향 중앙에서 절단한 길이 및 두께 방향 단면의 중앙부를 9900배율로 촬영한 SEM-EDS 맵핑 이미지이다.
도 7은 시험번호 2의 폭 방향 중앙에서 절단한 길이 및 두께 방향 단면의 중앙부를 9900배율로 촬영한 SEM-EDS 맵핑 이미지이다.
도 8은 결정립계가 전자선에 대해 평행하게 서 있는 STEM-HAADF 이미지이다.
도 9는 시험번호 1 및 2에 대한 인가 전압에 따른 누설전류 변화량을 나타낸 그래프(I-V curve)이다.
도 10은 시험번호 1 및 2에 대한 BDV의 Weibull 분포를 나타낸 그래프이다.
1 schematically illustrates a perspective view of a ceramic electronic component according to an embodiment of the present invention.
FIG. 2 schematically illustrates a cross-sectional view II′ of FIG. 1 .
FIG. 3 schematically illustrates a cross-sectional view taken along II-II′ of FIG. 1 .
4 is an exploded perspective view schematically illustrating an exploded body of a ceramic electronic component according to an embodiment of the present invention.
FIG. 5 is an enlarged view of region P of FIG. 2 .
6 is an SEM-EDS mapping image taken at a magnification of 9900 at the center of the cross section in the length and thickness directions cut from the center in the width direction of Test No. 1;
7 is an SEM-EDS mapping image taken at a magnification of 9900 at the center of the cross section in the length and thickness directions cut from the center in the width direction of Test No. 2;
8 is a STEM-HAADF image in which grain boundaries stand parallel to an electron beam.
9 is a graph (IV curve) showing the amount of change in leakage current according to the applied voltage for Test Nos. 1 and 2;
10 is a graph showing the Weibull distribution of BDV for Test Nos. 1 and 2.

이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to specific embodiments and the accompanying drawings. However, the embodiment of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided in order to more completely explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for clearer description, and elements indicated by the same reference numerals in the drawings are the same elements.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 또한, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.And in order to clearly explain the present invention in the drawings, parts irrelevant to the description are omitted, and the size and thickness of each component shown in the drawings are arbitrarily indicated for convenience of description, so the present invention is not necessarily limited to the illustrated bar. . In addition, components having the same function within the scope of the same concept will be described using the same reference numerals. Furthermore, throughout the specification, when a part "includes" a certain element, it means that other elements may be further included, rather than excluding other elements, unless otherwise stated.

도면에서, 제1 방향은 적층 방향 또는 두께(T) 방향, 제2 방향은 길이(L) 방향, 제3 방향은 폭(W) 방향으로 정의될 수 있다. In the drawings, a first direction may be defined as a stacking direction or a thickness (T) direction, a second direction may be defined as a length (L) direction, and a third direction may be defined as a width (W) direction.

세라믹 전자 부품ceramic electronic components

도 1은 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 사시도를 개략적으로 도시한 것이다. 1 schematically illustrates a perspective view of a ceramic electronic component according to an embodiment of the present invention.

도 2는 도 1의 I-I' 단면도를 개략적으로 도시한 것이다. FIG. 2 schematically illustrates a cross-sectional view taken along line II′ of FIG. 1 .

도 3은 도 1의 II-II' 단면도를 개략적으로 도시한 것이다. FIG. 3 schematically illustrates a cross-sectional view taken along II-II′ of FIG. 1 .

도 4는 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 바디를 분해하여 개략적으로 도시한 분해 사시도이다. 4 is an exploded perspective view schematically illustrating an exploded body of a ceramic electronic component according to an embodiment of the present invention.

도 5는 도 2의 P 영역을 확대한 도면이다. FIG. 5 is an enlarged view of region P of FIG. 2 .

이하, 도 1 내지 도 5를 참조하여 본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)에 대하여 상세히 설명한다. 또한, 세라믹 전자 부품의 일례로서 적층 세라믹 커패시터(Multi-layered Ceramic Capacitor, 이하 'MLCC'라 함)에 대하여 설명하나, 본 발명이 이에 한정되는 것은 아니며 세라믹 재료를 사용하는 다양한 세라믹 전자 부품, 예를 들어, 인덕터, 압전체 소자, 바리스터, 또는 서미스터 등에도 적용될 수 있을 것이다. Hereinafter, a ceramic electronic component 100 according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 5 . In addition, a multi-layered ceramic capacitor (hereinafter referred to as 'MLCC') will be described as an example of a ceramic electronic component, but the present invention is not limited thereto, and various ceramic electronic components using a ceramic material, for example For example, it may be applied to an inductor, a piezoelectric element, a varistor, or a thermistor.

본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)은, 유전체층(111) 및 내부 전극(121, 122)을 포함하는 바디(110); 및 상기 바디에 배치되며 상기 내부 전극과 연결되는 외부 전극(131, 132); 을 포함하고, 상기 유전체층(111)은 복수의 결정립(111a) 및 인접한 결정립 사이에 배치된 결정립계(111b)를 포함하며, 상기 결정립의 Mg 함량(C1) 대비 상기 결정립계의 Mg 함량(C2)의 비(C2/C1)는 3 이상이다. A ceramic electronic component 100 according to an embodiment of the present invention includes a body 110 including a dielectric layer 111 and internal electrodes 121 and 122 ; and external electrodes 131 and 132 disposed on the body and connected to the internal electrodes; including, wherein the dielectric layer 111 includes a plurality of grains 111a and a grain boundary 111b disposed between adjacent grains, and the ratio of the Mg content of the grain boundaries to the Mg content of the grains (C1) (C2) (C2/C1) is 3 or more.

바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있을 수 있다.In the body 110 , a dielectric layer 111 and internal electrodes 121 and 122 may be alternately stacked.

바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.Although the specific shape of the body 110 is not particularly limited, as shown, the body 110 may have a hexahedral shape or a shape similar thereto. Due to the shrinkage of the ceramic powder included in the body 110 during the firing process, the body 110 may not have a perfectly straight hexahedral shape, but may have a substantially hexahedral shape.

바디(110)는 제1 방향으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 제2 방향으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 제3 방향으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다. The body 110 includes first and second surfaces 1 and 2 facing each other in a first direction, and third and third surfaces connected to the first and second surfaces 1 and 2 and facing each other in a second direction. 4 surfaces 3 and 4, fifth and sixth surfaces connected to the first and second surfaces 1 and 2 and connected to the third and fourth surfaces 3 and 4 and facing each other in the third direction ( 5, 6) may have.

바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다. The plurality of dielectric layers 111 forming the body 110 are in a fired state, and the boundary between adjacent dielectric layers 111 can be integrated to the extent that it is difficult to check without using a scanning electron microscope (SEM). there is.

유전체층(111)은 복수의 결정립(111a) 및 인접한 결정립 사이에 배치된 결정립계(111b)를 포함하며, 상기 결정립의 Mg 함량(C1) 대비 상기 결정립계의 Mg 함량(C2)의 비(C2/C1)는 3 이상일 수 있다. The dielectric layer 111 includes a plurality of grains 111a and a grain boundary 111b disposed between adjacent grains, and the ratio of the Mg content of the grain boundary (C1) to the Mg content of the grain boundary (C2) (C2/C1) may be 3 or more.

세라믹 전자 부품 중 하나인 적층형 커패시터(MLCC: multi-layer ceramic capacitor)는 고용량화 및 박층화되는 추세이다. 유전체층의 두께가 얇아질수록 동일한 작동 전압에서 유전체에 인가되는 전계가 커지기 때문에 유전체의 신뢰성 확보가 필수적이다. A multi-layer ceramic capacitor (MLCC), which is one of ceramic electronic components, tends to have a higher capacity and a thinner layer. As the thickness of the dielectric layer decreases, the electric field applied to the dielectric at the same operating voltage increases. Therefore, it is essential to secure the reliability of the dielectric.

유전체의 신뢰성을 나타내는 가장 중요한 지표는 절연저항(Insulation Resistance, IR)으로, MLCC의 신뢰성 확보를 위해 절연저항의 열화 거동에 대한 연구가 활발히 진행되어 왔다. 절연저항을 구성하는 주요 성분은 유전체 결정립계 (grain boundary, 입계)에 존재하는 Schottky 타입 에너지 장벽에 의한 입계저항으로 알려져 있다. 입계저항에 의해 절연저항을 결정하는 주요 변수이므로, MLCC 신뢰성을 향상시키기 위해서 입성장을 억제해 입계 수를 증가시키는 방향의 기술 개발이 이뤄져 왔다. 하지만, 입성장을 억제하는 경우, 유전상수의 저하가 동반되어 고용량화에 어려움이 있었다. The most important indicator of dielectric reliability is insulation resistance (IR), and studies on the degradation behavior of insulation resistance have been actively conducted to secure reliability of MLCC. The main component constituting the insulation resistance is known as the grain boundary resistance due to the Schottky type energy barrier existing at the dielectric grain boundary (grain boundary). Since grain boundary resistance is a major variable that determines insulation resistance, technology development has been made in the direction of increasing the number of grain boundaries by suppressing grain growth in order to improve MLCC reliability. However, when grain growth is suppressed, it is difficult to achieve high capacity due to a decrease in dielectric constant.

따라서, 본 발명에서는 입성장을 과도하게 억제하지 않으면서도 결정립계의 조성을 제어해 신뢰성을 향상시키고자 한다. 입계저항은 유전체 결정립계에 존재하는 양이온에 의해 생성될 수 있다. 결정립계에 석출되거나 고용되지 못한 양이온에 의해 공간 전하층(space charge layer)이 형성되며 에너지 장벽을 만들어 입계저항이 증가한다. 따라서, BaTiO3 (BT) 유전체 특성 제어를 위해 첨가해주는 첨가제의 고용도를 낮춰주어야 입계저항이 강화될 수 있다. Therefore, in the present invention, it is intended to improve reliability by controlling the composition of grain boundaries without excessively suppressing grain growth. The grain boundary resistance may be generated by positive ions present at the dielectric grain boundary. A space charge layer is formed by the cations that are precipitated or not dissolved at the grain boundary, and the grain boundary resistance increases by creating an energy barrier. Therefore, the grain boundary resistance can be strengthened by lowering the solubility of the additive added to control the BaTiO 3 (BT) dielectric properties.

Mg는 결정립계에 분포되거나 코어-쉘 구조를 가지는 유전체 결정립의 쉘 영역에 분포되어 타 원소가 유전체 결정립 내부로 고용되는 것을 억제하는 역할을 수행할 수 있다. 본 발명의 일 실시예에 따르면, 결정립의 Mg 함량(C1) 대비 결정립계의 Mg 함량(C2)의 비(C2/C1)를 3 이상으로 함으로써, 입성장을 과도하게 억제하지 않으면서도 타 원소가 유전체 결정립 내부로 고용되는 것을 억제할 수 있고, 이에 따라 입계저항을 향상시킬 수 있다. Mg may be distributed at grain boundaries or in the shell region of dielectric grains having a core-shell structure to inhibit other elements from being dissolved into the dielectric grains. According to an embodiment of the present invention, by setting the ratio (C2/C1) of the Mg content (C1) of the grains to the Mg content (C2) of the grain boundaries to be 3 or more, the other elements are dielectrics without excessively suppressing grain growth. It is possible to suppress the solid solution into the crystal grains, thereby improving the grain boundary resistance.

결정립의 Mg 함량(C1) 대비 결정립계의 Mg 함량(C2)의 비(C2/C1)가 미만인 경우에는 Mg에 따른 입계저항 향상 효과, 다른 첨가제가 결정립 내로 고용하는 것을 방지하는 효과가 불충분할 수 있다. When the ratio (C2/C1) of the Mg content (C2) of the grain boundary to the Mg content (C1) of the grains is less than the effect of improving the grain boundary resistance due to Mg and preventing other additives from being dissolved into the grains, the effect may be insufficient. .

반면에, 결정립의 Mg 함량(C1) 대비 결정립계의 Mg 함량(C2)의 비(C2/C1)의 상한은 특별히 한정할 필요는 없으나, 결정립의 Mg 함량(C1) 대비 결정립계의 Mg 함량(C2)의 비(C2/C1)가 10 초과인 경우에는 Mg에 따른 입계저항 향상 효과, 다른 첨가제가 결정립 내로 고용하는 것을 방지하는 효과가 포화될 수 있다. 따라서, 결정립의 Mg 함량(C1) 대비 결정립계의 Mg 함량(C2)의 비(C2/C1)의 상한은 10인 것이 바람직할 수 있다. On the other hand, the upper limit of the ratio (C2/C1) of the Mg content (C2) of the grain boundary to the Mg content of the grain (C1) does not need to be particularly limited, but the Mg content of the grain boundary (C2) compared to the Mg content of the grain (C1) When the ratio (C2/C1) of is greater than 10, the effect of improving the grain boundary resistance and preventing other additives from being dissolved into the crystal grains may be saturated. Therefore, it may be preferable that the upper limit of the ratio (C2/C1) of the Mg content (C1) of the grain boundary to the Mg content (C2) of the grain boundary is 10.

여기서, 결정립의 Mg 함량(C1) 및 결정립계의 Mg 함량(C2)은 바디의 길이 및 두께 방향 중앙부에 배치된 3개의 유전체 층에서 각각 임의의 10개의 위치의 조성을 STEM-EDS를 이용해 분석하여 평균한 값일 수 있다. 도 5를 참조하면, 결정립계의 Mg 함량(C2)은 결정립계의 중앙인 ○로 표시한 위치에서 측정한 것일 수 있으며, 결정립의 Mg 함량(C1)은 결정립계의 중앙으로부터 결정립계에 수직한 방향으로 30nm 이격된 위치인 X로 표시한 위치에서 측정한 것일 수 있다. 결정립계의 중앙은 결정립계에 수직한 방향으로 STEM-EDS을 이용하여 라인-프로파일(Line-profile)을 수행한 결과 Mg 함량이 가장 높은 위치를 의미할 수 있다. Here, the Mg content of the grains (C1) and the Mg content of the grain boundaries (C2) are averaged by analyzing the composition of 10 random positions in each of the three dielectric layers disposed in the center of the body in the length and thickness directions using STEM-EDS. can be a value. Referring to FIG. 5 , the Mg content (C2) of the grain boundary may be measured at a position marked with ○, which is the center of the grain boundary, and the Mg content (C1) of the grain boundary is 30 nm apart from the center of the grain boundary in the direction perpendicular to the grain boundary. It may be measured at the position marked with X, which is the The center of the grain boundary may mean a position with the highest Mg content as a result of performing a line-profile using STEM-EDS in a direction perpendicular to the grain boundary.

일 실시예에서, 결정립계의 Mg 함량(C2)은 결정립계의 중앙에서의 Mg 함량이고, 결정립의 Mg 함량(C1)은 결정립계의 중앙으로부터 결정립계에 수직한 방향으로 30nm 이격된 위치의 Mg 함량일 수 있다. In one embodiment, the Mg content (C2) of the grain boundary is the Mg content at the center of the grain boundary, and the Mg content (C1) of the grain boundary is the Mg content at a position spaced from the center of the grain boundary by 30 nm in a direction perpendicular to the grain boundary. .

이때, 결정립계의 Mg 함량(C2)은 0.2 at% 이상 0.6 at% 이하일 수 있으며, 바람직하게는 0.25at% 이상 0.55 at% 이하일 수 있다. In this case, the Mg content (C2) of the grain boundary may be 0.2 at% or more and 0.6 at% or less, and preferably 0.25 at% or more and 0.55 at% or less.

또한, 결정립의 Mg 함량(C1)은 0.01at% 이상 0.15 at% 이하일 수 있으며, 바람직하게는 0.05 at% 이상 0.1 at% 이하일 수 있다. In addition, the Mg content (C1) of the grains may be 0.01 at% or more and 0.15 at% or less, and preferably 0.05 at% or more and 0.1 at% or less.

결정립의 Mg 함량(C1) 대비 결정립계의 Mg 함량(C2)의 비(C2/C1)를 3 이상으로 제어하는 방법은 특별히 한정할 필요는 없다. 다만, 일반적으로 Mg를 MgO 형태로 유전체 조성물에 첨가하는 경우 MgO는 BaTiO3보다 NiO에 더 쉽게 고용되는 성질이 있기 때문에 Ni 내부전극이 산화될 수 있는 분위기에서는 Ni-Mg-O 이차상이 형성되며 응집되어 Mg를 결정립계에 분포시키기 어려울 수 있으며, 이에 따라 타 원소가 유전체 결정립 내부로 고용되는 것을 억제하는 효과가 미비할 수 있다. 따라서 Ni이 열역학적으로 산화될 수 없는 소성 분위기에서 소성을 진행함으로써 Ni 내부전극의 산화를 방지하여 Mg가 Ni-Mg-O 이차상을 형성하거나 편석되는 것을 방지하여 Mg를 결정립계에 균일하게 분포시켜, 결정립의 Mg 함량(C1) 대비 결정립계의 Mg 함량(C2)의 비(C2/C1)를 3 이상으로 제어할 수 있다. The method of controlling the ratio (C2/C1) of the Mg content (C1) of the grain boundary to the Mg content (C2) of the grain boundary to 3 or more does not need to be particularly limited. However, in general, when Mg is added to the dielectric composition in the form of MgO, since MgO is more readily dissolved in NiO than BaTiO 3 , Ni-Mg-O secondary phase is formed and agglomerated in an atmosphere where the Ni internal electrode can be oxidized. Therefore, it may be difficult to distribute Mg at grain boundaries, and accordingly, the effect of suppressing the solid solution of other elements into dielectric grains may be insignificant. Therefore, by proceeding firing in a firing atmosphere in which Ni cannot be thermodynamically oxidized, oxidation of the Ni internal electrode is prevented, and Mg is prevented from forming or segregating the Ni-Mg-O secondary phase, thereby uniformly distributing Mg at grain boundaries. The ratio (C2/C1) of the Mg content (C1) of the grain boundary to the Mg content (C2) of the grain boundary may be controlled to 3 or more.

일 실시예에서, 내부 전극(121, 122) 및 유전체층(111)은 Ni-Mg-O 이차상을 포함하지 않을 수 있다. Ni-Mg-O 이차상이 형성되는 경우 Mg를 결정립계에 분포시키기 어려울 수 있으며, 이에 따라 타 원소가 유전체 결정립 내부로 고용되는 것을 억제하는 효과가 미비할 수 있기 때문이다. In one embodiment, the internal electrodes 121 and 122 and the dielectric layer 111 may not include a Ni-Mg-O secondary phase. This is because, when the Ni-Mg-O secondary phase is formed, it may be difficult to distribute Mg at grain boundaries, and accordingly, the effect of suppressing the solid solution of other elements into the dielectric grains may be insignificant.

여기서, Ni-Mg-O 이차상의 유무는 도 6 및 도 7과 같이 폭 방향 중앙에서 절단한 길이 및 두께 방향 단면의 중앙부를 9900배율로 촬영한 SEM-EDS 맵핑 이미지에서 확인할 수 있으며, 도 7에서 동그라미로 표시한 부분에 존재하는 10nm 크기 이상으로 Mg가 편석된 영역이 관찰되는 경우 Ni-Mg-O 이차상이 존재하는 것으로 판단할 수 있다. Here, the presence or absence of the Ni-Mg-O secondary phase can be confirmed from the SEM-EDS mapping image taken at 9900 magnification of the central portion of the cross-section in the length and thickness direction cut from the center in the width direction as shown in FIGS. 6 and 7, and in FIG. When a region in which Mg is segregated with a size of 10 nm or more present in the circled portion is observed, it can be determined that a Ni-Mg-O secondary phase exists.

일 실시예에서, 결정립계(111b)는 Dy를 더 포함할 수 있다. 이때, Dy 함량은 특별히 한정할 필요는 없으나, 바람직하게는 Dy 함량은 0.5 at% 이상 2.0 at% 이하일 수 있으며, 보다 바람직하게는 0.7 at% 이상 1.8 at% 이하일 수 있다. 결정립에도 Dy가 포함될 수 있으나, 본 발명에 따라 결정립 대비 결정립계에 Mg가 3배 이상 포함되는 경우 Dy가 유전체 결정립 내부로 고용되는 것을 억제할 수 있기 때문에 결정립에서의 Dy 함량은 0.5 at% 이하일 수 있다. In an embodiment, the grain boundary 111b may further include Dy. In this case, the Dy content does not need to be particularly limited, but preferably, the Dy content may be 0.5 at% or more and 2.0 at% or less, and more preferably 0.7 at% or more and 1.8 at% or less. Dy may also be included in the grains, but according to the present invention, when Mg is contained at the grain boundary compared to the grains according to the present invention, it is possible to suppress the dissolution of Dy into the dielectric grains, so the Dy content in the grains may be 0.5 at% or less. .

일 실시예에서, 결정립계(111b)는 Si를 더 포함할 수 있다. 이때, Si 함량은 특별히 한정할 필요는 없으나, 바람직하게는 Si 함량은 1.0 at% 이상 5.0 at% 이하일 수 있으며, 보다 바람직하게는 Si 함량은 1.6 at% 이상 3.7 at% 이하일 수 있다. 결정립에도 Si가 포함될 수 있으나, 본 발명에 따라 결정립 대비 결정립계에 Mg가 3배 이상 포함되는 경우 Si가 유전체 결정립 내부로 고용되는 것을 억제할 수 있기 때문에 결정립에서의 Si 함량은 0.5 at% 이하일 수 있다. In an embodiment, the grain boundary 111b may further include Si. In this case, the Si content does not need to be particularly limited, but preferably, the Si content may be 1.0 at% or more and 5.0 at% or less, and more preferably, the Si content may be 1.6 at% or more and 3.7 at% or less. Si may also be included in the grains, but according to the present invention, when Mg is contained at the grain boundary compared to the grains according to the present invention, it is possible to suppress the Si from being dissolved into the dielectric grains, so the Si content in the grains may be 0.5 at% or less. .

일 실시예에서, 복수의 결정립 중 적어도 하나 이상은 코어-쉘 구조를 가질 수 있다. 결정립이 코어-쉘 구조를 가지는 경우, 결정립의 Mg 함량(C1)은 쉘 영역에서의 Mg 함량을 의미할 수 있으며, 결정립계의 중앙으로부터 결정립계에 수직한 방향으로 30nm 이격된 위치의 Mg 함량을 측정한 것일 수 있다. 즉, 쉘의 Mg 함량 대비 결정립계의 Mg 함량의 비가 3 이상일 수 있다. In an embodiment, at least one of the plurality of grains may have a core-shell structure. When the grains have a core-shell structure, the Mg content (C1) of the grains may mean the Mg content in the shell region. it could be That is, the ratio of the Mg content of the grain boundary to the Mg content of the shell may be 3 or more.

또한, 코어의 Mg 함량은 0.01 at% 이하일 수 있다. 코어의 Mg 함량은 코어 영역의 중앙에서 측정한 것 일 수 있다. In addition, the Mg content of the core may be 0.01 at% or less. The Mg content of the core may be measured at the center of the core region.

일 실시예에서, 유전체층(111)은 BaTiO3를 주성분으로 포함할 수 있다. In one embodiment, the dielectric layer 111 may include BaTiO 3 as a main component.

한편, 유전체층(111)의 두께(td)는 특별히 한정할 필요는 없다. Meanwhile, the thickness td of the dielectric layer 111 does not need to be particularly limited.

다만, 일반적으로 유전체층을 0.6μm 미만의 두께로 얇게 형성하는 경우, 특히 유전체층의 두께가 0.5μm 이하인 경우에는 신뢰성이 저하될 우려가 있었다. However, in general, when the dielectric layer is thinly formed to a thickness of less than 0.6 μm, in particular, when the thickness of the dielectric layer is 0.5 μm or less, there is a fear that reliability may be deteriorated.

상술한 바와 같이 본 발명의 일 실시형태에 따르면 결정립의 Mg 함량(C1) 대비 결정립계의 Mg 함량(C2)의 비(C2/C1)를 3 이상으로 하여 Mg 입계 분포를 유도함으로써 입계 저항을 높여 신뢰성을 향상시킬 수 있기 때문에, 유전체층(111)의 두께가 0.5μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있다. As described above, according to one embodiment of the present invention, the Mg content (C1) of the grain boundary to the Mg content (C2) of the grain boundary (C2/C1) is 3 or more to induce the Mg grain boundary distribution, thereby increasing the grain boundary resistance and reliability can be improved, so that excellent reliability can be secured even when the thickness of the dielectric layer 111 is 0.5 μm or less.

따라서, 유전체층(111)의 두께가 0.5μm 이하인 경우에 본 발명에 따른 신뢰성 향상 효과가 보다 현저해질 수 있다. Accordingly, when the thickness of the dielectric layer 111 is 0.5 μm or less, the reliability improvement effect according to the present invention may be more remarkable.

상기 유전체층(111)의 두께(td)는 상기 제1 및 제2 내부 전극(121, 122) 사이에 배치되는 유전체층(111)의 평균 두께를 의미할 수 있다. The thickness td of the dielectric layer 111 may mean an average thickness of the dielectric layer 111 disposed between the first and second internal electrodes 121 and 122 .

상기 유전체층(111)의 평균 두께는 바디(110)의 길이 및 두께 방향(L-T) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. The average thickness of the dielectric layer 111 may be measured by scanning an image of the length and thickness direction (L-T) cross-section of the body 110 with a scanning electron microscope (SEM).

예를 들어, 바디(110)의 제3 방향(폭 방향)의 중앙부에서 절단한 제1 및 제2 방향(길이 및 두께 방향) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 스캔한 이미지에서 추출된 임의의 유전체층에 대해서, 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. For example, in the image scanned with a scanning electron microscope (SEM) of cross-sections in the first and second directions (length and thickness directions) cut from the central portion of the body 110 in the third direction (width direction) For any of the extracted dielectric layers, the average value can be determined by measuring the thickness at 30 points equally spaced in the longitudinal direction.

상기 등간격인 30개의 지점에서 측정한 두께는 제1 및 제2 내부 전극(121, 122)이 서로 중첩되는 영역을 의미하는 용량 형성부(Ac)에서 측정될 수 있다.The thickness measured at the 30 points at equal intervals may be measured in the capacitor forming part Ac indicating a region where the first and second internal electrodes 121 and 122 overlap each other.

바디(110)는 바디(110)의 내부에 배치되며, 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부(Ac)와 상기 용량 형성부(Ac)의 제1 방향 상부 및 하부에 형성된 커버부(112, 113)를 포함할 수 있다. The body 110 is disposed inside the body 110 and includes a first internal electrode 121 and a second internal electrode 122 disposed to face each other with a dielectric layer 111 interposed therebetween, so that a capacitance is formed. It may include a capacitor forming part Ac and cover parts 112 and 113 formed on upper and lower portions of the capacitor forming part Ac in the first direction.

또한, 상기 용량 형성부(Ac)는 커패시터의 용량 형성에 기여하는 부분으로서, 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다. In addition, the capacitor forming part Ac is a part contributing to the capacitance formation of the capacitor, and may be formed by repeatedly stacking the plurality of first and second internal electrodes 121 and 122 with the dielectric layer 111 interposed therebetween. there is.

커버부(112, 113)는 상기 용량 형성부(Ac)의 제1 방향 상부에 배치되는 상부 커버부(112) 및 상기 용량 형성부(Ac)의 제1 방향 하부에 배치되는 하부 커버부(113)를 포함할 수 있다. The cover parts 112 and 113 include an upper cover part 112 disposed above the capacitor forming part Ac in the first direction and a lower cover part 113 disposed below the capacitor forming part Ac in the first direction. ) may be included.

상기 상부 커버부(112) 및 하부 커버부(113)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 상하면에 각각 두께 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다. The upper cover part 112 and the lower cover part 113 may be formed by stacking a single dielectric layer or two or more dielectric layers on the upper and lower surfaces of the capacitor forming part Ac in the thickness direction, respectively, and are basically resistant to physical or chemical stress. It can serve to prevent damage to the internal electrode by the

상기 상부 커버부(112) 및 하부 커버부(113)는 내부 전극을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다. The upper cover part 112 and the lower cover part 113 do not include an internal electrode and may include the same material as the dielectric layer 111 .

즉, 상기 상부 커버부(112) 및 하부 커버부(113)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.That is, the upper cover part 112 and the lower cover part 113 may include a ceramic material, for example, a barium titanate (BaTiO 3 )-based ceramic material.

한편, 커버부(112, 113)의 두께는 특별히 한정할 필요는 없다. 다만, 세라믹 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 커버부(112, 113)의 두께(tp)는 20μm 이하일 수 있다. Meanwhile, the thickness of the cover portions 112 and 113 does not need to be particularly limited. However, in order to more easily achieve miniaturization and high capacity of the ceramic electronic component, the thickness tp of the cover parts 112 and 113 may be 20 μm or less.

또한, 상기 용량 형성부(Ac)의 측면에는 마진부(114, 115)가 배치될 수 있다. In addition, margin portions 114 and 115 may be disposed on a side surface of the capacitance forming portion Ac.

마진부(114, 115)는 바디(110)의 제5 면(5)에 배치된 마진부(114)와 제6 면(6)에 배치된 마진부(115)를 포함할 수 있다. 즉, 마진부(114, 115)는 상기 세라믹 바디(110)의 폭 방향 양 측면에 배치될 수 있다. The margin portions 114 and 115 may include a margin portion 114 disposed on the fifth surface 5 of the body 110 and a margin portion 115 disposed on the sixth surface 6 of the body 110 . That is, the margin portions 114 and 115 may be disposed on both sides of the ceramic body 110 in the width direction.

마진부(114, 115)는 도 3에 도시된 바와 같이, 상기 바디(110)를 폭-두께(W-T) 방향으로 자른 단면에서 제1 및 제2 내부 전극(121, 122)의 양 끝단과 바디(110)의 경계면 사이의 영역을 의미할 수 있다. As shown in FIG. 3 , the margin portions 114 and 115 include both ends of the first and second internal electrodes 121 and 122 and the body in a cross-section cut in the width-thickness (W-T) direction of the body 110 . (110) may mean a region between the boundary surfaces.

마진부(114, 115)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다. The margins 114 and 115 may basically serve to prevent damage to the internal electrode due to physical or chemical stress.

마진부(114, 115)는 세라믹 그린시트 상에 마진부가 형성될 곳을 제외하고 도전성 페이스트를 도포하여 내부 전극을 형성함으로써 형성된 것일 수 있다. The margin portions 114 and 115 may be formed by forming internal electrodes by applying a conductive paste on the ceramic green sheet except where the margin portion is to be formed.

또한, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후 내부 전극이 바디의 제5 및 제6 면(5, 6)으로 노출되도록 절단한 후, 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 양측면에 폭 방향으로 적층하여 마진부(114, 115)를 형성할 수도 있다.In addition, in order to suppress the step difference due to the internal electrodes 121 and 122, after lamination, the internal electrodes are cut to be exposed to the fifth and sixth surfaces 5 and 6 of the body, and then a single dielectric layer or two or more dielectric layers are formed. The margin portions 114 and 115 may be formed by stacking on both side surfaces of the capacitance forming portion Ac in the width direction.

내부 전극(121, 122)은 유전체층(111)과 교대로 적층된다. The internal electrodes 121 and 122 are alternately stacked with the dielectric layer 111 .

내부 전극(121, 122)는 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다. 제1 및 제2 내부 전극(121, 122)은 바디(110)를 구성하는 유전체층(111)을 사이에 두고 서로 대향하도록 번갈아 배치되며, 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다. The internal electrodes 121 and 122 may include first and second internal electrodes 121 and 122 . The first and second internal electrodes 121 and 122 are alternately disposed to face each other with the dielectric layer 111 constituting the body 110 interposed therebetween, and the third and fourth surfaces 3 and 4 of the body 110 . ) can be exposed respectively.

도 2를 참조하면, 제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다. Referring to FIG. 2 , the first internal electrode 121 is spaced apart from the fourth surface 4 and exposed through the third surface 3 , and the second internal electrode 122 is spaced apart from the third surface 3 . and may be exposed through the fourth surface 4 .

이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다. In this case, the first and second internal electrodes 121 and 122 may be electrically separated from each other by the dielectric layer 111 disposed in the middle.

도 4를 참조하면, 바디(110)는 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트와 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트를 번갈아 적층한 후, 소성하여 형성할 수 있다.Referring to FIG. 4 , the body 110 may be formed by alternately stacking a ceramic green sheet on which the first internal electrode 121 is printed and a ceramic green sheet on which the second internal electrode 122 is printed, followed by firing. .

내부 전극(121, 122)은 Ni을 포함할 수 있다. 다만, 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 전기 전도성이 우수한 재료를 사용할 수 있다. 예를 들어, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함할 수 있다. The internal electrodes 121 and 122 may include Ni. However, the material for forming the internal electrodes 121 and 122 is not particularly limited, and a material having excellent electrical conductivity may be used. For example, the internal electrodes 121 and 122 may include nickel (Ni), copper (Cu), palladium (Pd), silver (Ag), gold (Au), platinum (Pt), tin (Sn), or tungsten (W). ), titanium (Ti), and may include one or more of alloys thereof.

또한, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함하는 내부 전극용 도전성 페이스트를 세라믹 그린 시트에 인쇄하여 형성할 수 있다. 상기 내부 전극용 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.In addition, the internal electrodes 121 and 122 are nickel (Ni), copper (Cu), palladium (Pd), silver (Ag), gold (Au), platinum (Pt), tin (Sn), tungsten (W), It may be formed by printing a conductive paste for internal electrodes including at least one of titanium (Ti) and an alloy thereof on a ceramic green sheet. The printing method of the conductive paste for internal electrodes may use a screen printing method or a gravure printing method, but the present invention is not limited thereto.

한편, 내부 전극(121, 122)의 두께(te)는 특별히 한정할 필요는 없다. Meanwhile, the thickness te of the internal electrodes 121 and 122 does not need to be particularly limited.

다만, 일반적으로 내부 전극을 0.6μm 미만의 두께로 얇게 형성하는 경우, 특히 내부 전극의 두께가 0.5μm 이하인 경우에는 신뢰성이 저하될 우려가 있었다. However, in general, when the internal electrode is thinly formed to a thickness of less than 0.6 μm, in particular, when the thickness of the internal electrode is 0.5 μm or less, reliability may be deteriorated.

상술한 바와 같이 본 발명의 일 실시형태에 따르면 결정립의 Mg 함량(C1) 대비 결정립계의 Mg 함량(C2)의 비(C2/C1)를 3 이상으로 하여 Mg 입계 분포를 유도함으로써 입계 저항을 높여 신뢰성을 향상시킬 수 있기 때문에, 내부 전극(121, 122)의 두께가 0.5μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있다. As described above, according to one embodiment of the present invention, the Mg content (C1) of the grain boundary to the Mg content (C2) of the grain boundary (C2/C1) is 3 or more to induce the Mg grain boundary distribution, thereby increasing the grain boundary resistance and reliability can be improved, excellent reliability can be secured even when the thickness of the internal electrodes 121 and 122 is 0.5 μm or less.

따라서, 내부 전극(121, 122)의 두께가 0.5μm 이하인 경우에 본 발명에 따른 효과가 보다 현저해질 수 있으며, 세라믹 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성할 수 있다. Therefore, when the thickness of the internal electrodes 121 and 122 is 0.5 μm or less, the effect according to the present invention may be more remarkable, and miniaturization and high capacity of the ceramic electronic component may be more easily achieved.

상기 내부 전극(121, 122)의 두께(te)는 내부 전극(121, 122)의 평균 두께를 의미할 수 있다. The thickness te of the internal electrodes 121 and 122 may mean an average thickness of the internal electrodes 121 and 122 .

상기 내부 전극(121, 122)의 평균 두께는 바디(110)의 길이 및 두께 방향(L-T) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. The average thickness of the internal electrodes 121 and 122 may be measured by scanning an image of the length and thickness direction (L-T) cross-section of the body 110 with a scanning electron microscope (SEM).

예를 들어, 바디(110)의 제3 방향(폭 방향)의 중앙부에서 절단한 제1 및 제2 방향(길이 및 두께 방향) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 스캔한 이미지에서 추출된 임의의 제1 및 제2 내부 전극(121, 122)에 대해서, 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. For example, in the image scanned with a scanning electron microscope (SEM) of cross-sections in the first and second directions (length and thickness directions) cut from the central portion of the body 110 in the third direction (width direction) With respect to the extracted arbitrary first and second internal electrodes 121 and 122, the thickness may be measured at 30 equal intervals in the longitudinal direction to measure the average value.

상기 등간격인 30개의 지점은 내부 전극(121, 122)이 서로 중첩되는 영역을 의미하는 용량 형성부(Ac)에서 측정될 수 있다.The 30 equally spaced points may be measured in the capacitor forming part Ac, which means a region where the internal electrodes 121 and 122 overlap each other.

외부 전극(131, 132)은 바디(110)의 제3 면(3) 및 제4 면(4)에 배치될 수 있다. The external electrodes 131 and 132 may be disposed on the third surface 3 and the fourth surface 4 of the body 110 .

외부 전극(131, 132)은 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되어, 제1 및 제2 내부 전극(121, 122)과 각각 연결된 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다. The external electrodes 131 and 132 are respectively disposed on the third and fourth surfaces 3 and 4 of the body 110 , respectively, and first and second external electrodes connected to the first and second internal electrodes 121 and 122 , respectively. It may include electrodes 131 and 132 .

도 1을 참조하면, 외부 전극(131, 132)은 사이드 마진부(114, 115)의 제2 방향 양 단면을 덮도록 배치될 수 있다. Referring to FIG. 1 , the external electrodes 131 and 132 may be disposed to cover both end surfaces of the side margin portions 114 and 115 in the second direction.

본 실시 형태에서는 세라믹 전자 부품(100)이 2개의 외부 전극(131, 132)을 갖는 구조를 설명하고 있지만, 외부 전극(131, 132)의 개수나 형상 등은 내부 전극(121, 122)의 형태나 기타 다른 목적에 따라 바뀔 수 있을 것이다. In the present embodiment, a structure in which the ceramic electronic component 100 has two external electrodes 131 and 132 is described. However, the number and shape of the external electrodes 131 and 132 depends on the shape of the internal electrodes 121 and 122 . or for other purposes.

한편, 외부 전극(131, 132)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하여 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있으며, 나아가 다층 구조를 가질 수 있다. On the other hand, the external electrodes 131 and 132 may be formed using any material as long as they have electrical conductivity, such as metal, and specific materials may be determined in consideration of electrical characteristics and structural stability, and furthermore, may have a multilayer structure. there is.

예를 들어, 외부 전극(131, 132)은 바디(110)에 배치되는 전극층(131a, 132a) 및 전극층(131a, 132a) 상에 형성된 도금층(131b, 132b)을 포함할 수 있다. For example, the external electrodes 131 and 132 may include electrode layers 131a and 132a disposed on the body 110 and plating layers 131b and 132b formed on the electrode layers 131a and 132a.

전극층(131a, 132a)에 대한 보다 구체적인 예를 들면, 전극층(131a, 132a)은 도전성 금속 및 글라스를 포함한 소성(firing) 전극이거나, 도전성 금속 및 수지를 포함한 수지계 전극일 수 있다. As a more specific example of the electrode layers 131a and 132a, the electrode layers 131a and 132a may be a firing electrode including a conductive metal and glass, or a resin-based electrode including a conductive metal and a resin.

또한, 전극층(131a, 132a)은 바디 상에 소성 전극 및 수지계 전극이 순차적으로 형성된 형태일 수 있다. 또한, 전극층(131a, 132a)은 바디 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성되거나, 소성 전극 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성된 것일 수 있다. In addition, the electrode layers 131a and 132a may have a form in which a fired electrode and a resin-based electrode are sequentially formed on a body. In addition, the electrode layers 131a and 132a may be formed by transferring a sheet including a conductive metal onto the body or by transferring a sheet including a conductive metal onto the firing electrode.

전극층(131a, 132a)에 포함되는 도전성 금속으로 전기 전도성이 우수한 재료를 사용할 수 있으며 특별히 한정하지 않는다. 예를 들어, 도전성 금속은 니켈(Ni), 구리(Cu) 및 그들의 합금 중 하나 이상일 수 있다. As the conductive metal included in the electrode layers 131a and 132a, a material having excellent electrical conductivity may be used, but is not particularly limited. For example, the conductive metal may be one or more of nickel (Ni), copper (Cu), and alloys thereof.

도금층(131b, 132b)은 실장 특성을 향상시키는 역할을 수행한다. 도금층(131b, 132b)의 종류는 특별히 한정하지 않으며, Ni, Sn, Pd 및 이들의 합금 중 하나 이상을 포함하는 도금층일 수 있고, 복수의 층으로 형성될 수 있다. The plating layers 131b and 132b serve to improve mounting characteristics. The type of the plating layers 131b and 132b is not particularly limited, and may be a plating layer including at least one of Ni, Sn, Pd, and alloys thereof, and may be formed of a plurality of layers.

도금층(131b, 132b)에 대한 보다 구체적인 예를 들면, 도금층(131b, 132b)은 Ni 도금층 또는 Sn 도금층일 수 있으며, 전극층(131a, 132a) 상에 Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있고, Sn 도금층, Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있다. 또한, 도금층(131b, 132b)은 복수의 Ni 도금층 및/또는 복수의 Sn 도금층을 포함할 수도 있다. As a more specific example of the plating layers 131b and 132b, the plating layers 131b and 132b may be a Ni plating layer or a Sn plating layer, and a Ni plating layer and a Sn plating layer may be sequentially formed on the electrode layers 131a and 132a. and a Sn plating layer, a Ni plating layer, and a Sn plating layer may be sequentially formed. In addition, the plating layers 131b and 132b may include a plurality of Ni plating layers and/or a plurality of Sn plating layers.

세라믹 전자 부품(100)의 사이즈는 특별히 한정할 필요는 없다. The size of the ceramic electronic component 100 does not need to be particularly limited.

다만, 소형화 및 고용량화를 동시에 달성하기 위해서는 유전체층 및 내부 전극의 두께를 얇게 하여 적층수를 증가시켜야 하기 때문에, 1005 (길이×폭, 1.0mm×0.5mm) 이하의 사이즈를 가지는 세라믹 전자 부품(100)에서 본 발명에 따른 신뢰성 및 절연 저항 향상 효과가 보다 현저해질 수 있다. However, in order to achieve miniaturization and high capacity at the same time, since it is necessary to increase the number of stacks by making the thickness of the dielectric layer and the internal electrode thin, the ceramic electronic component 100 having a size of 1005 (length × width, 1.0 mm × 0.5 mm) or less. In the reliability and insulation resistance improvement effect according to the present invention can be more remarkable.

따라서, 제조 오차, 외부 전극 크기 등을 고려하면 세라믹 전자 부품(100)의 길이가 1.1mm 이하이고, 폭이 0.55mm 이하인 경우, 본 발명에 따른 신뢰성 향상 효과가 보다 현저해질 수 있다. 여기서, 세라믹 전자 부품(100)의 길이는 세라믹 전자 부품(100)의 제2 방향 크기를 의미하며, 세라믹 전자 부품(100)의 폭은 세라믹 전자 부품(100)의 제3 방향 크기를 의미할 수 있다. Accordingly, in consideration of manufacturing errors and external electrode sizes, when the length of the ceramic electronic component 100 is 1.1 mm or less and the width is 0.55 mm or less, the reliability improvement effect according to the present invention may be more significant. Here, the length of the ceramic electronic component 100 may mean the size of the ceramic electronic component 100 in the second direction, and the width of the ceramic electronic component 100 may mean the size of the ceramic electronic component 100 in the third direction. there is.

세라믹 전자 부품의 제조방법Manufacturing method of ceramic electronic components

이하, 본 발명의 다른 일 측면에 따른 세라믹 전자 부품의 제조방법에 대하여 상세히 설명한다. 다만, 중복되는 설명을 피하기 위하여, 세라믹 전자 부품에서 설명한 내용과 중복되는 내용은 생략한다. Hereinafter, a method of manufacturing a ceramic electronic component according to another aspect of the present invention will be described in detail. However, in order to avoid overlapping descriptions, content overlapping with those described in the ceramic electronic component will be omitted.

본 발명의 다른 일 측면에 따른 세라믹 전자 부품의 제조방법은 Mg를 포함하는 유전체 조성물을 이용하여 세라믹 그린 시트를 얻는 단계; 상기 세라믹 그린시트 상에 내부 전극용 도전성 페이스트를 도포하여 내부 전극 패턴을 형성하는 단계; 상기 내부 전극 패턴이 형성된 세라믹 그린시트를 복수 개 적층하여 적층체를 얻는 단계; 상기 적층체를 환원 분위기에서 소성한 후, 환원 분위기에서 재산화하여 유전체층 및 내부 전극을 포함하는 바디를 마련하는 단계; 및 상기 바디에 외부 전극을 형성하는 단계;를 포함하고, 상기 소성 시 환원 분위기의 기전력은 Ni/NiO 평형 분압 기전력보다 50mV 이상 높고, 상기 Ni/NiO 평형 분압 기전력보다 90mV 초과로 높지 않다. According to another aspect of the present invention, a method of manufacturing a ceramic electronic component includes: obtaining a ceramic green sheet using a dielectric composition including Mg; forming an internal electrode pattern by applying a conductive paste for internal electrodes on the ceramic green sheet; obtaining a laminate by laminating a plurality of ceramic green sheets on which the internal electrode patterns are formed; preparing a body including a dielectric layer and an internal electrode by sintering the laminate in a reducing atmosphere and then re-oxidizing it in a reducing atmosphere; and forming an external electrode on the body; wherein the electromotive force of the reducing atmosphere during firing is 50 mV or more higher than the Ni/NiO equilibrium partial voltage electromotive force, and is not higher than 90 mV than the Ni/NiO equilibrium partial voltage electromotive force.

우선, Mg를 포함하는 유전체 조성물을 이용하여 세라믹 그린 시트를 얻는다. First, a ceramic green sheet is obtained using a dielectric composition containing Mg.

이때, 상기 유전체 조성물은 BaTiO3를 주성분으로 포함하며, 상기 Mg를 BaTiO3 100몰 대비 0.2 ~ 3몰 포함할 수 있다. Mg 함량이 0.2 몰 미만일 경우, BaTiO3의 입성장을 제어하기 어려울 수 있으며, 결정립의 Mg 함량(C1) 대비 결정립계의 Mg 함량(C2)의 비(C2/C1)를 3 이상으로 제어하기 어려울 수 있다. 반면에, Mg 함량이 3몰 초과일 경우 입성장이 과도하게 억제될 수 있다.In this case, the dielectric composition may include BaTiO 3 as a main component, and may contain 0.2 to 3 moles of Mg based on 100 moles of BaTiO3. When the Mg content is less than 0.2 mol, it may be difficult to control the grain growth of BaTiO 3 , and it may be difficult to control the ratio (C2/C1) of the Mg content (C1) of the grains to the Mg content (C2) of the grain boundaries to 3 or more. there is. On the other hand, when the Mg content is more than 3 mol, grain growth may be excessively suppressed.

Mg 외에 부성분으로 포함되는 원소들의 함량은 특별히 한정할 필요는 없으며, 원하는 특성을 얻기 위해 적절히 제어할 수 있다. The content of elements included as subcomponents other than Mg does not need to be particularly limited, and may be appropriately controlled to obtain desired properties.

예를 들어, 상기 유전체 조성물은 부성분으로 BaTiO3 100몰 대비 Dy를 0.5 ~ 2몰 포함할 수 있다. 또한, 상기 유전체 조성물은 부성분으로 BaTiO3 100몰 대비 Si를 1 ~ 5몰 포함할 수 있다. 이 외에도 일반적으로 첨가되는 부성분들이 추가될 수 있다. For example, the dielectric composition may contain 0.5 to 2 moles of Dy relative to 100 moles of BaTiO 3 as an auxiliary component. In addition, the dielectric composition may contain 1 to 5 moles of Si relative to 100 moles of BaTiO 3 as an auxiliary component. In addition to this, commonly added sub-ingredients may be added.

이때, 주성분 분말에 부성분을 첨가한 후, 에탄올과 톨루엔을 용매로 하여 분산제와 함께 혼합한 후, 바인더를 혼합하여 세라믹 시트를 제작할 수 있다. 한편, Mg는 MgO의 형태로 첨가될 수 있으며, Si는 SiO2 형태로 첨가될 수 있고, Dy는 Dy2O3 형태로 첨가될 수 있다. At this time, after adding the subcomponents to the main component powder, ethanol and toluene as solvents are mixed with the dispersing agent, and then the binder is mixed to prepare a ceramic sheet. Meanwhile, Mg may be added in the form of MgO, Si may be added in the form of SiO 2 , and Dy may be added in the form of Dy 2 O 3 .

다음으로, 상기 세라믹 그린 시트에 내부 전극용 도전성 페이스트를 인쇄한 후, 적층하여 적층체를 얻을 수 있다. 이때, 내부 전극용 도전성 페이스트는 Ni을 포함할 수 있다. Next, after the conductive paste for internal electrodes is printed on the ceramic green sheet, it is laminated to obtain a laminate. In this case, the conductive paste for the internal electrode may include Ni.

다음으로, 상기 내부 전극 패턴이 형성된 세라믹 그린시트를 복수 개 적층하여 적층체를 얻을 수 있다. 이때, 적층체를 칩 단위로 절단하는 공정을 추가로 수행할 수 있다. Next, a multilayer body may be obtained by laminating a plurality of ceramic green sheets on which the internal electrode patterns are formed. In this case, a process of cutting the laminate in chip units may be additionally performed.

다음으로, 상기 적층체를 환원 분위기에서 소성한 후, 환원 분위기에서 재산화하여 유전체층 및 내부 전극을 포함하는 바디를 마련할 수 있다. Next, after the laminate is fired in a reducing atmosphere, it is reoxidized in a reducing atmosphere to prepare a body including a dielectric layer and an internal electrode.

상기 소성 시 환원 분위기의 기전력은 Ni/NiO 평형 분압 기전력보다 50mV 이상 높고, 상기 Ni/NiO 평형 분압 기전력보다 90mV 초과로 높지 않을 수 있다. The electromotive force of the reducing atmosphere during the firing may be higher than the Ni/NiO equilibrium partial pressure electromotive force by 50 mV or more, and may not be higher than 90 mV than the Ni/NiO equilibrium partial pressure electromotive force.

일반적으로 MLCC의 Ni 내부전극 산화를 방지하면서 BaTiO3의 환원을 최대한 억제하기 위해 소성 분위기는 Ni/NiO 평형 분압과 유사한 산소 분압으로 유지하게 된다. Ni/NiO 평형 분압과 유사한 산소 분압으로 유지하는 경우 Ni 내부전극의 산화를 완전히 방지하기 어려우며 내부전극의 Ni이 일부 산화하여 NiO가 형성될 수 있고, MgO는 BaTiO3보다 NiO에 더 쉽게 용해되는 성질이 있기 때문에 Ni-Mg-O 이차상이 형성되며 응집되어 Mg를 결정립계에 분포시키기 어렵다. 이에 따라, 입계 저항을 높이기 어려워 신뢰성이 향상되기 어려울 수 있다. In general, the firing atmosphere is maintained at an oxygen partial pressure similar to the Ni/NiO equilibrium partial pressure in order to suppress the reduction of BaTiO 3 as much as possible while preventing the oxidation of the Ni inner electrode of the MLCC. When maintaining the oxygen partial pressure similar to the Ni/NiO equilibrium partial pressure, it is difficult to completely prevent oxidation of the inner electrode of Ni, and Ni in the inner electrode may be partially oxidized to form NiO, and MgO is more easily soluble in NiO than BaTiO 3 Because of this, a Ni-Mg-O secondary phase is formed and aggregated, making it difficult to distribute Mg at grain boundaries. Accordingly, it may be difficult to improve reliability because it is difficult to increase grain boundary resistance.

반면에, 본 발명의 일 실시예에 따라 소성 시 환원 분위기의 기전력이 Ni/NiO 평형 분압 기전력보다 50mV 이상 높은 경우 Ni 내부 전극이 열역학적으로 산화될 수 없기 때문에 Ni-Mg-O 이차상의 형성을 억제할 수 있으며, Mg를 결정립계에 균일하게 분산시킬 수 있다. 이에 따라, 결정립의 Mg 함량(C1) 대비 결정립계의 Mg 함량(C2)의 비(C2/C1)을 3 이상으로 제어할 수 있어 입계 저항을 향상시키고 신뢰성을 향상시킬 수 있다. On the other hand, when the electromotive force of the reducing atmosphere during firing is higher than the Ni/NiO equilibrium partial voltage electromotive force by 50 mV or more, the Ni internal electrode cannot be thermodynamically oxidized. and Mg can be uniformly dispersed at grain boundaries. Accordingly, the ratio (C2/C1) of the Mg content (C1) of the grain boundary to the Mg content (C2) of the grain boundary can be controlled to 3 or more, thereby improving the grain boundary resistance and improving reliability.

다만, 소성 시 환원 분위기의 기전력이 Ni/NiO 평형 분압 기전력보다 90mV 초과로 높은 경우에는 산소 공공이 과다하게 형성되어 신뢰성 열화가 발생할 수 있다. However, when the electromotive force of the reducing atmosphere during firing is higher than the Ni/NiO equilibrium partial pressure electromotive force by more than 90 mV, oxygen vacancies are excessively formed and reliability deterioration may occur.

Ni/NiO 평형 분압 기전력은 Ni의 산화 특성으로 재료 고유 특성이며 yttria-stabilized zirconia(YSZ)와 같은 산소 이온 전도성 세라믹을 이용한 고체 전기화학셀을 구성해 측정할 수 있다.Ni/NiO equilibrium partial pressure electromotive force is an oxidation characteristic of Ni, which is an inherent property of a material and can be measured by constructing a solid electrochemical cell using an oxygen ion conductive ceramic such as yttria-stabilized zirconia (YSZ).

일 실시예에서, 상기 재산화 시 환원 분위기의 기전력은 상기 Ni/NiO 평형 분압 기전력 이상이며, 상기 Ni/NiO 평형 분압 기전력보다 10mV 초과로 높지 않을 수 있다. 재산화 공정은 소성 공정에서 생성되어 신뢰성을 열화시킬 수 있는 산소 공공을 최대한 제거해 주어야 하기 때문에, 최대한 평형 분압과 유사한 분위기에서 진행하는 것이 바람직할 수 있다. 이 때, Ni 산화를 원천적으로 방지하기 위해, 이론적 평형 기전력보다는 재산화 기전력이 높게 유지되어야 하므로 10 mV 이내의 범위에서 평형점보다 약간 높은 기전력에서 재산화를 진행하는 것이 바람직할 수 있다.In one embodiment, the electromotive force of the reducing atmosphere during the reoxidation is equal to or greater than the Ni/NiO equilibrium partial pressure electromotive force, and may not be higher than 10 mV than the Ni/NiO equilibrium partial pressure electromotive force. In the reoxidation process, it may be desirable to proceed in an atmosphere similar to the equilibrium partial pressure as much as possible, since oxygen vacancies that are generated in the firing process and that may deteriorate reliability should be removed as much as possible. At this time, in order to fundamentally prevent Ni oxidation, since the reoxidation electromotive force should be maintained higher than the theoretical equilibrium electromotive force, it may be preferable to proceed with the reoxidation at a slightly higher electromotive force than the equilibrium point in the range of 10 mV.

다음으로, 상기 바디에 외부 전극을 형성하여 세라믹 전자 부품을 얻을 수 있다. Next, an external electrode may be formed on the body to obtain a ceramic electronic component.

(실험예)(Experimental example)

티탄산바륨(BaTiO3)을 주성분으로 포함하며, BaTiO3 100몰 대비 MgO 1몰, SiO2 3.375몰 및 Dy2O3 0.8몰을 포함하는 유전체 조성물을 준비한 후, 상기 유전체 조성물을 포함하는 세라믹 그린시트 상에 Ni을 포함하는 내부 전극용 도전성 페이스트를 도포하여 내부 전극 패턴을 형성하였다. 그 다음, 상기 내부 전극 패턴이 형성된 세라믹 그린시트를 적층하여 얻은 적층체를 칩 단위로 절단한 후 하기 표 1에 기재된 소성 분위기 조건으로 소성하였다. 그 다음, 재산화 열처리를 하여 프로토 타입 적층 세라믹 커패시터(Proto-type MLCC)를 마련하였다. After preparing a dielectric composition containing barium titanate (BaTiO 3 ) as a main component and containing 1 mol of MgO, 3.375 mol of SiO 2 and 0.8 mol of Dy 2 O 3 relative to 100 mol of BaTiO 3 , a dielectric composition containing the dielectric composition was prepared. An internal electrode pattern was formed by applying a conductive paste for internal electrodes containing Ni on it. Then, the laminate obtained by laminating the ceramic green sheets on which the internal electrode patterns were formed was cut in chip units and then fired under the firing atmosphere conditions shown in Table 1 below. Then, re-oxidation heat treatment was performed to prepare a prototype multilayer ceramic capacitor (Proto-type MLCC).

상기 유전체층에 포함된 유전체 결정립 및 결정립계의 Mg 및 Dy 함량을 분석하고, Ni-Mg-O 이차상 형성 여부를 관찰하여 하기 표 1에 기재하였다. 또한, 고온가속 수명시험 결과를 하기 표 1에 기재하였다. The Mg and Dy contents of the dielectric grains and grain boundaries included in the dielectric layer were analyzed, and whether Ni-Mg-O secondary phase was formed was observed and described in Table 1 below. In addition, the results of the high-temperature accelerated life test are shown in Table 1 below.

Mg 및 Dy 함량은 에너지 분산형 X선 분석 장비(EDS)를 탑재한 주사 투과 전자 현미경(STEM, FEI社 Osiris 모델)을 이용하여 가속 전압 200kV, 프로브 경 1nm 조건으로 측정했다. Mg and Dy contents were measured using a scanning transmission electron microscope (STEM, FEI's Osiris model) equipped with an energy dispersive X-ray analysis equipment (EDS) under conditions of an acceleration voltage of 200 kV and a probe diameter of 1 nm.

우선, Microsampling 법을 이용해 바디의 폭 방향 중앙부에서 길이 및 두께 방향으로 절단한 단면에 해당하는 박층화한 시편을 준비하였다. First, a thinned specimen corresponding to a cross section cut in the length and thickness directions from the center of the body in the width direction was prepared using the microsampling method.

결정립계(111b)의 조성은 상기 시편을 STEM으로 관찰하여 전자선에 대해 평행하게 서 있는 결정립계를 찾아 조성을 분석하였다. 구체적으로 STEM-HAADF image에서 디포커스했을 경우에 나타나는 프레넬프린지(Fresnel fringe)가 도 8과 같이 결정립계 양단에서 좌우대칭으로 관찰되면 결정립계가 전자선에 대해 평행하게 서 있다고 판단했다. The composition of the grain boundary 111b was analyzed by observing the specimen with STEM to find the grain boundary standing parallel to the electron beam. Specifically, when the Fresnel fringes appearing when defocused in the STEM-HAADF image were observed symmetrically at both ends of the grain boundary as shown in FIG. 8, it was determined that the grain boundary stood parallel to the electron beam.

결정립(111a)의 조성은 결정립계의 중앙으로부터 결정립계에 수직한 방향으로 30nm 이격된 위치를 분석하였다. For the composition of the grains 111a, positions spaced apart by 30 nm from the center of the grain boundaries in a direction perpendicular to the grain boundaries were analyzed.

바디의 길이 및 두께 방향 중앙부에 배치된 3개의 유전체 층에서 결정립계 및 결정립 각각 임의의 10개의 위치를 STEM-EDS를 이용해 분석하여 평균한 값을 하기 표 1에 기재하였다. In the three dielectric layers disposed in the center of the body in the length and thickness directions, 10 random positions of grain boundaries and grains were analyzed using STEM-EDS, and the average values are shown in Table 1 below.

하기 표 1의 이차상 유무는 도 6 및 도 7과 같이, 바디의 폭 방향 중앙부에서 길이 및 두께 방향으로 절단한 단면의 중앙부를 10μm x 10μm 범위에서 관찰한 STEM-EDS 맵핑 이미지에서 Ni-Mg-O 이차상 형성 유무를 분석한 것이다. The presence or absence of the secondary phase in Table 1 below is determined in the STEM-EDS mapping image observed in the range of 10 μm x 10 μm in the central portion of the cross-section cut in the length and thickness directions from the central portion in the width direction of the body in the range of 10 μm x 10 μm, as shown in FIGS. 6 and 7 . O This is an analysis of the presence or absence of secondary phase formation.

고온가속 수명시험은 각 시험번호 당 30개의 샘플 칩을 준비하여 105℃에서 12시간 동안 9.45V의 전압을 인가한 후, 절연 저항이 초기 값의 1/10 이하로 저하된 샘플 칩을 불량으로 판단하였으며, 불량으로 판정된 칩의 개수를 기재하였다. For the high-temperature accelerated life test, 30 sample chips for each test number were prepared and a voltage of 9.45V was applied at 105°C for 12 hours, and the sample chips whose insulation resistance decreased to 1/10 or less of the initial value were judged as defective. and the number of chips determined to be defective.

시험
번호
exam
number
소성
분위기
기전력
(mV)
firing
atmosphere
electromotive force
(mV)
Ni/NiO
평형분압
기전력
(mV)
Ni/NiO
Equilibrium partial pressure
electromotive force
(mV)
기전력
차이
electromotive force
Difference
Dy
(입내)
(at%)
Dy
(halitosis)
(at%)
Dy
(입계)
(at%)
Dy
(Grain boundary)
(at%)
Mg
(입내)
(at%)
Mg
(halitosis)
(at%)
Mg
(입계)
(at%)
Mg
(Grain boundary)
(at%)
Mg(입계)/
Mg(입내)
Mg (grain boundary)/
Mg (in the mouth)
이차상
유무
secondary
existence and nonexistence
고온
가속
수명
High temperature
Acceleration
life span
1One 606606 541541 6565 0.310.31 1.62 1.62 0.090.09 0.48 0.48 5.3335.333 XX 1/301/30 2*2* 516516 543543 -27-27 0.330.33 1.24 1.24 0.070.07 0.11 0.11 1.5711.571 OO 15/3015/30 33 613613 548548 6565 0.180.18 0.68 0.68 0.090.09 0.32 0.32 3.5563.556 XX 0/300/30 4*4* 514514 541541 -27-27 0.190.19 0.59 0.59 0.060.06 0.09 0.09 1.5001.500 OO 16/3016/30 55 602602 540540 6262 0.120.12 0.72 0.72 0.090.09 0.34 0.34 3.7783.778 XX 1/301/30 6*6* 506506 529529 -23-23 0.150.15 0.64 0.64 0.080.08 0.12 0.12 1.5001.500 OO 4/304/30

Ni/NiO 평형분압 기전력보다 50mV 이상인 소성 분위기에서 소성한 시험번호 1, 3 및 5는 Mg(입계)/Mg(입내)가 3 이상이며, Ni-Mg-O 이차상도 관찰되지 않아 Mg가 입계에 균일하게 분포된 것을 확인할 수 있다. 이에 따라, 고온가속 수명 특성도 우수한 것을 확인할 수 있다.In Test Nos. 1, 3 and 5, which were fired in a firing atmosphere that is 50 mV or higher than the Ni/NiO equilibrium partial pressure electromotive force, Mg (grain boundary)/Mg (intragranular) is 3 or more, and Ni-Mg-O secondary phase is not observed, so Mg is at the grain boundary. It can be seen that they are evenly distributed. Accordingly, it can be confirmed that the high-temperature accelerated life characteristics are also excellent.

반면에, Ni/NiO 평형분압 기전력보다 50mV 미만인 소성 분위기에서 소성한 시험번호 2, 4 및 6은 Mg(입계)/Mg(입내)가 3 미만으로 낮게 분석되었으며, Ni-Mg-O 이차상이 관찰되어 Mg가 편석된 것을 확인할 수 있다. 이에 따라, 고온가속 수명 특성도 열위한 것을 확인할 수 있다. On the other hand, in Test Nos. 2, 4, and 6 calcined in a firing atmosphere that is less than 50 mV than the Ni/NiO equilibrium partial pressure electromotive force, Mg (grain boundary)/Mg (intragranular) was analyzed to be less than 3, and Ni-Mg-O secondary phase was observed. It can be confirmed that Mg is segregated. Accordingly, it can be confirmed that the high-temperature accelerated life characteristics are also inferior.

도 6은 시험번호 1의 폭 방향 중앙에서 절단한 길이 및 두께 방향 단면의 중앙부를 9900배율로 촬영한 SEM-EDS 맵핑 이미지이다. 도 7은 시험번호 2의 폭 방향 중앙에서 절단한 길이 및 두께 방향 단면의 중앙부를 9900배율로 촬영한 SEM-EDS 맵핑 이미지이다. 시험번호 1에서는 Ni-Mg-O 이차상이 관찰되지 않으나, 시험번호 2에서는 동그라미로 표시한 부분에 Ni-Mg-O 이차상이 관찰되는 것을 확인할 수 있다. 6 is an SEM-EDS mapping image taken at a magnification of 9900 at the center of the cross section in the length and thickness directions cut from the center in the width direction of Test No. 1; 7 is an SEM-EDS mapping image taken at a magnification of 9900 at the center of the cross section in the length and thickness directions cut from the center in the width direction of Test No. 2; In Test No. 1, the Ni-Mg-O secondary phase was not observed, but in Test No. 2, it can be confirmed that the Ni-Mg-O secondary phase was observed in the circled portion.

도 9는 시험번호 1 및 2에 대한 인가 전압에 따른 누설전류 변화량을 나타낸 그래프(I-V curve)이다. 9 is a graph (I-V curve) showing the amount of change in leakage current according to the applied voltage for Test Nos. 1 and 2;

인가 전압에 따른 누설전류 변화량을 정밀하게 측정하기 위해서 stairway 측정법을 적용해 pulse 형태로 전압을 인가했으며, 각 전압에서 5초 전압 인가 (충전), 5초 방전 후 전류를 측정해 각 전압에서의 누설전류를 측정했다. 전압에 따른 누설전류 변화를 double log 그래프 (logI vs. logV)로 나타내면, 기울기에 따라 IR이 열화되지 않는 Ohmic 구간 (S1의 기울기를 가지는 점선으로 표시한 구간)과 입계저항의 열화에 의한 느린 열화 구간 (S2의 기울기를 가지는 실선으로 표시한 구간), 입계저항이 열화된 이후의 빠른 열화 구간을 구분할 수 있다. 이 때, 입계저항에 의한 느린 열화 구간이 고전압까지 나타날수록 입계저항이 강화된 것으로 판단할 수 있다. In order to precisely measure the amount of leakage current change according to the applied voltage, the voltage was applied in the form of a pulse by applying the stairway measurement method. At each voltage, the voltage was applied (charged) for 5 seconds and the current was measured after 5 seconds of discharge to measure the leakage at each voltage. The current was measured. If the change in leakage current according to voltage is represented by a double log graph (logI vs. logV), the Ohmic section in which IR does not deteriorate according to the slope (the section indicated by the dotted line with the slope of S1) and slow degradation due to the degradation of the intergranular resistance A section (a section indicated by a solid line having a slope of S2) and a section of rapid deterioration after the grain boundary resistance deteriorates can be distinguished. At this time, it can be determined that the grain boundary resistance is strengthened as the slow deterioration section due to the grain boundary resistance appears up to a high voltage.

도 9의 분석 결과와 같이, 시험번호 2의 느린 열화 구간이 고전계까지 나타나 빠른 열화 구간으로의 진입이 늦춰지는 것을 확인할 수 있다. 따라서, 소성 분위기 제어를 통해 Mg 입계 분포를 유도한 경우 입계 저항이 강화됨을 확인할 수 있다.As shown in the analysis result of FIG. 9 , it can be confirmed that the slow degradation section of Test No. 2 appears up to a high electric field, thereby delaying the entry into the fast degradation section. Therefore, it can be confirmed that the grain boundary resistance is strengthened when the Mg grain boundary distribution is induced through the firing atmosphere control.

도 10은 시험번호 1 및 2에 대한 BDV의 Weibull 분포를 나타낸 그래프이다. BDV 평균 값이 시험번호 2는 68V, 시험번호 1은 88V로 큰 차이가 나는 것을 알 수 있으며, scale factor 또한 4.9에서 12.8로 향상되어 산포 또한 개선되었음을 확인할 수 있다.10 is a graph showing the Weibull distribution of BDV for Test Nos. 1 and 2. It can be seen that the average value of BDV is 68V in Test No. 2 and 88V in Test No. 1, and it can be seen that the scale factor is also improved from 4.9 to 12.8, so that the dispersion is also improved.

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다. Although the embodiment of the present invention has been described in detail above, the present invention is not limited by the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims. Accordingly, various types of substitution, modification and change will be possible by those skilled in the art within the scope not departing from the technical spirit of the present invention described in the claims, and it is also said that it falls within the scope of the present invention. something to do.

100: 세라믹 전자 부품
110: 바디
111: 유전체층
111a: 결정립
111b: 결정립계
112, 113: 커버부
114, 115: 사이드 마진부
121, 122: 내부 전극
131, 132: 외부 전극
131a, 132a: 전극층
131b, 132b: 도금층
100: ceramic electronic component
110: body
111: dielectric layer
111a: grains
111b: grain boundary
112, 113: cover part
114, 115: side margin part
121, 122: internal electrode
131, 132: external electrode
131a, 132a: electrode layer
131b, 132b: plating layer

Claims (17)

유전체층 및 내부 전극을 포함하는 바디; 및
상기 바디에 배치되며 상기 내부 전극과 연결되는 외부 전극; 을 포함하고,
상기 유전체층은 복수의 결정립 및 인접한 결정립 사이에 배치된 결정립계를 포함하며,
상기 결정립의 Mg 함량(C1) 대비 상기 결정립계의 Mg 함량(C2)의 비(C2/C1)는 3 이상인
세라믹 전자 부품.
a body comprising a dielectric layer and an internal electrode; and
an external electrode disposed on the body and connected to the internal electrode; including,
The dielectric layer includes a plurality of grains and grain boundaries disposed between adjacent grains,
The ratio (C2/C1) of the Mg content (C1) of the grain boundary to the Mg content (C2) of the grain boundary is 3 or more
Ceramic electronic components.
제1항에 있어서,
상기 C2/C1은 10 이하인
세라믹 전자 부품.
According to claim 1,
wherein C2/C1 is 10 or less
Ceramic electronic components.
제1항에 있어서,
상기 결정립계의 Mg 함량(C2)은 결정립계의 중앙에서의 Mg 함량이고, 상기 결정립의 Mg 함량(C1)은 결정립계의 중앙으로부터 상기 결정립계에 수직한 방향으로 30nm 이격된 위치의 Mg 함량인
세라믹 전자 부품.
According to claim 1,
The Mg content (C2) of the grain boundary is the Mg content at the center of the grain boundary, and the Mg content (C1) of the grain boundary is the Mg content at a position spaced 30 nm from the center of the grain boundary in a direction perpendicular to the grain boundary.
Ceramic electronic components.
제1항에 있어서,
상기 유전체층 및 내부 전극은 Ni-Mg-O계 이차상을 포함하지 않는
세라믹 전자 부품.
According to claim 1,
The dielectric layer and the internal electrode do not include a Ni-Mg-O-based secondary phase.
Ceramic electronic components.
제1항에 있어서,
상기 결정립계의 Mg 함량(C2)은 0.2 at% 이상 0.6 at% 이하인
세라믹 전자 부품.
According to claim 1,
The Mg content (C2) of the grain boundary is 0.2 at% or more and 0.6 at% or less.
Ceramic electronic components.
제1항에 있어서,
상기 결정립의 Mg 함량(C1)은 0.01at% 이상 0.15 at% 이하인
세라믹 전자 부품.
According to claim 1,
The Mg content (C1) of the grains is 0.01 at% or more and 0.15 at% or less
Ceramic electronic components.
제1항에 있어서,
상기 복수의 결정립 중 적어도 하나 이상은 코어-쉘 구조를 가지며,
상기 쉘의 Mg 함량 대비 상기 결정립계의 Mg 함량의 비는 3 이상인
세라믹 전자 부품.
According to claim 1,
At least one of the plurality of crystal grains has a core-shell structure,
The ratio of the Mg content of the grain boundary to the Mg content of the shell is 3 or more
Ceramic electronic components.
제7항에 있어서,
상기 코어의 Mg 함량은 0.01 at% 이하인
세라믹 전자 부품.
8. The method of claim 7,
The Mg content of the core is 0.01 at% or less
Ceramic electronic components.
제1항에 있어서,
상기 결정립계는 Dy를 더 포함하며, 상기 Dy의 함량은 0.5 at% 이상 2.0 at% 이하인
세라믹 전자 부품.
According to claim 1,
The grain boundary further includes Dy, and the content of Dy is 0.5 at% or more and 2.0 at% or less.
Ceramic electronic components.
제9항에 있어서,
상기 결정립계는 Si를 더 포함하며, 상기 Si의 함량은 1.0 at% 이상 5.0 at% 이하인
세라믹 전자 부품.
10. The method of claim 9,
The grain boundary further includes Si, and the content of Si is 1.0 at% or more and 5.0 at% or less.
Ceramic electronic components.
Mg를 포함하는 유전체 조성물을 이용하여 세라믹 그린 시트를 얻는 단계;
상기 세라믹 그린시트 상에 내부 전극용 도전성 페이스트를 도포하여 내부 전극 패턴을 형성하는 단계;
상기 내부 전극 패턴이 형성된 세라믹 그린시트를 복수 개 적층하여 적층체를 얻는 단계;
상기 적층체를 환원 분위기에서 소성한 후, 환원 분위기에서 재산화하여 유전체층 및 내부 전극을 포함하는 바디를 마련하는 단계; 및
상기 바디에 외부 전극을 형성하는 단계;를 포함하고,
상기 소성 시 환원 분위기의 기전력은 Ni/NiO 평형 분압 기전력보다 50mV 이상 높고, 상기 Ni/NiO 평형 분압 기전력보다 90mV 초과로 높지 않은
세라믹 전자 부품의 제조방법.
obtaining a ceramic green sheet using a dielectric composition including Mg;
forming an internal electrode pattern by applying a conductive paste for internal electrodes on the ceramic green sheet;
obtaining a laminate by laminating a plurality of ceramic green sheets on which the internal electrode patterns are formed;
preparing a body including a dielectric layer and an internal electrode by sintering the laminate in a reducing atmosphere and then re-oxidizing it in a reducing atmosphere; and
Including; forming an external electrode on the body;
The electromotive force of the reducing atmosphere during firing is 50mV or more higher than the Ni/NiO equilibrium partial pressure electromotive force, and is not higher than 90mV higher than the Ni/NiO equilibrium partial pressure electromotive force
A method for manufacturing a ceramic electronic component.
제11항에 있어서,
상기 재산화 시 환원 분위기의 기전력은 상기 Ni/NiO 평형 분압 기전력 이상이며, 상기 Ni/NiO 평형 분압 기전력보다 10mV 초과로 높지 않은
세라믹 전자 부품의 제조방법.
12. The method of claim 11,
The electromotive force of the reducing atmosphere during the reoxidation is equal to or greater than the Ni/NiO equilibrium partial voltage electromotive force, and is not higher than the Ni/NiO equilibrium partial pressure electromotive force by more than 10 mV
A method for manufacturing a ceramic electronic component.
제11항에 있어서,
상기 유전체층은 복수의 결정립 및 인접한 결정립 사이에 배치된 결정립계를 포함하며,
상기 결정립의 Mg 함량(C1) 대비 상기 결정립계의 Mg 함량(C2)의 비(C2/C1)는 3 이상인
세라믹 전자 부품의 제조방법.
12. The method of claim 11,
The dielectric layer includes a plurality of grains and grain boundaries disposed between adjacent grains,
The ratio (C2/C1) of the Mg content (C1) of the grain boundary to the Mg content (C2) of the grain boundary is 3 or more
A method for manufacturing a ceramic electronic component.
제11항에 있어서,
상기 유전체 조성물은 BaTiO3를 주성분으로 포함하며, 상기 Mg를 BaTiO3 100몰 대비 0.2~3몰 포함하는
세라믹 전자 부품의 제조방법.
12. The method of claim 11,
The dielectric composition contains BaTiO 3 as a main component, and contains 0.2 to 3 moles of Mg compared to 100 moles of BaTiO 3
A method for manufacturing a ceramic electronic component.
제11항에 있어서,
상기 내부 전극용 도전성 페이스트는 Ni을 포함하는
세라믹 전자 부품의 제조방법.
12. The method of claim 11,
The conductive paste for the internal electrode contains Ni.
A method for manufacturing a ceramic electronic component.
제11항에 있어서,
상기 유전체 조성물은 BaTiO3 100몰 대비 Dy를 0.5~2몰 포함하는
세라믹 전자 부품의 제조방법.
12. The method of claim 11,
The dielectric composition contains 0.5 to 2 moles of Dy relative to 100 moles of BaTiO 3
A method for manufacturing a ceramic electronic component.
제16항에 있어서,
상기 유전체 조성물은 BaTiO3 100몰 대비 Si를 1~5몰 포함하는
세라믹 전자 부품의 제조방법.
17. The method of claim 16,
The dielectric composition contains 1 to 5 moles of Si relative to 100 moles of BaTiO 3
A method for manufacturing a ceramic electronic component.
KR1020210054242A 2020-10-22 2021-04-27 Ceramic electronic component KR20220053455A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021133601A JP2022068830A (en) 2020-10-22 2021-08-18 Ceramic electronic component
US17/406,456 US11784004B2 (en) 2020-10-22 2021-08-19 Ceramic electronic component and method of manufacturing the same
CN202111214008.4A CN114388269A (en) 2020-10-22 2021-10-19 Ceramic electronic component and method for manufacturing the same
US18/239,916 US20230411080A1 (en) 2020-10-22 2023-08-30 Ceramic electronic component and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200137682 2020-10-22
KR20200137682 2020-10-22

Publications (1)

Publication Number Publication Date
KR20220053455A true KR20220053455A (en) 2022-04-29

Family

ID=81429135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210054242A KR20220053455A (en) 2020-10-22 2021-04-27 Ceramic electronic component

Country Status (1)

Country Link
KR (1) KR20220053455A (en)

Similar Documents

Publication Publication Date Title
JP6371365B2 (en) Multilayer ceramic capacitor
US20130258546A1 (en) Multilayer ceramic electronic component and fabrication method thereof
KR20140124657A (en) Multi-layered ceramic electronic part and board for mounting the same
US10304626B2 (en) Multilayer ceramic capacitor and manufacturing method of the same
JP2021111768A (en) Ceramic electronic component and method of manufacturing the same
KR20210100952A (en) Ceramic electronic component and method of manufacturing the same
KR20220052164A (en) Mutilayered electronic component
KR20220101911A (en) Multilayered electronic component
US11961681B2 (en) Multilayer capacitor including internal electrodes having pores on ends thereof and board having the same mounted thereon
KR20220053455A (en) Ceramic electronic component
US10147545B2 (en) Ceramic composition and multilayer capacitor having the same
KR20220081659A (en) Dielectric composition and multilayered electronic component comprising the same
JP2009266716A (en) Conductive paste, and manufacturing method of laminated ceramic capacitor
US11784004B2 (en) Ceramic electronic component and method of manufacturing the same
KR20220081633A (en) Multilayered electronic component and dielectric composition
JP2022081393A (en) Laminated electronic component
KR20220092246A (en) Multilayered electronic
US20230207211A1 (en) Multilayered electronic component
EP4365150A2 (en) Multilayer electronic ceramic component
US20240161976A1 (en) Multilayer electronic component
US20230197341A1 (en) Multilayer electronic component
US20220230810A1 (en) Ceramic electronic component
JP2022081390A (en) Laminated electronic component
KR20220092154A (en) Multilayered electronic component and dielectric composition
KR20240070855A (en) Multilayer electronic component

Legal Events

Date Code Title Description
A201 Request for examination