KR20220049376A - Display apparatus - Google Patents
Display apparatus Download PDFInfo
- Publication number
- KR20220049376A KR20220049376A KR1020200132919A KR20200132919A KR20220049376A KR 20220049376 A KR20220049376 A KR 20220049376A KR 1020200132919 A KR1020200132919 A KR 1020200132919A KR 20200132919 A KR20200132919 A KR 20200132919A KR 20220049376 A KR20220049376 A KR 20220049376A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- sub
- contact
- pixel
- contact electrode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H01L27/3258—
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
- G02B27/01—Head-up displays
- G02B27/017—Head mounted
- G02B27/0172—Head mounted characterised by optical features
-
- H01L27/3211—
-
- H01L27/3248—
-
- H01L27/326—
-
- H01L51/5209—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
- H10K50/813—Anodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
본 발명은 영상을 표시하는 표시장치에 관한 것이다.The present invention relates to a display device for displaying an image.
표시 장치는 애노드 전극과 캐소드 전극 사이에 발광층이 형성된 구조로 이루어져, 상기 두 개의 전극 사이의 전계에 의해 상기 발광층이 발광함으로써 화상을 표시하는 장치이다.A display device has a structure in which a light emitting layer is formed between an anode electrode and a cathode electrode, and the light emitting layer emits light by an electric field between the two electrodes to display an image.
상기 발광층은 전자와 정공의 결합에 의해 엑시톤(exciton)이 생성되고 생성된 엑시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광을 하는 유기물로 이루어질 수도 있고, 퀀텀 도트(Quantum dot)와 같은 무기물로 이루어질 수도 있다.The light emitting layer may be made of an organic material that emits light when excitons are generated by the combination of electrons and holes, and the generated excitons fall from an excited state to a ground state, or quantum dots (Quantum dot) dot) may be composed of inorganic substances such as
상기 발광층은 서브 화소 별로 상이한 색상, 예로서, 적색, 녹색, 및 청색의 광을 발광하도록 이루어질 수도 있고, 서브 화소 별로 동일한 색상, 예로서, 백색의 광을 발광하도록 이루어질 수도 있다.The light emitting layer may be configured to emit light of different colors, eg, red, green, and blue, for each sub-pixel, or may be configured to emit light of the same color, eg, white, for each sub-pixel.
상기 발광층이 서브 화소 별로 상이한 색상의 광이 발광하는 경우에는, 소정의 마스크를 이용하여 서브 화소 별로 상이한 발광층을 증착해야 하기 때문에, 마스크 공정이 추가되는 한계가 있고 또한 마스크를 정밀하게 얼라인하지 못할 경우 발광층을 서브 화소 별로 정밀하게 증착하기 어려운 문제가 있다. When the light-emitting layer emits light of a different color for each sub-pixel, different light-emitting layers must be deposited for each sub-pixel using a predetermined mask. In this case, there is a problem in that it is difficult to precisely deposit the emission layer for each sub-pixel.
그에 반하여, 상기 발광층이 서브 화소 별로 동일한 색상, 예로서, 백색의 광이 발광하는 경우에는, 상기 발광층 형성을 위한 마스크가 필요 없기 때문에 마스크 공정으로 인한 문제가 발생하지 않는다. On the other hand, when the light emitting layer emits light of the same color, eg, white, for each sub-pixel, a mask for forming the light emitting layer is not required, and thus a problem due to the mask process does not occur.
그러나, 상기 발광층이 백색의 광을 발광하도록 이루어진 경우에는 서브 화소 별로 컬러 필터가 추가로 구비되어야 하므로, 상기 발광층에서 발광된 광이 상기 컬러 필터에서 흡수되어 광효율이 떨어지는 단점이 있다. However, when the light emitting layer is configured to emit white light, since a color filter must be additionally provided for each sub-pixel, the light emitted from the light emitting layer is absorbed by the color filter, thereby reducing light efficiency.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 백색의 광을 발광하는 발광층을 포함하면서도 광효율을 향상시킬 수 있는 표시 장치를 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been devised to solve the problems of the related art, and an object of the present invention is to provide a display device capable of improving light efficiency while including a light emitting layer emitting white light.
본 발명의 일 예에 따른 표시장치는 제1 서브 화소, 제2 서브 화소, 및 제3 서브 화소를 구비한 기판, 기판 상에서 제1 내지 제3 서브 화소에 각각 구비된 구동 박막 트랜지스터를 포함하는 회로 소자층, 회로 소자층 상에서 제1 내지 제3 서브 화소 사이의 경계 영역에 구비된 트렌치를 포함하는 절연층, 트렌치와 이격되도록 제1 내지 제3 서브 화소에 각각 구비된 제1 전극, 제1 전극과 트렌치 상에 구비된 유기발광층, 유기발광층 상에 구비된 제2 전극, 및 트렌치보다 넓은 폭으로 형성되어 트렌치의 하면에 접하도록 배치된 단차보상부를 포함하고, 제1 서브 화소에 구비된 제1 전극은 제1 상부전극 및 제1 상부전극으로부터 기판 쪽으로 이격된 제1 하부전극을 포함하고, 제1 하부전극은 단차보상부와 동일한 층에 구비될 수 있다.A display device according to an exemplary embodiment of the present invention includes a circuit including a substrate including a first sub-pixel, a second sub-pixel, and a third sub-pixel, and driving thin film transistors respectively provided in the first to third sub-pixels on the substrate The element layer, the insulating layer including the trench provided in the boundary region between the first to third sub-pixels on the circuit element layer, the first electrodes provided in the first to third sub-pixels respectively to be spaced apart from the trench, and the first electrode and an organic light emitting layer provided on the trench, a second electrode provided on the organic light emitting layer, and a step compensation part formed to have a width wider than the trench and disposed to contact the lower surface of the trench, and the first sub-pixel provided in the first sub-pixel The electrode may include a first upper electrode and a first lower electrode spaced apart from the first upper electrode toward the substrate, and the first lower electrode may be provided on the same layer as the step difference compensating part.
본 발명의 일 예에 따른 표시장치는 제1 발광 영역과 제1 콘택 영역을 구비한 제1 서브 화소, 제2 발광 영역과 제2 콘택 영역을 구비한 제2 서브 화소, 제3 발광 영역과 제3 콘택 영역을 구비한 제3 서브 화소, 제1 발광 영역에 구비된 제1 하부전극과 제1 상부전극, 제2 발광 영역에 구비된 제2 하부전극과 제2 상부전극, 제3 발광 영역에 구비된 제3 하부전극과 제3 상부전극, 제1 콘택 영역에 구비되고 제1 하부전극 및 제1 상부전극과 연결되는 제1 콘택 전극, 제2 콘택 영역에 구비되고 제2 상부전극에 연결되는 제2 콘택 전극, 제3 콘택 영역에 구비되고 제3 하부전극에 연결되는 제3 콘택 전극, 제1 내지 제3 서브 화소 사이의 경계 영역에 구비된 트렌치, 및 트렌치의 하면에 접하며 제1 내지 제3 하부전극 각각의 폭보다 좁고 트렌치의 폭보다 넓은 단차보상부를 포함하고, 제1 하부전극은 단차보상부와 동일한 층에 구비되고, 제2 하부전극과 제2 상부전극 사이의 거리는 제1 하부전극과 제1 상부전극 사이의 거리보다 작고 제3 하부전극과 제3 상부전극 사이의 거리보다 크게 구비될 수 있다.A display device according to an embodiment of the present invention includes a first sub-pixel having a first light-emitting area and a first contact area, a second sub-pixel having a second light-emitting area and a second contact area, a third light-emitting area and a second sub-pixel having a second light-emitting area and a second contact area. A third sub-pixel having three contact areas, a first lower electrode and a first upper electrode provided in the first light-emitting area, a second lower electrode and a second upper electrode provided in the second light-emitting area, and a third light-emitting area The third lower electrode and the third upper electrode are provided, the first contact electrode is provided in the first contact region and is connected to the first lower electrode and the first upper electrode, and the third lower electrode and the third upper electrode are provided in the second contact region and connected to the second upper electrode. The second contact electrode, the third contact electrode provided in the third contact region and connected to the third lower electrode, the trench provided in the boundary region between the first to third sub-pixels, and the first to third contact electrodes in contact with the lower surfaces of the
본 발명에 따른 표시장치는 트렌치의 하면에 접하도록 배치된 단차보상부와 동일한 층에 구비된 제1 서브 화소의 제1 하부 전극과 제2 전극 간의 반사와 재반사를 통해 마이크로 캐버티 특성을 얻을 수 있고, 그에 따라 광 효율이 향상될 수 있다.In the display device according to the present invention, microcavity characteristics are obtained through reflection and re-reflection between the first lower electrode and the second electrode of the first sub-pixel provided on the same layer as the step difference compensator disposed in contact with the lower surface of the trench. and, accordingly, light efficiency may be improved.
본 발명에 따른 표시장치는 제1 하부 전극과 동일한 층에 구비된 단차보상부가 트렌치보다 넓은 폭으로 형성되어 트렌치의 하면 접하도록 구비됨으로써, 트렌치 주변에서 단차가 발생하는 것을 방지할 수 있다. 이에 따라, 본 발명에 따른 표시장치는 트렌치를 정상적인 형태로 형성할 수 있으므로 트렌치 상에서 심(seam) 등과 같은 균열이 발생하는 것을 방지하여 신뢰성이 향상될 수 있다.In the display device according to the present invention, the step difference compensating portion provided on the same layer as the first lower electrode is formed to be wider than the trench and provided to contact the lower surface of the trench, thereby preventing the step difference from occurring around the trench. Accordingly, in the display device according to the present invention, since the trench can be formed in a normal shape, cracks such as a seam are prevented from occurring in the trench, thereby improving reliability.
위에서 언급된 본 발명의 효과 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.In addition to the effects of the present invention mentioned above, other features and advantages of the present invention will be described below or will be clearly understood by those of ordinary skill in the art from such description and description.
도 1은 본 발명의 일 실시예에 따른 표시장치의 개략적인 평면도이다.
도 2a는 도 1에 도시된 선 Ⅰ-Ⅰ'의 개략적인 단면도이다.
도 2b는 도 2a에 도시된 A부분의 개략적인 확대도이다.
도 3은 도 1에 도시된 선 Ⅱ-Ⅱ'의 개략적인 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시장치의 제1 내지 제6 서브 화소를 개략적으로 나타낸 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시장치의 개략적인 평면도이다.
도 6은 도 5에 도시된 선 Ⅲ-Ⅲ'의 개략적인 단면도이다.
도 7은 도 5에 도시된 선 Ⅳ-Ⅳ'의 개략적인 단면도이다.
도 8a 내지 도 8c는 본 발명의 또 다른 실시예에 따른 표시장치에 관한 것으로서, 이는 헤드 장착형 표시장치(HMD)에 관한 것이다.1 is a schematic plan view of a display device according to an embodiment of the present invention.
FIG. 2A is a schematic cross-sectional view taken along line I-I' shown in FIG. 1 ;
FIG. 2B is a schematic enlarged view of part A shown in FIG. 2A.
3 is a schematic cross-sectional view taken along the line II-II' shown in FIG. 1 .
4 is a plan view schematically illustrating first to sixth sub-pixels of a display device according to an exemplary embodiment of the present invention.
5 is a schematic plan view of a display device according to another exemplary embodiment of the present invention.
FIG. 6 is a schematic cross-sectional view taken along line III-III' shown in FIG. 5 .
7 is a schematic cross-sectional view taken along line IV-IV' shown in FIG. 5 .
8A to 8C relate to a display device according to still another embodiment of the present invention, which relates to a head mounted display device (HMD).
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present invention, and a method of achieving them, will become apparent with reference to the examples described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the examples disclosed below, but will be implemented in a variety of different forms, and only these examples allow the disclosure of the present invention to be complete, and to those of ordinary skill in the art to which the present invention belongs It is provided to fully understand the scope of the invention, and the present invention is only defined by the scope of the claims.
본 발명의 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shape, size, ratio, angle, number, etc. disclosed in the drawings for explaining an example of the present invention are exemplary, and thus the present invention is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. When 'includes', 'have', 'consists of', etc. mentioned in the present invention are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the case in which the plural is included is included unless otherwise explicitly stated.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is construed as including an error range even if there is no separate explicit description.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' Alternatively, one or more other parts may be positioned between two parts unless 'directly' is used.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 발명의 기술적 사상 내에서 제 2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various elements, these elements are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present invention.
본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In describing the components of the present invention, terms such as first, second, etc. may be used. These terms are only for distinguishing the elements from other elements, and the essence, order, order, or number of the elements are not limited by the terms. When it is described that a component is “connected”, “coupled” or “connected” to another component, the component may be directly connected or connected to the other component, but other components may be interposed between each component. It should be understood that each component may be “interposed” or “connected”, “coupled” or “connected” through another component.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be independently implemented with respect to each other or implemented together in a related relationship. may be
이하에서는 본 발명에 따른 표시장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.Hereinafter, an example of a display device according to the present invention will be described in detail with reference to the accompanying drawings. In adding reference numerals to components of each drawing, the same components may have the same reference numerals as much as possible even though they are indicated in different drawings.
도 1은 본 발명의 일 실시예에 따른 표시장치의 개략적인 평면도이다. 도 1에는 3개의 서브 화소(SP1, SP2, SP3)만을 도시하였다.1 is a schematic plan view of a display device according to an embodiment of the present invention. 1 shows only three sub-pixels SP1, SP2, and SP3.
도 1에서 알 수 있듯이, 본 발명의 일 실시예에 따른 표시장치는 기판(2), 제1 전극(5), 제1 콘택전극(61)과 제2 콘택전극(62)과 제3 콘택전극(63)을 갖는 콘택전극(6), 제1 내지 제3 서브 화소(SP1, SP2, SP3) 사이에 배치되는 트렌치(T), 펜스(F), 및 절연부(IP)를 포함하여 이루어진다.As can be seen from FIG. 1 , in the display device according to an embodiment of the present invention, a
상기 기판(2) 상에는 복수의 서브 화소(SP1, SP2, SP3)가 형성되어 있다. A plurality of sub-pixels SP1 , SP2 , and SP3 are formed on the
상기 복수의 서브 화소(SP1, SP2, SP3)에는 복수의 발광 영역(EA1, EA2, EA3) 및 복수의 콘택 영역(CA1, CA2, CA3)이 구비되어 있다. A plurality of light emitting areas EA1 , EA2 , EA3 and a plurality of contact areas CA1 , CA2 , CA3 are provided in the plurality of sub-pixels SP1 , SP2 , and SP3 .
구체적으로, 제1 서브 화소(SP1)에 제1 발광 영역(EA1) 및 제1 콘택 영역(CA1)이 구비되어 있고, 제2 서브 화소(SP2)에 제2 발광 영역(EA2) 및 제2 콘택 영역(CA2)이 구비되어 있고, 제3 서브 화소(SP3)에 제3 발광 영역(EA3) 및 제3 콘택 영역(CA3)이 구비되어 있다. Specifically, the first light-emitting area EA1 and the first contact area CA1 are provided in the first sub-pixel SP1 , and the second light-emitting area EA2 and the second contact are provided in the second sub-pixel SP2 . The area CA2 is provided, and the third light emitting area EA3 and the third contact area CA3 are provided in the third sub-pixel SP3 .
상기 복수의 발광 영역(EA1, EA2, EA3)은 상기 펜스(F)와 상기 절연부(IP)에 의해 정의된다. 즉, 상기 펜스(F)와 절연부(IP)에 의해 가려지지 않고 노출된 영역이 상기 복수의 발광 영역(EA1, EA2, EA3)이 된다. 상기 제1 발광 영역(EA1)은 적색 발광 영역으로 이루어지고, 상기 제2 발광 영역(EA2)은 녹색 발광 영역으로 이루어지고, 상기 제3 발광 영역(EA3)은 청색 발광 영역으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 상기 펜스(F)와 상기 절연부(IP)는 절연성을 갖는 물질로 구비될 수 있다.The plurality of light emitting areas EA1 , EA2 , and EA3 are defined by the fence F and the insulating part IP. That is, the exposed area without being covered by the fence F and the insulating portion IP becomes the plurality of light emitting areas EA1 , EA2 , and EA3 . The first light emitting area EA1 may be formed of a red light emitting area, the second light emitting area EA2 may be formed of a green light emitting area, and the third light emitting area EA3 may be formed of a blue light emitting area. It is not limited thereto. The fence F and the insulating part IP may be made of an insulating material.
상기 복수의 콘택 영역(CA1, CA2, CA3)은 상기 절연부(IP)에 의해 가려진 영역에 구비될 수 있다. 일 예에 따른 복수의 콘택 영역(CA1, CA2, CA3)은 상기 복수의 서브 화소(SP1, SP2, SP3)의 일측 중앙에 위치할 수 있다. 예컨대, 제1 서브 화소(SP1) 내부의 상측 중앙에 제1 콘택 영역(CA1)이 구비되고, 제2 서브 화소(SP2) 내부의 상측 중앙에 제2 콘택 영역(CA2)이 구비되고, 제3 서브 화소(SP3) 내부의 상측 중앙에 제3 콘택 영역(CA3)이 구비될 수 있다. 여기서, 복수의 서브 화소(SP1, SP2, SP3)의 일측은 도 1을 기준으로 각 서브 화소(SP1, SP2, SP3)의 상측 또는 하측을 의미하며, 예를 들어 트렌치(T)와 인접하지 않는 서브 화소의 일측을 의미할 수 있다.The plurality of contact areas CA1 , CA2 , and CA3 may be provided in an area covered by the insulating part IP. According to an example, the plurality of contact areas CA1 , CA2 , and CA3 may be located at the center of one side of the plurality of sub-pixels SP1 , SP2 , and SP3 . For example, the first contact area CA1 is provided at the upper center inside the first sub-pixel SP1 , the second contact area CA2 is provided at the upper center inside the second sub-pixel SP2 , and the third A third contact area CA3 may be provided at an upper center inside the sub-pixel SP3 . Here, one side of the plurality of sub-pixels SP1, SP2, and SP3 means an upper side or a lower side of each of the sub-pixels SP1, SP2, and SP3 based on FIG. 1 , for example, not adjacent to the trench T It may mean one side of the sub-pixel.
상기 복수의 콘택 영역(CA1, CA2, CA3)에는 복수의 콘택홀(PCNT, CNT11, CNT12, CNT21, CNT22, CNT31, CNT32)이 형성되어 있고, 그로 인해서 단차가 발생하게 된다. 따라서, 상기 복수의 콘택 영역(CA1, CA2, CA3)의 적어도 일부를 상기 절연부(IP)로 가리지 않고 노출시켜 상기 복수의 콘택 영역(CA1, CA2, CA3)의 적어도 일부를 상기 복수의 발광 영역(EA1, EA2, EA3)과 중첩시킬 경우, 상기 단차로 인해서 발광 영역(EA1, EA2, EA3)에서 발광이 균일하지 못하는 문제가 발생할 수 있다. 따라서, 본 발명의 일 실시예에서는 상기 복수의 콘택 영역(CA1, CA2, CA3)을 상기 절연부(IP)로 가림으로써 상기 복수의 콘택 영역(CA1, CA2, CA3)을 상기 복수의 발광 영역(EA1, EA2, EA3)과 중첩되지 않도록 형성한다. 다만, 반드시 그에 한정되는 것은 아니고, 상기 복수의 콘택 영역(CA1, CA2, CA3)의 적어도 일부를 상기 절연부(IP)로 가리지 않음으로써 상기 복수의 콘택 영역(CA1, CA2, CA3)의 적어도 일부를 상기 복수의 발광 영역(EA1, EA2, EA3)과 중첩되도록 형성하는 것도 가능하다.A plurality of contact holes PCNT, CNT11, CNT12, CNT21, CNT22, CNT31, and CNT32 are formed in the plurality of contact regions CA1 , CA2 , and CA3 , thereby generating a step. Accordingly, at least a portion of the plurality of contact areas CA1 , CA2 , and CA3 is exposed without being covered by the insulating portion IP, so that at least a portion of the plurality of contact areas CA1 , CA2 , and CA3 is exposed to the plurality of light emitting areas When overlapping with (EA1, EA2, EA3), light emission may not be uniform in the light emitting areas EA1, EA2, and EA3 due to the step difference. Accordingly, in an embodiment of the present invention, the plurality of contact areas CA1, CA2, CA3 is covered with the plurality of light emitting areas ( EA1, EA2, EA3) are formed so as not to overlap. However, the present invention is not limited thereto, and at least a portion of the plurality of contact areas CA1 , CA2 , and CA3 is not covered by the insulating part IP, so that at least a portion of the plurality of contact areas CA1 , CA2 , CA3 is not covered. It is also possible to form so as to overlap the plurality of light emitting areas EA1, EA2, and EA3.
상기 제1 전극(5)은 개별 서브 화소(SP1, SP2, SP3) 별로 패턴 형성되어 있다. 즉, 제1 서브 화소(SP1)에 하나의 제1 전극(51)이 형성되어 있고, 제2 서브 화소(SP2)에 다른 하나의 제1 전극(52)이 형성되어 있고, 제3 서브 화소(SP3)에 또 다른 하나의 제1 전극(53)이 형성되어 있다. 상기 제1 전극(51, 52, 53)은 표시장치의 양극으로 기능할 수 있다.The
상기 제1 서브 화소(SP1)의 제1 전극(51)은 제1 발광 영역(EA1)에서부터 제1 콘택 영역(CA1)까지 연장되어 있고, 상기 절연부(IP)와 펜스(F)에 의해 가려지지 않고 노출된 상기 제1 전극(51)의 노출 부분이 상기 제1 발광 영역(EA1)이 된다. 상기 제1 서브 화소(SP1)의 제1 전극(51)은 제1 콘택 영역(CA1)에서 제1 콘택 전극(61)과 연결되어 있다.The
상기 제2 서브 화소(SP2)의 제1 전극(52)은 제2 발광 영역(EA2)에서부터 제2 콘택 영역(CA2)까지 연장되어 있고, 상기 절연부(IP)와 펜스(F)에 의해 가려지지 않고 노출된 상기 제1 전극(52)의 노출 부분이 상기 제2 발광 영역(EA2)이 된다. 상기 제2 서브 화소(SP2)의 제1 전극(52)은 제2 콘택 영역(CA2)에서 제2 콘택 전극(62)과 연결되어 있다.The
상기 제3 서브 화소(SP3)의 제1 전극(53)은 제3 발광 영역(EA3)에서부터 제3 콘택 영역(CA3)까지 연장되어 있고, 상기 절연부(IP)와 펜스(F)에 의해 가려지지 않고 노출된 상기 제1 전극(53)의 노출 부분이 상기 제3 발광 영역(EA3)이 된다. 상기 제3 서브 화소(SP3)의 제1 전극(53)은 제3 콘택 영역(CA3)에서 제3 콘택 전극(63)과 연결되어 있다.The
상기 콘택 전극(6)은 상기 콘택 영역(CA1, CA2, CA3)에 구비되어 있다. 구체적으로, 제1 콘택 전극(61)은 제1 콘택 영역(CA1)에 구비되어 있고, 제2 콘택 전극(62)은 제2 콘택 영역(CA2)에 구비되어 있고, 제3 콘택 전극(63)은 제3 콘택 영역(CA3)에 구비되어 있다. The
상기 제1 콘택 전극(61)은 상기 제1 콘택 영역(CA1)에서 상기 제1 서브 화소(SP1)의 제1 전극(51)과 중첩되면서 상기 제1 전극(51)과 연결되어 있다. 제1 발광 영역(EA1)의 면적을 증가시키기 위해 상기 제1 콘택 전극(61)의 좌우 폭(CEW, 도 2a에 도시됨)은 상기 제1 전극(51)의 좌우 폭(EW, 도 2a에 도시됨)보다 작게 구비될 수 있다.The
상기 제2 콘택 전극(62)은 상기 제2 콘택 영역(CA2)에서 상기 제2 서브 화소(SP2)의 제1 전극(52)과 중첩되면서 상기 제1 전극(52)과 연결되어 있다. 제2 발광 영역(EA2)의 면적을 증가시키기 위해 상기 제2 콘택 전극(62)의 좌우 폭은 상기 제1 전극(52)의 좌우 폭보다 작게 구비될 수 있다.The
상기 제3 콘택 전극(63)은 상기 제3 콘택 영역(CA3)에서 상기 제3 서브 화소(SP3)의 제1 전극(53)과 중첩되면서 상기 제1 전극(53)과 연결되어 있다. 제3 발광 영역(EA3)의 면적을 증가시키기 위해 상기 제3 콘택 전극(63)의 좌우 폭은 상기 제1 전극(53)의 좌우 폭보다 작게 구비될 수 있다.The
상기 제2 콘택 전극(62)의 좌우 폭과 상기 제3 콘택 전극(63)의 좌우 폭 각각은 상기 제1 콘택 전극(61)의 좌우 폭(CEW)과 동일하게 구비될 수 있고, 상기 제1 전극(52)의 좌우 폭과 상기 제1 전극(53)의 좌우 폭 각각은 상기 제1 전극(51)의 좌우 폭(EW)과 동일하게 구비될 수 있다.A left and right width of the
이하에서는 단면구조를 통해서 본 발명의 다양한 실시예에 대해서 상세히 설명하기로 한다.Hereinafter, various embodiments of the present invention will be described in detail through a cross-sectional structure.
도 2a는 본 발명의 일 실시예에 따른 표시장치의 개략적인 단면도로서, 이는 도 1에 도시된 선 Ⅰ-Ⅰ'의 단면에 해당하고, 도 2b는 도 2a에 도시된 A부분의 개략적인 확대도이며, 도 3은 도 1에 도시된 선 Ⅱ-Ⅱ'의 단면에 해당한다.FIG. 2A is a schematic cross-sectional view of a display device according to an embodiment of the present invention, which corresponds to a cross-section taken along line I-I' shown in FIG. 1 , and FIG. 2B is a schematic enlargement of a portion A shown in FIG. 2A . FIG. 3 is a cross-section taken along line II-II' shown in FIG. 1 .
도 2a 및 도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 표시장치(1)는 기판(2), 회로 소자층(3), 제1 절연층(41)과 제2 절연층(42)을 갖는 절연층(4),제1 전극(51, 52, 53), 콘택 전극(61, 62, 63), 펜스(F), 유기발광층(7), 제2 전극(8), 트렌치(T), 단차보상부(9), 봉지층(10), 및 컬러 필터층(11)을 포함하여 이루어진다.As can be seen from FIGS. 2A and 3 , the
상기 기판(2)은 유리 또는 플라스틱으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 실리콘 웨이퍼와 같은 반도체 물질로 이루어질 수도 있다.The
상기 기판(2)은 투명한 재료로 이루어질 수도 있고 불투명한 재료로 이루어질 수도 있다. 상기 기판(2) 상에는 제1 서브 화소(SP1), 제2 서브 화소(SP2), 및 제3 서브 화소(SP3)가 구비되어 있다. 상기 제1 서브 화소(SP1)는 적색 광을 방출하고, 상기 제2 서브 화소(SP2)는 녹색 광을 방출하고, 상기 제3 서브 화소(SP3)는 청색 광을 방출하도록 구비될 수 있지만, 반드시 그에 한정되는 것은 아니고, 예를 들어 각각의 서브 화소(SP1, SP2, SP3)들의 배열 순서는 다양하게 변경될 수 있다. The
본 발명의 일 실시예에 따른 표시장치는 발광된 광이 상부쪽으로 방출되는 소위 상부 발광(Top emission) 방식으로 이루어지고, 따라서, 상기 기판(2)의 재료로는 투명한 재료뿐만 아니라 불투명한 재료가 이용될 수 있다. The display device according to an embodiment of the present invention is formed in a so-called top emission method in which emitted light is emitted upward. can be used
상기 회로 소자층(3)은 상기 기판(2) 상에 형성되어 있다. The
상기 회로 소자층(3)에는 각종 신호 배선들, 박막 트랜지스터, 및 커패시터 등을 포함하는 회로 소자가 서브 화소(SP1, SP2, SP3) 별로 구비되어 있다. 상기 신호 배선들은 게이트 배선, 데이터 배선, 전원 배선, 및 기준 배선을 포함하여 이루어질 수 있고, 상기 박막 트랜지스터는 스위칭 박막 트랜지스터, 구동 박막 트랜지스터(31, 32, 33) 및 센싱 박막 트랜지스터를 포함하여 이루어질 수 있다. In the
상기 스위칭 박막 트랜지스터는 상기 게이트 배선에 공급되는 게이트 신호에 따라 스위칭되어 상기 데이터 배선으로부터 공급되는 데이터 전압을 상기 구동 박막 트랜지스터에 공급하는 역할을 한다. The switching thin film transistor is switched according to a gate signal supplied to the gate line to supply a data voltage supplied from the data line to the driving thin film transistor.
상기 구동 박막 트랜지스터(31, 32, 33)는 상기 스위칭 박막 트랜지스터로부터 공급되는 데이터 전압에 따라 스위칭되어 상기 전원 배선에서 공급되는 전원으로부터 데이터 전류를 생성하여 상기 제1 전극(51, 52, 53)에 공급하는 역할을 한다. The driving
상기 센싱 박막 트랜지스터는 화질 저하의 원인이 되는 상기 구동 박막 트랜지스터의 문턱 전압 편차를 센싱하는 역할을 하는 것으로서, 상기 게이트 배선 또는 별도의 센싱 배선에서 공급되는 센싱 제어 신호에 응답하여 상기 구동 박막 트랜지스터의 전류를 상기 기준 배선으로 공급한다. The sensing thin film transistor serves to sense a threshold voltage deviation of the driving thin film transistor that causes image quality deterioration, and the current of the driving thin film transistor in response to a sensing control signal supplied from the gate line or a separate sensing line is supplied to the reference wiring.
상기 커패시터는 상기 구동 박막 트랜지스터(31, 32, 33)에 공급되는 데이터 전압을 한 프레임 동안 유지시키는 역할을 하는 것으로서, 상기 구동 박막 트랜지스터(31, 32, 33)의 게이트 단자 및 소스 단자에 각각 연결된다. The capacitor serves to maintain the data voltage supplied to the driving
상기 회로 소자층(3)에는 서브 화소(SP1, SP2, SP3) 별로 회로 콘택홀(PCNT)이 구비되어 있어, 상기 회로 콘택홀(PCNT)을 통해서 구동 박막 트랜지스터(31, 32, 33)의 소스 단자 또는 드레인 단자가 노출된다. A circuit contact hole PCNT is provided for each of the sub-pixels SP1, SP2, and SP3 in the
상기 제1 전극(51, 52, 53)과 상기 콘택 전극(61, 62, 63)은 상기 회로 소자층(3) 상에서 서브 화소(SP1, SP2, SP3) 별로 패턴 형성되어 있다. 제1 서브 화소(SP1)에 하나의 제1 전극(51)과 제1 콘택 전극(61)이 형성되고, 제2 서브 화소(SP2)에 다른 하나의 제1 전극(52)과 제2 콘택 전극(62)이 형성되고, 제3 서브 화소(SP3)에 또 다른 하나의 제1 전극(53)과 제3 콘택 전극(63)이 형성된다. The
상기 제1 전극(51, 52, 53)은 상기 회로소자층(3)에 구비된 구동 박막 트랜지스터(31, 32, 33)와 연결되어 있다. 구체적으로, 상기 제1 전극(51, 52, 53)은 구동 박막 트랜지스터(31, 32, 33)의 소스 단자 또는 드레인 단자와 연결되어 있다. The
상기 제1 서브 화소(SP1)에 구비된 제1 전극(51)은 제1 하부전극(511) 및 제1 상부전극(512)을 포함하여 이루어진다. 상기 제1 하부전극(511) 및 제1 상부전극(512)은 제1 발광 영역(EA1)에서 제1 콘택 영역(CA1)까지 연장되어 있다. The
상기 제1 하부전극(511)은 제1 서브 화소(SP1) 영역에 구비된 상기 회로 소자층(3)의 회로 콘택홀(PCNT)을 통해서 구동 박막 트랜지스터(31)에 연결되어 있다. 경우에 따라서, 상기 제1 하부전극(511)은 회로 콘택홀(PCNT)에 채워진 도전물질을 통해서 상기 구동 박막 트랜지스터(31)에 연결될 수도 있으며, 이는 이하의 모든 실시예에 동일하게 적용될 수 있다.The first
상기 제1 상부전극(512)은 제1 서브 화소(SP1) 영역에 구비된 제2 절연층(42) 상에 배치된 제1 콘택 전극(61)의 제1 상부 콘택전극(612)에 연결되어 있다.The first
상기 제1 서브 화소(SP1)에 구비된 제1 콘택 전극(61)은 제1 하부 콘택전극(611) 및 제1 상부 콘택전극(612)을 포함하여 이루어진다. 상기 제1 하부 콘택전극(611)은 제1 서브 화소(SP1) 영역에 구비된 제1 절연층(41)의 제1 콘택홀(CNT11)을 통해서 상기 제1 하부전극(511)에 연결되고, 상기 제1 상부 콘택전극(612)은 제1 서브 화소(SP1) 영역에 구비된 제2 절연층(42)의 제2 콘택홀(CNT12)을 통해서 상기 제1 하부 콘택전극(611)에 연결된다.The
상기 제1 서브 화소(SP1)에 있어서, 제1 하부전극(511)은 상기 회로소자층(3)에 구비된 구동 박막 트랜지스터(31)와 직접 연결되고, 제1 상부전극(512)은 상기 제1 하부 콘택전극(611) 및 제1 상부 콘택전극(612)을 통해서 상기 제1 하부전극(511)에 연결되어 있다. 따라서, 제1 하부전극(511)은 제1 하부 콘택전극(611)의 하면에 배치될 수 있다. 제1 서브 화소(SP1)의 제1 발광 영역(EA1)에서는 상기 제1 하부전극(511)과 제1 상부전극(512) 사이에 제1 절연층(41)과 제2 절연층(42)이 구비되어 있다.In the first sub-pixel SP1 , the first
상기 제2 서브 화소(SP2)에 구비된 제1 전극(52)은 제2 하부전극(521) 및 제2 상부전극(522)을 포함하여 이루어진다. 상기 제2 하부전극(521) 및 제2 상부전극(522)은 제2 발광 영역(EA2)에서 제2 콘택 영역(CA2)까지 연장되어 있다.The
상기 제2 하부전극(521)은 제2 서브 화소(SP2) 영역에 구비된 제1 절연층(41)의 제1 콘택홀(CNT21)을 통해서 제2 콘택 전극(62)을 구성하는 제2 하부 콘택전극(621)에 연결되어 있다. 상기 제2 상부전극(522)은 제2 서브 화소(SP2) 영역에 구비된 제2 절연층(42) 상에 배치된 제2 콘택 전극(62)을 구성하는 제2 상부 콘택전극(622)에 연결되어 있다.The second
상기 제2 서브 화소(SP2)에 구비된 제2 콘택 전극(62)은 제2 하부 콘택전극(621) 및 제2 상부 콘택전극(622)을 포함하여 이루어진다. 상기 제2 하부 콘택전극(621)은 제2 서브 화소(SP2) 영역에 구비된 상기 회로 소자층(3)의 회로 콘택홀(PCNT)을 통해서 구동 박막 트랜지스터(32)에 연결되고, 상기 제2 상부 콘택전극(622)은 제2 서브 화소(SP2) 영역에 구비된 제2 절연층(42)의 제2 콘택홀(CNT22)을 통해서 상기 제2 하부전극(521)에 연결된다. 경우에 따라서, 상기 제2 하부 콘택전극(621)은 회로 콘택홀(PCNT)에 채워진 도전물질을 통해서 상기 구동 박막 트랜지스터(32)에 연결될 수도 있으며, 이는 이하의 모든 실시예에 동일하게 적용될 수 있다.The
상기 제2 서브 화소(SP2)에 있어서, 상기 제2 하부전극(521)은 상기 제2 하부 콘택전극(621)을 통해서 상기 회로소자층(3)에 구비된 구동 박막 트랜지스터(32)와 연결되고, 제2 상부전극(522)은 상기 제2 상부 콘택전극(622)을 통해서 상기 제2 하부전극(521)에 연결되어 있다. 따라서, 제2 하부 전극(521)은 제2 하부 콘택전극(621)과 제2 상부 콘택전극(622) 사이에 배치될 수 있다. 제2 서브 화소(SP2)의 제2 발광 영역(EA2)에서는 상기 제2 하부전극(521)과 제2 상부전극(522) 사이에 상기 제2 절연층(42)이 구비되어 있다.In the second sub-pixel SP2 , the second
상기 제3 서브 화소(SP3)에 구비된 제1 전극(53)은 제3 하부전극(531) 및 제3 상부전극(532)을 포함하여 이루어진다. 상기 제3 하부전극(531) 및 제3 상부전극(532)은 제3 발광 영역(EA3)에서 제3 콘택 영역(CA3)까지 연장되어 있다.The
상기 제3 하부전극(531)은 제3 서브 화소(SP3) 영역에 구비된 제2 절연층(42)의 제2 콘택홀(CNT32)을 통해서 제3 콘택 전극(63)을 구성하는 제3 상부 콘택전극(632)에 연결되어 있다. 상기 제3 상부전극(532)은 콘택홀 없이 상기 제3 하부전극(531)의 상면에 직접 접촉되어 연결되어 있다. The third
상기 제3 서브 화소(SP3)에 구비된 제3 콘택 전극(63)은 제3 하부 콘택전극(631) 및 제3 상부 콘택전극(632)을 포함하여 이루어진다. 상기 제3 하부 콘택전극(631)은 제3 서브 화소(SP3) 영역에 구비된 상기 회로 소자층(3)의 회로 콘택홀(PCNT)을 통해서 구동 박막 트랜지스터(33)에 연결되고, 상기 제3 상부 콘택전극(632)은 제3 서브 화소(SP3) 영역에 구비된 제1 절연층(41)의 제1 콘택홀(CNT31)을 통해서 상기 제3 하부 콘택전극(631)에 연결된다. The
상기 제3 서브 화소(SP3)에 있어서, 상기 제3 하부전극(531)은 상기 제3 하부 콘택전극(631) 및 제3 상부 콘택전극(632)을 통해서 상기 회로소자층(3)에 구비된 구동 박막 트랜지스터(33)와 연결되고, 제3 상부전극(532)은 상기 제2 하부전극(521)에 직접 연결되어 있다. 따라서, 제3 하부 전극(531)은 제3 상부 콘택전극(622)의 상면에 배치될 수 있다. 제3 서브 화소(SP3)의 제3 발광 영역(EA3)에서는 상기 제3 하부전극(531)과 제3 상부전극(532) 사이에 어떠한 절연층도 구비되어 있지 않다. 경우에 따라서, 상기 제3 하부 콘택전극(631)은 회로 콘택홀(PCNT)에 채워진 도전물질을 통해서 상기 구동 박막 트랜지스터(33)에 연결될 수도 있으며, 이는 이하의 모든 실시예에 동일하게 적용될 수 있다.In the third sub-pixel SP3 , the third
이와 같이, 본 발명의 일 실시예에 따르면, 제1 서브 화소(SP1)에서의 상기 제1 하부전극(511)과 제1 상부전극(512) 사이의 거리, 제2 서브 화소(SP2)에서의 상기 제2 하부전극(521)과 제2 상부전극(522) 사이의 거리, 및 제3 서브 화소(SP3)에서의 상기 제3 하부전극(531)과 제3 상부전극(532) 사이의 거리가 모두 상이하게 구성되어 마이크로 캐버티 특성을 얻을 수 있는데, 이에 대한 구체적인 설명은 후술하기로 한다.As described above, according to an embodiment of the present invention, the distance between the first
상기 제1 절연층(41)은 상기 회로 소자층(3) 상에 구비되어 있다. 특히, 상기 제1 절연층(41)은 상기 제1 하부 콘택전극(611), 상기 제2 하부전극(521), 및 상기 제3 상부 콘택 전극(632) 아래에 구비되어 있다. 상기 제1 절연층(41)에는 서브 화소(SP1, SP2, SP3) 별로 제1 콘택홀(CNT11, CNT21, CNT31)이 구비되어 있다. 상기 제1 절연층(41)은 상기 제1 콘택홀(CNT11, CNT21, CNT31) 영역을 제외하고 복수의 서브 화소(SP1, SP2, SP3) 영역에 전체적으로 형성될 수 있으며, 그에 따라 제1 서브 화소(SP1)에 형성된 제1 절연층(41), 제2 서브 화소(SP2)에 형성된 제1 절연층(41) 및 제3 서브 화소(SP3)에 형성된 제1 절연층(41)은 서로 연결될 수 있다. The first insulating
상기 제2 절연층(42)은 상기 제1 절연층(41) 상에 구비되어 있다. 특히, 상기 제2 절연층(42)은 상기 제1 상부 콘택전극(612), 상기 제2 상부 콘택전극(622), 및 제3 하부전극(531) 아래에 구비되어 있다. 상기 제2 절연층(42)에는 서브 화소(SP1, SP2, SP3) 별로 제2 콘택홀(CNT12, CNT22, CNT32)이 구비되어 있다. 상기 제2 절연층(42)은 상기 제2 콘택홀(CNT12, CNT22, CNT32) 영역을 제외하고 복수의 서브 화소(SP1, SP2, SP3) 영역에 전체적으로 형성될 수 있으며, 그에 따라 제1 서브 화소(SP1)에 형성된 제2 절연층(42), 제2 서브 화소(SP2)에 형성된 제2 절연층(42) 및 제3 서브 화소(SP3)에 형성된 제2 절연층(42)은 서로 연결될 수 있다.The second insulating
도 2b를 참조하면, 제1 서브 화소(SP1)에 구비된 제1 콘택홀(CNT11)과 제2 콘택홀(CNT12)은 서로 중첩되도록 배치될 수 있다. 그리고, 제1 콘택홀(CNT11)의 폭(CNT11W)은 제2 콘택홀(CNT12)의 폭(CNT12W)보다 넓게 구비될 수 있다. 이에 따라, 제1 콘택홀(CNT11)의 일부는 제2 콘택홀(CNT12)의 내부에 위치될 수 있다. 이렇게 되면, 제2 절연층(42) 상에 형성되는 제1 상부 콘택전극(612)의 일부가 제1 절연층(41) 상에 형성되는 제1 하부 콘택전극(611)에 삽입될 수 있고, 제1 상부 콘택전극(612)과 제1 하부 콘택전극(611)이 절연층(4)의 두께 방향으로 대략 일치하는 위치에 배치될 수 있으므로, 제1 콘택 영역(CA1)의 양측에 위치하는 제1 상부 전극(512)들이 평탄화되는 길이를 증가시킬 수 있다. 이에 따라, 평탄화된 제1 상부 전극(512) 상에 배치되는 유기발광층(7)과 제2 전극(8)도 제1 상부 전극(512)과 같이 평탄화되는 길이가 증가될 수 있으므로, 결과적으로 마이크로 캐버티 효과가 구현되는 면적 증대에 따라 광 효율이 더 향상될 수 있다.Referring to FIG. 2B , the first contact hole CNT11 and the second contact hole CNT12 provided in the first sub-pixel SP1 may be disposed to overlap each other. In addition, the width CNT11W of the first contact hole CNT11 may be wider than the width CNT12W of the second contact hole CNT12 . Accordingly, a portion of the first contact hole CNT11 may be located inside the second contact hole CNT12 . In this way, a part of the first
한편, 컨택 영역이 서브 화소의 중앙에 배치되지 않고 트렌치에 인접하게 배치되는 경우에 있어서, 제1 콘택홀과 제2 콘택홀이 중첩되지 않으면, 즉, 제1 상부 콘택전극의 일부가 제1 하부 콘택전극에 삽입되지 않으면 트렌치 부근에서 절연층과 제1 전극에 의한 단차가 크게 발생할 수 있고, 이러한 단차는 정상적인 트렌치 형성을 저해하며, 트렌치 상에 배치되는 봉지층에 균열과 같은 심(seam)을 발생시켜서 투습 불량을 발생시킬 수 있다.On the other hand, in the case where the contact region is not disposed in the center of the sub-pixel but adjacent to the trench, if the first contact hole and the second contact hole do not overlap, that is, a portion of the first upper contact electrode is formed adjacent to the first lower portion. If it is not inserted into the contact electrode, a large step may occur due to the insulating layer and the first electrode in the vicinity of the trench. This can cause moisture permeability failure.
따라서, 본 발명의 일 실시예에 따른 표시장치(1)는 제1 콘택홀(CNT11)의 폭(CNT11W)이 제2 콘택홀(CNT12)의 폭(CNT12W)보다 넓게 구비되고 제1 콘택홀(CNT11)과 제2 콘택홀(CNT12)이 서로 중첩되도록 배치하여 제1 콘택홀(CNT11)의 일부를 제2 콘택홀(CNT12)의 내부에 위치시킴으로써, 발광 면적 증대에 따라 광 효율을 향상시킬 수 있고, 상기와 같은 구조를 갖는 제1 콘택 영역(CA1)을 서브 화소의 중앙에 배치하여 비정상적인 형태의 트렌치 형성을 방지하여서 신뢰성을 향상시킬 수 있다.Accordingly, in the
본 발명의 일 실시예에 따른 표시장치는 상부 발광 방식으로 이루어지며, 이를 위해서, 상기 제1 전극(51, 52, 53)은 상기 유기발광층(7)에서 발광된 광을 상부쪽으로 반사시키도록 구비된다. 이를 위해서, 2층 구조로 이루어진 상기 제1 전극(51, 52, 53)의 아래쪽에 위치하는 제1 내지 제3 하부 전극(511, 521, 531)은 반사전극으로 이루어지고, 상기 제1 전극(51, 52, 53)의 위쪽에 위치하는 제1 내지 제3 상부 전극(512, 522, 532)은 투명전극 또는 반투명전극으로 이루어진다. 이때, 상기 제1 내지 제3 상부 전극(512, 522, 532)은 제1 내지 제3 서브 화소(SP1, SP2, SP3)의 양극(Anode)으로 기능할 수 있다.The display device according to an embodiment of the present invention is formed in a top emission type. To this end, the
본 명세서 전체에서, 반사 전극은 입사되는 광을 반사시키는 전극이고, 투명 전극은 입사되는 광을 투과시키는 전극이고, 반투명 전극은 입사되는 광의 일부는 투과시키고 나머지는 반사시키는 전극으로서, 투명도 측면에서는 반사 전극, 반투명 전극, 및 투명 전극 순서로 투명도가 우수하고, 반사도 측면에서는 투명 전극, 반투명 전극, 및 반사 전극 순서로 반사도가 우수하게 된다. Throughout this specification, a reflective electrode is an electrode that reflects incident light, a transparent electrode is an electrode that transmits incident light, and a semi-transparent electrode is an electrode that transmits some of the incident light and reflects the rest, and reflects in terms of transparency. The electrode, the translucent electrode, and the transparent electrode are excellent in transparency in the order, and in terms of reflectivity, the reflectivity is excellent in the order of the transparent electrode, the translucent electrode, and the reflective electrode.
이때, 상기 제1 서브 화소(SP1)의 제1 하부전극(511)과 동일한 층에 위치하는 상기 제2 서브 화소(SP2)의 제2 하부 콘택전극(621) 및 상기 제3 서브 화소(SP3)의 제3 하부 콘택전극(631)은 상기 제1 하부전극(511)과 동일한 물질로 동일한 공정을 통해 패턴 형성된다.In this case, the second
한편, 상기 제1 내지 제3 서브 화소(SP1, SP2, SP3) 사이의 경계 부분에는 유기발광층(7)의 일부를 단절시키기 위한 트렌치(T)가 구비된다. 상기 트렌치(T)의 하면에는 상기 트렌치(T)의 양측에 인접한 절연층(4), 예로서, 도 2a를 기준으로 제1 서브 화소(SP1)에 위치된 제1 절연층(41)과 제2 절연층(42), 및 제2 서브 화소(SP)에 위치된 제1 절연층(41)과 제2 절연층(42) 간의 단차 발생을 방지하기 위한 단차보상부(9)가 배치될 수 있다.Meanwhile, a trench T for isolating a portion of the organic
상기 제2 서브 화소(SP2)의 제2 하부전극(521)과 동일한 층에 위치하는 상기 제1 서브 화소(SP1)의 제1 하부 콘택전극(611) 및 상기 제3 서브 화소(SP3)의 제3 상부 콘택 전극(632)은 상기 제2 하부전극(521)과 동일한 물질로 동일한 공정을 통해 패턴 형성된다.The first
또한, 상기 제3 서브 화소(SP3)의 제3 하부전극(531)과 동일한 층에 위치하는 상기 제1 서브 화소(SP1)의 제1 상부 콘택전극(612) 및 상기 제2 서브 화소(SP2)의 제2 상부 콘택전극(622)은 상기 제3 하부전극(531)과 동일한 물질로 동일한 공정을 통해 패턴 형성된다. In addition, the first
또한, 서로 동일한 층에 위치하는 상기 제1 서브 화소(SP1)의 제1 상부전극(512), 상기 제2 서브 화소(SP2)의 제2 상부전극(522), 및 상기 제3 서브 화소(SP3)의 제3 상부전극(532)은 서로 동일한 물질로 동일한 공정을 통해 패턴 형성된다.In addition, the first
상기 제1 내지 제3 하부 전극(511, 521, 531)이 반사전극으로 이루어지고 상기 제1 내지 제3 상부 전극(512, 522, 532)은 투명전극으로 이루어진 경우, 상기 유기발광층(7)에서 발광된 광의 일부는 상기 제1 내지 제3 하부 전극(511, 521, 531)에서 반사된 후 상기 제1 내지 제3 상부 전극(512, 522, 532)을 투과하여 상부 방향으로 방출된다. 이 경우, 상기 제1 내지 제3 상부 전극(512, 522, 532)을 투과한 광의 일부는 반투명전극으로 이루어진 제2 전극(8)에 의해 반사되어 제1 내지 제3 상부 전극(512, 522, 532)을 투과하여 하부에 위치된 제1 내지 제3 하부 전극(511, 521, 531)에서 재반사되면서 전술한 과정을 반복하게 된다. 이와 같이, 상기 제1 내지 제3 하부 전극(511, 521, 531)과 상기 제2 전극(8) 사이에서 반사와 재반사가 반복되면서 광이 증폭되어 광효율이 향상될 수 있다. When the first to third
특히, 상기 제1 내지 제3 하부 전극(511, 521, 531)과 상기 제2 전극(8) 사이의 거리가 각 서브 화소(SP1, SP2, SP3)에서 방출되는 광의 반파장(λ/2)의 정수배가 되면 보강간섭이 일어나 광이 더욱 증폭되며, 전술한 반사 및 재반사 과정이 반복되면 광이 증폭되는 정도가 지속적으로 커져서 광의 외부 추출 효율이 향상될 수 있다. 이와 같은 특성을 마이크로 캐버티(microcavity) 특성이라 한다. In particular, the distance between the first to third
따라서, 본 발명의 일 실시예에 따르면, 제1 콘택 전극(61), 제2 콘택 전극(62), 및 제3 콘택 전극(63)을 이용하여, 제1 서브 화소(SP1)에서의 상기 제1 하부전극(511)과 제2 전극(8) 사이의 제1 거리(D1), 제2 서브 화소(SP2)에서의 상기 제2 하부전극(521)과 제2 전극(8) 사이의 제2 거리(D2), 및 제3 서브 화소(SP3)에서의 상기 제3 하부전극(531)과 제2 전극(8) 사이의 제3 거리(D3)를 모두 상이하게 구성할 수 있기 때문에, 각각의 서브 화소(SP1, SP2, SP3)에서 서로 다른 색의 광 추출 효율이 향상되는 마이크로 캐버티 특성을 얻을 수 있다.Accordingly, according to an embodiment of the present invention, the
예를 들어, 장파장대인 적색의 광을 방출하는 제1 서브 화소(SP1)에서의 상기 제1 거리(D1)를 가장 길게 구성하고, 단파장대인 청색의 광을 방출하는 제3 서브 화소(SP3)에서의 상기 제3 거리(D3)를 가장 짧게 구성할 수 있지만, 반드시 그에 한정되는 것은 아니다.For example, in the third sub-pixel SP3 that configures the longest distance D1 from the first sub-pixel SP1 emitting red light having a long wavelength band and emitting blue light having a short wavelength band The third distance D3 of may be configured as the shortest, but is not necessarily limited thereto.
한편, 본 발명의 일 실시예에 따른 표시장치(1)는 콘택 영역(CA1, CA2, CA3) 각각의 양측에도 발광 영역(EA1, EA2, EA3)이 형성되기 때문에, 전술한 마이크로 캐버티 구조, 즉, 제1 서브 화소(SP1)에서 제1 거리(D1)로 배치된 제1 하부전극(511)과 제2 전극(8), 제2 서브 화소(SP2)에서 제2 거리(D2)로 배치된 제2 하부전극(521)과 제2 전극(8), 및 제3 서브 화소(SP3)에서 제3 거리(D3)로 배치된 제3 하부전극(531)과 제2 전극(8)은 콘택 영역(CA1, CA2, CA3) 각각의 양측에도 구비될 수 있다.On the other hand, in the
본 발명의 일 실시예에 따르면, 복수의 서브 화소(SP1, SP2, SP3) 각각에서 제1 내지 제3 상부 전극(512, 522, 532)과 제2 전극(8) 사이의 거리는 모두 동일할 수 있고, 상기 제1 내지 제3 상부 전극(512, 522, 532)은 제2 절연층(42) 상에서 동일한 높이에 형성될 수 있다. 따라서, 상기 제1 내지 제3 상부 전극(512, 522, 532) 상에 형성되는 유기발광층(7)의 하면이 전체적으로 균일한 높이를 가지기 때문에, 상기 제1 내지 제3 상부 전극(512, 522, 532)이 서로 상이한 높이에 형성되는 경우보다 상기 유기발광층(7)의 프로파일이 개선될 수 있다. 이하의 다양한 실시예에서도 복수의 서브 화소(SP1, SP2, SP3) 각각에서 제1 내지 제3 상부 전극(512, 522, 532)과 제2 전극(8) 사이의 거리는 모두 동일하게 형성되고, 상기 제1 내지 제3 상부 전극(512, 522, 532)은 제2 절연층(42) 상에서 동일한 높이에 형성될 수 있지만, 반드시 그에 한정되는 것은 아니다.According to an embodiment of the present invention, the distance between the first to third
한편, 복수의 서브 화소(SP1, SP2, SP3) 각각에서 제1 내지 제3 상부 전극(512, 522, 532)과 제2 전극(8) 사이의 거리는 모두 동일하기 때문에, 마이크로 캐버티 효과는 실질적으로 제1 서브 화소(SP1)에서 상기 제1 하부전극(511)과 제1 상부전극(512) 사이의 거리, 제2 서브 화소(SP2)에서 상기 제2 하부전극(521)과 제2 상부전극(522) 사이의 거리, 및 제3 서브 화소(SP3)에서 상기 제3 하부전극(531)과 제3 상부전극(532) 사이의 거리에 따라 구현될 수 있다. 따라서, 각각의 서브 화소(SP1, SP2, SP3)에서 서로 다른 색의 광 추출 효율이 향상될 수 있다.Meanwhile, since the distances between the first to third
상기 펜스(F)는 제2 절연층(42) 상에서 상기 제1 전극(51, 52, 53)의 제1 내지 제3 상부 전극(512, 522, 532)의 끝단을 덮도록 형성되며, 그에 따라 상기 제1 내지 제3 상부 전극(512, 522, 532)의 끝단에 전류가 집중되어 발광효율이 저하되는 문제가 방지될 수 있다. 상기 펜스(F)는 상대적으로 얇은 두께의 무기 절연막으로 이루어질 수 있지만, 상대적으로 두꺼운 두께의 유기 절연막으로 이루어질 수도 있다.The fence F is formed on the second insulating
상기 펜스(F)는 복수의 서브 화소(SP1, SP2, SP3) 사이의 경계에 배치된 트렌치(T)를 기준으로 양측에 배치되고, 매트릭스 구조로 형성되면서 복수의 서브 화소(SP1, SP2, SP3) 각각에 발광 영역(EA1, EA2, EA3)을 정의한다. 즉, 각각의 서브 화소(SP1, SP2, SP3)에서 상기 펜스(F)와 절연부(IP)가 형성되지 않고 노출된 상기 제1 내지 제3 상부 전극(512, 522, 532)의 노출 영역이 발광 영역(EA1, EA2, EA3)이 된다.The fence F is disposed on both sides based on the trench T disposed at the boundary between the plurality of sub-pixels SP1, SP2, and SP3, and is formed in a matrix structure, and the plurality of sub-pixels SP1, SP2, SP3 ) define the light emitting regions EA1, EA2, EA3, respectively. That is, in each of the sub-pixels SP1, SP2, and SP3, the exposed areas of the first to third
콘택 영역(CA1, CA2, CA3)이 갖는 콘택 전극(61, 62, 63) 상에는 절연부(IP)가 콘택 전극(61, 62, 63)과 오버랩되도록 형성될 수 있으며, 그에 따라, 단차진 상기 콘택 영역(CA1, CA2, CA3)은 상기 발광 영역(EA1, EA2, EA3)과 오버랩되지 않게 될 수 있다. 상기 절연부(IP)는 상기 펜스(F)와 동일한 층에 동일한 물질로 구비될 수 있다.An insulating portion IP may be formed on the
한편, 상기 콘택 전극(61, 62, 63) 각각의 폭(CEW)은 제1 전극(51, 52, 53) 각각의 폭(EW)보다 좁게 구비될 수 있다. 즉, 제1 내지 제3 콘택전극(61, 62, 63) 각각은 각 서브 화소(SP1, SP2, SP3)의 제1 내지 제3 하부 전극(511, 521, 531)과 제1 내지 제3 상부 전극(512, 522, 532) 각각보다 좁은 폭으로 형성될 수 있다. 이에 따라, 콘택 전극이 제1 전극의 폭과 동일하게 구비되는 경우에 비해 발광 면적을 증가 수 있어서 광 효율이 향상될 수 있다.Meanwhile, a width CEW of each of the
또한, 콘택 전극(61, 62, 63) 각각의 폭(CEW)이 제1 전극(51, 52, 53) 각각의 폭(EW)보다 좁게 구비됨으로써, 콘택영역(CA1, CA2, CA3) 각각의 양측에 배치되는 발광영역(EA1, EA2, EA3)에서도 제1 내지 제3 하부 전극(511, 521, 531)과 제2 전극(8) 간에 마이크로 캐버티 효과가 구현될 수 있다.In addition, the width CEW of each of the
도 1과 같이, 상기 제1 내지 제3 콘택 영역(CA1, CA2, CA3) 각각은 제1 방향(X축 방향)으로 서브 화소(SP1, SP2, SP3) 각각의 중앙에 배치되면서, 제2 방향(Y축 방향)으로 각 서브 화소(SP1, SP2, SP3)의 가장자리, 예로서 상측에 배치될 수 있다. 이는, 도 1과 같이, 콘택 영역(CA1, CA2, CA3) 각각의 양측에 발광 영역(EA1, EA2, EA3)를 형성하기 위함이다.As shown in FIG. 1 , each of the first to third contact areas CA1 , CA2 , and CA3 is disposed at the center of each of the sub-pixels SP1 , SP2 , and SP3 in the first direction (X-axis direction) while being disposed in the second direction. The (Y-axis direction) may be disposed at an edge, for example, an upper side of each of the sub-pixels SP1 , SP2 , and SP3 . This is to form the light emitting areas EA1 , EA2 , and EA3 on both sides of each of the contact areas CA1 , CA2 , and CA3 as shown in FIG. 1 .
상기 복수의 콘택 영역(CA1, CA2, CA3)이 상기 복수의 서브 화소(SP1, SP2, SP3)의 상측의 중앙에 위치되는 이유는, 상기 콘택 영역(CA1, CA2, CA3)이 트렌치(T)에 가깝게 배치되면, 트렌치(T)와 콘택 영역(CA1, CA2, CA3) 간에 단차가 커져서 트렌치(T)가 정상적인 형태로 형성되지 못하기 때문이다. 예컨대, 트렌치(T)의 좌측과 우측에 위치된 절연층의 높이가 서로 달라져서 트렌치(T) 상에 배치되는 유기발광층과 제2 전극과 봉지층이 비정상적인 트렌치(T)의 형태로 인해 기울어지거나 트렌치(T)에 삽입되는 비정상적인 형태를 갖게 될 수 있고, 이는 제2 전극이 단절되어 구동 불량이 발생되거나 봉지층에 심(seam)이 발생하여 수분 등의 투습으로 인해 신뢰성이 저하될 수 있다.The reason that the plurality of contact areas CA1 , CA2 , and CA3 is located at the center of the upper side of the plurality of sub-pixels SP1 , SP2 , and SP3 is that the contact areas CA1 , CA2 , and CA3 are formed in the trench T This is because, when disposed close to , the step difference between the trench T and the contact areas CA1 , CA2 , and CA3 increases, so that the trench T is not formed in a normal shape. For example, the heights of the insulating layers positioned on the left and right sides of the trench T are different from each other, so that the organic light emitting layer, the second electrode, and the encapsulation layer disposed on the trench T are inclined due to the abnormal shape of the trench T or the trench. It may have an abnormal shape inserted into (T), which may cause a driving failure due to disconnection of the second electrode or a seam in the encapsulation layer, thereby reducing reliability due to permeation of moisture or the like.
따라서, 본 발명의 일 실시예에 따른 표시장치(1)는 복수의 콘택 영역(CA1, CA2, CA3)이 상기 복수의 서브 화소(SP1, SP2, SP3)의 상측의 중앙에 위치하도록 구비됨으로써, 정상적인 형태의 트렌치(T)를 형성할 수 있고 이에 따라 트렌치(T) 상에서 제2 전극(8)의 단절을 방지하여 구동 불량을 방지할 수 있고 또한 심(seam) 발생을 방지하여 신뢰성을 향상시킬 수 있다.Accordingly, in the
결과적으로, 도 1과 같이, 제1 발광 영역(EA1)은 제1 콘택 영역(CA1)의 양측과 하측에 구비될 수 있고, 제2 발광 영역(EA2)은 제2 콘택 영역(CA2)의 양측과 하측에 구비될 수 있으며, 제3 발광 영역(EA3)은 제3 콘택 영역(CA3)의 양측과 하측에 구비될 수 있다. 이 경우, 각 서브 화소(SP1, SP2, SP3)의 제1 내지 제3 콘택 영역(CA1, CA2, CA3)을 덮는 절연부(IP1, IP2, IP3)는 제1 방향(X축 방향)으로 펜스(F)와 이격되고, 제2 방향(Y축 방향)으로 상측에 배치된 펜스(F)와 접촉될 수 있다. 상기 절연부(IP1, IP2, IP3)는 펜스(F)와 동일한 층에서 동일한 물질로 패턴되어 형성될 수 있다.As a result, as shown in FIG. 1 , the first light emitting area EA1 may be provided on both sides and below the first contact area CA1 , and the second light emitting area EA2 is formed on both sides of the second contact area CA2 . The third light emitting area EA3 may be provided on both sides and the lower side of the third contact area CA3 . In this case, the insulating portions IP1 , IP2 , and IP3 covering the first to third contact areas CA1 , CA2 , CA3 of each of the sub-pixels SP1 , SP2 , and SP3 are fenced in the first direction (X-axis direction). It is spaced apart from (F) and may be in contact with the fence (F) disposed on the upper side in the second direction (Y-axis direction). The insulating portions IP1 , IP2 , and IP3 may be patterned and formed from the same material on the same layer as the fence F .
그러므로, 제1 서브 화소(SP1)에서는 제1 콘택 영역(CA1)의 하측에 제1 폭(W1)의 제1 발광 영역(EA1)이 구비되고, 제1 콘택 영역(CA1)의 일측에 제2 폭(W2)의 제1 발광 영역(EA1)이 구비되며, 제1 콘택 영역(CA1)의 타측에 제2 폭(W2)의 제1 발광 영역(EA1)이 구비될 수 있다.Therefore, in the first sub-pixel SP1 , the first light emitting area EA1 of the first width W1 is provided below the first contact area CA1 , and the second light emitting area EA1 is provided on one side of the first contact area CA1 . A first light-emitting area EA1 having a width W2 may be provided, and a first light-emitting area EA1 having a second width W2 may be provided on the other side of the first contact area CA1.
제2 서브 화소(SP2)에서는 제2 콘택 영역(CA2)의 하측에 제1 폭(W1)의 제2 발광 영역(EA2)이 구비되고, 제2 콘택 영역(CA2)의 일측에 제2 폭(W2)의 제2 발광 영역(EA2)이 구비되며, 제2 콘택 영역(CA2)의 타측에 제2 폭(W2)의 제2 발광 영역(EA2)이 구비될 수 있다.In the second sub-pixel SP2 , the second light emitting area EA2 of the first width W1 is provided under the second contact area CA2 , and the second light emitting area EA2 is provided on one side of the second contact area CA2 . A second light emitting area EA2 of W2 may be provided, and a second light emitting area EA2 having a second width W2 may be provided on the other side of the second contact area CA2 .
제3 서브 화소(SP3)에서는 제3 콘택 영역(CA3)의 하측에 제1 폭(W1)의 제3 발광 영역(EA3)이 구비되고, 제3 콘택 영역(CA3)의 일측에 제2 폭(W2)의 제3 발광 영역(EA3)이 구비되며, 제3 콘택 영역(CA3)의 타측에 제2 폭(W2)의 제3 발광 영역(EA3)이 구비될 수 있다.In the third sub-pixel SP3 , a third light emitting area EA3 having a first width W1 is provided below the third contact area CA3 , and a second width EA3 is provided on one side of the third contact area CA3 . A third light emitting area EA3 of W2 may be provided, and a third light emitting area EA3 having a second width W2 may be provided on the other side of the third contact area CA3 .
상기 제1 폭(W1)은 상기 제2 폭(W2), 제3 폭(W3), 및 콘택영역(CA1, CA2, CA3) 각각의 폭을 합산한 폭과 동일할 수 있다. 상기 콘택영역(CA1, CA2, CA3) 각각의 폭은 도 2a에 도시된 절연부(IP)의 폭과 같을 수 있다.The first width W1 may be equal to the sum of the second width W2 , the third width W3 , and the widths of the contact regions CA1 , CA2 , and CA3 . The width of each of the contact areas CA1 , CA2 , and CA3 may be the same as the width of the insulating portion IP shown in FIG. 2A .
도 2a와 같이, 상기 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각의 제1 내지 제3 콘택 영역(CA1, CA2, CA3) 각각의 양측과 하측에 배치되는 제1 내지 제3 발광 영역(EA1, EA2, EA3)은 제1 내지 제3 상부 전극(512, 522, 532) 및 상기 제1 내지 제3 상부 전극(512, 522, 532)에 의해 덮이지 않는 절연층(4) 상에 펜스(F) 또는 절연부(IP)를 이루는 절연물질을 전면 증착한 후, 제1 내지 제3 콘택 영역(CA1, CA2, CA3) 및 제1 내지 제3 상부 전극(512, 522, 532) 각각의 끝단을 덮는 부분을 제외한 나머지를 패턴하여 제거함으로써 형성할 수 있다. 이 경우, 상기 트렌치(T) 상에 배치된 절연물질도 함께 제거될 수 있다.As shown in FIG. 2A , the first to third light emitting diodes are disposed on both sides and below each of the first to third contact areas CA1 , CA2 and CA3 of each of the first to third sub-pixels SP1 , SP2 , and SP3 , respectively. The areas EA1 , EA2 , and EA3 are formed on the insulating
한편, 상기 복수의 콘택 영역(CA1, CA2, CA3)은 상기 복수의 서브 화소(SP1, SP2, SP3)의 하측의 중앙에 위치하도록 구비될 수도 있다. 이 경우, 제1 발광 영역(EA1)은 제1 콘택 영역(CA1)의 양측과 상측에 구비될 수 있고, 제2 발광 영역(EA2)은 제2 콘택 영역(CA2)의 양측과 상측에 구비될 수 있으며, 제3 발광 영역(EA3)은 제3 콘택 영역(CA3)의 양측과 상측에 구비될 수 있다. 이 경우, 절연부(IP1, IP2, IP3)는 제1 방향(X축 방향)으로 펜스(F)와 이격되고, 제2 방향(Y축 방향)으로 하측에 배치된 펜스(F)와 접촉될 수 있다.Meanwhile, the plurality of contact areas CA1 , CA2 , and CA3 may be provided to be positioned at the lower center of the plurality of sub-pixels SP1 , SP2 , and SP3 . In this case, the first light emitting area EA1 may be provided on both sides and an upper side of the first contact area CA1 , and the second light emitting area EA2 may be provided on both sides and an upper side of the second contact area CA2 . In addition, the third light emitting area EA3 may be provided on both sides and above the third contact area CA3 . In this case, the insulating portions IP1, IP2, IP3 are spaced apart from the fence F in the first direction (X-axis direction), and come into contact with the fence F disposed on the lower side in the second direction (Y-axis direction). can
상기 유기발광층(7)은 상기 제1 전극(51, 52, 53)의 제1 내지 제3 상부 전극(512, 522, 532) 상에 형성된다. 상기 유기발광층(7)은 상기 펜스(F)와 절연부(IP), 및 트렌치(T) 상에도 형성될 수 있다. 즉, 상기 유기발광층(7)은 각각의 서브 화소(SP1, SP2, SP3) 및 그들 사이의 경계 영역에도 형성된다.The organic
상기 유기발광층(7)은 백색(W) 광을 발광하도록 구비될 수 있다. 이를 위해서, 상기 유기발광층(7)은 서로 상이한 색상의 광을 발광하는 복수의 스택(stack)을 포함하여 이루어질 수 있다. 예를 들어, 상기 유기발광층(7)은 청색의 광을 발광하는 제1 스택(71), 황녹색의 광의 발광하는 제2 스택(73), 및 상기 제1 스택(71)과 제2 스택(73) 사이에 구비된 전하생성층(Charge generation layer; CGL)(72)을 포함하여 이루어질 수도 있고, 청색의 광을 발광하는 제1 스택, 녹색의 광의 발광하는 제2 스택, 적색의 광을 발광하는 제3 스택, 상기 제1 스택과 상기 제2 스택 사이에 구비된 제1 전하생성층 및 상기 제2 스택과 상기 제3 스택 사이에 구비된 제2 전하생성층을 포함하여 이루어질 수도 있다. 상기 각각의 스택은 차례로 적층된 정공수송층, 유기발광층 및 전자수송층을 포함하여 이루어질 수 있다. 이와 같은 유기발광층(7)의 구성은 당업계에 공지된 다양한 형태로 변경될 수 있다.The organic
도 2a에 따르면, 제1 내지 제3 서브 화소(SP1, SP2, SP3) 사이의 경계에 트렌치(T)가 형성되어 있기 때문에, 유기발광층(7)이 트렌치(T) 내에 형성될 수 있다. 따라서, 인접하는 제1 내지 제3 서브 화소(SP1, SP2, SP3) 사이에 전류 패스가 길게 형성되어, 인접하는 서브 화소(SP1, SP2, SP3) 사이에 누설전류가 발생하는 것을 줄일 수 있다. 즉, 고해상도를 구현하기 위해서 서브 화소(SP1, SP2, SP3) 사이의 간격이 조밀하게 구성된 경우에 있어서, 어느 하나의 서브 화소(SP1, SP2, SP3) 내의 유기발광층(7)에서 발광이 이루어진 경우 그 유기발광층(7) 내의 전하가 인접하는 다른 서브 화소(SP1, SP2, SP3) 내의 유기발광층(7)으로 이동하여 누설전류가 발생할 가능성이 있다. Referring to FIG. 2A , since the trench T is formed at the boundary between the first to third sub-pixels SP1 , SP2 , and SP3 , the organic
따라서, 본 발명의 일 실시예에서는 서브 화소(SP1, SP2, SP3) 사이의 경계에 트렌치(T)를 형성하고 상기 유기발광층(7)을 트렌치(T)내에 형성함으로써, 인접하는 서브 화소(SP1, SP2, SP3) 사이의 전류 패스를 길게 형성하여 저항을 증가시킴으로써 누설전류 발생을 줄일 수 있도록 한 것이다.Accordingly, in an embodiment of the present invention, a trench T is formed at the boundary between the sub-pixels SP1, SP2, and SP3 and the organic
한편, 상기 트렌치(T)는 서로 다른 색의 광을 방출하는 서브 화소들 각각이 갖는 펜스(F) 사이에만 형성될 수 있다. 또는, 상기 트렌치(T)는 상기 펜스(F) 및 제2 절연층(42) 뿐만 아니라 그 아래의 제1 절연층(41)의 내부, 또는 회로 소자층(3)의 내부까지 연장될 수도 있다. Meanwhile, the trench T may be formed only between the fences F of each of the sub-pixels emitting light of different colors. Alternatively, the trench T may extend not only to the fence F and the second insulating
특히, 도 3의 확대도를 참조하면, 상기 유기발광층(7)은 제1 색상의 광을 발광하는 제1 스택(71), 제2 색상의 광을 발광하는 제2 스택(73), 및 상기 제1 스택(71)과 제2 스택(73) 사이에 구비된 전하생성층(72)을 포함하여 이루어질 수 있다.In particular, referring to the enlarged view of FIG. 3 , the organic
상기 제1 스택(71)은 상기 트렌치(T) 내부의 측면에 형성되며 상기 트렌치(T) 내부의 하면에도 형성될 수 있다. 이때, 상기 트렌치(T) 내부의 측면에 형성된 제1 스택(71)의 일 부분과 상기 트렌치(T) 내부의 하면에 형성된 제1 스택(71)의 일 부분은 서로 연결되지 않고 단절되어 있다. 따라서, 상기 트렌치(T) 내부의 일 측면, 예로서 좌측 측면에 형성된 제1 스택(71)의 일 부분과 상기 트렌치(T) 내부의 다른 측면, 예로서 우측 측면에 형성된 제1 스택(71)의 일 부분은 서로 연결되지 않고 단절되어 있다. 이에 따라, 상기 트렌치(T)를 사이에 두고 인접하게 배치된 서브 화소(SP1, SP2, SP3) 사이에서는 상기 제1 스택(71)을 통해 전하가 이동할 수는 없다.The
또한, 상기 전하 생성층(72)은 상기 트렌치(T) 내부의 측면에서 상기 제1 스택(71) 상에 형성될 수 있다. 이때, 상기 트렌치(T) 내부의 일 측면, 예로서 좌측 측면에 형성된 전하 생성층(72)의 일 부분과 상기 트렌치(T) 내부의 다른 측면, 예로서 우측 측면에 형성된 전하 생성층(72)의 일 부분은 서로 연결되지 않고 단절되어 있다. 이에 따라, 상기 트렌치(T)를 사이에 두고 인접하게 배치된 제1 내지 제3서브 화소(SP1, SP2, SP3) 사이에서는 상기 전하 생성층(72)을 통해 전하가 이동할 수는 없다.In addition, the
또한, 상기 제2 스택(73)은 상기 전하 생성층(72) 상에서 상기 트렌치(T)를 사이에 두고 인접하게 배치된 제1 내지 제3 서브 화소(SP1, SP2, SP3) 사이에서 단절되지 않고 서로 연결될 수 있다. 따라서, 상기 트렌치(T)를 사이에 두고 인접하게 배치된 서브 화소(SP1, SP2, SP3) 사이에서는 상기 제2 스택(73)을 통해 전하가 이동할 수는 있다. 다만, 반드시 그에 한정되는 것은 아니고, 상기 트렌치(T)의 형상 및 유기발광층(7)의 증착 공정을 적절히 조절함으로써, 상기 제2 스택(73)도 상기 트렌치(T)를 사이에 두고 인접하게 배치된 서브 화소(SP1, SP2, SP3) 사이에서 단절되도록 구성할 수도 있다. 특히, 상기 전하 생성층(72)과 인접하는 상기 제2 스택(73)의 하부 일 부분만이 서브 화소(SP1, SP2, SP3) 사이 영역에서 단절될 수 있다.In addition, the
상기 전하 생성층(72)은 상기 제1 스택(71) 및 상기 제2 스택(73)에 비하여 도전성이 크다. 특히, 상기 전하 생성층(72)을 구성하는 N형 전하 생성층은 금속 물질을 포함하여 이루어질 수 있기 때문에, 상기 제1 스택(71) 및 상기 제2 스택(73)에 비하여 도전성이 크다. 따라서, 서로 인접하게 배치된 서브 화소(SP1, SP2, SP3) 사이에서의 전하의 이동은 주로 전하 생성층(72)을 통해 이루어지고, 상기 제2 스택(73)을 통해서 이루어지는 전하의 이동량은 미미하다. The
본 발명의 일 실시예에 따른 표시장치(1)에서는, 상기 유기발광층(7)이 상기 트렌치(T) 내에 형성될 때 상기 트렌치(T) 내에서 상기 유기발광층(7)의 일부가 단절되도록 구성함으로써, 특히, 상기 제1 스택(71)과 상기 전하생성층(72)이 단절되도록 구성함으로써 인접 하는 서브 화소(SP1, SP2, SP3) 사이에 누설전류가 발생하는 것을 방지할 수 있다. 이와 같은 도 3에 따른 트렌치(T)의 구성은 후술하는 다양한 실시예들에도 적용될 수 있다. In the
상기 제2 전극(8)은 상기 유기발광층(7) 상에 형성되어 있다. 상기 제2 전극(8)은 표시장치의 음극(Cathode)으로 기능할 수 있다. 상기 제2 전극(8)은 상기 유기발광층(7)과 마찬가지로 각각의 서브 화소(SP1, SP2, SP3) 및 그들 사이의 경계 영역에도 형성된다. 즉, 상기 제2 전극(8)은 공통층으로서, 상기 펜스(F), 절연부(IP), 및 트렌치(T)의 위쪽에도 형성될 수 있다.The
본 발명의 일 실시예에 따른 표시장치는 상부 발광 방식으로 이루어지고, 유기발광층(7)에서 발광된 광의 일부를 상부쪽으로 투과시키고 발광된 광의 나머지를 이용하여 마이크로 캐버티(Micro Cavity) 효과를 얻기 위해 제2 전극(8)은 반투명 전극으로 이루어질 수 있다. 그에 따라 제2 전극(8)과 상기 제1 전극(51, 52, 53)의 제1 내지 제3 하부 전극(511, 521, 531) 사이에서 광의 반사와 재반사가 반복되면서 서로 다른 색의 광, 예로서 적색 광, 녹색 광, 청색 광의 추출 효율이 향상되는 마이크로 캐버티 효과를 얻을 수 있다.A display device according to an embodiment of the present invention is made of a top emission method, a portion of the light emitted from the
도 2a 및 도 3을 참조하면, 상기 단차보상부(9)는 상기 트렌치(T)의 폭(TW, 도 3에 도시됨)보다 넓은 폭으로 형성되어 상기 트렌치(T)의 하면에 접하도록 배치될 수 있다. 상기 단차보상부(9)는 상기 제1 서브 화소(SP1)의 제1 하부전극(511)과 동일한 층에 위치될 수 있다. 따라서, 상기 단차보상부(9)는 상기 제2 서브 화소(SP2)의 제2 하부 콘택전극(621) 및 상기 제3 서브 화소(SP3)의 제3 하부 콘택전극(631)과도 동일한 층에 배치될 수 있다. 예컨대, 상기 단차보상부(9), 제1 하부전극(511), 제2 하부 콘택전극(621), 및 제3 하부 콘택전극(631)은 도 2a와 같이 회로 소자층(3)과 제1 절연층(41) 사이에 배치될 수 있다. 상기 단차보상부(9)는 회로 소자층(3)과 트렌치(T) 사이에도 배치될 수 있다. 상기 단차보상부(9)는 상기 제1 하부전극(511), 상기 제2 하부 콘택전극(621), 및 제3 하부 콘택전극(631)과 동일한 물질로 동일한 공정을 통해 패턴 형성된다.2A and 3 , the step
본 명세서에서는 단차보상부(9)가 트렌치(T)의 하면에 접하도록 배치되는 것으로 기재하였지만, 반드시 이에 한정되지 않으며, 단차보상부(9)와 트렌치(T)의 하면 사이에 절연층(4)이 배치되는 경우 단차보상부(9)는 트렌치(T)의 하면에 접하지 않고 트렌치(T)의 하면에 접하도록 배치된 절연층(4)의 하면에 접할 수도 있다.In this specification, although it has been described that the
상기 단차보상부(9)는 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각에 구비된 제1 전극(51, 52, 53)과 중첩되지 않도록 배치될 수 있다. 예컨대, 단차보상부가 제1 하부 전극과 중첩된다면, 중첩되는 부분 상에 배치되는 절연층과 중첩되지 않는 부분 상에 배치되는 절연층 간에 단차가 발생할 수 있고, 이는 후속 공정에서 형성되는 제1 상부 전극이 평탄하게 구비되지 못하게 할 수 있다. 제1 상부 전극이 평탄하게 구비되지 못하면, 제1 상부 전극 상에 형성되는 유기발광층과 제2 전극 또한 평탄하게 구비되지 못하기 때문에, 제1 하부 전극과 제2 전극 간에 이격 거리가 달라지므로 특정 색만이 아닌 다른 색의 광 추출도 향상되어 결과적으로 원치않는 색이 방출되는 문제가 발생할 수 있다.The
따라서, 본 발명의 일 실시예에 따른 표시장치(1)는 단차보상부(9)를 각 서브 화소(SP1. SP2, SP3)에 배치된 제1 전극(5), 예로서 제1 내지 제3 하부 전극(511, 521, 531)과 제1 내지 제3 상부 전극(512, 522, 532) 각각과 비중첩되도록 구비됨으로써, 원하는 색만의 광 추출 효율을 향상시킬 수 있다.Accordingly, in the
한편, 상기 단차보상부(9)는 제1 하부 전극(511), 제2 하부 전극(521), 및 제3 하부 전극(531)과 동일한 두께로 구비될 수 있다. 즉, 단차보상부(9)의 두께(SRT, 도 2a에 도시됨)는 제1 하부 전극(511)의 두께(T1), 제2 하부 전극(521)의 두께(T2), 및 제3 하부 전극(531)의 두께(T3)와 동일하게 구비될 수 있다. 이에 따라, 단차보상부(91)는 제1 서브 화소(SP1)에서 단차보상부(9) 상에 배치되는 제1 절연층(41)과 제1 하부 전극(511) 상에 배치되는 제1 절연층(41) 간에 단차가 발생하는 것을 방지할 수 있고, 제2 서브 화소(SP2)에서 단차보상부(9) 상에 배치되는 제1 절연층(41)과 제2 하부 전극(521) 간에 단차가 발생하는 것을 방지할 수 있으며, 제3 서브 화소(SP3)에서 단차보상부(9) 상에 배치되는 제2 절연층(42)과 제3 하부 전극(531) 간에 단차가 발생하는 것을 방지할 수 있다.Meanwhile, the step
결과적으로, 본 발명의 일 실시예에 따른 표시장치(1)는 단차보상부(9)가 제1 내지 제3 서브 화소(SP1, SP2, SP3) 각각에 구비된 제1 전극(51, 52, 53)과 중첩되지 않으면서 제1 내지 제3 하부 전극(511, 521, 531) 각각과 동일한 두께로 구비됨으로써, 각 서브 화소(SP1, SP2, SP3)의 제2 절연층(42) 상에 배치되는 제1 내지 제3 상부 전극(512, 522, 532)을 평탄하게 구비하면서 단차 없이 동일한 높이로 위치시킬 수 있다.As a result, in the
따라서, 본 발명의 일 실시예에 따른 표시장치(1)는 각 서브 화소(SP1, SP2, SP3)에 배치되는 제1 내지 제3 하부 전극(511, 521, 531)의 높이만을 조절하여 마이크로 캐버티를 용이하게 구현하여서 각 서브 화소(SP1, SP2, SP3) 간에 서로 다른 색의 광 추출 효율이 향상되도록 구비될 수 있다.Accordingly, in the
도 3을 참조하면, 단차보상부(9)의 폭(SRW)은 제1 내지 제3 하부 전극(511, 521, 531) 각각의 폭(EW)보다 좁게 형성될 수 있다. 단차보상부의 폭이 하부 전극의 폭보다 넓으면 발광영역에 비해 상대적으로 비발광 영역의 폭이 증가되므로, 발광 효율이 저하될 수 있기 때문이다. 따라서, 본 발명의 일 실시예에 따른 표시장치(1)는 단차보상부(9)의 폭(SRW)이 트렌치(T)의 폭(TW)보다 넓고 제1 내지 제3 하부 전극(511, 521, 531) 각각의 폭(EW)보다 좁게 구비됨으로써, 트렌치(T)에 인접한 절연층(4)에서 단차가 발생되는 것을 방지하여 정상적인 트렌치(T)가 형성될 수 있고, 발광 면적 증대에 따른 발광 효율이 향상될 수 있다.Referring to FIG. 3 , the width SRW of the step
한편, 단차보상부(9)에서 트렌치(T)에 중첩되지 않는 부분은 펜스(F)의 일부와 중첩될 수 있다. 보다 구체적으로, 도 3과 같이, 트렌치(T)에 중첩되지 않는 단차보상부(9)의 부분은 제1 전극(5)(또는 제1 내지 제3 상부 전극(512, 522, 532))의 상면에 배치된 펜스(F)를 제외한 나머지 펜스(F), 예로서 제2 절연층(42)의 상면에 접촉된 펜스(F)와 중첩될 수 있다.On the other hand, the portion that does not overlap the trench (T) in the step difference compensating unit (9) may overlap a portion of the fence (F). More specifically, as shown in FIG. 3 , the portion of the step
상기 단차보상부(9)는 제1 내지 제3 서브 화소(SP1, SP2, SP3) 사이의 트렌치(T)에 배치됨으로써, 제1 하부전극(511)과 제2 하부 콘택전극(621) 사이, 및 제2 하부 콘택전극(621)과 제3 하부 콘택전극(631) 사이에 배치될 수 있다. 따라서, 본 발명에 따른 표시장치(1)의 단차보상부(9)는 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이에 배치된 제1 단차보상부(91), 및 제2 서브 화소(SP2)와 제3 서브 화소(SP3) 사이에 배치된 제2 단차보상부(92)를 포함할 수 있다.The step
본 발명에 따른 표시장치(1)에 있어서, 상기 제1 단차보상부(91)는 실시예에 따라 제1 하부전극(511)과 연결되거나 제1 하부전극(511)과 이격되게 구비될 수 있다.In the
도 2a와 같이, 제1 단차보상부(91)가 제1 하부전극(511)과 연결되는 일 실시예의 경우, 제2 단차보상부(92)는 제2 하부 콘택전극(621)과 제3 하부 콘택전극(631) 각각으로부터 이격될 수 있다. 그리고, 제1 단차보상부(91)가 제1 하부 전극(511)과 이격되는 다른 실시예의 경우, 제2 단차보상부(92)는 제2 하부 콘택전극(621)과 제3 하부 콘택전극(631) 각각으로부터 이격될 수 있다.As shown in FIG. 2A , in the case where the first
제2 단차보상부(92)와 달리 제1 단차보상부(91)만 제1 하부전극(511)과 연결되거나 이격되는 이유는, 제1 단차보상부(91)는 제2 단차보상부(91)보다 제1 방향(X축 방향)으로 제1 하부전극(511)에 더 가깝게 배치되며, 제1 서브 화소(SP1)에서 적색 광의 추출 효율을 향상시키기 위해서 제1 하부전극(511)이 제2 하부전극(521)과 제3 하부전극(531)보다 기판(2) 쪽으로 더 가깝게 배치되기 때문이다. 반면, 제2 단차보상부(92)는 제2 하부 전극(521) 및 제3 하부 전극(531)과 서로 다른 층에 배치되므로, 제2 하부 전극(521) 또는 제3 하부 전극(531)과 연결될 수 없다. 따라서, 제1 단차보상부(91)만이 제1 하부전극(511)에 연결되거나 이격될 수 있다.The reason why only the first
상기 제1 단차보상부(91)가 제1 하부전극(511)에 연결되는 일 실시예의 경우, 제1 하부전극(511)과 제1 단차보상부(91)를 패턴 없이 일체로 형성할 수 있기 때문에 제조 공정이 간소화될 수 있다. 상기 제1 단차보상부(91)가 제1 하부전극(511)과 이격되는 다른 실시예의 경우, 제1 단차보상부(91)를 인접한 서브 화소들, 예로서, 제1 내지 제3 서브 화소(SP1, SP2, SP3)가 배열되는 제1 방향(X축 방향)에 대해 수직한 제2 방향(Y축 방향)에 배치된 서브 화소들까지 연결되도록 스트라이프 형태로 구비할 수 있으므로 제조 공정이 간소화될 수 있다.In the case of an embodiment in which the first
한편, 상기 단차보상부(9)를 제1 절연층(41) 또는 제2 절연층(42) 상에 배치시키지 않고 회로 소자층(3) 상에 배치시킨 이유는, 회로 소자층(3) 상에 처음 형성되는 제1 하부 전극(511)을 형성할 때 단차보상부(9)를 함께 형성함으로써, 후속 공정에 의해 형성되는 제1 절연층(41) 또는 제2 절연층(42)에 단차가 형성되는 것을 방지하고 트렌치(T)의 깊이를 깊게 하기 위함이다.On the other hand, the reason for disposing the step
예컨대, 단차보상부가 제1 하부 전극과 함께 형성되지 않는다면, 제1 하부 전극의 끝단 부분에서 회로 소자층과의 높이 차이에 의해 제1 절연층에 단차가 발생할 것이고, 이는 제1 절연층 상에 배치되는 제2 절연층에도 단차를 발생시킬 것이므로, 정상적인 트렌치(T) 형성을 어렵게 할 것이다. 또한, 단차보상부가 제1 하부 전극이 아닌 제1 절연층 또는 제2 절연층 상에 배치된다면, 트렌치의 깊이가 낮아질 것이므로, 트렌치 상에 배치되는 유기발광층의 일부, 예로서 전하생성층이 단절되지 않고 연결될 수 있기 때문에 인접한 서브 화소 간에 누설전류가 발생할 수 있다.For example, if the step difference compensating portion is not formed together with the first lower electrode, a step will occur in the first insulating layer due to a height difference from the circuit element layer at the end of the first lower electrode, which is disposed on the first insulating layer Since a step will also be generated in the second insulating layer, it will be difficult to form the normal trench T. In addition, if the step compensation part is disposed on the first insulating layer or the second insulating layer other than the first lower electrode, the depth of the trench will be lowered, so that a part of the organic light emitting layer disposed on the trench, for example, the charge generating layer is not cut off. Since the sub-pixels can be connected to each other, leakage current may occur between adjacent sub-pixels.
따라서, 본 발명의 일 실시예에 따른 표시장치(1)는 단차보상부(9)를 제1 하부 전극(511)과 동일한 층, 예로서 회로 소자층(3)의 상면에 형성함으로써, 비정상적인 트렌치(T) 형성을 방지하여 신뢰성을 향상시킬 수 있고, 트렌치(T)의 깊이를 증가시켜 트렌치(T)에서 유기발광층(7)의 일부, 특히 전하생성층(72)을 확실하게 단절시켜서 인접한 서브 화소 간의 누설전류를 방지하도록 구비될 수 있다.Accordingly, in the
상기 봉지층(10)은 상기 제2 전극(8) 상에 형성되어 상기 유기발광층(7)으로 외부의 수분이 침투하는 것을 방지하는 역할을 한다. 이와 같은 봉지층(10)은 무기절연물로 이루어질 수도 있고 무기절연물과 유기절연물이 교대로 적층된 구조로 이루어질 수도 있지만, 반드시 그에 한정되는 것은 아니다. The
상기 컬러 필터층(11)은 상기 봉지층(10) 상에 형성된다. 상기 컬러 필터층(11)은 개별 서브 화소(SP1, SP2, SP3) 내의 발광 영역(EA1, EA2, EA3)과 마주하도록 형성된다. 상기 컬러 필터층(11)은 제1 서브 화소(SP1)에 구비된 적색 컬러 필터, 제2 서브 화소(SP2)에 구비된 녹색 컬러 필터, 및 제3 서브 화소(SP3)에 구비된 청색 컬러 필터를 포함하여 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다. 한편, 도시하지는 않았지만, 상기 컬러 필터층(11) 사이의 경계에 블랙 매트릭스가 추가로 형성되어 발광 영역(EA1, EA2, EA3) 이외의 영역으로 광이 누설되는 것을 방지할 수 있다.The
다시 도 3을 참조하면, 기판(2) 상에 회로 소자층(3)이 형성되어 있고, 상기 회로 소자층(3) 상의 제1 서브 화소(SP1)에는 제1 하부 전극(511)이 형성되어 있다.Referring back to FIG. 3 , the
상기 제1 하부 전극(511) 상에는 제1 절연층(41)이 형성되어 있고, 상기 제1 절연층(41) 상의 제2 서브 화소(SP2)에는 제2 하부전극(521)이 형성되어 있다. A first insulating
상기 제2 하부전극(521) 상에는 제2 절연층(42)이 형성되어 있고, 상기 제2 절연층(42) 상의 제1 서브 화소(SP1)에는 제1 상부전극(512)이 형성되어 있고, 상기 제2 절연층(42) 상의 제2 서브 화소(SP2)에는 제2 상부전극(522)이 형성되어 있으며, 상기 제2 절연층(42) 상의 제3 서브 화소(SP3)에는 제3 하부전극(531)이 형성되어 있다. 상기 제3 하부전극(531) 상에는 제3 상부전극(532)이 형성되어 있다.A second insulating
상기 제1 상부 전극(512), 제2 상부 전극(522), 및 제3 상부 전극(532)는 도 3과 같이 동일한 높이로 구비될 수 있다. 이는, 제1 하부 전극(511), 제2 하부 전극(521), 제3 하부 전극(531), 제1 단차보상부(91), 및 제2 단차보상부(92)가 동일한 두께로 구비됨과 동시에 도 3의 세로 방향으로 서로 중첩되지 않게 구비되기 때문이다.The first
상기 제1 상부 전극(512), 상기 제2 상부 전극(522), 및 상기 제3 상부 전극(532) 상에는 그들의 양 끝단을 가리는 펜스(F)가 형성되어 있고, 제1 내지 제3 서브 화소(SP1, SP2, SP3) 사이의 경계 부분의 펜스(F)들 사이에는 트렌치(T)가 형성되어 있다.Fences F are formed on the first
상기 펜스(F) 상에는 유기발광층(7)이 형성되어 있고, 상기 유기발광층(7) 상에는 제2 전극(8)이 형성되어 있고, 상기 제2 전극(8) 상에는 봉지층(10)이 형성되어 있고, 상기 봉지층(10) 상에는 컬러 필터층(11)이 형성되어 있다.An organic light-emitting
상기 유기발광층(7)은 상기 트렌치(T)내에 형성될 수 있다. 따라서, 인접하는 서브 화소(SP1, SP2, SP3) 사이에 전류 패스가 길게 형성되어, 인접하는 서브 화소(SP1, SP2, SP3) 사이에 누설전류가 발생하는 것을 줄일 수 있다.The organic
또는, 상기 유기발광층(7)의 일부, 예로서 제1 스택(71)과 전하생성층(72)은 트렌치(T)에 의해 단절됨으로써, 인접하는 서브 화소(SP1, SP2, SP3) 사이에 누설전류가 발생하는 것을 줄일 수 있다.Alternatively, a part of the organic
한편, 도 3에서는 각 서브 화소(SP1, SP2, SP3) 별로 콘택전극(61, 62, 63)이 형성되지 않기 때문에, 도 3의 발광 영역(EA1, EA2, EA3) 각각의 두께는 도 2a의 콘택영역(CA1, CA2, CA3) 각각의 두께보다 얇게 구비될 수 있다.Meanwhile, in FIG. 3 , since the
도 4는 본 발명의 일 실시예에 따른 표시장치의 제1 내지 제6 서브 화소를 개략적으로 나타낸 평면도이다.4 is a plan view schematically illustrating first to sixth sub-pixels of a display device according to an exemplary embodiment of the present invention.
도 4와 같이, 본 발명의 일 실시예에 따른 표시장치(1)는 제1 서브 화소(SP1), 제2 서브 화소(SP2), 및 제3 서브 화소(SP3)가 배열된 제1 방향(X축 방향)에 대해 수직한 제2 방향(Y축 방향)으로 이격되어 배치된 제4 서브 화소(SP4), 제5 서브 화소(SP5), 및 제6 서브 화소(SP6)를 더 포함할 수 있다.As shown in FIG. 4 , in the
상기 제4 내지 제6 서브 화소(SP4, SP5, SP6)은 제1 내지 제3 서브 화소(SP1, SP2, SP3)와 마찬가지로 발광영역(EA4, EA5, EA6)과 콘택영역(CA4, CA5, CA6)을 포함할 수 있다. 상기 발광영역(EA4, EA5, EA6)과 콘택영역(CA4, CA5, CA6)은 제1 내지 제3 서브 화소(SP1, SP2, SP3)의 발광영역(EA1, EA2, EA3) 및 콘택영역(CA1, CA2, CA3)과 동일한 구조로 구비될 수 있다.The fourth to sixth sub-pixels SP4, SP5, and SP6 have the light-emitting areas EA4, EA5, EA6 and the contact areas CA4, CA5, CA6 like the first to third sub-pixels SP1, SP2, and SP3. ) may be included. The light-emitting areas EA4, EA5, EA6 and the contact areas CA4, CA5, and CA6 are the light-emitting areas EA1, EA2, EA3 and the contact area CA1 of the first to third sub-pixels SP1, SP2, and SP3. , CA2, CA3) may be provided in the same structure.
또한, 제4 내지 제6 서브 화소(SP4, SP5, SP6) 사이의 경계 부분에는 트렌치(T)가 구비될 수 있으며, 상기 트렌치(T)를 따라 단차보상부(9')가 구비될 수 있다. 상기 단차보상부(9')는 제4 서브 화소(SP4)와 제5 서브 화소(SP5) 사이의 경계 부분에 배치된 제1 단차보상부(91')와 제5 서브 화소(SP5)와 제6 서브 화소(SP6) 사이의 경계 부분에 배치된 제2 단차보상부(92')를 포함할 수 있다.In addition, a trench T may be provided at a boundary portion between the fourth to sixth sub-pixels SP4 , SP5 , and SP6 , and a
상기 제4 서브 화소(SP4)는 제1 서브 화소(SP1)와 동일한 색의 광, 예로서 적색 광을 발광하도록 구비되고, 상기 제5 서브 화소(SP5)는 제2 서브 화소(SP2)와 동일한 색의 광, 예로서 녹색 광을 발광하도록 구비되며, 제6 서브 화소(SP6)는 제3 서브 화소(SP3)와 동일한 색의 광, 예로서 청색 광을 발광하도록 구비될 수 있다. 따라서, 제2 방향(Y축 방향)으로 배치된 제1 서브 화소(SP1)와 제4 서브 화소(SP4) 사이의 경계 부분, 제2 방향(Y축 방향)으로 배치된 제2 서브 화소(SP2)와 제5 서브 화소(SP5) 사이의 경계 부분, 제2 방향(Y축 방향)으로 배치된 제3 서브 화소(SP3)와 제6 서브 화소(SP6) 사이의 경계 부분에는 트렌치(T)가 배치되지 않을 수 있다.The fourth sub-pixel SP4 is provided to emit light of the same color as that of the first sub-pixel SP1 , for example, red light, and the fifth sub-pixel SP5 is the same as the second sub-pixel SP2 . It is provided to emit light of a color, for example, green light, and the sixth sub-pixel SP6 may be provided to emit light of the same color as that of the third sub-pixel SP3, for example, blue light. Accordingly, a boundary portion between the first sub-pixel SP1 and the fourth sub-pixel SP4 disposed in the second direction (Y-axis direction), and the second sub-pixel SP2 disposed in the second direction (Y-axis direction) ) and the fifth sub-pixel SP5 and at the boundary between the third sub-pixel SP3 and the sixth sub-pixel SP6 arranged in the second direction (Y-axis direction), a trench T is formed. may not be placed.
트렌치(T)는 서로 다른 색의 광이 방출되도록 구비된 서브 화소들 사이에 배치되어서 상기 서브 화소 간의 누설전류 발생을 방지하여 서로 다른 색의 광이 혼색되는 것을 방지하는 것인데, 본 발명의 일 실시예에 따른 표시장치(1)는 제2 방향(Y축 방향)으로 동일한 색의 광이 방출되는 서브 화소들이 배치되기 때문에 트렌치(T)가 구비될 필요가 없는 것이다.The trench T is disposed between sub-pixels provided to emit light of different colors to prevent leakage current between the sub-pixels and to prevent light of different colors from being mixed. The
상기 제2 방향(Y축 방향)으로 서브 화소들 사이에 트렌치(T)가 배치되지 않기 때문에, 트렌치 주변의 단차를 보상하기 위한 단차보상부(9)도 배치되지 않을 수 있다. 따라서, 도 4와 같이, 상기 단차보상부(9)는 제1 서브 화소(SP1)와 제4 서브 화소(SP4) 사이, 제2 서브 화소(SP2)와 제5 서브 화소(SP5) 사이, 및 제3 서브 화소(SP3)와 제6 서브 화소(SP6) 사이에는 배치되지 않을 수 있다.Since the trench T is not disposed between the sub-pixels in the second direction (the Y-axis direction), the
한편, 서로 다른 색의 광이 방출되도록 구비된 서브 화소들 사이에는 누설전류 방지를 위해 트렌치(T)가 배치되어야 하므로, 트렌치(T)는 도 4와 같이 제2 방향(Y축 방향)을 따라 스트라이프 형태로 길게 구비될 수 있다.Meanwhile, since the trench T must be disposed between the sub-pixels provided to emit light of different colors to prevent leakage current, the trench T is formed along the second direction (Y-axis direction) as shown in FIG. 4 . It may be provided in a long stripe shape.
결과적으로, 본 발명의 일 실시예에 따른 표시장치(1)에 있어서, 트렌치(T)는 서브 화소들 사이에서 제2 방향(Y축 방향)으로 스트라이프 형태로 배치되고, 단차보상부(9)는 트렌치(T)를 따라 제2 방향(Y축 방향)으로 형성될 수 있다. 다만, 단차보상부(9)는 도 4와 같이, 제2 방향(Y축 방향)으로 배치된 서브 화소들 사이에 배치된 트렌치(T), 예로서 제1 서브 화소(SP1)와 제5 서브 화소(SP5) 사이, 및 제2 서브 화소(SP2)와 제4 서브 화소(SP4) 사이에 배치된 트렌치(T)에는 형성되지 않을 수 있다.As a result, in the
상기 제1 서브 화소(SP1)와 제2 서브 화소(SP2) 사이에 배치된 제1 단차보상부(91)는 제1 서브 화소(SP1)의 제1 하부 전극(511)과 연결되고, 제4 서브 화소(SP4)와 제5 서브 화소(SP5) 사이에 배치된 제1 단차보상부(91')는 제4 서브 화소(SP4)의 제4 하부 전극과 연결되기 때문에, 제1 단차보상부(91)와 제1 단차보상부(91')가 연결되면, 제1 서브 화소(SP1)와 제4 서브 화소(SP4) 간에 쇼트가 발생될 수 있기 때문이다.The first
따라서, 본 발명의 일 실시예에 따른 표시장치(1)는 단차보상부(9)가 제1 방향(X축 방향)으로 배치된 서브 화소들 사이의 경계 부분에만 배치되고, 제2 방향(Y축 방향)으로 배치된 서브 화소들 사이의 경계 부분에는 배치되지 않도록 구비될 수 있다. 이에 따라, 제1 단차보상부(91)는 제1 서브 화소(SP1)의 제1 하부 전극(511)과 연결되어 구동 박막트랜지스(31)로부터 인가되는 구동 전압을 인가받을 수 있고, 제1 단차보상부(91')는 제4 서브 화소(SP4)의 제4 하부 전극과 연결되어 구동 박막트랜지스로부터 인가되는 구동 전압을 인가받을 수 있고, 제2 단차보상부(92)는 제2 서브 화소(SP2)의 제2 하부 콘택전극(621)과 제3 서브 화소(SP3)의 제3 하부 콘택전극(631)에 연결되지 않으므로 구동 전압을 인가받을 수 없으며, 제2 단차보상부(92')는 제5 서브 화소(SP5)의 제5 하부 콘택전극과 제6 서브 화소(SP6)의 제6 하부 콘택전극에 연결되지 않으므로 구동 전압을 인가받을 수 없다.Accordingly, in the
결과적으로, 도 4와 같이, 제1 단차보상부(91, 91')는 구동 전압을 인가하는 구동전극(또는 연결전극)으로 구비될 수 있고, 제2 단차보상부(92, 92')는 아일랜드 형태 또는 플로팅 형태로 구비될 수 있다.As a result, as shown in FIG. 4 , the first step
도 5는 본 발명의 다른 실시예에 따른 표시장치의 개략적인 평면도이고, 도 6은 도 5에 도시된 선 Ⅲ-Ⅲ'의 개략적인 단면도이며, 도 7은 도 5에 도시된 선 Ⅳ-Ⅳ'의 개략적인 단면도이다.5 is a schematic plan view of a display device according to another exemplary embodiment of the present invention, FIG. 6 is a schematic cross-sectional view taken along line III-III' shown in FIG. 5, and FIG. 7 is a line IV-IV shown in FIG. ' is a schematic cross-sectional view of
도 5를 참조하면, 본 출원의 다른 실시예에 따른 표시장치(1)는 제1 단차보상부(91)가 제1 서브 화소(SP1)의 제1 하부 전극(511)과 이격되고, 트렌치(T)를 따라 스트라이프 형태로 구비된 것을 제외하고, 전술한 도 1에 따른 표시장치와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.Referring to FIG. 5 , in the
전술한 도 1에 따른 표시장치의 경우, 제1 단차보상부(91)가 제1 서브 화소(SP1)의 제1 하부 전극(511)과 연결되고, 제1 단차보상부(91')가 제4 서브 화소(SP4)의 제4 하부 전극에 연결되므로, 제1 단차보상부(91)와 제1 단차보상부(91')는 제2 방향(Y축 방향)으로 서로 이격되게 배치된다. 즉, 도 1에 따른 표시장치는 제1 단차보상부(91, 91')가 구동 전극으로 기능하므로, 서로 이격되어 배치된다.In the case of the above-described display device according to FIG. 1 , the first
그에 반하여, 도 5의 다른 실시예에 따른 표시장치의 경우에는, 제1 단차보상부(91)가 제1 서브 화소(SP1)의 제1 하부 전극(511)과 이격되므로 구동 전극으로 기능하지 못하고, 제1 단차보상부(91')가 제4 서브 화소(SP4)의 제4 하부 전극과 이격되므로 구동 전극으로 기능하지 못한다. 따라서, 도 5와 같이 제1 단차보상부(91)와 제1 단차보상부(91')는 서로 연결되는 스트라이프 형태로 구비될 수 있다. 이 경우, 제1 서브 화소(SP1)에 인가되는 구동전압은 제1 단차보상부(91)를 통하지 않고 제1 하부 전극(511)과 제1 콘택 전극(61)을 통해 제1 상부 전극(512)에 인가될 수 있고, 제4 서브 화소(SP4)에 인가되는 구동전압은 제1 단차보상부(91')를 통하지 않고 제4 하부 전극과 제4 콘택 전극을 통해 제4 상부 전극에 인가될 수 있다.On the other hand, in the case of the display device according to another exemplary embodiment of FIG. 5 , the first
한편, 도 5의 다른 실시예에 따른 제2 단차보상부(92)는 제1 단차보상부(91)와 같이 제2 방향(Y축 방향)으로 배치된 트렌치(T)를 따라 스트라이프 형태로 배치될 수 있다. 이에 따라, 본 발명의 다른 실시예에 따른 표시장치(1)는 제2 단차보상부(92)를 제1 단차보상부(91)와 다른 형태, 예로서 아일랜드 형태 또는 플로팅 형태로 구비하는 경우에 비해, 제조 공정을 단순화시킬 수 있다. 그러나, 이에 한정되지 않으며, 제2 단차보상부(92)는 구동 전극으로 기능하지 못하기 때문에 아일랜드 형태 또는 플로팅 형태로 구비될 수도 있다.On the other hand, the second
결과적으로, 본 출원의 다른 실시예에 따른 표시장치(1)에 있어서, 제1 단차보상부(91)와 제2 단차보상부(92)를 포함하는 단차보상부(9)는 제1 하부 전극(511), 제2 하부 콘택전극(621), 및 제3 하부 콘택전극(631) 각각으로부터 이격되도록 구비될 수 있다.As a result, in the
도 6을 참조하면, 상기 제1 단차보상부(91)는 제1 하부 전극(511)과 이격되어 배치된다. 이를 위해, 도 5의 다른 실시예에 따른 표시장치의 제1 하부 전극(511)의 폭(EW')은 도 1의 일 실시예에 따른 표시장치의 제1 하부 전극(511)의 폭(EW)보다 좁게 구비될 수 있다. 예컨대, 도 5의 다른 실시예에 따른 표시장치(1)의 제1 하부 전극(511)의 폭(EW')은 펜스(F)에 가려지지 않는 제1 상부 전극(512)의 폭과 동일하게 형성될 수 있다. 그러나, 이에 한정되지 않으며 제1 하부 전극(511)의 폭(EW')은 제1 단차보상부(91)에 연결되지 않는 범위에서 펜스(F)에 가려지지 않는 제1 상부 전극(512)의 폭보다 넓게 구비될 수도 있다.Referring to FIG. 6 , the first step
따라서, 제1 서브 화소(SP1)의 제1 하부 전극(511)과 제1 단차보상부(91) 사이에는 제1 절연층(41)이 회로 소자층(3)의 상면에 접촉되도록 삽입될 수 있고, 이에 따라 제1 하부 전극(511)과 제1 단차보상부(91)가 이격된 영역에서 제1 절연층(41)은 단차를 가질 수 있다. 그리고, 제1 절연층(41) 위에 순차적으로 배치되는 제2 절연층(42)과 제1 상부 전극(512) 역시 제1 하부 전극(511)과 제1 단차보상부(91)가 이격된 영역에서 단차를 갖도록 형성될 수 있다.Accordingly, the first insulating
한편, 서로 이격된 제1 하부 전극(511)과 제1 단차보상부(91)는 제1 서브 화소(SP1) 전체에 형성되므로, 제1 콘택영역(CA1)이 없는 부분에서도 동일한 구조로 형성될 수 있다. 따라서, 도 7과 같이 제1 서브 화소(SP1)에서 제1 하부 전극(511)과 제1 단차보상부(91)가 이격된 영역에서 제1 절연층(41), 제2 절연층(42), 및 제1 상부전극(512)은 단차를 가지도록 구비될 수 있다.On the other hand, since the first
반면, 제2 서브 화소(SP2)에서는 제2 하부 전극(521)의 좌측 끝단과 제1 단차보상부(91)의 우측 끝단이 제1 방향(X축 방향)으로 이격되지 않고, 제2 하부 전극(521)의 우측 끝단과 제2 단차보상부(92)의 좌측 끝단이 이격되지 않으므로, 제2 하부 전극(521)과 제1 단차보상부(91) 사이, 및 제2 하부 전극(521)과 제2 단차보상부(92) 사이에서는 단차가 발생하지 않을 수 있다. 따라서, 제2 서브 화소(SP2)의 제2 상부 전극(522)은 제1 상부 전극(512)과 달리 평탄한 형태로 구비될 수 있다.On the other hand, in the second sub-pixel SP2 , the left end of the second
제3 서브 화소(SP3)에서는 제3 하부 전극(531)의 좌측 끝단과 제2 단차보상부(92)의 우측 끝단이 제1 방향(X축 방향)으로 이격되지 않고, 제3 하부 전극(531)의 우측 끝단과 우측에 인접한 또 다른 서브 화소 사이에 배치된 단차보상부의 좌측 끝단이 이격되지 않으므로, 제3 하부 전극(531)과 제2 단차보상부(92) 사이, 및 제3 하부 전극(531)과 인접한 또 다른 서브 화소 사이에 배치된 단차보상부 사이에서는 단차가 발생하지 않을 수 있다. 따라서, 제3 서브 화소(SP3)의 제3 상부 전극(532)은 제2 상부 전극(522)과 같이 평탄한 형태로 구비될 수 있다.In the third sub-pixel SP3 , the left end of the third
도 8a 내지 도 8c는 본 발명의 또 다른 실시예에 따른 표시장치에 관한 것으로서, 이는 헤드 장착형 표시(HMD) 장치에 관한 것이다. 도 8a는 개략적인 사시도이고, 도 8b는 VR(Virtual Reality) 구조의 개략적인 평면도이고, 도 8c는 AR(Augmented Reality) 구조의 개략적인 단면도이다.8A to 8C relate to a display device according to still another embodiment of the present invention, which relates to a head mounted display (HMD) device. 8A is a schematic perspective view, FIG. 8B is a schematic plan view of a VR (Virtual Reality) structure, and FIG. 8C is a schematic cross-sectional view of an AR (Augmented Reality) structure.
도 8a에서 알 수 있듯이, 본 발명에 따른 헤드 장착형 표시 장치는 수납 케이스(12), 및 헤드 장착 밴드(14)를 포함하여 이루어진다.As can be seen from FIG. 8A , the head mounted display device according to the present invention includes a
상기 수납 케이스(12)는 그 내부에 표시 장치, 렌즈 어레이, 및 접안 렌즈 등의 구성을 수납하고 있다.The
상기 헤드 장착 밴드(14)는 상기 수납 케이스(12)에 고정된다. 상기 헤드 장착 밴드(14)는 사용자의 머리 상면과 양 측면들을 둘러쌀 수 있도록 형성된 것을 예시하였으나, 이에 한정되지 않는다. 상기 헤드 장착 밴드(14)는 사용자의 머리에 헤드 장착형 디스플레이를 고정하기 위한 것으로, 안경테 형태 또는 헬멧 형태의 구조물로 대체될 수 있다.The
도 8b에서 알 수 있듯이, 본 발명에 따른 VR(Virtual Reality) 구조의 헤드 장착형 표시장치(1)는 좌안용 표시 장치(2a)와 우안용 표시 장치(2b), 렌즈 어레이(13), 및 좌안 접안 렌즈(20a)와 우안 접안 렌즈(20b) 를 포함할 수 있다.As can be seen from FIG. 8B , the head mounted
상기 좌안용 표시 장치(2a)와 우안용 표시 장치(2b), 상기 렌즈 어레이(13), 및 상기 좌안 접안 렌즈(20a)와 우안 접안 렌즈(20b)는 전술한 수납 케이스(12)에 수납된다.The left
좌안용 표시 장치(2a)와 우안용 표시 장치(2b)는 동일한 영상을 표시할 수 있으며, 이 경우 사용자는 2D 영상을 시청할 수 있다. 또는, 좌안용 표시 장치(2a)는 좌안 영상을 표시하고 우안용 표시 장치(2b)는 우안 영상을 표시할 수 있으며, 이 경우 사용자는 입체 영상을 시청할 수 있다. 상기 좌안용 표시 장치(2a)와 상기 우안용 표시 장치(2b) 각각은 전술한 도 1 내지 도 7에 따른 표시 장치로 이루어질 수 있다. 예컨대, 좌안용 표시 장치(2a)와 우안용 표시 장치(2b) 각각은 유기발광 표시장치(Organic Light Emitting Display)일 수 있다.The left-
상기 좌안용 표시 장치(2a) 및 우안용 표시 장치(2b) 각각은 복수의 서브 화소, 회로 소자층(3), 절연층(4), 트렌치(T), 제1 전극(5), 펜스(F), 절연부(IP), 콘택전극(6), 유기발광층(7), 제2 전극(8), 단차보상부(9), 봉지층(10), 및 컬러필터층(11)을 포함할 수 있으며, 각 서브 화소에서 발광하는 광의 색을 다양한 방식으로 조합하여서 다양한 영상들을 표시할 수 있다.The left-
상기 렌즈 어레이(13)는 상기 좌안 접안 렌즈(20a)와 상기 좌안용 표시 장치(2a) 각각과 이격되면서 상기 좌안 접안 렌즈(20a)와 상기 좌안용 표시 장치(2a) 사이에 구비될 수 있다. 즉, 상기 렌즈 어레이(13)는 상기 좌안 접안 렌즈(20a)의 전방 및 상기 좌안용 표시 장치(2a)의 후방에 위치할 수 있다. 또한, 상기 렌즈 어레이(13)는 상기 우안 접안 렌즈(20b)와 상기 우안용 표시 장치(2b) 각각과 이격되면서 상기 우안 접안 렌즈(20b)와 상기 우안용 표시 장치(2b) 사이에 구비될 수 있다. 즉, 상기 렌즈 어레이(13)는 상기 우안 접안 렌즈(20b)의 전방 및 상기 우안용 표시 장치(2b)의 후방에 위치할 수 있다.The
상기 렌즈 어레이(13)는 마이크로 렌즈 어레이(Micro Lens Array)일 수 있다. 렌즈 어레이(13)는 핀홀 어레이(Pin Hole Array)로 대체될 수 있다. 렌즈 어레이(13)로 인해 좌안용 표시 장치(2a) 또는 우안용 표시 장치(2b)에 표시되는 영상은 사용자에게 확대되어 보일 수 있다.The
좌안 접안 렌즈(20a)에는 사용자의 좌안(LE)이 위치하고, 우안 접안 렌즈(20b)에는 사용자의 우안(RE)이 위치할 수 있다.The user's left eye LE may be located in the
도 8c에서 알 수 있듯이, 본 발명에 따른 AR(Augmented Reality) 구조의 헤드 장착형 표시 장치는 좌안용 표시 장치(2a), 렌즈 어레이(13), 좌안 접안 렌즈(20a), 투과 반사부(15), 및 투과창(16)을 포함하여 이루어진다. 도 8c에는 편의상 좌안쪽 구성만을 도시하였으며, 우안쪽 구성도 좌안쪽 구성과 동일하다. As can be seen from FIG. 8C , the head mounted display device having an AR (Augmented Reality) structure according to the present invention includes a left
상기 좌안용 표시 장치(2a), 렌즈 어레이(13), 좌안 접안 렌즈(20a), 투과 반사부(15), 및 투과창(16)은 전술한 수납 케이스(12)에 수납된다. The left
상기 좌안용 표시 장치(2a)는 상기 투과창(16)을 가리지 않으면서 상기 투과 반사부(15)의 일측, 예로서 상측에 배치될 수 있다. 이에 따라서, 상기 좌안용 표시 장치(2a)가 상기 투과창(16)을 통해 보이는 외부 배경을 가리지 않으면서 상기 투과 반사부(15)에 영상을 제공할 수 있다.The left-
상기 좌안용 표시 장치(2a)는 전술한 도 1 내지 도 7에 따른 표시장치로 이루어질 수 있다. 이때, 도 1 내지 도 7에서 화상이 표시되는 면에 해당하는 상측 부분, 예로서 봉지층(10) 또는 컬러 필터층(11)이 상기 투과 반사부(15)와 마주하게 된다.The left-
상기 렌즈 어레이(13)는 상기 좌안 접안 렌즈(20a)와 상기 투과 반사부(15) 사이에 구비될 수 있다.The
상기 좌안 접안 렌즈(20a)에는 사용자의 좌안이 위치한다. The user's left eye is located in the
상기 투과 반사부(15)는 상기 렌즈 어레이(13)와 상기 투과창(16) 사이에 배치된다. 상기 투과 반사부(15)는 광의 일부를 투과시키고, 광의 다른 일부를 반사시키는 반사면(15a)을 포함할 수 있다. 상기 반사면(15a)은 상기 좌안용 표시 장치(2a)에 표시된 영상이 상기 렌즈 어레이(13)로 진행하도록 형성된다. 따라서, 사용자는 상기 투과창(16)을 통해서 외부의 배경과 상기 좌안용 표시 장치(2a)에 의해 표시되는 영상을 모두 볼 수 있다. 즉, 사용자는 현실의 배경과 가상의 영상을 겹쳐 하나의 영상으로 볼 수 있으므로, 증강현실(Augmented Reality, AR)이 구현될 수 있다.The
상기 투과창(16)은 상기 투과 반사부(15)의 전방에 배치되어 있다.The
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the technical field to which the present invention pertains that various substitutions, modifications and changes are possible without departing from the technical spirit of the present invention. It will be clear to those who have the knowledge of Therefore, the scope of the present invention is indicated by the following claims, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention.
1: 표시장치
2: 기판
3: 회로 소자층
4: 절연층
5: 제1 전극
6: 콘택전극
7: 유기발광층
8: 제2 전극
9: 단차보상부
10: 봉지층
11: 컬러 필터
12: 수납 케이스
13: 렌즈 어레이
14: 헤드 장착 밴드
15: 투과 반사부
16: 투과창
F: 펜스
IP: 절연부1: Display
2: substrate 3: circuit element layer
4: insulating layer 5: first electrode
6: contact electrode 7: organic light emitting layer
8: second electrode 9: step compensation part
10: encapsulation layer 11: color filter
12: storage case 13: lens array
14: head mounting band 15: transmissive reflector
16: transmission window F: fence
IP: Insulation
Claims (20)
상기 기판 상에서 상기 제1 내지 제3 서브 화소에 각각 구비된 구동 박막 트랜지스터를 포함하는 회로 소자층;
상기 회로 소자층 상에서 상기 제1 내지 제3 서브 화소 사이의 경계 영역에 구비된 트렌치를 포함하는 절연층;
상기 트렌치와 이격되도록 상기 제1 내지 제3 서브 화소에 각각 구비된 제1 전극;
상기 제1 전극과 상기 트렌치 상에 구비된 유기발광층;
상기 유기발광층 상에 구비된 제2 전극; 및
상기 트렌치보다 넓은 폭으로 형성되어 상기 트렌치의 하면에 접하도록 배치된 단차보상부를 포함하고,
상기 제1 서브 화소에 구비된 제1 전극은 제1 상부전극 및 상기 제1 상부전극으로부터 상기 기판 쪽으로 이격된 제1 하부전극을 포함하고,
상기 제1 하부전극은 상기 단차보상부와 동일한 층에 구비된 표시장치.a substrate including a first sub-pixel, a second sub-pixel, and a third sub-pixel;
a circuit element layer including driving thin film transistors respectively provided in the first to third sub-pixels on the substrate;
an insulating layer including a trench provided in a boundary region between the first to third sub-pixels on the circuit element layer;
a first electrode provided in each of the first to third sub-pixels to be spaced apart from the trench;
an organic light emitting layer provided on the first electrode and the trench;
a second electrode provided on the organic light emitting layer; and
It is formed to have a wider width than the trench and includes a step difference compensating part disposed in contact with the lower surface of the trench,
The first electrode provided in the first sub-pixel includes a first upper electrode and a first lower electrode spaced apart from the first upper electrode toward the substrate;
The first lower electrode is provided on the same layer as the step difference compensating part.
상기 단차보상부는 상기 제1 내지 제3 서브 화소 각각에 구비된 제1 전극과 비중첩된 표시장치.The method of claim 1,
The step difference compensator does not overlap the first electrode provided in each of the first to third sub-pixels.
상기 단차보상부는 상기 제1 하부 전극과 동일한 두께로 구비된 표시장치.The method of claim 1,
The step difference compensator is provided with the same thickness as the first lower electrode.
상기 단차보상부는 상기 제1 하부 전극의 폭보다 좁은 표시장치.The method of claim 1,
The step difference compensating part is narrower than a width of the first lower electrode.
상기 제2 서브 화소에 구비된 제1 전극은 제2 상부전극 및 상기 제2 상부전극으로부터 상기 기판 쪽으로 이격된 제2 하부전극을 포함하고,
상기 제3 서브 화소에 구비된 제1 전극은 제3 상부전극 및 상기 제3 상부전극의 하면에 접촉된 제3 하부전극을 포함하며,
상기 제1 하부 전극, 상기 제2 하부 전극, 및 상기 제3 하부 전극은 동일한 두께로 구비된 표시장치.The method of claim 1,
The first electrode provided in the second sub-pixel includes a second upper electrode and a second lower electrode spaced apart from the second upper electrode toward the substrate;
The first electrode provided in the third sub-pixel includes a third upper electrode and a third lower electrode in contact with a lower surface of the third upper electrode,
The first lower electrode, the second lower electrode, and the third lower electrode have the same thickness.
상기 제1 하부전극과 상기 제1 상부전극 사이에 배치되어 상기 제1 하부 전극과 상기 제1 상부전극을 서로 연결시키는 제1 콘택전극을 포함하고,
상기 제1 콘택전극은 제1 하부 콘택전극 및 제1 상부 콘택전극을 포함하고,
상기 제1 하부 콘택전극은 상기 제1 하부전극과 상기 제1 상부 콘택전극 사이에 구비되어 상기 제1 하부전극과 상기 제1 상부 콘택전극을 연결하고,
상기 제1 상부 콘택전극은 상기 제1 하부 콘택전극과 상기 제1 상부전극 사이에 구비되어 상기 제1 하부 콘택전극과 상기 제1 상부전극을 연결하며,
상기 제1 하부 전극은 상기 회로 소자층에 구비된 회로 콘택홀을 통해서 상기 제1 서브 화소에 구비된 구동 박막 트랜지스터와 연결되는 표시장치.6. The method of claim 5,
a first contact electrode disposed between the first lower electrode and the first upper electrode to connect the first lower electrode and the first upper electrode to each other;
The first contact electrode includes a first lower contact electrode and a first upper contact electrode,
the first lower contact electrode is provided between the first lower electrode and the first upper contact electrode to connect the first lower electrode and the first upper contact electrode;
the first upper contact electrode is provided between the first lower contact electrode and the first upper electrode to connect the first lower contact electrode and the first upper electrode;
The first lower electrode is connected to the driving thin film transistor provided in the first sub-pixel through a circuit contact hole provided in the circuit element layer.
상기 절연층은,
상기 제1 하부 콘택전극을 상기 제1 하부전극에 연결시키기 위한 제1 콘택홀이 형성되는 제1 절연층; 및
상기 제1 상부 콘택전극을 상기 제1 하부 콘택전극에 연결시키기 위한 제2 콘택홀이 형성되는 제2 절연층을 포함하고,
상기 제1 콘택홀과 상기 제2 콘택홀은 서로 중첩되며,
상기 제1 콘택홀의 폭은 상기 제2 콘택홀의 폭보다 넓은 표시장치.7. The method of claim 6,
The insulating layer is
a first insulating layer in which a first contact hole for connecting the first lower contact electrode to the first lower electrode is formed; and
a second insulating layer in which a second contact hole for connecting the first upper contact electrode to the first lower contact electrode is formed;
The first contact hole and the second contact hole overlap each other,
A width of the first contact hole is wider than a width of the second contact hole.
상기 제2 하부전극과 상기 제2 상부전극 사이에 배치되어서 상기 제2 하부 전극과 상기 제2 상부전극을 서로 연결시키는 제2 콘택전극을 포함하고,
상기 제2 콘택전극은 제2 하부 콘택전극 및 제2 상부 콘택전극을 포함하고,
상기 제2 하부 콘택전극은 상기 회로 소자층에 구비된 회로 콘택홀을 통해서 상기 제2 서브 화소에 구비된 구동 박막 트랜지스터, 및 상기 제2 하부전극을 연결하고,
상기 제2 상부 콘택전극은 상기 제2 하부전극과 상기 제2 상부전극 사이에 구비되어 상기 제2 하부전극과 상기 제2 상부전극을 연결하고,
상기 제2 하부전극은 상기 제1 하부 콘택전극과 동일한 층에 구비되고,
상기 제2 하부 콘택전극은 상기 제1 하부전극 및 상기 단차보상부와 동일한 층에 구비되며,
상기 제2 상부 콘택전극은 상기 제1 상부 콘택전극과 동일한 층에 구비된 표시장치.7. The method of claim 6,
a second contact electrode disposed between the second lower electrode and the second upper electrode to connect the second lower electrode and the second upper electrode to each other;
The second contact electrode includes a second lower contact electrode and a second upper contact electrode,
the second lower contact electrode connects the driving thin film transistor provided in the second sub-pixel and the second lower electrode through a circuit contact hole provided in the circuit element layer;
the second upper contact electrode is provided between the second lower electrode and the second upper electrode to connect the second lower electrode and the second upper electrode;
The second lower electrode is provided on the same layer as the first lower contact electrode,
The second lower contact electrode is provided on the same layer as the first lower electrode and the step difference compensating part,
The second upper contact electrode is provided on the same layer as the first upper contact electrode.
상기 제3 하부전극과 상기 제3 상부전극 사이에 배치되어서 상기 제3 하부 전극과 상기 제3 상부전극을 서로 연결시키는 제3 콘택전극을 포함하고,
상기 제3 콘택전극은 제3 하부 콘택전극 및 제3 상부 콘택전극을 포함하고,
상기 제3 하부 콘택전극은 상기 회로 소자층에 구비된 회로 콘택홀을 통해서 상기 제3 서브 화소에 구비된 구동 박막 트랜지스터, 및 상기 제3 상부 콘택전극을 연결하고,
상기 제3 상부 콘택전극은 상기 제3 하부 콘택전극과 상기 제3 하부전극 사이에 구비되어 상기 제3 하부 콘택전극과 상기 제3 하부전극을 연결하고,
상기 제3 하부전극은 상기 제1 상부 콘택전극 및 상기 제2 상부 콘택 전극과 동일한 층에 구비되고,
상기 제3 하부 콘택전극은 상기 제1 하부전극 및 상기 단차보상부와 동일한 층에 구비되며,
상기 제3 상부 콘택전극은 상기 제1 하부 콘택전극과 동일한 층에 구비된 표시장치.9. The method of claim 8,
a third contact electrode disposed between the third lower electrode and the third upper electrode to connect the third lower electrode and the third upper electrode to each other;
The third contact electrode includes a third lower contact electrode and a third upper contact electrode,
the third lower contact electrode connects the driving thin film transistor provided in the third sub-pixel and the third upper contact electrode through a circuit contact hole provided in the circuit element layer;
the third upper contact electrode is provided between the third lower contact electrode and the third lower electrode to connect the third lower contact electrode and the third lower electrode;
the third lower electrode is provided on the same layer as the first upper contact electrode and the second upper contact electrode;
The third lower contact electrode is provided on the same layer as the first lower electrode and the step difference compensating part,
The third upper contact electrode is provided on the same layer as the first lower contact electrode.
상기 기판은 상기 제1 서브 화소, 상기 제2 서브 화소, 및 상기 제3 서브 화소가 배열된 제1 방향에 대해 수직한 제2 방향으로 이격되어 배치된 제4 서브 화소, 제5 서브 화소, 및 제6 서브 화소를 포함하고,
상기 제4 서브 화소는 상기 제1 서브 화소와 동일한 색의 광을 발광하도록 구비되고,
상기 제5 서브 화소는 상기 제2 서브 화소와 동일한 색의 광을 발광하도록 구비되며,
상기 제6 서브 화소는 상기 제3 서브 화소와 동일한 색의 광을 발광하도록 구비된 표시장치.The method of claim 1,
The substrate may include a fourth sub-pixel, a fifth sub-pixel, and a fourth sub-pixel and a fifth sub-pixel spaced apart from each other in a second direction perpendicular to the first direction in which the first sub-pixel, the second sub-pixel, and the third sub-pixel are arranged; a sixth sub-pixel;
the fourth sub-pixel is provided to emit light of the same color as that of the first sub-pixel;
the fifth sub-pixel is provided to emit light of the same color as that of the second sub-pixel;
The sixth sub-pixel is provided to emit light having the same color as that of the third sub-pixel.
상기 단차보상부는 상기 제1 서브 화소와 상기 제4 서브 화소 사이, 상기 제2 서브 화소와 상기 제5 서브 화소 사이, 및 상기 제3 서브 화소와 상기 제6 서브 화소 사이에는 배치되지 않은 표시장치.11. The method of claim 10,
The step difference compensator is not disposed between the first sub-pixel and the fourth sub-pixel, between the second sub-pixel and the fifth sub-pixel, and between the third sub-pixel and the sixth sub-pixel.
상기 제1 서브 화소는 상기 제1 하부전극과 상기 제1 상부전극을 연결시키기 위한 제1 콘택전극이 구비된 제1 콘택영역, 및 상기 제1 콘택영역과 접하는 제1 발광영역을 포함하고,
상기 제1 콘택영역은 상기 제1 내지 제3 서브 화소가 배열된 제1 방향으로 상기 제1 서브 화소의 중앙에 배치되면서 상기 제1 방향에 대해 수직한 제2 방향으로 상기 제1 서브 화소의 가장자리에 배치되며,
상기 제1 발광영역은 상기 제1 콘택영역의 양측과 하측에 배치되거나 상기 제1 콘택영역의 양측과 상측에 배치된 표시장치.The method of claim 1,
The first sub-pixel includes a first contact region provided with a first contact electrode for connecting the first lower electrode and the first upper electrode, and a first light emitting region in contact with the first contact region;
The first contact area is disposed at the center of the first sub-pixel in a first direction in which the first to third sub-pixels are arranged, and an edge of the first sub-pixel in a second direction perpendicular to the first direction is placed in
The first light emitting region is disposed on both sides and a lower side of the first contact region, or is disposed on both sides and an upper side of the first contact region.
상기 제1 전극의 가장자리를 덮는 펜스; 및
상기 제1 내지 제3 서브 화소 각각의 콘택영역을 덮는 절연부를 포함하고,
상기 절연부는 상기 제1 내지 제3 서브 화소가 배열된 제1 방향으로 상기 펜스와 이격되며 상기 제1 방향에 대해 수직한 제2 방향으로 상기 펜스와 접촉된 표시장치.The method of claim 1,
a fence covering an edge of the first electrode; and
an insulating part covering the contact area of each of the first to third sub-pixels;
The insulating part is spaced apart from the fence in a first direction in which the first to third sub-pixels are arranged, and is in contact with the fence in a second direction perpendicular to the first direction.
상기 단차보상부는,
상기 제1 서브 화소와 상기 제2 서브 화소 사이에 배치된 제1 단차보상부; 및
상기 제2 서브 화소와 상기 제3 서브 화소 사이에 배치된 제2 단차보상부를 포함하고,
상기 제1 단차보상부는 상기 제1 하부전극과 연결되고,
상기 제2 단차보상부는 상기 제2 하부 콘택전극 및 상기 제3 하부 콘택전극 각각으로부터 이격된 표시장치.10. The method of claim 9,
The step difference compensation unit,
a first step difference compensator disposed between the first sub-pixel and the second sub-pixel; and
a second step compensator disposed between the second sub-pixel and the third sub-pixel;
The first step difference compensating part is connected to the first lower electrode,
The second step difference compensator is spaced apart from each of the second lower contact electrode and the third lower contact electrode.
상기 단차보상부는 상기 제1 하부전극, 상기 제2 하부 콘택전극, 및 상기 제3 하부 콘택전극 각각으로부터 이격된 표시장치.10. The method of claim 9,
The step difference compensator is spaced apart from each of the first lower electrode, the second lower contact electrode, and the third lower contact electrode.
상기 기판 상에 제2 발광 영역과 제2 콘택 영역을 구비한 제2 서브 화소;
상기 기판 상에 제3 발광 영역과 제3 콘택 영역을 구비한 제3 서브 화소;
상기 제1 발광 영역에 구비된 제1 하부전극과 제1 상부전극;
상기 제2 발광 영역에 구비된 제2 하부전극과 제2 상부전극;
상기 제3 발광 영역에 구비된 제3 하부전극과 제3 상부전극;
상기 제1 콘택 영역에 구비되고, 상기 제1 하부전극 및 상기 제1 상부전극과 연결되는 제1 콘택 전극;
상기 제2 콘택 영역에 구비되고, 상기 제2 상부전극에 연결되는 제2 콘택 전극;
상기 제3 콘택 영역에 구비되고, 상기 제3 하부전극에 연결되는 제3 콘택 전극;
상기 제1 내지 제3 서브 화소 사이의 경계 영역에 구비된 트렌치; 및
상기 트렌치의 하면에 접하며 상기 제1 내지 제3 하부전극 각각의 폭보다 좁고 상기 트렌치의 폭보다 넓은 단차보상부를 포함하고,
상기 제1 하부전극은 상기 단차보상부와 동일한 층에 구비되고,
상기 제2 하부전극과 상기 제2 상부전극 사이의 거리는 상기 제1 하부전극과 상기 제1 상부전극 사이의 거리보다 작고 상기 제3 하부전극과 상기 제3 상부전극 사이의 거리보다 큰 표시장치.a first sub-pixel having a first light emitting area and a first contact area on a substrate;
a second sub-pixel having a second light emitting area and a second contact area on the substrate;
a third sub-pixel having a third light emitting area and a third contact area on the substrate;
a first lower electrode and a first upper electrode provided in the first light emitting region;
a second lower electrode and a second upper electrode provided in the second light emitting region;
a third lower electrode and a third upper electrode provided in the third light emitting region;
a first contact electrode provided in the first contact region and connected to the first lower electrode and the first upper electrode;
a second contact electrode provided in the second contact region and connected to the second upper electrode;
a third contact electrode provided in the third contact region and connected to the third lower electrode;
a trench provided in a boundary region between the first to third sub-pixels; and
and a step compensating part that is in contact with a lower surface of the trench and is narrower than each of the first to third lower electrodes and wider than the width of the trench;
The first lower electrode is provided on the same layer as the step difference compensating part,
A distance between the second lower electrode and the second upper electrode is smaller than a distance between the first lower electrode and the first upper electrode and greater than a distance between the third lower electrode and the third upper electrode.
상기 트렌치가 구비되는 절연층을 포함하고,
상기 제1 콘택전극은 제1 하부 콘택전극 및 제1 상부 콘택전극을 포함하고,
상기 제2 콘택전극은 제2 하부 콘택전극 및 제2 상부 콘택전극을 포함하고,
상기 제3 콘택전극은 제3 하부 콘택전극 및 제3 상부 콘택전극을 포함하고,
상기 절연층은,
상기 제1 하부 콘택전극을 상기 제1 하부전극에 연결시키기 위한 제1 콘택홀이 형성되는 제1 절연층; 및
상기 제1 상부 콘택전극을 상기 제1 하부 콘택전극에 연결시키기 위한 제2 콘택홀이 형성되는 제2 절연층을 포함하고,
상기 제1 콘택홀과 상기 제2 콘택홀은 서로 중첩되며,
상기 제1 콘택홀의 폭은 상기 제2 콘택홀의 폭보다 넓은 표시장치.17. The method of claim 16,
Including an insulating layer provided with the trench,
The first contact electrode includes a first lower contact electrode and a first upper contact electrode,
The second contact electrode includes a second lower contact electrode and a second upper contact electrode,
The third contact electrode includes a third lower contact electrode and a third upper contact electrode,
The insulating layer is
a first insulating layer in which a first contact hole for connecting the first lower contact electrode to the first lower electrode is formed; and
a second insulating layer in which a second contact hole for connecting the first upper contact electrode to the first lower contact electrode is formed;
The first contact hole and the second contact hole overlap each other,
A width of the first contact hole is wider than a width of the second contact hole.
상기 단차보상부는,
상기 제1 서브 화소와 상기 제2 서브 화소 사이에 배치된 제1 단차보상부; 및
상기 제2 서브 화소와 상기 제3 서브 화소 사이에 배치된 제2 단차보상부를 포함하고,
상기 제1 단차보상부는 상기 제1 하부전극과 연결되며,
상기 제2 단차보상부는 상기 제2 하부 콘택전극 및 상기 제3 하부 콘택전극 각각으로부터 이격된 표시장치.18. The method of claim 17,
The step difference compensation unit,
a first step difference compensator disposed between the first sub-pixel and the second sub-pixel; and
a second step compensator disposed between the second sub-pixel and the third sub-pixel;
The first step difference compensating part is connected to the first lower electrode,
The second step difference compensator is spaced apart from each of the second lower contact electrode and the third lower contact electrode.
상기 단차보상부는 상기 제1 하부전극, 상기 제2 하부 콘택전극, 및 상기 제3 하부 콘택전극 각각으로부터 이격된 표시장치.18. The method of claim 17,
The step difference compensator is spaced apart from each of the first lower electrode, the second lower contact electrode, and the third lower contact electrode.
상기 기판과 이격되는 렌즈 어레이, 및 상기 기판과 상기 렌즈 어레이를 수납하는 수납 케이스를 추가로 포함하는 표시장치.20. The method according to any one of claims 1 to 19,
A display device further comprising: a lens array spaced apart from the substrate; and a storage case accommodating the substrate and the lens array.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200132919A KR20220049376A (en) | 2020-10-14 | 2020-10-14 | Display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200132919A KR20220049376A (en) | 2020-10-14 | 2020-10-14 | Display apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220049376A true KR20220049376A (en) | 2022-04-21 |
Family
ID=81437581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200132919A KR20220049376A (en) | 2020-10-14 | 2020-10-14 | Display apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20220049376A (en) |
-
2020
- 2020-10-14 KR KR1020200132919A patent/KR20220049376A/en active Search and Examination
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11917877B2 (en) | Display device with auxiliary electrode in trench | |
JP2020092088A (en) | Electroluminescent display device | |
US11903231B2 (en) | Electroluminescent display device | |
KR102043413B1 (en) | Electroluminescent Display Device | |
KR102520022B1 (en) | Display device | |
CN111106142A (en) | Electroluminescent display device | |
US20220208880A1 (en) | Electroluminescent Display Apparatus | |
KR20220049376A (en) | Display apparatus | |
KR102516722B1 (en) | Electroluminescent Display Device | |
KR20210043927A (en) | Electroluminescent Display Device | |
KR102513769B1 (en) | Electroluminescent Display Device | |
KR20220090025A (en) | Electroluminescent Display Device | |
KR20210083715A (en) | Display device | |
KR102557777B1 (en) | Electroluminescent Display Device | |
KR102655936B1 (en) | Display device | |
KR20220036556A (en) | Display device | |
US20220158132A1 (en) | Electroluminescent Display Device and Head Mounted Display Device | |
KR20210037950A (en) | Electroluminescent Display Device | |
KR20200014199A (en) | Electroluminescent Display Device | |
KR20210045639A (en) | Electroluminescent Display Device | |
KR20220068560A (en) | Electroluminescent Display Device | |
KR20230087842A (en) | Display apparatus | |
KR20210001258A (en) | Electroluminescent Display Device | |
KR20210084878A (en) | Display device | |
KR20210083702A (en) | Electroluminescent Display Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination |