KR20220046480A - Heat treatment method for silicon wafer using horizontal heat treatment furnace - Google Patents

Heat treatment method for silicon wafer using horizontal heat treatment furnace Download PDF

Info

Publication number
KR20220046480A
KR20220046480A KR1020210130886A KR20210130886A KR20220046480A KR 20220046480 A KR20220046480 A KR 20220046480A KR 1020210130886 A KR1020210130886 A KR 1020210130886A KR 20210130886 A KR20210130886 A KR 20210130886A KR 20220046480 A KR20220046480 A KR 20220046480A
Authority
KR
South Korea
Prior art keywords
wafer
furnace
heat treatment
core tube
insulating block
Prior art date
Application number
KR1020210130886A
Other languages
Korean (ko)
Other versions
KR102518977B1 (en
Inventor
요시히로 구와노
히로시 노구치
타카히로 모리시타
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20220046480A publication Critical patent/KR20220046480A/en
Application granted granted Critical
Publication of KR102518977B1 publication Critical patent/KR102518977B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

In accordance with an objective of the present invention, provided is a method of thermally treating a silicon wafer by using a transverse thermal treatment furnace, capable of suppressing metal pollution of a silicon wafer placed in the vicinity of a heat reserving block installed for the temperature equalization of a wafer installation area. To achieve the objective, a method of thermally treating a silicon wafer by using a transverse thermal treatment furnace (100) includes the steps of: placing a boat (16) in a cylindrical furnace core pipe (12); (A) here, placing a wafer group (WF) on the boat (16); (B) placing heat reserving blocks (a first heat reserving block (18A) and a second heat reserving block (18B)) apart from the wafer group (WF), on both sides of the wafer group (WF) with respect to a center axis (X) direction of the furnace core pipe, on the boat (16); and placing high-purity dummy wafers (20A, 20B, 20C, 20D), on both sides of the first heat reserving block (18A) and the second heat reserving block (18B) with respect to the center axis (X) direction of the furnace core pipe, on the boat (16).

Description

횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법{HEAT TREATMENT METHOD FOR SILICON WAFER USING HORIZONTAL HEAT TREATMENT FURNACE}Heat treatment method of silicon wafer using a horizontal heat treatment furnace

본 발명은, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법에 관한 것이다.The present invention relates to a heat treatment method for a silicon wafer using a horizontal heat treatment furnace.

실리콘 웨이퍼 중에 인, 붕소 등의 도펀트를 열 확산하는 공정은, 실리콘 웨이퍼의 표층에 도펀트를 부착시키는 공정(디포지션)과, 표층에 부착한 도펀트를 실리콘 웨이퍼의 내부에 확산시키는 공정(드라이브인)을 포함한다. 이 드라이브인 공정에는, 일반적으로, 횡형 열처리로(열 확산로)가 이용된다. 횡형 열처리로에서는, 횡방향의 중심축을 갖는 원통 형상의 로심관(爐芯菅) 내에, 주면(主面)이 로심관의 중심축에 직교하도록 복수매의 실리콘 웨이퍼를 나열하여 배치한 보트를 넣어, 로심관 내에서 실리콘 웨이퍼에 열처리를 실시한다. 이 때, 로심관의 중심축 방향에 있어서의 복수매의 실리콘 웨이퍼의 양측으로, 실리콘으로 이루어지는 보온 블록(더미 블록)을 배치하여, 로심관 내에서의 웨이퍼 설치 영역의 온도 균일화를 도모하는 기술이 알려져 있다.The process of thermally diffusing a dopant such as phosphorus or boron in a silicon wafer is a process of attaching the dopant to the surface layer of the silicon wafer (deposition), and a process of diffusing the dopant attached to the surface layer into the silicon wafer (drive-in) includes In this drive-in process, in general, a horizontal heat treatment furnace (heat diffusion furnace) is used. In a horizontal heat treatment furnace, a boat arranged in a row with a plurality of silicon wafers so that the main surface is perpendicular to the central axis of the furnace core tube is placed in a cylindrical furnace core tube having a central axis in the transverse direction. , heat treatment is performed on the silicon wafer in the furnace core tube. At this time, a technique of arranging insulating blocks (dummy blocks) made of silicon on both sides of the plurality of silicon wafers in the central axis direction of the furnace core tube to achieve uniform temperature in the wafer installation area in the furnace core tube is known

특허문헌 1에는, 「열 확산로의 튜브 내에, 주면이 튜브의 길이 방향에 직교하도록 웨이퍼를 병렬 설치하고, 그 상태에서 웨이퍼에 열처리를 실시함에 있어서, 튜브 내에 웨이퍼를 넣지 않는 상태에 있어서의 균열 영역의 양측에 있어서, 분위기 가스 유입측에서는, 당해 영역으로부터 적어도 10㎜ 이상 떼어 놓고, 또한 분위기 가스 유출측에서는, 밀접 또는 이간하여, 튜브 지름보다도 약간 작은 보온 블록을 각각 배치하도록 한 것을 특징으로 하는 웨이퍼의 열처리 방법(청구항 1)」이 기재되어 있다. 또한, 특허문헌 1에는, 「보온 블록의 재질이 고순도 실리콘인 것(청구항 3)」이 기재되어 있다.In Patent Document 1, "In the tube of the heat diffusion furnace, the wafer is installed in parallel so that the main surface is perpendicular to the longitudinal direction of the tube, and when heat treatment is performed on the wafer in that state, cracking in a state in which the wafer is not placed in the tube On both sides of the region, on the atmospheric gas inlet side, at least 10 mm or more apart from the region, and on the atmospheric gas outlet side, the insulating blocks slightly smaller than the tube diameter are respectively arranged so as to be closely or separated from each other. Heat treatment method (claim 1)" is described. In addition, Patent Document 1 describes that "the material of the thermal insulation block is high-purity silicone (claim 3)."

일본공개특허공보 평3-85725호Japanese Laid-Open Patent Publication No. 3-85725

그러나, 본 발명자들이 검토한 결과, 복수 배치(batch)의 열처리에 있어서 동일한 보온 블록을 반복하여 사용한 경우, 각 배치에 있어서의 복수매의 실리콘 웨이퍼 중 양단 부분에 위치하는 실리콘 웨이퍼, 즉 보온 블록의 부근에 배치되는 실리콘 웨이퍼의 금속 오염량이, 배치를 거침에 따라 현저하게 증가하는 것이 판명되었다. 금속 오염된 실리콘 웨이퍼는, 라이프타임값이 저하하기 때문에 제품으로 할 수 없어, 결과적으로 제품 수율이 불충분해진다. 그 때문에, 실리콘 웨이퍼의 금속 오염을 억제하는 것이 바람직하다.However, as a result of examination by the present inventors, when the same insulating block is repeatedly used in the heat treatment of a plurality of batches, the silicon wafer located at both ends among the plurality of silicon wafers in each batch, that is, the heat insulating block It turned out that the amount of metal contamination of the silicon wafer arrange|positioned in the vicinity increases remarkably as it goes through arrangement|positioning. Since a metal-contaminated silicon wafer has a lifetime value, it cannot be used as a product, and as a result, a product yield becomes inadequate. Therefore, it is preferable to suppress metal contamination of a silicon wafer.

상기 과제를 감안하여, 본 발명은, 웨이퍼 설치 영역의 온도 균일화를 위해 설치하는 보온 블록의 부근에 배치되는 실리콘 웨이퍼의 금속 오염을 억제하는 것이 가능한, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법을 제공하는 것을 목적으로 한다.In view of the above problems, the present invention provides a silicon wafer heat treatment method using a horizontal heat treatment furnace capable of suppressing metal contamination of a silicon wafer disposed in the vicinity of an insulating block installed for temperature uniformity in a wafer installation area aim to do

상기 과제를 해결하기 위해, 본 발명자들은 예의 연구를 진행시켜, 이하의 인식을 얻었다. 우선, 보온 블록의 부근에 배치되는 실리콘 웨이퍼의 금속 오염량의 증가의 원인은, 보온 블록의 금속 오염이 아닐까라고 본 발명자들은 생각했다. 즉, 복수 배치의 열처리에 있어서 동일한 보온 블록을 반복하여 사용한 경우, 보온 블록에는 로심관 등으로부터의 금속 오염(Fe, Ni, Cu 등)이 서서히 축적된다고 생각된다. 열처리 시에 보온 블록이 가열되는 과정에서, 보온 블록으로부터 오염 금속을 포함하는 가스가 발생한다. 이 오염 금속을 포함하는 가스가 확산하여, 보온 블록의 부근에 배치되는 실리콘 웨이퍼에 공급된다. 그 결과, 보온 블록의 부근에 배치되는 실리콘 웨이퍼도 금속 오염되는 것이라고 생각된다.MEANS TO SOLVE THE PROBLEM In order to solve the said subject, the present inventors advanced earnest research, and acquired the following recognition. First, the present inventors thought that the cause of the increase in the amount of metal contamination of the silicon wafer arrange|positioned in the vicinity of a thermal insulation block might not be metal contamination of a thermal insulation block. That is, when the same heat insulating block is repeatedly used in the heat treatment of multiple batches, it is thought that metal contamination (Fe, Ni, Cu, etc.) from a furnace core tube etc. accumulates gradually in a heat insulating block. In a process in which the insulating block is heated during heat treatment, a gas containing a contaminating metal is generated from the insulating block. The gas containing this contaminant metal diffuses and is supplied to the silicon wafer arrange|positioned in the vicinity of an insulating block. As a result, it is thought that the silicon wafer arrange|positioned in the vicinity of a thermal insulation block is also metal contamination.

그러나, 복수 배치의 열처리에 있어서 보온 블록을 매회 교환하는 것은 경제적이지 않다. 또한, 각 배치의 열처리 후에 보온 블록에 고청정도화 처리(불산과 질산의 혼산액 등에 의한 에칭 처리)를 실시하여, 보온 블록으로부터 오염 금속을 제거하는 것도 생각되지만, 이하의 이유로 조업상 현실적이지 않다. 즉, 보온 블록은 비교적 두꺼운 블록이기 때문에, 이를 수용할 수 있도록 에칭조를 크게 제작하는 데에 비용이 드는 것이나, 두께가 크고 표면적이 큰 보온 블록을 에칭 처리하면, 에칭 중에 액온이 지나치게 오를 우려가 있는 것을, 이유로서 들 수 있다.However, in the heat treatment of multiple batches, it is not economical to replace the insulating block every time. In addition, it is also considered to remove contaminating metals from the insulating block by subjecting the insulating block to high cleanliness treatment (etching treatment using a mixed acid solution of hydrofluoric acid and nitric acid, etc.) after the heat treatment of each batch, but it is not practical in operation for the following reasons. . In other words, since the insulating block is a relatively thick block, it is expensive to manufacture a large etching bath to accommodate it, but if the insulating block with a large thickness and a large surface area is etched, the liquid temperature may rise excessively during etching. That there is, can be cited as a reason.

그래서, 본 발명자들은, 로심관의 중심축 방향에 있어서의 보온 블록의 양측으로, 고청정도의 더미 웨이퍼를 설치함으로써, 보온 블록으로부터 발생한 오염 금속을 포함하는 가스가, 보온 블록의 부근에 배치되는 실리콘 웨이퍼를 향하여 확산하는 것을 억제한다는 착상을 얻었다. 그리고, 여러 가지의 실험의 결과, 이러한 보온 블록의 양측에서의 더미 웨이퍼의 설치에 의해, 보온 블록의 부근에 배치되는 실리콘 웨이퍼의 금속 오염량의 증가를 억제할 수 있는 것이 확인되었다.Then, the inventors of the present invention provide a high degree of cleanliness dummy wafers on both sides of the insulating block in the central axis direction of the furnace core tube, so that the gas containing the contaminating metal generated from the insulating block is disposed in the vicinity of the insulating block. The idea of suppressing diffusion toward the wafer was obtained. And, as a result of various experiments, it was confirmed that the increase in the amount of metal contamination of the silicon wafer arrange|positioned near the heat insulating block can be suppressed by installation of this dummy wafer on both sides of this heat insulating block.

상기 인식에 기초하여 완성한 본 발명의 요지 구성은 이하와 같다.The main configuration of the present invention completed based on the above recognition is as follows.

[1] 횡방향의 중심축(X)을 갖는 원통 형상의 로심관(12)과, 상기 로심관(12)의 주위에 위치하여 상기 로심관(12)을 가열하는 히터(14)를 갖고, 상기 로심관(12)의 한쪽의 단부에는 덮개(12A)가 형성되고, 상기 로심관(12)의 다른 한쪽의 단부에는 가스 도입구(12B)가 형성되고, 상기 로심관(12)의 상기 덮개(12A)의 부근의 로벽에 가스 배기구(12C)가 형성된 횡형 열처리로(100)를 준비하고,[1] having a cylindrical furnace core tube (12) having a central axis (X) in the lateral direction, and a heater (14) positioned around the furnace core tube (12) to heat the furnace core tube (12); A cover 12A is formed at one end of the furnace core tube 12 , and a gas inlet 12B is formed at the other end of the furnace core tube 12 , and the cover of the furnace core tube 12 . Preparing a horizontal heat treatment furnace 100 in which a gas exhaust port 12C is formed in a furnace wall in the vicinity of 12A,

상기 로심관(12)의 상기 덮개(12A)에 가까운 쪽을 로구측(H)으로 하고, 상기 로심관(12)의 상기 가스 도입구(12B)에 가까운 쪽을 로안쪽측(S)으로 했을 때, 상기 덮개(12A)를 열어, 상기 로심관(12) 내에, 이하의 (A)∼(C)의 상태가 되도록 보트(16)를 배치하고,The side of the furnace core tube 12 closer to the lid 12A was designated as the furnace mouth side (H), and the side of the furnace core tube 12 closer to the gas inlet 12B was designated as the furnace inner side (S). When the lid 12A is opened, the boat 16 is placed in the furnace core tube 12 so as to be in the following states (A) to (C),

(A) 상기 보트(16) 상에, 주면이 상기 로심관(12)의 중심축(X)에 직교하도록 복수매의 실리콘 웨이퍼가 나열되어, 웨이퍼군(WF)을 형성하고,(A) A plurality of silicon wafers are arranged on the boat 16 so that the main surface is perpendicular to the central axis X of the furnace core tube 12 to form a wafer group WF;

(B) 상기 보트(16) 상의, 상기 웨이퍼군(WF)보다도 로안쪽측(S)에, 상기 웨이퍼군(WF)과 이간하여, 상기 로심관(12)의 중심축(X)과 평행한 축을 갖는 원기둥 형상의 제1 보온 블록(18A)이 배치되고, 상기 웨이퍼군(WF)보다도 로구측(H)에, 상기 웨이퍼군(WF)과 이간하여, 상기 로심관(12)의 중심축(X)과 평행한 축을 갖는 원기둥 형상의 제2 보온 블록(18B)이 배치되고,(B) on the boat 16 , on the furnace inner side S of the wafer group WF, spaced apart from the wafer group WF, and parallel to the central axis X of the furnace core tube 12 A columnar first insulating block 18A having an axis is disposed on the furnace mouth side H rather than the wafer group WF, and spaced apart from the wafer group WF, the central axis of the furnace core tube 12 ( A second heat insulating block (18B) of a columnar shape having an axis parallel to X) is disposed,

(C) 상기 보트(16) 상의, 상기 제1 보온 블록(18A)보다도 로안쪽측(S)에 제1 더미 웨이퍼(20A)가, 상기 제1 보온 블록(18A)과 상기 웨이퍼군(WF)의 사이에 제2 더미 웨이퍼(20B)가, 상기 제2 보온 블록(18B)과 상기 웨이퍼군(WF)의 사이에 제3 더미 웨이퍼(20C)가, 상기 제2 보온 블록(18B)보다도 로구측(H)에 제4 더미 웨이퍼(20D)가, 각각, 그의 주면이 상기 로심관(12)의 중심축(X)에 직교하도록 배치되고, 상기 제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)는, Fe의 농도가 1×1011atoms/㎤ 미만이고, Ni 및 Cu의 농도가 각각 5×1010atoms/㎤ 미만이고,(C) On the boat 16 , a first dummy wafer 20A is placed on the furnace-side side S rather than the first insulating block 18A, the first insulating block 18A and the wafer group WF The second dummy wafer 20B is positioned between the second dummy wafer 20B and the third dummy wafer 20C is positioned between the second insulating block 18B and the wafer group WF, and the second dummy wafer 20C is positioned closer to the furnace side than the second insulating block 18B. At (H), the fourth dummy wafers 20D are arranged so that their main surfaces are orthogonal to the central axis X of the furnace core tube 12, respectively, and the first to fourth dummy wafers 20A, 20B, and 20C , 20D), the concentration of Fe is less than 1 × 10 11 atoms/cm 3 , the concentration of Ni and Cu is less than 5 × 10 10 atoms/cm 3 , respectively,

상기 덮개(12A)를 닫고,Close the cover (12A),

상기 가스 도입구(12B)로부터 상기 로심관(12) 내에 가스를 도입하고, 상기 가스 배기구(12C)로부터 상기 가스를 배기하면서, 상기 히터(14)에 의해 상기 로심관(12)을 가열함으로써, 상기 복수매의 실리콘 웨이퍼에 열처리를 실시하는,By heating the furnace core tube (12) with the heater (14) while introducing gas into the furnace core tube (12) through the gas inlet (12B) and exhausting the gas through the gas exhaust port (12C), performing heat treatment on the plurality of silicon wafers,

횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.A method for heat treatment of silicon wafers using a horizontal heat treatment furnace.

[2] 상기 로심관(12)의 중심축(X)의 방향에 있어서의, 상기 제1 보온 블록(18A)과 상기 웨이퍼군(WF)의 거리 및, 상기 제2 보온 블록(18B)과 상기 웨이퍼군(WF)의 거리가, 5㎜ 이상인, 상기 [1]에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.[2] The distance between the first insulating block 18A and the wafer group WF in the direction of the central axis X of the furnace core tube 12, and the second insulating block 18B and the above The heat treatment method of a silicon wafer using the horizontal heat treatment furnace as described in said [1], wherein the distance of the wafer group WF is 5 mm or more.

[3] 상기 로심관(12)의 중심축(X)의 방향에 있어서의, 상기 제1 보온 블록(18A)과 상기 제1 더미 웨이퍼(20A)의 거리, 상기 제1 보온 블록(18A)과 상기 제2 더미 웨이퍼(20B)의 거리, 상기 제2 보온 블록(18B)과 상기 제3 더미 웨이퍼(20C)의 거리 및, 상기 제2 보온 블록(18B)과 상기 제4 더미 웨이퍼(20D)의 거리가, 2㎜ 이하인, 상기 [1] 또는 [2]에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.[3] The distance between the first insulating block 18A and the first dummy wafer 20A in the direction of the central axis X of the furnace core tube 12, the first insulating block 18A and The distance between the second dummy wafer 20B, the distance between the second insulating block 18B and the third dummy wafer 20C, and the distance between the second insulating block 18B and the fourth dummy wafer 20D The heat treatment method for a silicon wafer using the horizontal heat treatment furnace according to the above [1] or [2], wherein the distance is 2 mm or less.

[4] 상기 로심관(12)의 중심축(X)의 방향에 있어서의, 상기 제1 보온 블록(18A)과 상기 제1 더미 웨이퍼(20A)의 거리, 상기 제1 보온 블록(18A)과 상기 제2 더미 웨이퍼(20B)의 거리, 상기 제2 보온 블록(18B)과 상기 제3 더미 웨이퍼(20C)의 거리 및, 상기 제2 보온 블록(18B)과 상기 제4 더미 웨이퍼(20D)의 거리가, 0㎜인, 상기 [3]에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.[4] The distance between the first insulating block 18A and the first dummy wafer 20A in the direction of the central axis X of the furnace core tube 12, the first insulating block 18A and The distance between the second dummy wafer 20B, the distance between the second insulating block 18B and the third dummy wafer 20C, and the distance between the second insulating block 18B and the fourth dummy wafer 20D The heat treatment method for a silicon wafer using the horizontal heat treatment furnace according to the above [3], wherein the distance is 0 mm.

[5] 상기 제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)가 실리콘 웨이퍼인, 상기 [1]∼[4] 중 어느 한 항에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.[5] The silicon wafer heat treatment method using the horizontal heat treatment furnace according to any one of [1] to [4], wherein the first to fourth dummy wafers 20A, 20B, 20C, and 20D are silicon wafers.

[6] 상기 제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)의 두께가 1∼5㎜의 범위 내인, 상기 [1]∼[5] 중 어느 한 항에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.[6] The horizontal heat treatment furnace according to any one of [1] to [5], wherein the thickness of the first to fourth dummy wafers 20A, 20B, 20C, and 20D is within the range of 1 to 5 mm. A method of heat treatment of silicon wafers.

[7] 상기 제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)의 직경이, 상기 제1 및 제2 보온 블록(18A, 18B)의 직경과 동일한, 상기 [1]∼[6] 중 어느 한 항에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.[7] The first to fourth dummy wafers 20A, 20B, 20C, and 20D have the same diameter as the first and second heat insulating blocks 18A and 18B, [1] to [6] The heat treatment method of a silicon wafer using the horizontal heat treatment furnace in any one of Claims.

[8] 상기 제1 및 제2 보온 블록(18A, 18B)이, Fe, Ni 및, Cu의 농도 중 어느 하나가 1×1011atoms/㎤ 이상인 실리콘으로 이루어지는, 상기 [1]∼[7] 중 어느 한 항에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.[8] The above [1] to [7] above, wherein the first and second heat insulating blocks 18A and 18B are made of silicon in which any one of Fe, Ni and Cu concentrations is 1×10 11 atoms/cm 3 or more. The heat treatment method of a silicon wafer using the horizontal heat treatment furnace in any one of Claims.

[9] 상기 제1 및 제2 보온 블록(18A, 18B)의 직경이, 상기 복수매의 실리콘 웨이퍼의 직경과 동일한, 상기 [1]∼[8] 중 어느 한 항에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.[9] The horizontal heat treatment furnace according to any one of [1] to [8], wherein the diameters of the first and second insulating blocks 18A and 18B are the same as the diameters of the plurality of silicon wafers. A method of heat treatment of silicon wafers.

[10] 상기 제1 및 제2 보온 블록(18A, 18B)의, 상기 로심관(12)의 중심축(X)을 따른 폭이, 40∼75㎜의 범위 내인, 상기 [1]∼[9] 중 어느 한 항에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.[10] The above [1] to [9], wherein the width along the central axis X of the furnace core tube 12 of the first and second heat insulating blocks 18A and 18B is in the range of 40 to 75 mm. ], a silicon wafer heat treatment method using the horizontal heat treatment furnace according to any one of the preceding claims.

[11] 상기 [1]∼[10] 중 어느 한 항에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법을 포함하는, 실리콘 웨이퍼의 제조 방법.[11] A method for producing a silicon wafer, comprising the method for heat treatment of a silicon wafer using the horizontal heat treatment furnace according to any one of [1] to [10].

본 발명의 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법에 의하면, 웨이퍼 설치 영역의 온도 균일화를 위해 설치하는 보온 블록의 부근에 배치되는 실리콘 웨이퍼의 금속 오염을 억제할 수 있다.According to the heat treatment method of a silicon wafer using the horizontal heat treatment furnace of the present invention, it is possible to suppress metal contamination of the silicon wafer disposed in the vicinity of the heat insulating block provided for temperature uniformity of the wafer installation area.

도 1은 비교예에 의한 실리콘 웨이퍼의 열처리 방법을 설명하기 위한, 횡형 열처리로(100)의 종단면도이다.
도 2는 본 발명의 일 실시 형태에 의한 실리콘 웨이퍼의 열처리 방법을 설명하기 위한, 횡형 열처리로(100)의 종단면도이다.
도 3의 (A)는, 보트(16)의 로 중심축(X)에 수직인 단면도이고, (B)는, 도 2의 I-I 단면도이다.
도 4는 비교예 1, 2 및 발명예 1∼4에 있어서의 열처리 후의 실리콘 웨이퍼의 Fe 오염량을 나타내는 그래프이다.1 is a longitudinal cross-sectional view of a horizontal heat treatment furnace 100 for explaining a method for heat treatment of a silicon wafer according to a comparative example.
2 is a longitudinal cross-sectional view of a horizontal heat treatment furnace 100 for explaining a method for heat treatment of a silicon wafer according to an embodiment of the present invention.
Fig. 3A is a cross-sectional view perpendicular to the furnace central axis X of the boat 16, and Fig. 3B is a cross-sectional view II in Fig. 2 .
4 is a graph showing the amount of Fe contamination in the silicon wafer after heat treatment in Comparative Examples 1 and 2 and Inventive Examples 1-4.

(발명을 실시하기 위한 형태)(Form for implementing the invention)

우선, 도 1 및 도 2를 참조하여, 본 발명의 실시 형태 및 비교예에 의한 실리콘 웨이퍼의 열처리 방법에 공통으로 이용되는 횡형 열처리로(100)의 구조에 대해서 설명한다. 횡형 열처리로(100)는, 로심관(12) 및 히터(14)를 갖는다.First, with reference to FIG. 1 and FIG. 2, the structure of the lateral heat processing furnace 100 commonly used for the heat processing method of the silicon wafer by embodiment and comparative example of this invention is demonstrated. The horizontal heat treatment furnace 100 includes a furnace core tube 12 and a heater 14 .

로심관(12)은, 횡방향의 중심축(X)을 갖는 원통 형상의 관이다. 로심관(12)의 한쪽의 단부에는 덮개(12A)가 형성되고, 다른 한쪽의 단부에는 가스 도입구(12B)가 형성된다. 또한, 로심관(12)의 덮개(12A) 부근의 로벽에는, 가스 배기구(12C)가 형성되어 있다. 로심관(12)(관 본체)의 내경은, 일반적으로 160∼360㎜의 범위 내이다. 로심관(12)의 재질은, 석영, 탄화 규소(SiC) 등으로 이루어지는 것으로 할 수 있다.The furnace core tube 12 is a cylindrical tube which has the central axis X of a lateral direction. A lid 12A is formed at one end of the furnace core tube 12, and a gas inlet 12B is formed at the other end. In addition, a gas exhaust port 12C is formed in the furnace wall in the vicinity of the lid 12A of the furnace core tube 12 . The inner diameter of the furnace core tube 12 (pipe main body) exists in the range of 160-360 mm generally. The material of the furnace core tube 12 may be made of quartz, silicon carbide (SiC), or the like.

히터(14)는, 로심관(12)의 주위에 위치하여, 로심관(12)을 가열한다. 히터(14)는, 로심관(12)의 중앙부에 배치되는 메인 히터와, 그의 양측으로 배치되는 2대의 보조 히터로 구성되어도 좋다.The heater 14 is positioned around the furnace core tube 12 and heats the furnace core tube 12 . The heater 14 may be comprised by the main heater arrange|positioned in the center part of the furnace core tube 12, and the two auxiliary|assistant heaters arrange|positioned at the both sides.

도 1 및 도 2에 나타내는 바와 같이, 본 명세서에 있어서, 로심관(12)의 덮개(12A)에 가까운 쪽을 「로구측(爐口側)(H)」으로 하고, 로심관(12)의 가스 도입구(12B)에 가까운 쪽을 「로안쪽측(爐奧側)(S)」으로 표기한다.1 and 2 , in this specification, the side closer to the lid 12A of the furnace core tube 12 is referred to as "the furnace mouth side H", and the The side closer to the gas inlet 12B is denoted as "furnace back side S".

또한, 도 1 및 도 2에는 나타내고 있지 않지만, 로심관(12)의 주위에, 횡방향의 중심축을 갖는 원통 형상으로 석영, 탄화 규소(SiC) 등으로 이루어지는 균열관을 배치하고, 균열관의 내부에 로심관(12)이 위치하도록 해도 좋다. 그 경우, 히터(14)는, 로심관(12) 및 균열관의 주위에 위치하고, 히터(14)에 의해 균열관 및 로심관(12)이 가열된다.Although not shown in FIGS. 1 and 2, a crack pipe made of quartz, silicon carbide (SiC), etc. is disposed around the furnace core pipe 12 in a cylindrical shape having a central axis in the lateral direction, and the inside of the crack pipe You may make it the furnace core tube 12 located. In that case, the heater 14 is positioned around the furnace core pipe 12 and the crack pipe, and the crack pipe and the furnace core pipe 12 are heated by the heater 14 .

본 발명의 실시 형태에 의한 실리콘 웨이퍼의 열처리 방법에서는, 실리콘 웨이퍼에 열처리를 실시할 때에, 보트(16)에 복수매의 실리콘 웨이퍼를 나열하여 올려놓아 웨이퍼군을 형성하고, 로심관(12)의 덮개(12A)를 열어, 로심관(12)의 로구측(H)으로부터 보트(16)를 로심관(12) 내에 넣는다. 그 후, 로심관(12)의 덮개(12A)를 닫는다.In the heat treatment method of a silicon wafer according to an embodiment of the present invention, when heat treatment is performed on a silicon wafer, a plurality of silicon wafers are placed in a row on a boat 16 to form a wafer group, and The lid 12A is opened, and the boat 16 is put in the furnace core tube 12 from the furnace mouth side H of the furnace core tube 12 . Thereafter, the lid 12A of the furnace core tube 12 is closed.

그 후, 가스 도입구(12B)로부터 로심관(12) 내에 가스를 도입하고, 가스 배기구(12C)로부터 당해 가스를 배기하면서, 히터(14)에 의해 로심관(12)을 가열함으로써, 복수매의 실리콘 웨이퍼(웨이퍼군(WF))에 열처리를 실시한다. 표층에 부착한 도펀트를 실리콘 웨이퍼의 내부에 확산시키는 드라이브인 공정을 행하는 경우, 로심관(12) 내에 도입되는 가스는, 미량의 산소(0.1∼2체적％)를 포함하고, 잔부가 Ar로 이루어지는 조성을 갖는다. 로심관(12)의 외부에 위치하는 펌프에 의해, 가스 배기구(12C)를 통하여 로심관(12) 내의 가스를 강제 흡인함으로써, 로심관(12) 내의 분위기 가스가 가스 배기구(12C)를 통하여 배출된다. 그 결과, 로심관(12) 내에는, 로안쪽측(S)으로부터 로구측(H)을 향하여 분위기 가스의 흐름이 생긴다. 드라이브인 공정의 경우, 로심관(12) 내의 분위기 온도는 1200∼1350℃의 범위로 할 수 있고, 이 범위의 온도로 10∼250시간 보존유지(保持)할 수 있다.Thereafter, gas is introduced into the furnace core tube 12 from the gas inlet 12B and the gas is exhausted from the gas exhaust port 12C, while heating the furnace core tube 12 with a heater 14 to heat a plurality of sheets. of the silicon wafer (wafer group (WF)) is subjected to heat treatment. When the drive-in process of diffusing the dopant adhering to the surface layer into the inside of the silicon wafer is performed, the gas introduced into the furnace core tube 12 contains a trace amount of oxygen (0.1 to 2 vol%), the balance being Ar has a composition. By forcibly sucking the gas in the furnace core tube 12 through the gas exhaust port 12C by a pump located outside the furnace core tube 12, the atmospheric gas in the furnace core tube 12 is discharged through the gas exhaust port 12C. do. As a result, in the furnace core tube 12, the flow of atmospheric gas arises toward the furnace opening side H from the furnace back side S. In the case of a drive-in process, the atmospheric temperature in the furnace core tube 12 can be made into the range of 1200-1350 degreeC, and it can preserve|maintain at the temperature of this range for 10-250 hours.

보트(16)는, 도 1 및 도 2에 더하여, 도 3(A)를 참조하여, 반원통형의 오목부로 이루어지는 포켓(16A)을 갖고, 여기에 복수매의 실리콘 웨이퍼가 수납된다. 보트(16)는, 그의 길이 방향이 로심관(12)의 중심축(X) 방향과 일치하도록 로심관(12) 내에 배치된다. 도 3(A)에 나타내는 바와 같이, 보트(16)의 길이 방향에 수직인 포켓(16A)의 단면 형상은, 수용하는 실리콘 웨이퍼의 반경과 동일한 곡률 반경을 갖는 반원 형상이고, 예를 들면 실리콘 웨이퍼의 직경이 150㎜인 경우에는, 당해 곡률 반경은 75㎜가 된다. 보트(16)의 재질은, 탄화 규소(SiC)로 이루어지는 것으로 할 수 있다.The boat 16 has a pocket 16A formed of a semi-cylindrical recess with reference to Fig. 3A in addition to Figs. 1 and 2, in which a plurality of silicon wafers are accommodated. The boat 16 is arranged in the furnace core tube 12 so that the longitudinal direction thereof coincides with the direction of the central axis X of the furnace core tube 12 . As shown in Fig. 3(A), the cross-sectional shape of the pocket 16A perpendicular to the longitudinal direction of the boat 16 is a semicircular shape having the same radius of curvature as the radius of the silicon wafer to be accommodated, for example, a silicon wafer. When the diameter of is 150 mm, the radius of curvature is 75 mm. The material of the boat 16 may be made of silicon carbide (SiC).

본 발명의 실시 형태에 의한 실리콘 웨이퍼의 열처리 방법에서는, 로심관(12) 내에 보트(16)를 배치할 때에, 이하의 (A)∼(C)의 상태를 충족하도록 한다.In the silicon wafer heat treatment method according to the embodiment of the present invention, when the boat 16 is disposed in the furnace core tube 12, the following conditions (A) to (C) are satisfied.

(A) 우선, 도 1 및 도 2에 나타내는 바와 같이, 보트(16) 상에, 주면이 로심관(12)의 중심축(X)에 직교하도록, 동일 직경의 복수매의 실리콘 웨이퍼가 나열되어, 웨이퍼군(WF)을 형성한다. 복수매의 실리콘 웨이퍼의 나열 방법은, 각 웨이퍼가 쓰러지지 않도록 배치되는 한 특별히 한정되지 않는다. 예를 들면, 1로트(예를 들면 50매)의 실리콘 웨이퍼를, 서로 인접하는 실리콘 웨이퍼의 주면끼리가 접하도록 나열할 수 있다. 도 1 및 도 2에서는, 4로트의 실리콘 웨이퍼를 배치하는 예를 나타내고 있다. 또한, 포켓(16A)의 길이 방향에 수직인 칸막이판(도시하지 않음)을 포켓(16A) 내에 등간격으로 형성함으로써, 각 로트의 실리콘 웨이퍼군(WF)이 쓰러지는 일 없이 포켓(16A) 내에 수납된다. 단, 이 나열 방법에 한정되는 일은 없고, 포켓(16A) 내에 수납하는 모든 실리콘 웨이퍼를, 서로 인접하는 실리콘 웨이퍼의 주면끼리가 접하도록 나열해도 좋다. 본 실시 형태에 있어서, 각 실리콘 웨이퍼의 하반분은 포켓(16A)에 접촉하여 지지되고, 상반분은 포켓(16A)의 상단보다도 상방에 위치하고, 즉 보트(16)보다도 상방에 위치한다. 단, 실리콘 웨이퍼가 포켓(16A)과 접촉하는 범위는, 각 웨이퍼의 직립이 저해되지 않는 한, 하반분에는 한정되지 않는다.(A) First, as shown in FIGS. 1 and 2 , a plurality of silicon wafers of the same diameter are arranged on the boat 16 so that the main surface is orthogonal to the central axis X of the furnace core tube 12 . , to form a wafer group WF. The method of arranging the plurality of silicon wafers is not particularly limited as long as the respective wafers are arranged so that they do not fall over. For example, one lot (for example, 50 sheets) of silicon wafers can be arranged so that main surfaces of adjacent silicon wafers are in contact with each other. 1 and 2, an example of arranging 4 lots of silicon wafers is shown. In addition, by forming partition plates (not shown) perpendicular to the longitudinal direction of the pocket 16A at equal intervals in the pocket 16A, the silicon wafer group WF of each lot is accommodated in the pocket 16A without collapsing. do. However, it is not limited to this arrangement|sequence method, You may line up all the silicon wafers accommodated in the pocket 16A so that the main surfaces of the silicon wafers adjacent to each other may contact each other. In the present embodiment, the lower half of each silicon wafer is supported in contact with the pocket 16A, and the upper half is located above the upper end of the pocket 16A, that is, above the boat 16 . However, the range in which the silicon wafer contacts the pocket 16A is not limited to the lower half as long as the uprightness of each wafer is not inhibited.

(B) 보트(16) 상의, 웨이퍼군(WF)보다도 로안쪽측(S)에, 웨이퍼군(WF)과 이간하여, 로심관(12)의 중심축(X)과 평행한 축을 갖는 원기둥 형상의 제1 보온 블록(18A)이 배치되고, 웨이퍼군(WF)보다도 로구측(H)에, 웨이퍼군(WF)과 이간하여, 로심관(12)의 중심축(X)과 평행한 축을 갖는 원기둥 형상의 제2 보온 블록(18B)이 배치된다. 이들 제1 및 제2 보온 블록(18A, 18B)이 없는 경우, 로심관(12) 내의 웨이퍼 설치 영역의 중심축(X) 방향 양단 부분에서 로 내 분위기 온도가 저하하여, 로심관(12) 내의 균열 길이가 짧아진다. 그 경우, 복수매의 실리콘 웨이퍼 중 양단 부분에 위치하는 실리콘 웨이퍼에서는, 불순물의 확산이 불충분해져 버린다. 이에 대하여, 제1 및 제2 보온 블록(18A, 18B)을 배치함으로써, 로심관(12) 내의 균열 길이를 길게 할 수 있어, 로심관(12) 내에서의 웨이퍼 설치 영역의 온도 균일화를 도모할 수 있다.(B) A columnar shape having an axis parallel to the central axis X of the furnace core tube 12 on the boat 16 on the furnace inner side S rather than the wafer group WF, spaced apart from the wafer group WF is disposed on the furnace mouth side H rather than the wafer group WF, is spaced apart from the wafer group WF, and has an axis parallel to the central axis X of the furnace core tube 12 The second heat insulating block 18B of a columnar shape is arrange|positioned. In the absence of these first and second heat insulating blocks 18A and 18B, the ambient temperature in the furnace decreases at both ends of the wafer installation region in the central axis X direction in the furnace core tube 12 , The crack length is shortened. In that case, the diffusion of impurities becomes insufficient in the silicon wafers positioned at both ends among the plurality of silicon wafers. On the other hand, by arranging the first and second heat insulating blocks 18A and 18B, the crack length in the furnace core tube 12 can be increased, and the temperature of the wafer installation area in the furnace core tube 12 can be uniformed. can

로심관(12) 내에서의 웨이퍼 설치 영역의 온도 균일화를 충분히 도모하는 관점에서, 제1 및 제2 보온 블록(18A, 18B)은, 실리콘으로 이루어지는 것이 바람직하다.It is preferable that the 1st and 2nd heat insulation blocks 18A and 18B consist of silicon from a viewpoint of fully aiming at the temperature uniformity of the wafer installation area|region in the furnace core tube 12. As shown in FIG.

또한, 동일한 관점에서, 제1 및 제2 보온 블록(18A, 18B)의 직경은, 웨이퍼군(WF)을 구성하는 복수매의 실리콘 웨이퍼의 직경과 동일한 것이 바람직하다. 예를 들면 실리콘 웨이퍼의 직경이 150㎜인 경우에는, 제1 및 제2 보온 블록(18A, 18B)의 직경도 150㎜인 것이 바람직하다. 본 실시 형태에서는, 도 3(B)에 나타내는 바와 같이, 제1 및 제2 보온 블록(18A, 18B)의 하반분은 포켓(16A)에 접촉하여 지지되고, 상반분은 포켓(16A)의 상단보다도 상방에 위치하고, 즉 보트(16)보다도 상방에 위치한다. 단, 제1 및 제2 보온 블록(18A, 18B)이 포켓(16A)과 접촉하는 범위는, 각 보온 블록의 직립이 저해되지 않는 한, 하반분에는 한정되지 않는다.In addition, from the same viewpoint, it is preferable that the diameters of the first and second heat insulating blocks 18A and 18B are the same as the diameters of a plurality of silicon wafers constituting the wafer group WF. For example, when the diameter of a silicon wafer is 150 mm, it is preferable that the diameter of 1st and 2nd thermal insulation block 18A, 18B is also 150 mm. In this embodiment, as shown to FIG.3(B), the lower half of 1st and 2nd heat insulation block 18A, 18B contacts and is supported by the pocket 16A, and an upper half is the upper end of the pocket 16A. It is located above the boat 16 , that is, located above the boat 16 . However, the range in which the 1st and 2nd heat insulation blocks 18A, 18B contact 16 A of pockets is not limited to the lower half, unless the uprightness of each heat insulation block is inhibited.

로심관(12) 내에서의 웨이퍼 설치 영역의 온도 균일화를 충분히 도모하는 관점에서, 제1 및 제2 보온 블록(18A, 18B)의, 로심관(12)의 중심축(X)을 따른 폭은, 40㎜ 이상인 것이 바람직하다. 다른 한편으로, 보온 블록이 지나치게 길면, 균열 길이 중에서 제품 처리의 영역이 적어지는 등 생산성이 나빠지기 때문에, 제1 및 제2 보온 블록(18A, 18B)의, 로심관(12)의 중심축(X)을 따른 폭은, 75㎜ 이하인 것이 바람직하다.From the viewpoint of sufficiently uniformizing the temperature of the wafer installation area in the furnace core tube 12 , the widths of the first and second heat insulating blocks 18A and 18B along the central axis X of the furnace core tube 12 are , it is preferable that it is 40 mm or more. On the other hand, if the heat insulating block is too long, productivity deteriorates such as a decrease in the area of product processing in the crack length, so the central axis ( It is preferable that the width along X) is 75 mm or less.

로심관(12)의 중심축(X)의 방향에 있어서의, 제1 보온 블록(18A)과 웨이퍼군(WF)의 거리(이간 거리) 및, 제2 보온 블록(18B)과 웨이퍼군(WF)의 거리(이간 거리)는, 5㎜ 이상인 것이 바람직하다. 당해 거리가 5㎜ 미만인 경우, 제품이 되는 웨이퍼군(WF)에 오염의 우려가 있기 때문이다. 또한, 당해 거리는 10㎜ 이하인 것이 바람직하다. 당해 거리가 10㎜ 초과인 경우, 제품이 되는 실리콘 웨이퍼의 설치수가 제한되어, 생산성이 저해되기 때문이다.The distance (separation distance) between the 1st heat insulating block 18A and the wafer group WF in the direction of the central axis X of the furnace core tube 12, and the 2nd heat insulating block 18B and the wafer group WF It is preferable that the distance (separation distance) of ) is 5 mm or more. It is because there exists a possibility of contamination in the wafer group WF used as a product when the said distance is less than 5 mm. Moreover, it is preferable that the said distance is 10 mm or less. It is because the number of installations of the silicon wafer used as a product is restrict|limited, and productivity is impaired when the said distance is more than 10 mm.

제1 및 제2 보온 블록(18A, 18B)에 관하여, 본 실시 형태에서는, 복수 배치의 열처리에 있어서, 교환이나 고청정도화 처리(불산과 질산의 혼산액 등에 의한 에칭 처리)를 하는 일 없이, 반복하여 동일한 보온 블록을 사용한다. 그 이유는, 이미 서술한 바와 같다. 그 경우, 보온 블록에는 로심관 등으로부터의 금속 오염이 서서히 축적된다고 생각된다. 제1 및 제2 보온 블록(18A, 18B)의 실리콘 중에 있어서, 적어도 Fe, Ni 및, Cu의 농도 중 어느 하나가 1×1011atoms/㎤ 이상이 되면, 혹은, 모든 전이 금속 원소의 농도가 각각 1×1011atoms/㎤ 이상이 되면, 보온 블록의 금속 오염이 우려된다. Regarding the first and second heat insulating blocks 18A and 18B, in the present embodiment, in the heat treatment of multiple batches, without replacement or high purity treatment (etching treatment with a mixed acid solution of hydrofluoric acid and nitric acid, etc.), Repeat using the same insulating block. The reason is as already described. In that case, it is thought that the metal contamination from a furnace core tube etc. accumulates gradually in an insulating block. In the silicon of the first and second insulating blocks 18A and 18B, at least any one of the concentrations of Fe, Ni, and Cu becomes 1×10 11 atoms/cm 3 or more, or the concentration of all transition metal elements is If each becomes 1×10 11 atoms/cm 3 or more, metal contamination of the insulating block is concerned.

이 경우, 도 1에 나타내는 비교예에 의한 실리콘 웨이퍼의 열처리 방법에서는, 복수 배치의 열처리에 있어서, 배치를 거침에 따라, 제1 및 제2 보온 블록(18A, 18B)으로부터 발생한 오염 금속을 포함하는 가스가, 보온 블록의 부근에 배치되는 실리콘 웨이퍼를 향하여 확산되어 공급되게 된다. 그 결과, 제1 및 제2 보온 블록(18A, 18B)의 부근에 배치되는 실리콘 웨이퍼도 금속 오염되어, 라이프타임값이 저하해 버린다. 소정값 이하의 라이프타임값의 실리콘 웨이퍼는 제품으로 할 수 없기 때문에, 제품 수율이 불충분해진다.In this case, in the heat treatment method of a silicon wafer according to the comparative example shown in FIG. 1, in the heat treatment of a plurality of batches, contaminating metal generated from the first and second heat insulating blocks 18A and 18B as the batches are processed. Gas is diffused and supplied toward the silicon wafer arrange|positioned in the vicinity of an insulating block. As a result, the silicon wafer arrange|positioned in the vicinity of 1st and 2nd heat insulation block 18A, 18B will also be metal-contaminated, and a lifetime value will fall. Since a silicon wafer with a lifetime value below a predetermined value cannot be made into a product, product yield becomes inadequate.

(C) 그래서, 본 발명에서는, 로심관(12)의 중심축(X) 방향에 있어서의 제1 및 제2 보온 블록(18A, 18B)의 양측으로, 고청정도의 더미 웨이퍼(20A, 20B, 20C, 20D)를 설치하는 것이 중요하다.(C) Therefore, in the present invention, on both sides of the first and second heat insulating blocks 18A and 18B in the central axis (X) direction of the furnace core tube 12, high-cleanliness dummy wafers 20A, 20B, It is important to install 20C, 20D).

그의 일 실시 형태를 도 2에 나타낸다. 도 2에 있어서, 보트(16) 상의, 제1 보온 블록(18A)보다도 로안쪽측(S)에 제1 더미 웨이퍼(20A)가, 제1 보온 블록(18A)과 웨이퍼군(WF)의 사이에 제2 더미 웨이퍼(20B)가, 제2 보온 블록(18B)과 웨이퍼군(WF)의 사이에 제3 더미 웨이퍼(20C)가, 제2 보온 블록(18B)보다도 로구측(H)에 제4 더미 웨이퍼(20D)가, 각각, 그의 주면이 로심관(12)의 중심축(X)에 직교하도록 배치되어 있다. 본 실시 형태에서는, 제1 보온 블록(18A)으로부터 발생하는 오염 금속을 포함하는 가스는, 제1 및 제2 더미 웨이퍼(20A, 20B)에 의해 차단되기 때문에, 웨이퍼군(WF)을 향하여 공급되기 어려워진다. 또한, 제2 보온 블록(18B)으로부터 발생하는 오염 금속을 포함하는 가스는, 제3 및 제4 더미 웨이퍼(20C, 20D)에 의해 차단되기 때문에, 웨이퍼군(WF)을 향하여 공급되기 어려워진다. 그 결과, 제1 및 제2 보온 블록(18A, 18B)의 부근에 배치되는 실리콘 웨이퍼의 금속 오염을 억제할 수 있다. 특히, 본 실시 형태에서는, 로심관(12)의 중심축(X) 방향에 있어서의 각 보온 블록(18A, 18B)의 양측으로, 더미 웨이퍼를 설치하는 것이 중요하다. 이에 따라, 각 보온 블록으로부터 발생하는 오염 금속을 포함하는 가스의 확산을 충분히 억제할 수 있다.One embodiment thereof is shown in FIG. 2 . In FIG. 2 , on the boat 16 , a first dummy wafer 20A is disposed on the furnace side S rather than the first heat insulating block 18A between the first heat insulating block 18A and the wafer group WF. The second dummy wafer 20B is disposed between the second heat insulating block 18B and the wafer group WF, and the third dummy wafer 20C is disposed on the furnace side H rather than the second heat insulating block 18B. Each of the four dummy wafers 20D is arranged so that the main surface thereof is orthogonal to the central axis X of the furnace core tube 12 . In the present embodiment, the gas containing the contaminating metal generated from the first insulating block 18A is blocked by the first and second dummy wafers 20A and 20B, so that the gas is supplied toward the wafer group WF. it gets difficult In addition, since the gas containing the contaminant metal generated from the second insulating block 18B is blocked by the third and fourth dummy wafers 20C and 20D, it becomes difficult to be supplied toward the wafer group WF. As a result, metal contamination of the silicon wafer arrange|positioned in the vicinity of 1st and 2nd heat insulation block 18A, 18B can be suppressed. In particular, in this embodiment, it is important to provide dummy wafers on both sides of each heat insulating block 18A, 18B in the central axis X direction of the furnace core tube 12 . Thereby, the diffusion of the gas containing the contaminant metal which generate|occur|produces from each heat insulating block can fully be suppressed.

오염 금속을 포함하는 가스의 확산을 보다 충분히 억제하는 관점에서, 로심관(12)의 중심축(X)의 방향에 있어서의, 제1 보온 블록(18A)과 제1 더미 웨이퍼(20A)의 거리, 제1 보온 블록(18A)과 제2 더미 웨이퍼(20B)의 거리, 제2 보온 블록(18B)과 제3 더미 웨이퍼(20C)의 거리 및, 제2 보온 블록(18B)과 제4 더미 웨이퍼(20D)의 거리는, 2㎜ 이하인 것이 바람직하다. 또한, 이들 거리는 「이간 거리」를 의미한다.The distance between the first insulating block 18A and the first dummy wafer 20A in the direction of the central axis X of the furnace core tube 12 from the viewpoint of more sufficiently suppressing the diffusion of the gas containing the contaminating metal , the distance between the first insulating block 18A and the second dummy wafer 20B, the distance between the second insulating block 18B and the third dummy wafer 20C, and the second insulating block 18B and the fourth dummy wafer 20B It is preferable that the distance of (20D) is 2 mm or less. In addition, these distances mean "separation distance".

오염 금속을 포함하는 가스의 확산을 더욱 충분히 억제하는 관점에서, 이들 거리는 0㎜인 것, 즉, 제1 및 제2 더미 웨이퍼(20A, 20B)는 제1 보온 블록(18A)과 접촉하고 있는 것이 바람직하고, 제3 및 제4 더미 웨이퍼(20C, 20D)는 제2 보온 블록(18B)과 접촉하고 있는 것이 바람직하다.From the viewpoint of further sufficiently suppressing the diffusion of the gas containing the contaminating metal, these distances are 0 mm, that is, the first and second dummy wafers 20A and 20B are in contact with the first insulating block 18A. Preferably, the third and fourth dummy wafers 20C and 20D are in contact with the second insulating block 18B.

또한, 제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)의 각각은, 1매의 더미 웨이퍼라도 좋고, 서로 간격을 두고 설치된 복수매(예를 들면 2∼3매)의 더미 웨이퍼라도 좋다. 제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)의 각각이 복수매의 더미 웨이퍼로 이루어지는 경우, 인접하는 더미 웨이퍼의 거리는 0∼2㎜의 범위 내로 하는 것이 바람직하다.In addition, each of the first to fourth dummy wafers 20A, 20B, 20C, and 20D may be a single dummy wafer, or may be a plurality of dummy wafers (for example, 2 to 3) provided at intervals from each other. good. When each of the first to fourth dummy wafers 20A, 20B, 20C, and 20D consists of a plurality of dummy wafers, the distance between adjacent dummy wafers is preferably within the range of 0 to 2 mm.

로심관(12) 내에서의 웨이퍼 설치 영역의 온도 균일화를 저해하지 않는 관점에서, 제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)는, 실리콘 웨이퍼인 것이 바람직하다.It is preferable that the first to fourth dummy wafers 20A, 20B, 20C, and 20D are silicon wafers from the viewpoint of not inhibiting the temperature uniformity of the wafer installation region in the furnace core tube 12 .

제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)의 두께는, 1∼5㎜의 범위 내인 것이 바람직하다. 1㎜ 미만인 경우, 더미 웨이퍼의 자립이 곤란해질 우려가 있고, 5㎜ 초과인 경우, 제품이 되는 실리콘 웨이퍼의 설치수가 제한되어, 생산성이 저해되기 때문이다.The thickness of the first to fourth dummy wafers 20A, 20B, 20C, and 20D is preferably within the range of 1 to 5 mm. If it is less than 1 mm, there is a fear that the self-supporting of the dummy wafer may become difficult, and if it is more than 5 mm, the number of silicon wafers used as a product is limited, and productivity is impaired.

제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)의 직경은, 제1 및 제2 보온 블록(18A, 18B)의 직경과 동일한 것이 바람직하다. 예를 들면, 제1 및 제2 보온 블록(18A, 18B)의 직경이 150㎜인 경우에는, 제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)의 직경도 150㎜인 것이 바람직하다. 본 실시 형태에서는, 도 3(B)에 나타내는 바와 같이, 각 더미 웨이퍼(20A, 20B, 20C, 20D)의 하반분은 포켓(16A)에 접촉하여 지지되고, 상반분은 포켓(16A)의 상단보다도 상방에 위치하고, 즉 보트(16)보다도 상방에 위치한다. 단, 각 더미 웨이퍼(20A, 20B, 20C, 20D)가 포켓(16A)과 접촉하는 범위는, 각 더미 웨이퍼의 직립이 저해되지 않는 한, 하반분에는 한정되지 않는다.The diameters of the first to fourth dummy wafers 20A, 20B, 20C, and 20D are preferably the same as the diameters of the first and second heat insulating blocks 18A and 18B. For example, when the diameters of the first and second insulating blocks 18A and 18B are 150 mm, it is preferable that the diameters of the first to fourth dummy wafers 20A, 20B, 20C, and 20D are also 150 mm. . In the present embodiment, as shown in Fig. 3B, the lower half of each dummy wafer 20A, 20B, 20C, and 20D is supported in contact with the pocket 16A, and the upper half is the upper end of the pocket 16A. It is located above the boat 16 , that is, located above the boat 16 . However, the range in which each of the dummy wafers 20A, 20B, 20C, and 20D comes into contact with the pocket 16A is not limited to the lower half as long as the uprightness of each dummy wafer is not inhibited.

보온 블록(18A, 18B)의 부근에 배치되는 실리콘 웨이퍼의 금속 오염을 막는 관점에서, 제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)는, 고청정도일 필요가 있고, 구체적으로는, Fe의 농도가 1×1011atoms/㎤ 미만이고, Ni 및 Cu의 농도가 각각 5×1010atoms/㎤ 미만일 필요가 있고, 보다 바람직하게는 Fe, Ni 및 Cu의 농도가 각각 5×1010atoms/㎤ 미만이고, 더욱 바람직하게는 모든 전이 금속 원소의 농도가 각각 5×1010atoms/㎤ 미만이고, 가장 바람직하게는 모든 전이 금속 원소의 농도가 각각 1×1010atoms/㎤ 미만이다.From the viewpoint of preventing metal contamination of the silicon wafer disposed in the vicinity of the insulating blocks 18A and 18B, the first to fourth dummy wafers 20A, 20B, 20C, and 20D need to have a high degree of cleanliness, specifically , the concentration of Fe needs to be less than 1×10 11 atoms/cm 3 , the concentrations of Ni and Cu need to be respectively less than 5×10 10 atoms/cm 3 , and more preferably, the concentrations of Fe, Ni and Cu are respectively 5×10 less than 10 atoms/cm 3 , more preferably the concentration of all transition metal elements is less than 5×10 10 atoms/cm 3 respectively, and most preferably the concentration of all transition metal elements is less than 1×10 10 atoms/cm 3 respectively .

보온 블록 및 더미 웨이퍼 중의 전이 금속 원소의 농도는, 보온 블록 및 더미 웨이퍼의 표층부를 산 등으로 용해하여, 용해액에 포함되는 원소 농도를 ICP-MS 등으로 측정함으로써, 구할 수 있다.The concentration of the transition metal element in the insulating block and the dummy wafer can be obtained by dissolving the surface layer portions of the insulating block and the dummy wafer with an acid or the like, and measuring the element concentration contained in the solution by ICP-MS or the like.

본 실시 형태에서는, 복수 배치의 열처리에 있어서, 제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)는 항상 고청정도일 필요가 있다. 그래서, 제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)는, 배치마다 고청정도의 더미 웨이퍼로 교환하거나, 배치마다 사용이 완료된 더미 웨이퍼에 전이 금속 원소를 제거하기 위한 고청정도화 처리를 실시한다. 구체적으로는, 불산과 질산의 혼산액 등에 의한 에칭 처리에 의해, 사용이 완료된 더미 웨이퍼로부터 전이 금속 원소를 제거한다. 이미 서술한 바와 같이, 제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)는, 제1 및 제2 보온 블록(18A, 18B)보다도 소(小) 사이즈이기 때문에, 고청정도화가 용이하다.In the present embodiment, in the heat treatment of a plurality of batches, the first to fourth dummy wafers 20A, 20B, 20C, and 20D must always have a high degree of cleanliness. Therefore, the first to fourth dummy wafers 20A, 20B, 20C, and 20D are replaced with high-cleanliness dummy wafers for each batch, or high-cleanliness processing for removing transition metal elements from used dummy wafers for each batch carry out Specifically, the transition metal element is removed from the used dummy wafer by etching using a mixed acid solution of hydrofluoric acid and nitric acid or the like. As described above, since the first to fourth dummy wafers 20A, 20B, 20C, and 20D are smaller in size than the first and second heat insulating blocks 18A and 18B, high cleanliness can be easily achieved. .

본 발명의 실시 형태에 의한 실리콘 웨이퍼의 제조 방법은, 상기의 본 발명의 실시 형태에 의한 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법을 포함하는 것을 특징으로 한다. 예를 들면, 일 실시 형태에 의한 실리콘 웨이퍼의 제조 방법은, 실리콘 웨이퍼 중에 인, 붕소 등의 도펀트를 열 확산하는 공정을 포함하고, 당해 공정은, 실리콘 웨이퍼의 표층에 도펀트를 부착시키는 공정(디포지션)과, 표층에 부착한 도펀트를 실리콘 웨이퍼의 내부에 확산시키는 공정(드라이브인)을 포함하고, 당해 드라이브인 공정에 있어서, 상기의 본 발명의 실시 형태에 의한 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법을 채용할 수 있다.A silicon wafer manufacturing method according to an embodiment of the present invention includes a silicon wafer heat treatment method using the horizontal heat treatment furnace according to the above-described embodiment of the present invention. For example, the method for manufacturing a silicon wafer according to an embodiment includes a step of thermally diffusing a dopant such as phosphorus or boron in the silicon wafer, the step of which is a step of attaching the dopant to the surface layer of the silicon wafer (D. position) and a step (drive-in) of diffusing a dopant adhering to the surface layer into the silicon wafer; A heat treatment method may be employed.

[실시예][Example]

도 1에 나타내는 구조를 갖는 횡형 열처리로를 준비했다. SiC로 이루어지는 로심관의 내경은 220㎜이다. 또한, 도 3(A)에 나타내는 구조의 보트를 준비했다. 보트의 포켓은, 반경이 75㎜인 반원통형의 오목부이다. 표층에 인 유리를 부착시킨 직경 150㎜의 p형 실리콘 웨이퍼를 1로트(50매) 준비하고, 주면이 로심관의 중심축에 직교하도록, 또한, 서로 인접하는 실리콘 웨이퍼의 주면끼리가 접하도록, 보트 상에 올려놓아, 웨이퍼군을 형성했다.A horizontal heat treatment furnace having the structure shown in Fig. 1 was prepared. The inner diameter of the furnace core tube made of SiC is 220 mm. Furthermore, a boat having the structure shown in Fig. 3(A) was prepared. The pocket of the boat is a semi-cylindrical recess with a radius of 75 mm. 1 lot (50 sheets) of p-type silicon wafers having a diameter of 150 mm with phosphorus glass adhered to the surface layer are prepared so that the main surfaces are perpendicular to the central axis of the furnace core tube, and the main surfaces of adjacent silicon wafers are in contact with each other; It was placed on a boat to form a wafer group.

보트 상의, 웨이퍼군보다도 로안쪽측(S)에, 웨이퍼군과 이간하여, 로심관의 중심축과 평행한 축을 갖는 원기둥 형상의 제1 보온 블록을 배치하고, 웨이퍼군보다도 로구측(H)에, 웨이퍼군과 이간하여, 로심관의 중심축과 평행한 축을 갖는 원기둥 형상의 제2 보온 블록을 배치했다. 각 보온 블록은, 직경 150㎜, 폭 40㎜의 원기둥 형상의 실리콘 블록이고, CZ법에 의해 제조한 단결정 실리콘 잉곳으로부터 잘라낸 것이다. 단, 각 보온 블록은, 이미 복수 배치의 열처리에 있어서 교환이나 세정을 하는 일 없이, 반복하여 사용된 것이다. 그 때문에, 동등의 조건으로 사용이 완료된 보온 블록에 대해서, 이미 서술한 방법으로 전이 금속 원소의 농도를 측정한 결과, Fe 농도는 2×1011atoms/㎤이고, Ni 농도는 1×1011atoms/㎤이고, Cu 농도는 5×1010atoms/㎤ 미만(Cu만 검출 하한값 미만)이었다.On the boat, a first heat insulating block in a cylindrical shape having an axis parallel to the central axis of the furnace core tube, separated from the wafer group, is disposed on the furnace inner side (S) rather than the wafer group, and on the furnace mouth side (H) rather than the wafer group , a second heat insulating block having a columnar shape having an axis parallel to the central axis of the furnace core tube was disposed apart from the wafer group. Each heat insulating block is a cylindrical silicon block with a diameter of 150 mm and a width of 40 mm, and cuts out from the single crystal silicon ingot manufactured by the CZ method. However, each heat insulating block is already used repeatedly in the heat processing of multiple batches, without replacing|exchanging or washing|cleaning. Therefore, as a result of measuring the concentration of the transition metal element by the method described above for the insulating block that has been used under the same conditions, the Fe concentration is 2×10 11 atoms/cm 3 , and the Ni concentration is 1×10 11 atoms /cm 3 , and the Cu concentration was less than 5×10 10 atoms/cm 3 (only Cu was less than the lower limit of detection).

도 2에 나타내는 제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)의 설치에 관하여, 이하와 같이 6개의 조건(비교예 1, 2 및 발명예 1∼4)을 채용했다. 제1 내지 제4 더미 웨이퍼는, CZ법에 의해 제조한 단결정 실리콘 잉곳으로부터 잘라낸, 직경 150㎜, 두께 1.2㎜의 실리콘 웨이퍼이고, 이에 대하여 이미 서술한 고청정도화 처리를 행한 것이다. 그 때문에, 각 더미 웨이퍼에 대해서, 이미 서술한 방법으로 전이 금속 원소의 농도를 측정한 결과, Fe 농도는 1×1011atoms/㎤ 미만, Ni 농도 및 Cu 농도는 각각 5×1010atoms/㎤ 미만으로, 각각이 측정의 검출 하한값 미만이었다.Regarding the installation of the first to fourth dummy wafers 20A, 20B, 20C, and 20D shown in FIG. 2 , six conditions (Comparative Examples 1 and 2 and Invention Examples 1-4) were employed as follows. The first to fourth dummy wafers are silicon wafers having a diameter of 150 mm and a thickness of 1.2 mm cut out from a single crystal silicon ingot manufactured by the CZ method, and have been subjected to the high cleanliness treatment described above. Therefore, for each dummy wafer, as a result of measuring the concentration of the transition metal element by the method described above, the Fe concentration was less than 1×10 11 atoms/cm 3 , the Ni concentration and the Cu concentration were 5×10 10 atoms/cm 3 , respectively. Below, each was below the lower detection limit of the measurement.

(비교예 1)(Comparative Example 1)

제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)는, 설치하지 않았다. 제1 보온 블록(18A)과 웨이퍼군(WF)의 거리 및, 제2 보온 블록(18B)과 웨이퍼군(WF)의 거리는, 모두 4.2㎜로 했다.The first to fourth dummy wafers 20A, 20B, 20C, and 20D were not provided. The distance between the first heat insulating block 18A and the wafer group WF and the distance between the second heat insulating block 18B and the wafer group WF were both 4.2 mm.

(비교예 2)(Comparative Example 2)

제1 및 제4 더미 웨이퍼(20A, 20D)는 설치하지 않고, 제2 및 제3 더미 웨이퍼(20B, 20C)만을, 각 1매 설치했다. 제2 더미 웨이퍼(20B)와 제1 보온 블록(18A)의 거리 및, 제3 더미 웨이퍼(20C)와 제2 보온 블록(18B)의 거리는, 0.1㎜로 했다. 제2 더미 웨이퍼(20B)와 웨이퍼군(WF)의 거리 및, 제3 더미 웨이퍼(20C)와 웨이퍼군(WF)의 거리는, 모두 4.2㎜로 했다. 따라서, 제1 보온 블록(18A)과 웨이퍼군(WF)의 거리 및, 제2 보온 블록(18B)과 웨이퍼군(WF)의 거리는, 0.1＋1.2＋4.2＝5.5㎜이다.The first and fourth dummy wafers 20A and 20D were not provided, and only the second and third dummy wafers 20B and 20C were provided, respectively. The distance between the second dummy wafer 20B and the first heat insulating block 18A and the distance between the third dummy wafer 20C and the second heat insulating block 18B were set to 0.1 mm. The distance between the second dummy wafer 20B and the wafer group WF and the distance between the third dummy wafer 20C and the wafer group WF were both 4.2 mm. Therefore, the distance between the first heat insulating block 18A and the wafer group WF and the distance between the second heat insulating block 18B and the wafer group WF are 0.1+1.2+4.2=5.5 mm.

(발명예 1)(Invention Example 1)

제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)를, 각 1매 설치했다. 제1 및 제2 더미 웨이퍼(20A, 20B)와 제1 보온 블록(18A)의 거리 및, 제3 및 제4 더미 웨이퍼(20C, 20D)와 제2 보온 블록(18B)의 거리는, 0.1㎜로 했다. 제2 더미 웨이퍼(20B)와 웨이퍼군(WF)의 거리 및, 제3 더미 웨이퍼(20C)와 웨이퍼군(WF)의 거리는, 모두 4.2㎜로 했다. 따라서, 제1 보온 블록(18A)과 웨이퍼군(WF)의 거리 및, 제2 보온 블록(18B)과 웨이퍼군(WF)의 거리는, 0.1＋1.2＋4.2＝5.5㎜이다.One each of the first to fourth dummy wafers 20A, 20B, 20C, and 20D was provided. The distance between the first and second dummy wafers 20A and 20B and the first insulating block 18A and the distance between the third and fourth dummy wafers 20C and 20D and the second insulating block 18B are 0.1 mm. did. The distance between the second dummy wafer 20B and the wafer group WF and the distance between the third dummy wafer 20C and the wafer group WF were both 4.2 mm. Therefore, the distance between the first heat insulating block 18A and the wafer group WF and the distance between the second heat insulating block 18B and the wafer group WF are 0.1+1.2+4.2=5.5 mm.

(발명예 2)(Invention Example 2)

제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)를, 각 2매 설치했다. 제1 보온 블록(18A)에 가장 가까운 제1 및 제2 더미 웨이퍼(20A, 20B)와 제1 보온 블록(18A)의 거리 및, 제2 보온 블록(18B)에 가장 가까운 제3 및 제4 더미 웨이퍼(20C, 20D)와 제2 보온 블록(18B)의 거리는, 0.1㎜로 했다. 인접하는 더미 웨이퍼 간의 거리도, 0.1㎜로 했다. 웨이퍼군에 가장 가까운 제2 더미 웨이퍼(20B)와 웨이퍼군(WF)의 거리 및, 웨이퍼군(WF)에 가장 가까운 제3 더미 웨이퍼(20C)와 웨이퍼군(WF)의 거리는, 모두 4.2㎜로 했다. 따라서, 제1 보온 블록(18A)과 웨이퍼군(WF)의 거리 및, 제2 보온 블록(18B)과 웨이퍼군(WF)의 거리는, (0.1＋1.2)×2＋4.2＝6.8㎜이다.Two first to fourth dummy wafers 20A, 20B, 20C, and 20D were provided respectively. The distance between the first and second dummy wafers 20A and 20B closest to the first insulating block 18A and the first insulating block 18A, and the third and fourth dummy closest to the second insulating block 18B The distance between the wafers 20C and 20D and the second heat insulating block 18B was set to 0.1 mm. The distance between adjacent dummy wafers was also set to 0.1 mm. The distance between the second dummy wafer 20B and the wafer group WF closest to the wafer group and the distance between the third dummy wafer 20C and the wafer group WF closest to the wafer group WF are both 4.2 mm. did. Accordingly, the distance between the first heat insulating block 18A and the wafer group WF and the distance between the second heat insulating block 18B and the wafer group WF are (0.1+1.2)×2+4.2=6.8 mm.

(발명예 3)(Invention Example 3)

제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)를, 각 3매 설치했다. 제1 보온 블록(18A)에 가장 가까운 제1 및 제2 더미 웨이퍼(20A, 20B)와 제1 보온 블록(18A)의 거리 및, 제2 보온 블록(18B)에 가장 가까운 제3 및 제4 더미 웨이퍼(20C, 20D)와 제2 보온 블록(18B)의 거리는, 0.1㎜로 했다. 인접하는 더미 웨이퍼 간의 거리도, 0.1㎜로 했다. 웨이퍼군에 가장 가까운 제2 더미 웨이퍼(20B)와 웨이퍼군(WF)의 거리 및, 웨이퍼군(WF)에 가장 가까운 제3 더미 웨이퍼(20C)와 웨이퍼군(WF)의 거리는, 모두 4.2㎜로 했다. 따라서, 제1 보온 블록(18A)과 웨이퍼군(WF)의 거리 및, 제2 보온 블록(18B)과 웨이퍼군(WF)의 거리는, (0.1＋1.2)×3＋4.2＝8.1㎜이다.Three first to fourth dummy wafers 20A, 20B, 20C, and 20D were provided, respectively. The distance between the first and second dummy wafers 20A and 20B closest to the first insulating block 18A and the first insulating block 18A, and the third and fourth dummy closest to the second insulating block 18B The distance between the wafers 20C and 20D and the second heat insulating block 18B was set to 0.1 mm. The distance between adjacent dummy wafers was also set to 0.1 mm. The distance between the second dummy wafer 20B and the wafer group WF closest to the wafer group and the distance between the third dummy wafer 20C and the wafer group WF closest to the wafer group WF are both 4.2 mm. did. Accordingly, the distance between the first heat insulating block 18A and the wafer group WF and the distance between the second heat insulating block 18B and the wafer group WF are (0.1+1.2)×3+4.2=8.1 mm.

(발명예 4)(Invention Example 4)

제1 내지 제4 더미 웨이퍼(20A, 20B, 20C, 20D)를, 각 3매 설치했다. 제1 보온 블록(18A)에 가장 가까운 제1 및 제2 더미 웨이퍼(20A, 20B)와 제1 보온 블록(18A)의 거리 및, 제2 보온 블록(18B)에 가장 가까운 제3 및 제4 더미 웨이퍼(20C, 20D)와 제2 보온 블록(18B)의 거리는, 0㎜로 했다. 인접하는 더미 웨이퍼 간의 거리는, 0.1㎜로 했다. 웨이퍼군에 가장 가까운 제2 더미 웨이퍼(20B)와 웨이퍼군(WF)의 거리 및, 웨이퍼군(WF)에 가장 가까운 제3 더미 웨이퍼(20C)와 웨이퍼군(WF)의 거리는, 모두 4.2㎜로 했다. 따라서, 제1 보온 블록(18A)과 웨이퍼군(WF)의 거리 및, 제2 보온 블록(18B)과 웨이퍼군(WF)의 거리는, (0.1＋1.2)×3－0.1＋4.2＝8.0㎜이다.Three first to fourth dummy wafers 20A, 20B, 20C, and 20D were provided, respectively. The distance between the first and second dummy wafers 20A and 20B closest to the first insulating block 18A and the first insulating block 18A, and the third and fourth dummy closest to the second insulating block 18B The distance between the wafers 20C and 20D and the second heat insulating block 18B was set to 0 mm. The distance between adjacent dummy wafers was set to 0.1 mm. The distance between the second dummy wafer 20B and the wafer group WF closest to the wafer group and the distance between the third dummy wafer 20C and the wafer group WF closest to the wafer group WF are both 4.2 mm. did. Accordingly, the distance between the first heat insulating block 18A and the wafer group WF and the distance between the second heat insulating block 18B and the wafer group WF are (0.1+1.2)×3-0.1+4.2=8.0 is mm.

비교예 1, 2 및 발명예 1∼4에 있어서, 보트를 로심관 내에 넣어, 드라이브인 공정의 열처리를 행했다. 로심관 내에 도입하는 가스는, 산소 0.5체적％를 포함하고, 잔부가 Ar로 이루어지는 조성으로 했다. 균열관 내의 분위기 온도는 1300℃로 하고, 이 온도로 230시간 보존유지했다.In Comparative Examples 1 and 2 and Inventive Examples 1 to 4, the boat was put in a furnace core tube and heat treatment was performed in the drive-in step. The gas introduced into the furnace core tube contained 0.5 vol% of oxygen and the balance was made of Ar. The atmospheric temperature in the crack tube was 1300 degreeC, and it preserve|maintained at this temperature for 230 hours.

[금속 오염량의 측정][Measurement of metal contamination amount]

열처리의 후, 모든 실리콘 웨이퍼 중 가장 로안쪽측의 실리콘 웨이퍼 및 가장 로구측의 실리콘 웨이퍼를 「모니터 웨이퍼」로 하고, 이들 모니터 웨이퍼의 Fe 농도를 SPV(Surface Photo-Voltage)법에 의해 측정했다. 결과를 도 1에 나타냈다.After the heat treatment, among all the silicon wafers, a silicon wafer on the farthest side of the furnace and a silicon wafer on the farthest side of the furnace were used as "monitor wafers", and the Fe concentration of these monitor wafers was measured by SPV (Surface Photo-Voltage) method. The results are shown in FIG. 1 .

도 1로부터 분명한 바와 같이, 발명예 1∼4에서는 비교예 1, 2보다도 Fe 오염량이 충분히 낮게 억제되어 있었다.As is clear from FIG. 1, in Invention Examples 1-4, the Fe contamination amount was suppressed sufficiently lower than Comparative Examples 1 and 2.

본 발명의 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법은, 실리콘 웨이퍼의 표층으로부터 내부로의 인, 붕소 등의 도펀트의 확산 열처리에 적합하게 적용할 수 있다.The silicon wafer heat treatment method using the horizontal heat treatment furnace of the present invention can be suitably applied to the diffusion heat treatment of dopants such as phosphorus and boron from the surface layer to the inside of the silicon wafer.

100 : 횡형 열처리로
12 : 로심관
12A : 덮개
12B : 가스 도입구
12C : 가스 배기구
14 : 히터
16 : 보트
16A : 포켓
18S : 제1 보온 블록
18H : 제2 보온 블록
20A : 제1 더미 웨이퍼
20B : 제2 더미 웨이퍼
20C : 제3 더미 웨이퍼
20D : 제4 더미 웨이퍼
S : 로안쪽측(가스 유입측)
H : 로구측(가스 유출측)
WF : 웨이퍼군(복수매의 실리콘 웨이퍼)
X : 로심관의 중심축100: lateral heat treatment furnace
12: Roshimwan
12A: cover
12B: gas inlet
12C: gas exhaust
14: heater
16 : Boat
16A: Pocket
18S: first insulating block
18H: 2nd insulating block
20A: first dummy wafer
20B: second dummy wafer
20C: third dummy wafer
20D: fourth dummy wafer
S: Furnace side (gas inlet side)
H: furnace side (gas outlet side)
WF: wafer group (multiple silicon wafers)
X: central axis of the core tube

Claims (11)

횡방향의 중심축을 갖는 원통 형상의 로심관(爐芯菅)과, 상기 로심관의 주위에 위치하여 상기 로심관을 가열하는 히터를 갖고, 상기 로심관의 한쪽의 단부에는 덮개가 형성되고, 상기 로심관의 다른 한쪽의 단부에는 가스 도입구가 형성되고, 상기 로심관의 상기 덮개의 부근의 로벽에 가스 배기구가 형성된 횡형 열처리로를 준비하고,
상기 로심관의 상기 덮개에 가까운 쪽을 로구측(爐口側)으로 하고, 상기 로심관의 상기 가스 도입구에 가까운 쪽을 로안쪽측(爐奧側)으로 했을 때, 상기 덮개를 열어, 상기 로심관 내에, 이하의 (A)∼(C)의 상태가 되도록 보트를 배치하고,
(A) 상기 보트 상에, 주면(主面)이 상기 로심관의 중심축에 직교하도록 복수매의 실리콘 웨이퍼가 나열되어, 웨이퍼군을 형성하고,
(B) 상기 보트 상의, 상기 웨이퍼군보다도 로안쪽측에, 상기 웨이퍼군과 이간하여, 상기 로심관의 중심축과 평행한 축을 갖는 원기둥 형상의 제1 보온 블록이 배치되고, 상기 웨이퍼군보다도 로구측에, 상기 웨이퍼군과 이간하여, 상기 로심관의 중심축과 평행한 축을 갖는 원기둥 형상의 제2 보온 블록이 배치되고,
(C) 상기 보트 상의, 상기 제1 보온 블록보다도 로안쪽측에 제1 더미 웨이퍼가, 상기 제1 보온 블록과 상기 웨이퍼군의 사이에 제2 더미 웨이퍼가, 상기 제2 보온 블록과 상기 웨이퍼군의 사이에 제3 더미 웨이퍼가, 상기 제2 보온 블록보다도 로구측에 제4 더미 웨이퍼가, 각각, 그의 주면이 상기 로심관의 중심축에 직교하도록 배치되고, 상기 제1 내지 제4 더미 웨이퍼는, Fe의 농도가 1×1011atoms/㎤ 미만이고, Ni 및 Cu의 농도가 각각 5×1010atoms/㎤ 미만이고,
상기 덮개를 닫고,
상기 가스 도입구로부터 상기 로심관 내에 가스를 도입하고, 상기 가스 배기구로부터 상기 가스를 배기하면서, 상기 히터에 의해 상기 로심관을 가열함으로써, 상기 복수매의 실리콘 웨이퍼에 열처리를 실시하는,
횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.a cylindrical furnace core tube having a central axis in the transverse direction, and a heater positioned around the furnace core tube to heat the furnace core tube, one end of the furnace core tube having a cover formed therein; preparing a horizontal heat treatment furnace in which a gas inlet is formed at the other end of the furnace core tube and a gas exhaust port is formed in a furnace wall in the vicinity of the lid of the furnace core tube;
When the side of the furnace core tube close to the lid is set to the furnace mouth side, and the side close to the gas inlet of the furnace core tube is set to the furnace inner side, the lid is opened and the In the furnace core tube, the boat is arranged so that the following conditions (A) to (C) may occur,
(A) a plurality of silicon wafers are arranged on the boat so that a main surface thereof is orthogonal to the central axis of the furnace core tube to form a wafer group;
(B) On the boat, on the inner side of the furnace from the wafer group, a columnar first insulating block having an axis parallel to the central axis of the furnace core tube and spaced apart from the wafer group is disposed, the furnace from the wafer group A second heat insulating block having a cylindrical shape having an axis parallel to the central axis of the furnace core tube is disposed on the spherical side, spaced apart from the wafer group,
(C) On the boat, a first dummy wafer is disposed on the furnace inner side of the first heat insulating block, a second dummy wafer is disposed between the first heat insulating block and the wafer group, and the second heat insulating block and the group of wafers a third dummy wafer and a fourth dummy wafer on the furnace mouth side of the second insulating block are arranged such that their main surfaces are orthogonal to the central axis of the furnace core tube, the first to fourth dummy wafers include , the concentration of Fe is less than 1×10 11 atoms/cm 3 , and the concentration of Ni and Cu is less than 5×10 10 atoms/cm 3 respectively,
close the cover,
heat-treating the plurality of silicon wafers by heating the furnace core tube with the heater while introducing gas into the furnace core tube from the gas inlet and exhausting the gas from the gas exhaust port;
A method for heat treatment of silicon wafers using a horizontal heat treatment furnace. 제1항에 있어서,
상기 로심관의 중심축의 방향에 있어서의, 상기 제1 보온 블록과 상기 웨이퍼군의 거리 및, 상기 제2 보온 블록과 상기 웨이퍼군의 거리가, 5㎜ 이상인, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.According to claim 1,
The distance between the first insulating block and the wafer group and the distance between the second insulating block and the wafer group in the direction of the central axis of the furnace core tube are 5 mm or more. Way. 제1항 또는 제2항에 있어서,
상기 로심관의 중심축의 방향에 있어서의, 상기 제1 보온 블록과 상기 제1 더미 웨이퍼의 거리, 상기 제1 보온 블록과 상기 제2 더미 웨이퍼의 거리, 상기 제2 보온 블록과 상기 제3 더미 웨이퍼의 거리 및, 상기 제2 보온 블록과 상기 제4 더미 웨이퍼의 거리가, 2㎜ 이하인, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.3. The method of claim 1 or 2,
In the direction of the central axis of the furnace core tube, the distance between the first insulating block and the first dummy wafer, the distance between the first insulating block and the second dummy wafer, and the second insulating block and the third dummy wafer The distance of and the distance between the second insulating block and the fourth dummy wafer are 2 mm or less, a method of heat treatment of a silicon wafer using a horizontal heat treatment furnace. 제3항에 있어서,
상기 로심관의 중심축의 방향에 있어서의, 상기 제1 보온 블록과 상기 제1 더미 웨이퍼의 거리, 상기 제1 보온 블록과 상기 제2 더미 웨이퍼의 거리, 상기 제2 보온 블록과 상기 제3 더미 웨이퍼의 거리 및, 상기 제2 보온 블록과 상기 제4 더미 웨이퍼의 거리가, 0㎜인, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.4. The method of claim 3,
In the direction of the central axis of the furnace core tube, the distance between the first insulating block and the first dummy wafer, the distance between the first insulating block and the second dummy wafer, and the second insulating block and the third dummy wafer A distance of and a distance between the second insulating block and the fourth dummy wafer are 0 mm, a method for heat treatment of a silicon wafer using a horizontal heat treatment furnace. 제1항 또는 제2항에 있어서,
상기 제1 내지 제4 더미 웨이퍼가 실리콘 웨이퍼인, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.3. The method of claim 1 or 2,
The first to fourth dummy wafers are silicon wafers, a method for heat treatment of a silicon wafer using a horizontal heat treatment furnace. 제1항 또는 제2항에 있어서,
상기 제1 내지 제4 더미 웨이퍼의 두께가 1∼5㎜의 범위 내인, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.3. The method of claim 1 or 2,
The thickness of the first to fourth dummy wafers is within the range of 1 to 5 mm, a method of heat treatment of a silicon wafer using a horizontal heat treatment furnace. 제1항 또는 제2항에 있어서,
상기 제1 내지 제4 더미 웨이퍼의 직경이, 상기 제1 및 제2 보온 블록의 직경과 동일한, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.3. The method of claim 1 or 2,
The first to fourth dummy wafers have the same diameter as the first and second heat insulating blocks, and a method for heat treating a silicon wafer using a horizontal heat treatment furnace. 제1항 또는 제2항에 있어서,
상기 제1 및 제2 보온 블록이, Fe, Ni 및, Cu의 농도 중 어느 하나가 1×1011atoms/㎤ 이상인 실리콘으로 이루어지는, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.3. The method of claim 1 or 2,
The heat treatment method of a silicon wafer using a horizontal heat treatment furnace, wherein the first and second insulating blocks are made of silicon in which any one of the concentrations of Fe, Ni and Cu is 1×10 11 atoms/cm 3 or more. 제1항 또는 제2항에 있어서,
상기 제1 및 제2 보온 블록의 직경이, 상기 복수매의 실리콘 웨이퍼의 직경과 동일한, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.3. The method of claim 1 or 2,
A silicon wafer heat treatment method using a horizontal heat treatment furnace, wherein the diameters of the first and second heat insulating blocks are the same as the diameters of the plurality of silicon wafers. 제1항 또는 제2항에 있어서,
상기 제1 및 제2 보온 블록의, 상기 로심관의 중심축을 따른 폭이, 40∼75㎜의 범위 내인, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.3. The method of claim 1 or 2,
The width along the central axis of the furnace core tube of the first and second insulating blocks is in the range of 40 to 75 mm, a method for heat treatment of a silicon wafer using a horizontal heat treatment furnace. 제1항 또는 제2항에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법을 포함하는, 실리콘 웨이퍼의 제조 방법.
The manufacturing method of a silicon wafer including the heat processing method of a silicon wafer using the horizontal heat processing furnace of Claim 1 or 2.
KR1020210130886A 2020-10-07 2021-10-01 Heat treatment method for silicon wafer using horizontal heat treatment furnace KR102518977B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2020-170121 2020-10-07
JP2020170121A JP7400683B2 (en) 2020-10-07 2020-10-07 Heat treatment method for silicon wafers using a horizontal heat treatment furnace

Publications (2)

Publication Number Publication Date
KR20220046480A true KR20220046480A (en) 2022-04-14
KR102518977B1 KR102518977B1 (en) 2023-04-05

Family

ID=80964392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210130886A KR102518977B1 (en) 2020-10-07 2021-10-01 Heat treatment method for silicon wafer using horizontal heat treatment furnace

Country Status (3)

Country Link
JP (1) JP7400683B2 (en)
KR (1) KR102518977B1 (en)
CN (1) CN114300379A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200219745A1 (en) * 2017-09-27 2020-07-09 Kokusai Electric Corporation Substrate processing apparatus and recording medium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385725A (en) 1989-08-30 1991-04-10 Shin Etsu Handotai Co Ltd Heat treatment of wafer
KR20070073771A (en) * 2004-10-13 2007-07-10 신에쯔 한도타이 가부시키가이샤 Annealed wafer manufacturing method and annealed wafer
KR20110136722A (en) * 2010-06-15 2011-12-21 도쿄엘렉트론가부시키가이샤 Support structure, processing container structure and processing apparatus
KR20190048278A (en) * 2017-10-31 2019-05-09 에스케이실트론 주식회사 Method for predicting thickness of oxide layer of silicon wafer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340597A (en) 2004-05-28 2005-12-08 Toshiba Ceramics Co Ltd Boat for silicon wafer heat treatment
JP2006005214A (en) 2004-06-18 2006-01-05 Sumco Corp Silicon wafer heat treatment method
JP2006049360A (en) 2004-07-30 2006-02-16 Denso Corp Heat treatment equipment
JP2007059606A (en) 2005-08-24 2007-03-08 Toshiba Ceramics Co Ltd Vertical wafer boat and vertical heat treatment furnace
EP4163425A1 (en) 2020-06-04 2023-04-12 Sumco Corporation Heat treatment method for silicon wafer using horizontal heat treatment furnace

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385725A (en) 1989-08-30 1991-04-10 Shin Etsu Handotai Co Ltd Heat treatment of wafer
KR20070073771A (en) * 2004-10-13 2007-07-10 신에쯔 한도타이 가부시키가이샤 Annealed wafer manufacturing method and annealed wafer
KR20110136722A (en) * 2010-06-15 2011-12-21 도쿄엘렉트론가부시키가이샤 Support structure, processing container structure and processing apparatus
KR20190048278A (en) * 2017-10-31 2019-05-09 에스케이실트론 주식회사 Method for predicting thickness of oxide layer of silicon wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200219745A1 (en) * 2017-09-27 2020-07-09 Kokusai Electric Corporation Substrate processing apparatus and recording medium
US11876010B2 (en) * 2017-09-27 2024-01-16 Kokusai Electric Corporation Substrate processing apparatus and recording medium

Also Published As

Publication number Publication date
KR102518977B1 (en) 2023-04-05
CN114300379A (en) 2022-04-08
JP2022061883A (en) 2022-04-19
JP7400683B2 (en) 2023-12-19

Similar Documents

Publication Publication Date Title
US20100148415A1 (en) Thermal treatment apparatus, method for manufacturing semiconductor device, and method for manufacturing substrate
TWI416657B (en) Vertical heat treatment with a crystal boat and the use of this crystal boat silicon wafer heat treatment method
KR20220046480A (en) Heat treatment method for silicon wafer using horizontal heat treatment furnace
EP4163425A1 (en) Heat treatment method for silicon wafer using horizontal heat treatment furnace
CN103038865A (en) Heat-treatment furnace
JP5069967B2 (en) Manufacturing method of heat treatment member
EP0164892B1 (en) Horizontal furnace apparatus
JP3285723B2 (en) Semiconductor heat treatment jig and surface treatment method thereof
JP2009152283A (en) Support tool for semiconductor substrate and method of manufacturing the same
JP2012224499A (en) Method for producing silicon core wire
JP5820917B2 (en) Method for producing polycrystalline silicon
JP2005223292A (en) High purification method of rapid thermal annealing jig for semiconductor
JP2007059606A (en) Vertical wafer boat and vertical heat treatment furnace
JP2002289537A (en) CVD-SiC HOLLOW VERTICAL WAFER BOAT
JPH1050613A (en) Epitaxial growth device
JPH1131639A (en) Semiconductor manufacturing apparatus
KR20140118905A (en) Silicon member and method of producing the same
JP2005328008A (en) Vertical boat for heat-treating semiconductor wafer, and heat treatment method
KR101001679B1 (en) A Rapid thermal processing apparatus for large-area
JP3913404B2 (en) Furnace and method for heat treating semiconductors
TWI606603B (en) Horizontal diffusion furnace and method for producing solar cell unit
JPH0385725A (en) Heat treatment of wafer
JP6322159B2 (en) Wafer boat and manufacturing method thereof
JP2010258235A (en) Heat treatment method for silicon wafer
JP2012094807A (en) Horizontal diffusion furnace and method for heat-treating semiconductor wafer using the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant