KR20220046079A - Fingerprint sensing substrate, fingerprint sensing module and display device comprising the same - Google Patents

Fingerprint sensing substrate, fingerprint sensing module and display device comprising the same Download PDF

Info

Publication number
KR20220046079A
KR20220046079A KR1020200129081A KR20200129081A KR20220046079A KR 20220046079 A KR20220046079 A KR 20220046079A KR 1020200129081 A KR1020200129081 A KR 1020200129081A KR 20200129081 A KR20200129081 A KR 20200129081A KR 20220046079 A KR20220046079 A KR 20220046079A
Authority
KR
South Korea
Prior art keywords
disposed
region
chip
fingerprint recognition
substrate
Prior art date
Application number
KR1020200129081A
Other languages
Korean (ko)
Inventor
이병률
최소희
한재흥
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020200129081A priority Critical patent/KR20220046079A/en
Publication of KR20220046079A publication Critical patent/KR20220046079A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14678Contact-type imagers

Abstract

According to an embodiment of the present invention, provided are a fingerprint recognition substrate and a fingerprint recognition module. The fingerprint recognition substrate of the present invention comprises: a substrate including a chip mounting area; a wiring pattern and a dummy pattern disposed on the substrate; and a protective layer disposed on the wiring pattern. The chip mounting area includes a first area where the wiring pattern is disposed and a second area where the dummy pattern is disposed. The fingerprint recognition module of the present invention comprises: a substrate including a first chip mounting area; a wiring pattern and a dummy pattern disposed on the substrate; a protective layer disposed on the wiring pattern; a first chip disposed on the first chip mounting area; and an adhesive layer disposed between the first chip and the wiring pattern. A separation area is disposed between the first chip and the substrate. Therefore, reliability and driving characteristics of the fingerprint recognition module can be improved.

Description

지문 인식 기판, 지문 인식 모듈 및 이를 포함하는 디스플레이 장치{FINGERPRINT SENSING SUBSTRATE, FINGERPRINT SENSING MODULE AND DISPLAY DEVICE COMPRISING THE SAME}A fingerprint recognition board, a fingerprint recognition module, and a display device including the same

실시에는 지문 인식 기판, 지문 인식 모듈 및 이를 포함하는 디스플레이 장치에 관한 것이다.The embodiment relates to a fingerprint recognition substrate, a fingerprint recognition module, and a display device including the same.

지문 센서를 포함하는 지문 인식 모듈은 인간의 손가락 지문을 감지하여 최근에는 스마트폰이나 태블릿 컴퓨터 등의 휴대용 전자기기에서 보안성을 강화하기 위한 수단으로 널리 사용되고 있다. A fingerprint recognition module including a fingerprint sensor is widely used as a means for enhancing security in portable electronic devices such as smartphones and tablet computers by detecting human fingerprints.

즉, 지문 인식 모듈을 통해 사용자 등록이나 보안 인증 절차를 거치도록 함으로써, 휴대용 전자기기에 저장된 데이터를 보호하고, 보안 사고를 미연에 방지할 수 있다. That is, data stored in the portable electronic device can be protected and a security incident can be prevented in advance by allowing a user registration or security authentication procedure to be performed through the fingerprint recognition module.

일반적으로 스마트폰의 전면 하단에는 버튼부 또는 터치부롤 구현되는 홈 키가 배치될 수 있다. 상기 홈 키는 스마트폰의 다양한 기능을 원터치 방식으로 구현하여, 사용 편의성을 향상시킬 수 있다. 한편, 태블릿 컴퓨터도 상기 스마트폰과 유사하게 본체의 전면 하단에 홈 키가 마련되어 있다. In general, a home key implemented as a button unit or a touch unit may be disposed on the lower front side of the smartphone. The home key implements various functions of a smartphone in a one-touch method, thereby improving ease of use. On the other hand, the tablet computer is provided with a home key on the front lower part of the main body similarly to the smart phone.

이와 같이, 스마트폰 및 태블릿 컴퓨터에서 홈 키는 휴대용 전자기기를 통해 설정된 동작을 구현하도록 해주는데, 일 예로 휴대용 전자기기의 사용 중 홈 키를 누르거나 터치하면 초기 화면으로 복귀하는 것과 같은 편의적인 기능을 제공한다.As such, the home key in smart phones and tablet computers implements the operation set through the portable electronic device. For example, when the home key is pressed or touched while the portable electronic device is in use, a convenient function such as returning to the initial screen is provided. to provide.

한편, 지문 인식 모듈은, 기판 위에 지문 센서와 ASIC(Application Specific Integrated Circuit)이 장착되는 구조를 갖는다. 그러나, 상기와 같은 지문인식 모듈은 메인보드와 직접 연결될 수 없다. 즉, 상기 지문 인식 모듈과 상기 메인보드 사이에는 인쇄회로기판이 요구된다.Meanwhile, the fingerprint recognition module has a structure in which a fingerprint sensor and an application specific integrated circuit (ASIC) are mounted on a substrate. However, the fingerprint recognition module as described above cannot be directly connected to the main board. That is, a printed circuit board is required between the fingerprint recognition module and the main board.

디스플레이부를 가지는 전자 디바이스는 복수의 인쇄회로기판이 요구됨에 따라, 두께가 증가되는 문제점이 있다. 또한, 복수의 인쇄회로기판의 크기는 디스플레이 장치의 소형화에 제약이 될 수 있다. 또한, 복수의 인쇄회로기판의 접합 불량은 디스플레이 장치의 신뢰성을 저하시킬 수 있다. An electronic device having a display has a problem in that a plurality of printed circuit boards are required, resulting in an increase in thickness. Also, the size of the plurality of printed circuit boards may be a constraint on miniaturization of the display device. In addition, poor bonding of the plurality of printed circuit boards may deteriorate the reliability of the display device.

한편, 지문인식모듈은 지문 인식 기판의 칩 실장 영역 상에 지문 센싱을 위한 칩을 실장하여 형성될 수 있다.Meanwhile, the fingerprint recognition module may be formed by mounting a chip for fingerprint sensing on a chip mounting area of a fingerprint recognition substrate.

이때, 상기 칩은 지문 센싱을 위한 진동 발생을 위해 칩과 지문 인식 기판 사이에 일정한 공간이 요구된다.In this case, the chip requires a certain space between the chip and the fingerprint recognition substrate to generate vibration for fingerprint sensing.

또한, 상기 칩과 지문 인식 기판을 접착할 때, 접착 물질이 칩 실장 영역 내부로 유입되는 경우, 외관 불량 및 센싱 불량이 발생하는 문제점이 있다.In addition, when the chip and the fingerprint recognition substrate are adhered, when the adhesive material flows into the chip mounting area, there is a problem in that an appearance defect and a sensing defect occur.

따라서, 상기와 같은 문제를 해소할 수 있는 새로운 구조의 지문 인식 기판, 지문 인식 모듈 및 이를 포함하는 디스플레이 장치가 요구된다.Accordingly, there is a need for a fingerprint recognition substrate, a fingerprint recognition module, and a display device including the same having a new structure capable of solving the above problems.

실시예는 향상된 신뢰성 및 지문 센싱 특성을 가지는 지문 인식 기판, 지문 인식 모듈 및 이를 포함하는 디스플레이 장치를 제공하고자 한다.SUMMARY An embodiment is to provide a fingerprint recognition substrate having improved reliability and fingerprint sensing characteristics, a fingerprint recognition module, and a display device including the same.

실시예에 따른 지문 인식 기판은, 칩 실장 영역을 포함하는 기판; 상기 기판 상에 배치되는 배선 패턴 및 더미 패턴; 및 상기 배선 패턴 상에 배치되는 보호층을 포함하고, 상기 칩 실장 영역은, 상기 배선 패턴이 배치되는 제 1 영역 및 상기 더미 패턴이 배치되는 제 2 영역을 포함한다.A fingerprint recognition substrate according to an embodiment includes: a substrate including a chip mounting region; a wiring pattern and a dummy pattern disposed on the substrate; and a protective layer disposed on the wiring pattern, wherein the chip mounting region includes a first region in which the wiring pattern is disposed and a second region in which the dummy pattern is disposed.

실시예에 따른 지문 인식 모듈은, 제 1 칩 실장 영역을 포함하는 기판; 상기 기판 상에 배치되는 배선 패턴 및 더미 패턴; 상기 배선 패턴 상에 배치되는 보호층; 상기 제 1 칩 실장 영역 상에 배치되는 제 1 칩; 상기 제 1 칩과 상기 배선 패턴 사이에 배치되는 접착층을 포함하고, 상기 제 1 칩과 상기 기판 사이에는 이격 영역이 배치된다.A fingerprint recognition module according to an embodiment includes: a substrate including a first chip mounting area; a wiring pattern and a dummy pattern disposed on the substrate; a protective layer disposed on the wiring pattern; a first chip disposed on the first chip mounting area; and an adhesive layer disposed between the first chip and the wiring pattern, and a spaced region is disposed between the first chip and the substrate.

실시예에 따른 지문 인식 기판 및 지문 인식 모듈은 지문 센서를 포함하는 제 1 칩이 실장되는 제 1 칩 실장 영역에 배치되는 더미 패턴을 포함할 수 있다.The fingerprint recognition board and the fingerprint recognition module according to the embodiment may include a dummy pattern disposed in a first chip mounting area on which a first chip including a fingerprint sensor is mounted.

상기 더미 패턴은 다양한 형상으로 형성되어, 상기 제 1 칩의 밀착력을 향상시키면서, 상기 제 1 칩의 신뢰성을 향상시킬 수 있다.The dummy pattern may be formed in various shapes to improve adhesion of the first chip and improve reliability of the first chip.

즉, 상기 더미 패턴의 면적을 다른 패턴에 비해 더 크게 형성하여, 접착층이 도포되는 영역을 크게 할 수 있고, 이에 따라, 접착층을 통해 접착되는 제 1 칩의 밀착력을 향상시킬 수 있다.That is, by forming the area of the dummy pattern to be larger than that of other patterns, the area to which the adhesive layer is applied can be enlarged, and thus, the adhesive force of the first chip adhered through the adhesive layer can be improved.

또한, 상기 더미 패턴에 가이드 패턴 및 가이드 홈 형상의 패턴을 형성하여 상기 더미 패턴에 도포되는 접착층이 상기 제 1 칩 실장 영역 내부로 이동하는 것을 최소화 할 수 있다.In addition, by forming a guide pattern and a guide groove-shaped pattern on the dummy pattern, it is possible to minimize movement of the adhesive layer applied to the dummy pattern into the first chip mounting area.

즉, 상기 제 1 칩을 본딩할 때 발생하는 압력에 의해 발생하는 상기 접착층의 퍼짐 현상에 따른 접착층의 흐름을 상기 가이드 패턴 및 상기 가이드 홈에 의해 제어함으로써, 상기 접착층이 본딩 공정 중 상기 제 1 칩의 하부 방향으로 유입되는 것을 방지할 수 있다.That is, by controlling the flow of the adhesive layer according to the spreading phenomenon of the adhesive layer caused by the pressure generated when the first chip is bonded by the guide pattern and the guide groove, the adhesive layer is the first chip during the bonding process. can be prevented from flowing in the downward direction of the

이에 따라, 상기 제 1 칩이 배치되는 영역 내부로 접착층이 유입되는 것을 방지하여 접착층에 따른 제 1 칩의 진동 동작 방해를 방지할 수 있으므로, 지문 인식 모듈의 신뢰성 및 구동 특성을 향상시킬 수 있다.Accordingly, it is possible to prevent the adhesive layer from flowing into the region where the first chip is disposed, thereby preventing the vibration operation of the first chip from being disturbed by the adhesive layer, thereby improving the reliability and driving characteristics of the fingerprint recognition module.

도 1은 실시예에 따른 지문 인식 기판이 적용되는 디스플레이 장치의 일 예를 설명하기 위한 도면이다.
도 2는 실시예에 따른 지문 인식 기판의 상면도를 도시한 도면이다.
도 3은 실시예에 따른 지문 인식 기판의 하면도를 도시한 도면이다.
도 4은 도 2의 A 영역의 확대로를 도시한 도면이다.
도 5는 도 4의 B-B' 영역의 개략적인 단면도를 도시한 도면이다.
도 6 및 도 7은 도 4의 제 2 영역을 확대하여 도시한 확대도이다.
도 8은 실시예에 따른 지문 인식 기판 상에 칩이 실장된 지문 인식 모듈의 확대도를 도시한 도면이다.
도 9 내지 도 11은 도 8의 C-C' 영역의 개략적인 단면도를 도시한 도면이다.
도 12는 제 1 칩 실장 영역에 배치되는 접착층의 열처리전 상태를 도시한 도면이다.
도 13은 제 1 칩 실장 영역에 배치되는 접착층의 열처리후 상태를 도시한 도면이다.
도 14는 도 13의 D 영역의 확대도를 도시한 도면이다.
도 15는 도 14의 E-E' 영역의 단면도를 도시한 도면이다.
도 16은 도 14의 F-F' 영역의 단면도를 도시한 도면이다.
도 17은 도 2의 G-G' 영역에서 칩이 실장된 단면도를 도시한 도면이다.
도 18은 실시예에 따른 지문 인식 모듈과 표시 패널 및 메인 보드의 접촉 관계를 도시한 도면이다.
도 19는 도 2의 G-G' 영역에서 칩이 실장된 다른 단면도를 도시한 도면이다.
도 20 내지 도 25는 지문 인식 모듈을 포함하는 다양한 디스플레이 장치의 도면들이다.
1 is a view for explaining an example of a display device to which a fingerprint recognition substrate according to an embodiment is applied.
2 is a diagram illustrating a top view of a fingerprint recognition substrate according to an embodiment.
3 is a diagram illustrating a bottom view of a fingerprint recognition substrate according to an embodiment.
FIG. 4 is a diagram illustrating an enlarged path of area A of FIG. 2 .
FIG. 5 is a schematic cross-sectional view of a region BB′ of FIG. 4 .
6 and 7 are enlarged views illustrating the second area of FIG. 4 .
8 is a diagram illustrating an enlarged view of a fingerprint recognition module in which a chip is mounted on a fingerprint recognition substrate according to an embodiment.
9 to 11 are schematic cross-sectional views of a region CC′ of FIG. 8 .
12 is a view illustrating a state before heat treatment of an adhesive layer disposed in a first chip mounting region.
13 is a view illustrating a state after heat treatment of an adhesive layer disposed in a first chip mounting area.
FIG. 14 is an enlarged view of area D of FIG. 13 .
15 is a diagram illustrating a cross-sectional view of an area EE′ of FIG. 14 .
FIG. 16 is a cross-sectional view of a region FF′ of FIG. 14 .
17 is a view showing a cross-sectional view in which a chip is mounted in a region GG′ of FIG. 2 .
18 is a diagram illustrating a contact relationship between a fingerprint recognition module, a display panel, and a main board according to an embodiment.
19 is a view showing another cross-sectional view in which a chip is mounted in a region GG′ of FIG. 2 .
20 to 25 are diagrams of various display devices including a fingerprint recognition module.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the technical spirit of the present invention is not limited to some of the described embodiments, but may be implemented in various different forms, and within the scope of the technical spirit of the present invention, one or more of the components may be selected between the embodiments. It can be used by combining or substituted with .

또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. In addition, terms (including technical and scientific terms) used in the embodiments of the present invention may be generally understood by those of ordinary skill in the art to which the present invention belongs, unless specifically defined and described explicitly. It may be interpreted as a meaning, and generally used terms such as terms defined in advance may be interpreted in consideration of the contextual meaning of the related art.

또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한개이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나이상을 포함할 수 있다. In addition, the terminology used in the embodiments of the present invention is for describing the embodiments and is not intended to limit the present invention. In this specification, the singular form may also include the plural form unless otherwise specified in the phrase, and when it is described as "at least one (or one or more) of A and (and) B, C", it can be combined with A, B, and C. It may include one or more of all possible combinations.

또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. In addition, in describing the components of the embodiment of the present invention, terms such as first, second, A, B, (a), (b), etc. may be used. These terms are only for distinguishing the component from other components, and are not limited to the essence, order, or order of the component by the term.

그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속'되는 경우도 포함할 수 있다. And, when it is described that a component is 'connected', 'coupled' or 'connected' to another component, the component is not only directly connected, coupled or connected to the other component, but also with the component It may also include a case of 'connected', 'coupled' or 'connected' due to another element between the other elements.

또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. In addition, when it is described as being formed or disposed on "above (above) or below (below)" of each component, the top (above) or bottom (below) is one as well as when two components are in direct contact with each other. Also includes a case in which another component as described above is formed or disposed between two components.

또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In addition, when expressed as “up (up) or down (down)”, it may include not only the upward direction but also the meaning of the downward direction based on one component.

이하, 도면들을 참조하여, 실시예에 따른 지문 인식 기판, 지문 인식 모듈 및 이를 포함하는 디스플레이 장치를 설명한다.Hereinafter, a fingerprint recognition substrate, a fingerprint recognition module, and a display device including the same according to an embodiment will be described with reference to the drawings.

도 1은 실시예에 따른 지문 인식 기판 및 지문 인식 모듈이 적용되는 디스플레이 장치의 일예를 도시한 도면이다.1 is a diagram illustrating an example of a display device to which a fingerprint recognition substrate and a fingerprint recognition module according to an embodiment are applied.

도 1을 참조하면, 실시예에 따른 지문 인식 기판 및 지문 인식 모듈은 스마트폰(10)에 적용될 수 있다.Referring to FIG. 1 , a fingerprint recognition substrate and a fingerprint recognition module according to an embodiment may be applied to a smartphone 10 .

상기 스마트폰은 화면 영역(AA) 및 베젤 영역(UA)을 포함할 수 있다. 또한, 상기 베젤 영역(UA)에는 홈 키(HK)가 배치될 수 있다. 상기 홈 키(HK)는 버튼부 또는 터치부로 구성될 수 있다. 그러나, 실시예는 이에 제한되지 않고, 상기 홈 키(HK)는 베젤 영역이 아닌 화면 영역에 배치될 수도 있다.The smartphone may include a screen area AA and a bezel area UA. Also, a home key HK may be disposed in the bezel area UA. The home key HK may be configured as a button unit or a touch unit. However, the embodiment is not limited thereto, and the home key HK may be disposed in a screen area other than the bezel area.

상기 지문 인식 기판 및 상기 지문 인식 모듈은 상기 홈 키(HK)와 중첩되는 위치에 배치될 수 있다. 즉, 상기 홈 키(HK) 영역에 배치되는 지문 인식 모듈에 사용자의 지문이 접촉되면, 상기 지문 인식 모듈에서 접촉되는 지문을 인식할 수 있다.The fingerprint recognition substrate and the fingerprint recognition module may be disposed at a position overlapping the home key HK. That is, when a user's fingerprint contacts the fingerprint recognition module disposed in the home key (HK) area, the fingerprint recognition module may recognize the contacted fingerprint.

이에 따라, 사용자는 상기 스마트 폰을 사용하면서, 상기 홈 키를 통해 스마트 폰의 잠금, 해체 등의 보안 기능을 이용할 수 있다.Accordingly, the user can use the security functions such as locking and disassembling the smart phone through the home key while using the smart phone.

이하. 도 2 내지 도 7을 참조하며, 실시예에 따른 지문 인식 기판을 설명한다.Below. 2 to 7 , a fingerprint recognition substrate according to an embodiment will be described.

도 2는 실시예에 따른 지문 인식 기판(1000)의 상면도를 도시한 도면이다.2 is a diagram illustrating a top view of the fingerprint recognition substrate 1000 according to the embodiment.

도 2를 참조하면, 실시예에 따른 지문 인식 기판(1000)은 복수의 칩 실장 영역들을 포함할 수 있다.Referring to FIG. 2 , the fingerprint recognition substrate 1000 according to the embodiment may include a plurality of chip mounting regions.

자세하게, 상기 지문 인식 기판(1000)은 제 1 칩 실장 영역(CMA1), 제 2 칩 실장 영역(CMA2) 및 제 3 칩 실장 영역(CMA3)을 포함할 수 있다.In detail, the fingerprint recognition substrate 1000 may include a first chip mounting area CMA1 , a second chip mounting area CMA2 , and a third chip mounting area CMA3 .

상기 제 1 칩 실장 영역(CMA1), 상기 제 2 칩 실장 영역(CMA2) 및 상기 제 3 칩 실장 영역(CMA3)은 상기 지문 인식 기판(1000)에서 서로 다른 위치에 배치될 수 있다. 즉, 상기 제 1 칩 실장 영역(CMA1), 상기 제 2 칩 실장 영역(CMA2) 및 상기 제 3 칩 실장 영역(CMA3)은 상기 지문 인식 기판(1000) 상에서 서로 이격하며 서로 다른 위치에 배치될 수 있다.The first chip mounting area CMA1 , the second chip mounting area CMA2 , and the third chip mounting area CMA3 may be disposed at different positions on the fingerprint recognition substrate 1000 . That is, the first chip mounting area CMA1 , the second chip mounting area CMA2 , and the third chip mounting area CMA3 may be disposed at different positions while being spaced apart from each other on the fingerprint recognition substrate 1000 . there is.

상기 제 1 칩 실장 영역(CMA1), 상기 제 2 칩 실장 영역(CMA2) 및 상기 제 3 칩 실장 영역(CMA3)에는 각각 서로 다른 기능을 하는 칩이 실장될 수 있다. 즉, 상기 제 1 칩 실장 영역(CMA1), 상기 제 2 칩 실장 영역(CMA2) 및 상기 제 3 칩 실장 영역(CMA3)은 상기 지문 인식 기판(1000)의 동일한 일면 상에 형성될 수 있다. Chips having different functions may be mounted in the first chip mounting area CMA1 , the second chip mounting area CMA2 , and the third chip mounting area CMA3 . That is, the first chip mounting area CMA1 , the second chip mounting area CMA2 , and the third chip mounting area CMA3 may be formed on the same surface of the fingerprint recognition substrate 1000 .

이에 따라, 복수의 칩들을 상기 지문 인식 기판(1000)의 동일한 일면 상에 배치할 수 있으므로, 지문 인식 모듈의 제조공정 효율을 향상시킬 수 있고, 지문 인식 모듈의 두께를 감소시킬 수 있다.Accordingly, since a plurality of chips can be disposed on the same surface of the fingerprint recognition substrate 1000 , the manufacturing process efficiency of the fingerprint recognition module can be improved and the thickness of the fingerprint recognition module can be reduced.

예를 들어, 상기 제 1 칩 실장 영역(CMA1)에는 지문 센서를 포함하는 제 1 칩이 실장될 수 있다. 자세하게, 상기 제 1 칩 실장 영역(CMA1)에는 초음파 지문 센서를 포함하는 제 1 칩이 실장될 수 있다.For example, a first chip including a fingerprint sensor may be mounted in the first chip mounting area CMA1 . In detail, a first chip including an ultrasonic fingerprint sensor may be mounted in the first chip mounting area CMA1 .

또한, 상기 제 2 칩 실장 영역(CMA2)에는 주문형 집적 회로(ASIC)을 포함하는 제 2 칩이 실장될 수 있다. 상기 주문형 집접 회로(ASIC)는 메인 보드를 통해 전달되는 제어 신호를 수신하여 상기 제1 칩에 전달하거나, 상기 제1 칩을 통해 획득된 신호를 아날로그 처리하여 상기 메인 보드로 전달할 수 있다. In addition, a second chip including an application specific integrated circuit (ASIC) may be mounted in the second chip mounting area CMA2 . The application specific integrated circuit (ASIC) may receive a control signal transmitted through a main board and transmit it to the first chip, or analog-process a signal obtained through the first chip and transmit it to the main board.

또한, 상기 제 3 칩 실장 영역(CMA3)에는 다이오드 칩, MLCC 칩, BGA 칩, 칩 콘덴서 중 적어도 하나를 포함하는 제 3 칩이 실장될 수 있다.In addition, a third chip including at least one of a diode chip, an MLCC chip, a BGA chip, and a chip capacitor may be mounted in the third chip mounting area CMA3 .

상기 지문 인식 기판(1000)은 휘어질 수 있다. 자세하게, 상기 지문 인식 기판(1000)은 폴딩축(FA)을 중심으로 일 방향으로 휘어질 수 있다. 예를 들어, 상기 폴딩축(FA)은 기 제 1 칩 실장 영역(CMA1)과 상기 제 2 칩 실장 영역(CMA2) 사이에 배치되고, 상기 지문 인식 기판(1000)은 상기 폴딩출(FA)을 중심으로 휘어질 수 있다.The fingerprint recognition substrate 1000 may be bent. In detail, the fingerprint recognition substrate 1000 may be bent in one direction about the folding axis FA. For example, the folding axis FA is disposed between the first chip mounting area CMA1 and the second chip mounting area CMA2 , and the fingerprint recognition substrate 1000 forms the folding protrusion FA. It can be bent around the center.

이에 따라, 상기 지문 인식 기판(1000)이 휘어진 후, 상기 제 1 칩 실장 영역(CMA1)은 상기 제 2 칩 실장 영역(CMA2) 및 상기 제 3 칩 실장 영역(CMA3)과 반대면에 배치될 수 있다. 또한, 상기 제 1 칩 실장 영역(CMA1) 상에 실장되는 제 1 칩과 상기 제 2 칩 실장 영역(CMA2) 및 상기 제 3 칩 실장 영역(CMA3) 상에 각각 실장되는 제 2 칩 및 제 3 칩은 각각 서로 다른 부재와 접착될 수 있다.Accordingly, after the fingerprint recognition substrate 1000 is bent, the first chip mounting area CMA1 may be disposed on a surface opposite to the second chip mounting area CMA2 and the third chip mounting area CMA3. there is. In addition, a first chip mounted on the first chip mounting area CMA1 , and a second chip and a third chip mounted on the second chip mounting area CMA2 and the third chip mounting area CMA3 , respectively may be bonded to different members, respectively.

상기 휘어지는 지문 인식 기판(1000)에 대해서는 이하에서 상세하게 설명한다.The curved fingerprint recognition substrate 1000 will be described in detail below.

한편, 상기 지문 센서를 포함하는 제 1 칩은 접착층을 통해 상기 제 1 칩 실장 영역(CMA1)에 본딩될 수 있다.Meanwhile, the first chip including the fingerprint sensor may be bonded to the first chip mounting area CMA1 through an adhesive layer.

도 4는 도 2의 A 영역의 확대도를 도시한 도면으로서, 제 1 칩이 실장되는 제 1 칩 실장 영역(CMA1)의 확대도를 도시한 도면이고, 도 5는 도 4의 B-B' 영역의 개략적인 단면도를 도시한 도면이다.FIG. 4 is an enlarged view of area A of FIG. 2 , and is an enlarged view of the first chip mounting area CMA1 in which the first chip is mounted, and FIG. 5 is an enlarged view of area B-B' of FIG. 4 . It is a drawing showing a schematic cross-sectional view.

도 4 및 도 5를 참조하면, 상기 지문 인식 기판(1000)은 기판(100) 및 상기 기판(100)의 일면 상에 형성되는 제 1 칩 실장 영역(CMA1)을 포함할 수 있다.4 and 5 , the fingerprint recognition substrate 1000 may include a substrate 100 and a first chip mounting area CMA1 formed on one surface of the substrate 100 .

또한, 상기 지문 인식 기판(1000)은 상기 기판(100) 상에 배치되는 배선 패턴(200) 및 상기 배선 패턴(200) 상에 배치되는 보호층(400)을 포함할 수 있다.In addition, the fingerprint recognition substrate 1000 may include a wiring pattern 200 disposed on the substrate 100 and a protective layer 400 disposed on the wiring pattern 200 .

상기 제 1 칩 실장 영역(CMA1)은 상기 배선 패턴(200)의 배치 여부에 따라 2개의 영역으로 구분될 수 있다. 자세하게, 상기 제 1 칩 실장 영역(CMA1)은 상기 배선 패턴(200)이 배치되는 제 1 영역(1A) 및 상기 배선 패턴(200)이 배치되지 않고, 상기 배선 패턴(200)과 이격하는 더미 패턴(500)이 배치되는 제 2 영역(2A)을 포함할 수 있다. 즉, 상기 제 1 영역(1A)은 상기 배선 패턴(200)이 배치되는 영역으로 정의될 수 있고, 상기 제 2 영역(2A)은 상기 더미 패턴(500)이 배치되는 영역으로 정의될 수 있다.The first chip mounting area CMA1 may be divided into two areas depending on whether the wiring pattern 200 is disposed. In detail, in the first chip mounting area CMA1 , the first area 1A in which the wiring pattern 200 is disposed and the wiring pattern 200 are not disposed and a dummy pattern spaced apart from the wiring pattern 200 . It may include a second region 2A in which 500 is disposed. That is, the first area 1A may be defined as an area in which the wiring pattern 200 is disposed, and the second area 2A may be defined as an area in which the dummy pattern 500 is disposed.

상기 제 2 영역(2A)은 상기 제 1 칩 실장 영역(CMA1)의 모서리 영역에 배치될 수 있다. 자세하게, 상기 제 2 영역(2A)은 상기 제 1 칩 실장 영역(CMA1)의 복수의 모서리 영역에 배치될 수 있다. 일례로, 상기 제 2 영역(2A)은 상기 제 1 칩 실장 영역(CMA1)의 4개의 모서리 영역에 배치될 수 있다. 이에 따라, 상기 제 2 영역(2A)은 서로 이격하여 배치되는 복수의 영역들을 포함할 수 있다. 따라서, 상기 제 2 영역(2A)들을 연결하는 가상의 연장선은 상기 제 1 칩 실장 영역(CMA1)을 둘러싸며 연결될 수 있다.The second area 2A may be disposed in a corner area of the first chip mounting area CMA1 . In detail, the second area 2A may be disposed in a plurality of corner areas of the first chip mounting area CMA1 . For example, the second area 2A may be disposed at four corner areas of the first chip mounting area CMA1 . Accordingly, the second area 2A may include a plurality of areas spaced apart from each other. Accordingly, an imaginary extension line connecting the second regions 2A may be connected to surround the first chip mounting region CMA1 .

도 6 및 도 7을 참조하면, 상기 제 2 영역(2A) 상에 배치되는 더미 패턴(500)은 다양한 형상으로 형성될 수 있다.6 and 7 , the dummy pattern 500 disposed on the second region 2A may be formed in various shapes.

도 6을 참조하면, 상기 더미 패턴(500)은 벌크 형상으로 형성될 수 있다. 자세하게, 상기 더미 패턴(500)은 상기 배선 패턴(200)과 동일한 물질을 포함하고, 일정한 면적을 가지는 벌크 형상으로 형성될 수 있다.Referring to FIG. 6 , the dummy pattern 500 may be formed in a bulk shape. In detail, the dummy pattern 500 may include the same material as the wiring pattern 200 and may be formed in a bulk shape having a predetermined area.

이에 따라, 상기 제 1 칩 실장 영역(CMA1)에 제 1 칩을 실장할 때, 접착층의 본딩 영역을 증가시킬 수 있다. 즉, 상기 더미 패턴(500)은 별도의 패턴이 형성되지 않고, 일정한 면적을 가지는 벌크 형상으로 형성되므로, 상기 접착층은 상기 더미 패턴에서의 접촉 면적이 증가될 수 있다.Accordingly, when the first chip is mounted on the first chip mounting area CMA1 , the bonding area of the adhesive layer may be increased. That is, since the dummy pattern 500 is not formed in a separate pattern but is formed in a bulk shape having a constant area, the contact area of the adhesive layer in the dummy pattern may be increased.

이에 따라, 상기 접착층의 접촉 면적을 증가시켜, 상기 접착층의 접착력을 증가시킬 수 잇으므로, 상기 제 1 칩의 밀착력을 향상시킬 수 있다.Accordingly, by increasing the contact area of the adhesive layer, the adhesive force of the adhesive layer can be increased, and thus the adhesive force of the first chip can be improved.

또는, 도 7을 참조하면, 상기 더미 패턴(500)은 패턴을 포함할 수 있다. 자세하게, 상기 더미 패턴(500)은 적어도 일 방향으로 연장하고, 서로 이격하는 복수의 가이드 패턴(510)을 포함할 수 있다. 상기 가이드 패턴(510)은 서로 이격하며 배치되고, 이에 따라, 상기 가이드 패턴(510) 사이에는 가이드 홈(520)이 배치될 수 있다. 즉, 상기 가이드 패턴(510)은 상기 배선 패턴(200)과 동일한 물질이 배치되는 영역일 수 있고, 상기 가이드 홈(520)은 상기 기판(100)의 제 1 면(1S)이 노출되는 영역일 수 있다.Alternatively, referring to FIG. 7 , the dummy pattern 500 may include a pattern. In detail, the dummy pattern 500 may include a plurality of guide patterns 510 extending in at least one direction and spaced apart from each other. The guide patterns 510 are disposed to be spaced apart from each other, and accordingly, a guide groove 520 may be disposed between the guide patterns 510 . That is, the guide pattern 510 may be an area in which the same material as that of the wiring pattern 200 is disposed, and the guide groove 520 may be an area in which the first surface 1S of the substrate 100 is exposed. can

상기 가이드 패턴(510)은 서로 연결될 수 있다. 즉, 상기 가이드 패턴(510)은 상기 가이드 패턴(510)의 일단에 배치되는 연결부(530)를 통해 서로 연결될 수 있다. The guide patterns 510 may be connected to each other. That is, the guide pattern 510 may be connected to each other through a connection part 530 disposed at one end of the guide pattern 510 .

상기 더미 패턴(500)은 상기 가이드 패턴(510) 및 상기 가이드 홈(520)을 통해 상기 더미 패턴(500) 상에 배치되는 접착층의 흐름을 제어할 수 있다. 즉, 상기 더미 패턴(500) 상에 배치되는 상기 가이드 홈(520)이 연장하는 방향으로 접착층의 흐름을 제어할 수 있다.The dummy pattern 500 may control the flow of the adhesive layer disposed on the dummy pattern 500 through the guide pattern 510 and the guide groove 520 . That is, the flow of the adhesive layer in a direction in which the guide groove 520 disposed on the dummy pattern 500 extends may be controlled.

상기 가이드 패턴(510), 상기 가이드 홈(520) 및 이에 따른 접착층의 흐름에 대해서는 이하의 지문 인식 모듈에 대한 설명에서 상세하게 설명한다.The guide pattern 510 , the guide groove 520 , and the flow of the adhesive layer will be described in detail in the following description of the fingerprint recognition module.

도 5를 참조하면, 상기 기판(100)은 상기 배선 패턴(200) 및 보호층(400)을 지지할 수 있다. 즉, 상기 기판(100)은 지지 기판일 수 있다.Referring to FIG. 5 , the substrate 100 may support the wiring pattern 200 and the protective layer 400 . That is, the substrate 100 may be a support substrate.

상기 기판(100)은 절연 특성을 가지는 연성 기판일 수 있다. 이에 따라, 상기 기판(100)은 휘어질 수 있다. 즉, 상기 기판(100)은 일 방향으로 구부러질 수 있다. 이에 따라, 상기 기판(100)을 포함하는 지문 인식 기판은 앞서 설명한 폴딩축(FA)을 중심으로 용이하게 휘어질 수 있다.The substrate 100 may be a flexible substrate having insulating properties. Accordingly, the substrate 100 may be bent. That is, the substrate 100 may be bent in one direction. Accordingly, the fingerprint recognition substrate including the substrate 100 may be easily bent around the aforementioned folding axis FA.

예를 들어, 상기 기판(100)은 상기 칩 실장 영역이 형성되는 제 1 면(1S) 및 상기 제 1 면(1S)과 반대되는 제 2 면(2S)을 포함하고, 상기 기판(100)은 상기 제 2 면(2S)이 서로 마주보도록 휘어질 수 있다.For example, the substrate 100 includes a first surface 1S on which the chip mounting region is formed and a second surface 2S opposite to the first surface 1S, and the substrate 100 includes The second surfaces 2S may be bent to face each other.

예를 들어, 상기 기판(100)은 연성 플라스틱을 포함할 수 있다. 예를 들어, 상기 기판(100)은 폴리이미드(polyimide, PI) 기판일 수 있다. 다만, 실시예는 이에 제한되지 않고, 상기 기판(100)은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN)과 같은 고분자 물질을 포함할 수 있다. 이에 따라, 상기 기판(100)을 포함하는 지문 인식 기판은 곡선의 디스플레이 장치가 구비된 다양한 전자 디바이스에 사용될 수 있다. 예를 들어, 상기 기판(100)을 포함하는 지문 인식 기판은 플렉서블 특성이 우수함에 따라, 웨어러블 전자 디바이스의 반도체 칩을 실장하는데 적합할 수 있다. . For example, the substrate 100 may include a flexible plastic. For example, the substrate 100 may be a polyimide (PI) substrate. However, the embodiment is not limited thereto, and the substrate 100 may include a polymer material such as polyethylene terephthalate (PET) or polyethylene naphthalate (PEN). Accordingly, the fingerprint recognition substrate including the substrate 100 may be used in various electronic devices provided with curved display devices. For example, since the fingerprint recognition substrate including the substrate 100 has excellent flexible characteristics, it may be suitable for mounting a semiconductor chip of a wearable electronic device. .

상기 기판(100)은 20㎛ 내지 100㎛의 두께를 가질 수 있다. 예를 들어, 상기 기판(100)은 25㎛ 내지 50㎛의 두께를 가질 수 있다. 예를 들어, 상기 기판(100)은 30㎛ 내지 40㎛의 두께를 가질 수 있다. 상기 기판(100)의 두께가 100㎛ 초과하는 경우 상기 지문 인식 기판의 전체적인 두께가 증가할 수 있다. 상기 기판(100)의 두께가 20㎛ 미만인 경우에는 상기 기판(100)의 일면 상에 복수의 칩을 동시에 배치하기 어려울 수 있고, 다수의 칩을 실장 하는 공정에서 상기 기판(100)이 열/압력 등에 취약할 수 있어, 다수의 칩을 동시에 배치하기 어려울 수 있다.The substrate 100 may have a thickness of 20 μm to 100 μm. For example, the substrate 100 may have a thickness of 25 μm to 50 μm. For example, the substrate 100 may have a thickness of 30 μm to 40 μm. When the thickness of the substrate 100 exceeds 100 μm, the overall thickness of the fingerprint recognition substrate may increase. When the thickness of the substrate 100 is less than 20 μm, it may be difficult to simultaneously dispose a plurality of chips on one surface of the substrate 100, and in the process of mounting the plurality of chips, the substrate 100 is subjected to heat/pressure. It may be vulnerable to the like, and it may be difficult to place multiple chips at the same time.

상기 기판(100) 상에는 배선 패턴(200)이 배치될 수 있다. 자세하게, 상기 기판(100) 상에는 서로 이격하는 복수의 배선 패턴(200)이 배치될 수 있다. 상기 배선 패턴(200)은 상기 기판(100)의 일면 또는 양면 상에 배치될 수 있다. A wiring pattern 200 may be disposed on the substrate 100 . In detail, a plurality of wiring patterns 200 spaced apart from each other may be disposed on the substrate 100 . The wiring pattern 200 may be disposed on one or both surfaces of the substrate 100 .

즉, 상기 배선 패턴(200)은 상기 기판(100)의 제 1 면(1S) 상에만 배치되거나 또는, 상기 배선 패턴(200)은 상기 기판(100)의 제 1 면(1S) 및 제 2 면(2S)에 모두 배치될 수 있다. That is, the wiring pattern 200 is disposed only on the first surface 1S of the substrate 100 , or the wiring pattern 200 is disposed on the first surface 1S and the second surface of the substrate 100 . All of them can be placed in (2S).

이하에서는 설명의 편의를 위해 상기 배선 패턴(200)이 상기 기판(100)의 제 1 면(1S) 및 제 2 면(2S)에 모두 배치되는 것을 중심으로 설명한다.Hereinafter, for convenience of description, the wiring pattern 200 will be mainly described as being disposed on both the first surface 1S and the second surface 2S of the substrate 100 .

상기 기판(100)의 제 1 면(1S) 및 제 2 면(2S)에 배치되는 배선 패턴(200)들은 제 1 비아(V1) 및 상기 제 1 비아(V1) 내부에 배치되는 전도성 물질(CM)을 통해 전기적으로 연결될 수 있다.The wiring patterns 200 disposed on the first surface 1S and the second surface 2S of the substrate 100 are a first via V1 and a conductive material CM disposed inside the first via V1. ) through which it can be electrically connected.

상기 배선 패턴(200)은 복수의 층을 포함할 수 있다. 즉, 상기 배선 패턴(200)은 다층 구조로 형성될 수 있다. 자세하게, 상기 배선 패턴(200)은 제 1 층(210), 제 2 층(220) 및 제 3 층(230)을 포함할 수 있다. 즉, 상기 배선 패턴(200)은 상기 제 1 층(210), 상기 제 1 층(210) 상의 제 2 층(220) 및 상기 제 2 층(220) 상의 제 3 층(230)을 포함할 수 있다.The wiring pattern 200 may include a plurality of layers. That is, the wiring pattern 200 may be formed in a multi-layered structure. In detail, the wiring pattern 200 may include a first layer 210 , a second layer 220 , and a third layer 230 . That is, the wiring pattern 200 may include the first layer 210 , the second layer 220 on the first layer 210 , and the third layer 230 on the second layer 220 . there is.

상기 제 1 층(210)은 전도성 물질을 포함할 수 있다. 예를 들어, 상기 제 1 층(210)은 전기 전도성이 우수한 금속 물질을 포함할 수 있다. 더 자세하게, 상기 제 1 층(210)은 구리(Cu)를 포함할 수 있다. 다만, 실시예가 이에 제한되는 것은 아니고, 상기 제 1 층(210)은 구리(Cu), 알루미늄(Al), 크롬(Cr), 니켈(Ni), 은(Ag), 몰리브덴(Mo). 금(Au), 티타튬(Ti) 및 이들의 합금 중 적어도 하나의 금속을 포함할 수 있음은 물론이다.The first layer 210 may include a conductive material. For example, the first layer 210 may include a metal material having excellent electrical conductivity. In more detail, the first layer 210 may include copper (Cu). However, embodiments are not limited thereto, and the first layer 210 may include copper (Cu), aluminum (Al), chromium (Cr), nickel (Ni), silver (Ag), or molybdenum (Mo). Of course, it may include at least one metal among gold (Au), titanium (Ti), and alloys thereof.

상기 제 1 층(210)은 1㎛ 내지 15㎛의 두께로 배치될 수 있다. 예를 들어, 상기 제 1 층(210)은 4㎛ 내지 10㎛의 두께로 배치될 수 있다. 예를 들어, 상기 제 1 층(210)은 6㎛ 내지 9㎛의 두께로 배치될 수 있다.The first layer 210 may be disposed to have a thickness of 1 μm to 15 μm. For example, the first layer 210 may be disposed to have a thickness of 4 μm to 10 μm. For example, the first layer 210 may be disposed to have a thickness of 6 μm to 9 μm.

상기 제 1 층(210)의 두께가 1㎛ 미만인 경우에는 상기 제 1 층(210)의 저항이 증가할 수 있다. 상기 제 1 층(210)의 두께가 15㎛ 초과인 경우에는 리소 그라피 공법을 사용할 경우 사이드 에칭, 프린팅 공법을 사용할 경우 마스크 사용이 어렵고, 스퍼터링 공법의 경우 장기간에 증착을 해야 함으로 미세패턴을 구현하기 어려울 수 있다.When the thickness of the first layer 210 is less than 1 μm, the resistance of the first layer 210 may increase. When the thickness of the first layer 210 is more than 15 μm, it is difficult to use a mask when using a side etching or printing method when using the lithography method, and in the case of the sputtering method, it is necessary to deposit for a long time to implement a fine pattern. It can be difficult.

상기 제 1 층(210) 상에는 상기 제 2 층(220) 및 상기 제 3 층(230)이 배치될 수 있다. 상기 제 2 층(220) 및 상기 제 3 층(230)은 상기 제 1 층(210) 상에 배치되는 도금층일 수 있다.The second layer 220 and the third layer 230 may be disposed on the first layer 210 . The second layer 220 and the third layer 230 may be a plating layer disposed on the first layer 210 .

상기 제 2 층(220) 및 상기 제 3 층(230)은 위스커(whisker) 형성의 방지를 위해, 상기 제 1 층(210) 상에 형성될 수 있다. 이에 따라, 서로 이격하는 배선 패턴(200)들 사이의 단락을 방지할 수 있다. 또한, 상기 제 1 층(210) 상에는 다층의 도금층이 배치됨에 따라, 칩과의 본딩 특성을 향상시킬 수 있다. The second layer 220 and the third layer 230 may be formed on the first layer 210 to prevent whisker formation. Accordingly, a short circuit between the wiring patterns 200 spaced apart from each other can be prevented. In addition, as a multi-layer plating layer is disposed on the first layer 210 , bonding characteristics with the chip may be improved.

상기 제 1 층(210)이 구리(Cu)를 포함하는 경우에는, 상기 제 1 층(210)이 제 1 칩과 직접 본딩될 수 없고, 별도로 접착을 위한 처리가 요구될 수 있다. 또한, 상기 제 1 층(210) 상에 배치되는 도금층을 단일층으로 형성하는 경우, 즉, 제 2 층(220)만이 배치되는 경우, 도금공정에서 제 1 층(210)의 구리(Cu)가 제 2 층(220)으로 확산되어 칩과의 본딩시 불량을 초래 할 수 있다. When the first layer 210 includes copper (Cu), the first layer 210 cannot be directly bonded to the first chip, and a separate bonding process may be required. In addition, when the plating layer disposed on the first layer 210 is formed as a single layer, that is, when only the second layer 220 is disposed, copper (Cu) of the first layer 210 is formed in the plating process. Diffusion into the second layer 220 may cause defects in bonding with the chip.

따라서, 상기 제 2 층(220) 상에 제 3 층(230)을 추가로 형성하여 칩과 본딩되는 배선 패턴(200)의 표면에서 구리(Cu)의 양을 최소화하여 칩과의 본딩 특성을 향상시킬 수 있다. 즉, 상기 제 2 층(220) 및 상기 제 3 층(230)이 주석(Sn)을 포함하는 경우, 상기 배선 패턴(200)의 표면은 순수 주석층일 수 있어, 제 1 칩(C1)과의 본딩 특성을 향상시킬 수 있다.Accordingly, the third layer 230 is additionally formed on the second layer 220 to minimize the amount of copper (Cu) on the surface of the wiring pattern 200 to be bonded to the chip, thereby improving bonding characteristics with the chip. can do it That is, when the second layer 220 and the third layer 230 include tin (Sn), the surface of the wiring pattern 200 may be a pure tin layer, so that It is possible to improve bonding properties.

상기 제 2 층(220) 및 상기 제 3 층(230)은 주석(Sn)을 포함할 수 있다. 즉, 상기 배선 패턴(200)은 구리(Cu)를 포함하는 제 1 층(210), 주선(Sn)을 포함하는 제 2 층(220) 및 제 3 층(230)의 다층 구조로 배치될 수 있다.The second layer 220 and the third layer 230 may include tin (Sn). That is, the wiring pattern 200 may be disposed in a multi-layered structure of a first layer 210 including copper (Cu), a second layer 220 including a main line (Sn), and a third layer 230 including a main line (Sn). there is.

상기 배선 패턴(200)의 최외층인 상기 제 3 층(230)이 주석을 포함하는 경우에는, 주석(Sn)의 내식성이 우수하기 때문에, 상기 배선 패턴(200)의 산화를 효과적으로 방지할 수 있다. When the third layer 230, which is the outermost layer of the wiring pattern 200, includes tin, the corrosion resistance of tin (Sn) is excellent, so that oxidation of the wiring pattern 200 can be effectively prevented. .

상기 지문 인식 기판 상에 배선 패턴, 보호층등을 형성하는 공정에서 열처리 공정이 포함될 수 있다.A heat treatment process may be included in the process of forming a wiring pattern, a protective layer, etc. on the fingerprint recognition substrate.

이때, 상기 열처리 공정에 의해 상기 배선 패턴(200)의 제 1 층(210)의 구리가 상기 제 2 층(220) 및 상기 제 3 층(230)으로 확산될 수 있다. In this case, copper of the first layer 210 of the wiring pattern 200 may be diffused into the second layer 220 and the third layer 230 by the heat treatment process.

즉, 상기 제 2 층(220) 및 상기 제 3 층(230)은 구리의 확산에 의해 주석, 구리 및 주석-구리 합금이 혼재할 수 있다. 이때, 상기 구리의 함량은 상기 제 2 층(220)에서 상기 제 3 층(230) 방향으로 연장하면서 감소할 수 있다. 즉, 상기 제 3층(230)은 구리를 거의 포함하지 않는 순수한 주석층일 수 있다.That is, tin, copper, and a tin-copper alloy may be mixed in the second layer 220 and the third layer 230 by diffusion of copper. In this case, the copper content may decrease while extending from the second layer 220 to the third layer 230 . That is, the third layer 230 may be a pure tin layer containing almost no copper.

상기 제 2 층(220) 및 상기 제 3 층(230)은 서로 대응되거나, 서로 다른 두께를 가질 수 있다. 상기 제 2 층(220) 및 상기 제 3 층(230)의 전체 두께는 0.07㎛ 내지 1㎛일 수 있다. 상기 제 2 층(220) 및 상기 제 3 층(230)의 전체 두께는 0.15㎛ 내지 0.7㎛일 수 있다. 상기 제 2 층(220) 및 상기 제 3 층(230)의 전체 두께는 0.3㎛ 내지 0.5㎛일 수 있다. 상기 제 2 층(220) 및 상기 제 3 층(230) 중 어느 하나의 층은 0.05㎛ 내지 0.15㎛ 이하의 두께일 수 있다. 예를 들어, 상기 제 2 층(220) 및 상기 제 3 층(230) 중 어느 하나의 층은 0.07㎛ 내지 0.13㎛ 이하의 두께일 수 있다. The second layer 220 and the third layer 230 may correspond to each other or may have different thicknesses. The total thickness of the second layer 220 and the third layer 230 may be 0.07 μm to 1 μm. The total thickness of the second layer 220 and the third layer 230 may be 0.15 μm to 0.7 μm. The total thickness of the second layer 220 and the third layer 230 may be 0.3 μm to 0.5 μm. Any one of the second layer 220 and the third layer 230 may have a thickness of 0.05 μm to 0.15 μm or less. For example, any one of the second layer 220 and the third layer 230 may have a thickness of 0.07 μm to 0.13 μm or less.

상기 보호층(400)은 상기 배선 패턴(200) 상에 부분적으로 배치될 수 있다. 자세하게, 상기 보호층(400)은 상기 제 1 칩 실장 영역(CMA1)을 제외한 영역 상에 배치될 수 있다. 즉, 상기 보호층(400)은 상기 배선 패턴(200)의 제 1 단자부(310)가 배치되는 영역을 제외한 영역 상에 배치될 수 있다.The protective layer 400 may be partially disposed on the wiring pattern 200 . In detail, the protective layer 400 may be disposed on an area other than the first chip mounting area CMA1 . That is, the protective layer 400 may be disposed on an area of the wiring pattern 200 , excluding the area where the first terminal part 310 is disposed.

상기 보호층(400)은 상기 배선 패턴(200)을 덮으면서 배치되고, 이에 의해 상기 배선 패턴(200)을 외부의 수분, 공기 등에 의한 산화를 방지하고 배선 패턴(200)의 탈막을 방지할 수 있다.The protective layer 400 is disposed while covering the wiring pattern 200 , thereby preventing the wiring pattern 200 from being oxidized by external moisture, air, etc. and preventing film removal of the wiring pattern 200 . there is.

상기 제 1 칩 실장 영역(CMA) 상의 배선 패턴(200) 상에는 제 1 단자부(310)가 배치될 수 있다. 자세하게, 상기 제 1 단자부(310)는 상기 제 1 칩 실장 영역(CMA1)에서 노출되는 상기 배선 패턴(200) 상에 배치될 수 있다.A first terminal unit 310 may be disposed on the wiring pattern 200 on the first chip mounting area CMA. In detail, the first terminal part 310 may be disposed on the wiring pattern 200 exposed in the first chip mounting area CMA1 .

상기 제 1 단자부(310)는 상기 제 1 칩 실장 영역(CMA1)의 상기 배선 패턴(200) 상에 배치되어, 상기 제 1 칩과 상기 배선 패턴을 본딩할 때, 상기 제 1 칩의 단자와 접착층을 통해 본딩될 수 있다. 상기 제 1 단자부(310)는 상기 배선 패턴(200)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제 1 단재부(310)는 구리 및 주석 중 적어도 하나의 물질을 포함할 수 있다.The first terminal part 310 is disposed on the wiring pattern 200 in the first chip mounting area CMA1 , and when bonding the first chip and the wiring pattern, the terminal of the first chip and the adhesive layer can be bonded through The first terminal part 310 may include the same material as the wiring pattern 200 . For example, the first end part 310 may include at least one of copper and tin.

또는, 실시예는 이에 제한되지 않고, 상기 제 1 단자부(310)는 생략될 수 있다. 자세하게, 상기 제 1 칩 실장 영역의 배선 패턴(200) 상에는 별도의 제 1 단자부(310)가 배치되지 않고, 상기 칩은 상기 배선 패턴(200)의 상기 제 3 층(230)과 직접 본딩될 수도 있다.Alternatively, the embodiment is not limited thereto, and the first terminal part 310 may be omitted. In detail, a separate first terminal part 310 is not disposed on the wiring pattern 200 of the first chip mounting region, and the chip may be directly bonded to the third layer 230 of the wiring pattern 200 . there is.

상기 보호층(400)은 절연 물질을 포함할 수 있다. 상기 보호층(400)은 배선 패턴(200)의 표면을 보호하기 위해 도포된 후 가열하여 경화될 수 있는 다양한 물질을 포함할 수 있다. 상기 보호층(400)은 레지스트(resist)층일 수 있다. 예를 들어, 상기 보호층(400)은 유기고분자 물질을 포함하는 솔더 레지스트층일 수 있다. 일례로, 상기 보호층(400)은 에폭시 아크릴레이트 계열의 수지를 포함할 수 있다. 자세하게, 상기 보호층(400)은 수지, 경화제, 광 개시제, 안료, 용매, 필러, 첨가제, 아크릴 계열의 모노머 등을 포함할 수 있다. 다만, 실시 예는 이에 제한되지 않고, 상기 보호층(400)은 포토 솔더 레지스트층, 커버레이(cover-lay) 및 고분자 물질 중 어느 하나일 수 있음은 물론이다.The protective layer 400 may include an insulating material. The protective layer 400 may include various materials that may be applied to protect the surface of the wiring pattern 200 and then cured by heating. The protective layer 400 may be a resist layer. For example, the protective layer 400 may be a solder resist layer including an organic polymer material. For example, the protective layer 400 may include an epoxy acrylate-based resin. In detail, the protective layer 400 may include a resin, a curing agent, a photoinitiator, a pigment, a solvent, a filler, an additive, an acryl-based monomer, and the like. However, the embodiment is not limited thereto, and the protective layer 400 may be any one of a photo-solder resist layer, a cover-lay, and a polymer material.

상기 보호층(400)의 두께는 1㎛ 내지 20㎛일 수 있다. 상기 보호층(400)의 두께는 5㎛ 내지 15㎛일 수 있다. 예를 들어, 상기 보호층(400)의 두께는 7㎛ 내지 12㎛일 수 있다. 상기 보호층(400)의 두께가 20㎛ 초과인 경우에는 상기 지문 인식 기판의 두께가 증가할 수 있다. 상기 보호층(400)의 두께가 1㎛ 미만인 경우에는 지문 인식 기판 상의 배선 패턴의 신뢰성이 저하될 수 있다. The protective layer 400 may have a thickness of 1 μm to 20 μm. The protective layer 400 may have a thickness of 5 μm to 15 μm. For example, the protective layer 400 may have a thickness of 7 μm to 12 μm. When the thickness of the protective layer 400 is greater than 20 μm, the thickness of the fingerprint recognition substrate may increase. When the thickness of the protective layer 400 is less than 1 μm, the reliability of the wiring pattern on the fingerprint recognition substrate may be deteriorated.

한편, 도 3은 실시예에 따른 지문 인식 기판의 하면도를 도시한 도면이다. 도 3을 참조하면, 상기 지문 인식 기판(1000)의 하면에는 기판(100) 상에 배치되는 배선 패턴(200), 상기 배선 패턴(200) 상에 배치되는 보호층(400)이 배치될 수 있다.Meanwhile, FIG. 3 is a diagram illustrating a bottom view of a fingerprint recognition substrate according to an embodiment. Referring to FIG. 3 , a wiring pattern 200 disposed on the substrate 100 and a protective layer 400 disposed on the wiring pattern 200 may be disposed on a lower surface of the fingerprint recognition substrate 1000 . .

또한, 상기 지문 인식 기판(1000)의 하면에도 더미 패턴이 배치될 수 있다. 자세하게, 상기 지문 인식 기판(1000)의 하면에는 상기 지문 인식 기판(1000)의 상면 상의 상기 더미 패턴(500)과 대응되는 영역에 제 1 더미부(550)가 배치될 수 있다.Also, a dummy pattern may be disposed on the lower surface of the fingerprint recognition substrate 1000 . In detail, a first dummy part 550 may be disposed on a lower surface of the fingerprint recognition substrate 1000 in an area corresponding to the dummy pattern 500 on the upper surface of the fingerprint recognition substrate 1000 .

상기 제 1 더미부(550)도 가이드 더미부(551), 가이드 더미홈(552) 및 가이드 연결부(553)를 포함할 수 있다. The first dummy part 550 may also include a guide dummy part 551 , a guide dummy groove 552 , and a guide connection part 553 .

상기 가이드 패턴(510)과 상기 가이드 더미부(551)의 연장 방향은 서로 동일할 수 있다. 즉, 상기 가이드 패턴(510)과 상기 가이드 더미부(551)는 서로 동일하거나 유사한 방향으로 연장하며 배치될 수 있다.The extension directions of the guide pattern 510 and the guide dummy part 551 may be the same. That is, the guide pattern 510 and the guide dummy part 551 may be disposed to extend in the same or similar directions to each other.

또한, 상기 지문 인식 기판(1000)의 하면에는 제 2 더미부(250)가 배치될 수 있다. 자세하게, 상기 지문 인식 기판(1000)의 하면에는 상기 지문 인식 기판(1000)의 상면 상의 상기 제 1 단자부(310)와 대응되는 영역에 제 2 더미부(250)가 배치될 수 있다.In addition, a second dummy part 250 may be disposed on a lower surface of the fingerprint recognition substrate 1000 . In detail, a second dummy part 250 may be disposed on a lower surface of the fingerprint recognition board 1000 in an area corresponding to the first terminal part 310 on the upper surface of the fingerprint recognition board 1000 .

상기 제 2 더미부(250)는 상기 지문 인식 기판(1000)의 휨을 방지하는 역할을 할 수 있다. 즉, 상기 제 2 더미부(250)는 상기 제 1 단자부(310)와 대응되는 영역에 배치되고, 이에 따라, 상기 지문 인식 기판(1000)의 상면 및 하면에서의 압력이 균일하게 유지될 수 있으므로, 상기 지문 인식 기판의 휨을 방지할 수 있다.The second dummy part 250 may serve to prevent bending of the fingerprint recognition substrate 1000 . That is, since the second dummy part 250 is disposed in an area corresponding to the first terminal part 310 , the pressure on the upper and lower surfaces of the fingerprint recognition board 1000 can be uniformly maintained. , it is possible to prevent bending of the fingerprint recognition substrate.

이하, 도 8 내지 도 16을 참조하여, 앞서 설명한 지문 인식 기판에 칩이 실장된 지문 인식 모듈을 설명한다. 실시예에 따른 지문 인식 모듈에 대한 설명에서는 앞서 설명한 지문 인식 모듈과 동일한 구성에 대해서는 설명을 생략하며 동일한 구성에 대해서는 동일한 도면부호를 부여한다.Hereinafter, a fingerprint recognition module in which a chip is mounted on the aforementioned fingerprint recognition board will be described with reference to FIGS. 8 to 16 . In the description of the fingerprint recognition module according to the embodiment, the description of the same configuration as the fingerprint recognition module described above is omitted, and the same reference numerals are given to the same configuration.

도 8은 실시예에 따른 지문 인식 기판의 제 1 칩 실장 영역에 제 1 칩이 실장된 확대도를 도시한 도면이고, 도 9 내지 도 11은 도 8의 C-C' 영역의 개략적인 단면도를 도시한 도면이다.8 is an enlarged view showing a first chip mounted on a first chip mounting region of a fingerprint recognition substrate according to an embodiment, and FIGS. 9 to 11 are schematic cross-sectional views of region C-C′ of FIG. It is a drawing.

도 8 내지 도 11을 참조하면, 상기 제 1 칩(C1)은 상기 제 1 칩 실장 영역(CMA1) 상에 배치되고, 상기 배선 패턴(200)과 연결될 수 있다. 자세하게, 상기 제 1 칩(C1)과 상기 배선 패턴(200)은 상기 제 1 칩 실장 영역(CMA1)에서 상기 배선 패턴(200)의 제 1 단자부(310)와 상기 제 1 칩(C1)의 제 2 단자부(320)를 접착하여 전기적으로 연결될 수 있다.8 to 11 , the first chip C1 may be disposed on the first chip mounting area CMA1 and may be connected to the wiring pattern 200 . In detail, the first chip C1 and the wiring pattern 200 are the first terminal portion 310 of the wiring pattern 200 and the first terminal portion of the first chip C1 in the first chip mounting area CMA1. The two terminal parts 320 may be attached to each other to be electrically connected.

상기 제 1 칩(C1)과 상기 배선 패턴(200)은 상기 제 1 단자부(310)와 상기 제 2 단자부(320) 사이의 접착층(600)을 통해 접착될 수 있다.The first chip C1 and the wiring pattern 200 may be bonded through an adhesive layer 600 between the first terminal part 310 and the second terminal part 320 .

상기 접착층(600)은 온도에 따라 점성이 달라지는 물질을 포함할 수 있다. 즉, 이에 따라, 상기 접착층(600)은 상기 제 1 단자부(310)와 상기 제 2 단자부(3200 사이에서 다양한 형상 및 크기로 배치될 수 있다. The adhesive layer 600 may include a material whose viscosity varies according to temperature. That is, according to this, the adhesive layer 600 may be disposed between the first terminal part 310 and the second terminal part 3200 in various shapes and sizes.

도 9를 참조하면, 상기 접착층(600)은 상기 제 2 단자부(320)와 유사한 폭으로 배치될 수 있다. 또는, 도 10 및 도 11을 참조하면, 상기 접착층(600)은 상기 제 2 단자부(320)보다 더 큰 폭으로 배치될 수 있다.Referring to FIG. 9 , the adhesive layer 600 may be disposed to have a width similar to that of the second terminal part 320 . Alternatively, referring to FIGS. 10 and 11 , the adhesive layer 600 may be disposed to have a greater width than the second terminal part 320 .

상기 제 1 칩(C1)과 상기 배선 패턴(200)의 전기적 연결을 위하여 상기 접착층(600)은 전도성을 가질 수 있다. 예를 들어, 상기 접착층(600)은 전도성 페이스트를 포함할 수 있다. 일례로, 상기 접착층(600)은 레진 및 상기 레진 내부에 복수의 도전볼이 포함되는 전도성 페이스트를 포함할 수 있다. For electrical connection between the first chip C1 and the wiring pattern 200 , the adhesive layer 600 may have conductivity. For example, the adhesive layer 600 may include a conductive paste. For example, the adhesive layer 600 may include a resin and a conductive paste including a plurality of conductive balls inside the resin.

한편, 상기 접착층(600)은 저융점을 가지는 물질을 포함할 수 있다. 예를 들어, 상기 접착층(600)은 50℃ 내지 70℃의 융점을 가지는 물질을 포함할 수 있다.Meanwhile, the adhesive layer 600 may include a material having a low melting point. For example, the adhesive layer 600 may include a material having a melting point of 50°C to 70°C.

상기 접착층(600)이 저융점을 가지는 물질을 포함하므로, 상기 접착층(600)을 통해 상기 제 1 칩(C1)과 상기 배선 패턴(200)을 접착할 때, 낮은 온도에서 접착 공정이 가능할 수 있다. 이에 따라, 상기 제 1 칩(C1)과 상기 배선 패턴(200)을 접착할 때 고온에 따른 배선 패턴 또는 보호층의 손상, 변형을 방지할 수 있다.Since the adhesive layer 600 includes a material having a low melting point, when bonding the first chip C1 and the wiring pattern 200 through the adhesive layer 600 , the bonding process may be possible at a low temperature. . Accordingly, it is possible to prevent damage or deformation of the wiring pattern or the protective layer due to high temperature when the first chip C1 and the wiring pattern 200 are bonded.

일례로, 상기 접착층(600)은 저융점솔더볼(Anisotropic Conductive Adhesive, ACA)을 포함할 수 있으나, 실시예가 이에 제한되지는 않는다.As an example, the adhesive layer 600 may include a low melting point solder ball (Anisotropic Conductive Adhesive, ACA), but the embodiment is not limited thereto.

상기 제 1 칩(C1)은 지문 인식 센서를 포함할 수 있다. 자세하게, 상기 제1 칩(C1)은 초음파 지문 인식 센서를 포함할 수 있다. 자세하게, 상기 제1 칩(C1)은 변환기(transducer)를 포함할 수 있다. 상기 변환기는 지문 인식 센서의 한 종류인 초음파 지문 센서를 구성하며, 접촉 표면에 놓인 손가락에 초음파를 투사하여 반사되는 음파를 전기적 신호로 변환하는 방식을 통해 지문 이미지를 취득할 수 있다. 따라서, 상기 제1 칩(C1)은 손가락에 반사되는 음파를 전기적 신호로 변환하는 변환기(transducer)를 포함할 수 있다.The first chip C1 may include a fingerprint recognition sensor. In detail, the first chip C1 may include an ultrasonic fingerprint recognition sensor. In detail, the first chip C1 may include a transducer. The transducer constitutes an ultrasonic fingerprint sensor, which is a type of fingerprint recognition sensor, and may acquire a fingerprint image by projecting ultrasonic waves to a finger placed on a contact surface and converting reflected sound waves into electrical signals. Accordingly, the first chip C1 may include a transducer that converts the sound wave reflected by the finger into an electrical signal.

상기 제 1 칩(C1)은 상기 제 1 칩 실장 영역(CMA1)의 기판(100)의 제 1 면(1S)과 이격하여 배치될 수 있다. 이에 따라, 상기 제 1 칩(C1)과 상기 기판(100) 사이에는 이격 영역(DA)이 형성될 수 있다.The first chip C1 may be disposed to be spaced apart from the first surface 1S of the substrate 100 in the first chip mounting area CMA1 . Accordingly, a separation area DA may be formed between the first chip C1 and the substrate 100 .

상기 이격 영역(DA)은 상기 제 1 칩(C1)과 상기 기판(100)이 이격되는 영역으로서, 공기를 포함하는 영역으로 정의될 수 있다.The separation area DA is an area in which the first chip C1 and the substrate 100 are spaced apart, and may be defined as an area including air.

상기 제 1 칩(C1)은 초음파 지문 센서를 포함하며, 동작 중에 진동이 발생할 수 있다. 이에 따라, 따라서, 상기 이격 영역(DA)에 의해 상기 제 1 칩(C1)의 진동이 안정적으로 발생할 수 있도록 하는 공간을 확보할 수 있다. The first chip C1 includes an ultrasonic fingerprint sensor, and vibration may occur during operation. Accordingly, it is possible to secure a space in which the vibration of the first chip C1 can be stably generated by the separation area DA.

이때, 상기 이격 영역(DA)의 높이(h)가 너무 크면, 지문 인식 모듈의 전체 부피가 커지는 문제가 있으며, 상기 이격 영역(DA)의 높이(h)가 너무 작으면, 상기 지문 인식 센서의 동작 중에 상기 제1 칩(C1)과 상기 기판(100) 사이의 접촉에 따른 제1 칩(C1)의 동작 신뢰성에 문제가 발생할 수 있다.At this time, if the height h of the separation area DA is too large, there is a problem in that the overall volume of the fingerprint recognition module increases. If the height h of the separation area DA is too small, the fingerprint recognition sensor During operation, a problem may occur in operation reliability of the first chip C1 due to the contact between the first chip C1 and the substrate 100 .

따라서, 상기 이격 영역(DA)의 높이(h)는 제어될 수 있다. 자세하게, 상기 접착층(600)의 두께를 조절함으로써, 상기 이격 영역(DA)의 높이(h)를 제어할 수 있다.Accordingly, the height h of the separation area DA may be controlled. In detail, by adjusting the thickness of the adhesive layer 600 , the height h of the separation area DA may be controlled.

상기 이격 영역(DA)의 높이(h)는 3㎛ 이상일 수 있다. 자세하게, 상기 이격 영역(DA)의 높이(h)는 5㎛ 이상일 수 있다. 더 자세하게, 상기 이격 영역(DA)의 높이(h)는 7㎛ 이상일 수 있다. 더 자세하게, 상기 이격 영역(DA)의 높이(h)는 10㎛ 이상일 수 있다.The height h of the separation area DA may be 3 μm or more. In detail, the height h of the separation area DA may be 5 μm or more. In more detail, the height h of the separation area DA may be 7 μm or more. In more detail, the height h of the separation area DA may be 10 μm or more.

일례로. 상기 이격 영역(DA)의 높이(h)는 3㎛ 내지 70㎛ 일 수 있다. 자세하게, 상기 이격 영역(DA)의 높이(h)는 5㎛ 내지 50㎛ 일 수 있다. 더 자세하게, 상기 이격 영역(DA)의 높이(h)는 7㎛ 내지 40㎛ 일 수 있다. 더 자세하게, 상기 이격 영역(DA)의 높이(h)는 10㎛ 내지 30㎛ 일 수 있다.For example. A height h of the separation area DA may be 3 μm to 70 μm. In detail, the height h of the separation area DA may be 5 μm to 50 μm. In more detail, the height h of the separation area DA may be 7 μm to 40 μm. In more detail, the height h of the separation area DA may be 10 μm to 30 μm.

상기 이격 영역(DA)의 높이(h)가 70㎛를 초과하는 경우, 지문 인식 모듈의 전체 두께가 커지는 문제가 있으며, 상기 이격 영역(DA)의 높이(h)가 3㎛ 미만인 경우, 상기 지문 인식 센서의 동작 중에 상기 제1 칩(C1)과 상기 기판(100) 사이의 접촉에 의해 제1 칩(C1)의 동작 신뢰성에 문제가 발생할 수 있다.When the height h of the separation area DA exceeds 70 μm, there is a problem in that the overall thickness of the fingerprint recognition module increases, and when the height h of the separation area DA is less than 3 μm, the fingerprint During the operation of the recognition sensor, a problem may occur in operation reliability of the first chip C1 due to the contact between the first chip C1 and the substrate 100 .

도 12 및 도 13은 제 1 칩 실장 영역에 접착층을 배치하여 제 1 칩을 접착하는 것을 설명하기 위한 도면들이다.12 and 13 are views for explaining bonding the first chip by disposing an adhesive layer in the first chip mounting area.

도 12를 참조하면, 상기 제 1 칩 실장 영역(CMA1)에 제 1 칩(C1)을 실장하기 위해, 상기 배선 패턴(200)의 제 1 단자부(310) 상에 접착층(600)을 배치할 수 있다.Referring to FIG. 12 , in order to mount the first chip C1 in the first chip mounting area CMA1 , an adhesive layer 600 may be disposed on the first terminal part 310 of the wiring pattern 200 . there is.

상기 접착층(600)은 상기 제 1 칩(C1)의 형상에 따라, 상기 제 1 칩(C1)의 가장자리를 따라 배치될 수 있다. 예를 들어, 상기 제 1 칩(C1)을 사각형으로 정의할 때, 상기 접착층(600)은 사각형 방향으로 연장하여 배치될 수 있다.The adhesive layer 600 may be disposed along an edge of the first chip C1 according to the shape of the first chip C1 . For example, when the first chip C1 is defined as a quadrangle, the adhesive layer 600 may be disposed to extend in a quadrangular direction.

이에 따라, 상기 접착층(600)은 상기 제 1 영역(1A) 및 제 2 영역(2A)에 모두 배치될 수 있다. 즉, 상기 접착층(600)은 상기 제 1 영역(1A) 상에서는 상기 배선 패턴(200) 상에 배치되고, 상기 제 2 영역(2A) 상에서는 상기 더미 패턴(500) 상에 배치될 수 있다.Accordingly, the adhesive layer 600 may be disposed in both the first area 1A and the second area 2A. That is, the adhesive layer 600 may be disposed on the wiring pattern 200 in the first area 1A, and may be disposed on the dummy pattern 500 in the second area 2A.

이때, 상기 더미 패턴(500)은 상기 배선 패턴(200)보다 면적이 크므로, 상기 접착층(600)의 접촉 면적을 증가시켜, 상기 접착층(600)의 접착력을 향상시킬 수 있다.In this case, since the area of the dummy pattern 500 is larger than that of the wiring pattern 200 , the contact area of the adhesive layer 600 may be increased to improve the adhesive force of the adhesive layer 600 .

도 13을 참조하면, 상기 접착층(600)에는 열이 인가될 수 있다. 자세하게, 상기 접착층(600)에는 상기 접착층(600)의 융점 이상의 온도가 인가되고, 상기 접착층(600)은 상기 열에 의해 용융될 수 있다. 이어서, 상기 제 1 칩(C1)을 상기 접착층(600) 상에 배치한 후, 압착 공정을 통해 상기 제 1 칩(C1)과 상기 배선 패턴(200)은 상기 접착층(600)을 통해 접착될 수 있다.Referring to FIG. 13 , heat may be applied to the adhesive layer 600 . In detail, a temperature greater than or equal to the melting point of the adhesive layer 600 may be applied to the adhesive layer 600 , and the adhesive layer 600 may be melted by the heat. Subsequently, after disposing the first chip C1 on the adhesive layer 600 , the first chip C1 and the wiring pattern 200 may be adhered through the adhesive layer 600 through a compression process. there is.

이때, 용웅된 상기 접착층(600)은 상기 압착 공정에 따른 압력에 의해 주변으로 퍼질 수 있다. 이에 따라, 상기 접착층(600)의 폭(w)은 열처리 이전의 폭보다 더 커질 수 있다. 이때, 상기 제 1 칩(C1)의 내측으로 퍼지는 경우, 상기 제 1 칩(C1)이 배치되는 영역 즉, 상기 이격 영역(DA) 내부로 접착층(600)이 침투될 수 있다.In this case, the melted adhesive layer 600 may be spread around the pressure according to the compression process. Accordingly, the width w of the adhesive layer 600 may be greater than the width before the heat treatment. In this case, when the first chip C1 is spread inside, the adhesive layer 600 may penetrate into the area where the first chip C1 is disposed, that is, the separation area DA.

이에 따라, 상기 이격 영역(DA)에 침투되는 상기 접착층(600)에 의해 상기 초음파 지문 센서의 진동이 방해되어, 제 1 칩(C1)의 지문 센싱 특성이 저하될 수 있다.Accordingly, vibration of the ultrasonic fingerprint sensor is prevented by the adhesive layer 600 penetrating into the separation area DA, and the fingerprint sensing characteristic of the first chip C1 may be deteriorated.

이에 따라, 도 14를 참조하면, 상기 더미 패턴(500) 상에 가이드 패턴(510) 및 가이드 홈(520)을 형성하여, 상기 접착층(600)의 이동 경로를 형성할 수 있다. 즉, 상기 더미 패턴(500)은 가이드 패턴(510) 및 가이드 홈(520)에 의해 열이 이동하는 경로가 형성되고, 상기 열이 이동하는 경로를 따라 용융되는 접착층(600)도 함께 이동될 수 있다. 따라서, 상기 제 1 칩(C1)의 본딩 공정 중 상기 접착층(600)의 흐름을 상기 제 1 칩(C1)의 외측 영역으로 유도하여, 상기 접착층(600)이 상기 이격 영역(DA) 내부로 침투되는 것을 방지할 수 있다.Accordingly, referring to FIG. 14 , a guide pattern 510 and a guide groove 520 may be formed on the dummy pattern 500 to form a movement path of the adhesive layer 600 . That is, in the dummy pattern 500, a path through which heat moves is formed by the guide pattern 510 and the guide groove 520, and the molten adhesive layer 600 along the path through which the heat moves may also be moved. there is. Accordingly, during the bonding process of the first chip C1, the flow of the adhesive layer 600 is guided to the outer region of the first chip C1, and the adhesive layer 600 penetrates into the separation region DA. can be prevented from becoming

이를 통해 상기 이격 영역(DA)으로 접착물질이 침투되는 것을 방지할 수 있으므로, 이격 영역(DA)에서 공기(air)가 진동할 수 있는 공간을 충분하게 확보할 수 있고, 이에 의해 초음파 지문센서의 진동을 효율적으로 활용할 수 있다.Through this, it is possible to prevent the adhesive material from penetrating into the separation area DA, so it is possible to sufficiently secure a space in which air can vibrate in the separation area DA, whereby the ultrasonic fingerprint sensor Vibration can be used effectively.

한편, 상기 가이드 패턴(510) 및 상기 가이드 홈(520)의 연장 방향은 상기 기판(100)의 모서리 방향으로 틸팅되어 연장될 수 있다. 즉, 상기 가이드 패턴(510) 및 상기 가이드 홈(520)은 연장 방향은 상기 제 1 칩 실장 영역(CMA1)의 모서리 방향으로 틸팅되어 연장될 수 있다Meanwhile, the extending directions of the guide pattern 510 and the guide groove 520 may be tilted toward the edge of the substrate 100 to extend. That is, the guide pattern 510 and the guide groove 520 may extend by tilting in the direction of the edge of the first chip mounting area CMA1 in the extension direction.

상기 제 1 칩(C1)을 본딩할 때, 상기 접착층(600)의 퍼지는 정도는 상기 기판(100)의 모서리 방향에서 가장 크므로, 상기 접착층(600)의 흐름을 용이하게 하기 위해, 상기 가이드 패턴(510) 및 상기 가이드 홈(520)의 연장 방향을 상기 기판(100)의 모서리 방향으로 틸팅하여 형성할 수 있다.When bonding the first chip C1 , the degree of spreading of the adhesive layer 600 is greatest in the edge direction of the substrate 100 , so to facilitate the flow of the adhesive layer 600 , the guide pattern It may be formed by tilting the extending directions of the 510 and the guide groove 520 toward the edge of the substrate 100 .

도 15는 도 14의 E-E' 영역을 절단한 단면도를 도시한 도면이다.15 is a view illustrating a cross-sectional view taken along region E-E′ of FIG. 14 .

도 14 및 도 15를 참조하면, 상기 제 2 영역(2A)에는 가이드 패턴(510) 및 가이드 홈(520)을 포함하는 더미 패턴(500)이 배치될 수 있다.14 and 15 , a dummy pattern 500 including a guide pattern 510 and a guide groove 520 may be disposed in the second region 2A.

상기 가이드 패턴(510)의 제 1 폭(w1)과 상기 가이드 홈(520)의 제 2 폭(w2)은 서로 다를 수 있다. 자세하게, 상기 가이드 패턴(510)의 제 1 폭(w1)은 상기 가이드 홈(520)의 제 2 폭(w2)보다 작을 수 있다. 즉, 상기 가이드 홈(520)의 제 2 폭(w2)이 상기 가이드 패턴(510)의 제 1 폭(w1)보다 클 수 있다. 이에 따라, 상기 가이드 홈(520)을 따라 이동하는 접착층(600)의 흐름을 용이하게 할 수 있고, 상기 가이드 홈(520)의 폭을 충분하게 넓혀, 상기 접착층(600)의 넘침 현상을 방지할 수 있다.The first width w1 of the guide pattern 510 and the second width w2 of the guide groove 520 may be different from each other. In detail, the first width w1 of the guide pattern 510 may be smaller than the second width w2 of the guide groove 520 . That is, the second width w2 of the guide groove 520 may be greater than the first width w1 of the guide pattern 510 . Accordingly, it is possible to facilitate the flow of the adhesive layer 600 moving along the guide groove 520 , and to widen the width of the guide groove 520 sufficiently to prevent overflow of the adhesive layer 600 . can

상기 가이드 홈(520)은 제 1 영역(521) 및 제 2 영역(522)을 포함할 수 있다. 상기 제 1 영역(521) 및 상기 제 2 영역(522)은 서로 연결될 수 있다. 즉, 상기 제 1 영역(521) 및 상기 제 2 영역(522)은 일체로 형성될 수 있다.The guide groove 520 may include a first area 521 and a second area 522 . The first region 521 and the second region 522 may be connected to each other. That is, the first region 521 and the second region 522 may be integrally formed.

상기 제 1 영역(521)은 상기 접착층(600)의 내측 영역에 배치될 수 있다. 또한, 상기 제 2 영역(522)은 상기 접착층(600)과 중첩되는 영역 및 외측 영역에 배치될 수 있다. 즉, 상기 제 1 영역(521)은 상기 제 2 영역(522)보다 상기 이격 영역(DA)에 더 가깝게 배치될 수 있다.The first region 521 may be disposed in an inner region of the adhesive layer 600 . Also, the second region 522 may be disposed in a region overlapping the adhesive layer 600 and in an outer region. That is, the first area 521 may be disposed closer to the separation area DA than the second area 522 .

즉, 상기 제 1 영역(521)은 상기 제 2 영역(522)보다 상기 이격 영역(DA)에 더 가깝게 배치될 수 있다.That is, the first area 521 may be disposed closer to the separation area DA than the second area 522 .

예를 들어, 상기 제 1 영역(521)은 상기 제 1 칩(C1)과 수직 방향으로 중첩되는 영역에 배치될 수 있다. 또한, 상기 제 2 영역(522)은 상기 접착층(600) 및 상기 제 1 칩(C1)과 수직 방향으로 중첩되는 영역에 배치될 수 있다.For example, the first region 521 may be disposed in a region overlapping the first chip C1 in a vertical direction. Also, the second region 522 may be disposed in a region that vertically overlaps the adhesive layer 600 and the first chip C1 .

이에 따라, 상기 제 1 영역(521)과 상기 제 2 영역(522)에 배치되는 접착층의 양은 다를 수 있다. 자세하게, 상기 제 2 영역(522)에 배치되는 접착층의 양은 상기 제 1 영역(521)에 배치되는 접착층의 양보다 클 수 있다. 즉, 상기 제 2 영역(522)에 배치되는 접착층의 두께는 상기 제 1 영역(521)에 배치되는 접착층의 두께보다 클 수 있다.Accordingly, the amount of the adhesive layer disposed on the first region 521 and the second region 522 may be different. In detail, the amount of the adhesive layer disposed on the second region 522 may be greater than the amount of the adhesive layer disposed on the first region 521 . That is, the thickness of the adhesive layer disposed on the second region 522 may be greater than the thickness of the adhesive layer disposed on the first region 521 .

더 자세하게, 상기 제 1 영역(521)에는 상기 접착층(600)이 배치되지 않을 수 있다. 즉, 상기 제 1 영역(521)에서는 상기 기판(100)의 일면이 노출될수 있다. 즉, 상기 가이드 홈(520)의 상기 제 1 영역(521) 및 상기 제 1 영역(521) 사이의 가이드 패턴(510)은 상기 접착층(600)의 외부로 노출되며 배치될 수 있다.In more detail, the adhesive layer 600 may not be disposed in the first region 521 . That is, one surface of the substrate 100 may be exposed in the first region 521 . That is, the first region 521 of the guide groove 520 and the guide pattern 510 between the first region 521 may be disposed to be exposed to the outside of the adhesive layer 600 .

또한, 상기 제 2 영역(522)에는 상기 접착층(600)이 배치될 수 있다. 즉, 상기 접착층(600)은 상기 제 2 영역(521)의 내부에만 배치될 수 있다. 이에 따라, 상기 접착층(600)이 상기 제 1 칩(C1)의 하부 영역으로 침투하는 것을 방지하여, 상기 제 1 칩(C1)의 지문 센싱 특성을 향상시킬 수 있다.In addition, the adhesive layer 600 may be disposed in the second region 522 . That is, the adhesive layer 600 may be disposed only inside the second region 521 . Accordingly, by preventing the adhesive layer 600 from penetrating into the lower region of the first chip C1 , the fingerprint sensing characteristic of the first chip C1 may be improved.

또한, 상기 접착층(600)은 상기 제 2 영역(522)에서 위치마다 다른 두께로 배치될 수 있다. 예를 들어, 상기 접착층(600)의 두께는 상기 이격 영역(DA)에서 멀어지는 방향으로 연장할수록 작아질 수 있다.In addition, the adhesive layer 600 may be disposed to have a different thickness for each location in the second region 522 . For example, the thickness of the adhesive layer 600 may decrease as it extends in a direction away from the separation area DA.

상기 제 2 영역(522)은 제 2-1 영역(522a) 및 제 2-2 영역(522b)을 포함할 수 있다. 상기 제 2-1 영역(522a)은 상기 제 2-2 영역(522b)보다 상기 제 1 영역(521)에 더 가깝게 배치될 수 있다. 즉, 상기 제 2-2 영역(522b)은 상기 제 2-1 영역(522a)보다 상기 제 1 칩(C1)의 외측에 배치될 수 있다.The second region 522 may include a 2-1 th region 522a and a 2-2 th region 522b. The 2-1 th region 522a may be disposed closer to the first region 521 than the 2-2 th region 522b. That is, the 2-2 th region 522b may be disposed outside the first chip C1 than the 2-1 th region 522a.

상기 제 2-1 영역(522a)에 배치되는 접착층은 상기 제 1 칩(C1)과 접촉할 수 있다, 또한, 상기 제 2-2 영역(522b)에 배치되는 접착층은 상기 제 1 칩(C1)과 접촉하지 않을 수 있다The adhesive layer disposed in the 2-1 th region 522a may be in contact with the first chip C1, and the adhesive layer disposed in the 2-2 th region 522b may be in contact with the first chip C1. may not come into contact with

상기 제 2-1 영역(522a)에 배치되는 접착층의 두께(T1)와 상기 제 2-2 영역(522b)에 배치되는 접착층의 두께(T2)는 서로 다를 수 있다. 자세하게, 상기 제 2-2 영역(522b)에 배치되는 접착층의 두께(T2)는 상기 제 2-1 영역(522a)에 배치되는 접착층의 두께(T1)보다 작을 수 있다. 이에 따라, 상기 가이드 홈(520)에 배치되어 상기 가이드 홈을 따라 이동하는 접착층의 넘침 현상을 방지할 수 있다.A thickness T1 of the adhesive layer disposed in the 2-1 th region 522a may be different from a thickness T2 of the adhesive layer disposed in the 2-2 th region 522b. In detail, the thickness T2 of the adhesive layer disposed in the 2-2nd region 522b may be smaller than the thickness T1 of the adhesive layer disposed in the 2-1th region 522a. Accordingly, it is possible to prevent overflow of the adhesive layer disposed in the guide groove 520 and moving along the guide groove.

또한, 상기 가이드 홈(520)은 제 3 영역(523)을 더 포함할 수 있다. 상기 제 3 영역(523)은 상기 제 2-2 영역(522b)의 외측에 배치될 수 있다. 즉, 상기 제 1 영역(521)과 상기 제 3 영역(523) 사이에 상기 제 2 영역(522)이 배치될 수 있다.Also, the guide groove 520 may further include a third region 523 . The third region 523 may be disposed outside the second-second region 522b. That is, the second region 522 may be disposed between the first region 521 and the third region 523 .

상기 제 3 영역(523)에는 접착층(600)이 배치되지 않을 수 있다. 즉, 상기 제 3 영역(523)에는 상기 기판(100)이 노출될 수 있다. 즉, 상기 제 3 영역(523)은 상기 가이드 홈(520)에서 상기 접착층(600)이 배치되지 않는 영역일 수 있다.The adhesive layer 600 may not be disposed in the third region 523 . That is, the substrate 100 may be exposed in the third region 523 . That is, the third region 523 may be a region in the guide groove 520 in which the adhesive layer 600 is not disposed.

한편, 상기 제 3 영역(523)은 선택적으로 포함될 수 있다. 즉, 상기 가이드 홈(520)은 상기 제 1 영역(521) 및 상기 제 2 영역(522)만을 포함할 수 있고, 또는, 상기 가이드 홈(520)은 상기 제 1 영역(521), 상기 제 2 영역(522) 및 상기 제 3 영역(523)을 포함할 수 있다.Meanwhile, the third region 523 may be selectively included. That is, the guide groove 520 may include only the first area 521 and the second area 522 , or the guide groove 520 may include the first area 521 and the second area 521 . It may include a region 522 and the third region 523 .

도 16는 도 14의 F-F' 영역을 절단한 단면도를 도시한 도면이다.FIG. 16 is a view showing a cross-sectional view taken along an area F-F' of FIG. 14 .

도 16을 참조하면, 상기 더미 패턴(500)은 복수의 가이드 패턴(510)을 연결하는 연결부(530)를 포함할 수 있다. 즉, 상기 가이드 패턴(510), 상기 가이드 홈(520) 및 상기 연결부(530)의 폭은 서로 상이할 수 있다.Referring to FIG. 16 , the dummy pattern 500 may include a connection part 530 connecting the plurality of guide patterns 510 . That is, widths of the guide pattern 510 , the guide groove 520 , and the connection part 530 may be different from each other.

자세하게, 상기 연결부(530)의 제 3 폭(w3)은 상기 가이드 패턴(510)의 제 1 폭(w1) 및 상기 가이드 홈(520)의 제 2 폭(w2)보다 더 클 수 있다. 이에 따라, 상기 연결부(530)를 통해 상기 가이드 패턴(510)을 안정적으로 고정할 수 있다.In detail, the third width w3 of the connection part 530 may be greater than the first width w1 of the guide pattern 510 and the second width w2 of the guide groove 520 . Accordingly, the guide pattern 510 can be stably fixed through the connection part 530 .

상기 연결부(530)와 대응되는 상기 기판(100) 상에는 제 2 비아(V2)가 형성될 수 있다. 상기 제 2 비아(V2)를 통해 상기 연결부(530)는 상기 기판(100)의 제 2 면(2S) 상에 배치되는 그라운드 전극(700)과 연결될 수 있다.A second via V2 may be formed on the substrate 100 corresponding to the connection part 530 . The connection part 530 may be connected to the ground electrode 700 disposed on the second surface 2S of the substrate 100 through the second via V2 .

실시예에 따른 지문 인식 기판 및 지문 인식 모듈은 지문 센서를 포함하는 제 1 칩이 실장되는 제 1 칩 실장 영역에 배치되는 더미 패턴을 포함할 수 있다.The fingerprint recognition board and the fingerprint recognition module according to the embodiment may include a dummy pattern disposed in a first chip mounting area on which a first chip including a fingerprint sensor is mounted.

상기 더미 패턴은 다양한 형상으로 형성되어, 상기 제 1 칩의 밀착력을 향상시키면서, 상기 제 1 칩의 신뢰성을 향상시킬 수 있다.The dummy pattern may be formed in various shapes to improve adhesion of the first chip and improve reliability of the first chip.

즉, 상기 더미 패턴의 면적을 다른 패턴에 비해 더 크게 형성하여, 접착층이 도포되는 영역을 크게 할 수 있고, 이에 따라, 접착층을 통해 접착되는 제 1 칩의 밀착력을 향상시킬 수 있다.That is, by forming the area of the dummy pattern to be larger than that of other patterns, the area to which the adhesive layer is applied can be enlarged, and thus, the adhesive force of the first chip adhered through the adhesive layer can be improved.

또한, 상기 더미 패턴에 가이드 패턴 및 가이드 홈 형상의 패턴을 형성하여 상기 더미 패턴에 도포되는 접착층이 상기 제 1 칩 실장 영역 내부로 이동하는 것을 최소호하라 수 있다.In addition, by forming a guide pattern and a guide groove-shaped pattern on the dummy pattern, it is possible to minimize movement of the adhesive layer applied to the dummy pattern into the first chip mounting area.

즉, 상기 제 1 칩을 본딩할 때 발생하는 압력에 의해 발생하는 상기 접착층의 퍼짐 현상에 따른 접착층의 흐름을 상기 가이드 패턴 및 상기 가이드 홈에 의해 제어함으로써, 상기 접착층이 본딩 공정 중 상기 제 1 칩의 하부 방향으로 유입되는 것을 방지할 수 있다.That is, by controlling the flow of the adhesive layer according to the spreading phenomenon of the adhesive layer caused by the pressure generated when the first chip is bonded by the guide pattern and the guide groove, the adhesive layer is the first chip during the bonding process. can be prevented from flowing in the downward direction of

이에 따라, 상기 제 1 칩이 배치되는 영역 내부로 접착층이 유입되는 것을 방지하여 접착층에 따른 제 1 칩의 진동 동작 방해를 방지할 수 있으므로, 지문 인식 모듈의 신뢰성 및 구동 특성을 향상시킬 수 있다.Accordingly, it is possible to prevent the adhesive layer from flowing into the region where the first chip is disposed, thereby preventing the vibration operation of the first chip from being disturbed by the adhesive layer, thereby improving the reliability and driving characteristics of the fingerprint recognition module.

이하, 도 17 내지 도 19를 참조하여, 실시예에 따른 지문 인식 모듈의 휘어짐 및 다른 부재와의 접촉관계를 설명한다.Hereinafter, bending of the fingerprint recognition module according to the embodiment and contact relationship with other members will be described with reference to FIGS. 17 to 19 .

도 17은 도 2의 G-G' 영역을 절단한 지문 인식 기판의 단면도에서 제 1 칩, 제 2 칩 및 제 3 칩이 실장된 지문 인식 모듈의 단면도를 도시한 도면이다.17 is a cross-sectional view illustrating a fingerprint recognition module on which the first chip, the second chip, and the third chip are mounted in a cross-sectional view of the fingerprint recognition substrate cut in the region G-G' of FIG. 2 .

도 17을 참조하면, 상기 지문 인식 기판(1000) 상에는 제 1 칩(C1) 제 2 칩(C2) 및 제 3 칩(C3)이 각각 실장될 수 있다.Referring to FIG. 17 , a first chip C1 , a second chip C2 , and a third chip C3 may be respectively mounted on the fingerprint recognition substrate 1000 .

상기 제 1 칩(C1), 상기 제 2 칩(C2) 및 상기 제 3 칩(C3)은 상기 지문 인식 기판(1000))의 동일한 면 상에 배치될 수 있다. 즉, 상기 제 1 칩(C1), 상기 제 2 칩(C2) 및 상기 제 3 칩(C3)은 상기 기판(100)의 제 1 면(1S) 상에 모두 배치될 수 있다.The first chip C1 , the second chip C2 , and the third chip C3 may be disposed on the same surface of the fingerprint recognition substrate 1000 . That is, the first chip C1 , the second chip C2 , and the third chip C3 may all be disposed on the first surface 1S of the substrate 100 .

이에 따라, 상기 제 1 칩(C1)에서 인식하는 지문 인식 신호를 메인보드까지 전달하기 위해서 하나의 인쇄회로기판만이 적용될 수 있다.Accordingly, only one printed circuit board may be applied to transmit the fingerprint recognition signal recognized by the first chip C1 to the main board.

도 18을 참조하면, 상기 지문 인식 모듈은 폴딩축(FA)을 중심으로 일 방향으로 폴딩될 수 있다.Referring to FIG. 18 , the fingerprint recognition module may be folded in one direction about the folding axis FA.

이에 따라, 상기 제 1 칩(C1)은 상기 제 2 칩(C2) 및 상기 제 3 칩(C3)과 서로 다른 방향에 배치될 수 있다. 즉, 상기 제 1 칩(C1)은 상기 지문 인식 모듈의 상부 방향에 배치되고, 상기 2 칩(C2) 및 상기 제 3 칩(C3)은 상기 지문 인식 모듈의 하부 방향에 배치될 수 있다.Accordingly, the first chip C1 may be disposed in a direction different from that of the second chip C2 and the third chip C3 . That is, the first chip C1 may be disposed in an upper direction of the fingerprint recognition module, and the second chip C2 and the third chip C3 may be disposed in a lower direction of the fingerprint recognition module.

상기 지문 인식 모듈의 상부에는 표시 패널(1100) 및 커버 기판(1200)이 배치될 수 있다. 상기 지문 인식 모듈의 상부면은 상기 표시 패널(1100)과 접착될 수 있다. 자세하게, 상기 제 1 칩(C1)은 상기 표시 패널(1100)과 접촉할 수 있다. 자세하게, 상기 제 1 칩(C1)의 상부면과 상기 표시 패널(1100) 사이에는 제 1 접착층(610)이 배치되고, 상기 제1 칩(C1)은 상기 제 1 접착층(610)을 통해 상기 표시 패널(1100)과 접착될 수 있다. 이를 통해 디스플레이의 유효 영역을 최대한 확보하는 디바이스를 제작 할 수 있다.A display panel 1100 and a cover substrate 1200 may be disposed on the fingerprint recognition module. An upper surface of the fingerprint recognition module may be adhered to the display panel 1100 . In detail, the first chip C1 may contact the display panel 1100 . In detail, a first adhesive layer 610 is disposed between the upper surface of the first chip C1 and the display panel 1100 , and the first chip C1 is displayed through the first adhesive layer 610 . It may be adhered to the panel 1100 . Through this, a device that secures the effective area of the display as much as possible can be manufactured.

또한, 상기 지문 인식 모듈의 하부면은 메인보드(1500)와 접착될 수 있다. 자세하게, 상기 지문 인식 모듈의 하부면 상의 배선 패턴(200)과 상기 메인 보드는 접착층 등을 통해 접착되어 전기적으로 연결될 수 있다.Also, the lower surface of the fingerprint recognition module may be adhered to the main board 1500 . In detail, the wiring pattern 200 on the lower surface of the fingerprint recognition module and the main board may be electrically connected by being adhered through an adhesive layer or the like.

한편, 도 19를 참조하면, 상기 제 1 칩(C1), 상기 제 2 칩(C2) 및 상기 제 3 칩(C3)은 상기 기판(100)의 서로 다른 면 상에 배치될 수 있다.Meanwhile, referring to FIG. 19 , the first chip C1 , the second chip C2 , and the third chip C3 may be disposed on different surfaces of the substrate 100 .

자세하게, 상기 제 1 칩(C1)은 상기 기판(100)의 제 1 면(1S) 상에 배치되고, 상기 제 2 칩(C2) 및 상기 제 3 칩(C3)은 상기 기판(100)의 제 2 면(2S) 상에 배치될 수 있다.In detail, the first chip C1 is disposed on the first surface 1S of the substrate 100 , and the second chip C2 and the third chip C3 are the second chip C2 and the third chip C3 of the substrate 100 . It may be disposed on the two surfaces 2S.

이에 따라, 상기 지문 인식 모듈은 별도의 폴딩 없이 표시 패널 및 메인보드와 연결될 수 있다.Accordingly, the fingerprint recognition module may be connected to the display panel and the main board without separate folding.

실시예에 따른 지문 인식 모듈을 포함하는 디스플레이 장치는 표시 패널과 메인보드 사이에 오직 하나의 연성 회로기판이 요구되기 때문에, 디스플레이 장치의 전체적인 두께를 감소시킬 수 있다. Since only one flexible circuit board is required between the display panel and the main board in the display device including the fingerprint recognition module according to the embodiment, the overall thickness of the display device can be reduced.

이하, 도 20 내지 도 25를 참조하여, 실시예에 따른 지문 인식 모듈이 적용되는 다양한 디스플레이 장치를 설명한다.Hereinafter, various display devices to which a fingerprint recognition module according to an embodiment is applied will be described with reference to FIGS. 20 to 25 .

도 20 내지 도 25는 지문 인식 모듈을 포함하는 다양한 디스플레이 장치의 도면들이다.20 to 25 are diagrams of various display devices including a fingerprint recognition module.

실시예에 따른 지문 인식 모듈은 플렉서블 하며, 크기가 작고, 두께가 얇기 때문에, 다양한 디스플레이 장치에 사용될 수 있다.Since the fingerprint recognition module according to the embodiment is flexible, small in size, and thin in thickness, it can be used in various display devices.

예를 들어, 도 20을 참조하면, 실시예에 따른 지문 인식 모듈은 휘어지는 플렉서블(flexible) 디스플레이 장치에 적용될 수 있다. 따라서, 이를 포함하는 터치 디바이스 장치는 플렉서블 터치 디바이스 장치일 수 있다. 따라서, 사용자가 손으로 휘거나 구부릴 수 있다. 이러한 플렉서블 터치 윈도우는 웨어러블 터치 등에 적용될 수 있다.For example, referring to FIG. 20 , the fingerprint recognition module according to the embodiment may be applied to a flexible display device that can be bent. Accordingly, a touch device apparatus including the same may be a flexible touch device apparatus. Accordingly, the user may bend or bend it by hand. Such a flexible touch window may be applied to a wearable touch or the like.

또는, 도 21 내지 도 23을 참조하면, 실시예에 따른 지문 인식 모듈은 폴더블 디스플레이 장치가 적용되는 다양한 전자 디바이스에 적용될 수 있다. 도 21 내지 도 23을 참조하면, 폴더블 디스플레이 장치는 폴더블 커버 윈도우가 접힐 수 있다. 폴더블 디스플레이 장치는 다양한 휴대용 전자제품에 포함될 수 있다. 자세하게, 폴더블 디스플레이 장치는 이동식 단말기(휴대폰), 노트북(휴대용 컴퓨터) 등에 포함될 수 있다. 이에 따라, 휴대용 전자제품의 디스플레이 영역은 크게 하면서도, 보관이나 이동시에는 장치의 크기를 줄일 수 있어, 휴대성을 높일 수 있다. 따라서, 휴대용 전자제품 사용자의 편의를 향상시킬 수 있다. 그러나, 실시예가 이에 제한되는 것은 아니고, 폴더블 디스플레이 장치는 다양한 전자 제품에 사용될 수 있음은 물론이다.Alternatively, referring to FIGS. 21 to 23 , the fingerprint recognition module according to the embodiment may be applied to various electronic devices to which the foldable display apparatus is applied. 21 to 23 , in the foldable display device, the foldable cover window may be folded. The foldable display device may be included in various portable electronic products. In detail, the foldable display device may be included in a mobile terminal (cellular phone), a notebook computer (portable computer), and the like. Accordingly, while the display area of the portable electronic product is enlarged, the size of the device can be reduced during storage or movement, thereby enhancing portability. Accordingly, it is possible to improve the convenience of users of portable electronic products. However, embodiments are not limited thereto, and the foldable display device may be used in various electronic products.

도 21을 참조하면, 폴더블 디스플레이 장치는 화면 영역에서 하나의 접힘 영역을 포함할 수 있다. 예를 들어, 폴더블 디스플레이 장치는 접힌 형태에서 C형 형상을 가질 수 있다. 즉, 폴더블 디스플레이 장치는 일단 및 상기 일단과 반대되는 타단이 서로 포개어질 수 있다. 이때, 상기 일단과 상기 타단은 서로 가까이 배치될 수 있다. 예를 들어, 상기 일단과 상기 타단은 서로 마주보며 배치될 수 있다.Referring to FIG. 21 , the foldable display may include one folded area in the screen area. For example, the foldable display device may have a C-shape in a folded form. That is, in the foldable display device, one end and the other end opposite to the one end may be superimposed on each other. In this case, the one end and the other end may be disposed close to each other. For example, the one end and the other end may be disposed to face each other.

도 22를 참조하면, 폴더블 디스플레이 장치는 화면 영역에서 두 개의 접힘 영역을 포함할 수 있다. 예를 들어, 폴더블 디스플레이 장치는 접힌 형태에서 G형 형상을 가질 수 있다. 즉, 폴더블 디스플레이 장치는 일단 및 상기 일단과 반대되는 타단이 서로 대응되는 방향으로 접힘에 따라, 서로 포개어질 수 있다. 이때, 상기 일단과 상기 타단은 서로 이격하여 배치될 수 있다. 예를 들어, 상기 일단과 상기 타단은 서로 평행하게 배치될 수 있다.Referring to FIG. 22 , the foldable display may include two folded areas in the screen area. For example, the foldable display device may have a G-shape in a folded form. That is, as one end and the other end opposite to the one end are folded in directions corresponding to each other, the foldable display device may be superimposed on each other. In this case, the one end and the other end may be disposed to be spaced apart from each other. For example, the one end and the other end may be disposed parallel to each other.

도 23을 참조하면, 폴더블 디스플레이 장치는 화면 영역에서 두 개의 접힘 영역을 포함할 수 있다. 예를 들어, 폴더블 디스플레이 장치는 접힌 형태에서 S형 형상을 가질 수 있다. 즉, 폴더블 디스플레이 장치는 일단 및 상기 일단과 반대되는 타단이 서로 다른 방향으로 접힐 수 있다. 이때, 상기 일단과 상기 타단은 서로 이격하여 배치될 수 있다. 예를 들어, 상기 일단과 상기 타단은 서로 평행하게 배치될 수 있다.Referring to FIG. 23 , the foldable display may include two folded areas in the screen area. For example, the foldable display device may have an S-shape in a folded form. That is, one end of the foldable display device and the other end opposite to the one end may be folded in different directions. In this case, the one end and the other end may be disposed to be spaced apart from each other. For example, the one end and the other end may be disposed parallel to each other.

또한, 도면에는 도시하지 않았으나, 실시예에 따른 지문 인식 모듈은 롤러블 디스플레이에 적용될 수 있음은 물론이다.In addition, although not shown in the drawings, it goes without saying that the fingerprint recognition module according to the embodiment may be applied to a rollable display.

도 24를 참조하면, 실시예에 따른 지문 인식 모듈은 곡면 디스플레이를 포함하는 다양한 웨어러블 터치 디바이스에 포함될 수 있다. 따라서, 실시예에 따른 지문 인식 모듈을 포함하는 디스플레이 장치의 슬림화, 소형화 또는 경량화될 수 있다.Referring to FIG. 24 , the fingerprint recognition module according to the embodiment may be included in various wearable touch devices including a curved display. Accordingly, the display device including the fingerprint recognition module according to the embodiment may be slimmed down, downsized, or lightened.

도 25를 참조하면, 실시예에 따른 지문 인식 모듈은 TV, 모니터, 노트북과 같은 디스플레이 부분을 가지는 다양한 전자 디바이스에 사용될 수 있다. Referring to FIG. 25 , the fingerprint recognition module according to the embodiment may be used in various electronic devices having a display part, such as a TV, a monitor, and a notebook computer.

그러나, 실시예가 이에 한정되는 것은 아니고, 실시예에 따른 지문 인식 모듈은 평판 또는 곡선 형상의 디스플레이 부분을 가지는 다양한 전자 디바이스에 사용될 수 있음은 물론이다.However, the embodiment is not limited thereto, and the fingerprint recognition module according to the embodiment may be used in various electronic devices having a flat panel or curved display portion.

상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. Features, structures, effects, etc. described in the above-described embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to one embodiment. Furthermore, the features, structures, effects, etc. illustrated in each embodiment can be combined or modified for other embodiments by those of ordinary skill in the art to which the embodiments belong. Accordingly, the contents related to such combinations and modifications should be interpreted as being included in the scope of the present invention.

또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, although the embodiments have been described above, these are merely examples and do not limit the present invention, and those of ordinary skill in the art to which the present invention pertains are exemplified above in a range that does not depart from the essential characteristics of the present embodiment. It can be seen that various modifications and applications that have not been made are possible. For example, each component specifically shown in the embodiments may be implemented by modification. And the differences related to these modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

Claims (19)

칩 실장 영역을 포함하는 기판;
상기 기판 상에 배치되는 배선 패턴 및 더미 패턴; 및
상기 배선 패턴 상에 배치되는 보호층을 포함하고,
상기 칩 실장 영역은, 상기 배선 패턴이 배치되는 제 1 영역 및 상기 더미 패턴이 배치되는 제 2 영역을 포함하는 지문 인식 기판.
a substrate including a chip mounting area;
a wiring pattern and a dummy pattern disposed on the substrate; and
a protective layer disposed on the wiring pattern;
The chip mounting region may include a first region in which the wiring pattern is disposed and a second region in which the dummy pattern is disposed.
제 1항에 있어서,
상기 제 2 영역은 상기 칩 실장 영역의 모서리 영역에 배치되는 지문 인식 기판.
The method of claim 1,
The second region is a fingerprint recognition substrate disposed in a corner region of the chip mounting region.
제 1항에 있어서,
상기 더미 패턴은 복수의 가이드 패턴; 및 상기 가이드 패턴 사이의 가이드 홈을 포함하는 지문 인식 기판;
The method of claim 1,
The dummy pattern may include a plurality of guide patterns; and a fingerprint recognition substrate including a guide groove between the guide patterns;
제 1항에 있어서,
상기 가이드 패턴의 일단에 배치되고, 상기 가이드 패턴을 연결하는 연결부를 더 포함하는 지문 인식 기판.
The method of claim 1,
The fingerprint recognition substrate is disposed at one end of the guide pattern, and further comprises a connection unit for connecting the guide pattern.
제 1 칩 실장 영역을 포함하는 기판;
상기 기판 상에 배치되는 배선 패턴 및 더미 패턴;
상기 배선 패턴 상에 배치되는 보호층;
상기 제 1 칩 실장 영역 상에 배치되는 제 1 칩;
상기 제 1 칩과 상기 배선 패턴 사이에 배치되는 접착층을 포함하고,
상기 제 1 칩과 상기 기판 사이에는 이격 영역이 배치되는 지문 인식 모듈.
a substrate including a first chip mounting region;
a wiring pattern and a dummy pattern disposed on the substrate;
a protective layer disposed on the wiring pattern;
a first chip disposed on the first chip mounting area;
an adhesive layer disposed between the first chip and the wiring pattern;
A fingerprint recognition module in which a spaced region is disposed between the first chip and the substrate.
제 5항에 있어서,
상기 이격 영역은 3㎛ 이상인 지문 인식 모듈.
6. The method of claim 5,
The separation area is 3㎛ or more fingerprint recognition module.
제 5항에 있어서,
상기 이격 영역은 공기를 포함하는 지문 인식 모듈.
6. The method of claim 5,
The separation area is a fingerprint recognition module containing air.
제 5항에 있어서,
상기 제 1 칩 실장 영역은, 상기 배선 패턴이 배치되는 제 1 영역 및 상기 더미 패턴이 배치되는 제 2 영역을 포함하고,
상기 제 2 영역은 상기 칩 실장 영역의 모서리 영역에 배치되는 지문 인식 모듈.
6. The method of claim 5,
The first chip mounting region includes a first region in which the wiring pattern is disposed and a second region in which the dummy pattern is disposed;
The second region is a fingerprint recognition module disposed in a corner region of the chip mounting region.
제 5항에 있어서,
상기 더미 패턴은 복수의 가이드 패턴; 및 상기 가이드 패턴 사이의 가이드 홈을 포함하고,
상기 가이드 홈의 폭은 상기 가이드 패턴의 폭보다 큰 지문 인식 모듈.
6. The method of claim 5,
The dummy pattern may include a plurality of guide patterns; and a guide groove between the guide patterns,
The width of the guide groove is greater than the width of the guide pattern fingerprint recognition module.
제 9항에 있어서,
상기 가이드 패턴의 일단에 배치되고, 상기 가이드 패턴은 연결하는 연결부를 더 포함하고,
상기 연결부의 폭은 상기 가이드 패턴의 폭 및 상기 가이드 홈의 폭보다 큰 지문 인식 모듈.
10. The method of claim 9,
It is disposed at one end of the guide pattern, the guide pattern further comprises a connecting portion for connecting,
A width of the connection part is greater than a width of the guide pattern and a width of the guide groove.
제 9항에 있어서,
상기 가이드 홈은 제 1 영역 및 제 2 영역을 포함하고,
상기 제 1 영역은 상기 제 2 영역보다 상기 이격 영역에 더 가깝게 배치되고,
상기 제 2 영역에 배치되는 접착층의 두께는 상기 제 1 영역에 배치되는 접착층의 두께보다 큰 지문 인식 모듈.
10. The method of claim 9,
The guide groove includes a first area and a second area,
The first region is disposed closer to the separation region than the second region,
A thickness of the adhesive layer disposed in the second region is greater than a thickness of the adhesive layer disposed in the first region.
제 11항에 있어서,
상기 접착층은 상기 제 2 영역에만 배치되는 지문 인식 모듈.
12. The method of claim 11,
The adhesive layer is a fingerprint recognition module disposed only in the second area.
제 11항에 있어서,
상기 제 1 영역에는 접착층이 배치되지 않는 지문 인식 모듈.
12. The method of claim 11,
A fingerprint recognition module in which an adhesive layer is not disposed in the first region.
제 11항에 있어서,
상기 제 1 영역 및 상기 제 1 영역 사이의 상기 가이드 패턴은 접착층 외부로 노출되는 지문 인식 모듈.
12. The method of claim 11,
A fingerprint recognition module in which the first region and the guide pattern between the first region are exposed to the outside of the adhesive layer.
제 11항에 있어서,
상기 제 2 영역은 제 2-1 영역 및 제 2-2 영역을 포함하고,
상기 제 2-1 영역에 배치되는 접착층은 상기 제 1 칩과 접촉하고,
상기 제 2-2 영역은 상기 2-1 영역보다 상기 제 1 칩의 외측에 배치되고,
상기 제 2-1 영역에 배치되는 접착층의 두께는 상기 제 2-2 영역에 배치되는 접착층의 두께보다 큰 지문 인식 모듈.
12. The method of claim 11,
The second area includes a 2-1 area and a 2-2 area,
The adhesive layer disposed in the 2-1 region is in contact with the first chip,
the 2-2 region is disposed outside the first chip than the 2-1 region;
The thickness of the adhesive layer disposed in the 2-1 region is greater than the thickness of the adhesive layer disposed in the 2-2 region.
제 11항에 있어서,
상기 제 2 영역 외측의 제 3 영역을 더 포함하고,
상기 제 3 영역은 상기 기판이 노출되는 지문 인식 모듈.
12. The method of claim 11,
a third region outside the second region;
The third region is a fingerprint recognition module to which the substrate is exposed.
제 5항에 있어서,
상기 기판은 제 1 면 및 상기 제 1 면과 반대되는 제 2 면을 포함하고,
상기 제 1 칩은 상기 제 1 면 상에 배치되고,
상기 제 1 면 상에 배치되는 제 2 칩 실장 영역 및 제 3 칩 실장 영역에 각각 배치되는 제 2 칩 및 제 3 칩을 더 포함하고,
상기 기판은 상기 제 1 칩 실장 영역 및 상기 제 2 칩 실장 영역 사이에서 휘어지는 지문 인식 모듈.
6. The method of claim 5,
The substrate includes a first surface and a second surface opposite to the first surface,
the first chip is disposed on the first surface;
a second chip and a third chip respectively disposed in a second chip mounting region and a third chip mounting region disposed on the first surface;
The substrate is curved between the first chip mounting area and the second chip mounting area.
제 5항에 있어서,
상기 기판은 제 1 면 및 상기 제 1 면과 반대되는 제 2 면을 포함하고,
상기 제 1 칩은 상기 제 1 면 상에 배치되고,
상기 제 2 면 상에 배치되는 제 2 칩 실장 영역 및 제 3 칩 실장 영역에 각각 배치되는 제 2 칩 및 제 3 칩을 더 포함하는 지문 인식 모듈.
6. The method of claim 5,
The substrate includes a first surface and a second surface opposite to the first surface,
the first chip is disposed on the first surface;
The fingerprint recognition module further comprising a second chip and a third chip respectively disposed in a second chip mounting area and a third chip mounting area disposed on the second surface.
제 5항 내지 제 18항 중 어느 한 항에 따른 지문 인식 모듈;
상기 지문 인식 모듈 상부에 배치되는 표시 패널 및 커버 기판;
상기 지문 인식 모듈의 하부에 배치되는 메인 보드를 포함하는 디스플레이 장치.
A fingerprint recognition module according to any one of claims 5 to 18;
a display panel and a cover substrate disposed on the fingerprint recognition module;
and a main board disposed under the fingerprint recognition module.
KR1020200129081A 2020-10-07 2020-10-07 Fingerprint sensing substrate, fingerprint sensing module and display device comprising the same KR20220046079A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200129081A KR20220046079A (en) 2020-10-07 2020-10-07 Fingerprint sensing substrate, fingerprint sensing module and display device comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200129081A KR20220046079A (en) 2020-10-07 2020-10-07 Fingerprint sensing substrate, fingerprint sensing module and display device comprising the same

Publications (1)

Publication Number Publication Date
KR20220046079A true KR20220046079A (en) 2022-04-14

Family

ID=81211316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200129081A KR20220046079A (en) 2020-10-07 2020-10-07 Fingerprint sensing substrate, fingerprint sensing module and display device comprising the same

Country Status (1)

Country Link
KR (1) KR20220046079A (en)

Similar Documents

Publication Publication Date Title
US11100351B2 (en) Fingerprint recognition module and electronic device comprising same
JP4650896B2 (en) Image sensor module, manufacturing method thereof, and camera module using the same
CN105404880B (en) Electronic device with fingerprint sensor assembly
US20180336393A1 (en) Fingerprint sensing unit
US8981514B2 (en) Semiconductor package having a blocking pattern between a light transmissive cover and a substrate, and method for fabricating the same
TWI639048B (en) Portable electronic device and image-capturing module thereof, and carrier assembly thereof
US20180206330A1 (en) Electromagnetic shielding protection film and fpc
US20050212130A1 (en) Semiconductor chip, semiconductor device, method for producing semiconductor device, and electronic equipment
US10679917B2 (en) Chip package structure, terminal device, and method
US20230098313A1 (en) Antenna device and display device including the same
TWM550941U (en) Portable electronic device and its image capturing module and carrying component
KR101947734B1 (en) Fingerprint recognition sensor package
JP2006196728A (en) Electronic component, electro-optical device and electronic apparatus
KR102190390B1 (en) Semiconductor package and method of fabricating the same
KR20220046079A (en) Fingerprint sensing substrate, fingerprint sensing module and display device comprising the same
KR102568983B1 (en) Fingerprint sensing module and lectronic device comprising the same
KR20170126335A (en) Fingerprint recognition sensor package comprising flexible printed circuit board
US8266796B2 (en) Method of fabricating a semiconductor device package
KR20220081587A (en) Fingerprint sensing substrate, fingerprint sensing module and display device comprising the same
US10553150B2 (en) Electronic device and display device comprising the same
KR20170126330A (en) Fingerprint recognition sensor package comprising flexible printed circuit board
KR102430864B1 (en) Fingerprint sensing module and lectronic device comprising the same
KR102395435B1 (en) Fingerprint sensing module and lectronic device comprising the same
KR20160043450A (en) Fingerprint sensor package
US20230005893A1 (en) Fingerprint recognition module and electronic device comprising same

Legal Events

Date Code Title Description
A201 Request for examination