KR20220045520A - 마이크로 led 디스플레이 제조 시스템 및 방법 - Google Patents

마이크로 led 디스플레이 제조 시스템 및 방법 Download PDF

Info

Publication number
KR20220045520A
KR20220045520A KR1020200128381A KR20200128381A KR20220045520A KR 20220045520 A KR20220045520 A KR 20220045520A KR 1020200128381 A KR1020200128381 A KR 1020200128381A KR 20200128381 A KR20200128381 A KR 20200128381A KR 20220045520 A KR20220045520 A KR 20220045520A
Authority
KR
South Korea
Prior art keywords
substrate
layer
emitting diode
light emitting
diode chips
Prior art date
Application number
KR1020200128381A
Other languages
English (en)
Inventor
젠 우 보르
빈 첸 치아
Original Assignee
젠 우 보르
빈 첸 치아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 젠 우 보르, 빈 첸 치아 filed Critical 젠 우 보르
Priority to KR1020200128381A priority Critical patent/KR20220045520A/ko
Publication of KR20220045520A publication Critical patent/KR20220045520A/ko
Priority to KR1020220136576A priority patent/KR20220147565A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

주로 분리 기술인 chip-by-chip을 사용하여 마이크로 LED 디스플레이가 매우 정확하고 효율적으로 만들어질 수 있다. 첫째, 에피택셜 공정 후 LED 에피 웨이퍼를 마이크로 LED로 가공된다. 둘째, LED 에피 웨이퍼를 위해 구동회로가 있는 본딩 기판이 제공된다. 이후, 각 LED 칩은 기판에 chip-by-chip으로 동시에 또는 순차적으로 고정될 수 있으며, 각 LED 칩은 분리 기술을 이용하여 동시에 또는 순차적으로 이송될 수 있다. LED 에피 웨이퍼 자체도 LED 디스플레이 기판으로 제공될 수 있다. 광 변환 층과 색 격벽층(color defining layer)은 LED 디스플레이를 제공하기 위해 각각의 LED 칩에 개별적으로 패턴화되고 순차적으로 형성될 수 있다.

Description

마이크로 LED 디스플레이 제조 시스템 및 방법{System and Method for Making Micro LED Display}
본 발명은 마이크로 LED 디스플레이 패널 및 마이크로 LED 디스플레이 패널을 제조하는 방법에 관련된 것이다. 본 발명은 또한 마이크로 LED 패널을 제조하기 위한 장치에 관련된 것이다. 하지만, 본 발명은 훨씬 더 넓은 범위의 적용가능성을 가지는 것으로 인식될 것이다.
종래의 TFT LCD 디스플레이 및 OLED 디스플레이에 이어 마이크로 LED는 차세대 첨단 디스플레이로 간주된다. 기존 LED에서 계승된 마이크로 LED의 장점은 저전력 소모, 고휘도, 짧은 응답 시간 및 긴 수명이다. 마이크로 LED로 조립된 55 인치 크리스탈 LED TV는 2012 년 소니에서 발표 및 제조되었으며, 600 만 개 이상의 마이크로 LED가 백만 레벨 콘트라스트(contrast), 140 % 이상의 NTSC를 갖고, LCD 디스플레이에 비해 응답 시간 문제가 없고 OLED 디스플레이 비해 수명 문제가 없는 고해상도 픽셀들이 사용되었다. 마이크로 LED 디스플레이의 기술은 LED 칩 크기를 종래의 LED 칩의 1%로 축소하고, 고해상도 디스플레이에 단일 마이크로 LED를 적용하고, 두 개의 마이크로 LED 사이의 피치를 미니 미터에서 마이크로 미터 단위로 축소하고, 각 픽셀을 개별적으로 처리하고, 마이크로 LED 어레이의 각 마이크로 LED를 개별적으로 구동하는 것이다.
그러나, 각각의 단일 마이크로 LED의 경우, 하나의 디스플레이에 있는 수백만 개의 마이크로 LED가 기판에서 디스플레이로 효율적으로 옮기는 것이 어려우므로, 종래의 제조 공정을 대량 생산에 적용할 수 없다; 그것이 대량 전사(mass transfer) 문제이다.
이 문제를 해결하기 위해 몇 가지 접근 방식이 제안되었다. Andreas Bibl 등의 미국특허, 특허번호 US 8,794,501은 에피기판(epi-substrate)의 모든 마이크로 LED가 한 번에 임시 또는 본딩 기판으로 완전히 전사되고, 그 후 각각의 단일 마이크로 LED는 위상 전이를 사용하여 본딩 기판(bonding substrate)에서 디스플레이 패널의 수신 기판(receiving substrate)으로 개별적으로 픽업된다는 것을 언급한다. 대량 전사 문제는 여전히 수백만 개의 마이크로 LED를 본딩 기판에서 수신 기판까지 개별적으로 픽업해야 한다는 점이다; 시간이 너무 많이 소요되고, 저수율이 발생된다. 유체 필터를 사용하거나 중력에 의한 낙하와 같은 몇몇 다른 해결책은 여전히 산업적으로나 상업적으로 이용 가능하지 않다.
대량 전사 문제를 해결하기 위해서, 특히 RGB LED 칩을 본딩 기판으로 전사하기 위해서, 해결책은 질화물 기반 LED 칩만 본딩 기판으로 전사하는 것이다. 그러나, 질화물 기반 LED는 적색광을 제공할 수 없으므로 마이크로/미니 LED 디스플레이의 풀 컬러를 구현할 수 없다.
따라서, 마이크로 LED 제조를 위한 대량 전사 문제에서 산업적 및 상업적으로 실행 가능한 해결책을 제공할 필요가 있다.
본 발명의 목적은 마이크로 LED 디스플레이의 제조 방법, 마이크로 LED 디스플레이 및 마이크로 LED 디스플레이 제조 장치를 위한 상업적 및 산업적으로 실행 가능한 해결책을 제공하는 것이다.
따라서, 본 발명은 디스플레이 패널을 형성하는 방법을 제공하며, 상기 방법은 제1 기판 상에 복수의 제1 발광 다이오드 칩들을 갖는 제1 기판을 제공하는 단계 - 상기 복수의 제1 발광 다이오드 칩들의 각 제1 발광 다이오드 칩에 대해서는 한 쌍의 오믹 전극들(ohmic electrodes)이 제1 파장의 광을 방출하는 각각의 제1 발광 다이오드의 칩 상에 형성됨-; 디스플레이 패널용 구동회로 및 쌍을 이루는 복수의 본딩 패드를 구비한 제2 기판을 제공하는 단계; 쌍을 이루는 상기 복수의 본딩 패드 상에 상기 복수의 제1 발광 다이오드 칩들을 본딩하기 위하여 상기 제1 기판을 뒤집는(flipping) 단계; 상기 복수의 제1 발광 다이오드 칩들을 상기 제1 기판으로부터 분리하는 단계; 및 상기 복수의 제1 발광 다이오드 칩들이 제2 기판 상에 고정되도록 제2 기판을 재가열하는 단계를 포함한다.
바람직한 실시예에서, 제1 기판은 사파이어 또는 SiC일 수 있고, 복수의 제1 발광 다이오드 칩들은 UV, 청색 또는 녹색 광을 방출하기 위한 III-질화물을 포함한다. 분리하는 단계는 제1 기판이 사파이어 또는 SiC이면 레이저 노광을 사용하여 수행된다.
바람직한 실시예에서, 제1 기판은 테이프일 수도 있고, 복수의 제1 발광 다이오드 칩들은 적색광을 방출하기 위한 III-비소 또는 III-인화물을 포함한다. 분리하는 단계는 제1 기판이 테이프인 경우 복수의 발광 다이오드 칩 없이 제1 기판의 전면을 가압하여 수행된다.
바람직한 실시예에서, 제2 기판은 PCB, 실리콘, 실리콘 카바이드 또는 세라믹일 수 있다. 세라믹 기판은 AlN 또는 알루미늄 산화물(Al2O3)을 포함할 수 있다.
바람직한 실시예에서, 제2 기판은 GaAs일 수 있고, 복수의 제2 발광 다이오드 칩들을 포함하고, 복수의 제2 발광 다이오드 칩들의 각 제2 발광 다이오드 칩은 제1 파장 보다 긴 제2 파장을 갖는 광을 방출한다.
바람직한 실시예에서, 구동 회로는 능동 회로 어레이 또는 수동 회로 어레이일 수 있다. 능동 회로는 복수의 발광 다이오드 칩들을 구동하기 위한 복수의 트랜지스터들을 포함한다.
바람직한 실시예에서, 제1 기판 상의 복수의 제1 발광 다이오드 칩들의 제1 피치는 제2 기판 상의 쌍을 이룬 복수의 본딩 패드들의 제2 피치와 동일하다. 뒤집는 단계는 복수의 제1 발광 다이오드 칩들이 쌍을 이룬 복수의 오믹 전극에 정렬하도록 수행된다. 분리하는 단계는 제1 기판 상의 각 제1 발광 다이오드 칩에 대해 블록 단위로 수행된다.
바람직한 실시예에서, 제1 기판 상의 복수의 제1 발광 다이오드 칩들의 제1 피치는 제2 기판 상의 쌍을 이룬 복수의 본딩 패드의 제2 피치 보다 작다. 뒤집는 단계는 복수의 제1 발광 다이오드 칩들 중 하나가 쌍을 이룬 복수의 오믹 전극들 중 하나에 정렬하도록 수행되고, 그 후 분리하는 단계가 수행된다.
바람직한 실시예에서, LED 칩들이 본딩 기판에 전사된 후에, 제1 파장 광 보다 긴 제3 파장을 갖는 광을 제공하기 위해 인광체층이 복수의 제1 발광 다이오드 칩들 상에 형성된다.
바람직한 실시예에서, 제3 파장 및 제1 파장을 갖는 광은 백색광을 제공한다. 상기 방법은 상기 리플로우 단계 이후에, 제2 기판 상의 제3 투명 기판 상에 컬러 필터를 제공하는 단계를 더 포함할 수 있다.
본 발명은 또한 표시 패널을 위한 구동 휘로를 갖는 GaAs 기판 및 쌍을 이루는 복수의 본딩 패드들을 포함하고, 상기 GaAs 기판은 복수의 적색 발광 다이오드 칩들을 포함하고, GaAs 기판은 쌍을 이루는 복수의 본딩 패드들에 전기적으로 고정되는 복수의 GaN 발광 다이오드 칩들을 포함한다.
본 발명은 또한 구동 회로들 및 그 위에 쌍을 이루는 복수의 본딩 전극들을 갖는 본딩 기판; 쌍을 이룬 복수의 본딩 전극들에 각각 전기적으로 고정되는 복수의 GaN 발광 다이오드 칩들; 복수의 GaN 발광 다이오드 칩들을 개별적으로 덮기에 적합한 복수의 영역들로서 패터닝된 인광체층; 및 복수의 GaN 발광 다이오드 칩들을 각각 정렬하기 위한 컬러 필터층이 상부에 구비된 투명 기판을 포함하는 디스플레이 패널을 제공한다.
바람직한 실시예에서, 본딩 기판은 PCB, 실리콘, 실리콘 카바이드 또는 세라믹일 수 있다. 세라믹 기판은 AlN 또는 알루미늄 산화물(Al2O3)을 포함할 수 있다.
바람직한 실시예에서, 구동 회로는 능동 회로 어레이 또는 수동 회로 어레이 일 수 있다. 능동 회로는 복수의 발광 다이오드 칩들을 구동하기 위한 복수의 트랜지스터들을 포함한다.
본 발명은 또한 디스플레이 패널을 형성하는 방법을 제공하며, 이는 사파이어 기판에 복수의 GaN 발광 다이오드 칩들을 제공하는 단계 - 복수의 GaN 발광 다이오드 칩들 각각은 제1 전극 및 제2 전극을 가짐 - ; 구동 회로 및 그 위에 쌍을 이루는 복수의 본딩 전극들을 갖는 본딩 기판을 제공하는 단계; 복수의 GaN 발광 다이오드 칩들을 쌍을 이룬 복수의 본딩 전극들에 전사하는 단계; 복수의 GaN 발광 다이오드 칩들 상에 각각 인광체층을 제공하는 단계; 및 컬러 필터가 복수의 GaN 발광 다이오드 칩들에 정렬되도록 컬러 필터가 있는 투명 기판을 본딩 기판에 피팅하는 단계를 포함한다.
본 발명은 또한 디스플레이 패널을 제공하며, 이는 위에 복수의 GaN 발광 다이오드 칩들을 갖는 사파이어 기판 - 복수의 GaN 발광 다이오드 칩들 각각은 제1 전극 및 제2 전극을 가짐 - ; 상기 제1 전극 및 제2 전극이 노출된 상기 사파이어 기판상의 제1 유전층; 상기 복수의 GaN 발광 다이오드 칩들의 제1 전극들의 열에 전기적으로 연결되도록 상기 제1 유전층 상에 복수의 제1 신호 라인들로서 패터닝된 제1 투명 전도층; 상기 제1 유전층 및 상기 제2 전극이 노출된 상기 제1 투명 전도층 상의 제2 유전층; 복수의 GaN 발광 다이오드들의 제2 전극들의 행에 전기적으로 연결되도록 제2 유전층 상에 제2 복수의 신호 라인들로서 패터닝된 제2 투명 전도층; 상기 제2 유전체층 및 상기 제2 투명 전도층을 덮는 패시베이션층(passivation layer) 블랭킷; 패시베이션층 상의 복수의 GaN 발광 다이오드 칩들을 덮기에 적합한 복수의 영역으로서 패터닝된 인광체층; 및 상기 복수의 GaN 발광 다이오드 칩들을 덮고 정렬하도록 그 위에 컬러 필터층을 갖는 투명 기판을 포함한다.
본 발명은 또한 디스플레이 패널을 형성하는 방법을 제공하며, 이는 복수의 GaN 발광 다이오드 칩들이 그 위에 있는 사파이어 기판을 제공하는 단계 - 여기서 복수의 GaN 발광 다이오드 칩들은 각각 제1 전극 및 제2 전극을 가짐 - ; 사파이어 기판 및 복수의 GaN 발광 다이오드 칩 상에 제1 유전층을 형성하는 단계; 제1 전극 및 제2 전극을 노출시키는 단계; 제1 유전층 상에 제1 투명 전도층을 형성하는 단계; 복수의 GaN 발광 다이오드 칩들의 제1 전극의 열에 전기적으로 연결되도록 제1 투명 전도층을 복수의 제1 신호 라인들로 패터닝하는 단계; 제1 유전층 및 제1 패터닝된 투명 전도층 상에 제2 유전층을 형성하는 단계; 제2 전극을 노출시키는 단계; 제2 유전층 상에 제2 투명 전도층을 형성하는 단계; 복수의 GaN 발광 다이오드 칩들의 제2 전극들의 행에 전기적으로 연결하기 위하여 제2 투명 전도층을 복수의 제2 신호 라인들로 패터닝하는 단계; 패터닝된 제2 투명 전도층 및 제2 유전층을 덮는 패시베이션층을 형성하는 단계; 패시베이션층 상에 인광체층을 제공하는 단계; 및 컬러 필터가 복수의 GaN 발광 다이오드 칩들과 정렬되도록 컬러 필터층이 있는 투명 기판을 사파이어 기판에 피팅하는 단계를 포함한다.
본 발명은 또한 장치를 제공하며, 이는 복수의 발광 다이오드 칩들이 그 위에 있는 제1 기판을 장착하기 위한 플랫폼; 서로 직교하는 2 개의 수평 방향을 갖는 제1 모션을 제공하는 제1 스테이지; 구동 회로 및 쌍을 이룬 복수의 본딩 패드들을 갖는 제2 기판을 고정하기 위한 상기 제1 스테이지 상의 장착 스테이지 - 여기서 복수의 발광 다이오드 칩들은 쌍을 이룬 복수의 본딩 패드를 향함 - ; 복수의 발광 다이오드 칩들을 제1 기판으로부터 분리하기 위한 수단; 및 디스플레이 패널이 형성되도록 상기 플랫폼, 상기 제1 스테이지, 상기 장착 스테이지 및 상기 분리 수단을 제어하기 위한 컨트롤러를 포함한다.
바람직한 일 실시예에서, 장치는 수직 운동을 제공하기 위해 상기 제1 스테이지와 상기 장착 스테이지 사이에 제2 스테이지를 더 포함할 수 있다.
바람직한 일 실시예에서, 상기 분리 수단은 제1 기판이 사파이어 또는 SiC일 때 엑시머 레이저이다.
바람직한 일 실시예에서, 상기 분리 수단은 제1 기판이 테이프일 경우 복수의 발광 다이오드 칩들을 쌍을 이룬 복수의 본딩 패드들에 가압하기 위한 프레싱 장치이다.
본 발명은 또한 디스플레이 패널을 제공하며, 이는 구동 회로 및 그 위의 쌍을 이루는 복수의 본딩 전극들을 갖는 본딩 기판; 쌍을 이루는 복수의 본딩 전극들에 각각 전기적으로 고정되는 복수의 GaN 발광 다이오드 칩들; 복수의 GaN 발광 다이오드 칩을 각각 덮기에 적합한 복수의 영역으로 패터닝된 광 변환층; 및 광 변환층 상에 있고 복수의 GaN 발광 다이오드 칩들에 각각 정렬된 패터닝된 색 정의층(color definition layer)을 포함한다.
본 발명은 또한 디스플레이 패널을 제공하며, 이는 복수의 GaN 발광 다이오드 칩들이 그 위에 있는 사파이어 기판; 복수의 GaN 발광 다이오드 칩들 중 제1 전도형에 전기적으로 연결되는 패터닝된 제1 오믹(ohmic) 콘택 투명 전도층; 패터닝된 제1 오믹 전도성 투명 전도층 및 복수의 GaN 발광 다이오드 칩들을 덮고, 복수의 GaN 발광 다이오드 칩들 중 제2 전도형을 노출시키는 패터닝된 패시베이션층; 및 복수의 GaN 발광 다이오드 칩들의 제2 전도형에 전기적으로 연결되는 패터닝된 제2 오믹 콘택 투명 전도층을 포함한다.
바람직한 일 실시예에서, 패터닝된 패시베이션층은 광 변환재료와 혼합된다.
바람직한 일 실시예에서, 디스플레이 패널은 복수의 GaN 발광 다이오드 칩들 상에 색 정의층을 더 포함할 수 있다.
바람직한 일 실시예에서, 색 정의층은 하나의 픽셀에서 RGB를 정의하기 위한 컬러 필터이다.
바람직한 일 실시예에서, 디스플레이 패널은 제1 오믹 콘택 투명 전도층 상에 제1 금속 라인; 및 제2 오믹 콘택 투명 전도층 상의 제2 금속 라인을 포함할 수 있다.
본 발명은 또한 디스플레이 패널을 형성하는 방법을 제공하며, 이는 복수의 GaN 발광 다이오드 칩들이 그 위에 있는 사파이어 기판을 제공하는 단계 - 여기서 복수의 GaN 발광 다이오드 칩 각각은 제1 전극 및 제2 전극을 가짐 - ; 구동 회로 및 그 위의 쌍을 이루는 복수의 본딩 전극들을 갖는 본딩 기판을 제공하는 단계; 복수의 GaN 발광 다이오드 칩들을 쌍을 이루는 복수의 본딩 전극들에 전사하는 단계; 복수의 GaN 발광 다이오드 칩들 각각에 광 변환층을 제공하는 단계; 및 복수의 GaN 발광 다이오드 칩들에 정렬된 광 변환층 상에 패턴화된 색 정의층을 형성하는 단계를 포함한다.
본 발명은 또한 디스플레이 패널을 형성하는 방법을 제공하며, 이는 사파이어 기판에 복수의 GaN 발광 다이오드 칩들을 제공하는 단계; 복수의 GaN 발광 다이오드 칩들의 제1 전도형 상에 패터닝된 제1 오믹 콘택 투명 전도층을 형성하는 단계; 노출된 복수의 GaN 발광 다이오드 칩들의 제2 전도형을 가지는, 패터닝된 제1 오믹 전도성 투명 전도층 및 복수의 GaN 발광 다이오드 칩들 상에 패터닝된 컨포멀 패시베이션층을 형성하는 단계; 복수의 GaN 발광 다이오드 칩들의 제2 전도형과 전기적으로 연결되는 제2 오믹 콘택 투명 전도층을 형성하는 단계를 포함한다.
바람직한 일 실시예에서, 상기 방법은 패터닝된 컨포멀 패시베이션 층을 형성하는 상기 단계 이전에 패시베이션층에 광 변환 재료를 혼합하는 단계를 더 포함할 수 있다.
바람직한 일 실시예에서, 상기 방법은 제2 오믹 콘택 투명 전도층을 형성하는 상기 단계 이후에 복수의 GaN 발광 다이오드 칩들 위에 색 정의층을 형성하는 단계를 더 포함할 수 있다.
바람직한 일 실시예에서, 색 정의층은 하나의 픽셀에서 RGB를 정의하기 위한 컬러 필터이다.
바람직한 일 실시예에서, 상기 방법은 제1 오믹 콘택 투명 전도층을 형성하는 상기 단계 이후에 제1 오믹 콘택 투명 전도층 상에 패터닝된 제1 금속 라인을 형성하는 단계; 및 제2 오믹 콘택 투명 전도층을 형성하는 상기 단계 이후에 제2 오믹 콘택 투명 전도층 상에 패터닝된 제2 금속 라인을 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 이점들은, 도해과 예에 의해서 본 발명의 특정 실시예들로 설명되는 다음의 설명으로부터 첨부된 도면과 함께 명백해질 것이다.
이 디스플레이 패널은 웨어러블 디스플레이 장치에 매우 적합할 수 있다.
본 발명은 대량 전사 마이크로 LED가 산업 및 상업적으로 이용 가능하다는 것을 포함하는 이점을 제공한다. 모든 마이크로 LED 칩들은 에피기판에서 본딩 기판으로 직접 전사되므로 처리량이 향상될 수 있다. 또한, 마이크로 LED 디스플레이의 양산이 가능할 수 있다. 본 발명에서, 구조 및 제조는 인광체들에 적용될 수 있다. 또한, 본딩 기판이 GaAs인 경우 본딩 기판 상에 4차 적색 LED 칩이 직접 형성될 수 있다. 컬러 필터와 인광체가 LED 디스플레이에 적용될 수 있는 경우 GaN LED 칩들만이 LED 디스플레이에 구성된다. 몇몇 특정 구성들의 경우, GaN LED 칩과 사파이어 기판에 직접 신호 라인이 형성된 수동 LED 디스플레이에는 대량 전사이 필요하지 않다. 본 발명에서, 패키지 공정은 없다.
본 발명은 액정층과 확산기, 편광판으로 인해 현재 디스플레이의 광 세기가 종래의 LCD에 비해 현저히 향상되고, 다른 투명 필름들은 백라이트 모듈의 광 세기를 변조하는 반면 본 발명에서는 GaN LED 칩을 변조하는 것이 아무것도 없다는 이점을 제공한다.
본 발명의 모든 재료는 본딩 기판 또는 사파이어 기판에 통합될 수 있으므로, 다른 투명기판에 별도의 컬러 필터 공정이 필요하지 않는다. GaN LED 칩들이 사파이어 기판에 형성되는 실시예의 경우, 다른 모든 마이크로 또는 미니 LED 디스플레이에 비해 대량 전사 문제가 발생하지 않고, 이에 따라 디스플레이 제조 수율이 매우 우수할 수 있다.
디스플레이 제조 공정이 단순화되고, 이에 따라 제조 비용이 높은 수율로 낮추어 진다.
본 발명은 제조 공정의 모든 단계를 성숙시키고 설비 및 설비를 성숙시키는 이점을 갖는다. 이에 따라, 다른 공정, 장비 또는 시설을 개발할 필요가 없다.
본 발명은 첨부된 도면과 관련된 이하의 상세한 설명에 의해 쉽게 이해될 것이며, 여기서 동일하거나 유사한 참조 번호들은 동일하거나 유사한 구조적 요소들을 가리키며, 여기서:
도 1a~1d는 본 발명의 일 실시예에 따라 에피-기판 상에서 LED 칩들을 형성 하는 동안 다양한 단계들에서의 구조들의 개략적인 도면이고;
도 2a 및 2b는 본 발명의 일 실시예에 따라 에피-기판으로부터 디스플레이로 마이크로 LED 칩을 전사하는 것을 준비하는 동안 다양한 단계들에서의 구조들의 개략적인 도면이고;
도 3a~3c는 본 발명의 일 실시예에 따라 레이저 리프트-오프(laser lift-off) 프로세스 동안 다양한 단계들에서의 구조들의 개략적인 도면이고;
도 4a 및 4b는 본 발명의 일 실시예에 따라 에피-기판과 본딩 기판 사이에서 분리하는 동안 다양한 단계들에서의 구조들의 개략적인 도면이고;
도 5a~5d는 본 발명의 일 실시예에 따라 본딩 기판 상에 또 다른 LED 칩들을 형성하는 동안 다양한 단계들에서의 구조들의 개략적인 도면이고;
도 6a~6c는 본 발명의 일 실시예에 따라 LED 칩들 상의 인광체(phosphor)의 개략적인 도면이고;
도 7a~7g는 본 발명의 또 다른 실시예에 따라 본딩 기판 상에 LED 칩들을 형성하는 동안 다양한 단계들에서의 구조들의 개략적인 도면이고;
도 8a~8e는 본 발명의 일 실시예에 따라 임시 기판(temporal substrate)에 전사된 LED 칩들을 형성하는 동안 다양한 단계들에서의 구조들의 개략적인 도면이고;
도 9는 본 발명의 일 실시예에 따라 본딩 기판 상에 적색 LED 칩들 및 구동 회로들을 형성하는 단계를 보여주는 순서도이고;
도 10a~10m은 본 발명의 또 다른 실시예에 따라 적색 LED 칩들 및 본딩 기판 상에 전사된 청색/녹색 LED 칩들을 갖는 구동 회로들을 형성하는 동안 다양한 단계들에서의 구조들의 개략적인 도면이고;
도 11a 및 11b는 본 발명의 두 개의 실시예들에 따른 LED 디스플레이 회로들의 개략적인 도면이고;
도 12a 및 12b는 본 발명의 두 개의 실시예들에 따른 LED 디스플레이 레이아웃의 개략적인 도면이고;
도 13a는 본 발명의 일 실시예에서 LED 칩들 상에 컬러 필터 및 인광체를 사용하는 LED 디스플레이의 단면도의 개략적인 도면이고;
도 13b는 본 발명의 일 실시예에서 투명 기판 상에 컬러 필터 및 인광체를 사용하는 LED 디스플레이의 단면도의 또 다른 개략적인 도면이고;
도 13c는 본 발명의 일 실시예에서 컬러 필터를 사용하는 LED 디스플레이의 단면도의 또 다른 개략적이 도면이고;
도 14a는 본 발명의 일 실시예에서 컬러 필터를 사용하는 LED 디스플레이의 평면도의 개략적인 도면이고;
도 14b는 본 발명의 일 실시예에서 블랙 매트릭스를 갖는 컬러 필터를 사용하는 LED 디스플레이의 평면도의 개략적인 도면이고;
도 15a~15e는 본 발명의 또 다른 실시예에 따른 코팅된 인광체들 및 컬러 필터 기판을 갖는 사파이어 상에 패시브(passive) GaN LED 디스플레이를 형성하는 동안 다양한 단계들에서의 구조들의 개략적인 도면이고;
도 16은 본 발명의 또 다른 실시예에 따른 마이크로 렌즈 어레이를 갖는 패시브 GaN LED 디스플레이의 단면도의 개략적인 도면이고;
도 17은 본 발명의 일 실시예에 따른 본딩 기판 상에 LED 칩들을 형성하기 위한 장치의 개략적인 도면이고;
도 18은 본 발명의 또 다른 실시예에 따른 본딩 기판 상에 LED 칩들을 형성하기 위한 장치의 개략적인 도면이고;
도 19a~19e는 본 발명의 또 다른 실시예에 따른 코팅된 인광체 및 컬러 필터 기판을 갖는 본딩 기판 상에 GaN LED 디스플레이를 형성하는 동안 다양한 단계들에서의 단면 구조들의 개략적인 도면이고;
도 20a~21h 는 본 발명의 일 실시예에 따른 코팅된 인광체 및 색 정의(color definition)를 갖는 사파이어 상에 GaN LED 디스플레이를 형성하는 동안 다양한 단계들에서의 단면 구조들의 개략적인 도면이고;
도 21a~21g는 본 발명의 또 다른 실시예에 따른 코팅된 인광체 및 색 정의를 갖는 사파이어 상에 GaN LED 디스플레이를 형성하는 동안 다양한 단계들에서의 단면 구조들의 개략적인 도면이고;
도 22a는 본 발명의 단순화된 일 실시예에 따른 디스플레이의 사파이어 기판 상의 GaN LED 칩들을 보여주는 단면 구조의 개략적인 도면이고;
도 22b는 도 22a의 실시예에 따른 디스플레이의 제1 오믹 콘택(ohmic contact) 투명 전도층을 갖는 사파이어 기판 상의 GaN LED 칩을 보여주는 단면도의 개략적인 도면이고;
도 22c는 도 22a의 실시예에 따른 디스플레이의 제2 오믹 콘택 투명 전도층을 갖는 사파이어 기판 상의 GaN LED 칩을 보여주는 단면도의 개략적인 도면이고;
도 23a는 도 22a의 실시예에 따른 디스플레이의 사파이어 기판 상의 GaN LED 칩을 보여주는 평면도의 개략적인 도면이고;
도 23b는 도 23a의 실시예에 따른 디스플레이의 제1 오믹 콘택 투명 전도층을 갖는 사파이어 기판 상의 GaN LED 칩을 보여주는 평면도의 개략적인 도면이고;
도 23c는 도 23b의 실시예에 따른 디스플레이의 제2 오믹 콘택 투명 전도층을 갖는 사파이어 기판 상의 GaN LED 칩을 보여주는 평면도의 개략적인 도면이고;
도 24a는 본 발명의 또 다른 단순화된 일 실시예에 따른 디스플레이의 사파이어 기판 상의 GaN LED 칩을 보여주는 단면 구조의 개략적인 도면이고;
도 24b는 도 24a의 실시예에 따른 디스플레이의 사파이어 기판 상의 GaN LED 칩을 보여주는 평면도의 개략적인 도면이고;
도 25a는 본 발명의 또 다른 단순화된 일 실시예에 따른 디스플레이어 사파이어 기판 상의 GaN LED 칩을 보여주는 단면 구조의 개략적인 도면이고;
도 25b는 도 25a의 실시예에 따른 디스플레이의 사파이어 기판 상의 GaN LED 칩을 보여주는 평면도의 개략적인 도면이다.
본 발명은 다양한 변형들 및 대안적인 형태들이 가능하지만, 그 특정 실시예들은 도면에서 예로서 도시되며 여기에서 상세하게 설명될 수 있다. 도면들은 축척(scale)되지 않을 수 있다. 그러나, 도면들 및 그에 대한 상세한 설명은 본 발명을 개시된 특정 형태로 제한하려는 것이 아니라, 반대로, 추가된 청구범위에 의해 정의된 바와 같은 본 발명의 사상과 범위에 속하는 모든 변형, 균등물 및 대안을 포함하려는 것으로 이해되어야 한다.
본 명세서에서 사용되는 용어 "기판"은 일반적으로 반도체 또는 비-반도체 재료로 형성된 플레이트를 지칭한다. 이러한 반도체 또는 비-반도체 재료의 예들은 단결정 실리콘, 실리콘 카바이드, 갈륨 비소, 인듐 인화물, 사파이어, 세라믹, 유리 및 PCB를 포함하지만 이에 제한되지는 않는다. 그러한 기판들은 일반적으로 반도체 제조 시설들에서 발견 및/또는 처리될 수 있다. 에피기판(epi-substrate)은 반도체 제조 시설에서 에피택셜 성장을 위해 제공되는 플레이트를 말한다. 본딩 기판은 전자 장치를 수용하기 위한 회로들과 그 위에 있는 본딩 패드들을 갖는 플레이트를 말한다.
기판의 경우, 하나 이상의 층들이 기판 상에 형성될 수 있다. 많은 다른 유형의 상기 층들이 해당 업계에 공지되어 있고, 본 명세서에서 사용되는 기판이라는 용어는 모든 유형의 상기 층들이 형성될 수 있는 웨이퍼를 포함하도록 의도된다. 기판 상에 형성된 하나 이상의 층들이 패턴화될 수 있다. 예를 들어, 기판은 각각 반복 가능한 패턴화된 특징을 갖는 복수의 다이들/칩들을 포함할 수 있다. 상기 재료층들의 형성 및 처리는 궁극적으로 완성된 반도체 소자들로 나타날 수 있다. 이와 같이, 기판은 완상된 반도체 소자의 모든 층들은 아닌 층들이 형성된 플레이트 또는 완성된 반도체 소자의 모든 층들 형성된 기판을 포함 할 수 있다.
기판은 적어도 일부의 집적 회로(IC), 또는 LED 칩들과 같은 광전자 소자들을 더 포함할 수 있다.
용어 "LED"는 일반적으로 특정 직류 전류를 구동하여 적색, 녹색, 청색, 또는 UV 광을 방출할 수 있는 발광 다이오드를 말하며, 패키지 되었거나 패키지 되지 않을 수 있다.
용어 "LED 칩"은 일반적으로 쌍을 이룬 오믹 콘택(Ohmic contact) 전극들을 갖는 기판 상에 에피택셜 성장에 의해서 형성된 LED를 말하며, 에피기판으로부터 분리되거나 분리되지 않을 수 있다. 본 발명의 LED 칩은 에피기판 상에 형성되거나 본딩 기판에 연결될 수 있다.
전형적인 LED 칩은 355.6x355.6 ㎛2 인 약 14x14 mil2 크기를 가지며, 마이크로 LED 칩은 일반적으로 100X100 ㎛2 미만의 크기를 가지며, 선호되는 크기는 50X50 ㎛2 미만이다.
용어 "회로"는, 본 발명에서 저항, 다이오드 또는 트랜지스터를 포함할 수 있다.
용어 "인덱스"는, 본 발명에서 에피기판 또는 본딩 기판 상의 두 개의 LED 칩들 사이의 피치(pitch)를 말한다.
용어 "컬러 필터"는, 복수의 파장 대역에서 빛을 필터링하는 데 사용된다. 본 발명에서, 컬러 필터는 적색, 녹색, 청색 광을 각각 통과시키는 RGB 필터를 말한다.
본 발명의 공정 흐름의 단계들은 논리적 순서가 필요하지 않는 한 일반적으로 교환 가능해야 한다.
반도체층의 n형 또는 p형 전도성과 같은, 본 발명에서의 반도체의 전도형(conductive type)은 교환 가능할 수 있다.
본 발명의 몇몇 예시적인 실시예들이 도시된 첨부 도면을 참조하여 본 발명의 다양한 예시적인 실시예들이 이제 더 충분히 설명될 것이다. 본 발명의 보호 범위를 제한하지 않고, 실시예들의 모든 설명 및 도면들은 예시적으로 마이크로 LED 디스플레이 및 그 제조 방법으로 언급될 것이다. 그러나, 실시예들은 본 발명을 마이크로 LED 전사 방법으로 제한하는 데 사용되지 않는다.
도면에서 각 구성 요소와 모든 구성 요소 간의 상대적인 치수는 명확성을 위해 과장될 수 있다. 도면의 다음 설명 내에서 동일하거나 유사한 참조 번호는 동일하거나 유사한 구성 요소 또는 개체(entity)를 지칭하고, 개별적인 실시예들에 대한 차이점들만이 설명된다.
따라서, 본 발명의 예시적인 실시예들이 다양한 변형들(modifications) 및 대안적인 형태들(forms)로 가능하지만, 그 실시예들은 도면들에서 예로서 도시되고 여기서 상세히 설명될 것이다. 그러나, 본 발명의 예시적인 실시예들을 개시된 특정 형태로 제한하려는 의도는 없고, 그러나 그 반대로 본 발명의 예시적인 실시예들은 본 발명의 범위에 속하는 모든 변형, 등가물 및 대안을 커버하는 것으로 이해되어야 한다.
본 발명은 마이크로 LED 칩들이 본딩 기판에 직접 전사될 수 있는 방법을 제공하고, 여기서 상기 본딩 기판은 구동 회로를 포함할 뿐만 아니라 디스플레이를 위해 제공된다. 우선, III-질화물 기반 화합물의 경우, GaN 기반 화합물은 녹색, 청색 또는 UV 광을 제공하기 위하여 사파이어, SiC, Si, GaN 또는 ZnO 기판에 에피택셜 성장을 사용하여 형성된다. III-비소 또는 III-인화물 화합물의 경우, GaAs 기반 화합물 또는 AlInGaP는 적색광을 제공하기 위해 GaAs, GaSb, GaP 또는 InP 기판에 에피택셜 성장을 사용하여 형성된다. 에피택셜 성장 공정 후, 에피-층들은 칩 패턴들로 처리되고 오믹 콘택 전극들은 각각 p/n 에피-층들 상에 형성된다. 마이크로 LED 칩들을 수용하기 위해 구동 회로들 및 그 위에 형성된 본딩 패드들을 갖는 본딩 기판이 제공된다. 사파이어 기판 상의 III-질화물 마이크로 LED 칩들은 LASER 리프트 오프(lift-off) 기술을 사용하여 전사될 수 있으며, SiC, Si, ZnO 기판 상의 III-비소, III-인화물 마이크로 LED 칩들 또는 III-질화물 마이크로 LED 칩들은 기계적 프레싱(mechanical pressing) 방법을 사용하여 전사될 수 있다. 대량 전사(mass transfer) 절차는 동일한 인덱스에 대해 블록 단위로 동시에 수행되거나 동일하지 않은 인덱스에 대해 칩 단위로 순차적으로 수행되거나 직접 전체 기판 전사(whole substrate transfer)으로 수행될 수 있다. 이어서, 전사된 마이크로 LED 칩들이 있는 본딩 기판이 재가열되어 본딩 패드들과 마이크로 LED 칩들이 공융 본딩(eutectic bonding), 솔더링 본딩(soldering bonding) 또는 실버 에폭시 베이킹(silver epoxy baking)을 사용하여 본딩될 수 있다. 그러므로, 대량 전사 문제는 산업 및 상업적 문제에서 해결될 수 있다.
일 실시예에서, 디스플레이의 하나의 픽셀은 청색 마이크로 LED 칩, 녹색 마이크로 LED 칩, 및 적색 마이크로 LED 칩을 포함할 수 있다. 또 다른 실시예에서, 디스플레이의 하나의 픽셀은 청색 마이크로 LED 칩, 그 위에 녹색 인광체가 코팅된 청색 마이크로 LED 칩, 및 그 위에 적색 인광체가 코팅된 청색 마이크로 LED 칩을 포함할 수 있다. 또 다른 실시예에서, 디스플레이의 하나의 픽셀은 청색 마이크로 LED 칩, 녹색 마이크로 LED 칩 및 그 위에 적색 인광체가 코팅된 청색 마이크로 LED 칩을 포함할 수 있다. 또 다른 실시예에서, 디스플레이의 하나의 픽셀은 RGB 인광체가 각각 그 위에 코팅된 3 개의 UV 마이크로 LED 칩들을 포함할 수 있다. 또 다른 실시 예에서, 디스플레이의 하나의 픽셀은 단색 디스플레이를 위한 하나의 청색 마이크로 LED 칩만을 포함할 수 있다. 일 실시예에서, 디스플레이의 하나의 픽셀은 그 위에 모두 코팅된 황색 인광체를 갖는 3 개의 마이크로 LED 칩들을 포함할 수 있고, 그 후 RGB 컬러 필터는 백색광을 풀 컬러 이미지로 필터링할 것이다. 이 실시예에서, RGB 필터의 기능은 TFT LCD에서의 기능과 유사할 것이다. 이 실시예에서, 넓은 색 영역(color gamut)을 충족하기 위해, 적색 인광체 또는 양자점 기술이 이 실시예에서 적용될 수 있다. 적색 인광체는 질화물 인광체, 또는 GE가 개발한 KSF(Potassium Fluoride Silicon) 인광체 및 TriGain 인광체와 같이 적색광이 강화된 백색 인광체를 포함할 수 있다. Sharp는 또한 β-SiAlON 녹색 인광체와 KSF 인광체를 포함하는 WCG 인광체를 개발한다.
일 실시예에서, 본딩 기판은 GaAs 일 수 있고 구동 회로들뿐만 아니라 적색 마이크로 LED 칩들이 GaAs 상에 형성될 수있다. 따라서, 청색 및 녹색 마이크로 LED 칩들만 본딩 기판으로 전사될 필요가 있다. 또는, 청색 마이크로 LED 칩들 위에 실리케이트 인광체 또는 β-SiAlON 녹색 인광체와 같은 녹색 인광체가 있는 청색 마이크로 LED 칩이 본딩 기판으로 전사된다.
지금 도면으로 돌아가면 본 발명이 도면과 함께 더 명확하게 설명될 것이라는 점에 주목한다.
도 1a에서, Si, SiC, ZnO, GaN, sapphire(Al2O3), GaAs, GaSb, GaP 또는 InP 일 수 있는 에피택셜 성장을 위한 기판(10)이 제공된다. 그러나, GaAs 및 사파이어는 에피기판으로서 본 발명의 일 실시예에서 선호된다. III-질화물 화합물의 경우, 에피기판(10)은 사파이어, SiC, Si, ZnO 또는 GaN 일 것이고, III-비소 화합물의 경우 기판(10)은 GaAs, GaSb, GaP 또는 InP 일 것이다. 기판(10)의 배향은 III-비소, III-인화물, 또는 III-질화물 화합물 에피택셜 성장을 위해 선택된다. 일 실시예에서, 사파이어 기판은 밝기를 향상시키기 위해 패턴닝된 사파이어 기판일 수 있다.
도 1b에서, 에피층들을 형성하기 위해 에피택셜-성장 공정이 제공된다. 제1 전도성을 갖는 제1 에피층(12)이 에피기판(10) 상에 형성되고, 제2 전도성을 갖는 제2 에피층(16)이 제1 에피층(12) 상에 형성된다. 제2 전도성은 제1 전도성과 반대이다. 바람직한 일 실시예에서, 제1 전도성은 n형이고 제2 전도성은 p형이다. 단일 양자 우물층(single quantum well layer) 또는 다중 양자 우물층(multiple quantum well layer)(도 1b에 도시되지 않음)은 항상 종래 기술을 사용하여 제1 에피층(12)과 제2 에피층(16) 사이에 형성된다. 사파이어, SiC 및 Si 에피기판(10)의 경우, 저온 버퍼층(22)은 2 차원 성장을 촉진하기 위해 제1 에피층(12)이 형성되기 이전에 형성된다. 본 발명에서, 녹색, 청색 또는 UV 광은 III-질화물 화합물에 의해 방출될 수 있는 반면, 적색 광은 III-비소 화합물 또는 III-인화물 화합물에 의해 방출될 수 있다. 일 실시예에서, 에피층들(12 및 16)은 AlxGa(1-x)As, (AlxGa(1-x))yIn(1-y)P, y~0.5(GaAs에 대한 격자 일치) 또는 AlxInyGa(1-x-y)N 일 수 있다. 일 실시예에서, 에피층들(12 및 16)은 청색광을 방출 할 것이다.
도 1c에서, 두 개의 전극들이 제1 및 제2 에피층들에 각각 형성된다. 제2 에피층(16)의 일부는 리소그래피 단계 및 에칭 단계를 포함하는 종래의 패터닝 방법을 사용하여 제거되고, 에칭 단계의 경우, 이방성 에칭 방법이 바람직할 것이다. 그 후, 리프트 오프(lift-off) 방법에 의해서, 또는 제1 에피층(12) 상에 오믹 콘택 물질층을 증착하여 제1 에피층(12) 상에 제1 오믹 콘택 전극(14)이 형성되고, 종래의 리소그래피 단계 및 에칭 단계를 포함하는 종래의 패터닝 방법을 사용하여 오믹 콘택층의 불필요한 부분들이 제거된다. 제1 오믹 콘택 전극(14)의 재료는 III-질화물, III-인화물 또는 III-비소 화합물에 대해 각각 Ge/Au, Pd/Ge, CrAu, CrAl, Ti, TiN, Ti/Al, Ti/Al/Ni/Au, Ta/Ti/Ni/Au, V/Al/V/Au, V/Ti/Au, V/Al/V/Ag, IZO, 또는 ITO 일 수있다. 제2 오믹 콘택 접촉 전극(18)은 리프트 오프(lift-off) 방법에 의해서, 또는 제2 에피층(18) 상에 오믹 콘택 물질층을 증착하여 제2 에피층(16) 상에 형성되고, 오믹 콘택층의 불필요한 부분들은 리소그래피 방법 및 에칭 방법을 포함하는 에칭 방법을 포함하는 에칭 방법에 종래의 패터닝을 사용하여 제거된다. 제2 전극(18)의 재료는 III-질화물, III-인화물 또는 III-비소 화합물에 대해 각각 Ni, Au, Ag, Pd, Pt, AuBe, AuZn, PdBe, NiBe, NiZn, PdZn, AuZn, Ru/Ni/ITO, Ni/Ag/Ru/Ni/Au, Ni/Au 또는 ITO와 같이 일 함수가 높은 금속일 수 있다. 본 실시예의 오믹 콘택 전극들의 형성 공정에서의 리프트 오프 방법은 에피층들(12 또는 16) 상에 먼저 포토 레지스트층들을 증착하는 단계, 패턴을 갖는 포토 레지스트층을 노광 및 현상하는 단계, 포토 레지스트층과 노광된 에피층들(12 또는 16) 상에 오믹 콘택 재료층을 증착하는 단계, 그리고 그 후에 포토 레지스트층을 직접 제거하는 단계를 포함한다. 포토 레지스트층의 오믹 콘택 재료층이 동시에 제거될 것이다. 리프트 오프 방법은 한 번의 에칭 단계를 생략하는 이점이 있다.
도 1d에서, 메사 에칭 공정이 수행되고 모든 LED 칩(40)을 구별하기 위하여 스크라이브 라인(scribe line)들이 종래의 패터닝-에칭 방법(patterning to etch method)을 사용하여 동시에 형성된다. 오믹 콘택 전극들과 메사를 형성하는 것을 칩 공정이라고 하며 도1c에서 오믹 콘택 전극을 형성하고 도 1d에서 메사를 형성하는 단계 순서는 전환되거나 반전될 수 있다. 본 발명을 촛점을 흐리지 않게 하기 위해 도면에 도시되지는 않지만, 제1/제2 오믹 콘택 전극을 위한 개구를 갖는 패시베이션층(passivation layer)이 모든 마이크로 LED 칩들을 보호하기 위해 마이크로 LED 칩 상에 형성될 수 있다.
도 2a에서, 본딩 기판(50)에는 구동 회로들(60) 및 그 위에 쌍을 이룬 본딩 패드들(52)이 제공된다. 본딩 기판(50)은 PCB, 실리콘, 실리콘 카바이드, AlN 세라믹 또는 알루미늄 산화물(Al2O3) 세라믹, 유리 또는 GaAs 일 수 있다. 구동 회로들(60) 및 쌍을 이룬 본딩 패드들(52)의 형성 방법은 임의의 종래 기술일 수 있다. 본딩 기판(50)의 뒷면은 편평한 것이 바람직하다. 나중에 LLO가 수행되어야 하는 경우 본딩 기판(50)의 뒷면이 연마되어야 한다.
마이크로 LED 칩들은 본딩 기판으로 전사된다. 도 2b에서, 도 1d의 처리된 에피기판(10)은 뒤집어져 있고, 각각의 LED 칩(40)은 에피기판 상의 인덱스가 본딩 기판상의 인덱스와 동일하도록 각각의 쌍을 이룬 본딩 패드들(52)에 정렬된다. 본딩 패드들(30)은 공융 본딩, 솔더링 본딩 및 은을 사용한 에폭시 페이스트를 포함 할 수 있다.
그 후, 칩 단위(chip-by-chip) 레이저 노광(LASER exposure)이 도 3a에 소개된다. 이 실시예에서, 특정 LED 색상에 대해 한 번에 하나의 칩만 전사된다. 그러나, 모든 LED가 다른 적용들 또는 실시예들에서 동일한 색상을 방출하는 경우 LED들의 블록이 동시에 전사될 수 있다. 제1 LED 칩은 GaN 에피층(12)이 사파이어 에피기판(10)으로부터 분리되도록 저온 버퍼층(22)에 대한 레이저 노광(32)에 의해 조사된다. 이에 따라, 제1 LED 칩은 에피기판(10)으로부터 분리된다. 도 3a에서 오믹 콘택 전극들이 쌍을 이루는 본딩 패드들에 매우 가깝다; 그러나 그들은 정확하게 접촉하지는 않는다. 제1 LED 칩이 레이저에 노광될 때 제1 LED 칩이 에피기판(10)으로부터 분리되어 본딩 기판(50)으로 직접 전사될 수 있도록 에피기판(10)은 충분히 본딩 기판(50)에 가까이 있어야 한다. 다른 기존의 레이저 리프트 오프 공정의 경우, 마이크로 LED 칩들이 먼저 쌍을 이룬 본딩 패드들에 접착된 이후에 레이저 노광에 의해 조사된다. 본 발명에서, 마이크로 LED 칩이 본딩 기판(50)에 선택적으로 본딩될 수 있도록 레이저 노광이 먼저 수행된다. 파장, 레이저 파워, 빔 크기 및 모양, 노광 시간과 같은 레시피는 임의의 기존 기술일 수 있다. 일 실시예에서, KrF 엑시머 레이저는 파장 248nm, 펄스 약 3-10ns 및 에너지 밀도 약 120-600mJ/cm2로 적용될 수 있다. 다른 실시예에서, Nd:YAG 레이저는 파장 355nm, 펄스 약 20-50ns, 에너지 밀도 약 250-350mJ/cm2로 적용될 수 있다. 이 실시예에서, 사파이어 에피기판이 사용되지만 실리콘 카바이드 에피기판은 레이저 리프트 오프에 적용될 수 있으며 세부 사항은 미국특허번호 7,825,006로 발행된 Nakamura et al. 을 참조할 수 있다.
도 3b에서, 제2 LED 칩은 저온 버퍼층(22)에 대한 레이저 노광(32)에 의해 조사된다. 이에 따라, 제2 LED 칩은 에피기판(10)으로부터 분리되어 본딩 기판 상에 떨어진다. 그리고 도 3c에서, 제3 LED 칩은 저온 버퍼층(22)에 대한 레이저 노광(32)에 의해 조사된다. 따라서, 제3 LED 칩은 에피기판(10)으로부터 분리되어 본딩 기판 상에 전사된다. 또한 도 3에서, 몇몇 다른 에피기판으로부터의 서로 다른 빛을 방출할 수 있는 몇몇 다른 마이크로 LED 칩들이 이 본딩 기판에 본딩될 수 있기 때문에 제1, 제2, 및 제3 마이크로 LED 칩들은 이웃하지 않는다. 일 실시예에서, 제1, 제2 및 제3 마이크로 LED 칩들은 청색광을 방출할 수 있고, 녹색 광을 방출할 수 있는 다른 에피기판상의 다른 마이크로 LED 칩들은 이 본딩 기판에 본딩되어야 한다. 본딩 기판이 GaAs이면 이미 레드 LED 칩들이 본딩 기판에 형성될 수 있다. 적색 마이크로 LED 칩들이 본딩 기판에 본딩되어야 하고 본딩 기판 자체가 GaAs가 아닌 경우, 청색 마이크로 LED 칩들 사이의 간격은 도 3의 간격의 두 배가 되어야 한다.
선택적인 모든 청색 마이크로 LED 칩들이 레이저 노광에 의해 조사된 후 선택적 청색 마이크로 LED 칩들이 본딩 기판으로 전사된다. 에피기판에 남아있는 청색 마이크로 LED 칩들은 다음 본딩 기판에서 처리될 수 있다.
도 3에서, 각각의 마이크로 LED 칩은 칩 단위로(chip-by-chip) 순차적으로 또는 블록 단위로 전사될 수 있다.
도 4a에서, 에피기판(10)은 레이저 노광에 의해 조사된 일부 마이크로 LED 칩들이 본딩 기판(50) 상에 머무르는 동안 밖(34)으로 이동되고, 레이저 노광에 의해 조사되지 않은 다른 LED 칩들은 에피기판(10) 상에 남는다.
도 4b에서, 전사된 마이크로 LED 칩들이 쌍을 이룬 본딩 패드들에 본딩되도록, 본딩 기판(50)은 공융 본딩, 솔더링 본딩 또는 은을 갖는 구운 에폭시를 사용하여 재가열될 수 있다. 이 단계는 모든 마이크로 LED 칩들이 전사되었을 때 수행되는 것이 바람직하다.
도 5a에서, 녹색 LED 칩과 같은 다른 마이크로 LED 칩들(45)을 갖는 제2 에피기판(10-1)이 플립(flip)되고, 모든 마이크로 LED 칩들(45)이 나머지 쌍을 이룬 본딩 패드들에 정렬된다. 이 실시예에서, 에피기판 상의 몇몇 녹색 마이크로 LED 칩들(45)은 다른 본딩 기판 상에서 처리될 수 있다. 그 후, 도 5b에 도시된 바와 같이, 에피기판(10-1)은 본딩 기판(50)과 충분히 가까이 위치되지만, 에피기판(10-1)과 본딩 기판(50) 사이의 거리는 칩 클리어런스를 고려하여 칩 두께보다 큰 두께, 예를 들어 수 마이크로 미터 간격을 가져야 하며 하나의 LED 칩(45)이 레이저 노광(32)에 의해 비추어진다. 도 5c에서, 또 다른 LED 칩(45)이 저온 버퍼층에 대한 레이저 노광(32)에 의해 다시 조사된다. 이에 따라, 모든 마이크로 LED 칩들은 에피기판(10-1)으로부터 분리되어 칩 단위로 본딩 기판(50)으로 전사된다. 도 5d에서, 에피기판(10-1)이 멀리 이동되고 모든 LED 칩들이 전사된다(34). 본딩 기판(50)이 다시 재가열된다. 편리하게, 재가열 단계는 모든 마이크로 LED 칩이 본딩 기판으로 옮겨진 후에 처리되어야 한다.
본딩 기판의 크기가 작거나 크면 본딩 기판(50)은 디스플레이 패널에서 병합, 분리 또는 개별화될 수있다. 예를 들어, 본딩 기판이 2x2 인치 플레이트이고 디스플레이 장치가 6x2 인치인 경우, 3 개의 본딩 기판들은 하나의 디스플레이 패널로 병합되어야 한다. 본딩 기판이 10x12 인치 플레이트이고 디스플레이가 6x3 인치인 경우, 본딩 기판은 분리되거나 9 개의 디스플레이 패널로 개별화되어야 한다.
모든 LED 칩들이 UV 광 LED일 수 있다면, 적색 인광체(70), 녹색 인광체(71) 및 청색 인광체(72)는 도 6a에 도시된 바와 같이 마이크로 LED 칩의 후면에 형성될 수 있다. 도 6b에서, 청색 LED 칩들만이 제공되고 녹색 인광체(71) 및 적색 인광체(70)가 LED 칩들 상에 형성되거나 코팅된다. 인광체(70)는 스프레이, 리소그래피, 테이핑 또는 프린팅에 의해 형성될 수있다. 도 6c에 도시된 또 다른 실시예에서, 청색 및 녹색 마이크로 LED 칩들이 제공되는 경우, 적색 인광체(70)만이 형성되고 청색 LED 칩들 중 일부 상에 코팅된다. 이에 따라, 디스플레이가 제조된다.
또 다른 실시 예에서, 에피기판상의 마이크로 LED 칩의 인덱스가 본딩 기판상의 인덱스와 동일하지 않으면, 에피기판상의 LED 칩은 하나씩(one-by-one) 전사되어야 한다. 먼저, 에피기판의 첫 번째 마이크로 LED 칩은 도 7a에 도시된 것처럼 쌍을 이룬 특정 본딩 패드들에 정렬된다. 그 후, 도 7b에서, 에피기판은 본딩 기판에 충분히 가깝게 이동된다.
그 후, 도 7c에서, 제1 마이크로 LED 칩은 레이저 노광(32)에 의해 조사된다. 따라서, 도 7d에서, 제1 마이크로 LED 칩은 에피기판(10)으로부터 분리되어 본딩 기판(50)에 부착되는 반면, 다른 마이크로 LED 칩은 에피기판에 여전히 남아있게 된다.
그 후, 도 7e에서, 제2 LED 칩이 다른 쌍을 이룬 본딩 패드에 정렬되고 레이저 노광(32)에 의해 조사되도록 에피기판(10) 및 본딩 기판은 이동된다. 도 7f에서, 제2 LED 칩은 본딩 기판(50)으로 전사된다. 도 7g에서, 제3 LED 칩이 쌍을 이룬 다른 본딩 패드에 정렬되고 레이저 노광(32)에 의해 다시 조사되도록 에피기판(10) 및 본딩 기판은 이동된다. 이에 따라, 모든 특정된 마이크로 LED 칩들이 본딩 기판으로 전사될 때까지 공정이 계속될 수 있다. 이 실시예에서, 에피기판 상의 마이크로 LED 칩들의 인덱스는 본딩 기판 상의 쌍을 이룬 본딩 패드들의 인덱스보다 작다.
본 발명에서, 사파이어 기판은 레이저 리프트 오프 방법을 사용하여 분리될 수 있다. 하지만, 실리콘, 실리콘 카바이드, 및 GaAs와 같은 몇몇 다른 에피기판의 경우, 에피기판을 레이저 리프트 오프를 사용하여 에피층들로부터 분리하는 것은 쉽지 않다. 그러므로, 또 다른 방법이 제공된다. 일 실시예에서, 적색 마이크로 LED 칩들은 GaAs 기판 상에서 형성될 수 있으며, 그 후에 적색 마이크로 LED 칩들은 임시기판으로 전사된다. GaAs 기판은 선택적 에칭 방법을 사용하여 제거되고, 그 후에 모든 마이크로 LED 칩들은 기판으로서의 테이프로 전사된다. 테이프가 부드럽고 마이크로 LED 칩들과 테이프 사이의 점착성이 너무 타이트하지 않기 때문에, 마이크로 LED 칩들은 팁을 사용하여 본딩 기판에 직접 압착될 수 있다. 이에 따라, 이전의 레이저 리프트 오프 방법은 기계식 프레스 방법으로 이제 대체될 수 있다. 테이프의 점착성은 전사가 최적화되도록 조절될 수 있다.
이 실시예를 설명하기 위해서, 몇몇의 도면들이 더 나은 명확성을 위해 소개되어야 한다.
일 실시예에서, GaAs 에피기판(10)이 먼저 제공된다. 그 후, AlAs와 같은 에칭 선택층(23)은 도 8a에 도시된 바와 같이 종래의 에피택셜 성장 방법을 사용하여 GaAs 기판 상에 형성된다. 그 후, 에피택셜 성장에 의해 제1 에피층(12) 및 제2 에피층(16)이 순차적으로 형성되고 개별 LED 칩 패턴들은 나중에 형성된다. 제2 에피층(16) 상에 증착 방법(evaporating method)을 사용하여 p 오믹 콘택층(18)이 형성된다. 그 후, 도 8b에서 도시된 바와 같이, UV에 의해 조사되거나 특정 온도로 가열될 때 점착성을 잃을 수 있는 특정 접착제를 사용하여 에피기판(10)의 상부면이임시기판(80)에 고정된다.
다음으로, 에피기판(10)은 에칭 선택층(23)을 에침함으로써 제거되고(이 공정의 세부 절차는 미국공개번호 2006/0286694를 참조할 수 있음), n 오믹 콘택 전극(14) 및 p 오믹 콘택 전극(18)을 갖는 LED 칩들이 도 8c에 도시된 바와 같이 에피층에 형성된다. 임시 기판(80)이 플립된다. 그 후, n 오믹 콘택 전극(14)의 상부면은 도 8d에 도시된 바와 같이 테이프(81)에 고정된다. 테이프의 점착성은 너무 스티키(sticky)하거나 글루티노우즈(glutinous)하지 않아서, 각각의 마이크로 LED 칩은 나중에 간단한 기계식 프레싱에 의해서 떨어질 수 있다. 임시 기판(80)은 그 후에 가열 또는 UV 광에 의해 조사되어 제거되고, LED 칩들을 갖는 테이프는 도 8e에 도시된 바와 같이 플립된다. GaAs 기판을 제거하기 위한 또 다른 실시예는 GaAs 기판 상에 직접 형성된 AlAs와 같은 에칭 정지층으로 GaAs 기판을 직접 에칭하는 것이다. 이 실시예의 공정 흐름은 위의 설명과 유사하다.
Si, SiC, GaN, ZnO, GaP, GaSb와 같은 다른 에피기판의 경우, 에피층들이 형성되기 이전에 각각의 선택적 에칭층이 형성되어야 하며, 전자의 방법이 적용될 수 있다. 실리콘 카바이드 에피기판의 경우, 전이 금속 질화물층이 선택적 에칭층으로 적합하다.
에피기판은 구동회로를 갖는 본딩 기판으로 사용될 수 있으며, 이 실시예를 설명하기 위해서 GaAs 기판 상에 성장된 AlGaInP 적색 LED 구조가 제공된다. 도 9에서, 이 실시예를 설명하기 위한 공정 흐름이 제공된다. 우선, 단계 S9-1에 도시된 바와 같이, GaAs 또는 InP 와 같은 기판이 에피택셜 성장하는 적색 마이크로 LED 칩 구조들 위해서 및 청색/녹색 마이크로 LED 칩들을 위한 본딩 기판으로서 제공된다. 그 후, 선택적인 단계 S9-2에서, DBR층이 적색 광을 반사하기 위해서 기판 상에 형성되고, 적색 LED 구조가 단계 S9-3에서 DBR층 상에 에피택셜 성장된다. 다음으로, S9-4 단계에서 적색 마이크로 LED 칩들이 DBR층 상에 만들어진다. 그 후에 종래의 이온 주입 및/또는 확산을 사용하여 단계 S9-5에서 p-우물이 GaAs 기판에 형성된다. 이 실시예에서, p-우물은 기판이 n형이기 때문에 형성된다. p형 MISFET이 선호되는 경우, 이 단계에서 n-우물이 형성되어야 한다. 그 후, 쌍을 이루는 본딩 패드들로부터 다음의 형성된 트랜지스터들을 격리시키기 위해서 단계 S9-6에서 p-우물에 복수의 격리 구역들이 형성된다. 격리 구역들은, 예를 들어 실리콘 질화물, 실리콘 산화물, 알루미늄 산화물 또는 알루미늄 질화물일 수 있다. 그 후, 이 실시예에서 트랜지스터들은 MISFET(metal-insulator-semiconductor field effect transistor)이고, 단계 S9-7에서 p-우물에 형성된다. GaAs 기판은 MISFET에서 반도체층으로 제공된다. 그 후, 단계 S9-8에서 오믹 콘택 매트릭스가 오믹 콘택 마이크로 LED 칩들에 형성되고, 단계 S9-9에서 격리 소자들 상에 쌍을 이룬 본딩 패드들이 형성된다. 단계 S9-10에서 청색 및 녹색 마이크로 LED 칩들이 그 후에 쌍을 이룬 본딩 패드들로 전사될 수 있다. 단계 S9-11에서, 실리콘 산화물 또는 실리콘 질화물과 같은 ILD(inter-level dielectric)층이 기판 상에 형성되고, 단계 S9-12에서 ILD층에 수개의 콘택들이 형성된다. 그 후, 단계 S9-13에서 콘택에 전기적으로 연결하기 위해서 ILD층 상에 금속층이 형성된다. 실리콘 산화물 또는 실리콘 질화물과 같은 패시베이션층은 단계 S9-14에서 모든 트랜지스터들, 마이크로 LED 칩들 및 금속층을 덮도록 형성되고, 기판의 후면은 단계 S9-15에서 선택적으로 금속화된다.
도 9에 도시된 공정 흐름의 세부 단계들은 도 10a, 10m을 참조할 수 있다. 우선, GaAs 또는 InP 기판(51)이 도 10a에 도시된 바와 같이 제공된다. 적색광 추출을 향상시키기 위해 기판(51) 상에 DBR층(53)이 형성될 수 있고, 그 후에 MOCVD에 의해 DBR층(53) 상에 n 에피층(12) 및 p 에피층(16)이 후속적으로 형성된다. 칩 공정은 종래의 패터닝 및 에칭 공정들을 사용하여, 도 10b에 도시된 바와 같이, 기판(51) 상에 개별 적색 마이크로 LED 칩들(47)을 형성하는 것에 사용된다. 구동회로들을 형성하기 위해서, 도 10c에 도시된 바와 같이 p-우물(55)이 종래의 이온 주입 및/또는 확산 단계를 사용하여 형성된다. 이 공정의 일 실시예에서, 도펀트는 Mg 또는 Zn일 수 있다. 그 후, 도 10d에 도시된 바와 같이, 트랜지스터들로부터 마이크로 LED 칩들을 전기적으로 격리하기 위하여 기판(51)에 수 개의 격리 구역들(56)이 형성된다. 격리 구역들은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물 또는 알루미늄 질화물과 같은 유전체일 수 있다. 이 단계에서, 격리 구역들의 형성은 에칭 공정 및 에칭된 영역으로 유전층을 재충전하는 단계를 포함한다.
도 10e에서, n형 MISFET(90)은 종래의 방법을 사용하여 p-우물(55) 내부 및 상에 형성된다. 일 실시예에서, 게이트 유전층(92) 및 게이트(93)는 후속적으로 기판(51) 상에 증착되고, 그 후 소스/드레인 영역들(91)이 실리콘 도핑, 주입 또는 확산에 의해 p-우물(55)에 형성된다. 게이트 유전층(92)은 실리콘 산화물 또는 실리콘 질화물 또는 다른 유전체 재료들일 수 있고, 게이트(93)는 폴리 실리콘, 알루미늄 또는 적절한 금속들일 수 있다. 그 후, 도 10f에 도시된 바와 같이, 실리콘 산화물일 수 있는 스페이서들(94)은 게이트 및 적색 마이크로 LED 칩(47)을 보호하기 위하여 게이트 및 적색 마이크로 LED 칩(47)의 측벽 상에 선택적으로 형성된다. 스페이서(94)의 형성은 기판(51) 상에 컨포멀층(conformal layer)을 증착하는 단계 및 컨포메이션층을 직접 에칭하는 단계를 포함한다. 투명 오믹 콘택층(18)이 기판(51) 상에 형성되어 적색 마이크로 LED 칩(47)과 전기적으로 콘택하고 나중에 청색/녹색 마이크로 LED 칩들이 트랜지스터들(90)로 전사된다. 투명 오믹 콘택층(18)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGO(Indium Gallium Oxide), AZO(Aluminum Zinc Oxide), 또는 IGZO(Indium Gallium Zinc Oxide)일 수 있다. 그 후, 도 10g에 도시된 바와 같이, 쌍을 이룬 본딩 패드들(52)이 격리 소자들(56) 상에 형성되고 투명 오믹 콘택층(18)에 전기적으로 연결된다. 그 후, 도 10h에 도시된 바와 같이, 청색 마이크로 LED 칩(40)과 녹색 마이크로 LED 칩(45)은 쌍을 이룬 본딩 패드들로 전사된다.
도 10i에 도시된 바와 같이, 실리콘 산화물, TEOS(tetra-ethyl-ortho-silicate), 에폭시 또는 실리콘과 같은 ILD층(64)은 종래의 스핀-온 코팅을 사용하여 기판(51) 상에 증착된다. 그 후, 도 10j에 도시된 바와 같이, 콘택트들(68)은 트랜지스터들(90)의 n-우물들(91)에 전기적으로 연결하기 위해서 ILD층(64)에 형성된다. 콘택트(68)의 형성은 콘택홀을 형성하기 위해 먼저 ILD층(64)을 에칭하는 단계를 포함하고, 그 후 콘택홀 내부에 금속이 채워진다. 그 후, 도 10k에 도시된 바와 같이, 금속층(62)이 ILD층(64) 상에 형성되고 종래의 방법을 사용하여 콘택트(68)에 연결된다. 금속층(62)은 트랜지스터들(90)를 통해 마이크로 LED 칩들(40, 45, 47)에 밝기 신호를 제공할 것이며, 마이크로 LED 칩들 중 어느 하나는 대응하는 트랜지스터들이 턴온 될 때 미리 결정된 광의 밝기를 방출할 것이다. 도 10l에 도시된 바와 같이, 에폭시, 실리콘 또는 MEMS 재료와 같은 패시베이션층(65)이 트랜지스터들(90), 마이크로 LED 칩들 및 금속층(62)을 덮도록 형성된다. 도 10m에 도시된 바와 같이, 금속층(66)이 기판(51)의 후면에 선택적으로 형성되어, 마이크로 LED 칩들의 모든 n 전극들이 금속층(66)을 통해 접지될 수 있다. 적색 마이크로 LED 칩(47)의 경우, n 전극은 기판(51)을 통해 접지될 수 있는 반면, 청색/녹색 마이크로 LED 칩(40/45)의 경우, n 전극은 기판(51)의 비아(via)를 통해 접지될 수 있다. 비아의 형성은 비아홀들을 형성하기 위해서 기판(51)을 통해 에칭하는 단계 및 종래의 방법을 사용하여 비아홀들 내부에 금속을 채우는 단계를 포함할 수 있다.
마이크로 LED 디스플레이의 픽셀 디자인을 이해하기 위해, 본 발명을 설명하기 위한 평면도를 보는 것이 더 좋다. 도 11a에서, 마이크로 LED 디스플레이 패널의 두 픽셀들의 능동 전기 회로도가 제공된다. 픽셀(100)은 3 개의 마이크로 LED 칩들(106)과 3 개의 트랜지스터들(104)을 포함한다. 트랜지스터들(104)의 모든 게이트 전극들은 제어 신호(110)에 연결되고, 트랜지스터들(104)의 모든 소스 전극들은 밝기 신호(112)에 연결된다. 제어 신호(110)는 마이크로 LED 칩(106)이 트랜지스터(104)를 통해 온/오프되어야 하는 신호를 제공할 것이다. 밝기 신호(112)는 마이크로 LED 칩(106)이 특정 밝기를 가져야 하는 신호를 제공할 것이다. 트랜지스터들(104)의 기능은 LCD 패널의 TFT(thin film transistor)와 유사하다. 각각의 픽셀(100)을 포함하는 블랙 매트릭스(102)는 콘트라스트(contrast)를 향상시키고 모든 픽셀들(100) 간의 간섭을 감소시킬 수 있다. 마이크로 LED 칩(106)의 p 전극(양극)은 트랜지스터(104)의 드레인 전극에 연결되고, 마이크로 LED 칩의 n 전극(음극)은 접지된다.
도 11b에서, 마이크로 LED 디스플레이의 두 픽셀들의 수동 전기 회로도가 제공된다. 하나의 픽셀(100)에서 마이크로 LED 칩들(106)은 3 개만 제공되며, 마이크로 LED 칩(106)의 모든 p 전극들(양극)은 이미지 스캐닝 신호(120)에 연결하고, 마이크로 LED 칩들(106)의 모든 n 전극들(음극)은 스위치 신호(122)에 연결한다. 이미지 스캐닝 신호(120)는 마이크로 LED 칩들(106)에 이미지 정보를 직접 제공하고, 스위치 신호는 어떤 마이크로 LED 칩(106)이 턴온/오프될 것인지 결정한다. 스위치 신호가 개방 회로인 경우, 연결된 마이크로 LED 칩은 턴오프될 것이다. 스위치 신호(122)는 이미지 신호(120)가 각각의 마이크로 LED 칩들(106)에 정확한 신호 정보를 제공하도록 순차적으로 개방 회로가 될 것이다. 마이크로 LED 어레이는 이미지와 모션을 표시하기 위하여 인터레이스(interlace) 또는 비-인터레이스(non-interlace) 방법으로 구동될 수 있다. 이 실시예에서, GaAs 기판은 적용될 수 없다.
본딩 기판 상의 도 11a의 능동 전기 회로도의 하나의 픽셀 설계 레이아웃은 도 12a 및 도 12b로 참조될 수 있다. 도 12a에서, RGB 레이아웃은 시퀀스이며 제조하기 쉽다. 영역(108)은 마이크로 LED 칩을 수용하고 두 개의 본딩 패드들(52)이 제공된다. 제너 다이어도는 보호 회로로 구동회로에 포함될 수도 있다. 트랜지스터(104)는 NMIS, PMIS, CMIS 트랜지스터 또는 BJT 일 수 있다. 바람직한 실시예에서, NMIS 트랜지스터들이 사용된다. 이 실시예에서, 공통 음극 전극은 선택적으로 될 것이다. 도 12b에서, RGB 마이크로 LED 칩들이 콘트라스트의 향상을 위해 밀접하게 설계되기를 원하는 경우, 하나의 픽셀의 또 다른 설계 레이아웃이 제공된다.
도 13a에서, 본 발명의 또 다른 실시예는 마이크로 LED 칩들에 제공된다. 청색, 녹색 및 적색 LED 칩들의 경우, 이러한 LED의 구조들 및 재료들에 따라 구동 전압 및 수명이 다를 수 있다. 마이크로 LED 디스플레이를 제조하기 위한 간단하고 쉬운 방법 또는 방식은 인광체(73)가 코팅된 청색 마이크로 LED 칩들만을 포함할 수 있다. 인광체(73)는 황색광을 방출하고, 황색광이 마이크로 LED의 청색광과 혼합된 후 백색광이 제공될 수 있다. 그 후, 투명기판(200)에 컬러 필터(130) 및 그 위의 블랙 매트릭스(102)가 제공된다. 이에 따라, 각각의 마이크로 LED 칩이 영상신호에 의해 구동될 때, 컬러 필터(130) 이후에, 이미지가 표시될 수 있다. 인광체(73)는 높은 색 렌더링 인덱스 또는 색 영역을 생성할 수 있다. 도 13c에 도시된 바와 같이, 컬러 필터(130) 및 블랙 매트릭스를 갖는 기판(200)은 LED 디스플레이를 형성하기 위해 LED 칩에 피팅되거나 정합된다. 또 다른 실시예에서, 도 13b에 도시된 바와 같이, 인광체(73) 및 컬러 필터(130)는 우선 투명기판(200) 상에 형성될 수 있다. 이 실시예에서, 도 13c에 도시된 바와 같이, 컬러 필터(130), 인광체(73) 및 블랙 매트릭스(102)를 갖는 기판(200)이 LED 칩에 피팅되거나 정합된다. 또 다른 실시예에서, 인광체(73)는 녹색 및 적색을 함께 방출할 수 있다. 또 다른 실시예에서, 마이크로 LED 칩들은 UV 광을 방출할 수 있고, 인광체(73)는 RGB 광을 방출할 것이다. 이 실시예에서, 컬러 필터(200)의 기능은 TFT LCD 디스플레이 패널의 컬러 필터와 유사할 것이나, 더 이상 액정층이 없다. TFT LCD 디스플레이 패널의 경우, 완전히 어두운 이미지가 제공되더라도 액정이 백라이트를 완전히 턴오프 할 수 없기 때문에 LCD 패널에서 약간의 백색광이 누출된다. 그러나, 본 발명의 LED 디스플레이 패널은 LED가 완전히 턴오프되어서 어두운 이미지가 뛰어난 품질의 기존의 CRT 모니터나 플라즈마 디스플레이에 비교될 수 있다. 도 14a에서, 4 개의 픽셀들(100)을 보여주는 것은 투명기판(100)의 평면도이다. 도 14b에 도시된 바와 같이 블랙 매트릭스(102)가 픽셀 주위에 형성될 수 있다.
본 발명에서, 수동 모드 LED 디스플레이 패널에서 모든 LED 칩들이 본딩 기판으로 전사되지는 않는 또 다른 실시예가 제공된다. 도 15a를 참조하면, 여기서 LED 칩들(40)은 각각 n/p 오믹 콘택 전극들(14/18)을 갖는 사파이어 기판(10) 상에 이미 형성되어 있다. 이 실시예에서, LED 칩들(40)은 청색광을 방출한다. LED 칩 구성의 형성은 디스플레이 픽셀에 따라 정의되어야 하며, 이 실시예에서, 왼쪽 3 개의 LED 칩들은 하나의 픽셀로 그룹화되고 오른쪽 3 개의 LED 칩들은 다른 픽셀로 그룹화된다. 그 후, 도 15b에 도시된 바와 같이, 유전층(210)이 LED 칩(40)을 덮도록 형성되고, n/p 오믹 콘택 전극들(14/18)이 노출된다. 유전층(210)은 실리콘 산화물, 실리콘 질화물, TEOS, 에폭시 또는 실리콘일 수 있다. 도 15c와 같이 각각의 p 오믹 콘택 전극을 개별적으로 전기적으로 연결하기 위해, ITO, IGO, IZO, IGZO 또는 AZO 와 같은 투명 전도층이 이미지 스캐닝 신호 라인(120)으로 형성 및 패터닝된다. 이미지 스캐닝 신호 라인(120)은 또한 도 11b로 참조될 수 있다. 그 후, 실리콘 산화물, 실리콘 질화물, 에폭시 또는 실리콘과 같은 또 다른 유전층(212)이 LED 칩들 및 이미지 스캐닝 신호 라인(120)을 덮도록 형성된다. 각각의 n 오믹 콘택 전극(14)을 노출시키기 위해 유전층(212)에 수 개의 홀들이 형성되고, ITO, IGO, IZO, IGZO 또는 AZO와 같은 또 다른 투명 전도층이 모든 홀 내에 채워지고, 도 15d에 도시된 바와 같이 유전층(212)에 스위치 신호 라인(122)으로 패터닝된다. 스위치 신호 라인(122)는 또한 도 11b로 참조될 수 있다. 패시베이션층(65)은 스위치 신호 라인(122) 및 높은 색 렌더링 인덱스를 갖고, 백색광을 생성하기 위해 청색 GaN LED 칩(40)과 결합되는 황색광을 방출하는 인광체(73)를 덮게 형성된다. LED 칩(40)이 UV를 방출하는 경우, RGB 혼합 인광체들이 적용될 수 있다. 도 15e에 도시된 바와 같이, 컬러 필터(130) 및 블랙 매트릭스(102)로 코팅된 투명기판(200)은 에피기판(10) 상에 마이크로 LED 칩(40)에 피팅된다. 이에 따라 GaN LED 칩을 갖는 LED 디스플레이어가 형성된다.
수동 LED 디스플레이 패널에 대한 또 다른 실시예도 제공된다. 도 16을 참조하면, 여기서, LED 칩들을 갖는 사파이어 기판(10)이 형성되고 쌍을 이룬 본딩 패드들(52)을 갖는 본딩 기판(50)과 본딩하도록 플립된다. 이전 실시예와 유사하게, LED 칩 구성은 디스플레이 픽셀에 따라 정의되어야 한다. 그 후, 도 15b에 도시된 바와 같이, 마이크로 렌즈 어레이(220)는 에피기판(10)의 후면에 형성된다. 마이크로 렌즈는 광을 굴절시키기 위한 하나의 평면 표면 및 하나의 구형 볼록 표면을 갖는 단일 요소일 수 있고, 또는 2 개의 평평하고 평행한 표면을 가지며 초점 작용은 구배-지수 렌즈인 렌즈를 가로지르는 굴절률의 변화에 의해 얻어진다. 마이크로 렌즈 어레이(220)의 형성은 마스터 렌즈 어레이로부터 몰딩 또는 엠보싱일 수 있다. 그 후, 인광체(73), 컬러 필터(130) 및 블랙 매트릭스(102)를 갖는 투명기판(200)이 각 LED 칩에 맞게 그 위에 순차적으로 형성된다.
도 17에서, 마이크로 LED 디스플레이를 제조하기 위한 장치가 제공된다. x-y 스테이지(300)는 수평으로 서로 직교하는 두 방향을 제공한다. x-y 스테이지(300)는 본딩될 본딩 패드들이 특정 위치로 이동될 수 있도록 x-y 방향을 따라 이동하는 본딩 기판을 제공하기 위해 사용된다. x-y 스테이지(300) 상의 z 스테이지(302)는 x-y 스테이지와 직교하는 방향, 수직 방향을 제공한다. Z 스테이지(302)를 제공하는 목적은 레이저가 원하는 위치에서 에피기판에 초점이 맞추어질 수 있도록 본딩 기판의 높이를 조정하는 것이다. 정전 척(chuck) 또는 진공 척과 같은 척(304)이 본딩 기판을 고정하기 위해 z 스테이지(302) 상에 제공된다. 그 후, 본딩 기판(50)은 E-척(50)에 고정된다. 수평방향으로 서로 직교하는 유사한 두 방향을 제공하는 x-y 플랫폼(310)이 본딩 기판(50)과 레이저(320) 사이를 이동할 것이다. 에피기판(10)은 x-y 플랫폼(310)에 장착되어 원하는 LED 칩이 특정 위치로 이동될 수 있고, LED 칩이 레이저(320)에 의해 조사되고 에피기판(10)에서 본딩 기판(50)으로 분리될 수 있다. x-y 플랫폼(310)은 z-스테이지에 대해 동일한 피치를 유지할 것이다. 엑시머 레이저(320)는 LED 칩 또는 칩들이 에피기판(10)으로부터 분리될 수 있도록 에피기판을 조사하는 것에 사용된다. x-y 스테이지(300), z-스테이지(302), 척(304), x-y 플랫폼(310) 및 레이저(320)에 전기적으로 연결되는 컨트롤러(300).
도 18에서, 레이저 리프트 오프가 적용되지 않을 때 LED 이송 장치가 제공되는 경우이다. 팁(323)이 있는 프레싱 장치(322)는 도 14의 엑시머 레이저(320)를 대체한다. 테이프 상의 마이크로 LED 칩이 본딩 기판으로 전사되어야 할 때, 팁은 마이크로 LED 칩을 타격해서 본딩 기판으로 내리기 위해 프레싱 장치로부터 연장되거나 늘어날 것이다.
본 발명은 단순화된 디스플레이 패널을 제조하는 실시예를 더 제공한다. 도 19a를 참조하면, 본딩 기판(50)에는 그 위에 쌍을 이룬 본딩 패드들(52)이 제공된다. 능동 소자들이 있거나 없는 배선 회로들(60)은 본딩 기판(50) 상에 형성된다. 본딩 기판(50)은 강성 또는 플렉서블로, PCB, 실리콘, SiC, 세라믹, 유리 또는 폴리이미드일 수 있으며, 회로가 그 위에 배치될 수 있는 임의의 기판일 수 있다.
도 19b를 참조하면, 복수의 GaN LED 칩들(40)이 전술한 플립 칩(flip-chip) 공정을 사용하여 쌍을 이룬 본딩 패드들에 대응하게 전사된다. 그 후, 도 19c에 도시된 바와 같이, 블랙 매트릭스(102)가 본딩 기판(50) 상에 형성된다. 필요한 경우, 픽셀 대신 각각의 GaN LED 칩(40)을 격리하기 위해서 블랙 매트릭스(102)가 형성될 수 있다.
도 19d에 도시된 바와 같이, 패터닝된 광 변환층(72)은 확산기(diffuser)가 있거나 없거나 백색광을 제공하기 위해 각각의 GaN LED 칩을 덮도록 형성된다. 광 변환층(72)은 인광체 또는 양자점, 황색 인광체(YAG 또는 TAG), 적색 인광체, KSF(Potassium Fluoride Silicon) 인광체 및 TriGain 인광체, ß-SiAlON 녹색 인광체 및 KSF 인광체를 포함하는 WCG 인광체를 포함할 수 있다. 일 실시예에서, 광 변환층(74)은 3 개의 GaN LED 칩들을 덮거나 하나의 픽셀 내에 형성될 수 있다.
도 19e를 참조하면, 하나의 픽셀에서 RGB를 정의하기 위한 컬러 필터와 같은 색 정의층(132)이 광변환층(72 또는 74) 상에 직접 형성되고 각각의 GaN LED 칩(40)과 정렬된다. 하나의 종래 기술에서 색 정의층(132)은 각각의 색상에 대해 3 회의 패터닝 단계들을 사용하여 형성된다.
종래의 LCD 디스플레이 장치에서, 백라이트 모듈에서 방출되는 광 세기(intensity)가 액정, 편광기, 배향막 등과 같은 액정 패널에 의해 먼저 변조되는 반면, 이 실시예에서의 본 발명에서 GaN LED 칩들로부터의 광을 변조할 것은 아무것도 없다. 이 실시예에서 광 세기는 현저히 더 높다.
이 실시예에서, GaN LED 칩들은 에피기판으로부터 본딩 기판으로 전사되고, 현재의 대량 전사 문제가 여전히 발생된다. 이에 따라, 또 다른 실시예가 대량 전달 문제들을 회피하기 위해서 제공된다.
도 20a를 참조하면, 사파이어 또는 SiC와 같은 에피기판(10)에는 그 위에 형성된 복수의 LED 칩들(40)이 제공된다. 각각의 LED 칩(40)은 n 에피층(12), p 에피층(16), n 오믹 콘택 전극(14), 및 p 오믹 콘택 전극(18)을 포함한다. n 오믹 콘택 전극(14) 및 p 오믹 콘택 전극(18)은 모두 투명하다.
그 후, 도 20b에서 도시된 바와 같이, 제1 절연층(64)이 에피기판(10) 상에 형성되고, p 오믹 콘택 전극(18)을 노출시키도록 복수의 콘택홀이 형성된다. 절연층(64)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, BPSG(borophosphosilicate glass), PSG(phosphosilicate glass) 또는 다른 투명 유전체 재료들일 수 있다. 절연체(64)의 형성은 화학 기상 증착 또는 코팅 상의 스핀일 수 있으며, 이는 절연층(64)의 재료들에 의존한다. 복수의 콘택홀들은 종래의 패터닝-에칭 방법에 의해 형성될 수 있다.
도 20c를 탐조하면, 패터닝된 제1 투명 전도층(66)이 제1 절연층(64) 상에 형성되고 복수의 콘택홀들의 내부에 채워져, 각각의 p 오믹 콘택 전극(18)이 제1 투명 전도층(66)에 전기적으로 콘택될 수 있다. 복수의 GaN 발광 다이오드 칩들의 제1 전극들의 열에 전기적으로 연결되도록 상기 패터닝된 제1 투명 전도층(66)은 복수의 제1 신호 라인들로서 제1 절연층 상에 패터닝된다. 이 실시예에서, 제1 전극들은 p 오믹 콘택 전극들(18)이다. 제1 투명 전도층(66)의 재료들은 ITO(Indium Tin Oxide), IGO(Indium Germanium Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide)일 수 있고, 제1 투명 전도층(66)은 우선 스퍼터 또는 증발 방법에 의해 형성되고 나중에 패터닝될 수 있다. 제1 투명 전도층(66)은 또한 종래의 패터닝-에치 보다 간단한 리프트 오프 방법을 사용하여 패터닝될 수 있다.
도 20d를 참조하면, 제1 절연층(64) 및 제1 투명 전도층(66)을 덮도록 제2 절연층(65)이 형성된다. 제2 절연층(65)의 재료들 및 형성은 제1 절연층(64)과 유사할 수 있다. 이 실시예에서, 제2 절연층(65)은 컨포멀 코팅에 의해 형성된다. 단순화된 일 실시예에서, 제2 절연층의 형성은 제1 절연층(64)의 형성과 동일하다. 그 후, 복수의 콘택홀들이 종래의 패터닝-에치 방법을 사용함으로써 형성될 수 있고, 그 후 제2 투명 전도층(67)이 제2 절연층(65) 상에 형성되고 복수의 콘택홀들(68)의 내부에 채워져, 각각의 n 오믹 콘택 전극(14)은 제2 투명 전도층에 전기적으로 콘택될 수 있다. 제2 투명 전도층(67)은 복수의 GaN 발광 다이오드들의 제2 전극들 행에 전기적으로 연결되도록 제2 절연층 상에 복수의 제2 신호 라인들로 패터닝된다. 이 실시예에서, 제2 전극들은 n 오믹 콘택 전극들(14)이다. 제2 투명 전도층(67)의 재료 및 형성은 제1 투명 전도층(66)과 유사할 수 있다. 단순화된 실시예에서, 제2 투명 전도층(67)의 형성은 제1 투명 전도층(66)과 동일할 수 있다.
그 후, 도 20e에 도시된 바와 같이, 화학 기상 증착법, 증발 또는 스핀-온-코팅을 사용하여 제2 절연층(65) 및 제2 투명 전도층(67) 상에 패시베이션층(90)이 형성된다. 패시베이션층(90)의 재료들은 실리콘 산화물, 실리콘 질화물, 실리콘 산화질화물일 수 있다. 이 실시예에서, 패시베이션층(90)의 상부면은 평평하며 이는 다음의 단계에서 더 좋을 것이다. 그러나, 컨포멀 패시베이션층(90)도 본 발명에서 허용된다.
도 20f를 참조하면, 각 픽셀을 정의하고 픽셀들 간의 이미지 흐릿함(blur)을 방지하기 위해서 블랙 매트릭스(102)는 패시베이션층(90) 상에 형성된다. 블랙 매트릭스(102)를 형성하기 위한 재료들 및 형성은 LCD 기술의 종래의 공정이 참조될 수 있다. 이 실시예에서 블랙 매트릭스층(102)은 픽셀을 분리하기 위한 것이다. 그러나, 블랙 매트릭스층(102)은 각각의 GaN LED 칩(40)을 격리하도록 형성될 수 있다.
그 후, 도 20g에 도시된 바와 같이, 각 GaN LED 칩(40)에 정렬된 패터닝된 광 변환층(70)이 패시베이션 상에 형성된다. 또 다른 실시예에서, 광 변환층(72)은 각각의 GaN LED 칩(40)에 정렬되지 않고 패시베이션층(90) 상에 형성된다. 확산기가 있거나 없고, 각각의 GaN LED 칩(40)과 결합된 광 변환층(70 또는 72)은 백색광을 제공할 것이다. 광 변환층(70 또는 72)은 인광체 또는 양자점, 황색 가넷 인광체(YAG 또는 TAG), 적색 인광체, KSF(Potassium Fluoride Silicon) 인광체 및 TriGain 인광체, ß-SiAlON 녹색 인광체 및 KSF 인광체를 포함하는 WCG 인광체를 포함할 수 있다. 단순화된 일 실시예에서 블랙 매트릭스(102) 및 색 변환층(70 또는 72)이 유전성 또는 절연성이면, 패시베이션층(90)을 형성할 필요가 없다. 대안적인 일 실시예에서, 인광체는 에폭시 또는 실리콘과 혼합되어 패시베이션층(90)으로 제공될 수 있다. 이에 따라, 패시베이션층(90)의 형성 후 광 변환층(70 또는 72)을 형성할 필요가 없다.
도 20h를 참조하면, 한 픽셀의 RGB를 각각 하나의 단계로 정의하기 위하여, 색 변환층(70 또는 72) 상에 컬러 필터와 같은 패턴화된 색 정의층(130)이 LCD 기술과 같은 종래의 방법을 사용하여 형성된다. 이에 따라, 그 위에 마이크로 또는 미니 LED 칩들이 있는 디스플레이가 제공된다.
또 다른 실시예에서, 블랙 매트릭스는 각각의 GaN LED 칩이 형성된 후에 사파이어 기판 상에 형성될 수 있다. 도 21a를 참조하면, 사파이어 또는 SiC와 같은 에피기판(10)에는 그 위에 형성된 복수의 LED 칩들(40)이 제공된다. 각각의 LED 칩(40)은 n 에피층(12), p 에피층(16), n 오믹 콘택 전극(14) 및 p 오믹 콘택 전극(18)을 포함한다. 이에 따라 블랙 매트릭스(102)가 형성되어 각 픽셀을 정의한다.
도 21b를 참조하면, 제1 절연층(64)이 에피기판(10) 상에 형성되고 n 오믹 콘택 전극(14) 및 p 오믹 콘택 전극(18)을 갖는 GaN LED 칩(40)이 연마 방법에 의해서 노출된다. 그 후, 도 21c에 도시된 바와 같이, 각각의 p 오믹 콘택 전극(18)이 제1 투명 전도층(66)과 전기적으로 콘택하도록 각각의 p 오믹 콘택 전극(18) 상에 제1 투명 전도층(66)이 형성된다.
도 21d를 참조하면, 각각의 n 오믹 콘택 전극(14)을 노출시키기 위하여, 제1 절연층(64) 및 제1 투명 전도층(66) 상에 복수의 콘택홀(68)을 갖는 제2 절연층(65)이 형성된다. 제2 투명 전도층(67)이 제2 절연층(65) 상에 형성되고 각각의 콘택홀들 내부에 채워져서, 각각의 n 오믹 콘택 전극(14)이 제2 투명 전도층(67)과 전기적으로 콘택된다.
그 후, 도 21e에 도시된 바와 같이, 제2 절연층(65) 및 제2 투명 전도층(67) 상에 패시베이션층(90)이 형성된다. 패시베이션층(90) 상에 색 변환층(70)이 형성되고 각 GaN LED 칩(40)과 정렬된다. 또 다른 실시예에서, 색 변환층(72)이 각 GaN LED 칩(40)과 정렬하지 않고 패시베이션층(90) 상에 형성된다. 다음으로, 도 21g와 같이 색 변환층(70 또는 72) 상에 색 정의층(130)이 형성된다.
사파이어 기판에 GaN LED 칩을 보여주는 단순화된 실시예는 다양한 단계의 단면도를 보여주는 도 22a 내지 22c를 참조할 수 있고, 도 23a 내지 23c는 도 22a 내지 22c에 도시된 실시예에 따른 다양한 단계에서의 평면도를 도시한다. 도 22a 및 23a에 도시된 바와 같이, n 에피층(12) 및 p 에피층(16)을 포함하는 GaN LED 칩이 순차적으로 형성된다. 그 후, 도 22b 및 23b에 도시된 바와 같이, 패터닝된 n 오믹 콘택 투명 전도층(14)이 n 에피층(12) 상에 형성되고 또한 동일한 행의 다른 GaN LED 칩들을 전기적으로 연결할 것이다. 다음으로, 도 22c에 도시된 바와 같이, p 에피층(18)이 노출된 상태로 패터닝된 컨포멀 패시베이션층(64)이 GaN LED 칩 및 사파이어 기판(10) 상에 형성된다. 단순화된 실시예에서, 패시베이션층(64)은 인광체와 함께 또는 인광체 없이 혼합된 에폭시 또는 실리콘일 수 있다. 그 후, 도 22c 및 23c에 도시된 바와 같이, 패터닝된 p 오믹 콘택 투명 전도층(18)이 p 에피층(16) 상에 형성되고 또한 동일한 열의 다른 GaN LED 칩에 전기적으로 연결될 것이다. p 오믹 콘택 투명 전도층(18)의 형성은 리프트 오프 방법 또는 패터닝-에치일 수 있다. 이 실시예에서, n 오믹 콘택 투명 전도층(14) 및 p 오믹 콘택 투명 전도층(18)은 모두 ITO, IZO, IGO, IGZO, AZO 및 그들의 조합일 수 있다. 컨포멀 패시베이션층(64)은 n 오믹 콘택 투명 전도층(14)과 p 오믹 콘택 투명 전도층(18) 사이의 관계를 나타내기 위하여 도 23c에 도시되지 않는다.
사파이어 기판 상에 GaN LED 칩을 보여주는 또 다른 실시예는 도 24a 및 도 24b로 참조될 수 있으며, 여기서 도 24a는 단면도를 도시하고, 도 24b는 도 24a의 평면도를 도시한다. 이 실시예에서, n 오믹 콘택 투명층(14) 및 p 오믹 콘택 투명층(18)은 GaN LED 칩 전용으로 사용된다. 패터닝된 전도성 금속 라인(68)이 n 오믹 콘택 투명 전도층(14) 상에 형성되고, 동일한 행에 있는 GaN LED 칩의 다른 n 에피층들을 전기적으로 연결할 것이다. 한편, 패터닝된 전도성 금속 라인(67)은 p 오믹 콘택 투명 전도층(18) 상에 형성되고 동일한 열에서 GaN LED 칩의 다른 p 에피층들을 전기적으로 연결할 것이다. 이 실시예에서, 비록 2 개의 전도성 금속 라인들(67 및 68)이 제조 복잡성을 증가시키며 형성되나, 그것들은 더 나은 전기 전도성을 제공할 수 있다.
사파이어 기판 상의 GaN LED 칩을 보여주는 또 다른 실시예는 도 25a 및 도 25b로 참조될 수 있으며, 여기서 도 25a는 단면도를 도시하고 도 25b는 도 25a의 평면도를 도시한다. P 오믹 콘택 투명층(18)은 p 에피층(16) 상에 형성되고 동일한 행에 있는 다른 GaN LED 칩에 전기적으로 연결될 것이다. 다음으로, n 에피층(12)이 노출된 상태에서 사파이어 기판(10), p 에피층(16) 및 p 오믹 투명 전도층(18)을 덮도록 패터닝된 컨포멀 패시베이션층(64)이 형성된다. 단순화된 실시예에서, 패시베이션층(64)은 인광체와 함께 또는 인광체 없이 혼합된 에폭시 또는 실리콘일 수 있다. 그 후, n 에피층(12)과 전기적으로 콘택하여 컨포멀 패시베이션층(64)을 덮게 n 오믹 콘택 투명 전도층(14)이 형성되고, 동일한 열의 다른 GaN LED 칩들을 전기적으로 연결할 것이다. n 오믹 콘택 투명 전도층이 형성은 리프트 오프 방법 또는 패터닝-에치일 수 있다. 이 실시예에서, n 오믹 콘택 투명 전도층(14) 및 p 오믹 콘택 투명 전도층(18)은 모두 ITO, IZO, IGO, IGZO, AZO 또는 이들의 조합일 수 있다. 이 실시예에서, n 오믹 콘택 투명 전도층(14) 및 p 오믹 콘택 투명 전도층(18)의 형성 순서는 디스플레이의 성능에 영향을 주지 않고 반전될 수 있다. 색 정의층이 비전도성이고 패시베이션층(64)에 인광체가 혼합되지 않은 경우, 색 정의층(130)은 n 오믹 콘택 투명 전도층(14) 상에 직접 형성될 수 있다.
상술한 실시예들에서, 이 디스플레이 패널은 웨어러블 디스플레이 장치에 매우 적합할 수 있다.
본 발명은 첫째로 대량 전사 마이크로 LED가 산업적 및 상업적으로 이용 가능하다는 것을 포함하는 이점을 제공한다. 모든 마이크로 LED 칩들은 에피기판에서 본딩 기판으로 직접 전사되므로 처리량이 향상될 수 있다. 또한, 마이크로 LED 디스플레이의 양산이 가능할 수 있다. 본 발명에서, 구조 및 제조는 인광체들에 적용될 수 있다. 또한, 본딩 기판이 GaAs인 경우 본딩 기판 상에 4 개가 한 벌의 적색 LED 칩들이 직접 형성될 수 있다. 컬러 필터와 인광체가 LED 디스플레이에 적용될 수 있는 경우 GaN LED 칩들만이 LED 디스플레이에 구성된다. 몇몇 특정 구성들의 경우, GaN LED 칩과 사파이어 기판에 직접 형성된 신호 라인들을 갖는 수동 LED 디스플레이에는 대량 전사가 필요하지 않다. 본 발명에서, 패키지 공정은 없다.
본 발명은 액정층과 확산기, 편광판으로 인해 본 디스플레이의 광 세기가 종래의 LCD에 비해 현저히 향상되고, 다른 투명 필름들은 백라이트 모듈의 광 세기를 변조하는 반면 본 발명에서는 GaN LED 칩을 변조하는 것이 아무것도 없다는 이점을 제공한다.
본 발명의 모든 재료들은 본딩 기판 또는 사파이어 기판에 통합될 수 있으므로, 다른 투명기판에 별도의 컬러 필터 공정이 필요하지 않는다. GaN LED 칩들이 사파이어 기판에 형성되는 실시예의 경우, 다른 모든 마이크로 또는 미니 LED 디스플레이에 비해 대량 전사 문제가 발생하지 않고, 이에 따라 디스플레이 제조 수율이 매우 우수할 수 있다.
디스플레이 제조 공정이 단순화되고, 이에 따라 제조 비용이 높은 수율로 낮아진다.
본 발명은 제조 공정의 모든 단계들이 성숙되어 있고 장비 및 설비도 성숙되어 있다는 이점을 갖는다. 이에 따라, 다른 공정, 장비 또는 설비를 개발할 필요가 없다.
본 발명이 도시된 실시예들에 따라 설명되었지만, 당해 분야 통상의 기술자는 실시예들에 대한 변형들이 있을 수 있고 그러한 변형들이 본 발명의 사상 및 범위 내에 있을 것임을 쉽게 인식할 것이다. 따라서, 첨부된 청구범위의 사상 및 범위에서 벗어나지 않고 당해 분야 통상의 기술자에 의해 많은 수정들이 만들어질 수 있다.

Claims (12)

  1. 구동 회로들 및 쌍을 이루는 복수의 본딩 전극들이 상부에 있는 본딩 기판;
    상기 쌍을 이룬 복수의 본딩 전극들에 각각 전기적으로 고정되는 복수의 GaN 발광 다이오드 칩들;
    상기 복수의 GaN 발광 다이오드 칩들을 각각 덮기에 적합한 복수의 영역들로 패터닝된 광 변환층; 및
    상기 광 변환층 상에 있고 상기 복수의 GaN 발광 다이오드 칩들에 각각 정렬된 패터닝된 색 정의층을 포함하는, 디스플레이 패널.
  2. 복수의 GaN 발광 다이오드 칩들이 상부에 있는 사파이어 기판;
    상기 복수의 GaN 발광 다이오드 칩들 중 제1 전도형에 전기적으로 연결되는 패터닝된 제1 오믹 콘택 투명 전도층;
    상기 패터닝된 제1 오믹 전도성 투명 전도층 및 상기 복수의 GaN 발광 다이오드 칩들을 덮고, 상기 복수의 GaN 발광 다이오드 칩들 중 제2 전도형을 노출시키는 패터닝된 패시베이션층; 및
    상기 복수의 GaN 발광 다이오드 칩들의 상기 제2 전도형에 전기적으로 연결되는 패터닝된 제2 오믹 콘택 투명 전도층을 포함하는, 디스플레이 패널.
  3. 제2항에 있어서,
    상기 패터닝된 패시베이션층은 광 변환 물질과 혼합되는 디스플레이 패널.
  4. 제3항에 있어서,
    상기 복수의 GaN 발광 다이오드 칩들 위에 색 정의층을 더 포함하는 디스플레이 패널.
  5. 제1항 또는 제4항에 있어서,
    상기 색 정의층은 픽셀에서 RGB를 정의하기 위한 컬러 필터인 디스플레이 패널.
  6. 제2항에 있어서,
    상기 제1 오믹 콘택 투명 전도층 상의 제1 금속 라인; 및
    상기 제2 오믹 콘택 투명 전도층 상의 제2 금속 라인을 더 포함하는, 디스플레이 패널.
  7. 사파이어 기판에 복수의 GaN 발광 다이오드 칩들을 그 위에 제공하는 단계 - 여기서 상기 복수의 GaN 발광 다이오드 칩들의 각각은 제1 전극 및 제2 전극을 가짐 - ;
    구동 회로들 및 쌍을 이루는 복수의 본딩 전극들이 그 위에 있는 본딩 기판을 제공하는 단계;
    상기 복수의 GaN 발광 다이오드 칩들을 쌍을 이룬 복수의 본딩 전극들에 전사하는 단계;
    상기 복수의 GaN 발광 다이오드 칩들 각각에 광 변환층을 제공하는 단계; 및
    광 변환층 상에 상기 복수의 GaN 발광 다이오드 칩들에 정렬된 패터닝된 색 정의층을 형성하는 단계를 포함하는, 디스플레이 패널을 형성하는 방법.
  8. 사파이어 기판에 복수의 GaN 발광 다이오드 칩들을 그 위에 제공하는 단계;
    상기 복수의 GaN 발광 다이오드 칩들 중 제1 전도형 상에 패터닝된 제1 오믹 콘택 투명 전도층을 형성하는 단계;
    상기 패터닝된 제1 오믹 콘택 투명 전도층 및 상기 복수의 GaN 발광 다이오드 칩들 상에 패터닝된 컨포멀 패시베이션층을 형성하고, 상기 복수의 GaN 발광 다이오드 칩들 중 제2 전도형을 노출시키는 단계;
    상기 복수의 GaN 발광 다이오드 칩들의 제2 전도형에 전기적으로 연결되는 제2 오믹 콘택 투명 전도층을 형성하는 단계를 포함하는, 디스플레이 패널을 형성하는 방법.
  9. 제8항에 있어서,
    패터닝된 컨포멀 패시베이션층을 형성하는 상기 단계 이전에 패시베이션층에 광 변환 재료를 혼합하는 단계를 더 포함하는, 방법.
  10. 제8항에 있어서,
    상기 제2 오믹 콘택 투명 전도층을 형성하는 상기 단계 이후에 상기 복수의 GaN 발광 다이오드 칩들 위에 색 정의층을 형성하는 단계를 더 포함하는, 방법.
  11. 제7항 또는 제10항에 있어서,
    상기 색 정의층은 픽셀에서 RGB를 정의하기 위한 컬러 필터인, 방법.
  12. 제8항에 있어서,
    상기 제1 오믹 콘택 투명 전도층을 형성하는 상기 단계 이후에 상기 제1 오믹 콘택 투명 전도층 상에 패터닝된 제1 금속 라인을 형성하는 단계; 및
    상기 제2 오믹 콘택 투명 전도층을 형성하는 상기 단계 이후에, 상기 제2 오믹 콘택 투명 전도층 상에 패터닝된 제2 금속 라인을 형성하는 단계를 더 포함하는, 방법.
KR1020200128381A 2020-10-05 2020-10-05 마이크로 led 디스플레이 제조 시스템 및 방법 KR20220045520A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200128381A KR20220045520A (ko) 2020-10-05 2020-10-05 마이크로 led 디스플레이 제조 시스템 및 방법
KR1020220136576A KR20220147565A (ko) 2020-10-05 2022-10-21 마이크로 led 디스플레이 제조 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200128381A KR20220045520A (ko) 2020-10-05 2020-10-05 마이크로 led 디스플레이 제조 시스템 및 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220136576A Division KR20220147565A (ko) 2020-10-05 2022-10-21 마이크로 led 디스플레이 제조 시스템 및 방법

Publications (1)

Publication Number Publication Date
KR20220045520A true KR20220045520A (ko) 2022-04-12

Family

ID=81187952

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200128381A KR20220045520A (ko) 2020-10-05 2020-10-05 마이크로 led 디스플레이 제조 시스템 및 방법
KR1020220136576A KR20220147565A (ko) 2020-10-05 2022-10-21 마이크로 led 디스플레이 제조 시스템 및 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220136576A KR20220147565A (ko) 2020-10-05 2022-10-21 마이크로 led 디스플레이 제조 시스템 및 방법

Country Status (1)

Country Link
KR (2) KR20220045520A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024197860A1 (zh) * 2023-03-31 2024-10-03 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024197860A1 (zh) * 2023-03-31 2024-10-03 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置

Also Published As

Publication number Publication date
KR20220147565A (ko) 2022-11-03

Similar Documents

Publication Publication Date Title
US10903267B2 (en) System and method for making micro LED display
US20210013367A1 (en) System and Method for Making Micro LED Display
US10833220B2 (en) Micro light emitting diode device
CN107924964B (zh) 发光面板及制备此类发光面板的方法
US8642363B2 (en) Monolithic full-color LED micro-display on an active matrix panel manufactured using flip-chip technology
EP2339650B1 (en) Production method for light emitting diodes
TW201947737A (zh) 一種發光裝置及其製造方法
JP2022190184A (ja) ディスプレイパネル作製方法
US20210043678A1 (en) Led display panel and led display apparatus having the same
JP2002314052A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
KR102519201B1 (ko) 픽셀용 발광소자 및 엘이디 디스플레이 장치
TWI747327B (zh) 製造微發光二極體顯示器的系統與方法
CN109390368B (zh) 微显示器件及其制备方法、显示面板
KR20220147565A (ko) 마이크로 led 디스플레이 제조 시스템 및 방법
TWI756858B (zh) 製造微發光二極體顯示器的系統與方法
TW202224178A (zh) 製造微發光二極體顯示器的系統與方法
CN114361149A (zh) 制造微发光二极管显示器的系统与方法
DE102020125857A1 (de) System und Verfahren zur Herstellung einer Mikro-LED-Anzeige
KR20190037931A (ko) 엘이디 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
A107 Divisional application of patent
E601 Decision to refuse application