KR20220043367A - Synapse element base on pcm and operation method thereof - Google Patents

Synapse element base on pcm and operation method thereof Download PDF

Info

Publication number
KR20220043367A
KR20220043367A KR1020200126704A KR20200126704A KR20220043367A KR 20220043367 A KR20220043367 A KR 20220043367A KR 1020200126704 A KR1020200126704 A KR 1020200126704A KR 20200126704 A KR20200126704 A KR 20200126704A KR 20220043367 A KR20220043367 A KR 20220043367A
Authority
KR
South Korea
Prior art keywords
pcm
conductance value
value
weight
conductance
Prior art date
Application number
KR1020200126704A
Other languages
Korean (ko)
Other versions
KR102421323B1 (en
Inventor
송윤흡
이정
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020200126704A priority Critical patent/KR102421323B1/en
Publication of KR20220043367A publication Critical patent/KR20220043367A/en
Application granted granted Critical
Publication of KR102421323B1 publication Critical patent/KR102421323B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H01L45/06—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Computational Linguistics (AREA)
  • Molecular Biology (AREA)
  • Artificial Intelligence (AREA)
  • Chemical & Material Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Neurology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

A PCM-based synaptic device and an operating method thereof are proposed. According to one embodiment, the PCM-based synaptic device comprises at least one PCM set. The at least one PCM set includes: a first PCM for implementing the operation characteristics of long term potentiation (LTP); a second PCM for implementing the operation characteristics of long term depression (LTD); and a third PCM provided for an update operation and a refresh operation for the weight of the synaptic element. Therefore, the life can be maximized through the refresh operation.

Description

PCM 기반의 시냅스 소자 및 그 동작 방법{SYNAPSE ELEMENT BASE ON PCM AND OPERATION METHOD THEREOF}PCM-based synaptic device and its operation method {SYNAPSE ELEMENT BASE ON PCM AND OPERATION METHOD THEREOF}

아래의 실시예들은 시냅스 소자 및 그 동작 방법에 관한 것으로, 보다 상세하게는 PCM(Phase Change Memory)을 기반으로 구성되는 시냅스 소자에 대한 기술이다.The following embodiments relate to a synaptic device and an operating method thereof, and in more detail, a technology for a synaptic device configured based on a PCM (Phase Change Memory).

기존의 시냅스 소자는, LTP(Long Term Potentiation) 동작 특성을 구현하기 위한 PCM과 LTD(Long Term Depression) 동작 특성을 구현하기 위한 PCM, 총 2개의 PCM들로 구성된다.The existing synaptic device is composed of a total of two PCMs, a PCM for implementing LTP (Long Term Potentiation) operating characteristics and a PCM for implementing LTD (Long Term Depression) operating characteristics.

이와 같은 구조의 시냅스 소자는, 가중치를 결정하고 출력하는 가중치 판독 동작과, LTP 동작 및 LTD 동작에 따른 가중치 업데이트 동작, 그리고 LTP 동작 특성을 구현한 어느 하나의 PCM(이하, LTP PCM)의 컨덕턴스 값(GLTP) 또는 LTD 동작 특성을 구현한 나머지 하나의 PCM(이하, LTD PCM)의 컨덕턴스 값(GLTD)이 최대 값(GMAX)에 도달하지 않도록 하는 리프레시 동작을 2개의 PCM들로 구성되는 PCM 세트에 기반하여 수행하게 된다.In the synaptic device having such a structure, a weight reading operation for determining and outputting a weight, a weight update operation according to an LTP operation and an LTD operation, and a conductance value of any one PCM (hereinafter, LTP PCM) implementing the LTP operation characteristics (G LTP ) or a refresh operation that prevents the conductance value (G LTD ) of the other PCM (hereinafter, LTD PCM) that implements the LTD operation characteristic from reaching the maximum value (G MAX ) is composed of two PCMs It is performed based on the PCM set.

이에, 2개의 PCM들로 구성되는 PCM 세트에 기반하는 기존의 시냅스 소자는 LTP PCM 및 LTD PCM 각각의 컨덕턴스 값으로만 가중치가 결정 및 계산됨에 의한 LTP PCM 및 LTD PCM 각각의 컨덕턴스 값에 대한 제약들로 인해, 가중치에 대한 초기 설정이 어려운 문제점, 가중치 업데이트 방향이 계획한 방향과 달라지는 문제점 및 가중치 업데이트가 반복된 이후 가중치가 특정한 값에 집중되어 LTP 동작 또는 LTD 동작을 수행 가능한 횟수와 관련된 라이프가 줄어드는 문제점이 발생될 수 있다.Accordingly, in the existing synaptic device based on the PCM set consisting of two PCMs, the weights are determined and calculated only with the conductance values of the LTP PCM and LTD PCM, respectively. Constraints on the conductance values of LTP PCM and LTD PCM Due to this, the problem in initial setting of weights is difficult, the weight update direction is different from the planned direction, and the weight is concentrated on a specific value after the weight update is repeated, and the life related to the number of times an LTP operation or LTD operation can be performed decreases. Problems may arise.

따라서, 기존의 시냅스 소자가 갖는 문제점들을 해결하는 기술이 제안될 필요가 있다.Therefore, there is a need to propose a technique for solving the problems with the existing synaptic device.

일 실시예들은 가중치에 대한 초기 설정을 용이하게 하고, 가중치 업데이트 방향을 계획한 방향으로 진행하며, 가중치 업데이트가 반복되더라도 리프레시 동작을 통해 라이프를 최대화하고자, 3개의 PCM들로 구성되는 PCM 세트를 포함하는 시냅스 소자를 제안한다.One embodiment includes a PCM set consisting of three PCMs to facilitate the initial setting of weights, proceed in a weight update direction in a planned direction, and maximize life through a refresh operation even if weight updates are repeated We propose a synaptic device that

일 실시예에 따르면, PCM 기반의 시냅스 소자는, 적어도 하나의 PCM 세트를 포함하고, 상기 적어도 하나의 PCM 세트는, LTP(Long Term Potentiation) 동작 특성을 구현하기 위한 제1 PCM; LTD(Long Term Depression) 동작 특성을 구현하기 위한 제2 PCM; 및 상기 시냅스 소자의 가중치에 대한 업데이트 동작 및 리프레시 동작을 위해 구비되는 제3 PCM을 포함한다.According to an embodiment, the PCM-based synaptic device includes at least one PCM set, and the at least one PCM set includes: a first PCM for implementing Long Term Potentiation (LTP) operation characteristics; a second PCM for implementing Long Term Depression (LTD) operation characteristics; and a third PCM provided for an update operation and a refresh operation for the weight of the synaptic element.

일 측면에 따르면, 상기 시냅스 소자는, 상기 제3 PCM의 컨덕턴스 값에 상기 제1 PCM의 컨덕턴스 값 및 상기 제2 PCM의 컨덕턴스 값의 차이 값을 더하여 상기 가중치를 결정하고 출력함으로써, 상기 가중치에 대한 판독 동작을 수행하는 것을 특징으로 할 수 있다.According to one aspect, the synaptic device determines the weight by adding a difference value between the conductance value of the first PCM and the conductance value of the second PCM to the conductance value of the third PCM and outputs the weight, It may be characterized in that the read operation is performed.

다른 일 측면에 따르면, 상기 시냅스 소자는, LTP 동작 또는 LTD 동작이 수행됨에 따라, 상기 제3 PCM의 컨덕턴스 값을 유지하는 가운데 상기 제1 PCM 또는 상기 제2 PCM 각각에 펄스를 인가하여 상기 제1 PCM의 컨덕턴스 값 또는 상기 제2 PCM의 컨덕턴스 값을 변화시킴으로써, 상기 가중치에 대한 업데이트 동작을 수행하는 것을 특징으로 할 수 있다.According to another aspect, the synaptic device applies a pulse to each of the first PCM or the second PCM while maintaining the conductance value of the third PCM as the LTP operation or the LTD operation is performed to apply a pulse to the first By changing the conductance value of the PCM or the conductance value of the second PCM, an update operation on the weight may be performed.

또 다른 일 측면에 따르면, 상기 시냅스 소자는, 상기 제1 PCM의 컨덕턴스 값, 상기 제2 PCM의 컨덕턴스 값 및 상기 제3 PCM의 컨덕턴스 값을 판독한 뒤, 상기 제1 PCM의 컨덕턴스 값 및 상기 제2 PCM의 컨덕턴스 값을 0의 값으로 리셋하고, 상기 판독된 제1 PCM의 컨덕턴스 값, 상기 판독된 제2 PCM의 컨덕턴스 값 및 상기 판독된 제3 PCM의 컨덕턴스 값을 기초로 상기 제3 PCM의 새로운 컨덕턴스 값을 설정하여 상기 가중치에 대한 리프레시 동작을 수행하는 것을 특징으로 할 수 있다.According to another aspect, the synaptic element, after reading the conductance value of the first PCM, the conductance value of the second PCM, and the conductance value of the third PCM, the conductance value of the first PCM and the second resetting the conductance value of 2 PCM to a value of 0, and based on the read conductance value of the first PCM, the read conductance value of the second PCM and the read conductance value of the third PCM, The refresh operation may be performed on the weight by setting a new conductance value.

또 다른 일 측면에 따르면, 상기 시냅스 소자는, 상기 판독 동작, 상기 업데이트 동작 및 상기 리프레시 동작에 사용되는 판독 및 기록 회로를 더 포함할 수 있다.According to another aspect, the synaptic element, the read operation, the update operation and the read and write circuit used for the refresh operation may further include.

또 다른 일 측면에 따르면, 상기 시냅스 소자는, 상기 제1 PCM의 초기 컨덕턴스 값 및 상기 제2 PCM의 초기 컨덕턴스 값을 0의 값으로 설정하고, 상기 제3 PCM의 초기 컨덕턴스 값을 임의의 값으로 설정함으로써, 상기 가중치에 대한 초기 설정을 수행하는 것을 특징으로 할 수 있다.According to another aspect, the synaptic device sets the initial conductance value of the first PCM and the initial conductance value of the second PCM to a value of 0, and sets the initial conductance value of the third PCM to an arbitrary value. By setting, it may be characterized in that the initial setting of the weight is performed.

일 실시예에 따르면, 적어도 하나의 PCM 세트-상기 적어도 하나의 PCM 세트는 LTP(Long Term Potentiation) 동작 특성을 구현하기 위한 제1 PCM; LTD(Long Term Depression) 동작 특성을 구현하기 위한 제2 PCM; 및 상기 시냅스 소자의 가중치에 대한 업데이트 동작 및 리프레시 동작을 위해 구비되는 제3 PCM을 포함함-를 포함하는 시냅스 소자의 가중치 판독 동작 방법은, 상기 제3 PCM의 컨덕턴스 값에 상기 제1 PCM의 컨덕턴스 값 및 상기 제2 PCM의 컨덕턴스 값의 차이 값을 더하여 상기 가중치를 결정하는 단계; 및 상기 결정된 가중치를 출력하여 상기 가중치에 대한 판독 동작을 수행하는 단계를 포함한다.According to an embodiment, at least one PCM set - the at least one PCM set comprises: a first PCM for implementing a Long Term Potentiation (LTP) operating characteristic; a second PCM for implementing Long Term Depression (LTD) operation characteristics; and a third PCM provided for an update operation and a refresh operation for the weight of the synaptic element; determining the weight by adding a difference value between the value and the conductance value of the second PCM; and outputting the determined weight and performing a read operation on the weight.

일 측면에 따르면, 상기 가중치 판독 동작 방법은, 상기 제1 PCM의 초기 컨덕턴스 값 및 상기 제2 PCM의 초기 컨덕턴스 값을 0의 값으로 설정하고, 상기 제3 PCM의 초기 컨덕턴스 값을 임의의 값으로 설정함으로써, 상기 가중치에 대한 초기 설정을 수행하는 단계를 더 포함할 수 있다.According to one aspect, the weight reading operation method sets the initial conductance value of the first PCM and the initial conductance value of the second PCM to a value of 0, and sets the initial conductance value of the third PCM to an arbitrary value. By setting, the method may further include performing an initial setting of the weights.

일 실시예에 따르면, 적어도 하나의 PCM 세트-상기 적어도 하나의 PCM 세트는 LTP(Long Term Potentiation) 동작 특성을 구현하기 위한 제1 PCM; LTD(Long Term Depression) 동작 특성을 구현하기 위한 제2 PCM; 및 상기 시냅스 소자의 가중치에 대한 업데이트 동작 및 리프레시 동작을 위해 구비되는 제3 PCM을 포함함-를 포함하는 시냅스 소자의 가중치 업데이트 동작 방법은, LTP 동작 또는 LTD 동작이 수행됨에 따라, 상기 제3 PCM의 컨덕턴스 값을 유지하는 가운데 상기 제1 PCM 또는 상기 제2 PCM 각각에 펄스를 인가하여 상기 제1 PCM의 컨덕턴스 값 또는 상기 제2 PCM의 컨덕턴스 값을 변화시키는 단계; 및 상기 제3 PCM의 컨덕턴스가 유지되고 상기 제1 PCM의 컨덕턴스 값 또는 상기 제2 PCM의 컨덕턴스 값이 변화됨에 따라 상기 가중치를 다시 결정하여 상기 가중치에 대한 업데이트 동작을 수행하는 단계를 포함한다.According to an embodiment, at least one PCM set - the at least one PCM set comprises: a first PCM for implementing a Long Term Potentiation (LTP) operating characteristic; a second PCM for implementing Long Term Depression (LTD) operation characteristics; and a third PCM provided for an update operation and a refresh operation for the weight of the synaptic element; changing the conductance value of the first PCM or the conductance value of the second PCM by applying a pulse to each of the first PCM or the second PCM while maintaining the conductance value of ; and performing an update operation on the weight by re-determining the weight as the conductance of the third PCM is maintained and the conductance value of the first PCM or the conductance value of the second PCM is changed.

일 실시예에 따르면, 적어도 하나의 PCM 세트-상기 적어도 하나의 PCM 세트는 LTP(Long Term Potentiation) 동작 특성을 구현하기 위한 제1 PCM; LTD(Long Term Depression) 동작 특성을 구현하기 위한 제2 PCM; 및 상기 시냅스 소자의 가중치에 대한 업데이트 동작 및 리프레시 동작을 위해 구비되는 제3 PCM을 포함함-를 포함하는 시냅스 소자의 가중치 리프레시 동작 방법은, 상기 제1 PCM의 컨덕턴스 값, 상기 제2 PCM의 컨덕턴스 값 및 상기 제3 PCM의 컨덕턴스 값을 판독하는 단계; 상기 제1 PCM의 컨덕턴스 값 및 상기 제2 PCM의 컨덕턴스 값을 0의 값으로 리셋하는 단계; 및 상기 판독된 제1 PCM의 컨덕턴스 값, 상기 판독된 제2 PCM의 컨덕턴스 값 및 상기 판독된 제3 PCM의 컨덕턴스 값을 기초로 상기 제3 PCM의 새로운 컨덕턴스 값을 설정하여 상기 가중치에 대한 리프레시 동작을 수행하는 단계를 포함한다.According to an embodiment, at least one PCM set - the at least one PCM set comprises: a first PCM for implementing a Long Term Potentiation (LTP) operating characteristic; a second PCM for implementing Long Term Depression (LTD) operation characteristics; and a third PCM provided for an update operation and a refresh operation for the weight of the synaptic element; reading a value and a conductance value of the third PCM; resetting the conductance value of the first PCM and the conductance value of the second PCM to a value of 0; and a refresh operation for the weight by setting a new conductance value of the third PCM based on the read conductance value of the first PCM, the read conductance value of the second PCM, and the read conductance value of the third PCM comprising the steps of performing

일 실시예들은 3개의 PCM들로 구성되는 PCM 세트를 포함하는 시냅스 소자를 제안함으로써, 가중치에 대한 초기 설정을 용이하게 하고, 가중치 업데이트 방향을 계획한 방향으로 진행하며, 가중치 업데이트가 반복되더라도 리프레시 동작을 통해 라이프를 최대화할 수 있다.One embodiment proposes a synaptic device including a PCM set consisting of three PCMs, thereby facilitating initial setting of weights, proceeding in a weight update direction in a planned direction, and refreshing operation even if weight update is repeated can maximize your life.

도 1은 일 실시예에 따른 시냅스 소자의 구조를 설명하기 위한 간략도이다.
도 2는 일 실시예에 따른 시냅스 소자의 가중치 판독 동작을 나타낸 플로우 차트이다.
도 3은 일 실시예에 따른 가중치 판독 동작이 수행되는 시냅스 소자를 나타낸 도면이다.
도 4는 일 실시예에 따른 시냅스 소자의 가중치 업데이트 동작을 나타낸 플로우 차트이다.
도 5는 일 실시예에 따른 가중치 업데이트 동작이 수행되는 시냅스 소자를 나타낸 도면이다.
도 6은 일 실시예에 따른 가중치 업데이트 동작의 효과를 설명하기 위한 도면이다.
도 7은 일 실시예에 따른 시냅스 소자의 가중치 리프레시 동작을 나타낸 플로우 차트이다.
도 8a 내지 8c는 일 실시예에 따른 가중치 리프레시 동작이 수행되는 시냅스 소자를 나타낸 도면이다.1 is a simplified diagram for explaining the structure of a synaptic device according to an embodiment.
Figure 2 is a flow chart showing the operation of reading the weight of the synaptic element according to an embodiment.
3 is a diagram illustrating a synaptic device on which a weight reading operation is performed according to an embodiment.
4 is a flowchart illustrating a weight update operation of a synaptic device according to an embodiment.
5 is a diagram illustrating a synaptic device on which a weight update operation is performed according to an embodiment.
6 is a diagram for explaining an effect of a weight update operation according to an embodiment.
7 is a flowchart illustrating a weight refresh operation of a synaptic device according to an embodiment.
8A to 8C are diagrams illustrating a synaptic device on which a weight refresh operation is performed according to an embodiment.

이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, the present invention is not limited or limited by the examples. Also, like reference numerals in each figure denote like members.

또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In addition, the terms used in this specification are terms used to properly express the preferred embodiment of the present invention, which may vary according to the intention of a user or operator or customs in the field to which the present invention belongs. Accordingly, definitions of these terms should be made based on the content throughout this specification.

도 1은 일 실시예에 따른 시냅스 소자의 구조를 설명하기 위한 간략도이다.1 is a simplified diagram for explaining the structure of a synaptic device according to an embodiment.

도 1을 참조하면, 일 실시예에 따른 시냅스 소자(100)는 제1 PCM(111), 제2 PCM(112) 및 제3 PCM(113)을 포함하는 적어도 하나의 PCM 세트(110)로 구현된 채, 입력단의 프리 뉴런(입력 뉴런)(120) 및 출력단의 포스트 뉴런(출력 뉴런)(130)과 각각 연결될 수 있다.Referring to FIG. 1 , the synaptic device 100 according to an embodiment is implemented as at least one PCM set 110 including a first PCM 111 , a second PCM 112 and a third PCM 113 . In this state, the pre-neuron (input neuron) 120 of the input terminal and the post-neuron (output neuron) 130 of the output terminal may be respectively connected.

이하, 시냅스 소자(100)에 하나의 PCM 세트(110)가 포함되는 것으로 도시 및 설명되나, 이에 제한되거나 한정되지 않고 후술되는 도 3에서와 같이 3개의 PCM들(제1 PCM(111), 제2 PCM(112) 및 제3 PCM(113))로 구성되는 PCM 세트(110)가 복수 개 포함될 수 있다.Hereinafter, the synaptic device 100 is illustrated and described as including one PCM set 110, but is not limited thereto and is not limited thereto and as in FIG. A plurality of PCM sets 110 including two PCMs 112 and a third PCM 113 may be included.

또한, 이하, 제1 PCM(111), 제2 PCM(112) 및 제3 PCM(113) 각각은, 인가되는 전압에 의해 결정 상태가 결정질 상태와 비결정질 상태 사이에서 변화되는 상변화 물질(예컨대, Ge, Sb 또는 Te 중 적어도 하나의 물질)로 구성되어, 결정질일 때 저 저항성이고 비결정질일 때 고 저항성인 특성을 갖게 될 수 있다.In addition, hereinafter, each of the first PCM 111 , the second PCM 112 , and the third PCM 113 is a phase change material whose crystalline state is changed between a crystalline state and an amorphous state by an applied voltage (eg, Ge, Sb, or at least one material of Te), and may have low resistivity when crystalline and high resistivity when amorphous.

제1 PCM(111)은, LTP(Long Term Potentiation) 동작 특성을 구현하는 구성요소로서, 펄스가 인가됨에 따라 컨덕턴스 값이 증가하는 것으로서 LTP 동작을 구현할 수 있다. 이하, 제1 PCM(111)은 LTP PCM 또는 LTP device로 명명될 수 있다.The first PCM 111 is a component that implements a Long Term Potentiation (LTP) operation characteristic, and may implement an LTP operation as a conductance value increases as a pulse is applied. Hereinafter, the first PCM 111 may be referred to as an LTP PCM or an LTP device.

제2 PCM(112)은, LTD(Long Term Depression) 동작 특성을 구현하는 구성요소로서, 펄스가 인가됨에 따라 컨덕턴스 값이 증가하는 것으로서 LTD 동작을 구현할 수 있다. 이하, 제2 PCM(112)은 LTD PCM 또는 LTD device로 명명될 수 있다.The second PCM 112 is a component that implements a Long Term Depression (LTD) operation characteristic, and may implement an LTD operation as a conductance value increases as a pulse is applied. Hereinafter, the second PCM 112 may be referred to as an LTD PCM or an LTD device.

제3 PCM(113)은, 시냅스 소자(100)의 가중치에 대한 업데이트 동작 및 리프레시 동작을 위해 구비되는 구성요소로서, 가중치를 결정 및 계산하는 과정에서 제1 PCM(111) 및 제2 PCM(112)과 함께 사용될 수 있다. 이하, 제3 PCM(113)은 LT PCM 또는 LT device로 명명될 수 있다.The third PCM 113 is a component provided for an update operation and a refresh operation on the weight of the synaptic element 100, and in the process of determining and calculating the weight, the first PCM 111 and the second PCM 112 ) can be used with Hereinafter, the third PCM 113 may be referred to as an LT PCM or an LT device.

이와 같은 구조의 시냅스 소자(100)는, 3개의 PCM들(제1 PCM(111), 제2 PCM(112) 및 제3 PCM(113))을 기반으로 가중치 판독 동작, 가중치 업데이트 동작 및 가중치 리프레시 동작을 수행함으로써, 가중치에 대한 초기 설정을 용이하게 하고, 가중치 업데이트 방향을 계획한 방향으로 진행하며, 가중치 업데이트가 반복되더라도 리프레시 동작을 통해 라이프를 최대화하는 효과를 도모할 수 있다.The synaptic device 100 having such a structure is based on three PCMs (the first PCM 111 , the second PCM 112 , and the third PCM 113 ) based on a weight reading operation, a weight update operation, and a weight refresh operation. By performing the operation, an effect of facilitating the initial setting of the weight, progressing the weight update direction in a planned direction, and maximizing the life through the refresh operation even if the weight update is repeated can be achieved.

예를 들어, 시냅스 소자(100)는, 가중치 판독 동작과 관련하여, 아래의 식 1과 같이 제3 PCM(113)의 컨덕턴스 값(GLT)에 제1 PCM(111)의 컨덕턴스 값(GLTP) 및 제2 PCM(112)의 컨덕턴스 값(GLTD)의 차이 값을 더하여 가중치(W)를 결정하고 출력하여 판독 동작을 수행할 수 있다.For example, the synaptic element 100 is, in relation to the weight reading operation, the conductance value (G LTP ) of the first PCM 111 to the conductance value (G LT ) of the third PCM 113 as shown in Equation 1 below. ) and the difference value of the conductance value G LTD of the second PCM 112 to determine and output a weight W to perform a read operation.

<식 1><Equation 1>

W=GLT+GLTP-GLTD W=G LT +G LTP -G LTD

여기서, W는 시냅스 소자(100)의 가중치를 나타내고, GLT는 제3 PCM(113)의 컨덕턴스 값을 나타내며, GLTP는 제1 PCM(111)의 컨덕턴스 값을 나타내고, GLTD는 제2 PCM(112)의 컨덕턴스 값을 나타낸다.Here, W represents the weight of the synaptic element 100, G LT represents the conductance value of the third PCM 113, G LTP represents the conductance value of the first PCM 111, G LTD represents the second PCM (112) represents a conductance value.

이 때, 시냅스 소자(100)는 가중치 판독 동작을 수행하기 이전에, 가중치에 대한 초기 설정을 수행할 수 있다. 일례로, 시냅스 소자(100)는 아래의 식 2와 같이 제1 PCM(111)의 초기 컨덕턴스 값(GLTP) 및 제2 PCM(112)의 초기 컨덕턴스 값(GLTD)을 0의 값으로 설정하고, 제3 PCM(113)의 초기 컨덕턴스 값(GLT)을 임의의 값으로 설정함으로써, 제3 PCM(113)의 초기 컨덕턴스 값(GLT)으로 표시되는 초기 가중치(Wi)를 설정할 수 있다.In this case, the synaptic device 100 may perform initial setting of the weights before performing the weight reading operation. As an example, the synaptic device 100 sets the initial conductance value (G LTP ) of the first PCM 111 and the initial conductance value (G LTD ) of the second PCM 112 to a value of 0 as shown in Equation 2 below. And, by setting the initial conductance value (G LT ) of the third PCM 113 to an arbitrary value, the initial weight (W i ) expressed as the initial conductance value (G LT ) of the third PCM 113 can be set. there is.

<식 2><Equation 2>

GLT is random; G LT is random;

GLTP=GLTD=0; G LTP =G LTD =0;

Wi=GLT W i =G LT

다른 예를 들면, 시냅스 소자(100)는, 가중치 업데이트 동작과 관련하여, LTP 동작 또는 LTD 동작이 수행됨에 따라, 아래의 식 3과 같이 제3 PCM(113)의 컨덕턴스 값(GLT)을 유지하는 가운데 제1 PCM(111) 또는 제2 PCM(112) 각각에 펄스를 인가하여 제1 PCM(111)의 컨덕턴스 값(GLTP) 또는 제2 PCM(112)의 컨덕턴스 값(GLTD)을 변화시킴으로써, 가중치(W)에 대한 업데이트 동작을 수행할 수 있다. 업데이트된 가중치(W)는 변화된 제1 PCM(111)의 컨덕턴스 값(GLTP) 또는 제2 PCM(112)의 컨덕턴스 값(GLTD)이 전술된 식 1에 반영됨으로써 계산되어 출력될 수 있다.For another example, the synaptic element 100 maintains the conductance value (G LT ) of the third PCM 113 as shown in Equation 3 below as the LTP operation or the LTD operation is performed in relation to the weight update operation. While applying a pulse to each of the first PCM 111 or the second PCM 112, the conductance value G LTP of the first PCM 111 or the conductance value G LTD of the second PCM 112 is changed By doing so, an update operation on the weight W may be performed. The updated weight W may be calculated and output by reflecting the changed conductance value G LTP of the first PCM 111 or the conductance value G LTD of the second PCM 112 in Equation 1 described above.

<식 3><Equation 3>

GLT is fixed; G LT is fixed;

GLTP and GLTD are updatedG LTP and G LTD are updated

또 다른 예를 들면, 시냅스 소자(100)는, 가중치 리프레시 동작과 관련하여, 우선 식 1을 기초로 현재 가중치에 대한 판독 동작을 수행할 수 있다. 정확하게는, 시냅스 소자(100)는 제1 PCM(111)의 컨덕턴스 값(GLTP), 제2 PCM(112)의 컨덕턴스 값(GLTD) 및 제3 PCM(113)의 컨덕턴스 값(GLT, old)을 판독할 수 있다. 제1 PCM(111)의 컨덕턴스 값(GLTP), 제2 PCM(112)의 컨덕턴스 값(GLTD) 및 제3 PCM(113)의 컨덕턴스 값(GLT, old)이 판독되고 난 뒤, 시냅스 소자(100)는 아래의 식 4와 같이 제1 PCM(111)의 컨덕턴스 값(GLTP) 및 제2 PCM(112)의 컨덕턴스 값(GLTD)을 0의 값으로 리셋하고, 판독된 제1 PCM(111)의 컨덕턴스 값(GLTP), 판독된 제2 PCM(112)의 컨덕턴스 값(GLTD) 및 판독된 제3 PCM(113)의 컨덕턴스 값(GLT, old)을 기초로 제3 PCM(113)의 새로운 컨덕턴스 값(GLT, new)을 설정하여 가중치에 대한 리프레시 동작을 수행할 수 있다. 리프레시된 가중치(W)는 리셋된 제1 PCM(111)의 컨덕턴스 값(GLTP) 및 제2 PCM(112)의 컨덕턴스 값(GLTD)과, 설정된 제3 PCM(113)의 새로운 컨덕턴스 값(GLT, new)이 전술된 식 1에 반영됨으로써 계산되어 출력될 수 있다.For another example, the synaptic device 100 may first perform a read operation on the current weight based on Equation 1 in relation to the weight refresh operation. Precisely, the synaptic element 100 is a conductance value (G LTP ) of the first PCM (111), a conductance value (G LTD ) of the second PCM (112) and a third PCM (113) conductance value (G LT, old ) can be read. The conductance value (G LTP ) of the first PCM (111), the conductance value (G LTD ) of the second PCM (112) and the conductance value (G LT, old ) of the third PCM (113) After reading, the synapse The device 100 resets the conductance value G LTP of the first PCM 111 and the conductance value G LTD of the second PCM 112 to a value of 0 as shown in Equation 4 below, and the read first Based on the conductance value G LTP of the PCM 111 , the read conductance value G LTD of the second PCM 112 and the conductance value G LT, old of the read third PCM 113 , a third A refresh operation may be performed on the weight by setting a new conductance value G LT, new of the PCM 113 . The refreshed weight W is the reset conductance value G LTP of the first PCM 111 and the conductance value G LTD of the second PCM 112, and the set new conductance value of the third PCM 113 ( G LT, new ) may be calculated and output by being reflected in Equation 1 described above.

<식 4><Equation 4>

GLTP and GLTD are reset to zero; G LTP and G LTD are reset to zero;

GLT, new=GLT, old+GLTP-GLTD G LT, new =G LT, old +G LTP -G LTD

이상 설명된 가중치 판독 동작, 가중치 업데이트 동작 및 가중치 리프레시 동작에 관한 보다 상세한 설명은 아래의 도 2 내지 8c를 참조하여 더 기재하기로 한다.A more detailed description of the weight read operation, weight update operation, and weight refresh operation described above will be further described with reference to FIGS. 2 to 8C below.

또한, 시냅스 소자(100)는 가중치 판독 동작, 가중치 업데이트 동작 및 가중치 리프레시 동작에서 사용되는 판독 및 기록 회로(미도시)를 더 포함할 수 있다. 이에 대한 상세한 설명은 아래의 도 8b를 참조하여 기재하기로 한다.In addition, the synaptic element 100 may further include a read and write circuit (not shown) used in a weight reading operation, a weight update operation, and a weight refresh operation. A detailed description thereof will be described with reference to FIG. 8B below.

이하에서 설명되는 시냅스 소자(100)의 동작들(판독 동작, 업데이트 동작 및 리프레시 동작)은, 도 1을 참조하여 전술된 3개의 PCM들(111, 112, 113)로 구성되는 시냅스 소자(100)에 의해 수행됨을 전제로 한다.The operations (read operation, update operation, and refresh operation) of the synaptic element 100 to be described below are the three PCMs (111, 112, 113) configured with reference to FIG. 1 , the synaptic element 100 It is assumed to be carried out by

도 2는 일 실시예에 따른 시냅스 소자의 가중치 판독 동작을 나타낸 플로우 차트이고, 도 3은 일 실시예에 따른 가중치 판독 동작이 수행되는 시냅스 소자를 나타낸 도면이다.2 is a flowchart illustrating a weight reading operation of a synaptic element according to an embodiment, and FIG. 3 is a diagram illustrating a synaptic element on which a weight reading operation is performed according to an embodiment.

도 2 내지 3을 참조하면, 단계(S210)에서 시냅스 소자는, 제3 PCM의 컨덕턴스 값에 제1 PCM의 컨덕턴스 값 및 제2 PCM의 컨덕턴스 값의 차이 값을 더하여 가중치를 결정할 수 있다.2 to 3 , in step S210 , the synaptic device may determine a weight by adding a difference value between the conductance value of the first PCM and the conductance value of the second PCM to the conductance value of the third PCM.

따라서, 단계(S220)에서 시냅스 소자는, 결정된 가중치를 출력하여 가중치에 대한 판독 동작을 수행할 수 있다.Therefore, in step S220, the synaptic element may output the determined weight and perform a read operation on the weight.

보다 상세하게, 시냅스 소자는 도 3에 도시된 바와 같이, 제1 PCM, 제2 PCM 및 제3 PCM 각각이 입력 뉴런으로부터 양의 값인 판독 전압(VRD)의 진폭을 갖는 펄스(Pre-synaptic pulse)를 수신함에 따라 제1 PCM에서 흐르는 전류(ILTP), 제2 PCM에서 흐르는 전류(ILTD) 및 제3 PCM에서 흐르게 되는 전류(ILT)에 기초하여 판독 동작으로 인한 전류(I)를 최종적으로 출력할 수 있다. 마찬가지로 판독 동작으로 인해 출력되는 전류(I)는 식 1에서의 가중치 계산과 동일하게 아래의 식 5와 같이, 제3 PCM에서 흐르는 전류에 제1 PCM에서 흐르는 전류와 제2 PCM에서 흐르는 전류 사이의 차이 값을 더하여 계산된 후 출력될 수 있다.In more detail, as shown in FIG. 3 , the synaptic element is a pulse (Pre-synaptic pulse) having an amplitude of a read voltage (V RD ) where each of the first PCM, the second PCM, and the third PCM is a positive value from the input neuron. ) from the read operation based on the current flowing in the first PCM (I LTP ), the current flowing in the second PCM (I LTD ) and the current flowing in the third PCM (I LT ) as receiving You can finally print it out. Similarly, the current (I) output due to the read operation is equal to the weight calculation in Equation 1, as in Equation 5 below, between the current flowing in the third PCM and the current flowing in the first PCM and the current flowing in the second PCM. It can be output after being calculated by adding the difference values.

<식 5><Equation 5>

I=ILT+ILTP-ILTD I=I LT +I LTP -I LTD

별도의 도면으로 도시되지는 않았으나, 시냅스 소자는 단계들(S210 내지 S220)이 수행되기 이전에, 최초 1회 가중치에 대한 초기 설정을 수행할 수 있다. 구체적으로, 시냅스 소자는 제1 PCM의 초기 컨덕턴스 값 및 제2 PCM의 초기 컨덕턴스 값을 0의 값으로 설정하고 제3 PCM의 초기 컨덕턴스 값을 임의의 값으로 설정하여 가중치에 대한 초기 설정을 수행한 뒤에, 전술된 단계들(S210 내지 S220)을 통해 가중치에 대한 판독 동작을 수행할 수 있다.Although not shown in a separate drawing, the synaptic device may perform initial setting for the first weight before the steps (S210 to S220) are performed. Specifically, the synaptic device sets the initial conductance value of the first PCM and the initial conductance value of the second PCM to a value of 0, and sets the initial conductance value of the third PCM to an arbitrary value to perform the initial setting of the weight. Thereafter, a read operation on the weight may be performed through the above-described steps S210 to S220.

이처럼, 시냅스 소자는 가중치를 결정 및 계산함에 있어 세 개의 PCM들(제1 PCM, 제2 PCM, 및 제3 PCM)의 컨덕턴스 값들을 이용하므로, GLTP 및 GLTD을 0의 값으로 설정할 수 있어 시냅스 소자의 라이프를 최대화할 수 있어(GLT의 값은 임의로 설정됨에 따라 시냅스 소자의 라이프에 영향을 미치지 않음), 가중치에 대한 초기 설정을 용이하게 하는 효과를 도모할 수 있다.As such, since the synaptic device uses the conductance values of three PCMs (the first PCM, the second PCM, and the third PCM) in determining and calculating the weight, it is possible to set G LTP and G LTD to a value of 0. It is possible to maximize the life of the synaptic element (the value of G LT is set arbitrarily and does not affect the life of the synaptic element), thereby facilitating the initial setting of the weight.

도 4는 일 실시예에 따른 시냅스 소자의 가중치 업데이트 동작을 나타낸 플로우 차트이고, 도 5는 일 실시예에 따른 가중치 업데이트 동작이 수행되는 시냅스 소자를 나타낸 도면이며, 도 6은 일 실시예에 따른 가중치 업데이트 동작의 효과를 설명하기 위한 도면이다.4 is a flowchart illustrating a weight update operation of a synaptic element according to an embodiment, FIG. 5 is a diagram illustrating a synaptic element on which a weight update operation is performed according to an embodiment, and FIG. 6 is a weight according to an embodiment It is a diagram for explaining the effect of the update operation.

도 4 내지 5를 참조하면, 단계(S410)에서 시냅스 소자는, LTP 동작 또는 LTD 동작이 수행됨에 따라, 제3 PCM의 컨덕턴스 값을 유지하는 가운데 제1 PCM 또는 제2 PCM 각각에 펄스를 인가하여 제1 PCM의 컨덕턴스 값 또는 제2 PCM의 컨덕턴스 값을 변화시킬 수 있다.4 to 5 , the synaptic device in step S410 applies a pulse to each of the first PCM or the second PCM while maintaining the conductance value of the third PCM as the LTP operation or the LTD operation is performed. The conductance value of the first PCM or the conductance value of the second PCM may be changed.

따라서, 단계(S420)에서 시냅스 소자는, 제3 PCM의 컨덕턴스가 유지되고 제1 PCM의 컨덕턴스 값 또는 제2 PCM의 컨덕턴스 값이 변화됨에 따라 가중치를 다시 결정하여 가중치에 대한 업데이트 동작을 수행할 수 있다.Accordingly, in step S420 , the synaptic device determines the weight again as the conductance of the third PCM is maintained and the conductance value of the first PCM or the conductance value of the second PCM changes to perform an update operation on the weight. there is.

보다 상세하게, 시냅스 소자는 도 5에 도시된 바와 같이, 제1 PCM이 입력 뉴런으로부터 양의 값인 기록 전압(VWR)의 진폭을 갖는 펄스(Pre-synaptic pulse)를 수신하고 출력 뉴런으로부터 음의 값인 기록 전압(-VWR)의 진폭을 갖는 펄스(Post-synaptic pulse)를 수신함에 따라 제1 PCM의 컨덕턴스 값을 변화시킬 수 있다. 또한, 시냅스 소자는 제2 PCM이 입력 뉴런으로부터 0의 값인 진폭을 갖는 펄스(Pre-synaptic pulse)를 수신하고 출력 뉴런으로부터 양의 값인 기록 전압의 두 배 값(2VWR)에 해당되는 진폭을 갖는 펄스(Post-synaptic pulse)를 수신함에 따라 제2 PCM의 컨덕턴스 값을 변화시킬 수 있다. 이 때, 시냅스 소자는 제3 PCM에 펄스를 인가하지 않음으로써, 제3 PCM의 컨덕턴스 값을 유지할 수 있다. 이에, 시냅스 소자는 제3 PCM의 컨덕턴스를 유지하고 제1 PCM의 컨덕턴스 값 또는 제2 PCM의 컨덕턴스 값을 변화시켜 가중치에 대한 업데이트 동작을 수행할 수 있다. 마찬가지로 업데이트 동작으로 인해 업데이트된 가중치는 식 1에 따라 계산된 후 출력될 수 있다.In more detail, as shown in FIG. 5 , the synaptic device receives a pulse (Pre-synaptic pulse) having an amplitude of a recording voltage (V WR ) that is a positive value from the first PCM input neuron and receives a negative signal from the output neuron When a pulse (post-synaptic pulse) having an amplitude of the write voltage (-V WR ), which is a value, is received, the conductance value of the first PCM may be changed. In addition, the synaptic device receives a pulse (Pre-synaptic pulse) having an amplitude of zero from the second PCM of the input neuron, and has an amplitude corresponding to twice the value of the recording voltage, which is a positive value (2V WR ) from the output neuron. As the pulse (Post-synaptic pulse) is received, the conductance value of the second PCM may be changed. At this time, the synaptic device may maintain the conductance value of the third PCM by not applying a pulse to the third PCM. Accordingly, the synaptic device may perform an update operation on the weight by maintaining the conductance of the third PCM and changing the conductance value of the first PCM or the conductance value of the second PCM. Similarly, the weight updated due to the update operation may be calculated according to Equation 1 and then output.

이처럼 시냅스 소자가 가중치를 업데이트함에 있어 0의 값으로 초기 컨덕턴스 값이 결정된 제1 PCM 및 제2 PCM을 포함하는 세 개의 PCM들의 컨덕턴스 값들을 이용하므로, LTP PCM(제1 PCM) 및 LTD PCM(제2 PCM)이 최대값(GMAX) 제한에 도달하지 않아 가중치 업데이트 방향을 계획한 방향으로 진행하는 효과를 도모할 수 있다.In this way, when the synaptic element updates the weight, since the conductance values of three PCMs including the first PCM and the second PCM whose initial conductance value is determined as 0 are used, the LTP PCM (first PCM) and the LTD PCM (first PCM) are used. 2 PCM) does not reach the maximum value (G MAX ) limit, so that the weight update direction proceeds in the planned direction can be achieved.

예를 들어, 두 개의 PCM들로 구성되는 기존의 시냅스 소자는, LTP PCM의 컨덕턴스 값(GLTP)이 15로 설정되고 LTD PCM의 컨덕턴스 값(GLTD)이 0으로 설정되어 초기 가중치가 15로 설정된 경우, 12번의 LTP 동작 및 8번의 LTD 동작이 수행됨에 따라 도 6의 (a)에 도시된 바와 같이 LTP PCM의 컨덕턴스 값(GLTP) 또는 LTD PCM의 컨덕턴스 값(GLTD)이 최대값(GMAX) 제한에 걸려 계획했던 가중치 증가가 아닌 가중치 감소의 결과를 나타낼 수 있다. 이하, LTD PCM의 컨덕턴스 값(GLTD) 및 LTP PCM의 컨덕턴스 값(GLTP)이 설명의 편의를 위해 "1"을 단위로 하는 자연수로 표현되나, 이에 제한되거나 한정되지 않는다.For example, in a conventional synaptic device composed of two PCMs, the conductance value (G LTP ) of the LTP PCM is set to 15 and the conductance value (G LTD ) of the LTD PCM is set to 0, so that the initial weight is 15 When set, as shown in (a) of FIG. 6 as 12 LTP operations and 8 LTD operations are performed, the conductance value of the LTP PCM (G LTP ) or the conductance value of the LTD PCM (G LTD ) is the maximum value ( G MAX ) constraint may indicate the result of weight reduction rather than the planned weight increase. Hereinafter, the conductance value (G LTD ) of the LTD PCM and the conductance value (G LTP ) of the LTP PCM are expressed as a natural number with a unit of “1” for convenience of description, but is not limited or limited thereto.

반면, 세 개의 PCM들로 구성되는 일 실시예에 따른 시냅스 소자는, 제3 PCM의 컨덕턴스 값(GLT)이 15로 설정되고 LTP PCM의 컨덕턴스 값(GLTP) 및 LTD PCM의 컨덕턴스 값(GLTD) 각각이 0으로 설정되어 초기 가중치가 15로 설정된 경우, 12번의 LTP 동작 및 8번의 LTD 동작이 수행됨에 따라 도 6의 (b)에 도시된 바와 같이 LTP PCM의 컨덕턴스 값(GLTP) 또는 LTD PCM의 컨덕턴스 값(GLTD)이 최대값(GMAX) 제한에 도달하지 않아 계획했던 가중치 증가를 나타낼 수 있다.On the other hand, in the synaptic device according to an embodiment consisting of three PCMs, the conductance value (G LT ) of the third PCM is set to 15, and the conductance value (G LTP ) of the LTP PCM and the conductance value (G) of the LTD PCM LTD ) when each is set to 0 and the initial weight is set to 15, as shown in FIG. The conductance value (G LTD ) of the LTD PCM does not reach the maximum value (G MAX ) limit, which may indicate a planned weight increase.

도 7은 일 실시예에 따른 시냅스 소자의 가중치 리프레시 동작을 나타낸 플로우 차트이고, 도 8a 내지 8c는 일 실시예에 따른 가중치 리프레시 동작이 수행되는 시냅스 소자를 나타낸 도면이다.7 is a flowchart illustrating a weight refresh operation of a synaptic element according to an embodiment, and FIGS. 8A to 8C are diagrams illustrating a synaptic element on which a weight refresh operation is performed according to an embodiment.

도 7 및 8a 내지 8c를 참조하면, 단계(S710)에서 시냅스 소자는, 제1 PCM의 컨덕턴스 값, 제2 PCM의 컨덕턴스 값 및 제3 PCM의 컨덕턴스 값을 판독할 수 있다.7 and 8A to 8C , in step S710 , the synaptic device may read the conductance value of the first PCM, the conductance value of the second PCM, and the conductance value of the third PCM.

이어서, 단계(S720)에서 시냅스 소자는, 제1 PCM의 컨덕턴스 값 및 제2 PCM의 컨덕턴스 값을 0의 값으로 리셋할 수 있다.Subsequently, in step S720 , the synaptic device may reset the conductance value of the first PCM and the conductance value of the second PCM to a value of zero.

그 후, 단계(S730)에서 시냅스 소자는, 단계(S710)에서 판독된 제1 PCM의 컨덕턴스 값, 판독된 제2 PCM의 컨덕턴스 값 및 판독된 제3 PCM의 컨덕턴스 값을 기초로 제3 PCM의 새로운 컨덕턴스 값을 설정하여 가중치에 대한 리프레시 동작을 수행할 수 있다.Thereafter, in step S730 , the synaptic device performs the third PCM based on the conductance value of the first PCM read in step S710 , the conductance value of the second PCM read and the conductance value of the read third PCM in step S710 . A refresh operation may be performed on the weight by setting a new conductance value.

보다 상세하게, 시냅스 소자는 도 8a에 도시된 바와 같이, 제1 PCM, 제2 PCM 및 제3 PCM 각각이 출력 뉴런으로부터 양의 값인 판독 전압(VRD)의 진폭을 갖는 펄스(Post-synaptic pulse)를 수신함에 따라, 현재 제1 PCM의 컨덕턴스 값, 제2 PCM의 컨덕턴스 값 및 제3 PCM의 컨덕턴스 값을 판독할 수 있다. 이어서, 시냅스 소자는 도 8b에 도시된 바와 같이, 제1 PCM 및 제2 PCM 각각이 출력 뉴런으로부터 리셋 전압 및 기록 전압 사이의 차이 값(VRST-VWR)의 진폭을 갖는 펄스(Post-synaptic pulse)를 수신하고 판독 및 기록 회로로부터 음의 값인 기록 전압(-VWR)의 진폭을 갖는 펄스를 수신함에 따라(이 때, 제3 PCM은 그라운드에 접지되어 있음) 제1 PCM의 컨덕턴스 값 및 제2 PCM의 컨덕턴스 값을 0의 값으로 리셋할 수 있다(제3 PCM의 컨덕턴스 값은 그대로 유지함). 그 후, 시냅스 소자는 도 8c에 도시된 바와 같이, 제3 PCM이 출력 뉴런으로부터 음의 값인 기록 전압(-VWR)의 진폭을 갖는 펄스(Post-synaptic pulse)를 수신하고 판독 및 기록 회로로부터 양의 값인 기록 전압(VWR)의 진폭을 갖는 펄스를 수신함에 따라(이 때, 제1 PCM 및 제2 PCM 각각은 그라운드에 접지되어 있음), 앞서 판독된 제3 PCM의 컨덕턴스 값에 판독된 제1 PCM의 컨덕턴스 값 및 제2 PCM의 컨덕턴스 값의 차이 값을 더하여 새로운 제3 PCM의 컨덕턴스 값을 설정할 수 있다(이미 0의 값으로 리셋된 제1 PCM의 컨덕턴스 값 및 제2 컨덕턴스 값은 변화 없음). 마찬가지로 리프레시 동작으로 인해 리프레시된 가중치는 식 1에 따라 계산된 후 출력될 수 있다.In more detail, the synaptic element is a pulse (Post-synaptic pulse) having an amplitude of a read voltage (V RD ), where each of the first PCM, the second PCM, and the third PCM is a positive value from the output neuron, as shown in FIG. 8A . ), the current conductance value of the first PCM, the conductance value of the second PCM, and the conductance value of the third PCM may be read. Then, as shown in FIG. 8B , the synaptic element is a pulse (Post-synaptic) in which the first PCM and the second PCM each have an amplitude of a difference value (V RST -V WR ) between the reset voltage and the write voltage from the output neuron. pulse) and receiving a pulse with an amplitude of a negative write voltage (-V WR ) from the read and write circuitry (where the third PCM is grounded to ground), the conductance value of the first PCM and The conductance value of the second PCM may be reset to a value of 0 (the conductance value of the third PCM is maintained as it is). Thereafter, the synaptic element receives a Post-synaptic pulse with an amplitude of a negative write voltage (-V WR ) from the output neuron, and the third PCM receives a Post-synaptic pulse from the read and write circuit, as shown in FIG. 8C . Upon receiving a pulse having an amplitude of a positive write voltage (V WR ) (wherein each of the first PCM and the second PCM is grounded to ground), the conductance value of the previously read third PCM is read. A new conductance value of the third PCM may be set by adding the difference value between the conductance value of the first PCM and the conductance value of the second PCM (the conductance value and the second conductance value of the first PCM already reset to 0 are changed doesn't exist). Similarly, the weight refreshed due to the refresh operation may be calculated according to Equation 1 and then output.

이처럼 시냅스 소자는 가중치를 리프레시함에 있어 LTP PCM(제1 PCM) 및 LTD PCM(제2 PCM) 각각의 컨덕턴스 값(GLTP, GTLD)을 0의 값으로 리셋하므로, 시냅스 소자의 라이프를 최대화하는 효과를 도모할 수 있다.In this way, the synaptic device resets the conductance values (G LTP , G TLD ) of each of the LTP PCM (first PCM) and LTD PCM (second PCM) to 0 in refreshing the weight, so that the life of the synaptic device is maximized. effect can be achieved.

또한, 시냅스 소자는 설명된 바와 같이 리프레시 동작에서 시냅스 소자의 라이프를 최대화할 수 있기 때문에, 일 실시예에 따른 시냅스 소자에서는, 업데이트 동작과 리프레시 동작이 반복되는 학습 임무가 진행된 이후 가중치가 특정한 값에 집중됨에 따라 LTP PCM 및 LTD PCM 각각의 컨덕턴스 값(GLTP, GTLD)이 최대값(GMAX)에 접근하여 라이프의 값이 줄어드는 기존의 시냅스 소자의 문제점이 해결될 수 있다.In addition, since the synaptic element can maximize the life of the synaptic element in the refresh operation as described above, in the synaptic element according to an embodiment, after the learning task in which the update operation and the refresh operation are repeated, the weight is set to a specific value. As the concentration increases, the conductance values (G LTP , G TLD ) of the LTP PCM and the LTD PCM approach the maximum value (G MAX ), and the problem of the existing synaptic device in which the value of life is reduced can be solved.

또한, 시냅스 소자는 설명된 바와 같이 리프레시함에 있어 LTP PCM(제1 PCM) 및 LTD PCM(제2 PCM) 각각의 컨덕턴스 값(GLTP, GTLD)을 0의 값으로 리셋하기 때문에, 가중치 업데이트 동작의 반복되더라도 1회의 리프레시 동작만으로 시냅스 소자의 라이프를 최대화하여 학습 임무를 수행할 수 있다. 이에, 시냅스 소자는 복수 횟수로 반복되는 가중치 업데이트 동작과 1회의 리프레시 동작을 하나의 배치(Batch)로 그룹핑하고, 복수의 배치들을 수행함으로써 학습 임무를 효율적으로 할 수 있다.In addition, since the synaptic element resets the conductance values (G LTP , G TLD ) of each of the LTP PCM (first PCM) and the LTD PCM (second PCM) to a value of 0 in refreshing as described, the weight update operation Even if repeated, the learning task can be performed by maximizing the life of the synaptic device with only one refresh operation. Accordingly, the synaptic device can efficiently perform a learning task by grouping a weight update operation and a refresh operation repeated a plurality of times into one batch, and performing the plurality of batches.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with reference to the limited embodiments and drawings, various modifications and variations are possible from the above description by those skilled in the art. For example, the described techniques are performed in an order different from the described method, and/or the described components of the system, structure, apparatus, circuit, etc. are combined or combined in a different form than the described method, or other components Or substituted or substituted by equivalents may achieve an appropriate result.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

Claims (10)

PCM 기반의 시냅스 소자에 있어서,
적어도 하나의 PCM 세트
를 포함하고,
상기 적어도 하나의 PCM 세트는,
LTP(Long Term Potentiation) 동작 특성을 구현하기 위한 제1 PCM;
LTD(Long Term Depression) 동작 특성을 구현하기 위한 제2 PCM; 및
상기 시냅스 소자의 가중치에 대한 업데이트 동작 및 리프레시 동작을 위해 구비되는 제3 PCM
을 포함하는 시냅스 소자.In the PCM-based synaptic device,
at least one PCM set
including,
The at least one PCM set comprises:
a first PCM for implementing Long Term Potentiation (LTP) operation characteristics;
a second PCM for implementing Long Term Depression (LTD) operation characteristics; and
A third PCM provided for an update operation and a refresh operation for the weight of the synaptic element
A synaptic device comprising a. 제1항에 있어서,
상기 시냅스 소자는,
상기 제3 PCM의 컨덕턴스 값에 상기 제1 PCM의 컨덕턴스 값 및 상기 제2 PCM의 컨덕턴스 값의 차이 값을 더하여 상기 가중치를 결정하고 출력함으로써, 상기 가중치에 대한 판독 동작을 수행하는 것을 특징으로 하는 시냅스 소자.According to claim 1,
The synaptic element,
The weight is determined and output by adding the difference value between the conductance value of the first PCM and the conductance value of the second PCM to the conductance value of the third PCM, thereby performing a read operation on the weight. device. 제2항에 있어서,
상기 시냅스 소자는,
LTP 동작 또는 LTD 동작이 수행됨에 따라, 상기 제3 PCM의 컨덕턴스 값을 유지하는 가운데 상기 제1 PCM 또는 상기 제2 PCM 각각에 펄스를 인가하여 상기 제1 PCM의 컨덕턴스 값 또는 상기 제2 PCM의 컨덕턴스 값을 변화시킴으로써, 상기 가중치에 대한 업데이트 동작을 수행하는 것을 특징으로 하는 시냅스 소자.3. The method of claim 2,
The synaptic element,
As the LTP operation or the LTD operation is performed, a pulse is applied to each of the first PCM or the second PCM while maintaining the conductance value of the third PCM, so that the conductance value of the first PCM or the conductance of the second PCM is maintained. By changing a value, a synaptic device, characterized in that performing an update operation on the weight. 제2항에 있어서,
상기 시냅스 소자는,
상기 제1 PCM의 컨덕턴스 값, 상기 제2 PCM의 컨덕턴스 값 및 상기 제3 PCM의 컨덕턴스 값을 판독한 뒤, 상기 제1 PCM의 컨덕턴스 값 및 상기 제2 PCM의 컨덕턴스 값을 0의 값으로 리셋하고, 상기 판독된 제1 PCM의 컨덕턴스 값, 상기 판독된 제2 PCM의 컨덕턴스 값 및 상기 판독된 제3 PCM의 컨덕턴스 값을 기초로 상기 제3 PCM의 새로운 컨덕턴스 값을 설정하여 상기 가중치에 대한 리프레시 동작을 수행하는 것을 특징으로 하는 시냅스 소자.3. The method of claim 2,
The synaptic element,
After reading the conductance value of the first PCM, the conductance value of the second PCM, and the conductance value of the third PCM, reset the conductance value of the first PCM and the conductance value of the second PCM to a value of 0; , a refresh operation for the weight by setting a new conductance value of the third PCM based on the read conductance value of the first PCM, the read conductance value of the second PCM, and the read conductance value of the third PCM A synaptic device, characterized in that it performs. 제2항에 있어서,
상기 시냅스 소자는,
상기 판독 동작, 상기 업데이트 동작 및 상기 리프레시 동작에 사용되는 판독 및 기록 회로
를 더 포함하는 시냅스 소자.3. The method of claim 2,
The synaptic element is
A read and write circuit used for the read operation, the update operation, and the refresh operation
A synaptic device further comprising a. 제1항에 있어서,
상기 시냅스 소자는,
상기 제1 PCM의 초기 컨덕턴스 값 및 상기 제2 PCM의 초기 컨덕턴스 값을 0의 값으로 설정하고, 상기 제3 PCM의 초기 컨덕턴스 값을 임의의 값으로 설정함으로써, 상기 가중치에 대한 초기 설정을 수행하는 것을 특징으로 하는 시냅스 소자.According to claim 1,
The synaptic element,
Initial setting of the weight is performed by setting the initial conductance value of the first PCM and the initial conductance value of the second PCM to a value of 0, and setting the initial conductance value of the third PCM to an arbitrary value. Synaptic device, characterized in that. 적어도 하나의 PCM 세트-상기 적어도 하나의 PCM 세트는 LTP(Long Term Potentiation) 동작 특성을 구현하기 위한 제1 PCM; LTD(Long Term Depression) 동작 특성을 구현하기 위한 제2 PCM; 및 상기 시냅스 소자의 가중치에 대한 업데이트 동작 및 리프레시 동작을 위해 구비되는 제3 PCM을 포함함-를 포함하는 시냅스 소자의 가중치 판독 동작 방법에 있어서,
상기 제3 PCM의 컨덕턴스 값에 상기 제1 PCM의 컨덕턴스 값 및 상기 제2 PCM의 컨덕턴스 값의 차이 값을 더하여 상기 가중치를 결정하는 단계; 및
상기 결정된 가중치를 출력하여 상기 가중치에 대한 판독 동작을 수행하는 단계
를 포함하는 시냅스 소자의 가중치 판독 동작 방법.at least one PCM set, wherein the at least one PCM set comprises: a first PCM for implementing a Long Term Potentiation (LTP) operating characteristic; a second PCM for implementing Long Term Depression (LTD) operation characteristics; and a third PCM provided for an update operation and a refresh operation for the weight of the synaptic element;
determining the weight by adding a difference value between the conductance value of the first PCM and the conductance value of the second PCM to the conductance value of the third PCM; and
performing a read operation on the weight by outputting the determined weight
Weight reading operation method of a synaptic device comprising a. 제7항에 있어서,
상기 제1 PCM의 초기 컨덕턴스 값 및 상기 제2 PCM의 초기 컨덕턴스 값을 0의 값으로 설정하고, 상기 제3 PCM의 초기 컨덕턴스 값을 임의의 값으로 설정함으로써, 상기 가중치에 대한 초기 설정을 수행하는 단계
를 더 포함하는 시냅스 소자의 가중치 판독 동작 방법.8. The method of claim 7,
Initial setting of the weight is performed by setting the initial conductance value of the first PCM and the initial conductance value of the second PCM to a value of 0, and setting the initial conductance value of the third PCM to an arbitrary value. step
Weight reading operation method of the synaptic device further comprising a. 적어도 하나의 PCM 세트-상기 적어도 하나의 PCM 세트는 LTP(Long Term Potentiation) 동작 특성을 구현하기 위한 제1 PCM; LTD(Long Term Depression) 동작 특성을 구현하기 위한 제2 PCM; 및 상기 시냅스 소자의 가중치에 대한 업데이트 동작 및 리프레시 동작을 위해 구비되는 제3 PCM을 포함함-를 포함하는 시냅스 소자의 가중치 업데이트 동작 방법에 있어서,
LTP 동작 또는 LTD 동작이 수행됨에 따라, 상기 제3 PCM의 컨덕턴스 값을 유지하는 가운데 상기 제1 PCM 또는 상기 제2 PCM 각각에 펄스를 인가하여 상기 제1 PCM의 컨덕턴스 값 또는 상기 제2 PCM의 컨덕턴스 값을 변화시키는 단계; 및
상기 제3 PCM의 컨덕턴스가 유지되고 상기 제1 PCM의 컨덕턴스 값 또는 상기 제2 PCM의 컨덕턴스 값이 변화됨에 따라 상기 가중치를 다시 결정하여 상기 가중치에 대한 업데이트 동작을 수행하는 단계
를 포함하는 시냅스 소자의 가중치 업데이트 동작 방법.at least one PCM set, wherein the at least one PCM set comprises: a first PCM for implementing a Long Term Potentiation (LTP) operating characteristic; a second PCM for implementing Long Term Depression (LTD) operation characteristics; and a third PCM provided for an update operation and a refresh operation for the weight of the synaptic element;
As the LTP operation or the LTD operation is performed, a pulse is applied to each of the first PCM or the second PCM while maintaining the conductance value of the third PCM, so that the conductance value of the first PCM or the conductance of the second PCM is maintained. changing the value; and
performing an update operation on the weight by re-determining the weight as the conductance of the third PCM is maintained and the conductance value of the first PCM or the conductance value of the second PCM is changed
Weight update operation method of a synaptic device comprising a. 적어도 하나의 PCM 세트-상기 적어도 하나의 PCM 세트는 LTP(Long Term Potentiation) 동작 특성을 구현하기 위한 제1 PCM; LTD(Long Term Depression) 동작 특성을 구현하기 위한 제2 PCM; 및 상기 시냅스 소자의 가중치에 대한 업데이트 동작 및 리프레시 동작을 위해 구비되는 제3 PCM을 포함함-를 포함하는 시냅스 소자의 가중치 리프레시 동작 방법에 있어서,
상기 제1 PCM의 컨덕턴스 값, 상기 제2 PCM의 컨덕턴스 값 및 상기 제3 PCM의 컨덕턴스 값을 판독하는 단계;
상기 제1 PCM의 컨덕턴스 값 및 상기 제2 PCM의 컨덕턴스 값을 0의 값으로 리셋하는 단계; 및
상기 판독된 제1 PCM의 컨덕턴스 값, 상기 판독된 제2 PCM의 컨덕턴스 값 및 상기 판독된 제3 PCM의 컨덕턴스 값을 기초로 상기 제3 PCM의 새로운 컨덕턴스 값을 설정하여 상기 가중치에 대한 리프레시 동작을 수행하는 단계
를 포함하는 시냅스 소자의 가중치 리프레시 동작 방법.at least one PCM set, wherein the at least one PCM set comprises: a first PCM for implementing a Long Term Potentiation (LTP) operating characteristic; a second PCM for implementing Long Term Depression (LTD) operation characteristics; and a third PCM provided for an update operation and a refresh operation on the weight of the synaptic element;
reading a conductance value of the first PCM, a conductance value of the second PCM, and a conductance value of the third PCM;
resetting the conductance value of the first PCM and the conductance value of the second PCM to a value of 0; and
A refresh operation for the weight is performed by setting a new conductance value of the third PCM based on the read conductance value of the first PCM, the read conductance value of the second PCM, and the read conductance value of the third PCM steps to perform
Weight refresh operation method of the synaptic element comprising a.
KR1020200126704A 2020-09-29 2020-09-29 Synapse element base on pcm and operation method thereof KR102421323B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200126704A KR102421323B1 (en) 2020-09-29 2020-09-29 Synapse element base on pcm and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200126704A KR102421323B1 (en) 2020-09-29 2020-09-29 Synapse element base on pcm and operation method thereof

Publications (2)

Publication Number Publication Date
KR20220043367A true KR20220043367A (en) 2022-04-05
KR102421323B1 KR102421323B1 (en) 2022-07-15

Family

ID=81181683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200126704A KR102421323B1 (en) 2020-09-29 2020-09-29 Synapse element base on pcm and operation method thereof

Country Status (1)

Country Link
KR (1) KR102421323B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023195793A1 (en) 2022-04-07 2023-10-12 주식회사 엘지에너지솔루션 Electrode shape control method and electrode manufacturing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130036325A (en) * 2010-07-07 2013-04-11 퀄컴 인코포레이티드 Communication and synapse training method and hardware for biologically inspired networks
US20160125287A1 (en) * 2014-10-30 2016-05-05 International Business Machines Corporation Neuromorphic synapses
KR20190055408A (en) * 2017-11-15 2019-05-23 한양대학교 산학협력단 Pulse operating apparatus for reducing asymmetry of weights in synapse devices, and the method thereof
KR20200100286A (en) * 2019-02-18 2020-08-26 광운대학교 산학협력단 An efficient neuromorphic circuit system of realizing negative weight

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130036325A (en) * 2010-07-07 2013-04-11 퀄컴 인코포레이티드 Communication and synapse training method and hardware for biologically inspired networks
US20160125287A1 (en) * 2014-10-30 2016-05-05 International Business Machines Corporation Neuromorphic synapses
KR20190055408A (en) * 2017-11-15 2019-05-23 한양대학교 산학협력단 Pulse operating apparatus for reducing asymmetry of weights in synapse devices, and the method thereof
KR20200100286A (en) * 2019-02-18 2020-08-26 광운대학교 산학협력단 An efficient neuromorphic circuit system of realizing negative weight

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023195793A1 (en) 2022-04-07 2023-10-12 주식회사 엘지에너지솔루션 Electrode shape control method and electrode manufacturing method

Also Published As

Publication number Publication date
KR102421323B1 (en) 2022-07-15

Similar Documents

Publication Publication Date Title
KR102449941B1 (en) Systems and Methods for Efficient Matrix Multiplication
US11361215B2 (en) Neural network circuits having non-volatile synapse arrays
WO2021082325A1 (en) Memristor-based neural network training method and training apparatus thereof
US11188825B2 (en) Mixed-precision deep-learning with multi-memristive devices
US11531898B2 (en) Training of artificial neural networks
US11157810B2 (en) Resistive processing unit architecture with separate weight update and inference circuitry
JP6724870B2 (en) Artificial neural network circuit training method, training program, and training device
US10831860B2 (en) Alignment techniques to match symmetry point as zero-weight point in analog crosspoint arrays
US10453527B1 (en) In-cell differential read-out circuitry for reading signed weight values in resistive processing unit architecture
JP7357079B2 (en) Closed-loop programming of phase change memory
WO2020188397A1 (en) Method for designing wiring layout, program, and recording medium
US20210334633A1 (en) Neuromorphic computing device and operating method thereof
KR102421323B1 (en) Synapse element base on pcm and operation method thereof
US11610101B2 (en) Formation failure resilient neuromorphic device
US10832773B1 (en) Architecture for enabling zero value shifting
Le Gallo et al. Using the IBM analog in-memory hardware acceleration kit for neural network training and inference
US11556770B2 (en) Auto weight scaling for RPUs
US20230005529A1 (en) Neuromorphic device and electronic device including the same
CN115796252A (en) Weight writing method and device, electronic equipment and storage medium
US11793002B2 (en) Resistive memory device with magnetic layer having topological spin textures for tuning
US10740673B2 (en) Scalable refresh for asymmetric non-volatile memory-based neuromorphic circuits
US20220101142A1 (en) Neural network accelerators resilient to conductance drift
US20220004876A1 (en) Training of oscillatory neural networks
WO2024083180A1 (en) Dnn training algorithm with dynamically computed zero-reference.
US20230306252A1 (en) Calibrating analog resistive processing unit system

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant