KR20220042747A

KR20220042747A - 표시장치와 그 구동 방법

Info

Publication number: KR20220042747A
Application number: KR1020200125960A
Authority: KR
Inventors: 남상진; 유승진
Original assignee: 엘지디스플레이 주식회사
Priority date: 2020-09-28
Filing date: 2020-09-28
Publication date: 2022-04-05

Abstract

본 발명은 표시장치와 그 구동 방법에 관한 것으로, 표시패널의 전원 라인에 연결된 전원 입력 라인이 배치된 인쇄 회로 보드; 및 상기 전원 입력 라인 상에서 검출된 픽셀 구동 전압의 변화량을 바탕으로 픽셀들의 휘도와 명암비 중 적어도 어느 하나를 제어한다.

Description

표시장치와 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}

본 발명은 표시장치와 그 구동 방법에 관한 것이다.

액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계 발광 표시장치, 전기영동 표시장치(Electrophoretic Display Device: EPD) 등 다양한 평판 표시장치가 알려져 있다.

전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 대별된다. 액티브 매트릭스 타입(active matrix type)의 유기 발광 표시장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시장치는 발광 다이오드 소자(Organic Light Emitting Diode, OLED"라 함)가 픽셀들 각각에 형성된다. 유기 발광 표시장치는 응답속도가 빠르고 발광효율, 휘도, 시야각 등이 우수할 뿐 아니라, 블랙 계조를 완전한 블랙으로 표현할 수 있기 때문에 명암비(contrast ratio)와 색재현율이 우수하다.

유기 발광 표시장치는 백라이트 유닛(Backlight unit)이 필요 없고, 플렉시블(flexible) 소재인 플라스틱 기판, 박형 유리 기판, 금속 기판 상에 구현될 수 있다. 따라서, 플렉시블 디스플레이는 유기 발광 표시 장치로 구현될 수 있다.

표시장치의 소비 전력을 줄이기 위하여, 피크 휘도 제어 방법(Peak Luminance Control, 이하 "PLC 제어 방법"이라 함)이 표시장치에 적용될 수 있다. PLC 제어 방법은 매 프레임 기간마다 입력 영상 데이터에 대한 히스토그램(histogram)을 계산하여 평균 화상 레벨(Average Picture level, 이라 "APL"이라 함)를 판단한다. 히스토그램은 픽셀 데이터의 계조별 누적 분포 함수이다. PLC 제어 방법은 APL이 높은 경우에 픽셀들의 휘도(luminance)를 낮추고, APL이 낮은 경우 픽셀들의 휘도를 높여 표시장치의 소비 전력을 낮출 수 있다. 그러나, PLC 제어 방법을 구현하기 위하여 1 프레임 데이터를 메모리에 저장한 후, 1 프레임 데이터를 분석하여야 APL을 판단하는 복잡한 데이터 연산 회로가 필요하기 때문에 표시장치의 비용 상승이 초래된다.

본 발명은 전술한 필요성 및/또는 문제점을 해결하는 것을 목적으로 한다.

특히, 본 발명은 입력 영상 데이터의 APL을 판단하기 위한 복잡한 데이터 연산 과정 없이 소비 전력을 저감할 수 있는 표시장치와 그 구동 방법을 제공한다.

본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

본 발명의 일 실시예에 따른 표시장치는 복수의 데이터 라인들과 복수의 게이트 라인들이 교차되고, 복수의 픽셀들에 픽셀 구동 전압을 공급하는 전원 라인이 배치된 표시패널; 상기 전원 라인에 연결된 전원 입력 라인이 배치된 인쇄 회로 보드; 및 상기 전원 입력 라인 상에서 상기 픽셀 구동 전압의 변화량을 검출하고, 상기 픽셀 구동 전압의 변화량을 바탕으로 상기 픽셀들의 휘도와 명암비 중 적어도 어느 하나를 제어하는 제어부를 포함한다.

본 발명의 다른 실시예에 따른 표시장치는 복수의 데이터 라인들과 복수의 게이트 라인들이 교차되고, 픽셀 구동 전압과 저전위 전원 전압이 공급되는 복수의 픽셀들, 및 상기 픽셀들에 상기 픽셀 구동 전압을 공급하는 전원 라인이 배치된 표시패널; 상기 전원 라인에 연결된 전원 입력 라인이 배치된 인쇄 회로 보드; 및 상기 전원 입력 라인 상에서 상기 픽셀 구동 전압의 변화량을 검출한 결과를 바탕으로 상기 저전위 전원 전압을 조절하는 전원 제어부를 포함한다.

상기 픽셀들 각각은 상기 픽셀 구동 전압을 입력 받아 발광 소자를 구동하는 구동 소자를 포함한다. 상기 저전위 픽셀 구동 전압이 상기 발광 소자의 캐소드 전극에 인가된다.

본 발명의 일 실시예에 따른 표시장치의 구동 방법은 상기 전원 라인에 연결된 전원 입력 라인 상에서 상기 픽셀 구동 전압의 변화량을 검출하는 단계; 및 상기 픽셀 구동 전압의 변화량을 바탕으로 상기 픽셀들의 휘도와 명암비 중 적어도 어느 하나를 제어하는 단계를 포함한다.

본 발명의 다른 실시예에 따른 표시장치의 구동 방법은 상기 전원 라인에 연결된 전원 입력 라인 상에서 상기 픽셀 구동 전압의 변화량을 검출하는 단계; 및 상기 픽셀 구동 전압의 변화량을 바탕으로 상기 저전위 전원 전압을 조절하는 단계를 포함한다.

본 발명은 APL을 판단하기 위하여 1 프레임 데이터를 메모리에 저장하고 복잡한 데이터 연산 과정 없이 픽셀들에 인가되는 픽셀 구동 전압의 변화량을 측정하여 표시패널의 부하를 판단한다.

본 발명은 픽셀들의 평균 휘도를 대변하는 픽셀 구동 전압을 측정하여 표시패널의 부하 변동을 정밀하게 측정할 수 있다.

본 발명은 APL을 판단하기 위하여 복잡한 연산 과정이 필요 없으므로 연산 회로가 내장되는 타이밍 콘트롤러의 소비 전력과 발열 문제를 개선할 수 있다.

본 발명은 픽셀 구동 전압의 변화량 측정 결과를 바탕으로 소정의 문턱값 이상으로 표시패널의 부하가 커지는 입력 영상의 픽셀 데이터가 입력될 때 픽셀들의 피크 휘도를 제한하여 표시장치의 소비 전력을 줄일 수 있다.

본 발명은 픽셀 구동 전압의 변화량 측정 결과를 바탕으로 어두운 영상에서 명암비를 강조하여 픽셀 어레이 상에서 재현된 영상의 화질을 향상시킬 수 있다.

본 발명은 픽셀 구동 전압의 변화량 측정 결과를 바탕으로 어두운 영상에서 픽셀들에 인가되는 저전위 전원 전압을 높여 화질 저하 없이 표시장치의 소비 전력을 낮추고 배터리 수명을 연장시킬 수 있다.

본 발명은 픽셀 구동 전압의 변화량을 다중 문턱값들과 비교하여 다양한 고객사와 응용 제품의 요구에 대응할 수 있다.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 제1 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 2 내지 도 4는 본 발명의 픽셀 회로에 적용 가능한 다양한 픽셀 회로들을 보여 주는 회로도들이다.
도 5는 도 4에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.
도 6은 APL이 다른 전형적인 예를 보여 주는 표시패널의 화면을 도면이다.
도 7a 내지 도 7c는 APL에 따른 소비 전력과 픽셀 구동 전압의 변화를 보여 주는 도면들이다.
도 8은 본 발명의 실시예에 따른 표시장치의 피크 휘도 제어 방법을 보여 주는 순서도이다.
도 9는 APL에 따른 픽셀 구동 전압의 변화를 보여 주는 도면이다.
도 10은 본 발명의 제1 실시예에 따른 휘도 제어부를 보여 주는 회로도이다.
도 11은 도 10에 도시된 증폭기의 입력 전압과 출력 전압을 대략적으로 보여 주는 도면이다.
도 12는 본 발명의 제2 실시예에 따른 휘도 제어부를 보여 주는 회로도이다.
도 13은 도 12에 도시된 휘도 제어부의 문턱값들과 게인 설정부의 입력 논리값을 보여 주는 도면이다.
도 14는 본 발명의 제2 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 15는 본 발명의 실시예에 따른 표시장치의 명암비 제어 방법을 보여 주는 순서도이다.
도 16은 명암비가 다른 감마 특성 커브들의 일 예를 보여 주는 도면이다.
도 17은 본 발명의 제3 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 18은 본 발명의 실시예에 따른 표시장치의 전원 제어 방법을 보여 주는 순서도이다.
도 19는 픽셀들에 인가되는 픽셀 구동 전압의 변화량에 따라 가변되는 저전위 전원 전압을 보여 주는 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

본 명세서 상에서 언급된 "구비한다", "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.

구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다.

이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

본 발명의 표시장치에서 픽셀 회로는 복수의 트랜지스터들을 포함할 수 있다. 트랜지스터들은 산화물 반도체를 포함한 Oxide TFT(Thin Film Transistor), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT 등으로 구현될 수 있다. 트랜지스터들 각각은 p 채널 TFT 또는 n 채널 TFT로 구현될 수 있다.

트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.

게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙(swing)한다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH/VEH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL/VEL)일 수 있다. p 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL/VEL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH/VEL)일 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.

도 1은 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도이다.

도 1을 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100), 표시패널(100)의 픽셀들에 입력 영상의 픽셀 데이터를 기입하기 위한 표시패널 구동부(110, 120), 표시패널 구동부(110, 120)를 제어하기 위한 타이밍 콘트롤러(130), 표시패널(100)의 구동에 필요한 전원을 발생하는 전원부(150), 및 픽셀 구동 전압(ELVDD)의 변화량을 바탕으로 픽셀들의 피크 휘도를 제어하는 휘도 제어부(200)를 포함한다.

표시패널(100)은 화면 상에서 입력 영상을 표시하는 픽셀 어레이(AA)를 포함한다. 픽셀 어레이(AA)는 복수의 데이터 라인들(DL), 데이터 라인들(DL)과 교차되는 복수의 게이트 라인들(GL), 및 데이터 라인들(DL)과 게이트 라인들(GL)에 의해 정의된 매트릭스 형태로 배치되는 픽셀들을 포함한다.

픽셀들 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀들(101)로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들(101) 각각은 발광 소자(OLED)를 구동하는 픽셀 회로를 포함한다. 또한, 서브 픽셀들(101)은 컬러 필터를 포함할 수 있으나 생략될 수 있다. 이하에서 픽셀은 서브 픽셀과 같은 의미로 해석될 수 있다.

픽셀 어레이(AA)는 복수의 픽셀 라인들(L1~Ln)을 포함한다. 픽셀 라인은 로우 라인(row line) 방향(X축 방향)을 따라 배치된 1 라인에 배치된 픽셀들을 포함한다. 픽셀 어레이(AA)의 해상도가 m*n일 때 픽셀 어레이(AA)는 n 개의 픽셀 라인들[L1~L(N)]을 포함한다. 1 픽셀 라인에 배치된 픽셀들은 게이트 라인들을 공유하고, 서로 다른 데이터 라인(DL)에 연결된다. 컬럼 방향(Y축 방향)을 따라 세로 방향으로 배치된 서브 픽셀들(101)은 동일한 데이터 라인을 공유한다.

표시패널(100)의 화면 상에 터치 센서들이 배치될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이(AA)에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.

표시패널(100)은 플라스틱 기판, 금속 기판 등의 유연한 기판 상에 픽셀들이 배치된 플렉시블 표시패널로 구현될 수 있다. 플렉시블 디스플레이는 플렉시블 표시패널을 감거나 접고 구부리는 방법으로 화면의 크기와 형태가 가변될 수 있다. 플렉시블 디스플레이는 슬라이더블 디스플레이(slidable display), 롤러블 디스플레이(rollable display), 벤더블(bendable) 디스플레이, 폴더블 디스플레이(foldable display) 등을 포함할 수 있다.

픽셀 회로는 발광 소자(OLED)와, 게이트-소스간 전압(Vgs)에 따라 발광 소자(OLED)에 흐르는 전류를 조절하여 OLED를 구동하는 구동 소자, 구동 소자의 게이트 전압을 유지하는 스토리지 커패시터 등을 포함한다. 구동 소자는 트랜지스터(transistor)로 구현될 수 있다.

표시패널의 제조 공정에서 초래되는 공정 편차와 소자 특성 편차로 인하여 픽셀들 간에 구동 소자의 전기특성에서 차이가 있을 수 있고 이러한 차이는 픽셀들의 구동 시간이 경과됨에 따라 더 커질 수 있다. 픽셀들 간에 구동 소자의 전기적 특성 편차를 보상하기 위해, 유기 발광 표시장치에 내부 보상 기술 또는 외부 보상 기술이 적용될 수 있다.

내부 보상 기술은 픽셀들 각각에 내장된 내부 보상 회로를 이용하여 서브 픽셀별로 구동 소자의 문턱 전압을 센싱하여 그 문턱 전압 만큼 구동 소자의 게이트 -소스간 전압(Vgs)을 보상한다. 외부 보상 기술은 외부 보상 회로를 이용하여 구동 소자들의 전기적 특성에 따라 변하는 구동 소자의 전류 또는 전압을 실시간 센싱한다. 외부 보상 기술은 픽셀 별로 센싱된 구동 소자의 전기적 특성 편차(또는 변화) 만큼 입력 영상의 픽셀 데이터(디지털 데이터)를 변조함으로써 픽셀들 각각에서 구동 소자의 전기적 특성 편차(또는 변화)를 실시간 보상한다.

표시패널 구동부는 내부 보상 기술 및/또는 외부 보상 기술을 적용하여 픽셀들을 구동할 수 있다.

표시패널 구동부는 입력 영상의 픽셀 데이터를 서브 픽셀들(101)에 기입하여 표시패널(100)의 화면 상에 입력 영상을 재현한다. 표시패널 구동부는 데이터 구동부(110)와, 게이트 구동부(120)를 포함한다. 표시패널 구동부는 데이터 구동부(110)와 데이터 라인들(DL) 사이에 배치된 디멀티플렉서(Demultiplexer, 112)를 더 포함할 수 있다.

표시패널 구동부는 타이밍 콘트롤러(130)의 제어 하에 저속 구동 모드로 동작할 수 있다. 저속 구동 모드는 입력 영상을 분석하여 입력 영상이 미리 설정된 시간 만큼 변화가 없을 때 표시장치의 소비 전력을 줄일 수 있다. 저속 구동 모드는 정지 영상이 일정 시간 이상 입력될 때 픽셀들의 리프레쉬 레이트(Refresh rate)를 낮춤으로써 픽셀들의 데이터 기입 주기를 길게 제어하여 소비 전력을 줄일 수 있다. 저속 구동 모드는 정지 영상이 입력될 때에 한정되지 않는다. 예컨대, 표시장치가 대기 모드로 동작하거나 사용자 명령이나 입력 영상이 소정 시간 이상 표시패널 구동 회로에 입력되지 않을 때 표시패널 구동 회로는 저속 구동 모드로 동작할 수 있다.

데이터 구동부(110)는 디지털 데이터인 입력 영상의 픽셀 데이터를 디지털-아날로그 변환기(Digital to Analog Converter, 이하 “DAC”라 함)를 이용하여 감마 보상 전압으로 변환하여 데이터 전압(Vdata)을 발생한다. 데이터 구동부(110)는 감마 보상 전압을 출력하는 분압 회로를 포함할 수 있다. 분압 회로는 전원부(150)로부터의 감마 기준 전압(GMA)을 분압하여 계조별 감마 보상 전압을 발생하여 DAC에 제공한다. 데이터 구동부(110)의 채널들로부터 출력된 데이터 전압은 디멀티플렉서(112)를 통해 표시패널(100)의 데이터 라인들(DL)에 공급될 수 있다.

디멀티플렉서(112)는 데이터 구동부(110)의 채널들을 통해 출력되는 데이터 전압(Vdata)을 복수의 데이터 라인들(DL)에 시분할하여 분배한다. 디멀티플렉서(112)로 인하여 데이터 구동부(110)의 채널수가 감소될 수 있다. 디멀티플렉서(112)는 생략될 수 있다. 이 경우, 데이터 구동부(110)의 채널들은 데이터 라인들(DL)에 직접 연결된다.

게이트 구동부(120)는 픽셀 어레이(AA)의 TFT 어레이와 함께 표시패널(100) 상의 베젤 영역(Bezel, BZ) 상에 직접 형성되는 GIP(Gate in panel) 회로로 구현될 수 있다. 게이트 구동부(120)는 타이밍 콘트롤러(130)의 제어 하에 게이트 신호를 게이트 라인들(GL)로 출력한다. 게이트 구동부(120)는 시프트 레지스터(Shift register)를 이용하여 게이트 신호를 시프트시킴으로써 그 신호들을 게이트 라인들(GL)에 순차적으로 공급할 수 있다. 게이트 신호의 전압은 게이트 오프 전압(VGH)과 게이트 온 전압(VGL) 사이에서 스윙(swing)한다. 게이트 신호는 스캔 신호와, 픽셀들의 발광 시간을 제어하는 발광 제어 신호(이하, “EM 신호”라 함)를 포함할 수 있다. 이 경우, 게이트 라인들은 스캔 신호가 인가되는 스캔 라인들과, EM 신호가 인가되는 EM 라인들(또는 발광 제어 라인들)로 나뉘어질 수 있다.

게이트 구동부(120)는 표시패널(100)의 좌우측 베젤들 각각에 배치되어 게이트 라인들(GL)에 더블 피딩(double feeding) 방식으로 게이트 신호를 공급할 수 있다. 더블 피딩 방식은 양측의 게이트 구동부(120)가 동기되어 하나의 게이트 라인의 양측 끝단에서 게이트 신호가 동시에 인가될 수 있다. 다른 실시예로, 게이트 구동부(120)는 표시패널(100)의 좌우측 베젤들 중 어느 일측에 배치되어 게이트 라인들(GL)에 싱글 피딩(single feeding) 방식으로 게이트 신호를 공급할 수 있다.

게이트 구동부(120)는 제1 게이트 구동부(121)와 제2 게이트 구동부(122)를 포함할 수 있다. 제1 게이트 구동부(121)는 스캔 신호의 펄스를 출력하고, 시프트 클럭에 따라 스캔 신호의 펄스를 시프트한다. 제2 게이트 구동부(122)는 EM 신호의 펄스를 출력하고, 시프트 클럭에 따라 EM 신호의 펄스를 시프트한다. 베젤(bezel)이 없는 모델의 경우에, 제1 및 제2 게이트 구동부들(121, 122)을 구성하는 스위치 소자들 중 적어도 일부가 픽셀 어레이(AA) 내에 분산 배치될 수 있다.

타이밍 콘트롤러(130)는 호스트 시스템으로부터 입력 영상의 픽셀 데이터와, 픽셀 데이터와 동기되는 타이밍 신호를 수신한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭(CLK) 및 데이터 인에이블신호(DE) 등을 포함한다. 수직 동기신호(Vsync)의 1 주기는 1 프레임 기간이다. 수평 동기 신호(Hsync)와 데이터 인에이블 신호(DE)의 1 주기는 1 수평 기간(1H)이다. 데이터 인에이블 신호(DE)의 펄스는 1 픽셀 라인의 픽셀들에 기입될 1 라인 데이터와 동기된다. 데이터 인에이블 신호(DE)를 카운트하는 방법으로 프레임 기간과 수평 기간을 알 수 있으므로, 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync)는 생략될 수 있다.

호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 차량 시스템, 홈 시어터 시스템, 모바일 기기, 웨어러블 기기의 메인 회로 보드일 수 있다. 모바일 기기나 웨어러블 기기에서 타이밍 콘트롤러(130)와 데이터 구동부(110), 및 전원부(150)는 하나의 드라이브 집적 회로(Drive IC)에 집적될 수 있다.

타이밍 콘트롤러(130)는 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수×i(i는 0 보다 큰 양의 정수) Hz의 프레임 주파수로 표시패널 구동부(110, 112, 120)의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다. 타이밍 콘트롤러(130)는 저속 구동 모드에서 픽셀들의 리프레쉬 레이트를 낮추기 위하여 프레임 주파수를 1Hz ~ 30Hz 사이의 주파수로 낮출 수 있다.

타이밍 콘트롤러(130)는 호스트 시스템으로부터 수신된 타이밍 신호(Vsync, Hsync, DE)를 바탕으로 데이터 구동부(110)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호, 디멀티플렉서(112)의 동작 타이밍을 제어하기 위한 스위치 제어 신호, 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호를 발생한다.

게이트 타이밍 신호는 스타트 펄스, 시프트 클럭 등을 포함할 수 있다. 타이밍 콘트롤러(130)로부터 출력된 게이트 타이밍 제어 신호의 전압 레벨은 도면에서 생략된 레벨 시프터(level shifter)를 통해 게이트 오프 전압(VGH/VEH)과 게이트 온 전압(VGL/VEL)으로 변환되어 게이트 구동부(120)에 공급될 수 있다. 레벨 시프터는 게이트 타이밍 제어 신호의 로우 레벨 전압(low level voltage)을 게이트 온 전압(VGL)으로 변환하고, 게이트 타이밍 제어 신호의 하이 레벨 전압(high level voltage)을 게이트 오프 전압(VGH)으로 변환할 수 있다.

전원부(150)는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter), 프로그래머블 감마 IC(Programmable gamma IC, P-GMA IC) 등을 포함할 수 있다. 전원부(150)는 호스트 시스템으로부터의 직류 입력 전압을 조정하여 표시패널 구동부와 표시패널(100)의 구동에 필요한 전원을 발생한다. 전원부(150)는 감마 기준 전압, 게이트 오프 전압(VGH/VEH). 게이트 온 전압(VGL/VEL), 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini), 기준 전압(Vref) 등의 직류 전압을 출력할 수 있다. 프로그래머블 감마 IC는 레지스터 설정값(register setting)에 따라 감마 기준 전압을 가변할 수 있다. 감마 기준 전압(GMA)은 데이터 구동부(110)에 공급된다. 게이트 오프 전압(VGH/VEH)과 게이트 온 전압(VGL/VEL)은 레벨 시프터와 게이트 구동부(120)에 공급된다. 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini), 및 기준 전압(Vref)은 전원 라인들을 통해 픽셀 회로들에 공통으로 공급된다. 픽셀 구동 전압(ELVDD)은 저전위 전원 전압(ELVSS), 초기화 전압(Vini), 및 기준 전압(Vref) 보다 높은 전압으로 설정된다.

휘도 제어부(200)는 픽셀들에 인가되는 픽셀 구동 전압(ELVDD)의 변화량을 측정한 결과를 바탕으로 픽셀들의 휘도를 조절하여 표시패널 구동부들(110, 112, 120)과 표시패널(100)의 소비 전력을 저감한다. 휘도 제어부(200)는 전압 측정부와, 데이터 변조부를 포함한다. 전압 측정부는 픽셀 구동 전압(ELVDD)가 인가되는 전원 라인에 연결되어 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)을 검출한다. 데이터 변조부는 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)에 따라 게인(gain)을 결정하고, 입력 영상의 픽셀 데이터에 게인을 곱하여 픽셀들의 휘도를 제어한다. 휘도 제어부(200)의 데이터 변조부는 타이밍 콘트롤러(130)의 로직부에 추가될 수 있다.

도 2 내지 도 4는 본 발명의 픽셀 회로에 적용 가능한 다양한 픽셀 회로를 보여 주는 회로도들이다.

도 2를 참조하면, 픽셀 회로는 발광 소자(OLED), 발광 소자(OLED)에 전류를 공급하는 구동 소자(DT), 스캔 펄스(SCAN)에 응답하여 데이터 라인(DL)을 연결하는 스위치 소자(M01), 및 구동 소자(DT)의 게이트에 연결된 커패시터(Cst)를 포함한다.

픽셀 구동 전압(ELVDD)은 전원 라인(PL)을 통해 구동 소자(DT)의 제1 전극에 인가된다. 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(OLED)에 전류를 공급하여 발광 소자(OLED)를 구동한다. 발광 소자(OLED)는 애노드 전극과 캐소드 전극 사이의 순방향 전압이 문턱 전압 이상일 때 턴-온되어 발광한다. 커패시터(Cst)는 구동 소자(DT)의 게이트 전극과 소스 전극 사이에 연결되어 구동 소자(DT)의 게이트-소스간 전압(Vgs)를 유지한다.

도 3은 외부 보상 회로에 연결된 픽셀 회로의 일 예이다.

도 3을 참조하면, 픽셀 회로는 기준 전압 라인(REFL)과 구동 소자(DT)의 제2 전극(또는 소스) 사이에 연결된 제2 스위치 소자(M02)를 더 포함한다. 제2 스위치 소자(M02)는 스캔 펄스(SCAN) 또는 별도의 센싱 펄스(SENSE)에 응답하여 기준 전압(Vref)을 인가한다. 기준 전압(VREF)은 기준 전압 라인(REFL)을 통해 픽셀 회로에 인가된다.

센싱 모드에서 구동 소자(DT)의 채널을 통해 흐르는 전류 또는 구동 소자(DT)와 발광 소자(OLED) 사이의 노드 전압이 기준 라인(REFL)을 통해 센싱된다. 기준 라인(REFL)을 통해 흐르는 전류는 적분기를 통해 전압으로 변환되고 아날로그-디지털 변환기(Analog-to-digital converter, ADC)를 통해 디지털 데이터로 변환된다. 이 디지털 데이터는 구동 소자(DT)의 문턱 전압 또는 이동도 정보를 포함한 센싱 데이터이다. 센싱 데이터는 타이밍 콘트롤러(130)의 로직부로 전송된다. 표시패널 구동부에 외부 보상 회로가 적용된 경우, 타이밍 콘트롤러(130)의 로직부는 ADC로부터의 센싱 데이터를 입력 받아 센싱 데이터를 바탕으로 선택된 보상값을 픽셀 데이터에 더하거나 곱하여 픽셀들의 구동 편차와 열화를 보상할 수 있다.

도 4는 내부 보상 회로가 적용된 픽셀 회로의 일 예를 보여 주는 회로도들이다. 도 5는 도 4에 도시된 픽셀 회로의 구동 방법을 보여 주는 파형도이다.

도 4 및 도 5를 참조하면, 픽셀 회로는 발광 소자(OLED), 발광 소자(OLED)에 전류를 공급하는 구동 소자(DT), 및 발광 소자(OLED)와 구동 소자(DT)에 인가되는 전압을 스위칭하는 스위치 회로를 포함한다.

스위치 회로는 픽셀 구동 전압(ELVDD), 저전위 전원 전압(ELVSS), 초기화 전압(Vini)이 인가되는 전원 라인들(PL1, PL2, PL3), 데이터 라인(DL), 및 게이트 라인들(GL1, GL2, GL3)에 연결되어 스캔 펄스[SCAN(N-1), SCAN(N)]와 EM 펄스[EM(N)]에 응답하여 발광 소자(OLED)와 구동 소자(DT)에 인가되는 전압을 스위칭한다.

스위치 회로는 복수의 스위치 소자들(M1~M6)을 이용하여 구동 소자(DT)의 문턱 전압(Vth)을 샘플링하여 커패시터(Cst1)에 저장하고, 구동 소자(DT)의 문턱 전압(Vth)만큼 구동 소자(DT)의 게이트 전압을 보상하는 내부 보상 회로를 포함한다. 구동 소자(DT)와 스위치 소자들(M1~M6) 각각은 p 채널 TFT로 구현될 수 있다.

픽셀 회로의 구동 기간은 도 5에 도시된 바와 같이 초기화 기간(Tini), 샘플링 기간(Tsam), 및 발광 기간(Tem)으로 나뉘어질 수 있다.

제N 스캔 펄스[SCAN(N)]는 샘플링 기간(Tsam)에 게이트 온 전압(VGL)으로 발생되어 제1 게이트 라인(GL1)에 인가된다. 제N-1 스캔 펄스[SCAN(N-1)]는 샘플링 기간에 앞선 초기화 기간(Tini)에 게이트 온 전압(VGL)으로 발생되어 제2 게이트 라인(GL2)에 인가된다. EM 펄스[EM(N)]는 초기화 기간(Tin) 및 샘플링 기간(Tsam)에 게이트 오프 전압(VGH)으로 발생되어 제3 게이트 라인(GL3)에 인가된다.

초기화 기간(Tini) 동안, 제N-1 스캔 펄스[SCAN(N-1)]가 게이트 온 전압(VGL)으로 발생되고, 제N 스캔 펄스[SCAN(N)]와 EM 펄스[EM(N)] 각각의 전압이 게이트 오프 전압(VGH)이다. 샘플링 기간 동안(Tsam), 제N 스캔 펄스[SCAN(N)]가 게이트 온 전압(VGL)의 펄스로 발생되고, 제N-1 스캔 펄스[SCAN(N-1)]와 EM 펄스[EM(N)] 각각의 전압이 게이트 오프 전압(VGH)이다. 발광 기간(Tem)의 적어도 일부 기간 동안 EM 펄스[EM(N)]가 게이트 온 전압(VGL)으로 발생되고, 제N-1 스캔 펄스[SCAN(N-1)]와 제N 스캔 펄스[SCAN(N)] 각각의 전압이 게이트 오프 전압(VGH)으로 발생된다.

초기화 기간(Tin) 동안, 제N-1 스캔 펄스[SCAN(N-1)]의 게이트 온 전압(VGL)에 따라 제5 스위치 소자(M5)가 턴-온되어 픽셀 회로를 초기화한다. 샘플링 기간(Tsam) 동안, 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 따라 제1 및 제2 스위치 소자들(M1, M2)이 턴-온되어 구동 소자(DT)의 문턱 전압만큼 보상된 데이터 전압(Vdata)이 커패시터(Cst1)에 저장된다. 이와 동시에, 제6 스위치 소자(M6)가 샘플링 기간(Tsam) 동안 턴-온되어 제4 노드(n4)의 전압을 기준 전압(Vref)으로 낮추어 발광 소자(OLED)의 발광을 억제한다.

발광 기간(Tem) 동안, 제3 및 제4 스위치 소자들(M1, M2)이 턴-온되어 발광 소자(OLED)가 발광된다. 발광 기간(Tem) 동안, 저 계조의 휘도를 정밀하게 표현하기 위하여, EM 펄스[EM(N)]가 게이트 온 저압(VGL)과 게이트 오프 전압(VGH) 사이에서 소정의 듀티비로 그 전압 레벨이 반전될 수 잇다. 이 경우, 제3 및 제4 스위치 소자들(M1, M2)이 발광 기간(Tem) 동안 EM 펄스[EM(N)]의 듀티비에 따라 온/오프를 반복할 수 있다.

발광 소자(OLED)는 유기 발광 다이오드로 구현되거나 무기 발광 다이오드로 구현될 수 있다. 이하에서 발광 소자(OLED)가 유기 발광 다이오드로 구현된 예를 설명하기로 한다.

발광 소자(OLED)의 애노드 전극은 제4 및 제6 스위치 소자들(M4, M6) 사이의 제4 노드(n4)에 연결된다. 제4 노드(n4)는 발광 소자(OLED)의 애노드, 제4 스위치 소자(M4)의 제2 전극, 및 제6 스위치 소자(M6)의 제2 전극에 연결된다. 발광 소자(OLED)의 캐소드 전극은 저전위 전원 전압(ELVSS)이 인가되는 VSS 라인(PL3)에 연결된다. 발광 소자(OLED)는 구동 소자(DT)의 게이트-소스간 전압(Vgs)에 따라 흐르는 전류(Ids)로 발광된다. 발광 소자(OLED)의 전류 패스는 제3 및 제4 스위치 소자(M3, M4)에 의해 스위칭된다.

커패시터(Cst1)는 VDD 라인(PL1)과 제1 노드(n1) 사이에 연결된다. 구동 소자(DT)의 문턱 전압(Vth) 만큼 보상된 데이터 전압(Vdata)이 커패시터(Cst1)에 충전된다. 서브 픽셀들 각각에서 데이터 전압(Vdata)이 구동 소자(DT)의 문턱 전압(Vth) 만큼 보상되기 때문에 서브 픽셀들에서 구동 소자(DT)의 특성 편차가 보상된다.

제1 스위치 소자(M1)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 제2 노드(n2)와 제3 노드(n3)를 연결한다. 제2 노드(n2)는 구동 소자(DT)의 게이트 전극, 커패시터(Cst1)의 제1 전극, 및 제1 스위치 소자(M1)의 제1 전극에 연결된다. 제3 노드(n3)는 구동 소자(DT)의 제2 전극, 제1 스위치 소자(M1)의 제2 전극, 및 제4 스위치 소자(M4)의 제1 전극에 연결된다. 제1 스위치 소자(M1)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 제1 스위치 소자(M1)의 제1 전극은 제2 노드(n2)에 연결되고, 제1 스위치 소자(M1)의 제2 전극은 제3 노드(n3)에 연결된다.

제1 스위치 소자(M1)는 1 프레임 기간에서 제N 스캔 펄스[SCAN(N)]가 게이트 온 전압(VGL)으로 발생되는 아주 짧은 1 수평 기간(1H) 동안 턴-온되기 때문에 오프 상태에서 누설 전류가 발생될 수 있다. 제1 스위치 소자(M1)의 누설 전류를 억제하기 위하여, 제1 스위치 소자(M1)는 두 개의 트랜지스터들(M1a, M1b)이 직렬로 연결된 듀얼 게이트(dual gate) 구조의 트랜지스터로 구현될 수 있다.

제2 스위치 소자(M2)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 데이터 전압(Vdata)을 제1 노드(n1)에 공급한다. 제2 스위치 소자(M2)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 제2 스위치 소자(M2)의 제1 전극은 제1 노드(n1)에 연결된다. 제2 스위치 소자(M2)의 제2 전극은 데이터 전압(Vdata)이 인가되는 데이터 라인(DL)에 연결된다. 제1 노드(n1)는 제2 스위치 소자(M2)의 제1 전극, 제3 스위치 소자(M2)의 제2 전극, 및 구동 소자(DT)의 제1 전극에 연결된다.

제3 스위치 소자(M3)는 EM 펄스[EM(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 VDD 라인(PL1)을 제1 노드(n1)에 연결한다. 제3 스위치 소자(M3)의 게이트 전극은 제3 게이트 라인(GL3)에 연결되어 EM 펄스[EM(N)]를 공급 받는다. 제3 스위치 소자(M3)의 제1 전극은 VDD 라인(PL1)에 연결된다. 제3 스위치 소자(M3)의 제2 전극은 제1 노드(n1)에 연결된다.

제4 스위치 소자(M4)는 EM 펄스[EM(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 제3 노드(n3)를 발광 소자(OLED)의 애노드 전극에 연결한다. 제4 스위치 소자(M4)의 게이트 전극은 제3 게이트 라인(GL3)에 연결되어 EM 펄스[EM(N)]를 공급 받는다. 제4 스위치 소자(M4)의 제1 전극은 제3 노드(n3)에 연결되고, 제2 전극은 제4 노드(n4)에 연결된다.

제5 스위치 소자(M5)는 제N-1 스캔 펄스[SCAN(N-1)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 제2 노드(n2)를 Vini 라인(PL2)에 연결한다. 제5 스위치 소자(M5)의 게이트 전극은 제2 게이트 라인(GL2)에 연결되어 제N-1 스캔 펄스[SCAN(N-1)]를 공급 받는다. 제5 스위치 소자(M5)의 제1 전극은 제2 노드(n2)에 연결되고, 제2 전극은 Vini 라인(PL2)에 연결된다. 제5 스위치 소자(M5)의 누설 전류를 억제하기 위하여, 제5 스위치 소자(M5)는 두 개의 트랜지스터들(M5a, M5b)이 직렬로 연결된 듀얼 게이트 구조의 트랜지스터로 구현될 수 있다.

제6 스위치 소자(M6)는 제N 스캔 펄스[SCAN(N)]의 게이트 온 전압(VGL)에 응답하여 턴-온되어 Vini 라인(PL2)을 제4 노드(n4)에 연결한다. 제6 스위치 소자(M6)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되어 제N 스캔 펄스[SCAN(N)]를 공급 받는다. 제6 스위치 소자(M6)의 제1 전극은 Vini 라인(PL2)에 연결되고, 제2 전극은 제4 노드(n4)에 연결된다.

제5 및 제6 스위치 소자(M5, M6)의 게이트 전극은 제N-1 스캔 펄스[SCAN(N-1)]이 인가되는 제2 게이트 라인(GL2)에 공통으로 연결될 수 있다. 이 경우, 제5 및 제6 스위치 소자(M5, M6)는 제N-1 스캔 펄스[SCAN(N-1)]에 응답하여 동시에 턴-온될 수 있다.

구동 소자(DT)는 게이트-소스간 전압(Vgs)에 따라 발광 소자(OLED)에 흐르는 전류를 조절하여 발광 소자(OLED)를 구동한다. 구동 소자(DT)는 제2 노드(n2)에 연결된 게이트, 제1 노드(n1)에 연결된 제1 전극, 및 제3 노드(n3)에 연결된 제2 전극을 포함한다.

초기화 기간(Tini) 동안 제N-1 스캔 펄스[SCAN(N-1)]가 게이트 온 전압(VGL)으로 발생된다. 제N 스캔 펄스[SCAN(N)]와 EM 펄스[EM(N)]는 초기화 기간(Tini) 동안 게이트 오프 전압(VGH)을 유지한다. 따라서, 초기화 기간(Tini) 동안 제5 스위치 소자(M5)가 턴-온(turn-on)되어 제2 및 제4 노드(n2, n4)가 Vini로 초기화된다. 초기화 기간(Tini)과 샘플링 기간(Tsam) 사이에 홀드 기간이 설정될 수 있다. 홀드 기간에서 스캔 펄스[SCAN(N-1), SCAN(N)]와 EM 펄스[EM(N)]는 게이트 오프 전압(VGH)이다.

샘플링 기간(Tsam) 동안 제N 스캔 펄스[SCAN(N)]가 게이트 온 전압(VGL)으로 발생된다. 제N 스캔 펄스[SCAN(N)]의 펄스는 제N 픽셀 라인의 데이터 전압(Vdata)에 동기된다. 제N-1 스캔 펄스[SCAN(N-1)]와 EM 펄스[EM(N)]는 샘플링 기간(Tsam) 동안 게이트 오프 전압(VGH)을 유지한다. 따라서, 샘플링 기간(Tsam) 동안 제1 및 제2 스위치 소자들(M1, M2)이 턴-온된다.

샘플링 기간(Tsam) 동안 구동 소자(DT)의 게이트 전압(DTG)이 제1 및 제2 스위치 소자(M1, M2)를 통해 흐르는 전류에 의해 상승된다. 구동 소자(DT)가 턴-오프될 때 게이트 노드 전압(DTG)은 Vdata - |Vth|이다. 이 때, 제1 노드(n)의 전압도 Vdata - |Vth|이다. 샘플링 기간(Tsam)에 구동 소자(DT)의 게이트-소스간 전압(Vgs)은 |Vgs| = Vdata -(Vdata-|Vth|) = |Vth|이다.

발광 기간(Tem) 동안, EM 펄스[EM(N)]가 게이트 온 전압(VGL)으로 발생될 수 있다. 발광 기간(Tem) 동안, EM 펄스[EM(N)]의 전압이 소정의 듀티비로 반전될 수 있다. 따라서, EM 펄스[EM(N)]는 발광 기간(Tem)의 적어도 일부 기간 동안 게이트 온 전압(VGL)으로 발생될 수 있다.

EM 펄스[EM(N)]가 게이트 온 전압(VGL)일 때 ELVDD와 발광 소자(OLED) 사이에 전류가 흘러 발광 소자(OLED)가 발광될 수 있다. 발광 기간(Tem) 동안, 제N-1 및 제N 스캔 펄스[SCAN(N-1), SCAN(N)]는 게이트 오프 전압(VGH)을 유지한다. 발광 기간(Tem) 동안, 제3 및 제4 스위치 소자들(M3, M4)은 EM 펄스(EM)의 게이트 온 전압 (VGL)에 따라 턴-온된다. EM 펄스[EM(N)]가 게이트 온 전압(VGL)일 때 제3 및 제4 스위치 소자들(M3, M4)이 턴-온되어 발광 소자(OLED)에 전류가 흐른다. 이 때, 구동 소자(DT)의 Vgs는 |Vgs| = ELVDD - (Vdata-|Vth|)이고, 발광 소자(OLED)에 흐르는 전류는 K(ELVDD-Vdata)²이다. K는 구동 소자(DT)의 전하 이동도, 기생 커패시턴스 및 채널 용량 등에 의해 결정되는 상수 값이다.

도 6은 APL(%)의 전형적인 예를 보여 주는 표시패널의 화면을 도면이다.

도 6을 참조하면, APL은 입력 영상의 휘도 분포를 대표하는 지표로 이용될 수 있다. APL은 1 프레임 분량의 픽셀 데이터에 대한 히스토그램을 분석한 계조별 누적 분포를 바탕으로 판단될 수 있다. 1 프레임 분량의 모든 픽셀 데이터가 최대(Max) 계조값(또는 화이트 계조)인 경우에, 풀 화이트 영상 즉, APL = 100(%)인 데이터이다. 1 프레임 분량의 모든 픽셀 데이터가 최소(min) 계조값(또는 블랙 계조)인 경우에 APL = 0(%)인 데이터이다. 여기서, 최대 계조값은 8 bit 데이터에서 픽셀 데이터의 계조값이 255이다. 최소 계조값은 픽셀 데이터의 계조값이 0(zero) 이다. APL = 60(%)인 프레임 데이터는 1 프레임 분량의 데이터 중에서 60%가 최대계조값이고, 40%가 최소 계조값일 수 있다. 여기서, APL이 특정값일 때 특정 패턴의 화면을 의미하지 않는다는 것에 주의하여야 한다. 도 6에 예시된 APL 구분은 다양한 입력 영상을 고려하지 않고 전형적인 화면의 일 예를 보여주고 있다. APL(%)이 같을 때 계조 분포가 다른 다양한 영상이 있다는 것에 주의하여야 한다.

입력 영상 데이터의 APL(%)에 따라 표시패널(100)의 부하가 변하고, 그로 인하여 픽셀 변구동 전압(ELVDD)이 변한다. 본 발명은 복잡한 데이터 연산을 필요로 하는 APL(%)을 판단하지 않고 픽셀 구동 전압(ELVDD)의 변화량을 실시간 측정한 결과를 바탕으로 표시패널(100)의 부하가 큰 입력 영상에서 픽셀들의 피크 휘도를 제한하여 표시패널 구동부와 표시패널의 소비 전력을 저감한다.

도 7a 내지 도 7c는 APL에 따른 소비 전력과 픽셀 구동 전압의 변화를 보여 주는 도면들이다.

APL이 높을수록 고휘도로 발광하는 픽셀들이 많아져 픽셀들에서 요구되는 전류량이 증가하여 소비 전력이 증가한다. 본 발명은 도 7a에 도시된 바와 같이 APL(%)가 미리 설정된 기준값 예를 들어 60% 이상일 때 픽셀들의 피크 휘도를 제한하여 소비 전력의 증가율을 낮춘다.

APL이 높아질수록 표시패널의 픽셀 구동 전압(ELVDD)이 인가되는 전원 라인의 IR drop 량이 증가하여 그 전원 라인(PL, PL1)에서 측정되는 픽셀 구동 전압(ELVDD)이 낮아진다. 예를 들어, 도 7b에 도시된 바와 같이 APL이 높아질수록 전원 라인(PL, PL1)을 통해 픽셀들에 인가되는 픽셀 구동 전압이 낮아지고, APL=100(%)인 풀 화이트 영상에서 픽셀 구동 전압(ELVDD)가 최소 전압일 수 있다. 도 7b에서 “ΔELVDD"는 픽셀 구동 전압(ELVDD)의 변화량이다.

픽셀들에 인가되는 픽셀 구동 전압(ELVDD)은 도 7c에 도시된 바와 같이 APL(%)에 대하여 반비례한다. 따라서, 본 발명은 복잡한 데이터 연산 과정을 필요로 하는 APL을 판단하지 않고, 픽셀들에 인가되는 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)을 측정한 결과를 바탕으로 입력 영상의 휘도 특성에 따라 가변되는 표시패널(100)의 부하를 추정할 수 있다.

도 8은 본 발명의 실시예에 따른 표시장치의 피크 휘도 제어 방법을 보여 주는 순서도이다.

도 8을 참조하면, 휘도 제어부(200)는 픽셀 어레이(AA)의 픽셀들에 공급되는 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)을 측정한다(S1).

휘도 제어부(200)는 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)을 미리 설정된 문턱값(TH)과 비교한다(S2). 픽셀들에 인가되는 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)이 문턱값(TH) 보다 클 때, 휘도 제어부(200)는 픽셀들의 피크 휘도를 제한하기 위하여 게인(Gain, G)을 조절한다(S2 및 S3). 게인 값은 0~1 사이에서 조절될 수 있다. 게인 값이 낮아지면, 픽셀들의 피크 휘도가 낮아진다.

휘도 제어부(200)는 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)에 따라 조절된 게인을 픽셀 데이터에 곱하여 픽셀들의 휘도를 제어한다(S4). 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)이 문턱값(TH) 보다 클 때 픽셀들의 피크 휘도가 낮아질 수 있다. 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)이 문턱값(TH) 이하인 경우, 게인 값은 디폴트값 예를 들어, "1"로 설정될 수 있다. 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)이 크다는 것은 픽셀들에 인가되는 픽셀 구동 전압(ELVDD)의 전압 강하가 크기 때문에 표시패널(100)의 부하가 커지는 고 휘도 영상이 입력되는 경우이다.

도 9는 APL에 따른 픽셀 구동 전압의 변화를 보여 주는 도면이다.

도 9를 참조하면, 전원부(150)의 ELVDD 출력 단자를 통해 출력되는 픽셀 구동 전압(ELVDD)은 특정 전압 레벨의 직류 전압이다. 그러나, 이 픽셀 구동 전압은 입력 영상의 휘도 특성에 따라 변하는 표시패널(100)의 부하 변동에 따라 그 전압 레벨이 변할 수 있다. 예를 들어, 픽셀 어레이(AA)의 모든 픽셀들의 고 휘도로 발광할 때 요구되는 전류량이 커지기 때문에 픽셀 구동 전압(ELVDD)이 낮아지는 반면, 픽셀들의 휘도가 낮아지거나 모두 소등하면 픽셀 구동 전압(ELVDD)이 높아진다. APL은 1 프레임 데이터를 메모리에 저장하여야 하고, 픽셀들의 휘도 특성을 보여 주는 대표적인 지표이지만, 복잡한 데이터 연산 과정이 필요하다. 본 발명은 1 프레임 데이터를 메모리에 저장할 필요가 없고 또한, 데이터 연산을 하지 않고 픽셀 구동 전압(ELVDD)이 인가되는 전원 입력 라인 상에서 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)을 측정하는 것만으로 입력 영상의 휘도 특성에 따라 가변되는 표시패널(100)의 부하를 추정한다.

풀 화이트 영상(Full white image)은 APL=100% 이다. 이 때 표시패널(100)의 부하가 가장 크기 때문에 전원 입력 라인 상에서 측정되는 픽셀 구동 전압(ELVDD)은 최소 전압(ELVDDmin)일 수 있다. 풀 블랙 영상(Full black image)은 APL=0% 이다. 이 때, 표시패널(100)의 부하가 가장 적기 때문에 전원 입력 라인 상에서 측정되는 픽셀 구동 전압(ELVDD)은 최대 전압(ELVDDmax)일 수 있다. 휘도 제어부(200)는 APL이 APL=50(%)~ APL=80(%) 사이의 APL(이하, “휘도 제한 APL”이라 함)일 때 픽셀들의 피크 휘도를 제한한다. 문턱값은 휘도 제한 APL에 대응한다.

휘도 제어부(200)에 설정된 문턱값(TH)은 하나 이상일 수 있다. 문턱값은 픽셀들의 피크 휘도가 제한되는 APL로 설정될 수 있다. 문턱값은 APL=60%에 대응하는 단일 문턱값으로 설정될 수 있다. 다른 실시예로, 문턱값은 APL=50%에 대응하는 제1 문턱값, APL=60%에 대응하는 제2 문턱값, APL=70%에 대응하는 제1 문턱값 등 다수의 문턱값으로 설정될 수 있다.

도 10은 본 발명의 제1 실시예에 따른 휘도 제어부(200)를 보여 주는 회로도이다.

도 10을 참조하면, 표시패널(100)은 픽셀 구동 전압을 픽셀들에 공급하기 위한 전원 라인(PL)을 포함한다. 전원 라인(PL)은 픽셀 어레이(AA) 내에서 메쉬(mesh) 형태의 금속 배선으로 구현되어 모든 픽셀들에 연결된다. 픽셀 어레이(AA) 밖의 표시패널(100)의 상단 및 하단에 쇼팅바(SBPNL)가 형성될 수 있다. 쇼팅바(SBPNL)에 전원 라인(PL)이 연결될 수 있다.

칩 온 필름(Chip On Film, COF)는 표시패널(100)에 접착될 수 있다. 칩 온 필름(COF) 상에 실장된 드라이브 IC는 데이터 구동부(110)를 포함한다. 칩온 필름(COF)의 입력 단자들은 소스 PCB(Source Printed Circuit Board, SPCB)에 연결되고, 칩온 필름(COF)의 출력 단자들은 표시패널(100)의 데이터 라인들(DL)에 연결된다.

소스 PCB(SPCB)는 전원 라인(PL)에 연결되는 쇼팅바(SBPCB)를 포함한다.

소스 PCB(SPCB)는 커넥터(CNT1, CNT2)를 통해 콘트롤 PCB에 연결될 수 있다. 콘트롤 PCB 상에 타이밍 콘트롤러(130), 휘도 제어부(200), 및 전원부(150)가 실장될 수 있다.

전원부(150)의 ELVDD 출력 단자는 전원 입력 라인(PLin)에 픽셀 구동 전압(ELVDD)을 인가한다. 전원 입력 라인(Pin)은 커넥터(CNT1)를 통해 소스 PCB(SPCB) 상의 쇼팅바(SBPCB)에 연결된다.

휘도 제어부(200)는 전원 입력 라인(PLin)에 인가되는 픽셀 구동 전압(ELVDD)을 측정하여 그 변화량(ΔELVDD)를 검출한다. 표시패널(Pin)의 픽셀 위치에 따라 픽셀 구동 전압(ELVDD)의 변화량이 달라질 수 있다. 쇼팅바(SBPCB, SBPNL)의 중앙인가되는 픽셀 구동 전압(ELVDD)을 측정하면, 픽셀들의 평균 휘도를 대변할 수 있는 픽셀 구동 전압(ELVDD)의 평균값과 가장 가까운 전압을 측정할 수 있다. 따라서, 전원 입력 라인(PLin)은 쇼팅바(SBPCB)의 중앙에 연결되는 것이 바람직하다.

쇼팅바(SBPCB)의 길이 방향은 제1 방향(도 1에서 x)일 수 있다. 이 경우, 전원 입력 라인(Pin)은 적어도 쇼팅바(SBPCB)의 중앙에 연결되는 부분에서 그 길이 방향이 제2 방향(도 1에서 y)일 수 있다.

휘도 제어부(200)의 전압 측정부(210)는 제1 전압 조정부(212), 증폭기(214), 제2 전압 조정부(216), 및 비교기(218)를 포함한다.

제1 전압 조정부(212)는 전원 입력 라인(PLin)에 연결되어 전원 입력 라인(PLin)에 인가되는 픽셀 구동 전압(ELVDD)를 적절히 조절한다. 제1 전압 조정부(212)의 입력 노드(a)의 전압은 ELVDD - ΔELVDD 일 수 있다. 여기서, ELVDD는 전원부(150)로부터 출력되는 픽셀 구동 전압 즉, ELVDDmax이다. ΔELVDD는 표시패널(100)의 부하 변동에 따라 달라지는 픽셀 구동 전압(ELVDD)의 변화량이다.

제1 전압 조정부(212)는 직렬로 연결된 저항들(Ru, Rd)를 포함한 분압 회로로 구현될 수 있다. 저항들(Ru, Rd) 사이의 출력 노드를 통해 저항들(Ru, Rd) 사의 출력 노드(b)는 증폭기(214)의 비반전 입력 단자(+)에 연결된다.

증폭기(214)는 연산 증폭기, 연산 증폭기의 반전 입력 단자(-)와 기저 전압원(GND) 사이에 연결된 저항(R1), 및 연산 증폭기의 반전 입력 단자(-)와 출력 단자(c) 사이에 연결된 저항(R2)을 포함한 비반전 증폭기 또는 버퍼로 구현될 수 있다. 제1 전압 조정부(212)의 출력 전압(b)은 연산 증폭기의 비반전 입력 단자(+)에 인가된다. 증폭기(214)의 비반전 입력 전압과 반전 입력 전압을 각각 Amp(+)와 Amp(-)라 할 때, 그 전압은 아래와 같다.

증폭기(214)의 출력 전압(Amp_out)은 아래와 같다. Vdc는 디지털 로직 레벨 전압이다. Vdc의 전압은 증폭기(214)의 전원 전압(VCC)에 따라 결정된다. VCC는 3.3V 또는 1.8V의 디지털 로직 레벨 전압이다.

증폭기(214)는 도 11에 도시된 바와 같이 픽셀들에 인가되는 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)을 검출한다.

제2 전압 조정부(216)는 문턱값과 대응하는 기준 전압을 출력한다. 일 예로, 기준 전압은 APL=60%로 설정될 수 있다. 제2 전압 조정부(216)는 직렬로 연결된 저항들(R)에 의해 분압된 전압을 비교기(218)의 기준 전압으로서 출력한다. 제2 전압 조정부(215)로부터 출력되는 기준 전압은 비교기(218)의 비반전 입력 단자(+)에 입력된다.

비교기(218)는 증폭기(214)의 출력 전압이 인가되는 반전 입력 단자(+), 문턱값에 대응하는 기준 전압이 입력되는 비반전 입력 단자(-)를 포함한다. 비교기(218)는 증폭기(216)에 의해 검출된 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)을 기준 전압과 비교하여 그 결과를 디지털 로직 전압 레벨로 출력한다. 비교기(218)는 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)이 기준 전압 보다 클 때 제1 로직 레벨을 출력한다. 반면에, 비교기(218)는 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)이 기준 전압 적을 때 제2 로직 레벨을 출력한다. 제1 로직 레벨은 하이 로직 레벨(H=1)이고, 제2 로직 레벨(L=0)일 수 있다.

표시패널(100)의 부하는 APL=100% 일 때 가장 크다. 이 때, 픽셀 구동 전압(ELVDD)은 최소 픽셀 구동 전압(ELVDDmin) 이다. 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)이 클수록 픽셀들의 휘도가 높아 표시패널의 부하가 크다는 것을 의미한다.

데이터 변조부는 게인 설정부(220), 및 픽셀 휘도 조정부(230)를 포함한다. 게인 설정부(220)는 전압 측정부(210)로부터 검출된 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)에 따라 게인(G)을 조정한다. 게인 설정부(220)는 변화량(ΔELVDD)이 문턱값 보다 클 때 입력된 제1 로직 레벨에 응답하여 게인 값을 낮추어 픽셀들의 피크 휘도를 제한할 수 있다.

픽셀 휘도 조정부(230)는 게인 설정부(220)로부터 입력된 게인(G)을 입력 영상의 픽셀 데이터(DATAin)에 곱하여 픽셀의 휘도를 제어한다. 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)이 문턱값 클 때, 즉, 표시패널(100)의 부하가 APL=60% 수준 보다 클 때 게인 값이 1 보다 낮은 값으로 조정될 수 있다. 이 경우, 픽셀 휘도 조정부(230)는 픽셀 데이터(DATAin)에 게인(G)을 곱하여 픽셀의 휘도를 낮출 수 있다. 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)이 문턱값 이하일 때 게인 값이 1로 유지되어 픽셀 데이터(DATAin)의 휘도 값으로 픽셀의 휘도가 결정될 수 있다. 픽셀 휘도 조정부(230)로부터 출력된 픽셀 데이터(DATA)는 도면에서 생략된 데이터 전송 라인을 통해 드라이브 IC(DIC)로 전송된다.

고객사나 응용 제품에 따라 피크 휘도 제한을 위한 문턱값이 다르게 설정될 수 있다. 또한, 표시패널의 부하에 따라 복수의 문턱값을 설정하여 문턱값에 따라 픽셀의 휘도를 다르게 제어할 수 있다. 이에 대하여 도 12 및 도 13을 결부하여 설명하기로 한다.

도 12는 본 발명의 제2 실시예에 따른 휘도 제어부를 보여 주는 회로도이다. 도 13은 도 12에 도시된 휘도 제어부의 문턱값들과 게인 설정부의 입력 논리값을 보여 주는 도면이다. 도 13에서 “T-CON input”은 타이밍 콘트롤러(130)에 내장 가능한 게인 설정부의 입력이다. 전술한 제1 실시예와 실질적으로 동일한 구성 요소들에 대하여는 동일한 도면 부호를 붙이고 그에 대한 상세한 설명을 생략하기로 한다.

도 12 및 도 13을 참조하면, 표시패널의 부하에 따라 다중 문턱값이 설정될 수 있다. 예를 들어, 제1 문턱값은 APL=50%으로 설정될 수 있다. 제2 문턱값은 APL=60%로 설정될 수 있다. 제3 문턱값은 APL=70%로 설정될 수 있다.

이 경우, 제2 전압 조정부(216)는 제1 내지 제3 문턱값들을 포함한 다중 문턱값의 문턱값들 각각에 대응하는 다중 기준 전압을 출력한다. 제2 전압 조정부(216)는 직렬로 연결된 저항들(R)에 의해 분압된 전압을 제1 내지 제3 기준 전압으로서 출력한다. 제1 문턱값에 대응하는 제1 기준 전압은 제1 비교기(218)의 비반전 입력 단자(+)에 입력된다. 제2 문턱값에 대응하는 제2 기준 전압은 제2 비교기(218)의 비반전 입력 단자(+)에 입력된다. 제3 문턱값에 대응하는 제3 기준 전압은 제3 비교기(218)의 비반전 입력 단자(+)에 입력된다.

제1 비교기(218)는 증폭기(216)에 의해 검출된 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)을 제1 기준 전압(도 13의 50%)과 비교한 결과를 디지털 로직 전압 레벨로 출력한다. 제2 비교기(218)는 증폭기(216)에 의해 검출된 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)을 제2 기준 전압(도 13의 60%)과 비교한 결과를 디지털 로직 전압 레벨로 출력한다. 제3 비교기(218)는 증폭기(216)에 의해 검출된 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)을 제3 기준 전압(도 13의 70%)과 비교한 결과를 디지털 로직 전압 레벨로 출력한다.

제1 내지 제3 비교기들(218)로부터 출력된 3 bit 출력 신호는 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)과 문턱값의 비교 결과에 따라 서로 다른 논리값을 갖는다. 예를 들어, 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)이 제1 문턱값(50%) 보다 클 때 HLL(100)이고, 제2 문턱값(60%) 보다 클 때 HHL(110)일 수 있다. 그리고 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)이 제3 문턱값(70%) 보다 클 때 HHH(111)일 수 있다.

게인 설정부(220)는 전압 측정부(210)로부터 검출된 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)이 미리 설정된 하나의 특정 문턱값 보다 클 때 게인(G)을 조정할 수 있다. 예를 들어, 게인 설정부(220)는 변화량(ΔELVDD)이 제2 문턱값(60%) 보다 클 때 게인 값을 디폴트 값 보다 낮은 값으로 조정하여 픽셀들의 피크 휘도를 제한할 수 있다. 이 경우, 게인 설정부(220)는 변화량(ΔELVDD)이 제1 문턱값(50%)과 제2 문턱값(60%) 사이의 값이면 게인 값을 디폴트 값으로 유지할 수 있다.

다른 실시예로, 게인 설정부(220)는 변화량(ΔELVDD)의 수준에 따라 게인의 조정폭을 다르게 설정할 수 있다. 예를 들어, 게인 설정부(220)는 변화량(ΔELVDD)이 제1 문턱값(50%) 보다 클 때 게인 값을 디폴트 값 대비 50% 수준으로 낮추고, 변화량(ΔELVDD)이 제2 문턱값(60%) 보다 더 커질 때 게인 값을 디폴트 값 대비 60% 수준으로 더 낮출 수 있다.

픽셀 휘도 조정부(230)는 게인 설정부(220)로부터 입력된 게인(G)을 입력 영상의 픽셀 데이터(DATAin)에 곱하여 픽셀의 휘도를 제어한다. 픽셀 휘도 조정부(230)로부터 출력된 픽셀 데이터(DATA)는 드라이브 IC(DIC)로 전송된다.

도 14는 본 발명의 제2 실시예에 따른 표시장치를 보여 주는 블록도이다. 도 14에서 도 1에 도시된 표시장치와 실질적으로 동일한 구성 요소에 대하여는 동일한 도면 부호를 붙이고, 그에 대한 상세한 설명을 생략한다.

도 14를 참조하면, 본 발명의 표시장치는 명암비 제어부(300)를 포함한다.

명암비 제어부(300)는 픽셀들에 인가되는 픽셀 구동 전압(ELVDD)의 변화량을 측정한 결과를 바탕으로 픽셀들의 명암비(Contrast ratio)를 조절하여 픽셀 어레이(AA) 상에서 재현된 영상의 화질을 개선할 수 있다. 명암비 제어부(300)는 전압 측정부와, 데이터 변조부를 포함한다. 전압 측정부는 픽셀 구동 전압(ELVDD)가 인가되는 전원 라인에 연결되어 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)을 검출한다. 전압 측정부는 전술한 제1 실시예의 그 것과 실질적으로 동일하게 구현될 수 있다. 따라서, 명암비 제어부(300)와 휘도 제어부(200)는 전압 측정부를 공유할 수 있다.

데이터 변조부는 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)에 따라 명암비를 강조할 필요가 있는 영상에서 명암비를 강조한다. APL이 낮은 영상일수록 명암비를 높이면 화질 향상 효과가 커진다. 명암비 제어부(300)의 데이터 변조부는 타이밍 콘트롤러(130)의 로직부에 추가될 수 있다.

도 15는 본 발명의 실시예에 따른 표시장치의 명암비 제어 방법을 보여 주는 순서도이다. 도 16은 명암비가 다른 감마 특성 커브들의 일 예를 보여 주는 도면이다.

도 15 및 도 16을 참조하면, 명암비 제어부(300)는 기울기, 곡률 등이 서로 다르게 설정된 둘 이상의 감마 특성 커브들(161, 162)이 설정된 룩업 테이블(Look-up table)을 포함한다. 감마 특성 커브는 x축의 입력 계조 대 y축의 출력 계조를 정의한다. 일 예로, 제2 감마 특성 커브(162)는 제1 감마 특성 커브(161)에 비하여 중간 계조 영역에서 기울기가 더 크게 설정되어 제1 감마 특성 커브(161)에 비하여 재현 영상의 명암비를 향상시킬 수 있다. 따라서, 제2 감마 특성 커브(162)의 명암비는 제1 감마 특성 커브(161)에 비하여 명암비가 크다.

픽셀들의 평균 휘도 즉, APL이 낮을수록 명암비가 향상되면 화질 개선 효과가 크다. 명암비 제어부(300)의 전압 측정부는 픽셀들에 인가되는 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)을 측정한다(S11). 명암비 제어부(300)의 데이터 변조부는 전원 입력 라인(PLin)에서 측정된 변화량(ΔELVDD)이 소정의 문턱값(TH) 보다 낮을 때 룩업 테이블에서 제2 감마 특성 커브(162)를 선택하여 입력 픽셀 데이터의 계조를 제2 감마 특성 커브(162)에 의해 정의된 계조값으로 변조한다. 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)이 문턱값(TH) 보다 낮은 영상은 APL이 낮은 저 휘도 영상이다. 따라서, 명암비 제어부9300)는 저 휘도 영상의 픽셀 데이터가 입력될 때 고 휘도 영상에 비하여 명암비를 높인다(S12 및 S13).

도 17은 본 발명의 제3 실시예에 따른 표시장치를 보여 주는 블록도이다.

도 17을 참조하면, 본 발명의 표시장치는 전원 제어부(400)를 포함한다. APL이 낮은 영상은 휘도가 전체적으로 낮은 영상이다. 예를 들어, AOD(Always on Display) 또는 별만 보이는 밤하늘 영상은 APL이 극히 낮은 영상이다. 이러한 영상에서 저전위 전원 전압(ELVSS)을 높이면 사용자가 인지하는 화질 저하 없이 발광 소자(OLED)에 흐르는 전류량을 줄여 표시장치의 소비 전력이 저감된다.

전원 제어부(400)는 픽셀들에

인가되는 픽셀 구동 전압(ELVDD)의 변화량을 측정한 결과를 바탕으로 어두운 영상에서 저전위 전원 전압(ELVSS)을 조절한다. 전원 제어부(300)는 전압 측정부와, ELVSS 제어부를 포함한다. 전압 측정부는 픽셀 구동 전압(ELVDD)가 인가되는 전원 라인에 연결되어 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)을 검출한다. 전압 측정부는 전술한 제1 실시예의 그 것과 실질적으로 동일하게 구현될 수 있다. 따라서, 전원 제어부(400)와 휘도 제어부(200)는 전압 측정부를 공유할 수 있다.

ELVSS 제어부는 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)이 미리 설정된 문턱값 보다 작은 어두운 영상에서 저전위 전원 전압(ELVSS)를 높이기 위한 제어 신호를 발생한다. 여기서, 문턱값은 아주 어두운 영상 예를 들면 APL=5%에 대응하는 값으로 설정될 수 있다. 전원부(150)는 ELVSS 제어부로부터의 제어 신호에 따라 문턱값 이상의 밝은 영상에서 저전위 전원 전압(ELVSS)을 디폴트 전압 레벨로 출력하는 반면, 문턱값 보다 낮은 어두운 영상에서 저전위 전압 전압(ELVSS)의 전압 레벨을 높인다.

도 18은 본 발명의 실시예에 따른 표시장치의 전원 제어 방법을 보여 주는 순서도이다. 도 19는 픽셀들에 인가되는 픽셀 구동 전압의 변화량에 따라 가변되는 저전위 전원 전압을 보여 주는 도면이다.

도 18 및 도 19를 참조하면, 전원 제어부(300)의 전압 측정부는 픽셀들에 인가되는 픽셀 구동 전압(ELVDD)의 변화량(ΔELVDD)을 측정한다(S21). 전원 제어부(400)의 ELVSS 제어부는 전원 입력 라인(PLin)에서 측정된 변화량(ΔELVDD)이 소정의 문턱값(TH) 보다 낮은 어두운 영상이 입력될 때 도 19에 도시된 바와 같이 전원부(150)를 제어하여 저전위 전원 전압(ELVSS)의 전압 레벨을 낮춘다(S22 및 S23). 이 경우, 저전위 전원 전압(ELVSS)의 급격한 변동으로 플리커(Flicker)가 보이지 않도록 저전위 전원 전압(ELVSS)의 전압은 미리 설정된 변화율 즉, 낮은 기울기로 변할 수 있다.

전술한 실시예들은 조합이 가능하며, 제어 대상에 따라 문턱값들이 서로 다른 값으로 설정될 수 있다.

이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100 : 표시패널 101 : 서브 픽셀(픽셀 회로)
110 : 데이터 구동부 112 : 디멀티플렉서
120, 121, 122 : 게이트 구동부 200: 휘도 제어부
210: 전압 측정부 220: 게인 설정부
230: 픽셀 휘도 조정부 300: 명암비 제어부
400: 전원 제어부

Claims

복수의 데이터 라인들과 복수의 게이트 라인들이 교차되고, 복수의 픽셀들에 픽셀 구동 전압을 공급하는 전원 라인이 배치된 표시패널;
상기 전원 라인에 연결된 전원 입력 라인이 배치된 인쇄 회로 보드; 및
상기 전원 입력 라인 상에서 상기 픽셀 구동 전압의 변화량을 검출하고, 상기 픽셀 구동 전압의 변화량을 바탕으로 상기 픽셀들의 휘도와 명암비 중 적어도 어느 하나를 제어하는 제어부를 포함하는 표시장치.
제 1 항에 있어서,
상기 인쇄 회로 보드는,
상기 전원 라인들이 공통으로 연결된 쇼팅바를 포함하고,
상기 전원 입력 라인은 상기 쇼팅바의 중앙에 연결된 표시장치.
제 2 항에 있어서,
상기 제어부는,
상기 전원 입력 라인에 연결되어 상기 전원 입력 라인에 인가되는 상기 픽셀 구동 전압의 변화량을 검출하는 전압 측정부를 포함하는 표시장치.
제 3 항에 있어서,
상기 전압 측정부는,
상기 전원 입력 라인에 연결되어 상기 픽셀 구동 전압을 조정하는 제1 전압 조정부;
상기 전압 조정부에 의해 조정된 전압을 증폭하여 상기 픽셀 구동 전압의 변화량을 검출하는 증폭기;
소정의 문턱값에 대응하는 기준 전압을 출력하는 제2 전압 조정부; 및
상기 증폭기의 출력 전압과 상기 기준 전압을 비교한 결과를 출력하는 비교기를 포함하는 표시장치.
제 4 항에 있어서,
상기 제어부는,
상기 픽셀 구동 전압의 변화량을 소정의 문턱값과 비교한 결과를 바탕으로 게인을 결정하고, 입력 픽셀 데이터에 상기 게인을 곱하여 상기 픽셀들의 휘도를 제어하는 데이터 변조부를 포함하고,
상기 데이터 변조부는,
상기 비교기의 출력 신호에 응답하여 상기 픽셀 구동 전압의 변화량이 상기 문턱값 보다 클 때 미리 설정된 게인을 조정하는 게인 설정부; 및
상기 게인을 입력 픽셀 데이터에 곱하여 상기 픽셀들의 휘도를 제어하는 픽셀 휘도 조정부를 포함하는 표시장치.
제 4 항에 있어서,
상기 전압 측정부는,
상기 전원 입력 라인에 연결되어 상기 픽셀 구동 전압을 조정하는 제1 전압 조정부;
상기 전압 조정부에 의해 조정된 전압을 증폭하여 상기 픽셀 구동 전압의 변화량을 검출하는 증폭기;
적어도 제1 및 제2 문턱값들을 포함한 다중 문턱값들에 대응하는 다중 기준 전압을 출력하는 제2 전압 조정부; 및
상기 증폭기의 출력 전압과 제1 기준 전압을 비교한 결과를 출력하는 제1 비교기; 및
상기 증폭기의 출력 전압과 상기 제2 기준 전압을 비교한 결과를 출력하는 제2 비교기를 포함하는 표시장치.
제 6 항에 있어서,
상기 데이터 변조부는,
상기 제1 및 제2 비교기들의 출력 신호에 응답하여 상기 픽셀 구동 전압의 변화량이 상기 제1 및 제2 문턱값들 중 적어도 어느 하나 보다 클 때 미리 설정된 게인을 조정하는 게인 설정부; 및
상기 게인을 입력 픽셀 데이터에 곱하여 상기 픽셀들의 휘도를 제어하는 픽셀 휘도 조정부를 포함하는 표시장치.
제 7 항에 있어서,
상기 게인 설정부는,
상기 픽셀 구동 전압의 변화량이 상기 제1 문턱값 보다 클 때 결정된 상기 게인의 조정폭을, 상기 픽셀 구동 전압의 변화량이 상기 제2 문턱값 보다 클 때 결정된 상기 게인의 조정폭과 다르게 설정하는 표시장치.
제 3 항에 있어서,
상기 제어부는,
상기 픽셀 구동 전압의 변화량을 소정의 문턱값과 비교한 결과를 바탕으로 명암비 강조 수준이 서로 다른 복수의 감마 특성 커브들 중 어느 하나를 선택하고, 입력 픽셀 데이터의 계조를 선택된 감마 특성 커브에 의해 정의된 계조로 변조하여 상기 픽셀들의 명암비를 제어하는 데이터 변조부를 더 포함하는 표시장치.
제 9 항에 있어서,
상기 데이터 변조부는,
상기 전원 입력 라인에서 검출된 상기 픽셀 구동 전압의 변화량이 소정의 문턱값 보다 낮을 때 상기 감마 특성 커브들 중에서 상기 명암비가 강조된 기울기를 갖는 감마 특성 커브를 선택하는 표시장치.
복수의 데이터 라인들과 복수의 게이트 라인들이 교차되고, 픽셀 구동 전압과 저전위 전원 전압이 공급되는 복수의 픽셀들, 및 상기 픽셀들에 상기 픽셀 구동 전압을 공급하는 전원 라인이 배치된 표시패널;
상기 전원 라인에 연결된 전원 입력 라인이 배치된 인쇄 회로 보드; 및
상기 전원 입력 라인 상에서 상기 픽셀 구동 전압의 변화량을 검출한 결과를 바탕으로 상기 저전위 전원 전압을 조절하는 전원 제어부를 포함하고,
상기 픽셀들 각각은,
상기 픽셀 구동 전압을 입력 받아 발광 소자를 구동하는 구동 소자를 포함하고,
상기 저전위 픽셀 구동 전압이 상기 발광 소자의 캐소드 전극에 인가되는 표시장치.
제 10 항에 있어서,
상기 인쇄 회로 보드는,
상기 전원 라인들이 공통으로 연결된 쇼팅바를 포함하고,
상기 전원 입력 라인은 상기 쇼팅바의 중앙에 연결된 표시장치.
제 12 항에 있어서,
상기 제어부는,
상기 전원 입력 라인에 연결되어 상기 전원 입력 라인에 인가되는 상기 픽셀 구동 전압의 변화량을 검출하는 전압 측정부를 포함하는 표시장치.
제 13 항에 있어서,
상기 전원 제어부는,
상기 픽셀 구동 전압의 변화량이 소정의 문턱값 보다 작을 때 상기 저전위 전원 전압을 높이는 표시장치.
제 13 항에 있어서,
상기 전원 입력 라인 상에서 측정된 상기 픽셀 구동 전압의 변화량을 바탕으로 상기 픽셀들의 휘도와 명암비 중 적어도 어느 하나를 제어하는 제어부를 포함하는 표시장치.
제 15 항에 있어서,
상기 제어부는,
상기 픽셀 구동 전압의 변화량을 소정의 문턱값과 비교한 결과를 바탕으로 게인을 결정하고, 입력 픽셀 데이터에 상기 게인을 곱하여 상기 픽셀들의 휘도를 제어하는 데이터 변조부를 포함하고,
상기 데이터 변조부는,
상기 비교기의 출력 신호에 응답하여 상기 픽셀 구동 전압의 변화량이 상기 문턱값 보다 클 때 미리 설정된 게인을 조정하는 게인 설정부; 및
상기 게인을 입력 픽셀 데이터에 곱하여 상기 픽셀들의 휘도를 제어하는 픽셀 휘도 조정부를 포함하는 표시장치.
제 15 항에 있어서,
상기 제어부는,
상기 픽셀 구동 전압의 변화량을 소정의 문턱값과 비교한 결과를 바탕으로 명암비 강조 수준이 서로 다른 복수의 감마 특성 커브들 중 어느 하나를 선택하고, 입력 픽셀 데이터의 계조를 선택된 감마 특성 커브에 의해 정의된 계조려 변조하여 상기 픽셀들의 명암비를 제어하는 데이터 변조부를 더 포함하는 표시장치.
복수의 데이터 라인들과 복수의 게이트 라인들이 교차되고, 복수의 픽셀들에 픽셀 구동 전압을 공급하는 전원 라인이 배치된 표시패널을 포함한 표시장치에 있어서,
상기 전원 라인에 연결된 전원 입력 라인 상에서 상기 픽셀 구동 전압의 변화량을 검출하는 단계; 및
상기 픽셀 구동 전압의 변화량을 바탕으로 상기 픽셀들의 휘도와 명암비 중 적어도 어느 하나를 제어하는 단계를 포함하는 표시장치의 구동 방법.
복수의 데이터 라인들과 복수의 게이트 라인들이 교차되고, 픽셀 구동 전압과 저전위 전원 전압이 공급되는 복수의 픽셀들, 및 상기 픽셀들에 상기 픽셀 구동 전압을 공급하는 전원 라인이 배치된 표시패널을 포함한 표시장치의 구동 방법에 있어서,
상기 전원 라인에 연결된 전원 입력 라인 상에서 상기 픽셀 구동 전압의 변화량을 검출하는 단계; 및
상기 픽셀 구동 전압의 변화량을 바탕으로 상기 저전위 전원 전압을 조절하는 단계를 포함하는 표시장치의 구동 방법.
제 19 항에 있어서,
상기 픽셀 구동 전압의 변화량을 바탕으로 상기 픽셀들의 휘도와 명암비 중 적어도 어느 하나를 제어하는 단계를 더 포함하는 표시장치의 구동 방법.