KR20220038990A - 표시장치 및 그의 제조방법 - Google Patents

표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR20220038990A
KR20220038990A KR1020200121507A KR20200121507A KR20220038990A KR 20220038990 A KR20220038990 A KR 20220038990A KR 1020200121507 A KR1020200121507 A KR 1020200121507A KR 20200121507 A KR20200121507 A KR 20200121507A KR 20220038990 A KR20220038990 A KR 20220038990A
Authority
KR
South Korea
Prior art keywords
sub
stack
layer
pixel
disposed
Prior art date
Application number
KR1020200121507A
Other languages
English (en)
Inventor
손영훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200121507A priority Critical patent/KR20220038990A/ko
Publication of KR20220038990A publication Critical patent/KR20220038990A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H01L27/3218—
    • H01L27/322—
    • H01L27/3246—
    • H01L27/3272—
    • H01L51/5246—
    • H01L51/5278—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2227/323—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 예시는 복수의 서브화소영역에 각각 배치되는 복수의 제 1 전극, 복수의 서브화소영역 중 제 1 서브화소영역에 배치되는 제 1 스택, 복수의 서브화소영역 중 제 1 서브화소영역을 제외한 나머지 서브화소영역의 가장자리에 배치되는 파티션, 제 1 서브화소영역의 제 1 스택을 덮고 파티션에 의해 분리되며 복수의 서브화소영역에 배치되는 중간층, 제 1 색상과 상이한 제 2 색상에 대응하는 제 2 발광층을 포함하고 중간층 상의 복수의 서브화소영역에 배치되는 제 2 스택, 및 제 2 스택 상의 복수의 서브화소영역에 배치되는 제 2 전극을 포함하는 표시장치를 제공한다. 이와 같이, 중간층은 복수의 서브화소영역에 대응하도록 배치된다. 이로써, 중간층에 대한 패터닝이 불필요하므로, 중간층이 식각재료에 노출되지 않을 수 있다. 그로 인해, 제 1 스택, 중간층 및 제 2 스택을 포함한 유기재료 구조물의 특성 저하가 방지될 수 있다.

Description

표시장치 및 그의 제조방법{DISPLAY APPARATUS AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 유기재료를 포함하는 표시장치 및 그의 제조방법에 관한 것이다.
표시장치는 TV, 휴대폰, 노트북 및 태블릿 등과 같은 다양한 전자기기에 적용된다. 이를 위해, 표시장치의 박형화, 경량화 및 저소비전력화 등을 개발시키기 위한 연구가 계속되고 있다.
표시장치는 액정표시장치(Liquid Crystal Display device: LCD), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기습윤표시장치(Electro-Wetting Display device: EWD) 및 전계발광표시장치(Electro-Luminescence Display Device: ELDD) 등을 예로 들 수 있다.
유기발광표시장치는 영상이 표시되는 표시영역에 배열되는 복수의 서브화소영역과 복수의 서브화소영역에 대응한 복수의 유기발광소자를 포함한다. 유기발광소자는 스스로 발광하는 자발광소자이므로, 유기발광표시장치는 액정표시장치에 비해 응답속도가 빠르고, 발광효율, 휘도 및 시야각이 크며, 명암비 및 색재현율이 우수한 장점이 있다.
한편, 유기발광소자는 유기재료로 이루어진 유기재료 구조물을 포함한다. 유기재료 구조물은 어느 하나의 색상에 대응한 발광층을 각각 포함하는 적어도 하나의 스택으로 이루어질 수 있다.
각 색상의 유기재료 구조물이 각 색상에 대응한 서브화소영역에 배치되기 위해, 각 색상의 서브화소영역에 대응한 미세개구부를 포함하는 FMM(Fine Metal Mask)가 이용될 수 있다. 이러한 FMM은 처짐 불량으로 인해 대면적 표시장치의 제조에 적용되기 어려운 문제점이 있다.
또는, 대면적 표시장치의 제조 시, 각 색상의 유기재료 구조물이 각 색상에 대응한 서브화소영역에 배치되기 위해, 각 색상의 서브화소영역에 대응한 포토마스크를 배치한 상태에서 유기재료에 대한 식각이 실시될 수 있다. 이 경우, 유기재료가 식각재료에 노출되므로, 유기재료의 특성이 저하되고 표시장치의 수명이 저하되는 문제점이 있다.
본 발명은 대면적에 용이하게 적용될 수 있으면서도 유기재료의 특성 저하를 방지할 수 있는 구조의 표시장치 및 그의 제조방법을 제공하기 위한 것이다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
본 발명의 일 예시는 복수의 서브화소영역에 각각 배치되는 복수의 제 1 전극, 복수의 서브화소영역 중 제 1 서브화소영역에 배치되는 제 1 스택, 복수의 서브화소영역 중 제 1 서브화소영역을 제외한 나머지 서브화소영역의 가장자리에 배치되는 파티션, 제 1 서브화소영역의 제 1 스택을 덮고 파티션에 의해 분리되며 복수의 서브화소영역에 배치되는 중간층, 제 1 색상과 상이한 제 2 색상에 대응하는 제 2 발광층을 포함하고 중간층 상의 복수의 서브화소영역에 배치되는 제 2 스택, 및 제 2 스택 상의 복수의 서브화소영역에 배치되는 제 2 전극을 포함하는 표시장치를 제공한다.
이와 같이, 중간층은 복수의 서브화소영역에 대응하도록 배치된다. 이로써, 중간층에 대한 패터닝이 불필요하므로, 중간층이 식각재료에 노출되지 않을 수 있다. 그로 인해, 제 1 스택, 중간층 및 제 2 스택을 포함한 유기재료 구조물의 특성 저하가 방지될 수 있다.
더불어, 중간층이 나머지 서브화소영역의 가장자리에 배치된 파티션으로 분리됨으로써, 중간층을 통한 누설전류가 방지될 수 있다.
본 발명의 다른 일 예시는 복수의 서브화소영역 중 제 1 서브화소영역을 제외한 나머지 서브화소영역의 제 1 전극 상에 배치되는 버퍼스택을 더 포함하는 표시장치를 제공한다.
이러한 버퍼스택으로 인해, 제 1 서브화소영역과 나머지 서브화소영역 사이의 경계에서 제 2 전극의 단차가 완화될 수 있다.
본 발명의 일 예시는 복수의 서브화소영역에 각각 대응하는 복수의 제 1 전극을 배치하는 단계, 복수의 서브화소영역의 외부영역에 대응하는 뱅크를 배치하는 단계, 복수의 서브화소영역 중 제 1 색상에 대응한 제 1 서브화소영역을 제외한 나머지 서브화소영역에 각각 대응하고 나머지 서브화소영역의 제 1 전극을 덮는 차단패턴층을 배치하는 단계, 제 1 서브화소영역의 제 1 전극과 차단패턴층을 덮는 제 1 적층구조물을 마련하여 제 1 서브화소영역의 제 1 전극 상에 제 1 스택을 배치하는 단계, 차단패턴층을 제거하여 잔류된 제 1 적층구조물로 이루어지는 파티션을 배치하는 단계, 제 1 서브화소영역의 제 1 스택을 덮는 제 2 적층구조물을 마련하여 복수의 서브화소영역에 대응한 중간층을 배치하는 단계, 중간층을 덮는 제 3 적층구조물을 마련하여 복수의 서브화소영역에 대응한 제 2 스택을 배치하는 단계, 및 제 2 스택을 덮고 복수의 서브화소영역에 대응한 제 2 전극을 배치하는 단계를 포함하는 표시장치의 제조방법을 더 제공한다.
차단패턴층을 제거하는 단계에서, 차단패턴층을 제거하기 위한 식각재료는 물(H2O)을 포함할 수 있다.
이와 같이, 차단패턴층을 제거하는 단계 이후에, 중간층을 배치하는 단계가 실시됨으로써, 중간층이 차단패턴층의 제거를 위한 식각재료에 노출되지 않을 수 있다. 일 예로, 금속재료로 도핑된 유기재료로 이루어진 중간층이 차단패턴층의 제거를 위한 식각재료인 물에 노출되어 용이하게 산화되는 것이 방지될 수 있다.
또한, 금속재료의 도펀트를 포함하지 않는 제 1 스택은 차단패턴층의 제거를 위한 식각재료인 물에 노출되더라도 특성이 저하되지 않을 수 있다.
따라서, 중간층의 손상 및 수명 저하가 방지될 수 있으므로, 제 1 스택, 중간층 및 제 2 스택을 포함한 유기재료 구조물의 특성 저하가 방지될 수 있다.
본 발명의 각 실시예에 따르면, 복수의 서브화소영역 중 제 1 색상에 대응하는 제 1 서브화소영역을 제외한 나머지 서브화소영역 각각에 대응한 차단패턴층을 이용하여, 제 1 스택이 제 1 색상에 대응한 제 1 서브화소영역에 배치된다. 그리고, 차단패턴층이 제거된 후, 중간층 및 제 2 스택이 복수의 서브화소영역에 배치된다.
이와 같이, 차단패턴층이 제거된 후에 중간층이 배치됨에 따라, 중간층은 차단패턴층의 제거를 위한 식각재료에 노출되지 않는다. 그러므로, 금속재료의 도펀트를 포함한 유기재료로 이루어진 중간층이 차단패턴층의 제거를 위한 식각재료로 인해 용이하게 산화되는 것이 방지될 수 있다.
더불어, 차단패턴층의 제거를 위한 식각재료가 물로 이루어지는 경우, 금속재료의 도펀트를 포함하지 않는 제 1 스택의 특성은 차단패턴층의 제거를 위한 식각재료에 노출되는 것에 영향을 받지 않을 수 있다.
따라서, 제 1 스택, 중간층 및 제 2 스택을 포함한 유기재료 구조물의 특성 저하가 방지될 수 있다.
또한, 제 1 스택을 제 1 서브화소영역에 배치하는 데에 FMM이 이용되지 않으므로, 본 발명의 각 실시예에 따른 표시장치의 제조방법은 대면적에 용이하게 적용될 수 있다.
또한, 본 발명의 각 실시예에 따른 표시장치는 복수의 서브화소영역 중 제 1 색상에 대응한 제 1 서브화소영역을 제외한 나머지 서브화소영역의 가장자리에 대응하는 파티션을 포함한다. 이러한 파티션은 복수의 서브화소영역에 배치된 중간층을 분리시킨다. 이와 같이, 중간층이 파티션에 의해 분리되므로, 서브화소영역 별로 패터닝되지 않더라도 중간층에 의한 누설전류가 방지될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 나타낸 도면이다.
도 2는 도 1의 서브화소영역에 대응한 등가회로의 일 예시를 나타낸 도면이다.
도 3은 도 2의 구동 박막트랜지스터 및 유기발광소자의 일 예시를 나타낸 도면이다.
도 4는 도 1의 표시영역 중 일부에 배치된 파티션을 나타낸 도면이다.
도 5는 본 발명의 제 1 실시예에 따른 도 4의 I-I'에 대한 일 예시를 나타낸 도면이다.
도 6은 본 발명의 제 1 실시예에 따른 표시장치의 제조방법을 나타낸 도면이다.
도 7 내지 도 16은 도 6의 각 단계에 대응한 공정도이다.
도 17은 본 발명의 제 2 실시예에 따른 도 4의 I-I'에 대한 일 예시를 나타낸 도면이다.
도 18은 본 발명의 제 2 실시예에 따른 표시장치의 제조방법을 나타낸 도면이다.
도 19 내지 도 27은 도 18의 각 단계에 대응한 공정도이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
또한 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 상기 구성요소들은 서로 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있는 것으로 이해되어야 할 것이다.
이하, 본 발명의 각 실시예에 따른 표시장치 및 그의 제조방법에 대하여 첨부한 도면을 참고로 하여 설명한다.
먼저, 도 1, 도 2 및 도 3을 참조하여, 본 발명의 일 실시예에 따른 표시장치에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 나타낸 도면이다. 도 2는 도 1의 서브화소영역에 대응한 등가회로의 일 예시를 나타낸 도면이다. 도 3은 도 2의 구동 박막트랜지스터 및 유기발광소자의 일 예시를 나타낸 도면이다.
도 1에 도시한 바와 같이, 본 발명의 일 실시예에 따른 표시장치는 영상이 표시되는 표시영역(AA; Active Area)을 포함한 표시패널(10), 및 표시패널(10)의 신호배선들(11, 12)에 신호를 공급하는 패널구동부(GD, DD, TC)를 포함한다.
표시패널(10)은 영상이 표시되는 표시영역(10)을 포함하고, 표시영역(10)에 배치되는 복수의 서브화소영역(SPA; Sub-Pixel Area)을 정의한다.
복수의 서브화소영역(SPA) 각각은 어느 하나의 색상에 대응한 광을 방출한다.
복수의 서브화소영역(SPA) 중 상호 이웃한 둘 이상의 서브화소영역(SPA)은 어느 하나의 단위화소영역을 이룰 수 있다.
어느 하나의 단위화소영역에 포함되고 상호 이웃한 둘 이상의 서브화소영역은 둘 이상의 색상에 대응한다. 이로써, 각 단위화소영역에 포함된 둘 이상의 서브화소영역에서 방출되는 색상의 조합에 의해, 각 단위화소영역은 다양한 컬러의 광을 표시할 수 있다. 여기서, 둘 이상의 색상은 적색, 녹색 및 청색을 포함할 수 있다. 또는, 둘 이상의 색상은 백색을 더 포함할 수 있다.
표시패널(10)은 각 서브화소영역(SPA)의 구동을 위한 신호들을 공급하는 신호배선들(11, 12)을 포함한다.
일 예로, 표시패널(10)은 스캔신호(SCAN)를 공급하는 게이트라인(11) 및 데이터신호(VDATA)를 공급하는 데이터라인(12)을 포함할 수 있다.
또한, 도 1에 도시되지 않았으나, 표시패널(10)이 각 서브화소영역에 대응한 발광소자를 포함하는 경우, 표시패널(10)은 발광소자의 구동을 위한 제 1 및 제 2 구동전원(VDD, VSS)을 공급하는 제 1 및 제 2 구동전원라인(도 2의 13, 14)을 더 포함할 수 있다.
표시패널(10)의 신호배선들(11, 12)을 구동하는 패널구동부는 게이트구동부(GD; Gate Driver), 데이터구동부(DD; Data Driver) 및 타이밍 컨트롤러(TC; Timing Controller)를 포함한다.
타이밍 콘트롤러(TC)는 외부로부터 입력되는 디지털 비디오 데이터(RGB)를 표시패널(10)의 해상도에 맞게 재정렬하고, 재정렬된 디지털 비디오 데이터(RGB')를 데이터구동부(DD)에 공급한다.
타이밍 컨트롤러(TC)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DES) 등의 타이밍 신호들에 기초하여 데이터구동부(DD)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트구동부(GD)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 공급한다.
게이트구동부(GD)는 게이트 제어신호(GDC)에 기초하여 일 프레임기간 동안 복수의 수평라인에 대응한 복수의 게이트라인(11)에 순차적으로 스캔신호(SCAN)를 공급한다. 각 수평라인은 복수의 서브화소영역(SPA) 중 제 1 방향(도 1의 수평방향)으로 나란하게 배열된 서브화소영역(SPA)들로 이루어진다.
게이트구동부(GD)는 일 프레임기간 중 각 수평라인에 대응한 각 수평기간 동안 각 수평라인에 대응한 게이트라인(11)에 스캔신호(SCAN)를 공급한다.
데이터구동부(DD)는 데이터 제어신호(DDC)에 기초하여 재정렬된 디지털 비디오 데이터(RGB')를 아날로그 데이터전압으로 변환한다. 데이터구동부(DD)는 재정렬된 디지털 비디오 데이터(RGB')에 기초하여 각 수평기간 동안 표시패널(10)의 스캔신호(SCAN)가 공급되는 수평라인의 서브화소영역(SPA)들에 각각 대응하는 데이터신호(VDATA)를 데이터라인(12)에 공급한다.
도 2에 도시된 바와 같이, 각 서브화소영역(SPA)은 유기발광소자(OLED)와, 유기발광소자(OLED)에 구동신호를 공급하는 소자구동회로(DC; Driving Circuit)를 포함할 수 있다. 소자구동회로(DC)는 구동 박막트랜지스터(DT), 스위칭 박막트랜지스터(ST) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 다만 이는 단지 예시일 뿐이며, 각 서브화소영역(SPA)은 소자구동회로(DC)와 함께 구동 박막트랜지스터(DT) 및 유기발광소자(OLED) 중 적어도 하나의 열화를 보상하기 위한 보상회로(미도시)를 더 포함할 수 있다. 보상회로는 센싱 또는 기준전원(미도시)의 공급을 위한 적어도 하나의 박막트랜지스터를 포함할 수 있다.
유기발광소자(OLED)는 제 1 및 제 2 전극(예를 들면, 애노드전극 및 캐소드전극)과, 제 1 및 제 2 전극 사이에 배치되고 유기재료 구조물을 포함한다. 유기재료 구조물은 제 1 및 제 2 전극 사이의 구동전류에 따라 광을 방출한다. 유기재료 구조물은 둘 이상의 발광층을 포함하는 다중스택구조일 수 있다.
구동 박막트랜지스터(DT; Driving Transistor)는 제 1 구동전원(VDD)을 공급하는 제 1 구동전원라인(13)과 제 1 구동전원(VDD)보다 낮은 전위의 제 2 구동전원(VSS)을 공급하는 제 2 구동전원라인(14) 사이에, 유기발광소자(OLED)와 직렬로 배치된다.
스위칭 박막트랜지스터(ST; Switching Transistor)는 각 서브화소영역(SPA)의 데이터신호(VDATA)를 공급하는 데이터라인(12)과 구동 박막트랜지스터(DT)의 게이트전극 사이에 배치된다.
스토리지 커패시터(Cst)는 제 1 노드(ND1) 및 제 2 노드(ND2) 사이에 배치된다. 제 1 노드(ND1)는 스위칭 박막트랜지스터(ST)와 구동 박막트랜지스터(DT)의 게이트전극 사이의 접점이다. 제 2 노드(ND2)는 구동 박막트랜지스터(DT)와 유기발광소자(OLED) 사이의 접점이다.
이러한 소자구동회로(DC)에 있어서, 스위칭 박막트랜지스터(ST)는 게이트라인(11)의 스캔신호(SCAN)에 기초하여 턴온된다. 턴온된 스위칭 박막트랜지스터(ST)를 통해 데이터라인(12)의 데이터신호(VDATA)가 제 1 노드(ND1)에 연결된 구동 박막트랜지스터(DT)의 게이트전극 및 스토리지 커패시터(Cst)에 공급된다.
스토리지 커패시터(Cst)는 제 1 노드(ND1)에 공급된 데이터신호(VDATA)로 충전된다.
구동 박막트랜지스터(DT)는 제 1 노드(ND1)에 공급된 데이터신호(VDATA) 및 스토리지 커패시터(Cst)의 충전전압에 기초하여 턴온된다. 이때, 턴온된 구동 박막트랜지스터(DT)에 의해, 데이터신호(VDATA)에 대응하는 구동전류가 제 2 노드(ND2), 즉 유기발광소자(OLED)에 공급된다.
도 3에 도시된 바와 같이, 표시패널(10)은 소정 방향으로 상호 나란하게 배치되는 제 1, 제 2 및 제 3 서브화소영역(SPA1, SPA2, SPA3)을 포함할 수 있다. 이하에서 설명의 편의를 위해, 제 1 서브화소영역(SPA1)은 청색에 대응하고, 제 2 서브화소영역(SPA2)은 적색에 대응하며, 제 3 서브화소영역(SPA3)은 녹색에 대응하는 것으로 가정한다.
표시패널(10)은 복수의 박막트랜지스터(도 2의 DT, ST)를 포함하는 트랜지스터 어레이 기판(110), 트랜지스터 어레이 기판(110) 상에 배치되고 복수의 서브화소영역(SPA1, SPA2, SPA3)에 대응한 복수의 유기발광소자(OLED)를 포함하는 소자 어레이(120), 및 소자 어레이(120)를 덮는 봉지막(130)을 포함한다. 그리고, 표시패널(10)은 봉지막(130) 상에 배치되는 컬러필터(140)를 더 포함할 수 있다.
컬러필터(140)는 제 1 서브화소영역(SPA1)에 대응하는 제 1 컬러필터(141), 제 2 서브화소영역(SPA2)에 대응하는 제 2 컬러필터(142), 및 제 3 서브화소영역(SPA3)에 대응하는 제 3 컬러필터(143)를 포함할 수 있다.
제 1 컬러필터(141)는 청색 파장대역의 광을 투과하고, 청색 파장대역을 제외한 나머지 파장대역의 광을 흡수하는 재료로 이루어질 수 있다.
제 2 컬러필터(142)는 적색 파장대역의 광을 투과하고, 적색 파장대역을 제외한 나머지 파장대역의 광을 흡수하는 재료로 이루어질 수 있다.
제 3 컬러필터(143)는 녹색 파장대역의 광을 투과하고, 녹색 파장대역을 제외한 나머지 파장대역의 광을 흡수하는 재료로 이루어질 수 있다.
트랜지스터 어레이 기판(110)은 복수의 서브화소영역(SPA)이 배열된 표시영역(AA)을 포함하는 베이스기판(111)과, 베이스기판(111) 상의 복수의 서브화소영역(SPA1, SPA2, SPA3)에 배치되는 복수의 구동 박막트랜지스터(DT)를 포함할 수 있다. 그리고, 트랜지스터 어레이 기판(110)은 구동 박막트랜지스터(DT)를 평탄하게 덮는 평탄화막(115)을 더 포함할 수 있다.
베이스기판(111)은 평판의 절연재료로 이루어질 수 있다. 일 예로, 베이스기판(111)은 유리 또는 플라스틱으로 이루어질 수 있다.
구동 박막트랜지스터(DT)는 베이스기판(111)을 덮는 버퍼막(112) 상에 배치되는 액티브층(ACT; Active layer), 액티브층(ACT)의 채널영역 상에 배치되는 게이트절연층(113), 게이트절연층(113) 상에 배치되는 게이트전극(GE; Gate Electrode), 버퍼막(112)과 액티브층(ACT)과 게이트전극(GE)을 덮는 층간절연막(114) 상에 배치되고 액티브층(ACT)의 소스영역에 연결되는 소스전극(SE; Source Electrode), 및 층간절연막(114) 상에 배치되고 액티브층(ACT)의 드레인영역에 연결되는 드레인전극(DE; Drain Electrode)을 포함할 수 있다.
버퍼막(112)은 질화실리콘(SiNx) 및 산화실리콘(SiOy) 등과 같이 액티브층(ACT)의 점착에 용이한 절연재료로 이루어질 수 있다. 버퍼막(112)은 액티브층(ACT)의 고정에 도움을 줄 뿐만 아니라, 베이스기판(111)을 통한 수분 또는 산소의 침투를 차단하고 베이스기판(111)의 결함이 베이스기판(111) 상의 절연막들(114, 115)에 이어지는 것을 차단할 수 있다. 다만, 베이스기판(111)의 재료에 따라, 버퍼막(112)은 박막트랜지스터 어레이 기판(110)에서 생략될 수도 있다.
액티브층(ACT)은 실리콘반도체 또는 산화물반도체로 이루어질 수 있다.
더불어, 도 3에 도시되지 않았으나, 박막트랜지스터 어레이 기판(110)은 스위칭 박막트랜지스터(도 2의 ST), 스위칭 박막트랜지스터(ST)의 게이트전극에 연결되는 게이트라인(도 1의 11), 스위칭 박막트랜지스터(ST)의 소스전극 및 드레인전극 중 어느 하나에 연결되는 데이터라인(도 1의 12)을 더 포함할 수 있다.
게이트라인(11)은 구동 박막트랜지스터(DT)의 게이트전극(GE)과 마찬가지로, 게이트절연막(113) 상에 배치될 수 있다.
데이터라인(12)은 구동 박막트랜지스터(DT)의 소스전극(SE) 및 드레인전극(DE)과 마찬가지로, 층간절연막(114) 상에 배치될 수 있다.
층간절연막(114)은 버퍼막(112) 상에 배치되고 액티브층(ACT) 및 게이트전극(GE)을 평평하게 덮는다. 층간절연막(114)은 유기절연재료 및 무기절연재료 중 어느 하나 또는 둘 이상의 절연재료가 적층된 구조로 이루어질 수 있다. 무기절연재료의 예로는 질화실리콘(SiNx) 및 산화실리콘(SiOy) 등을 들 수 있다. 유기절연재료의 예로는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등을 들 수 있다.
평탄화막(115) 또한, 층간절연막(114)과 마찬가지로, 유기절연재료 및 무기절연재료 중 어느 하나 또는 둘 이상의 절연재료가 적층된 구조로 이루어질 수 있다.
소자 어레이(120)는 트랜지스터 어레이 기판(110)의 평탄화막(115) 상에 배치되고, 복수의 서브화소영역(SPA1, SPA2, SPA3)에 대응하는 복수의 유기발광소자(OLED)를 포함할 수 있다.
각 유기발광소자(OLED)는 상호 대향하는 제 1 및 제 2 전극(121, 122)과, 제 1 및 제 2 전극(121, 122) 사이에 배치되는 유기재료 구조물(123)을 포함할 수 있다.
소자 어레이(120)는 기판(110) 상의 복수의 서브화소영역(SPA1, SPA2, SPA3)에 각각 배치되는 복수의 제 1 전극(121), 복수의 서브화소영역(SPA1, SPA2, SPA3) 각각의 외부영역에 대응되고 제 1 전극(121)의 가장자리를 덮는 뱅크(124), 제 1 전극(121) 및 뱅크(124) 상에 배치되는 유기재료 구조물(123), 및 유기재료 구조물(123) 상에 배치되고 복수의 서브화소영역에 대응하는 제 2 전극(122)을 포함할 수 있다.
유기재료 구조물(123)은 발광층(211, 221)을 각각 포함하는 적어도 하나의 스택(210, 220) 및 스택(210, 220) 사이에 배치된 중간층(230)을 포함하는 다중스택구조로 이루어질 수 있다. 각 스택(210, 220)은 발광층(211, 221)을 포함한다.
복수의 서브화소영역(SPA) 중 청색광에 대응하는 제 1 서브화소영역(SPA1)에는 청색에 대응한 제 1 발광층(211)을 포함하는 제 1 스택(210)이 배치된다. 그리고, 복수의 서브화소영역(SPA) 중 청색광에 대응하는 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3)에는 적색에 대응한 제 2 발광층(221)을 포함하는 제 2 스택(220)이 배치된다.
본 발명의 일 실시예에 따르면, 제 2 스택(220)은 복수의 서브화소영역(SPA) 중 청색광에 대응하는 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3)뿐만 아니라 제 1 서브화소영역(SPA1)에도 배치된다.
또한, 본 발명의 다른 일 실시예에 따르면, 복수의 서브화소영역(SPA) 중 청색광에 대응하는 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3)에는 제 1 스택(210)이 배치되지 않는 대신 버퍼스택이 배치될 수 있다.
예시적으로, 제 1 스택(210)은 청색광을 방출하는 제 1 발광층(211), 제 1 전극(121)으로부터의 정공을 제 1 발광층(211)에 전달하는 제 1 정공수송층(212)을 포함할 수 있다.
또한, 제 1 스택(210)은 제 1 발광층(211)과 제 1 전극(121) 사이의 전자 이동을 차단하는 제 1 전자차단층(213), 및 중간층(230)과 제 1 발광층(211) 사이의 정공 이동을 차단하는 제 1 정공차단층(214)을 더 포함할 수 있다.
즉, 제 1 스택(210)은 제 1 전극(121) 상에 배치되는 제 1 정공수송층(212), 제 1 정공수송층(212)과 제 1 발광층(211) 사이에 배치되는 제 1 전자차단층(213), 제 1 발광층(211), 및 제 1 발광층(211) 상에 배치되는 제 1 정공차단층(214)을 포함할 수 있다.
제 2 스택(220)은 적색의 파장대역과 녹색의 파장대역 사이의 파장대역의 광을 방출하는 제 2 발광층(221), 중간층(230)으로부터의 정공을 제 2 발광층(221)에 전달하는 제 2 정공수송층(222), 및 제 2 전극(122)으로부터의 전자를 제 2 발광층(221)에 전달하는 전자수송층(223)을 포함할 수 있다.
그리고, 제 2 스택(220)은 제 2 발광층(221)과 중간층(230) 사이의 전자 이동을 차단하는 제 2 전자차단층(224), 및 제 2 발광층(221)과 제 2 전극(122) 사이의 정공 이동을 차단하는 제 2 정공차단층(225)을 더 포함할 수 있다.
즉, 제 2 스택(220)은 제 2 발광층(221), 중간층(230) 상에 배치되는 제 2 정공수송층(222), 제 2 정공수송층(222)과 제 2 발광층(221) 사이에 배치되는 제 2 전자차단층(224), 제 2 발광층(221)과 제 2 전극(122) 사이에 배치되는 전자수송층(223), 및 제 2 발광층(221)과 전자수송층(223) 사이에 배치되는 제 2 정공차단층(225)을 포함할 수 있다.
중간층(230)은 제 1 스택(210)에 마주하고 제 1 도펀트를 포함하는 제 1 전하생성층(231), 및 제 2 스택(220)에 마주하고 제 1 도펀트와 상이한 제 2 도펀트를 포함하는 제 2 전하생성층(232)를 포함할 수 있다.
제 1 전하생성층(231)은 제 2 전극(122)을 대신하여 제 1 스택(210)에 전자를 공급한다.
제 2 전하생성층(232)은 제 1 전극(121)을 대신하여 제 2 스택(220)에 정공을 공급한다.
제 1 스택(210)의 제 1 발광층(211)은 제 1 전극(121)으로부터 전달된 정공과 중간층(230)으로부터 전달된 전자의 결합으로 이루어진 전자-정공쌍에 의한 광을 방출한다.
그리고, 제 2 스택(220)의 제 2 발광층(221)은 중간층(230)으로부터 전달된 정공과 제 2 전극(122)으로부터 전달된 전자의 결합으로 이루어진 전자-정공쌍에 의해 제 2 발광층(221)에서 광이 방출될 수 있다.
한편, 중간층(230)은 복수의 서브화소영역(SPA)에 배치되고, 파티션(미도시)에 의해 분리된다.
파티션은 복수의 서브화소영역(SPA) 중 청색에 대응하는 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3) 각각의 가장자리에 배치되고, 제 1 스택(210)과 동일한 재료로 이루어진다.
파티션은 중간층(230)뿐만 아니라, 중간층(230) 상에 배치된 제 2 스택(220)의 일부를 더 분리시킬 수 있다. 또는, 파티션은 중간층(230) 및 제 2 스택(220)과 함께, 제 2 전극(122)의 일부를 더 분리시킬 수 있다.
본 발명의 각 실시예에 따른 유기재료 구조물(123)에 대해서는 이하에서 상세히 설명한다.
봉지막(130)은 두께 및 재료가 상이한 복수의 절연막이 적층된 구조로 이루어질 수 있다. 봉지막(130)은 수분 또는 산소가 유기재료 구조물(123)로 침투되는 것을 방지하고, 트랜지스터 어레이 기판(110) 및 소자 어레이(120)을 전기적 및 물리적으로 보호하기 위한 것이다. 이러한 봉지막(130)에 의해 유기발광소자의 용이한 열화가 방지될 수 있다.
도 4는 도 1의 표시영역 중 일부에 배치된 파티션을 나타낸 도면이다.
앞서 언급한 바와 같이, 본 발명의 일 실시예에 따른 표시장치(10)는 표시영역(AA)에 배치된 복수의 서브화소영역(SPA1, SPA2, SPA3)에 각각 대응하는 복수의 제 1 전극(121)을 포함한다.
그리고, 도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 표시장치(10)는 표시영역(AA)에 배치된 복수의 서브화소영역(SPA) 중 제 1 색상에 대응한 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3)의 가장자리에 배치되는 파티션(250)을 더 포함한다.
즉, 파티션(250)은 복수의 서브화소영역(SPA) 중 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3) 각각의 외부영역에 배치되고, 나머지 서브화소영역(SPA2, SPA3) 각각의 가장자리에 대응된다. 일 예로, 파티션(250)은 나머지 서브화소영역(SPA2, SPA3) 각각의 가장자리를 둘러싸는 장벽 형태로 이루어질 수 있다.
도 5는 본 발명의 제 1 실시예에 따른 도 4의 I-I'에 대한 일 예시를 나타낸 도면이다.
도 5에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 표시장치의 표시패널(10)은 복수의 서브화소영역(SPA1, SPA2, SPA3)을 포함하는 기판(110), 기판(110) 상의 복수의 서브화소영역(SPA1, SPA2, SPA3)에 각각 배치되는 복수의 제 1 전극(121), 제 1 색상에 대응한 제 1 발광층(211)을 포함하고 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 색상에 대응하는 제 1 서브화소영역(SPA1)에 배치되는 제 1 스택(210), 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3)의 가장자리에 배치되는 파티션(250), 제 1 색상과 상이한 제 2 색상에 대응하는 제 2 발광층(221)을 포함하고 복수의 서브화소영역(SPA1, SPA2, SPA3)에 배치되는 제 2 스택(220), 및 제 2 스택(220) 상에 배치되는 제 2 전극(122)을 포함한다.
표시패널(10)은 기판(110) 상에 배치되고 복수의 서브화소영역(SPA1, SPA2, SPA3) 각각의 외부영역에 대응되는 뱅크(124)를 더 포함할 수 있다.
또한, 표시패널(10)은 제 2 전극(122) 상에 배치되는 봉지막(130), 및 봉지막(140) 상에 배치되는 컬러필터(140)를 더 포함할 수 있다.
더불어, 표시패널(10)은 제 2 스택(220) 아래에 배치되는 중간층(230)을 더 포함할 수 있다.
기판(110)은 복수의 서브화소영역(SPA1, SPA2, SPA3)에 각각 대응한 구동 박막트랜지스터(DT)를 포함하는 박막트랜지스터 어레이 기판일 수 있다.
제 1 전극(121)은 기판(110) 상에 배치되고 각 서브화소영역(SPA1, SPA2, SPA3)에 대응된다. 일 예로, 제 1 전극(121)은 투광성 도전재료를 포함하는 구조로 이루어질 수 있다.
뱅크(124)는 복수의 제 1 전극(121) 각각의 가장자리를 덮는다.
제 2 전극(122)은 제 1 전극(121)에 대향하고 복수의 서브화소영역(SPA1, SPA2, SPA3)에 대응된다.
제 1 전극(121)과 제 2 전극(122) 사이에는 유기재료 구조물(123)이 배치된다.
복수의 서브화소영역(SPA1, SPA2, SPA3) 각각에 대응한 유기재료 구조물(123)은 적어도 중간층(230)과 제 2 스택(220)을 포함한다.
구체적으로, 제 1 스택(210)은 제 1 색상에 대응한 제 1 발광층(211)을 포함하고, 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 색상에 대응한 제 1 서브화소영역(SPA1)의 제 1 전극(121) 상에 배치된다.
제 1 스택(210)은 제 1 전극(121) 상에 배치되는 제 1 정공수송층(212), 제 1 정공수송층(212)과 제 1 발광층(211) 사이에 배치되는 제 1 전자차단층(213), 제 1 발광층(211), 및 제 1 발광층(211) 상에 배치되는 제 1 정공차단층(214)을 포함할 수 있다.
파티션(124)은 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3) 각각의 외부영역에 배치된다. 즉, 파티션(124)은 뱅크(124) 상에 배치되고 나머지 서브화소영역(SPA2, SPA3) 각각의 가장자리에 대응된다.
파티션(125)은 제 1 스택(210)과 동일한 재료로 이루어진다.
이로 인해, 제 1 스택(210)은 동일한 뱅크(124) 상에서 상호 이웃한 파티션(125) 사이의 이격영역에 더 배치된다.
제 1 스택(210)은 제 1 서브화소영역(SPA1)에 배치되기 위해 패터닝 과정의 식각재료에 노출된다. 그러나, 제 1 스택(210)은 금속재료의 도펀트를 포함하지 않으므로, 패터닝 과정의 식각재료가 물(H2O)인 경우, 식각재료에 노출되는지 여부에 관계없이 제 1 스택(210)의 특성은 그대로 유지될 수 있다.
파티션(125)은 나머지 서브화소영역(SPA2, SPA3) 각각의 가장자리에 대응되는 장벽 형태로 이루어진다.
중간층(230)은 복수의 서브화소영역(SPA1, SPA2, SPA3)에 대응되고 제 1 스택(210) 또는 제 1 전극(121) 상에 배치된다.
즉, 중간층(230)은 제 1 서브화소영역(SPA1)의 제 1 스택(210) 상에 배치된다. 그리고, 중간층(230)은 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3) 각각의 제 1 전극(121) 상에 배치된다.
더불어, 중간층(230)은 동일한 뱅크(124) 상에서 상호 이웃한 파티션(125) 사이의 이격영역에 배치된 제 1 스택(210) 상에 더 배치될 수 있다.
중간층(230)은 제 1 도펀트를 포함하는 제 1 전하생성층(231), 및 제 1 도펀트와 상이한 제 2 도펀트를 포함하는 제 2 전하생성층(232)를 포함할 수 있다.
중간층(230)은 장벽 형태의 파티션(125)에 의해 분리된다.
이와 같이, 중간층(230)이 각 서브화소영역(SPA1, SPA2, SPA3)에 대응하는 것이 아니라, 복수의 서브화소영역(SPA1, SPA2, SPA3)에 대응하므로, 중간층(230)의 배치를 위한 패터닝 과정이 불필요하다.
중간층(230)은 금속재료의 도펀트를 포함한 유기재료로 이루어진다. 이에, 중간층(230)이 패터닝 과정의 식각재료에 노출되면, 도펀트를 이루는 금속재료의 산화가 용이하고 신속하게 발생될 수 있다.
그러나, 본 발명의 제 1 실시예에 따르면, 중간층(230)이 복수의 서브화소영역(SPA1, SPA2, SPA3)에 배치됨으로써, 패터닝 과정의 식각재료에 노출되지 않으므로, 중간층(230)의 특성 저하가 미연에 방지될 수 있다.
더불어, 중간층(230)은 파티션(125)에 의해 분리되므로, 패터닝 과정에 의해 각 서브화소영역(SPA1, SPA2, SPA3)에 대응되지 않더라도, 중간층(230)으로 인한 누설전류가 방지될 수 있다.
즉, 상호 이웃한 서브화소영역(SPA1, SPA2, SPA3)의 중간층(230)이 연결되는 경우, 이웃한 서브화소영역(SPA1, SPA2, SPA3) 사이에서 중간층(230)을 통한 누설전류가 발생됨으로써, 전력소모 및 휘도를 향상시키는 데에 한계가 있는 문제점이 있다.
그러나, 본 발명의 제 1 실시예에 따르면, 파티션(125)에 의해 중간층(230)이 분리되므로, 누설전류의 발생이 미연에 방지될 수 있다.
제 2 스택(220)은 제 1 색상과 상이한 제 2 색상에 대응되는 제 2 발광층(221)을 포함하고, 중간층(230) 상에 배치되며 복수의 서브화소영역(SPA1, SPA2, SPA3)에 대응된다.
제 2 색상은 제 1 색상보다 낮은 파장대역일 수 있다.
더불어, 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3)은 제 3 색상에 대응하는 제 2 서브화소영역(SPA2) 및 제 4 색상에 대응하는 제 3 서브화소영역(SPA3)을 포함할 수 있다.
제 3 색상은 제 2 색상보다 낮은 파장대역일 수 있다.
제 4 색상은 제 2 색상보다 높고 제 1 색상보다 낮은 파장대역일 수 있다.
예시적으로, 제 1 색상은 청색, 제 3 색상은 적색, 및 제 4 색상은 녹색일 수 있다.
제 2 스택(220)은 제 2 발광층(221)과 더불어, 중간층(230) 상에 배치되는 제 2 정공수송층(222), 제 2 정공수송층(222)과 제 2 발광층(221) 사이에 배치되는 제 2 전자차단층(224), 제 2 발광층(221)과 제 2 전극(122) 사이에 배치되는 전자수송층(223), 및 제 2 발광층(221)과 전자수송층(223) 사이에 배치되는 제 2 정공차단층(225)을 포함할 수 있다.
제 2 스택(220)은 파티션(125)으로 분리될 수 있다. 또는 제 2 스택(220) 중 중간층(230)에 인접한 일부가 파티션(125)으로 분리될 수 있다.
이와 같이, 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3)은 제 1 스택(210) 없이, 중간층(230)과 제 2 스택(220)만을 포함하므로, 나머지 서브화소영역(SPA2, SPA3)에 대응한 유기발광소자(OLED)의 구동전압이 감소될 수 있다. 이로써, 표시장치의 전력소모가 감소될 수 있다.
제 2 전극(122)은 제 2 스택(220) 상에 배치되고 복수의 서브화소영역(SPA1, SPA2, SPA3)에 공통으로 대응한다. 일 예로, 제 2 전극(122)은 투광성 도전재료를 포함하는 구조로 이루어질 수 있다.
제 2 전극(122)은 파티션(125) 상에 배치됨으로써, 파티션(125)으로 분리되지 않는다. 즉, 상호 인접한 서브화소영역(SPA1, SPA2, SPA3)의 제 2 전극(122)은 상호 연속한다.
다만, 제 2 전극(122) 중 제 2 스택(220)에 인접한 일부는 파티션(125)에 접할 수 있다.
달리 설명하면, 파티션(125)의 높이는 중간층(230)의 두께보다 크고, 중간층(230), 제 2 스택(220) 및 제 2 전극(122)의 두께를 합한 값보다 작다.
이어서, 본 발명의 제 1 실시예에 따른 표시장치의 제조방법에 대해 설명한다.
도 6은 본 발명의 제 1 실시예에 따른 표시장치의 제조방법을 나타낸 도면이다. 도 7 내지 도 16은 도 6의 각 단계에 대응한 공정도이다.
도 6에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 표시장치의 제조방법은 복수의 서브화소영역(SPA1, SPA2, SPA3)을 포함하는 기판(110)을 마련하는 단계(S11), 복수의 서브화소영역(SPA1, SPA2, SPA3)에 각각 대응하는 복수의 제 1 전극(121)을 기판(110) 상에 배치하는 단계(S12), 복수의 서브화소영역(SPA1, SPA2, SPA3)의 외부영역에 대응하는 뱅크(124)를 기판(110) 상에 배치하는 단계(S13), 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 색상에 대응한 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3)의 제 1 전극(121)을 덮는 차단패턴층을 뱅크(124) 상에 배치하는 단계(S14), 제 1 서브화소영역(SPA1)의 제 1 전극(121)과 차단패턴층을 덮는 제 1 적층구조물을 마련하여 제 1 서브화소영역(SPA1)의 제 1 전극(121) 상에 제 1 스택(210)을 배치하는 단계(S15), 차단패턴층을 제거하여 잔류된 제 1 적층구조물로 이루어지는 파티션을 배치하는 단계(S16), 제 1 서브화소영역(SPA1)의 제 1 스택(210)과 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3)의 제 1 전극(121)을 덮는 제 2 적층구조물을 마련하여 복수의 서브화소영역(SPA1, SPA2, SPA3)에 대응한 중간층(230)을 배치하는 단계(S17), 중간층(230)을 덮는 제 3 적층구조물을 마련하여 복수의 서브화소영역(SPA1, SPA2, SPA3)에 대응한 제 2 스택(220)을 배치하는 단계(S18), 및 제 2 스택(220)을 덮는 제 2 전극(122)을 배치하는 단계(S19)를 포함한다.
그리고, 본 발명의 제 1 실시예에 따른 표시장치의 제조방법은 제 2 전극(122)을 덮는 봉지막(130)을 배치하는 단계(S20), 및 봉지막(130) 상에 컬러필터(140)를 배치하는 단계(S21)를 더 포함할 수 있다.
도 7에 도시된 바와 같이, 복수의 서브화소영역(SPA1, SPA2, SPA3)을 포함하는 기판(110)을 마련한다. (S11)
기판(110)은 복수의 서브화소영역(SPA1, SPA2, SPA3)에 각각 대응한 복수의 구동 박막트랜지스터(DT)를 포함하는 박막트랜지스터 어레이 기판일 수 있다.
일 예로, 기판(110)을 마련하는 단계(S11)는 베이스기판(111)을 마련하는 단계, 베이스기판(111)을 덮는 버퍼막(112) 상에 각 서브화소영역(SPA1, SPA2, SPA3)에 대응한 액티브층(ACT)을 배치하는 단계, 액티브층(ACT)의 채널영역 상에 게이트절연막(113)과 게이트절연막(112) 상의 게이트전극(GE)을 배치하는 단계, 액티브층(ACT)과 게이트전극(GE)을 덮는 층간절연막(114)을 버퍼막(112) 상에 배치하는 단계, 층간절연막(114)을 패터닝하여 액티브층(ACT)의 소스영역과 드레인영역에 대응하는 관통홀들을 배치하는 단계, 관통홀들을 통해 액티브층(ACT)의 소스영역과 드레인영역에 연결되는 소스전극(SE)과 드레인전극(DE)을 층간절연막(113) 상에 배치하는 단계, 및 소스전극(SE)과 드레인전극(DE)을 평평하게 덮는 평탄화막(115)을 배치하는 단계를 포함할 수 있다.
이어서, 평탄화막(115)을 패터닝하여 각 구동 박막트랜지스터(DT)의 드레인전극(DE)에 대응하는 콘택홀이 배치된다.
그리고, 기판(110) 상의 도전재료막(미도시)을 패터닝하여 복수의 서브화소영역(SPA1, SPA2, SPA3)에 각각 대응한 복수의 제 1 전극(121)이 배치된다. (S12)
여기서, 각 제 1 전극(121)은 콘택홀을 통해 각 구동 박막트랜지스터(DT)의 드레인전극(DE)에 연결된다.
도 8에 도시된 바와 같이, 기판(110) 상의 절연재료막(미도시)을 패터닝하여 복수의 서브화소영역(SPA1, SPA2, SPA3)의 외부영역에 대응한 뱅크(124)가 배치된다. (S13)
뱅크(124)는 복수의 제 1 전극(121) 각각의 가장자리를 덮을 수 있다. 이와 같이 하면 제 1 전극(121)의 가장자리에 전류가 밀집되는 것이 완화될 수 있다.
도 9에 도시된 바와 같이, 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 색상에 대응한 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3)의 제 1 전극(121)을 덮는 차단패턴층(300)이 배치된다. (S14)
차단패턴층(300)은 제 1 색상에 대응한 제 1 스택(210)이 제 1 서브화소영역(SPA1)에 선택적으로 배치시키기 위한 마스크이다.
즉, 차단패턴층(300)에 의해 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3)에 제 1 스택(210)이 배치되는 것이 방지된다.
일 예로, 차단패턴층(300)은 복수의 제 1 전극(121) 및 뱅크(124)를 덮는 마스크재료막을 패터닝하는 과정으로 배치될 수 있다.
마스크재료막, 즉 차단패턴층(300)은 물(H2O)에 녹는 수용성재료로 이루어질 수 있다.
이와 같이 하면, 차단패턴층(300)을 제거하는 단계(S16)에서, 차단패턴층(300)이 물을 포함하는 식각재료로 제거될 수 있다. 이에 따라, 차단패턴층(300)을 제거하는 단계(S16)에서 차단패턴층(300)의 제거를 위한 식각재료에 노출된 제 1 스택(210)의 손상이 완화될 수 있다. 이로써, 식각재료의 노출에 따른 제 1 스택(210)의 수명이 저하되는 것이 방지될 수 있다.
도 10에 도시된 바와 같이, 제 1 서브화소영역(SPA1)의 제 1 전극(121) 및 나머지 서브화소영역(SPA2, SPA3)의 차단패턴층(300)을 덮는 제 1 적층구조물(310)이 배치된다. (S15) 여기서, 제 1 적층구조물(310)은 금속재료의 도펀트를 포함하지 않는 유기재료로 이루어진다.
제 1 적층구조물(310) 중 제 1 서브화소영역(SPA1)의 제 1 전극(121) 상에 배치되는 일부는 제 1 서브화소영역(SPA1)의 제 1 스택(210)을 이룬다.
또한, 제 1 적층구조물(310)은 차단패턴층(300)의 상부와 측부를 덮는다.
차단패턴층(300)의 측부는 상부에 대해 기울어진 경사면으로 이루어질 수 있다. 즉, 차단패턴층(300)은 하부가 상부보다 넓은 사다리꼴 형태의 단면을 가질 수 있다. 이로써, 제 1 적층구조물(310)이 차단패턴층(300)의 측부를 덮는 것이 용이해질 수 있다.
도 11에 도시된 바와 같이, 물(H2O)을 포함하는 식각재료를 이용하여 차단패턴층(도 10의 300)이 제거된다. (S16)
이때, 차단패턴층(도 10의 300)의 상부에 배치된 제 1 적층구조물(310)이 차단패턴층(도 10의 300)과 함께 제거되고, 차단패턴층(도 10의 300)의 측부에 배치된 제 1 적층구조물(310)은 잔류된다.
이와 같이 차단패턴층(300)의 측부에 대응하고 차단패턴층(300)이 제거된 후 잔류된 제 1 적층구조물(310)은 파티션(125)을 이룬다.
파티션(125)은 차단패턴층(300)의 측부와 마찬가지로, 나머지 서브화소영역(SPA2, SPA3)의 가장자리에 대응한다.
즉, 파티션(125)은 뱅크(124) 상에 배치되고 나머지 서브화소영역(SPA2, SPA3)의 가장자리에 대응한 장벽 형태로 이루어진다.
또한, 차단패턴층(도 10의 300)이 제거됨으로써, 나머지 서브화소영역(SPA2, SPA3)의 제 1 전극(121)이 노출된다.
더불어, 제 1 서브화소영역(SPA1)의 제 1 스택(210)은 차단패턴층(도 10의 300)과 함께 차단패턴층(도 10의 300)의 제거를 위한 식각재료에 노출된다. 그러나, 제 1 스택(210)은 금속재료의 도펀트를 포함하지 않는 유기재료로 이루어지고 식각재료가 물(H2O)이므로, 식각재료에 노출되는지 여부에 관계없이 제 1 스택(210)의 특성은 그대로 유지될 수 있다.
그리고, 제 1 스택(210)을 제 1 서브화소영역(SPA1)에 선택적으로 배치하는 데에, 차단패턴층(300)이 이용된다. 이로써, 제 1 스택(210)의 선택적 배치에 FMM이 요구되지 않으므로, 대면적 표시장치의 제조에 용이하게 적용될 수 있다.
도 12에 도시된 바와 같이, 제 1 서브화소영역(SPA1)의 제 1 스택(210)과 나머지 서브화소영역(SPA2, SPA3)의 제 1 전극(121)을 덮는 제 2 적층구조물로 이루어진 중간층(230)이 배치된다. (S17) 여기서, 중간층(230)은 제 1 및 제 2 스택(210, 220) 사이에 배치되어 제 1 및 제 2 스택(210, 220) 각각에 전하를 공급하기 위한 것이므로, 금속재료의 도펀트를 포함한 유기재료로 이루어질 수 있다. 중간층(230)은 제 1 도펀트를 포함하고 전자를 공급하는 제 1 전하생성층(도 5의 231), 및 제 1 도펀트와 상이한 제 2 도펀트를 포함하고 정공을 공급하는 제 2 전하생성층(도 5의 232)을 포함할 수 있다.
중간층(230)은 복수의 서브화소영역(SPA1, SPA2, SPA3)에 대응한다.
즉, 중간층(230)은 각 서브화소영역(SPA1, SPA2, SPA3) 또는 일부 서브화소영역에 대응되지 않고, 복수의 서브화소영역(SPA1, SPA2, SPA3)에 공통으로 대응한다. 그러므로, 중간층(230)을 배치하는 단계(S17)는 중간층(230)에 대한 패터닝 과정을 포함하지 않는다.
이로써, 금속재료의 도펀트를 포함하는 중간층(230)이 패터닝 과정의 식각재료에 노출되지 않으므로, 중간층(230)의 특성 저하가 미연에 방지될 수 있다.
제 1 서브화소영역(SPA1)에 대응한 중간층(230)은 제 1 스택(210) 상에 배치된다.
복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3)에 대응한 중간층(230)은 제 1 전극(121) 및 뱅크(124) 상에 배치되고, 뱅크(124) 상의 파티션(125)에 의해 분리된다. 이와 같이 중간층(230)이 파티션(125)으로 분리됨에 따라, 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 상호 인접한 서브화소영역 사이에서 중간층(230)을 통해 발생되는 누설전류가 방지될 수 있다.
또한, 중간층(230)은 서브화소영역(SPA1, SPA2, SPA3) 간의 이격영역에서 제 1 스택(210) 상에 배치될 수 있다.
도 13에 도시된 바와 같이, 중간층(230)을 덮는 제 3 적층구조물로 이루어진 제 2 스택(220)이 배치된다. (S18) 제 2 스택(220)은 중간층(230)과 마찬가지로 복수의 서브화소영역(SPA1, SPA2, SPA3)에 대응한다.
이로써, 제 1 서브화소영역(SPA1)의 유기재료 구조물(123)은 제 1 스택(210), 중간층(230) 및 제 2 스택(220)이 적층된 구조로 이루어진다.
그리고, 나머지 제 2 및 제 3 서브화소영역(SPA2, SPA3)의 유기재료 구조물(123)은 제 1 스택(210)을 포함하지 않고, 중간층(230) 및 제 2 스택(220)이 적층된 구조로 이루어진다.
한편, 도 13은 제 2 스택(220)이 파티션(125)으로 분리되는 것을 도시하지만, 이는 단지 예시일 뿐이며, 제 2 스택(220)은 파티션(125)으로 분리되지 않을 수 있다.
또는, 도 14에 도시된 바와 같이, 제 2 스택(220') 중 중간층(230)에 인접한 적어도 일부만이 파티션(125)에 의해 분리되고, 나머지 일부는 파티션(125) 상에 배치될 수도 있다. 이와 같이 하면, 제 2 전극(122)이 파티션(125)으로 분리될 가능성이 완전히 방지될 수 있으므로, 휘점 불량이 방지될 수 있다.
도 15에 도시된 바와 같이, 제 2 스택(220)을 덮는 제 2 전극(122)이 배치된다. (S19)
제 2 전극(122)은 복수의 서브화소영역(SPA1, SPA2, SPA3)에 공통적으로 대응한다. 즉, 파티션(125)에 관계없이, 인접한 서브화소영역(SPA1, SPA2, SPA3)의 제 2 전극(122)은 상호 연결된다.
도 16에 도시된 바와 같이, 제 2 전극(122)을 덮는 봉지막(130)이 배치되고 (S20), 봉지막(130) 상에 컬러필터(140)가 배치된다. (S21)
봉지막(130)은 두께 및 재료가 상이한 복수의 절연막이 적층된 구조로 이루어질 수 있다.
컬러필터(140)는 제 1 서브화소영역(SPA1)에 대응하는 제 1 컬러필터(141), 제 2 서브화소영역(SPA2)에 대응하는 제 2 컬러필터(142), 및 제 3 서브화소영역(SPA3)에 대응하는 제 3 컬러필터(143)를 포함할 수 있다.
제 1 컬러필터(141)는 제 1 색상에 대응한 파장대역의 광을 투과하고, 제 1 색상에 대응한 파장대역을 제외한 나머지 파장대역의 광을 흡수하는 재료로 이루어질 수 있다.
제 2 컬러필터(142)는 제 2 색상에 대응한 파장대역보다 낮은 파장대역인 제 3 색상의 광을 투과하는 재료로 이루어질 수 있다.
제 3 컬러필터(143)는 제 2 색상에 대응한 파장대역보다 높고 제 1 색상에 대응한 파장대역보다 낮은 파장대역인 제 4 색상의 광을 투과하는 재료로 이루어질 수 있다.
일 예로, 제 1 색상은 청색이고, 제 3 색상은 적색이며, 제 4 색상은 녹색일 수 있다.
한편, 본 발명의 제 1 실시예에 따르면, 제 1 서브화소영역(SPA1)의 유기재료 구조물(123)이 제 2 및 제 3 서브화소영역(SPA2, SPA3)의 유기재료 구조물(123)과 달리 제 1 스택(210)을 더 포함함에 따라, 서브화소영역의 경계에서 단차가 발생되어, 제 2 전극(122)의 저항 감소에 한계가 있는 문제점이 있다.
이러한 문제점을 해소하기 위한 본 발명의 제 2 실시예를 제공한다.
도 17은 본 발명의 제 2 실시예에 따른 도 4의 I-I'에 대한 일 예시를 나타낸 도면이다.
도 17에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 표시장치의 표시패널(10')은 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3)의 제 1 전극(121) 상에 배치된 버퍼스택(240)을 더 포함하는 점을 제외하고는 제 1 실시예와 동일하므로, 이하에서 중복 설명을 생략한다.
본 발명의 제 2 실시예에 따르면, 버퍼스택(240)은 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3) 각각의 제 1 전극(121) 상에 배치된다.
버퍼스택(240)이 나머지 서브화소영역(SPA2, SPA3) 각각의 제 1 전극(121) 상에 배치되므로, 나머지 서브화소영역(SPA2, SPA3)에 대응한 중간층(230)은 제 1 전극(121)이 아닌 버퍼스택(240) 상에 접한다.
일 예로, 버퍼스택(240)은 제 1 스택(210)의 재료와 동일한 공정으로 적층된 재료로 이루어질 수 있다. 즉, 제 1 스택(210)을 이루는 제 1 재료구조물의 배치 과정과 동일한 적층 공정을 통해, 버퍼스택(240)을 이루는 제 4 재료구조물을 배치할 수 있다.
이에, 버퍼스택(240)은 제 1 스택(210)과 유사한 두께로 이루어질 수 있다.
이상과 같이, 본 발명의 제 2 실시예에 따르면, 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3)이 제 1 전극(121)과 중간층(230) 사이에 배치된 제 1 스택(210)을 포함하지 않는 대신, 제 1 전극(121)과 중간층(230) 사이에 배치된 버퍼스택(240)을 포함한다.
그로 인해, 나머지 서브화소영역(SPA2, SPA3)이 제 1 스택(210)을 포함하지 않는 것으로 인한 제 2 전극(122)의 단차가 버퍼스택(240)으로 완화될 수 있으므로, 제 2 전극(122)의 저항 감소에 유리해질 수 있다.
도 18은 본 발명의 제 2 실시예에 따른 표시장치의 제조방법을 나타낸 도면이다. 도 19 내지 도 27은 도 18의 각 단계에 대응한 공정도이다.
도 18에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 표시장치의 제조방법은 뱅크를 배치하는 단계(S13)과 제 1 적층구조물을 배치하는 단계(S15) 사이에 제 4 적층구조물을 배치하는 단계(S31), 차단패턴층(300)을 배치하는 단계(S32), 및 버퍼스택을 배치하는 단계(S33)를 포함하는 점을 제외하면 도 6에 도시된 제 1 실시예와 동일하므로, 이하에서 중복 설명을 생략한다.
즉, 본 발명의 제 2 실시예에 따른 표시장치의 제조방법은 차단패턴층(300)을 배치하는 단계(S32, 도 6의 S14) 이전에, 복수의 서브화소영역(SPA1, SPA2, SPA3)의 제 1 전극(121) 및 뱅크(124)를 덮는 제 4 적층구조물을 배치하는 단계(S31)를 더 포함한다.
그리고, 본 발명의 제 2 실시예에 따른 표시장치의 제조방법은 차단패턴층(300)을 배치하는 단계(S32, 도 6의 S14) 이후에, 차단패턴층(300)을 마스크로 이용하여 패터닝된 제 4 적층구조물로 이루어지는 버퍼스택(240)을 배치하는 단계(S33)를 더 포함한다. 여기서, 버퍼스택(240)은 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3)의 제 1 전극(121) 상에 배치된다.
도 7의 도시와 같이, 복수의 서브화소영역(SPA1, SPA2, SPA3)을 포함하는 기판(110)이 마련된다. (S11) 이어서, 복수의 서브화소영역(SPA1, SPA2, SPA3)에 각각 대응한 복수의 제 1 전극(121)이 기판(110) 상에 배치된다. (S12)
기판(110)은 베이스기판(111), 베이스기판(111) 상에 배치되고 복수의 서브화소영역(SPA1, SPA2, SPA3)에 각각 대응한 복수의 구동 박막트랜지스터(DT)를 포함할 수 있다. 그리고, 기판(110)은 복수의 구동 박막트랜지스터(DT)을 덮는 평탄화막(115)을 더 포함할 수 있다.
도 8의 도시와 같이, 복수의 서브화소영역(SPA1, SPA2, SPA3)의 외부영역에 대응한 뱅크(124)가 배치된다. (S13)
도 19에 도시된 바와 같이, 복수의 서브화소영역(SPA1, SPA2, SPA3)의 제 1 전극(121) 및 뱅크(124)를 덮는 제 4 적층구조물(320)이 배치된다. (S31)
제 4 적층구조물(320)은 제 1 스택(210)을 이루는 제 1 적층구조물(도 10의 310)과 동일한 공정으로 마련될 수 있다.
일 예로, 제 4 적층구조물(320)은 제 1 스택(210)과 동일하게, 제 1 정공수송층(212), 제 1 전자차단층(213), 제 1 발광층(211) 및 제 1 정공차단층(214)이 적층된 구조로 이루어질 수 있다.
도 20에 도시된 바와 같이, 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 색상에 대응한 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3)에 대응하는 차단패턴층(300)이 제 1 적층구조물(320) 상에 배치된다. (S32)
일 예로, 차단패턴층(300)은 복수의 제 1 전극(121) 및 뱅크(124)를 덮는 마스크재료막을 패터닝하는 과정으로 배치될 수 있다.
마스크재료막, 즉 차단패턴층(300)은 물(H2O)에 녹는 수용성재료로 이루어질 수 있다.
도 21에 도시된 바와 같이, 제 4 적층구조물(320)이 차단패턴층(300)을 마스크로 이용하여 패터닝된다. 이때, 제 4 적층구조물(320) 중 차단패턴층(300)으로 가려진 일부(320')가 잔류되며, 제 4 적층구조물 중 패터닝 후 잔류된 일부(320')는 버퍼스택(240)을 이룬다. (S33)
즉, 버퍼스택(240)은 차단패턴층(300)을 마스크로 이용하여 패터닝된 후 잔류되고 차단패턴층(300)의 제거를 위한 식각재료에 노출된 제 4 적층구조물(320')로 이루어진다.
버퍼스택(240)은 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3) 각각의 제 1 전극(121) 상에 배치된다.
이어서, 도 22에 도시된 바와 같이, 제 1 서브화소영역(SPA1)의 제 1 전극(121) 및 나머지 서브화소영역(SPA2, SPA3)의 차단패턴층(300)을 덮는 제 1 적층구조물(310)이 배치된다. (S15)
이때, 제 1 적층구조물(310) 중 제 1 서브화소영역(SPA1)의 제 1 전극(121) 상에 배치되는 일부는 제 1 스택(210)을 이룬다.
그리고, 제 1 적층구조물(310)은 차단패턴층(300)의 상부 및 측부를 덮는다.
도 23에 도시된 바와 같이, 물(H2O)을 포함하는 식각재료를 이용하여 차단패턴층(도 22의 300)과 차단패턴층(도 22의 300)의 상부에 배치된 제 1 적층구조물(310)이 제거된다. 그리고, 차단패턴층(도 10의 300)의 측부에 대응하는 제 1 적층구조물(310)은 차단패턴층(도 22의 300)의 제거 후에도 잔류된다. 이처럼, 차단패턴층(도 22의 300)의 측부에 대응하면서 차단패턴층(도 22의 300)의 제거 후 잔류되는 제 1 적층구조물(310)로 파티션(125)이 마련된다. (S16)
파티션(125)은 뱅크(124) 상에 배치되고 나머지 서브화소영역(SPA2, SPA3)의 가장자리에 대응한 장벽 형태로 이루어진다.
그리고, 제 4 적층구조물 중 패터닝 후 잔류된 일부(320')는 차단패턴층(도 22의 300)의 제거를 위한 식각재료에 노출되며, 버퍼스택(240)이 된다. 이때, 차단패턴층(도 22의 300)의 제거로 인해, 나머지 서브화소영역(SPA2, SPA3)의 버퍼스택(240)이 노출된다.
또한, 제 1 서브화소영역(SPA1)의 제 1 스택(210)은 차단패턴층(도 22의 300)과 함께 차단패턴층(도 22의 300)의 제거를 위한 식각재료에 노출되지만, 식각재료가 물(H2O)이므로, 제 1 스택(210)의 수명 저하가 방지될 수 있다.
도 24에 도시된 바와 같이, 제 1 서브화소영역(SPA1)의 제 1 스택(210)과 나머지 서브화소영역(SPA2, SPA3)의 제 1 전극(121)을 덮는 제 2 적층구조물로 이루어진 중간층(230)이 배치된다. (S17)
제 1 서브화소영역(SPA1)에 대응한 중간층(230)은 제 1 스택(210) 상에 배치된다.
복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3)에 대응한 중간층(230)은 버퍼스택(240) 상에 배치된다. 그리고, 복수의 서브화소영역(SPA1, SPA2, SPA3) 중 제 1 서브화소영역(SPA1)을 제외한 나머지 서브화소영역(SPA2, SPA3)에 대응한 중간층(230)은 파티션(125)으로 분리된다.
도 25에 도시된 바와 같이, 중간층(230)을 덮는 제 3 적층구조물로 이루어진 제 2 스택(220)이 배치된다. (S18)
제 2 스택(220)은 중간층(230)과 마찬가지로 복수의 서브화소영역(SPA1, SPA2, SPA3)에 대응한다.
이로써, 제 1 서브화소영역(SPA1)의 유기재료 구조물(123)은 제 1 스택(210), 중간층(230) 및 제 2 스택(220)이 적층된 구조로 이루어진다.
그리고, 나머지 제 2 및 제 3 서브화소영역(SPA2, SPA3)의 유기재료 구조물(123)은 제 1 스택(210)을 포함하지 않고, 버퍼스택(240), 중간층(230) 및 제 2 스택(220)이 적층된 구조로 이루어진다.
도 26에 도시된 바와 같이, 제 2 스택(220)을 덮는 제 2 전극(122)이 배치된다. (S19)
제 2 전극(122)은 복수의 서브화소영역(SPA1, SPA2, SPA3)에 공통적으로 대응한다.
도 27에 도시된 바와 같이, 2 전극(122)을 덮는 봉지막(130)이 배치되고 (S20), 봉지막(130) 상에 컬러필터(140)가 배치된다. (S21)
이상과 같이, 본 발명의 제 2 실시예에 따르면, 제 1 서브화소영역(SPA1)을 제외한 나머지 제 2 및 제 3 서브화소영역(SPA2, SPA3)에는 제 1 스택(210) 대신 버퍼스택(240)이 배치된다. 이로써, 인접한 서브화소영역(SPA1, SPA2, SPA3) 사이의 경계에서 제 2 전극(122)의 단차가 완화될 수 있으므로, 제 2 전극(122)의 저항 감소에 유리해질 수 있다.
또한, 패터닝 공정에 노출되는 버퍼스택(240)은 제 1 색상에 대응하지 않는 제 2 및 제 3 서브화소영역(SPA2, SPA3)에 배치된다. 이에 따라, 패터닝 공정으로 버퍼스택(240)의 특성이 저하되더라도, 버퍼스택(240)의 특성 저하로 인한 표시장치의 화질 저하가 방지될 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
10: 표시패널 AA: 표시영역
SPA: 서브화소영역
11: 게이트라인 12: 데이터라인
GD: 게이트구동부 DD: 데이터구동부
TC: 타이밍컨트롤러
DT: 구동 박막트랜지스터
110: 박막트랜지스터 어레이 기판
121: 제 1 전극 122: 제 2 전극
123: 유기재료 구조물 124: 뱅크
125: 파티션
210: 제 1 스택 220: 제 2 스택
230: 중간층 240: 버퍼스택

Claims (17)

  1. 복수의 서브화소영역을 포함하는 기판;
    상기 기판 상의 상기 복수의 서브화소영역에 각각 배치되는 복수의 제 1 전극;
    제 1 색상에 대응한 제 1 발광층을 포함하고, 상기 복수의 서브화소영역 중 상기 제 1 색상에 대응하는 제 1 서브화소영역에 배치되는 제 1 스택;
    상기 복수의 서브화소영역 중 상기 제 1 서브화소영역을 제외한 나머지 서브화소영역 각각의 가장자리에 배치되는 파티션;
    상기 제 1 서브화소영역의 상기 제 1 스택을 덮고 상기 파티션에 의해 분리되며 상기 복수의 서브화소영역에 배치되는 중간층;
    상기 제 1 색상과 상이한 제 2 색상에 대응하는 제 2 발광층을 포함하고 상기 중간층 상의 상기 복수의 서브화소영역에 배치되는 제 2 스택; 및
    상기 제 2 스택 상의 상기 복수의 서브화소영역에 배치되는 제 2 전극을 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 파티션은 상기 제 1 스택과 동일한 재료로 이루어지는 표시장치.
  3. 제 1 항에 있어서,
    상기 제 2 전극은 상기 파티션 상에 배치되는 표시장치.
  4. 제 1 항에 있어서,
    상기 제 1 서브화소영역에서 상기 중간층은 상기 제 1 스택 상에 접하고,
    상기 나머지 서브화소영역에서 상기 중간층은 상기 제 1 전극 상에 접하는 표시장치.
  5. 제 1 항에 있어서,
    상기 나머지 서브화소영역의 상기 제 1 전극 상에 배치되는 버퍼스택을 더 포함하고,
    상기 중간층은 상기 버퍼스택을 덮으며,
    상기 제 1 서브화소영역에서 상기 중간층은 상기 제 1 스택 상에 접하고,
    상기 나머지 서브화소영역에서 상기 중간층은 상기 버퍼스택 상에 접하는 표시장치.
  6. 제 1 항에 있어서,
    상기 제 1 스택은 상기 제 1 전극 상에 배치되는 제 1 정공수송층; 상기 제 1 정공수송층과 상기 제 1 발광층 사이에 배치되는 제 1 전자차단층; 및 상기 제 1 발광층 상에 배치되는 제 1 정공차단층을 포함하고,
    상기 제 2 스택은 상기 중간층 상에 배치되는 제 2 정공수송층; 상기 제 2 정공수송층과 상기 제 2 발광층 사이에 배치되는 제 2 전자차단층; 상기 제 2 발광층과 제 2 전극 사이에 배치되는 전자수송층; 및 상기 제 2 발광층과 상기 전자수송층 사이에 배치되는 제 2 정공차단층을 포함하며,
    상기 중간층은 상기 제 1 전자차단층에 마주하고 제 1 도펀트를 포함하는 제 1 전하생성층; 및 상기 제 2 정공수송층에 마주하고 상기 제 1 도펀트와 상이한 제 2 도펀트를 포함하는 제 2 전하생성층으로 이루어지는 표시장치.
  7. 제 1 항에 있어서,
    상기 기판 상에 배치되고 상기 복수의 서브화소영역의 외부영역에 대응되며 상기 복수의 제 1 전극 각각의 가장자리를 덮는 뱅크를 더 포함하고,
    상기 파티션은 상기 뱅크 상에 배치되는 표시장치.
  8. 제 1 항에 있어서,
    상기 나머지 서브화소영역은 상기 제 2 색상보다 낮은 파장대역의 제 3 색상에 대응하는 제 2 서브화소영역, 및 상기 제 2 색상보다 높고 상기 제 1 색상보다 낮은 파장대역의 제 4 색상에 대응하는 제 3 서브화소영역을 포함하는 표시장치.
  9. 제 8 항에 있어서,
    상기 제 2 전극 상에 배치되는 봉지막; 및
    상기 봉지막 상에 배치되는 컬러필터를 더 포함하고,
    상기 컬러필터는
    상기 제 1 서브화소영역에 대응한 제 1 컬러필터;
    상기 제 2 서브화소영역에 대응한 제 2 컬러필터; 및
    상기 제 3 서브화소영역에 대응한 제 3 컬러필터를 포함하는 표시장치.
  10. 복수의 서브화소영역을 포함하는 기판을 마련하는 단계;
    상기 복수의 서브화소영역에 각각 대응하는 복수의 제 1 전극을 상기 기판 상에 배치하는 단계;
    상기 복수의 서브화소영역의 외부영역에 대응하는 뱅크를 상기 기판 상에 배치하는 단계;
    상기 복수의 서브화소영역 중 제 1 색상에 대응한 제 1 서브화소영역을 제외한 나머지 서브화소영역에 각각 대응하고 상기 나머지 서브화소영역의 상기 제 1 전극을 덮는 차단패턴층을 상기 뱅크 상에 배치하는 단계;
    상기 제 1 서브화소영역의 상기 제 1 전극과 상기 차단패턴층을 덮는 제 1 적층구조물을 마련하여 상기 제 1 서브화소영역의 상기 제 1 전극 상에 제 1 스택을 배치하는 단계;
    상기 차단패턴층을 제거하여 잔류된 제 1 적층구조물로 이루어지는 파티션을 배치하는 단계;
    상기 제 1 서브화소영역의 상기 제 1 스택을 덮는 제 2 적층구조물을 마련하여 상기 복수의 서브화소영역에 대응한 중간층을 배치하는 단계;
    상기 중간층을 덮는 제 3 적층구조물을 마련하여 상기 복수의 서브화소영역에 대응한 제 2 스택을 배치하는 단계; 및
    상기 제 2 스택을 덮고 상기 복수의 서브화소영역에 대응한 제 2 전극을 배치하는 단계를 포함하는 표시장치의 제조방법.
  11. 제 10 항에 있어서,
    상기 차단패턴층을 배치하는 단계에서, 상기 차단패턴층은 수용성 재료로 이루어지고,
    상기 차단패턴층을 제거하는 단계에서 상기 차단패턴층을 제거하기 위한 식각재료는 물(H2O)을 포함하는 표시장치의 제조방법.
  12. 제 10 항에 있어서,
    상기 중간층을 배치하는 단계에서, 상기 중간층은 상기 파티션에 의해 분리되는 표시장치의 제조방법.
  13. 제 10 항에 있어서,
    상기 중간층을 배치하는 단계에서, 상기 중간층은 상기 제 1 서브화소영역의 상기 제 1 스택 상에 접하고, 상기 나머지 서브화소영역의 상기 제 1 전극 상에 접하는 표시장치의 제조방법.
  14. 제 10 항에 있어서,
    상기 차단패턴층을 배치하는 단계 이전에,
    상기 복수의 서브화소영역의 상기 제 1 전극 및 상기 뱅크를 덮는 제 4 적층구조물을 배치하는 단계를 더 포함하고,
    상기 차단패턴층을 배치하는 단계 이후에, 상기 차단패턴층을 마스크로 이용하여 패터닝된 상기 제 4 적층구조물로 이루어지는 버퍼스택을 배치하는 단계를 더 포함하며,
    상기 버퍼스택을 배치하는 단계에서, 상기 버퍼스택은 상기 복수의 서브화소영역 중 상기 제 1 서브화소영역을 제외한 나머지 서브화소영역 각각의 제 1 전극 상에 배치되는 표시장치의 제조방법.
  15. 제 14 항에 있어서,
    상기 중간층을 배치하는 단계에서, 상기 중간층은 상기 제 1 서브화소영역의 상기 제 1 스택 상에 접하고, 상기 나머지 서브화소영역의 상기 버퍼스택 상에 접하는 표시장치의 제조방법.
  16. 제 10 항에 있어서,
    상기 나머지 서브화소영역은 상기 제 2 색상보다 낮은 파장대역의 제 3 색상에 대응하는 제 2 서브화소영역, 및 상기 제 2 색상보다 높고 상기 제 1 색상보다 낮은 파장대역의 제 4 색상에 대응하는 제 3 서브화소영역을 포함하는 표시장치의 제조방법.
  17. 제 16 항에 있어서,
    상기 제 2 전극을 덮는 봉지막을 배치하는 단계; 및
    상기 봉지막 상에 컬러필터를 배치하는 단계를 더 포함하고,
    상기 컬러필터를 배치하는 단계에서, 상기 컬러필터는
    상기 제 1 서브화소영역에 대응한 제 1 컬러필터;
    상기 제 2 서브화소영역에 대응한 제 2 컬러필터; 및
    상기 제 3 서브화소영역에 대응한 제 3 컬러필터를 포함하는 표시장치.
KR1020200121507A 2020-09-21 2020-09-21 표시장치 및 그의 제조방법 KR20220038990A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200121507A KR20220038990A (ko) 2020-09-21 2020-09-21 표시장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200121507A KR20220038990A (ko) 2020-09-21 2020-09-21 표시장치 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20220038990A true KR20220038990A (ko) 2022-03-29

Family

ID=80996324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200121507A KR20220038990A (ko) 2020-09-21 2020-09-21 표시장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR20220038990A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023096137A1 (ko) 2021-11-26 2023-06-01 주식회사 엘지에너지솔루션 슬롯 다이 코터
CN117082914A (zh) * 2023-08-31 2023-11-17 惠科股份有限公司 显示面板、显示面板的制造方法及电子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023096137A1 (ko) 2021-11-26 2023-06-01 주식회사 엘지에너지솔루션 슬롯 다이 코터
CN117082914A (zh) * 2023-08-31 2023-11-17 惠科股份有限公司 显示面板、显示面板的制造方法及电子装置

Similar Documents

Publication Publication Date Title
CN108122951B (zh) 超高密度透明平板显示器
US11271060B2 (en) Display device, method of manufacturing display device, and electronic apparatus
US7198515B2 (en) Electro-optical apparatus, matrix substrate, and electronic unit
CN109585497B (zh) 有机发光二极管显示设备
US10998395B2 (en) Organic light-emitting display device
KR102000642B1 (ko) 고 휘도 유기발광 다이오드 표시장치
KR20230121697A (ko) 표시장치 및 전계발광 표시장치
KR100739065B1 (ko) 유기 발광 표시장치 및 이의 제조 방법
US8188942B2 (en) Light emitting device
KR102578163B1 (ko) 유기발광표시장치 및 그의 제조방법
EP3480851A1 (en) Organic light-emitting display
JP2004101948A (ja) 表示装置およびその製造方法
KR20220038990A (ko) 표시장치 및 그의 제조방법
US20090015145A1 (en) Organic light emitting device
KR101274699B1 (ko) 유기 발광 소자
US20080224961A1 (en) Organic light emitting display and method for manufacturing the same
CN114678393A (zh) 显示面板、包括该面板的显示装置和制造该面板的方法
KR20070067962A (ko) 유기 전계 발광 표시 장치와 그의 제조 방법
KR100696671B1 (ko) 유기 발광 표시 장치
KR20030085239A (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR20220061522A (ko) 표시장치 및 그의 제조방법
KR20150128119A (ko) 유기 발광 다이오드 표시장치 및 그 제조방법
US20240224618A1 (en) Display apparatus
KR20140078418A (ko) 초고 해상도 유기발광 다이오드 표시장치
KR102717811B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination